Cyclone II FPGA スターター開発ボード リファレンス・マニュアル 101 Innovation Drive San Jose, CA 95134 (408) 544-7000 http://www.altera.com この資料は英語版を翻訳したもので、内容に相違が 生じる場合には原文を優先します。こちらの日本語 版は参考用としてご利用ください。設計の際には、 最新の英語版で内容をご確認ください。 ドキュメント・バージョン ドキュメント・デート 1.0 2006 年 10 月 Copyright © 2006 Altera Corporation. All rights reserved. Altera, The Programmable Solutions Company, the stylized Altera logo, specific device designations, and all other words and logos that are identified as trademarks and/or service marks are, unless noted otherwise, the trademarks and service marks of Altera Corporation in the U.S. and other countries. All other product or service names are the property of their respective holders. Altera products are protected under numerous U.S. and foreign patents and pending applications, maskwork rights, and copyrights. Altera warrants performance of its semiconductor products to current specifications in accordance with Altera's standard warranty, but reserves the right to make changes to any products and services at any time without notice. Altera assumes no responsibility or liability arising out of the application or use of any information, product, or service described herein except as expressly agreed to in writing by Altera Corporation. Altera customers are advised to obtain the latest version of device specifications before relying on any published information and before placing orders for products or services. 資料番号 : MNL-CDK01004-1.0 ii Altera Corporation 目次 このマニュアルについて .......................................................................................v 第１章 . はじめに 概要 ............................................................................................................................................................................................................... 1–1 ハードウェア機能 ....................................................................................................................................................................... 1–2 ソフトウェア機能 ....................................................................................................................................................................... 1–2 ブロック図 ............................................................................................................................................................................................... 1–3 Cyclone II FPGA の コンフィギュレーション .............................................................................................................................................................. 1–3 JTAG プログラミング .............................................................................................................................................................. 1–4 AS プログラミング ..................................................................................................................................................................... 1–4 コンフィギュレーション手順 ............................................................................................................................................ 1–4 JTAG モードでの FPGA のコンフィギュレーション ............................................................................... 1–4 AS モードでの EPCS4 デバイスのコンフィギュレーション ............................................................... 1–5 コンポーネントの要約 .................................................................................................................................................................... 1–6 コンポーネントの特長 .................................................................................................................................................................... 1–8 Cyclone II EP2C20 FPGA ................................................................................................................ 1–8 シリアル・コンフィギュレーション・デバイスと USB Blaster 回路 .................................................. 1–8 SRAM ................................................................................................................................................. 1–8 SDRAM .............................................................................................................................................. 1–8 フラッシュ・メモリ .................................................................................................................................................................. 1–8 SD カード・ソケット ............................................................................................................................................................... 1–9 プッシュ・ボタン・スイッチ ............................................................................................................................................ 1–9 トグル・スイッチ ....................................................................................................................................................................... 1–9 クロック入力 .................................................................................................................................................................................. 1–9 オーディオ CODEC ......................................................................................................................... 1–9 VGA 出力 .......................................................................................................................................................................................... 1–9 シリアル・ポート ..................................................................................................................................................................... 1–10 デュアル 40 ピン拡張ヘッダ ............................................................................................................................................. 1–10 第２章 . 開発ボードのコンポーネント コンポーネント・リスト .............................................................................................................................................................. Cyclone II EP2C20 FPGA ...................................................................................................................... USB-Blaster コントローラ ............................................................................................................................................................ EPCS4 ...................................................................................................................................................... VGA DAC ............................................................................................................................................... VGA タイミング .......................................................................................................................................................................... VGA 回路のピン・リスト .................................................................................................................................................... VGA 回路図 ..................................................................................................................................................................................... オーディオ CODEC ............................................................................................................................... Altera Corporation 2–1 2–2 2–2 2–2 2–3 2–3 2–4 2–5 2–6 iii Preliminary 目次 オーディオ回路図 ....................................................................................................................................................................... 2–6 オーディオ回路のピン・リスト ....................................................................................................................................... 2–7 メモリ .......................................................................................................................................................................................................... 2–7 SDRAM 回路図およびピン・リスト ............................................................................................................................. 2–7 SRAM 回路図およびピン・リスト ............................................................................................................................... 2–10 フラッシュ回路図およびピン・リスト ..................................................................................................................... 2–12 クロック回路 ........................................................................................................................................................................................ 2–13 クロック回路図 ........................................................................................................................................................................... 2–14 クロック入力ピン・リスト ................................................................................................................................................ 2–14 スイッチ .................................................................................................................................................................................................. 2–15 電源 ON/OFF スイッチ ....................................................................................................................................................... 2–15 RUN/PROG スイッチ ........................................................................................................................................................... 2–15 プッシュ・ボタン・スイッチ .......................................................................................................................................... 2–16 プッシュ・ボタン・スイッチ回路図 ................................................................................................................... 2–17 プッシュ・ボタン・スイッチのピン・リスト ............................................................................................. 2–18 トグル・スイッチ ..................................................................................................................................................................... 2–18 トグル・スイッチ回路図 .............................................................................................................................................. 2–19 トグル・スイッチのピン・リスト ........................................................................................................................ 2–19 ディスプレイ ........................................................................................................................................................................................ 2–20 LED ................................................................................................................................................... 2–20 LED の回路図 ........................................................................................................................................................................ 2–20 LED のピン・リスト ........................................................................................................................................................ 2–22 7 セグメント・ディスプレイ ............................................................................................................................................ 2–22 7 セグメント・ディスプレイの回路図 ............................................................................................................... 2–23 7 セグメント・ディスプレイのピン・リスト ............................................................................................... 2–24 コネクタ .................................................................................................................................................................................................. 2–25 USB-Blaster ポート ................................................................................................................................................................... 2–26 拡張ヘッダ ...................................................................................................................................................................................... 2–26 拡張ヘッダの回路図 ......................................................................................................................................................... 2–27 拡張ヘッダのピン・リスト ......................................................................................................................................... 2–29 SD カード・コネクタ ............................................................................................................................................................. 2–32 RS-232 シリアル・ポート .................................................................................................................................................... 2–33 RS-232 回路図 ........................................................................................................................................................................ 2–34 RS-232 シリアル回路のピン・リスト ................................................................................................................. 2–35 PS/2 ポート ................................................................................................................................................................................... 2–35 PS/2 回路図 ............................................................................................................................................................................ 2–35 PS/2 シリアル回路のピン・リスト ...................................................................................................................... 2–36 VGA ビデオ・ポート ............................................................................................................................................................. 2–36 オーディオ・ポート ................................................................................................................................................................ 2–37 SMA 外部クロック・コネクタ ........................................................................................................................................ 2–37 電源コネクタ ................................................................................................................................................................................ 2–38 iv Preliminary Altera Corporation このマニュアルについて このリファレンス・マニュアルでは、アルテラの Cyclone® II FPGA ス ターター開発キットについて説明します。開発キットの使用方法につい て詳しくは、「Cyclone II FPGA スターター開発キット・ユーザガイド」 を参照してください。 表 2–1 の改訂履歴は、本資料の最新版を示しています。この製品の最新 情報を入手していることを確認するには、 添付 CD_ROM の readme ファ イルで、本資料に記載されていない最新情報を参照してください。 表 2–1. 改訂履歴 日付 2006 年 10 月 参照先 ■ ■ ■ Altera Corporation 2006 年 10 月 Cyclone II FPGA スターター開発ボード・リファレンス・ マニュアル、バージョン 1.0 の初版 以下の方法で、この PDF（Portable Document Format）形式のマニュア ルの情報をすばやく検索できます。 ■ アルテラへの お問い合わせ 説明 Adobe® Acrobat® または Reader の ® Edit（編集）/Find（簡易検索） コマンドを使用するか、または双眼鏡 /Search（検索）ツールバー・ アイコンをクリックして内容を検索します。 Bookmarks（しおり）ウィンドウは、もう 1 つの目次の役割を果た します。 トピックをクリックして、該当セクションにジャンプします。 Pages（ページ）ウィンドウのサムネール・アイコンは、各ページを 表す小さなプレビューで、各ページにリンクしています。 文章内では、緑色でハイライト表示されたハイパーテキスト・リン クを使用して関連情報を参照できます。 ア ル テ ラ 製 品 に 関 す る 最 新 情 報 は、ア ル テ ラ の ウ ェ ブ サ イ ト、 www.altera.co.jp をご覧ください。テクニカル・サポートについては、 www.altera.co.jp/mysupport にアクセスしてください。また、アルテラ の販売代理店にもお問い合わせいただけます。 v Cyclone II FPGA スターター開発ボード このマニュアルについて 表記規則 書体 本資料では以下の表記規則を使用しています。 意味 太字かつ文頭が大文字 コマンド名、ダイアログ・ボックス・タイトル、チェックボックス・オプショ ン、およびダイアログ・ボックス・オプションは、太字かつ文頭が大文字で表 記されています。例： Save As ダイアログ・ボックス 太字 外部タイミング・パラメータ、ディレクトリ名、プロジェクト名、ディスク・ ドライブ名、ファイル名、ファイルの拡張子、およびソフトウェア・ユーティ リティ名は、太字で表記されています。 例： fMAX, \qdesigns ディレクトリ、d: ドライブ、chiptrip.gdf ファイル 斜体かつ文頭が大文字 資料のタイトルは、斜体かつ文頭が大文字で表記されています。 例： AN 75: High-Speed Board Design 斜体 内部タイミング・パラメータおよび変数は、斜体で表記されています。 例： tPIA, n + 1 変数は、山括弧 (< >) で囲み、斜体で表記されています。 例： < ファイル名 >、< プロジェクト名 >.pof ファイル 文頭が大文字 キーボード・キーおよびメニュー名は、文頭が大文字で表記されています。 例： Delete キー、Options メニュー 「小見出しタイトル」 資料内の小見出しおよびオンライン・ヘルプ・トピックのタイトルは、鉤括弧 で囲んでいます。例： 「表記規則」 Courier フォント 信号およびポート名は、Courier フォントで表記されています。 例： data1、 tdi、 input。アクティブ Low 信号は、サフィックス n で表示 されています ( 例：resetn)。 表示されているとおりに入力する必要があるものは、Courier フォントで表記 されています ( 例： c:\qdesigns\tutorial\chiptrip.gdf)。また、 Report ファイルのような実際のファイル、ファイルの構成要素 ( 例：AHDL キーワードの SUBDESIGN)、ロジック・ファンクション名 ( 例：TRI) も Courier フォントで表記されています。 1.、2.、3. および a.、b.、c. など 手順など項目の順序が重要なものは、番号が付けられリスト形式で表記されて います。 ■ 箇条書きの黒点などは、項目の順序が重要ではないものに付いています。 9 ● • チェックマークは、1 ステップしかない手順を表します。 指差しマークは、要注意箇所を表しています。 CAUTION マークは、特別な配慮および理解が必要であり、手順またはプロセ スを始める前、または続ける際に確認すべき情報を示しています。 注意マークは、手順またはプロセスを始める前、または続ける際に確認すべき 情報を示しています。 矢印は、Enter キーを押すことを示しています。 足跡マークは、詳細情報の参照先を示しています。 vi リファレンス・マニュアル Cyclone II FPGA スターター開発ボード Altera Corporation 2006 年 10 月 1. はじめに 概要 Cyclone II FPGA スターター開発ボード（図 1-1）には、簡単な回路から 各種マルチメディア・プロジェクトまでの幅広いデザインを開発および テストできる機能が統合されています。 どんなデザインでも、アプリケー ション・プログラミング・インタフェース（API） 、ホスト・コントロー ル・ソフトウェア、または SRAM/SDRAM/ フラッシュ・メモリ・コン トローラを実装する必要はありません。 図 1-1. スターター開発ボード このマニュアルの以下の項では、ボードの機能を紹介し、利用可能なコ ンフィギュレーション方法について説明します。 また、ボードのコンポー ネントの特性を示します。 Altera Corporation 2006 年 10 月 1–1 はじめに ハードウェア機能 開発ボードには、以下のハードウェア機能が備わっています。 ■ ■ ■ ■ ■ ■ ■ ■ ■ ■ ■ ■ ■ ■ ■ ■ ■ ■ アルテラの Cyclone® II EP2C20 FPGA デバイス アルテラの EPCS4 シリアル・コンフィギュレーション・デバイス JTAG プログラミング・モードと Active Serial（AS）プログラミン グ・モードの両方をサポートする、プログラミングおよびユーザ API 制御用 USB-Blaster コントローラ・チップ・セット 512 K バイト SRAM 8 M バイト SDRAM 4 M バイト・フラッシュ・メモリ SD フラッシュ・カード・ソケット 4 個のプッシュ・ボタン・スイッチ 10 個のトグル・スイッチ 10 個の赤色ユーザ LED 8 個の緑色ユーザ LED クロック・ソース用の 50 MHz、27 MHz、および 24 MHz オシレータ ライン入力、ライン出力、およびマイク入力ジャック付き 24 ビット CD 品質オーディオ CODEC VGA 出力コネクタ付き VGA DAC（4 ビット抵抗ネットワーク） RS-232 トランシーバおよび 9 ピン・コネクタ PS/2 マウス / キーボード・コネクタ 2 個の抵抗保護付き 40 ピン拡張ヘッダ 7.5V DC アダプタまたは電源用 USB ケーブル（キットに付属） ソフトウェア機能 開発ボードの柔軟な制御とアルテラのハードウェアおよびソフフトウェ ア・ツールにより、FPGA ベースの効率的なデザイン環境が実現します。 開発ボードでは、ハードウェア機能の他に、標準 I/O インタフェースに 対するソフトウェア・サポートと、さまざまなコンポーネントにアクセ スするためのコントロール・パネル機能が提供されます。また、このキッ トには開発ボードの高度な機能を実証するデモ用のソフトウェアも含ま れています。 開発ボードを使用するには、アルテラの Quartus II ソフトウェアに慣れ ている必要があります。Quartus II ソフトウェアおよび Cyclone II FPGA スターター・ボードのチュートリアルは、アルテラのウェブサイトまた は同梱の開発キット CD-ROM の Examples ディレクトリに含まれていま す。 1–2 リファレンス・マニュアル Cyclone II FPGA スターター開発ボード Altera Corporation 2006 年 10 月 はじめに ブロック図 開発ボードのブロック図（図 1-2）は、ユーザの柔軟性を最大限に高め るために、すべてのブロックが Cyclone II FPGA デバイスを通して接続 されることを示しています。したがって、ユーザは FPGA をコンフィ ギュレーションすることにより、どんなシステム・デザインでも実装で きます。 図 1-2. 開発ボードのブロック図 Cyclone II FPGA の コンフィギュ レーション Cyclone II FPGA スターター開発ボードには、USB-Blaster プログラミン グ・ケーブルに一般に備わっているプログラミング回路と、Cyclone II FPGA 用 のコ ンフ ィギ ュレ ーシ ョン・デ ータ を格 納す るシ リア ル EEPROM チップ（EPCS4）が統合されています。ボードに電源が印加さ れるたびに、このコンフィギュレーション・データが自動的に EEPROM チップから FPGA にロードされます。 Quartus II ソフトウェアを使用すれば、FPGA をいつでも再プログラム することができ、またシリアル EEPROM チップに格納されている不揮 発性データを変更することができます。以下の項では、FPGA をプログ ラムするための 2 つの方法、JTAG プログラミングと Active Serial（AS） プログラミングについて説明します。 Altera Corporation 2006 年 10 月 リファレンス・マニュアル 1–3 Cyclone II FPGA スターター開発ボード はじめに JTAG プログラミング このプログラミング手法の名前は、IEEE 規格「Joint Test Action Group」 に由来しており、コンフィギュレーション・ビット・ストリームが USBBlaster 回路を通して Cyclone II FPGA に直接ダウンロードされます。 FPGA はボードに電源が供給されている間はこのコンフィギュレーショ ンを保持し、電源が切断されるとコンフィギュレーションを失います。 USB-Blaster 回路について詳しくは、キットのインストール・ディレク トリの BoardDesignFiles / Schematic ディレクトリにある Cyclone II FPGA スターター・ボード回路図を参照してください。 AS プログラミング Active Serial プログラミング手法では、コンフィギュレーション・ビッ ト・ストリームはアルテラの EPCS4 シリアル EEPROM チップにダウン ロードされます。EEPROM はビット・ストリームの不揮発性ストレージ を提供し、Cyclone II FPGA スターター・ボードの電源が切断されても 情報を保持できます。ボードに電源が投入されると、EPCS4 デバイス内 のコンフィギュレーション・データが Cyclone II FPGA に自動的にロー ドされます。 コンフィギュレーション手順 JTAG プログラミング手法と AS プログラミング手法の両方において、 Cyclone II FPGA スターター・ボードは USB ケーブルを介してホスト・ コンピュータに接続されます。この接続方法のため、ホスト・コンピュー タはボードをアルテラの USB-Blaster デバイスとして識別します。JTAG および AS プログラミング・ステップについて、以下に説明します。 JTAG モードでの FPGA のコンフィギュレーション 図 1-3 に JTAG コンフィギュレーション・セットアップを示します。コ ンフィギュレーション・ビット・ストリームを Cyclone II FPGA にダウ ンロードするには、以下のステップを実行します。 1. Cyclone II FPGA スターター・ボードに電源が印加されていること を確認します。 2. 提供されている USB ケーブルをボードの USB-Blaster ポートに接続 します。 1–4 リファレンス・マニュアル Cyclone II FPGA スターター開発ボード Altera Corporation 2006 年 10 月 はじめに 3. RUN/PROG スイッチ（ボードの左側にある）を RUN 位置に設定 して、 ボード上でJTAGプログラミング回路をコンフィギュレーショ ンします。 4. FPGA をプログラムするには、Quartus II Programmer モジュール を使用して、 ファイル名に.sofの拡張子を持つコンフィギュレーショ ン・ビット・ストリーム・ファイルを選択します。 図 1-3. JTAG コンフィギュレーション・セットアップ USB Blaster Circuit USB MAX 3128 RUN/PROG JTAG Config Port RUN” Auto Power on Config FPGA EPCS Serial Configuration Device AS モードでの EPCS4 デバイスのコンフィギュレーション 図 1-4 に AS コンフィギュレーション・セットアップを示します。コン フィギュレーション・ビット・ストリームを EPCS4 シリアル EEPROM デバイスにダウンロードするには、以下のステップを実行します。 1. Cyclone II FPGA スターター・ボードに電源が印加されていること を確認します。 Altera Corporation 2006 年 10 月 2. 提供されている USB ケーブルをボードの USB-Blaster ポートに接続 します。 3. RUN/PROG スイッチ（ボードの左側にある）を PROG 位置に設定 して、 JTAG プログラミング回路をコンフィギュレーションします。 4. EPCS4 デバイスをプログラムするには、Quartus II Programmer モ ジュールを使用して、 ファイル名に.sofの拡張子を持つコンフィギュ レーション・ビット・ストリーム・ファイルを選択します。 5. プログラミング操作が完了したら、RUN/PROG スイッチを RUN 位置に戻します。 リファレンス・マニュアル 1–5 Cyclone II FPGA スターター開発ボード はじめに 電源をいったん切断して再投入することにより、ボードをリセット します。この操作によって、EPCS4 デバイス内の新しいコンフィ ギュレーション・データが FPGA チップにロードされます。 6. EPCS4 デバイスについて詳しくは、アルテラの「コンフィギュレーショ ン・デバイス・ハンドブック」の「シリアル・コンフィギュレーション・ デバイス」の章を参照してください。 図 1-4. AS コンフィギュレーション・セットアップ USB Blaster Circuit USB MAX 3128 RUN/PROG JTAG Config Port PROG” Auto Power on Config FPGA EPCS Serial Configuration Device 表 1–1 に、 コンポーネント、それらの場所、 および簡単な説明を示します。 コンポーネン トの要約 表 1–1. Cyclone II FPGA 開発ボードのコンポーネントおよびインタフェース （１ / ２） ボード名 U2 名称 Cyclone II FPGA 説明 EP2C20 デバイス ユーザ・インタフェース KEY0 – KEY3 プッシュ・ボタン・スイッチ FPGA へのユーザ入力用の 4 個の瞬時接触スイッチ SW0 – SW9 トグル・スイッチ FPGA のコンフィギュレーション用の 10 個のトグル・ スイッチ LEDG0 – LEDG7 個別 LED FPGA でドライブする 8 個の緑色 LED LEDR0 – LEDR9 個別 LED FPGA でドライブする 10 個の赤色 LED HEX0 – HEX3 7 セグメント LED FPGA からの数値出力を表示する 4 個の 7 セグメント LED SRAM メモリ 512 K バイトの SRAM メモリ U7 1–6 リファレンス・マニュアル Cyclone II FPGA スターター開発ボード Altera Corporation 2006 年 10 月 はじめに 表 1–1. Cyclone II FPGA 開発ボードのコンポーネントおよびインタフェース （２ / ２） ボード名 名称 説明 U9 フラッシュ・メモリ FPGA とコンフィギュレーション・コントローラの両 方で使用される 4 M バイトの不揮発性メモリ。フラッ シュ・チップ・イネーブルがアサートされると LED7 が点灯する U6 DDR SDRAM メモリ 8 M バイトの DDR SDRAM 接続およびインタフェース PS2KB PS/2 コネクタ PS/2 キーボード・コネクタ RS232 シリアル・コネクタ 5 V 耐圧のバッファ付き 9 ピン・シリアル RS-232 コ ネクタ。すべての RS-232 信号をサポート JP1 拡張ヘッダ・コネクタ FPGA の 40 本の I/O ピンに接続する抵抗電圧保護付き 拡張ヘッダ 1 JP2 拡張ヘッダ・コネクタ FPGA の 40 本の I/O ピンに接続する抵抗電圧保護付き 拡張ヘッダ 2 MIC マイク入力 オーディオ CODEC コネクタ LINEIN オーディオ・ライン入力 LINEOUT オーディオ・ライン出力 VGA VGA コネクタ VGA ビデオ・ポート SD CARD SD カード・ソケット Secure Data カード・ソケット BLASTER JTAG コネクタ MAX® コンフィギュレーション・コントローラへの USB Blaster ポート JTAG 接続 コンフィギュレーションおよびリセット U16 シリアル・コンフィギュレー FPGA をコンフィギュレーションするためのアルテラ ション・デバイス EPCS4 低コスト・シリアル・コンフィギュレーショ ン・デバイス SW11 パワー・オン / オフ・ スイッチ ボードに電源を投入するためのプッシュ・ボタン・ス イッチ Y1 オシレータ FPGA へドライブされる 50 MHz クロック信号 Y2 オシレータ FPGA へドライブされる 27 MHz クロック信号 Y3 オシレータ FPGA へドライブされる 24 MHz クロック信号 EXT_CLOCK 外部クロック入力 FPGA クロック・ピンへのコネクタ DC 電源ジャック 7.5 V DC 非安定化電源 クロック回路 電源 DC7.5V Altera Corporation 2006 年 10 月 リファレンス・マニュアル 1–7 Cyclone II FPGA スターター開発ボード はじめに コンポーネン トの特長 ここでは、各ボード・コンポーネントの特性をまとめます。詳しくは、 第 2 章 開発ボードのコンポーネントを参照してください。 Cyclone II EP2C20 FPGA ■ ■ ■ ■ ■ ■ ■ 18,752 LE 52 個の M4K RAM ブロック トータル 240K の RAM ビット 26 のエンベデッド・マルチプライヤ 4 個の PLL 315 本のユーザ I/O ピン 484 ピン FineLine BGA パッケージ シリアル・コンフィギュレーション・デバイスと USB Blaster 回路 ■ ■ ■ アルテラの EPCS4 シリアル・コンフィギュレーション・デバイス プログラミングおよびユーザ API 制御用オンボード USB-Blaster チッ プ・セット 選択可能な JTAG および AS プログラミング・モード SRAM ■ ■ ■ 512 K バイトのスタティック RAM メモリ・チップ 256 K x 16 ビットで構成 Nios II プロセッサ用メモリとして、またコントロール・パネル GUI によってアクセス可能 SDRAM ■ ■ ■ 8 M バイトのシングル・データ・レート同期ダイナミック RAM メモ リ・チップ 1 M x 16 ビット x 4 バンクで構成 Nios II プロセッサ用メモリとして、またコントロール・パネル GUI によってアクセス可能 フラッシュ・メモリ ■ ■ ■ 4 M バイト NOR フラッシュ・メモリ 8 ビット・データ・バス Nios II プロセッサ用メモリとして、またコントロール・パネル GUI によってアクセス可能 1–8 リファレンス・マニュアル Cyclone II FPGA スターター開発ボード Altera Corporation 2006 年 10 月 はじめに SD カード・ソケット ■ ■ SD カード・アクセスのための SPI モードを提供 Nios II プロセッサ用メモリとして、DE1 SD カード・ドライバでアク セス可能 プッシュ・ボタン・スイッチ ■ ■ ■ 4 個のプッシュ・ボタン・スイッチ シュミット・トリガ回路によってデバウンスされる 通常は HIGH で、スイッチが押されると 1 つのアクティブ LOW パル スを生成する トグル・スイッチ ■ ■ ユーザ入力用の 10 個のトグル・スイッチ スイッチは DOWN 位置（ボードの端に最も近い）でロジック 0 を生 成し、UP 位置でロジック 1 を生成する クロック入力 ■ ■ ■ ■ 50 ＭＨz オシレータ 27 ＭＨz オシレータ 24 ＭＨz オシレータ SMA 外部クロック入力 オーディオ CODEC ■ ■ ■ ■ Wolfson WM8731 の 24 ビット・シグマ - デルタ・オーディオ CODEC ラインレベル入力、ラインレベル出力、およびマイク入力用のジャック サンプリング周波数：8 ∼ 96 KHz MP3 プレーヤおよびレコーダ、PDA、スマートフォン、ボイス・レ コーダ向けアプリケーション VGA 出力 ■ ■ ■ ■ Altera Corporation 2006 年 10 月 4 ビット抵抗ネットワーク DAC を使用 15 ピン高集積度 D サブ・コネクタ 60 Hz リフレッシュ・レートで最大 640 x 480 をサポート Cyclone II FPGA と合わせて使用して高性能 TV エンコーダを実装可 能 リファレンス・マニュアル 1–9 Cyclone II FPGA スターター開発ボード はじめに シリアル・ポート ■ ■ ■ ■ 1 個の RS-232 ポート 1 個の PS/2 ポート RS-232 ポート用 DB-9 シリアル・コネクタ PS2 マウスまたはキーボードをボードに接続するための PS/2 コネクタ デュアル 40 ピン拡張ヘッダ ■ ■ ■ 72 本の Cyclone II I/O ピンと 8 本の電源およびグランド・ラインが、2 個の 40 ピン拡張コネクタに接続 IDE ハード・ドライブで使用される標準 40 ピン・リボン・ケーブル に対応するように設計された 40 ピン・ヘッダ 抵抗保護機能付き 1–10 リファレンス・マニュアル Cyclone II FPGA スターター開発ボード Altera Corporation 2006 年 10 月 2. 開発ボードのコンポーネント コンポーネン ト・リスト 開発ボードは、以下の主要なコンポーネントで構成されています。 ■ ■ ■ ■ ■ ■ ■ ■ ■ ■ Altera Corporation 2006 年 10 月 アルテラの Cyclone II EP2C20 FPGA アルテラの USB-Blaster コントローラ・チップ・セット アルテラの EPCS4 コンフィギュレーション・デバイス VGA DAC 24 ビット・オーディオ CODEC メモリ ● 8 M バイト SDRAM ● 512 K バイト SRAM ● 4 M バイト・フラッシュ・メモリ 内部デュアル・クロック回路 スイッチ ● 電源 ON/OFF スイッチ ● RUN/PROG モード・セレクタ・スイッチ ● 4 個の瞬時プッシュ・ボタン・スイッチ ● 10 個のスライド・トグル・スイッチ ディスプレイ ● LED：緑が 8 個、赤が 10 個 ● 4 個の 7 セグメント・ディスプレイ コネクタ ● USB-Blaster ポート ● 2 個の 40 ピン拡張ヘッダ ● SD カード・コネクタ ● RS-232 シリアル・ポート ● PS/2 ポート ● VGA ビデオ・ポート ● オーディオ・マイク入力、ライン入力、ライン出力ポート ● SMA 外部クロック・コネクタ ● 7.5 V 電源コネクタ 2–1 開発ボードのコンポーネント Cyclone II EP2C20 FPGA このスターター開発ボードを定義する主要デバイスは、484ピンFineLine 表 2–1 に、 BGA® パッケージのアルテラの Cyclone II EP2C20 FPGA です。 FPGA の特長を示します。 表 2–1. Cyclone II EP2C20 FPGA の特長 LE 数 M4K メモリ・ブロック数 トータル RAM ビット数 18,752 52 240K 18×18 エンベデッド・マルチプライヤ・ブロック数 26 PLL 4 ユーザ I/O ピン数 315 EP2C20 デバイスのピン配置データを示す Cyclone II 関連の資料につい ては、アルテラ Cyclone II の資料ページ（www.altera.com/literature/litcyc2.jsp）を参照してください。 USB-Blaster コントローラ Cyclone II FPGA スターター開発ボードには、統合 USB-Blaster コント ローラを搭載しています。USB-Blaster コントローラは、ホスト・コン ピュータ上のAltera USB-Blasterドライバ・ソフトウェアからUSB-Blaster ケーブル接続を通じてアクセスされるため、FPGA の直接プログラミン グが可能です。 FPGA のコンフィギュレーションについて詳しくは、 （FPGA のコンフィ ギュレーションに関する項）および「Cyclone II FPGA スターター開発 キット・ユーザガイド」を参照してください。 EPCS4 Cyclone II FPGA スターター開発ボードには、Cyclone II FPGA のコン フィギュレーション・データを格納するシリアル EPCS4 EEPROM チッ プが搭載されています。EPCS4 デバイスは、ボードに電源を投入するた びに、格納されているコンフィギュレーション・データを自動的に FPGA にロードします。 USB-Blaster ケーブルおよびコントローラを通じてボードに接続される ホスト・コンピュータ上の Quartus II ソフトウェアは、 シリアル EEPROM チップに格納されている不揮発性データを変更できます。EPCS4 デバイ スは、FPGA コンフィギュレーション・データ、プログラム・データ、 またはその両方を格納できます。 2–2 リファレンス・マニュアル Cyclone II FPGA スターター開発ボード Altera Corporation 2006 年 10 月 開発ボードのコンポーネント FPGA のコンフィギュレーションについて詳しくは、1–3 ページの 「Cyclone II FPGA の コンフィギュレーション」および「Cyclone II FPGA スターター開発キット・ユーザガイド」を参照してください。EPCS4 デ バイスについて詳しくは、アルテラの「コンフィギュレーション・デバ イス・ハンドブック」の「シリアル・コンフィギュレーション・デバイ ス」の章を参照してください。 VGA DAC この開発ボードには、4 ビットの VGA デジタル - アナログ・コンバータ （DAC）が搭載されており、640 × 480 ピクセルの解像度と 25 MHz で標 準 VGA 出力を生成できます。最大 100 MHz のリフレッシュ・レートを サポートできる VGA DAC を使用すれば、FPGA に高性能 TV エンコー ダを実装できます。 FPGA は、同期信号を VGA ポート、16 ピン D-SUB コネクタ、ボードの 最上部にある VGA に直接供給し、DAC は抵抗ネットワークを使用して 赤、緑、および青（RGB）のアナログ・データ信号を生成します。 VGA タイミング 図 2-1 は、VGA モニタに表示される各水平ライン（つまり、行）の基本 的なタイミング要件を示しています。モニタの水平同期入力 hsync に印 加される持続時間 a（表 2–2）のアクティブ LOW パルスは、データの 1 行の終了と次の開始を示します。hsync パルスの後、モニタ上の RGB データ入力は、バックポーチ期間 b の間オフになって 0V にドライブさ れる必要があります。 図 2-1. VGA 水平タイミング ディスプレイ間隔は、バックポーチ期間 b の経過後に開始します。持続 時間 c の間、RGB データ入力はオンになり、RGB データは行全体で各ピ クセルを順々にドライブします。表示が完了すると、RGB データ入力 は、次の hsync パルスが次の行のプロセスを再開する前に、フロント ポーチ期間 d の間再びオフになる必要があります。 垂直同期タイミングは、図 2-1 の図と似ていますが、vsync パルスは 1 つのフレームの終了と次のフレームの開始を示し、データ表示はフレー ム内の一連の行を参照します。 Altera Corporation 2006 年 10 月 リファレンス・マニュアル 2–3 Cyclone II FPGA スターター開発ボード 開発ボードのコンポーネント 表 2–2 に、VGA の水平タイミング仕様を示します。 表 2–2. VGA の水平タイミング仕様 コンフィギュレー ション 解像度 (H×V) a (µs) b (µs) c (µs) d (µs) ピクセル・クロック (MHz) VGA (60 Hz) 640 × 480 3.8 1.9 25.4 0.6 25 (640/c) 表 2–3 に、VGA の垂直タイミング仕様を示します。 表 2–3. VGA の垂直タイミング仕様 コンフィギュレー ション 解像度 (H×V) VGA (60 Hz) 640 × 480 a（ライン数） b（ライン数） c（ライン数） d（ライン数） 2 33 480 10 VGA 回路のピン・リスト 表 2–4 に、VGA 回路に割り当てられる FPGA ピンを示します。 表 2–4. VGA 回路の FPGA ピンの接続 信号名 FPGA ピン 説明 VGA_R[0] PIN_D9 VGA Red[0] VGA_R[1] PIN_C9 VGA Red[1] VGA_R[2] PIN_A7 VGA Red[2] VGA_R[3] PIN_B7 VGA Red[3] VGA_G[0] PIN_B8 VGA Green[0] VGA_G[1] PIN_C10 VGA Green[1] VGA_G[2] PIN_B9 VGA Green[2] VGA_G[3] PIN_A8 VGA Green[3] VGA_B[0] PIN_A9 VGA Blue[0] VGA_B[1] PIN_D11 VGA Blue[1] VGA_B[2] PIN_A10 VGA Blue[2] VGA_B[3] PIN_B10 VGA Blue[3] VGA_HS PIN_A11 VGA H_SYNC VGA_VS PIN_B11 VGA V_SYNC 2–4 リファレンス・マニュアル Cyclone II FPGA スターター開発ボード Altera Corporation 2006 年 10 月 開発ボードのコンポーネント VGA 回路図 図 2-2 に、VGA 回路図を示します。 図 2-2. VGA 回路図 Altera Corporation 2006 年 10 月 リファレンス・マニュアル 2–5 Cyclone II FPGA スターター開発ボード 開発ボードのコンポーネント オーディオ CODEC この開発ボードには、MP3 プレーヤーおよびレコーダ、PDA、スマー ト・フォン、ボイス・レコーダなどのアプリケーション用の Wolfson WM8731 高品質 24 ビット、シグマデルタ・オーディオ・エンコーダ / デコーダ（CODEC）が搭載されています。 このデバイスは、マイク入力、ライン入力、およびライン出力ポートを 備え、サンプル・レートは 8 ∼ 96 kHz の範囲で調整可能です。FPGA ピ ンに接続されるシリアル I2C バス・インタフェースは、WM8731 CODEC を制御します。 WM8731 CODEC については、キットのインストール先ディレクトリ内 の BoardDesignFiles\Datasheet フォルダ、または製造元のウェブサイ トを参照してください。 オーディオ回路図 図 2-3 に、オーディオ回路図を示します。 図 2-3. オーディオ回路図 2–6 リファレンス・マニュアル Cyclone II FPGA スターター開発ボード Altera Corporation 2006 年 10 月 開発ボードのコンポーネント オーディオ回路のピン・リスト 表 2–5 に、オーディオ回路に割り当てられる FPGA ピンを示します。 表 2–5. オーディオ回路の FPGA ピンの接続 信号名 メモリ FPGA ピン 説明 AUD_ADCLRCK PIN_A6 オーディオ CODEC ADC LR クロック AUD_ADCDAT PIN_B6 オーディオ CODEC ADC データ AUD_DACLRCK PIN_A5 オーディオ CODEC DAC LR クロック AUD_DACDAT PIN_B5 オーディオ CODEC DAC データ AUD_XCK PIN_B4 オーディオ CODEC チップ・クロック AUD_BCLK PIN_A4 オーディオ CODEC ビット・ストリーム・ クロック I2C_SCLK PIN_A3 I2C データ I2C_SDAT PIN_B3 I2C クロック この開発ボードには、以下の 3 種類のメモリが搭載されています。 ■ ■ ■ 8-M バイト SDRAM 512-K バイト SRAM 4-M バイト・フラッシュ・メモリ メモリ・デバイスについては、キットのインストール先ディレクトリ内 の BoardDesignFiles\Datasheet フォルダを参照してください。 SDRAM 回路図およびピン・リスト 図 2-4 に、SDRAM インタフェース信号を示します。 Altera Corporation 2006 年 10 月 リファレンス・マニュアル 2–7 Cyclone II FPGA スターター開発ボード 開発ボードのコンポーネント 図 2-4. SDRAM インタフェース接続図 表 2–6 に、SDRAM に割り当てられる FPGA ピンを示します。 表 2–6. SDRAM の FPGA ピンの接続 （１ / ２） 信号名 FPGA ピン 説明 DRAM_ADDR[0] PIN_W4 SDRAM アドレス [0] DRAM_ADDR[1] PIN_W5 SDRAM アドレス [1] DRAM_ADDR[2] PIN_Y3 SDRAM アドレス [2] DRAM_ADDR[3] PIN_Y4 SDRAM アドレス [3] DRAM_ADDR[4] PIN_R6 SDRAM アドレス [4] DRAM_ADDR[5] PIN_R5 SDRAM アドレス [5] DRAM_ADDR[6] PIN_P6 SDRAM アドレス [6] 2–8 リファレンス・マニュアル Cyclone II FPGA スターター開発ボード Altera Corporation 2006 年 10 月 開発ボードのコンポーネント 表 2–6. SDRAM の FPGA ピンの接続 （２ / ２） 信号名 DRAM_ADDR[7] Altera Corporation 2006 年 10 月 FPGA ピン 説明 PIN_P5 SDRAM アドレス [7] DRAM_ADDR[8] PIN_P3 SDRAM アドレス [8] DRAM_ADDR[9] PIN_N4 SDRAM アドレス [9] DRAM_ADDR[10] PIN_W3 SDRAM アドレス [10] DRAM_ADDR[11] PIN_N6 SDRAM アドレス [11] DRAM_DQ[0] PIN_U1 SDRAM データ [0] DRAM_DQ[1] PIN_U2 SDRAM データ [1] DRAM_DQ[2] PIN_V1 SDRAM データ [2] DRAM_DQ[3] PIN_V2 SDRAM データ [3] DRAM_DQ[4] PIN_W1 SDRAM データ [4] DRAM_DQ[5] PIN_W2 SDRAM データ [5] DRAM_DQ[6] PIN_Y1 SDRAM データ [6] DRAM_DQ[7] PIN_Y2 SDRAM データ [7] DRAM_DQ[8] PIN_N1 SDRAM データ [8] DRAM_DQ[9] PIN_N2 SDRAM データ [9] DRAM_DQ[10] PIN_P1 SDRAM データ [10] DRAM_DQ[11] PIN_P2 SDRAM データ [11] DRAM_DQ[12] PIN_R1 SDRAM データ [12] DRAM_DQ[13] PIN_R2 SDRAM データ [13] DRAM_DQ[14] PIN_T1 SDRAM データ [14] DRAM_DQ[15] PIN_T2 SDRAM データ [15] DRAM_BA_0 PIN_U3 SDRAM バンク・アドレス [0] DRAM_BA_1 PIN_V4 SDRAM バンク・アドレス [1] DRAM_LDQM PIN_R7 SDRAM 下位バイト・データ・マスク DRAM_UDQM PIN_M5 SDRAM 上位バイト・データ・マスク DRAM_RAS_N PIN_T5 SDRAM ロウ・アドレス・ストローブ DRAM_CAS_N PIN_T3 SDRAM カラム・アドレス・ストローブ DRAM_CKE PIN_N3 SDRAM クロック・イネーブル DRAM_CLK PIN_U4 SDRAM クロック DRAM_WE_N PIN_R8 SDRAM ライト・イネーブル DRAM_CS_N PIN_T6 SDRAM チップ・セレクト リファレンス・マニュアル 2–9 Cyclone II FPGA スターター開発ボード 開発ボードのコンポーネント SRAM 回路図およびピン・リスト 図 2-5 に、SRAM インタフェース信号を示します。 図 2-5. SRAM インタフェース接続図 表 2–7 に、SRAM に割り当てられる FPGA ピンを示します。 表 2–7. SRAM の FPGA ピンの接続 （１ / ２） 信号名 FPGA ピン 説明 SRAM_ADDR[0] PIN_AA3 SRAM アドレス [0] SRAM_ADDR[1] PIN_AB3 SRAM アドレス [1] SRAM_ADDR[2] PIN_AA4 SRAM アドレス [2] SRAM_ADDR[3] PIN_AB4 SRAM アドレス [3] SRAM_ADDR[4] PIN_AA5 SRAM アドレス [4] SRAM_ADDR[5] PIN_AB10 SRAM アドレス [5] SRAM_ADDR[6] PIN_AA11 SRAM アドレス [6] 2–10 リファレンス・マニュアル Cyclone II FPGA スターター開発ボード Altera Corporation 2006 年 10 月 開発ボードのコンポーネント 表 2–7. SRAM の FPGA ピンの接続 （２ / ２） 信号名 SRAM_ADDR[7] 説明 PIN_AB11 SRAM アドレス [7] SRAM_ADDR[8] PIN_V11 SRAM アドレス [8] SRAM_ADDR[9] PIN_W11 SRAM アドレス [9] SRAM_ADDR[10] PIN_R11 SRAM アドレス [10] SRAM_ADDR[11] PIN_T11 SRAM アドレス [11] SRAM_ADDR[12] PIN_Y10 SRAM アドレス [12] SRAM_ADDR[13] PIN_U10 SRAM アドレス [13] SRAM_ADDR[14] PIN_R10 SRAM アドレス [14] SRAM_ADDR[15] PIN_T7 SRAM アドレス [15] SRAM_ADDR[16] PIN_Y6 SRAM アドレス [16] PIN_Y5 SRAM アドレス [17] SRAM_ADDR[17] Altera Corporation 2006 年 10 月 FPGA ピン SRAM_DQ[0] PIN_AA6 SDRAM データ [0] SRAM_DQ[1] PIN_AB6 SDRAM データ [1] SRAM_DQ[2] PIN_AA7 SDRAM データ [2] SRAM_DQ[3] PIN_AB7 SDRAM データ [3] SRAM_DQ[4] PIN_AA8 SDRAM データ [4] SRAM_DQ[5] PIN_AB8 SDRAM データ [5] SRAM_DQ[6] PIN_AA9 SDRAM データ [6] SRAM_DQ[7] PIN_AB9 SDRAM データ [7] SRAM_DQ[8] PIN_Y9 SDRAM データ [8] SRAM_DQ[9] PIN_W9 SDRAM データ [9] SRAM_DQ[10] PIN_V9 SDRAM データ [10] SRAM_DQ[11] PIN_U9 SDRAM データ [11] SRAM_DQ[12] PIN_R9 SDRAM データ [12] SRAM_DQ[13] PIN_W8 SDRAM データ [13] SRAM_DQ[14] PIN_V8 SDRAM データ [14] SRAM_DQ[15] PIN_U8 SDRAM データ [15] SRAM_WE_N PIN_AA10 SRAM_OE_N PIN_T8 SRAM 出力イネーブル SRAM_UB_N PIN_W7 SRAM 上位バイト・データ・マスク SRAM_LB_N PIN_Y7 SRAM 下位バイト・データ・マスク SRAM_CE_N PIN_AB5 リファレンス・マニュアル SRAM ライト・イネーブル SRAM チップ・イネーブル 2–11 Cyclone II FPGA スターター開発ボード 開発ボードのコンポーネント フラッシュ回路図およびピン・リスト 図 2-6 に、フラッシュ・メモリ・インタフェース信号を示します。 図 2-6. フラッシュ・メモリ・インタフェース接続図 表 2–8 に、フラッシュ・メモリに割り当てられる FPGA ピンを示します。 表 2–8. フラッシュ・メモリの FPGA ピンの接続 （１ / ２） 信号名 FPGA ピン 説明 FL_ADDR[0] PIN_AB20 FLASH アドレス [0] FLASH アドレス [1] FL_ADDR[1] PIN_AA14 FL_ADDR[2] PIN_Y16 FLASH アドレス [2] FL_ADDR[3] PIN_R15 FLASH アドレス [3] FL_ADDR[4] PIN_T15 FLASH アドレス [4] FLASH アドレス [5] FL_ADDR[5] PIN_U15 FL_ADDR[6] PIN_V15 FLASH アドレス [6] FL_ADDR[7] PIN_W15 FLASH アドレス [7] FL_ADDR[8] PIN_R14 FLASH アドレス [8] FL_ADDR[9] PIN_Y13 FLASH アドレス [9] 2–12 リファレンス・マニュアル Cyclone II FPGA スターター開発ボード Altera Corporation 2006 年 10 月 開発ボードのコンポーネント 表 2–8. フラッシュ・メモリの FPGA ピンの接続 （２ / ２） 信号名 FL_ADDR[10] クロック回路 説明 PIN_R12 FLASH アドレス [10] FLASH アドレス [11] FL_ADDR[11] PIN_T12 FL_ADDR[12] PIN_AB14 FLASH アドレス [12] FL_ADDR[13] PIN_AA13 FLASH アドレス [13] FL_ADDR[14] PIN_AB13 FLASH アドレス [14] FL_ADDR[15] PIN_AA12 FLASH アドレス [15] FL_ADDR[16] PIN_AB12 FLASH アドレス [16] FL_ADDR[17] PIN_AA20 FLASH アドレス [17] FL_ADDR[18] PIN_U14 FLASH アドレス [18] FL_ADDR[19] PIN_V14 FLASH アドレス [19] FL_ADDR[20] PIN_U13 FLASH アドレス [20] FL_ADDR[21] PIN_R13 FLASH アドレス [21] FL_ADDR[0] PIN_AB20 FLASH アドレス [0] FL_ADDR[1] PIN_AA14 FLASH アドレス [1] FL_DQ[0] PIN_AB16 FLASH データ [0] FL_DQ[1] PIN_AA16 FLASH データ [1] FL_DQ[2] PIN_AB17 FLASH データ [2] FL_DQ[3] PIN_AA17 FLASH データ [3] FL_DQ[4] PIN_AB18 FLASH データ [4] FL_DQ[5] PIN_AA18 FLASH データ [5] FL_DQ[6] PIN_AB19 FLASH データ [6] FL_DQ[7] PIN_AA19 FLASH データ [7] FL_OE_N PIN_AA15 フラッシュ出力イネーブル FL_RST_N PIN_W14 フラッシュ・リセット FL_WE_N PIN_Y14 フラッシュ・ライト・イネーブル この開発ボードには、以下の 4 つのクロック・ソースがあります。 ■ ■ ■ Altera Corporation 2006 年 10 月 FPGA ピン 2 つのオンボード・オシレータは、27 MHz および 50 MHz クロック 信号を生成します。 ボード右下付近にあるサブミニチュア・バージョン A（SMA）コネクタ EXT CLK は、外部クロック・ソースによるクロックの供給を可能 にします。 USB-Blaster ポートを通じた入力は 24 MHz クロックを供給できます。 リファレンス・マニュアル 2–13 Cyclone II FPGA スターター開発ボード 開発ボードのコンポーネント クロック回路図 図 2-7 に、クロック回路図を示します。 図 2-7. クロック回路図 クロック入力ピン・リスト 表 2–9 に、ディスプレイ・セグメントに割り当てられる FPGA ピンを示 します。 表 2–9. クロック回路の FPGA ピンの接続 信号名 FPGA ピン CLOCK_27 PIN_D12 27 MHz クロック入力 CLOCK_50 PIN_L1 50 MHz クロック入力 CLOCK_24 PIN_B12 USB Blaster からの 24 MHz クロック入力 EXT_CLOCK PIN_M21 外部（SMA）クロック入力 説明 2–14 リファレンス・マニュアル Cyclone II FPGA スターター開発ボード Altera Corporation 2006 年 10 月 開発ボードのコンポーネント スイッチ この開発ボードには、以下のユーザ・スイッチがあります。 ■ ■ ■ ■ 電源 ON/OFF スイッチ RUN/PROG スイッチ 4 個のプッシュ・ボタン・スイッチ 10 個のトグル・スイッチ 電源 ON/OFF スイッチ Cyclone II FPGA スターター・ボードには、USB ポートから直接、また は付属の 7.5V 電源アダプタから電源が供給されます。電源 On/Off ス イッチは、これら両方のソースからボードの残りの部分への電源を制御 します。 RUN/PROG スイッチ RUN/PROG スイッチは、RUN ポジション（図 2-8）のときは JTAG 信 号を USB-Blaster 回路から FPGA に直接送り、PROG ポジション（図 29）のときは EPCS4 シリアル EEPROM コンフィギュレーション・デバ イスに送ります。 図 2-8. RUN ポジションの RUN/PROG スイッチ USB Blaster Circuit USB MAX 3128 RUN/PROG JTAG Config Port RUN” Auto Power on Config FPGA EPCS Serial Configuration Device Altera Corporation 2006 年 10 月 リファレンス・マニュアル 2–15 Cyclone II FPGA スターター開発ボード 開発ボードのコンポーネント 図 2-9. PROG ポジションの RUN/PROG スイッチ USB Blaster Circuit USB MAX 3128 RUN/PROG JTAG Config Port PROG” Auto Power on Config FPGA EPCS Serial Configuration Device RUN/PROG スイッチが RUN ポジションの場合、FPGA は電源投入時 に EPCS4 デバイスからコンフィギュレーションします。 また、スイッチが RUN ポジションの場合、Quartus II Programmer は FPGA を USB Blaster 回路を通して直接プログラムできます。スイッチ が PROG ポジションの場合、Quartus II Programmer は EPCS4 デバイス をプログラムできます。 プッシュ・ボタン・スイッチ この開発ボードには、右下の緑の LED LEDG0 ∼ LEDG7 の下に 4 つの プッシュ・ボタン・スイッチ KEY0 ∼ KEY3（図 2-10）があります。瞬 時接触スイッチは、FPGA のデザインに触発信号を与えます。 図 2-10. プッシュ・ボタン・スイッチおよび緑の LED 2–16 リファレンス・マニュアル Cyclone II FPGA スターター開発ボード Altera Corporation 2006 年 10 月 開発ボードのコンポーネント スイッチを押すと 0V のアクティブ LOW パルスが生成され、スイッチ を離すと 3.3V の HIGH ロジック・レベルに戻ります。各スイッチのシュ ミット・トリガ回路は信号をデバウンスします（図 2-11） 。 図 2-11. スイッチのデバウンス これらのスイッチは、シュミット・トリガ出力 KEY0、…、KEY3 を通 して、プルアップ抵抗によって FPGA 汎用 I/O ピンに接続されます。各 I/O ピンは、対応するスイッチが押されているときにロジック・レベル 0 を認識します。 デバウンスされた出力により、プッシュ・ボタンを回路のクロックまた はリセット入力として使用することが可能になります。 プッシュ・ボタン・スイッチ回路図 図 2-12 に、プッシュ・ボタン・スイッチの回路図を示します。 図 2-12. プッシュ・ボタン・スイッチ回路図 Altera Corporation 2006 年 10 月 リファレンス・マニュアル 2–17 Cyclone II FPGA スターター開発ボード 開発ボードのコンポーネント プッシュ・ボタン・スイッチのピン・リスト 表 2–10 に、プッシュ・ボタン・スイッチに割り当てられる FPGA ピン を示します。 表 2–10. プッシュ・ボタン・スイッチの FPGA ピンの接続 スイッチ FPGA ピン 説明 KEY[0] PIN_R22 プッシュボタン [0] KEY[1] PIN_R21 プッシュボタン [1] KEY[2] PIN_T22 プッシュボタン [2] KEY[3] PIN_T21 プッシュボタン [3] トグル・スイッチ 開発ボードには、左下の赤の LED LEDR0 ∼ LEDR9 の下に 10 個のスラ イド・トグル・スイッチ SW0 ∼ SW9（図 2-13）があります。これらの スイッチはデバウンスされず、回路へのレベル感知データ入力を提供し ます。各スイッチは FPGA のピンに直接接続されます。スイッチは、 DOWN または OFF ポジション（ボードの外側に最も近い位置）では、 FPGA に LOW ロジック・レベル（0V）を供給し、UP ポジションでは、 HIGH ロジック・レベル（3.3V）を供給します。 図 2-13. SW0 ∼ SW9 のトグル・スイッチおよび LEDR0 ∼ LEDR9 の赤 の LED 2–18 リファレンス・マニュアル Cyclone II FPGA スターター開発ボード Altera Corporation 2006 年 10 月 開発ボードのコンポーネント トグル・スイッチ回路図 図 2-14 に、トグル・スイッチの回路図を示します。 図 2-14. トグル・スイッチ回路図 トグル・スイッチのピン・リスト 表 2–11 に、トグル・スイッチに割り当てられる FPGA ピンを示します。 表 2–11. トグル・スイッチの FPGA ピンの接続 Altera Corporation 2006 年 10 月 スイッチ FPGA ピン 説明 SW[0] PIN_L22 トグル・スイッチ [0] SW[1] PIN_L21 トグル・スイッチ [1] SW[2] PIN_M22 トグル・スイッチ [2] SW[3] PIN_V12 トグル・スイッチ [3] SW[4] PIN_W12 トグル・スイッチ [4] SW[5] PIN_U12 トグル・スイッチ [5] SW[6] PIN_U11 トグル・スイッチ [6] SW[7] PIN_M2 トグル・スイッチ [7] SW[8] PIN_M1 トグル・スイッチ [8] SW[9] PIN_L2 トグル・スイッチ [9] リファレンス・マニュアル 2–19 Cyclone II FPGA スターター開発ボード 開発ボードのコンポーネント ディスプレイ 開発ボードには、以下のディスプレイがあります。 ■ ■ LED 7 セグメント・ディスプレイ LED 開発ボードには、トグル・スイッチ上部に LEDR0 ∼ LEDR9 の 10 個の 赤の LED（図 2-13）と 4 つのプッシュ・ボタン・スイッチ上部に LEDG0 ∼ LEDG7 の 8 個の緑の LED（図 2-10）の合計 18 個のユーザが制御可 能な LED があります。各 LED は FPGA の汎用 I/O ピンに直接接続され ます。ピンに HIGH ロジック・レベルがあると LED は点灯し、ピンに LOW ロジック・レベルがあると LED は消灯します。 LED の回路図 図 2-15 に、LED の回路図を示します。 2–20 リファレンス・マニュアル Cyclone II FPGA スターター開発ボード Altera Corporation 2006 年 10 月 開発ボードのコンポーネント 図 2-15. LED の回路図 Altera Corporation 2006 年 10 月 リファレンス・マニュアル 2–21 Cyclone II FPGA スターター開発ボード 開発ボードのコンポーネント LED のピン・リスト 表 2–12 に、LED に割り当てられる FPGA ピンを示します。 表 2–12. LED の FPGA ピンの接続 信号名 FPGA ピン 説明 LEDR[0] PIN_R20 LED Red[0] LEDR[1] PIN_R19 LED 赤 [1] LEDR[2] PIN_U19 LED 赤 [2] LEDR[3] PIN_Y19 LED 赤 [3] LEDR[4] PIN_T18 LED 赤 [4] LEDR[5] PIN_V19 LED 赤 [5] LEDR[6] PIN_Y18 LED 赤 [6] LEDR[7] PIN_U18 LED 赤 [7] LEDR[8] PIN_R18 LED 赤 [8] LEDR[9] PIN_R17 LED 赤 [9] LEDG[0] PIN_U22 LED 緑 [0] LEDG[1] PIN_U21 LED 緑 [1] LEDG[2] PIN_V22 LED 緑 [2] LEDG[3] PIN_V21 LED 緑 [3] LEDG[4] PIN_W22 LED 緑 [4] LEDG[5] PIN_W21 LED 緑 [5] LEDG[6] PIN_Y22 LED 緑 [6] LEDG[7] PIN_Y21 LED 緑 [7] 7 セグメント・ディスプレイ この開発ボードには、FPGA からの数値を表示する 4 個の隣接した 7 セ グメント・ディスプレイ HEX0 ∼ HEX3（図 2-16）があります。各セグ メントは FPGA の汎用 I/O ピンに接続されます。ピンに LOW ロジッ ク・レベルが印加されとセグメントが点灯し、HIGH ロジック・レベル が印加されるとセグメントが消灯します。 2–22 リファレンス・マニュアル Cyclone II FPGA スターター開発ボード Altera Corporation 2006 年 10 月 開発ボードのコンポーネント 図 2-16. 7 セグメント・ディスプレイ 0 ∼ 6 のインデックスは、各セグメントとその位置を識別します （図 2-17） 。この開発ボードは、ディスプレイのドットに接続せず、ドッ トを使用しません。 図 2-17. セグメントのインデックスと位置 7 セグメント・ディスプレイの回路図 図 2-18 に、LED の回路図を示します。 Altera Corporation 2006 年 10 月 リファレンス・マニュアル 2–23 Cyclone II FPGA スターター開発ボード 開発ボードのコンポーネント 図 2-18. 7 セグメント・ディスプレイの回路図 7 セグメント・ディスプレイのピン・リスト 表 2–13 に、ディスプレイ・セグメントに割り当てられている FPGA ピ ンを示します。 表 2–13. 7 セグメント・ディスプレイの FPGA ピンの接続 （１ / ２） 信号名 FPGA ピン 説明 HEX0[0] PIN_J2 7 セグメントのセグメント 0[0] HEX0[1] PIN_J1 7 セグメントのセグメント 0[1] HEX0[2] PIN_H2 7 セグメントのセグメント 0[2] HEX0[3] PIN_H1 7 セグメントのセグメント 0[3] HEX0[4] PIN_F2 7 セグメントのセグメント 0[4] HEX0[5] PIN_F1 7 セグメントのセグメント 0[5] HEX0[6] PIN_E2 7 セグメントのセグメント 0[6] 2–24 リファレンス・マニュアル Cyclone II FPGA スターター開発ボード Altera Corporation 2006 年 10 月 開発ボードのコンポーネント 表 2–13. 7 セグメント・ディスプレイの FPGA ピンの接続 （２ / ２） コネクタ FPGA ピン 説明 HEX1[0] PIN_E1 7 セグメントのセグメント 1[0] HEX1[1] PIN_H6 7 セグメントのセグメント 1[1] HEX1[2] PIN_H5 7 セグメントのセグメント 1[2] HEX1[3] PIN_H4 7 セグメントのセグメント 1[3] HEX1[4] PIN_G3 7 セグメントのセグメント 1[4] HEX1[5] PIN_D2 7 セグメントのセグメント 1[5] HEX1[6] PIN_D1 7 セグメントのセグメント 1[6] HEX2[0] PIN_G5 7 セグメントのセグメント 2[0] HEX2[1] PIN_G6 7 セグメントのセグメント 2[1] HEX2[2] PIN_C2 7 セグメントのセグメント 2[2] HEX2[3] PIN_C1 7 セグメントのセグメント 2[3] HEX2[4] PIN_E3 7 セグメントのセグメント 2[4] HEX2[5] PIN_E4 7 セグメントのセグメント 2[5] HEX2[6] PIN_D3 7 セグメントのセグメント 2[6] HEX3[0] PIN_F4 7 セグメントのセグメント 3[0] HEX3[1] PIN_D5 7 セグメントのセグメント 3[1] HEX3[2] PIN_D6 7 セグメントのセグメント 3[2] HEX3[3] PIN_J4 7 セグメントのセグメント 3[3] HEX3[4] PIN_L8 7 セグメントのセグメント 3[4] HEX3[5] PIN_F3 7 セグメントのセグメント 3[5] HEX3[6] PIN_D4 7 セグメントのセグメント 3[6] この開発ボードには、以下のコネクタがあります。 ■ ■ ■ ■ ■ ■ ■ ■ ■ Altera Corporation 2006 年 10 月 信号名 USB タイプ B コネクタ・ポート 拡張ヘッダ SD カード・コネクタ RS-232 シリアル・ポート PS/2 ポート VGA ビデオ・ポート オーディオ・マイク入力、ライン入力、ライン出力ポート SMA 外部クロック・コネクタ 電源コネクタ リファレンス・マニュアル 2–25 Cyclone II FPGA スターター開発ボード 開発ボードのコンポーネント USB-Blaster ポート Cyclone II FPGA スターター・ボードには、FPGA または EPCS4 デバイ スのプログラミングに使用する USB-Blaster 回路が搭載されています。 このプログラミング回路への接続には、USB タイプ B コネクタ（図 219）を使用します。USB Blaster 回路について詳しくは、2–2 ページの 「USB-Blaster コントローラ」を参照してください。 図 2-19. USB タイプ B コネクタ 拡張ヘッダ この開発ボードには、2 個の 40 ピン拡張ヘッダとして、ボードの右端に JP2、その隣に JP1 があります（図 2-20） 。各ヘッダは FPGA の 36 本の ピンに直接接続し、また DC+5V (VCC5)、DC+3.3V (VCC33)、および 2 本の GND ピンを提供します。拡張ヘッダの各ピンは、高電圧および低 電圧に対する保護を提供する抵抗に接続します。40 ピン・ヘッダは、IDE ハード・ドライブ用の標準 40 ピン・リボン・ケーブルを受け付けます。 2–26 リファレンス・マニュアル Cyclone II FPGA スターター開発ボード Altera Corporation 2006 年 10 月 開発ボードのコンポーネント 図 2-20. 拡張ヘッダ 拡張ヘッダの回路図 図 2-21 に、JP1 拡張ヘッダの回路図を示します。 Altera Corporation 2006 年 10 月 リファレンス・マニュアル 2–27 Cyclone II FPGA スターター開発ボード 開発ボードのコンポーネント 図 2-21. 拡張ヘッダ JP1 の回路図 図 2-22 に、JP2 拡張ヘッダの回路図を示します。 2–28 リファレンス・マニュアル Cyclone II FPGA スターター開発ボード Altera Corporation 2006 年 10 月 開発ボードのコンポーネント 図 2-22. 拡張ヘッダ JP2 の回路図 例として、図に各ヘッダの 4 本のピンに対する保護回路を示しますが、 この回路は 72 本のデータ・ピンすべてに含まれています。詳しくは、 キットのインストール先ディレクトリ内の BoardDesignFiles\Schematic にある回路図を参照してください。 拡張ヘッダのピン・リスト 表 2–14 に、拡張ヘッダに割り当てられる FPGA ピンを示します。 表 2–14. 拡張ヘッダの FPGA ピンの接続 （１ / ４） Altera Corporation 2006 年 10 月 信号名 FPGA ピン 説明 GPIO_0[0] PIN_A13 GPIO 接続 0[0] GPIO_0[1] PIN_B13 GPIO 接続 0[1] GPIO_0[2] PIN_A14 GPIO 接続 0[2] リファレンス・マニュアル 2–29 Cyclone II FPGA スターター開発ボード 開発ボードのコンポーネント 表 2–14. 拡張ヘッダの FPGA ピンの接続 （２ / ４） 信号名 FPGA ピン 説明 GPIO_0[3] PIN_B14 GPIO 接続 0[3] GPIO 接続 0[4] GPIO_0[4] PIN_A15 GPIO_0[5] PIN_B15 GPIO 接続 0[5] GPIO_0[6] PIN_A16 GPIO 接続 0[6] GPIO_0[7] PIN_B16 GPIO 接続 0[7] GPIO_0[8] PIN_A17 GPIO 接続 0[8] GPIO_0[9] PIN_B17 GPIO 接続 0[9] GPIO_0[10] PIN_A18 GPIO 接続 0[10] GPIO_0[11] PIN_B18 GPIO 接続 0[11] GPIO_0[12] PIN_A19 GPIO 接続 0[12] GPIO 接続 0[13] GPIO_0[13] PIN_B19 GPIO_0[14] PIN_A20 GPIO 接続 0[14] GPIO_0[15] PIN_B20 GPIO 接続 0[15] GPIO_0[16] PIN_C21 GPIO 接続 0[16] GPIO 接続 0[17] GPIO_0[17] PIN_C22 GPIO_0[18] PIN_D21 GPIO 接続 0[18] GPIO_0[19] PIN_D22 GPIO 接続 0[19] GPIO_0[20] PIN_E21 GPIO 接続 0[20] GPIO_0[21] PIN_E22 GPIO 接続 0[21] GPIO_0[22] PIN_F21 GPIO 接続 0[22] GPIO_0[23] PIN_F22 GPIO 接続 0[23] GPIO_0[24] PIN_G21 GPIO 接続 0[24] GPIO_0[25] PIN_G22 GPIO 接続 0[25] GPIO 接続 0[26] GPIO_0[26] PIN_J21 GPIO_0[27] PIN_J22 GPIO 接続 0[27] GPIO_0[28] PIN_K21 GPIO 接続 0[28] GPIO_0[29] PIN_K22 GPIO 接続 0[29] GPIO 接続 0[30] GPIO_0[30] PIN_J19 GPIO_0[31] PIN_J20 GPIO 接続 0[31] GPIO_0[32] PIN_J18 GPIO 接続 0[32] GPIO_0[33] PIN_K20 GPIO 接続 0[33] GPIO_0[34] PIN_L19 GPIO 接続 0[34] 2–30 リファレンス・マニュアル Cyclone II FPGA スターター開発ボード Altera Corporation 2006 年 10 月 開発ボードのコンポーネント 表 2–14. 拡張ヘッダの FPGA ピンの接続 （３ / ４） Altera Corporation 2006 年 10 月 信号名 FPGA ピン 説明 GPIO_0[35] PIN_L18 GPIO 接続 0[35] GPIO_1[0] PIN_H12 GPIO 接続 1[0] GPIO_1[1] PIN_H13 GPIO 接続 1[1] GPIO_1[2] PIN_H14 GPIO 接続 1[2] GPIO_1[3] PIN_G15 GPIO 接続 1[3] GPIO_1[4] PIN_E14 GPIO 接続 1[4] GPIO_1[5] PIN_E15 GPIO 接続 1[5] GPIO_1[6] PIN_F15 GPIO 接続 1[6] GPIO_1[7] PIN_G16 GPIO 接続 1[7] GPIO_1[8] PIN_F12 GPIO 接続 1[8] GPIO_1[9] PIN_F13 GPIO 接続 1[9] GPIO_1[10] PIN_C14 GPIO 接続 1[10] GPIO_1[11] PIN_D14 GPIO 接続 1[11] GPIO_1[12] PIN_D15 GPIO 接続 1[12] GPIO 接続 1[13] GPIO_1[13] PIN_D16 GPIO_1[14] PIN_C17 GPIO 接続 1[14] GPIO_1[15] PIN_C18 GPIO 接続 1[15] GPIO_1[16] PIN_C19 GPIO 接続 1[16] GPIO_1[17] PIN_C20 GPIO 接続 1[17] GPIO_1[18] PIN_D19 GPIO 接続 1[18] GPIO_1[19] PIN_D20 GPIO 接続 1[19] GPIO_1[20] PIN_E20 GPIO 接続 1[20] GPIO_1[21] PIN_F20 GPIO 接続 1[21] GPIO 接続 1[22] GPIO_1[22] PIN_E19 GPIO_1[23] PIN_E18 GPIO 接続 1[23] GPIO_1[24] PIN_G20 GPIO 接続 1[24] GPIO_1[25] PIN_G18 GPIO 接続 1[25] GPIO 接続 1[26] GPIO_1[26] PIN_G17 GPIO_1[27] PIN_H17 GPIO 接続 1[27] GPIO_1[28] PIN_J15 GPIO 接続 1[28] GPIO_1[29] PIN_H18 GPIO 接続 1[29] GPIO_1[30] PIN_N22 GPIO 接続 1[30] リファレンス・マニュアル 2–31 Cyclone II FPGA スターター開発ボード 開発ボードのコンポーネント 表 2–14. 拡張ヘッダの FPGA ピンの接続 （４ / ４） 信号名 FPGA ピン 説明 GPIO_1[31] PIN_N21 GPIO 接続 1[31] GPIO 接続 1[32] GPIO_1[32] PIN_P15 GPIO_1[33] PIN_N15 GPIO 接続 1[33] GPIO_1[34] PIN_P17 GPIO 接続 1[34] GPIO_1[35] PIN_P18 GPIO 接続 1[35] SD カード・コネクタ Cyclone II FPGA スターター・ボードは、フラッシュ・ストレージを含 む SD カード・デバイスにインタフェースする SD カード・コネクタ（U8） （図 2-23）を備えています。 図 2-23. SD カード・コネクタ 図 2-24 に、SD カード・インタフェースの回路図を示します。 2–32 リファレンス・マニュアル Cyclone II FPGA スターター開発ボード Altera Corporation 2006 年 10 月 開発ボードのコンポーネント 図 2-24. SD カード・インタフェースの回路図 表 2–15 に、FPGA ピンへの SD カード信号の接続を示します。 表 2–15. SD カードの FPGA の接続 信号名 FPGA ピン 説明 SD_DAT W20 SD カードとの間で送受信するデータ SD_DAT3 U20 SD カード・チップ・セレクト SD_CMD Y20 SD カード用のコマンド・ライン SD_CLK V20 SD カード・クロック RS-232 シリアル・ポート この開発ボードでは、MAX232 トランシーバ・チップと RS-232 通信用 9 ピン D-SUB コネクタ（図 2-25）を使用しています。 トランシーバの使用方法について詳しくは、キットのインストール先ディ レクトリ内の BoardDesignFiles\Datasheet フォルダを参照するか、ま たは製造元のウェブサイトに接続してください。 Altera Corporation 2006 年 10 月 リファレンス・マニュアル 2–33 Cyclone II FPGA スターター開発ボード 開発ボードのコンポーネント 図 2-25. RS-232 シリアル・コネクタ RS-232 回路図 図 2-26 に、RS-232 シリアル回路図を示します。 図 2-26. RS-232 シリアル回路図 2–34 リファレンス・マニュアル Cyclone II FPGA スターター開発ボード Altera Corporation 2006 年 10 月 開発ボードのコンポーネント RS-232 シリアル回路のピン・リスト 表 2–16に、RS-232シリアル回路に割り当てられたFPGAピンを示します。 表 2–16. RS-232 シリアル回路の FPGA ピンの接続 信号名 FPGA ピン 説明 UART_RXD PIN_F14 UART レシーバ UART_TXD PIN_G12 UART トランスミッタ PS/2 ポート この開発ボードは、標準 PS/2 インタフェースと PS/2 キーボードまたは マウス用のコネクタを備えています。 PS/2 回路図 図 2-27 に、PS/2 シリアル回路図を示します。 図 2-27. PS/2 シリアル回路図 Altera Corporation 2006 年 10 月 リファレンス・マニュアル 2–35 Cyclone II FPGA スターター開発ボード 開発ボードのコンポーネント PS/2 シリアル回路のピン・リスト 表 2–17 に、 PS/2 シリアル回路に割り当てられる FPGA ピンを示します。 表 2–17. PS/2 シリアル回路の FPGA ピンの接続 信号名 FPGA ピン 説明 PS2_CLK PIN_H15 PS/2 クロック PS2_DAT PIN_J14 PS/2 データ VGA ビデオ・ポート Cyclone II FPGA スターター・ボードは、オンボード 4 ビット・ビデオ DAC に接続するビデオ・コネクタ（図 2-28）を備えています。このコ ネクタは標準 DB15 15 ピン・アナログ VGA コネクタです。このコネク タに接続される回路については、2–3 ページの「VGA DAC」を参照し てください。 図 2-28. VGA コネクタ 2–36 リファレンス・マニュアル Cyclone II FPGA スターター開発ボード Altera Corporation 2006 年 10 月 開発ボードのコンポーネント オーディオ・ポート オーディオ回路は、以下のポートを備えています（図 2-29）。 ■ ■ ■ マイク入力、MIC ライン入力、LINEIN ライン出力、LINEOUT これらは標準アナログ・オーディオ・コネクタです。これらのコネクタ に接続される回路については、2–6 ページの「オーディオ CODEC」を 参照してください。 図 2-29. オーディオ・コネクタ SMA 外部クロック・コネクタ さまざまなクロック周波数を FPGA にドライブするための外部クロック 入力（図 2-30）が用意されています。この入力は標準 SMA 同軸ケーブ ル・コネクタ（J5）です。このコネクタに接続される回路については、 2–13 ページの「クロック回路」を参照してください。 Altera Corporation 2006 年 10 月 リファレンス・マニュアル 2–37 Cyclone II FPGA スターター開発ボード 開発ボードのコンポーネント 図 2-30. 外部クロック入力用の SMA コネクタ 電源コネクタ Cyclone II FPGA スターター・ボードには、USB ポートから直接、また は電源コネクタ J8 に接続されている付属の 7.5V 電源アダプタ（図 2-31） から電源が供給されます。 図 2-31. 電源コネクタ 2–38 リファレンス・マニュアル Cyclone II FPGA スターター開発ボード Altera Corporation 2006 年 10 月