暫定資料
NJU26060 シリーズ
NJU26060 シリーズハードウェア共通仕様書
シリーズハードウェア共通仕様書
概要
NJU26060 シリーズは、PWM モジュレータを搭載した 24 ビット
DSP コアのデジタル･オーディオ･プロセッサです。
PWM モジュレータをステレオ 2 系統、サンプリングレートコンバー
タ(SRC)を 1 系統、デジタルインターフェーストランスミッタ(DIT)を 1
系統搭載し、汎用入出力ポートを 4 端子備えます。
DSP 部は、OTP(1 回書き込み可能な不揮発メモリ)を搭載し、各種
音声処理機能のカスタマイズが容易にできます。
特徴
■ 外形
NJU26060V
◆ハードウェア
24 ビット固定小数点デジタル シグナルプロセッサ
外部クロック周波数
： 24.576MHz、 PLL 内蔵
PWM モジュレータ：ステレオ 4ch 出力
サンプリングレートコンバータ(SRC)
Fs=8kHz～192kHz → 48kHz
デジタルインターフェーストランスミッタ(DIT)
デジタルオーディオインターフェース ： 入力 3 ポート、出力 3 ポート
2
デジタルオーディオフォーマット
： I S 24bit、左詰め、右詰め 対応、 BCK ： 32/64fs
マスター／スレーブ対応
・ サンプリングレートコンバータ ： スレーブ動作
・ マスタークロック出力 : MCKO(256 or 512fs), BCKO(64 or 32fs) , LRO(1fs)
ホストインターフェース
2
・I C バスインターフェース (Fast-mode/ 400kbps)
電源電圧
： 3.3V
入力端子許容電圧
： 5V トレラント
パッケージ
： SSOP44 (鉛フリー対応)
Ver.2009-12-16
-1-
NJU26060 シリーズ
ブロック図
ブロック図
24Bit Fixed-point DSP Core
BCKO
LRO
Serial Audio
Interface
(Master)
SDI0
SDI1
PWM Modulator 0
Over Sampling
Digital Filter
Delta-Sigma
Modulator
PWM
Generator
OUTLP0
Over Sampling
Digital Filter
Delta-Sigma
Modulator
PWM
Generator
OUTRP0
OUTLN0
OUTRN0
SDI2
PWMEN0
PWM_MUTEb
SDI
Select
PWM_DISb
PWM_ERRb
BCKO
LRO
512fs
Sampling Rate
Convertor
(Slave)
PWM Modulator 1
PROGRAM
CONTROL
24Bit x 24Bit
MULTIPLIER
Over Sampling
Digital Filter
Delta-Sigma
Modulator
OUTLP1
OUTLN1
BCKI
SDO0
ALU
LRI
PWM
Generator
Over Sampling
Digital Filter
SCL
Delta-Sigma
Modulator
PWM
Generator
OUTRP1
OUTRN1
I2C INTERFACE
ADDRESS GENERATION UNIT
SDO1
SDA
PWMEN1
RESETb
BCKO
LRO
MCKO
TIMING
GENERATOR /
PLL
S/PDIF
Transmitter
2048fs
256fs
SDO
512fs
CLKOUT
GPIO[1]
GPIO
INTERFACE
CLK
1.8V
FIRMWARE
OTP
PROGRAM
RAM
DATA RAM0
GPIO[3][2][0]
LDO
VREGO
DATA RAM1
図1 NJU26060シリーズハードウェアブロック
シリーズハードウェアブロック図
シリーズハードウェアブロック図
-2-
Ver.2009-12-16
NJU26060 シリーズ
端子配列
RESETb
1
44
BCKO
PWM_MUTEb
2
43
LRO
PWM_DIS
3
42
MCKO
SDA
4
41
SDO
SCL
5
40
GPIO0
LRI
6
39
GPIO1
BCKI
7
38
GPIO2
SDI0
8
37
GPIO3
SDI1
9
36
TEST
SDI2
10
35
CLK
34
CLKOUT
33
VDD
NJU26060
REGDISb
11
VDD
12
VSS
13
32
VSS
VREGO
14
31
VREGO
VDDPLL
15
30
TEST
VSSPLL
16
29
PWM_ERRb
PWMEN1
17
28
PWMEN0
OUTRN1
18
27
OUTRN0
OUTRP1
19
26
OUTRP0
OUTLN1
20
25
OUTLN0
OUTLP1
21
24
OUTLP0
VSSPWM
22
23
VDDPWM
SSOP44
図2 SSOP44 端子配列
Ver.2009-12-16
-3-
NJU26060 シリーズ
端子説明
表 1 端子説明
Pin No.
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
端子名
RESETb
PWM_MUTE
b
PWM_DISb
SDA
SCL
LRI
BCKI
SDI0
SDI1
SDI2
REGDISb
VDD
VSS
VREGO
VDDPLL
VSSPLL
PWMEN1
OUTRN1
OUTRP1
OUTLN1
OUTLP1
VSSPWM
VDDPWM
OUTLP0
OUTLN0
OUTRP0
OUTRN0
PWMEN0
PWM_ERRb
TEST
VREGO
VSS
VDD
CLKOUT
CLK
TEST
GPIO3
GPIO2
GPIO1
GPIO0
SDO
MCKO
LRO
BCKO
機能
I/O
I
リセット (RESETb=“L” でリセット)
I+
PWM ブロックミュート要求入力
I+
OD
I
IIIIII
PI
O
OP
OP
OP
OP
OP
OP
OP
OP
O
I+
I
PI
O
I
II/O
I/O
I/O
I/O
O
O
O
O
PWM ブロックスタンバイ要求入力
2
I C ﾃﾞｰﾀ入出力
2
I C シリアルクロック
サンプリング周波数変換側 LR クロック入力
サンプリング周波数変換側ビットクロック入力
オーディオデータ入力 0
オーディオデータ入力 1
オーディオデータ入力 2
内部電源イネーブル(VDD に接続してください)
電源 3.3V
GND
内部電源バイパス端子
PLL 電源 1.8V
PLL 電源 GND
PWM1 有効信号出力端子(PWMEN1=’1’で有効な出力が出ていることを示す)
PWM1R- 出力 / オーディオデータ出力 1(ファームウェアで切り替え)
PWM1R+ 出力
PWM1L- 出力 / オーディオデータ出力 0(ファームウェアで切り替え)
PWM1L+ 出力
PWM 出力端子用 GND
PWM 出力端子用電源 3.3V
PWML+ 出力
PWML- 出力
PWMR+ 出力
PWMR- 出力
PWM0 有効信号出力端子(PWMEN0=’1’で有効な出力が出ていることを示す)
PWM バックエンド異常時停止要求入力端子(PWM_ERRb=’0’で PWM 停止)
テスト端子 ( VSS に接続してください )
内部電源バイパス端子
GND
電源 3.3V
水晶発振用クロック出力端子
水晶発振用クロック入力端子
テスト端子 ( VSS に接続してください )
汎用入出力端子 3 兼テスト端子
汎用入出力端子 2 兼テスト端子
汎用入出力端子 1 兼テスト端子
汎用入出力端子 0 兼テスト端子
DIT 出力 / オーディオデータ出力 2(ファームウェアで切り替え)
マスタークロック出力
LR クロック出力
ビットクロック出力
I ：入力, O ：出力, OD ：オープンドレイン出力, I/O ：:双方向, PI ：内蔵電源バイパス
I+ ：入力プルアップ付き端子, I- ：入力プルダウン付き端子
OP ：PWM 出力端子(VDDPWM から電源供給)
注意：
注意： プルアップおよびプルダウンの付いていない端子をオープンで使用しないでください。
SDI0~2, SDO, OUT***は、仕様により機能が異なるため 個別データシートを参照してください。
-4-
Ver.2009-12-16
NJU26060 シリーズ
絶対最大定格
表2 絶対最大定格
（以降、
以降、特に断り無き場合、
場合、全ての電気的特性
ての電気的特性・
電気的特性・定格において
定格において、
において、VSS= 0V と定義し
定義し、この電位
この電位を
電位を GND 電位と
電位と規定します
規定します。
します。）
項目
記号
定格
VDD, VDDPWM
-0.3 ~ 4.2
内蔵電源バイパス端子電圧 *
VREGO
-0.3 ~ 2.3
PLL 電源電圧 *
VDDPLL
-0.3 ~ 2.3
Vx(IN)
Vx(I/O), Vx(OD)
-0.3 ~ 5.5 (VDD≧3.0V)
-0.3 ~ 4.2 (VDD＜3.0V)
Out
Vx(OUT)
-0.3 ~ 4.2
CLK
Vx(CLK)
-0.3 ~ 4.2
Vx(CLKOUT)
-0.3 ~ 4.2
PD
EIA/JEDEC 仕様基板
(76.2x114.3x1.6mm, 2layer, FR-4) 実装時
mW
動作温度範囲
TOPR
-40 ~ 85
°C
保存温度範囲
TSTR
-40 ~ 125
°C
電源電圧 *
In
I/O, OD
端子電圧 *
CLKOUT
単位
V
V
800
許容損失
* VDD
* VDDPWM
* VREGO
* VDDPLL
* Vx(IN)
* Vx(OD)
* Vx(I/O)
* Vx(OUT)
* Vx(CLK)
* Vx(CLKOUT)
：
：
：
：
：
：
：
：
：
：
12, 33 pin
23 pin
14, 31 pin
15 pin
1~3, 5~11, 29, 30, 36 pin
4 pin
37~40 pin
17~21, 24~28, 41~44 pin
35 pin
34 pin
端子等価回路図
端子等価回路図
VDD
VREGO
RPU
CLK
CLKOUT
VDD
VREGO
PAD
RPD
VSS
VSS
入力端子,入出力端子 ( 入力部 )
CLK / CLKOUT 端子
VDD or VDDPWM
PAD
VDD
PAD
Output Disable
VSS or VSSPWM
出力端子,入出力端子(出力部)
(4pin はオープンドレイン出力)
VSS
REGDISb 端子
図 3 NJU26060 シリーズ入出力等価回路図
シリーズ入出力等価回路図
Ver.2009-12-16
-5-
NJU26060 シリーズ
電気的特性
表 3 電気的特性
（ VDD=VDDPWM=3.3V, fOSC=24.576MHz, Ta=25℃
℃ ）
項目
記号
条件
Min.
Typ.
Max.
単位
動作電圧範囲 *1
VDD
VDD, VDDPWM 端子
3.0
3.3
3.6
V
消費電流
IDD
無負荷時、 VDD + VDDPWM
-
35
50
mA
High レベル入力電圧
VIH
VDD x 0.7
-
VDD *2
Low レベル入力電圧
VIL
0
-
VDD x 0.3
High レベル出力電圧 *3
VOH
IOH = -1mA
VDD x 0.8
-
VDD
Low レベル出力電圧
VOL
IOL = 1mA
0
-
VDD x 0.2
-10
-
10
-120
-
10
-10
22.5792
24.576
50
120
IIN
端子リーク電流 *4
IIN(PU)
VIN = VSS ~ VDD
IIN(PD)
入力クロック周波数
fOSC
クロックデューティー比
rEC
CLK 端子 *5
20
45
V
µA
25
MHz
55
%
*1 VDD, VDDPWM は、電気的特性の範囲内でご使用ください。VDD, VDDPWM の投入は単調増加としてください。VDD, VDDPWM を規
程の電圧まで立ち上げた後、本電気的特性を下回る電圧に落とさないでください。電源を切断し、再度投入する場合は必ず
GND レベルまで一度 VDD, VDDPWM を低下させた後、投入しなおしてください。
*2 CLK 端子を除く入力端子･入出力端子･オープンドレイン入出力端子は VDD, VDDPWM 定格印加時に限り 5V トレラントです。
*3 4pin(オープンドレイン入出力)を除きます。
*4 IIN(PU) : 2, 3, 29, 37, 38pin, IIN(PD) : 6~10, 36, 39, 40pin で、プルアップおよびプルダウンの付いていない端子をオープンに
しないでください。
*5 NJU26060 を内部サンプリング周波数 48kHz 時に使用できる 24.576MHz、44.1kHz で使用するには 22.5792MHz のク
ロックが必要です。入力されたクロック周波数の 1/512 が内部のサンプリング周波数となります。
-6-
Ver.2009-12-16
NJU26060 シリーズ
1. 電源 ・ クロック信号
クロック信号 ・ リセット
1.1 電源
NJU26060 シリーズには、VDD/VSS, VDDPLL/VSSPLL および VDDPWM/VSSPWM の 3 系統の電源が存在します。このうち、
VDD/VSS は内部コア電源,VDDPLL/VSSPLL は内部 PLL 電源、また、VDDPWM/VSSPWM は PWM 出力端子の電源として使用され
ます。
NJU26060 の VDD/VSS, VDDPWM/VSSPWM は確実に接続し、端子の直近にデカップリングコンデンサを接続してください。ま
た、VDD/VDDPWM 電圧は電気的特性の範囲内でご使用ください。VDD/VDDPWM の投入は単調増加としてください。使用中は
VDD/VDDPWM を、本電気的特性を下回る電圧に落とさないでください。電源を切断し、再度投入する場合は必ず GND レベ
ルまで一度 VDD/VDDPWM を低下させた後、投入しなおしてください。
NJU26060 の VDDPWM/VSSPWM は、PWM 出力端子：OUTLP0, OUTLN0, OUTRP0, OUTRN0, OUTLP1, OUTLN1,
OUTRP1, OUTRN1 端子の電源端子です。VDD/VSS と同一の電源に接続してください。この電源のノイズ成分はそのまま
PWM 出力ノイズになって出力されますので、十分にデカップリングしてください。
NJU26060 は内部ロジックのために、内蔵電源(LDO)を搭載しており、内部で約 1.8V を生成しています。VREGO はこ
のレギュレータのバイパス端子です。VREGO(14, 31pin)と VSS(13, 32pin)との間、端子の直近に、10μF(積層セラミック
など)と 0.01μF 程度のコンデンサを、14-13pin 間、および 31-32pin 間の、それぞれ端子の直近に接続してください。
NJU26060 は内部ロジックおよび PWM モジュレータのために、PLL を内蔵しています。PLL の電源は VDDPLL/VSSPLL か
ら構成されていますが、内部では直接接続されていません。そのため、VREGO(14pin)に接続して供給してください。
VDDPLL と VSSPLL の直近に 0.01μF 程度のデカップリングコンデンサを接続してください。VSSPLL は VSS と接続してください。
+3.3V
+
NJU26060
10uF
11
REGDISb
12
VDD
VDD
33
VSS
32
0.01uF
0.1uF
VREGO
31
0.01uF
10uF
VDDPWM
23
0.1uF
0.01uF
13
VSS
10uF
0.01uF
14
VREGO
15
VDDPLL
16
VSSPLL
22
VSSPWM
0.01uF
10Ω
0.01uF
10uF
図 4 簡易電源フィルタ
簡易電源フィルタの
フィルタの例（参考）
参考）
内蔵電源は、NJU26060 動作のためだけに使用されます。VDDPLL への供給以外の目的で電流を取り出したり、短絡させ
たり、他の電源と接続したりしないでください。VSS に短絡させた場合、電流が VDD → VREGO → VSS の経路で流れ、
内蔵電源がダメージを受ける可能性があります。
Ver.2009-12-16
-7-
NJU26060 シリーズ
1.2 入力信号
NJU26060 シリーズの入力端子･入出力端子･オープンドレイン入出力端子は、CLK/CLKOUT 端子を除き、VDD, VDDPWM
が規定の電圧で投入されている場合に限り 5V トレラントとなります。
1.3 クロック信号
クロック信号
NJU26060 シリーズの動作には、独立したクロックが必要です。入力クロック周波数の範囲内で、PWM モジュレータで
使用するサンプリング周波数(Fs)の 512 倍のクロックを CLK 端子に供給します。CLK/CLKOUT 端子間に水晶振動子を
接続し、発振させることも可能です。設計される基板に応じた外部定数を設定してください。CLK/CLKOUT 端子は5V トレ
ラントではありませんので、電圧レベルにご注意ください。
参考 ：水晶振動子でクロックを供給する場合は、NJU26060シリーズの特性を満たせますが、外部で生成したクロックを供給
する場合、その品質によっては、内蔵のサンプリングレートコンバータおよび PWM モジュレータの特性低下させるこ
とがあります。
-8-
Ver.2009-12-16
NJU26060 シリーズ
1.4 リセット信号
リセット信号
NJU26060 シリーズのリセットには、RESETb を一旦 ”L” レベルにし、その後、”H” レベルにすることで行います。
VDD/VDDPWM 電圧を投入後、VREGO 端子電位が tVREGO 時間内に約 1.8V まで立ち上がります。水晶発振が安定した
後（発振器から入力する場合は供給を開始した後）、少なくとも tRESETb 期間 ”L” レベルを維持してください（図 5）。再
度リセットをかける場合も同様です。この期間内に NJU26060 シリーズはハードウェアの初期化を完了します。
RESETb 端子を”L”から”H”にした後(リセット解除後)、NJU26060 シリーズは起動処理を行いファームウェアによる動
作を開始します。起動に必要な時間はファームウェアによって異なるためファームウェア個別の仕様書を確認してくだ
さい。
図 5 リセットタイミング
VDD ,VDDPWM
3.3V(±10%)
tVREGO
約 1.8V
VREGO
CLK
発振不安定
発振安定
トリガ動作
内蔵 PLL
ロックアップ
tRESETb
RESETb
1ms 以内にホスト
インターフェース
部のハードウェア
設定完了
表 4 リセット時間
リセット時間
Symbol
tVREGO
tRESETb
Time
≧10msec
≧10msec
注意 ：電源投入から内部リセットの完了（遅くとも tRESETb 期間内に完了）までの期間、全ての出力端子は不定状態となりま
す。特に、NJU26060 の PWM モジュレータの出力状態を示す PWMEN0/1 端子を制御信号として使用する場合な
ど、後段へのダメージが考えられる場合は、システムを保護するため、この期間の信号をシステム全体のリセット
信号等を使用してマスクするなどの冗長設計を行って下さい。
動作中はクロックの供給を停止しないでください。NJU26060シリーズは内部にPLL回路を搭載していますが、クロ
ックの供給を停止した場合、PLL が正常なクロックを内部に送ることができなくなり、NJU26060 シリーズは正常に
動作しません。
Ver.2009-12-16
-9-
NJU26060 シリーズ
2. デジタルオーディオクロック
デジタルオーディオデータは、デジタルオーディオシステム間を同期して転送する必要があります。
NJU26060 シリーズは、サンプリングレートコンバータを使用しない場合は、マスターデバイスとして使用します。一方、
次章で説明するサンプリングレートコンバータはスレーブデバイスとして機能します。
・ マスターデバイスとしての機能 ： MCKO, BCKO, LRO 端子出力のクロックを他のスレーブデバイスのクロックと
して、デジタルオーディオデータ転送に使用します。
・ スレーブデバイスとしての機能 ： BCKI, LRI の入力端子には、他のマスターデバイスからのクロックが必要にな
ります。
2.1 オーディオクロック
デジタルオーディオデータ転送には、次の３種類のクロックが必要になります。
① LR クロック（端子名：LRI、LRO）は、シリアルデータ転送で必要になります。デジタルオーディオ信号のサンプリン
グ周波数と同じです。
② ビットクロック（端子名：BCKI、BCKO）は、シリアルデータ転送で必要になります。LR クロックの倍数になります。
③ マスタークロック（端子名：MCKO）は、A/D、D/A コンバータなどで必要になります。LR クロックの倍数になります。
また、シリアルデータ転送とは関係ありません。
NJU26060 シリーズのビットクロック（端子名：BCKI、BCKO）は、LR クロックの 32 倍、64 倍をサポートしています。
NJU26060はマスターデバイスとして、MCKO,BCKO,LROの各端子から、デジタルオーディオデータ伝送に必要なクロッ
クを外部デバイスに供給します。一方、スレーブデバイスとして動作する、サンプリングレートコンバータは、BCKI,LRI 端
子に入力されたクロックによってデジタルオーディオデータを取り込み、MCKO/BCKO/LRO から構成されるクロック系に
サンプリング周波数の変換を行います。MCKO 端子は、マスタークロックとして、内部リセット終了後、CLK 端子への入力
クロックの 2 分周出力、またはバッファ出力となります。ファームウェアのコマンドによって停止も可能です。
NJU26060 は内部動作サンプリング周波数の 512 倍(サンプリング周波数 48kHz で 24.576MHz)で使用します。その場
合に、NJU26060 はマスターデバイスとして、サンプリング周波数の 1 倍の LR クロックと、それぞれに対する 64 倍・32
倍のビットクロック、512 倍・256 倍のマスタークロックを出力することができます。表５にそれぞれのクロックの関係を示し
ます。
表５ CLK 端子供給クロック
端子供給クロック周波数
クロック周波数と
周波数と BCKO,LRO,MCKO
- 10 -
クロック信号
倍レート周波数
LRO
BCKO(32Fs)
BCKO(64Fs)*
MCKO(256Fs)*
MCKO(512Fs)
1Fs
32Fs
64Fs
256Fs
512Fs
CLK 端子への供給クロック
22.5792MHz
24.576MHz
44.1kHz
48kHz
1.4112MHz
1.536MHz
2.8224MHz
3.072MHz
11.2896MHz
12.288MHz
22.5792MHz
24.576MHz
* 起動時デフォルト
Ver.2009-12-16
NJU26060 シリーズ
3. サンプリングレートコンバータ (SRC)
NJU26060 シリーズの内部においてオーディオ信号は、CLK 端子に供給されたクロック周波数の 1/512 をサンプリング周
波数(Fs)としてオーディオ信号を扱います。複数のサンプリング周波数を NJU26060 のサンプリング周波数に同期させる
ため、NJU26060 にはステレオ 1 系統(2 チャンネル)分のサンプリングレートコンバータ(SRC)を持っています。
NJU26060 シリーズに搭載された SRC は Fs=8kHz～192kHz までの任意のサンプリング周波数を、内部の
Fs=CLK/512(すなわち、CLK=24.576MHz で Fs=48kHz, 22.5792MHz で Fs=44.1kHz)のサンプリング周波数に変換する
ことができます。
3.1 サンプリング周波数
サンプリング周波数の
周波数の自動検出
NJU26060 シリーズに搭載された SRC は、サンプリング周波数が大きく変動した場合、最適な変換特性を得るために、
SRC ブロックをリセットする必要がありますが、サンプリング周波数の自動検出機能を備えています。
NJU26060 シリーズは、LRI クロックの 2,048 サンプル(周期)ごとに、直近の LRI クロック 1 サンプルの長さを CLK 端子
クロックの数でカウントします。(たとえば、CLK=24.576MHz で LRI のクロックが 48kHz であれば、24,576/48=512 とな
ります。LRI と CLK は非同期の関係であり、±1 程度の変動があります)。前回(2,048 クロック前)のカウント数 fLRI と現在
のカウント数 fLRI‘を比較し、カウント数が±4 を超えた場合にサンプリング周波数が変化したとみなし、SRC ブロックを自
動でリセットする機能を持っています。
正確には周波数が変動していく課程を表現しなければいけませんが、前回カウント時の周波数と今回カウント時の周波
数が以下の関係を十分に満たすことができれば、検出することが可能です。
fLRI’ < 1 / {(4+CLK/ fLRI) / CLK} or fLRI’ > 1 / {(4-CLK/ fLRI) / CLK}
単位[Hz]
LRI 2048回トグル
このときの周波数:fLRI'
サンプリングレート1
サンプリングレート2
このときの周波数:fLRI
図 6 fLRI’と fLRI’の関係
例えば、CLK=24.576MHｚで、fLRI=8kHz のとき、2,048 サンプルは、2,048/8,000=256msec で、256msec 前に 8kHz だ
ったfLRI が、上記式：1/{(4±24.576M/8k)/24.576M}より、7.989kHzを十分下回るか、8,010kHzを十分上回れば、検出が
可能です。
同様に、CLK=24.576MHｚで、fLRI=192kHz のとき、2,048 サンプルは 2,048/192,000=10.7msec で、10.7msec 前に
192kHzだった fLRI が、上記式：1/{(4±24.576M/192k)/24.576M}より、186.18kHzを十分下回るか、198.19kHzを十分上
回れば、検出が可能です。
SRC ブロックが自動検出によってリセットされたことはファームウェアからも検出することができます。(その取り扱いは
各ファームウェアに依存します)。リセット時間は 2,048×512(1/CLK)秒固定ですが、この自動検出によるリセット中も上
記の検出は行うため、特に検出間隔がこのリセット時間よりも短く(CLK=24.576MHｚであれば 42.7msec)、SRC ブロック
Ver.2009-12-16
- 11 -
NJU26060 シリーズ
のリセット中もなおクロックが変動している場合には、検出時点で再度リセットをかけますので、上記の数値よりも長い時
間リセットがかかっているように見える場合があります。
この機能はデフォルトで有効になっています。自動検出機能は、LRIクロックの変化があまりに緩やかな場合は検出でき
ない場合があります。上記のサンプリング周波数検出要件を満たさない品質のLRI, BCKIクロックによってデジタルオー
ディオ信号が与えられた場合はサンプリング周波数変換ができなくなります。自動検出機能で有効な検出が不可能な場
合、ファームウェアから設定レジスタを操作して、SRC ブロックをリセットして使用してください。特に、システム起動時に
一度ファームウェアから SRC ブロックをリセットしてください。
また、LRI クロックの 2,048 サンプル(周期)ごとに LRI クロックの周期をカウントしてサンプリング周波数の変化を検出す
るという構造上、LRI クロックが完全に停止してしまったことを検出することができません。LRI クロックの停止直前の音
声入力状態次第では SRC 内部のバッファクリアが行われず、可聴ノイズを発生させることがあります。この場合も、ファ
ームウェアから設定レジスタを操作して SRC ブロックをリセットして(または停止させて)使用してください。
3.2 サンプリング周波数変換比率
サンプリング周波数変換比率の
周波数変換比率の決定と
決定と郡遅延
NJU26060 シリーズに搭載した SRC は、サンプリング周波数の自動検出機能によるリセット、およびファームウェアによ
る手動リセットが行われた後、256 入力サンプル以内に有効な変換後の出力を開始します。この時点で、聴感上不快な
デジタル的なノイズは出ないように設計されています。リセット後、16,384 入力サンプル以内には設計上の特性に達し、
変換比率を固定します。
なお、サンプリング周波数の自動検出機能によるリセット終了時点、もしくはファームウェアによるリセット解除時点では
LRI に供給するクロック周期は安定していなければなりません。
変換比率が固定されているとき、入力サンプリング周波数に対する郡遅延は 256 サンプルです。変換後のデータをファ
ームウェアに受け渡すためにさらに 5 出力サンプルを必要とします。なお、郡遅延の間、SRC の入力を完全なゼロとす
ることで、SRC の出力も完全なゼロとすることができます。
3.3 ジッター耐量
ジッター耐量
NJU26060 シリーズに搭載した SRC は、0.1UI までのジッターを許容することができます。1UI とは、ユニット・インター
バルの略であり、NJU26060 シリーズにおいては、LRI へのクロック周波数の逆数です。0.1UI は、Fs=8kHz であれば、
0.1/8,000=12.5μsec、Fs=192kHz であれば、0.1/192,000=521nsec となります。(単位UI は片ピーク値で規程していま
す)。
図 7 にジッター耐量のグラフを示します。実線は変換後の歪率が悪化するジッター量、破線(0.1UI)が本来の特性を出す
ことができる許容ジッター量です。実線より上部はデータの欠落が発生し、可聴ノイズが発生する可能性があります。
このデータは、ジッターとしてサイン波変調をかけた場合の特性ですが、ジッタ-として矩形波変調をかけた場合でも、破
線(0.1UI)までのジッターに対しては良好にサンプリング周波数の変換を行うことができます。
しかしながら、一部の機器においては、平均化すると十分低く見えるものの、瞬間的に極端に高いピークを持ったジッタ
ーを発生させてしまうような装置があります。一例として、オーディオ用の独立したクロックを持たない、USB 接続のオー
ディオ機器などが上げられます。このような機器からのクロックを NJU26060 シリーズに入れ、それが 0.1UI を超えるよ
うなジッターであった場合、NJU26060 シリーズの SRC は一定期間のクロック状態から変換比率を固定して動作を行う
ため、ピークを持ったジッターによるオーディオサンプルの過不足によって、可聴ノイズを発生させてしまう可能性があり
ます。
- 12 -
Ver.2009-12-16
NJU26060 シリーズ
10
データが欠落しノイズを発生する領域
Ampiltude [UI]
1
歪率が悪化する領域
0.1
良好な特性が得られる領域
0.01
1
10
100
Jitter Frequency [Hz]
1000
10000
図 7 ジッター耐量
ジッター耐量
Ver.2009-12-16
- 13 -
NJU26060 シリーズ
3.4 サンプリングレートコンバータ諸特性
サンプリングレートコンバータ諸特性
以下に NJU26060 シリーズに搭載されているサンプリングレートコンバータの特性を示します。これらの特性はシリアル
オーディオインターフェースで信号を入出力した場合の特性です。PWM モジュレータ経由で出力を行った場合は PWM
モジュレータ側の特性に依存します。
表 6 サンプリングレートコンバータ部
サンプリングレートコンバータ部： THD+N 特性
項目
THD+N
帯域： 22～FSO/2(Hｚ)
入力： 1kHz, 0dBFS
入力ビット幅 24bit 時
入力 Fs(kHz)
CLK 端子周波数
24.576MHz
22.5792MHz
(内部 FSO=44.1kHz) (内部 FSO=48.0ｋHz)
8.0
-114
-120
11.025
-122
-122
12.0
-126
-125
22.05
-130
-130
24.0
-128
-128
32.0
-124
-124
44.1
-130
-126
48.0
-119
-130
64.0
-125
-131
88.2
-133
-132
96.0
-119
-133
128.0
-131
-134
176.0
-134
-133
192.0
-132
-135
単位
dB
表 7 サンプリングレートコンバータ部
サンプリングレートコンバータ部： ダイナミックレンジ特性
ダイナミックレンジ特性
項目
ダイナミックレンジ
帯域： 22～FSO/2(Hｚ)
入力： 1kHz, -60dBFS
入力ビット幅 24bit 時
A-Weight フィルタ使用
- 14 -
入力 Fs(kHz)
CLK 端子周波数
24.576MHz
22.5792MHz
(内部 FSO=44.1kHz) (内部 FSO=48.0ｋHz)
8.0
132
132
11.025
132
132
12.0
132
132
22.05
133
133
24.0
133
133
32.0
133
133
44.1
133
133
48.0
134
134
64.0
135
134
88.2
136
136
96.0
136
136
128.0
138
137
176.0
139
138
192.0
139
139
単位
dB
Ver.2009-12-16
NJU26060 シリーズ
4. デジタルオーディオインターフェース
4.1 デジタルオーディオデータフォーマット
NJU26060 シリーズは、デジタルオーディオデータフォーマットとして、3 種類のフォーマットを使用することができます。
2
：LR クロック切り替わりの 2 ビット目に MSB が置かれます。（左詰めに対し 1bit 遅延）
① IS
② 左詰め ( Left-Justified ) ：LR クロックの切り替わりに MSB が置かれます。
③ 右詰め ( Right-Justified ) ：LR クロック切り替わり直前に LSB が置かれます。
3 種類のフォーマットの主な違いは LR クロック（LRI、LRO）とデジタルオーディオデータ（SDI、SDO）の位置関係にありま
す。
・どのフォーマットにおいても、左チャンネルが先に転送されます。
・左詰め/右詰めにおいては、LR クロック='H'が左チャネルを示します。
2
・I S フォーマットにおいては、極性が逆になり、LR クロック='L'で左チャンネルを表します。
・ビットクロック BCK(BCKI、BCKO)は、転送データのシフトクロックとなります。フォーマットに対応したクロック数が必要と
なります。
・LR クロックの 1 周期がステレオオーディオの 1 サンプルで、LR クロックの周波数は、サンプルレート(fs)に等しくなります。
4.2 シリアルオーディオデータ入出力
シリアルオーディオデータ入出力
NJU26060 シリーズは、入力 3 ポート（表 8） と、出力 3 ポート（表 9） 備えています。各端子機能は、個別データシート
を参照してください。
表 8 シリアルオーディオデータ入力端子
シリアルオーディオデータ入力端子
Pin No.
端子名
8
SDI0
9
SDI1
10
SDI2
機能
オーディオデータ入力 0
オーディオデータ入力１
オーディオデータ入力 2
表 9 シリアルオーディオデータ出力端子
シリアルオーディオデータ出力端子
Pin No.
端子名
20
OUTLN1
18
OUTRN1
41
SDO
機能
オーディオデータ出力 0
オーディオデータ出力 1
オーディオデータ出力 2
シリアルオーディオ出力端子は、ファームウェアで PWM 出力、DIT 出力を切り替えます。表 1 端子説明参照。
Ver.2009-12-16
- 15 -
NJU26060 シリーズ
NJU26060 は以下に示す一般的なシリアルオーディオインタフェースでデジタルオーディオデータの入出力を行うことが出
2
来ます。リセット時のデフォルトでは、I S 64Fs 24bit に設定されています。設定はファームウェアによって変更することが
出来ます。NJU26060 は MCKO,BCKO,LRO からなるクロックに同期したマスターデバイスとして動作しており（第 2 章を
参照）、シリアルオーディオインタフェースに設定した SDO, OUTRN1 及び OUTLN1 端子は、これらのクロックに同期して
出力を行います。なお、サンプリングレートコンバータで選択されている SDI 端子は、クロック BCKI,LRI のクロックでデータ
入力が行われ、独立したフォーマットで動作することができます。
2
シリアルオーディオデータ入出力の形式は I S、左詰め、右詰めの３種類のフォーマット形式で 24bit, 16bit の２種類のビ
ット数を選択できます。(図 8-1~図 8-6)
オーディオデータ入力フォーマットと出力フォーマットは同じ形式になります。
Left Channel
LRI, LRO
Right Channel
BCKI, BCKO
MSB
LSB
MSB
23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
SDI, SDO
LSB
23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
32 Clocks
32 Clocks
2
図 8-1 I S Data Format 64fs, 24bit Data
Left Channel
LRI, LRO
Right Channel
BCKI, BCKO
MSB
SDI, SDO
LSB
MSB
23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
LSB
23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
32 Clocks
23
32 Clocks
図 8-2 Left-Justified Data Format 64fs, 24bit Data
Left Channel
LRI, LRO
Right Channel
BCKI, BCKO
MSB
SDI, SDO 2 1 0
LSB
23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
MSB
LSB
23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
32 Clocks
32 Clocks
図 8-3 Right-Justified Data Format 64fs, 24bit Data
Left Channel
LRI, LRO
Right Channel
BCKI, BCKO
MSB
SDI, SDO
LSB MSB
LSB
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
16 Clocks
16 Clocks
2
図 8-4 I S Data Format 32fs, 16bit Data
Left Channel
LRI, LRO
Right Channel
BCKI, BCKO
MSB
SDI, SDO
LSB MSB
LSB
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
16 Clocks
16 Clocks
図 8-5 Left-Justified Data Format 32fs, 16bit Data
Left Channel
LRI, LRO
Right Channel
BCKI, BCKO
MSB
SDI, SDO
LSB MSB
LSB
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
16 Clocks
16 Clocks
図 8-6 Right-Justified Data Format 32fs, 16bit Data
- 16 -
Ver.2009-12-16
NJU26060 シリーズ
4.3 シリアルオーディオタイミング
表 10 シリアルオーディオ入力
シリアルオーディオ入力タイミング
入力タイミング
項目
BCKI 周波数
BCKI 周期
Low パルス幅
High パルス幅
記号
*1
*1
（ VDD=VDDPWM=3.3V, Ta=25℃
℃ ）
条件
Min.
Typ.
Max.
単位
fBCKI
-
-
13
MHz
tSIL
tSIH
35
35
-
-
ns
BCKI → LRI 時間
*1
tSLI
15
-
-
ns
LRI → BCKI 時間
*1
tLSI
15
-
-
ns
データセットアップ時間 *2
tDS
15
-
-
ns
データホールド時間
tDH
15
-
-
ns
*2
*1 ： サンプリングコンバータインターフェースの規定です。
*2 ： サンプリングレートコンバータ選択中のSDI端子は、BCKIに対する規定です。 それ以外は、BCKOに対する規定で
す。
LRI
tSIH
tSIL
tSLI
tDS
tDH
tLSI
BCKI
SDI
図 9 シリアルオーディオ入力
シリアルオーディオ入力タイミング
入力タイミング
Ver.2009-12-16
- 17 -
NJU26060 シリーズ
表11 シリアルオーディオ出力
シリアルオーディオ出力タイミング
出力タイミング
項目
記号
BCKO－LRO 時間差
データ出力遅延時間
（ VDD=VDDPWM=3.3V, Ta=25℃
℃ ）
tSLO
*3
tDOD
条件
CL=25pF
Min
Typ.
Max
単位
-15
-
15
ns
-
-
15
ns
*3 シリアルオーディオ出力に設定されている SDO, OUTRN1, OUTLN1 端子に対する規定です。
LRO
tSLO
BCKO
tDOD
SDO *3
図 10 シリアルオーディオ出力
シリアルオーディオ出力タイミング
出力タイミング
- 18 -
Ver.2009-12-16
NJU26060 シリーズ
5. PWM モジュレータ
NJU26060 は、PWM モジュレータをステレオ 2 系統(合計 4 チャンネル)搭載しています。8 倍のオーバーサンプリング
デジタルフィルタと 5 次のΔΣモジュレータを搭載しており、変調効率は 88％と高効率です。90dB を越えるダイナミック
レンジに加え、無音時のノイズを低減させる機能を持っています。この無音時ノイズ低減機能を使用したとき,100dB 前後
の S/N 比を実現することが可能です。
PWM スイッチング周波数は、内部処理のサンプリング周波数の 8 倍(内部 Fs=48kHz の場合は 384kHz、内部
Fs=44.1kHz の場合は 352.8kHz)に抑えており、変調効率の高さから、外部にパワードライバを接続しスピーカーを直接
駆動するのに最適です。
なお、リセット時 PWM モジュレータはスタンバイ状態で立ち上がるため、ファームウェアによって初期設定を行う必要が
あります。
表 12 PWM モジュレータ関連端子
モジュレータ関連端子
Pin No.
端子名
属性
機能
23
VDDPWM
PP
PWM 出力端子用電源 +3.3V
22
VSSPWM
GP
PWM 出力端子用 GND
3
PWM_DISb
I+
PWM スタンバイ要求入力端子 (‘0’でスタンバイ)
2
PWM_MUTEb
I+
PWM ミュート要求入力端子(‘0’でミュート)
29
PWM_ERRb
I+
PWM バックエンド異常時停止要求入力端子(‘0’で PWM 停止)
28
PWMEN0
O
PWM0 有効信号出力端子(PWMEN0=’1’で有効な出力が出ていることを示す)
17
PWMEN1
O
PWM1 有効信号出力端子(PWMEN1=’1’で有効な出力が出ていることを示す)
24
OUTLP0
O
PWM0 ブロック L チャンネル非反転出力端子
25
OUTLN0
O
PWM0 ブロック L チャンネル反転出力端子
26
OUTRP0
O
PWM0 ブロック R チャンネル非反転出力端子
27
OUTRN0
O
PWM0 ブロック R チャンネル反転出力端子
21
OUTLP1
O
PWM1 ブロック L チャンネル非反転出力端子
20
OUTLN1
O
PWM1 ブロック L チャンネル反転出力端子
19
OUTRP1
O
PWM1 ブロック R チャンネル非反転出力端子
18
OUTRN1
O
PWM1 ブロック R チャンネル反転出力端子
※ I+: 入力プルアップ付端子、O: 出力端子、PP: PWM 端子電源、PG: PWM 端子 GND
NJU26060 に搭載されている PWM モジュレータは、表 13 のような機能を持っており、各機能は、外部設定端子および
ファームウェアによって切り替えることができます。
Ver.2009-12-16
- 19 -
NJU26060 シリーズ
表 13 PWM モジュレータ主要機
モジュレータ主要機能
主要機能
機能(端子名)
設定
リセット時デフォルト
外部端子
ファームウェア
可能
可能
無効
PWM モジュレータスタンバイ(PWM_DISb)
可能 *
可能
スタンバイ
ミュート機能(PWM_MUTEb)
可能 *
可能
ミュート
バックエンド異常時停止要求入力(PWM_ERRb)
可能 *
可能
停止
BPZ 出力延長機能
不可能
可能
無効
OUTLN1 端子をシリアルオーディオ出力 0 へ切り替え **
不可能
可能
OUTLN1
OUTRN1 端子をシリアルオーディオ出力１へ切り替え **
不可能
可能
OUTRN1
無音時ノイズ低減機能
不可能
可能
有効
ショートパルス制限機能
不可能
可能
無効
PWM 有効信号出力識別信号(PWMEN0, PWMEN1)
* ファームウェアから各ブロックごとに外部端子からの入力をマスクすることができます。
** BPZ は、バイポーラゼロを意味します。Duty50%のクロック波形を指します。
*** PWM1 ブロックに『BPZ 出力延長機能』を設定すると自動的に切り替わります。
5.1 PWM 有効信号出力識別信号・
有効信号出力識別信号・PWM モジュレータスタンバイ機能
モジュレータスタンバイ機能
PWMEN0/1 端子の出力は、PWM モジュレータから有効な出力が出ているかどうかを示しています。電源投入・リセット
時のデフォルトは、PWM モジュレータはスタンバイ状態になり、PWMEN0/1 端子は、GND レベルになります。PWM モ
ジュレータを起動させるには、ファームウェアから設定する必要があります。起動させた PWM モジュレータは、
PWM_DISb 端子、および、ファームウェアの設定によって、PWM モジュレータをスタンバイ状態にすることができます。
PWM_DISb もしくは
ファームウェア設定
PWMENx端子
音声出力
GNDレベル
PWMクリア
定常音量
BPZ
GNDレベル
「無音時ノイズ低減機能」
使用時のみ必要
720/Fs
1024/Fs
1024/Fs
≦65536/Fs
256/Fs
15ms @ Fs=48kHz
16.3ms @ Fs=44.1kHz
21.3ms @ Fs=48kHz
23.2ms @ Fs=44.1kHz
21.3ms @ Fs=48kHz
23.2ms @ Fs=44.1kHz
1365ms @ Fs=48kHz
1486ms @ Fs=44.1kHz
5.33ms @ Fs=48kHz
5.81ms @ Fs=44.1kHz
図 11 PWM モジュレータスタンバイ機能
モジュレータスタンバイ機能と
機能と PWMEN,PWM 出力の
出力の関係
Fs=48kHz は CLK=24.576MHz 時、Fs=44.1kHz は CLK=22.5792MHz 時
スタンバイからの解除時、PWM モジュレータは内部の起動処理を行い、PWMEN0/1 信号を High にした後、PWM 端子
から信号の出力を開始します。このとき、ミュートレベルから、最大音量まで 1,024/Fs かけてミュートを解除します。この
ミュート解除はゼロクロスではありません。
スタンバイに移行するとき、PWM モジュレータは、1,024/Fs かけてミュート状態に移行します。このミュートはゼロクロス
ではなく、単調に移行します。その後、『無音時ノイズ低減機能』を使用する場合は、ΔΣモジュレータの内部のクリアを
開始します。これは最高 65,536/Fs 間かかります。『無音時ノイズ低減機能』を使用しない場合は、この時間はセロです。
その後、一定期間完全な BPZ 信号を出力し、PWMEN0/1 信号を Low に落とし、同時に PWM 出力端子への信号出力を
停止します。このときの PWM 出力端子の信号レベルは GND レベルです。
- 20 -
Ver.2009-12-16
NJU26060 シリーズ
5.2 ミュート機能
ミュート機能
PWM_MUTEb 端子を Low にする、および、ファームウェアの設定によって、PWM モジュレータに対してミュートをかけ
ることができます。L/R それぞれのチャンネル独立で、ゼロ点をクロスしたときにミュート・アンミュートします。ミュートお
よびアンミュートのステップは 0.25dB/Fs です。
なお、非常に低い周波数信号を入れた場合など、ゼロクロスの回数が少なく、2,048/Fs 以内にミュート・アンミュートがす
べて完了しなかった場合は、1/Fs ごとにミュート・アンミュートします。
本ミュート機能は、L/R 独立、かつ、タイムアウト付のゼロクロスとなっているために、ミュート移行時のクリック音は少なく
なりますが、ミュート時間が不確定となります。お客様のシステム上不具合のある場合は、ファームウェアにて所望のミュ
ート特性を実現してください。
5.3 バックエンド異常時停止要求入力機能
バックエンド異常時停止要求入力機能
バックエンドの IC に異常が起きた際に、PWM_ERRb 端子を Low にする、もしくは、ファームウェアの設定によって、
PWM モジュレータを高速に停止させることができます。ただし、ポップノイズは避けられません。要求の受付・解除には、
CLK 端子の供給クロック 8 クロックを必要とします。解除時の挙動は、PWM_STBYb を Low から High にトグルさせた
場合と同じです。
PWM_ERRb もしくは
ファームウェア設定
PWMENx端子
音声出力
定常音量
GNDレベル
CLK 8クロック以内
326ns @ CLK=24.576MHz
354ns @ CLK=22.5792MHz
図 12 PWM リセット要求入力
リセット要求入力と
要求入力と PWMEN,PWM 出力の
出力の関係
Ver.2009-12-16
- 21 -
NJU26060 シリーズ
5.4 BPZ 出力延長機能 (BPZ = バイポーラゼロ)
バイポーラゼロ
デフォルトでは PWMEN0/1 端子が GND レベルのとき、PWM 出力端子は GND レベルになります。これは、直接
Class-D パワードライバを接続して、BTL で駆動する場合に起動時のポップノイズを低減することを考慮しています。
しかしながら、事前に BPZ 信号が必要な場合のために、ファームウェアから BPZ 出力延長機能を有効にすることにより、
PWMEN0/1 端子の立ち上がりより前に BPZ 出力を開始し、立ち下がりから一定期間 BPZ 出力できます。この機能を有
効にした場合の PWM_DISb、PWMEN、音声出力の関係を図 14 に示します。PWM 出力のトグルが停止すること自体
が都合が悪い場合は PWM モジュレータを常時イネーブルにしてご使用ください。
PWM_DISb もしくは
ファームウェア設定
PWMENx端子
音声出力
GNDレベル
BPZ
720/Fs
15ms @ Fs=48kHz
16.3ms @ Fs=44.1kHz
PWMクリア
定常音量
1024/Fs
もしくはゼロクロス
21.3ms @ Fs=48kHz
23.2ms @ Fs=44.1kHz
BPZ
BPZ
256/Fs
384/Fs
GNDレベル
「無音時ノイズ低減機能」
使用時のみ必要
1024/Fs
≦65536/Fs
21.3ms @ Fs=48kHz
23.2ms @ Fs=44.1kHz
1365ms @ Fs=48kHz
1486ms @ Fs=44.1kHz
5.33ms @ Fs=48kHz
8.0ms @ Fs=48kHz
5.81ms @ Fs=44.1kHz 8.71ms @ Fs=44.1kHz
図 13 BPZ 出力延長機能使用時の
出力延長機能使用時のスタンバイ機能
スタンバイ機能と
機能と PWMEN,PWM 出力の
出力の関係
Fs=48kHz は CLK=24.576MHz 時、Fs=44.1kHz は CLK=22.5792MHz 時
5.5 PWM 出力端子の
出力端子のシリアルオーディオ出力
シリアルオーディオ出力への
出力への切
への切り替え機能
BPZ 出力延長機能を PWM1 ブロックに対して指示した場合、PWM1 ブロックの出力端子のうち、OUTLN1 端子をシリア
ルオーディオ出力 0（PWM0 ブロックへ送られている音声信号と同じ）に、OUTRN1 端子をシリアルオーディオ出力
1(PWM1 ブロックへ送られている音声信号と同じ)に自動的に切り替わります。起動時デフォルトは PWM 出力端子にな
っています。
5.6 無音時ノイズ
無音時ノイズ低減機能
ノイズ低減機能
NJU26060 の PWM モジュレータは ON になっており、PWM モジュレータは無音時にのみΔΣモジュレータ内部のアイ
ドルノイズを低減させる機能を持っています。
この機能は、デフォルトでは ON になっており、PWM モジュレータブロックへの音声入力が、完全に『ゼロ』になったとき、
65,536/Fs以内にPWMモジュレータ内部のクリアを行い、アイドルノイズを低減します。有効な音声入力が与えられた場
合には、内部の郡遅延以内で解除動作を行い、機能解除が次の音声出力に影響することはありません。
注意点として、PWM 出力への音声入力は、完全に『ゼロ』である必要があります。PWM モジュレータ側に搭載されてい
るミュート機能でミュートをかけた場合は問題ありませんが、ファームウェア側でミュートをかけたときにファームウェアか
ら PWM モジュレータに受け渡される信号が完全にゼロにならない場合は、この機能が働きません。
- 22 -
Ver.2009-12-16
NJU26060 シリーズ
5.7 ショートパルス制限機能
ショートパルス制限機能
NJU26060 の PWM 出力は最短で約 20nsec 幅の’Low’レベルのパルスを出すことがあります。Class-D アンプとして使
用する場合に、接続するパワードライバによっては、’Low’レベルの最小パルス幅を制限している場合があります。ドライ
バ選択の幅を広げるために、NJU26060 では 4 段階のパルス幅制限をかけることができます。必要に応じてファームウ
ェアから設定してください。
表 14 に設定できる項目を示します。なお、この数値は PWM モジュレータ内部での制限値であり、PWM 出力端子にお
ける立ち上がり・立ち下がり時間は含まれていません。
設定レベル
0 (デフォルト)
1
2
3
最小”L”レベル幅制限値
CLK 端子周波数(内部処理 Fs)
22.5792MHz
24.576MHz
(Fs=44.1kHz)
(Fs=48kHz)
0 ns(リミットなし)
0ns (リミットなし)
22.1ns
20.3ns
44.3ns
40.7ns
66.4ns
61.0ns
表 14 ショートパルス制限機能
ショートパルス制限機能 設定値
Ver.2009-12-16
- 23 -
NJU26060 シリーズ
5.8 PWM モジュレータ諸特性
モジュレータ諸特性
表15
PWMモジュレータ
モジュレータ部諸特性
モジュレータ部諸特性
(記載無
記載無きは
℃)
記載無きは,
きは CLK=24.576MHz(Fso=48kHz),LRI=48kHz,BCKI=3.072MHz, VDD=VDDPWM=3.3V,Ta=25℃
項目
THD+N (1kHz, 0dBFS)
S/N 比 (1kHz, 無音時ノイズ低減機能 On, A-Weight)
ダイナミックレンジ(1kHz, -60dBFS, A-Weight)
チャネルセパレーション(1kHz BPF)
Min
90
85
90
Typ
-85
100
90
100
単位
dB
dB
dB
dB
Max
-75
-
これらの特性は、図 14 に示す構成で、2 次のローパスフィルタ(カットオフ周波数 50kHz)を通した後に、測定器の AES17 フ
ィルタにて帯域幅を 20kHz までに制限し測定しています。
これらの特性は、サンプリングレートコンバータを 1:1 の変換比(48kHz→48kHz)で動作させ、DSP 部分ではサンプリングレ
ートコンバータの出力を PWM モジュレータに処理せずスルーで受け渡す処理のみを行わせた状態で測定しています。
PWM 波形には電源及び内部動作に伴うノイズが重畳されます。差動入力にて使用する場合は、コモンモードノイズとしてこ
のノイズは除去できますが、シングルエンドで使用した場合には、これを除去することができないため特性が劣化します。
サンプリングレートコンバータ動作時は、非同期回路が動作するため、入力サンプリング周波数によっては、特性が劣化す
る可能性があります。
Audio Precision
SYS-2722
BCKI
LRI
SDI0
OUTLP0
fc=50kHz
2nd order Active LPF
OUTLN0
fc=50kHz
2nd order Active LPF
NJU26060
DSP:Through
SRC:On(Fso=48kHz)
OUTRP0
fc=50kHz
2nd order Active LPF
Analyzer
S/N Ratio
(A-weight)
20kHz
LPF
(AES17)
fc=50kHz
2nd order Active LPF
OUTRN0
I2S Audio Signal (Fsi=48kHz)
Dynamic Range
(A-weight)
THD+N
Channel
Separation
(1kHz BPF)
Signal Generator
図 14 PWM モジュレータ測定回路
モジュレータ測定回路
(OUTLP1/LN1/RP1/RN1 も同様)
同様
- 24 -
Ver.2009-12-16
NJU26060 シリーズ
6. デジタルインターフェーストランスミッタ(DIT)
デジタルインターフェーストランスミッタ
NJU26060 は、デジタルインターフェーストランスミッタを搭載しており、AES3, IEC60958, S/PDIF および EIAJ CP1201
民生規格に準拠したバイフェーズ形式でオーディオ出力を行うことができます。DSP 内部で処理しているサンプリング周
波数(CLK 周波数の 1/512)に対応したバイフェーズ出力を行うことができます。デジタルインターフェーストランスミッタか
らのバイフェーズ出力は SDO 端子(41pin)から出力することができます。ただし、デフォルトではシリアルオーディオ出力
端子となっているため、使用する場合はファームウェアによって端子機能を切り替える必要があります。
また、GPIO［1］端子（39pin）を汎用入出力端子として使用しない場合は、この端子からの入力を 41pin にパススルーす
るようにファームウェアより切り替えることができます。ただし、GPIO[1]端子は通常のヒステリシス・プルダウン付入出力
端子ですので、レベルを合わせて入力してください。
NJU26060のデジタルインターフェーストランスミッタのチャネルステータス項目を表16に示します。同軸出力としたい場
合は、外付けバッファを使用しての接続を推奨します。
表 16 チャネルステータス
チャネルステータス項目
ネルステータス項目
チャネルステータス項目
CS0
CS1
CS2
CS3
CS4
CS5
CS6~7
CS8
CS9
CS10
CS11
CS12
CS13
CS14
CS15
CS16
~19
CS20
~23
CS24
CS25
CS26
CS27
CS28
CS29
Ver.2009-12-16
民生/プロフェッショナル
データタイプ
著作権
プリエンファシス
チャネル数
モード
0: 民生モード
0: オーディオデータ, 1: ディジタルデータ
0: 保護有り, 1: 保護無し
[CS3,CS4]=00: 無し
[CS3,CS4]=10: 有り
0: 2 チャネル
00: モード 0
固定/可
変
固定
可変
可変
可変
固定
固定
固定
規格書を参照ください
カテゴリコード
デフォルト値
[CS8:CS15]=0010000
日本における画像付き又は無しの
ディジタルオーディオ放送受信への適用
可変
リセット時
デフォルト
0
0
0
0
0
0
00
0
0
1
0
0
0
0
0
ソース番号
0000: 指定なし
固定
0000
チャネル番号
0000: 指定なし
固定
0000
サンプリング周波数
[CS24:CS27]=0000 44.1kHz
[CS24:CS27]=0100 48kHz
[CS24:CS27]=1100 32kHz
可変
クロック精度
[CS28,CS29]=00 標準モード
[CS28,CS29]=10 高精度モード
可変
0
1
0
0
0
0
- 25 -
NJU26060 シリーズ
7. ホストインターフェース
2
NJU26060 シリーズの制御インターフェースは、I C バスインターフェースです。
ホストインターフェース端子機能は表 17 のとおりです。
データ転送は 8 ビット（1 バイト）単位です。ホストコントローラからクロック(SCL)に同期してデータが転送されます。
表 17 ホストインターフェース端子機能
ホストインターフェース端子機能
2
Pin
No.
5
SCL
4
SDA
端子名
I C バスインターフェース
選択時
2
I C シリアルクロック
2
I C シリアルデータ入出力
(オープンドレイン入出力)
注意：
注意： SDA 端子は、オープンドレイン出力となり、適切なプルアップ抵抗を接続する必要があります。
7.1 I2C バスインターフェース
バスインターフェース
2
I C バスインターフェースは、データを SDA 端子に、クロックを SCL 端子に転送します。SDA 端子はオープンドレイ
ン構造で、外部にプルアップ抵抗が必要です。
2
I C バススレーブアドレスは、搭載するファームウェアによって設定されます。リセット解除後、ファームウェアの初期
2
化が終了すると、設定した I C バススレーブアドレスで通信が可能です。ファームウェアの初期化時間はファームウェ
2
アによって異なります。初期化完了までの間は、NJU26060 はリセット時デフォルトの I C バススレーブアドレスで待
機していますが、NJU26060 から正常な返答は得られませんので注意してください。
2
注意：
注意： NJU26060 シリーズは、I C バス “Standard-Mode (100kbps)” および “Fast-Mode (400kbps)” をサポートし
ています。
- 26 -
Ver.2009-12-16
NJU26060 シリーズ
2
表 18 I C バススレーブアドレス設定
バススレーブアドレス設定
固定値
bit2
bit5
bit4
bit3
リセット時デフォルト: 0b0011100
搭載するファームウェアによって自由に設定可能
bit7
R/W
bit0
bit1
bit6
R/W
データ形式
Start
bit
R/W
bit
Slave Address （7bit ）
（ VDD=VDDPWM=3.3V, fOSC=24.576MHz, Ta=25°°C ）
2
表 19 I C バスインターフェースタイミング
項目
記号
SCL クロック周波数
開始条件ホールド時間
SCL ”Low” レベルパルス幅
SCL “High” レベルパルス幅
開始条件セットアップ時間
データホールド時間
データセットアップ時間
立ち上がり時間
立ち下がり時間
停止条件セットアップ時間
バス解放時間
ACK
fSCL
tHD:STA
tLOW
tHIGH
tSU:STA
tHD:DAT
tSU:DAT
tR
tF
tSU:STO
tBUF
*1
*2
Min
Max
単位
0
0.6
1.3
0.6
0.6
0
250
0.6
1.3
400
0.9
1,000
300
-
kHz
µs
µs
µs
µs
µs
ns
ns
ns
µs
µs
SDA
t BUF
tR
t HD:STA
tF
SCL
t HD:STA t LOW
P
t HD:DAT
t HIGH
t SU:STA
t SU:DAT
Sr
S
t SU:STO
P
2
図 15 I C バスタイミング
バスタイミング
注意 ： *1 tHD:DAT：SCL の立ち下がりエッジでの不確定な状態を回避するために、少なくとも 100nsec 程度の
ホールド時間を確保するようにしてください。
*2 本項目はインターフェースとしての仕様を示すものです。
連続するコマンドの間隔は、個別データシートを参照してください。
Ver.2009-12-16
- 27 -
NJU26060 シリーズ
8. 汎用入出力端子
NJU26060 シリーズは汎用入出力端子を備えています。GPIO0 端子はテスト機能と共用しているため、起動時の端子状
態に制限があります。表 20 に汎用入出力端子の詳細を記します。
表 20 汎用入出力端子
汎用入出力端子と
と端子処理
Pin
端子名
機能
No.
GPIO0
リセット解除時は Low 状態を取るようにしてください。ファームウェア起動後はプログラム
40
(プルダウン付 I/O) 設定によりプルダウン付き汎用入出力端子として使用可能。
GPIO1
プログラム設定によりプルダウン付汎用入出力端子、もしくは、デジタルインターフェース
39
(プルダウン付 I/O) トランスミッタ使用時に SDO 端子へのパススルー信号入力端子としても使用可能。
GPIO2
38
プログラム設定によりプルアップ付汎用入出力端子として使用可能
(プルアップ付 I/O)
GPIO3
37
プログラム設定によりプルアップ付汎用入出力端子として使用可能
(プルアップ付 I/O)
- 28 -
Ver.2009-12-16
NJU26060 シリーズ
9．
． パッケージ寸法
パッケージ寸法
（1）
） SSOP44、
、鉛フリー
+ 0.3
11.0 - 0.1
0 ∼ 10 ゜
44
1
0 .5 ± 0.2
7.6 ±0.3
5.6 ±0.2
23
22
0.5
1.1 5 ± 0.1
0.75 MAX
+ 0.10
0. 15 - 0.05
+0.10
0.1-0.0 5
BASE OF MOLDING
0.1
0. 2 ± 0.1
0.1
M
MOLD MATERIAL : EPOXY RESIN
単位：mm
＜注意事項＞
このデータブックの掲載内容の正確さには
万全を期しておりますが、掲載内容について
何らかの法的な保証を行うものではありませ
ん。とくに応用回路については、製品の代表
的な応用例を説明するためのものです。また、
工業所有権その他の権利の実施権の許諾を伴
うものではなく、第三者の権利を侵害しない
ことを保証するものでもありません。
Ver.2009-12-16
- 29 -