ISL8200AM 特長 ISL8200AM は高出力の電源回路を簡単に構成できる DC/DC 電源モジュールで、カレントシェア機能を備えています。 大電流を必要とするデータコム、テレコム、サーバーなどの アプリケーション用として開発されています。ISL8200AM のほかに数個の外付け部品と VOUT の設定抵抗 RFBT を追 加するだけで 10A の電源回路を構成することができます。 • スイッチモードの電源回路全体をワンパッケージに統合 電源回路の設計工数を削減できるため、 設計や製造のリスクの 低減につながるとともに、開発時間の大幅な短縮が図れます。 • 低背パッケージ ( 高さ 2.2mm) さら に 大 き な 出 力 電 流 が 必 要 な 場 合 は、最 大 で 6 個の ISL8200AM モジュールを並列接続することにより、60A ま で対応可能なソリューションを構築できます (10 ページの 図 6 を参照 )。 ISL8200AM のシンプルさは、ディスクリート設計ではなく、 補助部品が不要で既製品のまま使用可能な設計を採用する ことで実現しています。マルチフェーズ動作におけるカレン トシェア機能は特許取得済みで、リップル電流、部品コス ト、複雑さを大幅に低減します。2 個を並列接続すると 20A、 6 個を並列接続すると 60A の出力を得られます。出力電圧は 最低 0.6V まで正確にレギュレーション可能で、ライン / 負 荷 / 温度変動があっても ±1％という高精度の出力電圧レギュ レーションを維持できます。 ISL8200AM の放熱性に優れたコンパクトな QFN パッケージ は、全温度範囲にわたりフル負荷時でも強制冷却なしで動作 できます。きわめて薄いので、PCB の裏面にも実装可能で す。わずかな外付け部品ですべてのピンへ容易にアクセスで きるため、PCB の設計を部品層とシンプルなグラウンド層に 集約させることができます。 • モジュールを並列接続したときのレイアウトの影響を軽 減するカレントシェア・アーキテクチャ ( 特許取得済み ) • カレントシェアモードでは各フェーズの位相シフト量を 設定可能 ( 最大 6 フェーズ ) • 入力電圧範囲 +4.5V から +20V で最大出力 10A、カレント シェア時は最大 60A • 単一の抵抗で VOUT を +0.6V から +6V まで設定可能 • 出力過電圧 (OV)/ 過電流 (OC)/ 過熱 (OT) 保護機能と アンダーボルテージ (UV) 通知機能 • RoHS 準拠 アプリケーション • サーバー、テレコム、データコムの各製品および機器 • 産業用機器および医療用機器 • ポイント・オブ・ロード・レギュレータ 関連ドキュメント • アプリケーション・ノート AN1738、 「ISL8200AMEV1PHZ Evaluation Board User’s Guide」 • ISL8200AM iSim Model - ( 製品情報ページ ) ISL8200AM のパッケージ 回路図 2.2mm 15 m m 15 図 1. 10A 設計の全体図 ( 必要な VOUT に応じて RSET を選択 ) 2013 年 3 月 7 日 FN8271.4 1 mm 図 2. 2.2mm と低背なため、面積や高さが限られている 場合に PCB 裏面への実装が可能 注意：本データシート記載のデバイスは静電気に対して敏感です。適切な取り扱いを行ってください。 Copyright Intersil Americas LLC 2012, 2013. All Rights Reserved Intersil、Intersil ロゴは Intersil Corporation または関連子会社が権利を保有しています。 そのほかの企業名や製品名などの商標はそれぞれの権利所有者に帰属します。 ISL28127, ISL28227 ワンチップ、カレントシェア、10A DC/DC 電源モジュール ISL8200AM 注文情報 製品型番 (Note 1、2、3) ISL8200AMIRZ 温度 範囲 ( ℃ ) マーキング ISL8200AM パッケージ (RoHS 準拠 ) 23 Ld QFN -40 ℃～ +85 ℃ パッケージの外形図 L23.15x15 NOTE： 1. テープ＆リールは製品型番の末尾に「-T」を付加してください。リールの詳細仕様についてはテクニカル・ブリーフ「Tape and Reel Specification for Integrated Circuit (TB347)」を参照してください。 2. これら鉛フリーのプラスチック・パッケージ製品には、専用の鉛フリー素材、モールド素材、ダイ・アタッチ素材を採用するとともに、 端子には亜鉛 100％の梨地メッキとアニーリングを実施しています (RoHS 指令に準拠するとともに SnPb ハンダ付け作業と鉛フリー・ ハンダ付け作業とも互換性のある e3 端子仕上げ )。インターシルの鉛フリー製品は鉛フリー・ピークリフロー温度で MSL 分類に対応 し、この仕様は IPC/JEDEC J STD-020 の鉛フリー要件と同等か上回るものです。 3. 湿度感受性レベル (MSL) については ISL8200AM のデバイス情報ページを参照してください。MSL の詳細についてはテクニカル・ブ リーフ「Guidelines for Handling and Processing Moisture Sensitive Surface Mount Devices (SMDs) (TB363)」を参照してください。 内蔵回路およびピン接続 VCC PVCC PVIN 21 14 17 RCC CF2 BOOT1 LDO VIN 13 ISL8200AM MODULE 5 CF1 UGATE1 CBOOT1 Q1 EN 12 LOUT1 PHASE1 FF 11 330nH 19 VOUT VCC PGOOD 22 RPG 10k VCC LGATE1 INTERNAL PGOOD RCLK 10k CLKOUT 8 PH_CNTRL 9 Q2 ISEN1A 18 PGND VCC RPHC 10k RISEN-IN CONTROLLER 16 PHASE 2.2k ISEN1B ISET 5 CF3 ISHARE 20 OCSET 1 VOUT_SET 2 VSEN_REM- COMP ZCOMP1 6 CF4 FB1 ISHARE_BUS 10 VMON1 ISFETDRV 3 FSYNC_IN 7 ZCOMP2 VSEN1+ RFS 59k 2 VSEN1- 15 4 PGND1 PGND1 RCSR CVSEN ROS1 2.2k FN8271.4 2013 年 3 月 7 日 ISL8200AM ピン配置 (1) VOUT_SET (2) VSEN_REM- (3) ISFETDRV (4) PGND1 (5) ISET (6) ISHARE (7) FSYNC_IN (8) CLKOUT (9) PH_CNTRL (10) ISHARE_BUS (11) FF ISL8200AM (23 LD QFN) TOP VIEW (12) EN (23) N.C. (13) VIN (22) PGOOD (21) VCC (14) PVCC (20) OCSET (15) PGND1 (16) PHASE PD1 (17) PVIN PD2 PD4 PD3 (19) VOUT (18) PGND ピンの説明 ピン 番号 ピン名称 1 VOUT_SET アナログ電圧入力。VOUT とともに使用して、レギュレータの出力電圧を設定します。VSEN_REM- に対する VOUT_SET の入力インピーダンスの代表値は 500kΩ です。入力電圧の代表値は 0.6V です。 2 VSEN_REM- アナログ電圧入力。差動リモートセンス用として内蔵されているユニティゲイン・オペアンプの負入力です。負荷点 の負電圧レールに接続してください。このピンと VOUT_SET ピンの間に抵抗を接続すると、VOUT を調整できます。 3 ISFETDRV デジタル出力。このピンは、オプションの N チャネル FET の駆動に使用されます。N チャネル FET は、プリバイ アス・スタートアップの完了時に ISHARE をシステム ISHARE バスに接続します。出力電圧範囲は 0V ～ 5V です。 4、15 PGND1 標準グラウンド。すべての電圧レベルは、このパッドを基準としています。このパッドは、ローサイド MOSFET ド ライブや内蔵電源回路のほか、すべてのアナログ信号の帰還パスになっています。PGND と PGND1 は共に GND 層 に接続してください。 5 ISET アナログ電流出力。このピンは、15µA のオフセット電流とチャネル 1 の平均電流の供給元となります。外付け抵 抗 (RISET) によって設定された電圧 (VISET) は、ローカル・アクティブ・モジュールの平均電流レベルに相当しま す。フルスケール電流の場合、RISET は最大 10kΩ 程度としてください。出力電流範囲は 15µA ～ 126µA (typ) で す。 ISET ピンと ISHARE ピンは、複数の ISL8200AM モジュール間でのカレントシェアを目的に使用されます。単一 モジュール構成の場合、このピンは ISHARE ピンに接続してください。マルチフェーズ動作でノイズが問題になる のであれば、10pF のコンデンサを ISET ラインに追加してください。 ピンの説明 3 FN8271.4 2013 年 3 月 7 日 ISL8200AM ピンの説明 ( 続き ) ピン 番号 ピン名称 ピンの説明 6 ISHARE アナログ電流出力。カスケード接続式のシステム・レベル過電流シャットダウン・ピンです。このピンは、カレン トシェアのために複数のモジュールを使用する構成とした場合に、共通のカレントシェア・バスとともに使用され ます。カレントシェア・バスでは、負荷に対する各モジュールの平均電流の和を求めることにより、負荷での過電 流状態を防止します。このピンは、15µA 電流とモジュールの平均出力電流の供給元となります。カレントシェ ア・バス電圧 (VISHARE) は、外付け抵抗 (RISHARE) の両端間で生じる電圧です。VISHARE は、相互接続されたす べてのアクティブ・チャネルの平均電流に相当します。 ISHARE バス電圧は、各モジュールの RISET 抵抗によって設定されたモジュールの内部リファレンス電圧と比較さ れます。その結果、カスケード接続された各コントローラで個別のカレントシェア誤差信号が生成されます。カレ ントシェア・バスのインピーダンス RISHARE は、RISET/NCTRL (RISET をアクティブなカレントシェア・コント ローラの数で除算 ) として設定する必要があります。このピンからの出力電流は、外付け抵抗の両端間で電圧を生 成します。この電圧 VISHARE は、平均過電流保護を目的に 1.2V の内部スレッショルドと比較されます。フルス ケール電流の場合、RISHARE には 10kΩ 程度の抵抗を使用してください。RSHARE と RSET には通常、10kΩ 抵抗 が使用されます。出力電流範囲は 15µA ～ 126µA (typ) です。 7 FSYNC_IN アナログ入力制御ピン。このピンとグラウンドの間にオプションの外付け抵抗 (RFS-ext) を接続すると、発振回路 のスイッチング周波数が増加します。内蔵の 59kΩ 抵抗のみを使用した場合は、デフォルト周波数の 700kHz にな ります。矩形波に接続されると、内蔵発振回路は外部周波数ソースにロックします。外部ソースは通常、別の ISL8200AM からの CLKOUT 信号、または外部クロックです。内蔵発振回路は、入力信号の正の立ち上がりエッジ と同期します。外部ソースの入力電圧範囲は、矩形波で 0V ～ 5V です。外部クロックと同期させない場合は、 FSYNC_IN と PGND1 の間に 100pF のコンデンサを接続することを推奨します。 8 CLKOUT デジタル電圧出力。このピンは、別の ISL8200AM と同期するためのクロック信号を供給します。システム内に複 数の ISL8200AM が存在する場合は、PH_CNTRL を介して 2 つの個別レギュレータの位相ディレイを別々に設定 できます。 9 PH_CNTRL アナログ入力。このピンの電圧レベルを利用して、CLKOUT クロック信号の位相シフトが別のモジュールと同期 するように設定できます。 10 ISHARE_BUS 最初の PWM パルスが生成されるまでオープンなピン。プリバイアスが完了し、ソフトスタートが開始されたら、 このピンは内蔵 FET を利用して、モジュールの ISHARE をシステムの ISHARE バスに接続します。 11 FF アナログ電圧入力。このピンの電圧をコントローラに供給することでのこぎり波振幅を調整し、フィードフォワー ド機能を提供します。入力電圧範囲は 0.8V ～ VCC です。FF は通常、EN に接続されます。 12 EN このピンには 2 つの機能があります。アナログ入力電圧：このピンへの入力電圧が高精度の 0.8V リファレンスと 比較されて、デジタル・ソフトスタートがイネーブルになります。代表値 5mA の電流を維持するプルアップ抵抗 により、入力電圧範囲は 0V ～ VCC または VIN となります。 アナログ電圧出力：このピンは、入力バスのアンダーボルテージ・ロックアウトに対する電圧モニタとして使用で きます。このピンを介した抵抗分圧回路ネットワークの利用により、ロックアウトのヒステリシス・レベルの設定 が可能です。また、このピンはオープン・ドレインなので、フォルト状態 ( 過電圧、過電流、過熱など ) の発生時 には、OR 接続を Low にして、カスケード接続された別のモジュールに情報を伝えることができます。出力電圧範 囲は 0V ～ VCC です。 13 VIN アナログ電圧入力。内蔵リニアレギュレータを使用する場合は、このピンを入力レールに直接接続してください。 このピンは内蔵リニア駆動回路に電力を供給します。外部 5V 電源を使用する場合は、PVCC に直接接続してくだ さい。入力レールの喪失時に、VCC におけるデカップリング・コンデンサの残留電荷によって生じた逆バイアス から内蔵リニアデバイスを保護します。入力電圧範囲は 4.5V ～ 20V です。 14 PVCC アナログ出力。このピンは、内蔵直列リニアレギュレータの出力です。ローサイド・ドライバとハイサイド・ドラ イバのいずれに対してもバイアスを提供します。動作電圧範囲は 4.5V ～ 5.6V です。PVCC ピンのセラミック・デ カップリング・コンデンサは 10µF です。 16 PHASE 17 PVIN アナログ入力。PGND ピンを FET のグラウンドとした状態で、この入力電圧がパワー FET に印加されます。モ ジュールのできるだけ近くで、PVIN ピンと PGND ピンの間に 22µF の入力デカップリング・コンデンサを直接接 続することを推奨します。入力電圧範囲は 3V ～ 20V です。 18 PGND すべての電圧レベルは、このパッドを基準としています。これはローサイド MOSFET のグラウンドです。PGND と PGND1 はグラウンド層で相互接続してください。 19 VOUT モジュールからの出力電圧。出力電圧範囲は 0.6V ～ 6V です。 20 OCSET 21 VCC アナログ出力。このピンは、レギュレータのフェーズ・ノードです。出力電圧範囲は 0V ～ 30V です。 アナログ入力。このピンと PHASE ピンを使用して、モジュールの電流リミットを設定します。入力電圧範囲は 0V ～ 30V です。 アナログ入力。このピンは、バイアス電力をアナログ回路に供給します。動作範囲は 4.5V ～ 5.6V です。3.3V ア プリケーションでは、VCC 立ち上がりスレッショルド・リミットによる最低入力電圧でも動作可能とするために、 VCC、PVCC、VIN を短絡する必要があります。このピンには、内蔵リニアレギュレータと外部電圧源のいずれか らでも電力を供給できます。 4 FN8271.4 2013 年 3 月 7 日 ISL8200AM ピンの説明 ( 続き ) ピン 番号 ピン名称 ピンの説明 22 PGOOD アナログ出力。内蔵の 10kΩ 抵抗を介して VCC に接続されたこのピンは、出力が公称出力レギュレーション・ポ イントから 9％以内になり (4% のヒステリシスがあるので 13％ / 9％)、ソフトスタートが完了すると、パワーグッ ド信号を発信します。外付けプルアップは必要ありません。PGOOD は内蔵差動アンプの出力 (VMON1) をモニタ します。出力電圧範囲は 0V ～ VCC です。 23 NC 内部接続されていません。 PD1 PHASE PHASE ピン ( ピン #16) として使うほか、ビア経由で放熱層に接続し熱放散にも利用します。このパッドは、パッ サーマルパッド ドと同じ形状を持つ PCB 上の銅パターンに接続してください。これは PHASE ピン 16 と電気的に接続されていま す。 PD2 PVIN PVIN ピン ( ピン #17) として使うほか、ビア経由で放熱層に接続し熱放散にも利用します。このパッドは、パッド サーマルパッド と同じ形状を持つ PCB 上の銅パターンに接続してください。これは PVIN ピン 17 と電気的に接続されています。 PD3 PGND PGND ピン ( ピン #18) として使うほか、ビア経由で放熱層に接続し熱放散にも利用します。このパッドは、パッ サーマルパッド ドと同じ形状を持つ PCB 上の銅パターンに接続してください。これは PGND ピン 18 と電気的に接続されていま す。 PD4 VOUT VOUT ピン ( ピン #19) として使うほか、ビア経由で放熱層に接続し熱放散にも利用します。このパッドは、パッ サーマルパッド ドと同じ形状を持つ PCB 上の銅パターンに接続してください。これは VOUT ピン 19 と電気的に接続されていま す。 アプリケーション回路例 FF 2.2k ISL8200AM FSYNC_IN PGOOD CLKOUT VCC PVCC VCC RSET で VOUT を変更できます。 表 1 を参照してください。 10µF PGND PHASE OCSET ISET PGND1 C209 RISHARE1 5k ISHARE ISFETDRV R1 と R2 は 0.8V ≤ VEN ≤ 5.0V になるように設定してください。 PGOOD PH_CNTRL ISHARE_BUS EN は電源に直接接続しないでください。 GROUND VSEN_REM- EN ISFETDRV1 VOUT 330µF RSET VOUT_SET C9 22µF VOUT VOUT VIN 1nF R2 2.05k GROUND PVIN C211 R1 8.25k C203 270µF C3 PVIN 図 3. 10A/1.2V 出力のシングルフェーズ回路 5 FN8271.4 2013 年 3 月 7 日 アプリケーション回路例 ( 続き ) 22µF C203 R1 PVIN 26.7k 270µF C3 PVIN VOUT RSET1 VIN 1nF C211 R2 2.61k 100µF (x6) 10k GROUND VSEN_REM- EN ISL8200AM FSYNC_IN 6 CLKOUT PGOOD PGOOD 2.2nF PH_CNTRL ISHARE_BUS VCC VCC1 PVCC PGND1 PGND PHASE ISET OCSET ISFETDRV ISHARE ISFETDRV1 C9 VOUT_SET FF GROUND VOUT VOUT 22µF C303 10µF C209 10k RISET1 PVIN VOUT VIN VOUT RSET2 VOUT_SET 1nF C311 FF 10k VSEN_REM- EN ISL8200AM FSYNC_IN CLKOUT PGOOD PH_CNTRL ISHARE_BUS VCC PVCC PGND1 PGND PHASE ISET OCSET ISFETDRV ISHARE ISFETDRV2 PGOOD 10µF C309 10k RISET2 ISHARE FN8271.4 2013 年 3 月 7 日 図 4. 20A/3.3V 出力の 2 フェーズ回路 VCC2 2.2nF ISL8200AM RISHARE1 5k ISHARE ISL8200AM 絶対最大定格 温度情報 入力電圧、PVIN、VIN . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V ～ +27V ドライバ・バイアス電圧、PVCC . . . . . . . . . . . . . . . . . -0.3V ～ +6.0V 信号バイアス電圧、VCC . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V ～ +6.5V BOOT/UGATE 電圧、VBOOT . . . . . . . . . . . . . . . . . . . . . . -0.3V ～ +36V PHASE 電圧、VPHASE. . . . . . . . . . . . . . VBOOT - 7V ～ VBOOT + 0.3V BOOT と PHASE 間電圧、 VBOOT - VPHASE . . . . . . . . . . . . . . . . . . . . . . . . .-0.3V ～ VCC + 0.3V 入出力 (I/O) 電圧 . . . . . . . . . . . . . . . . . . . . . . . . . . .-0.3V ～ VCC + 0.3V ESD 定格 人体モデル (JESD22-A114E に従ってテスト済み ) . . . . . . . . . . .2kV 機械モデル (JESD22-A115-A に従ってテスト済み ) . . . . . . . . .200V デバイス帯電モデル (JESD22-C101C に従ってテスト済み ) . . .1kV ラッチアップ定格 (JESD-78B; Class 2, Level A に従ってテスト済み ) . . . . . . . . . . 100mA 熱抵抗 ( 代表値 ) θJA ( ℃ /W) θJC ( ℃ /W) QFN パッケージ (Note 4、5) . . . . . . . . . . . 13 2.0 最大保存温度範囲. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .-55 ℃～ +150 ℃ 推奨動作条件 入力電圧 PVIN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3V ～ 20V VIN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4.5V ～ 20V ドライバ・バイアス電圧、PVCC . . . . . . . . . . . . . . . . . . . 4.5V ～ 5.6V 信号バイアス電圧、VCC . . . . . . . . . . . . . . . . . . . . . . . . . . . 4.5V ～ 5.6V BOOT と PHASE 間電圧、 VBOOT - VPHASE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . <6V 産業用周囲温度範囲 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .-40 ℃～ +85 ℃ ジャンクション温度範囲. . . . . . . . . . . . . . . . . . . . . . . .-40 ℃～ +125 ℃ 注意：過度に長い時間にわたって最大定格点または最大定格付近で動作させないでください。そのような動作条件を課すと製品の信頼性に 影響が及ぶ恐れがあるとともに、保証の対象とはならない可能性があります。 NOTE： 4. θJA はデバイスを放熱効率の高い試験基板 ( サーマルビアなしの 4 層タイプ。テクニカル・ブリーフ「Thermal Characterization of Packaged Semiconductor Devices (TB379)」を参照 ) に実装し、自由大気中で測定した値です。最上層と最下層が固体層である点を除き、 JEDEC 規格に従って測定されています。 5. θJC の測定における「ケース温度」位置は、パッケージ下面のエキスポーズド金属パッドの中心です。 電気的特性 太字のリミット値は動作温度範囲 -40 ℃から +85 ℃に対して適用されます。 7 FN8271.4 2013 年 3 月 7 日 ISL8200AM 電気的特性 太字のリミット値は動作温度範囲 -40 ℃から +85 ℃に対して適用されます。( 続き ) 8 FN8271.4 2013 年 3 月 7 日 ISL8200AM 電気的特性 太字のリミット値は動作温度範囲 -40 ℃から +85 ℃に対して適用されます。( 続き ) NOTE： 6. TYP パラメータは特記のない限り、製造時試験は行っていません。 7. 内蔵 IC については、特記のない限りモジュールの組み立て前に MIN パラメータと MAX パラメータの全数試験を行っています。温度 リミットは特性評価によって得ており、製造時試験は行っていません。 9 FN8271.4 2013 年 3 月 7 日 ISL8200AM RSET 2.2k VOUT_SET 1nF VSEN_REMISL8200AM FSYNC_IN 47µF (x8) GROUND 10nF PGOOD CLKOUT PH_CNTRL ISHARE_BUS PGND1 C209 PGND PHASE OCSET ISET ISHARE 5k RISHARE1 VCC RSET = 2.2k の場合は VOUT = 1.2V。 RSET と VOUT の関係については表 1 を 参照してください。 PVCC VCC ISFETDRV 10µF ISFETDRV1 C9 C205 FF EN VOUT VOUT VOUT VIN C211 4.12k R2 GROUND PVIN 22µF C203 R1 16.5k C3 270µF PVIN 図 5. すべての性能 / ディレーティング・グラフに使用したテスト回路 性能特性 TA = +25 ℃、PVIN = VIN、CIN = 220µF×1、10µF/ セラミック ×2、COUT = 47µF/ セラミック ×8 100 100 95 95 90 90 EFFICIENCY (%) EFFICIENCY (%) 効率性 85 80 3.3V 75 2.5V 1.5V 70 1.2V 65 60 0 2 4 6 0.8V 8 85 80 75 70 65 10 60 0 3.3V 1.5V 1.2V 5.0V 2 0.8V 4 6 LOAD CURRENT (A) LOAD CURRENT (A) 図 6. 効率 vs 負荷電流 (5VIN) 2.5V 8 10 図 7. 効率 vs 負荷電流 (12VIN) VOUT 100 3.3V EFFICIENCY (%) 95 2.5V 5.0V 90 VIN = 12V VOUT = 1.2V IOUT = 0A TO 5A 85 80 75 70 1.5V 65 60 0 2 4 6 1.2V 8 10 LOAD CURRENT (A) 図 8. 効率 vs 負荷電流 (20VIN) 10 図 9. 1.2V の過渡応答 FN8271.4 2013 年 3 月 7 日 ISL8200AM 性能特性 ( 続き ) 過渡応答性能 TA = +25 ℃、PVIN = VIN = 12V、CIN = 220µF×1、10µF/ セラミック ×2、COUT = 47µF/ セラミック ×8、 IOUT = 0A ～ 5A、電流スルーレート = 2.5A/µs VOUT VOUT VIN = 12V VOUT = 1.8V IOUT = 0A TO 5A VIN = 12V VOUT = 1.5V IOUT = 0A TO 5A 図 10. 1.5V の過渡応答 図 11. 1.8V の過渡応答 VOUT VOUT VIN = 12V VOUT = 2.5V IOUT = 0A TO 5A VIN = 12V VOUT = 1.8V IOUT = 0A TO 5A 図 12. 2.5V の過渡応答 図 13. 3.3V の過渡応答 PHASE1-M PHASE2-M PHASE3-M PHASE4-S 図 14. 4 つのモジュール・クロックの同期 (VIN = 12V) 11 FN8271.4 2013 年 3 月 7 日 ISL8200AM 性能特性 ( 続き ) 出力リップル特性 TA = +25 ℃、PVIN = VIN = 12V、CIN = 220µF×1、10µF/ セラミック ×2、COUT = 100µF/ セラミック ×6、 IOUT = 無負荷、5、10A VIN = 0V TO 18V VOUT = 1.2V IOUT = NO LOAD VOUT EN PGOOD VOUT PHASE 図 15. 過電流保護 VOUT NO LOAD VOUT 5A VOUT 10A 図 17. 1.2V 出力リップル VOUT NO LOAD VOUT 5A VOUT 10A 図 19. 2.5V 出力リップル 12 PVIN PHASE 図 16. 50％プリバイアス・スタートアップ VOUT NO LOAD VOUT 5A VOUT 10A 図 18. 1.5V 出力リップル VOUT NO LOAD VOUT 5A VOUT 10A 図 20. 3.3V 出力リップル FN8271.4 2013 年 3 月 7 日 ISL8200AM アプリケーション情報 般的なセットアップで、最大 20V の VIN 範囲に対応できま す。PVCC が VIN に接続されていないので、制御回路には内 蔵 LDO から電力を供給します。 ISL8200AM POWER MODULE VOUT_SET EN VSEN_REM- FF 表 1. VOUT - RSET RSET ISHARE PVCC VEN COUT PVIN R2 Note：ISL8200AM では、下側の分圧抵抗 (ROS) として 2.2kΩ の抵抗がモジュール内に内蔵されています。表 1 に、シング ルフェーズ動作における出力電圧別の抵抗値を示します。 VOUT VOUT VIN CIN2 R1 （式 1） PVIN = 3.3V VIN = 5.0V PGND R SET V OUT = 0.6 1 + -------------- R OS 図 24 に示す回路では、すべてのフェーズでレギュレーショ ンの開始準備が整うまで電流をISHAREラインに注入するこ とによって、適切なスタートアップを実現します。 ISET ISL8200AM は、0.6V ±0.7％の内部リファレンス電圧を備え ています。出力電圧をプログラムするには、分圧抵抗 (RSET) を VOUT_SET ピンと VOUT レギュレーション・ポイントの 間に接続する必要があります。出力電圧は式 1 で求められま す。 CIN1 出力電圧のプログラム (RSET) PGND1 PVCC = 5.0V 10µF 5k 図 21. 3.3V での動作 CIN R1 PVIN VEN R2 ISL8200AM POWER MODULE PVCC PGND ISHARE PGND1 PVCC = VIN 10µF 5k 式 2 と 3 に、必要な VOUT に対する最小 PVIN を求める式を 示します。温度変動を考慮して、結果に 0.5V を追加するこ とを推奨します。 図 22. 5.0V での動作 （式 2） VIN は制御回路に電力を供給する内蔵 LDO への入力であり、 PVCC はその LDO の出力です。PVIN は、パワー段への電源 入力です。図 21 に示す例では、パワー段が 3.3V で動作し、 制御回路が 5.0V で動作します。LDO が機能しないように、 PVCC ピンも 5.0V にしてあります。図 22 に示すセットアッ プでは、制御回路とパワー段がいずれも 5.0V レールに接続 されています。このセットアップの場合、PVCC ピンの電圧 リミットである 5.5V を超えてはなりません。図 23 はより一 RSET VOUT_SET EN ISHARE PVCC VSEN_REM- FF PGND 3.3V 入力電圧動作の場合は、十分なゲート駆動電圧を得ら れるように、VIN 電圧を 5V にすることを推奨します。これ は、VIN で 5V 以上の電圧を使用するか、5V 電源を VIN と PVCC に直接接続することによって可能です。 R2 VEN （式 3） 13 ISL8200AM POWER MODULE CIN スイッチング周波数が 700kHz の場合は 1,428ns PV IN_MIN = 1.43 V OUT PVIN R1 tSW = スイッチング期間 = 1/FSW VOUT VOUT VIN ISET VIN = 5V-20V COUT V OUT t SW PV IN_MIN = -----------------------------------------t SW – t MIN_OFF VSEN_REM- FF モジュールでは出力電圧に対する最小入力電圧が定められ ており、FSW = 700kHz のスイッチング周波数で動作する場 合は、出力電圧の 1.43 倍以上の入力電圧が必要です。これ は最小 PWM オフ時間 (tMIN-OFF) に起因しています。 RSET VOUT_SET EN ISET VOUTSET（内部 VSEN1+) の実効インピーダンスを 1kΩ また はそれより低くすることで、出力電圧の精度を高められま す。Note：VSEN1+ と VSEN1- の間のインピーダンスは約 500kΩ です。 VOUT VOUT VIN COUT VIN = 5.0V DO NOT CROSS 5.5V PGND1 10µF 5k 図 23. 5V ～ 20V での動作 FN8271.4 2013 年 3 月 7 日 ISL8200AM 入力コンデンサの選択 VCC (PHASE 1) 入力フィルタ・コンデンサは、DC 入力ラインにおいて電源 が許容可能なリップル量に基づいて選択します。コンデンサ が大容量になるほど、リップルは減りますが、パワーアップ 時のサージ電流の増加について考慮しなければなりません。 ISL8200AM は、サージ電流を制御・抑制するソフトスター ト機能を備えています。入力コンデンサの容量は式 4 で求め られます。 D 1 – D C IN MIN = I O ------------------------------------------F V P-P MAX S RINC RPH1 ISFETDRV (PHASE 1) QSHR DPH2 （式 4） ISFETDRV (PHASE 2) CG DPH2 ここで、 ISHARE CIN(MIN) は最小限必要な入力コンデンサ容量 (µF) です。 ISFETDRV (PHASE 3) ADD ADDITIONAL DIODES PER PHASE IO は出力電流 (A) です。 図 24. スタートアップ回路 D はデューティサイクル (VO/VIN) です。 VP-P(MAX) は最大ピークツーピーク電圧 (V) です。 動作の説明 FS はスイッチング周波数 (Hz) です。 起動 バルク・コンデンサに加えて低 ESL ( 等価直列インダクタン ス ) のセラミック・コンデンサも接続して、ハイサイド MOSFET のドレイン端子とローサイド MOSFET のソース端 子をデカップリングすることを推奨します。このコンデンサ は、寄生回路素子に流れるスイッチング電流によって生じる 電圧リンギングを低減します。 ISL8200AM では、VCC と PVCC に単一電源からバイアスを 提供する必要があります。パワーオン・リセット (POR) 回路 は、バイアス電圧 (PVCC および VCC) と EN ピンの電圧を継 続的にモニタしています。EN ピンの電圧が 0.8V を超過、す べての入力電源がそれぞれの POR スレッショルドを超過、 PLLロック時間が終了という条件が満たされると、 384クロッ ク・サイクル後に POR 機能がソフトスタート動作を開始しま す。イネーブル・ピンには外付け抵抗分圧回路を通じて 30µA の内部シンク電流が流れており、このピンを電圧モニタとし て使用することや、必要なヒステリシスの設定に利用するこ とができます。システムがイネーブルになると、シンク電流 は遮断されます。この機能は主に、アンダーボルテージ保護 の強化のために高い入力レールPORを必要とするアプリケー ション向けに設計されたものです。たとえば 12V アプリケー ションでは、RUP = 53.6k および RDOWN = 5.23k に設定する と、1.6V のヒステリシス (VEN_HYS) でターンオン・スレッ ショルド (VEN_RTH) が 10.6V、ターンオフ・スレッショルド (VEN_FTH) が 9V になります。それぞれの値については、 15 ページの図 29 で説明しています。 出力コンデンサ ISL8200AM は、出力電圧リップルを抑制するように設計さ れています。出力電圧リップルと過渡応答の要件は、ESR ( 等価直列抵抗 ) が十分に低いバルク出力コンデンサ (COUT) を使用することで満たせます。推奨 ESR は 10mΩ 未満です。 合計 ESR が 4mΩ 未満の場合は、2.2nF ～ 10nF のコンデンサ (CFF) を推奨します。CFF は、VOUT ピンと VOUT_SET ピン の間で RSET と並列に接続してください。COUT には、低 ESR タンタル・コンデンサ、低 ESR ポリマー・コンデンサ、 またはセラミック・コンデンサを使用できます。一般的なコ ンデンサ容量は 330µF で、デカップリングされたセラミック 出力コンデンサをフェーズごとに使用します。どのようなセ ラミック・コンデンサ・アプリケーションでも、フェーズご との合計容量を推奨の 300µF にして、ループ補償を内部的に 最適化すれば、十分に余裕のある安定性を得られます。出力 リップルや動的過渡スパイクをさらに低減するには、追加の 出力フィルタリングが必要になることがあります。 複数フェーズの使用 シャットダウン時やフォルト状態発生時には、ソフトスター トが迅速にリセットされ、入力が POR 未満に低下すると UGATE および LGATE がすぐに状態を変更します (<100ns)。 HIGH = ABOVE POR; LOW = BELOW POR VCC POR ISL8200AM にほかの ISL8200AM モジュールを容易に並列接 続することが可能です。カレントシェアによってフェーズご とに 10A の出力を容易に追加できます。2 フェーズの場合は、 図 4 に示す回路図に従ってください。この概要図に示すよう に、モジュール間で VIN、VOUT、GND を共有し、ISHARE ピンを相互接続します。それぞれのフェーズでは、ISHARE ピンとグラウンドの間に 10kΩ 抵抗を接続してください。3 フェーズ以上の場合は、適切なスタートアップが可能なよう に、次の回路 ( 図 24 を参照 ) を追加することを推奨します。 図 24 に示す回路では、すべてのフェーズでレギュレーショ ンの開始準備が整うまで電流を ISHARE ラインに注入するこ とによって、適切なスタートアップを実現します。追加され たフェーズでは、RINCと CG を使った RC 時定数の調整によ り、PFET (QSHR) のターンオン時間を増加しなければならな いことがあります。3 ～ 4 フェーズの場合、それぞれの値は RINC = 243k、RPH1 = 15k、QSHR = 小信号 PFET、CG = 22nF となります。 14 PVCC POR EN POR AND 384 CYCLES SOFT-START OF MODULE PLL LOCKING 図 25. ソフトスタート開始ロジック ソフトスタート ISL8200AM は、プリチャージ式のデジタル・ソフトスター ト回路を内蔵しています。この回路では、立ち上がり時間が スイッチング周波数に反比例し、フェーズ・クロックのパル スごとにインクリメントするデジタル・カウンタによって決 まります。0V から 0.6V までの合計ソフトスタート時間は、 式 5 で概算できます。 2560 t SS = ------------f SW （式 5） FN8271.4 2013 年 3 月 7 日 ISL8200AM ISL8200AM はプリチャージ出力のもとで動作できます。最初 の PWM パルスが検出されるまで、PWM 出力はドライバに入 力されません。最初のクロック・サイクルではローサイド MOSFET が Low に保たれ、ブートストラップ・コンデンサが 充電されます。プリチャージ出力電圧が最終目標レベルより 高く 113％のセットポイントより低い場合は、出力電圧が目標 電圧まで下がり最初の PWM パルスが生成されるまで、 スイッ チングは始まりません。最大許容プリチャージ・レベルは 113 ％です。プリチャージ・レベルが 113％より高く 120％より低 い場合は、 出力が 113％(LGATE がターンオン ) と 87％(LGATE がターンオフ ) の間でヒカップ状態になり、EN が Low になり ます。プリチャージ負荷電圧が目標出力電圧の 120％より高い 場合は、コントローラがラッチオフし、パワーアップできま せん。 OV = 113% FIRST PWM PULSE VOUT TARGET VOLTAGE 図 28. VOUT が OV より低く最終目標電圧より高い場合の ソフトスタート 電圧フィードフォワード FF ピンに印加された電圧は、チャネルののこぎり波振幅の 調整用に使用されます。モジュールがイネーブルになると、 のこぎり波振幅は対応するFF電圧の1.25倍に設定されます。 この設定により、一定のゲインが維持されます (GM = VIN • DMAX/VRAMP)。また、広い入力電圧範囲にわ たって最適なループ応答を得られるように入力電圧が維持 されます。のこぎり波のランプ・オフセット電圧は 1V (0.8V*1.25 に相当 ) であり、のこぎり波のピークは VCC - 1.4V に制限されます。VCC = 5.4V の場合、ランプの最大ピーク ツーピーク振幅は VCC - 2.4V (3V に相当 ) になるので、フィー ドフォワード電圧の有効範囲は通常、1V ～ 3V のランプ振幅 範囲の 3 倍になります。 SS SETTLING AT VREF + 100mV FIRST PWM PULSE VOUT TARGET VOLTAGE 0.0V 2560 t ss ------------f SW -100mV 384 t ss_DLY ----------f SW システムが立ち上がり POR に達してからソフトスタートが 始まるまで、384 サイクルのディレイがあります。ソフトス タート前に入力バスが定常状態に到達し、内部ランプ回路が 安定できるように、FF ピンでの RC 時間は十分に短くする必 要があります。RC 時間が長いと、出力のスタートアップ中 やフォルトからの回復時に、内部ランプの振幅が入力バス電 圧と同期できないことがあります。一般的なアプリケーショ ンでは、スタートポイントとして 1nF のコンデンサを選択す ることを推奨します。レギュレーションの信頼性を高めるに は、ソフトスタート前および PWM スイッチング中に FF ピ ンの電圧を 0.8V より高くする必要があります。一般的なア プリケーションの場合、FF ピンを EN ピンに接続します。 図 26. VOUT = 0V の場合のソフトスタート SS SETTLING AT VREF + 100mV FIRST PWM PULSE VOUT TARGET VOLTAGE INIT.VOUT -100mV 図 27. VOUT < 目標電圧の場合のソフトスタート R UP V EN_REF R DOWN = --------------------------------------------------------------V EN_FTH – V EN_REF V EN_HYS R UP = ----------------------------------NxI EN_HYS VCC GRAMP = 1.25 N は、相互接続された EN ピンの数です。 V EN_FTH = V EN_RTH V VCC - 1.4V EN_HYS 0.8V V RAMP = max(V CC_FF G RAMP , VCC - 1.4V - V RAMP_OFFSET V CC_FF = max(0.8V, V FF VCC_FF UPPER LIMIT LIMITER SAWTOOTH AMPLITUDE (VRAMP) VIN VRAMP_OFFSET = 1.0V FF LOWER LIMIT (RAMP OFFSET) 0.8V RUP SYSTEM DELAY RDOWN EN EN_POR IEN_HYS = 30µA OV, OT, OC, AND PLL LOCKING FAULTS 図 29. イネーブル / 電圧フィードフォワード回路図 15 FN8271.4 2013 年 3 月 7 日 ISL8200AM パワーグッド 過電圧保護 (OVP) パワーグッド・コンパレータによって内部 VMON1 ピンの電 圧がモニタされます。図 30 にトリップ・ポイントを示しま す。ソフトスタート・サイクルが完了するまで、PGOOD は アサートされません。EN 信号によってディスエーブルにさ れるか、内部 VMON1 ピンの電圧がスレッショルド・ウィン ドウの範囲外になると、PGOOD が Low になります。ソフト スタート・サイクルが完了するまで、PGOOD はアサートさ れません。フォルトが 3 クロック・サイクル連続するまで、 PGOOD は Low になりません。 過電圧 ( オーバーボルテージ、OV) 保護回路は内部 VMON1 ピンの電圧を監視しています。 ソフトスタートが終了するまで、UV 通知はイネーブルにな りません。UV 発生時に、OV/OC/OT/PLL フォルト以外の理 由 (EN が Low にならないケースなど ) で出力が目標レベル の- 13％を下回ると、PGOOD が Low になります。 カレントシェア IAVG_CS はモジュールの電流です。ISHARE ピンと ISET ピ ンは、15µA のオフセットを付けて IAVG_CS の複製を供給し ます ( すなわち、フルスケールでは 126µA になります )。 外付け抵抗 (RISHARE = RISET/NCTRL) によって設定された カレントシェア・バス電圧 (VISHARE) は、すべてのアクティ ブ・モジュールの平均電流に相当します。RISET によって設 定された電圧 (VISET) は、対応するモジュールの平均電流に 相当し、カレントシェア・バス (VISHARE) と比較されます。 次に、カレントシェア誤差信号 (ICSH_ER) が電流補正ブロッ クに送信され、それに応じて各モジュールの PWM パルスが 調整されます。カレントシェア機能は、IC 間で 10％以上の 総合精度を実現します (3 フェーズまでの場合 )。カレント シェア・バスは、最大で 6 フェーズに対応できます。図 4 に は、ISL8200AM のカレントシェア構成の詳細が示されてい ます。 CHANNEL 1 UV/OV AND PGOOD END OF SS1 +20% +13% VMON1 +9% VREF -9% -13% PGOOD LATCH OFF AFTER 120% OV PGOOD 図 30. パワーグッド・スレッショルド・ウィンドウ システム内のモジュールが 1 つのみの場合は、ISET ピンと ISHARE ピンを相互に短絡させ、単一の抵抗を介してグラウ ンドに接続することにより、シェア誤差を 0 にできます。抵 抗値を 5k (ISET と ISHARE で 10k を並列 ) にすると、OCP レ ベルまでの動作が可能です。 16 OV 保護機能はソフトスタートの開始時点で有効になりま す。OV 状態 (>120％) が検出されるとモジュールはラッチオ フします ( ハイサイド MOSFET は恒久的にラッチオフする 一方で、ローサイド MOSFET は OV トリップ時点で速やか にターンオンし、続いて出力電圧が 87％を下回ったのちに 恒久的にターンオフします )。また OV 状態が発生すると EN 出力と PGOOD 出力は Low にラッチされます。以上のラッ チ状態は VCC を再投入することでリセットされます。 これとは別に非ラッチ型の OV 保護機能もあります ( 目標電 圧の 113％)。EN が Low で出力電圧が 113％超となった OV の状態のとき、出力が 87％を下回るまで、ローサイド MOSFET はオンになります。マルチモジュール・システム内 のある 1 つのモジュールで OV が検出されたときに、電源回 路全体を保護するための機能です。ローサイド MOSFET は、 EN = Low で、かつ、出力電圧が 113％超のときオンになり ( すべての EN は互いに接続 )、出力電圧が 87％を下回った ときにオフになります。したがって、モジュール数が多いア プリケーション ( マルチモジュール動作モード ) の場合、カ スケード接続されているすべてのモジュールは EN ピンを介 して同時にラッチオフすることがあります ( マルチモジュー ル動作モードでは EN ピンを互いに接続します )。各モジュー ルは負荷側からのシンク電流を等しく分担し、ストレスを緩 和するとともにモジュール間でのバウンスを抑えます。 過熱保護 (OTP) IC のジャンクション温度が +150 ℃ ( 代表値 ) を上回ると、 EN ピンが Low になり、カスケード接続されたほかのチャネ ルにそれぞれの EN ピン経由で通知します。接続されている EN はすべて Low になります。IC のジャンクション温度が +25 ℃のヒステリシス ( 代表値 ) で +125 ℃ ( 代表値 ) 未満に 低下すると、EN が解放されます。 過電流保護 (OCP) OCP 機能はスタートアップ時にイネーブルになります。 OCSET ピンと PHASE ピンの間の抵抗を利用し、ターンオン 時に Q2 MOSFET rDS(ON) の両端間電圧をサンプリングするこ とによって、負荷電流サンプル ICS1 が検出されます。IC1 が チャネル過電流リミット「111µA OCP」コンパレータと比較 され、7 サイクル待機してから、OCP 状態となります。モ ジュールの出力電流 (ICS1) と固定の内部 15µA オフセットに よって、外付け抵抗 RISHARE の両端間電圧 (VISHARE) が形成 されます。OCP 状態検出のための第 2 の手段として、VISHARE が 1.2V の高精度内部スレッショルドと比較されます。 マルチモジュール動作は、複数のモジュールの ISHARE ピン を相互に接続することで実行できます。マルチモジュール動 作では、ISHARE ピンの電圧がすべてのアクティブ・チャネ ルの平均電流と相関しています。マルチモジュール動作にお ける各モジュールの出力電流が 1.2V の高精度スレッショル ドと比較され、過電流状態であるかどうかが判断されます。 また、各モジュールには、7 サイクル・ディレイのある 111µA の過電流トリップ・ポイントが設定されています。111µA OCP コンパレータと同じレベルでトリップするように RISHARE を調整する必要はありません。通常は、ISHARE ピ ンの平均電流保護レベルをフェーズの電流保護レベルより も高くしてください。 FN8271.4 2013 年 3 月 7 日 ISL8200AM 2.2kΩ の内蔵 RISEN-IN を使用すると、OCP レベルはデフォ ルト値に設定されます。OCP レベルを下げるには、外付けの RISEN-EX を OCSET ピンと PHASE ピンの間に接続してくだ さい。図 31 ～ 33 に、外付け RISEN-EX の値と ISL8200AM に おける出力電流 IOUT(MAX) の代表的な OCP レベルとの関係 を示します。重要な点として、グラフに示された OCP レベ ルはインダクタ・リップル電流ではなく、平均出力電流であ ることに注意してください。 16 1.8VOUT 14 2.5VOUT OCP (A) 12 10 1.2VOUT 8 6 4 2 0 0 5 10 RSEN (kΩ) 15 20 5.0VOUT OCP (A) 12 1.8VOUT 10 8 6 フォルト状態では EN ピンがプルダウンされるので、EN ピ ンから 5mA 以下の電流をシンクするようにプルアップ抵抗 (RUP) を調整する必要があります。基本的に、EN ピンは VCC に直接接続できません。 2.5VOUT 4 2 0 発振回路 0 10 20 30 40 50 RSEN (kΩ) 図 32. 12VIN 16 1.8VOUT 14 FSYNC_IN ピンには、固定周波数動作と同期周波数動作とい う 2 つの主要機能があります。抵抗 (RFS) を PGND1 と FSYNC_IN ピンの間に接続することによって、スイッチング 周波数を 700kHz ～ 1.5MHz の任意の周波数に設定できます。 ISL8200AM では FSYNC_IN と PGND1 の間に 59kΩ の抵抗が 内蔵され、この抵抗によりデフォルト周波数が 700kHz に設定 されています。スイッチング周波数を増やすには、FSYNC_IN と PGND1 の間に外付けする抵抗 RFS-ext を図 34 の周波数設 定曲線に従って選択してください。 1.2VOUT 10 8 2.5VOUT 6 5.0VOUT 4 2 0 0 発振回路はのこぎり波を供給し、350ns の最小デッドタイム のもとで立ち上がりエッジの変調を可能にします。発振回路 ( のこぎり波 ) の波形には、1.0V の DC オフセットが設けら れています。各チャネルにおけるランプ振幅のピークツー ピークは、対応した FF ピンに印加される電圧に比例するよ うに設定されています。 周波数同期とフェーズ・ロック・ループ 12 OCP (A) 過負荷状態や激しい短絡状態における OCP では、コントロー ラをヒカップモードに移行させることによって、レギュレー タのRMS出力電流をフル負荷状態よりも大幅に削減します。 3 ソフトスタート・サイクルに相当するディレイ期間を設け ることで、問題をクリアできるようにしています。ディレイ 期間が終わると、コントローラがソフトスタート・サイクル を開始します。出力電圧が上昇し、レギュレーション状態に 戻った場合は、PGOOD が High に移行します。ソフトスター ト・サイクル中に OC トリップを超えた場合は、コントロー ラが EN を再び Low にします。PGOOD 信号が Low のまま で、ソフトスタート・サイクルが終了します。ディレイ期間 が終わると、再びソフトスタート・サイクルが開始されま す。OC トリップが再度発生した場合は、フォルトが解消さ れるまで同じサイクルが繰り返されます。 EN ピンが相互に OR 接続されたマルチモジュール・システ ムでは、1 つまたは複数のモジュールでフォルト状態が発生 した際、一度にすべてのモジュールを迅速にターンオフでき ます。フォルト状態になると、EN ピンが Low になって、す べてのモジュールがディスエーブルになるので、電流バウン スは発生しません。そのため、フォルト発生時に単一のチャ ネルに過度のストレスが集中することはありません。 1.2VOUT 14 OCP がトリガされると、コントローラは即座に EN を Low にして、UGATE と LGATE をターンオフにします。 フォルト・ハンドシェイク 図 31. 5VIN 16 20V 入力 /5V 出力のように、高入力電圧かつ高出力電圧のア プリケーションの場合、固定の内部インダクタ値が原因で過 剰なインダクタ・リップルが発生します。そのようなアプリ ケーションでは、出力電流がモジュールの定格電流の約 70％ に制限されます。 20 40 60 80 100 RSEN (kΩ) 図 33. 20VIN 17 FN8271.4 2013 年 3 月 7 日 ISL8200AM • モジュールのできるだけ近くで、(1) PVIN と PGND ( ピン 18) の間には高周波セラミック・コンデンサを接続し、 (2) PVCC と PGND1 ( ピン 15) の間には 10µF コンデンサを 接続することにより、高周波ノイズを最小限に抑えてくだ さい。また、モジュールの近くで VOUT と PGND の間に 高周波セラミック・コンデンサを接続すると、出力リップ ルにおけるノイズを最小限に抑えられます。 SWITCHING FREQUENCY (kHz) 1500 1400 1300 1200 1100 • 電源パス (PVIN、PGND、VOUT) には広い銅エリアを使用 して、導通損失と熱ストレスを最小限に抑えてください。 また、電源層が複数のレイヤーにまたがる場合は、多数の ビアで接続してください。 1000 900 • 帰還抵抗へのトレース接続は短くしてください。 800 700 0 100 200 300 400 RFS-ext (kΩ) 図 34. RFS-ext vs スイッチング周波数 FSYNC_IN ピンを外部矩形パルス波形 ( 通常 50％デューティ サイクルの、別の ISL8200AM からの CLKOUT 信号など ) に 接続すると、ISL8200AM のスイッチング周波数を入力波形 の基本周波数に同期させることができます。FSYNC_IN ピン の電圧範囲は、VCC/2 ～ VCC です。周波数同期機能は、 CLKOUT 信号の立ち上がりエッジとチャネル 1 の PWM ク ロック信号の立ち下がりエッジを同期させます。PLL のロッ クまで CLKOUT は利用できません。 FSW = 700kHzの場合、 ロック時間は通常210µsです。 FSYNC_IN が安定し、PLL がロックするまで、EN はソフトスタート・サ イクル向けに解放されません。マルチフェーズ構成では、す べての EN ピンを相互に接続することを推奨します。 13 クロック・サイクルにわたって同期信号が失われると、IC がディスエーブルになります。PLL がロック状態に戻った時 点で、ソフトスタート・サイクルが開始され、通常動作に復 帰します。FSYNC_IN を Low 状態で維持した場合は、IC が ディスエーブルのままになります。 • 正確な出力電圧を維持するため、リモートセンス・トレー スを出力電圧センス・ポイントに接続してください。各ト レースは並列に配置します。VSEN_REM- から負荷グラウ ンド付近にトレースを配線し、帰還抵抗から厳密な出力電 圧が必要なポイント・オブ・ロードにもトレースを配線し てください。 • VOUT や VSEN_REM- のセンス・ポイントのように敏感な 信号トレースは、PHASE ピンなどノイズが発生しやすい 場所の近くに配線しないでください。 • FSYNC_IN は敏感なピンです。外部同期信号の受信に使用 しない場合は、ピンに接続するトレースを短くしてくださ い。FSYNC_IN ピンと GND1 の間に 100pF のバイパス・コ ンデンサを接続すると、このピンのノイズ感受性をバイパ スできます。 To Load GND To VOUT RFBT CEN CPVCC CLKOUT における相対位相シフトの設定 ISL8200AM は、VCC の抵抗分圧回路出力によって設定され た PH_CNTRL の電圧レベルに応じて動作し、表 2 に示すよ うに CLKOUT が位相シフトします。位相シフトは、VCC が POR を上回るとラッチします。その場ですぐに変更すること はできません。 表 2. PVIN CIN COUT PGND VOUT 図 35. シングルフェーズ・セットアップの推奨レイアウト 複数のモジュールを並列で動作させる場合、推奨レイアウト に関する考慮事項には、シングルフェーズ向けのガイドライ ンのほか以下の点も適用されます。 • VOUT は同じ層の負荷に対し厚い銅エッチングで直接接 続し、損失を最小限に抑えてください。 レイアウト・ガイド 安定動作、低損失、優れた放熱性を実現するには、図 35 お よび 36 に示すように、レイアウトについて考慮する必要が あります。 • PGND1 ( ピン 15) と PGND ( ピン 18) の間のグラウンド接 続は、モジュールの下のベタグラウンド層で行ってくだ さい。 18 • ピン 1 ～ 11 がサーマルパッド (PD1 ～ 4) の反対を向くよ うにモジュールを配置してください。そのようにすれば、 モジュールの下を通さずに信号バス (EN、ISHARE、 CLKOUT ～ FSYNCIN) を配線できます。図 36 に示すよう に、外周に沿って配線してください。 • リモートセンス・トレースは互いに離して配線し、レギュ レーション・ポイントでのみ接続してください。図 36 の 例に示すように、VSEN_REM- および RFBT ( リモート帰 還 ) 向けに 4 つの個別トレースが存在します。 FN8271.4 2013 年 3 月 7 日 ISL8200AM CLKOUT to FSYNC_IN EN ISHARE TO LOAD GND TO VOUT TO LOAD GND TO VOUT RFBT RFBT CEN CEN CPVCC CPVCC CIN COUT CIN COUT 図 36. デュアルフェーズ・セットアップの推奨レイアウト 19 FN8271.4 2013 年 3 月 7 日 ISL8200AM 3.5 12 LOSS (W) 2.5 MAX LOAD CURRENT (A) 3.0 3.3V 2.0 1.5V 1.5 0.8V 1.0 0.5 0.0 0 2 6 4 8 10 8 3.3V 1.5V 6 0.8V 4 2 0 60 10 70 90 100 110 AMBIENT TEMPERATURE (°C) LOAD CURRENT (A) 図 37. 電力損失 vs 負荷電流 (5VIN)、出力電圧別に 0LFM で測定 図 38. ディレーティング曲線 (5VIN)、出力電圧別に 0LFM で測定 5.0 12 MAX LOAD CURRENT (A) 4.5 5.0V 4.0 3.5 LOSS (W) 80 3.3V 3.0 2.5 0.8V 2.0 1.5V 2.5V 1.5 1.0 0.5 0.0 0 2 4 6 8 10 10 8 5.0V 3.3V 6 熱に関する考慮事項 実験に基づく電力損失曲線 ( 図 37 ～ 40) と、熱モデリング解 析で得られた θJA を利用して、モジュールの熱に関する考慮 事項を評価できます。ディレーティング曲線は、温度を最大 ジャンクション温度 (+125 ℃ ) 未満に保ちつつ許容可能な最 大電力から得られたものです。実際のアプリケーションで は、その他の熱源や設計マージンについても考慮する必要が あります。 パッケージの説明 ISL8200AM の構造は、クワッド・フラットパック・ノーリー ド (QFN) パッケージに属します。この種のパッケージは、優 れた放熱効率と導電率、軽量、小型という利点を備えていま す。QFN パッケージは表面実装技術に適用可能であり、業界 で広く普及しつつあります。ISL8200AM には、抵抗、コンデ ンサ、インダクタ、制御 IC など複数の種類のデバイスが搭 載されています。ISL8200AM は、エキスポーズド銅サーマル パッドを備えた銅リードフレーム・ベースのパッケージなの で、導電率と放熱効率に優れています。ポリマー・モールド・ コンパウンドで銅リードフレームとマルチコンポーネント・ アセンブリをオーバーモールド成形することにより、搭載デ バイスを保護しています。 20 1.5V 0.8V 4 2 0 60 70 80 90 100 110 AMBIENT TEMPERATURE (°C) LOAD CURRENT (A) 図 39. 電力損失 vs 負荷電流 (12VIN)、出力電圧別に 0LFM で測定 2.5V 図 40. ディレーティング曲線 (12VIN)、出力電圧別に 0LFM で測定 23 ページの「パッケージ寸法図」セクションの「L23.15x15」 に、パッケージの寸法、PCB レイアウト・パターンの設計 例、メタルマスク・パターンの設計例を示します。モジュー ルは 15mm×15mm×2.2mm と小型です。図 41 は、リフロープ ロファイル・パラメータの例を示しています。以下のガイド ラインは一般的な設計ルールです。パラメータはユーザーの アプリケーションに応じて変更できます。 PCB レイアウト・パターンの設計 ISL8200AM の下側はリードフレーム構造になっており、表 面実装プロセスによって PCB に取り付けます。23 ページの 「パッケージ寸法図」セクションの「L23.15x15」に、PCB レ イアウト・パターンを示します。PCB レイアウト・パターン は基本的に、QFN エキスポーズド・パッドおよび I/O 端子の 寸法と 1：1 です。ただし、PCB ランドを QFN 端子より 0.2mm ( 最大 0.4mm) だけ長くすることで、パッケージ周囲におけ るハンダ・フィレットの形成を容易にしています。そのた め、確実で検査のしやすいハンダ接続が可能です。PCB レイ アウト上のサーマルランドは、パッケージのエキスポーズ ド・ダイ・パッドと 1：1 にする必要があります。 サーマルビア サーマルランドの下に 1.0mm ～ 1.2mm ピッチでサーマルビ アを格子状に配置し、内部の銅パターンに接続する必要があ ります。ビアの直径は 0.3mm ～ 0.33mm で、ビア内部には 1 オンスの銅メッキを施します。ピッチを狭めてビアを追加す ると放熱性が向上しますが、数を増やすほど、ビア 1 つあた りの効果は減少します。サーマルランドのサイズに対し実用 FN8271.4 2013 年 3 月 7 日 ISL8200AM メタルマスク ( ステンシル ) パターンの設計 パッケージ周囲の I/O ランドのリフロー後のハンダ接続のス タンドオフ高さは、50μm から 75μm (2mil から 3mil) の範囲 でなければなりません。最適かつ高信頼なハンダ接続を得る には、クリーム・ハンダ・メタルマスクの設計が第一歩にな ります。メタルマスクのアパーチャ・サイズとランド・サイ ズの比率は基本的に 1：1 にしてください。アパーチャの幅 は、隣接 I/O ランド間のハンダ・ブリッジを防ぐために、わ ずかに狭めてもかまいせん。大きなサーマルパッド上に塗布 されるクリーム・ハンダ量を抑えるために、単一の広いア パーチャを使用する代わりに、複数の小さなアパーチャ配列 を使用してください。メタルマスクの印刷エリアが PCB の ランドパターンの 50％から 80％をカバーするとよいでしょ う。ハンダ・メタルマスク・パターンの設計例を 24 ページ の「パッケージ寸法図」セクションの「L23.15x15」に示し ます。パッドとパッドの間隔は 0.6mm です。メタルマスク・ パターンのパッドの設計ではパターン全体が対称になるよ うに工夫してください。ステンレス製のメタルマスクは、 レーザーカットを行ったのち、電気研磨によって台形断面に 形成する加工方法を推奨します。電気研磨を行うことでア パーチャの端面が滑らかになるため、表面抵抗が減ってク リーム・ハンダ離れが良くなり、ボイドの低減が図れます。 また、台形断面アパーチャ (TSA) はクリーム・ハンダ離れに も効果があり、部品のプレースメントに適した「レンガ状」 のクリーム・ハンダ形状が得られます。この QFN パッケー ジはピンピッチが広い (1.3mm) ため、0.1mm から 0.15mm の 厚みのメタルマスクを使用してください。 21 リフローパラメータ QFN は実装高さが低いため、ANSI/J-STD-005 記載の「No Clean」なタイプ 3 のクリーム・ハンダを推奨します。リフ ロー中には窒素パージも推奨します。システムボードのリフ ロープロファイルは部品を搭載した基板全体の熱質量に依 存するため、QFN 単体でハンダ・プロファイルを規定する ことは現実的ではありません。図 41 はプロファイルのガイ ドラインとして記載しているものであり、実際の製造条件や アプリケーションに応じて変更してください。 300 ピーク温度：+230 ℃～ +245 ℃ +220 ℃を超えるのは通常 60 秒～ 70 秒 ピーク温度から 5 ℃以内は 30 秒未満に制限 250 TEMPERATURE (°C) 的な範囲で多くのビアを、基板の設計ルールの許容範囲内で 使用してください。 200 低速ランプ ( 最大 3 ℃ / 秒 ) +100 ℃～ +180 ℃は 90 秒～ 120 秒間ソーク 150 100 ランプレート：+70 ℃～ +90 ℃は 1.5 ℃以下 50 0 0 100 150 200 250 300 350 DURATION (s) 図 41. リフロープロファイル例 FN8271.4 2013 年 3 月 7 日 ISL8200AM 改訂履歴 この改訂履歴は参考情報として掲載するものであり、正確を期すように努めていますが、内容を保証するものではありませ ん。最新のデータシートについてはインターシルのウェブサイトをご覧ください。 日付 レビジョン 2013/3/7 FN8271.4 1 ページの「特長」の入力電圧範囲で、「+3.0V から +20V」から「+4.5V から +20V」に変更。 2013/1/24 FN8271.3 7 ページの「絶対最大定格」の「推奨動作条件」で、入力電圧の PVIN と VIN を別々に記載。 PVIN は 3V ～ 20V、VIN は 4.5V ～ 20V。 2013/1/2 7 ページの「絶対最大定格」の「推奨動作条件」で、入力電圧の PVIN と VIN を「3V ～ 20V」から 「4.5V ～ 20V」に変更。 2012/10/8 2012/9/13 変更点 4 ページの「ピンの説明」で、 「ピンの説明」列の PVCC と VCC の動作電圧範囲を「4.5V ～ 5.5V」 から「4.5V ～ 5.6V」に変更。 7 ページの「絶対最大定格」の「推奨動作条件」で、ドライバ・バイアス電圧 PVCC と信号バイアス 電圧 VCC を「3V ～ 5.6V」から「4.5V ～ 5.6V」に変更。 FN8271.2 初版 インターシルについて インターシルは、高性能アナログ、ミクストシグナルおよびパワーマネジメント半導体の設計、製造で世界をリードする企 業です。インターシルの製品は、産業用機器、インフラ、パーソナル・コンピューティング、ハイエンド・コンシューマの 分野で特に急速な成長を遂げている市場向けに開発されています。インターシルの詳細や、インターシル・チームの一員に なる方法については、ウェブサイト www.intersil.com とキャリア・ページを参照してください。 アプリケーション情報、関連ドキュメント、関連部品は、それぞれの製品情報ページを参照してください。また、ISL8200AM の製品情報ページをご覧になり、お使いのデータシートが最新であることをご確認ください。 本データシートに関するご意見は www.intersil.com/askourstaff へお寄せください。 信頼性に関するデータは rel.intersil.com/reports/search.php を参照してください。 そのほかの製品については www.intersil.com/product_tree/ を参照してください。 インターシルは、www.intersil.com/design/quality/ に記載の品質保証のとおり、 ISO9000 品質システムに基づいて、製品の製造、組み立て、試験を行っています。 インターシルは、製品を販売するにあたって、製品情報のみを提供します。インターシルは、いかなる時点においても、予告なしに、回路設計、ソフ トウェア、仕様を変更する権利を有します。製品を購入されるお客様は、必ず、データシートが最新であることをご確認くださいますようお願いいた します。インターシルは正確かつ信頼に足る情報を提供できるよう努めていますが、その使用に関して、インターシルおよび関連子会社は責を負いま せん。また、その使用に関して、第三者が所有する特許または他の知的所有権の非侵害を保証するものではありません。インターシルおよび関連子会 社が所有する特許の使用権を暗黙的または他の方法によって与えるものではありません。 インターシルの会社概要については www.intersil.com をご覧ください。 22 FN8271.4 2013 年 3 月 7 日 パッケージ寸法図 L23.15x15 23 LEAD QUAD FLAT NO-LEAD PLASTIC PACKAGE (PUNCH QFN) Rev 3, 10/10 A 3.22 2.2 23 0.2 H AB 1.02 23 22 21 20 20 21 22 0.05 M H AB 1 2 3 4 5 19 9.9 13.8 4.7 4.26 2.36 1.34 18 3.4 4.38 X4 17 0.2 H AB 17 15.0±0.2 3.4 18 15.0±0.2 15.8±0.2 16 1 2 4.7 19 35x 0.5 0.82 4.8 (35x 0.40) 15.8±0.2 7x 1.9 ±0.05 23 0.8 2.28 16 18x 0.75 3 4 B 5 6 7 8 10x 1.1 ±0.1 9 10 11 15 11x 0.7 0.90 14 13 12 2.0 5.82 11x 1.85 ±0.05 7x 0.8 上面図 底面図 8° ALL AROUND 2.2 ±0.2 NOTE： S 0.2 FN8271.4 2013 年 3 月 7 日 S 側面図 0.25 S 0.05 1. 寸法の単位は mm です。 2. 特記のない限り、公差は DECIMAL ±0.2 です。 本体公差は ±0.2mm です。 3. 1 ピンの識別子はオプションですが、 表示されているゾーン内に配置されます。1 ピンの識別子は モールドまたはマーキングで示されます。 ISL8200AM 6 7 8 9 10 11 12 13 14 15 18x 1.3 ±0.1 X4 3x 2.6 5.18 4.73 4.68 4.03 4.08 3.63 2.93 23 1 3.58 6.88 2.98 5.58 2.48 4.13 0.83 1.53 2.13 2.83 3.43 1.07 0.00 0.28 0.00 0.00 0.37 0.32 0.77 3.02 1.47 3.52 1.92 4.64 6.11 5.67 4.97 4.37 3.67 3.07 2.37 1.77 1.07 0.60 6.48 4.88 5.68 6.88 8.14 5.53 5.03 2.08 1.58 0.78 0.18 1.82 0.65 0.00 2.32 3.12 3.62 0.93 2.75 3.05 4.03 4.83 4.12 4.72 5.22 5.82 6.07 0.00 4.07 4.77 5.17 5.87 6.02 矩形パッド採用のメタルマスク・パターン - 1 推奨ランドパターンの例 6.73 6.23 4.18 4.68 4.38 3.88 1.83 2.33 1.53 1.53 0.00 0.52 0.82 2.87 3.17 4.69 4.99 6.52 0.00 0.52 0.82 2.82 3.67 5.50 5.80 6.52 6.48 4.58 4.28 2.23 1.48 0.88 0.13 0.00 0.60 FN8271.4 2013 年 3 月 7 日 矩形パッド採用のメタルマスク・パターン - 2 ISL8200AM 3.02 3.62 4.13 6.03 6.73 6.78 8.09 8.15 3.67 3.43 5.62 2.97 2.92 3.62 4.22 4.92 5.52 6.82 8.10 2.52 2.83 2.57 2.13 1.87 1.48 1.47 0.88 0.77 0.13 0.00 4.42 1.77 0.78 1.68 0.33 4.92 2.37 1.38 2.18 0.73 6.06 5.72 3.07 1.88 1.43 24 8.10 6.48 5.48 4.88 4.18 3.58 2.88 2.28 1.58 0.98 0.28 0.00 0.32 1.02 1.62 2.32 0.00 2.53 1.83 8.15 3.67 5.78 4.37 t 5.13 4.97 6.03 5.72 8.14 6.88 4.68 4.18 0.78 1.02 0.00 1.82 2.32 3.12 3.62 4.42 4.92 5.83 5.72 5.98