ISL8201M 特長 ISL8201M は、20V、10A 出力電流の可変出力降圧電源です。 600kHz でスイッチングを行う高性能 PWM コントローラ、パ ワー MOSFET、インダクタのほか、DC/DC 電源ソリューショ ンの構成に必要なすべての受動部品が 15mm×15mm のパッ ケージに封入されています。1V ～ 20V の入力電圧範囲で動作 し、出力電圧は単一の分圧抵抗により 0.6V ～ 5V の範囲で設 定できます。この高効率電源モジュールは最大 95％の効率で 10A ( ピーク 17A) の出力電流を供給可能であり、このような 電力仕様を満たす上でヒートシンクやエアフローは必要あり ません。電源回路の構成に必要な部品は、バルク入力コンデ ンサとバルク出力コンデンサだけです。電圧モード制御の採 用により、出力電圧は最低 0.6V まで正確にレギュレーション 可能で、±1％という高精度の出力電圧レギュレーションを実 現しています。ISL8201M はほかにも、内蔵補償回路、内蔵ソ フトスタート回路、自動復帰過電流保護機能、イネーブル・ オプション、プリバイアス出力スタートアップ機能を備えて います。 • 高集積スイッチモード電源 ISL8201M は、放熱性に優れた小型 (15mmx15mm) かつ低背 (3.5mm) のオーバーモールド成形 QFN パッケージ・モジュー ルで供給され、標準的な表面実装装置での自動組み立てに適 しています。ISL8201M は鉛フリー (RoHS 準拠 ) です。 • 小型、低背の表面実装 QFN パッケージ (15mm×15mm×3.5mm) • +4.5V ～ +14.4V のバイアス電圧範囲 - 1V ～ 20V の広い入力電圧範囲 (11 ページの「入力電圧 に関する考慮事項」を参照 ) • DC 出力電流 10A、ピーク出力電流 17A • +0.6V ～ +5V の範囲で出力電圧を設定可能 • 最高効率 95％ • シンプルな電圧モード制御 • 600kHz 固定のスイッチング周波数 • 高速過渡応答 • イネーブル機能オプション • プリバイアス出力スタートアップ機能 • ソフトスタート回路内蔵 • ローサイド MOSFET の rDS(ON) センスによる過電流保護 ( 自動復帰型 ) • 鉛フリー (RoHS 準拠 ) アプリケーション 回路例 • サーバー (+5V/+12V) P VCC or C PV CC (+6.5V to 14.4V) • 産業用機器 • ポイント・オブ・ロード・レギュレータ PVCC COMP/EN V IN (+4.5V to +20V) C INFB PVC C VIN ISL8201M VIN VO UT PHASE V OUT (+5V / +12V) 1.8V VIN 10A CIN • その他の汎用降圧 DC/DC • テレコム / データコム機器 C O UT ISL8201M VOUT ISEN RFB 2010 年 10 月 21 日 FN6657.2 VOUT PGND PG N D 1 FB COUT R FB 4.87k 注意：本データシート記載のデバイスは静電気に対して敏感です。適切な取り扱いを行ってください。 Intersil、Intersil ロゴは Intersil Corporation または関連子会社が権利を保有しています。 Copyright Intersil Americas Inc. 2009, 2010. All Rights Reserved そのほかの企業名や製品名などの商標はそれぞれの権利所有者に帰属します。 ISL28127, ISL28227 10A、高効率 DC/DC モジュール ISL8201M 注文情報 製品型番 (Note 1、2、3) パッケージ (RoHS 準拠 ) マーキング ISL8201MIRZ ISL8201M ISL8201MEVAL1Z 評価ボード パッケージの外形図 15 Ld QFN L15.15x15 1. テープ＆リールは製品型番の末尾に「-T」を付加してください。リールの詳細仕様についてはテクニカル・ブリーフ「Tape and Reel Specification for Integrated Circuit (TB347)」を参照してください。 2. これらのプラスチック・パッケージ製品には、専用の素材およびモールド素材を採用するとともに、端子には亜鉛 100％の梨地メッキ とアニーリングを実施しています (e3 端子仕上げ )。これらの製品には鉛が使用されていますが、EU の適用除外項目 5 ( ブラウン管、 電子部品、蛍光管のガラス中の鉛 ) に基づいて RoHs 指令に準拠しています。インターシルのこうした RoHS 準拠製品は、SnPb ハンダ 付け作業と鉛フリー・ハンダ付け作業に対応しています。また、鉛フリー・ピークリフロー温度で MSL 分類に対応し、この仕様は IPC/JEDEC J STD-020 の鉛フリー要件と同等か上回るものです。 3. 湿度感受性レベル (MSL) については ISL8201M のデバイス情報ページを参照してください。MSL の詳細についてはテクニカル・ブ リーフ「Guidelines for Handling and Processing Moisture Sensitive Surface Mount Devices (SMDs) (TB363)」を参照してください。 ブロック図 PVCC VIN SAMPLE AND HOLD PGND POR AND SOFT-START - LDO INHIBIT DRIVER + 21.5µA VOUT ISET 0.6V + FB + - 0.4V + PWM GATE CONTROL LOGIC PVCC DIS DRIVER OSCILLATOR COMP/EN RSET-IN PGND PWM Controller RFB-TI ISET PHASE 図 1. 内部ブロック図 2 FN6657.2 2010 年 10 月 21 日 ISL8201M ピン配置 9 ISL8201M (15 LD QFN) 上面図と立体図 8 7 6 5 4 3 2 1 1 15 14 13 10 12 11 ピンの説明 ピン 名称 説明 1、2、3、4、11 PGND 電源グラウンド。グラウンド層に直接接続してください。 5 PVCC 電源電圧。グラウンド層との間に 1µF のセラミック・コンデンサを直接接続してください。 6、8、15 NC 7 ISET 過電流保護。3.57kΩ の抵抗が内蔵されています。このピンと PGND ピンの間に追加の抵抗を接 続すると、初期設定を変更できます。 9 VIN 電源入力。入力に接続してください。 10 PHASE 12 VOUT 13 COMP/EN 14 FB 接続しないでください。 フェーズ・ノード。ハイサイド / ローサイド MOSFET および出力インダクタ接続のノードです。 電源出力。出力に接続してください。 補償およびイネーブル。 帰還入力。このピンとグラウンドの間に抵抗を接続すると、出力電圧を調整できます。 3 FN6657.2 2010 年 10 月 21 日 ISL8201M 絶対最大定格 温度情報 COMP/EN ～ PGND. . . . . . . . . . . . . . . . . . . . . . . . . . . . PGND - 0.3V ～ +6V ISET ～ PGND . . . . . . . . . . . . . . . . . . . . . . . . PGND - 0.3V ～ PVCC + 0.3V PVCC ～ PGND. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . PGND - 0.3V ～ +15V PHASE ～ PGND . . . . . . . . . . . . . . . . . . . . . . . . . . . . -1.2V ～ +30V (Note 4) VIN ～ PHASE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -1.2V ～ +30V (Note 4) 熱抵抗 ( 代表値 ) θJA ( ℃ /W) θJC ( ℃ /W) 15 Ld QFN (Notes 5、6) . . . . . . . . . . . . . . . 13 2 ジャンクション温度 TJ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . +125 ℃ 保存温度範囲 TSTG . . . . . . . . . . . . . . . . . . . . . . . . . . . .-40 ℃～ +125 ℃ 鉛フリー・リフロープロファイル. . . . . . . . . . . . 以下の URL を参照 http://www.intersil.com/pbfree/Pb-FreeReflow.asp 推奨動作条件 入力電源電圧 (VIN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . +1V ～ +20V 出力電圧 (VOUT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . +0.6V ～ +5V PVCC 固定電源電圧. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . +5V または +12V 可変電源電圧. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . +6.5V ～ +14.4V 周囲温度範囲 (TA). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -40 ℃～ +85 ℃ 注意：過度に長い時間にわたって最大定格点または最大定格付近で動作させないでください。そのような動作条件を課すと製品の信頼性に 影響が及ぶ恐れがあるとともに、保証の対象とはならない可能性があります。 NOTE： 4. 内蔵ハイサイド / ローサイド MOSFET における VDS ( ドレイン～ソース間 ) の仕様。 5. θJA はデバイスを放熱効率の高い試験基板 ( サーマルビアなしの 4 層タイプ。テクニカル・ブリーフ「Thermal Characterization of Packaged Semiconductor Devices (TB379)」を参照 ) に実装し、自由大気中で測定した値です。最上層と最下層が固体層である点を除き、JEDEC 規 格に従って測定されています。 6. θJC の測定における「ケース温度」位置は、パッケージ下面のエキスポーズド金属パッドの中心です。 電気的特性 TA = +25 ℃、VIN = 12V、VOUT = 1.5V、CIN = 220µF×1、10µF/ セラミック ×2、COUT = 330µF (ESR = 10mΩ)、 22µF/ セラミック ×3。 4 FN6657.2 2010 年 10 月 21 日 ISL8201M 電気的特性 TA = +25 ℃、VIN = 12V、VOUT = 1.5V、CIN = 220µF×1、10µF/ セラミック ×2、COUT = 330µF (ESR = 10mΩ)、 22µF/ セラミック ×3。( 続き ) NOTE： 7. 内蔵 IC については、モジュールの組み立て前にパラメータの全数試験を行っています。 性能特性 TA = +25 ℃、VIN = PVCC (18VIN で PVCC = 5V)、CIN = 220µF×1、10µF/ セラミック ×2、COUT = 330µF (ESR = 10mΩ)、 V OUT xI OUT P OUT Output Power 22µF/ セラミック ×3。効率を求める式は次のとおりです。Efficiency = ----------------------------------------- = ---------------- = -------------------------------------P IN V IN xI IN Input Power 100 100 90 90 80 80 EFFICIENCY (%) EFFICIENCY (%) 効率性 70 3.3V 60 2.5V 1.5V 50 1.2V 70 5.0V 60 3.3V 2.5V 1.5V 50 1.2V 0.8V 0.8V 40 40 30 0 2 6 4 8 10 30 2 0 LOAD CURRENT (A) 6 8 10 図 3. 効率 vs 負荷電流 (12VIN) 図 2. 効率 vs 負荷電流 (5VIN) 100 VIN = 12V VOUT = 1.2V IOUT = 0A to 5A 90 EFFICIENCY (%) 4 LOAD CURRENT (A) 80 5.0V 70 3.3V 60 2.5V 1.5V 50 1.2V 40 30 0 2 4 6 8 10 LOAD CURRENT (A) 図 4. 効率 vs 負荷電流 (18VIN) 5 図 5. 1.2V の過渡応答 FN6657.2 2010 年 10 月 21 日 ISL8201M 性能特性 ( 続き ) 過渡応答性能 TA = +25 ℃、VIN = 12V、VOUT = 1.5V、PVCC = 12V、CIN = 220µF×1、10µF/ セラミック ×2、COUT = 330µF (ESR = 10mΩ)、 22µF/ セラミック ×3、IOUT = 0A ～ 5A (10A)、電流スルーレート = 2.5A/µs VIN = 12V VOUT = 1.5V IOUT = 0A to 5A VIN = 12V VOUT = 1.8V IOUT = 0A to 5A 図 6. 1.5V の過渡応答 図 7. 1.8V の過渡応答 VIN = 12V VOUT = 3.3V IOUT = 0A to 5A VIN = 12V VOUT = 2.5V IOUT = 0A to 5A 図 9. 3.3V の過渡応答 図 8. 2.5V の過渡応答 CPVCC PVCC VOUT 1.8V 10A VIN (+5V/+12V) VIN CIN (BULK) 220µF CIN (CER) 10µF 25V x2 VOUT ISL8201M PHASE COMP/EN COUT1 22µF 6.3V x3 COUT2 330µF FB ISET PGND RFB 4.87k 図 10. アプリケーション回路例 6 FN6657.2 2010 年 10 月 21 日 ISL8201M ピンの機能 PGND ( ピン 1、2、3、4、11) 信号 / 入力 / 出力帰還パス用の電源グラウンド・ピンです。 PGND は、1 つまたは複数のグラウンド層に直接接続すること を推奨します。スイッチング・ノイズや銅損失の影響を低減 し、熱放散を向上させることができます。 PVCC ( ピン 5) このピンは、ISL8201M のほか、ローサイド MOSFET のゲー トとハイサイドMOSFETのゲートにもバイアス電源を供給し ます。PVCC が 6.5V を上回った場合は、内蔵の 5V レギュ レータが内部ロジックバイアスに電源を供給します(ただし、 ハイサイド / ローサイド MOSFET のゲートには PVCC から供 給されます )。十分にデカップリングされた +5V または +12V の電源をこのピンに接続してください。 Low になります。外付けプルダウン・デバイスは最初、最大 5mA の COMP/EN 出力電流に耐える必要があります。ただ し、コントローラがディスエーブルになった後は、COMP/EN 出力もディスエーブルになるので、電流の生成を続けるのは 20µA の電流源のみになります。 FB ( ピン 14) FB ピンは、ISL8201M の出力電圧を調整します。FB ピンで は、PGND ピンを基準に電圧が 0.6V までレギュレートされ ます。ISL8201M には分圧抵抗が内蔵されています。この 9.76kΩ の高精度抵抗 (RFB-TI) は、VOUT ピンと FB ピンの間 に接続されています。FB と PGND の間に抵抗を追加すると、 異なる出力電圧を設定できます。 一般的なアプリケーション向けの リファレンス回路 NC ( ピン 6、8、15) 単一電源を搭載したアプリケーションの例 これらのピンに機能は割り当てられていません。接続しない でください。 図 11 に、+5V または +12V の入力電圧に対応した ISL8201M のアプリケーション回路を示します。PVCC ピンは、入力電 源に直接接続できます。 ISET ( ピン 7) C PVCC ISET ピンは、過電流保護 (OCP) 設定用の入力です。ローサ イド MOSFET の rDS(ON) との比較によって、過電流スレッ ショルドが設定されます。ISL8201M には、過電流保護リミッ トの初期設定が設けられています。ISET ピンと PGND ピン の間には 3.57kΩ の抵抗 (RSET-IN) が内蔵されており、過電流 がモジュールに大きな影響を及ぼすことを防いでいます。ま た、ISET ピンと PGND ピンの間に追加の抵抗 RSET-EX を並 列接続すると、電流リミット・ポイントを下げることができ ます。 PVCC COMP/EN FB 電源入力ピンです。VIN ピンと PGND ピンの間に入力電圧 を印加してください。VIN ピンと PGND ピンの間に入力デ カップリング・コンデンサを直接接続することを推奨しま す。入力コンデンサはモジュールのできるだけ近くに配置し てください。 PHASE ( ピン 10) PHASE ピンは、ハイサイド MOSFET とローサイド MOSFET の間のスイッチング・ノードです。また、ハイサイド MOSFET ドライバ用に電流パスを提供し、過電流リミット・ポイント 向けにローサイド MOSFET のドレイン電圧を検出します。 ISL8201M PHASE V OUT ISET R FB VIN ( ピン 9) (+5V/+12V) V IN C IN VIN R SET-EX PGND VOUT C OUT 図 11. アプリケーション回路例 個別電源を搭載したアプリケーションの例 図 12 に、+1V ～ +20V の広い入力電圧範囲に対応した ISL8201M のアプリケーション回路を示します。PVCC 電源 は、+5V/+12V または +6.5V ～ 14.4V の電圧を供給できます。 (+5V/+12V) P VCC or (+6.5V to 14.4V) C PVCC VOUT ( ピン 12) 電源出力ピンです。このピンと PGND ピンの間に出力負荷 を印加してください。VOUT ピンと PGND ピンの間に高周 波出力デカップリング・コンデンサを直接接続することを推 奨します。出力コンデンサはモジュールのできるだけ近くに 配置してください。 PVCC (+1V to +20V) COMP/EN FB VIN ISL8201M PHASE V IN C IN V OUT COMP/EN ( ピン 13) ISET これは共用ピンです。ソフトスタート時および標準コンバー タ動作では、誤差アンプの出力としての役割を果たします。 FB ピンと組み合わせて使用すると、コンバータの電圧制御 帰還ループに対する補償が可能です。COMP/EN を Low (VENDIS = 公称 0.4V) にした場合、コントローラがディスエー ブル ( シャットダウン ) になり、その結果、発振回路が停止 して、MOSFET 出力のハイサイド / ローサイド・ゲートが 7 R FB R SET-EX PGND VOUT C OUT 図 12. 広入力電圧範囲のアプリケーション回路 FN6657.2 2010 年 10 月 21 日 ISL8201M アプリケーション情報 図 11 に示したのは、+5V または +12V の入力電圧に対応した ISL8201M のアプリケーション回路例です。外付け部品の選 択は主に、最大負荷電流と入出力電圧によって決まります。 出力電圧のプログラム ISL8201M は、0.6V ±1.5％の内部リファレンス電圧を備えて います。出力電圧をプログラムするには、分圧抵抗 (RFB) が 必要です。出力電圧は式 1 で求められます。 9.76k V OUT = 0.6 1 + --------------- R FB （式 1） Note：ISL8201M では、9.76kΩ の抵抗がモジュールに内蔵さ れています ( 上側用の分圧抵抗 )。表 1 に、出力電圧別の抵 抗値を示します。 表 1. 出力電圧別の抵抗値 VOUT 0.6V 1.05V 1.2V 1.5V RFB open 13k 9.76k 6.49k VOUT 1.8V 2.5V 3.3V 5V RFB 4.87k 3.09k 2.16k 1.33k 初期化 (POR および OCP サンプリング ) 図 13 に、ISL8201M のスタートアップ波形を示します。パ ワーオン・リセット (POR) 機能は、PVCC ピンのバイアス電 圧を継続的にモニタしています。立ち上がり POR スレッショ ルドが 4V ( 公称 VPORR) を超えると、POR 機能は過電流保護 (OCP) サンプル / ホールド動作を開始します (COMP/EN は約 1V を維持 )。サンプリングが完了すると、VOUT がソフトス タート・ランプを開始します。 パワーアップ時に COMP/EN ピンを Low に保つと、COMP/EN が VENDIS トリップ・ポイントを上回るまで、初期化は行わ れません。 図 14 と図 15 に、代表的なパワーアップ・シーケンスの詳細 を示します。PVCC が VPORR を上回るか、または POR 後に COMP/EN ピンが解放された時点 (T0) で、初期化が開始され ます。内蔵の 20µA 電流源によって COMP/EN がプルアップ されますが、COMP/EN が VENDIS トリップ・ポイントを超 えるまで (T1)、タイミング処理は開始されません。20µA 電 流源による COMP/EN ピンの充電速度は、ディスエーブル・ デバイスの外部容量と補償コンデンサによって決まります。 一般的な容量の場合、ソフトスタート時間と比べてわずかな ディレイが生じます。COMP/EN は 1V 程度まで上昇します。 T1 の後、PVCC ピンが 6.5V (12V まで上昇する場合 ) を超え られるように公称 6.8ms のディレイが設けられているので、 内蔵バイアス・レギュレータはクリーンにターンオンできま す。それと同時に、ローサイド・ゲートドライバをディス エーブルにし、RSETI を介して ISET ( 公称 21.5µA) を流すこ とにより、ISET ピンが初期化されます。この結果、ISET ト リップ・ポイントに相当する電圧が設定されます。T2 では、 OCP サンプル / ホールド動作向けに可変の期間が設けられて います ( 公称 0.0ms ～ 3.4ms。過電流設定が高いほど長時間 )。 サンプル / ホールド動作ではデジタル・カウンタと DAC を 使って電圧を保持するので、PVCC が VPORR を上回っている 限り、保持された値は失われません ( 式と変数の詳細につい ては 10 ページの「過電流保護 (OCP)」を参照 )。T3 でサン プル / ホールド動作が完了すると、ソフトスタート動作が開 始され、T4 と T5 の間で出力電圧が上昇します。 COMP/EN T0 T1 ISET VOUT 図 14. ISET とソフトスタート動作 図 13. POR とソフトスタート動作 8 FN6657.2 2010 年 10 月 21 日 ISL8201M 図 18 に示すように、出力が目標値より高い電圧にプリバイ アスされている場合は、いずれの MOSFET もソフトスター ト終了後にオンになり、その時点で出力電圧を最終値までプ ルダウンします。抵抗性負荷を出力に接続すると、電圧を RC レート (R が負荷、C が出力コンデンサ ) で効果的にプル ダウンできます。 ISET 図 15. ISET とソフトスタート動作 ソフトスタートとプリバイアス出力 ソフトスタートでは内部的に、誤差アンプの非反転端子にお けるリファレンスが公称 6.8ms で 0V から 0.6V まで上昇しま す。出力電圧もこのランプに追従し、T3 と T4 の間の初期化 タイミング処理により、同じ 6.8ms で 0V から最終値まで上 昇します (VOUT における実際のランプは公称時間より短く なります )。 図 16. 通常のスタートアップ ランプはデジタル的に生成され、64 段階の小さなステップ に分けられます。このランプレートは、外部から変更できま せん。 初期化期間 (T3 ～ T4) 後、誤差アンプ (COMP/EN ピン ) がイ ネーブルになり、ソフトスタート中にコンバータの出力電圧 のレギュレーションを開始します。誤差アンプの上昇電圧は、 発振回路の三角波と比較されます。これにより PHASE パルス が生成され、パルス幅を次第に拡大して、出力コンデンサを 充電します。内部で生成されたソフトスタート電圧がリファ レンス電圧 (0.6V) を上回ると、ソフトスタートが完了し、出 力が目標電圧でのレギュレーション状態になります。この方 式では、迅速で、制御された出力電圧の上昇が可能であり、 過剰な突入電流が出力コンデンサを充電することもありませ ん。POR から始まるスタートアップ・シーケンス全体では通 常、最大で 17ms を要します ( ディレイと OCP サンプリング に最大 10.2ms、ソフトスタート・ランプに 6.8ms)。 図 16 に示す通常のスタートアップ曲線では、T0 で初期化が 開始され、T1 と T2 の間で出力が上昇しています。図 17 に 示すように、出力が目標値より低い電圧にプリバイアスされ ている場合、ISL8201M はその状態を検出します。いずれの 内蔵 MOSFET も、ソフトスタート・ランプ電圧が出力を超 えてからオンになります。VOUT は、その時点でシームレス に上昇を開始します。 9 図 17. プリバイアス・スタートアップ FN6657.2 2010 年 10 月 21 日 ISL8201M VOUT ISL8201M は、POR および 6.8ms のディレイに続いて OCP サ ンプル / ホールド動作を開始します。ローサイド・ゲートド ライバがディスエーブルになり、内蔵の21.5µA電流源によっ て RSET の両端間電圧が生成されます。ISL8201M は、ISET ピンでこの電圧 (PGND ピン基準 ) をサンプリングし、カウ ンタと DAC の組み合わせによって保持します。サンプリン グされた電圧は、電源が印加されている間、またはシャット ダウンからの復帰後に新しいサンプルが取得されるまでの 間、過電流セットポイントとして内部に保持されます。 ローサイド MOSFET のオン抵抗に対する実際のモニタリン グは、内部 PWM ロジック信号のエッジ ( 立ち上がり外部 ローサイド・ゲート信号を生成 ) の 200ns ( 公称値 ) 後に開始 されます。これは、モニタリング開始前に PHASE ピンにお けるゲート遷移ノイズとリンギングを安定させることが目 的です。モニタリングは、内部 PWM エッジ ( およびローサ イド・ゲート信号 ) が Low になると終了します。上記のウィ ンドウ内であればどの時点でも、OCP の検出が可能です。 500mV/diV 図 18. プリバイアス・スタートアップ - 過充電 PVCC に追従する別の電源から同期整流降圧コンバータの VIN が供給される場合、ソフトスタート・サイクルは実行さ れますが、出力電圧ランプはありません。VIN がオンになる と、出力は 0V から最終的な目標電圧まで VIN のランプに追 従します ( ほぼ 100％のデューティサイクル、COMP/EN ピ ン > 4V)。VIN が速すぎる場合、過剰な突入電流が出力コン デンサを充電することがあります ( この場合ランプ開始部分 の 0V ～ VOUT のみ問題になります )。これが許容できない場 合は、電源シーケンスの変更や同一電源の共有を検討してく ださい。または、VIN 電源の準備完了までソフトスタートを 遅らせるシーケンス・ロジックを COMP/EN ピンに追加して ください (11 ページの「入力電圧に関する考慮事項」を参照 )。 ソフトスタート後に COMP/EN ピンを Low にして ISL8201M をディスエーブルにし、その後で COMP/EN ピンを解放して イネーブルにした場合でも、OCP サンプリングを含め初期化 全体が実行されます。ただし、過電流リトライ中は、新たな OCP サンプリングは行われません。次のセクションで説明す るように、ソフトスタート中に出力が GND に短絡した場合 も、OCP 処理を行います。 過電流保護 (OCP) OCP 機能は、ローサイド MOSFET のオン抵抗 rDS(ON) を使っ て電流をモニタすることにより、コンバータを短絡出力から 保護します。過電流トリップ・レベルのプログラムには、抵 抗 (RSET) を使用します。 この方式では電流センス抵抗が不要なため、コンバータの効 率化とコストの削減が可能です。過電流が検出されると、出 力が即座にシャットオフされます。ソフトスタート機能をヒ カップモードで繰り返し実行することにより (2 回のダミー・ ソフトスタート・タイムアウト後、実際のソフトスタートを 1 回実行 )、フォルト保護を実現しています。短絡状態が解 消されない場合は、このサイクルが無限に繰り返されます。 10 600kHz 動作においてコンバータが 75％程度の高いデュー ティサイクルで動いている場合は、ローサイド・ゲート・パ ルス幅が十分でなく、OCP が rDS(ON) を適切にサンプリング できないことがあります。こうしたケースで 3 パルス連続し てローサイド・ゲート信号が狭すぎると ( または存在しない と )、幅が 425ns 以上になるように 3 番目のパルスが拡大・ 挿入されます。このような状態では、3 パルスごとに OCP モ ニタリングが可能になります。これは、出力電圧におけるパ ルス幅のわずかな誤差につながることがあり、次のパルスで 補正されます。また、出力リップル電圧では、ジッタのよう に見える異常な 3 クロック・パターンが発生します。 OCP 機能は、式 2 で求められるピーク・インダクタ電流 (IPEAK) でトリップします。 2 I SET R SET I PEAK = ------------------------------------------r DS ON （式 2） ここで、 ISET は、内蔵の ISET 電流源です ( 代表値 21.5µA)。 RSET は、ISET ピンと PGND ピンの間に接続された等価抵抗 です。 rDS(ON) は通常、6.1mΩ @ (VPVCC = VGS = 10V、IDS = 30A) および 9mΩ @ (VPVCC = VGS = 4.5V、IDS = 30A) です。 Note：ISL8201M には 3.57kΩ の抵抗 (RSET-IN) が内蔵されて います。したがって、等価抵抗 RSET は式 3 で表せます。 R SET-EX R SET-IN R SET = -----------------------------------------------------R SET-EX + R SET-IN （式 3） システムの OC トリップ・ポイントは、主に MOSFET の rDS(ON) の変動要素 ( プロセス、電流、温度 ) に応じて変化し ます。通常動作負荷範囲での過電流トリップを避けるには、 以下の手順 1 ～ 3 に基づいて、式 4 により RSET 抵抗の値を 求めます。 FN6657.2 2010 年 10 月 21 日 ISL8201M 1. 最大ジャンクション温度における最大 rDS(ON) 2. 3 ページの「電気的特性」に記載された最小 ISET 3. 次式で IPEAK を計算 I L I PEAK I OUT MAX + ------------2 （式 4） ΔIL は、出力インダクタ・リップル電流です。20V 入力 /5V 出力のように、高入力電圧かつ高出力電圧のアプリケーショ ンの場合、固定の内部インダクタ値が原因で過剰なインダク タ・リップルが発生します。そのようなアプリケーションで は、出力電流がモジュールの定格電流の約 70％に制限され ます。 外付け RSET の値と出力電流 IOUT(MAX) の代表的な OCP レベ ルとの関係を以下に示します。 表 2. 検出可能な電圧の範囲 (2×ISET×RSET) は、0mV ～ 475mV で す。RSET の両端間の電圧低下設定が低すぎると、OCP のト リップおよびリトライがほぼ連続して行われる可能性があ ります。また、システム・ノイズや突入電流スパイクの影響 を受けやすくなるので、このような設定は避けてください。 実用的な上限設定は RSET の両端間で約 0.2V (MOSFET の両 端間で 0.4V) であり、これより高い値にすると保護がディス エーブルになることがあります。RSET の両端間の電圧低下 が 0.3V (MOSFET のトリップ・ポイントは 0.6V) を超えた場 合は、OCP がディスエーブルになります。パワーアップ時や リトライ時の動作は、通常動作と異なっているように見える ので注意してください。12V システムにおけるパワーアップ の際、4V をわずかに上回ると、ISL8201M は動作を開始しま す。電源ランプが遅い場合は、12V に達するはるか前にソフ トスタート・ランプが終了することがあります。したがっ て、ローサイド・ゲートドライブ電圧では、パワーアップ時 に MOSFET の rDS(ON) が高くなり、実質的に OCP トリップ が低下します。また、入力電圧が低いと、リップル電流も異 なる可能性があります。もう 1 つの要素として、ソフトス タート・ランプのデジタル的な特性が挙げられます。電圧ス テップごとに、わずかな負荷変動と、出力コンデンサを充電 する電流スパイクが発生します。電流スパイクの高さは制御 されておらず、出力のステップ・サイズ、出力コンデンサの 容量、内蔵誤差アンプの補償によって左右されます。した がって、通常の負荷やリップルに加え、突入電流によっても 過電流がトリップされる可能性があります。 11 図 19 に、PGND に短絡された出力のリトライ時における出 力応答を示します。T0 の時点では、過電流状態の検出のた めに出力はオフにされています。MOSFET の温度を低下さ せ、リトライでの平均電力損失を許容レベルに抑える目的 で、2 回の内部ソフトスタート・ディレイ・サイクル (T1 と T2) が設けられています。T2 の時点で、出力が通常のソフト スタート・サイクルを開始し、ランプを試みます。短絡が継 続し、ソフトスタート・ランプ期間中に電流が ISET トリッ プ・ポイントに達した場合、出力がシャットオフされ、T0 に 戻ってディレイ・サイクルが再開されます。リトライ期間は このように、2 回のダミー・ソフトスタート・サイクルと、 1 回の可変サイクル ( センサのトリップにかかる時間によっ て毎回異なります ) で構成されています。図 19 に示す例で は、出力が半分程度まで上昇してからシャットダウンしてい ます。この場合のリトライ ( ヒカップ ) 時間は約 17ms にな ります。最小値は公称 13.6ms、最大値は 20.4ms です。最終 的に短絡状態が解消されると、出力は通常、次の T2 サイク ルで上昇を開始します。 図 19. 過電流リトライ動作 短絡された負荷へのスタートアップは、短絡された同一の負 荷へのリトライと似ています。いずれのケースでも、ソフト スタート中 OCP は常にイネーブルであり、トリップすると、 リトライ ( ヒカップ ) モードに移行します。リトライ・サイ クルでは必ず、2 回のダミー・タイムアウトの後、実際のソ フトスタートの数分の 1 の時間が経過してから、検出と シャットオフが行われます。それが終わると即座に、ロジッ クは新たなダミー・サイクル・タイムアウトを 2 回実行します。 入力電圧に関する考慮事項 図 12 に、PVCC が 5V (±10％) または 12V (±20％) の標準的な 構成を示します。いずれのケースでも、ローサイド / ハイサ イド・ゲートドライバには PVCC 電圧が使用されます。また、 PVCC は 6.5V ～ 14.4V の任意の電圧でも動作できます。5.5V ～ 6.5V の PVCC は、長期的な信頼性の面から許容されていま せんが、この範囲を経て 6.5V 以上の電圧に遷移することは 可能です。 バイアス用に 5V レギュレータが内蔵されており、5.5V から 6.5V の間でオンになります。POR 後のディレイの一部は、ソ フトスタート・ランプの開始前に一般的な電源が 6.5V を超え られるようにするため設けられています。これにより、内蔵 レギュレータのオン / オフに伴う出力障害を防止できます。 FN6657.2 2010 年 10 月 21 日 ISL8201M 入力電圧は、段階的な変化ではなく、緩やかな遷移にするこ とで、障害を最小限に抑えられます。したがって、この範囲 を経た遷移の際は出力をイネーブルにしないことを推奨し ますが、許容はされます。ユーザーはアプリケーションの出 力をモニタして、問題がないか確認してください。PVCC が 最初にパワーアップし、初期化完了までに VIN が得られない 場合、ソフトスタートでは出力を上昇させることができませ ん。後から VIN が印加された時点で、出力はそのランプに部 分的に追従します。これが望ましくない場合は、電源シーケ ンスを変更するか、COMP/EN ピンを使って両方の電源の準 備完了まで VOUT をディスエーブルにしてください。 図 20 に、このような状況に向けたシンプルなシーケンサを 示します。PVCC が最初にパワーアップした場合は、Q1 がオ フになり、PVCC に接続された R3 が Q2 をオンにして、 ISL8201M をシャットダウン状態に保ちます。次に VIN がオ ンになると、抵抗分圧回路 R1 および R2 が Q1 のターンオン のタイミングを決定します。このターンオンに伴い、Q2 が オフになり、シャットダウンが解放されます。VIN が最初に パワーアップした場合は、Q1 がオンになり、Q2 がオフにな ります。そのため、PVCC が得られるとすぐに、ISL8201M が スタートアップします。VENDIS トリップ・ポイントは公称 0.4V なので、さまざまな N-MOSFET や NPN BJT に加えて一 部のロジック IC も、Q1 や Q2 として使用できます。ただし、 COMP 出力に干渉しないように、Q2 はオフ時に低リークで なければなりません ( オープン・ドレインまたはオープン・ コレクタ )。Q2 は COMP/EN ピンの近くに配置してください。 VIN PVCC R1 R3 TO COMP/EN ISL8201M は、サージ電流を制御・抑制するソフトスタート 機能を備えています。入力コンデンサの容量は式 5 で求めら れます。 I IN t C IN = -----------------V （式 5） ここで、 CIN は入力コンデンサ容量 (µF) です。 IIN は入力電流 (A) です。 Δt はハイサイド・スイッチのターンオン時間 (µs) です。 ΔV は許容ピークツーピーク電圧 (V) です。 バルク・コンデンサに加えて低 ESL ( 等価直列インダクタン ス ) のセラミック・コンデンサも接続して、ハイサイド MOSFET のドレイン終端とローサイド MOSFET のソース終 端をデカップリングすることを推奨します。このコンデンサ は、寄生回路素子のスイッチング電流によって生じる電圧リ ンギングを低減します。 出力コンデンサ ISL8201M は、出力電圧リップルを抑制するように設計され ています。出力電圧リップルと過渡応答の要件は、ESR ( 等 価直列抵抗 ) が十分に低いバルク出力コンデンサ (COUT) を 使用することで満たせます。COUT には、低 ESR タンタル・ コンデンサ、低 ESR ポリマー・コンデンサ、またはセラミッ ク・コンデンサを使用できます。一般的なコンデンサ容量は 330µF で、デカップリングされたセラミック出力コンデンサ を使用します。どのようなセラミック・コンデンサ・アプリ ケーションでも、合計容量を推奨の 400µF にして、ループ 補償を内部的に最適化すれば、十分に余裕のある安定性を得 られます。出力リップルや動的過渡スパイクをさらに低減す るには、追加の出力フィルタリングが必要になることがあり ます。 レイアウト・ガイド R2 Q1 Q2 安定動作、低損失、優れた放熱性を実現するには、レイアウ トについて考慮する必要があります。 図 20. シーケンス回路 CPVCC VIN 範囲は、最低約 1V から最高 20V まで対応しています (VOUT は最低で 0.6V のリファレンスに対応 )。高い VIN 電圧 での動作には、いくつか制約があります。最大 PHASE 電圧 は 30V です。VIN + PVCC + PHASE ピンにおけるリンギング などの過渡現象は、30V 未満にしてください。VIN が 20V の 場合、PVCC を 5V に制限することを推奨します。 PGND VIN RFB VOUT スイッチング周波数 スイッチング周波数は内蔵発振回路によって決められてお り、600kHz クロックに固定されています。ただし、特記の ない限り、前述したその他のタイミング (POR ディレイ、OCP サンプリング、ソフトスタートなど ) はいずれも、クロック 周波数に依存していません。 入力コンデンサの選択 入力フィルタ・コンデンサは、DC 入力ラインにおいて電源 が許容可能なリップル量に基づいて選択します。コンデンサ が大容量になるほど、リップルは減りますが、パワーアップ 時のサージ電流の増加について考慮しなければなりません。 12 CIN COUT1 (DECOUPLE) PGND 図 21. 推奨レイアウト FN6657.2 2010 年 10 月 21 日 ISL8201M • ピン 11 とピン 1 ～ 4 の間のグラウンド接続は、モジュー ルの下のベタグラウンド層で行ってください。 • モジュールのできるだけ近くで、(1) VIN と PGND ( ピン 11) の間、および (2) PVCC と PGND ( ピン 1 ～ 4) の間に 高周波セラミック・コンデンサを接続することにより、 高周波ノイズを最小限に抑えてください。 • 電源パス (VIN、PGND、VOUT) には広い銅エリアを使用 して、導通損失と熱ストレスを最小限に抑えてください。 また、複数のビアを設けて、電源層をさまざまな層に接 続してください。 熱に関する考慮事項 実験に基づく電力損失曲線と、熱モデリング解析で得られた θJA を利用して、モジュールの熱に関する考慮事項を評価で きます。ディレーティング曲線は、温度を最大ジャンクショ ン温度 (+125 ℃ ) 未満に保ちつつ許容可能な最大電力から得 られたものです。実際のアプリケーションでは、その他の熱 源や設計マージンについても考慮する必要があります。 • 帰還抵抗へのトレース接続は短くしてください。 • 敏感な信号トレースは PHASE ノードの近くに配線しない でください。 12 3.5 3.0 MAX.LOAD CURRENT (A) 3.3V 1.5V LOSS (W) 2.5 2.0 0.6V 1.5 1.0 0.5 0.0 0 2 4 6 LOAD CURRENT (A) 8 10 8 3.3V 2 80 90 100 110 図 23. ディレーティング曲線 (5VIN) 4.0 12 1.5V MAX.LOAD CURRENT (A) 5.0V 3.5 3.3V 3.0 LOSS (W) 70 AMBIENT TEMPERATURE (°C) 図 22. 電力損失 vs 負荷電流 (5VIN) 2.5V 2.5 1.5V 2.0 0.6V 1.5 1.0 0.5 0.0 0.6V 4 0 60 10 1.5V 6 0 2 4 6 LOAD CURRENT (A) 図 24. 電力損失 vs 負荷電流 (12VIN) 13 8 10 10 0.6V 8 5.0V 6 2.5V 4 3.3V 2 0 60 70 80 90 100 110 AMBIENT TEMPERATURE (°C) 図 25. ディレーティング曲線 (12VIN) FN6657.2 2010 年 10 月 21 日 ISL8201M パッケージの説明 メタルマスク ( ステンシル ) パターンの設計 ISL8201M の構造は、クワッド・フラットパック・ノーリー ド (QFN) パッケージに属します。この種のパッケージは、優 れた放熱効率と導電率、軽量、小型という利点を備えていま す。QFN パッケージは表面実装技術に適用可能であり、業 界で広く普及しつつあります。ISL8201M には、抵抗、コン デンサ、インダクタ、制御 IC など複数の種類のデバイスが 搭載されています。ISL8201M は、エキスポーズド銅サーマ ルパッドを備えた銅リードフレーム・ベースのパッケージな ので、導電率と放熱効率に優れています。ポリマー・モール ド・コンパウンドで銅リードフレームとマルチコンポーネ ント・アセンブリをオーバーモールド成形することにより、 搭載デバイスを保護しています。 パッケージ周囲の I/O ランドのリフロー後のハンダ接続のス タンドオフ高さは、50μm から 75μm (2mil から 3mil) の範囲で なければなりません。最適かつ高信頼なハンダ接続を得るに は、クリーム・ハンダ・メタルマスクの設計が第一歩になり ます。メタルマスクのアパーチャ・サイズとランド・サイズ の比率は基本的に 1：1 にしてください。アパーチャの幅は、 隣接 I/O ランド間のハンダ・ブリッジを防ぐために、わずか に狭めてもかまいせん。大きなサーマルパッド上に塗布され るクリーム・ハンダ量を抑えるために、単一の広いアパーチャ を使用する代わりに、複数の小さなアパーチャ配列を使用し てください。メタルマスクの印刷エリアが PCB のランドパ ターンの 50％から 80％をカバーするとよいでしょう。ハン ダ・メタルマスク・パターンの設計例を 15 ページの「パッ ケージ寸法図」セクションの「L15.15x15」に示します。パッ ドとパッドの間隔は 0.6mm です。メタルマスク・パターンの パッドの設計ではパターン全体が対称になるように工夫して ください。ステンレス製のメタルマスクは、レーザーカット を行ったのち、電気研磨によって台形断面に形成する加工方 法を推奨します。電気研磨を行うことでアパーチャの端面が 滑らかになるため、表面抵抗が減ってクリーム・ハンダ離れ が良くなり、ボイドの低減が図れます。また、台形断面アパー チャ (TSA) はクリーム・ハンダ離れにも効果があり、部品の プレースメントに適した「レンガ状」のクリーム・ハンダ形 状が得られます。この QFN パッケージはピンピッチが広い (1.3mm) ため、0.1mm から 0.15mm の厚みのメタルマスクを使 用してください。 15 ページの「パッケージ寸法図」セクションの「L15.15x15」 に、パッケージの寸法、PCB レイアウト・パターンの設計 例、メタルマスク・パターンの設計例を示します。モジュー ルは 15mm×15mm×3.5mm と小型です。図 25 は、リフロープ ロファイル・パラメータの例を示しています。以下のガイド ラインは一般的な設計ルールです。パラメータはユーザーの アプリケーションに応じて変更できます。 PCB レイアウト・パターンの設計 ISL8201M の下側はリードフレーム構造になっており、表面 実装プロセスによって PCB に取り付けます。15 ページの 「パッケージ寸法図」セクションの「L15.15x15」に、PCB レ イアウト・パターンを示します。PCB レイアウト・パターン は基本的に、QFN エキスポーズド・パッドおよび I/O 端子の 寸法と 1：1 です。ただし、 PCB ランドを QFN 端子より 0.2mm ( 最大 0.4mm) だけ長くすることで、パッケージ周囲におけ るハンダ・フィレットの形成を容易にしています。そのた め、確実で検査のしやすいハンダ接続が可能です。PCB レイ アウト上のサーマルランドは、パッケージのエキスポーズ ド・ダイ・パッドと 1：1 にする必要があります。 リフローパラメータ QFN は実装高さが低いため、ANSI/J-STD-005 記載の「No Clean」なタイプ 3 のクリーム・ハンダを推奨します。リフ ロー中には窒素パージも推奨します。システムボードのリフ ロープロファイルは部品を搭載した基板全体の熱質量に依 存するため、QFN 単体でハンダ・プロファイルを規定する ことは現実的ではありません。図 26 はプロファイルのガイ ドラインとして記載しているものであり、実際の製造条件や アプリケーションに応じて変更してください。 サーマルビア 300 ピーク温度：+230 ℃～ +245 ℃ +220 ℃を超えるのは通常 60 秒～ 70 秒 ピーク温度から 5 ℃以内は 30 秒未満に制限 250 TEMPERATURE (°C) サーマルランドの下に 1.0mm ～ 1.2mm ピッチでサーマルビ アを格子状に配置し、内部の銅パターンに接続する必要があ ります。ビアの直径は約 0.3mm ～ 0.33mm で、ビア内部には 約 1.0 オンスの銅メッキを施します。ピッチを狭めてビアを 追加すると放熱性が向上しますが、数を増やすほど、ビア 1 つあたりの効果は減少します。サーマルランドのサイズに対 し実用的な範囲で多くのビアを、基板の設計ルールの許容範 囲内で使用してください。 200 低速ランプ ( 最大 3 ℃ / 秒 ) +100 ℃～ +180 ℃は 90 秒～ 120 秒間ソーク 150 100 ランプレート：+70 ℃～ +90 ℃は 1.5 ℃以下 50 0 0 100 150 200 250 300 350 DURATION (s) 図 26. リフロープロファイル例 インターシルは、www.intersil.com/design/quality/ に記載の品質保証のとおり、 ISO9000 品質システムに基づいて、製品の製造、組み立て、試験を行っています。 インターシルは、製品を販売するにあたって、製品情報のみを提供します。インターシルは、いかなる時点においても、予告なしに、回路設計、ソフ トウェア、仕様を変更する権利を有します。製品を購入されるお客様は、必ず、データシートが最新であることをご確認くださいますようお願いいた します。インターシルは正確かつ信頼に足る情報を提供できるよう努めていますが、その使用に関して、インターシルおよび関連子会社は責を負いま せん。また、その使用に関して、第三者が所有する特許または他の知的所有権の非侵害を保証するものではありません。インターシルおよび関連子会 社が所有する特許の使用権を暗黙的または他の方法によって与えるものではありません。 インターシルの会社概要については www.intersil.com をご覧ください。 14 FN6657.2 2010 年 10 月 21 日 パッケージ寸法図 L15.15x15 15 LEAD QUAD FLAT NO-LEAD PLASTIC PACKAGE (PUNCH QFN) Rev 3, 8/10 23X 1.30 2X 7.70 7x 1.70 4X 1.90 1.80 5.90 15 PIN 1 INDEX AREA 1 1514 13 X4 12 2 3 4 5 6 7 8 0.2 S AB 1.30 12 13 14 15 1 2 3 4 5 6 7 8 3.80 3.10 11 15.0±0.2 15.8±0.2 11 2.10 13.80 9.0 5.0 9 (33x0.4) 15.0±0.2 0.30 6.0000 3.0 4.80 4.60 2.20 上面図 4X 7.90 底面図 5° ALL AROUND 0.2 S 3.5±0.2 0.5 0.05 S S 側面図 NOTE： FN6657.2 2010 年 10 月 21 日 1. 寸法の単位は mm です。 2. 特記のない限り、公差は DECIMAL ±0.05 です。 本体公差は ±0.1mm です。 3. 1 ピンの識別子はオプションですが、表示されている ゾーン内に配置されます。1 ピンの識別子はモールド またはマーキングで示されます。 6.90 2.90 2X 1.125 5.80 21X 1.0 15.8±0.2 2.10 45° 10 0.05 M S AB 33x 0.5 0.90 5.10 1.90 ISL8201M 10 9 11X 0.80 6.18 6.08 5.60 4.80 8.29 6.99 5.52 4.22 5.52 4.30 3.50 3.00 Package Boundary 2.20 8.30 1.70 6.00 0.90 5.10 3.10 0.0 0.40 2.10 0.90 4.87 4.22 3.57 2.92 2.27 1.62 0.97 0.32 0.00 0.33 3.58 2.92 2.28 1.62 0.98 0.32 0.00 0.32 0.98 1.63 2.28 2.93 3.58 4.23 0.98 1.70 2.20 0.90 1.90 1.63 2.28 3.00 4.00 8.30 2.93 4.88 8.30 8.30 6.60 5.90 4.30 2.18 0.00 1.35 1.00 1.60 2.80 4.90 6.60 4.80 3.75 3.40 3.15 1.80 0.30 0.00 0.00 0.60 0.30 3.15 3.60 2.20 3.75 3.70 4.30 2.00 1.40 0.00 0.90 6.60 2.50 6.60 4.30 4.20 4.90 FN6657.2 2010 年 10 月 21 日 4.30 矩形パッド採用のメタルマスク・パターン - 1 8.30 6.72 7.00 1.52 2.18 2.82 3.48 4.12 6.07 0.22 0.88 0.42 0.00 3.02 2.38 3.50 矩形パッド採用のメタルマスク・パターン - 2 6.60 1.20 5.27 4.63 4.15 8.30 5.60 4.60 0.0 1.20 2.20 3.10 5.20 8.31 推奨ランドパターンの例 6.70 4.88 5.53 7.01 ISL8201M 8.30 5.53 7.00 16 0.40 0.0 4.12 3.48 2.82 2.18 1.52 0.88 2.38 0.42 0.00 0.22 4.98 4.32 3.68 3.02 8.29 8.30 6.92 6.28 5.62 8.30 5.60 4.60 1.30 2.30 3.10 3.60 4.40 4.90 5.70 6.20 7.00 8.30 6.10