AK4363VF

ASAHI KASEI
[AK4363]
AK4363
96kHz 24Bit ∆Σ DAC with PLL
概 要
AK4363はSTB,DVD用途に最適なクロック同期回路を内蔵したステレオCMOS D/Aコンバータです。
DAC出力はシングルエンドになっており、帯域外ノイズを取り除くためにアナログフィルタを内蔵して
いますので、外部フィルタを必要としません。内蔵PLLはMPEGビデオシステムの基準クロック27MHz
に同期した多様なサンプリングクロックを生成します。
特 長
o ステレオΔΣDAC
o S/(N+D): 90dB@5V
o DR:
102dB@5V
o S/N:
102dB@5V
o 多様なサンプリング周波数に対応:
16kHz, 22.05kHz, 24kHz （低速）
32kHz, 44.1kHz, 48kHz （標準速）
64kHz, 88.2kHz, 96kHz （2倍速）
o 低ジッタアナログPLL内蔵:
27MHzから多様なマスタクロックを生成
256fs/384fs/512fs/768fs/1024fs/1536fs （低速）
256fs/384fs/512fs/768fs
（標準速）
128fs/192fs/256fs/384fs
（2倍速）
o マスタクロック: PLLモード/外部モード
o データフォーマット: 後詰め/前詰め/I2S
o 各種機能:
ソフトミュート
ディジタルボリューム (256ステップ)
ディジタルディエンファシス(44.1kHz/48kHz/32kHz対応)
o 出力モード: ステレオ,モノラル,反転,ミュート
o 入力レベル: TTL/CMOS
o 出力レベル: 3.0Vpp@5V
o コントロールモード: 3線シリアル/I2Cバス
o 低消費電力: 80mW@5V
o 小型パッケージ: 24ピンVSOP
o 電源電圧: 2.7∼5.5V
o Ta: -40∼85℃
MS0015-J-02
2001/05
-1-
ASAHI KASEI
[AK4363]
n ブロック図
CSN CCLK CDTI
CAD1 CAD0 I2C
MCKI
MCKO
FLT
AVDD
LRCK
BICK
SDTI
Serial Input
Interface
AVSS
PLL &
Clock Generator
VCOM
TTL
DVDD
ATT
8X
Interpolator
∆Σ
Modulator
LPF
AOUTL
ATT
8X
Interpolator
∆Σ
Modulator
LPF
AOUTR
Mixer
DVSS
DZF
PDN
図1. 3線シリアルコントロールモード(I2C = “L”)
CSN
CAD1 CAD0 I2C
SCL
SDA
MCKI
MCKO
FLT
AVDD
LRCK
BICK
SDTI
Serial Input
Interface
AVSS
PLL &
Clock Generator
VCOM
TTL
DVDD
ATT
8X
Interpolator
∆Σ
Modulator
LPF
AOUTL
ATT
8X
Interpolator
∆Σ
Modulator
LPF
AOUTR
Mixer
DVSS
DZF
PDN
図2. I2Cバスコントロールモード(I2C = “H”)
MS0015-J-02
2001/05
-2-
ASAHI KASEI
[AK4363]
n オーダリングガイド
AK4363VF
AKD4363
-40∼+85°C
評価ボード
24pin VSOP
n ピン配置
MCKO
1
24
DZF
NC
2
23
FLT
DVDD
3
22
AVDD
DVSS
4
21
AVSS
MCKI
5
20
VCOM
BICK
6
19
AOUTL
SDTI
7
18
AOUTR
LRCK
8
17
CAD1
PDN
9
16
CAD0
CSN
10
15
I2C
SCL/CCLK
11
14
TTL
SDA/CDTI
12
13
TST
Top
View
MS0015-J-02
2001/05
-3-
ASAHI KASEI
[AK4363]
ピン／機能
No.
1
ピン名称
MCKO
I/O
O
2
NC
-
3
4
5
DVDD
DVSS
MCKI
I
6
7
8
9
BICK
SDTI
LRCK
PDN
I
I
I
I
10
CSN
I
11
13
SCL
CCLK
SDA
CDTI
TST
14
TTL
I
15
I2C
I
16
17
18
19
20
CAD0
CAD1
AOUTR
AOUTL
VCOM
I
I
O
O
O
21
22
23
AVSS
AVDD
FLT
O
24
DZF
O
12
I
I
I/O
I
I
機 能
マスタクロック出力ピン
EXT = “0”: PLLで生成されたクロックが出力されます（PLLモード）。
EXT = “1”: MCKIと同じ周波数のクロックが出力されます（外部モード）。
NCピン
このピンには何も接続しないで下さい。
ディジタル電源ピン, +2.7∼+5.5V
ディジタルグランドピン, 0V
システムクロック入力ピン
EXT = “0”: 27MHz（PLLモード）, EXT = “1”: その他の周波数（外部モード）。
シリアルデータクロック入力ピン
シリアルデータ入力ピン
シリアル入力チャネルクロックピン
パワーダウンピン
このピンを “L”にするとパワーダウン状態になります。
電源投入時は必ず一度リセットを行って下さい。
チップセレクトピン（3線シリアルコントロールモード時）
I2Cバスコントロールモード時はDVDDにつないで下さい。
コントロールクロックピン（I2Cバスモード時）
コントロールクロックピン（3線シリアルコントロールモード時）
コントロールデータ入出力ピン（I2Cバスモード時）
コントロールデータ入力ピン（3線シリアルコントロールモード時）
テストピン
DVSSに接続して下さい。
ディジタル入力レベル選択ピン
“L”: CMOS, “H”: TTL
コントロールモード選択ピン
“L”: 3線シリアル, “H”: I2Cバス
チップアドレス選択 0ピン
チップアドレス選択 1ピン
Rチャネルアナログ出力ピン
Lチャネルアナログ出力ピン
コモン電圧出力ピン, AVDD/2
アナログ信号の基準電圧です。
電源ノイズを除去するために容量の大きいコンデンサを付けて下さい。
アナロググランドピン
アナログ電源ピン
PLL回路のループフィルタ出力ピン
AVSSとの間に抵抗とコンデンサを直列に接続して下さい。
（「システム設計」参照。）
ゼロ入力検出ピン
SDTIに入力されるデータが両チャネル共に8192回連続してゼロの時、また
はRSTN = “0”のとき、“H”になります。
注: 全ての入力ピンはフローティングにしないで下さい。
MS0015-J-02
2001/05
-4-
ASAHI KASEI
[AK4363]
絶対最大定格
(AVSS, DVSS=0V; Note 1)
Parameter
Power Supplies
Analog
Digital
|AVSS-DVSS|
(Note 2)
Input Current (any pins except for supplies)
Analog Input Voltage
Digital Input Voltage
Ambient Temperature
Storage Temperature
Symbol
AVDD
DVDD
∆GND
IIN
VINA
VIND
Ta
Tstg
min
-0.3
-0.3
-0.3
-0.3
-40
-65
max
6.0
6.0
0.3
±10
AVDD+0.3
DVDD+0.3
85
150
Units
V
V
V
mA
V
V
°C
°C
Note:1. 電圧はすべてグランドピンに対する値です。
2. AVSSとDVSSはアナロググランドに接続して下さい。
注意： この値を超えた条件で使用した場合、デバイスを破壊することがあります。
また通常の動作は保証されません。
推奨動作条件
(AVSS, DVSS=0V; Note 1)
Parameter
Power Supplies
3V operation (TTL = “L”)
(Note 3)
Analog
Digital
5V operation (TTL = “H”)
Analog
Digital
Symbol
min
typ
max
Units
AVDD
DVDD
2.7
2.7
3.0
3.0
5.5
3.6 or AVDD
V
V
AVDD
DVDD
4.5
4.5
5.0
5.0
5.5
AVDD
V
V
Note:1. 電圧はすべてグランドピンに対する値です。
3. AVDDとDVDDの立ち上げシーケンスを考える必要はありません。
注意： 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので
十分ご注意下さい。
MS0015-J-02
2001/05
-5-
ASAHI KASEI
[AK4363]
アナログ特性 (fs=44.1kHz)
(Ta=25°C; AVDD,DVDD=5V; fs=44.1kHz; EXT = “1”; FS1-0 = “00”; DFS1-0 = “00”; CKS2-0 = “000”;
DIF2-0 = “101”; Signal Frequency =1kHz; Measurement frequency=20Hz∼20kHz; unless otherwise specified)
Parameter
min
typ
max
Units
Dynamic Characteristics
Resolution
24
Bits
S/(N+D)
AVDD=5V
84
90
dB
AVDD=3V
80
86
dB
DR
(-60dB input, A-weighted)
AVDD=5V
94
102
dB
AVDD=3V
90
97
dB
S/N
(A-weighted)
AVDD=5V
94
102
dB
AVDD=3V
90
97
dB
Interchannel Isolation
90
110
dB
DC Accuracy
Interchannel Gain Mismatch
0.2
0.5
dB
Gain Drift
20
ppm/°C
Output Voltage
AOUT=0.6x(AVDD-AVSS)
AVDD=5V
2.8
3.0
3.2
Vpp
AVDD=3V
1.66
1.8
1.94
Vpp
Load Resistance
(Note 4)
10
kΩ
Load Capacitance
25
pF
Power Supplies
Power Supply Current
Normal Operation (PDN = “H”)
(Note 5)
AVDD
8
12
mA
DVDD
8
16
mA
Power-Down-Mode (PDN = “L”)
AVDD+DVDD
10
100
µA
Note:4. AC負荷。
5. EXT = “0”のとき、AVDDは9mA(typ)です。DVDD=3Vのとき、DVDDは4mAまで下がります。
MS0015-J-02
2001/05
-6-
ASAHI KASEI
[AK4363]
アナログ特性 (fs=96kHz)
(Ta=25°C; AVDD,DVDD=5V; fs=96kHz; EXT = “1”; FS1-0 = “01”; DFS1-0 = “01”; CKS2-0 = “001”;
DIF2-0 = “101”; Signal Frequency =1kHz; Measurement frequency=20Hz∼40kHz; unless otherwise specified)
Parameter
min
typ
max
Units
Dynamic Characteristics
Resolution
24
Bits
S/(N+D)
AVDD=5V
80
86
dB
AVDD=3V
78
84
dB
DR
(-60dB input)
AVDD=5V
88
96
dB
AVDD=3V
84
92
dB
S/N
AVDD=5V
88
96
dB
AVDD=3V
84
92
dB
Interchannel Isolation
90
110
dB
DC Accuracy
Interchannel Gain Mismatch
0.2
0.5
dB
Gain Drift
20
ppm/°C
Output Voltage
AOUT=0.6x(AVDD-AVSS)
AVDD=5V
2.8
3.0
3.2
Vpp
AVDD=3V
1.66
1.8
1.94
Vpp
Load Resistance
(Note 4)
10
kΩ
Load Capacitance
25
pF
Power Supplies
Power Supply Current
Normal Operation (PDN = “H”)
(Note 6)
AVDD
8
12
mA
DVDD
13
26
mA
Power-Down-Mode (PDN = “L”)
AVDD+DVDD
10
100
µA
Note:4. AC負荷。
6. EXT = “0”のとき、AVDDは9mA(typ)です。DVDD=3Vのとき、DVDDは7mAまで下がります。
MS0015-J-02
2001/05
-7-
ASAHI KASEI
[AK4363]
フィルタ特性 (fs=44.1kHz)
(Ta=25°C; AVDD,DVDD=2.7∼5.5V; fs=44.1kHz; DEM=OFF)
Parameter
Symbol
min
Digital Filter (Decimation LPF)
Passband
(Note 7)
-0.02dB
PB
0
-6.0dB
Stopband
(Note 7)
SB
24.1
Passband Ripple
PR
Stopband Attenuation
SA
54
Group Delay
(Note 8)
GD
Digital Filter + Analog Filter
FR
Frequency Response:
0∼20.0kHz
typ
max
Units
22.05
20.0
-
20.1
-
kHz
kHz
kHz
dB
dB
1/fs
±0.2
-
dB
±0.02
Note:7. 通過域と阻止域はfsに比例します。
例えば、PB=0.4535*fs(@±0.01dB), SB=0.546*fs.
8. ディジタルフィルタによる演算遅延で、両チャネルの24ビットデータがDACの入力レジスタにセッ
トされてからアナログ信号が出力されるまでの時間です。
フィルタ特性 (fs=96kHz)
(Ta=25°C; AVDD,DVDD=2.7∼5.5V; fs=96kHz; DEM=OFF)
Parameter
Symbol
min
Digital Filter (Decimation LPF)
Passband
(Note 7)
-0.02dB
PB
0
-6.0dB
Stopband
(Note 7)
SB
52.5
Passband Ripple
PR
Stopband Attenuation
SA
54
Group Delay
(Note 8)
GD
Digital Filter + Analog Filter
FR
Frequency Response:
0∼20.0kHz
40.0kHz
typ
max
Units
48.0
43.5
-
20.1
-
kHz
kHz
kHz
dB
dB
1/fs
±0.2
±0.2
-
dB
dB
±0.02
Note:7. 通過域と阻止域はfsに比例します。
例えば、PB=0.4535*fs(@±0.01dB), SB=0.546*fs.
8. ディジタルフィルタによる演算遅延で、両チャネルの24ビットデータがDACの入力レジスタにセッ
トされてからアナログ信号が出力されるまでの時間です。
MS0015-J-02
2001/05
-8-
ASAHI KASEI
[AK4363]
DC特性 (CMOSレベル入力)
(Ta=25°C; AVDD=2.7∼5.5V; DVDD=2.7∼3.6V; TTL = “L”)
Parameter
Symbol
min
High-Level input voltage
VIH
0.7xDVDD
Low-Level input voltage
VIL
High-Level Output Voltage
(MCKO pins:
Iout=-100µA)
VOH
DVDD-0.5
(DZF pin:
Iout=-100µA) VOH
AVDD-0.5
Low-Level Output Voltage
(MCKO, DZF pins:
Iout= 100µA)
VOL
(SDA pin:
Iout= 3mA)
VOL
Input leakage current
Iin
-
DC特性 (TTLレベル入力; TTLピンを除く)
(Ta=25°C; AVDD,DVDD=4.5∼5.5V; TTL = “H”)
Parameter
Symbol
min
High-Level input voltage
(TTL pin) VIH
0.7xDVDD
(All pins except for TTL pin) VIH
2.2
Low-Level input voltage
(TTL pin) VIL
(All pins except for TTL pin) VIL
High-Level Output Voltage
(MCKO pins:
Iout=-100µA)
VOH
DVDD-0.5
(DZF pin:
Iout=-100µA) VOH
AVDD-0.5
Low-Level Output Voltage
(MCKO, DZF pins:
Iout= 100µA)
VOL
(SDA pin:
Iout= 3mA)
VOL
Input leakage current
Iin
-
MS0015-J-02
typ
-
max
Units
V
0.3xDVDD
V
-
-
V
V
-
0.5
0.4
±10
V
V
µA
typ
-
max
Units
V
V
0.3xDVDD
V
0.8
V
-
-
V
V
-
0.5
0.4
±10
V
V
µA
2001/05
-9-
ASAHI KASEI
[AK4363]
スイッチング特性
(Ta=25°C; AVDD, DVDD=2.7∼5.5V; CL=20pF)
Parameter
27MHz Input (PLL mode):
Frequency
Pulse Width Low
Pulse Width High
Master Clock Input (External mode):
Frequency
128fs/256fs/512fs/1024fs
192fs/384fs/768fs/1536fs
Duty Cycle
MCKO Output (PLL mode):
Frequency
Duty Cycle
Rise time (20% to 80% DVDD)
Fall time (80% to 20% DVDD)
LRCK:
(Note 9)
Frequency
Half Speed Mode
(DFS1-0 = “11”)
Normal Speed Mode (DFS1-0 = “00”)
Double Speed Mode (DFS1-0 = “01”)
Duty Cycle
Serial Interface Timing:
BICK Period
Half Speed Mode
Normal Speed Mode
Double Speed Mode
BICK Pulse Width Low
BICK Pulse Width High
BICK “↑” to LRCK Edge
(Note 10)
LRCK Edge to BICK “↑”
(Note 10)
SDTI Hold Time
SDTI Setup Time
Power-down & Reset Timing
PDN Pulse Width
(Note 11)
Symbol
min
f27M
t27ML
t27MH
14
14
fCLK
fCLK
dCLK
4.096
6.144
40
24.576
36.864
60
MHz
MHz
%
fMCKO
dMCKO
trMCKO
tfMCKO
4.096
40
36.864
60
MHz
%
ns
ns
24
48
96
55
kHz
kHz
kHz
%
fsh
fsn
fsd
Duty
typ
max
27
MHz
ns
ns
2
2
16
32
64
45
Units
tBCK
tBCK
tBCK
tBCKL
tBCKH
tBLR
tLRB
tSDH
tSDS
1/128fs
1/128fs
1/64fs
70
70
40
40
40
40
ns
ns
ns
ns
ns
ns
ns
ns
ns
tPDW
150
ns
Note: 9. サンプリングスピード (DFS0-1)を切り替えた場合はPDNピンまたはRSTNビットでリセットして下
さい。
10. この規格値はLRCKのエッジとBICKの立ち上がりエッジが重ならないように規定しています。
11. 電源投入時はPDNピンを “L”から “H”にすることでリセットがかかります。
CKS0-2またはDFS0-1を切り替えた場合はPDNピンまたはRSTNビットでリセットして下さい。
MS0015-J-02
2001/05
- 10 -
ASAHI KASEI
[AK4363]
Parameter
Control Interface Timing (3-wire Serial mode):
CCLK Period
CCLK Pulse Width Low
Pulse Width High
CDTI Setup Time
CDTI Hold Time
CSN “H” Time
CSN “↓” to CCLK “↑”
CCLK “↑” to CSN “↑”
Control Interface Timing (I2C Bus mode):
SCL Clock Frequency
Bus Free Time Between Transmissions
Start Condition Hold Time (prior to first clock pulse)
Clock Low Time
Clock High Time
Setup Time for Repeated Start Condition
SDA Hold Time from SCL Falling
(Note 12)
SDA Setup Time from SCL Rising
Rise Time of Both SDA and SCL Lines
Fall Time of Both SDA and SCL Lines
Setup Time for Stop Condition
Pulse Width of Spike Noise suppressed by Input Filter
Symbol
min
tCCK
tCCKL
tCCKH
tCDS
tCDH
tCSW
tCSS
tCSH
200
80
80
40
40
150
50
50
fSCL
tBUF
tHD:STA
tLOW
tHIGH
tSU:STA
tHD:DAT
tSU:DAT
tR
tF
tSU:STO
tSP
4.7
4.0
4.7
4.0
4.7
0
0.25
4.0
0
typ
max
Units
ns
ns
ns
ns
ns
ns
ns
ns
100
1.0
0.3
50
kHz
µs
µs
µs
µs
µs
µs
µs
µs
µs
µs
ns
Note:12. 装置は、SCLの立ち下がりエッジの未定義領域を埋めるために、SCL信号のVIHmin.で
SDA信号用に最低300nsのホールド時間を内部的に提供する必要があります。
MS0015-J-02
2001/05
- 11 -
ASAHI KASEI
[AK4363]
n タイミング波形
1/f27M
VIH
27M
VIL
t27MH
t27ML
1/fCLK
VIH
MCKI
VIL
tCLKH
tCLKL
dCLK=tCLKH*fCLK*100
=tCLKL*fCLK*100
1/fMCKO
MCKO
50%DVDD
1/fs
VIH
LRCK
VIL
1/fBCK
VIH
BICK
VIL
tBCKH
tBCKL
クロックタイミング
VIH
LRCK
VIL
tBLR
tLRB
VIH
BICK
VIL
tSDS
tSDH
VIH
SDTI
VIL
シリアルインタフェースタイミング
tPDW
PDN
VIL
パワーダウン＆リセットタイミング
MS0015-J-02
2001/05
- 12 -
ASAHI KASEI
[AK4363]
VIH
CSN
VIL
tCSS
tCCKL tCCKH
VIH
CCLK
VIL
tCDS
CDTI
C1
tCDH
C0
R/W
VIH
A4
VIL
WRITEコマンド入力タイミング（3線シリアルモード）
tCSW
VIH
CSN
VIL
tCSH
VIH
CCLK
VIL
CDTI
D3
D2
D1
VIH
D0
VIL
WRITEデータ入力タイミング（3線シリアルモード）
VIH
SDA
VIL
tLOW
tBUF
tR
tHIGH
tF
tSP
VIH
SCL
VIL
tHD:STA
Stop
Start
tHD:DAT
tSU:DAT
tSU:STA
tSU:STO
Start
Stop
I2Cバスモードタイミング
MS0015-J-02
2001/05
- 13 -
ASAHI KASEI
[AK4363]
動作説明
n システムクロック
1) PLLモード (EXT = “0”)
内蔵の高精度アナログPLLが27MHz基準クロックからMCKOを生成します。MCKO周波数は表1∼3で示され
るようにCKS2-0, DFS1-0, FS1-0の各ビットで選択できます。
PLLのロック時間は、MCKO周波数が変更されたときまたは外部モードからPLLモードに切り替えたときは
20ms、電源投入時に27MHzシステムクロックが安定してからは100msです。PLLアンロック時は出力ノイズ
を抑えるためシリアル入力データは強制的に内部で “0”にされます。27MHzクロックが入力されないとき、
内部VCO周波数は最小値に設定されます。
LRCK入力はMCKOに同期する必要はありますが、位相を合わせる必要はありません。電源投入時、内部タ
イミングはLRCK入力で同期が取られます。
動作中にCKS2-0, DFS1-0, FS1-0ビットでMCKO周波数を変更した場合はPDNピンを “L”にするかRSTNビッ
トを “0”にしてリセットをかけてください。リセット解除されるとPLLがロックするまでDAC入力データは
“0”にされます。
2) 外部モード (EXT = “1”)
EXTビットを “1”に設定すると、マスタクロックはMCKIピンから入力できます。この場合MCKOの周波数は
MCKIと同じで、FS1-0ビットを切り替える必要はありません。必要なクロックは、MCKI, LRCK, BICKです。
MCKIとLRCKは同期する必要はありますが位相を合わせる必要はありません。MCKIはインターポレーショ
ンフィルタとΔΣ変調器に使用されます。MCKIの周波数はCKS0-2で設定され、DFS0-1で低速モード、通常
速モード及び2倍速モードを選択します（表2）。
またこの時内部VCOはパワーダウンするので、動作時（PDN = “H”）は、各外部クロック（MCKI,BICK,LRCK）
を止めてはいけません。これらのクロックが供給されない場合、内部にダイナミックなロジックを使用して
いるため、過電流が流れ、動作が異常になる可能性があります。クロックを止める場合はパワーダウン状態
（PDN = “L”）にして下さい。電源ON等のリセット解除時（PDN=”↑”）は、MCKI,LRCKが入力されるまで
パワーダウン状態です。
動作中にCKS2-0, DFS1-0の各ビットでMCKO周波数を変更した場合はPDNピンを “L”にするかRSTNビット
を “0”にしてリセットをかけてください。
DFS1-0
“11
“00”
“01”
(Half speed)
(Normal speed) (Double speed)
1
0
16
32
64
0
0
22.05
88.2
44.1
0
1
24
48
96
表1. サンプリング周波数[kHz] (FS1-0 = “11”, DFS1-0 = “10”: 未規定)
FS1
FS0
MS0015-J-02
default (DFS1-0 = “00”)
2001/05
- 14 -
ASAHI KASEI
[AK4363]
CKS2
CKS1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
fs [kHz]
16
32
64
22.05
44.1
88.2
24
48
96
Mode
Half
Normal
Double
Half
Normal
Double
Half
Normal
Double
DFS1-0
“11”
“00”
“01”
(Half speed)
(Normal speed) (Double speed)
0
512fs
128fs
256fs
1
256fs
256fs
256fs
0
768fs
384fs
192fs
1
384fs
384fs
384fs
0
1024fs
512fs
256fs
1
512fs
512fs
N/A
0
1536fs
768fs
384fs
1
768fs
768fs
N/A
表2. システムクロック (DFS1-0 = “10”: 未規定)
CKS0
128fs
8.1920
11.2896
12.2880
192fs
256fs
384fs
512fs
4.0960
6.1440
8.1920
8.1920
12.2880
16.3840
12.2880
16.3840
24.5760
5.6448
8.4672
11.2896
11.2896
16.9344
22.5792
16.9344
22.5792
33.8688
6.1440
9.2160
12.2880
12.2880
18.4320
24.5760
18.4320
24.5760
36.8640
表3. システムクロック例 [MHz]
768fs
12.2880
24.5760
16.9344
33.8688
18.4320
36.8640
-
default (DFS1-0 = “00”)
1024fs
16.3840
22.5792
24.5760
-
1536fs
24.5760
33.8688
36.8640
-
n オーディオインタフェースフォーマット
オーディオデータはBICKとLRCKを使ってSDTIピンから入力されます。6種類のデータフォーマット（表4）
がDIF2-0ビットで選択できます。全モードともMSBファースト、2’sコンプリメントのデータフォーマットで
BICKの立ち上がりでラッチされます。Mode4を20bit, 18bit, 16bitで使った場合はデータのないLSBには “0” を
入力して下さい。
Mode
0
1
2
3
4
5
6
7
DIF2
0
0
0
0
1
1
1
1
DIF1 DIF0
SDTI
L/R
0
0
16bit, LSB justified
H/L
0
1
18bit, LSB justified
H/L
1
0
20bit, LSB justified
H/L
1
1
24bit, LSB justified
H/L
0
0
24bit, MSB justified H/L
0
1
I2 S
L/H
1
0
Reserved
1
1
Reserved
表4. オーディオデータフォーマット
MS0015-J-02
BICK
≥32fs
≥36fs
≥40fs
≥48fs
≥48fs
≥48fs
default
2001/05
- 15 -
ASAHI KASEI
[AK4363]
LRCK
0
1
10
11
12
13
14
15
0
1
10
11
12
13
14
15
0
1
BICK
(32fs)
SDTI
Mode 0
15
14
6
1
0
5
14
3
4
15
2
16
1
17
0
31
15
0
14
6
5
14
1
4
15
3
16
2
1
17
0
31
15
0
14
1
BICK
(64fs)
SDTI
Mode 0
Don’t care
15
14
0
Don’t care
15
14
0
Don’t care
15
14
0
15
14
0
15:MSB, 0:LSB
SDTI
Mode 1
Don’t care
17
16
17
16
17:MSB, 0:LSB
0
1
7
8
11
12
31
0
1
7
8
11
12
31
0
1
BICK
(64fs)
SDTI
Mode 2
Don’t care
SDTI
Mode 3
Don’t care
19
0
Don’t care
19
0
Don’t care
19
0
19
0
19:MSB, 0:LSB
23
20
23
20
23:MSB, 0:LSB
Lch Data
Rch Data
図3. Mode 0-3 タイミング
LRCK
0
1
2
22
23
24
30
31
0
1
2
22
23
24
30
31
0
1
BICK
(64fs)
SDTI
23
22
1
0
Don’t care
23
22
1
0
Don’t care
23
22
23:MSB, 0:LSB
Lch Data
Rch Data
図4. Mode 4 タイミング
MS0015-J-02
2001/05
- 16 -
ASAHI KASEI
[AK4363]
LRCK
0
1
2
3
24
23
25
31
0
1
2
3
23
24
25
31
0
1
BICK
(64fs)
SDTI
23
22
1
0
Don’t care
23
22
1
0
Don’t care
23
23:MSB, 0:LSB
Lch Data
Rch Data
図5. Mode 5 タイミング
n ディエンファシスフィルタ
IIRフィルタによる3周波数（32kHz,44.1kHz,48kHz）対応のディエンファシスフィルタ（50/15µs特性）を内蔵
しています。設定はレジスタから行います。低速および2倍速モード（DFS0=DFS1=0以外）ではディエンフ
ァシスフィルタは常にOFFです。
DEM1 DEM0 De-emphasis
0
0
44.1kHz
0
1
OFF
default
1
0
48kHz
1
1
32kHz
表5. ディエンファシスフィルタとDEM1-0 (DFS1-0 = “00”の時)
DFS1 DFS0
De-emphasis
0
0
default
表5参照
0
1
OFF
1
0
OFF
1
1
OFF
表6. ディエンファシスフィルタとDFS1-0
MS0015-J-02
2001/05
- 17 -
ASAHI KASEI
[AK4363]
n ゼロ検出機能
入力データが両チャネルともに8192回連続して “0”の場合、DZFピンが “H”になります。その後入力データ
が “0”でなくなるとすぐにDZFピンは “L”になります。RSTNビットが “0”になるとDZFピンは “H”になり、
RSTNビットが “1”に戻ると、その4∼5/fs後にDZFピンが “L”になります。
n ソフトミュート機能
ソフトミュートはディジタル的に実行されます。SMUTEビットを “1”にすると1024LRCKサイクルで入力デ
ータが-∞(“0”)までアテネーションされます。SMUTEビットを “0”にすると、-∞状態が解除され、-∞から
1024LRCKサイクルで0dBまで復帰します。ソフトミュート開始後、1024LRCKサイクル以内に解除されると
アテネーションが中断され、同じサイクルで0dBまで復帰します。ソフトミュート機能は信号を止めずに信
号源を切り替える場合などに有効です。
SMUTE bit
0dB
1024/fs
(1)
1024/fs
(3)
Attenuation
-∞
GD
(2)
GD
AOUT
DZF pin
(4)
8192/fs
注:
(1) 1024LRCKサイクル(1024/fs)で入力データが-∞(“0”)までアテネーションされます。
(2) ディジタル入力に対するアナログ出力は群遅延(GD)を持ちます。
(3) ソフトミュート開始後、1024LRCKサイクル以内に解除されるとアテネーションが中断され、
同じサイクルで0dBまで復帰します。
(4)入力データが両チャネルともに8192回連続して “0”の場合、DZFピンは “H”になります。
その後入力データが “0”でなくなると、DZFピンはすぐに “L”になります。
図6. ソフトミュート機能とゼロ検出機能
MS0015-J-02
2001/05
- 18 -
ASAHI KASEI
[AK4363]
n パワーダウン
AK4363はPDNピンを “L”にすることでパワーダウンできます。この時同時にディジタルフィルタもリセット
されます。また内部のレジスタも初期化されます。このリセットは電源投入時に必ず一度行って下さい。PDN
のエッジで異音が出力されます。これが問題になる場合は、アナログ出力を外部でミュートして下さい。
PDN
Internal
State
Normal Operation
Power-down
D/A In
(Digital)
Normal Operation
“0” data
GD
D/A Out
(Analog)
(1)
GD
(3)
(2)
(3)
(1)
(4)
Clock In
Don’t care
MCKI, LRCK, BICK
DZF
External
MUTE
(6)
(5)
Mute ON
注:
(1) ディジタル入力に対するアナログ出力は群遅延(GD)を持ちます。
(2) パワーダウン時アナログ出力はHi-Zです。
(3) PDN 信号のエッジ(“↓ ↑”)でクリックノイズが出力されます。このノイズはデータが “0”の場合でも出
力されます。
(4) パワーダウン状態(PDN = “L”)では各クロック入力(MCKI, BICK, LRCK) を止めることができます。
(5) クリックノイズ(3) が問題になる場合はアナログ出力を外部でミュートして下さい。タイミング例を示
します。
(6) パワーダウン状態(PDN= “L”)では、全チャネルのDZFピンは “L”になります。
図7. パワーダウン／アップ時タイミング例
MS0015-J-02
2001/05
- 19 -
ASAHI KASEI
[AK4363]
n リセット
RSTNビットを “0”にすると、DACはパワーダウンしますが、内部レジスタは初期化されません。この時アナ
ログ出力はVCOM電圧になり、DZFピンは “H”になります。図8にRSTNビットによるリセットシーケンスを
示します。
RSTN bit
2~3/fs (6)
Internal
RSTN bit
Internal
State
Normal Operation
D/A In
(Digital)
“0” data
(1)
D/A Out
(Analog)
Normal Operation
Digital Block Power-down
GD
GD
(3)
(2)
(3)
(1)
(4)
Clock In
Don’t care
MCKI,LRCK,BICK
2/fs(5)
DZF
注:
(1) ディジタル入力に対するアナログ出力は群遅延(GD)を持ちます。
(2) RSTN = “0”時アナログ出力はVCOM電圧です。
(3) 内部RSTN信号の変化点(“↓ ↑”)でクリックノイズが出力されます。このノイズはデータが “0”の場合で
も出力されます。
(4) リセット状態 (RSTN = “0”)では各クロック入力(MCKI, BICK, LRCK)を止めることができます。
(5) 全チャネルのDZFピンはRSTNビットが “0”になると “H”になり、RSTNビットが “1”になってから4 ~ 5/fs
後 “L”になります。
(6) RSTNビットを書き込んでから内部RSTN信号が変化するまでの立ち上がり時に2 ~ 3/fsかかります。
図8. リセットシーケンス例
MS0015-J-02
2001/05
- 20 -
ASAHI KASEI
[AK4363]
n シリアルコントロールインタフェース
AK4363の各機能はレジスタで設定できます。コントロールモードは2種類あります。チップアドレスは
CAD0,CAD1ピンの設定で決定されます。PDNピンを “L”にすると内部レジスタ値は初期化されます。RSTN
ビットに “0”を書き込むと内部タイミング回路がリセットされます。但し、この時レジスタの内容は初期化
されません。
(1) 3線シリアルコントロールモード (I2C = “L”)
レジスタ設定は3線式シリアルI/Fピン: CSN, CCLK, CDTIで書き込みを行います。I/F上のデータはChip
address(2bits, CAD0/1), Read/Write(1bit, “1”固定; Write only), Register address(MSB first, 5bits), Control
data(MSB first, 8bits)で構成されます。データはCCLKの立ち上がりエッジで取り込みます。データの書
き込みはCSNの立ち上がりエッジで有効になります。CCLKのクロックスピードは5MHz(max)です。ア
クセスしないときCSNとCCLKは “H”に固定して下さい。
CSN
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
CCLK
CDTI
C1 C0 R/W A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0
C1-C0: Chip Address (C1=CAD1, C0=CAD0)
R/W:
Read/Write (Fixed to “1” : Write only)
A4-A0: Register Address
D7-D0: Control Data
(2) I2Cバスコントロールモード (I2C = “H”)
レジスタ設定はI2CバスI/Fピン: SCLで書き込みを行います。I/F上のデータはChip address(2bits, CAD0/1),
Read/Write(1bit, Fixed to “0”; Write only), Register address(MSB first, 5bits), Control data(MSB first, 8bits)で構
成されます。データはSCLの立ち上がりエッジで取り込まれ、SCLの立ち下がりエッジで出力されます。
データの書き込みはSCL = “H”でのSDA立ち上がりエッジで有効になります。SCLのクロックスピード
は100kHz(max)です。I2CバスコントロールモードではCSNはDVDDに接続して下さい。AK4363はアドレ
スのオートインクリメント機能はサポートしません。
R/W ACK
SDA
0
0
1
0
0 C1 C0
ACK
0
0
0 A4 A3 A2 A1 A0
ACK
D7 D6 D5 D4 D3 D2 D1 D0
SCL
Stop
Start
C1-C0: Chip Address (C1=CAD1, C0=CAD0)
R/W:
Read/Write (Fixed to “0” : Write only)
A4-A0: Register Address
D7-D0: Control Data
ACK:
Acknowledge
*PDN = “L”時、およびマスタクロックが供給されていない時は、コントロールレジスタへの書き込みはでき
ません。
MS0015-J-02
2001/05
- 21 -
ASAHI KASEI
[AK4363]
n レジスタマップ
Addr
00H
01H
02H
03H
04H
Register Name
Control 1
Control 2
Control 3
Lch ATT
Rch ATT
D7
0
FS1
PL3
ATT7
ATT7
D6
0
FS0
PL2
ATT6
ATT6
D5
0
DFS1
PL1
ATT5
ATT5
D4
EXT
DFS0
PL0
ATT4
ATT4
D3
DIF2
CKS2
DEM1
ATT3
ATT3
D2
DIF1
CKS1
DEM0
ATT2
ATT2
D1
DIF0
CKS0
ATC
ATT1
ATT1
D0
RSTN
RSTN
SMUTE
ATT0
ATT0
注: アドレス05Hから1FHまでは書き込み不可です。
PDNピンを “L”にすると、レジスタ値は初期化されます。
RSTNビットを “0”にすると、内部のタイミングがリセットされ、DZFピンは “H”になります。但し、レ
ジスタ値は初期化されません。
MS0015-J-02
2001/05
- 22 -
ASAHI KASEI
[AK4363]
n 詳細説明
Addr
00H
Register Name
Control 1
Default
D7
0
0
D6
0
0
D5
0
0
D4
EXT
0
D3
DIF2
1
D2
DIF1
0
D1
DIF0
1
D0
RSTN
1
RSTN: 内部タイミングリセット
0: リセット。全チャネルのDZFピンは “H”になりますが、レジスタ値は初期化されません。
1: 通常動作。
DIF2-0,EXT,CKS2-0,DFS1-0,FS1-0を切り替えた場合、PDNピンかRSTNビットでリセットして
下さい。この時異音が生じます。
DIF2-0: オーディオデータインタフェースモード選択（表4）
初期値: “101”, Mode 5
EXT: マスタクロック選択
0: PLLモード（27MHzクロック入力）
1: 外部クロックモード。内部VCOはパワーダウンします。
Addr
01H
Register Name
Control 2
Default
D7
FS1
0
D6
FS0
0
D5
DFS1
0
D4
DFS0
0
D3
CKS2
0
D2
CKS1
0
D1
CKS0
0
D0
RSTN
1
RSTN: 内部タイミングリセット
0: リセット。全チャネルのDZFピンは “H”になりますが、レジスタ値は初期化されません。
1: 通常動作。
DIF2-0,EXT,CKS2-0,DFS1-0,FS1-0を切り替えた場合、PDNピンかRSTNビットでリセットして
下さい。この時異音が生じます。
CKS2-0: マスタクロック周波数選択（表2）
初期値: “000”
DFS1-0: 低速/標準速/2倍速選択（表1,2）、ディエンファシス応答選択（表6）
初期値: “00”
FS1-0: サンプリング周波数モード選択（表1）
初期値: “00”
MS0015-J-02
2001/05
- 23 -
ASAHI KASEI
Addr
02H
[AK4363]
Register Name
Control 3
Default
D7
PL3
1
D6
PL2
0
D5
PL1
0
D4
PL0
1
D3
DEM1
0
D2
DEM0
1
D1
ATC
0
D0
SMUTE
0
SMUTE: ソフトミュート機能有効
0: 通常動作
1: DAC出力がソフトミュートされます。
ATC: アテネーションコントロール
0: 各チャネル独立に設定されます。
1: Addr=03Hに書き込まれたアテネーションデータが両チャネル共通にセットされます。
DEM1-0:ディエンファシス応答コントロール（表5,6）
初期値: “01”, OFF
PL3-0: ミキシングモード
PL3 PL2 PL1
0
0
0
0
0
0
0
0
1
0
0
1
0
1
0
0
1
0
0
1
1
0
1
1
1
0
0
1
0
0
1
0
1
1
0
1
1
1
0
1
1
0
1
1
1
1
1
1
STEREO:
REVERSE:
MONO:
MUTE:
PL0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
Lch Output
Rch Output
MUTE
MUTE
MUTE
R
MUTE
L
MUTE
(L+R)/2
R
MUTE
R
R
R
L
R
(L+R)/2
L
MUTE
L
R
L
L
L
(L+R)/2
(L+R)/2
MUTE
(L+R)/2
R
(L+R)/2
L
(L+R)/2
(L+R)/2
表7. 出力モード
Note
MUTE
REVERSE
STEREO
default
MONO
L/R出力（通常のステレオ出力）
L/R反転
モノラル
ソフトミュート
MS0015-J-02
2001/05
- 24 -
ASAHI KASEI
Addr
03H
04H
Register Name
Lch ATT
Rch ATT
Default
[AK4363]
D7
ATT7
ATT7
1
D6
ATT6
ATT6
1
D5
ATT5
ATT5
1
D4
ATT4
ATT4
1
D3
ATT3
ATT3
1
D2
ATT2
ATT2
1
D1
ATT1
ATT1
1
D0
ATT0
ATT0
1
減衰量の計算式: ATT = 20 x Log10 (Binary level / 255) [dB]
FFH: 0dB
:
01H: -48.1dB
00H: Mute
ATT値間の遷移はソフトミュート動作と同じです。現在値がATT1で新たにATT2が設定された場合、
ATT1からATT2へソフトミュートと同じ動作で近づいていきます。ATT2になる前に新たにATT3が設
定された場合はその時点のレベルからATT3の値に近づいていきます。
ソフトミュートのサイクルタイム: Ts=1024/fs
ATT7-0はPDNピンを “L”にすると一旦00Hになり、 “H”に戻すとTsの間にFFHへソフト遷移動作しま
す。ATT7-0はRSTNビットを “0”にすると一旦00Hになり、 “1”に戻すと設定値へソフト遷移動作しま
す。ディジタルアテネータ機能はソフトミュート機能とは独立に動作します。
MS0015-J-02
2001/05
- 25 -
ASAHI KASEI
[AK4363]
システム設計
図9はシステム接続例です。具体的な回路と測定例については評価用ボード（AKD4363）を参照して下さい。
条件: AVDD=DVDD=5V(TTL mode), PLL mode, I2C mode, Chip Address = “00”
Analog 5V
5
1
MCKO
DZF
24
2
NC
FLT
23
5.1k (Note)
10u 0.1u
27MHz
Decoder
Reset
+
3
DVDD
AVDD
22
4
DVSS
AVSS
21
5
MCKI
VCOM
20
6
BICK
AOUTL
19
7
SDTI
8
LRCK
9
10
0.22u
0.1u 10u
AK4363
AOUTR
18
CAD1
17
PDN
CAD0
16
CSN
I2C
15
Top View
+
+
0.1u 10u
+
10u
Lch MUTE
Lch
MUT
Out
Rch MUTE
Rch
MUT
Out
220
27k
+
10u
220
27k
11
SCL
TTL
14
12
SDA
TST
13
uP
System Ground
Analog Ground
図9. システム接続例
Note:低域特性（1kHz付近）の歪みが悪い場合は10kΩに変更することで改善できます。
但しその場合は高域特性が劣化します。
MS0015-J-02
2001/05
- 26 -
ASAHI KASEI
[AK4363]
Digital Ground
Analog Ground
System
Controller
1
MCKO
DZF
24
2
NC
FLT
23
3
DVDD
AVDD
22
4
DVSS
AVSS
21
5
MCKI
VCOM
20
6
BICK
AOUTL
19
7
SDTI
AOUTR
18
8
LRCK
CAD1
17
9
PDN
CAD0
16
10
CSN
I2C
15
11
SCL
TTL
14
12
SDA
TST
13
AK4363
図10. グランドレイアウト
注: AVSSと DVSSはアナロググランドに接続して下さい。
1. グランドと電源のデカップリング
電源とグランドの取り方には十分注意して下さい。通常AVDDとDVDDにはシステムのアナログ電源を供給
します。AVDDとDVDDが別電源で供給される場合は、電源立ち上げシーケンスを考える必要はありません。
AVSSとDVSSはアナロググランドに接続して下さい。システムのグランドはアナログとディジタルで分けて配線
し、PCボード上の電源に近いところで接続して下さい。小容量のデカップリングコンデンサはなるべく電源
ピンの近くに接続して下さい。
2. 基準電圧入力
AVDDピンとAVSSピンに入力される電圧の差がアナログ出力レンジを設定します。VCOMはAVDD/2電圧を
出力しており、アナログ信号のコモン電圧として使われます。このピンには高周波ノイズを除去するために
10µF程度の電解コンデンサと並列に0.1µFのセラミックコンデンサをAVSSとの間に接続して下さい。特にセ
ラミックコンデンサはピンに出来るだけ近づけて接続して下さい。VCOMピンから電流を取ってはいけませ
ん。また、ディジタル信号、特にクロック信号は変調器へのカップリングを避けるためVCOMから出来るだ
け離して下さい。
3. アナログ出力
DAC出力はシングルエンド出力になっており、出力レンジはVCOM電圧を中心に0.6x(AVDD-AVSS) Vpp(typ)
です。内蔵のΔΣ変調器が発生する帯域外ノイズ（シェーピングノイズ）は内蔵のスイッチトキャパシタフ
ィルタ（SCF）と連続フィルタ（CTF）で減衰されます。入力コードのフォーマットは2’sコンプリメント（2
の補数）で、7FFFFFH(@24bit)に対しては正のフルスケール、800000H(@24bit)に対しては負のフルスケール、
000000H(@24bit)での理想値は0Vが出力されます。
MS0015-J-02
2001/05
- 27 -
ASAHI KASEI
[AK4363]
パッケージ
24pin VSOP (Unit: mm)
1.25±0.2
*7.8±0.15
13
A
7.6±0.2
*5.6±0.2
24
12
1
0.22±0.1
0.65
0.15±0.05
0.1±0.1
0.5±0.2
Detail A
Seating Plane
0.10
NOTE: Dimension "*" does not include mold flash.
0-10°
n 材質・メッキ仕様
パッケージ材質:
リードフレーム材質:
リードフレーム処理:
エポキシ系樹脂
銅
半田メッキ
MS0015-J-02
2001/05
- 28 -
ASAHI KASEI
[AK4363]
マーキング
AKM
AK4363VF
AAXXXX
Contents of AAXXXX
AA:
Lot#
XXXX: Date Code
重要な注意事項
• 本書に記載された製品、及び、製品の仕様につきましては、製品改善のために予告なく変更することがあり
ます。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであることを弊社営業担当、あ
るいは弊社特約店営業担当にご確認下さい。
• 本書に掲載された情報・図面の使用に起因した第三者の所有する特許権、工業所有権、その他の権利に対す
る侵害につきましては、当社はその責任を負うものではありませんので、ご了承下さい。
• 本書記載製品が、外国為替及び、外国貿易管理法に定める戦略物資
(役務を含む)に該当する場合、輸出する際
に同法に基づく輸出許可が必要です。
• 医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置
・機器の故障や動作不良が、直接
または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極めて高い信頼
性を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表取締役の書面による同意をお取り下
さい。
• この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害等の責任
を一切負うものではありませんのでご了承下さい。
• お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用から損害等
。
が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい
MS0015-J-02
2001/05
- 29 -