ASAHI KASEI [AKD4388A-SA] AKD4388A-SA AK4388A評価ボードRev.0 概 要 AKD4388A-SAは、AK4388A（192kHz sampling 24BitΔΣDAC）の評価用ボードです。AK4388Aからのアナ ログ出力を加算するLPF回路を内蔵し、ディジタルオーディオインタフェースを使って、簡単に音質の評価 をすることができます。 オーダリングガイド AKD4388A-SA --- AK4388A評価用ボード 機 能 アナログ出力LPF回路内蔵 デジタルオーディオインターフェース(AK4113)を装備 +15V +5V +3.3V GND -15V +5V Reg Reg DIR Lch COAX In 2nd Order AK4113 Opt In AK4388A LPF PORT1 Control Data Rch PORT2 EXT Figure 1. AKD4388A-SAブロック図(* 回路図は文末に添付。) ・音質評価時はCOAXを推奨します。 <KM095600> 2008/06 -1- ASAHI KASEI [AKD4388A-SA] 操作手順 1) 電源の配線(｢その他のジャンパ設定｣を参照して下さい。) 名称 色 電圧 +15V 緑 +12∼+15V -15V +5V GND 青 赤 黒 -12∼-15V +4.75∼+5.25V 0V 内訳 レギュレータ、OPアンプ用 電源 OPアンプ用電源 AK4388A用電源 グランド Table 1. 電源の配線 備考 必ず接続して下さい。 必ず接続して下さい。 必ず接続して下さい。 必ず接続して下さい。 配線は電源の根本から分けて下さい。 2) 3) 4) ジャンパピンの設定 DIPスイッチの設定(以下参照) 電源投入 AK4388Aは電源投入後、必ず一度 SW4(PDN)を “L”にしてパワーダウンを行って下さい。 <KM095600> 2008/06 -2- ASAHI KASEI [AKD4388A-SA] モード 1. DIRを用いた評価（COAX） RCAコネクタ(J3)で受信したデータからDIRによりMCLK,BICK,LRCK,SDATAを生成します。CDテスト ディスク等を用いての評価が可能です。以下にジャンパの設定を示します。 ・音質評価時はCOAXを推奨します。 JP1 COAX OPT RX (Default) Figure 2. DIR使用時のジャンパピン設定 2. DIRを用いた評価(OPTICAL) 光入力コネクタ(PORT3)で受信したデータからDIRによりMCLK,BICK,LRCK,SDATAを生成します。 CDテストディスク等を用いての評価が可能です。以下にジャンパの設定を示します。 JP1 COAX OPT RX Figure 3. DIR使用時のジャンパピン設定 3. マスタクロックを含む全インタフェース信号を外部から供給(PORT2) R1, R2, R3, R4 : open R26, R27, R28, R30 : 100Ω or short (0Ω) <KM095600> 2008/06 -3- ASAHI KASEI [AKD4388A-SA] DIPスイッチの設定 [SW1]: AK4388A setting No. Pin SW1 OFF SW1 ON Default 1 SMUTE Soft Mute : “Disable” Soft Mute : “Enable” OFF 2 P/S 3 ACKS Always ON for Parallel Control mode only 4 DIF0 Manual setting mode ON Auto setting mode ON Audio Data Formats Refer to Table7 OFF Table 2. SW1 の設定 [SW2]: AK4388A setting No. Pin 1 - Default NC OFF 2 - NC OFF 3 DEM De-emphasis Control setting Refer to Table6 OFF 4 DIF1 Audio Data Formats Refer to Table7 ON Table 3.SW2 の設定 [SW3]: AK4113の設定 No. Pin OFF 1 2 OCKS1 OCKS0 ON Defaultの状態 ON OFF AK4113のMaster Clockを設定します。 Table 5.を参照して下さい。 Table 4. SW3の設定 マスタクロック出力のfsに対する比はOCKS1-0 で設定します。 OCKS1 0 1 1 OCKS0 0 0 1 MCLK Frequency 256fs @fs=88.2/96kHz 512fs @32/44.1/48kHz 128fs @176.4/192kHz Table 5. MCLK Clock Default デジタルディエンファシスフィルタ のコントロールは、DEM pinで設定します。 DEM SW OFF ON DEM pin De-emphasis Filter 0 OFF 1 ON Table 6. De-emphasis Filter Control Default オーディオデータは BICK と LRCK を使って SDTI から入力されます。DIF1-0 pinで4種類のデータ フォーマット(Table 7)が選択できます。 Mod e 0 1 2 DIF1 SW OFF OFF ON DIF0 SW OFF ON OFF 3 ON ON DIF1 pin DIF0 pin SDTI Format 0 0 1 0 1 0 16bit LSB justified 24bit LSB justified 24bit MSB justified 1 1 16/24bit, I2SCompatible BICK ≥32fs ≥48fs ≥48fs ≥48fs or 32fs Default Table 7.Audio Data Formats <KM095600> 2008/06 -4- ASAHI KASEI [AKD4388A-SA] トグルスイッチの動作 [SW4](PDN): AK4388Aのリセット。動作中は “H”にして下さい。 <KM095600> 2008/06 -5- ASAHI KASEI [AKD4388A-SA] 外部アナログフィルタ回路 ボード上にはAK4388Aの差動出力を加算すると同時に帯域外ノイズを除去するため、2次のLPF(fc=125.6kHz, Q=0.753)を実装しています。ボードからのアナログ信号はRCAコネクタから5.67Vpp@5Vで出力されます。 C1 R4 R3 +Vop R0 22u R1 Analog Out R2 AOUT 22K C2 -Vop fc=125.6kHz, Q=0.753, g=0.060dB at 40kHz Figure 4. 外部アナログフィルタ R1 1.8k R0 910 R2 R3 R4 3.9k 3.3k 3.9k Table 8. 本ボード上の素子値 fin Frequency Response 20kHz 40kHz 0.023dB 0.060dB Table 9. LPFのf特 C1 390p C2 390p 80kHz -0.288dB <計算> K Amplitude = 20 log K= R3+R4 , R4 fc= ω0 , 2π ω0= Q = 2πfc 1 C1C2R1R2 2 2 [1-(f/fc) ] +[(1/Q)(f/fc)] 2 [dB], , 1 1 1 1− k + + C1 R1 C1 R2 C 2 R2 <KM095600> 2008/06 -6- ASAHI KASEI [AKD4388A-SA] 改定履歴 Date Manual Board (YY/MM/DD) Revision Revision 06/06/20 KM095600 0 Reason Contents 初版 重要な注意事項 • 本書に記載された製品、及び、製品の仕様につきましては、製品改善のために予告なく変更するこ とがあります。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであること を弊社営業担当、あるいは弊社特約店営業担当にご確認下さい。 • 本書に掲載された情報・図面の使用に起因した第三者の所有する特許権、工業所有権、その他の権 利に対する侵害につきましては、当社はその責任を負うものではありませんので、ご了承下さい。 • 本書記載製品が、外国為替及び、外国貿易管理法に定める戦略物資(役務を含む)に該当する場合、 輸出する際に同法に基づく輸出許可が必要です。 • 医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や動作不良 が、直接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるよ うな極めて高い信頼性を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表取締 役の書面による同意をお取り下さい。 • この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害 等の責任を一切負うものではありませんのでご了承下さい。 • お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用か ら損害等が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい。 <KM095600> 2008/06 -7- 1 -15V +15V +5V VOP- VOP+ + C1 C2 + 470u R61 0 470u T1 NJM78M05FA R62 NC NC 1 NC R28 NC IN OUT AVDD 2 R27 3 GND R26 R29 D3V 10k MCLK BICK LRCK SDATA 1 2 3 4 5 PORT2 10 9 8 7 6 R5,R8,R9,R10,C9 Setting for AK4384/4387/4388/4388A # 15 DIF1 DEM AK4387 NC AK4384 P/S AK4388, AK4388A EXT R30 #9 R5 NC C9 R10 R8 R9 NC 0-ohm NC 0-ohm DVDD 0-ohm 0.1u NC NC NC DZFR NC NC NC 0-ohm NC NC AVDD U1 R5 R6 A 4113_BICK 4113_SDTO 4113_LRCK R1 5.1 MCLK 1 MCLK DZF 16 R2 100 BICK 2 BICK DEM 15 R3 100 SDTI1 3 SDTI VDD 14 R4 100 LRCK 4 LRCK VSS 13 RSTN 5 RSTN VCOM 12 C8 6 SMUTE AOUTL 11 R57 7 ACKS AOUTR 10 8 DIF0 RSTN NC A + C6 0.1u 10u + 4113_MCLK 0 C7 C20 R7 C9 10u NC NC NC NC 9 DIF1 AOUTL AK4388A C4 C5 10p NC AOUTR SMUTE D3V R11 10 8 6 4 2 PORT1 9 7 5 3 1 10k R12 10k CSN CCLK CDTI uP-I/F ACKS DIF0 P/S R13 C36 0.1u 10k R14 R15 470 470 R16 470 U4 2 3 5 6 11 10 14 13 1A 1B 2A 2B 3A 3B 4A 4B 1 15 A/B G 1Y 4 2Y 7 3Y 9 4Y 12 VCC GND 16 8 R25 AVDD R8 NC R9 0 R10 0 5.1 SW2 SW1 SMUTE P/S ACKS DIF0 1 2 3 4 8 7 6 5 DEM DIF1 1 2 3 4 8 7 6 5 SW DIP-4 SW DIP-4 74LVC157 SMUTE P/S ACKS DIF0 R17 R18 R19 R20 10k 10k 10k 10k R21 R22 R23 R24 10k 10k 10k 10k Title Size A3 Date: 1 AKD4388A-SA Document Number Rev 0 AK4388A Friday, June 20, 2008 Sheet 1 of 3 1 C14 390p R47 C22 C24 100p NC R39 R41 3.9k 3.3k 0 VOP- 4 C45 NC C10 R35 R37 C16 910 22u 1.8k 3.9k NC 2 3 R33 22k C18 C12 8 + AOUTL 390p 100p R45 1 U3A NJM4580 C26 10u J1 MR-552LS 220 + R31 + 10u C29 + C28 0.1u - R58 NC 2 3 1 R43 20k R48 0 VOP+ R59 NC C30 0.1u C31 10u + C46 NC C15 390p A A C25 100p NC R40 R42 3.9k 3.3k 4 C23 R38 C17 1.8k 3.9k NC 6 5 8 + AOUTR C19 390p R34 22k R46 7 U3B NJM4580 C27 10u J2 MR-552LS 220 + R36 22u + C11 910 - R32 R44 2 3 1 20k C13 100p Title Size A3 Date: 1 AKD4388A-SA Document Number Rev 0 Analog Friday, June 20, 2008 Sheet 2 of 3 1 S3 T2 uPC3533HF C32 47u + GND R56 1 VOP+ IN C33 0.1u OUT 0 3 Master Clock OCKS1 OCKS0 H L 512fs@fs=32k/44.1k/48kHz L L 256fs@fs=88.2k/96kHz H H 128fs@fs=176.4k/192kHz D3V C34 0.1u 2 SW3 1 2 AVDD SW4 RSTN 3 L 2 1 D1 HSU119 2 OCKS1 OCKS0 R55 R54 10k 10k OCKS U2 R50 5.1 1 H C37 0.1u 4 3 R49 10k C38 10u + 1 DVDD CM0/CDTO/CAD1 30 2 DVSS CM1/CDTI/SDA 29 3 TVDD OCKS1/CCLK/SCL 28 4 V/TX OCKS0/CSN/CAD0 27 5 XTI MCKO1 26 6 XTO MCKO2 25 7 PDN DAUX 24 8 R BICK 23 4113_BICK 9 AVDD SDTO 22 4113_SDTO 10 AVSS LRCK 21 C39 0.1u C40 0.1u U5 1 2 3 4 5 6 7 1A 1Y 2A 2Y 3A 3Y GND VCC 6A 6Y 5A 5Y 4A 4Y 14 13 12 11 10 9 8 C35 0.1u 4113_MCLK 74HC14 A A R51 15k RSTN C47 NC R60 NC C41 10u + C42 0.1u 4113_LRCK INT0 J3 MR-552LS COAX C43 0.1u 2 3 1 11 RX1 INT0 20 12 RX2/DIF0 FS96/I2C 19 13 RX3/DIF1 P/SN 18 14 RX4/DIF2 INT1 17 15 RX5 RX6/IPS 16 COAX R52 75 JP1 RX OPT AK4113 PORT3 6 5 6 5 GND VCC GND OUT 4 3 2 1 C44 L1 0 0.1u 1 2 R53 100 TORX173 Title Size A3 Date: 1 AKD4388A-SA Document Number Rev 0 DIR Friday, June 20, 2008 Sheet 3 of 3