ASAHI KASEI [AKD4633-A] AKD4633-A AK4633評価用ボード Rev.3 概 要 AKD4633-Aは、MIC/SPKアンプ内蔵16ビットモノラルCODEC、AK4633VNの評価用ボードです。 A/D → D/Aのループバックモードに加えて、A/Dのみ、D/Aのみの評価も可能です。ディジタルインタフ ェースにも対応しており、光コネクタを介してディジタルオーディオ機器とインタフェース可能です。 オーダリングガイド AKD4633-A --- AK4633VN 評価用ボード (IBM-AT互換機のプリンタポートとの接続用ケーブルとコントロールソフト を同梱。Windows NT上ではコントロールソフトは動作しません。) 機 能 • DIT, DIRにより、光入出力が可能 • 外部クロック用BNCコネクタ • シリアルコントロール用10ピンヘッダー AVDD DVDD SVDD 5V GND 3.3V Regulator MIC-Jack Control Data MIC 10pin Header BEEP AOUT DSP AK4633VN 10pin Header SPK-Jack AK4114 Opt In Opt Out Clock Gen Figure 1. AKD4633-Aブロック図 * 回路図、パターン図は文末に添付。 <KM079406> 2007/04 -1- ASAHI KASEI [AKD4633-A] Ⅰ. 評価ボードマニュアル 操作手順 1) 電源の配線 1-1) レギュレータからAVDD, DVDD, SVDD, VCCに電源を供給する場合 [REG] (赤) = 5V [AVDD] (オレンジ) = open (3.3Vを供給) [DVDD] (オレンジ) = open (3.3Vを供給) [SVDD] (青) = open (3.3Vを供給) [VCC] (オレンジ) = open (3.3Vを供給。ディジタル部ロジック電源) [AVSS] (黒) = 0V [SVSS] (黒) = 0V [DGND] (黒) = 0V 1-2) レギュレータからAVDD, DVDD, SVDD, VCCに電源を供給しない場合 [REG] (赤) = open [AVDD] (オレンジ) = 2.6 ~ 3.6V (typ. 3.3V) [DVDD] (オレンジ) = 2.6 ~ 3.6V (typ. 3.3V) [SVDD] (青) = 2.6 ~ 5.25V (typ. 3.3V or 5.0V) [VCC] (オレンジ) = 2.6 ~ 3.6V (ディジタル部ロジック電源) [AVSS] (黒) = 0V [SVSS] (黒) = 0V [DGND] (黒) = 0V 配線は電源の根本から分けて下さい。 AVDDとDVDDは同電位にして下さい。 2) 評価モード、ジャンパピン、DIPスイッチの設定(以下参照) 3) 電源投入 電源投入後、必ず一度リセットを行って下さい。 リセットの方法はSW1及びSW2(トグルスイッチ)を一度“L”側に倒して、AK4114及びAK4633VNの パワーダウンを行ってから“H”側に戻してパワーダウンを解除して下さい。 評価モード AK4114を使用してAK4633VNを評価する場合は、必ずAK4633VNとAK4114のオーディオインタフェ ースを一致させて下さい。AK4633VNのオーディオインタフェースフォーマットに関しては、 AK4633VNのデータシート、AK4114のオーディオインタフェースフォーマットはTable 2をそれぞれ 参照して下さい。 対応可能な評価モード (1) ループバックでの評価 : PLL, Master Mode (2) ループバックでの評価 : PLL, Slave Mode (PLL Reference CLOCKがMCKI pinの場合) (出荷時) (3) ループバックでの評価 : PLL, Slave Mode (PLL Reference CLOCKがBICK or FCK pinの場合) (4) DIR(光コネクタ)を使用したD/A部の評価 : EXT, Slave Mode (5) DIT(光コネクタ)を使用したA/D部の評価 : EXT, Slave Mode <KM079406> 2007/04 -2- ASAHI KASEI [AKD4633-A] (1) ループバックでの評価 : PLL, Master Mode (1-1) MCKI 部の設定 X2に11.2896MHz , 12MHz, 12.288MHz, 13MHz, 24MHzあるいは、27MHzを実装して下さい。なお、評価 ボード上では12.288MHzが実装されています。また、SW3のNo.8を “H”に設定して下さい。 J8 (EXT/BICK) からクロックを供給する場合は、JP17(XTE)をショートし、JP21(MCLK_SEL)を “EXT” 側にして下さい。JP23 (EXT1)及び、R26はジェネレータ側の出力インピーダンスに応じて適宜設定して 下さい。 JP6 JP17 XTE MCKI JP18 MKFS JP21 MCLK_SEL XTL DIR EXT 256fs 512fs 1024fs MCKO (1-2) BICK部の設定 BICKの出力周波数 (16fs/32fs/64fs)は、AK4633VNのBCKO1-0 bit にて設定を行ってください。 JP19の設定とは関係ありません。 JP20 BICK INV THR JP27 BICK DIR ADC JP19 BICK_SEL JP29 BICK_INV INV THR 16fs EXT 64fs 32fs (1-3) FCK部の設定 JP28 FCK JP22 FCK_SEL DIR ADC 2fs 1fs EXT (1-4) DATA部の設定 ループバックモード(A/D Æ D/A)で評価する場合 JP30 JP26 4631_SDTI SDTI DIR ADC DAC/LOOP ADC <KM079406> 2007/04 -3- ASAHI KASEI [AKD4633-A] (2) ループバックでの評価 : PLL, Slave Mode (PLL Reference CLOCKがMCKI pinの場合)(出荷時) (2-1) MCKI部の設定 評価ボード上では、X2に12.288MHzの水晶振動子を実装しています。この場合、12.288MHzのPLL基準 クロックに対応します。このモードでは AK4633VNの MCKO-pinから出力された信号を分周器 (74VHC4040)に入力し、BICK, FCKを生成しますのでAK4633VNのMCKO bitは “1”にする必要がありま す。 J8 (EXT/BICK)からクロックを入力する場合は、JP17 (XTE)をショートし、JP21 (MCLK_SEL)を “EXT” にして下さい。JP23 (EXT1)及び、R26はジェネレータ側の出力インピーダンスに応じて適宜設定して下 さい。 JP17 XTE JP6 MCKI JP18 MKFS JP21 MCLK_SEL XTL DIR EXT 256fs 512fs 1024fs MCKO (2-2) BICK部の設定 JP20 BICK INV JP27 BICK THR DIR ADC JP29 BICK_INV INV JP19 BICK_SEL THR 16fs EXT 64fs 32fs (2-3) FCK部の設定 JP22 FCK_SEL JP28 FCK DIR ADC 2fs 1fs EXT (2-4) DATA部の設定 ループバックモード(A/D Æ D/A)で評価する場合 JP30 JP26 4631_SDTI SDTI DIR ADC DAC/LOOP ADC <KM079406> 2007/04 -4- ASAHI KASEI [AKD4633-A] (3) ループバックでの評価 : PLL, Slave Mode (PLL Reference CLOCKがBICK or FCK pinの場合) (3-1) MCKI部の設定 JP6 (MCKI)はopenにして下さい。 (3-2) BICK部の設定 J8 (EXT/BICK)からクロックを入力する場合は、JP19 (BICK_SEL)を “EXT”にして下さい。JP23 (EXT1) 及び、R26はジェネレータ側の出力インピーダンスに応じて適宜設定して下さい。 JP17 XTE JP21 MCLK_SEL XTL DIR EXT JP20 BICK INV THR JP29 BICK_INV JP27 BICK DIR ADC INV THR このモードではJP21(MCLK_SEL)から選択したクロックを分周器(74VHC4040)に入力し、 BICK, FCKを 生成します。入力周波数を左から順番に256fs、512fs、1024fsと設定することができます。 JP18 MKFS JP18 MKFS JP18 MKFS 256fs 512fs 1024fs MCKO 256fs 512fs 1024fs MCKO 256fs 512fs 1024fs MCKO また、BICKの入力周波数を左から順番に16fs、32fs、64fsと設定することができます。 JP19 BICK_SEL JP19 BICK_SEL JP19 BICK_SEL 16fs EXT 64fs 32fs 16fs EXT 64fs 32fs 16fs EXT 64fs 32fs <KM079406> 2007/04 -5- ASAHI KASEI [AKD4633-A] (3-3) FCK部の設定 J9 (FCK)からクロックを入力する場合は、JP22 (FCK_SEL)を “EXT”にして下さい。JP24 (EXT2)及び、 R27はジェネレータ側の出力インピーダンスに応じて適宜設定して下さい。 JP28 FCK DIR JP22 FCK_SEL ADC 2fs 1fs EXT (3-4) DATA部の設定 ループバックモード(A/D Æ D/A)で評価する場合 JP30 JP26 4631_SDTI SDTI DIR ADC <KM079406> DAC/LOOP ADC 2007/04 -6- ASAHI KASEI [AKD4633-A] (4) DIR(光コネクタ)を使用したD/A部の評価 : EXT, Slave Mode (4-1) MCKI部の設定 JP6 MCKI JP21 MCLK_SEL JP18 MKFS XTL DIR EXT 256fs 512fs 1024fs JP29 BICK_INV JP19 BICK_SEL JP17 XTE (4-2) BICK部の設定 JP20 BICK INV THR JP27 BICK DIR ADC INV THR 64fs 32fs 16fs EXT (4-3) FCK部の設定 JP24 (EXT2)及び、R27はジェネレータ側の出力インピーダンスに応じて適宜設定して下さい。 JP28 FCK DIR JP22 FCK_SEL ADC 2fs 1fs EXT (4-4) DATA部の設定 AK4114のDIR機能を使ってD/Aで評価する場合 JP30 JP26 4631_SDTI SDTI DIR DAC/LOOP ADC ADC <KM079406> 2007/04 -7- ASAHI KASEI [AKD4633-A] (5) DIT(光コネクタ)を使用したA/D部の評価 : EXT, Slave Mode (5-1) MCKI部の設定 JP6 MCKI JP17 XTE JP21 MCLK_SEL JP18 MKFS XTL DIR EXT 256fs 512fs 1024fs (5-2) BICK部の設定 JP20 BICK INV JP29 BICK_INV JP27 BICK DIR ADC THR INV THR JP19 BICK_SEL 64fs 32fs 16fs EXT (5-3) FCK部の設定 JP24 (EXT2)及び、R27はジェネレータ側の出力インピーダンスに応じて適宜設定して下さい。 JP28 FCK DIR JP22 FCK_SEL ADC 2fs 1fs EXT (5-4) DATA部の設定 AK4114のDIT機能を使ってA/Dで評価する場合 JP30 JP26 4631_SDTI SDTI DIR DAC/LOOP ADC ADC <KM079406> 2007/04 -8- ASAHI KASEI [AKD4633-A] DIPスイッチの設定 [SW3] (MODE): AK4633VNとAK4114の評価モードの設定 ONで“H”, OFFで“L”です。 No. 1 2 3 4 5 6 7 8 Name DIF0 DIF1 DIF2 CM0 CM1 OCKS0 OCKS1 M/S ON (“H”) OFF (“L”) AK4114 Audio Format Setting Table 2参照 クロック動作モード選択 Table 3 参照 マスタクロック出力周波数選択Table 4 参 照 Master mode 時 Slave mode 時 Note: PLL, Master Mode時はM/Sの設定は “H”にして下さい。 Table 1. AK4633VNとAK4114のモード設定 AK4633VNの レジスタ設定 AK4114:SW3の設定 DIF1 bit DIF0 bit DIF0 DIF1 DIF2 0 1 L L L 24bit, Left justified 16bit, Right justified 1 0 L L H 24bit, Left justified 24bit, Left justified 1 1 H L H DAUX 2 24bit, I S SDTO Default 2 24bit, I S Note: AK4114を使用する時はM/Sの設定は “L”にして下さい。 Table 2. AK4114オーディオインタフェースフォーマット設定 Mode 0 1 CM1 0 0 UNLOCK PLL X'tal Clock source SDTO ON ON(Note) PLL RX OFF ON X'tal DAUX Default 0 ON ON PLL RX 2 1 0 1 ON ON X'tal DAUX 3 1 1 ON ON X'tal DAUX ON:発振 (Power-up), OFF:発振停止 (Power-Down) Note: X’talをリファレンスクロックに使用しない場合(XTL0,1= “1,1”)はOFFです。 通常はDefaultの設定で使用して下さい。 Table 3. クロック動作モード選択 No. 0 2 CM0 0 1 OCKS1 0 1 OCKS0 MCKO1 MCKO2 X’tal 0 256fs 256fs 256fs 0 512fs 256fs 512fs Table 4. マスタクロック出力周波数選択 <KM079406> Default 2007/04 -9- ASAHI KASEI [AKD4633-A] その他のジャンパの設定 1) JP1 (GND) : AGNDとDGNDのショート。 OPEN: AGNDとDGNDを別々にします。 SHORT: AGNDとDGNDをショートします。<Default> 2) JP2(MICP) : MICPとBEEPの選択。 MICP : MIC差動入力する場合。 BEEP : BEEP pinと接続する場合 <Default> 3) JP3(AVDD_SEL) : AVDD供給の選択。 REG: AVDDをレギュレータから供給する場合<Default> AVDD: AVDDをAVDD端子から供給する場合 4) JP9(DVDD_SEL) : DVDD供給の選択。 AVDD: DVDDを場合AVDDラインから供給する場合 <Default> DVDD: DVDDをDVDD端子から供給する場合 5) JP10(LVC_SEL): LVC Logic電源供給の選択。 DVDD: LVC Logicの電源を DVDDラインから供給する場合<Default> VCC: LVC Logicの電源をVCC端子から供給する場合 6) JP11(VCC_SEL): Logic電源供給の選択。 LVC: Logicの電源を LVCラインから供給する場合<Default> VCC: Logicの電源をVCC端子から供給する場合 7) JP4(SVDD_SEL): SVDD供給の選択。 REG: SVDDをレギュレータから供給する場合<Default> SVDD: SVDDをSVDD端子から供給する場合 8) JP25(MCKO_SEL): AK4114から出力されるMCKOの選択。 MCKO1: MCKO1を使用する場合<Default> MCKO2: MCKO2を使用する場合 <KM079406> 2007/04 - 10 - ASAHI KASEI [AKD4633-A] トグルスイッチの動作 上方が“H”、下方が“L”です。 [SW1] (DIR): AK4114のパワーダウン。動作中は“H”側に倒します。 電源投入後、必ず一度“L”を入力して下さい。 AK4114を使用しない場合には、“L”側に倒して下さい。 [SW2] (PDN): AK4633VNのパワーダウン。動作中は“H”側に倒します。 電源投入後、必ず一度“L”を入力して下さい。 LEDの表示 [LED1] (ERF): AK4114のINT0ピンの出力です。 シリアルコントロール AKD4633-AはIBM-AT互換機のプリンタポート(パラレルポート)を通してコントロール可能です。同梱 の10線フラットケーブルでPORT4 (CTRL)とPCを接続して下さい。 Connect PC 10 wire flat cable 10pin Connector CSN CCLK CDTI AKD4633-A 10pin Header Figure 2. 10線フラットケーブルの接続 <KM079406> 2007/04 - 11 - ASAHI KASEI [AKD4633-A] アナログ入出力回路 (1) 入力回路について ① MIC入力回路 J1 MIC-JACK 6 4 3 AVSS J3 MIC JP12 MIC_SEL JACK INT RCA 2 3 1 MR-552LS AVSS Figure 3. MIC入力回路 (1-1) J1からMIC pinへ入力する場合 JP12 MIC_SEL RCA JACK (1-2) J3からMIC pinへ入力する場合 JP12 MIC_SEL RCA JACK ② BEEP入力回路 J4 BEEP 2 R18 47k MR-552LS AVSS R19 1 + 2 3 1 C26 1u BEEP 20k AVSS Figure 4.BEEP入力回路 <KM079406> 2007/04 - 12 - ASAHI KASEI [AKD4633-A] (2) 出力回路について ①AOUT出力回路 AOUT + C28 1 2 R20 220 1u 2 3 1 R21 20k AVSS J5 AOUT MR-552LS AVSS Figure 5. AOUT出力回路 <KM079406> 2007/04 - 13 - ASAHI KASEI [AKD4633-A] ②SPK出力回路 注意) J2のSPK-JACKを抜き差しする場合は、J13及びJ14のショートバーをopenにするか、PMSPK bit に “0”を設定して下さい。 JP31 Dynamic R15 10 J2 SPK-JACK 3 4 SVSS SPN 6 JP13 D1 A SVSS K DIODE ZENER A SVSS K DIODE ZENER SPK1 SPN_SEL JP14 D2 Dynamic(EXT) Piezo(EXT) Dynamic 020S16 CN5 Dynamic(EXT) Piezo(EXT) Dynamic R 2 SPP_SEL 1 L R17 10 SPP Figure 6. SPK出力回路 (2-1) J2のSPK-JACKにダイナミックスピーカをつけて評価する場合 JP13 SPN_SEL Dynamic Dynamic(EXT) Piezo(EXT) JP14 SPP_SEL JP31 Dynamic Dynamic Dynamic(EXT) Piezo(EXT) (2-2) J2のSPK-JACKに圧電スピーカをつけて評価する場合 JP13 SPN_SEL Dynamic Dynamic(EXT) Piezo(EXT) JP14 SPP_SEL JP31 Dynamic Dynamic Dynamic(EXT) Piezo(EXT) (2-3) SPK1へ出力する場合 JP13 SPN_SEL Dynamic Dynamic(EXT) Piezo(EXT) JP14 SPP_SEL JP31 Dynamic Dynamic Dynamic(EXT) Piezo(EXT) ∗ 当社では回路例の使用によるトラブルについて一切の責任は負いません。 <KM079406> 2007/04 - 14 - ASAHI KASEI [AKD4633-A] コントロールソフトマニュアル 評価ボードとコントロールソフトの設定 1. AKD4633-Aを前項参照の上、適宜、設定して下さい。 2. IBM-AT互換機とAKD4633-Aを同梱の10線フラットケーブルで接続して下さい。10ピンヘッダーの向き に注意して下さい。(Windows 2000/XP上でコントロールソフトを動作させる場合、同梱のドライバをイ ンストールして下さい。インストール方法については“AKMデバイスコントロールソフトウェア ドラ イバーインストールマニュアル”を見て下さい。Windows95/98/ME上で動作させる場合はドライバのイ ンストールは不要です。尚、Windows NT上ではコントロールソフトは動作しません。) 3. “AKD4633-A Evaluation Kit”のラベルが貼ってあるCD-ROMをCD-ROMドライブに挿入して下さい。 4. CD-ROMドライブにアクセスして、 “akd4633.exe”をダブルクリックし、コントロールプログラムを立ち 上げて下さい。 5. 後は下記を参照して評価して下さい。 操作手順 下記の手順を守って下さい。 1. 上記に従って、コントロールプログラムを立ち上げて下さい。 2. Port Resetボタンをクリックして下さい。 後は適宜、ダイアログを立ち上げ、データを入力して評価して下さい。 各ボタンの説明 1. [Port Reset] : USB I/Fボード(AKDUSBIF-A)接続時に使用します。 2. [Write Default] : AK4633VNのレジスタを初期設定にします。 3. [All Write] : 現在表示されているレジスタ値を全て書き込みます。 4. [Function1] : キーボード操作による書き込みダイアログを立ち上げます。 5. [Function2] : キーボード操作による書き込みダイアログを立ち上げます。 6. [Function3] : レジスタのシーケンスを設定し、実行します。 7. [Function4] : [Function3] で作成したシーケンスファイルを割り当て、実行します。 8. [Function5] : メイン画面の[Save]で作成したレジスタ設定を複数割り当て実行ができます。 9. [Save] : 現在のレジスタ設定値をファイルに保存します。 10. [Open] ファイルに保存してあるデータの書き込みを実行します。 11. [Write] : 各レジスタに対応したマウス操作によるデータ書き込みダイアログを立ち上げます。 12. [Filter] : フィルタ係数設定および周波数特性の確認を行うことができます。 データの表示 入力されたデータはレジスタマップに表示されます。赤字は “H”または “1”を表し、青字は “L”または “0” を表します。ブランク部分はデータシートで定義されていない部分です。 <KM079406> 2007/04 - 15 - ASAHI KASEI [AKD4633-A] 各ダイアログの説明 1. [Writeダイアログ] : マウス操作によるデータ書き込みダイアログ ・各レジスタに対応したダイアログがあります。 ・各レジスタに対応した[Write]ボタンをクリックし、ダイアログを立ち上げます。チェックボックスを チェック(9点がチェックした印です)すると、データは“H”または“1”になり、チェックしなければデ ータは“L”または“0”になります。 ・入力した値をAK4633VNに書き込む場合は[OK]ボタンを、書き込まない場合は[Cancel]ボタンを 押して下さい。 2. [Function1ダイアログ] : キーボード操作によるデータ書き込みダイアログ ・Addressボックス: ・Dataボックス: データを書き込むアドレスを16進数2桁で入力します。 データを16進数2桁で入力します。 ・ 入力した値をAK4633VNに書き込む場合は [OK]ボタンを、書き込まない場合は [Cancel]ボタンを押し て下さい。 3. [Function2ダイアログ] : IVOL, OPGA評価用のダイアログ ・アドレス1DH, 1FHにのみ対応するダイアログです。 ・Addressボックス: データを書き込むアドレスを16進数2桁で入力します。 ・Start Dataボックス: Start Dataを16進数2桁で入力します。 ・End Dataボックス: End Dataを16進数2桁で入力します。 ・Intervalボックス: Interval間隔でAK4633VNにデータを書き込みます。 ・Stepボックス: Step間隔でデータを書き換えます。 ・Mode Selectボックス: 9点でチェックした場合、空白でチェックしない場合です。 チェックした場合: Start DataからEnd Dataまで達し、さらにStart Dataに戻ります。 [実行例] Start Data = 00, End Data = 09 データの流れ: 00 01 02 03 04 05 06 07 08 09 09 08 07 06 05 04 03 02 01 00 チェックしない場合: Start DataからEnd Dataまで達し、Start Dataには戻りません。 [実行例] Start Data = 00, End Data = 09 データの流れ: 00 01 02 03 04 05 06 07 08 09 ・入力した値をAK4633VNに書き込む場合は [OK]ボタンを、書き込まない場合は [Cancel]ボタンを押し て下さい。 <KM079406> 2007/04 - 16 - ASAHI KASEI [AKD4633-A] 4. [Save] ボタンと [Open] ボタンについて 4-1. [Save] 現在のレジスタの設定値を保存します。ファイル名の拡張子は “akr”です。 <操作方法> (1) [Save] ボタンをクリックして下さい。 (2) ファイル名を指定して [Save] ボタンをクリックして下さい。拡張子は “akr”にして下さい。 4-2. [Open] [Save]で保存したレジスタ値を AK4633VN へ書き込みます。ファイル形式は[Save] と同じ形式です。 <操作方法> (1) [Open] ボタンをクリックして下さい。 (2) ファイル名(拡張子は “akr ”)を選択して [Open] ボタンをクリックして下さい。 <KM079406> 2007/04 - 17 - ASAHI KASEI [AKD4633-A] 5. [Function3ダイアログ] レジスタのシーケンスの設定、実行ができます。 (1) [F3] を押して下さい。 (2) 動作させるシーケンスをセットして下さい。 アドレス、データ、インターバル時間を入力して下さい。シーケンスを終わらせるステップのアドレス には “-1”を入力して下さい。 (3) [Start] ボタンを押して下さい。設定したシーケンスが実行されます。 インターバル時間が “-1” のとき、そのステップを実行後、シーケンスが停止します。再度 [START] ボ タンを押すと停止した状態から再び動作を開始します。 シーケンスは[Function3] のWindow中の[Save] や[Open] ボタンで保存または開くことができます。ファ イル名の拡張子は “aks” です。 Figure 1. Window of [F3] <KM079406> 2007/04 - 18 - ASAHI KASEI [AKD4633-A] 6. [Function4ダイアログ] [Function3] で作成したシーケンスファイルの設定を割り当て、実行することができます。[F4] ボタンを押 すとFigure 2に示すようなwindowが開きます。 Figure 2. [F4] window <KM079406> 2007/04 - 19 - ASAHI KASEI [AKD4633-A] 6-1. 左側の [OPEN] ボタンと [START] ボタンについて (1) [OPEN] ボタンを押し、シーケンスファイル (*.aks)を選択して下さい。 シーケンスファイルがFigure.3 に示す様に表示されます。 Figure 3. [F4] window(2) (2) [START] ボタンを押すとシーケンスを実行します。 6-2. 右側下の[SAVE] ボタンと[OPEN] ボタンについて [SAVE] : シーケンスファイルの割り当てを保存します。ファイル名は “*.ak4”です。 [OPEN] : “*.ak4”でセーブしたシーケンスファイルの割り当てを読み出します。 6-3. 操作上の注意 (1) [Function4] はシーケンスを一時停止する機能はサポートしていません。 (2) 右側にある [SAVE] と [OPEN] で指定するファイルは全て同じフォルダ内に入っている必要がありま す。 (3) [Function3] においてシーケンスを変更した場合、その内容を反映させるためにそのファイルを再度読み 出しして下さい。 <KM079406> 2007/04 - 20 - ASAHI KASEI [AKD4633-A] 7. [Function5ダイアログ] メイン画面の[SAVE] で作成したレジスタ設定ファイルを複数割り当て、実行することができます。 [F5] ボタンを押すとFigure 4に示す様なWindowが開きます。 Figure 4. [F5] window 7-1. 左側の[OPEN] ボタンと[WRITE]ボタンについて (1) [OPEN] ボタンを押し、 レジスタ設定ファイル (*.akr) を選択して下さい。 レジスタ設定ファイル名がFigure.5に示す様に表示されます。 (2) [WRITE] ボタンを押すとレジスタへの書き込みが実行されます。 7-2. 右側の[SAVE] ボタン と [OPEN] ボタンについて [SAVE] : レジスタ設定ファイルの割り当てを保存します。ファイル名は “*.ak5” です。 [OPEN] : “*.ak5”で保存されたレジスタ設定ファイルの割り当てを読み出します。 7-3. 操作上の注意 (1) 右側にある[SAVE] と[OPEN] で指定するファイルは全て同じフォルダ内に入っている必要があります。 (2) レジスタの内容をメイン画面 の [Save] ボタンで変更した場合、その内容を反映させるためにそのファ イルを再度読み出して下さい。 <KM079406> 2007/04 - 21 - ASAHI KASEI [AKD4633-A] 8. [Filter ダイアログ] HPF および EQ filter の係数の計算、レジスタへの書き込み、および、周波数特性の確認を行うことがで きます。[Filter] ボタンを押すと Figure 5 に示すWindowが開きます。 Figure 5. Filter 係数設定Window <操作手順> (1) パラメータの設定 各Filter のパラメータを設定してください。 項目 Sampling Rate HPF Cut Off Frequency EQ1 Center Frequency EQ1 Band Width EQ1 Gain EQ2 Center Frequency EQ2 Band Width EQ2 Gain 内容 サンプリング周波数(fs) High Pass Filter のカットオフ周波数 EQ1 の中心周波数 EQ1 のバンド幅 (Note 1) EQ1 のゲイン (Note 2) EQ2 の中心周波数 EQ2 のバンド幅 (Note 1) EQ2 のゲイン (Note 2) Note 1. 中心周波数からゲイン差が 3dB の帯域幅。 Note 2. 0 より小さいときノッチフィルタとなります。 設定範囲 7350Hz 以上 48000Hz 以下 fs/10000 以上 (fs/2 – 1)以下 0Hz 以上 fs/2以下 1Hz 以上 fs/2以下 -1以上 3未満 0Hz 以上 fs/2以下 1Hz 以上 fs/2以下 -1以上 3未満 (2) Filter ON/OFF の設定 “HPFAD” , “HPF”, “EQ1”, “EQ2” のチェックボタンで Filter の ON/OFF を設定してください。チェックした場合に Filter が ON になります。 Figure 6. Filter ON/OFF チェックボタン <KM079406> 2007/04 - 22 - ASAHI KASEI [AKD4633-A] (3) レジスタ設定の表示 [Register Setting] のボタンを押すとレジスタ設定値が “Register Setting” 欄に表示されます。また、同時に HPFAD bit、HPF bit、EQ1 bit、EQ2 bit および 10H-1FH レジスタに設定値の書き込みを行います。1つのパラメータでも、設定 範囲外の値が設定されている場合、エラーメッセージが表示されレジスタ設定の計算およびレジスタへの書き込みは 実行されません。 Figure 7. レジスタ設定計算結果 (4) 周波数特性の表示 [Frequency Response] ボタンを押すと、周波数特性が表示されます。また、また、同時に HPFAD bit、HPF bit、EQ1 bit、EQ2 bit および 10H-1FH レジスタに設定値の書き込みを行います。 “Frequency Range” を変更して、[UpDate]ボタンを押すと周 波数特性の表示が更新されます。 Figure 8. 周波数特性表示結果 <KM079406> 2007/04 - 23 - ASAHI KASEI [AKD4633-A] 改訂履歴 Date (yy/mm/dd) 05/06/27 05/08/23 05/09/16 05/10/21 06/04/14 07/02/15 07/04/02 Manual Revision KM079400 KM079401 KM079402 KM079403 KM079404 KM079405 KM079406 Board Revision 0 1 1 2 2 3 3 Reason 初版 改版 改版 改版 改版 誤記訂正 誤記訂正 Contents 回路図改版、誤記訂正。 回路図内部品付番の誤記を修正。 AK4633 Rev. Bに変更。 回路図(LOGIC)の部品変更。U9: 74LVC541 Æ 74HC541 シルクと回路図の誤記訂正。JP1 (MICP) Æ JP2 (MICP) シルクと回路図の誤記訂正。 シルク:JP2 (MCKI) Æ JP6 (MCKI) 回路図:JP5 (MCKI) Æ JP6 (MCKI) 重要な注意事項 • 本書に記載された製品、及び、製品の仕様につきましては、製品改善のために予告なく変更するこ とがあります。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであること を弊社営業担当、あるいは弊社特約店営業担当にご確認下さい。 • 本書に掲載された情報・図面の使用に起因した第三者の所有する特許権、工業所有権、その他の権 利に対する侵害につきましては、当社はその責任を負うものではありませんので、ご了承下さい。 • 本書記載製品が、外国為替及び、外国貿易管理法に定める戦略物資(役務を含む)に該当する場合、 輸出する際に同法に基づく輸出許可が必要です。 • 医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や動作不良 が、直接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるよ うな極めて高い信頼性を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表取締 役の書面による同意をお取り下さい。 • この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害 等の責任を一切負うものではありませんのでご了承下さい。 • お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用か ら損害等が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい。 <KM079406> 2007/04 - 24 - SVSS VCC3.3V REG AVDD DVDD AVSS SVDD SVSS DGND T45_O T45_R T45_O T45_O T45_BK T45_BU T45_BK T45_BK REG_IN AVDD DVDD AVSS SVDD 1 1 1 1 1 1 1 1 25 26 27 28 29 VCC3.3V AVSS SVSS JP2 MICP R1 2.2k + C1 1u E E CN1 32pin_4 30 AVSS 31 1 2 C2 0.1u D AVSS C3 + 47u 32 GND REG OUT C1 0.1u E INT JP1 GND REG_IN T1 TA48033F IN C AOUT B BEEP A BEEP TP2 AOUT MICP 1 TP4 BEEP 1 C2 0.22u 1 C3 10u D C5 0.1u AVSS REG 10k TP14 VCOC 1 VCOM 2 3 4 5 R4 (open) SPN 18 AVSS SPP 17 AVDD MCKO 16 VCOC MCKI 15 PDN DVSS 14 6 22 JP4 REG SVDD_SEL DVDD SVDD L2 SVDD 1 TP9 SPP 21 SPN 20 SPP 2 (short) TP10 MCKO 19 4633_MCKO 18 4633_MCKI C16 + 47u 1 TP12 MCKI C10 0.1u 13 BICK CSN TP15 PDN D SVSS JP6 MCKI C11 10u 17 C 32pin_3 AVSS 32pin_1 12 11 51 9 R7 10 8 7 1 PDN AVSS FCK 7 CCLK C SDTO 1 C9 4.7n 6 AK4633VN SDTI R5 5 CDTI AVSS TP13 SPN 1 4 8 AVSS 23 1 19 20 22 1 C8 0.1u TP6 SVDD 1 C7 10u SVSS TP8 AVSS AVDD SVDD 3 AVDD BEEP AVDD AOUT 1 (short) 21 U1 23 C4 0.1u MPI C6 2.2u 1 1 + 2 47u TP7 AVSS + C13 2 2 MIC L1 1 + 24 REG + AVDD_IN AVSS TP11 VCOM 1 REG 24 1 CN2 JP3 AVDD_SEL CN3 + R2 2.2k 1 1 2 TP1 TP3 MIC MPI B B AVDD JP9 AVDD DVDD_SEL DVDD_IN L4 C22 + TP17 TP18 CCLK CDTI 1 DVDD DVDD R40 (short) TP19 SDTI 1 TP20 TP21 SDTO FCK 1 1 TP22 BICK 1 TP23 DVDD 1 1 R14 10 2 (short) 1 DVDD R8 51 JP10 LVC_SEL R9 51 R10 51 R11 51 R12 51 R13 51 R22 51 2 47u 1 1 TP16 CSN LVC AVSS L5 16 15 14 13 12 A A B C Title DVDD 4633_BICK CDTI CCLK 4633_FCK VCC 4633_SDTO 1 2 (short) CSN 47u + 2 C23 CN4 32pin_2 D3.3V 4633_SDTI 1 A JP11 VCC_SEL 11 LVC 10 VCC3.3V 9 VCC Size A3 Date: D AKD4633-A Document Number Rev AK4633-VN Friday, March 30, 2007 Sheet E 3 1 of 5 A B C D E J1 MIC-JACK 6 JP31 Dynamic 4 3 E AVSS JACK JP12 MIC_SEL R15 10 INT J3 MIC RCA 6 JP13 D1 A K MR-552LS AVSS DIODE ZENER SVSS J4 BEEP C26 1u 2 1 + 2 3 1 R18 47k MR-552LS A R19 BEEP 20k SVSS Dynamic(EXT) Piezo(EXT) Dynamic SPK1 SPN_SEL JP14 D2 K DIODE ZENER 020S16 CN5 Dynamic(EXT) Piezo(EXT) Dynamic R 2 SPP_SEL 1 L R17 10 AVSS AVSS E 3 4 SPN 2 3 1 D J2 SPK-JACK SVSS D SPP + C28 1 AOUT R20 220 J5 AOUT 2 2 3 1 1u R21 20k MR-552LS AVSS AVSS C C B B A A Title Size A3 Date: A B C D AKD4633-A Document Number Rev Input/Output Thursday, February 15, 2007 Sheet E 3 2 of 5 A B C D E for 74HCU04,74AC74,74VHC4040,74HC14,74HC14,74LVC541,74HCT04 12.288MHz X1 1 C30 0.1u C31 0.1u C32 0.1u C33 0.1u C34 0.1u C35 0.1u C36 0.1u 2 2 E 1 D3.3V E + C37 47u R24 1M U2C 5 U2B 6 3 74HCU04 JP17 XTE C38 (open) 4 74HCU04 C39 (open) D D EXT_MCLK Q 10 6 12 D 11 CLK PR Q 5 U4B 74AC74 Q CL CLK U4A 74AC74 1 MCLK_SEL C D 3 CL XTL DIR EXT DIR_MCLK R25 short D3.3V Q 9 256fs 512fs 1024fs MCKO JP18 MKFS U3 10 11 8 13 JP21 2 PR 4 D3.3V CLK RST Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9 Q10 Q11 Q12 9 7 6 5 3 2 4 13 12 14 15 1 74VHC4040 JP19 BICK_SEL 64fs 32fs 16fs EXT THR 1 JP20 BICK EXT_BICK 2 U5A 74HC14 INV C JP22 2fs 1fs EXT EXT_FCK FCK_SEL MCKO J8 EXT/BICK 2 3 1 B B R26 51 MR-552LS AVSS JP23 EXT1 J9 FCK 2 3 1 R27 51 MR-552LS AVSS A JP24 EXT2 A Title Size A3 Date: A B C D AKD4633-A Document Number Rev CLOCK Thursday, February 15, 2007 Sheet E 3 3 of 5 A B C D E C40 C41 0.1u 0.1u D3.3V L6 (short) R28 10k 3 2 1 VCC GND OUT 0.1u 2 4 1 E U5C 3 74HC14 D3.3V + TORX141 U5B C43 10u R29 470 D3 HSU119 6 5 74HC14 L C44 0.1u H SW1 DIR 2 C45 0.1u 1 C42 3 PORT1 A 2 E K 1 D3.3V 1 38 37 INT1 R AVDD 40 39 R30 18k VCOM 41 AVSS 42 RX0 43 NC 44 RX1 46 45 TEST1 NC RX2 U6 16 15 14 13 12 11 10 9 47 SW3 1 2 3 4 5 6 7 8 RX3 DIF0 DIF1 DIF2 CM0 CM1 OCKS0 OCKS1 M/S D 48 C46 0.47u D R31 1k U7D IPS0 INT0 36 9 8 LED1 ERF K A D3.3V 74HC04 2 NC OCKS0 35 OCKS0 3 DIF0 OCKS1 34 OCKS1 4 TEST2 CM1 33 CM1 5 DIF1 CM0 32 CM0 6 NC PDN 31 7 DIF2 XTI 30 8 IPS1 XTO 29 9 P/SN DAUX 28 10 XTL0 MCKO2 27 11 XTL1 BICK 26 DIR_BICK 12 VIN SDTO 25 DIR_SDTI RP1 CM0 CM1 OCKS0 OCKS1 M/S 47k AK4114 C C C47 (open) 1 9 8 7 6 5 4 3 2 1 C48 (open) 2 X2 11.2896MHz DAUX 2 1 C51 10u D3.3V LRCK 24 MCKO1 23 22 C50 0.1u + + C49 0.1u 1 DVSS DVDD 21 20 VOUT UOUT 19 COUT 18 BOUT 17 TX1 16 15 DVSS 14 13 TX0 B TVDD B DIR_FCK JP25 MCKO_SEL MCKO2 MCKO1 DIR_MCLK 2 C52 10u D3.3V PORT2 A IN VCC GND 3 2 1 A D3.3V C53 0.1u TOTX141 Title Size A3 Date: A B C D AKD4633-A Document Number Rev DIR/DIT Thursday, February 15, 2007 Sheet E 3 4 of 5 A B C D U8 74HC541 1 E 11 Y8 A8 9 12 Y7 A7 8 4633_MCKO 4633_MCKI 13 Y6 A6 7 EXT_MCLK DAUX 14 Y5 A5 6 4633_SDTO JP26 4633_SDTI DAC/LOOP 4633_SDTI 15 Y4 A4 5 16 Y3 A3 4 17 Y2 A2 3 18 Y1 A1 2 10 GND G2 19 MCKO E LVC DIR 20 VCC E M/S C54 0.1u 19 G 2 GND 10 A1 B1 18 3 A2 B2 17 4 A3 B3 16 5 A4 B4 15 6 A5 B5 14 7 A6 B6 13 A7 B7 12 B8 11 RP2 RP3 7 6 5 4 3 2 1 47k ADC 7 6 5 4 3 2 1 47k D D VCC 8 4633_FCK 9 ADC DIR C55 0.1u 20 4633_BICK JP27 BICK 1 G1 A8 JP28 FCK 74LVC245 ADC DIR U9 EXT_BICK DIR_BICK EXT_FCK DIR_FCK C C 2 1 LVC JP29 U10F + C56 47u 13 INV 12 THR 74HC14 BICK_INV R32 R34 R36 D3.3V PORT4 1 2 3 4 5 B 10 9 8 7 6 10k 10k 10k R33 R35 R37 U11 470 470 470 CSN CCLK CDTI 2 3 4 5 6 7 8 9 A1 A2 A3 A4 A5 A6 A7 A8 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 18 17 16 15 14 13 12 11 1 19 G1 G2 VCC GND 20 10 CSN CCLK CDTI PDN 4633_MCKI MCLK BICK FCK SDTI VCC 10 9 8 7 6 ROM D3.3V B R38 74LVC541 CTRL PORT3 1 2 3 4 5 D3.3V 10k ADC K D3.3V A D4 HSU119 R39 10k U5D 9 11 10 U2A 74HC14 1 1 C57 0.1u 13 10 74HCU04 5 3 11 U10C 10 5 74HC04 74HC04 13 6 U10E 11 74HC14 U7F 6 4 74HC14 U7E 4 U7C U2E U10B 2 74HC04 74HC04 74HCU04 11 1 U7B 3 2 8 12 74HCU04 U2D 9 U7A U2F 2 74HCU04 SW2 PDN A U10D 12 74HC04 9 8 74HC14 10 A 74HC14 U10A 1 Title 2 74HC14 Size A3 Date: A DIR_SDTI DIR U5E 8 74HC14 H 3 L DAUX JP30 SDTI B C D AKD4633-A Document Number Rev LOGIC Thursday, February 15, 2007 3 Sheet E 5 of 5