IMAGE SENSOR NMOSリニアイメージセンサ S3921/S3924シリーズ 電流積分型読み出し回路・インピーダンス変換回路を内蔵, 電圧出力型 NMOSリニアイメージセンサは、 マルチチャンネル分光光度計用の検出器として設計された自己走査型フォトダイオードアレイです。走査回 路は、 NチャンネルMOSトランジスタで構成され、 低消費電力駆動が可能なため、 取り扱いが容易です。各フォトダイオードの受光面積が大き く高い紫外感度をもつ上、 雑音がきわめて小さいので微弱な入射光に対してもS/Nの高い信号が得られます。 S3921/S3924シリーズは、 ビデオラインを利用した電流積分型読み出し回路およびインピーダンス変換回路を内蔵しています。扱いやすいボ ックス波形で信号出力するため、 外付けの読み出し回路の構成が簡単になります。 S3921シリーズは50 μm × 2.5 mm、 S3924シリーズは25 μm × 2.5 mmのフォトダイオードが直線的に並んでいます。画素数は、 128 (S3921128Q)、 256 (S3921-256Q, S3924-256Q)、 512 (S3921-512Q, S3924-512Q)、 1024 (S3924-1024Q)のそれぞれ3種類ずつがあります。受光 窓は、 石英を標準品としています。 特長 用途 ビデオライン容量を利用した電流積分型読み出し回路 およびインピーダンス変換回路を内蔵 (ボックス波形出力) 広い受光面 画素ピッチ: 50 μm (S3921シリーズ), 25 μm (S3924シリーズ) 画素高さ: 2.5 mm フォトダイオードの紫外感度が高く、紫外線照射に対して 特性が安定している 低暗電流、大飽和電荷量のため、常温で長い蓄積時間と広い ダイナミックレンジが得られる 優れたユニフォミティ (感度の均一性) 低電圧・単一電源駆動が可能 スタートパルス、 クロックパルス、およびビデオライン リセットパルスは、CMOSロジックコンパチブル ■ 等価回路 マルチチャンネル分光測光 イメージリードアウトシステム ■ 受光部の構造 スタート st デジタルシフトレジスタ (MOSシフトレジスタ) アドレス スイッチ アクティブ フォトダイオード 2.5 mm エンドオブスキャン ソースフォロア回路部 Vdd アクティブ ビデオ Vss 飽和コントロール ゲート 飽和コントロール ドレイン アドレス スイッチ ダミー ダイオード b a ダミー ビデオ リセットスイッチ部 酸化シリコン N型シリコン リセット リセットV 400 µm 2 1.0 µm 1 1.0 µm クロック クロック P型シリコン KMPDC0019JA S3921シリーズ: a=50 µm, b=45 µm S3924シリーズ: a=25 µm, b=20 µm ■ 絶対最大定格 項 目 印加電圧 入力パルス (φ1, φ2, φst)電圧 消費電力*1 動作温度*2 保存温度 *1: Vdd=5 V, Vr=2.5 V *2: 結露なきこと 記号 Vdd Vφ P Topr Tstg 定格値 15 15 10 -40 ～ +65 -40 ～ +85 KMPDA0067JA 単位 V V mW °C °C 1 NMOSリニアイメージセンサ S3921/S3924シリーズ ■ 形 状仕 様 S3921S3921S3921128Q 256Q 512Q 画素数 128 256 512 パッケージ長 31.75 40.6 ピン数 22 窓 材 *3 石英 質量 3.0 3.5 *3: フ ァ イ バ プ レ ー ト 窓 も 対応 可 能 (S3921-128Q , S3924-256Q を 除 く ) 項 S3924S3924256Q 512Q 256 512 31.75 22 石英 3.0 目 S39241024Q 1024 40.6 3.5 単位 mm g ■ 仕 様 (Ta=25 °C) 項 目 記号 画素ピッチ 画素高さ 感 度 波 長 範 囲 (ピ ー ク の 10% ) 最大感度波長 フ ォ ト ダ イ オ ー ド 暗 電 流 *4 フ ォ ト ダ イ オ ー ド 容 量 *4 飽 和 露 光 量 *4 *5 飽 和 電 荷 量 *4 λ λp ID C ph Esat Q sat 飽 和 出 力 電 圧 *4 Vsat Min. - 感度不均一性* PR NU *4: リ セ ッ ト V=2.5 V, Vdd=5.0 V, V φ=5.0 V *5: 2856 K, タ ン グ ス テ ン ラ ン プ *6: 飽 和 の 50% , ス タ ー ト 画 素 と 最 終 画 素 を 除 く 6 S3921 シ リ ー ズ Typ. Ma x. 50 2.5 200 ～ 1000 600 0.2 0.6 20 220 50 1350 (-128Q) 1300 (-256Q) 1100 (-512Q) ±3 Min. - S3924 シ リ ー ズ Typ. Ma x. 25 2.5 200 ～ 1000 600 0.1 0.3 10 220 25 1050 (-256Q) 820 (-512Q) 570 (-1024Q) ±3 単位 μm mm nm nm pA pF m lx · s pC mV mV mV % ■ 電 気 的 特 性 (Ta=25 °C) 項 目 記号 V φ1, V φ2 (H ) V φ1, Vφ2 (L) V φs (H) Vφs (L) Vrφ (H ) Vrφ (L) Vdd Vr Vscg Vscd trφ1, trφ2 クロックパルス (φ1, φ2) 上昇／下降時間 tfφ1, tfφ2 クロックパルス (φ1, φ2)パルス幅 tpw φ1, tp w φ2 スタートパルス (φst)上昇／下降時間 trφs, tfφs ス タ ー ト パ ル ス (φst)パ ル ス 幅 tpwφs リセットパルス上昇／下降時間 trrφ, tfrφ ス タ ー ト パ ル ス (φst)－ ク ロ ッ ク tφov パ ル ス (φ2)間 オ ー バ ー ラ ッ プ クロックパルス (φ2)－リセット tφovr パルス (Reset φ)間オーバーラップ ク ロ ッ ク パ ル ス (φ2)－ リ セ ッ ト td φr-2 パ ル ス (Reset φ) 遅 延 時 間 クロックパルス (φ1, φ2)スペース*9 X 1, X 2 クロックパルス (φ2, Reset φ)スペース*9 tsφr-2 シ フ ト レ ジ ス タ 動 作 周 波 数 * 10 f H igh Low H igh スタートパルス (φst)電圧* 7 Low リ セ ッ ト パ ル ス (Reset φ) H igh 電 圧 *7 Low ソースフォロア回路ドレイン電圧*7 リ セ ッ ト 電 圧 (リ セ ッ ト V)* 8 飽和コントロールゲート電圧 飽和コントロールドレイン電圧*8 クロックパルス (φ1, φ2)電圧 条件 - S3921 シ リ ー ズ Min. Typ. Ma x. 4.5 5 10 0 0.4 4.5 10 Vφ 0 0.4 4.5 10 Vφ 0 0.4 4.5 10 Vφ 2.0 V φ - 2.5 V φ - 2.0 0 Vr - S3924 シ リ ー ズ Min. Typ. Ma x. 4.5 5 10 0 0.4 4.5 10 Vφ 0 0.4 4.5 10 Vφ 0 0.4 4.5 10 Vφ 2.0 Vφ - 2.5 V φ - 2.0 0 Vr - 単位 V V V V V V V V V V - - 20 - - 20 - ns - 200 200 - 20 20 - 200 200 - 20 20 - ns ns ns ns - 200 - - 200 - - ns - 660 - - 660 - - ns - 50 - - 50 - - ns trf - 20 trf - 20 ns 0 0 ns 0.1 500 0.1 500 kH z 100 (-128 Q) 100 (-256 Q) ns 飽和の tvd ビデオ遅延時間 150 (-256 Q) 150 (-512 Q) ns 50% * 10 200 (-512 Q) 200 (-1024 Q) ns 21 (-128 Q) 27 (-256 Q) pF ク ロ ッ ク パ ル ス (φ1, φ2) 5 V Cφ 36 (-256 Q) 50 (-512 Q) pF バイアス ライン容量 67 (-512 Q) 100 (-1024 Q) pF リ セ ッ ト パ ル ス (Reset φ) 5 V Cr 6 6 pF バイアス ライン容量 12 (-128 Q) 14 (-256 Q) pF 飽 和 コ ン ト ロ ー ル ゲ ー ト (Vscg) 5 V C scg 20 (-256 Q) 24 (-512 Q) pF バイアス ライン容量 35 (-512 Q) 45 (-1024 Q) pF Vdd=5 V 200 200 Zo 出力インピーダンス Ω Vr=2.5 V *7: V φは 入 力 パ ル ス 電 圧 (「 ■ リ セ ッ ト V 電 圧 マ ー ジ ン 」 参 照 )。 *8: リ セ ッ ト V と 飽 和 コ ン ト ロ ー ル ド レ イ ン は 7 番 ピ ン を 共 用 し て い ま す 。 *9: trf は クロ ッ クパ ル ス の 上 昇 ／下 降 時 間 。クロ ッ クパ ル スの 上昇 ／ 下 降 時 間 が 20 ns 以 上 か かる 場 合 は (上 昇 ／ 下 降 時 間 - 20) ns 以 上 の ク ロ ッ ク パ ル ス ス ペ ー ス を 入 れ て く だ さ い (「 ■ 駆 動 回 路 の タ イ ミ ン グ 図 」 参 照 )。 *10: リ セ ッ ト V=2.5 V, Vdd=5.0 V, Vφ=5.0 V 2 - NMOSリニアイメージセンサ S3921/S3924シリーズ ■ 外形寸法図 (単位: mm) S3921-128Q, S3924-256Q S3921-256Q, S3924-512Q 受光部 12.8 × 2.5 受光部 6.4 × 2.5 6.4 ± 0.3 3.2 ± 0.3 1 ch 5.2 ± 0.2 5.0 ± 0.5 2.54 ± 0.13 10.16 ± 0.25 1.4 ± 0.2*2 1.3 ± 0.2*1 0.51 ± 0.05 0.25 25.4 ± 0.13 0.5 ± 0.05*3 3.0 ± 0.3 1.4 ± 0.2*2 1.3 ± 0.2*1 0.51 ± 0.05 5.0 ± 0.5 チップ 走査方向 0.5 ± 0.05* 3.0 ± 0.3 走査方向 31.75 ± 0.3 チップ 3 31.75 ± 0.3 5.2 ± 0.2 10.4 ± 0.25 10.4 ± 0.25 1 ch 0.25 2.54 ± 0.13 25.4 ± 0.13 10.16 ± 0.25 *1: 石英窓の表面からチップ表面 までの寸法 *2: チップ表面からパッケージ裏面 までの寸法 *3: 窓の厚さ *1: 石英窓の表面からチップ表面 までの寸法 *2: チップ表面からパッケージ裏面 までの寸法 *3: 窓の厚さ KMPDA0060JD KMPDA0061JD ■ ピン接続 S3921-512Q, S3924-1024Q 受光部 25.6 × 2.5 12.8 ± 0.3 5.2 ± 0.2 10.4 ± 0.25 1 ch 5.0 ± 0.5 0.51 ± 0.05 1 22 NC 1 2 21 NC st 3 20 NC Vss 4 19 NC Vscg 5 18 NC 6 17 NC リセットV (Vscd) 7 16 NC Vss 8 15 NC アクティブビデオ NC リセット 1.4 ± 0.2*2 1.3 ± 0.2*1 3.0 ± 0.3 走査方向 チップ 0.5 ± 0.05*3 40.6 ± 0.3 2 0.25 9 14 ダミービデオ 10 13 エンドオブスキャン Vsub 11 12 Vdd 2.54 ± 0.13 25.4 ± 0.13 10.16 ± 0.25 Vss, Vsub, NCは接地してください。 *1: 石英窓の表面からチップ表面 までの寸法 *2: チップ表面からパッケージ裏面 までの寸法 *3: 窓の厚さ KMPDA0062JD KMPDC0025JA 3 NMOSリニアイメージセンサ 端子名 入出力 φ1, φ2 入力 (CMOS ロジックコンパチブル) φst 入力 (CMOS ロジックコンパチブル) Vss - Vscg 入力 入力 (CMOS ロジックコンパチブル) リセットφ リセット V 入力 Vscd 入力 アクティブビデオ 出力 ダミービデオ 出力 Vsub - Vdd 入力 NC - ■ 分光感度特性 (代表例) ■ 出力電圧－露光量 (Ta=25 ˚C) 0.3 10 1 10 0 (Typ. リセットV=2.5 V, Vdd=5.0 V, V =5 V, 光源: 2856 K) 101 (Typ. リセットV=2.5 V, Vdd=5.0 V, V =5 V, 光源: 2856 K) 100 飽和出力電圧 10 出力電圧 (V) 飽和出力電圧 0.2 出力電圧 (V) 受光感度 (A/W) 機能、および推奨接続 MOS シフトレジスタを動作させるためのパルスです。ビデオ 出力信号は、φ2 に同期して得られるため、クロックパルス周 波数とビデオデータレートは同一になります。 MOS シフトレジスタの動作を開始させるためのパルスです。 スタートパルスの間隔と信号蓄積時間は同一となります。 フォトダイオードのアノードに接続されています。接地してく ださい。 ブルーミングの抑制に使用します。接地してください。 ハイレベルでビデオラインは “リセット V” 電圧にリセットさ れます。 リセットV端子はビデオラインを経てアドレスオンで各フォト ダイオード・カソードに接続されます。フォトダイオードを逆 バイアスの状態で使用するためにリセットV端子を正にバイア スします。φ1, φ2, リセットφの大きさが 5 V ならば、“リセッ ト V” 電圧は 2.5 V を推奨します。 “リセット V” と “Vscd” は 7 番端子を併用しています。 ブルーミングの抑制に使用します。“リセット V” と同一の印加 電圧を必要とします。 ビデオ出力信号です。内部で電流－電圧変換後、低インピーダ ンスで出力されています。負極性出力で DC オフセットがあり ます。 アクティブビデオと構造は同一ですが、フォトダイオードはあ りませんので DC オフセットのみが出力されます。必要としな い場合は、オープンにしてください。 シリコン基板に接続されています。接地してください。 内部のインピーダンス変換回路への供給電圧です。 各クロック振幅と同じ大きさの電圧を印加してください。 10 kΩの抵抗で 5 V にプルアップしてください。負極性。最後 のフォトダイオードがアドレスされた次のタイミングのφ2 に 同期して現れます。 接地してください。 出力 (CMOS ロジックコンパチブル) エンドオブスキャン S3921/S3924シリーズ -1 S3921-128Q 10 -2 S3921-256Q 10-1 S3924-256Q 10 -2 S3924-512Q S3921-512Q 0.1 S3924-1024Q 0 200 400 600 800 1000 1200 10 -3 10 -4 10 飽和露光量 -5 10 -4 KMPDB0149JA NMOSリニアイメージセンサは、シリコンの単一基板上に MOSトランジスタから成る走査回路と、 フォトダイオードア レイ、各フォトダイオードをアドレスするためのスイッチン グトランジスタアレイが集積化されたものです。「■ 等価回 路」に回路構成を示します。 MOS走査回路は低消費電力型で、スタートパルスと2相の クロックパルスにより走査パルス列を発生し、各アドレスス イッチを順次オン状態にします。アドレススイッチは、フォ トダイオードをソース、ビデオラインをドレイン、走査パル ス入力部をゲートとするNMOSトランジスタにより構成され ています。 4 -3 10 -2 10 -1 10 0 露光量 (lx · s) 波 長 (nm) ■ イメージセンサの構成 10 10-3 10 飽和露光量 -4 10 -5 10 -4 10 -3 10 -2 10 -1 10 0 露光量 (lx · s) KMPDB0118JA KMPDB0119JA フォトダイオード部は、電荷蓄積モードで動作するため、 露 光量 (光の強さ × 蓄積時間)に比例した出力が得られます。お のおののセルは、アクティブフォトダイオードとダミーダイ オードから成り、それぞれスイッチングトランジスタを経て アクティブビデオラインとダミービデオラインに接続されて います。また、おのおののアクティブフォトダイオードは、飽 和コントロールゲートを経て飽和コントロールドレインにも 接続されているため、飽和コントロールゲートを接地するこ とにより、フォトダイオードのブルーミングが抑制されます。 また飽和コントロールゲートにパルス信号を加えることによ り一斉リセットを行うことも可能です 「■ ( 補助機能」参照)。 NMOSリニアイメージセンサ 「■受光部の構造」にフォトダイオード受光部の構造図を示 します。フォトダイオード部は、P 型基板とその上の N 型拡 散層から形成されています。信号電荷は、この PN 接合容量 に蓄積されます。N 型拡散層は紫外感度が高く、暗電流が小 さくなるように工夫されています。 ■ 駆動回路 シフトレジスタの駆動には、スタートパルスφstおよび2相 クロックパルス φ1, φ2 が必要です。スタートパルスおよびク ロックパルスの極性はともに正であり、CMOSロジックコン パチブルです。 2 相クロックパルス φ1, φ2 は完全に分離していても相補な 関係にあっても構いませんが、両パルスが同時にハイになる 時間がないようにしてください。 φ1, φ2の上昇／下降時間が20 ns以上かかる場合は、(上昇 ／下降時間 - 20) ns 以上のクロックパルススペース 「■ ( 駆動 回路のタイミング図」: X1, X2)を入れるようにしてください。ま 図7 駆動回路のタイミング図 1 2 リセット ■ エンドオブスキャン エンドオブスキャン (EOS)は、10 kΩ の抵抗で EOS 端子を 5 Vにプルアップすることにより、最後のフォトダイオードが アドレスされた次のタイミングの φ2 に同期して現れます。 図 8 リセット V 電圧マージン 12 tpw s V s (H) V s (L) V V V V た、φ1, φ2 とも、最低 200 ns の保持が必要です。フォトダイ オードの信号はφ2の各立上りに同期して現れるため、クロッ クパルスの周波数とビデオデータレートは等しくなります。 スタートパルスφstの大きさはφ1, φ2と同じであり、ハイレ ベルでシフトレジスタが動作を始め、信号読み出しを開始す るため、スタートパルスの間隔と信号蓄積時間は等しくなり ます。φst は、最低 200 ns の保持が必要で、φ2 と最低 200 ns オーバーラップしていなければなりません。さらに、シフト レジスタを正常に動作開始させるためには、φstがハイレベル の間に、φ2 は一度だけハイレベルからローレベルに変化しな ければいけません。各パルスのタイミングを「■ 駆動回路の タイミング図」に示します。 tpw 1 1 (H) 1 (L) 2 (H) 2 (L) 10 tpw 2 リセットV電圧 (V) st S3921/S3924シリーズ Vr (H) Vr (L) tvd アクティブビデオ出力 エンドオブスキャン tr s st tf s tr 1 8 X. 電圧 トV ッ リセ 推奨 6 4 MA リセットV電圧範囲 2 tf 1 0 1 X1 tf 2 X2 MIN. 4 5 6 7 8 9 10 クロックパルス電圧 (V) 2 KMPDB0047JA t ov リセット t ovr td r-2 ts r-2 tfr trr KMPDC0026JA ■ 信号読み出し回路 S3921/S3924シリーズは、ビデオライン容量を利用した電 流積分回路およびインピーダンス変換回路を内蔵しています ので、信号読み出し回路を簡略化することができます。ただ し、NMOS リニアイメージセンサのアノードは 0 V (Vss)の ため、必ずビデオラインには正のバイアスを与えなければな りません。これを達成するためにはリセット φ 端子に適切な パルスを加えます。パルスの大きさは、φ1, φ2, φst と同一と します。 リセット φ をハイレベルにすると、ビデオラインはリセッ ト V 電圧に設定されます。 「■ リセット V 電圧マージン」にリ セット V 電圧のマージンを示します。クロックパルスの振幅 が大きい程リセット V 電圧を大きく設定でき、飽和電荷量を 大きくすることができます。また、リセットV電圧を小さく、 クロックパルス振幅を大きく設定すれば、ビデオ出力波形の 上昇／下降時間を短くすることができます。φ1, φ2, φst およ びリセット φ の大きさが 5 V ならば、リセット V 電圧は 2.5 V を推奨します。 また、安定した出力を得るためには、必ずリセット φ と φ2 のオーバーラップを設けてください。(φ2ハイの間にリセット φ は立ち上がるようにします。 )さらに φ2 がローの間にリセッ ト φ は立ち下がる必要があります。 S3921/S3924 シリーズはともに、信号出力波形はリセット V=2.5 V の時で約 1 V の DC オフセットがあり、また負極性の ボックス波形になります。したがって信号処理前にこの DC オフセットを除去し、正極性出力に直す方が適当な場合、 「■ 読み出し回路例」 、 「■ タイミングチャート」の信号読み出し 回路、パルスタイミングを推奨します。この場合Rsは必ず10 kΩ 以上を使用してください。また Rf/Rs でゲインが決まるた め用途にあった Rf を選択してください。 5 NMOSリニアイメージセンサ ■ 読み出し回路例 S3921/S3924シリーズ ■ タイミングチャート +5 V +5 V + 10 kΩ st st 1 1 2 2 Reset +2.5 V Vdd EOS ダミー ビデオ アクティブ ビデオ Rf EOS st OPEN 1 Rs 10 kΩ 2 – Reset + Reset V (Vscd) Vscg + Reset Vss Vsub KMPDC0028EA +15 V NC KMPDC0027JA ■ アンチブルーミング機能 部分的にでも飽和露光量以上の照射が行われる場合は、飽和電荷量を越えて信号電荷をフォトダイオードに蓄積させることは できないため、余分の電荷はビデオラインに溢れ出し信号の純度は劣化します。リセット V と同一の電圧を飽和コントロールド レインに与え、さらに飽和コントロールゲートを接地することにより、余剰電荷は飽和コントロールドレインより排出されるた め、信号の純度の劣化を避けることができます。入射光の強度が極端に強い場合は、飽和コントロールゲートを正にバイアスし ます。飽和コントロールゲートに加えるバイアスが大きいほど過飽和電荷を制御する機能は高まりますが、飽和電荷量が低下し ますので適切なバイアス値を選択することが肝要です。 ■ 補助機能 1) 一斉リセットとしての動作 通常の動作では、フォトダイオードに蓄積されている電荷は信号読み出しによってリセットされますが、S3921/S3924シリー ズは信号読み出し以外の経路でフォトダイオード電荷のリセットを行うことができます。これは、飽和コントロールゲートに適 切なパルスを加えることにより達成されます。パルス電圧は、φ1, φ2, φst, リセット φ と同一、パルス幅は 5 μs 以上としてくだ さい。 飽和コントロールゲートがハイレベルに設定されると、 すべてのフォトダイオードは飽和コントロールドレイン電位に一斉に リセットされます。逆に飽和コントロールゲートがローレベル (0 V)に設定されると、リセット機能は働かず、フォトダイオー ドでは信号電荷の蓄積が行われます。 2) ダミービデオ S3921/S3924 シリーズは、ダミービデオラインを備えています。アクティブビデオラインとダミービデオラインの出力を差 動増幅することにより、DCオフセットを除去した正極性のビデオ信号を得ることができます。必要としない場合は無接続とし てください。 ■ NMOSリニアイメージセンサ使用上の注意 1) 静電気対策 NMOSリニアイメージセンサには静電気に対する保護がなされていますが、静電気による破壊を未然に防ぐために静電気防 止対策を実施してください。 2) 入射窓 入射窓ガラスの表面にゴミや汚れが付着しますと画像に黒キズとして現れます。使用する際は、ガラス表面を清掃してくだ さい。清掃時に、乾いた布や綿棒などでこすりますと静電気発生の原因となりますから、アルコールなどの有機溶剤を小量含 ませた柔らかい布、紙、または綿棒などでゴミや汚れを拭き取り、シミが残らぬよう圧搾気体を吹き付けてください。 6 NMOSリニアイメージセンサ S3921/S3924シリーズ 本資料の記載内容は、平成26年2月現在のものです。 ୋ͈ॽအ͉Ȃ٨ၻ͈̹̈́̓͛ထ̩࣬̈́་ࢵ̳̭̦̜̳ͥ͂ͤ͘ȃུၳ͉ୃ̹̳͛ͥܢͬږਹͅै଼̯̹͈̳̦ͦ́͜Ȃͦ͘ͅࢋܱ̈́̓ͥ͢ͅࢋ̦ͤ ̜ͥાࣣ̦̜̳ͤ͘ȃུୋͬঀဥ̳ͥष͉ͅȂຈ̴ොවॽအ̮ͬဥྵ͈ષȂड૧͈ॽအ̮̞̯̺̩ͬږȃ ොවॽအ̹͉͘ϋίσ̞̤̀ͅރȂ߿ྴ͈ྎͅॻॽအͬփྙ̳ͥĩřĪȂٳอॽအͬփྙ̳ͥĩśĪ̦ັ̩ાࣣ̦̜̳ͤ͘ȃ ུୋ͈༗બ͉ȂොවࢃIJාոඤ̦ͅอࡉ̯ͦḀ̑̾২̯̹ͦͅાࣣȂུୋ͈ਘၑ̹͉͘య͈ොවͬࡠഽ̱̳͂͘ȃ̹̺̱Ȃ༗બۼܢඤ̜́̽̀͜Ȃ ഛब̤͍͢ະഐ୨̈́ঀဥ֦̳ܳͥͅఅ͉̞̀̾ͅٺȂ২̷͉͈ୣ̵̞ͬͭ͘ȃ ུၳ͈ܱशඤယ̞̾̀ͅȂ২͈ݺౄ̱̈́ͅഢश̹͉͘ໝୋ̳̭̲̳ͥ͂ͬ͘ȃ ŸŸŸįũŢŮŢŮŢŵŴŶįŤŰŮ ୵రުאਫ਼ ಆ෨ުאਫ਼ ުאނਫ਼ ಎ໐ުאਫ਼ ఱिުאਫ਼ ୌུުאਫ਼ ɧĺĹıĮııIJIJ ɧĴıĶĮıĹIJĸ ɧIJıĶĮıııIJ ɧĵĴıĮĹĶĹĸ ɧĶĵIJĮııĶij ɧĹIJijĮııIJĴ ୵రঌဩߊષIJĮķĮIJIJġĩུྵ୵ర࢙൚రΫσijٴĪ ֟ઽࡇ̩̾͊ঌࡄڠݪŅķߊځĹْ౷ġĩࡄڠݪΑ·;ͿͺΫσĸٴĪ ނസࢽߊࡵΦĴĮĹĮijIJġĩࡵΦĴĴ૩ΫσĶٴĪ ຩઐঌಎߊग५ĴijĶĮķġĩུྵຩઐפஜΫσĵٴĪ ఱिঌಎ؇ߊհാijĮĴĮIJĴġĩఱि࣭षΫσIJıٴĪ ؖঌฎఉߊฎఉפIJĮIJĴĮķġĩಅ५ฎఉΫσĶٴĪ ࡥఘުאଔૺ໐ȁɧĵĴĶĮĹĶĶĹȁຩઐঌߊঌIJIJijķĮIJȁŕņōġĩıĶĴĪġĵĴĵĮĴĴIJIJȁŇłřġĩıĶĴĪġĵĴĵĮĶIJĹĵ ŕņōġĩıijijĪġijķĸĮıIJijIJġġŇłřġĩıijijĪġijķĸĮıIJĴĶ ŕņōġĩıijĺĪġĹĵĹĮĶıĹıġġŇłřġĩıijĺĪġĹĶĶĮIJIJĴĶ ŕņōġĩıĴĪġĴĵĴķĮıĵĺIJġġŇłřġĩıĴĪġĴĵĴĴĮķĺĺĸ ŕņōġĩıĶĴĪġĵĶĺĮIJIJIJijġġŇłřġĩıĶĴĪġĵĶĺĮIJIJIJĵ ŕņōġĩıķĪġķijĸIJĮıĵĵIJġġŇłřġĩıķĪġķijĸIJĮıĵĶı ŕņōġĩıĺijĪġĵĹijĮıĴĺıġġŇłřġĩıĺijĪġĵĹijĮıĶĶı Cat. No. KMPD1044J03 Feb. 2014 DN 7