NJW4302 三相ＤＣブラシレスモータ コントロールＩＣ ■概 要 NJW4302 は、ホールセンサを利用した三相ＤＣブラシレスモ ータ用のプリドライバコントロールＩＣです。 このＩＣは、内部に速度制御回路，ＦＧアンプ、積分アンプ 回路等を内蔵しています。 本ＩＣを使用することにより、希望の出力のモータを精度 良く速度制御が可能となります。 ■外 形 NJW4302FA1 ■特 ● ● ● ● ● ● ● ● ● ● ● ■端子配列 徴 ＰＷＭ駆動出力 ＣＲ発振器 ロック検知出力 ブレーキ回路（ショートブレーキ方式） スタート／ストップ切換回路 電流制限回路 過熱保護回路 ＦＧアンプ、積分アンプ内蔵 シャントレギュレータ出力（５Ｖ） Ｂｉ−ＣＭＯＳ構造 外形 ＱＦＰ４４ VL UH WL VH UL RF H3- H3+ H2- H2+ H1- H1+ WH PVCC FGIN+ VCC FGIN- VREG FGOUT DGND FGSOUT AGND PGND NJW4302 QFP44 AGND VSH CR N2 CROCK N1 R SS C CLK FILO FILI TOC INT IN POUT LD DOUT INTREF INTOUT BR FR ■ブロック図 FGSO FGO Dout LD CROCK INTREF INTIN INTOUT S/S BR F/R BR F/R V + ROCK OSC LD FGIN ‐ + FGIN INTEGRATION AMP − + − FG + SPEED DISCRIMINATOR H1 LOGIC HALL HYS AMP S/S Vreg H2 + H2‐ H3 VREF SPEED PLL Pout + H1‐ + H3‐ VREG 1 VSH VCO OUT PROTECTION CLK ALTERNATIVE PLL COUNTER PWM BLOCK COUNTER CIRCUIT TSD / LVDS CIRCUIT PRI−DRIVER FILI FILO R C N1 N2 GND CR RF TOC UL VL WL UH VH WH -1- NJW4302 ■端子機能の説明 端子名 ピン番号 説明 H1+,H1- 33, 34 各相からのホール入力端子。 H2+,H2- 35, 36 ロジックの「H」とは VH+>VH- を示す。 H3+,H3- 37, 38 UH 41 VH 43 出力端子（定電流ソース出力） 。 WH 1 UL 40 出力端子（オープンコレクタ・シンク出力） 。 VL 42 PWM によるデューティ制御を行う。 WL 44 PVCC 2 電源端子。ノイズ等が入らないように GND 間にコンデンサを接続する。 VCC 3 IC 内では未接続のため、各端子は必ず外部にて PVCC、VCC に接続のこと。 VREG 4 シャントレギュレータ出力端子。 外付けの Bias 抵抗と NPN TR により、V＋用の安定した 5V を生成する。 PGND,DGND 5,6 接地端子。 AGND 27,28 VSH 7 シャントレギュレータ ON/OFF 端子。 「H」又は「オープン」で ON、 「L」で OFF。 CR 8 PWM の発振周波数を設定する端子 CROCK 9 IC 内では未接続のため、各端子は必ず外部にて PGND、DGND、AGND に接続のこと。 モータ拘束保護回路用クロック断線時誤動作防止回路等の基準信号発振端子。 GND 間にコンデンサを接続する。 R 10 C 11 VCO 発振周波数設定端子。GND 間に抵抗を接続する。 VCO 発振周波数設定端子。GND 間にコンデンサを接続する。 C 端子の発振周波数が１ＭＨｚを超えない容量値に設定すること。 FILI 13 VCO フィルターアンプ入力端子。 （ＩＣ内部で）１０ｋΩの抵抗を介して VCO PLL 出力に接続されている。 FILO 12 VCO フィルターアンプ出力端子。 （ＩＣ内部で）VCO 回路に接続される。 DOUT 18 速度ディスクリミネータ出力端子。オーバースピード時「L」が出力される。 POUT 19 PLL 出力端子。1/2fCLK と 1/2fFG の位相比較を出力する。 LD 20 ロック検知出力端子。オープンコレクタ出力モータ回転数がロック範囲内（±6.25%）のとき「L」となる。 INT REF 14 積分アンプ正転入力端子。 （1/2V＋で Bias） INT IN 17 積分アンプ反転入力端子。 INT OUT 16 積分アンプ出力端子。 TOC 15 トルク指令入力端子。通常、INT OUT 端子と接続する。TOC 電位を下げると UL,VL,WL の PWM デューティが変化してトルク力 が UP するよう作用する。 -2- FGIN+ 32 FG アンプ正転入力端子（1/2V＋で Bias） 。GND 間にコンデンサを接続する。 FGIN- 31 FG アンプ反転入力端子。 FGOUT 30 FG アンプ出力端子。 FGSOUT 29 FG アンプ出力端子（シュミット後） 。オープンコレクタ出力。 RF 39 出力電流検出端子。GND 間に低抵抗を接続する。出力最大電流 IOUT=0.5/Rf で設定する。 SS 24 スタート・ストップ制御端子。 「L」でスタート、 「H」又は「オープン」でストップ。 FR 22 正転／逆転制御端子。 「L」で正転、 「H」又は「オープン」で逆転。 BR 21 ブレーキ端子（ショートブレーキ動作） 「L」でスタート、 「H」又は「オープン」でブレーキ。 CLK 23 外部クロック信号入力端子。10kHz max. N1 25 速度ディスクリミネータ カウント数切り替え端子。 N2 26 NJW4302 ■機能説明 1. VCO 回路 基準信号周波数の可変範囲は、R 及び C 端子に接続する素子と VCO ループフィルタ定数等により決まる。 ただし、VCO の発振周波数範囲は、約 160kHZ∼1.0MHZ である。 定数の参考値を以下に記す。 R=20kΩ、C＝100pF フィルタ定数：0.47μF、27kΩ 2. 出力駆動回路 PWM は、外付けトランジスタの上側で行っている。 3. 速度ロックの範囲 速度ロックの範囲は、定速の±6.25%以内である。モータの回転数がロック範囲内で LD 端子は「L」となる（オープン コレクタ） 。モータの回転数がロック範囲を外れると LD 端子は「H」となる。 LD 信号は、起動時に初期点灯することがある。 4. PWM 周波数 PWM 周波数は、CR 端子に接続する抵抗とキャパシタにより決まり、下記の式により計算できる。 fPWM≒1/（0.48CR） C=1500pF，R=75kΩで、約 19kHZ が得られる。 5. 拘束保護回路(CROCK) スタート状態でモータ拘束時に IC 及びモータの保護を行う。LD 出力が一定時間「H」であると上側の出力トランジスタ の全相をオフする。 設定時間は、CROCK 端子に接続するキャパシタで決まり、下記の式により計算できる。 設定時間（秒）≒66Ｃ（μＦ） C＝0.068μＦで約 4.5 秒が得られる。 拘束保護が動作した場合、解除するにはストップ状態または電源の再投入が必要である。この機能を使用しない場合は、 CROCK 端子を AGND に接続する。 6. F/R 切り替え モータの回転方向の切り替えは、F/R 端子で行うことができ、モータの回転状態で行っても問題はない。 7. ブレーキ ブレーキは、外付けトランジスタの上側を全相オンさせるショートブレーキ方式である。この時、下側トランジスタは 全相オフになる。 8. VREG 端子と VSH 端子 モータ駆動回路を 1 電源で構成する場合、VREG 端子を使用し、本 IC の電源電圧（5V）を作ることができる。VREG 端子 と V+端子でシャントレギュレータ回路を構成しており外付け素子（抵抗、トランジスタ）を付加することにより V+端子 に 5V±5%を発生する。この場合、VSH 端子を「H」またはオープンにする。 本 IC 用に別電源が用意されている場合は、VREG 端子はオープンにし VSH 端子を「L」にする。 9. FG アンプ FG アンプは通常、ノイズを除去するために応用回路例のようなフィルタアンプを構成する。FG アンプ後にはシュミッ トコンパレータが接続されているのでアンプの出力振幅は 250mVp-p 以上になるように増幅度を設定する。 FGIN+端子対 GND に接続するキャパシタは、バイアス電圧安定化と内部ロジックの初期リセットパルス発生のために必 要である。リセットパルスは、FGIN+端子が 0V→約 1.25V となる時間に発生する。 10. 積分アンプ 積分アンプは、Dout および Pout を積分し、速度指令電圧に変換するとともに制御ループのゲイン及び周波数特性を外 付けで設定する。 -3- NJW4302 11. 速度制御 本 IC は、PLL 回路を付加した速度ディスクリ回路と位相比較回路の２系統により速度制御を行っており、モータからの FG パルスと CLK 端子から入力されるクロック周波数が同じになる様に制御がかかる。よって、クロック周波数を変えるこ とによりモータの回転数を変化させることができる。 回転数は以下に記す要領で計算することができる。 例）FGパルス数が36パルス／一回転とすると、回転数Nは、 N=CLK（HZ）＊（60／36）[RPM] となる。 VCOの発振周波数は、約160kHZ∼1.0MHZまでの範囲なのでカウント数を1024とすると、 入力クロックの幅は、 約156HZ∼960HZであり、回転数は、260回転∼1600回転となる。 -4- NJW4302 ■絶対最大定格 項目 記号 最大電源電圧 V+ 最大入力電流 Ireg 出力電流 Io 動作周囲温度 定格 単位 7 V Vreg 端子(5.6V) 10 mA UL,VL,WL 30 mA Topr −40∼85 ℃ 保存周囲温度 Tstg −55∼150 ℃ 許容消費電力 Pd 700 mW ■許容動作範囲／Ta=25℃ 項目 記号 条件 条件 単位 1.0∼5.0 ｍＡ 入力電流範囲 IREG FG ｼｭﾐｯﾄｱｳﾄ印加電圧 VFGSO 0∼8 Ｖ FG ｼｭﾐｯﾄｱｳﾄ出力電流 IFGSO 0∼5 ｍＡ ロック検出出力電流 ILD 0∼20 ｍＡ 4.5∼5.5 Ｖ 電源電圧 ＋ V VREG 端子(5.6V) 定格 -5- NJW4302 ■電気的特性／Ta=25℃，V+=5.0V 項目 記号 電源電流１ ICC1 電源電流２ ICC2 出力飽和電圧 出力電流 VO (sat) IO 条件 最小 標準 最大 単位 − 38 55 ｍＡ STOP 時 − 8 18 ｍＡ UL,VL,WL出力Io=20mA − 0.2 0.7 Ｖ UH,VH,WH出力Vout=1.4V -20 -16 -12 ｍＡ 出力リーク電流 IO(leak) UL,VL,WL 出力 − − 100 μＡ 出力オフ電圧 VO(off) UH,VH,WH 出力 − − 0.5 Ｖ 最小 標準 最大 単位 ●ホールアンプ 項目 記号 入力バイアス電流 IHB(HA) -4 -1 − μＡ 同相入力電圧範囲 VICM 1.5 − VCC-1.5 Ｖ ホール入力感度 △VIN(HA) − 60 − ｍＶＰ−Ｐ ヒステリシス幅 △VIN(HA) 17 32 60 ｍＶ 入力電圧Ｌ→Ｈ VSLH 8 16 30 ｍＶ 入力電圧Ｈ→Ｌ VSHL -30 -16 -8 ｍＶ ●CR 発振器 項目 記号 最小 標準 最大 単位 条件 条件 出力Ｈレベル電圧 VOH(CR) 2.4 2.7 3.0 Ｖ 出力Ｌレベル電圧 VOL(CR) 1.3 1.6 1.9 Ｖ − 19 − ｋＨｚ 0.9 1.1 1.3 ＶＰ−Ｐ 最小 標準 最大 単位 発振周波数 f(CR) 振幅 V(CR) R=75kΩ，C=1500pF ●CROCK 発振器 項目 記号 出力Ｈレベル電圧 VOH(RK) 2.7 3.0 3.3 Ｖ 出力Ｌレベル電圧 VOL(RK) 0.1 0.4 0.7 Ｖ 外付けＣ充電電流 ICHG1 − -10 − μＡ 外付けＣ放電電流 ICHG2 − 10 − μＡ 発振周波数 f(RK) − 35 − Ｈｚ 振幅 V(RK) 2.4 2.6 2.8 ＶＰ−Ｐ 最小 標準 最大 単位 条件 C=0.068μＦ ●VCO 発振器(PLL COUNTER) 項目 記号 C端子出力Hﾚﾍﾞﾙ電圧 VOH(C) 1.15 1.25 1.35 Ｖ C端子出力Lﾚﾍﾞﾙ電圧 VOL(C) 0.9 1.0 1.1 Ｖ 発振周波数 f(C) − − 1.0 ＭＨｚ 振幅 V(C) 0.15 0.25 0.6 ＶＰ−Ｐ -6- 条件 NJW4302 ●電流制限動作 項目 記号 リミッタ VRF ●FG アンプ 項目 入力オフセット電圧 入力バイアス電流 出力Ｈレベル電圧 出力Ｌレベル電圧 ＦＧ入力感度 次段のシュミット幅 動作周波数範囲 オープンループゲイン 記号 VIO(FG) IB(FG) VOH(FG) VOL(FG) ⊿VIN (FG) ⊿VSH(FG) ⊿FG AV(FG) ●FGSO 出力 項目 記号 出力飽和電圧 VO(FGSO) 出力リーク電流 IL(FGSO) 条件 条件 GAIN 40dB f(FG)=2kHz 条件 IO(FGS)=2mA ＋ VO=V 最小 標準 最大 単位 0.47 0.52 0.57 Ｖ 最小 -10 -1 V＋-1.5 − − 100 − − 標準 0 0 V＋-1.0 1 3 180 16 51 最大 10 1 − 1.5 − 250 − − 単位 ｍＶ μＡ Ｖ Ｖ ｍＶ ｍＶ ｋＨｚ ｄＢ 最小 標準 最大 単位 − 0.1 0.5 Ｖ − − 10 μＡ 最小 標準 最大 単位 ●速度ディスクリ出力(Dout) 項目 記号 出力Ｈレベル電圧 VOH(D) V＋-1.0 V＋-0.7 − Ｖ 出力 L レベル電圧 VOL(D) − 0.4 − Ｖ ●速度制御 PLL 出力(Pout) 項目 記号 最小 標準 最大 単位 出力Ｈレベル電圧 VOH(P) 3.35 3.65 3.95 Ｖ 出力Ｌレベル電圧 VOL(P) 1.35 1.65 1.95 Ｖ ●ロック検出(LD) 項目 記号 最小 標準 最大 単位 − 0.1 0.5 Ｖ − − 10 μＡ -6.25 − +6.25 ％ 出力飽和電圧 VOL(LD) 条件 条件 条件 ILD=10mA ＋ 出力リーク電流 IL(LD) VO=V ロック範囲 ⊿LOCK 設計目標値 -7- NJW4302 ●積分アンプ 項目 入力オフセット電圧 入力バイアス電流 出力Ｈレベル電圧 出力Ｌレベル電圧 オープンループゲイン 利得帯域幅積 基準電圧 記号 VIO(INT) IB(INT) VOH(INT) VOL(INT) AV(INT) GBW(INT) VB(INT) ●フィルターアンプ(PLL COUNTER) 項目 記号 入力バイアス電流 条件 条件 IB(FIL) 最小 標準 -10 -0.4 V＋-0.12 − − − 2.375 − − V＋-0.8 0.8 60 1.6 2.5 最小 標準 最大 単位 0.4 − μＡ − ＋ ＋ 最大 10 0.4 − 1.2 − − 2.625 単位 ｍＶ μＡ Ｖ Ｖ ｄＢ ＭＨｚ Ｖ 出力Ｈレベル電圧 VOH(FIL) V -1.2 V -0.8 − Ｖ 出力Ｌレベル電圧 VOL(FIL) − 0.8 1.2 Ｖ 基準電圧 VB(FIL) 2.375 2.5 2.625 Ｖ 最小 標準 最大 単位 ●S/S 端子 項目 記号 条件 ＋ 入力Ｈレベル電圧 VIH(S/S) 3.5 4.2 V Ｖ 入力Ｌレベル電圧 VIL(S/S) 0 0.8 1.0 Ｖ ヒステリシス幅 △VIN(S/S) 1.0 1.3 1.6 Ｖ プルアップ抵抗 RU(S/S) 60 80 100 ｋΩ 最小 標準 最大 単位 ●F/R 端子 項目 記号 条件 入力Ｈレベル電圧 VIH(F/R) 3.5 4.2 V＋ Ｖ 入力Ｌレベル電圧 VIL(F/R) 0 0.8 1.0 Ｖ ヒステリシス幅 △VIN(F/R) 1.0 1.3 1.6 Ｖ プルアップ抵抗 RU(F/R) 60 80 100 ｋΩ 最小 標準 最大 単位 ●BR 端子 項目 記号 条件 入力Ｈレベル電圧 VIH(BR) 3.5 4.2 V＋ Ｖ 入力Ｌレベル電圧 VIL(BR) 0 0.8 1.0 Ｖ ヒステリシス幅 △VIN(BR) 1.0 1.3 1.6 Ｖ プルアップ抵抗 RU(BR) 60 80 100 ｋΩ -8- NJW4302 ●CLK 端子 項目 記号 条件 最小 標準 最大 単位 入力Ｈレベル電圧 VIH(CLK) 3.5 4.2 V＋ Ｖ 入力Ｌレベル電圧 VIL(CLK) 0 0.8 1.0 Ｖ ヒステリシス幅 △VIN(CLK) 1.0 1.3 1.6 Ｖ プルアップ抵抗 RU(CLK) 60 80 100 ｋΩ 入力周波数 f(CLK) − 16 − ｋＨｚ ●N1 端子 項目 記号 最小 標準 最大 単位 条件 入力Ｈレベル電圧 VIH(N1) 3.5 4.2 V＋ Ｖ 入力Ｌレベル電圧 VIL(N1) 0 0.8 1.0 Ｖ ヒステリシス幅 △VIN(N1) 1.0 1.3 1.6 Ｖ プルアップ抵抗 RU(N1) 60 80 100 ｋΩ ●N2 端子 項目 記号 最小 標準 最大 単位 条件 入力Ｈレベル電圧 VIH(N2) 3.5 4.2 V＋ Ｖ 入力Ｌレベル電圧 VIL(N2) 0 0.8 1.0 Ｖ ヒステリシス幅 △VIN(N2) 1.0 1.3 1.6 Ｖ プルアップ抵抗 RU(N2) 60 80 100 ｋΩ ●低電圧保護 項目 記号 最小 標準 最大 単位 動作電圧 VSDL − 3.75 − Ｖ 解除電圧 VSDH − 4.0 − Ｖ ヒステリシス幅 △VSD 0.15 0.25 0.35 Ｖ ●シャントレギュレータ出力 項目 記号 最小 標準 最大 単位 4.75 5.0 5.25 Ｖ 最小 標準 最大 単位 出力電圧 ●VSH 端子 項目 条件 条件 VO(VSH) 記号 条件 入力Ｈレベル電圧 VIH(VSH) 3.5 4.2 V＋ Ｖ 入力Ｌレベル電圧 VIL(VSH) 0 0.8 1.0 Ｖ ヒステリシス幅 △VIN(VSH) 1.0 1.3 1.6 Ｖ プルアップ抵抗 RU(VSH) 60 80 100 ｋΩ -9- NJW4302 ■速度ディスクリカウント数 Ｎ１ Ｎ２ カウント数 Ｈまたはオープン Ｈまたはオープン 128 Ｈまたはオープン Ｌ 512 Ｌ Ｈまたはオープン 256 Ｌ Ｌ 1024 ■３相ロジック真理値表（IN H とは、IN+>IN- の状態を示す） Ｆ／Ｒ=Ｌ Ｆ／Ｒ=Ｈ 出力 H 1 H 2 H 3 H 1 H 2 H 3 １ Ｈ Ｌ Ｈ Ｌ Ｈ Ｌ ＶＨ ＵＬ ２ Ｈ Ｌ Ｌ Ｌ Ｈ Ｈ ＷＨ ＵＬ ３ Ｈ Ｈ Ｌ Ｌ Ｌ Ｈ ＷＨ ＶＬ ４ Ｌ Ｈ Ｌ Ｈ Ｌ Ｈ ＵＨ ＶＬ ５ Ｌ Ｈ Ｈ Ｈ Ｌ Ｌ ＵＨ ＷＬ ６ Ｌ Ｌ Ｈ Ｈ Ｈ Ｌ ＶＨ ＷＬ ■S/S 端子 Ｈまたはオープン ストップ Ｌ スタート ■BR 端子 Ｈまたはオープン ブレーキ Ｌ 解除 - 10 - Source Sink NJW4302 ■応用回路例 VM QVR R12 R13 R14 R10 VCC AGND R3 27k C4 0.47u 220p C5 0.1u C6 0.22u C7 FR C 2k 0.47u R8 C9 FGS SS CLK LD R POUT N1 DOUT 100p CROCK INT IN C3 20k N2 INT OUT R2 0.047u CR TOC C2 1500p C8 1000p AGND INT REF C1 0.1u PGND NJW4302 QFP44 VSH FILI 75k FILO VSH R11 C10 FGOUT 100k R7 FGSOUT DGND R1 H1- FGIN- VREG 47u H1+ FGIN+ BR CVR H2+ H2- H3+ H3- RF UL VL UH WH PVCC VH WL R9 C R5 R6 R418k 2.4M 150k - 11 - NJW4302 ■特性例１ NJW4302 vco-frequency vs. Temperature (C=100pF,R=20k,V+=5v) NJW4302 CROCK-OSC vs. Temperature N=1024 1,000 (V+=5v,CROCK=0.047uF) 60 CROCK-OSC frequency [Hz] VCO-frequency [Hz] 50 N=512 N=256 N=128 100 -50 -25 0 25 40 30 20 10 50 75 0 100 -50 -25 Temperature [degC] ΔVIN [V] CR-OSC frequency [kHz] 15 75 100 75 100 1 0.5 -25 0 25 50 75 0 -50 100 -25 25 50 NJW4302 IHB(HA) vs. Temperature (V+=5v) 500 0 Temperature [degC] NJW4302 SH(FG) vs. Temperature (V+=5v) 500 400 IHB(HA) [nA] 400 FG(SH) [mV] 100 1.5 Temperature [degC] 300 200 100 300 200 100 -25 0 25 50 Temperature [degC] - 12 - 75 (V+=5v) 2 20 0 -50 50 NJW4302 Logic-Input ΔVIN vs. Temperature (V+=5v,CR=1500pF,75k) 25 10 -50 25 Temperature [deg] NJW4302 CR-OSC vs. Temperature 30 0 75 100 0 -50 -25 0 25 50 Temperature [degC] NJW4302 ■特性例２ NJW4302 Icc vs. Temperature NJW4302 IB(INT) vs. Temperature (V+=5v) 150 (V+=5v) 50 icc1 icc2 100 Icc [mA] IB(INT) [nA] 40 30 20 50 10 0 -50 -25 0 25 50 75 0 -50 100 -25 Temperature [degC] NJW4302 Icc vs. V+ 25 50 75 100 75 100 75 100 NJW4302 Io vs. Temperature (Ta=25degC,標準外付け部品あり） 40 0 Temperature [degC] (V+=5v,V(vh)=1.4v) 20 ICC1 ICC2 35 30 15 Io [mA] Icc [mA] 25 20 10 15 10 5 5 0 0 0 1 2 3 4 5 6 -50 -25 V+ [V] NJW4302 VIO(INT) vs. Temperature 25 50 NJW4302 VOsat vs. Temperature (V+=5v) 1.6 0 Temperature [degC] (V+=5v,Io=20mA) 0.5 1.4 0.4 1 VOsat [V] VIO(INT) [mV] 1.2 0.8 0.6 0.3 0.2 0.4 0.1 0.2 0 -50 -25 0 25 50 Temperature [degC] 75 100 0 -50 -25 0 25 50 Temperature [degC] - 13 - NJW4302 ■特性例３ NJW4302 ΔVIN(HA) vs. Temperature (V+=5v) 60 50 ΔVIN(HA) [mV] 40 30 20 10 0 -50 0 50 100 Temperature [degC] ■アプリケーションノート ●FG アンプ部 FG アンプは、入力差動アンプと出力シュミットコンパレータから構成されています。アンプ部には外付け帰還Ｒ， Ｃ等でフィルタアンプを構成してノイズ対策を施します。FG 入力信号は微弱な信号なので、シュミットコンパレー タのヒステリシス 250mVP-P 以上になるようにアンプゲインを設定する必要があります。 FG+端子は、内部で中点電圧にバイアスされています。この端子を利用して内部ロジックのリセットをかけている ため外付けＣが必要です。リセットパルスは、FG+端子の電圧が 0V から 1.25V に遷移する間に生成されます。 FG アンプアプリケーション例 1000p 100k 0.47u 2k FGO FG- FG+ 内部ロジックの リセットへ 0.1u NJW4302 - 14 - FGS NJW4302 ●矩形波 FG 信号へのアプリケーション FG センサがホールＩＣやオプチカルエンコーダなどの０V∼5V スイング矩形波信号の場合のアプリケーション回 路例は次のようになります。 FG 矩形波アプリケーション例 FGO 1.5k ホール IC など FGS FGFG+ 3.5k 内部ロジックの リセットへ 0.1u NJW4302 FG入力に0→5の矩形波を入力する場合は、上図のように内部FGアンプの同相入力電圧範囲を超えないような信号 を入力します。同相入力電圧範囲は、0V∼VCC-1.5Vです。 ●内蔵基準電圧からの動作電圧設定 ●内蔵基準電圧からの動作電圧設定 制御システム全体の電源は、ＮＪＷ４３０２、ホール素子バイアス、出力段用に１００ｍＡの能力が必要です。 リップル除去用に４７μＦ程度のＣも付加してください。 ●ホールバイアス ホールバイアスはＮＪＷ４３０２の入力感度以上になるように設定してください。 ●ＦＧ入力 ＮＪＷ４３０２に内蔵のＦＧアンプは入出力共にピンに出力されています。ここで構成したアンプのゲイン、 AFG, は AFG = R7 R8 Ｃ８はノイズ低減用、Ｃ９はＤＣカットです。Ｃ１０は０．１μＦを標準とします。ＦＧＩＮに接続されたイ ンダクタのマークの素子は、前出のプリント板上のＦＧパルス検出パターンです。 ●ＰＷＭ周波数 ＰＷＭのクロック周波数は内蔵のＣＲ発振器で以下の式で決まります。 f PWM = 1 0.48 ⋅ R1 ⋅ C1 この図の場合は約１９ｋＨｚです。 - 15 - NJW4302 ●ＶＣＯ周波数の可変範囲 ＶＣＯの可変範囲は１６０ｋＨｚから１ＭＨｚです。外部定数は以下のようになります。 R2 = 20k ohm, C3 = 100pF, R3 = 27k ohm, C4 = 0.47 uF ＶＣＯはこの値での使用を推奨します。変更の必要がある場合、まずは速度ディスクリの分割数変更をお奨め します。 ●ロック保護の検出時間 ロック保護の検出時間はＣ２によって以下のように決まります。 t ROCK = 66 ⋅ C 2 この場合、約３．１秒になります。 ●積分アンプ 積分アンプには、速度ディスクリの出力とＰＬＬの出力がそれぞれ抵抗を通して合成された後、入力されるよ う構成します。Ｃ６には無極性型をお使いください。 ●上側パワートランジスタ 上側のパワートランジスタは、電源変動などの影響を軽減するため、基準電圧でバイアスされたＮＰＮを介し て出力しています。ＮＪＷ４３０２の出力電流は最小でも１２ｍＡですので、１Ａ程度のモータ電流なら１個、 それ以上のモータ電流ならダーリントントランジスタを使用します。コレクターエミッタ間には回生用のダイオ ードを入れてください。 ●下側パワートランジスタ 下側は１．５Ａ程度までの電流なら１段、それ以上ならダーリントントランジスタを使用します。ベース−エ ミッタ間の抵抗は素子のカットオフに効くため、ＰＷＭ動作の場合は特に重要です。ノイズが生じる場合はこの 抵抗に並列にＣを入れます。コレクターエミッタ間には回生ダイオードを入れてください。Ｒ１１はＰＷＭ用の 電流検出の抵抗です。以下のように設定してください。ＶＲＦは検出電圧、Ｉｏは検出電流です。Ｒ１１の電力 消費は大きいので、発熱に注意してください。 R11 = VRE IO ●回生用ダイオード 回生ダイオードにはショットキーバリア型をお奨めします。発熱の考慮のため、適切な電流容量と順方向電圧、 逆方向復帰時間（１００ｎｓ以下の物を推奨）に注意してください。 ＜注意事項＞ このデータブックの掲載内容の正確さには 万全を期しておりますが、掲載内容について 何らかの法的な保証を行うものではありませ ん。とくに応用回路については、製品の代表 的な応用例を説明するためのものです。また、 工業所有権その他の権利の実施権の許諾を伴 うものではなく、第三者の権利を侵害しない ことを保証するものでもありません。 - 16 -