LT1166 LT1166 パワー出力段 自動バイアス・システム 特長 概要 ■ LT®1166は高電力アンプにおいてAB級出力電流を制御 するバイアス生成システムです。外付けトランジスタを 接続すると、ユニティ・ゲイン電圧フォロワになります。 LT1166は、無信号時電流調整や厳密なトランジスタの整 合がまったく必要ないため、パワーMOSFETデバイスの ドライブに最適です。LT1166を使用した複数の出力段を 並列に接続すれば、高出力電流を得ることができます。 AB級バイアス電流を設定 調整不要 IQの熱暴走なし デバイス不整合を補正 単純なヒート・シンク プログラム可能な電流制限 並列接続により高電流を供給能 小型SO-8またはPDIPパッケージ ■ ■ ■ ■ ■ ■ ■ バイアス・システムが小さな外付けセンス抵抗を使用し て、各パワー・トランジスタの電流を検知するため、静 止点の熱暴走は発生しません。高速レギュレータ・ルー プは、各パワー・デバイスに供給されるドライブ量を制 御します。LT1166は１組のトランジスタまたは電流源 からバイアスでき、また出力トランジスタに供給される ドライブ電圧で動作するため、どのような電源電圧でも 動作可能です。 アプリケーション ■ パワーMOSFETのバイアス 高電圧アンプ シェーカ・テーブル・アンプ オーディオ・パワー・アンプ ■ ■ ■ 、LTC、LTはリニアテクノロジー社の登録商標です。 U TYPICAL APPLICATION R1 Unity Gain Buffer Amp Driving 1Ω Load 15V MPS2907 100Ω 47Ω 2N2907 + R2 100Ω 220µF IRF530 1 ITOP = 15mA VTOP SENSE+ 8 4.3k 2 VIN ILIM– SENSE– 6 4 IBOTTOM = 15mA 1µF 1k RSENSE– 0.33Ω 47Ω R3 100Ω OUTPUT 0V 1Ω IRF9530 –15V Figure 1. Unity Gain Buffer with Current Limit 2-104 0V VOUT 1166 • TA01 300pF 2N2222 MPS2222 RSENSE+ 0.33Ω 5 VBOTTOM R4 100Ω 1µF 3 VIN LT1166 VOUT INPUT 1k 7 ILIM+ + 5.6k 300pF 220µF 1166 • F01 LT1166 W U U U W W W ABSOLUTE MAXIMUM RATINGS PACKAGE/ORDER INFORMATION Supply Current (Pin 1 or Pin 4) ............................ 75mA Differential Voltage (Pin 2 to Pin 3) ......................... ±6V Output Short-Circuit Duration (Note 1) ......... Continuous Specified Temperature Range (Note 2) ........ 0°C to 70°C Operating Temperature Range ................ – 40°C to 85°C Storage Temperature Range ................. – 65°C to 150°C Junction Temperature (Note 3) ............................ 150°C Lead Temperature (Soldering, 10 sec).................. 300°C TOP VIEW VTOP 1 + 8 SENSE 7 ILIM + VOUT 3 6 ILIM – VBOTTOM 4 5 SENSE – +1 VIN 2 N8 PACKAGE 8-LEAD PDIP ORDER PART NUMBER LT1166CN8 LT1166CS8 S8 PART MARKING S8 PACKAGE 8-LEAD PLASTIC SO TJMAX = 150°C, θJA = 100°C/ W (N8) TJMAX = 150°C, θJA = 150°C/ W (S8) 1166 Consult factory for Industrial and Military grade parts. ELECTRICAL CHARACTERISTICS Pin 1 = 2V, Pin 4 = – 2V, Operating current 15mA and RIN = 20k, unless otherwise specified. PARAMETER Output Offset Voltage Input Bias Current Input Resistance VAB (Top) VAB (Bottom) Voltage Compliance Current Compliance Transconductance gmCC2 gmEE2 gmCC10 gmEE10 PSRRCC PSRREE Current Limit Voltage CONDITIONS Operating Current 15mA to 50mA Operating Current 15mA to 50mA (Note 4) Operating Current 15mA to 50mA (Note 5) Measure Pin 8 to Pin 3, No Load Measure Pin 5 to Pin 3, No Load Operating Current = 50mA (Notes 6, 9) Operating Voltage = ±2V (Note 7) Pin 1 = 2V, Pin 4 = – 2V Pin 1 = 2V, Pin 4 = – 2V Pin 1 = 10V, Pin 4 = – 10V Pin 1 = 10V, Pin 4 = – 10V (Note 8) (Note 8) Operating Current 15mA to 50mA Pin 7 Voltage to Pin 3 Pin 6 Voltage to Pin 3 The ● denotes specifications which apply over the full operating temperature range. Note 1: External power devices may require heat sinking. Note 2: Commercial grade parts are designed to operate over the temperature range of – 40°C to 85°C but are neither tested nor guaranteed beyond 0°C to 70°C. Industrial grade parts specified and tested over – 40°C and 85°C are available on special request, consult factory. Note 3: TJ calculated from the ambient temperature TA and the power dissipation PD according to the following formulas: LT1166CN8: TJ = TA + (PD • 100°C/W) LT1166CS8: TJ = TA + (PD • 150°C/W) Note 4: ITOP = IBOTTOM MIN ● ● TYP 50 2 15 20 – 20 MAX 250 10 UNITS mV µA MΩ mV mV V mA ● 2 14 – 14 ±2 ±4 ● ● ● ● 0.08 0.08 0.09 0.09 0.100 0.100 0.125 0.125 19 19 0.13 0.13 0.16 0.16 mho mho mho mho dB dB ● ● 1.0 – 1.0 1.3 – 1.3 1.5 – 1.5 V V ● ● 26 – 26 ±10 ±50 Note 5: The input resistance is typically 15MΩ when the loop is closed. When the loop is open (current limit) the input resistance drops to 200Ω referred to Pin 3. Note 6: Maximum TJ can be exceeded with 50mA operating current and simultaneous 10V and – 10V (20V total). Note 7: Apply ±200mV to Pin 2 and measure current change in Pin 1 and 4. Pin 3 is grounded. Note 8: PSRRCC = gmCC2 – gmCC10 gmCC2 PSRREE = gmEE2 – gmEE10 gmEE2 Note 9: For Linear Operation, Pin 1 must not be less than 2V or more than 10V from Pin 3. Similarly, Pin 4 must not be less than 2V or more than 10V from Pin 3. 2-105 LT1166 U W TYPICAL PERFORMANCE CHARACTERISTICS Input Bias Current vs Current Source Mismatch 150 60 0 ITOP = IBOTTOM = 4mA –50 –100 600 ITOP = IBOTTOM = 50mA RIN = 20k 400 200 0 RIN = 2k –200 –400 –600 –150 2.5 5.0 7.5 –10 –7.5 –5.0 –2.5 0 CURRENT SOURCE MISMATCH (%) –800 –1.0 –0.75 –0.5 –0.25 0 0.25 0.5 0.75 1.0 ITOP AND IBOTTOM MISMATCH (mA) 10 LT1166 • TPC01 8 2.6 2.5 2.4 2.3 2.2 2.1 50 0 75 25 TEMPERATURE (°C) 100 6 0 15 RTOP = RBOTTOM = 1k –2 –4 RL =10Ω GAIN (dB) –2 –3 –4 –7 VS = ±15V RIN = 4.3k ITOP = IBOTTOM = 12mA C1 = C2 = 500pF SEE FIGURE 8 –8 0.001 0.1 1 0.01 FREQUENCY (MHz) 10 LT1166 • TPC07 2-106 0 –5 ITOP = IBOTTOM = 12mA –10 –8 –15 6 8 VS = ±15V RIN = 4.3k ITOP = IBOTTOM = 12mA C1 = C2 = 500pF SEE FIGURE 8 –20 0.001 10 0.1 1 0.01 FREQUENCY (MHz) LT1166 • TPC05 VOLTAGE DROP ACROSS SENSE RESISTORS (mV) 0 –6 5 Current Limit Pin Voltage vs Temperature 24 22 SENSE 20 + 18 16 –16 –20 –24 –50 –25 1.25 VIN = ±1.5V 1.20 PIN 7 TO PIN 3 1.15 –1.15 –18 –22 10 LT1166 • TPC06 Voltage Across Sense Resistors vs Temperature RL = ∞ –1 10 –6 Closed-Loop Voltage Gain vs Frequency 125 RL =10Ω 20 4 2 100 RL = ∞ 25 –10 –10 –8 –6 –4 –2 0 2 4 INPUT VOLTAGE (V) 125 2 50 25 75 0 TEMPERATURE (°C) 30 RIN = 4.3k C1 = C2 = 500pF RL = 10Ω SEE FIGURE 8 LT1166 • TPC04 1 35 Open-Loop Voltage Gain vs Frequency GAIN (dB) 2.7 2.0 –50 –25 40 LT1166 • TPC03 10 OUTPUT VOLTAGE SWING (V) INPUT BIAS CURRENT (µA) 2.8 45 Output Voltage vs Input Voltage RL = ∞ ITOP = IBOTTOM = 15mA RIN = 4.3k 2.9 50 30 –50 –25 ILIM PIN VOLTAGE REFERENCED TO VOUT (V) 3.0 55 RL = ∞ ITOP = IBOTTOM = 15mA RIN = 4.3k LT1166 • TPC02 Input Bias Current vs Temperature –5 OUTPUT OFFSET VOLTAGE (mV) ITOP = IBOTTOM = 50mA 50 OUTPUT OFFSET VOLTAGE (mV) 800 100 INPUT BIAS CURRENT (µA) Output Offset Voltage vs Temperature Output Offset Voltage vs Current Source Mismatch –1.20 SENSE – 50 25 0 75 TEMPERATURE (°C) 100 125 LT1166 • TPC08 –1.25 –50 –25 PIN 6 TO PIN 3 50 0 75 25 TEMPERATURE (°C) 100 125 LT1166 • TPC09 LT1166 U W TYPICAL PERFORMANCE CHARACTERISTICS RL = 10Ω PO = 1W SEE FIGURE 8 25°C 0.110 0.100 TOTAL HARMONIC DISTORTION (%) INPUT TRANSCONDUCTANCE (mhos) 1000 10 0.120 125°C – 55°C 0.090 0.080 gmCC VIN = ±200mV RL = 0 RIN = 0 –0.080 –0.090 125°C gmEE – 55°C –0.100 25°C –0.110 –0.120 Sense Pin Voltage Referenced to VOUT vs Load Current SENSE PIN VOLTAGE REFERENCED TO VOUT (mV) Total Harmonic Distortion vs Frequency Input Transconductance vs Supply Voltage 0 1 2 3 4 5 6 7 8 SUPPLY VOLTAGE (V) 9 10 1 0.1 0.01 0.01 0.1 1 10 FREQUENCY (kHz) LT1166 • TPC10 100 LT1166 • TPC11 VBOTTOM VTOP 100 10 RSENSE = 100Ω 1 10 8 6 4 2 SINKING 0 2 4 6 8 SOURCING LOAD CURRENT (mA) 10 LT1166 • TPC12 ピン機能 VTOP（ピン1）：ピン1は出力トランジスタのトップ・ド ライブ電圧を設定します。動作電源電流はピン１に供給 され、その一部が内部回路をバイアスします。ピン１の 電流は4mA以上でなければなりません。ピン１の電圧は VOUTを基準にして内部で12Vにクランプされているた め、このピン電流は最大75mAに制限する必要がありま す。 SENSE−（ピン5）：SENSE−ピン電圧は電流制御ループ によって設定され、ボトムサイド・パワー・デバイスの 出力静止電流を制御します。フォールト条件では、ピン 5とピン3間の最大電 圧差を±6Vに制限してください。 ILIM−（ピン6）：負側電流制限ピンです。負のフォールト 条件ではVBOTTOMとVOUT間の電圧を制限します。ピン6 の最大逆電圧はVOUTを基準にして6Vです。 VIN（ピン2）：ピン2はVOUT（ピン3）をドライブするユニ ティ・ゲイン・バッファの入力です。フォールト条件 （短絡）では、入力インピーダンスが200Ωに低下するた め、入力電流を5mAに制限するか、VINとVOUT間の電圧 を±6V以下に制限しなければなりません。 ILIM＋（ピン7）：正側電流制限ピンです。正のフォールト 条件ではVTOPとVOUT間の電圧を制限します。ピン7の 最大逆電圧はVOUTを基準にして−6Vです。 VOUT（ピン3）：LT1166のピン3は、出力電圧を入力電圧 に保持する電圧制御ループの出力です。 SENSE＋（ピン8）：SENSE＋ピン電圧は電流制御ループ によって設定され、トップサイド・パワー・デバイスの 出力静止電流を制御します。フォールト条件では、ピン 8とピン3間の最大電圧差を±6Vに制限してください。 VBOTTOM（ ピン 4）： ピ ン4は 出 力 ト ラ ン ジ ス タ の ボ ト ム・サイド・ドライブ電圧を設定します。動作電源電流 はこのピンから流出します。ピン4の電流は4mA以上で なければなりません。ピン4の電圧は、内部でVOUTを基 準にして−12Vにクランプされているため、このピン電 流は最大75mAに制限する必要があります。 2-107 LT1166 アプリケーション情報 過電圧保護 VTOP（ピン1）およびVBOTTOM（ピン4）電源ピンにはクラ ンプ・ダイオードがあり、電圧が±12Vを超えるとター ン・オンします。クランプ・ダイオードはESD保護ダイ オードとして機能し、高いVGS電圧を生成する大型パ ワーMOSデバイスと組み合わせて使用して、LT1166を 保護します。ピン1またはピン4に流入する電流は最大± 75mAに制限しなければなりません。 乗算器の動作 図2にLT1166内部の電流乗算器回路と、出力トランジスタ との関連性を示します。LT1166の電源電圧V（トップ） と T VB （ボトム） は、 パワー・デバイスの所要 “オン” 電圧によっ て設定されます。 また、 基準電流IREFで、 VBE7とVBE8が一定 電圧に設定されます。この電圧はQ9とQ10のエミッタ・ ベース間の電圧で、Q7とQ8のエミッタ部分の1/10になり ます。 この電流乗算器に対応する式は、 以下のとおりです。 VBE7＋VBE8＝VBE9＋VBE10 あるいは、電流に関しては、以下のとおりです。 (IC9)(IC10)＝(IREF)2/100＝一定 IC9とIC10の積は一定です。これらの電流はミラーされ、 内部オペアンプ・ペアの(＋)入力の電圧を設定します。 RT 1k VTOP 1 オペアンプの帰還によって(−)入力の電圧が等しくな り、これらの電圧はパワー・デバイスと直列に接続され るセンス抵抗に現れます。パワー・デバイスの2つの電 流の積は一定で、一方が増加すると他方が減少します。 Q9とQ10は対数特性に優れているため、10倍単位の電流 変動においてもこの関係が維持されます。 Q7とQ8の全電流は実際には、IREFとシャント・レギュ レータの小さな誤差電流の和になります。高い出力電流 条件では、レギュレータからの誤差電流は減少します。 レギュレータによって流れる電流も減少し、パワー・デ バイスをドライブするのに必要なだけVTまたはVBを上 昇させることができます。 入力段のドライブ 図3にVTとVBをドライブするLT1166の入力相互コンダ クタンス段を示します。正電圧VINをRINに印加すると、 R2とQ2のエミッタに小さな入力電流が流れます。これに よって、VOはアンプの利得誤差内でVOに追従します。つ いで、入力電流はQ3/Q4でミラーされ、Q4のコレクタへの 電流はパワー・デバイスM1が供給します。Q4のエミッタ の信号電流は外付け抵抗RBによって吸収され、これに よって、VBはVINの場合と同程度上昇します。 V+ VTOP M1 – IREF 10 SHUNT REGULATOR Q1 VAB+ 1Ω 1Ω RIN + 1k Q10 ×1 R2 Q12 VO VIN VAB– – Q11 3 VO 1k + R1 2 3 Q8 × 10 M1 CEXT1 8 Q9 ×1 Q7 × 10 1 1Ω Q2 1Ω Q4 × 32 5 Q3 ×1 4 VBOTTOM 4 M2 VBOTTOM RB 1k CEXT2 2-108 M2 RB 1k V– 1166 • F03 V– 1166 • F02 Figure 2. Constant Product Generator V+ Q5 ×1 Q6 × 32 IREF RT 1k Figure 3. Input Stage Driving Gates LT1166 アプリケーション情報 VTに対しても同様に、RINに正の電圧が印加されると、 R1およびQ1を流れる電流はRINを通して供給されるよう になります。この効果によって、ミラーQ5/Q6の電流が 減少します。減少した電流はRTの電圧を低下させ、VT が上昇してVOがVINに追従します。 開ループ電圧利得VO/(VIN−VPIN2)はRTとRBを電流源に 置き換えれば増大させることができます。この目的は電 圧利得VOUT/VINを約0.8から1に増加させることです（標 準性能特性曲線を参照）。抵抗の代わりに電流源を使用 するとループ利得が大幅に増加して、出力段の非直線性 を補償するため、きわめて歪が低くなります。 周波数補償および安定性 入力相互コンダクタンスは入力抵抗RINと32:1電流ミ ラーQ3/Q4およびQ5/Q6によって設定されます。抵抗R1 およびR2はRINの値と比較して小さくなります。RINの 電流はQ4またはQ6の電流の32倍になり、外部補償コン デンサCEXT1とCEXT2をドライブします。これら2つの入 力信号経路が並列になって、下記の相互コンダクタンス を与えます。 gm＝16/RIN 利得バンド幅は以下のとおりです。 16 GBW = 2π(R )(C ) IN EXT 出 力 デ バ イ ス の 速 度 に 応 じ て 、 標 準 値 は RIN＝ 4.3k､ CEXT1＝CEXT2＝500pFであり、1.2MHzの−3dBバンド幅 が得られます（標準性能特性曲線を参照）。 不安定動作を回避するには、図1に示すとおり優れた電 源バイパスを実現することが重要です。大容量電源バイ パス・コンデンサ（220µF）を使用し、電源リードを短く すれば、これらの高電流レベルでの不安定性を解消でき ます。出力デバイスのゲートと直列に100Ω抵抗（R2お よびR3）を接続すれば、図1の100Ω抵抗R1およびR4と同 様に、100MHz領域での発振が停止します。 容量性負荷のドライブ 理想的には、アンプは容量性負荷でも発振せず、低速にな るだけの十分な位相マージンを持っているはずです。実 際には、大きな電力をドライブするアンプは、発振を防止 するために重い容量性負荷から絶縁する必要がありま す。この絶縁は通常、アンプ出力と直列にインダクタを接 続して行います。多くのアプリケーションでは、10Ω抵抗 と並列に1µHインダクタを接続するだけで十分です。 出力ABバイアス電流の設定 出力AB静止電流の設定には調整は不要です。内部オペ アンプは各センス（ピン5およびピン8）と出力間を強制的 にVAB＝±20mVにします。静止レベルでは出力電流は 次式のとおり設定されます。 IAB＝20mV/RSENSE LT1166にはヒート・シンクは必要なく、またサーマ ル・トラッキングのためにヒート・シンクに実装する必 要もありません。VABの温度係数は約0.3%/℃で、これ はパワー・トランジスタの温度ではなく、LT1166の接 合部温度で設定されます。 出力オフセット電圧および入力バイアス電流 出力オフセット電圧は、RINの値と外部電流源ITOPおよ びIBOTTOM間の不整合によって生じます（標準性能特性 曲線を参照）。ITOPおよびIBOTTOMの整合誤差は32:1入力 電流ミラーによって減少しますが、入力抵抗RINによっ て増倍されます。 電流制限 電流制限をアクティブにする電圧は±1.3Vです。出力ト ランジスタを保護する最も単純な方法は、電流制限ピン 6と7をセンス・ピン5と8に接続することです。1Ωセン ス抵抗を使用して、1.3Aの電流制限を設定できます。電 流制限回路がハード制限で発振しないようにするには、 図1に示すとおりセンス・ピンとILIMの間にRC（1kおよ び1µF）を接続する必要があります。 センス抵抗はタップ・アップまたはタップ・ダウンし て、パワー・トランジスタのABバイアス電流を変化さ せないで、電流制限を増大または減少させることができ 2-109 LT1166 アプリケーション情報 ます。図4に制限電流を2倍または1/2にするセンス抵抗 のタッピング方法を示します。 図5に示すとおり、電源からILIMピンに2本の抵抗（標準 30k）を接続すれば、通常または“矩形”電流制限にフォル ドバック電流制限を追加することができます。矩形電流 制限では、最大出力電流はパワー・デバイス両端の電圧 とは無関係です。フォルドバック制限では、単に出力電 流が出力電圧に関係付けられます。この方式では出力デ バイスに消費電力の制限が課されます。パワー・デバイ スの電圧が大きくなるほど、得られる出力電流が減少し ます。これを図6に（図5の回路の）出力電圧対出力電流と して示します。 V+ 200 160 120 VTOP OUTPUT CURRENT (mA) 1 8 SENSE + 0.5Ω 7 ILIM + (2)(ILIM) 0.5Ω RIN 2 VIN 3 VIN LT1166 VOUT VOUT ILIM – 40 (1/2)(ILIM) FOLDBACK ILIM+ 0 –40 FOLDBACK ILIM– –80 –160 SQUARE ILIM– –200 –10 –8 – 6 –4 –2 0 2 4 6 OUTPUT VOLTAGE (V) 1Ω 5 SENSE – 80 –120 1Ω 6 SQUARE ILIM+ VBOTTOM 8 10 LT1166 • F06 Figure 6. Output Current vs Output Voltage 4 V– 1166 • F04 Figure 4. Tapping Current Limit Resistors シャント・レギュレータのドライブ 15V 20mA 30k 100Ω + IRFR024 1 330pF VTOP SENSE + ILIM + 5.1k 8 1k 7 1µF 2 VIN LT1166 VOUT ILIM – SENSE – VBOTTOM 4 3 6 10Ω mA 1µF 1k VOUT 10Ω 5 100Ω IRFR9024 330pF 20mA 30k –15V 1166 • F05 Figure 5. Unity Gain Buffer Amp with Foldback Current Limit 2-110 入力相互コンダクタンス段をドライブせずに、シャン ト・レギュレータを直接電流ドライブすることができま す。この方法には速度が向上する利点があり、gm段を 補償する必要がなくなります。ピン2をフロートさせる と、LT1166を帰還ループの内側に置き、バイアス電流 源を通してドライブすることができます。入力相互コン ダクタンス段はバイアスされたままで、回路動作に影響 を与えることはありません。図7のRLを使用すれば、入 力信号でオペアンプの電源電流を変調することができま す。このオペアンプは、電源リードを電流源出力とする V/Iコンバータとして機能します。負荷抵抗とオペアン プの正入力は、LT1166の出力に接続され、AV＝1V/Vと す る た め に 帰 還 さ れ ま す 。 コ ン デ ン サ CFは ITOPと IBOTTOM間の不整合による出力VOSをなくし、DCにポー ルを形成し、1/RFCFにゼロを形成します。MOSFETの位 相がループの安定性を低下させる前に、オペアンプの利 得が−1V/Vとなるようにゼロ周波数を選択します。 LT1166 アプリケーション情報 アプリケーション回路 バイポーラ・バッファ LT1166は、図1のユニティ・ゲイン・バッファと同様、 図8のようにバイポーラ・トランジスタをバイアスする のに使用できます。LT1166の最小動作電圧は±2Vであ るため、出力段から適切な電圧でバイアスする必要があ ります。これを行う最も単純な方法は、ダーリントン・ ドライバと直列ダイオードを使用することです。 LT1166にはサーマル・トラッキング回路がないため調 整が不要で、パワー・デバイスとともにヒートシンクに 実装する必要もありません。RTOPとRBOTTOMを使用し て、ITOPとIBOTTOMを置き換えることができます。標準 性能特性曲線を参照してください。 15V + 47Ω 100Ω 220µF 2N2907 RTOP 2N2907 ITOP = 15mA 100Ω 2N2222 500pF V+ IT 1 VTOP 5.6k SENSE + 8 ILIM + 7 IN4001 M1 TIP29 1 RF RIN VIN CF SENSE + 8 150Ω 4.7k VIN ILIM + – 2 VIN LT1166 VOUT 150Ω ILIM 1Ω 2 + VIN LT1166 VOUT ILIM – 3 6 SENSE – 1Ω 10Ω TIP30 5 IN4001 VBOTTOM RL 1Ω 6 VOUT 100Ω 4 SENSE – VOUT 7 – 1Ω 3 2N2907 5 500pF VBOTTOM 4 IBOT = 15mA 2N2222 M2 100Ω RBOTTOM 2N2222 IB V– 220µF + VTOP 47Ω 1166 • F08 1166 • F07 Figure 7. Current Source Drive –15V Figure 8. Bipolar Buffer Amp 2-111 LT1166 アプリケーション情報 電圧利得の追加 利得誤差とVOSが減少し、閉ループ利得は10V/Vです。 図9の回路は、図1の回路に電圧利得を追加します。低周 波数ではLT1166はLT1360の帰還ループ内にあるため、 LT1004-2.5 15V + 110Ω 440µF MPS2907 5.1k 15mA 100Ω IRF530 300pF 1 VT SENSE + 0.1µF 3 VIN 1k ILIM + + 7 LT1360 2 – 39k 6 8 1k 7 1µF LT1166 2 VOUT VIN VOUT 4 CF 500pF 0.1µF 0.33Ω 3 ILIM – 6 SENSE – 5 1µF 0.33Ω 1Ω 1k VBOT 100Ω 4 IRF9530 15mA 5.1k MPS2222 300pF LT1004 2.5 110Ω –15V 909Ω 1166 • F09 100Ω 440µF + 500pF Figure 9. Power Op Amp AV = 10 INPUT 0V OUTPUT 0V 1166 • F10 Figure 10. Power Amp Driving 1Ω Load 2-112 INPUT 0V 0V OUTPUT 1166 • F11 Figure 11. Power Amp at 6A Current Limit LT1166 アプリケーション情報 高電圧アプリケーション回路 必要があります。以下のアプリケーションでは、サスペ ンデッド電源動作で動作するアンプを利用します（図 13）。サスペンデッド電源の説明は、『Linear Technology Magazine VOlume IV Number 2』を参照してください。サ スペンデッド電源動作に使用する利得設定抵抗には、許 容差が小さなものを使用してください。そうしないと、 適切な利得が得られません。例：1%抵抗では利得が 75%も変動することがありますが、0.1%抵抗では誤差は 5%以下に収まります。図13に記載した値を使用する場 合、利得計算式は以下のとおりです。 オペアンプを高電圧アプリケーションで使用するには、 アンプの同相電圧をその出力に限定する手法を使用する AV = 1A可変電圧リファレンス 図12の回路はLT1166をLT1431との帰還ループ内に使用 して、電圧リファレンスにある“傾向”を持たせます。こ の5Vリファレンスは±1Aをドライブでき、出力で0.4% の許容差を維持します。他の出力電圧が必要な場合は、 LT1143の内部5k抵抗の代わりに外部抵抗を使用するこ とができます。 R8(R9 + R10) = –11.22 (R8 • R9) – (R7 • R10) 12V 100Ω 100Ω 12V IRF530 1 VTOP 12V SENSE + 8 ILIM + 7 1k 2k 4 7 RTOP RMID 8 3 1 REF V+ COL 1µF 2 VIN LT1166 VOUT 1µF ILIM – 6 SENSE – VBOTTOM 5 5VOUT + 1Ω 220µF 1k – 5k 1Ω 3 + 5k 1k 2.5V 100Ω 4 IRF9530 LT1431 GND FORCE GND/SENSE– 5 100Ω 6 Figure 12. ±1A, 5V Voltage Reference 1166 • F12 R8 1k IN R7 10k – OUT + R9 9.1k R10 1k 1166 • F13 Figure 13. Op Amp in Suspended-Supply Operation 2-113 LT1166 アプリケーション情報 並列動作 並列動作は複数のパワー・ドライバを接続して、より大 きな出力電力を得る有効な手段です。必要なのは小さな バラスト抵抗1個だけで、ドライバと絶縁インダクタ間 で確実に電流を分流させ、高周波数でドライバを分離し ま す 。 図 14で は 、 1個 の パ ワ ー ・ ス ラ イ ス が ± 6A （100VPK）または300W RMSを16Ωに供給することができ ます。もう1つのスライスを追加すれば、8Ωに供給する パワー出力を600W RMSに増幅します。2つ以上のドラ イバを追加すれば、理論的には4Ωに供給するパワー出 力は1200W RMSに増加します。センス抵抗のIR損失、 10AでのFET RON抵抗、および電源のふらつきのため、 図14の回路は実際には8Ωに350W RMSを供給します。 図15から図18に性能写真とTHD対周波数プロットを示し ます。周波数補償は2kの入力抵抗、180µHのインダク タ、および1nFの補償コンデンサによって行われます。 補助電源の共通ノードはアンプ出力に接続され、フロー ティング±15V電源を構成します。 POWER SLICE 15V + R1 100Ω 10µF FB 2N3906 R15 390Ω 1nF R9* 9.1k VTOP SENSE + 8 + 7 LT1004-2.5 12.5V C4 0.1µF R14 1k ILIM 7 + 6 LT1360 2 – RIN 2k 180µH LT1166 2 VOUT VIN 4 VIN 6 SENSE – VBOTTOM 5 R8* 1k –12.5V 3 – ILIM R7* 10k IRF230 1 R10* 1k 3 100V R2 100Ω R5 1k C1 1µF R3 0.22Ω C2 R6 1µF 1k R4 0.22Ω R17 0.22Ω L1** 0.4µH R11 100Ω 4 IRF9240 R16 390Ω FB LT1004-2.5 1nF 2N3904 + R13 200Ω 10µF –100V R12 100Ω –15V C3 3300pF ~ 110V AC + DIODE BRIDGE ~ – + C7 1000µF 35V + C8 1000µF 35V 7815 + + 7915 POWER SLICE 15V C5 220µF 25V C6 220µF 25V –15V * 0.1% RESISTORS ** 4 TURNS T37-52 (MICROMETALS) *** 6 TURNS T80-52 (MICROMETALS) Figure 14. 350W Shaker Table Amplifier L3*** 1.5µH 10A FAST-BLOW 1166 • F14 AUXILARY SUPPLIES 2-114 1Ω VOUT LT1166 アプリケーション情報 1166 • F15 Figure 15. 0.3% THD at 10kHz, PO = 350W, RL = 8Ω 1166 • F17 Figure 17. 2kHz Square-Wave, CL = 1µF TOTAL HARMONIC DISTORTION (%) 1.0 PO = 350W R L = 8Ω 0.1 0.01 10 1166 • F16 Figure 16. Clipping at 1kHz, RL = 8Ω 100 10k 1k FREQUENCY (Hz) 100k LT1166 • F18 Figure 18. THD vs Frequency 100Wオーディオ・パワー・アンプ ることです。U3の役割は、M1とM2のゲートをドライブ することです。このアンプの実際の出力は、一見したと ころ考えられる点Cではなく電源ピンです。R6を流れる 電 流 を 使 用 し て 電 源 電 流 を 変 調 し 、 V TOPお よ び VBOTTOMをドライブします。U3の出力インピーダンス （電源ピンを通した）は非常に高いため、20kHzでの歪み を非常に低く抑えるのに必要な速度と精度でM1および M2の容量性入力をドライブすることはできません。U2 の目的は、低出力インピーダンスを通して、M1および M2のゲート容量をドライブし、M1およびM2の相互コ ンダクタンスの非直線性を低減することです。R24とC4 は、U2がU3とU4を管理しなくなるが、利得が1になる ユニティ・ゲイン・バッファの主要部品はU4（ LT1166） と自身を管理するような周波数よりも高い周波数を設定 します。R1/R2とC2/C3はCMRRフィードスルーに対す です。このコントローラには2つの重要な機能がありま る補償部品です。アンプの性能を示す曲線を図20から図 す。すなわち、R20とR21の電圧積を一定に維持しなが 22に示します。 ら、M1とM2のゲート間のDC電圧を変化させること。 そして、電流制限を行って、短絡時にM1とM2を保護す 低歪みオーディオ・アンプの詳細を図19に示します。 CMRR特性が優れている理由からLT1360（U1という名前 が付けられている）が選択され、サスペンデッド電源 モードにて−26.5V/Vの閉ループ利得で動作します。U1 の±15V電源は、D点の出力で効果的にブートストラッ プされ、図14に示すとおり構成されます。VINに3VP−P 信号が入力されると、A点では出力に80VPPの信号が現 れ ま す 。 抵 抗 7∼ 10は 、 U1の 利 得 を − 26.5V/Vに 設 定 し、C1は U1のCMRRで生成される追加極を補償しま す。回路の残りの部分（A点からD点）は、超低歪みのユ ニティ・ゲイン・バッファになります。 2-115 R9* 9.6k R10* 1k 4 U1 LT1360 7 6 2 3 * 0.1% RESISTORS ** SEE POWER SUPPLY OF FIGURE 13 C1 10pF 2 3 A 7 – R2 100Ω 4 U2 LT1363 + R1 100Ω 6 C3 470pF C2 470pF C4 20pF B R24 2.4k R4 1k R5 3.3k 2 3 C5 3300pF R12 100Ω 2N3904 4 U3 LT1360 7 6 Figure 19. 100W Audio Amplifier LT1009-2.5 R3 10k 2N3906 + 2 1 R17 500Ω 15V ** ILIM + VTOP SENSE + – + C7 0.01µF – + 15V ** R14 500Ω 4 VBOTTOM SENSE – ILIM – U4 V VIN OUT LT1166 C9 0.01µF C6 22µF R13 30Ω R6 160Ω C R16 30Ω 22µF + C8 5 6 3 7 8 R19 1k R15 100Ω C11 R22 1µF 1k C10 1µF R18 100Ω –50V C14 0.1µF M2 IRF9530 R21 0.22Ω R20 0.22Ω M1 IRF530 D C12 0.1µF 1166 • F18 C15 22µF R23 10Ω L1 1µH VOUT 22µF + C13 U U W R11 100Ω APPLICATIONS INFORMATION U R7* 10k R8* 1k + VIN + LT1009-2.5 – – 2-116 + 50V LT1166 LT1166 U W U U APPLICATIONS INFORMATION 1166 • F20 RL = 8Ω f = 8kHz RL = 8Ω f = 20kHz Figure 20. Square Wave Response Into 8Ω 1166 • F21 Figure 21. 100W 20kHz Sine Wave and Its Distortion TOTAL HARMONIC DISTORTION (%) 0.1 RL = 8Ω POWER OUT = 100W 0.01 0.001 10 100 1k 10k FREQUENCY (Hz) 100k LT1166 • F21 Figure 22. THD vs Frequency 2-117 LT1166 W W SI PLIFIED SCHEMATIC 1 VTOP Q5 ×1 Q6 × 32 IREF – SHUNT REGULATOR Q1 R1 200Ω Q11 VIN 2 + IREF 10 8 SENSE+ VAB + 7 ILIM+ Q7 × 10 Q9 ×1 1k Q8 × 10 Q10 ×1 1k 3 VOUT R2 200Ω Q12 6 ILIM– Q2 + VAB – – Q4 × 32 5 SENSE– Q3 ×1 4 VBOTTOM 1166 • SS RELATED PARTS PART NUMBER DESCRIPTION COMMENTS LT1010 Fast ±150mA Power Buffer Ideal for Boosting Op Amp Output Current LT1105 Off-Line Switching Regulator Generate High Power Supplies LT1206 250mA/60MHz Current Feedback Amplifier C-LoadTM Op Amp with Shutdown and 900V/µs Slew Rate LT1210 1A/40MHz Current Feedback Amplifier C-Load Op Amp with Shutdown and 700V/µs Slew Rate LT1270A 10A High Efficiency Switching Regulator Use as Battery Boost Converter LT1360 50MHz, 800V/µs Op Amp ±15V, Ideal for Driving Capacitive Loads LT1363 70MHz, 800V/µs Op Amp ±15V, Very High Speed, C-Load C-Load is a registered trademark of Linear Technology 2-118