日本語版

日本語参考資料
最新版英語データシートはこちら
3軸、±200 g
デジタルMEMS加速度計
ADXL375
データシート
特長
概要
低消費電力: VS = 2.5 V で計測モード 35 µA、スタンバイ・モー
ド 0.1 µA
消費電力を帯域幅に合わせて自動調整
32 レベルの内蔵 FIFO バッファによりプロセッサ負荷を最小化
帯域幅: 最大 1 kHz
帯域幅をシリアル・コマンドで選択可能
衝撃の検出
アクティビティ／インアクティビティ・モニタリング機能
電源電圧範囲: 2.0 V～3.6 V
I/O 電圧範囲: 1.7 V～VS
SPI (3/4 線式)デジタル・インタフェースと I2C デジタル・イン
ターフェースを内蔵
広い温度範囲: −40°C～+85℃
衝撃耐性: 10,000 g
Pb フリー／RoHS 準拠
小型薄型 3 mm × 5 mm × 1 mm LGA パッケージを採用
ADXL375 は、最大±200 g までの高い計測分解能を持つ、小型、
薄型、低消費電力の 3 軸加速度センサーです。デジタル出力デー
タは、16 ビットで 2 の補数形式で、SPI (3/4 線式)または I2C デジ
タル・インターフェースを使ってアクセスすることができます。
32 レベル FIFO バッファを持つ内蔵メモリ管理システムを使って
データを保持できるため、ホスト・プロセッサ動作を少なくし、
システム全体の消費電力を削減することができます。
低消費電力モードにより、極めて小さい消費電力で動作するス
レッショールド検出とアクティブ加速度計測を使った、
運動情報による適切なパワーマネジメントが可能にな
ります。
ADXL375 は、3 mm × 5 mm × 1 mm の小型薄型 14 ピン LGA パ
ッケージを採用しています。
アプリケーション
衝撃および頭部外傷の検出
強い力がかかる事象の検出
機能ブロック図
VS
ADXL375
VDD I/O
POWER
MANAGEMENT
ADC
3-AXIS
SENSOR
DIGITAL
FILTER
32-LEVEL
FIFO
CONTROL
AND
INTERRUPT
LOGIC
INT1
INT2
SDA/SDI/SDIO
SERIAL I/O
SDO/ALT
ADDRESS
SCL/SCLK
CS
GND
11669-001
SENSE
ELECTRONICS
図 1.
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって
生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示
的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有
者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
Rev. B
©2013–2014 Analog Devices, Inc. All rights reserved.
本
社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06（6350）6868
ADXL375
データシート
目次
特長 ...................................................................................................... 1
シリアル通信 .................................................................................... 15
アプリケーション .............................................................................. 1
SPI モード ..................................................................................... 15
概要 ...................................................................................................... 1
I2C モード ..................................................................................... 18
機能ブロック図 .................................................................................. 1
レジスタ・マップ ............................................................................ 20
改訂履歴 .............................................................................................. 2
レジスタの説明............................................................................ 21
仕様 ...................................................................................................... 3
アプリケーション情報 .................................................................... 26
絶対最大定格 ...................................................................................... 4
電源のデカップリング ................................................................ 26
熱抵抗.............................................................................................. 4
実装時の機構的な注意事項 ........................................................ 26
ESD の注意 ..................................................................................... 4
衝撃検出 ....................................................................................... 26
ハンダ処理プロファイル .............................................................. 5
スレッショールド検出と帯域幅 ................................................ 27
ピン配置およびピン機能説明 .......................................................... 6
リンク・モード............................................................................ 27
代表的な性能特性 .............................................................................. 7
スリープ・モード対低消費電力モード .................................... 28
動作原理 ............................................................................................ 10
オフセット・キャリブレーション ............................................ 28
電源シーケンス ............................................................................ 10
消費電流と出力データレート...................................................... 10
3200 Hz と 1600 Hz の出力データレートでのデータ・フォーマ
ット ............................................................................................... 28
省電力モード ................................................................................ 11
セルフテストの使用方法 ............................................................ 29
FIFO バッファ .............................................................................. 11
加速度感度の軸............................................................................ 30
セルフテスト ................................................................................ 12
レイアウトとデザインの考慮事項 ............................................ 31
割込み ................................................................................................ 13
パッケージ情報............................................................................ 31
割込みのイネーブル／ディスエーブル .................................... 13
外形寸法............................................................................................ 32
割込みのクリア ............................................................................ 13
オーダー・ガイド ........................................................................ 32
割込みレジスタのビット ............................................................ 13
改訂履歴
4/14—Rev. A to Rev. B
Changes to Figure 24 .......................................................................... 15
Changes to Register 0x1E, Register 0x1F, Register 0x20—OFSX,
OFSY, OFSZ (Read/Write) Section .................................................... 21
9/13—Rev. 0 to Rev. A
Added MEMS to Product Title ............................................................. 1
8/13—Revision 0: Initial Version
Rev. B | Page 2 of 32
ADXL375
データシート
仕様
特に指定がない限り、TA = 25°C、VS = 2.5 V、VDD I/O = 2.5 V、加速度 = 0 g、CS = 10 µF タンタル、CI/O = 0.1 µF、出力データレート (ODR)
= 800 Hz。
表 1.
Parameter
Test Conditions/Comments
SENSOR INPUT
Measurement Range 2
Nonlinearity
Cross-Axis Sensitivity 3
Each axis
Min
Typ 1
±180
±200
±0.25
±2.5
18.4
44
20.5
49
±0.02
22.6
54
LSB/g
mg/LSB
%/°C
−6000
±400
±10
+6000
mg
mg/°C
Percentage of full scale
SENSITIVITY
Sensitivity at XOUT, YOUT, ZOUT2, 4
Scale Factor at XOUT, YOUT, ZOUT2, 4
Sensitivity Change Due to Temperature
Each axis
ODR ≤ 800 Hz
ODR ≤ 800 Hz
0 g OFFSET
0 g Output for XOUT, YOUT, ZOUT
0 g Offset vs. Temperature
Each axis
NOISE
X-, y-, and z-axes
OUTPUT DATA RATE AND BANDWIDTH 5
Output Data Rate (ODR)4, 6
User selectable
0.1
Standby Mode
Turn-On and Wake-Up Time 8
mg/√Hz
3200
6.4
2.0
1.7
ODR ≥ 100 Hz
ODR ≤ 3 Hz
2.5
1.8
ODR = 3200 Hz
−40
WEIGHT
Device Weight
3.6
VS
V
V
µA
µA
µA
ms
+85
30
Hz
g
145
35
0.1
1.4
TEMPERATURE
Operating Temperature Range
Unit
g
%
%
5
SELF-TEST 7
Output Change in Z-Axis
POWER SUPPLY
Operating Voltage Range (VS)
Interface Voltage Range (VDD I/O)
Supply Current
Measurement Mode
Max
°C
mg
1
typ 仕様はデバイス数の少なくとも 68%が対象となり、平均値 ± 1 σ の分布のワースト・ケースに基づきます。ただし、ターゲット値を表す感度は除きます。
2
Min 仕様と Max 仕様は平均値 ± 3 σ 分布のワースト・ケースを表し、量産では保証されません。
3
軸間感度は、任意の 2 軸間の組み合わせとして定義されます。
4
1600 Hz と 3200 Hz の出力データ・レートの出力フォーマットは、他の出力データ・レートの出力フォーマットと異なっています。 詳細については、3200 Hz と 1600
Hz の出力データレートでのデータ・フォーマットのセクションを参照してください。
5
帯域幅は −3 dB 周波数で、出力データレートの 1/2 です。すなわち帯域幅 = ODR/2。
6
6.25 Hz を下回る出力データレートではオフセット・シフトが温度とともに増加します。
7
セルフテスト変化は、SELF_TEST ビット = 1 (DATA_FORMAT レジスタ、アドレス 0x31)のときの出力 (g)から SELF_TEST ビット = 0 のときの出力 (g)を減算した値
として定義されます。セルフテストをイネーブルまたはディスエーブルするとき、デバイスのフィルタ機能のため、出力は 4 × τ 後に最終値に到達します。ここで、
τ = 1/(データ・レート)です。 正常なセルフテストのためには、デバイスを通常消費電力動作に設定する必要があります(アドレス 0x2C の BW_RATE レジスタで、
LOW_POWER ビット = 0)。
8
ターンオン時間およびウェイクアップ時間は、ユーザー指定の帯域幅で決まります。 100 Hz データ・レートでの ターンオン時間およびウェイクアップ時間はそれぞ
れ約 11.1 ms です。他のデータ・レートでのターンオン時間およびウェイクアップ時間はそれぞれ約 τ + 1.1 ms です。ここで、 τ = 1/(データ・レート)。
Rev. B
－ 3/32 －
ADXL375
データシート
絶対最大定格
表 2.
Parameter
Acceleration, Any Axis
Unpowered
Powered
VS
VDD I/O
Digital Pins
Output Short-Circuit Duration (Any
Pin to Ground)
Temperature Range
Powered
Storage
熱抵抗
Rating
10,000 g
10,000 g
−0.3 V to +3.9 V
−0.3 V to +3.9 V
−0.3 V to VDD I/O + 0.3 V or 3.9 V,
whichever is less
Indefinite
−40°C to +105°C
−40°C to +105°C
上記の絶対最大定格を超えるストレスを加えるとデバイスに恒
久的な損傷を与えることがあります。この規定はストレス定格
の規定のみを目的とするものであり、この仕様の動作のセクシ
ョンに記載する規定値以上でのデバイス動作を定めたものでは
ありません。デバイスを長時間絶対最大定格状態に置くとデバ
イスの信頼性に影響を与えます。
Rev. B | Page 4 of 32
θJA はワーストケース条件で規定。すなわち表面実装パッケージ
の場合、デバイスを回路ボードにハンダ付けした状態で規定。
表 3.パッケージ特性
Package Type
θJA
θJC
Unit
14-Terminal LGA
150
85
°C/W
ESD の注意
ESD（静電放電）の影響を受けやすいデバイスで
す。電荷を帯びたデバイスや回路ボードは、検知さ
れないまま放電することがあります。本製品は当社
独自の特許技術である ESD 保護回路を内蔵してはい
ますが、デバイスが高エネルギーの静電放電を被っ
た場合、損傷を生じる可能性があります。したがっ
て、性能劣化や機能低下を防止するため、ESD に対
する適切な予防措置を講じることをお勧めします。
ADXL375
データシート
ハンダ処理プロファイル
図 2 と表 4 に、推奨ハンダ処理プロファイルを示します。
CRITICAL ZONE
TL TO TP
tP
TP
TL
tL
TSMAX
TSMIN
tS
RAMP-DOWN
PREHEAT
11669-015
TEMPERATURE
RAMP-UP
t25°C TO PEAK
TIME
図 2.ハンダ処理の推奨プロファイル
表 4.ハンダ処理の推奨プロファイル
1, 2
Profile Feature
Sn63/Pb37
Pb-Free
Average Ramp Rate (TL to TP)
Preheat
Minimum Temperature (TSMIN)
Maximum Temperature (TSMAX)
Time from TSMIN to TSMAX (tS)
Ramp-Up Rate (TSMAX to TL)
Liquidous Temperature (TL)
Time Maintained Above TL (tL)
Peak Temperature (TP)
Time Within 5°C of Actual TP (tP)
Ramp-Down Rate
Time 25°C (t25°C) to Peak Temperature
3°C/sec maximum
3°C/sec maximum
100°C
150°C
60 sec to 120 sec
3°C/sec maximum
183°C
60 sec to 150 sec
240°C +0°C/−5°C
10 sec to 30 sec
6°C/sec maximum
6 minutes maximum
150°C
200°C
60 sec to 180 sec
3°C/sec maximum
217°C
60 sec to 150 sec
260°C +0°C/−5°C
20 sec to 40 sec
6°C/sec maximum
8 minutes maximum
1
JEDEC 規格 J-STD-020D.1 に基づきます。
2
最適な結果を得るためには、ハンダ処理プロファイルは使用するハンダ・ペーストのメーカー推奨事項に従う必要があります。
Rev. B
－ 5/32 －
ADXL375
データシート
ピン配置およびピン機能説明
ADXL375
TOP VIEW
(Not to Scale)
SCL/SCLK
VDD I/O
1
GND
2
RESERVED
3
14
13
SDA/SDI/SDIO
12
SDO/ALT ADDRESS
11
RESERVED
10
NC
9
INT2
8
INT1
+X
GND
4
GND
5
VS
6
+Y
+Z
7
NOTES
1. NC = NOT INTERNALLY CONNECTED.
11669-002
CS
図 3.ピン配置
表 5.ピン機能の説明
ピン番号
記号
説明
1
VDD I/O
デジタル・インターフェース電源電圧。
2
GND
グラウンド。このピンはグラウンドに接続する必要があります。
3
RESERVED
予約済み。このピンは VS へ接続するか、オープンのままにする必要があります。
4
GND
グラウンド。このピンはグラウンドに接続する必要があります。
5
GND
グラウンド。このピンはグラウンドに接続する必要があります。
6
VS
電源電圧。
7
CS
チップ・セレクト。
8
INT1
割込み 1 出力。
9
INT2
割込み 2 出力。
10
NC
内部で未接続。
11
RESERVED
保留。このピンはグランドへ接続するか、オープンのままにする必要があります。
12
SDO/ALT ADDRESS
SPI 4 線式シリアル・データ出力 (SDO)/I2C 代替アドレス・セレクト (ALT ADDRESS)。
13
SDA/SDI/SDIO
I2C シリアル・データ (SDA)/SPI 4 線式シリアル・データ入力 (SDI)/SPI 3 線式シリアル・データ入力およ
び出力 (SDIO)。
14
SCL/SCLK
I2C シリアル通信クロック (SCL)/SPI シリアル通信クロック (SCLK)。
Rev. B | Page 6 of 32
ADXL375
データシート
代表的な性能特性
25
1.0
20
0.6
OFFSET DRIFT (g)
15
10
0.4
0.2
0
–0.2
–0.4
–0.8
–1.0
–50
3.0
2.6
2.2
1.8
1.4
1.0
0.6
0.2
–0.2
–0.6
–1.0
–1.4
–1.8
–2.2
–2.6
–3.0
0
11669-203
–0.6
5
11669-200
PERCENT OF POPULATION (%)
0.8
–35
–20
–5
40
55
10
25
TEMPERATURE (°C)
70
85
100
OFFSET (g)
図 7.X 軸オフセット・ドリフト
15 個の製品を PCB にハンダ付け、VS = 2.5 V
図 4.X 軸ゼロ g オフセット、25°C、VS = 2.5 V
25
1.0
OFFSET DRIFT (g)
0.6
15
10
0.4
0.2
0
–0.2
–0.4
5
–0.8
–1.0
–50
3.0
2.6
2.2
1.8
1.4
1.0
0.6
0.2
–0.2
–0.6
–1.0
–1.4
–1.8
–2.2
–2.6
–3.0
0
11669-204
–0.6
11669-201
PERCENT OF POPULATION (%)
0.8
20
–35
–20
–5
OFFSET (g)
16
85
100
1.0
14
0.8
0.6
12
OFFSET DRIFT (g)
10
8
6
0.4
0.2
0
–0.2
–0.4
4
–0.6
11669-202
2
–0.8
–1.0
–50
3.0
2.6
2.2
1.8
1.4
1.0
0.6
0.2
–0.2
–0.6
–1.0
–1.4
–1.8
–2.2
–2.6
–3.0
0
11669-205
PERCENT OF POPULATION (%)
70
図 8.Y 軸オフセット・ドリフト
15 個の製品を PCB にハンダ付け、VS = 2.5 V
図 5.Y 軸ゼロ g オフセット、25°C、VS = 2.5 V
OFFSET (g)
–35
–20
–5
10
25
40
55
TEMPERATURE (°C)
70
85
図 9.Z 軸オフセット・ドリフト
15 個の製品を PCB にハンダ付け、VS = 2.5 V
図 6.Z 軸ゼロ g オフセット、25°C、VS = 2.5 V
Rev. B
10
25
40
55
TEMPERATURE (°C)
－ 7/32 －
100
ADXL375
データシート
23.0
25
22.0
SENSITIVITY (LSB/g)
15
10
21.5
21.0
20.5
20.0
19.5
18.5
18.0
–50
18.0
18.2
18.4
18.6
18.8
19.0
19.2
19.4
19.6
19.8
20.0
20.2
20.4
20.6
20.8
21.0
21.2
21.4
21.6
21.8
22.0
22.2
22.4
22.6
22.8
23.0
0
11669-209
19.0
5
11669-206
PERCENT OF POPULATION (%)
22.5
20
–35
–20
–5
10
25
40
55
70
85
100
85
100
85
100
TEMPERATURE (°C)
SENSITIVITY (LSB/g)
図 13.X 軸感度の温度特性
16 個の製品を PCB にハンダ付け、
VS = 2.5 V
図 10.X 軸感度、25°C、VS = 2.5 V
23.0
25
22.0
SENSITIVITY (LSB/g)
20
15
10
21.5
21.0
20.5
20.0
19.5
18.5
18.0
–50
18.0
18.2
18.4
18.6
18.8
19.0
19.2
19.4
19.6
19.8
20.0
20.2
20.4
20.6
20.8
21.0
21.2
21.4
21.6
21.8
22.0
22.2
22.4
22.6
22.8
23.0
0
11669-210
19.0
5
11669-207
PERCENT OF POPULATION (%)
22.5
–35
–20
–5
10
25
40
55
70
TEMPERATURE (°C)
SENSITIVITY (LSB/g)
図 14.Y 軸感度の温度特性
16 個の製品を PCB にハンダ付け、
VS = 2.5 V
図 11.Y 軸感度、25°C、VS = 2.5 V
23.0
16
22.5
22.0
10
8
6
21.5
21.0
20.5
20.0
19.5
4
19.0
2
18.5
18.0
18.2
18.4
18.6
18.8
19.0
19.2
19.4
19.6
19.8
20.0
20.2
20.4
20.6
20.8
21.0
21.2
21.4
21.6
21.8
22.0
22.2
22.4
22.6
22.8
23.0
0
SENSITIVITY (LSB/g)
図 12.Z 軸感度、25°C、VS = 2.5 V
Rev. B | Page 8 of 32
18.0
–50
11669-211
SENSITIVITY (LSB/g)
12
11669-208
PERCENT OF POPULATION (%)
14
–35
–20
–5
10
25
40
55
70
TEMPERATURE (°C)
図 15.Z 軸感度の温度特性
16 個の製品を PCB にハンダ付け、
VS = 2.5 V
ADXL375
データシート
200
PERCENT OF POPULATION (%)
25
SUPPLY CURRENT (µA)
20
15
10
150
100
50
11669-212
5
2.0
2.4
2.8
3.2
11669-215
0
80
85
90
95
100
105
110
115
120
125
130
135
140
145
150
155
160
165
170
175
180
0
3.6
SUPPLY VOLTAGE (V)
SELF-TEST RESPONSE (LSB)
図 19.電源電流の電源電圧(VS)特性、25°C
図 16.Z 軸セルフテスト応答、25°C、VS = 2.5 V
200
X-AXIS, DUT1
X-AXIS, DUT2
Y-AXIS, DUT1
Y-AXIS, DUT2
Z-AXIS, DUT1
Z-AXIS, DUT2
20
OUTPUT (g)
150
15
10
100
50
0
100
110
120
130
140
150
160
170
180
190
11669-216
5
11669-213
PERCENT OF POPULATION (%)
25
0
0
200
50
100
150
200
REFERENCE ACCELERATION (g)
CURRENT CONSUMPTION (µA)
図 20.ダイナミックレンジでの出力直線性
図 17.消費電流、25°C、100 Hz 出力データレート、VS = 2.5 V
1.2
160
1.0
NORMALIZED SENSITIVITY
120
100
80
60
40
0.6
0.4
0.2
11669-214
20
0
0
10
1.60 3.12 6.25 12.50 25 50 100 200 400 800 1600 3200
OUTPUT DATA RATE (Hz)
100
FREQUENCY (Hz)
図 18.消費電流の出力データレート特性、25°C、
10 個の製品を PCB にハンダ付け、VS = 2.5 V
Rev. B
0.8
X-AXIS
Y-AXIS
Z-AXIS
11669-217
CURRENT CONSUMPTION (µA)
140
図 21.周波数応答
－ 9/32 －
1000
ADXL375
データシート
動作原理
ADXL375 は、±200 g の測定範囲を持つ完全型 3 軸加速度計測シ
ステムです。運動や衝撃から発生する動加速度と、重力などの
静加速度を計測します。
このセンサーは、シリコン・ウェハー表面に形成されたポリシ
リコン表面マイクロマシン加工構造です。ポリシリコン・スプ
リングを使ってこの構造をウェハー表面上に支持し、加えられ
る加速度により発生する力に対して抗力を与えます。
この構造の変位を、独立した固定プレートと可動部に取り付けら
れたプレートで構成される差動コンデンサを使って測定します。
加速度により可動部が偏向すると、差動コンデンサに不平衡が
発生するため、加速度に比例した振幅がセンサー出力に得られ
ます。位相検出復調を使って加速度の振幅と極性を求めます。
電源シーケンス
ADXL375 に損傷を与えることなく、VS または VDD I/O を任意の
シーケンスで加えることができます。表 7 に、すべてのパワ
ー・モードの説明を示します。インターフェースの電圧レベル
はインターフェース電源電圧 VDD I/O を使って設定します。この
電源は、ADXL375 が通信バス上で競合を生じないようにするた
めに入力する必要があります。単電源動作では、VDD I/O とメイ
ン電源 VS を同じにすることができますが、両電源アプリケーシ
ョンでは、所望のインターフェース電圧にするため VDD I/O と VS
を異なる電圧にすることができます。ただし、VS > VDD I/O であ
る必要があります。
VS を加えると、デバイスはスタンバイ・モードになります。ス
タンバイ・モードでは消費電力が小さくなります。デバイスは
VDD I/O が加えられるのを待ち、計測モードを開始するコマンド
を待ちます。このコマンドは、POWER_CTL レジスタ (アドレス
0x2D)の measure ビット (ビット D3)をセットすると起動されま
す。
消費電流と出力データレート
ADXL375 は、出力データレートに比例して消費電流を自動的に
変更します (表 6 参照)。デバイスの帯域幅と出力データレート
は、BW_RATE レジスタ (アドレス 0x2C)のレート・ビット (ビ
ット[D3:D0])を使って指定します。
表 6.消費電流 (typ) 対データレート (TA = 25°C、VS = 2.5 V、
VDD I/O = 1.8 V)
Rate Bits
Output Data
Rate (Hz)
Bandwidth
(Hz)
IDD (µA)
1111
1110
1101
1100
1011
1010
1001
1000
0111
0110
0101
0100
0011
0010
0001
0000
3200
1600
800
400
200
100
50
25
12.5
6.25
3.13
1.56
0.78
0.39
0.20
0.10
1600
800
400
200
100
50
25
12.5
6.25
3.13
1.56
0.78
0.39
0.20
0.10
0.05
145
90
140
140
140
140
90
60
50
40
35
35
35
35
35
35
デバイスがスタンバイ・モードの場合、すべてのレジスタに対
して読み書き可能です。デバイスをスタンバイ・モードにした
後に、計測モードにすることが推奨されます。measure ビットを
クリアすると、デバイスはスタンバイ・モードに戻ります。
表 7.消費電力モード
Power Mode
VS
VDD I/O
Description
Power Off
Off
Off
Bus Disabled
On
Off
Bus Enabled
Standby or Measurement
Off
On
On
On
The device is completely off, but it is still possible for the device to create a conflict on the communication
bus.
The device is on in standby mode, but communication is unavailable and the device can create a conflict on
the communication bus. Minimize the duration of the bus disabled state during power-up to prevent a
conflict on the communication bus.
No functions are available, but the device does not create a conflict on the communication bus.
At power-up, the device is in standby mode, awaiting a command to enter measurement mode, and all
sensor functions are off. After the device is instructed to enter measurement mode, all sensor functions are
available.
Rev. B | Page 10 of 32
ADXL375
データシート
省電力モード
FIFO バッファ
低消費電力モード
ADXL375 では、ホスト・プロセッサ負荷を軽減するときに使用
できる 32 レベル FIFO バッファを持つ内蔵メモリ管理システム
に対して特許取得済みの技術を採用しています。このバッファ
には、バイパス、FIFO、ストリーム、トリガの 4 つのモードが
あります。各モードは、FIFO_CTL レジスタ (アドレス 0x38、
表 9 参照)の FIFO_MODE ビット (ビット[D7:D6])の設定値によ
り選択されます。
さらに消費電力を小さくする場合には、低消費電力モードを使
用することができます。このモードでは、内部のサンプリン
グ・レートを下げて、12.5 Hz～400 Hz のデータレート範囲で消
費電力が削減されますが、ノイズが少し増えます。低消費電力
モードを開始するときは、BW_RATE レジスタ (アドレス 0x2C)の
LOW_POWER ビット (ビット D4)をセットします。表 8 に、この
モードを使うメリットがある場合の出力データレートに対する、
低消費電力モードの消費電流を示します。
表 8.データレート対消費電流(typ)、低消費電力モード (TA =
25°C、VS = 2.5 V、VDD I/O = 1.8 V)
Rate Bits
Output Data
Rate (Hz)
Bandwidth
(Hz)
IDD (µA)
1100
1011
1010
1001
1000
0111
400
200
100
50
25
12.5
200
100
50
25
12.5
6.25
90
60
50
45
40
35
表 8 に示してないデータレートの場合、低消費電力モードの使
用は通常の消費電力モードに比べて利点がありません。したが
って、表 8 に示すデータレートに対してのみ低消費電力モード
を使用することが推奨されます。
自動スリープ・モード
ADXL375 がインアクティビティ時に自動的にスリープ・モード
に切り替わると、さらに消費電力を節約することができます。
自動スリープ・モード機能をイネーブルするときは、
1.
2.
THRESH_INACT レジスタ (アドレス 0x25)と TIME_INACT
レジスタ (アドレス 0x26)に、インアクティビティを指定
する値を設定します。該当する値はアプリケーションに依
存します。
POWER_CTL レジスタ (アドレス 0x2D)の AUTO_SLEEP
ビット (ビット D4)とリンク・ビット (ビット D5)をセット
します。
自動スリープ・モードで使用される 12.5 Hz 以下のデータレー
トでの消費電流は、VS = 2.5 V で 35 µA (typ)です。
低消費電力モードまたは自動スリープ・モードを使用する利点
については、スリープ・モード対低消費電力モード のセクショ
ンを参照してください。
スタンバイ・モード
さらに消費電力を削減する場合は、スタンバイ・モードを使用
することができます。スタンバイ・モードでは、消費電流は 0.1
µA (typ)に削減されます。このモードでは、計測は行われません
が、FIFO バッファの値は保持されます。スタンバイ・モードを
開 始 す る と き は 、 POWER_CTL レジスタ (アドレス 0x2D)の
measure ビット (ビット D3) をクリアします。
Rev. B
表 9.FIFO モード (FIFO_CTL レジスタ、アドレス 0x38)
Setting
D7
D6
FIFO
Mode
0
0
0
1
Bypass
FIFO
1
0
Stream
1
1
Trigger
Description
FIFO buffer is bypassed.
FIFO buffer collects up to 32 samples and then
stops collecting data, collecting new data only
when the buffer is not full.
FIFO buffer holds the last 32 samples. When
the buffer is full, the oldest data
is overwritten with newer data.
FIFO buffer holds the last samples before the
trigger event and continues to collect data until
full. New data is collected only when the buffer
is not full.
FIFO バッファと FIFO モードの詳細については、AN-1025 アプ
リケーション・ノート「Utilization of the First In, First Out (FIFO)
Buffer in Analog Devices, Inc., Digital Accelerometers」を参照してく
ださい。
バイバス・モード
バイパス・モードでは、FIFO バッファは動作しないため空のま
まです。
FIFO モード
FIFO モードでは、x 軸、y 軸、z 軸の測定データが FIFO バッファ
に格納されます。FIFO バッファ内のサンプル数が FIFO_CTL レ
ジスタ (アドレス 0x38)のサンプル・ビットで指定されるレベル
に一致すると、watermark 割込みがセットされます(Watermark ビ
ットのセクション参照)。FIFO バッファはサンプルを蓄積してフ
ル (x 軸、y 軸、z 軸から測定した 32 サンプル)になると、データ
の収集を停止します。
FIFO バッファがデータの収集を停止した後も、デバイスは動作
を続けるため、FIFO バッファ満杯後でも衝撃検出などの機能を
使うことができます。watermark 割込みビットは、FIFO バッフ
ァ内のサンプル数が FIFO_CTL レジスタのサンプル・ビットに
格納されている値より小さくなるまでセットされたままになり
ます。
ストリーム・モード
ストリーム・モードでは、x 軸、y 軸、z 軸の測定データが FIFO
バッファに格納されます。FIFO バッファ内のサンプル数が
FIFO_CTL レジスタ (アドレス 0x38)のサンプル・ビットで指定
されるレベルに一致すると、watermark 割込みがセットされます
(Watermark ビットのセクション参照)。FIFO バッファは x 軸、y
軸、z 軸から測定した最新の 32 サンプルを格納し、新しいデー
タが到着すると古いデータを廃棄します。watermark 割込みビッ
トは、FIFO バッファ内のサンプル数が FIFO_CTL レジスタのサ
ンプル・ビットに格納されている値より小さくなるまでセット
されたままになります。
－ 11/32 －
ADXL375
データシート
トリガ・モード
1.6 MHz 以下で SPI 動作がイネーブルされる場合、転送のレジ
スタ・アドレシング部分が、FIFO バッファを完全に読出すため
に必要な十分な遅延を提供します。1.6 MHz より高い周波数で
SPI 動作がイネーブルされる場合、合計遅延 5 µs を確保するよ
うに CS ピンのアサートを解除する必要があります。そうしな
いと十分な遅延が確保できません。5 MHz で SPI 動作をイネー
ブルする場合、必要とされる合計遅延は最大 3.4 µs です。
トリガ・モードでは、FIFO バッファは x 軸、y 軸、z 軸から測定
した最新の 32 サンプルを格納します。トリガ・イベントが発生
すると、割込みが INT1 ピンまたは INT2 ピン (FIFO_CTL レジス
タのトリガ・ビットで指定)へ送信され、FIFO_STATUS レジスタ
(アドレス 0x39)の FIFO_TRIG ビット (ビット D7)がセットされ
ます。
FIFO バッファは最新の n サンプル (n の値は FIFO_CTL レジスタ
のサンプル・ビットで指定)を保持し、その後 FIFO モードで動
作して、FIFO バッファがフルでない場合新しいサンプルを収集
します。バッファが廃棄の後に必要なサンプルを保持するため
には、トリガ・イベントの発生と FIFO バッファからのデータ・
リードバックの開始との間に少なくとも 5 µs の遅延が必要です。
デバイスがトリガ・モードにリセットされるまで、次のトリ
ガ・イベントを受理することはできません。デバイスをトリ
ガ・モードにリセットするときは、
1.
2.
3.
必要に応じて、FIFO バッファからデータを読出します
(FIFO バッファからのデータの取得 のセクション参照)。デ
バイスをトリガ・モードにリセットする前に、FIFO デー
タをリードバックします。デバイスをバイパス・モードに
すると、FIFO バッファがクリアされます。
アドレス 0x38 のビット[D7:D6] に 00 を設定して、デバイ
スをバイパス・モードにします。
アドレス 0x38 のビット[D7:D6] に 11 を設定して、デバイ
スをトリガ・モードにします。
FIFO バッファからのデータの取得
FIFO バッファが FIFO モード、ストリーム・モード、またはト
リガ・モードで動作する場合、FIFO データはデータ・レジスタ
(アドレス 0x32～アドレス 0x37)から読出すことができます。
FIFO バッファからデータが読出されるごとに、最も古い x 軸、
y 軸、z 軸のデータが DATAX、DATAY、DATAZ の各レジスタに
格納されます。
1 バイト読出しを実行すると、現在の FIFO サンプルの残りのデ
ータバイトが失われます。このため、注目するすべての軸をバ
ースト(複数バイト)読出し動作で読出す必要があります。FIFO バ
ッファを確実にエンプティにする(すなわちすべての新しいデー
タをデータ・レジスタへ移動させる)ためには、データ・レジス
タ から のリード バッ クの終わ りと データ・ レジ スタまた は
FIFO_STATUS レジスタ (アドレス 0x39)からの新しい読出しの
開始との間に少なくとも 5 µs の時間経過が必要です。データ・
レジスタからの読出し動作の終わりは、レジスタ 0x37 からレジ
スタ 0x38 への移動により、または CS ピンがハイ・レベルにな
ることにより、知らされます。
Rev. B | Page 12 of 32
I2C モードを使用する場合は、通信レートが十分低いので FIFO 読
出しの間の遅延を確保することができます。
セルフテスト
ADXL375 は、機械的システムと電子的システムを同時に効果的
にテストするセルフテスト機能を内蔵しています。セルフテス
ト機能をイネーブルすると (アドレス 0x31 の DATA_FORMAT
レジスタの SELF_TEST ビットを使用)、静電気力が機械的セン
サーに加えられます。
この静電気力が加速度の場合と同じ方法で機械的な検出機構を
動かし、デバイスに加わる外部加速度に加算されます。この加
えられる静電気力により、x 軸、y 軸、z 軸に出力変化が発生しま
す。静電気力は VS2 に比例するため、出力変化は VS とともに変
化します。
x 軸と y 軸のセルフテスト応答は双峰性を示すため、センサー
正常性またはデバイス感度シフトの信頼度の高い指標にはなり
ません。このため、z 軸でセルフテスト・チェックを行います。
100 Hz 以下または 1600 Hz のデータレートでセルフテスト機能を
使うと、図 16 に示す規定値の外側の値が発生します。セルフテ
スト機能を正しく動作させるためには、デバイスを通常消費電
力 で 動 作 さ せ て ( ア ド レ ス 0x2C の BW_RATE レ ジ ス タ で
LOW_POWER ビット = 0)、100 Hz～800 Hz または 3200 Hz のデ
ータレートに設定する必要があります (表 6 参照)。
セルフテスト機能の詳細については、 セルフテストの使用方法
のセクションを参照してください。
ADXL375
データシート
割込み
ADXL375 には、割込みを駆動する INT1 と INT2 の 2 本の出力ピ
ンがあります。両割込みピンは、プッシュ・プルの低インピーダ
ンス・ピンです (出力仕様については、表 10 を参照してくださ
い)。これらの割込みピンのデフォルト設定は、アクティブ・ハ
イ で す 。 DATA_FORMAT レ ジ ス タ ( ア ド レ ス 0x31) の
INT_INVERT ビット (ビット D5)をセットすると、アクティブ・
ローへ変更することができます。すべての割込み機能は同時に
イネーブルできますが、同じ割込みピンを共用する機能もあり
ます。
INT_ENABLE レジスタ (アドレス 0x2E)の該当するビットをセッ
トすると割込みがイネーブルされ、INT_MAP レジスタ (アドレ
ス 0x2F)の値に応じて INT1 ピンまたは INT2 ピンに割り当てら
れます。割込みピンを初めて設定するときは、機能を割込みに
対応させた後に割込みをイネーブルすることが推奨されます。
割込みの設定を変更するときは、次の手順に従います。
2.
3.
INT_ENABLE レジスタ内の機能に対応するビットをクリ
アして割込みをディスエーブルします。
割込み機能を再設定します。
INT_ENABLE レジスタで割込みを再イネーブルします。
割込みをディスエーブルして機能を設定すると、予期しない割
込みの発生を防止するのに役立ちます。
割込みのクリア
割込み機能はラッチされるため、次のようにクリアすることが
できます。
1.
2.
このセクションでは、INT_ENABLE レジスタ (アドレス 0x2E)で
セットでき、INT_SOURCE レジスタ(アドレス 0x30)でモニタで
きる割込みについて説明します。
FIFO バッファと割込みビットの詳細については、AN-1025 アプ
リケーション・ノート「Utilization of the First In, First Out (FIFO)
Buffer in Analog Devices, Inc., Digital Accelerometers」を参照してく
ださい。
DATA_READY ビット
割込みのイネーブル／ディスエーブル
1.
割込みレジスタのビット
データ・レジスタ (アドレス 0x32～アドレス 0x37)を読出
して、データ関連の割込みをクリアします。
INT_SOURCE レジスタ (アドレス 0x30)を読出して、残り
の割込みをクリアします。
DATA_READY ビットは、新しいデータが使用可能なときセッ
トされ、使用可能な新しいデータがないときクリアされます。
SINGLE_SHOCK ビット
SINGLE_SHOCK ビットは、DUR レジスタ (アドレス 0x21)で指
定した時間より短い間に、THRESH_SHOCK レジスタ (アドレス
0x1D)値より大きい加速度が 1 回発生したときセットされます。
詳細については、衝撃検出のセクションを参照してください。
DOUBLE_SHOCK ビット
DOUBLE_SHOCK ビットは、DUR レジスタ (アドレス 0x21)で
指定した時間より短い間に、THRESH_SHOCK レジスタ (アドレ
ス 0x1D)値より大きい加速度が 2 回発生したときセットされま
す。2 番目の衝撃は、latent レジスタ (アドレス 0x22)で指定され
る時間から window レジスタ (アドレス 0x23)で指定される時間が
経過する前に開始されます。詳細については、衝撃検出のセク
ションを参照してください。
Activity ビット
activity ビットは、THRESH_ACT レジスタ (アドレス 0x24)値より
大きい加速度が想定される軸で発生したときにセットされます。
想定される軸は、ACT_INACT_CTL レジスタ (アドレス 0x27)で
指定されます。
表 10.割込みピンのデジタル出力仕様
Limit 1
Parameter
Test Conditions/Comments
Min
DIGITAL OUTPUT
Low Level Output Voltage (VOL)
High Level Output Voltage (VOH)
Low Level Output Current (IOL)
High Level Output Current (IOH)
IOL = 300 µA
IOH = −150 µA
VOL = VOL, MAX
VOH = VOH, MIN
0.8 × VDD I/O
300
PIN CAPACITANCE
fIN = 1 MHz, VS = 2.5 V
RISE/FALL TIME
Rise Time (tR) 2
Fall Time (tF) 3
CLOAD = 150 pF
1
特性結果に基づく規定値、出荷テストは行いません。
2
立上がり時間は、割込みピンの VOL, MAX から VOH, MIN への変化時間として測定されます。
3
立下がり時間は、割込みピンの VOH, MIN から VOL, MAX への変化時間として測定されます。
Rev. B
－ 13/32 －
Max
Unit
0.2 × VDD I/O
−150
V
V
µA
µA
8
pF
210
150
ns
ns
ADXL375
データシート
Inactivity ビット
Overrun ビット
inactivity ビットは、THRESH_INACT レジスタ (アドレス 0x25)
の値より小さい加速度がすべての想定される軸の TIME_INACT
レジスタ (アドレス 0x26)で指定される時間より長く加わったと
きにセットされます。想定される軸は、ACT_INACT_CTL レジ
スタ (アドレス 0x27)で指定されます。TIME_INACT の最大値は
255 sec です。
overrun ビットは、未読データが新しいデータで置き換えられた
ときセットされます。オーバーラン機能の動作は FIFO モード
に依存します (FIFO バッファのセクション参照)。
Watermark ビット
watermark ビ ッ ト は 、 FIFO バ ッ フ ァ 内 の サ ン プ ル 数 が
FIFO_CTL レジスタ(アドレス 0x38)のサンプル・ビット(ビット
[D4:D0])に格納されている値に一致したときセットされます。
FIFO バッファを読出すと、watermark ビットは自動的にクリア
され、FIFO の値はサンプル・ビットで指定される値より小さい
値に戻されます。
Rev. B | Page 14 of 32
•
バイパス・モードでは、データ・レジスタ (アドレス 0x32
～アドレス 0x37)で未読データが新しいデータで置き換え
られたとき overrun ビットがセットされます。
•
FIFO モード、ストリーム・モード、トリガ・モードでは、
FIFO バッファがフルのとき overrun ビットがセットされま
す。
FIFO バッファ値が読出されると、overrun ビットは自動的にクリ
アされます。
ADXL375
データシート
シリアル通信
ADXL375 では、 I2C と SPI のデジタル通信をサポートしていま
す。両ケースとも、ADXL375 はスレーブとして動作します。CS
ピンをハイ・レベル(VDD I/O)に接続すると、I2C モードがイネー
ブルされます。CS ピンをハイ・レベル(VDD I/O) に接続するか、
外部コントローラから駆動する必要があります。CS ピンを未接
続のままにすると、デバイスと交信することはできません。SPI
モードでは、 CS ピンはバス・マスターから制御されます。SPI
動作モードと I2C 動作モードでは、ADXL375 からマスター・デバ
イスへ転送されるデータは、ADXL375 に対する書込み中は無視
する必要があります。
SPI モード
ADXL375 は、3 線式 SPI モードまたは 4 線式 SPI モードに設定
することができます(図 22 と図 23 参照)。DATA_FORMAT レジス
タ (アドレス 0x31)の SPI ビット (ビット D6) をクリアすると 4 線
式モードが、SPI ビットをセットすると 3 線式モードが、それ
ぞれ選択されます。SPI の最大クロック速度は、100 pF の最大
負荷で 5 MHz です。このタイミング方式では、クロック極性
(CPOL) = 1 かつクロック位相 (CPHA) = 1 が必要です。ホスト・
プロセッサのクロックの極性と位相を設定する前に ADXL375 に
電源を加える場合は、CS ピンをハイ・レベルにした後にクロッ
クの極性と位相を変更してください。3 線式 SPI モードを使用す
るときは、SDO ピンを 10 kΩ 抵抗を介して、VDD I/O へプルアッ
プするか、GND へプルダウンすることが推奨されます。
D OUT
D IN/OUT
SDO
SCLK
D OUT
図 22.3 線式 SPI の接続図
PROCESSOR
CS
D OUT
SDI
D OUT
SDO
SCLK
D IN
D OUT
11669-003
ADXL375
3200 Hz と 1600 Hz の出力データレートの使用は、SPI 通信速度
が 2 MHz 以上の場合にのみ推奨されます。800 Hz の出力データ
レートは、通信速度が 400 kHz 以上の場合のみ推奨され、残りの
データレートは通信速度に比例して使用してください。例えば、
200 Hz 出力データレートに対する最小推奨通信速度は 100 kHz
です。推奨最大値を超える出力データレートで動作させると、
加速度データにサンプルの喪失やノイズの増加などの悪影響が
発生することがあります。
バス・トラフィック・エラーの防止
ADXL375
図 23.4 線式 SPI の接続図
CS
SDA/SDI/SDIO
CS はシリアル・ポート・イネーブル・ラインで、SPI マスターか
ら制御されます。このラインは転送の開始でロー・レベルになり、
転送の終わりでハイ・レベルになる必要があります(図 25～図 27
参照)。SCLK はシリアル・ポート・クロックで、SPI マスター
から供給されます。SCLK は、転送がないときはアイドルのハ
イ・レベルになっています。4 線式 SPI モードでは、SDI と
SDO がそれぞれシリアル・データ入力と出力になります。3 線
式 SPI モードでは、SDIO がシリアル・データ入力と出力になり
ます。データは、SCLK の立下がりエッジで更新され、SCLK の
立上がりエッジでサンプルされます。
Rev. B
－ 15/32 －
SDO
SCLK
PROCESSOR
D OUT
D IN/OUT
D IN
D OUT
11669-104
CS
SDIO
図 25 と図 26 に、それぞれ 4 線式 SPI の書込みと読出しのタイ
ミング図を示します。図 27 に、3 線式 SPI の読出しまたは書込
みのタイミング図を示します。デバイスが正しく動作するため
には、表 11 と表 12 に示すロジック・スレッショールドとタイ
ミング・パラメータを常に満たす必要があります。
ADXL375 の CS ピンは、 SPI 通信を開始する際、および I2C モー
ドを有効にする際に使います。複数のデバイスを接続した SPI
バスで ADXL375 を使用する場合、マスターが他のデバイスと交
信している間、CS ピンはハイ・レベルに維持されます。別のデ
バイスへ送信された SPI コマンドが有効な I2C コマンドのよう
に見える場合には、条件があります。この場合、ADXL375 はこ
のコマンドを I2C モードで通信を行おうとしているものと解釈
するため、他のバス・トラフィックを妨害します。このような
条件が発生しないようにバス・トラフィックを適切に制御でき
ないかぎり、図 24 に示すようにピン 13 (SDA/SDI/SDIO)の前に
ロジック・ゲートを追加することが推奨されます。この OR ゲ
ートは CSがハイ・レベルのとき SDA ラインをハイ・レベルに
して、ADXL375 での SPI バス・トラフィックが I2C スタート・
コマンドとして見えるのを防止します。
PROCESSOR
11669-004
ADXL375
1 回の転送で複数バイトを読出しまたは書込みするときは、転
送される先頭バイトの R/W ビットの後ろにある multiple-byte ビッ
ト (図 25～図 27 の MB)をセットする必要があります。レジス
タ・アドレス・バイトとデータの先頭バイトの後、後続の各 8
個のクロック・パルスのセットにより、 ADXL375 は読出しまた
は書込み対象となる次のレジスタを指定します。このシフト動
作は、クロック・パルスが終わり、 CSのアサートが解除される
まで続きます。不連続な別のレジスタに対して読出しまたは書
込みを行うときは、転送と転送の間に CSのアサートを解除して、
新しいレジスタを別にアドレス指定する必要があります。
図 24.1 本のバスで複数の SPI デバイスを使用する際の
推奨 SPI 接続図
ADXL375
データシート
CS
tM
tSCLK
tDELAY
tS
tCS, DIS
tQUIET
SCLK
tHOLD
W
SDI
tSDO
X
SDO
tDIS
DATA BITS
ADDRESS BITS
X
X
X
D0
D7
A0
A5
MB
X
X
11669-017
tSETUP
図 25.SPI 4 線式書込みタイミング図
CS
tM
tSCLK
tDELAY
tS
tCS, DIS
tQUIET
SCLK
tHOLD
R
SDI
MB
A5
tSDO
X
SDO
A0
X
X
tDIS
ADDRESS BITS
X
X
X
D7
D0
11669-018
tSETUP
DATA BITS
図 26.SPI 4 線式読出しタイミング図
CS
tDELAY
tM
tSCLK
tS
tQUIET
tCS, DIS
SCLK
tSETUP
SDIO
tHOLD
R/W
tSDO
MB
A5
A0
NOTES
1. tSDO IS ONLY PRESENT DURING READS.
図 27.SPI 3 線式読出し／書込みタイミング図
Rev. B | Page 16 of 32
D0
DATA BITS
11669-019
ADDRESS BITS
D7
ADXL375
データシート
表 11.SPI デジタル入力／出力仕様
Limit 1
Parameter
Test Conditions/Comments
DIGITAL INPUT
Low Level Input Voltage (VIL)
High Level Input Voltage (VIH)
Low Level Input Current (IIL)
High Level Input Current (IIH)
VS = VDD I/O
VS = 0 V
DIGITAL OUTPUT
Low Level Output Voltage (VOL)
High Level Output Voltage (VOH)
Low Level Output Current (IOL)
High Level Output Current (IOH)
IOL = 10 mA
IOH = −4 mA
VOL = VOL, MAX
VOH = VOH, MIN
PIN CAPACITANCE
fIN = 1 MHz, VS = 2.5 V
1
Min
Max
Unit
0.3 × VDD I/O
V
V
µA
µA
0.7 × VDD I/O
0.1
−0.1
0.2 × VDD I/O
−4
V
V
mA
mA
8
pF
0.8 × VDD I/O
10
特性結果に基づく規定値、出荷テストは行いません。
表 12.SPI タイミング (TA = 25°C、VS = 2.5 V、VDD I/O = 1.8 V) 1
Limit 2, 3
Parameter
fSCLK
tSCLK
tDELAY
tQUIET
Min
Max
Unit
Description
5
200
5
MHz
ns
ns
SPI clock frequency
Mark-space ratio (1/(SPI clock frequency)) for the SCLK input is 40/60 to 60/40
CS falling edge to SCLK falling edge
5
ns
SCLK rising edge to CS rising edge
tDIS
ns
CS rising edge to SDO/SDIO disabled
tCS, DIS
150
10
ns
CS deassertion between SPI communications
tS
tM
tSETUP
tHOLD
tSDO
tR 4
tF4
0.3 × tSCLK
0.3 × tSCLK
5
5
ns
ns
ns
ns
ns
ns
ns
SCLK low pulse width (space)
SCLK high pulse width (mark)
SDI/SDIO valid before SCLK rising edge
SDI/SDIO valid after SCLK rising edge
SCLK falling edge to SDO/SDIO output transition
SDO/SDIO output high to output low transition
SDO/SDIO output low to output high transition
40
20
20
1
CS、SCLK、SDI、SDO の各ピンは内部でプルアップまたはプルダウンされていません。正常動作のためにはこれらのピンを駆動する必要があります。.
2
fSCLK = 5 MHz、バス負荷容量 = 100 pF でのキャラクタライゼーション結果に基づく規定値、出荷テストは行いません。
3
タイミング値は、表 11 に示す入力スレッショールド (VIL と VIH)を基準とします。
4
出力の立上がり時間および立下がり時間は、150 pF の容量負荷で測定しています。 tR と tF は図 25～図 27 に示してありません。
Rev. B
－ 17/32 －
ADXL375
データシート
VDD I/O
I2C モード
CS ピンをハイ・レベル(VDD I/O)に接続すると、ADXL375 は I2C
モードに設定されます。I2C モードでは、シンプルな 2 線式接続
が必要です (図 28 参照)。ADXL375 は、NXP Semiconductor 社の
「UM10204 I2C-Bus Specification and User Manual, Rev. 03—19
June 2007」に準拠しています。表 13 と表 14 に示すバス・パラメ
ータを満たす場合、ADXL375 は標準 (100 kHz)と高速 (400 kHz)
のデータ転送モードをサポートします。
ADXL375
RP
RP
PROCESSOR
CS
SDA
D IN/OUT
ALT ADDRESS
SCL
11669-008
D OUT
図 29 に示すように 1 バイトまたは複数バイトの読出し／書込み
をサポートしています。ALT ADDRESS ピン (ピン 12)をハイ・
レベルの VDD I/O に接続すると、デバイスの 7 ビット I2C アドレ
スは 0x1D になり、この後ろに R/W ビットが続きます。この設
定では、書込みアドレスは 0x3A に、読出しアドレスは 0x3B に、
それぞれなります。ALT ADDRESS ピンをグラウンドに接続する
と、別の I2C アドレス 0x53 を選択することができます (図 28 参
照)。この設定では、書込みアドレスは 0xA6 に、読出しアドレ
スは 0xA7 に、それぞれなります。
通信速度に制限があるため、400 kHz I2C モード使用時の最大出
力データレートは 800 Hz であり、I2C 通信速度の変化に比例して
変ります。例えば、I2C モードを 100 kHz で使用すると、最大
ODR は 200 Hz に制限されます。推奨最大値を超える出力デー
タレートで動作させると、加速度データにサンプルの喪失やノ
イズの増加などの悪影響が発生することがあります。
未使用ピンには、内部プルアップまたはプルダウン抵抗がない
ため、 CS ピンと ALT ADDRESS ピンをフローティングまたは未
接続にした場合、これらのピンには既知状態またはデフォルト
状態がなくなります。I2C モードを使用する場合、 CS ピンを
VDD I/O に、ALT ADDRESS ピンを VDD I/O または GND に、それぞ
れ接続する必要があります。
他のデバイスを同じ I2C バスに接続する場合は、これら他のデ
バイスの公称動作電圧レベルを VDD I/O + 0.3 V 以上にしないでくだ
さい。I2C の正常動作には、外付けプルアップ抵抗 RP が必要です
(図 28 参照)。 プルアップ抵抗値を選択する際に、正常動作を保
証 す る た め に は 、 「 UM10204 I2C-Bus Specification and User
Manual, Rev. 03—19 June 2007」を参照してください。
図 28.I2C の接続図 (アドレス 0x53)
SINGLE-BYTE WRITE
MASTER START
SLAVE ADDRESS + WRITE
SLAVE
DATA
REGISTER ADDRESS
ACK
ACK
STOP
ACK
MULTIPLE-BYTE WRITE
MASTER START
SLAVE ADDRESS + WRITE
SLAVE
DATA
REGISTER ADDRESS
ACK
ACK
DATA
STOP
ACK
ACK
SINGLE-BYTE READ
MASTER START
SLAVE ADDRESS + WRITE
SLAVE
START1
REGISTER ADDRESS
ACK
SLAVE ADDRESS + READ
ACK
NACK
ACK
DATA
ACK
DATA
STOP
MULTIPLE-BYTE READ
MASTER START
SLAVE ADDRESS + WRITE
SLAVE
START1
REGISTER ADDRESS
ACK
ACK
SLAVE ADDRESS + READ
ACK
NACK
STOP
DATA
11669-033
1THIS START IS EITHER A REPEATED START OR A STOP FOLLOWED BY A START.
NOTES
1. THE SHADED AREAS REPRESENT WHEN THE DEVICE IS LISTENING.
図 29.I2C デバイスのアドレス指定
表 13.I2C デジタル入力／出力仕様
Limit 1
Parameter
DIGITAL INPUT
Low Level Input Voltage (VIL)
High Level Input Voltage (VIH)
Low Level Input Current (IIL)
High Level Input Current (IIH)
DIGITAL OUTPUT
Low Level Output Voltage (VOL)
Low Level Output Current (IOL)
PIN CAPACITANCE
1
特性結果に基づく規定値、出荷テストは行いません。
Rev. B | Page 18 of 32
Test Conditions/Comments
Min
Max
Unit
0.3 × VDD I/O
V
V
µA
µA
0.7 × VDD I/O
VS = VDD I/O
VS = 0 V
VDD I/O < 2 V, IOL = 3 mA
VDD I/O ≥ 2 V, IOL = 3 mA
VOL = VOL, MAX
fIN = 1 MHz, VS = 2.5 V
0.1
−0.1
0.2 × VDD I/O
400
V
mV
mA
8
pF
3
ADXL375
データシート
表 14.I2C タイミング (TA = 25°C、VS = 2.5 V、VDD I/O = 1.8 V)
Limit 1, 2
Parameter
fSCL
t1
t2
t3
t4
t5
t6 3, 4, 5
t7
t8
t9
t10
Min
2.5
0.6
1.3
0.6
100
0
0.6
0.6
1.3
Max
Unit
Description
400
kHz
µs
µs
µs
µs
ns
µs
µs
µs
µs
ns
ns
ns
ns
pF
SCL clock frequency
SCL cycle time
SCL high time
SCL low time
Hold time for start/repeated start condition
Data setup time
Data hold time
Setup time for repeated start condition
Setup time for stop condition
Bus-free time between a stop condition and a start condition
Rise time of SCL and SDA when receiving
Rise time of SCL and SDA when receiving or transmitting
Fall time of SCL and SDA when receiving
Fall time of SCL and SDA when transmitting
Capacitive load for each bus line
0.9
300
0
t11
300
250
400
Cb
1
fSCL = 400 kHz、3 mA シンク電流での特性結果に基づく規定値、出荷テストは行いません。
2
タイミング値は、表 13 に示す入力スレッショールド (VIL と VIH)を基準とします。
3
t6 は SCL の立下がりから測定されたデータ・ホールド・タイム。 送信フェーズとアクノリッジ・フェーズにデータに適用されます。
4
SCL の立下がりエッジの不定領域を避けるため、送信デバイスは、SDA 信号に対して最小 300 ns の出力ホールド・タイムを内部で保証する必要があります(SCL 信号
の VIH MIN を基準として)。
5
SCL 信号のロー区間 (t3)を伸ばさない場合にのみ t6 の最大値を満たす必要があります。 t6 の最大値は、クロックのロー時間 (t3)、クロックの立上がり時間 (t10)、最小デ
ータ・セットアップ・タイム (t5(MIN))の関数です。 この値は、t6(MAX) = t3 − t10 − t5(MIN)として計算されます。
SDA
t3
t9
t4
t11
t10
SCL
t6
t2
t5
図 30.I2C のタイミング図
Rev. B
t7
REPEATED
START
CONDITION
－ 19/32 －
t1
t8
STOP
CONDITION
11669-034
t4
START
CONDITION
ADXL375
データシート
レジスタ・マップ
ADXL375 のすべてのレジスタは 8 ビット長です。
表 15.レジスタ・マップ
Address
Hex
Decimal
Register Name
Access Type
Reset Value
Description
0x00
0x01 to 0x1C
0x1D
0
1 to 28
29
DEVID
Reserved
THRESH_SHOCK
R
N/A
R/W
11100101
N/A
00000000
Device ID
Reserved; do not access
Shock threshold
0x1E
30
OFSX
R/W
00000000
X-axis offset
0x1F
31
OFSY
R/W
00000000
Y-axis offset
0x20
32
OFSZ
R/W
00000000
Z-axis offset
0x21
33
DUR
R/W
00000000
Shock duration
0x22
34
Latent
R/W
00000000
Shock latency
0x23
35
Window
R/W
00000000
Shock window
0x24
36
THRESH_ACT
R/W
00000000
Activity threshold
0x25
37
THRESH_INACT
R/W
00000000
Inactivity threshold
0x26
38
TIME_INACT
R/W
00000000
Inactivity time
0x27
39
ACT_INACT_CTL
R/W
00000000
Axis enable control for activity and inactivity detection
0x2A
42
SHOCK_AXES
R/W
00000000
Axis control for single shock/double shock
0x2B
0x2C
43
44
ACT_SHOCK_STATUS
BW_RATE
R
R/W
00000000
00001010
Source of single shock/double shock
Data rate and power mode control
0x2D
45
POWER_CTL
R/W
00000000
Power saving features control
0x2E
46
INT_ENABLE
R/W
00000000
Interrupt enable control
0x2F
47
INT_MAP
R/W
00000000
Interrupt mapping control
0x30
0x31
48
49
INT_SOURCE
DATA_FORMAT
R
R/W
00000010
00000000
Interrupt source
Data format control
0x32
0x33
0x34
0x35
0x36
0x37
0x38
50
51
52
53
54
55
56
DATAX0
DATAX1
DATAY0
DATAY1
DATAZ0
DATAZ1
FIFO_CTL
R
R
R
R
R
R
R/W
00000000
00000000
00000000
00000000
00000000
00000000
00000000
X-Axis Data 0
X-Axis Data 1
Y-Axis Data 0
Y-Axis Data 1
Z-Axis Data 0
Z-Axis Data 1
FIFO control
0x39
57
FIFO_STATUS
R
00000000
FIFO status
Rev. B | Page 20 of 32
ADXL375
データシート
レジスタの説明
レジスタ 0x25—THRESH_INACT (読み書き可能)
ADXL375 のすべてのレジスタは 8 ビット長です。
THRESH_INACT レジスタは、インアクティビティ検出の符号なし
スレッショールド値を格納します。インアクティビティ・イベン
トの大きさは、THRESH_INACT レジスタ値と比較されます。ス
ケール・ファクタは 780 mg/LSB です。値を 0 にして、インアク
ティビティ割込みをイネーブルすると、予期しない動作が発生し
ます。
レジスタ 0x00—DEVID (読出し専用)
D7
D6
D5
D4
D3
D2
D1
D0
1
1
1
0
0
1
0
1
この読出し専用 DEVID レジスタは、固定デバイス ID コード
0xE5 (8 進 345)を格納します。
レジスタ 0x1D—THRESH_SHOCK (読み書き可能)
THRESH_SHOCK レジスタは、衝撃割込みの符号なしスレッショ
ールド値を格納します。衝撃イベントの大きさは、衝撃検出用
THRESH_SHOCK レジスタ値と比較されます。スケール・ファク
タは 780 mg/LSB です。値を 0 にして、シングル衝撃／ダブル衝撃
割込みをイネーブルすると、予期しない動作が発生します。
レジスタ 0x1E、レジスタ 0x1F、レジスタ 0x20—OFSX、
OFSY、OFSZ (読み書き可能)
OFSX、OFSY、OFSZ の各レジスタは、2 の補数フォーマットでユ
ーザー設定のオフセット調整値を格納し、スケール・ファクタは
0.196 g/LSB です。オフセット・レジスタの値は加速度データに自
動的に加算され、和は出力データ・レジスタ (アドレス 0x32 ～ア
ドレス 0x37)に格納されます。オフセット・キャリブレーションの
詳細とオフセット・レジスタの使い方については、オフセット・
キャリブレーションのセクションを参照してください。
レジスタ 0x21—DUR (読み書き可能)
DUR レ ジ ス タ は 、 衝 撃 を 判 定 す る た め に 、 イ ベ ン ト が
THRESH_SHOCK スレッショールドを超える必要のある最大時間
を表わす符号なし時間値を格納します。スケール・ファクタは
625 µs/LSB です。値を 0 にすると、シングル衝撃／ダブル衝撃機
能がディスエーブルされます。
レジスタ 0x22—Latent (読み書き可能)
latent レジスタは、衝撃の検出からウインドウの開始 (window レ
ジスタで指定) までの待ち時間を表わす符号なし時間値を格納し
ます。この間に 2 番目の衝撃を検出できます。スケール・ファク
タは 1.25 ms/LSB です。値を 0 にすると、ダブル衝撃機能がディ
スエーブルされます。
レジスタ 0x26—TIME_INACT (読み書き可能)
TIME_INACT レジスタは、インアクティビティと判定するために
加速度が THRESH_INACT レジスタ値を下回る必要のある時間を
表わす符号なし時間値を格納します。スケール・ファクタは 1
sec/LSB です。フィルタ処理なしの出力データを使う他の割込み
機能とは異なり (スレッショールド検出と帯域幅のセクション参
照)、インアクティビティ機能ではフィルタ済み出力データを使用
します。
インアクティビティ割込みがトリガされるためには、少なくとも
1 個の出力サンプルが発生する必要があります。このため、
TIME_INACT レジスタに出力データレートの時定数より小さい値
を設定した場合、この機能が応答しないように見えます。値 0 を
設定すると、出力データが THRESH_INACT レジスタ値より小さ
いとき割込みが発生します。TIME_INACT の最大値は 255 sec で
す。
レジスタ 0x27—ACT_INACT_CTL (読み書き可能)
D7
D6
D5
D4
ACT AC/DC
ACT_X enable
ACT_Y enable
ACT_Z enable
D3
D2
D1
D0
INACT AC/DC INACT_X enable INACT_Y enable INACT_Z enable
ACT_INACT_CTL レジスタは DC 結合動作または AC 結合動作を
選択し、さらにアクティビティ検出とインアクティビティ検出に
かけられる軸を選択します。
ACT AC/DC ビットと INACT AC/DC ビット
レジスタ 0x23—Window (読み書き可能)
ACT AC/DC ビットと INACT AC/DC ビットに 0 を設定すると、
DC 結合動作が選択され、1 を設定すると AC 結合動作が選択され
ます。DC 結合動作では、現在の加速度振幅が THRESH_ACT レジ
スタ値および THRESH_INACT レジスタ値と直接比較されて、ア
クティビティまたはインアクティビティのいずれが検出されたか
が判定されます。
window レジスタは、レイテンシ時間 (latent レジスタで指定) の経
過後の時間を表わす符号なし時間値を格納します。この間に 2 番
目の有効な衝撃を開始できます。スケール・ファクタは 1.25
ms/LSB です。値を 0 にすると、ダブル衝撃機能がディスエーブル
されます。
アクティビティ検出の AC 結合動作では、アクティビティ検出の
開始時の加速度値がリファレンス値として採用されます。次に、
加速度データの新しいサンプルがこのリファレンス値と比較され
て、差の大きさが THRESH_ACT 値を超えた場合、デバイスはアク
ティビティ割込みを発生します。
レジスタ 0x24—THRESH_ACT (読み書き可能)
同様に、インアクティビティ検出の AC 結合動作では、リファレ
ンス値は比較に使用され、デバイスがインアクティビティ・スレ
ッショールドを超えると更新されます。リファレンス値を選択し
た後、デバイスはリファレンス値と現在の加速度との間の差を
THRESH_INACT 値と比較します。この差が TIME_INACT レジス
タで指定する時間の間、THRESH_INACT レジスタ値を下回ると、
デバイスは非アクティブと見なして、インアクティビティ割込み
を発生します。
THRESH_ACT レジスタは、アクティビティ検出の符号なしスレッ
ショールド値を格納します。アクティビティ・イベントの大きさ
は、THRESH_ACT レジスタ値と比較されます。スケール・ファ
クタは 780 mg/LSB です。値を 0 にして、アクティビティ割込み
をイネーブルすると、予期しない動作が発生します。
Rev. B
－ 21/32 －
ADXL375
データシート
ACT_x イネーブル・ビットと INACT_x イネーブル・ビット
Asleep ビット
ACT_x イネーブル・ビットと INACT_x イネーブル・ビットに 1
を設定すると、x 軸、y 軸、または z 軸がアクティビティ検出また
はインアクティビティ検出にかけられるようになります。0 を設
定すると、選択された軸が除外されます。すべての軸を除外する
と、機能がディスエーブルされます。アクティビティ検出の場合、
すべての関与する軸の論理和がとられるため、いずれかの軸がア
クティビティ・スレッショールドを超えるとアクティビティ機能
がトリガされます。インアクティビティ検出の場合、すべての関
与する軸の論理積がとられるため、指定された時間の間すべての
軸がインアクティビティ・スレッショールドを下回ったとき、イ
ンアクティビティ機能がトリガされます。
asleep ビットが 1 のとき、デバイスがスリープ状態にあり、0 のと
きデバイスは非スリープ状態にあることを表示します。このビッ
トは、デバイスが自動スリープに設定された場合のみトグルしま
す。自動スリープ・モードの詳細については、AUTO_SLEEP ビッ
トのセクションを参照してください。
レジスタ 0x2A—SHOCK_AXES (読み書き可能)
D7
D6
D5
D4
0
0
0
0
D3
D2
D1
D0
Suppress
SHOCK_X enable
SHOCK_Y enable
SHOCK_Z enable
SHOCK_AXES レジスタは、シングル衝撃検出／ダブル衝撃検出
にかけられる各 3 軸を指定します。
Suppress ビット
THRESH_SHOCK レジスタ値より大きい加速度が衝撃と衝撃の間
の遅延中に現れる場合、suppress ビットをセットすると、ダブル
衝撃検出が停止されます。 詳細については、衝撃検出のセクショ
ンを参照してください。
SHOCK_x イネーブル・ビット
SHOCK_X イネーブル、SHOCK_Y イネーブル、または SHOCK_Z
イネーブルの各ビットに 1 を設定すると、x 軸、y 軸、z 軸の衝撃
検出への関与がイネーブルされます。0 を設定すると、選択され
た軸が衝撃検出から除外されます。
レジスタ 0x2B—ACT_SHOCK_STATUS (読出し専用)
レジスタ 0x2C—BW_RATE (読み書き可能)
D7
D6
D5
D4
0
0
0
LOW_POWER
D3
D2
D1
D0
Rate
BW_RATE レジスタは、デバイスの帯域幅と出力データレートを
設定します。また、このレジスタは、低消費電力モードをイネー
ブル／ディスエーブルします。
LOW_POWER ビット
LOW_POWER ビットに 0 を設定すると通常動作が、1 を設定する
と省電力動作が、それぞれ選択されます。この動作では少しノイ
ズが大きくなります。詳細については、低消費電力モードのセク
ションを参照してください。
Rate ビット
rate ビットはデバイスの帯域幅と出力データレートを設定します
(表 6 と表 8 を参照)。これらのビットのデフォルト値は 0x0A で、
これは 100 Hz の出力データレートに対応します。選択する出力デ
ータレートは、選択する通信プロトコルと周波数に対応する必要
があります。低い通信速度で高過ぎる出力データレートを選択す
ると、サンプルが失われます(詳細については、シリアル通信のセ
クションを参照してください)。
レジスタ 0x2D—POWER_CTL (読み書き可能)
D7
D6
D5
D4
D3
D2
0
0
Link
AUTO_SLEEP
Measure
Sleep
D1
D0
Wakeup
D7
D6
D5
0
ACT_X source
ACT_Y source
ACT_Z source
D3
D2
D1
D0
POWER_CTL レジスタを使うと、デバイスを自動スリープ・モー
ドに設定することができます。また、このレジスタは、デバイス
を計測モード・モードまたはスタンバイ・モードに設定するとき
にも使用されます。
Asleep
SHOCK_X source
SHOCK_Y source
SHOCK_Z source
Link ビット
D4
読出し専用の ACT_SHOCK_STATUS レジスタは、アクティビテ
ィ・イベントまたは衝撃に関わる最初の軸を表示します。
ACT_x ソース・ビットと SHOCK_x ソース・ビット
ACT_x ソース・ビットと SHOCK_x ソース・ビットは、アクティ
ビティ・イベントまたは衝撃に関与する最初の軸を表示します。
1 のときは検出への関与を、0 のとき非関与を、それぞれ表わしま
す。新しいデータがある場合、これらのビットはクリアされるの
で は な く 、 新 し い デ ー タ で 上 書 き さ れ ま す 。
ACT_SHOCK_STATUS レジスタを読出した後に、割込みをクリア
してください。アクティビティ・イベントまたは衝撃への軸の関
与をディスエーブルすると、次のアクティビティ・イベントまた
はシングル衝撃／ダブル衝撃が発生したとき、対応するソース・
ビットがクリアされます。
Rev. B | Page 22 of 32
この link ビットは、アクティビティ機能とインアクティビティ機
能が直列動作します。アクティビティ機能とインアクティビティ
機能をイネーブルする場合、link ビットに 1 を設定すると、イン
アクティビティが検出されるまで、アクティビティ検出機能の開
始が遅延されます。アクティビティが検出されると、インアクテ
ィビティ検出が開始され、アクティビティの検出が防止されます。
このビットに 0 を設定すると、インアクティビティ機能とアクテ
ィビティ機能が並行動作します。リンク機能の詳細については、
リンク・モード のセクションを参照してください。
link ビットをクリアする前に、デバイスをスタンバイ・モードに
することが推奨されます(measure ビット (ビット D3)に 0 を設定)。
link ビットをクリアした後、デバイスを計測モードに再設定してく
ださい (measure ビット(ビット D3)に 1 を設定)。この設定シーケ
ンスは、スリープ・モードをマニュアルでディスエーブルした場
合に、デバイスを正しくバイアスするために実行します。そうし
ないと、link ビットがクリアされたときにデバイスがスリープ状
態であった場合には特に、link ビットのクリア後の、データの最初
の数サンプルでノイズが増えます。
ADXL375
データシート
AUTO_SLEEP ビット
表 16.スリープ・モードでのサンプリング・レート
link ビットをセットした場合、AUTO_SLEEP ビットに 1 を設定する
と、自動スリープ機能がイネーブルされます。自動スリープ・モ
ードでは、インアクティビティ機能がイネーブルされ、かつイン
アクティビティが検出されると(すなわち、少なくとも
TIME_INACT で指定された時間の間、加速度が THRESH_INACT
値を下回ったとき)、ADXL375 が自動的にスリープ・モードに切
り替わります。アクティビティ検出もイネーブルされると、アク
ティビティが検出された後に ADXL375 は自動的にスリープからウ
ェイクアップして、BW_RATE レジスタで指定された出力データレ
ートでの動作に戻ります。AUTO_SLEEP ビットに 0 を設定すると、
スリープ・モードへの自動切り替えがディスエーブルされます。
link ビットをセットしない場合、AUTO_SLEEP 機能がディスエー
ブルされますが、AUTO_SLEEP ビットをセットしても、デバイス
動作への影響はありません。リンク機能の詳細については、Link
ビット のセクションとリンク・モードのセクションを参照してく
ださい。自動スリープ・モードの詳細については、自動スリー
プ・モードのセクションを参照してください。
AUTO_SLEEP ビットをクリアする前に、デバイスをスタンバイ・
モードにすることが推奨されます(measure ビット (ビット D3)に 0
を設定)。AUTO_SLEEP ビットをクリアした後、デバイスを計測モ
ードに再設定してください(measure ビット(ビット D3)に 1 を設定)。
この設定シーケンスは、スリープ・モードをマニュアルでディス
エーブルした場合に、デバイスを正しくバイアスするために実行
します。そうしないと、AUTO_SLEEP ビットがクリアされたとき
にデバイスがスリープ状態であった場合には特に、このビットの
クリア後の、データの最初の数サンプルでノイズが増えます。
Setting
D1
D0
Frequency (Hz)
0
0
1
1
0
1
0
1
8
4
2
1
レジスタ 0x2E—INT_ENABLE (読み書き可能)
D7
D6
D5
D4
DATA_READ
Y
SINGLE_SHOCK
DOUBLE_SHOCK
Activity
D3
D2
D1
D0
Inactivity
0
Watermark
Overrun
INT_ENABLE レジスタの任意のビットに 1 を設定すると、指定さ
れた機能から割込みを発生できるようになります。このレジスタ
の任意のビットに 0 を設定すると、その機能からの割込みが禁止
されます。DATA_READY、watermark、overrun の各ビットは、割
込み出力のみをイネーブルし、機能は常にイネーブルされていま
す。割込みをレジスタ 0x2F で設定した後に、このレジスタで出
力をイネーブルすることが推奨されます。割込みの詳細について
は、 割込みレジスタのビットのセクションを参照してください。
レジスタ 0x2F—INT_MAP (読み書き可能)
D7
D6
D5
D4
DATA_READY
SINGLE_SHOCK
DOUBLE_SHOCK
Activity
Measure ビット
D3
D2
D1
D0
measure ビットに 0 を設定するとデバイスがスタンバイ・モードに
なり、1 を設定するとデバイスが計測モードになります。
ADXL375 はスタンバイ・モードでパワーアップし、最小消費電
力になります (電源シーケンスのセクション参照)。
Inactivity
0
Watermark
Overrun
Sleep ビット
sleep ビットを 0 に設定するとデバイスは通常の動作モードになり、
1 を設定するとデバイスはスリープ・モードになります。スリー
プ・モードでは、DATA_READY 割込みが禁止され、FIFO バッファ
へのデータ転送が停止し、wakeup ビット(ビット[D1:D0])で指定さ
れたサンプリング・レートへ切り替わります。スリープ・モード
では、アクティビティ機能のみが使用できます。DATA_READY
割込みが禁止されている間、出力データ・レジスタ(レジスタ 0x32
～レジスタ 0x37)は、wakeup ビットで指定されるサンプリング・
レートで更新されます。
sleep ビットをクリアする前に、デバイスをスタンバイ・モードに
することが推奨されます(measure ビット (ビット D3)に 0 を設定)。
sleep ビットをクリアした後、デバイスを計測モードに再設定して
ください(measure ビット(ビット D3)に 1 を設定)。
Wakeup ビット
wakeup ビットは、スリープ・モード時のサンプリング・レートを
制御します (表 16 参照)。
Rev. B
INT_MAP レジスタの任意のビットに 0 を設定すると、指定され
た割込みが INT1 ピンに送信されます。このレジスタの任意のビ
ットに 1 を設定すると、指定された割込みが INT2 ピンに送信さ
れます。与えられたピンに対して選択されたすべての割込みの論
理和がとられます。
レジスタ 0x30—INT_SOURCE (読出し専用)
D7
D6
D5
D4
DATA_READY
SINGLE_SHOCK
DOUBLE_SHOCK
Activity
D3
D2
D1
D0
Inactivity
X1
Watermark
Overrun
1
X = このビットを無視
INT_SOURCE レジスタの任意のビットに 1 が設定されると、指定
された機能が割込みを発生したことを表示します。このレジスタ
の任意のビットに 0 が設定されると、指定された機能が割込みを
発生していないことを表示します。DATA_READY、watermark、
overrun の各ビットは対応する割込みが発生すると、INT_ENABLE
レジスタの設定値に無関係に、常にセットされます。これらのビ
ットは、データ・レジスタ (アドレス 0x32～アドレス 0x37)からデ
ー タ を 読 出 す と 、 ク リ ア さ れ ま す 。 DATA_READY ビ ッ ト と
watermark ビットのクリアには、複数回の読出しが必要です。その
他のビットと対応する割込みは、INT_SOURCE レジスタを読出す
とクリアされます。
－ 23/32 －
ADXL375
データシート
レジスタ 0x31—DATA_FORMAT (読み書き可能)
D7
D6
SELF_TEST SPI
D5
D4
INT_INVERT 0
レジスタ 0x38—FIFO_CTL (読み書き可能)
D3
D2
D1
D0
1
Justify
1
1
DATA_FORMAT レジスタは、レジスタ 0x32 ～レジスタ 0x37 に対
するデータの表示形式を制御します。
SELF_TEST ビット
SELF_TEST ビットに 1 を設定すると、セルフテスト・フォースが
センサーに加えられて、出力データがシフトします。0 を設定する
と、セルフテスト・フォースがディスエーブルされます。セルフ
テスト機能の詳細については、 セルフテストのセクションとセル
フテスト のセクションを参照してください。
SPI ビット
SPI ビットに 1 を設定すると、デバイスが 3 線式 SPI モードに、0
を設定すると、4 線式 SPI モードに、それぞれなります。
INT_INVERT ビット
INT_INVERT ビットに 0 を設定すると、割込みピンの極性がアク
ティブ・ハイに、1 を設定すると、割込みピンの極性がアクティ
ブ・ローに、それぞれ設定されます。
Justify ビット
justify ビットに 1 を設定すると左詰め (MSB) モードが、0 を設定す
ると、符号を拡張した右詰め (LSB)モードが、それぞれ選択されま
す。
レジスタ 0x32 ～レジスタ 0x37—DATAX0、DATAX1、
DATAY0、DATAY1、DATAZ0、DATAZ1 (読出し専用)
これらの 6 バイト (レジスタ 0x32～レジスタ 0x37) は各々8 ビット
長で、各軸の出力データを格納します。
•
•
•
レジスタ 0x32 とレジスタ 0x33 は、x 軸の出力データを格納
します。
レジスタ 0x34 とレジスタ 0x35 は、y 軸の出力データを格納
します。
レジスタ 0x36 とレジスタ 0x37 は、z 軸の出力データを格納
します。
出力データは 2 の補数フォーマットです。DATAx0 は下位バイト
で、DATAx1 は上位バイトです (x は X、Y、または Z を表します)。
DATA_FORMAT レジスタ (アドレス 0x31) は、データ・フォーマッ
トを制御します。シーケンシャルなレジスタの読出しの間でのデ
ータ変化を防止するため、6 個のすべてのレジスタに複数バイト
読出しを行うことが推奨されます。
3200 Hz または 1600 Hz の出力データレートを使用する場合、出力
データ・ワードの LSB は常に 0 です。データが右詰めの場合、
LSB は DATAx0 レジスタのビット D0 に対応します。データが左詰
めの場合、LSB は DATAx0 レジスタのビット D3 に対応します。
Rev. B | Page 24 of 32
D7
D6
D5
FIFO_MODE
D4
Trigger
D3
D2
D1
D0
Samples
FIFO_CTL レジスタは、デバイスの FIFO バッファを設定するとき
に使います。詳細については、FIFO バッファのセクションを参照
してください。
FIFO バッファの詳細については、AN-1025 アプリケーション・ノ
ート「Utilization of the First In, First Out (FIFO) Buffer in Analog
Devices, Inc., Digital Accelerometers」を参照してください。
FIFO_MODE ビット
これらのビットは、 FIFO モードを表 17 のように設定します。
表 17.FIFO のモード
Setting
D7
D6
FIFO
Mode
0
0
0
1
Bypass
FIFO
1
0
Stream
1
1
Trigger
Description
FIFO buffer is bypassed.
FIFO buffer collects up to 32 samples and then
stops collecting data, collecting new data only
when the buffer is not full.
FIFO buffer holds the last 32 samples. When
the buffer is full, the oldest data
is overwritten with newer data.
FIFO buffer holds the last samples before the
trigger event and continues to collect data until
full. New data is collected only when the buffer
is not full.
Trigger ビット
trigger ビットに 0 を設定するとトリガ・モードのトリガ・イベント
を INT1 ピンへ、 1 を設定するとトリガ・イベントを INT2 ピンへ、
それぞれ接続します。
Samples ビット
samples ビットの機能は、選択された FIFO モードに依存します
(表 18 参照)。samples ビットを 0 に設定すると、選択した FIFO モ
ードに無関係に、INT_SOURCE レジスタの watermark ビットが直
ちにセットされます。トリガ・モードを使用するとき samples ビッ
トに 0 を設定すると、予期しない動作が発生します。
表 18.Samples ビットの機能
FIFO Mode
Samples Bits Function
Bypass
FIFO
None.
Specifies how many FIFO entries are needed to trigger a
watermark interrupt.
Specifies how many FIFO entries are needed to trigger a
watermark interrupt.
Specifies how many FIFO samples are retained in the
FIFO buffer before a trigger event.
Stream
Trigger
ADXL375
データシート
Entries ビット
レジスタ 0x39—FIFO_STATUS (読出し専用)
D7
D6
FIFO_TRIG
0
D5
D4
D3
D2
D1
D0
Entries
読出し専用 FIFO_STATUS レジスタは、トリガ・イベント発生の
有無を表示し、FIFO バッファに格納されているデータ値の数を報
告します。
FIFO_TRIG ビット
FIFO_TRIG ビットが 1 のとき、トリガ・イベントが発生したこと
を表示します。FIFO_TRIG ビットが 0 のとき、トリガ・イベントが
発生していないことを表示します。
Rev. B
entries ビットは、FIFO バッファに格納されているデータ値の数を
表示します。データ・レジスタ (アドレス 0x32～アドレス 0x37)を
読出すと、FIFO バッファに格納されているデータがアクセスされ
ます。 FIFO バッファのすべての読出し(シングルまたは複数バイ
ト) の後、各 FIFO レベルがクリアされてしまうため、FIFO 読出
しはバースト・モード(複数バイト・モード)で行う必要がありま
す。FIFO バッファは最大 32 個のデータを格納します。デバイス
の出力フィルタに 1 個格納できるため、常に最大 33 個を格納しま
す。
－ 25/32 －
ADXL375
データシート
アプリケーション情報
衝撃検出
電源のデカップリング
ADXL375 の電源ピンの近くで、1 µF のタンタル・コンデンサ
(CS) を VS に、 0.1 µF のセラミック・コンデンサ (CI/O)を VDD I/O に、
それぞれ接続して電源ノイズから加速度センサーを十分デカッ
プリングすることが推奨されます。デカップリングの強化が必
要な場合、100 Ω 以下の抵抗またはフェライト・ビーズを VS に
直列に接続すると効果的です。あるいは、VS のバイパス・コン
デンサを 10 µF のタンタル・コンデンサと 0.1 µF のセラミッ
ク・コンデンサの並列接続に増加させると、ノイズ性能を向上
させることができます。
ADXL375 のグラウンドから電源グラウンドまでの接続が低イン
ピーダンスとなるように注意する必要があります。これは、グラ
ウンドを経由して送信されるノイズは VS を経由して送信される
ノイズと同じ効果を持つためです。VS と VDD I/O を別電源にして、
VS 電源のデジタル・クロック・ノイズを小さくすることが推奨
されます。別電源の使用が不可能な場合は、前述のように電源
にフィルタを追加することが必要になります。
衝撃割込み機能は、振幅とパルス幅に基いて機械的な衝撃を検
出することができます。図 33 に、有効なシングル衝撃と有効な
ダブル衝撃のパラメータを示します。
•
•
•
•
VDD I/O
FIRST SHOCK
VDD I/O
VS
ADXL375
SDA/SDI/SDIO
INT1 SDO/ALT ADDRESS
SCL/SCLK
INT2
3- OR 4-WIRE
SPI OR I2C
INTERFACE
CS
LATENCY
TIME
(LATENT)
INTERRUPTS
図 31.アプリケーション図
実装時の機構的な注意事項
ADXL375 は、PCB をケースに固定する支持点近くの PCB へ実装
する必要があります。支持されていない PCB ロケーションに
ADXL375 を実装すると (図 32 参照)、PCB 振動が抑制されない
ため大きな計測誤差が発生します。支持点近くに加速度センサ
ーを取り付けると、加速度センサーでの PCB 振動が加速度セン
サーの機械的共振周波数の上になるため、実質的に加速度セン
サーに対する影響がなくなります。センサー近くに複数の支持
点を設けること、および／または PCB を厚くすることは、シス
テム共振によるセンサー性能への影響を小さくすることに役立
ちます。
SINGLE SHOCK
INTERRUPT
DOUBLE SHOCK
INTERRUPT
シングル衝撃機能のみを使用している場合、継続時間を超えな
い限り、加速度がスレッショールドを下回ると、シングル衝撃
割込みが発生します。シングル衝撃機能とダブル衝撃機能を使
用している場合、ダブル衝撃が有効または無効判定されると、
シングル衝撃割込みが発生します。
11669-036
PCB
図 32.加速度センサーの不適切な配置
Rev. B
TIME WINDOW FOR
SECOND SHOCK
(WINDOW)
図 33.有効なシングル衝撃およびダブル衝撃での
衝撃割込み機能
ACCELEROMETERS
MOUNTING POINTS
THRESHOLD
(THRESH_SHOCK)
TIME LIMIT FOR
SHOCKS (DUR)
11669-016
GND
SECOND SHOCK
ACCELERATION
CI/O
CS
11669-037
VS
INTERRUPT
CONTROL
衝撃検出スレッショールド—THRESH_SHOCK レジスタ
(アドレス 0x1D)で指定されます。
最大衝撃継続時間 (衝撃の時間制限)—DUR レジスタ (アド
レス 0x21)で指定されます。
衝撃レイテンシ時間—latent レジスタ (アドレス 0x22)で指
定されます。2 番目の衝撃を検出できる場合、レイテンシ
時間は最初の衝撃の終わりから時間ウインドウの開始まで
の待ち時間です。
2 番目の衝撃に対する時間ウインドウ—window レジスタ
(アドレス 0x23)で指定されます。window レジスタで指定
される、レイテンシ時間 (latent レジスタで設定)後の時間
間隔。2 番目の衝撃はレイテンシ時間経過後に開始される
必要がありますが、window レジスタで指定される時間が
終了する前に終わる必要はありません。
－ 26/32 －
ADXL375
データシート
複数の事象により、ダブル衝撃の 2 番目の衝撃が無効判定されま
す。
•
SHOCK_AXES レジスタの suppress ビット (ビット D3、ア
ドレス 0x2A)がセットされている場合、レイテンシ時間
(latent レジスタで設定)中にスレッショールドを超えるすべ
ての加速度スパイクによりダブル衝撃検出が無効にされま
す (図 34 参照)。
各機械的システムでは、システムの機械的特性に応じて衝撃応
答がある程度異なります。このため、DUR、latent、window、
THRESH_SHOCK の各レジスタには、実験値が必要です。
ACCELERATION
INVALIDATES DOUBLE SHOCK IF
SUPPRESS BIT SET
LATENCY
TIME (LATENT)
TIME WINDOW FOR SECOND
SHOCK (WINDOW)
11669-038
latent、window、または THRESH_SHOCK の各レジスタに非常に
小さい値を設定すると、加速度センサーが衝撃入力のエコーを
ひろうため予期しない応答が発生します。
TIME LIMIT
FOR SHOCKS
(DUR)
•
衝撃割込みを受信すると、最初の軸が THRESH_SHOCK レベル
を 超 え た こ と が ACT_SHOCK_STATUS レ ジ ス タ ( ア ド レ ス
0x2B)に報告されます。このレジスタはクリアされることはあり
ませんが、新しいデータで上書きされます。
スレッショールド検出と帯域幅
図 34. Suppress ビットのセット中に高 g イベントにより
無効となるダブル衝撃
•
INT_ENABLE レジスタ (アドレス 0x2E)の該当するビットをセッ
トすることにより、シングル衝撃、ダブル衝撃、または両方を
検出することができます。シングル衝撃検出／ダブル衝撃検出で
の各 3 軸の関与の制御は、SHOCK_AXES レジスタ (アドレス
0x2A)の該当するビットをセットすることにより行われます。ダ
ブル衝撃機能を動作させるためには、latent レジスタと window
レジスタに非ゼロ値を設定する必要があります。
2 番目の衝撃に対する時間ウインドウ (window レジスタで
指定)の開始時にスレッショールドを超える加速度が検出
された場合、ダブル衝撃が無効と判定されることがあり、
このウインドウの開始時に無効なダブル衝撃となります
(図 35 参照)。
加速度が衝撃の時間制限値 (DUR レジスタで設定)を超え
る場合、ダブル衝撃は無効と判定されることがあり、2 番
目の衝撃に対する DUR 時間制限値の終わりに無効なダブ
ル衝撃となります (図 35 参照)。
INVALIDATES DOUBLE SHOCK
AT START OF WINDOW
デバイス内部で共通のサンプリング周波数をデシメートすると、
出力データレートを下げることができます。アクティビティ検
出機能とシングル衝撃／ダブル衝撃検出機能は、デシメートな
しのデータを使って行います。出力データの帯域幅はデータレ
ートにより変わり、デシメートなしのデータ帯域幅より狭いた
め、加速度センサーの出力を調べたとき、アクティビティ・イ
ベントとシングル衝撃／ダブル衝撃の判定に使われる高周波か
つ高 g のデータは現れません。このため、機能に対してユーザー
が設定した条件を加速度データが満たしていないように見えると
きでも、これらの機能が割込みを発生してしまうことがありま
す。
リンク・モード
ACCELERATION
POWER_CTL レジスタ (アドレス 0x2D)の link ビット (ビット D5)
を使って、プロセッサがサービスするアクティビティ割込み数
を少なくすることができます。link ビットは、インアクティビ
ティの後にのみアクティビティを探すようにデバイスを設定し
ます。
この機能を正しく動作させるためには、プロセッサは
INT_SOURCE レジスタ (アドレス 0x30)を読出すことにより(した
がって割込みをクリアする)、アクティビティ割込みとインアク
ティビティ割込みに対する応答を続ける必要があります。アク
ティビティ割込みをクリアしないと、デバイスは自動スリー
プ・モードになることはできません。ACT_SHOCK_STATUS レ
ジスタ (アドレス 0x2B)の asleep ビット (ビット D3)は、デバイ
スがスリープ状態にあるか否かを表示します。
TIME LIMIT
FOR SHOCKS
(DUR)
TIME LIMIT
FOR SHOCKS
(DUR)
LATENCY
TIME
(LATENT)
TIME WINDOW FOR
SECOND SHOCK (WINDOW)
INVALIDATES
DOUBLE SHOCK AT
END OF DUR
11669-039
ACCELERATION
TIME LIMIT
FOR SHOCKS
(DUR)
図 35.無効ダブル衝撃での衝撃割込み機能
Rev. B
－ 27/32 －
ADXL375
スリープ・モード対低消費電力モード
低いデータレートと低消費電力を必要とするアプリケーションで
は (ノイズ性能は犠牲にします)、低消費電力モードの使用が推
奨されます。低消費電力モードの場合でも、DATA_READY 割込
みと FIFO バッファの機能は、加速度データの後処理のために使
用できます。低消費電力モードを開始するときは、BW_RATE レ
ジスタ (アドレス 0x2C)の LOW_POWER ビット (ビット D4)をセッ
トします。
スリープ・モードは、低データレートと低消費電力が可能です
が、データ・アクイジション用ではありません。ただし、スリ
ープ・モードを自動スリープ・モードおよびリンク・モードと
組み合わせて使う場合、インアクティビティが検出されたとき、
デバイスは低消費電力の低サンプリング・レート・モードに自
動的に切り替わることができます。冗長なインアクティビティ
割込みの発生を防止するときは、インアクティビティ割込みを
自動的にディスエーブルして、アクティビティ割込みをイネー
ブルします。自動スリープ・モードをイネーブルするときは、
POWER_CTL レジスタ (アドレス 0x2D)の AUTO_SLEEP ビット
(ビット D4)とリンク・ビット (ビット D5)をセットします。
ADXL375 がスリープ・モードのとき、ホスト・プロセッサもス
リープ・モードまたは低消費電力モードにすることにより、大
幅にシステム消費電力を削減することができます。アクティビ
ティが検出されると、加速度センサーはアプリケーションの元
のデータレートに自動的に戻り、ホスト・プロセッサのウェイ
クアップに使用できるアクティビティ割込みを提供します。イ
ンアクティビティの発生と同様に、アクティビティ・イベント
の検出をディスエーブルして、インアクティビティの検出をイ
ネーブルします。
オフセット・キャリブレーション
加速度センサーは、自由に運動する機構を内蔵した機械的構造
です。これらの可動部分は、固体電子回路に比べて非常に機械
的応力に敏感です。
0 g バイアスすなわちオフセットは、加速度測定の基礎となるた
め、重要な加速度センサーの測定基準です。加速度センサーを
内蔵するシステムの組立時に余分な応力が加わることがありま
す。これらの応力源としては、部品のハンダ付け、取り付け時
のボード・ストレス、部品表面または上部への化合物の塗布な
どがありますが、これらに限りません。キャリブレーションが
必要と判断される場合は、システム組立後にキャリブレーショ
ンを行ってこれらの影響を補償することが推奨されます。
キャリブレーションのシンプルな 1 つの方法は、ADXL375 の感
度は 表 1 の規定通りとして、オフセットを測定することです。
そうすると、内蔵オフセット・レジスタを使うことにより、この
オフセットを自動的に考慮することができます。このキャリブ
レーションの結果、データ・レジスタから取得するデータはすべ
てのオフセット補償済みになります。
ノーターンまたはシングル・ポイント・キャリブレーション方式
では、1 つの軸(一般に z 軸)が重力 1 g フィールドに、残りの軸
(一般に x 軸と y 軸)が 0 g フィールドに、それぞれなるようにデ
バイスの向きを定めます。次に、一連のサンプルを平均するこ
とにより出力を測定します。
Rev. B | Page 28 of 32
データシート
平均をとるサンプル数はシステム設計者が決めますが、100 Hz
以上のデータレートでは 0.1 sec 分のデータ(100 Hz データレート
で 10 サンプル)を選択することから始めることを推奨します。
100 Hz より低いデータレートでは、少なくとも 10 個のサンプル
を平均することが推奨されます。 x 軸と y 軸での 0 g 測定と z 軸
での 1 g 測定に対して、これらの値をそれぞれ X0g、Y0g、Z+1g と
して格納します。
X0g と Y0g の測定値は x 軸と y 軸のオフセットに対応し、これら
の値を加速度センサー出力から減算することにより補償を行い、
実際の加速度を次のように求めます。
XACTUAL = XMEAS − X0g
YACTUAL = YMEAS − Y0g
z 軸の測定は+1 g フィールドで行うため、ノーターンまたはシン
グル・ポイント・キャリブレーション方式では、z 軸で理論感
度 SZ を仮定しています。この値を Z+1g から減算して z 軸のオフ
セットを求めます。この値をさらに後で測定する値から減算し
て実際の値を次のように求めます。
Z0g = Z+1g − SZ
ZACTUAL = ZMEAS − Z0g
ADXL375 では、オフセット・レジスタ (レジスタ 0x1E、レジス
タ 0x1F、レジスタ 0x20)を使って、出力のオフセットを自動的に
補償することができます。これらのレジスタは、すべての加速度
測定値に自動的に加算される 8 ビットの 2 の補数値を格納して
おり、その結果は各データ・レジスタに格納されます。オフセ
ット・レジスタに格納されている値は加算可能であるため、レジ
スタの負値が正オフセットを相殺し、レジスタの正値が負オフセ
ットを相殺します。レ ジ スタ の ス ケ ー ル・ フ ァ ク タ は 1.56
g/LSB です。
ADXL375 のすべてのレジスタと同様に、オフセット・レジスタ
もデバイス電源が失われると、書込まれた値を保持できません。
ADXL375 の電源をオン／オフすると、オフセット・レジスタは
デフォルト値 0x00 に戻ります。
ノーターンまたはシングル・ポイント・キャリブレーション方法
では z 軸で感度に理論値を仮定しているため、感度のすべての誤
差はオフセット誤差になります。
3200 Hz と 1600 Hz の出力データレートでのデ
ータ・フォーマット
3200 Hz または 1600 Hz の出力データレートを使う場合、出力デ
ータ・ワードの LSB は常に 0 です。データが右詰めの場合、
LSB は DATAx0 レジスタのビット D0 に対応します。データが
左詰めの場合、LSB は DATAx0 レジスタのビット D3 に対応し
ます。
ADXL375
データシート
セルフテストの使用方法
7.
セルフテスト変化は、セルフテスト・イネーブル時のある軸の
加速度出力と、セルフテスト・ディスエーブル時の同じ軸の加
速度出力との差として定義されます。セルフテストをイネーブ
ルまたはディスエーブルするとき、デバイスのフィルタ機能の
ため、出力は 4 × τ 後に最終値に到達します。ここで、 τ = 1/(デ
ータレート)です。この定義では、これらの 2 つの測定の間で、
センサーは動かないと仮定しています。もしセンサーが動くと、
セルフテストに関係しないシフトによりテストが無意味になる
ためです。
正確なセルフテスト測定には ADXL375 の正しい設定も必要です。
デバイスのセルフテスト設定は、次の手順で行います。
1.
2.
3.
4.
5.
6.
BW_RATE レジスタ (アドレス 0x2C)のレート・ビット (ビ
ット[D3:D0])に書込みを行って、データレートを 100 Hz～
800 Hz、または 3200 Hz に設定します。BW_RATE レジス
タに 0x0A～0x0D、または 0x0F の値を書込みます。
正確なセルフテスト計測のためには、BW_RATE レジスタ
(アドレス 0x2C)の LOW_POWER ビット (ビット D4)をク
リアして、デバイスを通常消費電力動作に設定します。
デバイスに正確なセルフテスト測定を設定した後、x 軸、
y 軸、z 軸の加速度データをセンサーから取得して平均を
とります。
平均をとるサンプル数はシステム設計者が決めますが、
100 Hz 以上のデータレートでは 0.1 sec 分のデータ(100 Hz デ
ータレートで 10 サンプル)を選択することから始めること
を推奨します。
平均した値を格納して、セルフテストをディスエーブルし
たデータ、すなわち XST_OFF、YST_OFF、ZST_OFF と表
します。
DATA_FORMAT レジスタ (アドレス 0x31)の SELF_TEST
ビット (ビット D7)をセットして、セルフテストをイネー
ブルします。
セルフテストをイネーブルした後、出力が安定するのを待
つ必要があります(約 4 サンプル間) 。
出力が安定した後、x 軸、y 軸、z 軸の加速度データのサン
プルをセンサーから取得して平均をとります。
セルフテスト平均には非セルフテスト平均の場合と同じサ
ンプル数を使うことが推奨されます。
Rev. B
8.
平均した値を格納して、セルフテストをイネーブルしたデ
ータ、すなわち XST_ON、YST_ON、ZST_ON と表します。
DATA_FORMAT レジスタ (アドレス 0x31)の SELF_TEST
ビット (ビット D7)をクリアして、セルフテストをディス
エーブルします。
セルフテストをイネーブルした格納値とディスエーブルした格
納値を使って、セルフテスト変化を次のように求めます。
XST = XST_ON − XST_OFF
YST = YST_ON − YST_OFF
ZST = ZST_ON − ZST_OFF
各軸の出力測定値は LSB 数で表わされるため、XST、YST、ZST
も LSB 数で表します。これらの値は 49 mg/LSB のスケール・フ
ァクタを乗算して、加速度(g)へ変換することができます。
セルフテスト変化が有効範囲内の場合、テストは合格と見なさ
れます。一般に、変化の最小振幅が実現されたときデバイスは
合格と見なされます。ただし、最大振幅を超えて変化するデバ
イスは必ずしも故障ではありません。
x 軸と y 軸のセルフテスト応答は双峰性を示すため、センサー
正常性またはデバイス感度シフトの信頼度の高い指標にはなり
ません。このため、z 軸でセルフテスト・チェックを行います。
加速度計機能を検証するためにセルフテストを使用するもう 1
つの効果的な方法は、所定のレートでセルフテストをトグルし
て、出力で FFT を実行する方法です。FFT は、セルフテストを
トグルした周波数に対応するトーンを持ちます。この方法で
FFT を使用すると、テストの電源電圧とセルフテスト振幅への
依存性(広い範囲で変化します)が除去されます。
－ 29/32 －
ADXL375
データシート
加速度感度の軸
AZ
AX
11669-021
AY
図 36.加速度感度の軸 (感度軸に平行に加速度を加えたとき対応する出力電圧が増加)
XOUT = 1g
YOUT = 0g
ZOUT = 0g
TOP
TOP
TOP
GRAVITY
XOUT = 0g
YOUT = –1g
ZOUT = 0g
XOUT = 0g
YOUT = 1g
ZOUT = 0g
XOUT = 0g
YOUT = 0g
ZOUT = 1g
図 37.出力応答対重力方向
Rev. B | Page 30 of 32
XOUT = 0g
YOUT = 0g
ZOUT = –1g
11669-022
TOP
XOUT = –1g
YOUT = 0g
ZOUT = 0g
ADXL375
データシート
レイアウトとデザインの考慮事項
図 38 に、プリント配線ボードの推奨ランド・パターンを示します。
3.3400
1.0500
0.5500
0.2500
3.0500
11669-014
5.3400
0.2500
1.1450
図 38.プリント配線ボードの推奨ランド・パターン(寸法: mm)
パッケージ情報
375B
#yww
vv v v
CNTY
11669-102
図 39 と表 19 に、ADXL375 のパッケージ表示を示します。
図 39.パッケージの製品情報 (上面図)
表 19.パッケージ・ブランド情報
Branding Key
Field Description
375B
#
yww
vvvv
CNTY
Part identifier for the ADXL375
RoHS-compliant designation
Date code
Factory lot code
Country of origin
Rev. B
－ 31/32 －
ADXL375
データシート
外形寸法
3.00
BSC
PAD A1
CORNER
0.49
BOTTOM VIEW
13
14
0.813 × 0.50
1
0.80
BSC
5.00
BSC
0.50
8
TOP VIEW
6
1.01
0.79
0.74
0.69
END VIEW
0.49
1.50
03-16-2010-A
1.00
0.95
0.85
7
SEATING
PLANE
図 40.14 ピン・ランド・グリット・アレイ [LGA]
(CC-14-1)
寸法: mm
オーダー・ガイド
Model 1
Temperature Range
ADXL375BCCZ
ADXL375BCCZ-RL
ADXL375BCCZ-RL7
EVAL-ADXL375Z
EVAL-ADXL375Z-M
−40°C to +85°C
−40°C to +85°C
−40°C to +85°C
−40°C to +85°C
EVAL-ADXL375Z-S
1
Measurement
Range (g)
Specified
Voltage (V)
±200
±200
±200
2.5
2.5
2.5
Package Description
14-Terminal Land Grid Array [LGA]
14-Terminal Land Grid Array [LGA]
14-Terminal Land Grid Array [LGA]
Evaluation Board
Inertial Sensor Evaluation System, Includes
ADXL375 Satellite
ADXL375 Satellite, Standalone (can be used with
other inertial sensor evaluation systems)
Z = RoHS 準拠製品。
I2C は、Philips Semiconductors 社(現在の NXP Semiconductors 社)が制定した通信プロトコルです。
Rev. B | Page 32 of 32
Package
Option
CC-14-1
CC-14-1
CC-14-1