日本語版

高電圧、低ノイズ、低歪みの
ユニティ・ゲイン安定な高速オペアンプ
ADA4898-1/ADA4898-2
特長
接続図
超低ノイズ
0.9 nV/√Hz
2.4 pA/√Hz
10 Hz で 1.2 nV/√Hz
超歪み: 500 kHz で−93 dBc
広い電源電圧範囲: ±5 V～±16 V
高速
−3 dB 帯域幅: 65 MHz (G = +1)
スルーレート: 55 V/µs
ユニティ・ゲイン安定
低入力オフセット電圧: 最大 160 µV
低入力オフセット電圧ドリフト: 1 μV/°C
低入力バイアス電流: −0.1 µA
低入力バイアス電流ドリフト: 2 nA/°C
電源電流: 8 mA
パワーダウン機能 (シングルの 8 ピン・パッケージ)
ADA4898-1
TOP VIEW
(Not to Scale)
8
PD
7
+VS
+IN 3
6
VOUT
–VS 4
5
NC
NC = NO CONNECT
07037-001
NC 1
–IN 2
図 1.シングル 8 ピン ADA4898-1 SOIC_N_EP (RD-8-1)
ADA4898-2
TOP VIEW
(Not to Scale)
アプリケーション
8
+VS
–IN1 2
7
VOUT2
+IN1 3
6
–IN2
–VS 4
5
+IN2
07037-050
VOUT1 1
図 2.デュアル 8 ピン ADA4898-2 SOIC_N_EP (RD-8-1)
計装機器
アクティブ・フィルタ
DAC バッファ
SAR ADC ドライバ
光電子工学
概要
VOLTAGE
1
0.1
1
10
100
1
1k
10k
0.1
100k
FREQUENCY (Hz)
CURRENT NOISE (pA/√Hz)
ADA4898 は 8 ピン SOIC パッケージを採用し、このパッケージ
には熱放散と負電源プレーンへの熱転送を改善するエクスポー
ズド・メタル・パッドが付いています。この EPAD は、従来型
プラスチック・パッケージに比べて優れた放熱機能を提供しま
す。ADA4898 の動作は、 −40°C～+105°C の拡張工業温度範囲で
規定されています。
CURRENT
07037-002
ADA4898 は、広い電源電圧範囲、低オフセット電圧、広い帯域
幅を持つため極めて多才であり、さらに入力バイアス電流を削減
する相殺回路も内蔵しています。
10
10
VOLTAGE NOISE (nV/√Hz)
ADA4898 は、超低ノイズ、超低歪み、ユニティ・ゲイン安定の
電圧帰還オペアンプであり、±5 V～±16 V の電源で動作する 16
ビットおよび 18 ビット・システムに最適です。ADA4898 は、リ
ニアな低ノイズ入力ステージおよび高スルーレートと低ノイズを
実現する補償機能を内蔵しています。
図 3.入力電圧ノイズと電流ノイズの周波数特性
Rev. C
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に
関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、
アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様
は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
©2008-2010 Analog Devices, Inc. All rights reserved.
社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06（6350）6868
本
ADA4898-1/ADA4898-2
目次
特長......................................................................................................1
動作原理............................................................................................ 14
アプリケーション ..............................................................................1
ADA4898-1 のPD(パワーダウン) ピン....................................... 14
接続図..................................................................................................1
0.1～10 Hzでのノイズ ................................................................. 14
概要......................................................................................................1
アプリケーション情報 .................................................................... 15
改訂履歴..............................................................................................2
高帰還抵抗ゲイン動作 ................................................................ 15
仕様......................................................................................................3
様々なゲインに対する推奨値 .................................................... 15
±15 V電源........................................................................................3
ノイズ............................................................................................ 16
±5 V電源..........................................................................................4
回路の注意事項............................................................................ 16
絶対最大定格 ......................................................................................5
PCBレイアウト ............................................................................ 16
熱抵抗..............................................................................................5
電源のバイパス............................................................................ 16
最大消費電力 ..................................................................................5
ESDの注意 ......................................................................................5
グラウンド接続............................................................................ 16
外形寸法............................................................................................ 17
ピン配置およびピン機能説明 ..........................................................6
オーダー・ガイド ........................................................................ 17
代表的な性能特性 ..............................................................................7
テスト回路........................................................................................13
改訂履歴
1/10—Rev. B to Rev. C
Added ADA4898-2.............................................................. Throughout
Changes to Features..............................................................................1
Changes to Table 1 ...............................................................................3
Changes to Table 2 ...............................................................................4
Changes to Figure 38, Figure 40, Figure 41........................................14
Changes to Figure 46..........................................................................15
Changes to Figure 47..........................................................................16
Changes to PCB Layout Section.........................................................17
Changes to Ordering Guide ................................................................20
6/09—Rev. A to Rev. B
Changes to General Description Section ..............................................1
Changes to Specifications Section ........................................................3
Changes to Figure 29 and Figure 31 ................................................... 11
Added Figure 32.................................................................................12
Added Figure 41.................................................................................13
Added Table 6 .................................................................................... 14
Changes to Figure 45.......................................................................... 15
8/08—Rev. 0 to Rev. A
Changes to General Description Section .............................................. 1
Changes to Table 5 ............................................................................... 6
Changes to Figure 17............................................................................ 9
Changes to Figure 28.......................................................................... 10
Changes to Figure 29 and Figure 32................................................... 11
Added 0.1 Hz to 10 Hz Noise Section ................................................ 14
Added Figure 42 and Figure 43; Renumbered Sequentially ............... 14
Changes to Grounding Section ........................................................... 16
Updated Outline Dimensions ............................................................. 17
5/08—Revision 0: Initial Release
Changes to PD (Power-Down) Pin Section ........................................14
Rev. C
－ 2/17 －
ADA4898-1/ADA4898-2
仕様
±15 V電源
特に指定がない限り、TA = 25°C、G = +1、RF = 0 Ω、RG オープン、RL = 1 kΩ(GND へ接続) (G > 1 の場合、RF = 100 Ω)。
表 1.
Parameter
DYNAMIC PERFORMANCE
−3 dB Bandwidth
Bandwidth for 0.1 dB Flatness
Slew Rate
Settling Time to 0.1%
NOISE/DISTORTION PERFORMANCE
Harmonic Distortion SFDR
Input Voltage Noise
Input Current Noise
DC PERFORMANCE
Input Offset Voltage
Conditions
Min
Typ
Max
Unit
VOUT = 100 mV p-p
VOUT = 2 V p-p
G = +2, VOUT = 2 V p-p
VOUT = 5 V step
VOUT = 5 V step
65
14
3.3
55
85
MHz
MHz
MHz
V/µs
ns
f = 100 kHz, VOUT = 2 V p-p
f = 500 kHz, VOUT = 2 V p-p
f = 1 MHz, VOUT = 2 V p-p
f = 1 kHz
f = 1 kHz
−116
−93
−79
0.9
2.4
dBc
dBc
dBc
nV/√Hz
pA/√Hz
RF = 1 kΩ, see Figure 43
20
RF = 1 kΩ, see Figure 43
RF = 1 kΩ, seeFigure 43
RF = 1 kΩ, see Figure 43
RF = 1 kΩ, see Figure 43
VOUT = ±5 V
99
1
−0.1
0.03
2
103
−103
5
30
3.2
2.5
±11
−126
kΩ
MΩ
pF
pF
V
dB
Chip powered down
≤−14
V
Chip enabled
≥−13
V
PD Turn On Time
VOUT = 100 mV p-p
100
ns
PD Turn Off Time
VOUT = 100 mV p-p
20
μs
Input Leakage Current
PD = +VS
0.1
µA
PD = −VS
−0.2
µA
−11.7 to +12.1
−12.8 to +12.7
40
150
80
V
V
mA
mA
dB
Input Offset Voltage Drift
Input Bias Current
Input Bias Offset Current
Input Bias Current Drift
Open-Loop Gain
INPUT CHARACTERISTICS
Input Resistance
Input Capacitance
Input Common-Mode Voltage Range
Common-Mode Rejection Ratio
Differential mode
Common mode
Differential mode
Common mode
See Figure 43
VCM = ±2 V
125
−0.4
0.3
µV
µV/°C
µA
µA
nA/°C
dB
PD (POWER-DOWN) PIN (ADA4898-1)
PD Input Voltages
OUTPUT CHARACTERISTICS
Output Voltage Swing
Linear Output Current
Short-Circuit Current
Off Isolation
POWER SUPPLY
Operating Range
Quiescent Current per Amplifier
RL // (RF + RG) = 500 Ω, see Figure 43
RL // (RF + RG) = 1 kΩ, see Figure 43
f = 100 kHz, SFDR = −70 dBc, RL = 150 Ω
Sinking/sourcing
f = 1 MHz, PD = −VS
−11.0 to +11.8
−12.5 to +12.5
±4.5
PD = +VS
PD = −VS
Positive Power Supply Rejection Ratio
Negative Power Supply Rejection Ratio
Rev. C
+VS = 15 V to 17 V, −VS = −15 V
+VS = 15 V, −VS = −15 V to −17 V
－ 3/17 －
−98
−100
7.9
±16.5
8.7
0.1
0.3
−107
−114
V
mA
mA
dB
dB
ADA4898-1/ADA4898-2
±5 V電源
特に指定がない限り、TA = 25°C、G = +1、RF = 0 Ω、RG オープン、RL = 1 kΩ(GND へ接続) (G > 1 の場合、RF = 100 Ω)。
表 2.
Parameter
DYNAMIC PERFORMANCE
−3 dB Bandwidth
Bandwidth for 0.1 dB Flatness
Slew Rate
Settling Time to 0.1%
NOISE/DISTORTION PERFORMANCE
Harmonic Distortion SFDR
Input Voltage Noise
Input Current Noise
DC PERFORMANCE
Input Offset Voltage
Input Offset Voltage Drift
Input Bias Current
Input Bias Offset Current
Input Bias Current Drift
Open-Loop Gain
INPUT CHARACTERISTICS
Input Resistance
Input Capacitance
Input Common-Mode Voltage Range
Common-Mode Rejection Ratio
Conditions
Min
Typ
Max
Unit
VOUT = 100 mV p-p
VOUT = 2 V p-p
G = +2, VOUT = 2 V p-p
VOUT = 2 V step
VOUT = 2 V step
57
12
3
50
90
MHz
MHz
MHz
V/µs
ns
f = 100 kHz, VOUT = 2 V p-p
f = 500 kHz, VOUT = 2 V p-p
f = 1 MHz, VOUT = 2 V p-p
f = 1 kHz
f = 1 kHz
−110
−95
−78
0.9
2.4
dBc
dBc
dBc
nV/√Hz
pA/√Hz
RF = 1 kΩ, see Figure 43
30
RF = 1 kΩ, see Figure 43
RF = 1 kΩ, see Figure 43
RF = 1 kΩ, see Figure 43
RF = 1 kΩ, see Figure 43
VOUT = ±1 V
87
1
−0.1
0.05
2
94
−102
5
30
3.2
2.5
−3 to +2.5
−120
Differential mode
Common mode
Differential mode
Common mode
See Figure 43
ΔVCM = 1 V p-p
160
−0.5
0.3
µV
µV/°C
µA
µA
nA/°C
dB
kΩ
MΩ
pF
pF
V
dB
PD (POWER-DOWN) PIN (ADA4898-1)
Chip powered down
≤−4
V
Chip enabled
≥−3
V
PD Turn On Time
VOUT = 100 mV p-p
100
ns
PD Turn Off Time
VOUT = 100 mV p-p
20
μs
Input Leakage Current
PD = +VS
0.1
µA
PD = −VS
−2
µA
±3.2
±3.4
8
150
80
V
V
mA
mA
dB
PD Input Voltages
OUTPUT CHARACTERISTICS
Output Voltage Swing
Linear Output Current
Short-Circuit Current
Off Isolation
POWER SUPPLY
Operating Range
Quiescent Current Per Amplifier
RL // (RF + RG) = 500 Ω, see Figure 43
RL // (RF + RG) = 1 kΩ, see Figure 43
f = 100 kHz, SFDR = −70 dBc, RL = 150 Ω
Sinking/sourcing
f = 1 MHz, PD = −VS
±3.1
±3.3
±4.5
PD = +VS
PD = −VS
Positive Power Supply Rejection Ratio
Negative Power Supply Rejection Ratio
Rev. C
+VS = 5 V to 7 V, −VS = −5 V
+VS = 5 V, −VS = −5 V to −7 V
－ 4/17 －
−95
−97
7.5
±16.5
8.4
0.1
0.2
−100
−104
V
mA
mA
dB
dB
ADA4898-1/ADA4898-2
絶対最大定格
パッケージ内の消費電力(PD)は、静止消費電力と出力負荷駆動
に起因するパッケージ内の消費電力との和になります。静止電
力は、電源ピン(VS)間の電圧に静止電流(IS)を乗算して計算され
ます。負荷駆動に起因する消費電力は、アプリケーションに依
存します。各出力の負荷駆動に起因する電力は、負荷電流とデ
バイスの対応する電圧降下の積として計算されます。これらの
計算では RMS 電圧と RMS 電流を使用する必要があります。
表 3.
Rating
Supply Voltage
36 V
Power Dissipation
See Figure 4
Differential Mode Input Voltage
±1.5 V
Common-Mode Input Voltage
Storage Temperature Range
Operating Temperature Range
±11.4 V
−65°C to +150°C
−40°C to +105°C
Lead Temperature (Soldering, 10 sec)
300°C
Junction Temperature
150°C
上記の絶対最大定格を超えるストレスを加えるとデバイスに恒
久的な損傷を与えることがあります。この規定はストレス定格
の規定のみを目的とするものであり、この仕様の動作のセクシ
ョンに記載する規定値以上でのデバイス動作を定めたものでは
ありません。デバイスを長時間絶対最大定格状態に置くとデバ
イスの信頼性に影響を与えます。
強制空冷を使うと、放熱量が増えるため、実効的に θJA が小さく
なります。さらに、メタル・パターン、スルー・ホール、グラ
ウンド・プレーン、電源プレーンとパッケージ・ピンが直接接
触する場合、これらのメタルによっても θJA が小さくなります。
パッケージ底面のエクスポーズド・パッドは、規定の θJA を実現
するために銅プレーンに熱的に接続された PCB 面のパッドにハ
ンダ付けする必要があります。
図 4 に、パッケージの最大消費電力対周囲温度をシングルとデ
ュアルの 8 ピンSOIC_N_EPについて示します。パッケージ底面
のパッドは、JEDEC標準 4 層ボード上のPCBプレーンに熱的に
接続されたパッドにハンダ付けしています。θJA値 は近似値です。
5.0
熱抵抗
4.5
MAXIMUM POWER DISSIPATION (W)
θJA はワーストケース条件で規定。すなわち銅プレーンに熱的に
接続された PCB 表面のパッドにデバイスのエクスポーズド・パ
ッドをハンダ付けした状態で、自然空冷のもとで θJA を規定。
表 4.
Package Type
θJA
θJC
Unit
Single 8-Lead SOIC_N_EP on a 4-Layer Board
Dual 8-Lead SOIC_N_EP on a 4-Layer Board
47
29
C/W
42
29
C/W
最大消費電力
3.5
ADA4898-2
3.0
2.5
ADA4898-1
2.0
1.5
1.0
0.5
ADA4898 のパッケージ内での安全な最大消費電力は、チップの
ジャンクション温度(TJ)上昇により制限されます。約 150°C のガ
ラス転移温度で、プラスチックの属性が変わります。この温度
規定値を一時的に超えた場合でも、パッケージからチップに加
えられる応力が変化して、ADA4898 のパラメータ性能が永久的
にシフトしてしまうことがあります。150°C のジャンクション
温度を長時間超えると、シリコン・デバイス内に変化が発生し
て、故障の原因になることがあります。
Rev. C
4.0
0
–40 –30 –20 –10 0
10 20 30 40 50 60 70 80 90 100
AMBIENT TEMPERATURE (°C)
07037-003
Parameter
図 4.周囲温度対最大消費電力
ESDの注意
－ 5/17 －
ESD（静電放電）の影響を受けやすいデバイスで
す。電荷を帯びたデバイスや回路ボードは、検知さ
れないまま放電することがあります。本製品は当社
独自の特許技術である ESD 保護回路を内蔵してはい
ますが、デバイスが高エネルギーの静電放電を被っ
た場合、損傷を生じる可能性があります。したがっ
て、性能劣化や機能低下を防止するため、ESD に対
する適切な予防措置を講じることをお勧めします。
ADA4898-1/ADA4898-2
ピン配置およびピン機能説明
ADA4898-1
NC 1
8
PD
–IN 2
7
+VS
+IN 3
6
VOUT
–VS 4
5
NC
NOTES
1. EXPOSED PAD CAN BE CONNECTED
TO THE NEGATIVE SUPPLY (−VS) OR
LEFT FLOATING.
07037-046
TOP VIEW
(Not to Scale)
図 5.シングル 8 ピン SOIC_N_EP のピン配置
表 5.ピン機能の説明
ピン番号
記号
説明
1
NC
未接続。
2
−IN
反転入力。
3
+IN
非反転入力。
4
−VS
負電源。
5
NC
未接続。
6
VOUT
出力。
7
+VS
正電源。
8
PD
パワーダウンの反転。
EP
エクスポーズド・パッド。負電源 (−VS)に接続するか、またはフローティングのままにする
ことができます。
ADA4898-2
VOUT1 1
8
+VS
–IN1 2
7
VOUT2
+IN1 3
6
–IN2
–VS 4
5
+IN2
NOTES
1. EXPOSED PAD CAN BE CONNECTED
TO THE NEGATIVE SUPPLY (−VS) OR
LEFT FLOATING.
07037-051
TOP VIEW
(Not to Scale)
図 6.デュアル 8 ピン SOIC_N_EP のピン配置
表 6.ピン機能の説明
ピン番号
記号
説明
1
VOUT1
出力 1。
2
−IN1
反転入力 1。
3
+IN1
非反転入力 1。
4
−VS
負電源。
5
+IN2
非反転入力 2。
6
−IN2
反転入力 2。
7
VOUT2
出力 2。
8
+VS
正電源。
EP
エクスポーズド・パッド。負電源 (−VS)に接続するか、またはフローティングのままにする
ことができます。
Rev. C
－ 6/17 －
ADA4898-1/ADA4898-2
代表的な性能特性
2
–2
G = +2
RF = 100Ω
–3
–4
–5
G = +5
RF = 100Ω
–6
–7
–8
–9
–10
RL = 1kΩ
VOUT = 100mV p-p
VS = ±15V
–11
–12
1
–2
G = +2
RF = 100Ω
–3
–4
–5
–6
–7
G = +5
RF = 100Ω
–8
–9
–10
RL = 1kΩ
VOUT = 2V p-p
VS = ±15V
–11
10
100
FREQUENCY (MHz)
–12
1
0
RL = 1kΩ
1
CLOSED-LOOP GAIN (dB)
CLOSED-LOOP GAIN (dB)
0
–2
RL = 100Ω
–3
–4
RL = 200Ω
–5
–6
–7
–8
–9
–10
–3
10
100
FREQUENCY (MHz)
100
–5
–6
–7
–8
–9
G = +1
VOUT = 2V p-p
VS = ±15V
–12
1
TA = +105°C
1
図 11.様々な負荷での大信号周波数応答
2
TA = +85°C
0
–1
CLOSED-LOOP GAIN (dB)
0
TA = +25°C
–3
TA = 0°C
–4
–5
TA = –40°C
–6
–7
–8
–9
G = +1
RL = 1kΩ
VOUT = 100mV p-p
VS = ±15V
–11
1
TA = +85°C
–2
TA = +25°C
–3
–4
–5
TA = 0°C
–6
–7
TA = –40°C
–8
–9
G = +1
RL = 1kΩ
VOUT = 2V p-p
VS = ±15V
–10
–11
10
FREQUENCY (MHz)
100
–12
07037-006
–10
TA = +105°C
1
–1
–2
10
FREQUENCY (MHz)
図 8.様々な負荷での小信号周波数応答
2
RL = 200Ω
RL = 100Ω
–4
–11
07037-005
1
–2
–10
G = +1
VOUT = 100mV p-p
VS = ±15V
–11
RL = 1kΩ
–1
–1
CLOSED-LOOP GAIN (dB)
100
1
2
1
10
FREQUENCY (MHz)
図 12.様々な温度での大信号周波数応答
図 9.様々な温度での小信号周波数応答
Rev. C
100
図 10.様々なゲインでの大信号周波数応答
3
–12
10
FREQUENCY (MHz)
図 7.様々なゲインでの小信号周波数応答
–12
G = +1
RF = 100Ω
0
–1
07037-007
0
–1
G = +1
RF = 0Ω
1
07037-008
1
07037-004
NORMALIZED CLOSED-LOOP GAIN (dB)
3
G = +1
RF = 0Ω
07037-009
G = +1
RF = 100Ω
2
NORMALIZED CLOSED-LOOP GAIN (dB)
3
－ 7/17 －
ADA4898-1/ADA4898-2
2
2
1
1
0
0
VS = ±15V
–1
–3
–4
VS = ±5V
–5
–6
–7
–8
–9
–10
–4
VS = ±5V
–5
–6
–7
–8
–9
G = +1
RL = 1kΩ
VOUT = 2V p-p
–11
1
10
100
FREQUENCY (MHz)
–12
07037-010
1
図 13.様々な電源電圧での小信号周波数応答
0.9
1
0.8
0.7
–1
CL = 0pF
–2
NORMALIZED GAIN (dB)
CLOSED-LOOP GAIN (dB)
0
–3
–4
CL = 33pF
–5
–6
–7
–8
CL = 15pF
G = +1
RL = 1kΩ
VOUT = 100mV p-p
VS = ±15V
–10
–11
0.6
0.5
0.4
0.3
0.2
0
–0.1
–0.3
–0.4
1
10
100
FREQUENCY (MHz)
VOUT = 2V p-p
G = +2
RL = 1kΩ
VS = ±15V
–0.5
100k
1M
FREQUENCY (Hz)
図 14.様々な容量負荷での小信号周波数応答
図 17. 様々な出力電圧での 0.1 dB 平坦性
10
100
INPUT CURRENT NOISE (pA/ Hz)
VOLTAGE NOISE (nV/√Hz)
VOUT = 0.1V p-p
0.1
–0.2
07037-011
–9
1
10
100
1k
10k
100k
10
1
07037-012
1
FREQUENCY (Hz)
1
10
100
1k
10k
FREQUENCY (Hz)
図 15.電圧ノイズの周波数特性
Rev. C
10M
1.0
CL = 5pF
2
0.1
100
図 16.様々な電源電圧での大信号周波数応答
3
–12
10
FREQUENCY (MHz)
図 18.入力電流ノイズの周波数特性
－ 8/17 －
100k
07037-035
–12
VS = ±15V
–3
–10
G = +1
RL = 1kΩ
VOUT = 100mV p-p
–11
–2
07037-013
–2
07037-014
CLOSED-LOOP GAIN (dB)
CLOSED-LOOP GAIN (dB)
–1
ADA4898-1/ADA4898-2
–90
–110
60
–120
50
–130
–140
GAIN
30
–150
20
–160
10
–170
0
–180
–10
–190
–20
100k
1M
10M
100M
–105
–200
1G
DISTORTION (dBc)
–100
70
40
–100
OPEN-LOOP PHASE (Degrees)
PHASE
80
f = 100kHz
G = +1
RL = 1kΩ
VS = ±15V
–80
–110
HD2
–115
–120
–125
HD3
–130
–135
07037-016
90
FREQUENCY (Hz)
1
0
G = +2, HD3, RF = 250Ω
–20
G = +2, HD2, RF = 250Ω
–60
–80
G = +1, HD3
–100
G = +1, HD2
6
G = +1
VS = ±5V
VOUT = 2V p-p
RL = 100Ω, HD3
RL = 100Ω, HD2
–60
–80
RL = 1kΩ, HD3
–100
RL = 1kΩ, HD2
–120
10M
FREQUENCY (Hz)
–140
100k
07037-017
1M
1M
10M
FREQUENCY (Hz)
図 20.高調波歪み対周波数およびゲイン
図 23.高調波歪対周波数および負荷
0.14
G = +1
VS = ±15V
VOUT = 2V p-p
VOUT = 100mV p-p
G = +1
0.12 R = 1kΩ
L
VS = ±15V
0.10
OUTPUT VOLTAGE (V)
RL = 100Ω, HD3
–40
–60
RL = 100Ω, HD2
–80
–100
RL = 1kΩ, HD3
0.04
0.02
1M
10M
07037-018
–0.04
FREQUENCY (Hz)
CL = 0pF
0.06
–0.02
RL = 1kΩ, HD2
–140
100k
0.08
CL = 15pF
CL = 5pF
0
–120
CL = 33pF
TIME (20ns/DIV)
図 24.様々な容量負荷での小信号過渡応答
図 21.高調波歪対周波数および負荷
Rev. C
07037-020
–120
–140
100k
DISTORTION (dBc)
5
–40
DISTORTION (dBc)
DISTORTION (dBc)
–40
–20
4
図 22.出力振幅対高調波歪み
0
0
3
OUTPUT VOLTAGE (V p-p)
図 19.オープン・ループ・ゲインおよび位相の周波数特性
RL = 1kΩ
VS = ±15V
–20 VOUT = 2V p-p
2
－ 9/17 －
07037-021
OPEN-LOOP GAIN (dB)
–95
–70
ΔVOUT = ±5V
VS = ±15V
100
07073-019
110
ADA4898-1/ADA4898-2
2.5
0.14
VOUT = 100mV p-p
RL=1kΩ
0.12 V = ±15V
S
G = +1
2.0
VOUT = 2V p-p
G = +1
RL= 1kΩ
0.08
OUTPUT VOLTAGE (V)
OUTPUT VOLTAGE (V)
0.10
G = +2
0.06
0.04
0.02
1.5
VS = ±5V
1.0
0.5
0
VS = ±15V
0
TIME (20ns/DIV)
–0.5
2.5
VOUT = 2V p-p
G = +1
RL = 100Ω
1.5
2.0
OUTPUT VOLTAGE (V)
VS = ±5V
1.0
0.5
VOUT = 2V p-p
RL = 1kΩ
VS = ±15V
1.5
G = +2
1.0
0.5
G = +1
0
VS = ±15V
–0.5
–0.5
07037-023
0
TIME (100ns/DIV)
07037-024
OUTPUT VOLTAGE (V)
2.0
TIME (100ns/DIV)
図 28. 様々な電源電圧での大信号過渡応答、RL = 1 kΩ
図 25.様々なゲインでの小信号過渡応答
2.5
07037-025
–0.04
07037-022
–0.02
TIME (100ns/DIV)
図 29. 様々なゲインでの大信号過渡応答
図 26. 様々な電源電圧での大信号過渡応答、RL = 100 Ω
10k
G = +1
RL = 1kΩ
VOUT = 5V p-p
VS = ±15V
OUTPUT
0.4
0.2
PD LOW
1k
Δt = 85ns
0.1
0
–0.1
–0.2
100
10
PD HIGH
1
–0.3
G = +1
RF = 0Ω
VS = ±15V
–0.5
TIME (10ns/DIV)
07037-026
–0.4
0.1
100k
1M
10M
FREQUENCY (Hz)
図 27.セトリング・タイム
Rev. C
図 30.出力インピーダンスの周波数特性
－ 10/17 －
100M
07037-028
SETTLING TIME (%)
0.3
INPUT
OUTPUT IMPEDANCE (Ω)
0.5
ADA4898-1/ADA4898-2
ΔVCM = 100mV p-p
–60
–80
–100
G = +1
RF = 0Ω
RL = 100Ω
VS = ±15V
–140
100
1k
10k
100k
1M
10M
FREQUENCY (Hz)
POSITIVE SWING, VS = +5V
6
2
3
1
1000
0
4000
–40
G = +1
RL = 1kΩ
–50 VOUT = 2V p-p
VOUT = 0.1V p-p
CROSSTALK (dB)
VOUT = 2V p-p
–65
+IN1 TO VOUT2, VS = ±5V
+IN1 TO VOUT2, VS = ±15V
–60
–55
–70
–80
+IN2 TO VOUT1, VS = ±15V
–90
10M
100M
FREQUENCY (Hz)
–110
07037-031
1M
–20
–40
–60
–80
10k
100k
1M
FREQUENCY (Hz)
10M
07037-030
G = +1
RF = 0Ω
RL = 100Ω
VS = ±15V
VOUT = 2V p-p
–PSRR
1k
10
図 35.クロストークの周波数特性
0
–100
1
FREQUENCY (MHz)
図 32.PD 入力―出力間アイソレーションの周波数特性
+PSRR
+IN2 TO VOUT1, VS = ±5V
–100
G = +1
RL = 1kΩ
VS = ±15V
–75
100k
図 33.電源除去比(PSRR)の周波数特性
Rev. C
100
図 34 負荷対出力振幅、G = +2、負荷 = RL // (RF + RG)
–45
PD ISOLATION (dB)
3
9
LOAD RESISTANCE (Ω)
図 31.同相モード除去比(CMRR)の周波数特性
–120
100
NEGATIVE SWING, 4
VS = –5V
NEGATIVE SWING,
VS = –15V
0
50
07037-029
–120
12
－ 11/17 －
100
07037-101
CMRR (dB)
–40
POSITIVE SWING,
VS = +15V
OUTPUT VOLTAGE SWING (V), VS = ±5V
OUTPUT VOLTAGE SWING (V), VS = ±15V
–20
PSRR (dB)
5
15
ΔVCM = 1V p-p
07037-100
0
ADA4898-1/ADA4898-2
1000
1000
N = 6180
MEAN: –0.13
SD: 0.02
VS = ±15V
800
N = 6180
MEAN: 27
SD: 20
VS = ±15V
800
COUNT
400
200
200
–0.20
–0.15
–0.10
–0.05
INPUT BIAS CURRENT (µA)
0
0
–60
07037-032
0
–0.25
–30
0
30
60
90
INPUT OFFSET VOLTAGE (µV)
図 37.入力オフセット電圧の分布、VS = ±15 V
図 36.入力バイアス電流の分布
Rev. C
400
－ 12/17 －
120
07037-033
COUNT
600
600
ADA4898-1/ADA4898-2
テスト回路
+VS
+VS
10µF
10µF
+
+
0.1µF
RG
RF
0.1µF
VOUT
IN
RL
49.9Ω
VOUT
IN
0.1µF
49.9Ω
+
0.1µF
10µF
+
07037-052
–VS
RL
07037-055
10µF
CL
–VS
図 38.代表的な非反転負荷構成
図 41.代表的な容量負荷構成
+VS
+VS
AC
49.9Ω
10µF
+
0.1µF
VOUT
RL
VOUT
RL
49.9Ω
07037-053
0.1µF
–VS
AC
07037-056
+
10µF
–VS
図 39.正電源除去比
図 42.負電源除去比
+VS
RIN = 20Ω
10µF
+
+VS
–IB
1kΩ
IN-AMP
0.1µF
1kΩ
VOUT
VOUT
1kΩ
53.6Ω
RL
1kΩ
+IB
0.1µF
VCONTROL
–VS
07037-054
+
10µF
図 40.同相モード除去比
Rev. C
1kΩ
–VS
200Ω
図 43.DC テスト回路
－ 13/17 －
07037-139
IN
RF = 1kΩ
ADA4898-1/ADA4898-2
動作原理
ADA4898は、ユニティ・ゲイン安定性と0.9 nV/√Hz の入力ノイ
ズとを組み合わせた電圧帰還オペアンプです。このデバイスは、
ユニティ・ゲイン構成で600 kHz以上まで−90 dBcより (2 V p-p
で)小さい歪みを維持できる直線性の優れた入力ステージを採用
しています。ユニティ・ゲイン安定性、低入力換算ノイズ、極
めて低い歪みの珍しいこの組み合わせは、アナログ・デバイセ
ズ独自のオペアンプ・アーキテクチャと高電圧バイポーラ製造
技術により可能になりました。
図44に示す簡略化した ADA4898回路は、ユニティ・ゲイン出力
バッファを持つシングル・ゲイン・ステージです。100 dB 以上の
オープン・ループ・ゲインを持ち、CMRR、PSRR、オフセット
のような高精度仕様を、通常は2個以上のゲイン・ステージを持
つ回路でしか実現できないレベルに維持します。
表 7.パワーダウン電圧制御
PD Pin
±15 V
±10 V
±5 V
Power-Down Mode
≤−14 V
≤−9 V
≤−4 V
0.1～10 Hzでのノイズ
図 45 に、0.1 Hz～10 Hz でのADA4898 の電圧ノイズと電流ノイ
ズを示します。ピークtoピーク・ノイズ電圧は 0.5 µV以下です。
図 46 に、低周波ノイズの測定で使用した回路を示します。この
回路では、約 0.1 Hzと 10 Hzのバンドパス・フィルタと計装用ア
ンプに出力する高ゲイン・ステージを使用しています。
0.5
0.4
RL
CC
図 44.回路
ADA4898-1 のPD(パワーダウン) ピン
0.2
0.1
0
–0.1
–0.2
–0.3
PD ピンは、デバイスで消費される静止電力を削減することによ
り消費電力を節約します。消費電力が問題であり、デバイスの
常時ターンオンが不要な場合に便利です。パワーダウン・モー
ドからフル・パワー動作モードへ切り替え時のデバイスの応答は
迅速です。 PDは出力を高 Z 状態にしないことに注意してくだ
さい。これは、ADA4898 をマルチプレクサとして使用すること
には推奨できないことを意味します。PD ピンをフローティング
にすると、アンプはフル・パワー動作モードになります。
–0.4
–0.5
0
2
4
6
8
10
12
TIME (s)
14
16
18
20
07037-047
R1
07037-041
VOUT
BUFFER
gm
OUTPUT VOLTAGE (µV)
0.3
図 45.0.1～10 Hz でのノイズ
FARADAY CAGE
+IN
50Ω
DUT
ADA4898-1
R = 5.36kΩ, GAIN APPROX. 10Ω
MOMENTARY
+VR = +5V
50Ω
+VS = +9V
1kΩ
1µF
1
10nF
2
+IN
–IN
–VR = –5V
806kΩ
15.8kΩ
1µF
–IN
+VS = +9V
(BATTERY)
7805
OUT
AD743
806kΩ
3
10nF
4
RG
RG
AD620
–IN
+VS
+IN
OUTPUT
–VS
8
7
6
REF 5
+VS = +9V
10nF
TEK
TDS 754A SCOPE
COAX
IN
FLOATING SHIELD
13kΩ
+VR = +5V
13Ω
10nF
–VS = –9V
–VS = –9V
–VR = –5V
07037-048
7905
–VS = –9V
(BATTERY)
図 46.低周波数ノイズ回路
Rev. C
－ 14/17 －
ADA4898-1/ADA4898-2
アプリケーション情報
12
G = +2
RL = 1kΩ
9 VS = ±15V
高帰還抵抗ゲイン動作
CLOSED-LOOP GAIN (dB)
図 47 に示す非反転ゲイン構成のADA4898 の回路図は、一般的
な例です。唯一の例外は、帰還抵抗RFと並列な帰還コンデンサ
ですが、このコンデンサは大きなRF 値 (>300 Ω)を使う場合にの
み推奨されます。 図 48 に、100 Ω の抵抗を使用する場合と 1
kΩ の帰還抵抗を使用する場合との違いを示します。大きい帰還
抵抗を使う場合のADA4898 では入力容量が大きくなると、クロ
ーズド・ループ・ゲイン内のピーキングが大きくなります。小
さい帰還抵抗を使うとこの問題は解決されますが、RF = 100 Ω
で高い電源 (±15 V)で動作させると、帰還回路に大きな電流が流
れます。この問題を回避するときは、帰還コンデンサと並列に
大きな帰還抵抗を使用することができます。 図 48 に、帰還コン
デンサと並列に大きなRFを使う効果を示します。このゲイン = 2
の構成では、RF = RG = 1 kΩかつCF = 2.7 pFとなります。CFを使
うと、ピーキングは 6 dBから 2 dB以下に低下します。
RF = 1kΩ
6
RF = 100Ω
3
RF = 1kΩ, CF = 2.7pF
0
–3
–6
–9
–15
100k
1M
10M
100M
FREQUENCY (Hz)
07037-044
–12
図 48. 様々な帰還インピーダンスでの小信号周波数応答
CF
様々なゲインに対する推奨値
RF
+VS
表 8 に、種々のゲインと対応する性能を決める際に便利なリフ
ァレンスを示します。ゲイン >1 に対してRF = 100 Ωにします。
帰還RF 抵抗値を小さくすると、ピーキングが小さくなり、アン
プの全体ノイズ性能に対する影響が小さくなります。
10µF
+
RF
0.1µF
VOUT
RL
VIN
0.1µF
10µF
–VS
07037-043
+
RT
図 47.非反転ゲイン回路
表 8.ゲインと対応する推奨抵抗値 (条件: VS = ±5 V、TA = 25°C、RL = 1 kΩ、RT = 49.9 Ω)
Gain
+1
+2
+5
Rev. C
RF (Ω)
0
100
100
RG (Ω)
N/A
100
24.9
−3 dB SS BW (MHz),
VOUT = 100 mV p-p
Slew Rate (V/µs),
VOUT = 2 V Step
ADA4898 Voltage
Noise (nV/√Hz), RTO
Total System Noise
(nV/√Hz), RTO
65
30
9
55
50
45
0.9
1.8
4.5
1.29
3.16
7.07
－ 15/17 －
ADA4898-1/ADA4898-2
ノイズ
アンプ回路のノイズ性能を解析するため、ノイズ・ソースを特定
して、各ソースがアンプの全体ノイズ性能に大きな影響を与え
るか否かを調べます。ノイズ計算を簡単にするため、実際の電圧
ではなくノイズ・スペクトル密度を使って、帯域幅が現れないよ
うにします。一般に nV/Hz で表されるノイズ・スペクトル密
度は、1 Hz 帯域幅内のノイズに一致します。
図 49 に示すノイズ・モデルは、3 本の抵抗のジョンソン・ノイ
ズ、オペアンプ電圧ノイズ、アンプ各入力の電流ノイズからな
る 6 個のノイズ源を持っています。各ノイズ源は、出力でのノ
イズにそれぞれ寄与しています。ノイズは一般に入力換算 (RTI)
で規定されますが、出力換算(RTO)ノイズから計算する方が簡
単なことがあります。このため、これをノイズ・ゲインで除算
してRTIノイズを求めます。
VN, R2
R2
GAIN FROM
=
A TO OUTPUT
4kTR2
4kTR1
VN, R3
A
R1
NOISE GAIN =
NG = 1 + R2
R1
IN–
VN
R3
IN+
VN2 + 4kTR3 + 4kTR1
RTI NOISE =
R2
R1 + R2
+ IN+2R32 + IN–2 R1 × R2
R1 + R2
2
2
+ 4kTR2
R1
R1 + R2
RTO NOISE = NG × RTI NOISE
最適性能を得るためには、ADA4898 ボードのレイアウトを慎重
に行う必要があります。電源バイパス、寄生容量、部品の選択
はすべてアンプの全体性能に関係します。
PCBレイアウト
ADA4898 の小信号帯域幅 は 65 MHz であるため、高周波ボー
ド・レイアウト技術を採用することが不可欠です。ADA4898 ピ
ンの下のすべてのグラウンド・プレーンと電源プレーンの銅箔
を除去して、入力ピンおよび出力ピンとグラウンドとの間に寄
生容量が発生しないようにする必要があります。マウント・パ
ッドの下からグラウンド・プレーンの銅箔を除去しない場合、
SOIC フットプリント上の 1 個のマウント・パッドは、グラウン
ドとの間に 0.2 pF もの容量を追加してしまいます。
ADA4898 の電源バイパスは、周波数応答と歪み性能に対して最
適化されています。 図 47 に、バイパス・コンデンサの推奨値
と位置を示します。電源バイパスは、安定性、周波数応答、歪
み、PSR 性能にとって重要です。図 47 に示す 0.1 µF のコンデン
サは、ADA4898 の電源ピンのできるだけ近くに配置する必要が
あります。10 µFの電解コンデンサは、0.1 µFコンデンサの隣に
(近くである必要はありません)接続する必要があります。2 つの
電源の間にコンデンサを接続すると、PSRと歪み性能の向上に役
立ちます。場合によっては、並列コンデンサを追加すると、周
波数応答と過渡応答が改善されることがあります。
GAIN FROM
= – R2
B TO OUTPUT
R1
4kTR3
回路の注意事項
電源のバイパス
VOUT
2
07037-045
VN, R1
B
の領域に対する注意は、ロー・ノイズ性能を維持するために重
要です。アンプと対応抵抗に対するノイズ性能のまとめを 表 8
に示します。
図 49.オペアンプ・ノイズの解析モデル
すべての抵抗はジョンソン・ノイズを持ち、次式で計算されま
す。
(4kBTR)
ここで、
k はボルツマン定数 (1.38 × 10−23 J/K)。
B は帯域幅(Hz)。
T は絶対温度 (K)。
R は抵抗(Ω)。
覚え易い簡単な関係は、50Ω の抵抗が 25°C で 1 nV√Hz のジョン
ソン・ノイズを発生することです。
グラウンド接続
可能な場合は、グラウンド・プレーンと電源プレーンを使用しま
す。グラウンド・プレーンと電源プレーンは、電源プレーンと
グラウンド・リターンの抵抗とインダクタンスを小さくします。
入力のリターン、出力の終端、バイパス・コンデンサ、RG はす
べて、ADA4898 のできるたけ近くに配置する必要があります。
出力負荷のグラウンドとバイパス・コンデンサのグラウンドは
パターンの寄生インダクタンス、リンギング、オーバーシュー
トを小さくするためグラウンド・プレーン上の同じ 1 点に戻し
て、歪み性能を良くする必要があります。
ADA4898 パッケージには、エクスポーズド・パッドが付いてい
ます。最適な電気および熱性能を得るためには、このパッドを負
電源プレーンにハンダ付けする必要があります。
ノイズ感度が重要なアプリケーションでは、他の大きなノイズ
源がアンプに導入されないように注意する必要があります。各
抵抗はノイズ源になります。デザイン、レイアウト、部品選択
Rev. C
－ 16/17 －
ADA4898-1/ADA4898-2
外形寸法
5.00 (0.197)
4.90 (0.193)
4.80 (0.189)
4.00 (0.157)
3.90 (0.154)
3.80 (0.150)
8
5
TOP VIEW
1
4
2.29 (0.090)
2.29 (0.090)
6.20 (0.244)
6.00 (0.236)
5.80 (0.228)
BOTTOM VIEW
1.27 (0.05)
BSC
(PINS UP)
1.75 (0.069)
1.35 (0.053)
1.65 (0.065)
1.25 (0.049)
0.10 (0.004)
MAX
COPLANARITY
0.10
SEATING
PLANE
0.51 (0.020)
0.31 (0.012)
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
0.50 (0.020)
0.25 (0.010)
0.25 (0.0098)
0.17 (0.0067)
8°
0°
45°
1.27 (0.050)
0.40 (0.016)
072808-A
COMPLIANT TO JEDEC STANDARDS MS-012-A A
CONTROLLING DIMENSIONS ARE IN MILLIMETER; INCH DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
図 50.8 ピン標準スモール・アウトライン・パッケージ、エクスポーズド・パッド付き[SOIC_N_EP]
(RD-8-1)
寸法: mm (インチ)
オーダー・ガイド
Model1
Temperature Range
Package Description
Package Option
Ordering Quantity
ADA4898-1YRDZ
ADA4898-1YRDZ-R7
ADA4898-1YRDZ-RL
ADA4898-2YRDZ
ADA4898-2YRDZ-R7
ADA4898-2YRDZ-RL
−40°C to +105°C
−40°C to +105°C
−40°C to +105°C
−40°C to +105°C
−40°C to +105°C
−40°C to +105°C
8-Lead SOIC_N_EP
8-Lead SOIC_N_EP
8-Lead SOIC_N_EP
8-Lead SOIC_N_EP
8-Lead SOIC_N_EP
8-Lead SOIC_N_EP
RD-8-1
RD-8-1
RD-8-1
RD-8-1
RD-8-1
RD-8-1
1
1,000
2,500
1
1,000
2,500
1
Z = RoHS 準拠製品
Rev. C
－ 17/17 －