210MSPS、10ビット A/Dコンバータ AD9410 特長 99MHzのアナログ入力でS/N比＝54dB 機能ブロック図 アナログ帯域幅： 500MHz REFIN リファレンスとトラック／ホールドを内蔵 REFOUT AGND DGND VD VDD VCC 差動アナログ入力範囲： 1.5V p-p AD9410 リファレンス 電源電圧： 5.0Vまたは3.3V ポート A 3.3VのCMOS/TTL出力 消費電力：210MSPSで2.1W（typ） A IN 105MSPSで各出力をディマルチプレクス A IN 10ビット ADCコア T/H 出力データ・フォーマットの各種オプション データ同期入力およびデータ・クロック出力を用意 インターリーブまたはパラレル・データ出力を選択可能 DS DS ENCODE ENCODE 10 ORA D9AーD0A 10 ポート B 10 ORB D9BーD0B タイミングおよび 同期 DCO アプリケーション DCO 通信およびレーダー DFS ローカル・マルチポイント・ディストリビューション・ I/P サービス（LMDS） ハイエンド画像処理システム、プロジェクタ ケーブル・リバース・パス ポイントtoポイントの無線リンク 概要 製品のハイライト AD9410は、 トラック／ホールド回路を内蔵する65MSPSのモノリシッ 高速かつ高分解能―210MSPSまでの変換に対応する、優れ ク10ビット・サンプリングA/Dコンバータであり、高速変換と使い易さ たダイナミック特性を実現するように、特別に設計されたア の点で最適化されています｡このデバイスは変換レート210MSPSで ーキテクチャを採用。 動作し、全動作範囲で優れたダイナミック特性を実現します｡ ディマルチプレクス出力―出力データは1/2にデシメーショ AD9410 ADCは、5.0Vまたは3.3V電源で、最大210MHzの差動ク ンされて2つのデータ・ポートに出力されるため、データ転 ロック入力で、フル性能での動作が可能です。ほとんどのアプリケー 送が容易です。 ションで、外部リファレンス、またはドライバが不要です。デジタル出 力はTTL/CMOS互換であり、分離した出力電源ピンも、3.3Vロジッ クとのインターフェースに対応しています｡ クロック入力は、差動でありTTL/CMOS互換です｡10ビットのデジタ ル出力は、3.3V電源 （2.5∼3.6V） で動作できます｡2本の出力バス は、105MSPSレートまでのディマルチプレクスされたデータに対応し、 バイナリ・フォーマットまたは2の補数の出力コーディング・フォーマット 出力データ・クロック―AD9410は出力データに同期したデ ータ・クロックを出力するため、データと他の回路との間の タイミングが単純になります。 データの同期―システム内にある複数のAD9410を同期化す るため、または1つのAD9410システム内でデータを特定の出 力ポートに同期化するために、DS入力が用意されています。 を使用できます｡タイミング依存のアプリケーションのために、データ 同期機能が用意されています。出力クロックが用意されているので、 外部ロジックへのインターフェースが容易です。出力データ・バスの タイミングは、パラレル・モードまたはインターリーブ・モードが選択可 能で、出力データのラッチ機能に柔軟性があります。 AD9410は最新のBiCMOSプロセスで製造され、80ピン表面実装 プラスチック・パッケージ （PowerQuad®2） を採用しており、工業用温 度範囲 （−40∼＋85℃） で仕様規定されています。 PowerQuadはAmkor Electronics, Incの登録商標です。 アナログ・デバイセズ社が提供する情報は正確で信頼できるものを期していますが、そ の情報の利用または利用したことにより引き起こされる第3者の特許または権利の侵害 に関して、当社はいっさいの責任を負いません。さらに、アナログ・デバイセズ社の特 許または特許の権利の使用を許諾するものでもありません。 REV.0 アナログ・デバイセズ株式会社 本 社／東京都港区海岸1-16-1 電話03 （5402）8400 〒105-6891 ニューピア竹芝サウスタワービル 大阪営業所／大阪市淀川区宮原3-5-36 電話06（6350）6868（代） 〒532-0003 新大阪第二森ビル AD9410―仕様 DC特性 （特に指定のない限り、VDD＝3.3V、VD＝3.3V、VCC＝5.0V、2.5V外部リファレンス、AIN＝−0.5dBFS、 クロック入力＝210MSPS、TA＝25℃） パラメータ 温度 テスト・レベル Min 全範囲 25℃ 全範囲 25℃ 全範囲 25℃ 全範囲 IV I VI I VI I V −1.0 −1.0 −2.5 −3.0 −6.0 アナログ入力 入力電圧範囲（AINを基準とする） 全範囲 コモン・モード電圧 全範囲 入力オフセット電圧 25℃ 全範囲 リファレンス 全範囲 リファレンス温度係数 全範囲 入力抵抗 全範囲 入力容量 25℃ アナログ帯域幅、フルパワー 25℃ V V I VI VI V VI V V 電源 AC消費電力2 DC消費電力3 IVCC 3 IVD 3 電源変動除去比PSRR V VI VI VI I Typ Max 単位 ＋1.25 ＋1.5 ＋2.5 ＋3.0 ＋6.0 LSB LSB LSB LSB %FS ppm/℃ 分解能 DC精度 ノーミス・コード1 微分非直線性 積分非直線性 ゲイン誤差 ゲイン温度係数 25℃ 全範囲 全範囲 全範囲 25℃ −15 −20 2.4 610 −7.5 保証済み ±0.5 ±1.65 0 130 ±768 3.0 ＋3 2.5 50 875 3 500 2.1 2.0 128 401 ＋0.5 ＋15 ＋20 2.6 1250 2.4 145 480 ＋7.5 mVp-p V mV mV V ppm/℃ Ω pF MHz W W mA mA mV/V 注 1 70℃を超える周辺温度で動作させる場合は、パッケージ・ヒート・スラグの装着が必要です。 2 Encode＝210MSPS、AIN＝−0.5dBFSの10MHzサイン波、IVDD＝31mA（typ） 、CLOAD＝5pF。 3 Encode＝210MSPS、AIN＝DC、出力スイッチングなし。 仕様は予告なく変更されることがあります。 スイッチング特性 （特に指定のない限り、VDD＝3.3V、VD＝3.3V、VCC＝5.0V、2.5V外部リファレンス、 AIN＝−0.5dBFS、クロック入力＝210MSPS、 TA＝25℃） パラメータ 温度 テスト・レベル Min スイッチング性能 最大変換レート 最小変換レート Encodeパルス幅ハイ（tEH） Encodeパルス幅ロー（tEL） アパーチャ遅延（tA） アパーチャ不確定性（ジッター） 出力有効時間（tV） 出力伝播遅延（tPD） 出力立ち上がり時間（tR） 出力立ち下がり時間（tF） CLKOUT伝播遅延1（tCPD） データからDCOまでのスキュー （tPD-tCPD） DSセットアップ時間（tSDS） DSホールド時間（tHDS） インターリーブ・モード （A、Bレイテンシ） パラレル・モード （A、Bレイテンシ） 全範囲 全範囲 25℃ 25℃ 25℃ 25℃ 全範囲 全範囲 25℃ 25℃ 全範囲 全範囲 全範囲 全範囲 全範囲 全範囲 VI IV IV IV V V VI VI V V VI IV IV IV VI VI 210 Typ Max 100 1.2 1.2 2.4 2.4 1.0 0.65 3.0 7.4 2.6 0 1.5 0 1.8 1.4 4.8 1 A＝6，B＝6 A＝7，B＝6 6.4 2 単位 MSPS MSPS ns ns ns ps rms ns ns ns ns ns ns ns ns 周期 周期 注 1 CLOAD＝5pF 仕様は予告なく変更されることがあります。 2 REV.0 AD9410 デジタル特性 （特に指定のない限り、VDD＝3.3V、VD＝3.3V、VCC＝5.0V、2.5V外部リファレンス、 AIN＝−0.5dBFS、クロック入力＝210MSPS、TA＝25℃） パラメータ 温度 テスト・レベル Min デジタル入力 DFS、入力ロジック“1”電圧 DFS、入力ロジック“0”電圧 DFS、入力ロジック“1”電流 DFS、入力ロジック“0”電流 I/P入力ロジック“1”電流1 I/P入力ロジック“0”電流1 ENCODE、ENCODE差動入力電圧 ENCODE、ENCODE差動入力抵抗 ENCODE、ENCODEコモン・モード電圧2 DS、DS差動入力電圧 DS、DSコモン・モード電圧 デジタル入力ピン容量 全範囲 全範囲 全範囲 全範囲 全範囲 全範囲 全範囲 全範囲 全範囲 全範囲 全範囲 25℃ IV IV V V V V IV V V IV V V 4 全範囲 全範囲 VI VI デジタル出力 ロジック“1”電圧（VDD＝3.3V） ロジック“0”電圧（VDD＝3.3V） 出力コーディング Typ Max 1 50 50 400 1 0.4 1.6 1.5 0.4 1.5 3 VDD−0.05 0.05 単位 V V μA μA μA μA V kΩ V V V pF V V バイナリまたは2の補数 注 1 I/Pピンのロジック“1”＝5V、ロジック“0”＝GND。ロジック“1”を設定する際、入力電流を制限するために、2.5kΩ（10%）の直列抵抗を介してVDDに接続することを推奨します。 2 「アプリケーション」の節の「Encode入力」項目を参照してください。 仕様は予告なく変更されることがあります。 AC特性 （特に指定のない限り、VDD＝3.3V、VD＝3.3V、VCC＝5.0V、 2.5V外部リファレンス、AIN＝−0.5dBFS、 クロック入力＝210MSPS、TA＝25℃） パラメータ ダイナミック性能 過渡応答 過電圧回復時間 S/N比（SNR） （高調波なし） fIN＝10.3MHz fIN＝82MHz fIN＝160MHz S/N比（SINAD） （高調波あり） fIN＝10.3MHz fIN＝82MHz fIN＝160MHz 実効ビット数 fIN＝10.3MHz fIN＝82MHz fIN＝160MHz 2次高調波歪み fIN＝10.3MHz fIN＝82MHz fIN＝160MHz 3次高調波歪み fIN＝10.3MHz fIN＝82MHz fIN＝160MHz スプリアス・フリー・ダイナミックレンジ（SFDR） fIN＝10.3MHz fIN＝82MHz fIN＝160MHz 2周波間相互変調歪みIMD1 fIN1＝80.3MHz、fIN2＝81.3MHz 温度 テスト・レベル 25℃ 25℃ V V 25℃ 25℃ 25℃ I I V 25℃ 25℃ 25℃ Typ Max 単位 2 2 ns ns 52.5 52 55 54 53 dB dB dB I I V 51 50 54 53 52 dB dB dB 25℃ 25℃ 25℃ I I V 8.3 8.1 8.8 8.6 8.4 ビット ビット ビット 25℃ 25℃ 25℃ I I V −56 −55 −65 −63 −65 dBc dBc dBc 25℃ 25℃ 25℃ I I V −58 −57 −69 −67 −62 dBc dBc dBc 25℃ 25℃ 25℃ I I V 56 54 61 60 58 dBc dBc dBc 25℃ V 58 DBFS 注 1 IN1、IN2レベル＝−7dBFS。 仕様は予告なく変更されることがあります。 REV.0 Min 3 4 DCO 静止 静止 ポート B D7– D0 DCO 静止 静止 静止 t HDS サンプル N –2 ポートA D7– D0 ポート B D7– D0 ポート A D7– D0 DS DS ENCODE ENCODE AIN t EH サンプル N –1 t EL tA サンプル N+1 無効 無効 無効 パラレル・データ出力 無効 無効 無効 無効 サンプル N+3 サンプル N+2 インターリーブ・データ出力 t SDS 1/f S サンプル N 無効 サンプル N+4 無効 無効 無効 t CPD 無効 t PD サンプル N+6 サンプル N+5 データ N 無効 データ N データN+1 データ N+2 データN+1 データ N+2 データ N+3 tV AD9410 図1 タイミング図 REV.0 AD9410 絶対最大定格1 VD、VCC、VDD ･･････････････････････････････････････6V テスト・レベルの説明 アナログ入力 ･･･････････････････････････0V∼VCC＋0.5V テスト・レベル I. 100％の出荷テストを実施。 デジタル入力 ･･･････････････････････････0V∼VDD＋0.5V II. 25℃で100％の出荷テスト、および指定温度でのサン プル・テストを実施。 VREF IN ････････････････････････････････0V∼VD＋0.5V デジタル出力電流････････････････････････････････20mA III. サンプル・テストのみを実施。 動作温度････････････････････････････････−55∼＋125℃ IV. パラメータは、設計およびキャラクタライゼーショ ン・テストにより保証。 保管温度････････････････････････････････−65∼＋150℃ 最大接合温度2 ･･･････････････････････････････････150℃ V. パラメータは、typ値のみ。 VI. 25℃で100％の出荷テスト、さらに設計およびキャラ 注 クタライゼーション・テストにより工業用温度範囲を 1 絶対最大定格は独立して適用される限界値であり、この値を超えると、回路動作が損なわれ るという値であり、必ずしも機能的な動作を意味するものではありません。デバイスを長時 間絶対最大定格状態に置くとデバイスの信頼性に影響を与えます。上記の絶対最大定格を超 えるストレスを加えるとデバイスに恒久的な損傷を与えることがあります。この規定はスト レス定格の規定のみを目的とするものであり、この仕様の動作セクションに記載する規定値 以上でのデバイス動作を定めたものではありません。 2 自然空冷の厚いグラウンド・プレーンを持つ多層ボードで、θ JA（typ）＝22℃/W（ヒー ト・スラグなし）、θJA（typ）＝16℃/W（ヒート・スラグをハンダ付け） 。 保証。 オーダー・ガイド パッケージ パッケージ・ モデル 温度範囲 説明 オプション AD9410BSQ AD9410/PCB −40∼＋85℃ 25℃ PowerQuad 2 評価ボード SQ-80 注意 ESD（静電放電）の影響を受けやすいデバイスです。4000Vもの高圧の静電気が人体やテスト装置に容易に帯電し、 検知されることなく放電されることがあります。本製品には当社独自のESD保護回路を備えていますが、高エネル ギーの静電放電を受けたデバイスには回復不可能な損傷が発生することがあります。このため、性能低下や機能喪 失を回避するために、適切なESD予防措置をとるようお奨めします。 REV.0 5 WARNING! ESD SENSITIVE DEVICE AD9410 ピン機能の説明 ピン番号 記号 機能 1, 2, 8, 9, 12, 13, 16, 17, 20, 21, 24, 27, 28, 29, 30, 71, 72, 73, 74, 77, 78 3, 7, 14, 15 4 5 6 10 11 18 19 22 23 AGND アナログ・グラウンド。 VCC REF OUT REF IN DNC AIN AIN ENCODE ENCODE DS DS 25, 26, 31, 32, 69, 70, 75, 76 33, 40, 49, 52, 59, 68 34, 41, 48, 53, 60, 67 35∼39 42∼46 47 50 51 54∼58 61∼65 66 79 80 VD DGND VDD D B0 –D B4 D B5 –D B9 OR B DCO DCO D A0 ∼D A4 D A5 ∼D A9 OR A DFS I/P 5V電源 （±5％以内にレギュレーション） 。 内部リファレンス出力。 内部リファレンス入力。 接続なし アナログ入力―非反転。 アナログ入力―反転。 クロック入力―非反転。 クロック入力―反転。 データ同期 （入力） ―非反転。未使用時はローに接続。 データ同期 （入力） ―反転。未使用時は、開放または0.1μFのコンデン サでデカップリング。 3.3Vのアナログ電源 （±5%以内にレギュレーション） 。 デジタル・グラウンド。 3.3Vのデジタル出力電源 （2.5∼3.6V） 。 。 チャンネルBのデジタル・データ出力 （LSB＝DB0） チャンネルBのデジタル・データ出力 （MSB＝DB9） 。 チャンネルBでデータ範囲外。 クロック出力―反転。 クロック出力―非反転。 。 チャンネルAのデジタル・データ出力 （LSB＝DA0） 。 チャンネルAのデジタル・データ出力 （MSB＝DA9） チャンネルAでデータ範囲外。 データ・フォーマットの選択。ハイ＝2の補数、ロー＝バイナリ。 インターリーブ・モードまたはパラレル出力モードの選択。ロー＝パラレル・ モード、ハイ＝インターリーブ・モード。ハイに接続する場合は、電流制限 直列抵抗 （2.5kΩ） を経由して5V電源に接続してください。 6 REV.0 AD9410 AGND AGND AGND AGND VD VD DGND VDD 75 74 73 72 71 70 69 68 67 DA5 VD 76 DA6 VD 77 DA7 AGND 78 DA8 AGND 79 ORA DFS 80 DA9 (MSB) I/P ピン配置 66 65 64 63 62 61 60 VDD 59 DGND VCC 3 58 DA4 REFOUT 4 57 DA3 REFIN 5 56 DA2 55 DA1 VCC 7 54 DA0 (LSB) AGND 8 53 VDD AGND 9 52 DGND 51 DCO 50 DCO 49 DGND AGND 1 AGND 2 ピン1 目印 DNC 6 AD9410 A IN 10 上面図 80ピンPowerQuad 2 （縮尺は異なります） A IN 11 AGND 12 AGND 13 48 VDD VCC 14 47 ORB VCC 15 46 DB9 (MSB) AGND 16 45 DB8 AGND 17 44 DB7 ENCODE 18 43 DB6 42 DB5 41 VDD ENCODE 19 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 AGND DS DS AGND VD VD AGND AGND AGND AGND VD VD DGND VDD (LSB) D B0 DB1 DB2 DB3 DB4 DGND AGND 20 DNC＝接続なし REV.0 7 AD9410 仕様の定義 最小変換レート 保証された規定値より、最小周波数のアナログ信号のS/N比が3dB 低下するENCODEレートをいいます。 アナログ帯域幅 基本周波数（FFT解析により決定） の電力スペクトルが3dB低下す るアナログ入力周波数。 最大変換レート パラメータ・テストが実施されるENCODEレート。 アパーチャ遅延 ENCODEコマンドの立ち上がりエッジの50％ポイントと、アナログ入 力がサンプルされるタイミングとの間の遅延。 出力伝播遅延 差動のENCODEとENCODEの交差する点と、全出力データ・ビッ トが有効ロジック・レベルになるタイミングとの間の遅延をいいます。 アパーチャ不確定性（ジッター） アパーチャ遅延のサンプル間における変化。 帯域外からの回復時間 帯域外からの回復時間とは、正側フルスケールの10％上から負側 フル・スケールの10％上までの変化の後、または負側フルスケール の10％下から正側フルスケールの10％下までの変化の後に、ADC がアナログ入力を再度取り込むために要する時間をいいます。 差動アナログ入力抵抗、差動アナログ入力容量、差動アナ ログ入力インピーダンス 各アナログ入力ポートで測定される実インピーダンスと複合インピー ダンス。抵抗は静的に測定。容量および差動入力インピーダンス はネットワーク・アナライザを使って測定。 ノイズ（ADC内の任意の範囲） 差動アナログ入力電圧範囲 コンバータに入力したときにフルスケール応答を発生するピークto ピーク差動電圧。ピーク差動電圧は、あるピンの電圧から、そのピ ンと180度位相がずれている他のピンの電圧を減算して求められ ます。ピークtoピーク差動は、ピーク値を測定し、次に入力位相を 180度回転してピーク値を再度測定して、その両ピーク値の差から 求められます。 ここで、Zは入力インピーダンス、FSは注目周波数に対するデバイ スのフルスケール、S/N比は特定の入力レベルに対する値、SIGNALはdBで表したフルスケールより小さいADC内の信号レベル。 この値には、熱ノイズと量子化ノイズが含まれます。 微分非直線性 理論的な1 LSBステップと実際のコード幅との偏差。 電源変動除去比 入力オフセット電圧変化の、電源電圧変動に対する比をいいます。 実効ビット数 実効ビット数（ENOB） は測定されたSINADから、次式を使って計 算できます。 信号対ノイズ＋歪み比（SINAD） rms信号振幅値（フル・スケールの下0.5dBに設定） の、DC以外の 全高調波成分スペクトルの和のrms値に対する比を表します。 SINAD MEASURED – 1 .7 6 dB＋ 20 log ENOB= VNOISE = Encodeパルス幅／デューティ・サイクル パルス幅ハイは、定格性能を達成するために、ENCODEパルスが ロジック “1”状態を維持するしなければならない、最小時間幅です。 パルス幅ローは、ENCODEパルスがロー状態を維持する必要があ の説明を参 る最小時間幅です。 「tENCHの変化によるタイミング変化」 照してください。これらの仕様は、与えられたクロック・レートに対する、 許容できるENCODEのデューティ・サイクルを定めます。 スプリアス・フリー・ダイナミックレンジ（SFDR） ピーク高調波成分のrms値に対する、信号振幅rms値の比をいい ます。ピーク・スプリアス成分は、高調波のどれかである場合とそう でない場合とがあります。dBc（信号レベルを小さくした場合の劣 化） またはdBFS（コンバータのフル・スケールに換算） で表されます。 過渡応答時間 過渡応答時間とは、正側フルスケールの10％上から負側フルスケ ールの10％下までの変化の後に、ADCがアナログ入力を再度取 り込むために要する時間をいいます。 フルスケール入力電力 dBm値で表し、次式で計算します。 SCALE = 10 log FS dBm– SIGNAL dBFS 10 S/N比（高調波なし） rms信号振幅値（フル・スケールの下0.5dBに設定） の、DCおよび 5次までの高調波を除く全高調波成分スペクトルの和のrms値に対 する比をいいます。 フルスケール振幅 入力振幅 6.02 POWER FULL Z ×0 . 001 ×10 2周波間相互変調歪み除去比 いずれかの入力周波rms値の、最悪3次相互変調積rms値に対す る比。 V 2 FULL SCALE rms Z INPUT 0 . 001 2次高調波歪み 2次高調波成分のrms値に対する、信号振幅rms値の比であり、dBc 値で表します。 2周波SFDR いずれかの入力周波のrms値の、ピーク・スプリアス成分のrms値 に対する比。ピーク・スプリアス成分は、IMD積である場合とそうで ない場合があります。dBc （信号レベルを小さくした場合の劣化） ま たはdBFS （コンバータのフル・スケールに換算） で表されます。 3次高調波歪み 3次高調波成分のrms値に対する、信号振幅rms値の比であり、dBc 値で表します。 その他の最悪スプリアス 2次および3次高調波を除く、最悪高調波成分のrms値に対する信 号振幅rms値の比であり、dBcで表します。 積分非直線性 最小二乗近似による “最適直線” を基準とした、1LSB以下の単位 で表した伝達関数の偏差を表します。 8 REV.0 AD9410 表I 出力コーディング（VREF＝2.5V） デジタル出力 デジタル出力 AIN−AIN オフセット・バイナリ 2の補数 ORA、ORB 1023 > 0.768 0.768 11 1111 1111 11 1111 1111 01 1111 1111 01 1111 1111 1 0 513 512 511 0.0015 0.0 – 0.0015 10 0000 0001 10 0000 0000 01 1111 1111 00 0000 0001 00 0000 0000 11 1111 1111 0 0 0 0 – 0.768 <– 0.768 00 0000 0000 00 0000 0000 10 0000 0000 10 0000 0000 0 1 ステップ VCC VCC 1.5kΩ 1.5kΩ A IN A IN 2.25kΩ VREFOUT 2.25kΩ 図6 リファレンス出力の等価回路 図2 アナログ入力の等価回路 VCC VCC DFS 100kΩ VREFIN 図7 DFS入力の等価回路 図3 リファレンス入力の等価回路 VCC 17.5k Ω VCC 300Ω DS 17k Ω 450Ω 450Ω 300Ω 17kΩ ENCODE 7.5k Ω ENCODE 100Ω DS 100Ω 8kΩ 8k Ω 図8 DS入力の等価回路 図4 Encode入力の等価回路 VCC 17.5kΩ VDD 300Ω I/P デジタル 出力 7.5kΩ 図9 I/P入力の等価回路 図5 デジタル出力の等価回路 REV.0 9 AD9410―代表的な性能特性 55 0 ENCODE = 210MSPS A IN = 40MHz @ –0.5dBFS S/N比 = 54.5dB SINAD = 53.5dB –20 54 53 S/N比 52 – 40 dB dB 51 –60 50 49 –80 48 SINAD 47 –100 46 45 –120 50 0 105 0 100 MHz 特性1 40MHzシングルトーン、Encode＝210MSPS 150 A IN – MHz 200 250 特性4 SNR/SINAD 対 AINの関係（Encode＝210MSPS） 0 55.0 ENCODE = 210MSPS A IN = 100MHz @ –0.5dBFS S/N比 = 53.5dB SINAD = 52.5dB –20 54.5 S/N比 54.0 53.5 –40 dB dB 53.0 –60 52.5 SINAD 52.0 –80 51.5 51.0 –100 50.5 –120 50.0 100 105 0 120 140 160 MHz 220 240 特性5 S/N比／SINAD 対 FS（AIN＝70MHz） 特性2 100MHzシングルトーン、Encode＝210MSPS 60 0 ENCODE = 210MSPS A IN = 160MHz @ –0.5dBFS S/N比 = 53dB SINAD = 52dB –20 55 S/N比 – 40 SINAD 50 dB dB 200 180 MHz – 60 45 –80 40 –100 35 –120 30 105 0 MHz 0 0.5 1.0 1.5 2.0 ns 2.5 3.0 3.5 4.0 特性6 S/N比／SINAD 対 Encode正極性パルス幅 （FS＝210MSPS、AIN＝70MHz） 特性3 160MHzシングルトーン、Encode＝210MSPS 10 REV.0 AD9410 0 –20 2.51 –40 2.50 –60 2.49 V dB 2.52 ENCODE = 210MSPS A IN1, A IN2 = –7dBFS SFDR = 62dBFS –80 2.48 –100 2.47 –120 2.46 4.0 105 0 4.2 4.4 4.6 MHz 5.0 5.2 5.4 5.6 特性10 VREFOUT 対 アナログ5V電源 特性7 2周波テスト（AIN1＝80.3MHz、AIN2＝81.3MHz） 55.5 460 55.0 410 IAhi3 360 54.5 310 54.0 S/N比 260 mA dB 4.8 アナログ電源 53.5 53.0 210 160 52.5 IAhi5 110 SINAD 52.0 60 51.5 –40 10 100 Ivdd –20 0 20 40 60 温度 –℃ 80 100 120 120 140 180 160 200 220 MSPS 特性8 S/N比／SINAD 対 温度 （Encode＝210MSPS、AIN＝70MHz） 特性11 電源電流 対 Encode 74 2.55 72 2.50 H2 70 2.45 66 V dB 68 2.40 H3 64 2.35 62 2.30 60 58 –40 2.25 –20 0 20 40 60 80 100 120 0 1.0 1.5 特性12 VREFOUT 対 ILOAD 特性9 2次および3次高調波 対 温度 （AIN＝70MHz、Encode＝210MSPS） REV.0 0.5 mA 温度 –℃ 11 2.0 2.5 AD9410 2.503 5.1 2.502 4.9 TPD TV 2.501 4.7 V ns 2.500 4.5 2.499 TCPD 4.3 2.498 4.1 2.497 2.496 –40 –20 0 20 温度 –℃ 40 60 3.9 –40 80 –20 0 20 40 60 80 温度 –℃ 特性13 VREFOUT 対 温度 特性14 TPD、TV、TCPD 対 温度 12 REV.0 AD9410 アプリケーション・ノート アナログ入力 AD9410へのアナログ入力は差動バッファになっています。最適な ダイナミック性能を得るためには、AINとAINのインピーダンスがマッ チしている必要があります。AD9410のアナログ入力は、優れた広 帯域性能を得るように最適化されていますが、アナログ入力を差動 で駆動することが必要です。アナログ入力をシングル・エンド信号 で駆動すると、S/N比性能とSINAD性能は大幅に低下します。シ ングル・エンドから差動への変換を必要とするアプリケーションに対 しては、Minicircuits社のADT1-1WTのような広帯域トランスを使っ て差動アナログ入力を用意できます。両アナログ入力は、内蔵の抵 抗分割器により公称3Vにバイアスされています （等価回路参照） 。 AD9410のアナログ入力部の設計では、入力が過駆動された際の 損傷とデータの破壊を防止するために特別な注意が払われていま す。公称入力範囲は差動1.5V p-pです。 公称差動入力範囲は768mV p-p×2です。 動作原理 AD9410のアーキテクチャは、高速動作と使い易さを実現するよう 最適化されています。アナログ入力は、内蔵の広帯域トラック／ホ ールド回路を駆動し、このトラック／ホールド回路が入力信号をサ ンプリングした後に、フラッシュ10ビット・コアにより量子化します。 AD9410は、リファレンスとTTL、CMOS、PECLの各レベルを入力 できる入力ロジックを内蔵しているため、使い易くなっています。 AD9410の使用に関して Encode入力 高速・高分解能のA/Dコンバータは、ユーザーが用意するクロッ ク入力の品質に敏感です。トラック／ホールド回路は本来ミキサー であるため、クロックのノイズ、歪み、タイミング・ジッターがADCの 出力信号に混入してしまいます。このため、設計ではAD9410の Encode入力には多くの注意が払われており、ユーザーもクロック・ ソースに相当の注意を払うことが望まれます。S/N比の低下を1dB 以内に抑えるため、ナイキスト・レートのサンプリングに対するクロッ ク・ソースのジッターを1.25ps rms以下に抑えてください（例： Valpey FisherVF561などを使用して） 。必要なジッター精度は、入 力周波数と振幅の関数であることに注意してください。詳細につ いては、アナログ・デバイセズのアプリケーション・ノートAN-501 『Aperture Uncer-tainty andADC System Performance』を参照し てください。 Encode入力はTTL/CMOS互換です。クロック入力は、差動信号 またはシングル・エンド信号で駆動できます。最適性能は、クロッ クを差動で駆動したときに得られます。両Encode入力は、高イン ピーダンスの抵抗分割器により1/3×VCCに自己バイアスされてい ます（等価回路を参照） 。低周波アプリケーションに適したシング ル・エンド・クロック駆動は、Encodeピンに0.1μFのコンデンサを接 続して、Encode入力を直接駆動して実現できます。 TTL/CMOS ゲート ENCODE V 3.384 デジタル出力 デジタル出力は、低消費電力のTTL/CMOS互換です。出力は分 離した電源（VDD） を使ってバイアスされており、外部ロジックとのイ ンターフェースが容易です。出力は、グラウンドからVDDまでの振幅 （DC負荷なし） を可能にするCMOSデバイスです。出力パターンを 短くして （合計CLOADを5pF以下にするため1インチ以下） 、ADCが駆 動する容量負荷を抑えることを推奨します。小さい値（20Ω） の直 列ダンピング抵抗をデータ・ラインに接続して、スイッチング過渡電圧 による性能への影響を抑えることも望まれます。 ENCODE 図10 シングル・エンドEncode入力の TTL/CMOSレベルによる駆動 クロック出力 （DCO、DCO） Encode入力は2分周されて、DCOとDCOからチップ外に出力され ます。これらのクロックを使うと、チップ外でのラッチが可能になり、ス キューの小さいクロック・ソリューションが得られます （タイミング図参 照） 。これらのクロックを使うと、複数のAD9410システム内で複数 のADCの同期化可能です。アプリケーションに応じてDCOまたは DCOをバッファし、これを使って2個目のAD9410のDS入力を駆動 して、確実な同期化が可能です。性能に対するスイッチング過渡電 圧の影響を抑えるため、内蔵のクロック・バッファは5∼7pFを超える 容量を駆動しないようにしてください。 図11に、PECLドライバからクロックを得る場合の例を示します。入 力電流負荷を小さくするために、PECLドライバがEncode入力に AC結合されていることに注意してください。AD9410をPECLロジ ック・レベルにDC結合すると、Encode入力電流が約8mA（typ） に 増えることがあります。これはEncode入力とPECLドライバとの間 のDCバイアスの差に起因します （等価回路を参照してください） 。 ENCODE AD9410 リファレンス AD9410は、安定した高精度の2.5Vリファレンスを内蔵しています （VREF OUT） 。入力範囲は、 リファレンスを変化させて調整できます。 リファレンスを±5％以内で調整しても、顕著な性能低下はありませ ん。ADCのフル・スケール範囲は、±5％の許容偏差でリファレン ス変化に比例します。 ENCODE 510Ω 0.1μF 510Ω GND 図11 Encode入力の差動駆動 REV.0 A IN 図12 アナログ入力レベル（typ） AD9410 0.1μF 3.000 2.616 0.1μF PECL ゲート A IN 13 AD9410 タイミング AD9410は、インターリーブ・モードで6段のパイプライン遅延を持 つラッチされたデータを出力します（図1参照） 。パラレル・モード では、Aポートにデータ・ポートの変化に対してさらに1サイクルの レイテンシが追加されます。したがって、Aポートではレイテンシ が7サイクルになります。出力データ・ラインの長さと、それらに接 続された負荷を最小にしてAD9410内部での過渡電圧を抑える 必要があります。これらの過渡電圧はコンバータのダイナミック性 能を低下させることがあります。 AD9410の最小保証変換レートは100MSPSです。100MSPSより 低い内部クロック・レートでは、ダイナミック性能が低下することが あります。低い実効サンプリング・レートは、1つの出力ポートだけ をサンプリングして、簡単に実現できます。すなわち、出力の1/2 デシメーションを行います。クロックのハイパルス幅を最大の5ns になるようにして、クロックのデューティ・サイクルを制限しても、低 いサンプリング周波数を実現できます。 データ同期（DS） ポートAまたはポートBの、どちらか特定の出力ポートにサンプル を出力する必要があるアプリケーションでは、データ同期入力DS を使用できます。DSがハイになると、ADCデータ出力とクロック がスイッチしなくなり、静止状態になります。同期化は、Encodeの 立ち上がりエッジを基準とするタイミング制約条件TSDSおよびTHDS 内に、DSをアサートすること （立ち下がりエッジ） によって実現しま す（初期同期化では、THDSは無関係です） 。DSの立ち下がりが、 Encodeの適用された立ち上がりエッジN以前の必要なセットアッ プ時間（TSDS）内に発生すると、その時点のアナログ値がデジタ ル化されて、6サイクル後にポートBに出力されます（インターリー ブ・モード） 。その直後のサンプルN＋1は次の立ち上がりエッジ でサンプルされて、そのEncodeエッジの6サイクル後にポートAに 出力されます（インターリーブ・モード） 。デュアル・パラレル・モー ドでは、ポートAのレイテンシは7サイクル、ポートBのレイテンシは 6サイクルとなりますが、データは同時に出力されます。 リファレンス AD9410には2.5Vのリファレンスが内蔵されており、REFOUT（ピン 4） から出力されています。多くのアプリケーションでは、この出力 をREFIN入力（ピン5） に接続するだけで済みます。ジャンパをE1、 E6に配置すると、この接続が行われます。ジャンパをE1、E3に配 置すると、外部リファレンスを使用できます。 評価ボード AD9410評価ボードを使うと、AD9410のテストが容易に行えます。 このボードには、アナログ入力、クロック、3V/5V電源が必要です。 デジタル出力と出力クロックは、標準の80ピン・ヘッダーP2、P3に 出力されます。このボードは複数の動作モードを備えており、次の 設定で出荷されています。 ･出力タイミング＝パラレル・モード ･出力フォーマット＝オフセット・バイナリ ･内部リファレンス使用 出力タイミング AD9410には2種類のタイミング・モードがあります（タイミング図参 照） 。ジャンパをE11、E7に配置すると、インターリーブ・モードが選 択されます。ジャンパをE11、E14に配置すると、パラレル・モード が選択されます。 電源コネクタ 電源は、取り外し可能な4ピンの電源ストリップP1、P4、P5を使っ てボードに供給します。 VDAC―オプションのDAC電源入力（3.3V） EXT REF―オプションの外部VREF入力（2.5V） VDD―ロジック電源（3.3V） 3.3VA―アナログ電源（3.3V） 5V―アナログ電源（5V） データ・フォーマットの選択 （DFS） ADC出力の出力データ・フォーマットは、DFSピンを使って設定し ます。E12、E10でDFS（ピン79） をローに設定すると、出力フォーマ ットはオフセット・バイナリに設定されます。E12、E16でDFSをハイ に設定すると、出力フォーマットは2の補数に設定されます。 DSピン DS入力とDS入力は、SMBコネクタのJ9XおよびJ10Xにあります。 ボードは、R26によりDSをグラウンドにプルダウンした状態で出荷 されています。DSは開放のままです（R25Xは実装されていませ ん） 。 アナログ入力 評価ボードのSMB J8には、グラウンド・レベルを中心とする1.5V p-pのアナログ入力信号を接続します。この入力はボード上のトラ ンス2次側で50Ω終端されていますが、別の終端が必要な場合 は、SMBで終端することもできます。この入力はAC結合された後 にトランスに入力されます。トランスは約1∼400MHzの周波数範 囲に帯域制限されています。 DAC出力 デバッグを支援するために、各チャンネル出力は内蔵のデュアル・ チャンネルDAC AD9751を使ってアナログ信号に戻されています。 DACの性能は最適化されていないため、ADCのフル性能を正確 に測定できないことがあります。ボード上に50Ωの終端抵抗を持 つ電流出力DACを使用しており、これらの出力はJ3とJ4にありま す。 Encode ボードへのEncode入力はSMBコネクタJ1にあります。この入力は、 グラウンドに接続された50Ωによりボード上で終端されています。 この入力（0.5V p-p以上） はAC結合された後に、高速差動ライ ン・レシーバ（MC10EL16） を駆動します。このレシーバは、ns以下 の高速な立ち上がり時間を持つ波形を出力します。これは最適性 能を得るためにADCクロック入力に必要となる条件です。EL16出 力はPECLレベルであり、AD9410のEncode入力におけるコモン・ モードDCレベルの条件を満たすためにAC結合されています。 14 REV.0 AD9410 GND GND C1 μ + 10 F C4 μ + 10 F 5V GND 2 GND 3 EXT REF 4 GND 1 GND 2 GND E10 67 66 65 64 63 62 61 DA9 DA8 DA7 DA6 DA5 AGND 68 VDD AGND 69 GND C12 0.1μF AGND VDD 60 VDD AGND DGND 59 GND 3 VCC DA4 58 DA4 4 REFOUT DA3 57 DA3 5 REFIN DA2 56 DA2 6 DNC DA1 55 DA1 7 VCC DA0 54 DA0 GND R27 50Ω GND GND C24 0.1μF GND 5V GND 8 AGND 9 AGND 10 A IN 11 A IN 12 AGND 13 AGND 14 VCC 15 VCC DB9 46 DB9 16 AGND DB8 45 DB8 DB7 VDD 53 DGND 52 AD9410 U3 DCO 51 DCOT DCO 50 DCOC DGND 49 GND GND VDD 48 DB1 DB2 DB3 DB4 DGND VDD 41 DB0 AGND VDD 20 DGND GND VD DB5 VD DB5 42 AGND ENCODE AGND 19 AGND DB6 ENCC AGND DB6 43 VD DB7 44 ENCODE VD AGND 18 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 GND 3.3VA GND R26 50Ω DB0 DB1 J10X GND 3.3VA 3.3VA C16 0.1μF 図13a PCB回路図 15 DB3 C19 0.1μF VDD GND GND DB2 3.3VA C15 0.1μF R25X 50Ω GND GND DB4 GND VDD C22 0.1μF DBOR ORB 47 17 GND VDD C21 μ 0.1 F GND ENCT J9X REV.0 70 2 GND GND 71 AGND C25 0.1μF 72 1 C26 0.1μF 1:1 R23 50Ω 73 DS 3 74 GND 6 5 4 75 DS 2 76 AGND 77 AGND 78 VD 79 DA6 DA5 DAOR AGND GND T1 GND GND 5V GND DA7 3.3VA GND VD 80 AGND E14 注： R3、R6、R7、R24はオプション （ゼロも可能） DA8 GND AGND GND GND DA9 GND 3.3VA I/P R3 100Ω C14 0.1μF 3.3VA C11 0.1μF R7 100Ω E7 E11 E3 E1 AIN C8 0.1μF R15 330Ω GND GND GND E12 5V 5V J8 C10 0.1μF E16 R24 100Ω C28 0.1μF 1 ENCC VEE 5 VDD GND GND GND C7 0.1μF VBB ENCT Q 6 3.3VA R4 2.5kΩ R6 100Ω C27 0.1μF EXT REF 4 Q 7 U1 GND GND GND E6 D ORA 3.3VA GND D DGND 1 4 2 3 R11 C7 330Ω 0.1μF 5V VCC 8 VD GND 5V NC VD VDD/3.3V 3 R9 24kΩ 1 GND 5V 3 GND R14 8.2kΩ R18 24kΩ C40 0.1μF MC10EL16 GND 4 2 C6 0.1μF R8 50Ω GND 5V R19 8.2kΩ J1 VDAC EXT REF DFS P5 C5 μ +10 F VDAC 1 P1 C3 μ +10 F VDD 3.3VA 5V P4 C2 μ + 10 F GND VDD C18 0.1μF GND 16 GND VDD GND VDD GND VDD GND VDD R17 00Ω R16 00Ω E23 R43 100Ω E25 XORD E22 R42 E20 100Ω E19 XORC E21 R37 E26 100Ω E27 XORB E28 E24 R2 100Ω E17 XORA E18 DCOC DCOT GND C32 0.1μF VDD DCOTA XORD DCOCA XORC XORB DCOTA DCOTA XORA DCOCA DCOTA U9 U9 U9 74AC86 9 10 74AC86 12 13 74AC86 4 5 U9 6 CLKA DRA R44 3 00Ω CLKB 8 DRB R45 11 00Ω 74AC86 2 1 3 3A 4 4A 5 5A 6 6A 7 7A DA8 DA7 DA6 DA5 DA4 R32 8B 9 7B 10 8B 9 7 7A 8 8A 4B 13 4 4A DB0 DB1 8 8A 7 7A 6 6A 5 5A DB3 3 3A 2 2A 1 1A 4 4A DB2 8B 9 7B 10 6B 11 R39 8B 9 7B 10 6B 11 5B 12 4B 13 3B 14 2B 15 1B 16 RPACK 8 8A 7 7A 6 6A 5B 12 3B 14 3 3A 5 5A 2B 15 2 2A R29 1B 16 1 1A DB4 DB5 DB6 DB7 DB8 DB9 DBOR 6B 11 6 6A RPACK 5B 12 4 4A R40 3B 14 4B 13 3 3A DA0 5 5A 2B 15 2 2A DA1 1B 16 1 1A DA2 DY0 DY1 DY2 DY3 DY4 DY5 DY6 DY7 DY8 DY9 DYOR DX0 DX1 DX2 DX3 DX4 DX6 5B 12 7B 10 DX7 4B 13 DX5 DX8 3B 14 6B 11 DX9 DXOR 2B 15 1B 16 RPACK 8 8A 2 2A DA9 DA3 1 1A DAOR RPACK DX0 GND DY0 DY1 DY2 DY3 DY4 DY5 DY6 DY7 DY8 DY9 GND GND CLK 13 Y9 14 Y8 15 Y7 16 Y6 17 Y5 18 Y4 19 Y3 20 Y2 21 Y1 22 Y0 23 VCC 24 U5 12 GND 11 X9 10 X8 9 X7 8 X6 7 X5 6 X4 5 X3 4 X2 3 X1 2 X0 1 DE CLKA D0A D1A D2A D3A CLKB D0B D1B D2B D3B D4B D5B D6B D7B D8B D9B VDD C39 0.1μF GND CLK 13 Y9 14 74LCXB21 12 GND 11 X9 Y8 15 DX1 Y7 16 9 X7 10 X8 DX2 Y6 17 8 X6 DX3 D4A 7 X5 DX4 Y5 18 D5A Y4 19 6 X4 DX5 U4 D6A D7A D8A D9A Y3 20 Y2 21 Y1 22 Y0 23 VCC 24 5 X3 4 X2 3 X1 2 X0 1 DE C37 0.1μF VDD DX6 DX7 DX8 DX9 GND 74LCXB21 GND 4 4A 5 5A 6 6A D7A D6A D5A 8 8A NC 6 6A D2B D0B 8 8A 7 7A 5 5A 4 4A D4B D3B 3 3A 2 2A D6B D5B 1 1A D1B R36 8B 9 7B 10 6B 11 5B 12 4B 13 3B 14 2B 15 1B 16 R28 8B 9 7B 10 6B 11 5B 12 4B 13 3B 14 2B 15 1B 16 R38 8B 9 7B 10 6B 11 5B 12 4B 13 3B 14 2B 15 1B 16 RPACK 8 8A 7 7A 6 6A 5 5A 4 4A 3 3A 2 2A 1 1A D7B D8B D9B NC NC NC NC NC 8B 9 7B 10 6B 11 5B 12 RPACK 7 7A 6 6A 5 5A NC NC NC 4 4A 3 3A D0A 1 1A 2 2A NC R34 4B 13 3B 14 2B 15 1B 16 RPACK 8 8A D1A D2A D3A 7 7A 3 3A D8A D4A 2 2A D9A 1 1A RPACK DN0 DN1 DN2 DN3 DN4 DN5 DN6 DN7 DN8 DN9 NC NC NC NC NC NC NC NC NC NC DM0 DM1 DM2 DM3 DM4 DM5 DM6 DM7 DM8 DM9 GND GND 40 2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 ヘッダー40 P3 ヘッダー40 P2 39 1 3 5 7 9 11 13 15 17 19 21 23 25 27 29 31 33 35 37 39 1 3 5 7 9 11 13 15 17 19 21 23 25 27 29 31 33 35 37 GND GND GND GND GND GND GND DN0 DN1 DN2 DN3 DN4 DN5 DN6 DN7 DN8 DN9 GND DRB GND GND GND GND GND GND GND GND DM0 DM1 DM2 DM3 DM4 DM5 DM6 DM7 DM8 DM9 GND DRA GND AD9410 図13b PCB回路図（続き） REV.0 AD9410 J3 GND C3 0.1μF R1 50Ω GND J4 VDAC GND R12 50Ω VDAC GND C23 0.1μF GND R5 392Ω GND GND C33 1μF C20 0.1μF VDAC E2 E4 R13 392Ω VDAC R10 2kΩ GND GND E5 GND E31 VDAC E29 GND E30 GND 48 46 47 45 44 43 42 41 40 38 39 37 E32 VDAC 1 36 DCOCA 2 35 DCOTA 3 34 GND 4 33 5 32 DN0 E35 6 31 DN1 DM9 7 30 DN2 DM8 8 29 DN3 DM7 9 28 DN4 DM6 10 27 DN5 DM5 11 26 DN6 DM4 12 25 DN7 E34 E33 GND VDAC C13 0.1μF GND AD9751 U2 13 DM3 14 15 16 17 18 19 20 DM1 DM0 21 23 22 GND DM2 24 DN8 DN9 C17 0.1μF GND VDAC 図13c PCB回路図（続き） トラブルシューティング ボードが正常に動作しない場合は、以下のことを実行してみ てください。 ･ ICピンで電源を確認します。 ･すべてのジャンパが、選択した動作モードに対して正しい 位置に配置されているかを確認します。 ･VREFが2.5Vであることを確認します。 REV.0 ･Encodeクロックとアナログ入力を低速（10MSPS/1MHz）で 調整し、ラッチ出力、DAC出力、ADC出力がトグルするこ とを調べます。 AD9410評価ボードは、設計例としてアナログ・デバイセズ のお客様に用意されたものです。当社が、特定の用途に対す る商品性と適合性の保証を、明確に、法定上、または暗黙に 行っているものではありません。 17 AD9410 評価ボードのレイアウト 図14 表面のシルクスクリーン印刷 図17 裏面の部品と配線 図15 電源プレーンの分割 図18 裏面のシルクスクリーン印刷 図16 グラウンド・プレーン 図19 表面の部品と配線 18 REV.0 AD9410 AD9410評価ボードの部品表 数量 部品番号 5 29 1 31 6 3 C1–C5 C6–C30, C32, C37, C39, C40 C33 E1–E7, E10 –E12, E14, E16 –E35 J1, J3, J4, J8, J9X, J10X P1, P4, P5 デバイス パッケージ 部品定数 10μF 0.1μF 1μF 25.531.3425.0 25.602.5453.0 Wieland P2, P3 R1, R8, R12, R23* R25X, R26, R27 R2, R3, R4, R6, R24, R37, R42, R43 R13 R7 R9, R18 R10 R11, R15 R14, R19 R5, R16, R17, R44, R45 R28, R29, R32, R34, R36, R38 –R40 コンデンサ コンデンサ コンデンサ Ehole SMB 4ピン電源 コネクタ 40ピン・ヘッダー 抵抗 抵抗 抵抗 抵抗 抵抗 抵抗 抵抗 抵抗 抵抗 RPACK TAJD 603 1206 2 7 8 1 1 2 1 2 2 5 8 50Ω 100Ω 392Ω 100Ω 24 kΩ 2 kΩ 330Ω 8.2 kΩ 0Ω CTS T1 U1 U2 U3 U4, U5 U9 トランス（1：1） MC10EL16 AD9751 AD9410 74LCX821 74AC86 1206 1206 1206 1206 1206 1206 1206 1206 1206 766163220G 22Ω ADT1-1WT SOIC8 LQFP48 LQFP80 SOIC24 SOIC14 1 1 1 1 2 1 *オプションのR23（50Ωの終端抵抗）は、ボードに実装されていません。 REV.0 19 Minicircuits AD9410 外形寸法 TDS11/2000/1000 サイズはインチと（mm）で示します。 80ピンPowerQuad 2（LQFP_ED） （SQ-80） 0.063 (1.60) MAX 0.030 (0.75) 0.024 (0.60) 0.018 (0.45) 0.630 (16.00) SQ 0.551 (14.00) SQ 80 61 実装面 80 61 60 1 60 0.120（3.04）×45℃の ミゾが4箇所にあります。 1 ピン1 0.413 (10.50) 0.394 (10.00) REF 0.374 (9.50) 底面図 上面図 （ピンは下部） ニッケル・プレート XX 平坦性 0.004 (0.10) MAX 20 41 21 40 0.006 (0.15) 0.002 (0.05) 0.008 (0.20) 0.004 (0.09) 0.0256 (0.65) BSC 0.057 (1.45) 0.055 (1.40) 0.053 (1.35) 。 7 。 0 0.015 (0.38) 0.013 (0.32) 0.009 (0.22) 20 41 40 21 0.413 (10.50) 0.394 (10.00) REF 0.374 (9.50) 寸法はミリメーター単位で管理しています。 特に指定のない限り、中心値は代表値です 注 PRINTED IN JAPAN AD9410は熱放散を助ける伝導性ヒート・スラグを使用して、工業用温度範囲の全域でデバイ スの高信頼動作を保証しています。このスラグは、パッケージの底面に露出しています。スラ グに接触するようなPCBパターンまたはバイアスは、パッケージの真下に配置しないことを推 奨します。ほとんどのアプリケーションでは不要なことですが、スラグをグラウンド・プレー ンに接触させると、デバイスの接合温度を下げるのに役立つので、高温環境では有益です。 このデータシートはエコマーク認定の再生紙を使用しています。 20 REV.0