12ビット、20/40/65MSPS 3V動作のA/Dコンバータ AD9235 特長 機能ブロック図 単電源＋3V動作（＋2.7∼＋3.6V） S/N比＝70dBc（ナイキスト周波数まで） SFDR＝90dBc（ナイキスト周波数まで） 低消費電力：65MSPSで300mW AVDD DRVDD VINA MDAC1 SHA VINB 帯域幅500MHzの差動入力 8ステージの 1.5ビット・パイプライン 4 リファレンスとサンプル／ホールド・アンプ（SHA）を内蔵 REFT DNL＝±0.4LSB REFB A/D 3 16 A/D 補正ロジック フレキシブルなアナログ入力：1∼2V p-p範囲 12 オフセット・バイナリまたは2の補数のデータ・フォーマット採 OTR 出力バッファ 用のクロック・デューティ・サイクル・スタビライザ D11 AD9235 D0 VREF アプリケーション 超音波装置 受信器のIFサンプリング：IS-95、CDMA-One、IMT-2000 クロック・ デューティ・サイクル・ スタビライザ SENSE リファレンス 選択 バッテリ駆動計装機器 モード選択 0.5V AGND CLOCK PDWN MODE DRGND ハンドヘルド・スコープメーター 低価格デジタル・オシロスコープ はオーバーフロー状態を表示しますが、この信号を最上位ビ 概要 ット （MSB） と組み合わせて使用すると、オーバーフローとアン AD9235は、3V単電源動作、12ビット、20/40/65MSPSのモノリ ダーフローを区別することができます。 シックA/Dコンバータ・ファミリーの製品です。このファミリーは、 AD9235は最新のCMOSプロセスで製造され、28ピン表面実 高性能なサンプル／ホールド・アンプ（SHA） とリファレンスを 内蔵しています。AD9235は、65MSPSのデータ・レートで12ビ 装プラスチック・パッケージで供給され、工業用温度範囲 （−40∼＋85℃）で仕様規定されています。 ット精度を提供する出力誤差補正ロジック内蔵のマルチステ ージ差動パイプライン・アーキテクチャを採用しており、全動作 温度範囲でノー・ミスコードを保証しています。 広い帯域幅と真の差動SHAの採用によって、AD9235はシング ルエンドを含むアプリケーションで、ユーザーが様々な入力範 囲とオフセットを選択できます。AD9235は、連続する複数のチ ャンネル間でフルスケール電圧レベルの切り替えを行う多重 化システムや、ナイキスト・レートを超える周波数で1つのチャ ンネル入力をサンプリングする用途に最適です。従来のA/Dコ ンバータに比べて省電力化と低価格化を実現したAD9235は、 通信、画像処理、医療用超音波アプリケーションに最適です。 全ての内部変換サイクルの制御には、シングルエンド・クロック 入力が使われます。デューティ・サイクル・スタビライザにより、 クロック・デューティ・サイクルの広範囲な変動を補償すると同 時に優れた性能を維持できます。デジタル出力データは自然2 進数すなわち2の補数フォーマットで表されます。範囲外信号 製品のハイライト 1. AD9235は3V単電源で動作し、デジタル出力ドライバが別電 源になっているため2.5Vと3.3Vのロジック・ファミリーの両方 に対応できます。 2. AD9235の消費電力は65MSPS動作でわずか300mWです。 3. 特許を取得したSHA入力は、最大200MHzまでの入力周波 数に対して優れた性能を維持し、シングルエンド／差動の 両動作に設定できます。 4. AD9235のピン配置は、10ビットの65MSPS A/Dコンバータ AD9214-65と同等です。したがって、65MSPSシステムの10 ビットから12ビットへのアップグレードが容易に行えます。 5. クロック・デューティ・サイクル・スタビライザは、広範なクロ ック・パルス幅で性能を維持します。 6. OTR出力ビットは、信号が選択中の入力範囲を超えたことを 表示します。 アナログ・デバイセズ社が提供する情報は正確で信頼できるものを期していますが、そ の情報の利用または利用したことにより引き起こされる第3者の特許または権利の侵害 に関して、当社はいっさいの責任を負いません。さらに、アナログ・デバイセズ社の特 許または特許の権利の使用を許諾するものでもありません。 REV.0 アナログ・デバイセズ株式会社 本 社／東京都港区海岸1-16-1 電話03 （5402）8400 〒105-6891 ニューピア竹芝サウスタワービル 大阪営業所／大阪市淀川区宮原3-5-36 電話06（6350）6868（代） 〒532-0003 新大阪第二森ビル AD9235―仕様 DC特性（特に指定のない限り、AVDD＝3V、DRVDD＝2.5V、最大サンプル・レート、2Vp-p差動入力、 1.0V内部リファレンス、TMIN∼TMAX） パラメータ 温度 テスト・ AD9235BRU-20 レベル Min Typ Max AD9235BRU-40 Min Typ Max AD9235BRU-65 Min Typ Max 単位 分解能 全範囲 VI 12 12 12 ビット 全範囲 全範囲 全範囲 全範囲 25℃ 全範囲 25℃ VI VI VI IV I IV I 12 温度ドリフト オフセット誤差 ゲイン誤差1 全範囲 全範囲 V V ±2 ±12 内部電圧 リファレンス 出力電圧誤差 （1Vモード） 負荷レギュレーション@ 1.0mA 出力電圧誤差 （0.5Vモード） 負荷レギュレーション@ 0.5mA 全範囲 全範囲 全範囲 全範囲 VI V V V ±5 0.8 ±2.5 0.1 入力換算ノイズ VREF＝0.5V VREF＝1.0V 25℃ 25℃ V V 0.54 0.27 0.54 0.27 0.54 0.27 LSB rms LSB rms アナログ入力 入力スパン、VREF＝0.5V 入力スパン、VREF＝1.0V 入力容量3 全範囲 全範囲 全範囲 IV IV V 1 2 7 1 2 7 1 2 7 V p-p V p-p pF リファレンス入力 抵抗 全範囲 V 7 7 7 kΩ 全範囲 全範囲 IV IV 全範囲 全範囲 全範囲 V V V 30 2 ±0.01 全範囲 全範囲 全範囲 V VI V 90 95 1.0 精度 ノー・ミスコード保証 オフセット誤差 ゲイン誤差1 微分非直線性（DNL）2 積分非直線性（INL）2 電源 電源電圧 AVDD DRVDD 電源電流 IAVDD2 IDRVDD2 PSRR 消費電力 DC入力4 サイン波入力2 スタンバイ消費電力5 12 ±0.30 ±0.30 ±0.35 ±0.35 ±0.45 ±0.40 2.7 2.25 3.0 3.0 ±1.20 ±2.40 ±0.65 12 ±0.50 ±0.50 ±0.35 ±0.35 ±0.50 ±0.40 ±0.80 ±1.20 ±2.50 ±0.75 ±0.50 ±0.50 ±0.40 ±0.35 ±.070 ±0.45 ±0.90 ±2 ±12 ±35 3.6 3.6 ±5 0.8 ±2.5 0.1 2.7 2.25 3.0 3.0 165 180 1.0 ±1.30 ±3 ±12 ±35 3.6 3.6 55 5 ±0.01 110 ±1.20 ±2.60 ±0.80 ±5 ±0.8 ±2.5 0.1 2.7 2.25 3.0 3.0 ppm/℃ ppm/℃ ±35 3.6 3.6 100 7 ±0.01 205 600 320 1.0 ビット %FSR %FSR LSB LSB LSB LSB mV mV mV mV V V mA mA %FSR 350 mW mW mW 注 1. 2. 3. 4. 5. ゲイン誤差とゲイン温度係数は、A/Dコンバータのみに基づきます（1.0V固定の外部リファレンスを使用） 。 最大クロック・レートfIN＝2.4MHz、フルスケール・サイン波、各出力ビットに約5pFの負荷を接続して測定。 入力容量とは、1本の差動入力ピンとAGNDとの間の実効容量を意味します。アナログ入力の等価回路については、図2を参照してください。 DC入力を使い最大クロック・レートで測定。 スタンバイ消費電力は、DC入力で、クロック・ピンを非アクティブ（AVDDまたはAGNDに接続）にして測定。 仕様は予告なく変更されることがあります。 2 REV.0 AD9235 デジタル特性 パラメータ 温度 テスト・ AD9235BRU-20 レベル Min Typ Max AD9235BRU-40 Min Typ Max AD9235BRU-65 Min Typ Max ロジック入力 ハイレベル入力電圧 ローレベル入力電圧 ハイレベル入力電流 ローレベル入力電流 入力容量 全範囲 全範囲 全範囲 全範囲 全範囲 IV IV IV IV V 2.0 2.0 2.0 全範囲 IV 3.29 3.29 3.29 V 全範囲 IV 3.25 3.25 3.25 V 全範囲 IV 0.2 0.2 0.2 V 全範囲 IV 0.05 0.05 0.05 V 全範囲 IV 2.49 2.49 2.49 V 全範囲 IV 2.45 2.45 2.45 V 全範囲 IV 0.2 0.2 0.2 V 全範囲 IV 0.05 0.05 0.05 V 0.8 ＋10 ＋10 −10 −10 0.8 ＋10 ＋10 −10 −10 2 0.8 ＋10 ＋10 −10 −10 2 2 単位 V V μA μA pF 1 ロジック出力 DRVDD＝3.3V ハイレベル出力電圧 （IOH＝50mA） ハイレベル出力電圧 （IOH＝0.5mA） ローレベル出力電圧 （IOL＝1.6mA） ローレベル出力電圧 （IOL＝50mA） DRVDD＝2.5V ハイレベル出力電圧 （IOH＝50mA） ハイレベル出力電圧 （IOH＝0.5mA） ローレベル出力電圧 （IOL＝1.6mA） ローレベル出力電圧 （IOL＝50mA） 注 1. 出力電圧レベルは、各出力に5pFの負荷を接続して測定。 仕様は予告なく変更されることがあります。 スイッチング特性 パラメータ 温度 テスト・ AD9235BRU-20 レベル Min Typ Max AD9235BRU-40 Min Typ Max AD9235BRU-65 Min Typ Max クロック入力パラメータ 最大変換レート 最小変換レート クロック周期 ハイレベルのクロック・パルス幅1 ローレベルのクロック・パルス幅1 全範囲 全範囲 全範囲 全範囲 全範囲 VI V V V V 40 65 データ出力パラメータ 出力遅延2（tOD） パイプライン遅延 （レイテンシ） アパーチャ遅延 アパーチャ不確定性 （ジッター） ウェイクアップ時間3 全範囲 全範囲 全範囲 全範囲 全範囲 V V V V V 3.5 7 1.0 0.5 2.5 3.5 7 1.0 0.5 2.5 3.5 7 1.0 0.5 2.5 ns 周期 ns ps rms ms 範囲外からの復帰時間 全範囲 V 1 1 2 周期 20 1 1 50.0 15.0 15.0 1 25.0 8.8 8.8 15.4 6.2 6.2 注 1. デューティ・サイクル・スタビライザをイネーブルにしたAD9235-65モデルの場合DCS機能は末尾-20と-40のモデルには適用できません。 2. 出力遅延は、各出力に5pFの負荷を接続して、クロック50%変化からデータ50%変化で測定。 3. ウェイクアップ時間はデカップリング・コンデンサの値に依存。typ値はREFTとREFBのコンデンサ0.1μFと10μFで表示。 仕様は予告なく変更されることがあります。 N N+1 N+2 N–1 N+8 N+3 アナログ入力 N+4 N+7 N+5 N+6 CLOCK データ出力 N–9 N–8 N–7 N–6 図1 REV.0 N–5 N–4 タイミング図 3 N–3 N–2 N–1 N t OD = 6.0ns MAX 2.0ns MIN 単位 MSPS MSPS ns ns ns AD9235 ―仕様 AC特性（特に指定のない限り、AVDD＝3V、DRVDD＝2.5V、最大サンプル・レート、2V p-p差動入力、 1.0V内部リファレンス、TMIN∼TMAX） 温度 テスト・ AD9235BRU-20 レベル Min Typ Max 25℃ 全範囲 25℃ 全範囲 25℃ 全範囲 25℃ 25℃ V IV I IV I IV I V 25℃ 全範囲 25℃ 全範囲 25℃ 全範囲 25℃ 25℃ V IV I IV I IV I V V IV I IV I IV I V −88.0 −86.0 −87.4 fINPUT＝100MHz 25℃ 全範囲 25℃ 全範囲 25℃ 全範囲 25℃ 25℃ 最悪高調波 （2次または3次） fINPUT＝9.7MHz fINPUT＝19.6MHz fINPUT＝32.5MHz 全範囲 全範囲 全範囲 IV IV IV −90.0 25℃ 全範囲 25℃ 全範囲 25℃ 全範囲 25℃ 25℃ V IV I IV I IV I V パラメータ S/N比 fINPUT＝2.4MHz fINPUT＝9.7MHz fINPUT＝19.6MHz fINPUT＝32.5MHz fINPUT＝100MHz S/N比および歪み fINPUT＝2.4MHz fINPUT＝9.7MHz fINPUT＝19.6MHz fINPUT＝32.5MHz fINPUT＝100MHz 合計高調波歪み fINPUT＝2.4MHz fINPUT＝9.7MHz fINPUT＝19.6MHz fINPUT＝32.5MHz スプリアスフリー・ダイナミックレンジ fINPUT＝2.4MHz fINPUT＝9.7MHz fINPUT＝19.6MHz fINPUT＝32.5MHz fINPUT＝100MHz 70.0 AD9235BRU-40 Min Typ Max 70.8 70.4 70.6 AD9235BRU-65 Min Typ Max 70.6 69.9 70.5 69.9 68.7 68.5 69.7 70.1 68.3 70.6 70.3 70.5 70.5 70.4 69.7 68.3 69.5 69.9 67.8 −89.0 −87.5 −79.0 −85.5 −86.0 −84.0 −79.0 −81.8 −82.0 −78.0 −82.5 −74.0 −80.0 −90.0 −80.0 −83.5 80.0 dBc dBc dBc dBc dBc dBc dBc dBc 70.2 70.3 68.3 68.9 dBc dBc dBc dBc dBc dBc dBc dBc 70.3 70.4 68.7 92.0 8.5 91.0 92.0 80.0 92.0 89.0 90.0 74.0 84.0 85.0 83.0 85.0 80.5 単位 −74.0 dBc dBc dBc dBc dBc dBc dBc dBc dBc dBc dBc dBc dBc dBc dBc dBc dBc dBc dBc 仕様は予告なく変更されることがあります。 4 REV.0 AD9235 絶対最大定格1 ピン名 電気的条件 AVDD DRVDD AGND AVDD デジタル出力 CLOCK、MODE VINA、VINB VREF SENSE REFB、REFT PDWN 基準 Min Max テスト・レベルの説明 I. 100%の出荷テストを実施。 単位 II. AGND DRGND DRGND DRVDD DRGND AGND AGND AGND AGND AGND AGND 環境条件2 動作温度 接合温度 ピン温度（10秒） 保管温度 −0.3 −0.3 −0.3 −3.9 −0.3 −0.3 −0.3 −0.3 −0.3 −0.3 −0.3 ＋3.9 ＋3.9 ＋0.3 ＋3.9 DRVDD＋0.3 AVDD＋0.3 AVDD＋0.3 AVDD＋0.3 AVDD＋0.3 AVDD＋0.3 AVDD＋0.3 V V V V V V V V V V V −40 ＋85 150 300 ＋150 ℃ ℃ ℃ ℃ −65 25℃で100%の出荷テストおよび指定温度でのサンプ ル・テストを実施。 III. サンプル・テストのみを実施。 IV. パラメータは、設計およびキャラクタライゼーショ ン・テストにより保証。 V. パラメータは、typ値のみ。 VI. 25℃で100%の出荷テストを実施し、さらに設計および キャラクタライゼーション・テストにより工業用温度 範囲を保証。軍用デバイスに対しては温度限界値で 100%の出荷テストを実施。 注 1. 絶対最大定格は独立に適用される限界値であり、この値を超えると、回路動作が損なわれま す。必ずしも機能的な動作を意味するものではありません。デバイスを長時間絶対最大定格 状態に置くとデバイスの信頼性に影響を与えます。 2. 28ピンTSSOPの熱抵抗（Typ値）； θJA ＝97.9℃/W； θJC ＝14℃/W。これらの値は、 EIA/JESD51-3に準拠して自然空冷で2層ボードを使って測定。 オーダー・ガイド モデル 温度範囲 パッケージ パッケージ・オプション AD9235BRU-20 AD9235BRU-40 AD9235BRU-65 AD9235-20PCB AD9235-40PCB AD9235-65PCB −40∼＋85℃ −40∼＋85℃ −40∼＋85℃ 28ピン薄型シュリンク・スモール・アウトライン（TSSOP） 28ピン薄型シュリンク・スモール・アウトライン（TSSOP） 28ピン薄型シュリンク・スモール・アウトライン（TSSOP） 評価ボード 評価ボード 評価ボード RU-28 RU-28 RU-28 注意 ESD（静電放電）の影響を受けやすいデバイスです。4000Vもの高圧の静電気が人体やテスト装置に容易に帯電し、 検知されることなく放電されることがあります。本製品には当社独自のESD保護回路を備えていますが、高エネル ギーの静電放電を受けたデバイスには回復不可能な損傷が発生することがあります。このため、性能低下や機能喪 失を回避するために、適切なESD予防措置をとるようお奨めします。 REV.0 5 WARNING! ESD SENSITIVE DEVICE AD9235 ピン機能の説明 ピン番号 記号 説明 1 2 OTR MODE 3 4 5 6 7、12 8、11 9 10 13 14 15∼22、25∼28 23 24 SENSE VREF REFB REFT AVDD AGND VINA VINB CLOCK PDWN D0（LSB）∼D11（MSB） DRGND DRVDD 範囲外を表示。 データ・フォーマットとクロック・デューティ・サイクル・スタビライザ（DCS） モードの選択。 リファレンスモードの選択。 リファレンス入力／出力。 差動リファレンス（負側）。 差動リファレンス（正側）。 アナログ電源。 アナログ・グラウンド。 アナログ入力ピン（＋）。 アナログ入力ピン（−）。 クロック入力ピン。 パワーダウン機能の選択（アクティブ・ハイ）。 データ出力ビット。 デジタル出力グラウンド。 デジタル出力ドライバ電源。最小0.1μFのコンデンサを使ってDRGNDからデカッ プリングする必要があります。0.1μFと10μFの並列接続によるデカップリングを 推奨します。 ピン配置 28 D11 (MSB) OTR 1 MODE 2 27 D10 SENSE 3 26 D9 VREF 4 25 D8 REFB 5 AD9235 24 DRVDD 23 DRGND 上面図 AVDD 7 （縮尺は異なります）22 D7 REFT 6 AGND 8 21 D6 VINA 9 20 D5 VINB 10 19 D4 AGND 11 18 D3 AVDD 12 17 D2 CLOCK 13 16 D1 PDWN 14 15 D0 (LSB) AVDD DRVDD D11–D0, OTR VINA, VINB 図2 アナログ入力の等価回路 図4 デジタル出力の等価回路 AVDD AVDD CLOCK, PDWN MODE 20kΩ 図3 MODE入力の等価回路 図5 6 デジタル入力の等価回路 REV.0 AD9235 仕様の定義 式N＝ （SINAD−1.76）/6.02を使うと、実効ビット数Nで表した性 積分非直線性（INL） INLは、 “負側のフルスケール” と“正側のフルスケール”を結ぶ 能を求めることができます。したがって、与えられた入力周波数 直線と実際のコード出力との誤差として定義されます。 測定値から直接計算することができます。 のサイン波入力に対するデバイスの実効ビット数は、SINADの “負側のフルスケール” として使用されるポイントは、最初のコー ド遷移より1/2 LSB下に存在します。 “正側のフルスケール”は、 最後のコード変化より1.5 LSB上のレベルに存在します。偏差は 合計高調波歪み（THD） THDとは、基本波から6次高調波成分までのrms値の合計の、 各コードの中央の位置と直線の間の距離として測定されます。 フルスケール入力信号のrms値に対する比をいい、パーセント値 またはdB値で表します。 微分非直線性（DNL、ノー・ミスコード） 理想的なA/Dコンバータでは、各コード遷移は1 LSBだけ離れ た位置で発生します。DNLとは、この理想値からの最大偏差を S/N比（SNR） SNRは、測定した入力信号rms値の、ナイキスト周波数より下の いいます。ノー・ミスコードで12ビット分解能を保証するとは、全 全スペクトル成分のrms値合計から6次までの高調波成分を除 動作範囲で4096コードすべてが出力されることを意味します。 いた分に対する比です。SNRは、dB値で表されます。 オフセット誤差 VINA＝VINBより1/2 LSB小さいアナログ値に対して、主要なキ スプリアスフリー・ダイナミックレンジ（SFDR） 入力信号のrms振幅値と規定帯域内のピーク・スプリアス信号 ャリー変化が発生します。ゼロ誤差は、そのポイントからの実際 との差をいい、dB値で表します。 の変化の差と定義されます。 クロック・パルス幅およびデューティ・サイクル ハイレベル・パルス幅は、定格性能を達成するために、クロッ ゲイン誤差 最初のコード変化は、負側フルスケールより1/2 LSB大きいアナ ク・パルスがロジック“1”状態を維持する必用がある最小時間 ログ値で発生します。最後の変化は、正側フルスケールより1.5 幅です。ローレベル・パルス幅は、クロック・パルスがローレベ LSB小さいアナログ値で発生します。ゲイン誤差は、最初と最 ル状態を維持する必用がある最小時間幅です。与えられたク 後のコード変化間の実際の差と、最初と最後のコード変化間の ロック・レートで、これらの仕様が許容クロック・デューティ・サイ 理想的な差との偏差を表します。 クルを決定します。 温度ドリフト ゼロ誤差とゲイン誤差の温度ドリフトは、初期値（25℃） からTMIN 最小変換レート 保証規定値より最小周波数のアナログ信号のS/N比が3dB低下 またはTMAXにおける値までの最大変化を規定します。 するクロック・レートをいいます。 電源変動除去 この仕様は、電源が最小規定値から最大規定値に変化したと 最大変換レート パラメータ・テストが実施されるクロック・レート。 きの、フルスケール値の最大変化を表します。 出力伝搬遅延 クロック・ロジックのスレショルドから全ビットが有効ロジック・レ アパーチャ・ジッター アパーチャ・ジッターは連続サンプルでのアパーチャ遅延の変動 ベルになるまでの遅延を表します。 であり、A/Dコンバータ入力でのノイズとして扱うことができます。 2周波SFDR いずれかの入力周波のrms値の、ピーク・スプリアス成分のrms アパーチャ遅延 アパーチャ遅延はサンプル／ホールド・アンプ（SHA）の性能を 値に対する比。ピーク・スプリアス成分は、IMD積である場合と 表し、クロック入力の立ち上がりエッジから入力信号が変換用 そうでない場合があります。dBc（信号レベルを小さくした場合 にホールドされるまでの時間として測定されます。 の劣化） またはdBFS（コンバータのフルスケールに換算）で表さ れることがあります。 信号対ノイズおよび歪み（S/N＋D、SINAD）比 S/（N＋D） は、測定した入力信号rms値の、ナイキスト周波数より 下の全スペクトル成分のrms値合計（DC以外の高調波を含む） 範囲外からの回復時間 範囲外からの回復時間とは、正側フルスケールの10%上から負 に対する比です。S/（N＋D）値はdB単位で表します。 側フルスケールの10%上までの変化の後、または負側フルスケ ールの10%下から正側フルスケールの10%下までの変化の後 に、A/Dコンバータがアナログ入力を再度取り込むために要す 実効ビット数（ENOB） サイン波に対して、SINADはビット数で表されます。 REV.0 る時間をいいます。 7 AD9235 ―代表的な性能特性 （特に指定のない限り、AVDD＝3.0V、DRVDD＝2.5V、DCSをイネーブルでfSAMPLE＝65MSPS、TA＝25℃、2V差動入力、 AIN＝−0.5dBFS、VREF＝1.0V） 0 100 SNR = 70.3dBc SINAD = 70.2dBc ENOB = 11.4 BITS THD = –86.3dBc SFDR = 89.9dBc –20 90 85 SNR/SFDR – dBc –40 dBFS SFDR (2V DIFF) 95 –60 –80 80 SNR (2V SE) 75 70 65 SNR (2V DIFF) 60 –100 55 –120 0.0 6.5 13.0 19.5 周波数―MHz 特性1 26.0 50 40 32.5 45 50 55 60 65 f CLOCK = MSPS 単周波8K FFT（fIN＝10MHz） 特性4 AD9235-65：単周波SNR/SFDR 対 fCLOCK （fIN＝ナイキスト周波数、32.5MHz） 100 0 SNR = 69.4dBc SINAD = 69.1dBc ENOB = 11.2 BITS THD = –81.0dBc SFDR = 83.8dBc 95 90 SNR/SFDR – dBc –20 –40 dBFS SFDR (2V SE) –60 –80 85 SFDR (2V DIFF) 80 SNR (2V SE) SNR (2V DIFF) 75 70 65 60 –100 SFDR (2V SE) 55 –120 65.0 71.5 78.0 84.5 50 20 91.0 25 30 単周波8K FFT（fIN＝70MHz） 特性2 0 特性5 AD9235-40：単周波SNR/SFDR 対 fCLOCK （fIN＝ナイキスト周波数、20MHz） SFDR (2V DIFF) 95 90 85 SNR/SFDR – dBc –40 dBFS 40 100 SNR = 68.5dBc SINAD = 66.5dBc ENOB = 10.8 BITS THD = –71.0dBc SFDR = 71.2dBc –20 35 f CLOCK = MSPS 周波数―MHz –60 –80 SFDR (2V SE) 80 75 SNR (2V SE) 70 65 SNR (2V DIFF) 60 –100 55 –120 97.5 104.0 110.5 117.0 123.5 50 130.0 0 周波数―MHz 特性3 5 10 15 20 f CLOCK = MSPS 単周波8K FFT、 （fIN＝100MHz） 特性6 AD9235-20：単周波SNR/SFDR 対 fCLOCKの関係 （fIN＝ナイキスト周波数、10MHz） 8 REV.0 AD9235 100 SFDR シングルエンド（dBFS） SFDR 差動（dBc） SNR 差動（dBFS） 70 SNR/SFDR – dBc SNR/SFDR – dB SFDR 90 90 80 95 SFDR 差動（dBFS） SNR 差動（dBc） 60 SFDR シングルエンド（dBc） SNR シングルエンド（dBc） 50 85 80 75 SNR 70 SNR 差動（dBc） 40 –30 65 –25 –20 –15 A IN – dBFS –10 –5 20 特性10 SNR/SFDR – dBc SNR/SFNR – dB AD9235-65：SNR/SFDRの周波数特性 90 SFDR シングルエンド (dBFS) SNR 差動 (dBFS) SNR シングルエンド (dBFS) 60 1000 SFDR SFDR 差動 (dBc) 70 100 95 SFDR 差動 (dBFS) 90 80 10 入力周波数―MHz 特性7 AD9235-65：単周波SNR/SFDR 対 AIN （fIN＝ナイキスト周波数、32.5MHz） 100 1 SFDR シングルエンド (dBc) SNR 差動 (dBc) 85 80 75 SNR 50 70 SNR シングルエンド (dBc) 40 –30 –25 –20 –15 –10 –5 65 0 10 1 AIN – dBFS 特性8 AD9235-40：単周波SNR/SFDR 対 AIN （fIN＝ナイキスト周波数、20MHz） 特性11 100 SFDR シングルエンド (dBFS) SFDR 差動 (dBc) 90 SFDR シングルエンド (dBc) SNR 差動 (dBFS) SNR/SFDR – dBc SNR/SFDR – dB AD9235-40：SNR/SFDRの周波数特性 SFDR 90 70 SNR シングルエンド (dBFS) 60 85 80 75 SNR 差動 (dBc) 50 SNR 70 40 –30 SNR シングルエンド (dBc) –25 –20 –15 –10 AIN – dBFS –5 65 0 1 特性12 特性9 AD9235-20：単周波SNR/SFDR 対 AIN （fIN＝ナイキスト周波数、10MHz） REV.0 1000 95 SFDR 差動 (dBFS) 80 100 入力周波数―MHz 9 10 100 入力周波数―MHz 1000 AD9235-20：SNR/SFDRの周波数特性 AD9235 0 95 SNR = 64.6dBFS SFDR = 81.6dBFS 2V SFDR 90 –20 1V SFDR SNR/SFDR – dBFS 85 振幅―dBFS –40 –60 –80 80 75 2V SNR 70 1V SNR –100 –120 32.5 特性13 65 39.0 45.5 52.0 周波数―MHz 58.5 60 –24 65.0 2周波8K FFT（fIN1＝45MHz、fIN2＝46MHz） –21 –18 –15 A IN – dBFS –12 –9 –6 特性16 2周波SNR/SFDR 対 AIN （fIN1＝45MHz、fIN2＝46MHz） 0 95 2V SFDR SNR = 64.3dBFS SFDR = 81.1dBFS 90 –20 1V SFDR SNR/SFDR – dBFS 85 振幅―dBFS –40 –60 –80 80 75 2V SNR 70 1V SNR –100 –120 65.0 特性14 65 71.5 78.0 84.5 周波数―MHz 91.0 60 –24 97.5 2周波8K FFT（fIN1＝69MHz、fIN2＝70MHz） –21 –18 –15 A IN – dBFS –12 –9 –6 特性17 2周波SNR/SFDR 対 AIN （fIN1＝69MHz、fIN2＝70MHz） 0 95 SNR = 62.5dBFS SFDR = 75.6dBFS 90 –20 2V SFDR 1V SFDR 85 SNR/SFDR – dBFS 振幅―dBFS –40 –60 –80 80 75 2V SNR 70 1V SNR –100 65 –120 130.0 特性15 136.5 143.0 149.5 周波数―MHz 156.0 60 –24 162.5 2周波8K FFT（fIN1＝144MHz、fIN2＝145MHz） –21 –18 –15 A IN – dBFS –12 –9 –6 特性18 2周波SNR/SFDR 対 AIN （fIN1＝144MHz、fIN2＝145MHz） 10 REV.0 AD9235 15 11.2 69 AD9235-20: 1V SINAD AD9235-40: 1V SINAD 10.7 66 AD9235-65: 1V SINAD ゲイン・ドリフト―ppm/℃ AD9235-65: 2V SINAD 11.7 実効ビット数―ENOB AD9235-40: 2V SINAD AD9235-20: 2V SINAD 72 SINAD – dBc 20 12.2 75 10 5 0 –5 –10 10.2 63 –15 60 0 10 特性19 20 30 40 サンプル・レート―MSPS 50 60 9.7 –20 –40 特性22 SINAD対 fCLOCK（fIN＝ナイキスト周波数） 90 0 –20 20 40 温度―℃ 60 80 A/Dゲインの温度特性（外部リファレンスを使用） 1.0 SFDR: DCR ON 0.8 80 0.6 SINAD: DCR ON 70 0.4 INL – LSB SINAD/SFDR – dBc SFDR: DCR OFF SINAD: DCR OFF 60 50 0.2 0.0 –0.2 –0.4 –0.6 40 –0.8 30 35 特性20 40 45 50 55 デューティ・サイクル―% 60 –1.0 65 0 SINAD/SFDR 対 クロック・デューティ・サイクル 85 1000 1500 特性23 90 2000 2500 コード 3000 3500 4000 3500 4000 INLの代表値 1.0 SFDR 2V DIFF 0.8 0.6 80 0.4 SFDR 1V DIFF 75 DNL – LSB SINAD/SFDR – dBc 500 SINAD 2V DIFF 70 65 0.0 –0.2 –0.4 SINAD 1V DIFF 60 0.2 –0.6 55 –0.8 50 –40 –30 –20 –10 特性21 REV.0 0 10 20 30 40 50 サンプル・レート―MSPS 60 70 –1.0 0 80 500 1000 1500 2000 2500 3000 コード SINAD/SFDRの温度特性（fIN＝32.5MHz） 特性24 11 DNLの代表値 AD9235 AD9235の応用 動作原理 AD9235のアーキテクチャは、フロントエンドのサンプル／ホールド・ア H T ンプ （SHA） と、これに続くパイプライン化されたスイッチド・コンデン サ型A/Dコンバータから構成されています。パイプライン化された 5pF T VINA CPAR A/Dコンバータは、初段の4ビット・ステージとそれに続く8個の1.5ビッ ト・ステージ、最終ステージの3ビット・フラッシュからなる4つの部分 T から構成されています。各ステージは、前ステージのフラッシュ誤差 5pF VINB を補正するために、十分オバーラップするようになっています。各ステ CPAR T ージからの量子化された出力は、デジタル補正ロジック内で結合さ れて最終の12ビットになります。このパイプライン・アーキテクチャでは、 H 初段ステージが新しい入力サンプルの処理中に、残りのステージは 前のサンプル値の処理を並行して行うことができます。サンプリング 図6 スイッチド・コンデンサ型SHAの入力 はクロックの立ち上がりエッジで行われます。 最終ステージ以外のパイプラインの各ステージは、スイッチド・コンデ ンサDACに接続された低分解能のフラッシュA/Dコンバータとステ 内部の差動リファレンス・バッファが、正と負のリファレンス ージ間残留アンプ （MDAC） により構成されています。この残留アン （REFTとREFB） を発生させ、これらがA/Dコアのスパンを決 プは、再生されたDAC出力とパイプライン内の次のステージに対す 定します。リファレンス・バッファの出力コモン・モードは電源 るフラッシュ入力の差を増幅します。各ステージ内で冗長な1ビット 電圧の1/2に設定され、REFT電圧、REFB電圧、スパンは次の を使って、フラッシュ誤差のデジタル補正を実現しています。最終ス ように決定されます。 テージはフラッシュA/Dコンバータのみで構成されています。 REFT＝1/2（AVDD＋VREF） 入力ステージには差動SHAがあり、このSHAは差動モードまたはシ REFB＝1/2（AVDD−VREF） ングルエンド・モードで、AC結合またはDC結合が可能です。出力 スパン＝2× （REFT−REFB）＝2×VREF 段のブロックでは、データの整列を行い、誤差補正を実行した後に、 データを出力バッファに渡します。出力バッファは別電源から駆動さ 上の式から明らかなように、REFT電圧とREFB電圧は電源電 れるため、出力電圧振幅の調整が可能です。パワーダウン時には、 圧の1/2に対して対称であり、定義により、入力スパンはVREF 出力バッファは高インピーダンス状態になります。 電圧値の2倍になります。 アナログ入力 AD9235のアナログ入力は差動スイッチング・コンデンサ型のSHA 90 であり、差動入力信号の処理で最適性能を持つようにデザインされ 85 –90 SFDR 2.5MHz 2V 差動 ています。このSHA入力では、広いコモン・モード範囲をサポートす –85 –80 80 ることができるため、図7に示すように優れた性能を維持することが SFDR 35MHz 2V 差動 依存の誤差が最小になるため、最適な性能を提供します。 図6に示すように、クロック信号を使って、SHAのサンプル・モードとホ 75 –75 SNR 2.5MHz 2V 差動 –70 70 SNR 35MHz 2V 差動 65 –65 THD – dBc SNR – dBc できます。電源電圧の1/2での入力コモン・モード電圧により、信号 ールド・モードを交互に切り替えます。SHAがサンプル・モードに切 り替わるときは、信号源がサンプル・コンデンサを充電して、クロッ 60 –60 ク・サイクルの1/2以内に整定する必要があります。各入力に直列に 55 –55 存在する小さい抵抗は、駆動源の出力ステージに必要とされるピー 50 0.0 ク過渡電流を抑えるのに役立ちます。また、小さいコンデンサを入 力間に接続して、動的充電電流を供給することもできます。この受 図7 動回路は、A/Dコンバータの入力でローパス・フィルタを構成するた 0.5 1.0 1.5 2.0 コモン・モード・レベル―V 2.5 –50 3.0 AD9235-65：SNR、THD 対 コモン・モード・レベル め、正確な値はアプリケーションに基づいて決定する必要がありま す。IFのアンダー・サンプリング・アプリケーションでは、この並列コンデ ンサはすべて除去する必要があります。信号源インピーダンスとこれ 内部リファレンスは固定値0.5Vまたは1.0Vにピン接続すること らのコンデンサの組み合わせにより、入力帯域幅が制限されます。 も、または内部リファレンス接続の節で説明する同じ範囲で調 最適な動的性能を得るためには、VINAとVINBを駆動する信号源 整することもできます。 インピーダンスが一致していて、コモン・モード整定誤差が対称にな 最大S/N比性能は、AD9235を最大入力スパンの2V p-pに設定 る必要があります。これらの誤差は、A/Dコンバータのコモン・モード したときに得られます。2V p-pモードから1V p-pモードに変更 除去比により削減できます。 すると、S/N比が3dB劣化します。 12 REV.0 AD9235 トランスを選択する際は、信号特性を考慮する必要があります。多 SHAは、選択されたリファレンスに対して許容される範囲内に信号 ピークを維持する信号源から駆動することができます。コモン・モー くのRFトランスは数MHz以下の周波数で飽和してしまうため、信 ド入力レベルの最小値と最大値は、次のように定義されます。 号電力が大きくなることによりコアの飽和も発生して、これが歪みの原 因になります。 VCMMIN＝VREF/2 シングルエンド入力構成 シングルエンド入力は、低価格アプリケーションで妥当な性能を提供 （AVDD＋VREF） /2 VCMMAX＝ このコモン・モード入力レベルの最小値により、グラウンド基準の入 できます。この構成では、大きな入力コモン・モード振幅によりSFDR 力をAD9235に入力することが可能になっています。 と歪みの性能が低下します。ただし、各入力の信号源インピーダン 最適性能は差動入力時に得られますが、シングルエンド信号源も スを一致させると、S/N比への影響をなくせます。図10に、代表的な VINAまたはVINBに入力できます。この構成では、一方の入力に シングルエンド入力構成を示します。 信号を接続し、他方の入力は、該当するリファレンスに接続すること により、電源電圧の1/2の値に設定します。例えば、VINAに2V p-p 10µ F の信号を入力し、VINBには1Vのリファレンスを入力できます。このよ 1kΩ うに設定すると、AD9235には2∼0Vで変化する信号を入力できます。 2V p-p シングルエンド構成では、歪み性能が差動構成に比べて大幅に低 49.9Ω 22Ω 0.1µ F 1kΩ 下します。ただし、入力周波数が低い程、および低速グレード・モデ AVDD VINA 10pF 1kΩ 22Ω 1kΩ 10pF AD9235 VINB ル （AD9235-40とAD9235-20） では、この影響は小さくなります。 10µ F 差動入力構成 前述のように、最適性能は差動入力構成でAD9235を駆動すると 図10 0.1µ F AGND シングルエンド入力構成 差動ドライバが優れた性能とA/Dコンバータに対するフレキシブルな クロック入力と考慮事項 一般に高速A/Dコンバータでは両クロック・エッジを使って様々な内部 インターフェースを提供します。AD8138の出力コモン・モード電圧は タイミング信号を発生させるため、クロック・デューティ・サイクルの変化 容易にAVDD/2に設定することができ、 ドライバは入力信号帯域制 に対して敏感です。動的な性能特性を維持するためには、一般にク 限機能を持つSallen Keyフィルタ回路として構成できます。 ロック・デューティ・サイクルの変化を5%以内に抑える必要があります。 きに得られます。ベースバンド・アプリケーションに対しては、AD8138 AD9235には、クロック・デューティ ・サイクル・スタビライザが内蔵されて おり、非サンプリング・エッジのタイミングを再生して、公称50%のデュ 1kΩ 499Ω 0.1µ F AVDD 50Ω 1kΩ ーティ・サイクルを持つ内部クロック信号を供給しています。この機能 により、AD9235の性能に悪影響を与えずに、広い範囲のデューテ VINA 523Ω ィ・サイクルを持つクロック入力を可能にしています。特性20に示すよ 10pF AD8138 AD9235 うに、ノイズと歪みの性能は、30%の範囲のデューティ・サイクルに対し 50Ω 1V p-p 49.9Ω 499Ω VINB 図8 てほぼ平坦です。 AGND 10pF 499Ω このデューティ・サイクル・スタビライザは、遅延ロック・ループ （DLL） を 使って非サンプリング・エッジを再生しています。そのため、サンプリン AD8138を使用した差動入力構成 グ周波数が変化すると、新しいレートにロックするためにDLLは約 2次ナイキスト領域およびそれ以上の入力周波数では、大部分のア 100クロック・サイクルを必要とします。 ンプの性能はAD9235の真の性能を得るためには不十分です。特 高速・高分解能のA/Dコンバータは、クロック入力の品質に敏感で に、70∼200MHzの範囲の周波数をサンプリングするIFアンダーサン す。与えられたフルスケール入力周波数 （fINPUT） での、アパーチャ・ジッ プリング・アプリケーションでは、不十分です。これらのアプリケーショ のみに起因するS/N比の低下は、次式を使って計算できます。 ター （tA） ンに対しては、図9に示す差動トランス・カップリングの入力構 S/N比の低下＝20×log10[1/2×π×fINPUT×tA] 成を推奨します。 この式では、アパーチャ・ジッター実効値tAは全ジッター源の二乗和 平方根を表しており、これにはクロック入力、アナログ入力信号、A/D 22Ω 2V p-p 10pF 49.9Ω アパーチャ・ジッター仕様値が含まれています。アンダーサンプリング・ AVDD アプリケーションは特にジッターに敏感です。 VINA アパーチャ・ジッターがAD9235のダイナミックレンジに影響を与える場 AD9235 合は、クロック入力をアナログ信号として扱う必要があります。クロッ 22Ω VINB 10pF 1kΩ 0.1µ F 図9 ク・ ドライバの電源はA/Dコンバータ出力ドライバの電源と分離して、ク AGND ロック信号がデジタル・ノイズから変調を受けないようにする必要があ ります。低ジッターの水晶制御発振器は最適なクロック源です。クロ 1kΩ ックが別のタイプの信号源 （ゲート、分周器、または他の方法） で発 生される場合は、最終段で元のクロックを使ってタイミングを再生する 差動トランスのカップリング構成 必要があります。 REV.0 13 AD9235 表I リファレンスSENSE動作 SENSE電圧 内部スイッチ位置 選択するモード VREF（V） 差動スパン（V p-p） AVDD VREF 0.2V∼VREF AGND∼0.2V N/A SENSE SENSE 内蔵分割器 外部リファレンス 内部固定リファレンス プログラマブルなリファレンス 内部固定リファレンス N/A 0.5 0.5×（1＋R2/R1） 1.0 2×外部リファレンス 1.0 2×VREF（図13参照） 2.0 消費電力とスタンバイ・モード 図11に示すように、AD9235の消費電力はサンプル・レートに比例し ルにすると、AD9235は通常の動作モードに戻ります。 ます。3種類のスピード・グレード間でデジタル消費電力はそれほど変 路をシャットダウンすることにより低消費電力を実現します。スタンバ スタンバイ・モードでは、リファレンス、リファレンス・バッファ、バイアス回 化しません。これは主にデジタル・ ドライバの電流と各出力ビットの負 イ・モードに入るとき、REFTとREFBに接続するデカップリング・コンデ 荷により、消費電力が決定されるためです。DRVDDの最大電流は ンサが放電し、通常動作に戻るときにこれらをプリチャージする必要 次のように計算されます。 があります。そのため、ウェイクアップ時間はスタンバイ・モードに留ま っていた時間に関係し、スタンバイ時間が短い程、ウェイクアップ時 IDRVDD＝VDRVDD×CLOAD×fCLOCK×N 間が短くなります。REFTとREFBに推奨値の0.1μFと10μFデカップ ここで、Nは出力ビット数で、AD9235の場合は12です。この最大電 リング・コンデンサを接続した場合、リファレンス・バッファ・デカップ 流は、各出力ビットが各クロック・サイクルでスイッチングしている状態 リング・コンデンサの放電には約1秒を要し、フル動作に戻るために での値であり、この状態はナイキスト周波数 （fCLOCK/2） のフルスケール は5msを要します。 方 形 波 が 入 力された場 合にのみ発 生します。実 用 的には、 DRVDD電流はスイッチングする出力ビット数の平均値を使って計算 デジタル出力 AD9235の出力ドライバは、DRVDDとインターフェース・ロジックのデジ され、この平均値はエンコード・レートとアナログ入力信号特性により 決定されます。 タル電源を一致させることにより、2.5Vまたは3.3Vのロジック・ファミリ ーとインターフェースするように設定できます。出力ドライバは、あらゆる ロジック・ファミリーを駆動するために十分な出力電流を提供するよう 325 に設計されています。ただし、大きな駆動電流は電源にグリッチを生 300 総消費電力―mW AD9235–65 275 じさせる傾向を持つため、コンバータ性能に影響を与えることがあり 250 ます。ADCにより大きな容量負荷または大きなファンアウトを駆動する 225 必要があるアプリケーションでは、外付けバッファまたはラッチが必 200 要となることがあります。 175 表IIに示すように、オフセット・バイナリまたは2の補数のデータ・フォー AD9235–40 150 マットを選択できます。 125 100 タイミング AD9235は、6クロック・サイクルのパイプライン遅延を持つラッチされた AD9235–20 75 50 0.0 図11 10 20 30 40 サンプル・レート―MSPS 50 データを出力します。データ出力は、クロック信号の立ち上がりエッジ 60 後の1伝搬遅延 （tOD） で有効になります。詳しいタイミング図について 総消費電力 対 サンプル・レートの関係（fIN＝10MHz） は図1を参照してください。 出力データ・ラインの長さと、それらに接続された負荷を最小にして AD9235-20スピード・グレードに対しては、デジタル消費電力は総消 AD9235内部での過渡電圧を抑える必要があります。これらの過渡 費電力の10%として表すことができます。デジタル消費電力は、出力 電圧はコンバータのダイナミック性能を低下させることがあります。 ドライバに接続される容量性負荷を抑えることにより、減らせます。図 AD9235の最小変換レート （typ値） は1MSPSです。1MSPSより低い 11に示すデータは、各出力ドライバに5pFの負荷を接続して取得した クロック・レートでは、ダイナミック性能が低下することがあります。 ものです。 消費電力を削減できるように、最適なバイアスが与えられています。 リファレンス AD9235は、安定した正確な0.5Vのリファレンスを内蔵しています。内 各スピード・グレードは低いサンプル・レートで基本的な電力を消費し 部／外部リファレンスを使ってAD9235に入力されるリファレンスを変 ますが、この電力はクロック周波数に比例して増加します。 えることにより、入力範囲を調整できます。A/Dコンバータの入力スパ PDWNピンをハイレベルにすると、AD9235はスタンバイ・モードになり ンは、リファレンスの変化に比例して変化します。 ます。この状態では、クロック入力とアナログ入力が静止しているとき 変成器を使って差動でA/Dを駆動する場合は、リファレンスを使って のA/Dコンバータの消費電力は1mW （typ値） です。スタンバイ時の出 センタータップをバイアスできます （コモン・モード電圧） 。 アナログ回路は、各スピード・グレードで優れた性能を提供し、かつ 力ドライバは高インピーダンス状態になります。PDWNピンをローレベ 14 REV.0 AD9235 内部リファレンスの接続 AD9235に内蔵されているコンパレータがSENSEピンの電位を 外部リファレンスによる動作 A/Dコンバータのゲイン精度または熱ドリフト特性を改善する 検出し、リファレンスを表Iに示す4つの状態に設定します。 ために、外部リファレンスの使用が必要となることがあります。 SENSEがグラウンド・レベルの場合、リファレンス・アンプ・ス 複数のA/Dコンバータが互に相手を監視する場合は、ゲイン不 イッチは内部抵抗分割器（図12） に接続され、VREFが1Vに設 一致誤差を許容レベルまで抑えるために、1つのリファレンス 定されます。SENSEピンをVREFスイッチに接続すると、リファ （内部／外部） を使う必要があります。ゲインとオフセットの温 レンス・アンプ出力はSENSEピンに接続され、ループを構成し 度ドリフトを削減するために、高精度の外部リファレンスを選 て0.5Vのリファレンスを出力します。抵抗分割器が図13のよう 択することもあります。図14に、1Vモードと0.5Vモードでの内 に接続された場合にも、スイッチはSENSEピンに接続されま 部リファレンスのドリフト特性（typ値） を示します。 す。この接続により、リファレンス・アンプは非反転モードにな り、VREF出力は次のように決定されます。 1.2 VREF＝0.5× （1＋R2/R1） 1.0 VREF = 1.0V VINB VREF 誤差―% VINA REFT 0.1µ F ADCコア 0.1µ F 10µ F 0.8 VREF = 0.5V 0.6 0.4 REFB 0.2 0.1µ F VREF 10µF 0.0 –40 –30 –20 –10 0.5V 0.1µ F 選択 ロジック 図14 0 10 20 30 温度―℃ 40 50 60 70 80 VREFドリフト（Typ値） SENSE SENSEピンをAVDDに接続すると、内部リファレンスがディス AD9235 エーブルにされて、外部リファレンスの使用が可能になります。 内部リファレンスのバッファは、外部リファレンスに対して7kΩ 図12 の等価負荷になります。内部バッファは、A/Dコンバータ・コア 内部リファレンスの構成 に対する正と負のフルスケール・リファレンス （REFTとREFB） の供給を続けています。入力スパンは常にリファレンスの2倍 すべてのリファレンス設定で、REFTとREFBがA/D変換コアを であるため、外部リファレンスは最大1Vに制限してください。 駆動し、入力スパンを決定します。A/Dの入力範囲は、内 ゲインのマッチングを改善するために複数のコンバータを 部／外部リファレンスに対して、常にリファレンスピンの電圧の AD9235の内部リファレンスから駆動する場合は、他のコンバ 2倍になります。 ータによるリファレンス負荷を考慮する必要があります。図15 に、内部リファレンスに対する負荷の影響を示します。 VINA VINB 0.05 REFT 0.1µ F ADCコア 0.1µ F 0.00 10 µF REFB 誤差―% VREF 10µF –0.05 0.1µ F 0.5V 0.1µ F 選択 ロジック 0.5Vでの誤差（%） –0.10 1Vでの誤差（%） –0.15 SENSE –0.20 AD9235 図13 REV.0 –0.25 0.0 プログラマブルなリファレンス設定 図13 15 0.5 1.0 1.5 負荷―mA 2.0 2.5 プログラマブルなリファレンス設定 3.0 AD9235 動作モードの選択 前述のように、AD9235はオフセット・バイナリ・フォーマ 意されています。各入力構成は、さまざまなジャンパ接続 ットまたは2の補数フォーマットでデータを出力できます。 図16に、AD9235のAC性能を評価するときに使う代表的な により選択できます（回路図参照） 。 クロック・デューティ・サイクル・スタビライザ（DCS） ベンチ特性評価の接続を示します。非常に低い位相ノイズ をイネーブル／ディスエーブルにする機能も備えています。 （1ps未満のrmsジッター）を持つ信号源を使って、コンバー MODEピンは、データ・フォーマットとDCS状態を制御す タの極限性能を得ることは、非常に重要です。仕様のノイ るマルチレベル入力です。入力スレショルド値と対応する ズ性能を得るためには、入力信号の適切なフィルタリング モード選択の概要を次に説明します。 により、高調波を除去し、入力での総合ノイズを小さくす ることも必要です。 表 II モード選択 最小のジッターとS/N比を必要とするアプリケーション（IF MODE ピンの電圧 データ・ フォーマット デューティ・サイクル・ スタビライザ アンダーサンプリング特性評価）ではAUXCLK入力を選択 AVDD 2/3AVDD 1/3AVDD AGND（デフォルト） 2の補数 2の補数 オフセット・バイナリ オフセット・バイナリ ディスエーブル イネーブル イネーブル ディスエーブル ット・サンプル・レートの4倍のクロック入力信号を入力で する必要があります。この入力を使うと、AD9235のターゲ きます。低ジッター、差動の4分周カウンタ、 MC100LVEL33Dを使うと、1×クロック出力を得られます。 このクロックはJP9を経由してクロック入力に戻されます。 例えば、260MHz信号（サイン波）は65MHzの信号になるま MODEピンは、内部で20kΩの抵抗を使ってAGNDにプルダ で分周されてA/Dのクロックになります。AUXCLKインタ ウンされています。 ーフェースではR1を除く必要があることに注意してくださ い。多くのRF信号ジェネレータは高い出力周波数で位相ノ 評価ボード AD9235評価ボードは、あらゆるモードと設定でA/Dコンバ イズが良くなり、かつサイン波出力信号のスルーレートは ータを動作させるために必要なすべてのサポート回路を提 ースで低ジッターが得られる場合があります。 供します。コンバータは、AD8138ドライバまたはトランス 回路図とレイアウトを以下に示します。これらはシステ を使って、差動／シングルエンドで駆動できます。DUTを ム・レベルで使用する適切な配線とグラウンド接続の技術 サポート回路から分離するために分離させた電源ピンが用 をデモンストレーションするものです。 等しい振幅の1倍信号の4倍であるため、このインターフェ 3V – REFIN 10MHz REFOUT HP8644、2V p-p 信号シンセサイザ HP8644、2V p-p クロック・シンセサイザ バンドパス・ フィルタ 3V + – 3V + – 3V + AVDD DUT GND GND DUT S4 AVDD DRVDD XFMR INPUT AD9235 評価ボード S1 CLOCK 図16 – + DVDD J1 データ・ キャプチャ および処理 評価ボードの接続 16 REV.0 REV.0 図17 評価ボードの回路図―DUT 17 TB1 TB1 AGND DVDDIN 6 4 5 DRVDDIN TB1 3 2 1 TB1 TB1 1 RP4 228 2 RP4 227 3 RP4 226 4 RP4 225 1 RP3 228 2 RP3 227 3 RP3 226 4 RP3 225 TB1 AVDDIN AGND DUTAVDDIN D4O D5O D6O D7O D0O D1O D2O D3O 25V C6 22UF 25V C48 22UF 25V C47 22UF 25V C58 22UF C59 C14 .1UF FBEAD 2 C53 .1UF FBEAD 2 C52 .1UF FBEAD 2 L4 1 L3 1 L2 1 L1 1 OTRO D8O D9O D10O D11O .1UF FBEAD 2 D4 D5 D6 D7 D0 D1 D2 D3 JP11 AVDD DUTDRVDD 5K R27 JP13 DUTAVDD OTR D8 D9 D10 D11 1K R17 1K R20 AVDD TP11 TP12 TP13 TP14 BLK BLK BLK BLK 1K R42 TP4 RED DVDD TP9 TP10 TP15 TP16 BLK BL K BLK BLK TP3 RED JP12 AVDD RED TP1 RED TP2 1 RP6 22 8 2 RP6 22 7 3 RP6 22 6 4 RP6 22 5 1 RP5 22 8 2 RP5 22 7 3 RP5 22 6 4 RP5 22 5 R4 10K R3 10K JP2 JP1 JP6 JP7 C21 10UF 10V .1UF C57 C32 .1UF 10V 10UF C20 C33 .1UF JP24 JP25 JP23 C23 10UF 10V DUTAVDD .1UF C35 C34 .1UF WHT TP5 C38 .1UF C22 10UF 10V JP22 C41 .001UF C50 .1UF SHEET 3 VINA VINB WHT TP17 C36 .1UF .001UF C39 DUTAVDD C1 10UF 10V C37 .1UF C40 .001UF OTR 1 7 D11 8 28 D10 3 27 D9 4 26 D8 14 25 D7 REFB 5 22 REFT D6 6 21 MODE U1 D5 2 20 D4 VINA 9 19 VINB D3 10 18 D2 AVSS1 11 17 D1 AVDD1 12 16 D0 DRVSS 23 15 DRVDD CLK 24 13 AD9235 AVDD2 AVSS2 SENSE VREF PDWN D4O D5O D6O D7O D8O D9O D10O D11O DUTCLK WHT TP6 DUTDRVDD OTRO D0O D1O D2O D3O AD9235 図18 1 18 2 49.9 R1 R19 JP9 .1UF C13 500 AVDD T2 3 2 1 CW R2 C24 .1UF 1 2 3 4 R18 C26 .1UF 74VHC04 2 500 5 74VHC04 U8 8 11 9 74VHC04 74VHC04 U8 10 4 74VHC04 U8 12 U8 R7 C28 10UF 10V R26 10K JP3 JP4 22 10K D2 D1 13 3 6 1N5712 74VHC04 U8 AVDD;14 AGND;7 AVDD U3デカップリング AVDD TP7 WHT U8 1 10K R15 90 R13 113 AVDD MC100LVEL33D 8 VCC NC 7 OUT U3 INA 6 REF INB 5 VEE INCOM 4 5 6 T1-1T R25 1N5712 1 CLOCK S1 R14 90 C27 .1UF 49.9 R11 AUXCLK R12 113 AVDD 2 S5 D0 D1 D2 D3 D4 D5 D6 D7 C10 .1UF 22 OTR D8 D9 D10 D11 2 3 4 5 6 7 8 9 1 19 U8デカップリング AVDD R9 DUTCLK AVDD A1 A2 A3 A4 A5 A6 A7 A8 G1 G2 A1 A2 A3 A4 A5 A6 A7 A8 G1 G2 C3 10UF 10V 2 3 4 5 6 7 8 9 1 19 DVDD C5 10UF 1 C4 10UF 1 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 18 17 16 15 14 13 12 11 20 VCC 10 GND 10V 2 .1UF 18 17 16 15 14 13 12 11 20 10 10V 2 .1UF U7 74VHC541 C11 GND U6 74VHC541 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 VCC C12 8 7 6 5 4 3 2 1 8 7 6 5 4 3 2 1 22 12 RP1 22 13 22 12 22 11 22 10 22 RP2 RP2 RP2 RP2 9 22 14 22 15 RP2 RP2 22 16 RP2 RP2 22 RP1 9 22 10 22 13 RP1 22 11 22 14 RP1 RP1 22 15 RP1 RP1 22 16 RP1 DACLK DOTR DD0 DD1 DD2 DD3 DD4 DD5 DD6 DD7 DD8 DD9 DD10 DD11 31 33 35 37 39 1 3 5 7 9 11 13 15 17 19 21 23 25 27 29 HEADER RIGHT ANGLE MALE NO EJECTORS J1 HDR40RAM 2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 AD9235 評価ボードの回路図―クロック入力と出力バッファ REV.0 REV.0 図19 19 S2 2 1 アンプ入力 評価ボードの回路図―アナログ入力 499 523 .1UF C18 2 1 A B JP8 C19 10UF 10V 1 2 R31 49.9 R35 R34 VCC 3 4 VO+ VOC VO- 2 VAL TP8 RED R36 499 499 C17 5 6 AD8138 VEE +IN U2 -IN 3 R37 VAL C69 .1UF C15 10UF 10V 1 2 C2 ALT VEE 8 1 AVDD R10 R6 1 C8 40 40 .1UF 2 S4 2 1 XFMR入力 R33 1K R32 1K AVDD S3 信号入力 C9 R24 49.9 R5 49.9 VAL VAL 0.33UF JP5 4 5 6 C45 C42 T1 T1-1T R41 1K R23 1K C7 3 2 1 .1UF AVDD R8 1K R16 1K AVDD C25 0.33UF C16 .1UF JP43 JP41 JP46 JP45 JP40 JP42 R22 R21 22 22 C43 15PF C44B C44 15PF VINB VINA AD9235 AD9235 DACLK DD0 DD1 DD2 DD3 DD4 DD5 DD6 DD7 DD8 DD9 DD10 DD11 1 2 3 4 5 6 7 8 9 10 11 12 13 14 MSB-DB11 DB10 DB19 DB8 DB7 DB6 DB5 U4 DB4 AD9762 DB3 DB2 DB1 DB0 NC1 NC2 CLOCK DVDD DCOM NC3 AVDD COMP2 IOUTA IOUTB ACOM COMP1 FSADJ REFIO REFLO SLEEP 28 27 26 25 24 23 22 21 20 19 18 17 16 15 DVDD C30 C31 .1UF .01UF C29 C46 .1UF .01UF S6 TP18 WHT C56 R29 .1UF C51 R30 2K C55 49.9 22PF .1UF R28 49.9 C49 .1UF 図20 C54 22PF 評価ボードの回路図―オプションのD/Aコンバータ 図21 評価ボードのレイアウト―表面 20 REV.0 AD9235 図22 図23 REV.0 評価ボードのレイアウト―裏面 評価ボードのレイアウト―グラウンド・プレーン 21 AD9235 図24 図25 評価ボードの電源プレーン 評価ボードのレイアウト―表面シルクスクリーン 22 REV.0 AD9235 図26 REV.0 評価ボード・レイアウト―裏面シルクスクリーン 23 AD9235 外形寸法 サイズはインチと（mm）で示します。 TDS08/2001/1000 28ピンTSSOP （RU-28） 0.386 (9.80) 0.378 (9.60) 28 15 0.177 (4.50) 0.169 (4.30) 0.256 (6.50) 0.246 (6.25) 1 14 ピン1 0.006 (0.15) 0.002 (0.05) 0.0256 (0.65) 0.0118 (0.30) BSC 0.0075 (0.19) 0.0079 (0.20) 0.0035 (0.090) 8° 0° 0.028 (0.70) 0.020 (0.50) PRINTED IN JAPAN 実装面 0.0433 (1.10) MAX このデータシートはエコマーク認定の再生紙を使用しています。 24 REV.0