105MSPS/125MSPS IFサンプリング 12ビットA/Dコンバータ AD9433 特長 機能ブロック図 IFサンプリング:最大350MHz ナイキスト周波数までのfINに対して105MSPSでS/N比＝67.5dB 105MSPS、fIN＝70MHzでSFDR＝83dBc 105MSPS、fIN＝150MHzでSFDR＝72dBc AD9433 VCC AIN 2Vピークtoピークのアナログ入力範囲オプション パイプ ライン ADC T/H 12 VDD 出力 ステージング D11–D0 12 クロック・デューティ・サイクル安定化回路を内蔵 リファレンス電圧とトラック／ホールドを内蔵 SFDR最適化回路を内蔵 ENCODE ENCODE DFS ENCODE タイミング REF SFDR 優れた直線性： DNL＝±0.25 LSB（Typ） INL＝±0.5 LSB（Typ） GND REF REF OUT IN フルパワー・アナログ帯域幅：750MHz 消費電力：125MSPSで1.35W（typ） 2の補数データ・フォーマットまたはオフセット・バイナリ・ データ・フォーマットが選択可能 5.0Vアナログ電源動作 2.5∼3.3VのTTL/CMOS出力 アプリケーション 携帯電話インフラストラクチャ通信システム 第3世代のシングルキャリア・レシーバ およびマルチキャリア・レシーバ IFサンプリング方式 広帯域キャリア周波数システム ポイントtoポイント無線 LMDS、ワイヤレス・ブロードバンド MMDS基地局ユニット ケーブル・リバース・パス 通信テスト装置 レーダー・システムおよび衛星の地上システム 概要 AD9433は、トラック／ホールド回路を内蔵する、使いやすい 設計のモノリシック12ビット・サンプリングA/Dコンバータで す｡このデバイスは最大125MSPSの変換レートで動作し、広帯 域で高周波のIFキャリア・システムで優れたダイナミック性能 を持つように最適化されています｡ このADCは、フル性能動作のために5Vアナログ電源と差動 ENCODEクロックを必要とします。多くのアプリケーションで、 外付けのリファレンス電圧またはドライバなしで動作します。 デジタル出力はTTL/CMOS互換であり、別々の出力電源ピン により3.3Vまたは2.5Vロジックとのインターフェースに対応 します｡ ユーザー選択が可能な独自の回路を内蔵し、スプリアスフリ ー・ダイナミックレンジ（SFDR）と、さまざまな入力信号周波 数に対するS/N＋歪み（SINAD）比性能との間の最適化を行い、 DC∼70MHz帯域で83dBcものSFDR性能を提供しています。 ENCODEクロックでは、差動入力またはシングル・エンド入力 に対応しており、PECL互換です。出力フォーマットはバイナ リまたは2の補数が選択可能で、オーバーレンジ（OR）信号が あります。 AD9433は最新のBiCMOSプロセスで製造され、52ピン・プラス チック・クワッド・フラットパックで供給され、工業用温度範 囲（−40∼＋85℃）で仕様規定されています。AD9433は AD9432とピン・コンパチブルです。 製品のハイライト 1. IFサンプリング AD9433は入力周波数350MHzまで優れたAC性能を維持してい ます。第3世代広帯域セルラーIFサンプリング・レシーバ向 けに最適です。 2. ピン・コンパチブル このADCは、12ビット80/105MSPSADCのAD9432と同じフッ トプリントとピン配置を持っています。 3. SFDR性能 ユーザー選択可能なオンチップ回路による最適化で、DC∼ 70MHzで85dBcものSFDR性能を得ています。 4. サンプリング・レート このADCは125MSPSで動作するため、LMDS/MMDSやケーブ ル・リバース・パスなどの現在の無線および有線ブロードバ ンド・アプリケーションに最適です。 注 1 用語“不揮発性メモリー”と“EEMEM”は同じ意味で使用しています。 2 用語“デジタル・ポテンショメータ”と“RDAC”は同じ意味で使用しています。 *特許申請中。 アナログ・デバイセズ社が提供する情報は正確で信頼できるものを期していますが、そ の情報の利用または利用したことにより引き起こされる第3者の特許または権利の侵害 に関して、当社はいっさいの責任を負いません。さらに、アナログ・デバイセズ社の特 許または特許の権利の使用を許諾するものでもありません。 REV.0 アナログ・デバイセズ株式会社 本 社／東京都港区海岸1-16-1 電話03 （5402）8200 〒105-6891 ニューピア竹芝サウスタワービル 大阪営業所／大阪市淀川区宮原3-5-36 電話06（6350）6868（代） 〒532-0003 新大阪第二森ビル AD9433−仕様 DC特性（特に指定のない限り、VDD＝3.3V、VCC＝5V、内部リファレンス使用、差動ENCODE入力） パラメータ 分解能 精度 ノー・ミスコード オフセット誤差 ゲイン誤差1 微分非直線性（DNL）2 積分非直線性（INL）2 熱ドリフト オフセット誤差 ゲイン誤差1 リファレンス リファレンス電圧 内部リファレンス電圧（VREFOUT） 出力電流（VREFOUT） 入力電流（VREFIN） アナログ入力 差動入力電圧範囲 （AIN、AIN） コモン・モード電圧 入力抵抗 入力容量 フルパワー・アナログ帯域幅 電源 VCC VDD 消費電力3 電源除去比（PSRR） IVCC2 IVDD2 ENCODE入力 内部コモン・モード・バイアス 差動入力（ENC−ENC） 入力電圧範囲 入力コモン・モード範囲 入力抵抗 入力容量 デジタル入力 入力ハイレベル電圧 入力ローレベル電圧 入力ハイレベル電流（VIN＝5V） 入力ローレベル電流（VIN＝0V） デジタル出力 ロジック“1”電圧 ロジック“0”電圧 出力コーディング 温度 テスト・ レベル AD9433BSQ-105 Min Typ Max AD9433BSQ-125 Min Typ Max 12 全範囲 全範囲 25℃ 25℃ 全範囲 25℃ 全範囲 VI VI I I VI I VI 全範囲 全範囲 全範囲 V V V 全範囲 全範囲 全範囲 I V IV 全範囲 V 全範囲 全範囲 全範囲 全範囲 V VI V V 全範囲 全範囲 全範囲 25℃ 全範囲 全範囲 IV IV VI I VI VI 全範囲 全範囲 全範囲 全範囲 全範囲 25℃ V V IV IV VI V 全範囲 全範囲 全範囲 全範囲 I I V V 2.0 全範囲 全範囲 VI VI VDD−0.05 −5 −7 −0.75 −1 −1.0 −1.3 保証 0 ±1 ±0.25 ±0.5 12 ＋5 ＋3 ＋0.75 ＋1 ＋1.0 ＋1.3 −5 −7 −0.75 −1 −1.0 −1.3 −50 −125 ±80 2.4 2.5 100 保証 0 ±1 ±0.3 ±0.5 2.4 2.5 100 50 4.0 3 4 750 4.75 2.7 5.0 1275 ±3 255 12.5 4 2 5.25 3.3 1425 4.75 2.7 4.0 3 4 750 5.0 1350 ±3 270 16 285 14 2.6 −0.5 2.0 6 3 4 5.25 3.3 1500 300 18 VCC＋0.05 4.25 6 3 2.0 0.8 50 50 V μA μA V 3.75 500 VCC＋0.05 4.25 mV %FS LSB LSB LSB LSB ppm/℃ ppm/℃ ppm/℃ 2.0 3.75 500 −0.5 2.0 ＋5 ＋3 ＋0.75 ＋1 ＋1.0 ＋1.3 50 2.0 2 ビット −50 −125 ±80 2.6 単位 0.8 50 50 VDD−0.05 0.05 0.05 2の補数またはオフセット・バイナリ V kΩ pF MHz V V mW mV/V mA mA V mV V V kΩ pF V V μA μA V V 注 1 ゲイン誤差とゲイン温度係数はADCのみに基づきます（固定2.5Vの外部リファレンスおよび2Vのピークtoピーク差動アナログ入力を使用） 。 2 DNLとINLの仕様に対しては、SFDRをディスエーブル（SFDR＝GND） 。 3 消費電力は、定格ENCODEとDCアナログ入力で測定（出力はスタティック、IVDD＝0）。IVCCとIVDDは−0.5dBFSの10.3MHzアナログ入力を使って測定。 仕様は予告なく変更されることがあります。 2 REV.0 AD9433 AC特性（特に指定のない限り、VDD＝3.3V、VCC＝5V、差動ENCODE入力） パラメータ ダイナミック性能* S/N比（SNR） （高調波なし） fIN＝10.3MHz fIN＝49MHz fIN＝70MHz fIN＝150MHz fIN＝250MHz S/N＋歪み（SINAD） （高調波あり） fIN＝10.3MHz fIN＝49MHz fIN＝70MHz fIN＝150MHz fIN＝250MHz 有効ビット数 fIN＝10.3MHz fIN＝49MHz fIN＝70MHz fIN＝150MHz fIN＝250MHz 2次および3次高調波歪み fIN＝10.3MHz fIN＝49MHz fIN＝70MHz fIN＝150MHz fIN＝250MHz その他の高調波またはスプリアスのワースト・ケース （2次および3次高調波以外） fIN＝10.3MHz fIN＝49MHz fIN＝70MHz fIN＝150MHz fIN＝250MHz 2周波間相互変調歪み（IMD 3） fIN1＝49.3MHz、fIN2＝50.3MHz fIN1＝150MHz、fIN2＝151MHz 温度 テスト・ レベル AD9433BSQ-105 Min Typ Max AD9433BSQ-125 Min Typ Max 25℃ 25℃ 25℃ 25℃ 25℃ I I V V V 66.5 65.5 68.0 67.5 67.0 65.4 63.7 66.0 64.0 67.7 66.0 65.4 62.0 60.0 dB dB dB dB dB 25℃ 25℃ 25℃ 25℃ 25℃ I I V V V 66.0 64.0 68.0 67.5 66.9 64.0 61.2 65.0 63.5 67.0 65.5 64.5 61.5 57.7 dB dB dB dB dB 25℃ 25℃ 25℃ 25℃ 25℃ I I V V V 10.9 10.7 10.6 10.0 9.4 ビット数 ビット数 ビット数 ビット数 ビット数 25℃ 25℃ 25℃ 25℃ 25℃ I I V V V −78 −73 −85 −80 −83 −72 −67 −76 −72 −85 −76 −78 −67 −65 dBc dBc dBc dBc dBc 25℃ 25℃ 25℃ 25℃ 25℃ I I V V V −88 −82 −92 −89 −87 −87 −85 −84 −82 −90 −87 −85 −84 −76 dBc dBc dBc dBc dBc 25℃ 25℃ V V −90 −76 dBc dBc 11.1 11.0 10.9 10.4 9.9 −92 −80 単位 *S/N比／高調波は、2Vのフルスケール入力範囲を基準とする−0.5dBFSのアナログ入力電圧に基づきます。高調波はSFDRアクティブ（SFDR＝＋5V）で仕様を規定。SNR/SINADはSFDRをディスエーブル にして仕様を規定（SFDR＝グラウンド） 。 仕様は予告なく変更されることがあります。 スイッチング特性（特に指定のない限り、VDD＝3.3V、VCC＝5V、差動ENCODE入力） パラメータ 温度 テスト・ レベル AD9433BSQ-105 Min Typ Max AD9433BSQ-125 Min Typ Max ENCODEレート Encodeパルス幅ハイレベル（tEH） Encodeパルス幅ローレベル（tEL） アパーチャ遅延（tA） アパーチャ不確定性（ジッター）1 出力有効時間（tV）2 出力伝搬遅延（tPD）2 出力立ち上がり時間（tR） 出力立ち下がり時間（tF） オーバーレンジからの回復時間 過渡応答時間 レイテンシ 全範囲 全範囲 全範囲 25℃ 25℃ 全範囲 全範囲 全範囲 全範囲 25℃ 25℃ 全範囲 IV IV IV V V VI VI V V V V IV 10 2.9 2.9 10 2.4 2.4 105 2.1 0.25 4.0 4.0 2.1 1.9 2 2 10 2.5 2.5 5.5 125 2.1 0.25 4.0 4.0 2.1 1.9 2 2 10 5.5 単位 MSPS ns ns ns ps rms ns ns ns ns ns ns サイクル数 注 1 アパーチャ不確定性には、AD9433、クリスタル・オシレータ・クロック・リファレンス、ENCODE駆動回路の影響も含まれます。 2 tVとtPDは、ENCODE入力のデジタル出力振幅50%/50%レベル変化点で測定。テスト時のデジタル出力負荷は、10pFのAC負荷または50μAのDC電流を超えません。立ち上がり時間と立ち下がり時間は、 10∼90%までで測定。 仕様は予告なく変更されることがあります。 REV.0 3 AD9433 絶対最大定格* パラメータ 電気的特性 VDD電圧 VCC電圧 アナログ入力電圧 デジタル入力電圧 デジタル出力電流. 環境特性 動作温度 範囲（周囲） 最大接合 温度 保管温度 範囲（周囲） Min Max 単位 −0.5 −0.5 −0.5 −0.5 ＋6.0 ＋6.0 VCC＋0.5 VCC＋0.5 20 V V V V mA ＋85 ℃ ＋150 ℃ ＋125 ℃ −40 −65 熱特性 熱抵抗 52ピンPowerQuad® LQFP_ED θJA＝25℃/W、ハンダ付けヒートシンク、自然空冷 θJA＝33℃/W、ハンダ付けなしのヒートシンク、自然空冷 θJC＝2℃/W、パッケージの底（ヒートシンク） 4層のJEDECボードの水平配置に対してシミュレーションした代表的性能。ス・マップを示します。 テスト・レベルの説明 テスト・レベル I 100%の出荷テストを実施。 II 25℃で100%の出荷テスト、さらに設計および仕様温度 でのキャラクタライゼーションにより保証。 III サンプル・テストのみを実施。 IV パラメータは、デザインおよびキャラクタライゼーショ ン・テストにより保証。 V パラメータは、typ値の場合。 VI 25℃で100%の出荷テスト、さらに設計および工業用温 度範囲でのキャラクタライゼーションにより保証。 *上記の絶対最大定格を超えるストレスを加えるとデバイスに恒久的な損傷を与えることがあり ます。この規定はストレス定格の規定のみを目的とするものであり、この仕様の動作の節に記載 する規定値以上でのデバイス動作を定めたものではありません。デバイスを長時間絶対最大定格 状態に置くとデバイスの信頼性に影響を与えます。 オーダー・ガイド モデル 温度範囲 AD9433BSQ-105 AD9433BSQ-125 AD9433/PCB −40∼＋85℃（周囲） −40∼＋85℃（周囲） 25℃ パッケージ パッケージ・オプション 52ピン・プラスチック熱強化型クワッド・フラットパック 52ピン・プラスチック熱強化型クワッド・フラットパック AD9433BSQ-125を使用した評価ボード （AD9433BSQ-105の評価にも対応） 注意 ESD（静電放電）の影響を受けやすいデバイスです。4000Vもの高圧の静電気が人体やテスト装置に容易に帯電し、 検知されることなく放電されることがあります。本製品には当社独自のESD保護回路を備えていますが、高エネル ギーの静電放電を受けたデバイスには回復不可能な損傷が発生することがあります。このため、性能低下や機能喪 失を回避するために、適切なESD予防措置をとるようお奨めします。 SQ-52 SQ-52 WARNING! ESD SENSITIVE DEVICE PowerQuadは、AMkor Technology, Inc.の登録商標です。 4 REV.0 AD9433 ピン機能の説明 ピン番号 記号 機能 1、3、4、9、11、33、34、35、38、 39、40、43、48、51 2、5、6、10、36、37、44、47、52 7 8 GND アナログ・グラウンド VCC ENCODE ENCODE 14 15∼20、25∼30 13、22、23、32 12、21、24、31 41 OR D11∼D0 VDD DGND DFS 42 SFDR MODE 45 46 49 50 VREFIN VREFOUT AIN AIN アナログ電源（5V） ADCの反転ENCODEクロック ADCの非反転ENCODEクロック（ADCのサンプリングはENCODEの立ち上がり エッジで実施） 出力範囲外（オーバーレンジ） デジタル出力 デジタル出力電源（3V） デジタル出力グラウンド データ・フォーマットの選択。ローレベル＝2の補数、ハイレベル＝バイナリ； 開放でローレベル 当社独自の回路をイネーブルにするCMOSコントロール・ピン（SFDR MODE＝ 1）。この回路はAD9433のスプリアス・フリーダイナミックレンジ（SFDR）性 能を改善します。この機能は、ADC伝達関数の非直線性から生じるディスクリ ート・スプリアス周波数成分により、システムのダイナミックレンジが制限さ れているアプリケーションで役立ちます。SFDR MODE＝0のときはノーマル動 作；開放でローレベル。 ADCに対するリファレンス入力（2.5V typ） 内部リファレンス出力（2.5V typ）； 0.1μFでグラウンドにバイパス アナログ非反転入力 アナログ反転入力 GND DFS SFDR MODE VCC GND VREFIN VCC VREFOUT GND AIN AIN VCC GND ピン配置 52 51 50 49 48 47 46 45 44 43 42 41 40 GND 1 ピン1 目印 VCC 2 GND 38 GND GND 3 37 VCC GND 4 36 VCC VCC 5 35 GND AD9433BSQ 34 GND 上面図 （縮尺は異なります） 33 GND VCC 6 ENCODE 7 ENCODE 8 32 VDD GND 9 31 DGND VCC 10 GND 11 30 D0 (LSB) 29 D1 DGND 12 28 D2 VDD 13 27 D3 5 D4 D5 DGND VDD VDD DGND D6 D7 D8 D9 D10 OR (MSB) D11 14 15 16 17 18 19 20 21 22 23 24 25 26 REV.0 39 AD9433 位で表した基準直線からの、伝達関数の乖離をいいます。 仕様の定義 アナログ帯域幅 基本周波数（FFT解析により決定）の電力スペクトルが3dB 低下するアナログ入力周波数。 最小変換レート 保証規定値より最小周波数のアナログ信号のS/N比が3dB低 下するENCODEレートをいいます。 アパーチャ遅延 ENCODEコマンドの立ち上がりエッジの50%ポイントと、 アナログ入力がサンプルされるタイミングとの間の遅延。 最大変換レート パラメータ・テストが実施されるENCODEレート。 出力伝搬遅延 差動のENCODEとENCODEの交叉点と、全出力データ・ビ ットが有効ロジック・レベルになるタイミングとの間の遅 延をいいます。 アパーチャ不確定性（ジッター） アパーチャ遅延のサンプル間における変化。 差動アナログ入力抵抗、差動アナログ入力容量、差動アナ ログ入力インピーダンス 各アナログ入力ポートで測定される実インピーダンスと複 合インピーダンス。抵抗は静的に測定。容量および差動入 力インピーダンスはネットワーク・アナライザを使って測 定。 ノイズ（ADC内の任意の範囲） VNOISE = 電源変動除去比 入力オフセット電圧変化の電源電圧変動に対する比をいい ます。 微分非直線性 理論1 LSBステップと実際のコード幅との差。 S/N＋歪み（SINAD） rms信号振幅値（フルスケールの下1dBに設定）の、DC以外 の全高調波成分スペクトルの和のrms値に対する比をいいま す。 有効ビット数 有効ビット数（ENOB）は次式を使って測定されたS/N比か ら計算できます。 ENOB = FS dBm −SNR dBc−Signal dBFS 10 ここで、Zは入力インピーダンス、FSは注目周波数に対する デバイスのフルスケール、S/N比は特定の入力レベルに対す る値、信号はdBで表したフルスケールより小さいADC内の 信号レベルです。この値には、熱ノイズと量子化ノイズが 含まれます。 差動アナログ入力電圧範囲 コンバータに入力したときにフルスケール応答を発生する ピークtoピーク差動電圧。ピーク差動電圧は、あるピンの 電圧から、そのピンと180度位相がずれている他のピンの電 圧を減算することにより求められます。ピークtoピーク差 動は、ピーク値を測定し、さらに入力位相を180度回転して ピーク値を再度測定して、その両ピーク値の差から求める ことができます。 SNR MEASURED − 1. 7 6 dB + 20 log Z ×0.001× 10 S/N比（SNR、高調波なし） rms信号振幅値（フルスケールの下1dBに設定）の、DCおよ び5次までの高調波を除く全高調波成分スペクトルの和の rms値に対する比をいいます。 フルスケール振幅 入力振幅 6 .0 2 ENCODEパルス幅／デューティ・サイクル ハイレベル・パルス幅は、定格性能を達成するために、 ENCODEパルスがロジック“1”状態を維持する必用がある 最小時間幅です。ローレベル・パルス幅は、ENCODEパル スがローレベル状態を維持する必用がある最小時間幅です。 tENCHの変化よるタイミング変化の説明を参照してください。 与えられたクロック・レートに対して、これらの仕様は許 容できるENCODEのデューティ・サイクルを定めます。 スプリアスフリー・ダイナミックレンジ（SFDR） ピーク高調波成分のrms値に対する、信号振幅rms値の比を いいます。ピーク・スプリアス成分は、ある高調波である 場合とそうでない場合があります。dBc（信号レベルを小さ くした場合の劣化）またはdBFS（コンバータのフルスケー ルに換算）で表されることがあります。 フルスケール入力電力 dBmで表し、次式で計算します。 2周波間相互変調歪み除去比 いずれかの入力周波（f1、f2）rms値の、最悪3次相互変調積 rms値に対する比。DBcで表します。変調積は、2f 1 −f 2 と 2f2−f1に発生します。 PowerFull Scale ＝10 log V 2 FullScale rms Z 0 . 001 2周波SFDR いずれかの入力周波（f1, f2）のrms値の、ピーク・スプリア ス成分のrms値に対する比。ピーク・スプリアス成分は、 IMD積である場合とそうでない場合があります。dBc（信号 レベルを小さくした場合の劣化）またはdBFS（コンバータ のフルスケールに換算）で表されることがあります。 ゲイン ゲイン誤差は、ADCフルスケール入力電圧範囲の理論値と 実測値の差を表します。 高調波歪み 1つの高調波成分（2次、3次など）のrms値に対する、基本 波信号振幅rms値の比でdBcで表します。 その他の最悪スプリアス 2次および3次高調波を除く最悪高調波成分のrms値に対す る、信号振幅rms値の比でdBcで表します。 積分非直線性 最小二乗近似による“最適直線”を使って、1 LSB以下の単 6 REV.0 AD9433 サンプル N サンプル N+10 サンプル N+9 サンプル N –1 AIN サンプル N+1 サンプル N+8 tA tEH tEL 1/f S ENCODE ENCODE tPD D11–D0 データ N–11 データ N–9 データ N–10 図1 データ N–2 データ N –1 tV データ N データ N+1 AD9433のタイミング図 VDD VCC VCC 3.75kΩ 3.75kΩ AIN DX VREFOUT AIN 15kΩ 15kΩ 図2 デジタル出力 図3 アナログ入力 図4 VCC VCC 8kΩ 8kΩ ENCODE ENCODE 24kΩ 図5 REV.0 VREFIN 24kΩ ENCODE入力 図6 7 リファレンス入力 リファレンス出力 AD9433−代表的な性能特性 –95 0 SNR = 67.5dB SFDR = 85.0dBFS –10 –90 –20 –30 その他のワースト –85 –40 –80 –60 dBc dB –50 –70 3次高調波 –75 –80 –70 –90 2次高調波 –100 –65 –110 0 13.1 特性1 26.3 周波数―MHz 39.4 –60 52.5 特性4 FFT：fS＝105MSPS、fIN＝49.3MHz、 差動AIN @−0.5dBFS、SFDRをイネーブル 0 SNR = 68.0dB SFDR = 80.0dBFS –10 –20 200 250 高調波（2次、3次、その他のワースト）対AIN周波数 AIN@−0.5dBFS、fS＝105MSPS、SFDRをイネーブル 68 11.1 67 10.9 10.8 66 –30 SNR SNR/SINAD – dB –40 –50 dB 100 150 AIN – MHz 50 0 –60 –70 –80 –90 –100 10.6 65 SINAD 64 10.4 63 10.3 62 10.1 61 9.9 ENOB―ビット –120 –110 –120 60 0 特性2 13.1 26.3 周波数―MHz 39.4 52.5 FFT：fS＝105MSPS、fIN＝49.3MHz、 差動AIN @−0.5dBFS、SFDRをディスエーブル 50 特性5 S/N比対AIN周波数差動AIN @−0.5dBFS、 105MSPS、SFDRをディスエーブル 100 150 AIN – Hz SNR = 67.7dB SFDR = 76.0dBFS 95 250 3次高調波 dBc –20 90 –30 SNR/SINAD – dB –40 –50 dB 200 100 0 –10 –60 –70 –80 85 2次高調波 dBc 80 75 SNR 70 –90 –100 65 –110 –120 9.8 300 0 SINAD 0 特性3 15.6 31.2 周波数―MHz 46.8 60 10 62.5 FFT：fS＝125MSPS、fIN＝49.3MHz、 差動AIN @−0.5dBFS、SFDRをイネーブル 30 特性6 8 50 70 90 ENCODE – MSPS 110 140 SNR/SINADおよび高調波歪み 対 ENCODE周波数差動AIN @−0.5dBFS REV.0 AD9433 IMD3 = 92dBFS –20 –30 11.3 67 10.9 10.6 65 SNR/SINAD – dB –40 –50 dB 69 –60 –70 –80 –90 –100 SINAD SNR 63 10.3 61 9.9 59 9.6 57 9.3 ENOB―ビット 0 –10 –110 –120 0 特性7 7.5 15.0 22.5 30.0 周波数―MHz 37.5 45.0 55 52.5 FFT：fS＝105MSPS、fIN＝49.3MHzおよび50.3MHz、 差動AIN @−7dBFS（各周波）、SFDRをイネーブル 特性10 110 80.3 AIN – MHz 170.3 250.3 8.9 S/N比およびSINAD 対 AIN周波数 差動AIN@−0.50dBFS、fS＝125MSPS、SFDRをイネーブル 100 100 90 SFDR dBc 90 3次高調波 80 2次高調波 80 70 70 SNR 60 60 SNR dBFS SFDR dBFS 50 dB SFDR – dB 49.3 10.3 50 40 40 30 30 20 90dBFS リファレンス 10 0 –90 –80 –70 –60 f S = 105MSPS fIN = 49.3MHz 差動AIN、SFDRを イネーブル –50 –40 –30 AINレベル−dBFS –20 –10 20 10 0 3.5 0 SNRおよびSFDR 対 AINレベル、fS＝105MSPS、 fIN＝49.3MHz、差動AIN、SFDRをイネーブル 特性8 特性11 110 3.6 3.7 3.8 3.9 4.0 4.1 4.2 AINコモン・モード電圧―V 4.3 4.4 4.5 ダイナミック性能 対 AINコモン・モード電圧差動 AIN@−0.5dBFS、fIN＝49.3MHz、fS＝105MSPS 69 68 100 67 66 SNR – dB 3次IMD―dB 90 80 70 –40℃ 65 64 +25℃ 63 62 60 +85℃ 61 50 –90 特性9 REV.0 –80 –70 –60 –50 –40 –30 AINレベル―dBFS –20 –10 60 0 3次IMD 対 AINレベル、fS＝105MSPS、 fIN＝49.3MHzおよび50.3MHz、差動AIN、SFDRをイネーブル 特性12 9 10.3 49.3 80.3 AIN – MHz 170.3 250.3 S/N比 対 AIN周波数／温度、fS＝105MSPS、差動AIN、 SFDRをディスエーブル AD9433 –95 300 18 280 15 その他のワースト（dBc） 3次高調波（dBc） 260 –80 2次高調波（dBc） –75 9 240 IDD (mA) 220 6 200 3 –70 SNR (dB) –65 –60 180 0 特性13 10 20 30 40 50 60 70 80 ハイレベル・デューティ・サイクル―% 90 ダイナミック特性 対 ENCODEデューティ・サイクル、 fS＝105MSPS、fIN＝49.3MHz、差動AIN @−0.5dBFS、 SFDRをイネーブル 0.75 0.75 0.50 0.50 0.25 0.25 0 –0.25 –0.50 –0.50 0 512 1024 1536 2048 2560 3072 3584 25 –0.75 4095 0 125 100 IDDおよびICC 対 ENCODEレート、fIN＝10.3MHz、 差動AIN @−0.5dBFS 0 512 1024 出力コード 特性17 特性14 積分非直線性 対 出力コード、SFDRをディスエーブル 50 75 ENCODE周波数―MHz 0 –0.25 –0.75 0 特性16 INL – LSBs INL – LSBs 12 ICC (mA) IDD – mA –85 ICC – mA ダイナミック特性―dB –90 1536 2048 2560 出力コード 3072 3584 4095 積分非直線性 対 出力コード、SFDRをイネーブル 0 0.5 –10 0.4 –20 0.3 –30 –40 0.1 –50 dB DNL – LSBs 0.2 0 –60 –70 –0.1 –80 –0.2 –90 –0.3 –100 –0.4 –110 –0.5 –120 0 512 1024 特性15 1536 2048 2560 出力コード 3072 3584 4095 微分非直線性 対 出力コード 特性18 10 0 7.68 15.36 周波数―MHz 23.04 30.72 FFT：fS＝61.44MSPS、fIN＝46.08MHz、 4種のWCDMAキャリア、差動AIN、SFDRをイネーブル REV.0 AD9433 代表的なIFサンプリング特性 0 dB 0 SNR = 66.8dB SFDR = 83.0dBFS –10 –20 –20 –30 –30 –40 –40 –50 –50 dB –60 –60 –70 –70 –80 –80 –90 –90 –100 –100 –110 –110 –120 –120 15.0 7.5 0 特性19 22.5 30.0 周波数―MHz 37.5 45.0 52.5 FFT：fS＝105MSPS、fIN＝70.3MHz、 差動AIN @−0.5dBFS、SFDRをイネーブル 7.5 0 特性22 15.0 22.5 30.0 周波数―MHz 37.5 45.0 52.5 FFT：fS＝105MSPS、fIN＝70.3MHz、 差動AIN @−0.5dBFS、SFDRをディスエーブル 110 0 SNR = 65.5dB SFDR = 78.0dBFS –10 100 –20 90 –30 80 SNR/SFDR – dB –40 –50 dB SNR = 67.0dB SFDR = 80.0dBFS –10 –60 –70 SFDR – dBFS 70 60 SFDR – dBc 50 SNR – dBFS 80dBFS基準線 40 –80 30 –90 10 –110 –120 f S = 105MSPS fIN = 70.3MHz 差動AIN、SFDRを イネーブル 20 –100 6.2 0 特性20 0 12.5 18.7 25.0 31.2 37.5 周波数―MHz 43.7 50.0 56.2 0 –90 62.5 FFT：fS＝125MSPS、fIN＝70.3MHz、 差動AIN @−0.5dBFS、SFDRをイネーブル –70 特性23 –60 –50 –40 –30 AINレベル―dBFS –20 –10 0 SNR／SFDR 対 AINレベル –110 IMD3 – 85dBc –10 –80 –20 –100 –30 –90 –40 dBFS dB –50 –60 –80 –70 –70 –80 –90 f S = 105MSPS fIN = 70.3MHz AND 69.3MHz –60 –100 差動AIN、SFDRをイネーブル –110 –120 特性21 REV.0 0 7.5 15.0 22.5 30.0 周波数―MHz 37.5 45.0 –50 –90 52.5 FFT：fS＝105MSPS、fIN＝69.3および70.3MHz、 差動AIN @−7dBFS（各周波）、SFDRをイネーブル 特性24 11 –80 –70 –60 –50 –40 dBFS –30 –20 –10 0 3次IMD対AINレベル、fS＝105MSPS、fIN＝70.3MHz および69.3MHz、差動AIN、SFDRをイネーブル AD9433 0 dB 0 SNR = 64.0dB SFDR = 78.0dBFS –10 –20 –20 –30 –30 –40 –40 –50 –50 dB –60 –60 –70 –70 –80 –80 –90 –90 –100 –100 –110 –110 –120 –120 7.5 0 特性25 15.0 22.5 30.0 周波数―MHz 37.5 45.0 52.5 12.5 18.7 25.0 31.2 37.5 周波数―MHz 43.7 50.0 56.2 62.5 FFT：fS＝125MSPS、fIN＝150.3MHz、 差動AIN @−0.5dBFS、SFDRをイネーブル –20 –20 –30 –30 –40 –40 –50 –50 –60 –60 –70 –70 –80 –80 –90 –100 –100 –110 –110 –120 7.5 0 特性26 15.0 22.5 30.0 周波数―MHz 37.5 45.0 –120 52.5 FFT：fS＝105MSPS、fIN＝250.3MHz、 差動AIN @−0.5dBFS、SFDRをイネーブル 0 6.2 特性29 0 12.5 18.7 25.0 31.2 37.5 周波数―MHz 43.7 50.0 56.2 62.5 FFT：fS＝125MSPS、fIN＝350.3MHz、 差動AIN @−0.5dBFS、SFDRをイネーブル –110 SNR = 55.3dB SFDR = 61.0dBFS –10 SNR = 54.6dB SFDR = 58.0dBFS –10 dB dB 6.25 0 SNR = 61.2dB SFDR = 67.0dBFS –90 –100 –20 IMD3 –90 –30 –80 –40 –70 dBFS –50 dB 0 特性28 FFT：fS＝105MSPS、fIN＝150.3MHz、 差動AIN @−0.5dBFS、SFDRをイネーブル 0 –10 –60 –70 –60 –50 –40 –80 –90 –30 –100 –20 –110 –10 –120 SNR = 62.0dB SFDR = 70.0dBFS –10 0 特性27 7.5 15.0 22.5 30.0 周波数―MHz 37.5 45.0 0 –90 52.5 FFT：fS＝105MSPS、fIN＝350.3MHz、 差動AIN @−0.5dBFS、SFDRをイネーブル 特性30 12 –80 –70 –60 –50 –40 dBFS –30 –20 –10 0 3次IMD 対 AINレベル、fS＝105MSPS、 fIN＝150.3および151.3MHz、差動AIN、SFDRをイネーブル REV.0 0 0 –10 –10 –20 –20 –30 –30 –40 –40 –50 –50 dB dB AD9433 –60 –60 –70 –70 –80 –80 –90 –90 –100 –100 –110 –110 –120 –120 0 特性31 9.6 19.2 周波数―MHz 28.8 0 38.4 FFT：fS＝76.8MSPS、fIN＝59.6MHz、 2種のWCDMAキャリア、差動AIN、SFDRをイネーブル 特性32 アプリケーション・ノート 動作原理 AD9433は、スイッチド・コンデンサ・アーキテクチャを採 用したマルチビット・パイプライン・コンバータです。高 速向けに最適化されたこのコンバータは、ナイキスト周波 数まで、そしてナイキスト周波数を超えても平坦なダイナ ミック性能を提供します。DNL変化誤差は、出荷テストで 0.25 LSB（typ）以下の精度に校正済みです。 11.52 23.04 周波数―MHz 34.56 46.08 FFT：fS＝92.16MSPS、fIN＝70.3MHz、 WCDMA @ 70.0MHz、SFDRをイネーブル ENCODE PECL ゲート AD9433 ENCODE 510Ω AD9433の使い方 ENCODE入力 高速な高分解能A/Dコンバータは、ユーザーが用意するクロ ック入力の品質に敏感です。トラック／ホールド回路は本 来ミキサーであるため、クロックのノイズ、歪み、または タイミング・ジッターがA/D出力から得られる所望の信号に 混入してしまいます。このため、デザインではAD9433の ENCODE入力には多くの注意が払われており、ユーザーも クロック・ソースには相当の注意を払うことが望まれます。 AD9433はクロック・デューティ・サイクル安定化回路を内 蔵しており、ENCODEの立ち上がりエッジ（差動駆動の場 合はENCODEの立ち下がりエッジ）にロックして、内部的 にタイミングを最適化します。この回路により、入力での 広範囲な入力デューティ・サイクルを性能低下なしで可能 にします。それでも、入力での立ち上がりエッジのジッタ ーは大きな問題であり、内部安定化回路で減少させること はできません。この回路は常にｵﾝになっており、ユーザー がディスエーブルにすることはできません。 ENCODE入力とENCODE入力は内部で3.75V（公称）にバイ アスされているため、差動信号またはシングルエンド信号 をサポートします。最適ダイナミック性能のためには、差 動信号の使用を推奨します。回路内にMC10EL16を使って ENCODE入力を直接駆動すると、良い性能が得られます （図7）。 図7 510Ω ENCODE入力の駆動にPECLを使用 クリスタル・オシレータはクリーンなクロック・ソースと して使われて、純粋なシングル・エンド・サイン波が生成 されます。この構成では、またはほぼ対称なシングル・エ ンド・クロック・ソースでは、信号をENCODE入力にAC結 合できます。ジッターを小さくするために、表Iに示す入力 範囲内で信号振幅を大きくする必要があります。グラウン ドと各入力との間に接続された12kΩの抵抗は、内部バイア ス抵抗と並列になり、コモン・モード電圧を約2.5Vに設定 するため、入力での最大振幅が可能になります。ENCODE 入力は、グラウンドに接続したコンデンサによりバイパス してノイズを減少させる必要があります。これにより、内 部バイアス電圧をENCODE信号の中心に確実に設定するこ とができます。最適なダイナミック性能を得るためには、 ENCODEとENCODEのインピーダンスが一致している必要 があります。 ENCODE 0.1μF 0.1μF 50Ω サイン波 ソース 12k Ω AD9433 ENCODE 50Ω 25Ω 12kΩ 図8.シングル・エンド・サイン波ソースを使ったENCODE回路 REV.0 13 AD9433 図9に、AD9433にクロックを供給するもう1つの望ましい方 法を示します。クロック・ソース（低ジッター）は、RF変 成器を使ってシングルエンドから差動に変換されます。変 成器2次側に互いに逆向きに接続されたショットキ・ダイオ ードが、AD9433に入力されるクロックを約0.8Vのピークto ピーク差動に制限します。この機能は、クロックの大きな 電圧振幅がAD9433の別の部分に入力されてしまうことを防 止し、ENCODE入力でのノイズを制限します。また、1次側 に適切な制限抵抗（typ値100Ω）を直列に挿入すると、ク リスタル・オシレータ・クロックを使ってRF変成器を駆動 することもできます。 0.1μF クロック ・ソース 100Ω T1–4T AIN 50Ω アナログ 信号ソース 図11 ENCODE HMS2812 ダイオード 変成器結合のENCODE回路 ENCODE電圧レベルの決定 シングル・エンド・モードと差動モードでENCODEと ENCODEを駆動する電圧レベルの決定を図10に示します。 最小 差動信号振幅 200mV （VID） 入力電圧範囲 −0.5V （VIHD、VILD、VIHS、VILS） 内部コモン・モード・バイアス （VICM） 外部コモン・モード・バイアス 2.0V （VECM） ENCODE 公称 最大 750mV 5.5V ENCODE 0.1μF 25Ω 0.1μF AD9433 25Ω 1:1 1:1 AIN VCC＋0.5V 図12 3.750V 4.25V 偶数次高調波歪みを改善するために2個の変成器を 使用したアナログ入力の駆動 ADCをシングルエンドで駆動すると、性能特に偶数次高調 波歪みを低下させます。最適なダイナミック性能を得るた めには、AINとAINのインピーダンスが一致している必要が あります。 AD9433のアナログ入力部の設計では、入力が過駆動された 際に損傷とデータの破壊を防止するために特別な注意が払 われています。 VIHD VILD VIHS SFDRの最適化 SFDR MODEピンは当社独自の回路をイネーブルにします （SFDR MODE＝1）。この回路はAD9433のスプリアスフリ ー・ダイナミックレンジ（SFDR）性能を改善します。この 機能は、ADC伝達関数の非直線性から生じるディスクリー ト・スプリアス周波数成分により、システムのダイナミッ クレンジが制限されているアプリケーションで役立ちます。 この回路をイネーブルにすると、ダイナミックな伝達関数 が回路に与えられます。これは2つの隣接出力コード間の電 圧スレショルドを各クロック・サイクル毎に変化させるこ とを意味します。伝達関数のこのダイナミックな面はスプ リアス周波数成分を改善しますが、ある種のコンバータの 時間領域アプリケーションにとって好ましくない場合があ ります。SFDR MODEピンをグラウンドに接続すると、この 機能はディスエーブルにされます。データシートの代表的 な性能曲線の節に、コンバータの直線性の改善とスプリア スフリー・ダイナミックレンジに対する効果を示してあり ます（特性1、2、15、18）。 VICM , V ECM ENCODE 変成器結合のアナログ入力回路 AIN VICM , V ECM ENCODE AIN 50Ω アナログ 信号ソース ENCODE入力 説明 25Ω 非常に高い周波数のアプリケーションでは、偶数次高調波 歪みを小さくするために、2個の変成器を直列に接続する必 要があります。最初の変成器は絶縁を行い信号を差動信号 に変換しますが、1次側のグラウンドされた入力により、 2次側巻線上の振幅平衡が損なわれます。この不平衡は巻線 間の容量結合で発生します。最初の変成器の一方の入力が グラウンドされているため、容量結合は小さいかまたは存 在しません。そのため振幅不一致が最初の変成器出力で発 生します。2番目の変成器では、振幅平衡が改善されて、高 調波歪みが改善されます。2個の変成器を通過すると帯域幅 が√2だけ狭くなるので、これらのアプリケーションに対し てはMini Circuits社のADT1-1WTのような広帯域変成器の使 用が望まれます。 AD9433 表I 0.1μF 1:1 ENCODE 図9 25Ω VILS 図10 差動入力とシングルエンド入力のレベル アナログ入力 AD9433へのアナログ入力は差動バッファになっています。 アナログ入力は、内蔵の抵抗分割器により公称4Vにバイア スされています（等価回路参照）。定格性能は、入力を差動 で駆動したときに得られます。入力オフセット電圧は、AC アプリケーションでの変成器のような小さい差動ソース・ インピーダンスを持つソースから駆動したときに最小にな ります（図11）。入力での容量結合では、入力オフセット電 圧が50mVも増えます。 14 REV.0 AD9433 デジタル出力 デジタル出力は低消費電力の3V（2.7∼3.3V） TTL/CMOS互 換です。出力データ・フォーマットは、データ・フォーマ ット・セレクト（DFS）CMOS入力を使って選択できます。 DFS＝1ではオフセット・バイナリが、DFS＝0では2の補数 コーディングが、それぞれ選択されます。 レイアウト情報 評価ボードの回路図とレイアウト（図13∼図21）に、代表 的なAD9433の使用方法を示します。最適な結果を得るため には多層ボードの使用を推奨します。高品質セラミック・ チップ・コンデンサをデバイスの各電源ピンに直接接続し てグラウンドからデカップリングすることをお薦めします。 AD9433のピン配置は、高周波数かつ高分解能設計の実現を 容易にするように考慮されています。すべてのデジタル出 力およびそれらの電源ピンとグラウンド・ピンの接続は、 絶縁のためにパッケージの片側に集めてあり、入力は反対 側に集めてあります。 デジタル出力パターンのルーティングには注意が必要です。 デジタル出力がAD9433のアナログ部分（VCC、AIN、VREF） に混入するのを防止するため、これらの出力の容量負荷を 小さくする必要があります。 すべてのAD9433デジタル出力に対して、ファンアウトはゲ ート1個分に制限することを推奨します。 ENCODE回路のレイアウトも同様に重要であり、アナログ 入力として扱う必要があります。この回路に混入するすべ てのノイズが量子化処理に悪影響を与えて、全体性能を低 下させます。ENCODEクロックは、デジタル出力とアナロ グ入力から分離する必要があります。 表 II オフセット・バイナリ出力コーディング（DFS＝1、VREF＝2.5V） コード AIN−AIN（V） RANGE＝2V p-p デジタル出力 4095 ・ ・ 2048 2047 ・ ・ 0 ＋1.000 ・ ・ 0 −0.00049 ・ ・ −1.000 1111 1111 1111 ・ ・ 1000 0000 0000 0111 1111 1111 ・ ・ 0000 0000 0000 表III 2の補数出力コーディング（DFS＝0、VREF＝2.5V） コード AIN−AIN（V） RANGE＝2V p-p デジタル出力 ＋2047 ・ ・ 0 −1 ・ ・ −2048 ＋1.000 ・ ・ 0 −0.00049 ・ ・ −1.000 0111 1111 1111 ・ ・ 0000 0000 0000 1111 1111 1111 ・ ・ 1000 0000 0000 AD9433によるAD9432の置き換え AD9433はAD9432とピン・コンパチブルですが、AD9433に 存 在 す る 2 本 の コ ン ト ロ ー ル ・ ピ ン （ D N C と V CC） は 、 AD9432では接続しません。表IVに、この違いをまとめます。 表IV ピン AD9432 AD9433 41 42 DNC VCC DFS SFDR MODE AD9432のピン配置でAD9433を使うと、AD9433は次のよう に設定されます。 ・SFDR改善回路はイネーブルにされます。 ・DFSピンは開放でローレベルになり、デジタル出力に は2の補数コーディングが選択されます。これは AD9432と同じ構成です。 表Vに、AD9432とAD9433の間のアナログおよびENCODE入 力コモン・モード電圧の相違をまとめます。これらの入力 はデバイスを相互に使用可能にするためAC結合にすること ができます。 リファレンス電圧 AD9433には、安定かつ正確な2.5V電圧リファレンスが内蔵 されています（VREFOUT）。ノーマル動作では、ピン45と ピン46を接続して、0.1μFのデカップリング・コンデンサ をVREFINに接続すると、内部リファレンスを使用できます。 入力範囲は、AD9433に入力するリファレンス電圧を変化さ せるて調節できます。リファレンス電圧を50に調整しても、 顕著な性能低下はありません。ADCのフルスケール範囲は、 リファレンス電圧の変化に比例します。 タイミング AD9433は、10段のパイプライン遅延を持つラッチされたデ ータを出力します。データ出力は、ENCODEコマンドの立 ち上がりエッジから1伝搬遅延（t PD）後に有効になります （タイミング図参照）。 出力データ・ラインの長さと、それらに接続された負荷を 最小にしてAD9433内部での過渡電圧を抑える必要がありま す。これらの過渡電圧はコンバータのダイナミック性能を 低下させることがあります。AD9433の最小保証変換レート は10MSPSです。10MSPSより低い内部クロック・レートで は、ダイナミック性能が低下することがあります。 REV.0 AD9432/AD9433ピン間の相違 表V 15 その他のAD9432/AD9433間の相違 機能 AD9432 AD9433 ENCODE/ENCODE VCOMMON MODE AIN/AIN VCOMMON MODE 1.6V 3.0V 3.75V 4.0V AD9433 表VI AD9433評価ボードの電源接続 コネクタ ピン 表示 所要外部電源 P42 P1、P3 P2 P4 P1、P3 P2 P4 GND −5V（オプションのU10電源） VDL GND VO VCC グラウンド −5V ＋3V グラウンド ＋3V ＋5V P43 評価ボード AD9433評価ボードを使うと、デバイスの性能評価を容易に 行えます。アナログ入力信号、ENCODEクロック・リファ レンス、電源を入力する必要があります。AD9433のデジタ ル出力は評価ボード上でラッチされて、40ピン・エッジ・ コネクタのデータ・レディ信号と一緒に出力されます。以 下に示す評価ボード回路図、レイアウト、部品表を参照し てください。 ジャンパ・オプション 表VIIに、AD9433評価ボードのジャンパ・オプションを示 します。 SFDR DFS 接続 設定 5V GND 5V SFDR強化回路をイネーブル SFDR強化回路をディスエーブル オフセット・バイナリ出力データ・ フォーマットを選択 2の補数出力データ・ フォーマットを選択 出力レジスタ（U7∼U8） クロックをバッファ 出力レジスタ（U7∼U8） クロックを反転 データ・レディ信号をバッファ データ・レディ信号を反転 GND LATCH E10∼E6 E10∼E5 DATA READY E7∼E8 E7∼E9 10mA 325mA（U10なしの場合） 355mA（U10ありの場合） AD8350の使用 AD8350差動アンプを使用する、アナログ入力用のオプショ ンのドライバ回路が、AD9433評価ボードのレイアウト内に 用意してあります。ボード製造時には評価回路のこの部分 には実装されていませんが、容易に追加できます。抵抗R29 とR30を削除すると、通常のアナログ入力信号パスが切断さ れます。R17とR31を実装すると、AD8350出力回路が接続 されます。 AD9433評価ボードのジャンパ・オプション ジャンパ 表示 30 144 アナログ入力 アナログ入力信号はSMBコネクタP39を経由して評価ボード にAC結合されます。変成器T1とT2（ADT1-1WT）は、この 信号を差動信号に変換して、AD9433のAINとAINを駆動し ます。これらのRF変成器は1：1ですが、実際の巻数比は6： 7です。T1は180度向きを変えてボードに実装してあり、1次 側と2次側が反対になっているため、巻数比は7：6になって います。直列に接続されている2番目の変成器がアナログ信 号に対しては1：1の合成巻数比を構成するようになり、 25Ωの抵抗R3とR4によりコネクタJ1に対して50Ω終端を提 供します。 シングルエンド駆動にするため変成器を削除する場合に、 通常は実装されない抵抗R3を使うと、P39を終端にできます。 この構成では、T1のピン3からの入力信号をT2ピン6に接続 して、抵抗R4を削除する必要があります。抵抗R3は、AIN とAINのインピーダンスをマッチングさせるために残して おく必要があります。 電源の接続 ボードの電源は、2個の取り外し可能な4ピン電源ストリッ プ（P42とP43）から供給します。これらの8ピンは表VIに示 すように使用する必要があります。−5V電源はオプション であり、ボードに差動オペアンプU10を追加する場合にのみ 必要です。 表VII 概略電流レベル DAC再生回路 出力コネクタU2のデータは、DAC U3（AD772A）によりア ナログに戻されます。この14ビット高速D/Aコンバータは、 評価ボードのセットアップとデバッグのツールとして添付 されています。このD/Aコンバータの性能はADCの性能を 正確に反映しないため、AD9433の性能測定の目的に使用す ることはできません。AD9433評価ボード上の設定に従い、 AD9772Aは入力クロック周波数を2分周し、AD9433からの 他の各サンプルを無視します。アナログ入力周波数がADC ENCODEレートの1/4以下の場合にのみAD9433の入力を DAC出力が反映するように、AD9772は内部で失われている サンプルを内挿します。AD9772はオフセット・バイナリ・ フォーマットを必要とするため、DFSジャンパは5Vに接続 する必要があります。J1上のDAC出力は50Ωを駆動します。 E43とE42の間でジャンパ線を移動してE43をE44に接続し、 DACのSLEEP機能を有効にすることができます。 ENCODE信号および分配 ENCODE入力信号はSMBコネクタP38を駆動する必要があ り、このコネクタには50Ω終端抵抗が実装されています。 この信号はAC結合されており、低ジッター・パルスまたは 最大4Vピークtoピーク振幅のサイン波リファレンスを入力 できます。U2（MC10EP16）がこのシングル・エンド入力 信号を差動PECL信号に変換して、AD9433を駆動します。 また、U1（DS90LV048A）もP38の信号をCMOSレベル信号 に変換して、2個の出力データ・レジスタU7∼U8 （ 74LVT574WM） の ク ロ ッ ク 入 力 、 再 生 用 DAC U3 （AD9772AAST）、出力データ・コネクタを駆動します。 16 REV.0 AD9433 評価ボードの部品表 項目 数量 表示 デバイス 1 2 3 4 5 6 7 8 1 1 1 1 1 2 2 35 PCB ADC DAC クワッド LVDS/CMOS 差動ECLレシーバ D フリップ−フロップ 1：1変成器 コンデンサ CD542 0603A 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 3 1 2 2 4 3 3 2 2 1 2 2 3 1 2 AD9433/PCB U4 U3 U1 U2 U7∼U8 T1∼T2 C1,C2,C4∼C8、C10、C12∼C18、 C20∼C24、C27∼C28、C30∼C38、C42∼ C43、C45、C48 C9、C40∼C41 C11 R10、R23 R29∼R30 R1∼R2、R24∼R25 R3∼R4、R7 R5、R6、R14 R9、R13 R11、R16 R12 RZ1∼RZ2 RZ4∼RZ5 J1、P38∼P39 P44 P42∼P43 コンデンサ コンデンサ BRES603 BRES603 BRES603 BRES603 BRES603 BRES603 BRES603 BRES603 抵抗パック 抵抗パック SMBPN 40ピン・ヘッダー 電源コネクタ BCAPTAJD 0603A 0603A 0603A 0603A 0603A 0603A 0603A 0603A 0603A SO16RES SO16RES SMB C40MS PTMICRO4 24 15 25 26* 27* 28* 29* 30* 31* 32* 33* 34* 35* 36* 4 1 1 7 1 2 2 2 2 6 1 6 E5∼E7、E8∼E10、E19∼E21、E25∼E27, “E”ホール E31∼E33 E28/E29、E36/E37、E39/E40、E42/E43 “E”ホール T3 1：1変成器 U10 オペアンプ C3,C46∼C47、C50∼C53 コンデンサ C44 コンデンサ R15、R27 BRES604 R18∼R19 BRES606 R20、R33 BRES608 R21、R28 BRES605 L1∼L2、R17、R22、R31、C29、C49 セレクト（R、L、C） P41 SMBPN E30、E34∼E35、E38、E41、E44 “E”ホール *この項目はPCBの設計に含まれていますが、実装されていません。 REV.0 17 パッケージ 部品定数 QFP52 LQFP48 SO16 SO8NB AD9433BST-XXX AD9772AAST DS90LV048A MC10EP16 74LVT574WM ADT1-1WT 0.1μF ジャンパ・ブロック ワイヤー・ストラップ CD543 SO8 0603A BCAPTAJD 0603A 0603A 0603A 0603A 0603A SMB オプション・ホール 10μF 10μF 50Ω 33Ω 510Ω 25Ω 2kΩ 1.2kΩ 1kΩ 220Ω 742C163221（220Ω） 742C163220（22Ω） PC-Mount SMB Samtec Tsw-120-07-G-D Weiland Z5.531.3425.0 Posts 25.602.5453.0 Top TSW-120-07-G-S SMT-100-BK-G 短絡 ADT1-1WT AD8350 0.1μF 10μF 50Ω 25Ω 1.5kΩ 100Ω セレクト PC-Mount SMB 18 ENCODE GND GND R23 50Ω C7 0.1μF AD8350 C4 0.1μF R12 220Ω R24 510Ω PRI –5V PRI 6 7 3 5 OUT– OUT+ 4 U10 C51 C29 C50 7:6 C24 6:7 SEC CLKN Q C2 0.1 F GND VBB VEE R25 510Ω 4 5 3 U2 10EL16 1 8 A VCC 2 CLK Q SEC 6 7 VCC R2 510Ω GND L2 L1 GND T1 ADT1-WT1 T2 ADT1-WT1 4 1 3 6 2 5 2 C8 0.1μF 5 GND 6 3 1 4 8 R21 C53 100Ω 100nF IN– R15 50Ω GND R22 C3 選択 0.1μF GND P39 SMBMST オプション P38 SMBMST オプション アナログ T1 R18 25Ω R19 25Ω 2 GND IN+ 1 ENBL VCC GND T18 T3 ADT1-WT1 4 1 2 5 3 6 R1 510Ω C1 0.1μF C13 0.1μF R3 25Ω R4 25Ω R31 C49 R17 AIN AIN R30 33Ω AIN C11 10pF GND C10 0.1μF R29 33Ω ENC ENC GND GND 34 9 10 C15 0.1μF C14 0.1μF R9 1.2kΩ ENC ENC AIN AIN VREFOUT VREFIN GAIN SCLK DFS SFDR R13 1.2kΩ C17 0.1μF C16 0.1μF 7 8 50 49 46 45 39 GND GND C6 0.1μF 40 41 42 GND U4 GND C18 0.1μF GND VO 部品下のパッド P5 13 32 23 22 36 52 47 44 37 6 5 2 VCC AD9433QFP52 R14 2kΩ R8 2kΩ VDL 8 7 6 5 3 4 2 1 VDL 10 VDL OUT4 GND ENN ENP 12 9 16 IN4N IN4P IN3P 13 IN1N VCC OUT1 15 IN1P 14 IN2P OUT2 IN2N DS90LV04BATM 11 IN3N OUT3 U1 GND VDL OR 19 20 25 26 E7 E10 E9 E8 E6 E5 GND DR LATCH D3 D2 D1 D0 D8 D7 D6 D5 D4 D10 D9 17 18 16 OR D11 15 14 VCC 27 D3 28 D2 29 D1 30 D0 D10 D9 D8 D7 D6 D5 D4 (MSB) D11 12 31 24 21 33 11 35 51 48 43 38 4 3 1 DGND E19 E21 GND E20 VCC E27 E25 GND E26 VCC GNDへ E30 ストラップ接続 E28 GND E29 GNDへ VCC E33 ストラップ接続 E31 GND E32 VCC GND GND VCC DGND オプションの アナログ入力 VDD DGND VCC GND GND VDD VDD GND OUT+ VDD GND R20 1.5kΩ VCC GND IN– C52 100nF GND OUT– R21 100Ω GND R33 1.5kΩ VCC GND 図13 DGND VCC VCC GND VCC VCC VCC VCC GND GND IN+ AD9433 評価ボードの回路図 REV.0 AD9433 GND R7 25Ω J1 C38 0.1μF C34 0.1μF C33 0.1μF C12 0.1μF R6 2kΩ C5 0.1μF GND GND GND VDL GND GND C42 0.1μF VDL VDL VDL VDL GND R10 50Ω GND GND B10 4 B9 5 B8 6 B7 7 B6 8 B5 9 B4 10 B3 11 12 ACOM REFIO REFLO ACOM FSADJ IOUTB IOUTA AV DD ACOM AV DD DCOM LPF DB13 PLLV DD DB12 PLLCOM DB11 CLKV DD AD9772A DB10 DB9 CLKCOM CLK+ U3 DB8 CLK – DB7 DIV0 DB6 DIV1 DB5 RESET DB4 PLLLOCK DB3 DB2 DB1 DB0 B2 E44 SLEEP 36 35 33 32 31 VDL VDL GND E41 GND VDL E40 GND E39 VDL E38 E37 GND 図14 REV.0 E36 評価ボードの回路図 19 グラウンドへ ストラップ接続 GND VDL GND 30 29 28 27 26 25 NC＝未接続 B0 グラウンドへ ストラップ接続 34 13 14 15 16 17 18 19 20 21 22 23 24 B1 VDL E43 GND E42 NC NC 3 DCOM DCOM DCOM DVDD DVDD 2 MOD1 MOD0 1 GND GND B11 DVDD DVDD 48 47 46 45 44 43 42 41 40 39 38 37 VDL R16 1kΩ R11 1kΩ LATCH GND GND C43 0.1μF GND AD9433 オプション VCC –5V C48 0.1μF C44 10μF GND VDL C47 0.1μF + GND C45 C22 VCC GND DUTバイパス – 0.1μF C41 + 10μF C30 C28 C23 C27 C32 C31 GND オプション P1 P2 P42 PTMICRO4 P3 1 GND 2 P2 P43 PTMICRO4 P3 E34 VD E35 –5V 3 VD ラッチ – 0.1μF VDL C9 + 10μF C20 C21 DUTバイパス – 0.1 F C40 + 10μF 1 GND 2 VO (+3V) 3 GND VCC (+5V) U8 RZ1 221 R5016I50 GND 1 OUT EN D0 1 R1 16 2 2 R2 15 3 3 R3 14 4 D0 4 R4 13 A0 5 D1 5 R5 12 A1 6 D2 6 R6 11 A2 7 D3 7 R7 10 A3 8 D4 8 R8 9 A4 9 10 GND VCC Q0 D1 Q1 D2 Q2 D3 Q3 D4 Q4 D5 Q5 D6 Q6 D7 Q7 GND CLOCK 20 RZ1 220 R5016I50 VDL 19 1 R1 16 18 2 R2 15 17 3 R3 14 16 4 R4 13 B0 15 5 R5 12 B1 14 6 R6 11 B2 13 7 R7 10 B3 5 12 8 R8 9 B4 7 GND 1 OUT EN D0 D5 1 R1 16 A5 2 D6 2 R2 15 A6 3 D7 3 R3 D8 4 R4 D9 5 R5 R6 D11 7 R7 OR 8 R8 A7 4 13 A8 5 12 A9 6 14 A10 11 7 10 A11 8 9 ADR 9 GND 10 B1 VCC Q0 Q1 D2 Q2 D3 Q3 D4 Q4 D5 Q5 D6 Q6 D7 Q7 CLOCK 20 VDL H2 MTHOLES B2 RZ1 220 R5016I50 B3 19 1 R1 16 B5 B4 18 2 R2 15 B6 B5 17 3 R3 14 16 4 R4 13 B8 15 5 R5 12 B9 14 6 R6 11 B7 B10 13 7 R7 10 B11 12 8 R8 9 B0R 11 LATCH B6 B7 B8 B9 B10 B11 GND DR GND 74AC574M H1 MTHOLES B0R B0 D1 GND GND LATCH U7 RZ1 221 R5016I50 P44 C40M5 1 3 9 11 74AC574M 6 C35 C36 VDL (+3V) P4 4 D10 C37 GND GND GND P4 4 P1 VDL 11 13 15 17 19 21 23 25 27 29 31 33 35 37 39 P1 P2 P3 P4 P5 P6 P7 P8 P9 P10 P11 P12 P13 P14 P15 P16 P17 P18 P19 P20 P21 P22 P23 P24 P25 P26 P27 P28 P29 P30 P31 P32 P33 P34 P35 P36 P37 P38 P39 P40 2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND 38 40 GND オプション P41 5MBM5T DR R27 50Ω H3 MTHOLES GND H4 MTHOLES GND 図15 評価ボードの回路図 20 REV.0 AD9433 AD9433評価ボードのレイアウト 図16 表面のシルクスクリーン印刷 図17 REV.0 図18 表面配線 グラウンド・プレーン 図19 21 電源プレーン AD9433 図20 裏面配線 図21 22 裏面のシルクスクリーン印刷 REV.0 AD9433 外形寸法 サイズはインチと（mm）で示します。 熱強化52ピン・パワー薄型プラスチック・ クワッド・フラットパック（LQFP_ED） （SQ-52） 0.104 (2.65) 0.098 (2.50) (4 PLCS) 0.093 (2.35) 0.472 (12.00) SQ 0.307 (7.80) 52 40 1 40 39 27 14 1 0.236 (6.00) 0.232 (5.90) 0.228 (5.80) 露出ヒートシンク （中心位置） 27 26 0.026 (0.65) 52 39 0.402 (10.20) 0.394 (10.00) SQ 0.386 (9.80) 上面図 （ピンは下部） 13 0.093 (2.35) 0.087 (2.20) (4 PLCS) 0.081 (2.05) 13 26 14 0.236 (6.00) 0.232 (5.90) 0.228 (5.80) 0.015 (0.38) 0.013 (0.32) 0.009 (0.22) 裏面図 （ピンは上部） 0.063 (1.60) MAX 0.030 (0.75) 0.024 (0.60) 0.018 (0.45) 0.057 (1.45) 0.055 (1.40) 0.053 (1.35) 実装面 図A 0.006 (0.15) 0.002 (0.05) 0.004 (0.10) 平坦性 図A 注 1. 寸法管理はmmです。インチ寸法はmmに丸め処理してあるため参考用であり、設計での使用には向きません。 2.すべてのアプリケーションで必要とは限りませんが、AD9433パッケージ底面に放熱パス用の露出した金属 パッドが設けてあります。放熱効果を大きくするためには、グラウンド・プレーンへの放熱ビアを近くに配 置したランド・パターンをパッケージ・フットプリント内にパッケージの露出金属パッド寸法に対応して設 ける必要があります。ハンダ付け可能なランド領域はハンダ・マスクにより指定し、少なくともパッケージ の露出金属パッドと同じサイズおよび形状にする必要があります。ランド・パターンの外縁とパッド・パタ ーンの内縁の間隔は少なくとも0.25mmに維持して、短絡が発生しないようにする必要があります。 REV.0 23 PRINTED IN JAPAN TDS01/2002/1000 AD9433 このデータシートはエコマーク認定の再生紙を使用しています。 24 REV.0