PSoC® 4：PSoC 4200M 系列数据手册 可编程片上系统 （PSoC®） 概述 PSoC® 4 是一个可扩展和可重配置的平台架构，是一个包含 ARM® Cortex™-M0 CPU 的可编程嵌入式系统控制器。它把可编程、可 重新配置的模拟和数字模块与灵活的自动布线资源相结合。基于该平台架构的 PSoC 4200M 产品系列是下列模块的组合：具有数字 可编程逻辑、可编程模拟、可编程互连、高性能的模数转换、处于比较器模式的运算放大器以及标准通信等的微控制器和时序外设。 为了满足新应用和设计要求，PSoC 4200M 产品可与 PSoC 4 平台系列产品完全兼容。可编程模拟和数字子系统支持在运行环境下调 整的灵活设计。 特性 32 位 MCU 子系统 段码 LCD 驱动 ■ 带有单周期乘法的 48 MHz ARM Cortex-M0 CPU ■ 高达 128 KB 的支持读取加速器的闪存 ■ 最高可达 16 KB 的 SRAM ■ DMA 引擎 ■ 所有引脚上都支持 LCD 驱动 （Com 或 Seg 驱动） ■ 在深度睡眠模式下可运行，每个引脚拥有 4 位显示数据 RAM 串行通信 可编程模拟模块 ■ 在深度睡眠模式下运行的四个运算放大器会消耗较低的电流 ■ 所有运算放大器都具有可重配置高电流引脚驱动、高带宽内部 驱动、 ADC 输入缓冲以及带有灵活连接性 （允许输入连接到 任何引脚）的比较器模式。 ■ 每个引脚上的四个电流 DAC （IDAC），用于通用目的或电容 式感应应用场合 ■ 在深度睡眠模式下操作的两个低功耗比较器 ■ 转换速率为 1 Msps 的 12 位 SAR ADC ■ 运行时可重新配置的四个独立串行通信模块 （SCB）包含可 重新配置 I2C、 SPI 或 UART 功能 ■ 两个独立的 CAN 模块，用于工业和汽车网络 时序和脉冲宽度调制 ■ 八个 16 位定时器 / 计数器脉冲宽度调制器 （TCPWM）模块 ■ 支持中心对齐模式、边缘模式和伪随机模式 ■ 基于比较器触发的停止 （Kill）信号可用于电机驱动以及其它 可靠性较高的数字逻辑应用 封装选择 可编程的数字模块 ■ 四个可编程的逻辑模块 （又称通用数字模块或简称为 UDB）， 每个模块包含 8 个宏单元和一个 8 位数据路径 ■ 塞普拉斯支持外设组件库、用户定义的状态机以及 Verilog 输入 ■ 68 引脚 QFN，64 引脚 TQFP 宽与窄间距和 48 引脚 TQFP 封装 ■ 多达 55 个可编程的 GPIO ■ 各个 GPIO 引脚可以作为 CapSense、 LCD、模拟或数字引脚 功能 ■ 可编程驱动模式、强度和输出摆率 低功耗模式下的工作电压为 1.71 到 5.5 V ■ 支持 GPIO 引脚唤醒的 20 nA 停止模式 ■ 休眠和深度睡眠模式允许实现唤醒时间与功耗之间的权衡 电容式感应 ■ 赛普拉斯的电容式 Sigma-Delta （CSD）技术提供了一流的信 噪比 （SNR > 5:1）和耐水性 ■ 通过赛普拉斯提供的软件组件可以更容易地实现电容式感应设 计 ■ 硬件自动调试 （SmartSense™） PSoC Creator 设计环境 ■ 集成开发环境 （IDE）提供了原理图输入和编译 （包括模拟 和数字自动布线） ■ 应用编程接口 （API 组件）可用于所有固定功能和可编程的外 设 行业标准软件的兼容性 ■ 赛普拉斯半导体公司 文档编号：001-96605 版本 *A • 198 Champion Court 输入原理图后，可以使用基于 ARM 的标准软件开发工具进行 开发 • San Jose, CA 95134-1709 • 408-943-2600 修订日期 July 10, 2015 PSoC® 4：PSoC 4200M 系列数据手册 更多有关的信息 赛普拉斯的网站 www.cypress.com 上提供了大量资料，有助于正确选择您设计的 PSoC 器件，并使您能够快速和有效地将器件集成 到设计中。有关使用资源的完整列表，请参考知识库文章 KBA86521 — 如何使用 PSoC 3、 PSoC 4 和 PSoC 5LP 进行设计。下面是 PSoC 4 的简要列表： ■ ■ ■ 概况：PSoC 产品系列、 PSoC 路线图 产品选择器：PSoC 1、 PSoC 3、 PSoC 4、 PSoC 5LP。此 外， PSoC Creator 还包含一个器件选择工具。 应用笔记：赛普拉斯提供了大量 PSoC 应用笔记，包括从基本 到高级的广泛主题。下面列出了 PSoC 4 入门的应用笔记： ❐ AN79953：PSoC 4 入门 ❐ AN88619：PSoC 4 硬件设计的注意事项 ❐ AN86439：使用 PSoC 4 GPIO 引脚 ❐ AN57821：混合信号电路板布局 ❐ AN81623：数字设计的最佳实践 ❐ AN73854：Bootloader 的简介 ❐ AN89610：ARM Cortex 代码优化 ■ 技术参考手册 （TRM）包含在两个文件： ❐ 架构技术参考手册详细介绍每个 PSoC 4 功能模块。 ❐ 寄存器技术参考手册描述每个 PSoC 4 寄存器。 开发套件： ❐ CY8CKIT-042 （PSoC 4 Pioneer 套件）是一种易于使用且 廉价的开发平台。该套件包括 Arduino™ 兼容屏蔽和 Digilent® Pmod™ 子卡的连接器。 ❐ CY8CKIT-049 是一种非常低成本的原型平台。它是一种低成 本的备用方案，用于取样 PSoC 4 器件。 ❐ CY8CKIT-001 是任何 PSoC 1、PSoC 3、PSoC 4 或 PSoC 5LP 器件系列的通用开发平台。 MiniProg3 器件提供一个用以进行闪存编程和调试的接口。 ■ PSoC Creator PSoC Creator 是免费的基于 Windows 的集成开发环境（IDE）。通过它能同时在基于 PSoC 3、PSoC 4 和 PSoC 5LP 的系统中设计 硬件和固件。 PSoC Creator 通过基于原理图的经典方法设计系统架构，由上百个预验证且可用于生产的 PSoC Component 给与支 持。更多信息请参考组件数据手册名单。使用 PSoC Creator，可以执行以下操作： 3. 使用配置工具配置各组件 1. 将组件图标施放到主要设计工作区中，以进行您的硬件系统 设计 4. 研究包含 100 多个组件的库 2. 使用 PSoC Creator 集成开发环境编译器对您的应用固件和 5. 查看组件数据手册 PSoC 硬件进行协同设计 图 1. PSoC Creator 中多传感器的示例项目 文档编号：001-96605 版本 *A 页 2/41 PSoC® 4：PSoC 4200M 系列数据手册 目录 PSoC 4200M 框图 .............................................................. 4 功能定义 ............................................................................. 5 CPU 和存储器子系统 ................................................... 5 系统资源 ...................................................................... 5 模拟模块 ...................................................................... 6 可编程的数字模块 ........................................................ 7 固定功能数字模块 ........................................................ 8 GPIO ........................................................................... 9 特殊功能外设 ............................................................... 9 引脚分布 ........................................................................... 10 电源电压 ........................................................................... 14 非稳压外部供电 ......................................................... 14 调节外部供电 ............................................................. 14 开发支持 ........................................................................... 15 文档 ........................................................................... 15 在线资源 .................................................................... 15 工具 ........................................................................... 15 电气规范 ........................................................................... 16 最大绝对额定值 ........................................................ 16 器件级规范 ................................................................ 16 文档编号：001-96605 版本 *A 模拟外设 .................................................................... 20 数字外设 .................................................................... 25 存储器 ........................................................................ 27 系统资源 .................................................................... 28 订购信息 ........................................................................... 32 器件型号约定 ............................................................. 33 封装 .................................................................................. 34 缩略语 ............................................................................... 37 文档规范 ........................................................................... 39 测量单位 .................................................................... 39 修订记录 ........................................................................... 40 销售、解决方案和法律信息 .............................................. 41 全球销售和设计支持 .................................................. 41 产品 ........................................................................... 41 PSoC® 解决方案 ....................................................... 41 赛普拉斯开发者社区 .................................................. 41 技术支持 .................................................................... 41 页 3/41 PSoC® 4：PSoC 4200M 系列数据手册 PSoC 4200M 框图 CPU Subsystem PSoC4200M 32-bit AHB-Lite SWD/TC SPCIF Cortex M0 48 MHz FLASH 128 KB SRAM 16 KB ROM 8 KB DataWire/ DMA FAST MUL NVIC, IRQMX Read Accelerator SRAM Controller ROM Controller Initiator/MMIO System Resources Test DFT Logic DFT Analog SMX CTBm 2x OpAmp x2 x4 WCO UDB 2x CAN ... 2x LP Comparator x1 UDB LCD SAR ADC (12-bit) Programmable Digital 4x SCB-I2C/SPI/UART Programmable Analog 2x Capsense Reset Reset Control XRES Peripheral Interconnect (MMIO) PCLK 8x TCPWM Clock Clock Control WDT IMO ILO System Interconnect (Multi Layer AHB) Peripherals IOSS GPIO (8x ports) Power Sleep Control WIC POR LVD REF BOD PWRSYS NVLatches Port Interface & Digital System Interconnect (DSI) High Speed I/O Matrix Power Modes Active/Sleep Deep Sleep Hibernate 49x GPIO, 6x GPIO_OVT IO Subsystem PSoC 4200M 器件能够为硬件和固件的编程、测试、调试和跟 踪提供广泛的支持。 ARM 串行线调试接口支持器件的所有编程和调试功能。 借助完善的片上调试功能，可以使用标准的生产用器件在最终系 统中进行全面的器件调试。它不需要特殊的接口、调试转接板、 模拟器或仿真器。只需要标准的编程连接，即可全面支持调试。 PSoC Creator 集成开发环境 （IDE）能够为 PSoC 4200M 器件 提供全面集成的开发和调试支持。 SWD 接口与行业标准的第三 方工具完全兼容。 PSoC 4200M 系列提供了一个不适用于多芯 片应用解决方案和微控制器的安全级别。这是因为具有能禁用调 试的特性以及强大的闪存保护功能，并允许在片上可编程块实现 用户专有的功能。 文档编号：001-96605 版本 *A 默认情况下，调试电路处于使能状态，并且只能在固件中被禁 用。如果未使能，重新使能它们的唯一方法是擦除整个器件，清 除闪存保护，然后用新固件对器件进行重新编程，这样便能启用 这些调试功能。 此外，对于担心因器件恶意重新编程造成的欺诈性攻击或通过启 动和中断闪存编程序列来击败安全性的试图的应用，可以永久禁 用所有器件接口。由于使能最高安全级别时将禁用所有编程、调 试和测试接口，因此已启用器件安全性的 PSoC 4200M 器件将 不能退回进行故障分析。这是 PSoC 4200M 允许客户进行的权 衡。 页 4/41 PSoC® 4：PSoC 4200M 系列数据手册 功能定义 图 2. PSoC 4200M MCU 时钟架构 CPU 和存储器子系统 IMO clk_hf CPU PSoC 4200M 中的 Cortex-M0 CPU 是 32 位 MCU 子系统的部 分，该内核通过扩展的时钟门控来优化低功率操作。此外，几乎 所有指令的长度都为 16 位，并且执行 Thumb-2 指令集。赛普 拉斯实现还包含了一个能在单一周期内计算出 32 位结果的硬件 乘法器。 Cortex-M0 包括一个具有 32 路中断输入的嵌套矢量中 断控制器 (NVIC) 模块和一个唤醒中断控制器 （WIC）， WIC 控 制器可将处理器从深度睡眠模其模式唤醒，允许芯片处于深度睡 眠模式时关闭供给主处理器的电源。 Cortex-M0 CPU 提供一个 不可屏蔽中断输入 （NMI），该输入未被系统函数使用时可以提 供给用户使用。 clk_ext dsi_in[0] dsi_in[1] dsi_in[2] dsi_in[3] dsi_out[3:0] CPU 还包括一个调试接口，即串行线调试 （SWD）接口， PSoC 4200M 的调试配置有四个断点 （地址）比较器和两个观 察点 （数据）比较器。 闪存 PSoC 4200M 包含一个闪存模块，该模块的闪存加速器与 CPU 紧密耦合在一起，以改善闪存模块的平均访问时间。闪存加速器 的单周期访问平均占 SRAM 的 85%。如果需要，闪存模块的部 分空间可以用于模拟 EEPROM 操作。 SRAM 在休眠时 SRAM 存储器的内容仍然能够保持。 SROM 此外，提供的监控 ROM 还包含引导和配置子程序。 DMA 提供一个 8 通道的 DMA 引擎可以执行 32 位传输，并有链式乒 乓描述符。 系统资源 电源系统 有关电源系统的详细信息，请参考 第 14 页上的电源电压章节中 所介绍的内容。它确保电压电平满足每个相应模式的要求，延迟 模式输入 （例如，上电复位 （POR）模式）直到电压电平满足 正常功能，或生成各种复位 （欠压检测 （BOD）），或中断 （低电压检测 （LVD））。 PSoC 4200M 可通过一个外部供电运 行，其电压范围为 1.71 至 5.5 V。它拥有 5 种不同的电源模式， 这些模式之间的转换由电源系统管理。 PSoC 4200M 提供睡眠 模式、深度睡眠模式、休眠模式和停止低功耗模式。 时钟系统 PSoC 4200M 的时钟系统为需要时钟的所有子系统提供时钟且 通过该时钟系统可以在各种时钟源之间进行切换而不会产生瞬时 脉冲。此外，时钟系统可确保没有亚稳态情况的出现。 PSoC 4200M 的时钟系统包括一个时钟晶体振荡器 （即 WCO， 工作频率为 32 kHz）、 IMO （频率范围为 3 ~ 48MHz）、 ILO （额定频率为 32 kHz）内部振荡器以及一个备用的外部时钟。 文档编号：001-96605 版本 *A ILO clk_lf 通过分频 clk_hf 信号可以生成用于 UDB、模拟和数字外设的同 步时钟。 PSoC 4200M 的时钟分频器共用 16 个，每个分频器可 进行 16 位分频；这样允许功能固定模块使用 12 个， UDB 则使 用 4 个。模拟时钟的相位可以提前数字时钟，以允许在生成数 字时钟相关的噪声之前发生模拟事件。 16 位的分频能够为生成 精细的频率值提供极大的灵活性。 Creator 能够完全支持时钟的 分频方案。 IMO 时钟源 在 PSoC 4200M 中， IMO 是主要的内部时钟源。在测试过程 中，该时钟源被调整，以达到指定的准确度。调整值被存储在非 易失性存储器中。此外，还可以在运行时执行调整操作，从而允 许进行现场校准。IMO 的默认频率为 24 MHz ；其频率范围为 3 MHz 到 48MHz，增 / 减步长为 1 MHz。对于赛普拉斯提供的校 准设置， IMO 容差为 ±2%。 ILO 时钟源 ILO 是超低功耗的振荡器 （32 kHz 额定值），主要用于生成深 度睡眠模式下工作的外设时钟。利用 IMO 校准 ILO 驱动计数器 可以提高精度。赛普拉斯提供了一个用于校准目的的软件组件。 晶体振荡器 PSoC 4200M 时钟子系统也包含一个低频率晶体振荡器 （32 kHz WCO）；在深度睡眠模式下该振荡器可用，并可以用于实 时时钟 （RTC）和看门狗定时器应用。 看门狗定时器 看门狗定时器由低频率时钟提供时钟，因此，可以在深度睡眠模 式中实现看门狗操作。此外，如果在发生超时前尚未处理操作， 那么将生成看门狗复位或某个中断。看门狗复位在复位原因寄存 器内被记录。 复位 有多种源 （包括软件复位）可以复位 PSoC 4200M。复位事件 是异步的，用于确保将器件恢复到一个已知的状态。复位原因被 记录在寄存器内，该寄存器在复位过程中保持不变并允许软件确 定复位原因。芯片为外部复位提供一个 XRES 引脚，以避免在 加电或重新配置期间，同配置和多个引脚存在问题。 页 5/41 PSoC® 4：PSoC 4200M 系列数据手册 参考电压 声环境下，对于真正的 12 位精度，系统性能是 65 dB。为提高 在嘈杂条件下的性能，可以为内部参考电压提供一个外部旁路电 容 （耦合滤波）。 PSoC 4200M 参考系统生成需要的所有内部参考。参考系统为 12 位 ADC 提供 1% 精度的电压参考。为了获得更好的信噪比 （SNR）和更好的绝对准确度，可以使用 GPIO 引脚将外部旁路 电容添加到内部参考电压或将外部参考电压用于 SAR。 SAR 通过一个 8 输入定序器 （可扩展到 16 个输入）连接到一 组固定引脚。定序器自动通过已选通道循环 （定序器扫描），而 不需要任何软件开销 （即无论是在单通道的还是在分布在多通 道上，总抽样带宽一直等于 1 Msps）。定序器的切换通过一个 状态机或固件驱动实现。定序器的每一路转换结果被缓存到每个 不同的结果寄存器，减轻 CPU 中断处理的要求。为了适应各种 源阻抗和频率的信号，每个通道可有不同的可编程采样时间。另 外， SAR ADC 支持硬件的转换结果溢出检测机制。转换结果的 上下范围可以指定并保存在寄存器里，当 ADC 转换结果上 / 下 溢出时，可以触发中断。这样节省了 CPU 软件检测转换结果溢 出与否的时间。 模拟模块 12 位 SAR ADC 12 位的 1M 采样 / 秒的 SAR ADC 可在 18 MHz 的最大时钟速率 下运行，在该频率下进行一次 12 位数据转换至少需要 18 个时 钟周期。 该模块通过下面三种方式增强模块的功能：添加参考电压缓冲区 （可微调，从而达到 ±1% 的误差）；提供了三个内部电压参考 VDD、 VDD/2 和 VREF （额定电压为 1.024 V）和一个通过 GPIO 引脚提供的外部参考电压以供选择。采样和保持 （S/H）时间是 可编程，能够降低对驱动 SAR 输入的放大器 （它决定了 SAR 的建立时间）的增益带宽的要求。在使用合适的参考和允许的噪 SAR 可以量化电路板上的温度传感器的输出，来对其它功能做 温度补偿。当需要一个高速时钟 （可高达 18 MHz）时， SAR 不可用在深度睡眠模式和休眠模式。 SAR 的工作范围为 1.71 至 5.5 V。 图 3. SAR ADC 系统框图 AHB System Bus and Programmable Logic Interconnect SARSEQ vminus vplus P7 Port 2 (8 inputs) SARMUX P0 Sequencing and Control Data and Status Flags POS SARADC NEG External Reference and Bypass (optional) Reference Selection VDD/2 VDDD VREF Inputs from other Ports 文档编号：001-96605 版本 *A 页 6/41 PSoC® 4：PSoC 4200M 系列数据手册 模拟复用总线 温度传感器 PSoC 4200M 有两个模拟总线 （模拟复用总线 A 和模拟复用总 线 B）环绕芯片外设。这些总线可以将模拟信号从任何引脚传输 到各种模拟模块 （包括运算放大器）和 CapSense 模块，例如 可以用 ADC 监控芯片上的任何引脚。这些总线相互独立并且可 以分为三个独立部分。第一个部分用于 CapSense，第二个用于 通用模拟信号处理，第三个用于通用数字外设和 GPIO。 PSoC 4200M 有一个片上温度传感器。该传感器包括一个二极 管，此二极管的偏置电流由一个开关状态的电流源提供。该温度 传感器的输出可以连接至 ADC 做量化采样，量化结果通过赛普 拉斯提供的固定算法来转换成温度值。 四个运算放大器 PSoC 4200M 具有带比较器模式的四个运算放大器，这样能够 在片上执行最常见的模拟功能，而无需外部组件。 PGA、电压 缓冲区、滤波器、跨阻放大器和其他功能通过使用外部无源组件 实现，从而节省电源、成本和空间。片上运算放大器有足够的带 宽来驱动 ADC 的采样和保持电路而不必使用外部缓冲。在深度 睡眠模式下，只要使用极低的功耗运行这些运算放大器。下图显 示的是运算放大器子系统中两对相同运算放大器的其中一对。 可编程的数字模块 通用数字模块 （UDB）及端口接口 图 5. UDB 阵列 To SAR ADC To SAR ADC Analog Mux Bus B PSoC 4200M 有一对能在深度睡眠和休眠模式下工作的低功耗 比较器。这样，当模拟系统模块被禁用时，仍可以在低功耗模式 下监控外部电压电平。比较器输出通常都同步到主时钟以避免亚 稳态，除非它在一个异步功耗模式 （休眠）下操作，在此模式 下，比较器开关事件由系统唤醒电路激活。 PSoC 4200M 具有四个 UDB ； UDB 阵列同样也提供了一个数 字信号互连 （DSI）结构，允许将外设和端口中的信号布线到或 经过 UDB，以进行通信和控制。下图显示的是 UDB 阵列。 图 4. 运算放大器子系统中的相同运算放大器对 Analog Mux Bus A 低功耗比较器 AHB Bridge CPUSS Dig CLKS 8 to 32 + - BUS IF 1x Internal Out0 P1 P2 P3 P4 OA1 P5 - P6 + 1x 10x Other Digital Signals in Chip P0 UDBIF 10x DSI IRQ IF CLK IF Port IF IF Port Port IF DSI UDB UDB UDB UDB High -Speed I/O Matrix OA0 4 to 8 Scalable array of UDBs (max=16) Routing Channels Internal Out1 P7 图 4 中的椭圆形表示模拟开关，通过用户固件、 SAR 定序器或 用户定义的可编程逻辑可以控制这些开关。通过这些开关可以配 置各运算放大器 （OA0 和 OA1），用以对相应反馈组件进行所 有标准运算放大器功能。 可以对各运算放大器 （OA0 和 OA1）进行编程和重新配置以便 向可交换的反馈组件提供标准的运算放大器功能。此外，还提供 了用于直接驱动引脚的单位增益功能，或者，供内部使用 （如 该图所示的缓冲 SAR ADC 输入）。另外，这些运算放大器还能 作为真值比较器使用。 运算放大器输入提供高度灵活连接并且可以直接连接至专用引 脚，或通过模拟复用总线连接至芯片上的引脚。模拟开关连接由 用户固件和用户定义的可编程数字状态机 （通过 UDB 实现）控 制。 这些运算放大器使用极低电流在深度睡眠模式下运行，旨在允许 模拟电路在深度睡眠模式下持续运行。 文档编号：001-96605 版本 *A DSI DSI Programmable Digital Subsystem UDB 可由时钟分频器模块、端口接口 （外设，如 SPI 需要）和 DSI 网络直接或在同步后提供时钟脉冲。 端口接口被定义作为一个寄存器使用，并可由 UDB 阵列中 PLD 的相同源来提供时钟脉冲。这样允许能够更快地运行，因为输入 和输出可被保存在接近 I/O 引脚的端口接口和阵列的边缘上。端 口接口寄存器可以由来自同一端口的一个 I/O 引脚提供时钟脉 冲。这样，通过消除延迟将端口输入布线到 DSI 上并用于寄存 其他输入，各种接口 （如 SPI）可以在较高的时钟速度运行。 端口接口在图 6 中显示。 UDB 可以给中断控制器生成中断 （每个 UDB 一次）。 UDB 仍 可通过 DSI 连接到芯片上的所有引脚。 页 7/41 PSoC® 4：PSoC 4200M 系列数据手册 图 6. 端口接口 High Speed I/O Matrix To Clock Tree 8 Input Registers 7 Digital GlobalClocks 3 DSI Signals , 1 I/O Signal 6 Clock Selector Block from UDB 0 7 2 固定功能数字模块 定时 / 计数 / 脉宽调制器 （TCPWM）模块 TCPWM 模块使用一个用户可编程周期长度的 16 位计数器。另 外，还有一个捕获寄存器，用于记录事件发生 （可能是 I/O 事 件）时的计数值；一个周期寄存器，用于停止或自动重新加载计 数器 （在计数值与周期寄存器的值相等时）和一个比较寄存器， 用于生成作为 PWM 占空比输出使用的比较值信号。在正向输出 和反向输出之间，该模块还提供了可编程的偏移，以便这些输出 可以作为可编程死区的互补 PWM 输出使用。它还提供用于强制 停止 PWM 输出的停止 （Kill）输入；例如，当出现过流状态 时，可以强制停止 PWM 输出来保护电路。 PSoC 4200M 拥有 八个 TCPWM 模块。 串行通信模块 （SCB） PSoC 4200M 有四个 SCB，每个 SCB 都可以实现 I2C、 UART 或 SPI 接口。 I2C 模式：硬件 I2C 模块实现了一个完整的多主设备和从设备接 口 （它具有多主设备仲裁功能）。该模块的工作速度可达 1 Mbps （增强型快速模式），另外它还提供各种灵活的缓冲选 项，以降低 CPU 的中断开销和延迟。该模块还具有一个 EzI2C，通过它可以在 PSoC 4200M 存储器中创建缓冲存储器的 地址范围，并且对存储器中的阵列进行读写操作时可以大量降低 I2C 通信。此外，该模块提供一个深度为 8 字节的 FIFO，用于 0 3 2 1 0 [1] 4 8 [1] [0] To DSI 文档编号：001-96605 版本 *A ... Enables [1] 8 Reset Selector Block from UDB 6 [0] 2 4 Output Registers ... 9 4 8 8 From DSI [1] From DSI 接收和传送数据。这给予 CPU 更多读取数据的时间，从而减少 了时钟延展的发生 （由于 CPU 没有及时读取数据，因此才导致 时钟延展）。FIFO 可用在所有通道，并在没有 DMA 的情况下非 常有用。 I2C 外设与 I2C 标准模式、快速模式和增强快速模式器件相兼 容，如 NXP I2C 总线规范和用户手册 （UM10204）中所定义。 在开漏模式下，可以使用 GPIO 引脚实现 I2C 总线 I/O。 UART 模式：这是一个可在速度高达 1 Mbps 的条件下运行的全 功能 UART。它支持汽车级的单线接口 （LIN）、红外接口 （IrDA）和智能卡 （ISO7816）的协议，它们全部都是基本 UART 协议的其他形式。此外，它还支持 9 位多处理器模式， 此模式允许寻址连接到通用的 RX 和 TX 线的外设。支持通用 UART 功能，如奇偶校验错误、中断检测以及帧错误。一个 8 字节 FIFO 让更多的 CPU 服务延迟得到容许。 SPI 模式：SPI 模式支持全部 Motorola SPI、 TI SSP （基本添加 用于同步 SPI 编码的启动脉冲）和 National Microwire （SPI 的 半双工形式）。 SPI 模块可以使用 FIFO，而且还能支持 EzSPI 模式；此模式会减少读取和写入储存器中的阵列时的数据交换 量。 CAN 模块 拥有两个独立的 CAN 2.0B 模块，这两个模块被认证为符合 CAN 标准。 页 8/41 PSoC® 4：PSoC 4200M 系列数据手册 GPIO 特殊功能外设 PSoC 4200M 具有 55 个采用 68 引脚 QFN 封装的 GPIO。 GPIO 模块实现下列功能： LCD Segment 驱动 ■ 驱动强度模式包括下面八种：强推拉、电阻上拉及下拉、弱 （电阻）上拉及下拉、开漏及开源、输入和禁用 ■ 选择输入阈值 （CMOS 或 LVTTL） ■ 禁用输入和输出的单独控制 ■ 用于闩锁前一状态的保持模式 （用于保留 I/O 在深度睡眠模式 和休眠模式的状态） ■ dV/dt 相关噪声控制的可选斜率，用以降低 EMI 引脚被分组为逻辑单元，称为端口，其宽度为 8 位。上电和复 位期间，各模块被强制为禁用状态，以禁止通电任何输入和 / 或 造成启用的过电流现象。高速 I/O 矩阵的复用网络用于复用连接 一个 I/O 引脚至多个信号。固定功能外设的引脚位置也被固定以 减少内部使用的复杂性 （这些信号不通过 DSI 网络布线）。 DSI 信号不受此影响，且所有引脚均可通过 DSI 网络连接到任何 UDB。 数据输出寄存器和引脚状态寄存器分别用于驱动和保存管脚当前 的状态。 如果 I/O 引脚被使能，它将生成一个中断，并且每个 I/O 端口都 有一个中断请求 （IRQ）和相关的中断服务子程序 （ISR）向量 （对于 PSoC 4200M，向量数量为 8）。 端口 6 的引脚 （最多 6 个引脚，由封装不同而异）是过压容限 （VIN 可以超过 VDD）。根据 I2C 规范，在过压单元的输入超过 VDDIO 时，这些单元不会输出高于 10 µA 的电流。 PSoC 4200M 有一个 LCD 控制器，可驱动多达 4 个 Common 和 51 个 Segment。任何引脚都可以作为一个 common 引脚或 一个 segment 引脚。该控制器使用完整的数字方法驱动 LCD 段，而不需要内部生成 LCD 电压。这两种方法被称为数字相关 和 PWM。 数字相关涉及到调制频率、通用电压和段信号，用于生成一个段 的最高 RMS 电压，以照亮或保持 RMS 信号为零。这种方法用 于 STN 效果会比较好，但用于 TN （相对比较廉价）则会对比 度比较低。 PWM 方式是使用 PWM 信号驱动显示面板，有效地利用面板的 电容来提供经过调制脉冲宽度的集成，从而生成所需的 LCD 电 压。这种方法导致会更高的功耗，但驾驶 TN 显示时可以导致更 好的结果。支持 LCD 在深度睡眠时刷新显示缓冲区 (4 位；每端 口使用一个 32 位寄存器 ) CapSense 通过一个 CapSense Sigma-Delta （CSD）模块，所有 PSoC 4200M 的引脚都支持 CapSense 功能；通过一个模拟复用器总 线，此模块可连接到任何一个引脚，所有 GPIO 引脚都可以使用 一个模拟开关来连接该总线。因此，在软件控制的系统中，任何 引脚或引脚组都可以提供 CapSense 功能。为 CapSense 模块 提供一个组件，该组件提供自动硬件调试 （赛普拉斯 SmartSense™），从而为用户提供方便。 通过将屏蔽电压驱动到另一个模拟总线可以提供防水性能。通过 对屏蔽电极驱动为与感应电极相同的信号可提供防水功能。这样 可以避免屏蔽电容衰减感应输入。 每个 CSD模块具有两个 IDAC。如果不使用 CapSense （两个 IDAC 都可用）或者 CapSense 没有使能防水功能 （一个 IDAC 有效），那么可以将这两个 IDAC 用作通用目的。 PSoC 4200M 具有两个独立使用的 CSD 模块；一个用于 CapSense，并一个 提供两个 IDAC。 文档编号：001-96605 版本 *A 页 9/41 PSoC® 4：PSoC 4200M 系列数据手册 引脚分布 下面显示的是 PSoC 4200M 的引脚列表。它显示供电电源和端口引脚 （例如， P0.0 表示端口 0 的引脚 0）。 68-QFN 64-TQFP 48-TQFP 引脚 名称 引脚 名称 引脚 名称 42 P0.0 39 P0.0 28 P0.0 43 P0.1 40 P0.1 29 P0.1 44 P0.2 41 P0.2 30 P0.2 45 P0.3 42 P0.3 31 P0.3 46 P0.4 43 P0.4 32 P0.4 47 P0.5 44 P0.5 33 P0.5 48 P0.6 45 P0.6 34 P0.6 49 P0.7 46 P0.7 35 P0.7 50 XRES 47 XRES 36 XRES 51 VCCD 48 VCCD 37 VCCD 52 VSSD 49 VSSD 38 VSSD 53 VDDD 50 VDDD 39 VDDD 54 P5.0 51 P5.0 55 P5.1 52 P5.1 56 P5.2 53 P5.2 57 P5.3 54 P5.3 58 P5.4 59 P5.5 55 P5.5 60 VDDA 56 VDDA 40 VDDA 61 VSSA 57 VSSA 41 VSSA 62 P1.0 58 P1.0 42 P1.0 63 P1.1 59 P1.1 43 P1.1 64 P1.2 60 P1.2 44 P1.2 65 P1.3 61 P1.3 45 P1.3 66 P1.4 62 P1.4 46 P1.4 67 P1.5 63 P1.5 47 P1.5 68 P1.6 64 P1.6 48 P1.6 1 P1.7/VREF 1 P1.7/VREF 1 P1.7/VREF 2 P2.0 2 P2.0 2 P2.0 3 P2.1 3 P2.1 3 P2.1 4 P2.2 4 P2.2 4 P2.2 5 P2.3 5 P2.3 5 P2.3 6 P2.4 6 P2.4 6 P2.4 7 P2.5 7 P2.5 7 P2.5 8 P2.6 8 P2.6 8 P2.6 9 P2.7 9 P2.7 9 P2.7 10 VSSA 10 VSSA 10 VSSIO 11 VDDA 11 VDDA 文档编号：001-96605 版本 *A 页 10/41 PSoC® 4：PSoC 4200M 系列数据手册 68-QFN 64-TQFP 引脚 12 名称 P6.0 引脚 12 名称 P6.0 13 P6.1 13 P6.1 14 P6.2 14 P6.2 15 P6.3 16 P6.4 15 P6.4 17 P6.5 16 P6.5 18 VSSIO 17 VSSIO 19 P3.0 18 20 P3.1 19 21 P3.2 22 P3.3 23 24 48-TQFP 引脚 名称 P3.0 12 P3.0 P3.1 13 P3.1 20 P3.2 14 P3.2 21 P3.3 16 P3.3 P3.4 22 P3.4 17 P3.4 P3.5 23 P3.5 18 P3.5 25 P3.6 24 P3.6 19 P3.6 26 P3.7 25 P3.7 20 P3.7 27 VDDIO 26 VDDIO 21 VDDIO 28 P4.0 27 P4.0 22 P4.0 29 P4.1 28 P4.1 23 P4.1 30 P4.2 29 P4.2 24 P4.2 31 P4.3 30 P4.3 25 P4.3 32 P4.4 31 P4.4 33 P4.5 32 P4.5 34 P4.6 33 P4.6 35 P4.7 39 P7.0 37 P7.0 26 P7.0 40 P7.1 38 P7.1 27 P7.1 41 P7.2 端口 6 的引脚都是过压容限的。在 48 引脚 TQFP 封装中，引脚 11 和 15 都处于未连接状态。所有 VSS 引脚必须连接在一起。 文档编号：001-96605 版本 *A 页 11/41 PSoC® 4：PSoC 4200M 系列数据手册 上表显示的每个引脚均有多个可编程功能，如下表所示。列标题表示模拟和备用引脚功能： 端口 / 引脚 P0.0 模拟 lpcomp.in_p[0] P0.1 lpcomp.in_n[0] P0.2 lpcomp.in_p[1] P0.3 lpcomp.in_n[1] 备用函数 1 备用函数 2 备用函数 3 can[1].can_rx:0 备用函数 4 can[1].can_tx:0 备用函数 5 scb[0].spi_select1:0 scb[0].spi_select2:0 scb[0].spi_select3:0 P0.4 wco_in scb[1].uart_rx:0 scb[1].i2c_scl:0 scb[1].spi_mosi:1 P0.5 wco_out scb[1].uart_tx:0 scb[1].i2c_sda:0 scb[1].spi_miso:1 P0.6 ext_clk:0 P0.7 scb[1].uart_cts:0 scb[1].uart_rts:0 scb[1].spi_clk:1 can[1].can_tx_enb_n:0 wakeup scb[1].spi_select0:1 P5.0 ctb1.oa0.inp tcpwm.line[4]:2 scb[2].uart_rx:0 scb[2].i2c_scl:0 scb[2].spi_mosi:0 P5.1 ctb1.oa0.inm tcpwm.line_compl[4]:2 scb[2].uart_tx:0 scb[2].i2c_sda:0 scb[2].spi_miso:0 P5.2 ctb1.oa0.out tcpwm.line[5]:2 scb[2].uart_cts:0 lpcomp.comp[0]:1 scb[2].spi_clk:0 P5.3 ctb1.oa1.out tcpwm.line_compl[5]:2 scb[2].uart_rts:0 lpcomp.comp[1]:1 scb[2].spi_select0:0 P5.4 ctb1.oa1.inm tcpwm.line[6]:2 scb[2].spi_select1:0 P5.5 ctb1.oa1.inp tcpwm.line_compl[6]:2 scb[2].spi_select2:0 P5.6 ctb1.oa0.inp_alt tcpwm.line[7]:0 scb[2].spi_select3:0 P5.7 ctb1.oa1.inp_alt tcpwm.line_compl[7]:0 P1.0 ctb0.oa0.inp tcpwm.line[2]:1 scb[0].uart_rx:1 scb[0].i2c_scl:0 scb[0].spi_mosi:1 P1.1 ctb0.oa0.inm tcpwm.line_compl[2]:1 scb[0].uart_tx:1 scb[0].i2c_sda:0 scb[0].spi_miso:1 P1.2 ctb0.oa0.out tcpwm.line[3]:1 scb[0].uart_cts:1 scb[0].spi_clk:1 P1.3 ctb0.oa1.out tcpwm.line_compl[3]:1 scb[0].uart_rts:1 scb[0].spi_select0:1 P1.4 ctb0.oa1.inm tcpwm.line[6]:1 scb[0].spi_select1:1 P1.5 ctb0.oa1.inp tcpwm.line_compl[6]:1 scb[0].spi_select2:1 P1.6 ctb0.oa0.inp_alt tcpwm.line[7]:1 scb[0].spi_select3:1 P1.7 ctb0.oa1.inp_alt tcpwm.line_compl[7]:1 P2.0 sarmux.0 tcpwm.line[4]:1 scb[1].i2c_scl:1 scb[1].spi_mosi:2 P2.1 sarmux.1 tcpwm.line_compl[4]:1 scb[1].i2c_sda:1 scb[1].spi_miso:2 P2.2 sarmux.2 tcpwm.line[5]:1 scb[1].spi_clk:2 P2.3 sarmux.3 tcpwm.line_compl[5]:1 scb[1].spi_select0:2 P2.4 sarmux.4 tcpwm.line[0]:1 scb[1].spi_select1:1 P2.5 sarmux.5 tcpwm.line_compl[0]:1 scb[1].spi_select2:1 P2.6 sarmux.6 tcpwm.line[1]:1 scb[1].spi_select3:1 文档编号：001-96605 版本 *A 页 12/41 PSoC® 4：PSoC 4200M 系列数据手册 端口 / 引脚 P2.7 模拟 sarmux.7 备用函数 1 tcpwm.line_compl[1]:1 备用函数 2 备用函数 3 备用函数 4 备用函数 5 scb[3].spi_select0:1 P6.0 tcpwm.line[4]:0 scb[3].uart_rx:0 can[0].can_tx_enb_n:0 scb[3].i2c_scl:0 scb[3].spi_mosi:0 P6.1 tcpwm.line_compl[4]:0 scb[3].uart_tx:0 can[0].can_rx:0 scb[3].i2c_sda:0 scb[3].spi_miso:0 P6.2 tcpwm.line[5]:0 scb[3].uart_cts:0 can[0].can_tx:0 P6.3 tcpwm.line_compl[5]:0 scb[3].uart_rts:0 scb[3].spi_clk:0 scb[3].spi_select0:0 P6.4 tcpwm.line[6]:0 P6.5 tcpwm.line_compl[6]:0 scb[3].spi_select1:0 P3.0 tcpwm.line[0]:0 scb[1].uart_rx:1 scb[1].i2c_scl:2 scb[1].spi_mosi:0 P3.1 tcpwm.line_compl[0]:0 scb[1].uart_tx:1 scb[1].i2c_sda:2 scb[1].spi_miso:0 P3.2 tcpwm.line[1]:0 scb[1].uart_cts:1 swd_data scb[1].spi_clk:0 P3.3 tcpwm.line_compl[1]:0 scb[1].uart_rts:1 swd_clk scb[1].spi_select0:0 P3.4 tcpwm.line[2]:0 scb[1].spi_select1:0 P3.5 tcpwm.line_compl[2]:0 scb[1].spi_select2:0 P3.6 tcpwm.line[3]:0 scb[1].spi_select3:0 P3.7 tcpwm.line_compl[3]:0 scb[3].spi_select2:0 P4.0 scb[0].uart_rx:0 can[0].can_rx:1 scb[0].i2c_scl:1 scb[0].spi_mosi:0 P4.1 scb[0].uart_tx:0 can[0].can_tx:1 scb[0].i2c_sda:1 scb[0].spi_miso:0 can[0].can_tx_enb_n:1 lpcomp.comp[0]:0 scb[0].spi_clk:0 lpcomp.comp[1]:0 scb[0].spi_select0:0 P4.2 csd[0].c_mod scb[0].uart_cts:0 P4.3 csd[0].c_sh_tank scb[0].uart_rts:0 P4.4 can[1].can_tx_enb_n:1 scb[0].spi_select1:2 P4.5 can[1].can_rx:1 scb[0].spi_select2:2 P4.6 can[1].can_tx:1 scb[0].spi_select3:2 P4.7 P7.0 tcpwm.line[0]:2 scb[3].uart_rx:1 scb[3].i2c_scl:1 scb[3].spi_mosi:1 P7.1 tcpwm.line_compl[0]:2 scb[3].uart_tx:1 scb[3].i2c_sda:1 scb[3].spi_miso:1 P7.2 tcpwm.line[1]:2 scb[3].uart_cts:1 scb[3].spi_clk:1 各种电源引脚功能的说明如下： VSS：接地引脚。 VDDD：模拟 （如果封装未提供 VDDA 引脚）和数字部分的电源。 VCCD：稳压数字电源 （1.8 V ±5%）。 VDDA：如果封装提供该引脚则为模拟 VDD 引脚；否则短路至 VDDD。 引脚端口都可以作为 LCD 共模信号、 LCD 段驱动、或 CSD 感应使用，并且屏蔽引 脚可以与 AMUXBUS A 或 B 相连，或都作为固件或 DSI 信号可驱动的 GPIO 引脚使 用。 VDDIO：I/O 引脚电压范围。 VSSA：如果封装提供该引脚则为模拟接地引脚；否则短路至 VSS。 文档编号：001-96605 版本 *A 页 13/41 PSoC® 4：PSoC 4200M 系列数据手册 电源电压 所有功能和电路的工作电压范围都是 1.71 至 5.5 V。 PSoC 4200M 系列提供两种不同的电源操作模式：非调节外部 供电和调节外部供电。 非稳压外部供电 在该模式下， PSoC 4200M 由一个外部电源供电，它的电压范 围为 1.8 至 5.5 V。此范围还用于电池供电操作，例如，芯片可 以由一个电池系统供电，其电压可从启动时的 3.5 V 降至 1.8 V。 在该模式下， PSoC 4200M 的内部调节器为内部逻辑供电，并 且其 VCCD 输出必须通过一个外部电容 （在 1 至 1.6 µF 范围内 ； X5R 陶瓷或性能更好的电容）旁路接地。 在 PC 板上必须同时短路 VDDA 和 VDDD ； 因此，也要同时短 路地、 VSSA 和 VSS。 VDDD 和 VDDA 必须通过旁路电容连接 到地，通常选用一个 1µF 和一个 0.1µF 的电容。请注意，这只 是简单的经验法则。对于重要的应用， PCB 布局、走线间的电 感和旁路电容寄生需要通过仿真以获得最佳的旁路。 文档编号：001-96605 版本 *A 供电电压 VDDD–VSS 和 VDDIO-VSS VDDA–VSSA VCCD–VSS VREF–VSSA （可选） 旁路电容 每个引脚上的 0.1 µF 陶瓷电容加上 1 到 10 µF 的大容量电容。 引脚上安装 0.1 µF 的陶瓷电容。另外安装 大小为 1 µF 到 10 µF 的大容量电容。 在 VCCD 引脚上安装的 1 µF 陶瓷电容。 可以旁路内部带隙 （其电容范围为 1 µF 到 10 µF）来提高 ADC 的性能。 调节外部供电 在该模式下， PSoC 4200M 由一个外部电源供电，它的电压范 围为 1.71 至 1.89 V （1.8 V ±5%）；请注意，此范围必须包括 了电源纹波。此外，同时短路并旁路 VCCD、 VDDA、 VDDIO 和 VDDD 引脚。在固件中，内部调压器被禁用。 页 14/41 PSoC® 4：PSoC 4200M 系列数据手册 开发支持 PSoC 4200M 系列具有一系列丰富的文档、开发工具和在线资 源，能够在开发过程中为您提供帮助。更多有关信息，请访问 www.cypress.com/go/psoc4 网站。 应用笔记：PSoC 应用笔记深入讨论了 PSoC 的特定应用，例如 无刷直流电机控制和片上滤波。除了应用笔记文档之外，应用笔 记通常还包括示例项目。 技术参考手册：技术参考手册 （TRM）包含使用 PSoC 器件所 需的全部技术细节，其中包括所有 PSoC 寄存器的完整说明。 文档 在线资源 一系列文档为 PSoC 4200M 系列提供支持，以确保您可以快速 找到问题的答案。本节列出了部分关键文档。 除了印刷文档之外，您还可以随时通过赛普拉斯 PSoC 论坛， 与世界各地的 PSoC 用户和专家进行交流。 软件用户指南：介绍了有关使用 PSoC Creator 的流程。该指南 详细介绍了 PSoC Creator 项目的构建流程、如何将源控件与 PSoC Creator 结合使用等信息。 工具 组件数据手册：PSoC 非常灵活，在投入生产很长时间后依然可 以创建新的外设 （组件）。组件数据表提供了选择和使用特定组 件所需的全部信息，其中包括功能说明、 API 文档、示例代码以 及交流 / 直流规范。 文档编号：001-96605 版本 *A PSoC 4200M 系列具备业界标准的内核、编程和调试接口，是 开发工具体系的一个组成部分。有关易于使用的创新型 PSoC Creator IDE、所支持的第三方编译器、编程器、调试器和开发 工具包的最新信息，请访问我们的网站： www.cypress.com/go/psoccreator 。 页 15/41 PSoC® 4：PSoC 4200M 系列数据手册 电气规范 最大绝对额定值 表 1. 最大绝对额定值 [1] 规范 ID 编号 参数 说明 最小值 典型值 最大值 单位 6 V 详情 / 条件 SID1 VDD_ABS 相对于 VSS 的模拟或数字供电电压 （VSSD = VSSA） SID2 VCCD_ABS 相对于 VSSD 的直接数字内核电压输入 –0.5 – 1.95 V 最大绝对额定值 SID3 VGPIO_ABS GPIO 电压； VDDD 或 VDDA –0.5 – VDD+0.5 V 最大绝对额定值 SID4 IGPIO_ABS 每个 GPIO 上的电流 –25 – 25 mA 最大绝对额定值 SID5 IG-PIO_injection 每个引脚的 GPIO 注入电流 –0.5 – 0.5 mA 最大绝对额定值 BID44 ESD_HBM 人体静电放电模型 2200 – – V BID45 ESD_CDM 静电放电的带电器件模型 500 – – V BID46 LU 栓锁的引脚电流 –140 – 140 mA –0.5 – 最大绝对额定值 器件级规范 除非另有说明，否则所有规范的适用条件都是：-40 °C TA 85 °C，且 TJ 100 °C。除非另有说明，否则这些规范的适用范围为 1.71 V ~ 5.5 V。 表 2. 直流规范 规范 ID 编号 参数 SID53 VDDD SID255 VDDD 说明 电源输入电压 （VDDA = VDDD = VDD） SID54 VCCD 输出电压 （供给内核逻辑） – 1.8 – V SID55 CEFC 外部电压调节器旁路电容 1 1.3 1.6 µF X5R 陶瓷电容或性能 更好的电容 SID56 CEXC 电源去耦电容 – 1 – µF X5R 陶瓷电容或更好 的电容 活动模式 SID6 IDD1 从闪存内执行， CPU 的运行速率为 6 MHz – 2.2 2.8 mA SID7 IDD2 从闪存内执行； CPU 的运行速率为 12 MHz – 3.7 4.2 mA SID8 IDD3 从闪存内执行； CPU 的运行速率为 24 MHz – 6.7 7.2 mA SID9 IDD4 从闪存内执行； CPU 的运行速率为 48 MHz – 13 13.8 mA 睡眠模式 SID21 IDD16 I2C 唤醒功能、WDT 和比较器均被使能。 电压调节器被禁用。 – 1.75 2.1 mA VDD = 1.71 ~ 1.89 V， 频率 = 6 MHz SID22 IDD17 I2C 唤醒功能、WDT 和比较器均被使能。 – 1.7 2.1 mA VDD = 1.8 ~ 5.5 V， 频率 = 6 MHz SID23 IDD18 I2C 唤醒功能、WDT 和比较器均被使能。 电压调节器被禁用。 – 2.35 2.8 mA VDD = 1.71 ~ 1.89 V， 频率 = 12 MHz 未调节电源输入电压 最小值 1.8 典型值 – 最大值 5.5 单位 V 1.71 1.8 1.89 V 详情 / 条件 使能了电压调节器 旁路内部电压调节器 注释： 1. 器件在高于表 1 中所列出的最大绝对值工作可能会造成永久性的损害。长期使用最大绝对值可能会影响器件的可靠性。最大存放温度是 150°C，符合 JEDEC 标准 JESD22-A103 — 高温度存放使用寿命标准。如果采用的值低于最大绝对值但高于正常值，则器件不能正常工作。 文档编号：001-96605 版本 *A 页 16/41 PSoC® 4：PSoC 4200M 系列数据手册 表 2. 直流规范 规范 ID 编号 参数 SID24 IDD19 说明 最小值 – 典型值 2.25 最大值 2.8 单位 mA – 1.55 20 µA VDD = 1.71 ~ 1.89 V – 1.35 15 µA VDD = 1.8 ~ 3.6 V I C 唤醒和 WDT 打开。 – 1.5 15 µA VDD = 3.6 ~ 5.5 V I2C 唤醒和 WDT 打开。电压调节器被禁 用。 – – 60 µA VDD = 1.71 ~ 1.89 V IDD29 I2C 唤醒和 WDT 打开。 – – 45 µA VDD = 1.8 ~ 3.6 V IDD30 I2C – – 30 µA VDD = 3.6 ~ 5.5 V 休眠模式， T = -40 °C ~ +60 °C SID39 IDD34 电压调节器被禁用。 – 150 3000 nA VDD = 1.71 ~ 1.89 V SID40 IDD35 – 150 1000 nA VDD = 1.8 ~ 3.6 V SID41 IDD36 – 150 1100 nA VDD = 3.6 ~ 5.5 V I2C 唤醒功能、WDT 和比较器均被使能。 深度睡眠模式， T = -40 °C ~ +60 °C SID30 IDD25 I2C 唤醒和 WDT 打开。电压调节器被禁 用。 SID31 IDD26 I2C 唤醒和 WDT 打开。 SID32 IDD27 深度睡眠模式， T = +85 °C SID33 IDD28 SID34 SID35 休眠模式， T = +85 °C SID42 IDD37 2 唤醒和 WDT 打开。 详情 / 条件 VDD = 1.8 ~ 5.5 V， 频率 = 12 MHz – – 4500 nA VDD = 1.71 ~ 1.89 V SID43 IDD38 – – 3500 nA VDD = 1.8 ~ 3.6 V SID44 IDD39 – – 3500 nA VDD = 3.6 ~ 5.5 V 停止模式 SID304 IDD43A 停止模式下的电流； VDD = 3.6 V – 35 85 nA T = –40 °C ~ +60 °C SID304A IDD43B 停止模式下的电流； VDD = 3.6 V – – 1450 nA T = +85 °C XRES 电流 SID307 IDD_XR 触发 XRES （活动模式）时的供电电流 – 2 5 mA 文档编号：001-96605 版本 *A 电压调节器被禁用。 页 17/41 PSoC® 4：PSoC 4200M 系列数据手册 表 3. 交流规范 规范 ID 编号 参数 SID48 FCPU CPU 频率 说明 最小值 典型值 DC – 最大值 48 单位 MHz 详情 / 条件 1.71 VDD 5.5 SID49 TSLEEP 从睡眠模式唤醒的时间 – 0 – µs 由出厂校准保证 SID50 TDEEPSLEEP 从深度睡眠模式唤醒的时间 – – 25 µs 24 MHz IMO。由 出厂校准保证 SID51 THIBERNATE SID51A TSTOP 从休眠模式唤醒的时间 – – 0.7 ms 由出厂校准保证 从停止模式唤醒的时间 – – 2 ms SID52 TRESETWIDTH 由出厂校准保证 外部复位脉冲宽度 1 – – µs 由出厂校准保证 GPIO 表 4. GPIO 直流规范 规范 ID# SID57 参数 VIH[2] SID57A IIHS SID58 VIL 说明 最小值 0.7 × VDDD 典型值 – 最大值 – 单位 V 详情 / 条件 CMOS 输入 焊盘的电压 > OVT 输入的 VDDIO 时的 输入电流 输入为低电平时的电压阈值 – – 10 µA 每个 I2C 规范 – – 0.3 × VDDD V CMOS 输入 输入高电平阀值 SID241 VIH[2] LVTTL 输入， VDDD < 2.7 V 0.7× VDDD – – V SID242 VIL LVTTL 输入， VDDD < 2.7 V – – 0.3 × VDDD V SID243 VIH[2] LVTTL 输入， VDDD 2.7 V 2.0 – – V SID244 VIL LVTTL 输入， VDDD 2.7 V – – 0.8 V SID59 VOH 输出高电平电压 VDDD – 0.6 – – V SID60 VOH 输出高电平电压 VDDD – 0.5 – – V SID61 VOL 输出低电平时的输出电压 – – 0.6 V SID62 VOL 输出低电平时的输出电压 – – 0.6 V SID62A VOL 输出低电平时的输出电压 – – 0.4 V SID63 RPULLUP 上拉电阻 3.5 5.6 8.5 kΩ SID64 RPULLDOWN 下拉电阻 3.5 5.6 8.5 kΩ SID65 IIL 输入漏电流 （绝对值） – – 2 nA SID65A IIL_CTBM CTBM 引脚的输入漏电流 （绝对值） – – 4 nA SID66 CIN 输入电容 – – 7 pF SID67 VHYSTTL 输入迟滞 LVTTL 电平 25 40 – mV SID68 VHYSCMOS 输入迟滞 CMOS – – mV SID69 IDIODE – 100 µA 由出厂校准保证 SID69A ITOT_GPIO 通过保护二极管到达 VDD/Vss 的导通 电流 芯片的最大总拉电流或灌电流 0.05 × VDDD – – – 200 mA 由出厂校准保证 VDDD = 3 V 时， IOH = 4 mA VDDD = 1.8 V 时， IOH = 1 mA VDDD = 1.8 V 时， IOL = 4 mA VDDD = 3 V 时， IOL = 8 mA VDDD = 3 V 时， IOL = 3 mA T = 25 °C， VDDD = 3.0 V。 由出厂校准保证 由出厂校准保证 VDDD 2.7 V 注释： 2. VIH 不能超过 VDDD + 0.2 V。 文档编号：001-96605 版本 *A 页 18/41 PSoC® 4：PSoC 4200M 系列数据手册 表 5. GPIO 交流规范 （由出厂校准保证） [3] 规范 ID 编号 参数 SID70 TRISEF 说明 快速强驱动模式下的上升时间 最小值 2 典型值 – 最大值 12 单位 ns 详情 / 条件 VDDD = 3.3 V， Cload = 25 pF SID71 TFALLF 快速强驱动模式下的下降时间 2 – 12 ns VDDD = 3.3 V， Cload = 25 pF SID72 TRISES 慢速强驱动模式下的上升时间 10 – 60 ns VDDD = 3.3 V， Cload = 25 pF SID73 TFALLS 慢速强驱动模式下的下降时间 10 – 60 ns VDDD = 3.3 V， Cload = 25 pF SID74 FGPIOUT1 GPIO 输出工作频率； 3.3 V VDDD 5.5 V。快速强驱动模式。 – – 33 MHz 90/10%， Cload = 25 pF，占空比 = 60/40 SID75 FGPIOUT2 GPIO 输出工作频率； 1.7 V VDDD 3.3 V。快速强驱动模式。 – – 16.7 MHz 90/10%， Cload = 25 pF，占空比 = 60/40 SID76 FGPIOUT3 GPIO 输出工作频率； 3.3 V VDDD 5.5 V。慢速强驱动模式。 – – 7 MHz 90/10%， Cload = 25 pF，占空比 = 60/40 SID245 FGPIOUT4 GPIO 输出工作频率； 1.7 V VDDD 3.3 V。慢速强驱动模式。 – – 3.5 MHz SID246 FGPIOIN GPIO 输入工作频率； 1.71 V VDDD 5.5 V – – 48 MHz 90/10%， Cload = 25 pF，占空比 = 60/40 90/10% VIO XRES 表 6. XRES 直流规范 规范 ID 编号 参数 SID77 VIH SID78 VIL SID79 RPULLUP SID80 CIN SID81 VHYSXRES SID82 IDIODE 说明 输入高电平阀值 最小值 典型值 0.7 × VDDD – 最大值 – 单位 V 详情 / 条件 CMOS 输入 CMOS 输入 – – 0.3 × VDDD V 上拉电阻 3.5 5.6 8.5 kΩ 输入电容 – 3 – pF 输入电压迟滞 – 100 – mV 通过保护二极管到达 VDDD/VSS 的导通 电流 – – 100 µA 输入为低电平时的电压阈值 由出厂校准保 证 由出厂校准保 证 表 7. XRES 交流规范 规范 ID# SID83 参数 TRESETWIDTH 说明 复位脉冲宽度 最小值 1 典型值 – 最大值 – 单位 µs 详情 / 条件 由出厂校准保证 注释： 3. 同时在多个满载 GPIO 引脚上切换会导致接地层干扰，具体情况取决于几个因素 （其中包括 PCB 板和去耦电容设计）。在某些对接地层干扰很敏感的应用中，可能 会使用 GPIO 的较慢转换速率。 文档编号：001-96605 版本 *A 页 19/41 PSoC® 4：PSoC 4200M 系列数据手册 模拟外设 运算放大器 表 8. 运算放大器规范 （由出厂校准保证） 规范 ID 编号 参数 说明 最小值 – 典型值 – 最大值 – 单位 – 功耗 = 高 – 1100 1850 µA 功耗 = 中 – 550 950 µA IDD 运算放大器模块电流。无负载。 SID269 IDD_HI SID270 IDD_MED SID271 IDD_LOW 功耗 = 低 – 150 350 µA GBW 负载 = 20 pF， 0.1 mA。 VDDA = 2.7 V – – – – SID272 GBW_HI 功耗 = 高 6 – – MHz SID273 GBW_MED 功耗 = 中 4 – – MHz GBW_LO SID274 功耗 = 低 – 1 – MHz IOUT_MAX VDDA 2.7 V，电源电压 = 500 mV – – – – SID275 IOUT_MAX_HI 功耗 = 高 10 – – mA SID276 IOUT_MAX_MID 功耗 = 中 10 – – mA SID277 IOUT_MAX_LO 功耗 = 低 – 5 – mA IOUT VDDA = 1.71 V，轨道的电压 500 mV – – – – SID278 IOUT_MAX_HI 功耗 = 高 4 – – mA SID279 IOUT_MAX_MID 功耗 = 中 4 – – mA SID280 IOUT_MAX_LO 功耗 = 低 SID281 VIN SID282 详情 / 条件 – 2 – mA 输入电压范围 –0.05 – VDDA – 0.2 V 电荷泵打开， VDDA 2.7 V VCM 输入共模电压 –0.05 – VDDA – 0.2 V 电荷泵打开， VDDA 2.7 V VOUT VDDA 2.7 V – – – SID283 VOUT_1 功耗 = 高，负载电流 =10 mA 0.5 – VDDA – 0.5 V SID284 VOUT_2 功耗 = 高，负载电流 =1 mA 0.2 – VDDA – 0.2 V SID285 VOUT_3 功耗 = 中，负载电流 =1 mA 0.2 – VDDA – 0.2 V SID286 VOUT_4 功耗 = 低，负载电流 = 0.1mA 0.2 – VDDA – 0.2 V SID288 VOS_TR 偏移电压，校准后 1 ±0.5 1 mV 高功耗模式 SID288A VOS_TR 偏移电压，校准后 – ±1 – mV 中等功耗模式 SID288B VOS_TR 偏移电压，校准后 – ±2 – mV 低功耗模式 SID290 VOS_DR_TR 偏移电压漂移，校准后 –10 ±3 10 µV/C 高功耗模式 SID290A VOS_DR_TR 偏移电压漂移，校准后 – ±10 – µV/C 中等功耗模式 SID290B VOS_DR_TR 偏移电压漂移，校准后 – ±10 – µV/C SID291 CMRR 直流共模抑制比。高功耗模式。共模电 压范围为 0.5 V 到 VDDA - 0.5 V。 60 70 – dB 低功耗模式 VDDD = 3.6 V SID292 PSRR 工作频率为 1 kHz，纹波电压 = 100 mV 70 85 – dB VDDD = 3.6 V – – – – 参考输入， 1 Hz - 1GHz，功耗 = 高 – 94 – µVrms 参考输入， 1 kHz，功耗 = 高 – 72 – nV/rtHz SID293 噪声 VN1 SID294 VN2 文档编号：001-96605 版本 *A 页 20/41 PSoC® 4：PSoC 4200M 系列数据手册 表 8. 运算放大器规范 （由出厂校准保证）（续） 规范 ID 编号 参数 SID295 VN3 SID296 VN4 SID297 Cload SID298 SID299 说明 参考输入，频率 = 10 kHz，功耗 = 高 最小值 – 典型值 28 最大值 – 单位 nV/rtHz 参考输入，频率 = 100 kHz，功耗 = 高 – 稳定输出模式下的最大负载。 Cload = 50 pF 时满足性能规范。 – 15 – nV/rtHz – 125 pF Slew_rate Cload = 50 pF，功耗 = 高， VDDA 2.7 V 6 – – V/µsec T_op_wake 从禁用到使能的时间，无外部 RC 电路 – 25 – µSec Comp_mode 比较器模式； 50 mV 驱动， Trise = Tfall （近似值） – – – SID300 TPD1 响应时间；功耗 = 高 – 150 – nsec SID301 TPD2 响应时间；功耗 = 中 – 400 – nsec SID302 TPD3 响应时间；功耗 = 低 – 2000 – nsec SID303 Vhyst_op 迟滞 – 10 – mV 模式 2 具有最低电流范围。模式 1 具有 更高的 GBW。 深度睡眠模式 详情 / 条件 SID_DS_1 IDD_HI_M1 模式 1，高电流 – 1400 – uA 深度睡眠模式。 VDDA 2.7 V。 25 °C SID_DS_2 IDD_MED_M1 模式 1，中等电流 – 700 – uA 25 °C SID_DS_3 IDD_LOW_M1 模式 1，低电流 – 200 – uA 25 °C SID_DS_4 IDD_HI_M2 模式 2，高电流 – 120 – uA 25 °C SID_DS_5 IDD_MED_M2 模式 2，中等电流 – 60 – uA 25 °C SID_DS_6 IDD_LOW_M2 模式 2，低电流 SID_DS_7 GBW_HI_M1 – 15 – uA 25 °C – 4 – MHz 25 °C – 2 – MHz 25 °C SID_DS_9 模式 1，高电流 GBW_MED_M1 模式 1，中等电流 GBW_LOW_M1 模式 1，低电流 – 0.5 – MHz 25 °C SID_DS_10 GBW_HI_M2 – 0.5 – MHz Cload = 20 pF， 无直流负载，电 压范围为 0.2 V 到 VDDA-1.5 V SID_DS_11 GBW_MED_M2 模式 2，中等电流 – 0.2 – MHz Cload = 20 pF， 无直流负载，电 压范围为 0.2 V 到 VDDA-1.5 V SID_DS_12 GBW_LOW_M2 模式 2，低电流 – 0.1 – MHz Cload = 20 pF， 无直流负载，电 压范围为 0.2 V 到 VDDA-1.5 V SID_DS_13 VOS_HI_M1 – 5 – mV 已微调， T= 25 °C，电压范 围为 0.2 V 到 VDDA-1.5 V SID_DS_14 VOS_MED_M1 模式 1，中等电流 – 5 – mV 已微调， T= 25 °C，电压范 围为 0.2 V 到 VDDA-1.5 V SID_DS_15 VOS_LOW_M2 模式 1，低电流 – 5 – mV 已微调， T= 25 °C，电压范 围为 0.2 V 到 VDDA-1.5 V SID_DS_8 文档编号：001-96605 版本 *A 模式 2，高电流 模式 1，高电流 页 21/41 PSoC® 4：PSoC 4200M 系列数据手册 表 8. 运算放大器规范 （由出厂校准保证）（续） 规范 ID 编号 参数 SID_DS_16 VOS_HI_M2 说明 模式 2，高电流 最小值 – 典型值 5 最大值 – 单位 mV 详情 / 条件 已微调， T= 25 °C，电压范 围为 0.2 V 到 VDDA-1.5 V SID_DS_17 VOS_MED_M2 模式 2，中等电流 – 5 – mV 已微调， T= 25 °C，电压范 围为 0.2 V 到 VDDA-1.5 V SID_DS_18 VOS_LOW_M2 模式 2，低电流 – 5 – mV 已微调， T= 25 °C，电压范 围为 0.2 V 到 VDDA-1.5 V SID_DS_19 IOUT_HI_M! – 10 – mA 输出电压范围为 0.5 V 到 VDDA-0.5 V SID_DS_20 IOUT_MED_M1 模式 1，中等电流 – 10 – mA 输出电压范围为 0.5 V 到 VDDA-0.5 V SID_DS_21 IOUT_LOW_M1 模式 1，低电流 – 4 – mA 输出电压范围为 0.5 V 到 VDDA-0.5 V SID_DS_22 IOUT_HI_M2 模式 2，高电流 – 1 – mA 输出电压范围为 0.5 V 到 VDDA-0.5 V SID_DS_23 IOU_MED_M2 模式 2，中等电流 – 1 – mA 输出电压范围为 0.5 V 到 VDDA-0.5 V SID_DS_24 IOU_LOW_M2 模式 2，低电流 – 0.5 – mA 输出电压范围为 0.5 V 到 VDDA-0.5 V 模式 1，高电流 比较器 表 9. 比较器直流规范 规范 ID 编号 参数 SID85 VOFFSET2 说明 输入偏移电压，共模电压范围为 0 到 VDD-1 最小值 典型值 – – 最大值 ±4 单位 mV 详情 / 条件 SID85A VOFFSET3 输入偏移电压。超低功耗模式。 – ±12 – mV SID86 VHYST 该引脚使能时的时滞，共模电压范围为 0 到 VDD -1。 – 10 35 mV SID87 VICM1 正常模式下的共模输入电压 0 – VDDD – 0.1 V SID247 VICM2 低功耗电压模式下的共模输入电压 0 – VDDD V SID247A VICM3 超低功耗模式下的共模输入电压 0 – VDDD – 1.15 V SID88 CMRR 共模抑制比 50 – – dB VDDD 2.7 V。 由出厂校准保证 SID88A CMRR 共模抑制比 42 – – dB VDDD < 2.7 V。 由出厂校准保证 SID89 ICMP1 模块电流，正常模式 – – 400 µA 由出厂校准保证 SID248 ICMP2 模块电流，低功耗模式 – – 100 µA 由出厂校准保证 文档编号：001-96605 版本 *A 由出厂校准保证 模式 1 和 2。 页 22/41 PSoC® 4：PSoC 4200M 系列数据手册 表 9. 比较器直流规范 （续） 规范 ID 编号 参数 SID259 ICMP3 模块电流，超低功耗模式 SID90 比较器的直流输入阻抗 ZCMP 说明 最小值 典型值 – 6 35 – 最大值 28 单位 µA 由出厂校准保证 详情 / 条件 – MΩ 由出厂校准保证 详情 / 条件 表 10. 比较器交流规范 （由出厂校准保证） 规范 ID 编号 参数 SID91 TRESP1 说明 最小值 – 典型值 – 最大值 110 单位 ns 响应时间，正常模式 SID258 TRESP2 过压值为 50 mV 响应时间，超低功耗模式 – – 200 ns 过压值为 50 mV SID92 TRESP3 响应时间，超低功耗模式 – – 15 µs 过压值为 200 mV 最小值 –5 典型值 ±1 最大值 +5 单位 °C 最小值 典型值 最大值 单位 – – 12 位 温度传感器 表 11. 传感器的温度规范 规范 ID# SID93 参数 TSENSACC 说明 温度传感器准确度 详情 / 条件 –40 ~ +85 °C SAR ADC 表 12. SAR ADC 直流规范 规范 ID# SID94 参数 说明 详情 / 条件 A_RES 分辨率 SID95 A_CHNIS_S 通道数量 — 单端 – – 16 8 个全速通道 SID96 A-CHNKS_D 差分通道数量 – – 8 差分通道的输入端 使用 相邻 I/O SID97 A-MONO 单调性 – – – 有。基于特性 SID98 A_GAINERR 增益误差 – – ±0.1 % SID99 A_OFFSET 输入偏移电压 – – 2 mV SID100 A_ISAR 电流消耗 – – 1 mA SID101 A_VINS 输入电压范围 （单端） VSS – VDDA V 基于器件特性 SID102 A_VIND 输入电压范围 — 差分 VSS – VDDA V 基于器件特性 SID103 A_INRES 输入电阻 – – 2.2 KΩ 基于器件特性 SID104 A_INCAP 输入电容 – – 10 pF 基于器件特性 使用外部参考。 在 VREF 为 1 V 时 测量得到。 表 13. SAR ADC 交流规范 （由出厂校准保证） 规范 ID 编号 参数 SID106 A_PSRR 电源抑制比 最小值 70 SID107 A_CMRR 共模抑制比 66 – SID108 A_SAMP_1 使用外部参考旁路电容时的采样率 – SID108A A_SAMP_2 不使用旁路电容时的采样率。 参考电压 = VDD – 文档编号：001-96605 版本 *A 说明 典型值 最大值 – – 单位 dB 详情 / 条件 – dB 在电压 = 1 V 时测量得 到 – 1 Msps – 500 Ksps 页 23/41 PSoC® 4：PSoC 4200M 系列数据手册 表 13. SAR ADC 交流规范 （由出厂校准保证）（续） 规范 ID 编号 参数 SID108B A_SAMP_3 说明 不使用旁路电容时的采样率。内部参考 最小值 – 典型值 最大值 – 100 单位 Ksps SID109 A_SNDR 信噪比和失真比 （SINAD） 65 – – dB SID111 A_INL 积分非线性 –1.7 – +2 LSB SID111A A_INL 积分非线性 –1.5 – +1.7 LSB SID111B A_INL 积分非线性 –1.5 – +1.7 LSB SID112 A_DNL 微分非线性 –1 – +2.2 LSB SID112A A_DNL 微分非线性 –1 – +2 LSB SID112B A_DNL 微分非线性 –1 – +2.2 LSB SID113 A_THD 总谐波失真 – – –65 dB 详情 / 条件 FIN = 10 kHz VDD = 1.71 ~ 5.5 V， 采样率 = 1 Msps， Vref = 1 ~5.5 V。 VDDD = 1.71 ~ 3.6 V， 采样率 = 1 Msps， Vref = 1.71 V ~ VDDD。 VDDD = 1.71 ~ 5.5 V， 500 Ksps， Vref = 1 ~ 5.5 V。 VDDD = 1.71 ~ 5.5 V， 1 Msps， Vref = 1 ~ 5.5 V。 VDDD = 1.71 ~ 3.6 V， 1 Msps， Vref = 1.71 V ~ VDDD。 VDDD = 1.71 ~ 5.5 V， 500 Ksps， Vref = 1 ~ 5.5 V。 FIN = 10 kHz。 CSD 表 14. CSD 模块规范 规范 ID 编号 参数 说明 最小值 典型值 最大值 单位 详情 / 条件 CSD 规范 SID308 VCSD 工作电压范围 SID309 IDAC1 SID310 IDAC1 SID311 IDAC2 SID312 SID313 SID314 1.71 – 5.5 V 8 位分辨率的差分非线性 （DNL） –1 – 1 LSB 8 位分辨率的积分非线性 （INL） –3 – 3 LSB 7 位分辨率的差分非线性 （DNL） –1 – 1 LSB IDAC2 7 位分辨率的积分非线性 （INL） –3 – 3 LSB SNR 手指计数与噪声的比率。由出厂校准保证 5 – – 比率 IDAC1_CRT1 高范围的 Idac1 （8 位）输出电流 – 612 – µA SID314A IDAC1_CRT2 低范围的 Idac1 （8 位）输出电流 – 306 – µA SID315 IDAC2_CRT1 高范围的 Idac2 （7 位）输出电流 – 304.8 – µA SID315A IDAC2_CRT2 低范围的 Idac2 （7 位）输出电流 – 152.4 – µA 文档编号：001-96605 版本 *A 电容值范围 = 9 pF ~ 35 pF ；灵敏度 = 0.1pF。 页 24/41 PSoC® 4：PSoC 4200M 系列数据手册 数字外设 下列规范适用于采用定时器模式的定时器 / 计数器 /PWM 外设。 定时器 / 计数器 /PWM 表 15. TCPWM 规范 （由出厂校准保证） 规范 ID 参数 说明 最小值 典型值 最大值 SID.TCPWM.1 ITCPWM1 频率为 3 MHz 时的模块电流消耗 – – 45 SID.TCPWM.2 ITCPWM2 频率为 12 MHz 时的模块电流消耗 – – 155 SID.TCPWM.2A ITCPWM3 频率为 48 MHz 时的模块电流消耗 – – 650 – – Fc SID.TCPWM.3 TCPWMFREQ 工作频率 SID.TCPWM.4 TPWMENEXT 所有触发事件的输入触发脉冲宽度 2/Fc – – SID.TCPWM.5 TPWMEXT 输出触发脉冲宽度 2/Fc – – SID.TCPWM.5A TCRES 计数器的分辨率 1/Fc – – SID.TCPWM.5B PWMRES 脉冲宽度调制器的分辨率 1/Fc – – SID.TCPWM.5C QRES 正交输入方法 1/Fc – – 详情 / 条件 所有模式 （定时器 / µA 计数器 /PWM） 所有模式 （定时器 / µA 计数器 /PWM） 所有模式 （定时器 / µA 计数器 /PWM） Fc max = Fcpu。最大 MHz 频率 = 24 MHz 根据选择的工作模式， 触发事件可以为： ns Stop、 Start、 Reload、 Count、 Capture 或 Kill。 上溢、下溢和 CC ns （计数器值等于比较 值）的最小可能宽度 连续计数间的最短时 ns 间 ns PWM 输出的最小脉冲 宽度 正交相位输入的最小 ns 脉冲宽度。 单位 I2C 表 16. 固定 I2C 直流规范 （由出厂校准保证） 规范 ID SID149 II2C1 参数 说明 频率为 100 KHz 时的模块电流消耗 最小值 – 典型值 – 最大值 50 单位 µA SID150 II2C2 频率为 400 KHz 时的模块电流消耗 – – 135 µA SID151 II2C3 比特率为 1 Mbps 时的模块电流消耗 – – 310 µA SID152 II2C4 在深度睡眠模式下使能 I2C – – 1.4 µA 最小值 – 典型值 – 最大值 1 单位 Mbps 详情 / 条件 表 17. 固定 I2C 交流规范 （由出厂校准保证） 规范 ID SID153 参数 FI2C1 说明 比特率 详情 / 条件 LCD 直接驱动 表 18. LCD 直接驱动直流规范 （由出厂校准保证） 规范 ID SID154 参数 ILCDLOW 文档编号：001-96605 版本 *A 说明 低功耗模式下的工作电流 最小值 典型值 最大值 – 5 – 单位 µA 详情 / 条件 尺寸为 16 × 4 的小型 段式显示屏； 频率 = 50 Hz 页 25/41 PSoC® 4：PSoC 4200M 系列数据手册 表 18. LCD 直接驱动直流规范 （由出厂校准保证） 规范 ID SID155 参数 CLCDCAP SID156 LCDOFFSET SID157 ILCDOP1 SID158 ILCDOP2 说明 最小值 典型值 最大值 – 500 5000 各个 common/segment 可以驱动的 LCD 电容 – 20 – 长期 segment 偏移 – 0.6 – 在 PWM 模式下的电流。 偏压为 5 V。 24 MHz IMO – 0.5 – PWM 模式电流。偏压为 3.3 V。 IMO 频率 = 24 MHz。 单位 pF 详情 / 条件 由设计保证 mV mA mA 32 × 4 段，频率 = 50 Hz，温度 = 25 °C 32 × 4 段，频率 = 50 Hz，温度 = 25 °C 表 19. LCD 直接驱动交流规范 （由出厂校准保证） 规范 ID SID159 参数 FLCD 说明 最小值 10 LCD 帧率 典型值 最大值 50 150 单位 Hz 详情 / 条件 表 20. 固定 UART 直流规范 （由出厂校准保证） 规范 ID SID160 参数 IUART1 SID161 IUART2 说明 在速度为 100 Kbits/ 秒下的模块电流消 耗 在速度为 1000 Kbits/ 秒下的模块电流 消耗 最小值 典型值 最大值 – – 55 – – 单位 µA 312 详情 / 条件 µA 表 21. 固定 UART 直流规范 （由出厂校准保证） 规范 ID SID162 参数 FUART 说明 比特率 最小值 典型值 最大值 – – 1 单位 Mbps 详情 / 条件 最大值 360 单位 µA 详情 / 条件 SPI 规范 表 22. 固定 SPI 直流规范 （由出厂校准保证） 规范 ID SID163 ISPI1 参数 说明 最小值 典型值 – – 在 1 Mbps 下的模块电流消耗 SID164 ISPI2 在 4 Mbps 下的模块电流消耗 – – 560 µA SID165 ISPI3 在 8 Mbps 下的模块电流消耗 – – 600 µA 表 23. 固定 SPI 交流规范 （由出厂校准保证） 规范 ID SID166 参数 FSPI 说明 SPI 工作频率 （主设备； 6X 过采样） 最小值 典型值 – – 最大值 8 单位 MHz 详情 / 条件 表 24. 固定 SPI 主设备的交流规范 （由出厂校准保证） 规范 ID SID167 参数 TDMO 文档编号：001-96605 版本 *A 说明 Sclock 驱动沿后的 MOSI 有效时间 最小值 – 典型值 – 最大值 15 单位 ns 页 26/41 PSoC® 4：PSoC 4200M 系列数据手册 表 24. 固定 SPI 主设备的交流规范 （由出厂校准保证） SID168 TDSI Sclock 捕获沿前的 MISO 有效时间。使 用了全时钟、 MISO 推迟采样 20 – – ns SID169 THMO 关于从设备捕获沿的先前 MOSI 数据保 持时间 0 – – ns 典型值 – 最大值 – 单位 ns 表 25. SPI 从设备模式的固定交流规范 （由出厂校准保证） 规范 ID SID170 参数 说明 TDMI Sclock 捕获沿前的 MOSI 有效时间 最小值 40 SID171 TDSO Sclock 驱动沿后的 MISO 有效时间 – – 42 + 3 × (1/FCPU) ns SID171A TDSO_ext 在外部时钟中的 Sclock 驱动沿后的 MISO 有效时间。时钟模式 – – 48 ns SID172 THSO 先前的 MISO 数据保持时间 0 – – ns SID172A TSSELSCK 从 SSEL 有效到第一个 SCK 沿有效的时 间 100 – – ns 存储器 表 26. 闪存直流规范 规范 ID SID173 参数 VPE 说明 擦除和编程电压 最小值 1.71 典型值 – 最大值 5.5 单位 V 详情 / 条件 表 27. 闪存交流规范 规范 ID SID174 参数 TROWWRITE SID175 TROWERASE 最小值 – 行 （模块）编写的时间 （擦除和 编程） – 行擦除时间 SID176 TROWPROGRAM 擦除后的行编程时间 – – 7 ms SID178 TBULKERASE 批量擦除时间 （128 KB） – – 35 ms SID179 TSECTORERASE 扇区擦除时间 （8 KB） – – 15 ms SID180 TDEVPROG 器件总编程时间 – – 15 秒 由出厂校准保证 SID181 FEND 闪存耐久性 100 K – – 周期 由出厂校准保证 SID182 FRET 闪存数据保留时间。 TA 55 °C， 100 K 个编程 / 擦除周期 20 – – 年 由出厂校准保证 闪存数据保留时间。 TA 85 °C， 10 K 个编程 / 擦除周期 10 – – 年 由出厂校准保证 SID182A 文档编号：001-96605 版本 *A 说明 典型值 – 最大值 20 单位 ms – 13 ms 详情 / 条件 行 （模块）= 256 字节 页 27/41 PSoC® 4：PSoC 4200M 系列数据手册 系统资源 带掉电检测特性的上电复位 （POR）电路交流 表 28. 非精密上电复位 （PRES） 规范 ID SID185 参数 VRISEIPOR SID186 VFALLIPOR SID187 VIPORHYST 说明 上升触发电压 最小值 0.80 典型值 – 最大值 1.45 单位 V 由出厂校准保证 下降触发电压 0.75 – 1.4 V 由出厂校准保证 15 – 2000 mV 由出厂校准保证 最小值 1.64 典型值 – 最大值 – 单位 V 由出厂校准保证 1.4 – – V 由出厂校准保证 迟滞 详情 / 条件 表 29. 精密上电复位 （POR） 规范 ID SID190 参数 VFALLPPOR SID192 VFALLDPSLP 说明 活动和睡眠模式下的 BOD 触发 电压 深度睡眠模式下的 BOD 触发电 压 详情 / 条件 电压监控器 表 30. 电压监控器直流规范 规范 ID 编号 参数 SID195 VLVI1 说明 LVI_A/D_SEL[3:0] = 0000b 最小值 1.71 典型值 1.75 最大值 1.79 单位 V SID196 VLVI2 LVI_A/D_SEL[3:0] = 0001b 1.76 1.80 1.85 V SID197 VLVI3 LVI_A/D_SEL[3:0] = 0010b 1.85 1.90 1.95 V SID198 VLVI4 LVI_A/D_SEL[3:0] = 0011b 1.95 2.00 2.05 V SID199 VLVI5 LVI_A/D_SEL[3:0] = 0100b 2.05 2.10 2.15 V SID200 VLVI6 LVI_A/D_SEL[3:0] = 0101b 2.15 2.20 2.26 V SID201 VLVI7 LVI_A/D_SEL[3:0] = 0110b 2.24 2.30 2.36 V SID202 VLVI8 LVI_A/D_SEL[3:0] = 0111b 2.34 2.40 2.46 V SID203 VLVI9 LVI_A/D_SEL[3:0] = 1000b 2.44 2.50 2.56 V SID204 VLVI10 LVI_A/D_SEL[3:0] = 1001b 2.54 2.60 2.67 V SID205 VLVI11 LVI_A/D_SEL[3:0] = 1010b 2.63 2.70 2.77 V SID206 VLVI12 LVI_A/D_SEL[3:0] = 1011b 2.73 2.80 2.87 V SID207 VLVI13 LVI_A/D_SEL[3:0] = 1100b 2.83 2.90 2.97 V SID208 VLVI14 LVI_A/D_SEL[3:0] = 1101b 2.93 3.00 3.08 V SID209 VLVI15 LVI_A/D_SEL[3:0] = 1110b 3.12 3.20 3.28 V SID210 VLVI16 LVI_A/D_SEL[3:0] = 1111b 4.39 4.50 4.61 V SID211 LVI_IDD 模块电流 – – 100 µA 最小值 – 典型值 – 详情 / 条件 由出厂校准保证 表 31. 电压监控器交流规范 规范 ID 编号 参数 SID212 TMONTRIP 文档编号：001-96605 版本 *A 说明 电压监控器触发时间 最大值 1 单位 µs 详情 / 条件 由出厂校准保证 页 28/41 PSoC® 4：PSoC 4200M 系列数据手册 SWD 接口 表 32. SWD 接口规范 规范 ID SID213 参数 F_SWDCLK1 说明 3.3 V VDD 5.5 V 最小值 – 典型值 – 最大值 14 单位 MHz SID214 F_SWDCLK2 1.71 V VDD 3.3 V – – 7 MHz SID215 T_SWDI_SETUP T = 1/f SWDCLK 0.25*T – – ns 由出厂校准保证 SID216 T_SWDI_HOLD 0.25*T – – ns 由出厂校准保证 SID217 T_SWDO_VALID T = 1/f SWDCLK – – 0.5*T ns 由出厂校准保证 SID217A T_SWDO_HOLD T = 1/f SWDCLK 1 – – ns 由出厂校准保证 典型值 – 最大值 1000 单位 µA – 325 µA T = 1/f SWDCLK 详情 / 条件 SWDCLK CPU 时钟 频率的 1/3 SWDCLK CPU 时钟 频率的 1/3 内部主振荡器 表 33. IMO 直流规范 （由设计保证） 规范 ID SID218 参数 说明 IIMO1 SID219 IIMO2 最小值 – 频率为 48 MHz 时 IMO 的工作电流 – 频率为 24 MHz 时的 IMO 工作电流 SID220 IIMO3 频率为 12 MHz 时的 IMO 工作电流 – – 225 µA SID221 IIMO4 频率为 6 MHz 时的 IMO 工作电流 – – 180 µA SID222 IIMO5 频率为 3 MHz 时的 IMO 工作电流 – – 150 µA 最小值 – 典型值 – 最大值 ±2 单位 % 详情 / 条件 表 34. IMO 交流规范 规范 ID SID223 参数 FIMOTOL1 说明 详情 / 条件 频率在 3 到 48 MHz 的范围内变化 SID226 TSTARTIMO IMO 启动时间 – – 12 µs SID227 TJITRMSIMO1 频率为 3 MHz 时的 RMS 抖动 – 156 – ps SID228 TJITRMSIMO2 频率为 24 MHz 时的 RMS 抖动 – 145 – ps SID229 TJITRMSIMO3 频率为 48 MHz 时的 RMS 抖动 – 139 – ps 最小值 – 典型值 0.3 最大值 1.05 单位 µA – 2 15 nA 最大值 2 单位 ms 由出厂校准保证 由出厂校准保证 内部低速振荡器 表 35. ILO 直流规范 （由设计保证） 规范 ID SID231 IILO1 参数 频率为 32 kHz 时的 ILO 工作电流 说明 SID233 IILOLEAK ILO 漏电流 详情 / 条件 由出厂校准保证 由设计保证 表 36. ILO 交流规范 规范 ID SID234 参数 TSTARTILO1 ILO 启动时间 SID236 TILODUTY ILO 占空比 40 50 60 % SID237 FILOTRIM1 校准后的频率为 32 kHz 15 32 50 kHz 文档编号：001-96605 版本 *A 说明 最小值 典型值 – – 详情 / 条件 调整范围为 ±60%。 页 29/41 PSoC® 4：PSoC 4200M 系列数据手册 表 37. 外部时钟规范 规范 ID SID305 参数 ExtClkFreq 外部时钟输入频率 说明 SID306 ExtClkDuty 占空比；在 VDD/2 测量得到 最小值 0 典型值 – 最大值 48 单位 MHz 由出厂校准保证 详情 / 条件 45 – 55 % 由出厂校准保证 表 38. 时钟晶体振荡器 （WCO）规范 规范 ID 编号 参数 IMO WCO-PLL 校准模式 SID330 IMOWCO1 说明 最小值 典型值 最大值 单位 详情 / 条件 IMO 频率 = 3 MHz 时 WCO 频率的 变化 –0.6 – 0.6 % 不包括 WCO 的容差在内 SID331 IMOWCO2 IMO 频率 = 5 MHz 时 WCO 频率的 变化 –0.4 – 0.4 % 不包括 WCO 的容差在内 SID332 IMOWCO3 IMO 频率 = 7 MHz （或 9 MHz）时 WCO 频率的变化 –0.3 – 0.3 % 不包括 WCO 的容差在内 SID333 IMOWCO4 所有其他 IMO 频率设置 –0.2 – 0.2 % 不包括 WCO 的容差在内 WCO 规范 SID398 FWCO 晶体频率 – 32.768 SID399 FTOL 频率容限 – 50 250 kHz ppm SID400 ESR 等效串联电阻 – 50 – kΩ SID401 PD 驱动电平 – – 1 µW SID402 TSTART 启动时间 – – 500 ms SID403 CL 晶振负载电容 6 – 12.5 pF SID404 C0 晶体并联电容 – 1.35 – pF SID405 IWCO1 工作电流 （高功耗模式下） – – 8 uA 晶振的容差 = 20 ppm。 表 39. UDB 交流规范 （由出厂校准保证） 规范 ID 参数 说明 最小值 典型值 最大值 单位 详情 / 条件 Datapath （数据路径）性能 SID249 FMAX-TIMER 在 UDB 对中 16 位定时器的最高频率 – – 48 MHz SID250 FMAX-ADDER 在 UDB 对中 16 位加法器的最高频率 – – 48 MHz SID251 FMAX_CRC 在 UDB 对中 16 位 CRC/PRS 的最高 频率 – – 48 MHz 在 UDB 对中双通 PLD 功能的最高频 率 – – 48 MHz UDB 中的 PLD 性能 SID252 FMAX_PLD 时钟输入至数据输出的性能 SID253 TCLK_OUT_UDB1 在温度为 25 °C 时从时钟输入到数据 输出之间的传输延迟时间；典型值。 – 15 – ns SID254 TCLK_OUT_UDB2 从时钟输入到数据输出之间的传输延 迟时间，最差值。 – 25 – ns 文档编号：001-96605 版本 *A 页 30/41 PSoC® 4：PSoC 4200M 系列数据手册 表 40. 模块规范 规范 ID 编号 参数 SID256* TWS48* 说明 频率为 24 MHz 的等待状态数 最小值 2 典型值 – 最大值 – SID257 TWS24* SID260 VREFSAR SID261 FSARINTREF SID262 TCLKSWITCH 单位 在 24 MHz 的等待状态数 1 – – SAR 校准后的内部参考 –1 – +1 SAR 运行速度 （没有旁路外部参考 电压） 时钟从 clk1 切换到 clk2 需要的 clk1 周期时间 – – 100 3 – 4 最小值 典型值 最大值 单位 详情 / 条件 CPU 从闪存内执行。 CPU 从闪存内执行。 % Vbg 的百分比 （1.024 V）。 由出厂校准保证 ksps 12 位分辨率。 由出厂校准保证 周期 由设计保证 * Tws48 和 Tws24 都由设计保证 表 41. UDB 端口适配器规范 （基于 LPC 组件规范，由出厂校准保证， Cload = 10 pF， VDDIO 和 VDDD = 3 V） 规范 ID 参数 说明 SID263 TLCLKDO 从 LCLK 到输出的延迟时间 – – 18 ns SID264 TDINLCLK 从输入建立时间到 LCLCK 上升沿的 时间 – – 7 ns SID265 TDINLCLKHLD 从 LCLK 上升沿的输入保持时间 0 – – ns SID266 TLCLKHIZ 从 LCLK 到输出为三态的时间 – – 28 ns SID267 TFLCLK LCLK 频率 – – 33 MHz SID268 TLCLKDUTY LCLK 占空比 （高比例） 40 – 60 % 详情 / 条件 表 42. CAN 规范 最小值 典型值 最大值 单位 SID420 规范 ID 编号 IDD_CAN 参数 模块的电流消耗 – – 200 uA SID421 CAN_bits CAN 比特率 （最小值 = 8 MHz） – – 1 Mbit/sec 文档编号：001-96605 版本 *A 说明 详情 / 条件 页 31/41 PSoC® 4：PSoC 4200M 系列数据手册 订购信息 下表显示的是 PSoC 4200M 器件的编号和各种特性。 MPN CPU 的最高速度 （MHz） 闪存 （KB） SRAM （KB） UDB 运算放大器 （CTBm） CSD IDAC （1X7-BIT， 1-8-BIT） LCD 直接驱动 12 位分辨率的 SAR ADC 低功耗比较器 TCPWM 模块 SCB 模块 CAN GPIO 48 引脚 TQFP 64 引脚 TQFP （间距为 0.5 mm） 64 引脚 TQFP （间距为 0.8 mm） 68 引脚 QFN 封装 类别 特性 4245 CY8C4245AZI-M433 48 32 4 4 2 – – – 1000 Ksps 2 8 4 – 38 ✔ – – – CY8C4245AZI-M443 48 32 4 4 2 ✔ – ✔ 1000 Ksps 2 8 4 – 38 ✔ – – – CY8C4245AZI-M445 48 32 4 4 2 ✔ – ✔ 1000 Ksps 2 8 4 – 51 – ✔ – – CY8C4245LTI-M445 48 32 4 4 2 ✔ – ✔ 1000 Ksps 2 8 4 – 55 – – – ✔ 4246 4247 CY8C4245AXI-M445 48 32 4 4 2 ✔ – ✔ 1000 Ksps 2 8 4 – 51 – – ✔ – CY8C4246AZI-M443 48 64 8 4 2 ✔ – ✔ 1000 Ksps 2 8 4 – 38 ✔ – – – CY8C4246AZI-M445 48 64 8 4 2 ✔ – ✔ 1000 Ksps 2 8 4 – 51 – ✔ – – CY8C4246AZI-M475 48 64 8 4 4 – ✔ – 1000 Ksps 2 8 4 – 51 – ✔ – – CY8C4246LTI-M445 48 64 8 4 2 ✔ – ✔ 1000 Ksps 2 8 4 – 55 – – – ✔ CY8C4246LTI-M475 48 64 8 4 4 – ✔ – 1000 Ksps 2 8 4 – 55 – – – ✔ CY8C4246AXI-M445 48 64 8 4 2 ✔ – ✔ 1000 Ksps 2 8 4 – 51 – – ✔ – CY8C4247LTI-M475 48 128 16 4 4 ✔ ✔ – 1000 Ksps 2 8 4 – 55 – – – ✔ CY8C4247AZI-M475 48 128 16 4 4 – ✔ – 1000 Ksps 2 8 4 – 51 – ✔ – – CY8C4247AZI-M485 48 128 16 4 4 ✔ ✔ ✔ 1000 Ksps 2 8 4 ✔ 51 – ✔ – – CY8C4247AXI-M485 48 128 16 4 4 ✔ ✔ ✔ 1000 Ksps 2 8 4 ✔ 51 – – ✔ – 上表中所用的名称是基于以下器件编号约定： 字段 CY8C 4 A B C 赛普拉斯前缀 架构 系列 CPU 速度 闪存容量 DE 封装代码 F 说明 温度范围 文档编号：001-96605 版本 *A 值 4 2 4 4 5 6 7 AX， AZ LT BU FD I 含义 PSoC 4 4200 系列 48 MHz 16 KB 32 KB 64 KB 128 KB TQFP QFN BGA CSP 工业级 页 32/41 PSoC® 4：PSoC 4200M 系列数据手册 字段 S 芯片系列 说明 XYZ 属性代码 值 N/A L BL M 000-999 含义 PSoC 4A PSoC 4A-L PSoC 4A-BLE PSoC 4A-M 设置在特殊系列中的特性代码 器件型号约定 器件编号定义如下。 CY8C 4 A B C D E F - S XYZ Cypress Prefix Architecture Family Group within Architecture Speed Grade Flash Capacity Package Code Temperature Range Silicon Family Attributes Code 文档编号：001-96605 版本 *A 页 33/41 PSoC® 4：PSoC 4200M 系列数据手册 封装 PSoC 4200M 封装尺寸如下。 规范 ID 编号 PKG_1 封装 说明 封装 Dwg 编号 001-09618 68 引脚 QFN 68 QFN，高度为 8 mm x 8 mm x 1.0 mm， 间距为 0.4 mm PKG_2 64 引脚 TQFP 64 TQFP，高度为 10 mm x10 mm x 1.4 mm， 间距为 0.5 mm 51-85051 PKG_4 64 引脚 TQFP 64 TQFP，高度为 14 mm x14 mm x 1.4 mm， 间距为 0.8 mm 51-85046 PKG_5 48 引脚 TQFP 48 TQFP，高度为 7 mm x 7 mm x 1.4 mm， 间距为 0.5 mm 51-85135 表 43. 封装特性 参数 说明 TA 工作环境温度 TJ 工作结温 TJA 条件 最小值 –40 典型值 25 –40 最大值 85 单位 °C 100 °C 封装 θJA （68 引脚 QFN） – 16.8 – °C/Watt TJC 封装 θJC （68 引脚 QFN） – 2.9 – °C/Watt TJA 封装 θJA （64 引脚 TQFP，间距为 0.5 mm） – 56 – °C/Watt TJC 封装 θJC （64 引脚 TQFP，间距为 0.5 mm） – 19.5 – °C/Watt TJA 封装 θJA （64 引脚 TQFP，间距为 0.8 mm） – 66.4 – °C/Watt TJC 封装 θJC （64 引脚 TQFP，间距为 0.8 mm） – 18.2 – °C/Watt TJA 封装 θJA （48 引脚 TQFP，间距为 0.5 mm） – 67.3 – °C/Watt TJC 封装 θJC （48 引脚 TQFP，间距为 0.5 mm） – 30.4 – °C/Watt 表 44. 回流焊峰值温度 封装 最高峰值温度 峰值温度下的最长时间 所有封装 260 °C 30 秒 表 45. 封装潮敏等级 （MSL）， IPC/JEDEC J-STD-2 封装 MSL 所有封装 MSL 3 文档编号：001-96605 版本 *A 页 34/41 PSoC® 4：PSoC 4200M 系列数据手册 图 7. 68-QFN 8 × 8 × 1.0 mm 封装外形 001-09618 *E 图 8. 64-TQFP 10 × 10 × 1.4 mm 封装外形 51-85051 *D 文档编号：001-96605 版本 *A 页 35/41 PSoC® 4：PSoC 4200M 系列数据手册 图 9. 64-TQFP14 × 14 × 1.4 mm 封装外形 51-85046 *G 图 10. 48-TQFP7 × 7 × 1.4 mm 封装外形 51-85135 *C 文档编号：001-96605 版本 *A 页 36/41 PSoC® 4：PSoC 4200M 系列数据手册 缩略语 表 46. 本文档中使用的缩略语 （续） 表 46. 本文档中使用的缩略语 FPB 闪存修补和断点 FS 全速 缩略语 缩略语 说明 说明 abus 模拟局部总线 GPIO 通用输入 / 输出，适用于 PSoC 引脚 ADC 模数转换器 HVI 高电压中断，另请参见 LVI、 LVD AG 模拟全局 IC 集成电路 AHB AMBA （先进微控制器总线架构）高性能总线， 即为一种 ARM 数据传输总线 IDAC 电流 DAC，另请参见 DAC、 VDAC ALU IDE 集成开发环境 算术逻辑单元 AMUXBUS 内部集成电路，它是一种通信协议 模拟复用器总线 I2 API C 或 IIC IIR 应用编程接口 无限脉冲响应，另请参见 FIR APSR ILO 应用程序状态寄存器 内部低速振荡器，另请参见 IMO ARM® IMO 高级 RISC 机器，即为一种 CPU 架构 内部主振荡器，另请参见 ILO ATM 自动 Thump 模式 BW 带宽 CAN CMRR INL 积分非线性，另请参见 DNL I/O 输入 / 输出，另请参见 GPIO、 DIO、 SIO、 USBIO 控制器区域网络，即为一种通信协议 IPOR 初始上电复位 共模抑制比 IPSR 中断程序状态寄存器 CPU 中央处理器 IRQ 中断请求 CRC 循环冗余校验，即为一种错误校验协议 ITM 仪器化跟踪宏单元 DAC 数模转换器，另请参见 IDAC、 VDAC LCD 液晶显示器 DFB 数字滤波器模块 LIN 本地互联网络，即为一种通信协议 DIO 数字输入 / 输出， GPIO 只具有数字功能，无模 拟功能。请参见 GPIO。 LR 链接寄存器 DMIPS LUT Dhrystone 每秒百万条指令 查询表 DMA LVD 直接存储器访问，另请参见 TD 低压检测，另请参见 LVI DNL 微分非线性，另请参见 INL DNU DR LVI 低压中断，另请参见 HVI LVTTL 请勿使用 低压晶体管 - 晶体管逻辑 MAC 端口写入数据寄存器 乘法累加 DSI MCU 数字系统互连 微控制器单元 DWT MISO 数据观察点和跟踪 主入从出 ECC NC 纠错码 无连接 ECO NMI 外部晶振 不可屏蔽的中断 EEPROM NRZ 电可擦除可编程只读存储器 非归零 EMI NVIC 电磁干扰 嵌套向量中断控制器 EMIF NVL 外部存储器接口 非易失性锁存器，另请参见 WOL EOC opamp 转换结束 运算放大器 EOF PAL 帧结束 可编程阵列逻辑，另请参见 PLD EPSR PC 程序计数器 执行程序状态寄存器 ESD PCB 印刷电路板 静电放电 ETM PGA 可编程增益放大器 嵌入式跟踪宏单元 FIR PHUB 有限脉冲响应，另请参见 IIR 外设集线器 PHY 物理层 文档编号：001-96605 版本 *A 页 37/41 PSoC® 4：PSoC 4200M 系列数据手册 表 46. 本文档中使用的缩略语 （续） 缩略语 表 46. 本文档中使用的缩略语 （续） 说明 缩略语 说明 端口中断控制单元 TTL 晶体管 - 晶体管逻辑 可编程逻辑阵列 TX 发送 PLD 可编程逻辑器件，另请参见 PAL UART 通用异步发送器接收器，即为一种通信协议 PLL PICU PLA 锁相环 UDB 通用数字模块 PMDD 封装材料声明数据手册 USB 通用串行总线 POR 上电复位 USBIO PRES 准确上电复位 USB 输入 / 输出，用于连接至 USB 端口的 PSoC 引脚 PRS 伪随机序列 VDAC 电压 DAC，另请参见 DAC、 IDAC PS 端口读取数据寄存器 WDT 看门狗定时器 PSoC® 可编程片上系统 （Programmable System-on-Chip™） WOL 一次性写锁存器，另请参见 NVL WRES 看门狗定时器复位 PSRR 电源抑制比 XRES 外部复位 I/O 引脚 PWM 脉冲宽度调制器 XTAL 晶振 RAM 随机存取存储器 RISC 精简指令集计算 RMS 均方根 RTC 实时时钟 RTL 寄存器传递语言 RTR 远程传输请求 RX 接收 SAR 逐次逼近寄存器 SC/CT 开关电容 / 连续时间 SCL I2C 串行时钟 SDA I2C 串行数据 S/H 采样和保持 SINAD 信噪比和失真比 SIO 特别输入 / 输出，具有高级功能的通用 I/O。请 参见 GPIO。 SOC 开始转换 SOF 帧开始 SPI 串行外设接口，即为一种通信协议 SR 转换速率 SRAM 静态随机存取存储器 SRES 软件复位 SWD 串行线调试，即为一种测试协议 SWV 单线浏览器 TD 传输描述符，另请参见 DMA THD 总谐波失真 TIA 互阻放大器 TRM 技术参考手册 文档编号：001-96605 版本 *A 页 38/41 PSoC® 4：PSoC 4200M 系列数据手册 文档规范 测量单位 表 47. 测量单位 符号 测量单位 °C 摄氏度 dB 分贝 fF 飞法 Hz 赫兹 KB 1024 个字节 kbps 每秒千位数 Khr 千小时 kHz 千赫兹 k 千欧 ksps 每秒千次采样 LSB 最低有效位 Mbps 每秒兆比特 MHz 兆赫 M 兆欧姆 Msps 每秒兆次采样 µA 微安 µF 微法 µH 微亨 µs 微秒 µV 微伏 µW 微瓦 mA 毫安 ms 毫秒 mV 毫伏 nA 纳安 ns 纳秒 nV 纳伏 欧姆 pF 皮法 ppm 百万分率 ps 皮秒 s 秒 sps 每秒采样数 sqrtHz 赫兹平方根 V 伏特 文档编号：001-96605 版本 *A 页 39/41 PSoC® 4：PSoC 4200M 系列数据手册 修订记录 说明标题：PSoC® 4：PSoC 4200M 系列数据手册可编程片上系统 （PSoC®） 文档编号：001-96605 ECN 版本 变更者 提交日期 变更说明 ** 4673770 ROWA 02/28/2015 本文档版本号为 Rev**，译自英文版 001-93963 Rev*A。 *A 4829181 RLIU 07/10/2015 本文档版本号为 Rev*A，译自英文版 001-93963 Rev*C。 文档编号：001-96605 版本 *A 页 40/41 PSoC® 4：PSoC 4200M 系列数据手册 销售、解决方案和法律信息 全球销售和设计支持 赛普拉斯公司拥有一个由办事处、解决方案中心、厂商代表和经销商组成的全球性网络。要找到离您最近的办事处，请访问赛普拉斯 所在地。 PSoC® 解决方案 产品 汽车级产品 cypress.com/go/automotive cypress.com/go/clocks 时钟与缓冲区 cypress.com/go/interface 接口 照明与电源控制 cypress.com/go/powerpsoc 存储器 PSoC 触摸感应产品 USB 控制器 无线 / 射频 cypress.com/go/memory cypress.com/go/psoc cypress.com/go/touch psoc.cypress.com/solutions PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP 赛普拉斯开发者社区 社区 | 论坛 | 博客 | 视频 | 培训 技术支持 cypress.com/go/support cypress.com/go/USB cypress.com/go/wireless © 赛普拉斯半导体公司， 2014-2015。此处所包含的信息可随时更改，恕不另行通知。除赛普拉斯产品内嵌的电路外，赛普拉斯半导体公司不对任何其他电路的使用承担任何责任。也不会根据专利权 或其他权利以明示或暗示方式授予任何许可。除非与赛普拉斯签订明确的书面协议，否则赛普拉斯不保证产品能够用于或适用于医疗、生命支持、救生、关键控制或安全应用领域。此外，对于可能发 生运转异常和故障并对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的关键组件。若将赛普拉斯产品用于生命支持系统中，则表示制造商将承担因此类使用而招致的所有 风险，并确保赛普拉斯免于因此而受到任何指控。 所有源代码 （软件和 / 或固件）均归赛普拉斯半导体公司 （赛普拉斯）所有，并受全球专利法规 （美国和美国以外的专利法规）、美国版权法以及国际条约规定的保护和约束。赛普拉斯据此向获许可 者授予适用于个人的、非独占性、不可转让的许可，用以复制、使用、修改、创建赛普拉斯源代码的派生作品、编译赛普拉斯源代码和派生作品，并且其目的只能是创建自定义软件和 / 或固件，以支 持获许可者仅将其获得的产品依照适用协议规定的方式与赛普拉斯集成电路配合使用。除上述指定的用途外，未经赛普拉斯明确的书面许可，不得对此类源代码进行任何复制、修改、转换、编译或演 示。 免责声明：赛普拉斯不针对此材料提供任何类型的明示或暗示保证，包括 （但不限于）针对特定用途的适销性和适用性的暗示保证。赛普拉斯保留在不做出通知的情况下对此处所述材料进行更改的权 利。赛普拉斯不对此处所述之任何产品或电路的应用或使用承担任何责任。对于可能发生运转异常和故障，并对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的关键组件。 若将赛普拉斯产品用于生命支持系统，则表示制造商将承担因此类使用而招致的所有风险，并确保赛普拉斯免于因此而受到任何指控。 产品使用可能适用于赛普拉斯软件许可协议的限制。 文档编号：001-96605 版本 *A 本文件中介绍的所有产品和公司名称均为其各自所有者的商标。 修订日期 July 10, 2015 页 41/41