CY8C29466, CY8C29566, CY8C29666, CY8C29866 PSoC Programmable System-on-Chip Datasheet (Japanese).pdf

CY8C29466/CY8C29566
CY8C29666/CY8C29866
PSoC® Programmable System-on-Chip™
PSoC® Programmable-System-on-Chip™
特長
■
■
■
■
■
❐
処理能力の高いハーバー ド アーキテ ク チ ャ プ ロセ ッ サ
❐ 最大 24 MHz の周波数で動作する M8C プ ロセ ッ サ
❐ 8x8 乗算、 32 ビ ッ ト 加算器 (2 個 )
❐ 高速で低消費電力
❐ 動作電圧 : 3.0V ～ 5.25V
❐ オンチ ッ プ ス イ ッ チ モー ド ポン プ (SMP) を使用し て動作電圧を
1.0V まで低減可能
❐ 産業用途向け温度範囲 : -40°C ～ +85°C
高度なペ リ フ ェ ラル (PSoC® ブ ロ ッ ク )
❐ 12 個の rail-to-rail アナログ PSoC ブ ロ ッ クの特長 :
• 最大 14 ビ ッ ト のアナログ - デジ タル変換器 (ADC)
• 最大 9 ビ ッ ト のデジ タル - アナログ変換器 (DAC)
• プ ログラ マブルなゲイ ン アン プ (PGA)
• プ ログラ マブルな フ ィ ルタ と コ ンパレー タ
❐ 16 個のデジ タ ル PSoC ブ ロ ッ クの特長 :
• 8 ～ 32 ビ ッ ト タ イ マーおよびカウン タ ー、 8 ビ ッ ト と 16 ビ ッ
ト のパルス幅変調器 (PWM)
• 巡回冗長検査 (CRC) および疑似乱数シーケンス (PRS) モジ ュール
• 最大 4 個の全二重汎用非同期レシーバ／ ト ラ ンス ミ ッ タ (UART)
• 複数のシ リ アル ペ リ フ ェ ラル イ ン タ ーフ ェ ース (SPI) マス タ ー
またはス レーブ
• すべての汎用 I/O (GPIO) ピ ンに接続可能
❐ ブ ロ ッ クの組み合わせで構成する複雑なペ リ フ ェ ラル
すべての GPIO で コ ン フ ィ ギュ レーシ ョ ン可能な割 り 込み
■
追加システム リ ソ ース
2
❐ 最大 400kHz の I C ス レーブ、 マス タ ー、 およびマルチマス タ ー
❐ ウ ォ ッ チ ド ッ グ タ イ マー と ス リ ープ タ イ マー
❐ ユーザーによ り コ ン フ ィ ギュ レーシ ョ ン可能な低電圧検出 (LVD)
❐ 内蔵の監視回路
❐ 高精度のオンチ ッ プ リ フ ァ レ ンス電圧
■
完全な開発ツール
❐ 無料の開発ソ フ ト ウ ェ ア (PSoC Designer™)
❐ フル機能のイ ンサーキ ッ ト エ ミ ュ レー タ (ICE) および
プ ログ ラ マ
❐ フルスピー ド のエ ミ ュ レーシ ョ ン
❐ 複雑なブ レーク ポイ ン ト 構造に対応
❐ 128KB の ト レース メ モ リ
❐ 複雑な イベン ト
❐ C コ ンパイ ラ、 アセン ブ ラ、 および リ ン カ
ロ ジ ッ ク ブ ロ ッ ク図
Port
7
プ ログラ マブルなピ ン コ ン フ ィ ギュ レーシ ョ ン
❐ すべてのGPIO で25mAのシン ク電流と 10mAのソ ース電流に対応
❐ すべての GPIO でプルア ッ プ、 プルダウン、 HIGH-Z、 ス ト ロ ン
グ、 オープ ン ド レ イ ンの各駆動モー ド に対応
❐ GPIO 上の 8 つのアナログ入力、配線が限定された 4 つの追加のア
ナログ入力を装備
❐ GPIO 上で 4 個の 40mA アナログ出力を実現
Port
5
Port
4
Port
3
Port
2
Port
1
Port 0 with
Analog Drivers
System Bus
Global Digital Interconnect
SRAM
2 KB
プ ログラム可能な高精度ク ロ ッ ク供給
[1]
❐ 許容誤差 ±5% の 24MHz、 48MHz 内部主振動子
❐ 任意の 32.768kHz 水晶振動子によ り 24MHz、48MHz のク ロ ッ クが
生成可能
❐ 任意の最大 24MHz の外部振動子に対応
❐ ウ ォ ッ チ ド ッ グ と ス リ ープ用の内部振動子
柔軟性のある内蔵 メ モ リ
❐ 50,000 回の消去と書き込みが可能な 32KB のフ ラ ッ シ ュ プ ログ ラ
ム メ モ リ 領域
❐ 2KBのス タ テ ィ ッ ク ラ ンダム ア ク セス メ モ リ (SRAM) データ ス ト レージ
❐ イ ン システム シ リ アル プ ログ ラ ミ ング (ISSP) に対応
❐ フ ラ ッ シ ュ メ モ リ の部分的な書き換えに対応
❐ 柔軟性のある保護モー ド
❐ フ ラ ッ シ ュ を使っ た電気的消去可能プ ログ ラ マブル読み出し専用
メ モ リ (EEPROM) のエ ミ ュ レーシ ョ ン
Port
6
PSoC
CORE
Global Analog Interconnect
SROM
Flash 32KB
CPU Core (M8C)
Interrupt
Controller
Sleep and
Watchdog
Multiple Clock Sources
(Includes IMO, ILO, PLL, and ECO)
DIGITAL SYSTEM
ANALOG SYSTEM
Digital
Block
Array
Digital
Clocks
Multiply
Accum.
Analog
Block
Array
POR and LVD
Decimator
I2 C
System Resets
Analog
Ref.
Analog
Input
Muxing
Internal
Voltage
Ref.
Switch
Mode
Pump
SYSTEM RESOURCES
エ ラ ッ タ : シ リ コ ン チ ッ プ エ ラ ッ タ に関する情報については、 62 ページの 「エ ラ ッ タ 」 を参照 し て く だ さ い。 詳細には、 ト リ ガー条件、 影響 さ れるデバイ ス、 お よ
び提案する回避策が含まれています。
注
1. エ ラ ッ タ : デバイ スが 0°C ～ 70°C の温度範囲内で動作する時、周波数の誤差は ±2.5% に低減 さ れますが、極度の温度 (0°C よ り 低い温度や 70°C よ り 高い温度 ) で動
作する時、 周波数の誤差は ±2.5% ～ ±5% です。 詳細については、 62 ページ のエ ラ ッ タ を参照 し て く だ さ い。
Cypress Semiconductor Corporation
文書番号 : 001-95893 Rev. *A
•
198 Champion Court
•
San Jose, CA 95134-1709
•
408-943-2600
改訂日 2015 年 4 月 13 日
CY8C29466/CY8C29566
CY8C29666/CY8C29866
詳細情報
注 : 開発キ ッ ト に関する CY8C29X66 デバイ スについては、 こ こ
を ク リ ッ ク し て く だ さ い。
サイ プ レ スは、 www.cypress.com に大量のデー タ を掲載 し ている
ため、ユーザーはこれらの情報に基づいてデザイ ンに適切な PSoC
デバイ ス を選択する こ と がで き、 デバイ ス を デザイ ン に迅速で効
果的に統合する こ と も で き ます。 リ ソ ースの総合 リ ス ト について
は、 知識ベース記事 「How to Design with PSoC® 1, PowerPSoC®,
and PLC – KBA88292」 を参照 し て く だ さ い。 以下は、 PSoC 1 の
要約です。
MiniProg1 および MiniProg3 デバイ スは、 フ ラ ッ シ ュのプ ログ ラ ミ
ング と デバ ッ グ用のイ ン タ ー フ ェ ース を提供 し ます。
■
概要 : PSoC ポー ト フ ォ リ オ、 PSoC ロー ド マ ッ プ
■
製品セ レ ク タ : PSoC 1、 PSoC 3、 PSoC 4、 PSoC 5LP
■
さ ら に、PSoC Designer には、デバイ ス選択ツールが含まれています。
ア プ リ ケーシ ョ ン ノ ー ト : サイ プ レ スは、基本レベルから高度な
レベルまでの様々な ト ピ ッ ク に触れる大量の PSoC ア プ リ ケー
シ ョ ン ノ ー ト を提供 し ます。 以下は、 PSoC 1 入門用の推奨アプ
リ ケーシ ョ ン ノ ー ト です。
®
❐ PSoC 1 入門 – AN75320
®
❐ PSoC 1 - GPIO 入門 – AN2094
®
❐ PSoC 1 アナログ構造および コ ン フ ィ ギュ レーシ ョ ン –
AN74170
®
❐ PSoC 1 ス イ ッ チ ト キ ャパシ タ アナログ ブ ロ ッ ク – AN2041
❐ アナログ グ ラ ン ド および リ フ ァ レ ン スの選択 – AN2219
注 : CY8C29X66 デバイ スに関数 r アプ リ ケーシ ョ ン ノ ー ト ついて
は、 こ こ を ク リ ッ ク し て く だ さ い。
■
■
開発キ ッ ト :
❐ CY3210-PSoCEval1 は、CY8C25/26xxx デバイ ス を除いて、車
載用デバイ ス を含む全ての PSoC 1 混在信号ア レ イ フ ァ ミ リ
に対応 し ています。 このキ ッ ト には、 LCD モジ ュ ール、 ポテ
ン シ ョ メ ー タ ー、 LED、 およびブ レ ッ ド ボー ド が含まれていま
す。
❐ CY3214-PSoCEvalUSB は、CY8C24x94 PSoC デバイ スの開発
用基板を備えています。 この基板の特別な特長には、 USB と
CapSense 開発 と デバ ッ グ処理サポー ト が含まれています。
PSoC Designer
PSoC Designer は無料のウ ィ ン ド ウ ベースの統合設計環境 (IDE)
です。 ア プ リ ケーシ ョ ン開発は、 特性化済みのアナロ グお よ びデ
ジ タ ル ペ リ フ ェ ラルのラ イ ブ ラ リ を使用 し て ド ラ ッ グ & ド ロ ッ プ
の設計環境で行われます。 また、 API ラ イ ブ ラ リ 上の動的生成が行
え る コ ー ド を活用 し て、 設計を カ ス タ マ イズする こ と も可能です。
図 1 には、 PSoC Designer ウ ィ ン ド ウを示 し ます。 注 : これは、 デ
フ ォル ト 画面ではあ り ません。
1. グローバル リ ソース – 全てのデバイ ス ハー ド ウ ェ アの設定
2. パラ メ ー タ ー – 選択 し ているユーザー モジ ュ ールのパラ メ ー
ター
3. ピ ン配置 – デバイ スのピ ンに関する情報
4. チ ッ プ レベル エデ ィ タ – 選択 し たチ ッ プで使用可能な リ ソ ー
スの図
5. デー タ シー ト – 選択 し ているユーザーモジ ュ ール (UM) のデー
タ シー ト
6. ユーザー モジ ュール – 選択 し たデバイ スのすべての使用可能
なユーザー モジ ュ ール
7. デバイ ス リ ソース メ ー タ ー – 現時点のプ ロ ジ ェ ク ト のコ ン
フ ィ ギュ レーシ ョ ン用のデバイ ス リ ソ ースの使用率
8. ワーク スペース – ツ リ ー レベル図で表示 さ れる プ ロ ジ ェ ク ト
に関する フ ァ イル
9. 出力 – プ ロ ジ ェ ク ト ビル ド およびデバ ッ グ処理からの出力
注 : PSoC Designer の詳細情報については、
PSoC® Designer > Help > Documentation >
Designer Specific Documents > IDE User Guide を順に選択 し て情
報を ご覧 く だ さ い。
図 1. PSoC Designer のレ イ アウ ト
文書番号 : 001-95893 Rev. *A
ページ 2/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
目次
PSoC 機能概要 ................................................................... 4
PSoC コ ア ................................................................... 4
デジ タ ル シス テム ....................................................... 4
アナログ シス テム ....................................................... 5
追加シ ス テム リ ソ ース ............................................... 6
PSoC デバイ スの特性 ................................................. 6
開発ツール .......................................................................... 7
PSoC Designer ソ フ ト ウ ェ ア サブ シ ス テム .............. 7
PSoC Designer によ る設計 ............................................... 8
ユーザー モ ジ ュ ールの選択 ........................................ 8
ユーザー モ ジ ュ ールの設定 ........................................ 8
構成 と 接続 .................................................................. 9
生成、 検証、 およびデバ ッ グ ...................................... 9
ピ ン配置 ........................................................................... 10
28 ピ ン製品のピ ン配置 ............................................. 10
44 ピ ン製品のピ ン配置 ............................................. 11
48 ピ ン製品のピ ン配置 ............................................. 12
100 ピ ン製品のピ ン配置 ........................................... 14
100 ピ ン製品のピ ン配置 ( オン チ ッ プ デバ ッ グ ) .... 16
レ ジ ス タ リ フ ァ レ ン ス ..................................................... 18
レ ジ ス タ の表記法 ...................................................... 18
レ ジ ス タ マ ッ ピ ン グ テーブル .................................. 18
電気的仕様 ........................................................................ 21
絶対最大定格 ............................................................. 21
動作温度 .................................................................... 22
DC 電気的特性 .......................................................... 22
AC 電気的特性 .......................................................... 39
パ ッ ケージ情報 ................................................................ 48
パ ッ ケージの寸法 ...................................................... 48
文書番号 : 001-95893 Rev. *A
熱イ ン ピーダ ン ス ...................................................... 52
水晶振動子ピ ンの静電容量 ....................................... 52
はんだ リ フ ローの仕様 .............................................. 52
開発ツールの選択 ............................................................. 53
ソ フ ト ウ ェ ア ............................................................. 53
開発キ ッ ト ................................................................ 53
評価ツール ................................................................ 53
デバイ ス プ ログ ラ マ ................................................. 54
ア ク セサ リ ( エ ミ ュ レーシ ョ ンおよびプ ログ ラ ミ ング ) . 54
注文情報 ........................................................................... 55
注文コ ー ド の定義 ...................................................... 55
略語 .................................................................................. 56
参考資料 ........................................................................... 56
本書の表記法 ............................................................. 57
測定単位 .................................................................... 57
数値の表記 ................................................................ 57
用語集 ............................................................................... 57
エ ラ ッ タ ........................................................................... 62
影響を受ける部品番号 .............................................. 62
認定状態 .................................................................... 62
エ ラ ッ タ のま と め ...................................................... 62
改訂履歴 ........................................................................... 64
セールス、 ソ リ ュ ーシ ョ ン、 および法律情報 ................. 65
ワール ド ワ イ ド な販売 と 設計サポー ト ..................... 65
製品 ........................................................................... 65
PSoC® ソ リ ュ ーシ ョ ン ............................................ 65
サイ プ レ ス開発者コ ミ ュ ニ テ ィ ................................ 65
テ ク ニ カル サポー ト ................................................. 65
ページ 3/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
図 2. デジ タ ル シ ス テムのブ ロ ッ ク図
Port7
DIGITAL SYSTEM
Row Input
Configuration
Digital PSoC Block Array
Row0
DBB00
DBB01
DCB02
4
DCB03
4
8
8
Row Input
Configuration
8
Row1
DBB10
DBB11
DCB12
4
DCB13
4
Row2
DBB20
DBB21
DCB22
4
DCB23
4
Row3
DBB30
DBB31
DCB32
4
DCB33
4
GIE[7:0]
GIO[7:0]
Global Digital
Interconnect
8
Row Output
Configuration
PSoC デバイ スは、 柔軟性のある各種内部ク ロ ッ ク ジ ェ ネレー タ を備
えています。 広い範囲の温度と電圧にわた っ て 5% [2] の精度を発揮す
る 24MHz 内部主振動子 (IMO) も このジ ェ ネレー タの 1 つです。 この
24MHz の IMO は、 周波数を 48MHz に倍増し て、 デジ タ ル システム
で使用する こ と も で き ます。低消費電力 32 kHz 内部低速振動子 (ILO)
は、 ス リ ープ タ イ マー と WDT 用に用意されています。 水晶精度を必
要と する場合は、 32.768kHz の外部水晶振動子 (ECO) を リ アル タ イ
ム ク ロ ッ ク (RTC) と し て使用で き る他、 必要に応じ、 PLL を使用し
て水晶精度の 24MHz システム ク ロ ッ ク を生成で き ます。 これらのク
ロ ッ ク を、 プ ログ ラ マブルな ク ロ ッ ク分周器 ( システム リ ソースの一
部 ) と 組み合わせて使用すれば、 ほぼあ らゆる タ イ ミ ング要件を
PSoC デバイ スに組み込むこ とがで き る柔軟性が得られます。
To Analog
System
Row Output
Configuration
メ モ リ は、 プログラム領域用の 32KB のフ ラ ッ シ ュ、 デー タ領域用の
2KB の SRAM、 およびフ ラ ッ シ ュ を使用し てエ ミ ュ レー ト する最大
2KB の EEPROM で構成されています。 プログラム フ ラ ッ シ ュ には 64
バイ ト のブロ ッ ク に対し て 4 段階の保護レベルが用意されているので、
これを使用し て ソ フ ト ウ ェ アの情報保護 (IP) を カ ス タ マ イズで き ます。
To System Bus
Port0
Row Output
Configuration
M8C CPU コ アは最高 24MHz で動作する高性能プ ロセ ッ サで、 400
万命令毎秒 (MIPS) の性能を持つ 8 ビ ッ ト ハーバー ド アーキテ ク チ ャ
マ イ ク ロ プ ロセ ッ サを提供し ます。 CPU は、 17 のベ ク タ ーを持つ割
り込みコ ン ト ローラーを使用し て、 リ アルタ イム組み込みイベン ト の
プ ログ ラ ミ ングを簡素化し ます。 プ ログ ラムの実行は、 組み込まれた
ス リ ープ タ イ マー と ウ ォ ッ チ ド ッ グ タ イ マー (WDT) を使用し て タ イ
ミ ングが管理され、 保護されます。
Port1
Port2
Row Output
Configuration
PSoC コ アは、 充実し た機能セ ッ ト を持つ高性能なエ ンジ ンです。 こ
のコ アは、 CPU、 メ モ リ 、 ク ロ ッ ク、 およびコ ン フ ィ ギュ レーシ ョ ン
可能な GPIO を備えています。
Port3
Port4
Digital Clocks
From Core
PSoC アーキテ ク チ ャは、 1 ページ のロジ ッ ク ブロ ッ ク図に示し ている
よ う に、 PSoC コ ア、 デジ タル システム、 アナログ システム、 およびシ
ステム リ ソースの 4 つの主な領域から な り ます。 コ ン フ ィ ギュ レーシ ョ
ン可能なグローバル バスによ り、 すべてのデバイ ス リ ソースを組み合わ
せて完全な カ ス タム システムを構築できます。 PSoC CY8C29x66 フ ァ
ミ リは、 グローバル デジ タルと グローバル アナログに相互接続可能な最
大 5 個の I/O ポー ト を備えています。 これらのポー ト から、 8 個のデジ
タル ブロ ッ クおよび 12 個のアナログ ブロ ッ クにア ク セスできます。
PSoC コ ア
Port5
Port6
Row Input
Configuration
PSoC フ ァ ミ リ は、 数多 く のプ ログラ マブル システム オンチ ッ プ コ ン ト
ローラー デバイ スで構成されています。 これらのデバイ スは、 従来のマ イ
ク ロ コ ン ト ローラー ユニ ッ ト (MCU) ベースのシステム部品を複数使用し
た構成を、低コ ス ト でプ ログ ラ マブルなシングル チ ッ プ デバイ スで置き換
える こ と を目的と し ています。 PSoC デバイ スは、 コ ン フ ィ ギュ レーシ ョ
ン可能なアナログ ロジ ッ ク と デジ タル ロジ ッ クのブ ロ ッ ク と共に、 プ ログ
ラム可能な相互接続を備えています。 このアーキテ ク チ ャ によ り、 個々の
用途の要件に合わせたペ リ フ ェ ラルコ ン フ ィ ギュ レーシ ョ ンのカ ス タ マ イ
ズが可能と な り ます。 さ らに、 高速の中央処理装置 (CPU)、 フ ラ ッ シ ュ プ
ログラム メ モ リ、 SRAM デー タ メ モ リ 、 コ ン フ ィ ギュ レーシ ョ ン可能な
I/O が、 便利なピ ン配列およびパ ッ ケージで提供されています。
デジ タ ル シ ス テム
デジ タ ル システムは 16 個のデジ タル PSoC ブ ロ ッ ク で構成されま
す。 各ブ ロ ッ クは 8 ビ ッ ト の リ ソ ースであ り 、 単独で使用で き るほ
か、 他のブ ロ ッ ク と 組み合わせ、 ユーザー モジ ュールと呼ばれる 8
ビ ッ ト 、 16 ビ ッ ト 、 24 ビ ッ ト 、 32 ビ ッ ト のペ リ フ ェ ラルを構成する
こ と も で き ます。
Row Input
Configuration
PSoC 機能概要
GOE[7:0]
GOO[7:0]
PSoC の GPIO は、 デバイ スの CPU、 デジ タル リ ソース、 およびアナロ
グ リ ソースに接続し ています。 各ピ ンの駆動モー ド は 8 つのオプシ ョ ンか
ら選択でき るため、 外部とのイ ン タ ーフ ェ ースを非常に柔軟に設定でき ま
す。 また各ピ ンには、 HIGH レベル、 LOW レベル、 および前回読み出し時
からの変化に基づいてシステム割り 込みを発生する機能もあ り ます。
注
2. エ ラ ッ タ : デバイ スが 0°C ～ 70°C の温度範囲内で動作する時、周波数の誤差は ±2.5% に低下 さ れますが、極度の温度 (0°C よ り 低い温度や 70 °C よ り 高い温度 ) で動
作する時、 周波数の誤差は ±2.5% ～ ±5% です。 詳細については、 62 ページ のエ ラ ッ タ を参照 し て く だ さ い。
文書番号 : 001-95893 Rev. *A
ページ 4/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
デジ タ ル周辺回路を使用 し た コ ン フ ィ ギ ュ レーシ ョ ンには次の
ものがあ り ます。
■
1.3V リ フ ァ レ ン ス電圧 ( シ ス テム リ ソ ース と し て取 り 扱い可
能)
■
PWM (8 ビ ッ ト 、 16 ビ ッ ト )
■
DTMF ダ イヤ ラ ー
■
デ ッ ド バン ド PWM (8 ビ ッ ト 、 16 ビ ッ ト )
■
変調器
■
カ ウン タ (8 ～ 32 ビ ッ ト )
■
相関器
■
タ イ マー (8 ～ 32 ビ ッ ト )
■
ピー ク検出器
■
選択可能なパ リ テ ィ を持つ UART 8 ビ ッ ト ( 最大 2 個 )
■
他に多数の ト ポロ ジが可能
■
SPI ス レーブおよび SPI マス タ ( 最大 2 個 )
アナログ ブ ロ ッ クは、 図 3 に示 し ている よ う に、 それぞれ 3
つのブ ロ ッ ク カ ラ ムか ら な り ます : 連続時間 (CT) ブ ロ ッ ク 1
個 と ス イ ッ チ ド キ ャパシ タ (SC) ブ ロ ッ ク 2 個。
■
I C ス レーブおよびマルチ マス タ ( その内、1 個がシス テム リ
ソ ース と し て使用可能 )
■
CRC ジ ェ ネ レー タ (8 ～ 32 ビ ッ ト )
■
IrDA ( 最大 2 個 )
■
PRS ジ ェ ネ レー タ (8 ～ 32 ビ ッ ト )
任意のピ ンに任意の信号を送る こ と がで き るグローバル バス
を通 じ て、 どの GPIO に も デジ タ ル ブ ロ ッ ク を接続で き ます。
また、 バスによ る信号の多重化や論理演算 も 可能です。 こ のよ
う な柔軟な コ ン フ ィ ギ ュ レーシ ョ ンによ り 、 固定 さ れた周辺コ
ン ト ロー ラ ーに伴 う 制約を受けずに設計で き ます。
デジ タ ル ブ ロ ッ クは一列につ き 4 個で構成 さ れ、 ブ ロ ッ クの
数は PSoC デバイ ス フ ァ ミ リ によ っ て異な り ます。 用途に応
じ て最適なシ ス テム リ ソ ース を選択で き ます。 6 ページの
「PSoC デバイ スの特性」 に フ ァ ミ リ リ ソ ース を示 し ます。
図 3. アナログ シ ス テムのブ ロ ッ ク図
P0[7]
P0[6]
P0[5]
P0[4]
P0[3]
P0[2]
P0[1]
P0[0]
AGNDIn RefIn
2
P2[3]
P2[1]
P2[6]
P2[4]
P2[2]
P2[0]
アナ ロ グ シ ス テム
アナログ シス テムには、 コ ン フ ィ ギ ュ レーシ ョ ン可能な ブ
ロ ッ クが 12 個あ り ます。 各ブ ロ ッ ク にはオペア ン プ回路が含
まれ、 複雑なアナログ信号 フ ローを構築で き ます。 アナログ周
辺回路は柔軟性が高 く 、 用途の具体的な要件に合わせて カ ス タ
マ イ ズで き ます。 一般的な PSoC アナログ機能 と し て、 以下
の機能があ り ます ( ほ と んどはユーザー モ ジ ュ ール と し て実現
可能です )。
■
■
ADC ( 最大 4 個、6 ～ 12 ビ ッ ト の分解能、イ ン ク リ メ ン タ ル、
デル タ シグマ、 SAR と し て選択可能）
フ ィ ル タ ー (2、 4、 6、 および 8 ポール バン ド パス、 ローパ
ス、 ノ ッ チ )
■
ア ン プ ( 最大 2 個、 48x ま でのゲ イ ン を選択可能 )
■
計装用ア ン プ ( 最大 2 個、 93x ま でのゲ イ ン を選択可能 )
■
コ ンパレー タ ( 最大 4 個、 16 の閾値を選択可能 )
■
DAC ( 最大 4 個、 6 ～ 9 ビ ッ ト の分解能 )
■
乗算型 DAC ( 最大 4 個、 6 ～ 9 ビ ッ ト の分解能 )
■
高電流の出力 ド ラ イバー (4 個、30mA を コ ア リ ソ ース と し て
駆動 )
文書番号 : 001-95893 Rev. *A
Array Input Configuration
ACI0[1:0]
ACI1[1:0]
ACI2[1:0]
ACI3[1:0]
Block Array
ACB00
ACB01
ACB02
ACB03
ASC10
ASD11
ASC12
ASD13
ASD20
ASC21
ASD22
ASC23
Analog Reference
Interface to
Digital System
RefHi
RefLo
AGND
Reference
Generators
AGNDIn
RefIn
Bandgap
M8C Interface (Address Bus, Data Bus, Etc.)
ページ 5/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
追加シ ス テム リ ソ ース
■
■
デシ メ ー タ は、 デル タ シグマ ADC の作成な どのデジ タ ル信
号処理用途向けに カ ス タ ム ハー ド ウ ェ ア フ ィ ル タ ーを提供
し ます。
2
■ I Cモ ジ ュ ールは100kHz と 400kHz での2線式の通信をサポー
ト し ます。 ス レーブ、 マス タ ー、 およびマルチマス タ ーのい
ずれのモー ド に も対応で き ます。
■ 低電圧検出 (LVD) 割 り 込みは、 電圧レ ベルの低下を通知する
信号を ア プ リ ケーシ ョ ンに送信 し ます。 同時に、 高度な
POR ( パワーオン リ セ ッ ト ) 回路を使用する こ と でシ ス テム
監視が不要にな り ます。
■ 1.3V の内部 リ フ ァ レ ン ス電圧は、 ADC や DAC な どのアナロ
グ シ ス テムに リ フ ァ レ ン ス電圧を提供 し ます。
■ 内蔵のス イ ッ チ モー ド ポン プ (SMP) は、1 個の 1.2V 電池から
通常の動作電圧を生成 し 、 低コ ス ト のブース ト コ ンバー タ
を実現 し ます。
■
シ ス テム リ ソ ースは、 シス テムの構築に有用な追加機能を提
供 し ます。 一部のシ ス テム リ ソ ースについては既に前半で説
明 し ま し た。 この他の追加 リ ソ ース と し て、 乗算器、 デシ メ ー
タ 、 ス イ ッ チ モー ド ポン プ、 低電圧検出、 パワーオン リ セ ッ
ト (POR) な どがあ り ます。
デジ タ ル ク ロ ッ ク分周器は、 各種用途向けに カ ス タ マ イ ズ
可能な 3 種類の ク ロ ッ ク周波数を提供 し ます。 こ のク ロ ッ ク
は、 デジ タ ル と アナログの両方のシ ス テムで使用で き ます。
デジ タ ル PSoC ブ ロ ッ ク を ク ロ ッ ク分周器 と し て使用する こ
と で、 さ ら に別のク ロ ッ ク を生成で き ます。
積和演算器 (MAC) は、 32 ビ ッ ト 加算器が付加 さ れた高速 8
ビ ッ ト 乗算器を提供 し 、 一般的な数学演算やデジ タ ル フ ィ
ル タ 処理を支援 し ます。
PSoC デバイ スの特性
PSoC デバイ スの特性に応 じ て、 デジ タ ル シ ス テム と アナ ロ グ シス テムは 16 個、 8 個、 または 4 個のデジ タ ル ブ ロ ッ ク と 12 個、
6 個、 または 4 個のアナログ ブ ロ ッ ク を持つ こ と がで き ます。 次の表に、 専用 PSoC デバイ ス グループ で使用可能な リ ソ ース を
一覧表示 し ます。 このデー タ シー ト の対象 と な っ ている PSoC デバイ スは強調表示 さ れています。
表 1. PSoC デバイ スの特性
PSoC 型番
デジ タ ル
I/O 数
デジ タ ル デジ タ ル アナ ロ グ
行数
ブ ロ ッ ク 数 入力数
4
16
最大 12
アナ ロ グ
出力数
4
アナ ロ グ アナ ロ グ
カ ラ ム数 ブ ロ ッ ク 数
4
12
SRAM
サイ ズ
2K
フラ ッシュ
メ モ リ サイ ズ
32K
CY8C29x66
最大 64
CY8C28xxx
最大 44
最大 3
最大 12
最大 44
最大 4
最大 6
最大
12 + 4[3]
1k
16K
CY8C27x43
最大 44
2
8
最大 12
4
4
12
256
16K
CY8C24x94
最大 56
1
4
最大 48
2
2
6
1K
16K
CY8C24x23A
最大 24
1
4
最大 12
2
2
6
256
4K
CY8C23x33
最大 26
1
4
最大 12
2
2
4
256
8K
CY8C22x45
最大 38
2
8
最大 38
0
4
6[3]
1K
16K
CY8C21x45
最大 24
1
4
最大 24
0
4
6[3]
512
8K
[3]
CY8C21x34
最大 28
1
4
最大 28
0
2
4
512
8K
CY8C21x23
最大 16
1
4
最大 8
0
2
4[3]
256
4K
最大 28
0
0
最大 28
0
0
3
[3、 4]
512
8K
3
[3、 4]
最大 2K
最大 32K
CY8C20x34
CY8C20xx6
最大 36
0
0
最大 36
0
0
注
3. アナ ロ グ機能に制約あ り ます。
4. 2 個のアナ ロ グ ブ ロ ッ ク と 1 個の CapSense®。
文書番号 : 001-95893 Rev. *A
ページ 6/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
開発ツール
画期的な統合設計環境 (IDE) である PSoC Designer™ を使 う
と 、 ユーザーが必要 と する ア プ リ ケーシ ョ ン要件を満たすよ う
PSoC を カ ス タ マ イ ズ す る こ と が 可 能 に な り ま す。 PSoC
Designer ソ フ ト ウ ェ アは、 シ ス テム設計や市場投入ま での時間
を早めるお手伝いを いた し ます。ユーザー モ ジ ュ ール と 呼ばれ
る予め用意 さ れたアナログ周辺回路やデジ タ ル周辺回路のラ イ
ブ ラ リ を、 ド ラ ッ グ＆ ド ロ ッ プによ る設計環境内で利用 し て独
自のア プ リ ケーシ ョ ン を開発で き ます。 また、 動的に生成 さ れ
る ア プ リ ケーシ ョ ン プ ロ グ ラ ミ ン グ イ ン タ ー フ ェ ース (API)
の コ ー ド ラ イ ブ ラ リ を活用 し ながら、設計を カ ス タ マ イ ズする
こ と も可能です。 そ し て、 設計のデバ ッ グおよびテ ス ト は、 回
路内エ ミ ュ レ ーシ ョ ンや標準 ソ フ ト ウ ェ ア デバ ッ グ機能な ど
を備えた統合デバ ッ グ環境で行います。 PSoC Designer には以
下が含まれます。
■
デバイ ス、ユーザー モ ジ ュ ール コ ン フ ィ ギ ュ レーシ ョ ンおよ
び ダ イ ナ ミ ッ ク リ コ ン フ ィ ギ ュ レ ー シ ョ ン 向 けの ア プ リ
ケーシ ョ ン エデ ィ タ グ ラ フ ィ カル ユーザー イ ン タ ー フ ェ ー
ス (GUI)
■
広範なユーザー モ ジ ュ ール カ タ ロ グ
■
統合ソ ース コ ー ド エデ ィ タ (C お よびアセ ン ブ リ 言語 )
■
サイ ズ制限や使用期限のない無料の C コ ンパイ ラ
■
ビル ト イ ン デバ ッ ガ
■
イ ンサーキ ッ ト エ ミ ュ レー タ
通信イ ン タ ー フ ェ ースの組み込みサポー ト 機能は以下の通 り
2
❐ ハー ド ウ ェ アおよび ソ フ ト ウ ェ ア I C ス レーブ と マス タ ー
❐ フルス ピー ド USB 2.0
❐ 最大 4 個の全二重汎用非同期レ シーバ／ ト ラ ン ス ミ ッ タ
(UART) 、 SPI マス タ ーおよび SPI ス レーブ、 およびワ イヤ
レス
PSoC Designer は、 PSoC 1 デバイ スの全 ラ イ ブ ラ リ をサポー
ト し てお り 、 Windows XP、 Windows Vista、 Windows 7 上で動
作 し ます。
■
PSoC Designer ソ フ ト ウ ェ ア サブ シ ス テム
設計エ ン ト リ
チ ッ プ レ ベル ビ ュ ーでは、 まず目的の基本デバイ ス を選択 し ま
す。 次に、 PSoC ブ ロ ッ ク を使用する アナログ と デジ タ ルの各
種オ ンボー ド コ ンポーネ ン ト ( ユーザー モ ジ ュ ール ) を選択 し
ます。 ユーザー モ ジ ュ ールの例 と し て、 アナログ - デジ タ ル変
換器 (ADC) 、 デジ タ ル - アナロ グ変換器 (DAC) 、 ア ン プ、 フ ィ
ル タ があ り ます。選択 し たア プ リ ケーシ ョ ン向けにユーザー モ
ジ ュ ールを コ ン フ ィ ギ ュ レーシ ョ ン し 、他のユーザー モ ジ ュ ー
ルや適切な ピ ンに接続 し ます。 その後、 プ ロ ジ ェ ク ト を生成 し
ます。 それによ り 、 ア プ リ ケーシ ョ ンのプ ログ ラ ミ ングに使用
で き る API と ラ イ ブ ラ リ がプ ロ ジ ェ ク ト に事前設定 さ れます。
コ ー ド 生成ツール
コ ー ド 生成ツールは、PSoC Designer のイ ン タ ー フ ェ ース内で
途切れる こ と な く 動作 し 、様々なデバ ッ ギング ツールで テ ス ト
済みです。 C、 ア セ ン ブ リ 、 ま たは両方の組み合わせで開発で
き ます。
アセ ン ブ ラ : アセ ン ブ ラ では、アセ ン ブ リ コ ー ド を C コ ー ド と
シームレ スに組み合わせる こ と がで き ます。 リ ン ク ラ イ ブ ラ リ
では、 自動的に絶対ア ド レ ス指定を使用で き るほか、 相対モー
ド で コ ンパ イ ル し た う え で他の ソ フ ト ウ ェ ア モ ジ ュ ール と リ
ン ク し 、 絶対ア ド レ ス指定を取得する こ と も で き ます。
C 言語コ ンパイ ラ : PSoC フ ァ ミ リ のデバイ ス をサポー ト する
C 言語コ ンパイ ラ を利用で き ます。 こ れら の製品を使用する こ
と で、PSoC フ ァ ミ リ デバイ ス向けに完成 し た C プ ログ ラ ムを
作成で き ます。 こ れら の最適化 C コ ンパイ ラは、 PSoC のアー
キテ ク チ ャ に合わせて設定 し た C 言語のすべての機能を提供 し
ます。 こ れら のコ ンパイ ラ には、 ポー ト と バスの動作、 標準の
キーパ ッ ド と デ ィ ス プ レ イのサポー ト 、 および拡張計算機能を
提供する組み込みラ イ ブ ラ リ が付属 し ています。
デバ ッ ガ
PSoC Designer はハー ド ウ ェ アによ る イ ンサーキ ッ ト エ ミ ュ
レ ー シ ョ ン 機能 を 提供す る デバ ッ グ環境 を 備 え て い る た め、
PSoC デバイ スの内部状態を観察 し ながら 実シ ス テムで プ ログ
ラ ムに対 し て テ ス ト を行 う こ と がで き ます。デバ ッ ガ コ マ ン ド
を使用 し て、 読み出 し と プ ロ グ ラ ム、 デー タ メ モ リ の読み書
き、 I/O レ ジ ス タ の読み書きが可能です。 また、 CPU レ ジ ス タ
の読み書き、 ブ レー ク ポ イ ン ト の設定 と 消去、 プ ログ ラ ムの実
行、 停止、 およびス テ ッ プ制御が可能です。 また、 調査対象の
レ ジ ス タ と メ モ リ 位置の ト レ ース バ ッ フ ァ を デバ ッ ガ で作成
する こ と も で き ます。
オン ラ イ ン ヘルプ シス テム
オ ン ラ イ ン ヘルプ シ ス テムでは、 オ ン ラ イ ン で状況に応 じ た
ヘルプが表示 さ れます。 それぞれの機能のサブ シ ス テムには固
有状況に応 じ たヘルプがあ り 、操作手順のヘルプやク イ ッ ク リ
フ ァ レ ン ス と し て使用で き ます。 また、 こ のヘルプ シ ス テムは
設計者を支援する ためのチ ュ ー ト リ アル、FAQ と オン ラ イ ン サ
ポー ト フ ォ ー ラ ムへの リ ン ク を提供 し ています。
イ ンサーキ ッ ト エ ミ ュ レー タ
費用が少な く 、 高機能性のイ ンサーキ ッ ト エ ミ ュ レー タ (ICE)
が用意 さ れてお り 、 開発作業の効率化に効果的です。 こ のハー
ド ウ ェ アは単独のデバイ ス を プ ログ ラ ムで き ます。
こ のエ ミ ュ レー タ は、USB ポー ト を介 し て PC に接続する 1 つ
の基本ユニ ッ ト で構成 さ れています。 こ の基本ユニ ッ ト は汎用
型で、 すべての PSoC デバイ スで動作 し ます。 各デバイ ス フ ァ
ミ リ のエ ミ ュ レーシ ョ ン ポ ッ ド は、 それぞれ別々に用意 さ れて
います。エ ミ ュ レーシ ョ ン ポ ッ ド は、作業対象の基板上の PSoC
デバイ ス と 置き換わ り 、 全速 (24MHz) で動作 し ます。
また このツールを使用する と 、 マルチ コ ン フ ィ ギ ュ レーシ ョ ン
やダ イ ナ ミ ッ ク リ コ ン フ ィ ギ ュ レ ーシ ョ ン に よ り 容易に開発
で き ます。 ダ イ ナ ミ ッ ク リ コ ン フ ィ ギ ュ レーシ ョ ンによ り 、 実
行時に コ ン フ ィ ギ ュ レ ーシ ョ ン を変更で き ます。 こ れに よ り 、
ア プ リ ケーシ ョ ンが 100 パーセ ン ト 以上の PSoC リ ソ ース を利
用する こ と がで き ます。
文書番号 : 001-95893 Rev. *A
ページ 7/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
PSoC Designer によ る設計
PSoC® デバイ スの開発プ ロ セスは、従来の機能固定マ イ ク ロ プ
ロ セ ッ サの開発プ ロ セ ス と は異な り ま す。 コ ン フ ィ ギ ュ レ ー
シ ョ ン可能な アナ ロ グお よびデジ タ ル ハー ド ウ ェ ア ブ ロ ッ ク
に よ り 、 PSoC アーキテ ク チ ャ に独自の柔軟性が も た ら さ れ、
開発時の仕様変更の管理や在庫費用の低減に役立ち ます。 こ れ
らの、 PSoC ブ ロ ッ ク と 呼ばれた、 コ ン フ ィ ギ ュ レーシ ョ ン可
能な リ ソ ースはユーザーが選択可能な さ ま ざ ま な機能を実装で
き ます。 PSoC 開発プ ロ セスは次の 4 つのス テ ッ プにま と める
こ と がで き ます。
1. ユーザー モ ジ ュ ールの選択
2. ユーザー モ ジ ュ ールの設定
3. 構成 と 接続
4. 生成、 検証およびデバ ッ グ
ユーザー モ ジ ュ ールの選択
PSoC Designer は、 あ らか じ め構築 さ れ、 テ ス ト 済みのハー ド
ウ ェ ア周辺 コ ンポーネ ン ト ( ユーザー モ ジ ュ ール と 呼ばれる )
のラ イ ブ ラ リ を備えています。 ユーザー モ ジ ュ ールによ り 、 ア
文書番号 : 001-95893 Rev. *A
ナログ と デジ タ ル両方の周辺デバイ スの選択 と 実装を簡素化で
き ます。
ユーザー モ ジ ュ ールの設定
選択 し た各ユーザー モ ジ ュ ールによ り 、選択 し た機能を実装す
る基本的な レ ジ ス タ 設定を確立で き ます。 また、 コ ンポーネ ン
ト の適格な コ ン フ ィ ギ ュ レーシ ョ ン を特定のア プ リ ケーシ ョ ン
に合わせる よ う にするパラ メ ー タ ー と プ ロパテ ィ も 提供 さ れま
す。 例えば、 パルス幅変調器 (PWM) のユーザー モ ジ ュ ールは、
1 つ以上のデジ タ ル PSoC ブ ロ ッ ク を コ ン フ ィ ギ ュ レーシ ョ ン
し ます。 分解能の 8 ビ ッ ト ご と にデジ タ ル PSoC ブ ロ ッ ク を 1
つ使用 し ます。 ユーザー モ ジ ュ ール パ ラ メ ー タ ーでは、 パル
ス幅 と デ ュ ーテ ィ 比を設定で き ます。 選択 し たア プ リ ケーシ ョ
ンに対応する よ う にパラ メ ー タ ー と プ ロパテ ィ を コ ン フ ィ ギ ュ
レーシ ョ ン し ます。 値は直接入力する こ と も 、 ド ロ ッ プ ダウン
メ ニ ュ ーか ら 選択す る こ と も で き ます。 すべてのユーザー モ
ジ ュ ー ル は デ ー タ シ ー ト と し て 文 書 化 さ れ て お り 、 PSoC
Designer ま たはサ イ プ レ スのウ ェ ブサ イ ト で直接確認で き ま
す。 こ れらのユーザー モ ジ ュ ール デー タ シー ト には、ユーザー
モ ジ ュ ールの内部動作に関する説明 と 性能仕様が記載 さ れてい
ます。 また、 各デー タ シー ト にはユーザー モ ジ ュ ールの各パラ
メ ー タ ーの使用方法や、 設計を う ま く 実施する ために必要なそ
の他の情報も 記述 し ます。
ページ 8/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
構成 と 接続
各ユーザー モ ジ ュ ールを他のモ ジ ュ ールおよび I/O ピ ンに相互
接続する こ と によ っ て、 チ ッ プ レ ベルで信号チ ェ ーン を作成す
る こ と がで き ます。すべてのオン チ ッ プ リ ソ ース を完全に制御
で き る よ う に、選択、 コ ン フ ィ ギ ュ レーシ ョ ン、およびルーテ ィ
ングを行います。
生成、 検証、 およびデバ ッ グ
ハー ド ウ ェ アの コ ン フ ィ ギ ュ レーシ ョ ンのテ ス ト 、 またはプ ロ
ジ ェ ク ト の コ ー ド 開発への移行の準備がで き た ら、 「コ ン フ ィ
ギ ュ レーシ ョ ン フ ァ イルを生成する」 手順を実行 し ます。 こ の
ス テ ッ プ で PSoC Designer によ っ て生成 さ れる ソ ース コ ー ド
は、 仕様に合わせてデバイ ス を自動的に コ ン フ ィ ギ ュ レーシ ョ
ン し 、 シ ス テム用の ソ フ ト ウ ェ ア を提供 し ます。 こ れら の生成
さ れた コ ー ド では、動作中に発生するハー ド ウ ェ ア イ ベン ト の
制御やそれに対する応答を実現する高レ ベル関数を伴 う ア プ リ
ケーシ ョ ン プ ログ ラ ミ ン グ イ ン タ ー フ ェ ース (API) 、および必
要に応 じ て書き換え て使用で き る割 り 込みサー ビ ス ルーチ ン
が得られます。
文書番号 : 001-95893 Rev. *A
高い完成度のコ ー ド 開発環境によ り 、C またはアセ ン ブ リ 言語、
またはその両方を使用 し てア プ リ ケーシ ョ ンの開発 と カ ス タ マ
イ ズが可能です。
開発プ ロ セスの最後のス テ ッ プは、 PSoC Designer のデバ ッ ガ
内で進めます ( 接続 (Connect) のア イ コ ン を ク リ ッ ク し てア ク セ
ス し ます ) 。
PSoC Designer によ っ て HEX イ メ ージが ICE にダウン ロー ド
さ れ、全速で実行 さ れます。PSoC Designer のデバ ッ グ機能は、
何倍も 高価なデバ ッ グ シ ス テムの機能に匹敵 し ます。デバ ッ グ
イ ン タ ー フ ェ ースは、 シ ングルス テ ッ プ実行、 ブ レー ク ポ イ ン
ト ま での実行、 変数値の追跡な どの従来から の機能の他、 大容
量の ト レ ース バ ッ フ ァ を備え てお り 、 ア ド レ ス と デー タ バス
値の監視、 メ モ リ 位置の監視、 外部信号の監視な どの複雑な ブ
レー ク ポ イ ン ト イ ベ ン ト を定義で き ます。
ページ 9/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
ピ ン配置
CY8C29x66 PSoC デバイ スは様々なパ ッ ケージ で提供 し ています。 各パ ッ ケージについて次の表に示 し ます。 すべての ( 「P」 と
い う ラ ベルが付け られた ) ポー ト ピ ンは、 デジ タ ル I/O 機能を備えています。 し か し 、 VSS、 VDD、 SMP および XRES はデジ タ ル
I/O 機能を備えていません。
28 ピ ン製品のピ ン配置
表 2. 28 ピ ン製品 (PDIP、 SSOP、 SOIC パ ッ ケージ ) のピ ン配置
タ イプ
ピン
ピ ン名
番号 デジ タ ル アナ ロ グ
1
I/O
I
P0[7]
アナ ロ グ カ ラ ム
2
I/O
I/O
P0[5]
アナ ロ グ カ ラ ム
カ ラ ム出力
3
I/O
I/O
P0[3]
アナ ロ グ カ ラ ム
カ ラ ム出力
4
I/O
I
P0[1]
アナ ロ グ カ ラ ム
説明
マルチ プ レ ク サ入力
マルチ プ レ ク サ入力および
マルチ プ レ ク サ入力および
マルチ プ レ ク サ入力
5
I/O
6
I/O
7
I/O
I
P2[3]
直接ス イ ッ チ ト キ ャ パシ タ ブ ロ ッ ク 入力
8
I/O
I
P2[1]
直接ス イ ッ チ ト キ ャ パシ タ ブ ロ ッ ク 入力
SMP
対象の外部部品へのス イ ッ チ モー ド ポン プ
(SMP) 接続
9
P2[7]
P2[5]
電源
10
I/O
P1[7]
I2C シ リ アル ク ロ ッ ク (SCL)
11
I/O
P1[5]
I2C シ リ アル デー タ (SDA)
12
I/O
P1[3]
13
I/O
P1[1]
14
VSS
グ ラ ン ド 接続
I/O
P1[0]
水晶振動子 (XTALout)、I2C シ リ アル デー タ
(SDA)、 ISSP-SDATA[5]
16
I/O
P1[2]
17
I/O
P1[4]
18
I/O
P1[6]
19
入力
XRES
内部プルダウ ン抵抗付きの、 ア ク テ ィ ブ
HIGH の外部 リ セ ッ ト
直接ス イ ッ チ ト キ ャ パシ タ ブ ロ ッ ク 入力
I/O
I
P2[0]
21
I/O
I
P2[2]
直接ス イ ッ チ ト キ ャ パシ タ ブ ロ ッ ク 入力
22
I/O
P2[4]
外部アナ ロ グ グ ラ ン ド (AGND)
23
I/O
P2[6]
外部 リ フ ァ レ ン ス電圧 (VREF)
24
I/O
I
P0[0]
アナ ロ グ カ ラ ム マルチ プ レ ク サ入力
25
I/O
I/O
P0[2]
アナ ロ グ カ ラ ム マルチ プ レ ク サ入力および
カ ラ ム出力
26
I/O
I/O
P0[4]
アナ ロ グ カ ラ ム マルチ プ レ ク サ入力および
カ ラ ム出力
27
I/O
I
電源
1
2
3
4
5
6
7
8
9
10
11
12
13
14
PDIP
SSOP
SOIC
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VDD
P0[6], A, I
P0[4], A, IO
P0[2], A, IO
P0[0], A, I
P2[6], External VREF
P2[4], External AGND
P2[2], A, I
P2[0], A, I
XRES
P1[6]
P1[4], EXTCLK
P1[2]
P1[0], XTALout, I2CSDA
任意の外部 ク ロ ッ ク 入力 (EXTCLK)
20
28
A, I, P0[7]
A, IO, P0[5]
A, IO, P0[3]
A, I, P0[1]
P2[7]
P2[5]
A, I, P2[3]
A, I, P2[1]
SMP
I2C SCL, P1[7]
I2C SDA, P1[5]
P1[3]
I2C SCL, XTALin, P1[1]
VSS
水晶振動子 (XTALin)、 I2C シ リ アル ク ロ ッ
ク (SCL)、 ISSP-SCLK[5]
15
電源
図 4. CY8C29466 28 ピ ン PSoC デバイ ス
P0[6]
アナ ロ グ カ ラ ム マルチ プ レ ク サ入力
VDD
電源電圧
凡例 : A = アナ ロ グ、 I = 入力、 O = 出力。
注
5. こ れ ら は ISSP ピ ン であ り 、 POR ( パワーオ ン リ セ ッ ト ) の時に High-Z と な り ません。 詳細は、 「PSoC プ ロ グ ラ マ ブル シ ス テムオ ン チ ッ プのテ ク ニ カル リ
フ ァ レ ン ス マニ ュ アル 」 を参照 し て く だ さ い。
文書番号 : 001-95893 Rev. *A
ページ 10/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
44 ピ ン製品のピ ン配置
表 3. 44 ピ ン製品 (TQFP パ ッ ケージ ) のピ ン配置
P2[3]
直接ス イ ッ チ ト キ ャ パシ タ ブ ロ ッ ク 入力
I
P2[1]
直接ス イ ッ チ ト キ ャ パシ タ ブ ロ ッ ク 入力
4
I/O
P4[7]
5
I/O
P4[5]
6
I/O
P4[3]
7
I/O
SMP
対象の外部部品へのス イ ッ チ モー ド ポン プ
(SMP) 接続
9
I/O
P3[7]
10
I/O
P3[5]
11
I/O
P3[3]
12
I/O
P3[1]
13
I/O
P1[7]
I2C SCL
14
I/O
P1[5]
I2C SDA
15
I/O
P1[3]
16
I/O
P1[1]
17
水晶振動子 (XTALin)、 I2C SCL、 ISSP-SCLK[6]
VSS
グ ラ ン ド 接続
18
I/O
P1[0]
水晶振動子 (XTALout)、
I2C SDA、
ISSP-SDATA[6]
19
I/O
P1[2]
20
I/O
P1[4]
21
I/O
P1[6]
22
I/O
P3[0]
23
I/O
P3[2]
24
I/O
P3[4]
25
I/O
電源
26
任意の EXTCLK
P3[6]
27
I/O
XRES 内部プルダウ ン抵抗付きの、 ア ク テ ィ ブ HIGH
の外部 リ セ ッ ト
P4[0]
28
I/O
P4[2]
29
I/O
P4[4]
30
I/O
31
I/O
I
P2[0]
32
I/O
I
P2[2]
直接ス イ ッ チ ト キ ャ パシ タ ブ ロ ッ ク 入力
33
I/O
P2[4]
外部アナ ロ グ グ ラ ン ド (AGND)
34
I/O
P2[6]
外部 リ フ ァ レ ン ス電圧 (VREF)
35
I/O
I
P0[0]
アナ ロ グ カ ラ ム マルチ プ レ ク サ入力
36
I/O
I/O
P0[2]
アナログ カ ラ ム マルチプ レ クサ入力および カ ラ ム出力
37
I/O
I/O
P0[4]
アナログ カ ラ ム マルチプ レ クサ入力および カ ラ ム出力
38
I/O
I
P0[6]
アナ ロ グ カ ラ ム マルチ プ レ ク サ入力
VDD
電源電圧
入力
39
44
43
42
41
40
39
38
37
36
35
34
P4[1]
電源
P0[6], A, I
P0[4], A, IO
P0[2], A, IO
P0[0], A, I
P2[6], External VREF
I
I/O
P2[7]
P0[1], A, I
P0[3], A, IO
P0[5], A, IO
P0[7], A, I
VDD
I/O
3
P2[5]
A, I, P2[3]
A, I, P2[1]
P4[7]
P4[5]
P4[3]
P4[1]
SMP
P3[7]
P3[5]
P3[3]
1
2
3
4
5
6
7
8
9
10
11
TQFP
12
13
14
15
16
17
18
19
20
21
22
2
8
図 5. CY8C29566 44 ピ ン PSoC デバイ ス
説明
33 P2[4], External AGND
32 P2[2], A, I
31 P2[0], A, I
30 P4[6]
29 P4[4]
28 P4[2]
27 P4[0]
26 XRES
25 P3[6]
24 P3[4]
23 P3[2]
P3[1]
I2C SCL, P1[7]
I2C SDA, P1[5]
P1[3]
I2C SCL, XTALin, P1[1]
VSS
I2CSDA, XTALout, P1[0]
P1[2]
EXTCLK, P1[4]
P1[6]
P3[0]
タ イプ
ピン
ピン
番号 デジ タル アナログ
名
1
I/O
P2[5]
P4[6]
電源
直接ス イ ッ チ ト キ ャ パシ タ ブ ロ ッ ク 入力
40
I/O
I
P0[7]
アナ ロ グ カ ラ ム マルチ プ レ ク サ入力
41
I/O
I/O
P0[5]
アナログ カ ラ ム マルチプ レ クサ入力および カ ラ ム出力
42
I/O
I/O
P0[3]
アナログ カ ラ ム マルチプ レ クサ入力および カ ラ ム出力
43
I/O
I
P0[1]
アナ ロ グ カ ラ ム マルチ プ レ ク サ入力
44
I/O
P2[7]
凡例 : A = アナ ロ グ、 I = 入力、 O = 出力。
注
6. こ れ ら は ISSP ピ ン であ り 、 POR ( パワーオ ン リ セ ッ ト ) の時に High-Z と な り ません。 詳細は、 「PSoC プ ロ グ ラ マ ブル シ ス テムオ ン チ ッ プのテ ク ニ カル リ
フ ァ レ ン ス マニ ュ アル 」 を参照 し て く だ さ い。
文書番号 : 001-95893 Rev. *A
ページ 11/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
48 ピ ン製品のピ ン配置
表 4. 48 ピ ン製品 (SSOP パ ッ ケージ ) のピ ン配置
タ イプ
ピン
ピン
番号 デジ タル アナログ
名
1
I/O
I
P0[7]
アナ ロ グ カ ラ ム マルチ プ レ ク サ入力
2
I/O
I/O
P0[5]
アナログ カ ラ ム マルチプ レ クサ入力および カ ラ ム出力
3
I/O
I/O
P0[3]
アナログ カ ラ ム マルチプ レ クサ入力および カ ラ ム出力
4
I/O
I
P0[1]
アナ ロ グ カ ラ ム マルチ プ レ ク サ入力
5
I/O
6
I/O
7
I/O
I
P2[3]
直接ス イ ッ チ ト キ ャ パシ タ ブ ロ ッ ク 入力
8
I/O
I
P2[1]
直接ス イ ッ チ ト キ ャ パシ タ ブ ロ ッ ク 入力
9
I/O
P4[7]
10
I/O
P4[5]
11
I/O
P4[3]
12
I/O
13
説明
P2[7]
P2[5]
P4[1]
SMP
電源
対象の外部部品へのス イ ッ チ モー ド ポン プ
(SMP) 接続
14
I/O
P3[7]
15
I/O
P3[5]
16
I/O
P3[3]
17
I/O
P3[1]
18
I/O
P5[3]
19
I/O
P5[1]
20
I/O
P1[7]
I2C SCL
21
I/O
P1[5]
I2C SDA
22
I/O
P1[3]
23
I/O
24
電源
P1[1]
水晶振動子 (XTALin)、 I2C SCL、 ISSP-SCLK[7]
VSS
グ ラ ン ド 接続
水晶振動子 (XTALout)、 I2C SDA、 ISSP-SDATA[7]
25
I/O
P1[0]
26
I/O
P1[2]
27
I/O
P1[4]
28
I/O
P1[6]
29
I/O
P5[0]
30
I/O
P5[2]
31
I/O
P3[0]
32
I/O
P3[2]
33
I/O
P3[4]
34
I/O
35
A, I, P0[7]
A, IO, P0[5]
A, IO, P0[3]
A, I, P0[1]
P2[7]
P2[5]
A, I, P2[3]
A, I, P2[1]
P4[7]
P4[5]
P4[3]
P4[1]
SMP
P3[7]
P3[5]
P3[3]
P3[1]
P5[3]
P5[1]
I2C SCL, P1[7]
I2C SDA, P1[5]
P1[3]
I2C SCL, XTALin, P1[1]
VSS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
SSOP
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VDD
P0[6], A, I
P0[4], A, IO
P0[2], A, IO
P0[0], A, I
P2[6], External VREF
P2[4], External AGND
P2[2], A, I
P2[0], A, I
P4[6]
P4[4]
P4[2]
P4[0]
XRES
P3[6]
P3[4]
P3[2]
P3[0]
P5[2]
P5[0]
P1[6]
P1[4], EXTCLK
P1[2]
P1[0], XTALout, I2C SDA
任意の EXTCLK
P3[6]
36
I/O
XRES 内部プルダウ ン抵抗付きの、 ア ク テ ィ ブ HIGH
の外部 リ セ ッ ト
P4[0]
37
I/O
P4[2]
38
I/O
P4[4]
39
I/O
40
I/O
I
P2[0]
直接ス イ ッ チ ト キ ャ パシ タ ブ ロ ッ ク 入力
41
I/O
I
P2[2]
直接ス イ ッ チ ト キ ャ パシ タ ブ ロ ッ ク 入力
42
I/O
P2[4]
外部アナ ロ グ グ ラ ン ド (AGND)
43
I/O
P2[6]
外部 リ フ ァ レ ン ス電圧 (VREF)
44
I/O
I
P0[0]
アナ ロ グ カ ラ ム マルチ プ レ ク サ入力
45
I/O
I/O
P0[2]
アナログ カ ラ ム マルチプ レ クサ入力および カ ラ ム出力
46
I/O
I/O
P0[4]
アナログ カ ラ ム マルチプ レ クサ入力および カ ラ ム出力
47
I/O
I
P0[6]
アナ ロ グ カ ラ ム マルチ プ レ ク サ入力
VDD
電源電圧
48
図 6. CY8C29666 48 ピ ン PSoC デバイ ス
入力
P4[6]
電源
凡例 : A = アナ ロ グ、 I = 入力、 O = 出力。
注
7. こ れ ら は ISSP ピ ン であ り 、 POR ( パワーオ ン リ セ ッ ト ) の時に High-Z と な り ません。 詳細は、 「PSoC プ ロ グ ラ マ ブル シ ス テムオ ン チ ッ プのテ ク ニ カル リ フ ァ
レ ン ス マニ ュ アル 」 を参照 し て く だ さ い。
文書番号 : 001-95893 Rev. *A
ページ 12/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
表 5. 48 ピ ン製品の (QFN パ ッ ケージ ) のピ ン配置 [9]
P4[7]
4
I/O
P4[5]
5
I/O
P4[3]
6
I/O
7
対象の外部部品へのス イ ッ チ モー ド ポン プ
(SMP) 接続
8
I/O
P3[7]
9
I/O
P3[5]
10
I/O
P3[3]
11
I/O
P3[1]
12
I/O
P5[3]
13
I/O
P5[1]
14
I/O
P1[7]
I2C SCL
15
I/O
P1[5]
I2C SDA
16
I/O
P1[3]
17
I/O
18
電源
P1[1]
水晶振動子 (XTALin)、 I2C SCL、 ISSP-SCLK[8]
VSS
グ ラ ン ド 接続
水晶振動子 (XTALout)、 I2C SDA、 ISSP-SDATA[8]
19
I/O
P1[0]
20
I/O
P1[2]
21
I/O
P1[4]
22
I/O
P1[6]
23
I/O
P5[0]
24
I/O
P5[2]
25
I/O
P3[0]
26
I/O
P3[2]
27
I/O
P3[4]
28
I/O
29
任意の EXTCLK
A, I, P2[3]
A, I, P2[1]
P4[7]
P4[5]
P4[3]
P4[1]
SMP
P3[7]
P3[5]
P3[3]
P3[1]
P5[3]
1
2
3
4
5
6
7
8
9
10
11
12
QFN
(Top View)
36
35
34
33
32
31
30
29
28
27
26
25
P2[4], External AGND
P2[2], A, I
P2[0], A, I
P4[6]
P4[4]
P4[2]
P4[0]
XRES
P3[6]
P3[4]
P3[2]
P3[0]
P3[6]
XRES
入力
内部プルダウ ン抵抗付きの、 ア ク テ ィ ブ HIGH
の外部 リ セ ッ ト
30
I/O
P4[0]
31
I/O
P4[2]
32
I/O
P4[4]
33
I/O
34
I/O
I
P2[0]
直接ス イ ッ チ ト キ ャ パシ タ ブ ロ ッ ク 入力
35
I/O
I
P2[2]
直接ス イ ッ チ ト キ ャ パシ タ ブ ロ ッ ク 入力
36
I/O
P2[4]
外部アナ ロ グ グ ラ ン ド (AGND)
37
I/O
P2[6]
外部 リ フ ァ レ ン ス電圧 (VREF)
38
I/O
I
P0[0]
アナ ロ グ カ ラ ム マルチ プ レ ク サ入力
39
I/O
I/O
P0[2]
アナログ カ ラム マルチプ レ クサ入力およびカ ラム出力
40
I/O
I/O
P0[4]
アナログ カ ラム マルチプ レ クサ入力およびカ ラム出力
41
I/O
I
P0[6]
アナ ロ グ カ ラ ム マルチ プ レ ク サ入力
VDD
電源電圧
42
P2[5]
P2[7]
P0[1], A, I
P0[3], A, IO
P0[5], A, IO
P0[7], A, I
VDD
P0[6], A, I
P0[4], A, IO
P0[2], A, IO
P0[0], A, I
P2[6], External VREF
P4[1]
SMP
電源
38
37
I/O
P2[1]
42
41
40
39
直接ス イ ッ チ ト キ ャ パシ タ ブ ロ ッ ク 入力
3
I
48
47
46
45
44
43
I/O
13
14
I2C SDA, P1[5] 15
P1[3] 16
I2C SCL, XTALin, P1[1] 17
VSS
18
I2C SDA, XTALout, P1[0] 19
P1[2] 20
EXTCLK, P1[4] 21
P1[6] 22
P5[0] 23
P5[2] 24
直接ス イ ッ チ ト キ ャ パシ タ ブ ロ ッ ク 入力
2
図 7. CY8C29666 48 ピ ン PSoC デバイ ス
説明
P5[1]
I2C SCL, P1[7]
タ イプ
ピン
ピン
番号 デジ タル アナログ
名
1
I/O
I
P2[3]
P4[6]
電源
43
I/O
I
P0[7]
アナ ロ グ カ ラ ム マルチ プ レ ク サ入力
44
I/O
I/O
P0[5]
アナログ カ ラム マルチプ レ クサ入力およびカ ラム出力
45
I/O
I/O
P0[3]
アナログ カ ラム マルチプ レ クサ入力およびカ ラム出力
46
I/O
I
P0[1]
アナ ロ グ カ ラ ム マルチ プ レ ク サ入力
47
I/O
P2[7]
48
I/O
P2[5]
凡例 : A = アナ ロ グ、 I = 入力、 O = 出力。
注
8. こ れ ら は ISSP ピ ン であ り 、POR ( パワーオ ン リ セ ッ ト ) の時に High-Z と な り ません。詳細は、「PSoC プ ロ グ ラ マ ブル シ ス テムオ ン チ ッ プのテ ク ニ カル リ フ ァ
レ ン ス マニ ュ アル 」 を参照 し て く だ さ い。
9. QFN パ ッ ケージは、 グ ラ ン ド 電圧 (VSS) に接続する必要があ る セ ン タ ー パ ッ ド を持 っ ています。
文書番号 : 001-95893 Rev. *A
ページ 13/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
100 ピ ン製品のピ ン配置
表 6. 100 ピ ン製品 (TQFP パ ッ ケージ ) のピ ン配置
タ イプ
ピン
ピ ン名
説明
番号 デジ タル アナログ
1
NC
未接続。 ピ ンは フ ローテ ィ ン グ状態のま まに
する こ と が必要
2
NC
未接続。 ピ ンは フ ローテ ィ ン グ状態のま まに
する こ と が必要
3
I/O
I
P0[1]
アナ ロ グ カ ラ ム マルチ プ レ ク サ入力
4
I/O
P2[7]
5
I/O
P2[5]
6
I/O
I
P2[3]
直接ス イ ッ チ ト キ ャ パシ タ ブ ロ ッ ク 入力
7
I/O
I
P2[1]
直接ス イ ッ チ ト キ ャ パシ タ ブ ロ ッ ク 入力
8
I/O
P4[7]
9
I/O
P4[5]
10
I/O
P4[3]
タ イプ
ピン
ピ ン名
説明
番号 デジ タル アナログ
51
NC
未接続。 ピ ンは フ ローテ ィ ン グ状態のま まに
する こ と が必要
52
I/O
P5[0]
11
61
I/O
P4[1]
12
NC
13
NC
14
電源
SMP
電源
15
16
17
18
19
20
21
I/O
I/O
I/O
I/O
I/O
I/O
VSS
P3[7]
P3[5]
P3[3]
P3[1]
P5[7]
P5[5]
22
23
I/O
I/O
P5[3]
P5[1]
24
25
I/O
P1[7]
NC
26
NC
27
NC
28
I/O
P1[5]
29
I/O
P1[3]
30
I/O
P1[1]
31
NC
32
33
電源
VDD
NC
34
35
電源
VSS
NC
36
37
38
39
40
41
42
43
44
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
P7[7]
P7[6]
P7[5]
P7[4]
P7[3]
P7[2]
P7[1]
P7[0]
P1[0]
未接続。 ピ ンは フ ローテ ィ ン グ状態のま まに
する こ と が必要
未接続。 ピ ンは フ ローテ ィ ン グ状態のま まに
する こ と が必要
対象の外部部品へのス イ ッ チ モー ド ポン プ
(SMP) 接続
グ ラ ン ド 接続 [10]
I2C SCL
未接続。 ピ ンは フ ローテ ィ ン グ状態のま まに
する こ と が必要
未接続。 ピ ンは フ ローテ ィ ン グ状態のま まに
する こ と が必要
未接続。 ピ ンは フ ローテ ィ ン グ状態のま まに
する こ と が必要
I2C SDA
53
54
55
56
57
58
59
60
未接続。 ピ ンは フ ローテ ィ ン グ状態のま まに
する こ と が必要
水晶振動子 (XTALout)、 I2C シ リ アル デー タ
(SDA)、 ISSP-SDATA[11]
文書番号 : 001-95893 Rev. *A
P5[2]
P5[4]
P5[6]
P3[0]
P3[2]
P3[4]
P3[6]
NC
NC
62
XRES
入力
63
I/O
P4[0]
64
I/O
P4[2]
65
66
67
68
69
70
71
I/O
I/O
I/O
I/O
I/O
電源
72
73
I/O
74
75
I/O
I
I
77
I
I/O
I/O
I/O
80
P0[2]
P0[4]
NC
I/O
I
グ ラ ン ド 接続 [10]
P0[6]
P0[0]
NC
NC
I/O
未接続。 ピ ンは フ ローテ ィ ン グ状態のま まに
する こ と が必要
未接続。 ピ ンは フ ローテ ィ ン グ状態のま まに
する こ と が必要
内部プルダウ ン抵抗付きの、 ア ク テ ィ ブ
HIGH の外部 リ セ ッ ト
直接ス イ ッ チ ト キ ャ パシ タ ブ ロ ッ ク 入力
直接ス イ ッ チ ト キ ャ パシ タ ブ ロ ッ ク 入力
外部アナ ロ グ グ ラ ン ド (AGND)
未接続。 ピ ンは フ ローテ ィ ン グ状態のま まに
する こ と が必要
外部 リ フ ァ レ ン ス電圧 (VREF)
未接続。 ピ ンは フ ローテ ィ ン グ状態のま まに
する こ と が必要
アナ ロ グ カ ラ ム マルチ プ レ ク サ入力
未接続。 ピ ンは フ ローテ ィ ン グ状態のま まに
する こ と が必要
未接続。 ピ ンは フ ローテ ィ ン グ状態のま まに
する こ と が必要
アナ ロ グ カ ラ ム マルチ プ レ ク サ入力および カ
ラ ム出力
未接続。 ピ ンは フ ローテ ィ ン グ状態のま まに
する こ と が必要
アナ ロ グ カ ラ ム マルチ プ レ ク サ入力および カ
ラ ム出力
未接続。 ピ ンは フ ローテ ィ ン グ状態のま まに
する こ と が必要
アナ ロ グ カ ラ ム マルチ プ レ ク サ入力
NC
78
81
VSS
P4[4]
P4[6]
P2[0]
P2[2]
P2[4]
NC
P2[6]
NC
76
79
水晶振動子 (XTALin)、 I2C シ リ アル ク ロ ッ ク
(SCL)、 ISSP-SCLK[11]
未接続。 ピ ンは フ ローテ ィ ン グ状態のま まに
する こ と が必要
電源電圧
未接続。 ピ ンは フ ローテ ィ ン グ状態のま まに
する こ と が必要
グ ラ ン ド 接続 [10]
I/O
I/O
I/O
I/O
I/O
I/O
I/O
82
83
電源
電源
VDD
VDD
電源電圧
電源電圧
84
85
電源
電源
VSS
VSS
グ ラ ン ド 接続 [10]
グ ラ ン ド 接続 [10]
86
87
88
89
90
91
92
93
94
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
P6[0]
P6[1]
P6[2]
P6[3]
P6[4]
P6[5]
P6[6]
P6[7]
NC
未接続。 ピ ンは フ ローテ ィ ン グ状態のま まに
する こ と が必要
ページ 14/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
表 6. 100 ピ ン製品 (TQFP パ ッ ケージ ) のピ ン配置 ( 続き )
タ イプ
ピン
ピ ン名
番号 デジ タル アナログ
45
I/O
P1[2]
46
I/O
P1[4]
任意の EXTCLK
47
I/O
説明
P1[6]
48
NC
49
NC
50
NC
未接続。 ピ ンは フ ローテ ィ ン グ状態のま まに
する こ と が必要
未接続。 ピ ンは フ ローテ ィ ン グ状態のま まに
する こ と が必要
未接続。 ピ ンは フ ローテ ィ ン グ状態のま まに
する こ と が必要
タ イプ
ピン
ピ ン名
説明
番号 デジ タル アナログ
95
I/O
I
P0[7]
アナ ロ グ カ ラ ム マルチ プ レ ク サ入力
96
NC
未接続。 ピ ンは フ ローテ ィ ン グ状態のま まに
する こ と が必要
97
I/O
I/O
P0[5]
アナ ロ グ カ ラ ム マルチ プ レ ク サ入力および カ
ラ ム出力
98
NC
未接続。 ピ ンは フ ローテ ィ ン グ状態のま まに
する こ と が必要
99
I/O
I/O
P0[3]
アナ ロ グ カ ラ ム マルチ プ レ ク サ入力および カ
ラ ム出力
100
NC
未接続。 ピ ンは フ ローテ ィ ン グ状態のま まに
する こ と が必要
凡例 : A = アナ ロ グ、 I = 入力、 O = 出力。
VDD
VDD
P0[6], A, I
NC
P0[4], A, IO
NC
P0[2], A, IO
NC
87
86
85
84
83
82
81
80
79
78
77
76
P6[7]
P6[6]
P6[5]
P6[4]
P6[3]
P6[2]
P6[1]
P6[0]
VSS
VSS
TQFP
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
NC
P0[0], A, I
NC
P2[6], External VREF
NC
P2[4], External AGND
P2[2], A, I
P2[0], A, I
P4[6]
P4[4]
VSS
P4[2]
P4[0]
XRES
NC
NC
P3[6]
P3[4]
P3[2]
P3[0]
P5[6]
P5[4]
P5[2]
P5[0]
NC
NC
NC
P7[7]
P7[6]
P7[5]
P7[4]
P7[3]
P7[2]
P7[1]
P7[0]
XTALout, I2C SDA, P1[0]
P1[2]
EXTCLK, P1[4]
P1[6]
NC
NC
NC
I2C SDA, P1[5]
P1[3]
XTALin, I2C SCL, P1[1]
NC
VDD
NC
VSS
NC
A, I, P2[1]
P4[7]
P4[5]
P4[3]
P4[1]
NC
NC
SMP
VSS
P3[7]
P3[5]
P3[3]
P3[1]
P5[7]
P5[5]
P5[3]
P5[1]
I2C SCL, P1[7]
NC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
NC
NC
A, I, P0[1]
P2[7]
P2[5]
A, I, P2[3]
100
99
98
97
96
95
94
93
92
91
90
89
88
NC
P0[3], A, IO
NC
P0[5], A, IO
NC
P0[7], A, I
NC
図 8. CY8C29866 100 ピ ン PSoC デバイ ス
注
10. すべての VSS ピ ン を 1 つのグ ラ ン ド 面に繋げる必要があ り ます。
11. こ れ ら は ISSP ピ ン であ り 、 POR ( パワーオ ン リ セ ッ ト ) の時に High-Z と な り ません。 詳細は、 「PSoC プ ロ グ ラ マ ブル シ ス テムオ ン チ ッ プのテ ク ニ カル リ
フ ァ レ ン ス マニ ュ アル 」 を参照 し て く だ さ い。
文書番号 : 001-95893 Rev. *A
ページ 15/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
100 ピ ン製品のピ ン配置 ( オ ン チ ッ プ デバ ッ グ )
100 ピ ン TQFP 製品は、 CY8C29000 オン チ ッ プ デバ ッ グ (OCD) PSoC デバイ ス用です。
注 : OCD 製品は、 イ ンサーキ ッ ト デバ ッ ギングのみに使用 さ れます。 OCD は量産製品用 と し ては提供で き ません。
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
電源
電源
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
電源
電源
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I
I
I
NC
NC
P0[1]
P2[7]
P2[5]
P2[3]
P2[1]
P4[7]
P4[5]
P4[3]
P4[1]
OCDE
OCDO
SMP
VSS
P3[7]
P3[5]
P3[3]
P3[1]
P5[7]
P5[5]
P5[3]
P5[1]
P1[7]
NC
NC
NC
P1[5]
P1[3]
P1[1][14]
NC
VDD
NC
VSS
NC
P7[7]
P7[6]
P7[5]
P7[4]
P7[3]
P7[2]
P7[1]
P7[0]
P1[0]*
P1[2]
P1[4]
P1[6]
NC
NC
NC
説明
ピン
番号
51
52
53
54
55
56
直接ス イ ッ チ ト キ ャ パシ タ ブ ロ ッ ク 入力
57
直接ス イ ッ チ ト キ ャ パシ タ ブ ロ ッ ク 入力
58
59
60
61
62
OCD 偶数デー タ 入出力
63
OCD 奇数デー タ 出力
対象の外部部品へのス イ ッ チ モー ド ポン プ (SMP) 接続 64
グ ラ ン ド 接続 [12]
65
66
67
68
69
70
71
72
73
I2C SCL
74
75
内部接続な し
76
内部接続な し
77
内部接続な し
I2C SDA
78
IFMTEST
79
80
水晶振動子 (XTALin)、 I2C SCL、 TC SCLK
81
内部接続な し
82
電源電圧
83
内部接続な し
84
グ ラ ン ド 接続 [12]
85
内部接続な し
86
87
88
89
90
91
92
93
94
水晶振動子 (XTALout)、 I2C SDA、 TC SDATA
VFMTEST
95
96
任意の外部 ク ロ ッ ク 入力 (EXTCLK)
97
98
内部接続な し
99
内部接続な し
100
内部接続な し
内部接続な し
内部接続な し
アナ ロ グ カ ラ ム マルチ プ レ ク サ入力
アナログ
ピ ン名
デジ タル
アナログ
ピン
番号
デジ タル
表 7. 100 ピ ン OCD 製品 (TQFP パ ッ ケージ ) のピ ン配置
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
入力
I/O
I/O
電源
I/O
I/O
I/O I
I/O I
I/O
I/O
I/O
I
I/O
I/O
I/O
I/O
I/O
I
電源
電源
電源
電源
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
ピ ン名
NC
P5[0]
P5[2]
P5[4]
P5[6]
P3[0]
P3[2]
P3[4]
P3[6]
HCLK
CCLK
XRES
P4[0]
P4[2]
VSS
P4[4]
P4[6]
P2[0]
P2[2]
P2[4]
NC
P2[6]
NC
P0[0]
NC
NC
P0[2]
NC
P0[4]
NC
P0[6]
VDD
VDD
VSS
VSS
P6[0]
P6[1]
P6[2]
P6[3]
P6[4]
P6[5]
P6[6]
P6[7]
NC
P0[7]
NC
P0[5]
NC
P0[3]
NC
説明
内部接続な し
OCD 高速 ク ロ ッ ク 出力
OCD CPU ク ロ ッ ク 出力
内部プルダウン抵抗付きの、 ア ク テ ィ ブ HIGH の外部 リ セ ッ ト
グ ラ ン ド 接続 [12]
直接ス イ ッ チ ト キ ャ パシ タ ブ ロ ッ ク 入力
直接ス イ ッ チ ト キ ャ パシ タ ブ ロ ッ ク 入力
外部アナ ロ グ グ ラ ン ド (AGND) 入力
内部接続な し
外部 リ フ ァ レ ン ス電圧 (VREF) 入力
内部接続な し
アナ ロ グ カ ラ ム マルチ プ レ ク サ入力
内部接続な し
内部接続な し
アナ ロ グ カ ラ ム マルチ プ レ ク サ入力お よび カ ラ ム出力
内部接続な し
アナログ カ ラ ム マルチプ レ クサ入力および カ ラ ム出力、 VREF
内部接続な し
アナ ロ グ カ ラ ム マルチ プ レ ク サ入力
電源電圧
電源電圧
グ ラ ン ド 接続 [12]
グ ラ ン ド 接続 [12]
内部接続な し
アナ ロ グ カ ラ ム マルチ プ レ ク サ入力
内部接続な し
I/O
I/O
アナ ロ グ カ ラ ム マルチ プ レ ク サ入力お よび カ ラ ム出力
内部接続な し
I/O
I/O
アナ ロ グ カ ラ ム マルチ プ レ ク サ入力お よび カ ラ ム出力
内部接続な し
凡例 : A = アナ ロ グ、 I = 入力、 O = 出力、 NC = 接続な し 。 ピ ンは フ ローテ ィ ン グ状態のま まにする こ と が必要。 TC/TM: テ ス ト 実行
注
12. すべての VSS ピ ン を 1 つのグ ラ ン ド 面に繋け る必要があ り ます。
13. POR ( パワーオ ン リ セ ッ ト ) の時に High-Z と な ら ない ISSP ピ ン
文書番号 : 001-95893 Rev. *A
I/O
I
ページ 16/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
文書番号 : 001-95893 Rev. *A
77
76
P6[0]
VSS
VSS
VDD
VDD
P0[6], AI
NC
P0[4], AIO
NC
P0[2], AIO
NC
87
86
85
84
83
82
81
80
79
78
90
89
88
P6[7]
P6[6]
P6[5]
P6[4]
P6[3]
P6[2]
P6[1]
98
97
96
95
94
93
92
91
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
OCD TQFP
NC
P0[0] , AI
NC
P2[6] , External VREF
NC
P2[4] , External AGND
P2[2] , AI
P2[0] , AI
P4[6]
P4[4]
VSS
P4[2]
P4[0]
XRES
CCLK
HCLK
P3[6]
P3[4]
P3[2]
P3[0]
P5[6]
P5[4]
P5[2]
P5[0]
NC
NC
NC
XTALout, I2C SDA, P1[0]
P1[2]
EXTCLK, P1[4]
P1[6]
NC
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
NC
VSS
NC
P7[7]
P7[6]
P7[5]
P7[4]
P7[3]
P7[2]
P7[1]
P7[0]
54
53
52
51
26
27
28
29
30
31
32
33
34
35
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
NC
NC
I2C SDA, P1[5]
P1[3]
XTALin, I2C SCL, P1[1]
NC
VDD
NC
NC
AI , P0[1]
P2[7]
P2[5]
AI , P2[3]
AI , P2[1]
P4[7]
P4[5]
P4[3]
P4[1]
OCDE
OCDO
SMP
Vss
P3[7]
P3[5]
P3[3]
P3[1]
P5[7]
P5[5]
P5[3]
P5[1]
I2 C SCL, P1[7]
NC
100
99
NC
P0[3], AIO
NC
P0[5], AIO
NC
P0[7], AI
NC
図 9. CY8C29000 OCD ( 量産製品用ではない )
ページ 17/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
レジス タ リ フ ァ レ ンス
本セ ク シ ョ ン では、 CY8C29x66 PSoC デバイ スのレ ジ ス タ 一覧を示 し ます。 レ ジ ス タ の詳細な情報については、 「PSoC プ ログ ラ
マ ブル シス テムオン チ ッ プのテ ク ニ カル リ フ ァ レ ン ス マニ ュ アル」 を参照 し て く だ さ い。
レ ジ ス タ の表記法
表 8 に、 本節で使用 し ている レ ジ ス タ の表記法を示 し ます。
表 8. レ ジ ス タ の表記法
表記法
R
W
L
C
#
説明
読み出 し レ ジ ス タ ／ビ ッ ト
書き込みレ ジ ス タ ／ビ ッ ト
論理レ ジ ス タ ／ビ ッ ト
ク リ ア可能な レ ジ ス タ ／ビ ッ ト
ア ク セスはビ ッ ト 固有
レ ジ ス タ マ ッ ピ ン グ テーブル
PSoC デバイ スには、 全部で 512 バイ ト のレ ジス タ ア ド レ ス空間があ り ます。 こ のレ ジス タ 空間は I/O 空間 と 呼ばれ、 2 つのバン
ク で構成 さ れています。 フ ラ グ レ ジス タ (CPU_F) 内の XOI ビ ッ ト は、 ユーザーが現在どのバン ク に存在 し ているかを示 し ます。
XOI ビ ッ ト が設定 さ れている場合、 ユーザーはバン ク 1 に存在 し ます。
注 次のレ ジス タ マ ッ ピ ング テーブルでは、 空白の フ ィ ール ド は予約 さ れている ため、 ア ク セス し てはな り ません。
文書番号 : 001-95893 Rev. *A
ページ 18/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
表 9. レ ジ ス タ マ ッ プ バン ク 0 テーブル : ユーザー空間
名称
PRT0DR
PRT0IE
PRT0GS
PRT0DM2
PRT1DR
PRT1IE
PRT1GS
PRT1DM2
PRT2DR
PRT2IE
PRT2GS
PRT2DM2
PRT3DR
PRT3IE
PRT3GS
PRT3DM2
PRT4DR
PRT4IE
PRT4GS
PRT4DM2
PRT5DR
PRT5IE
PRT5GS
PRT5DM2
PRT6DR
PRT6IE
PRT6GS
PRT6DM2
PRT7DR
PRT7IE
PRT7GS
PRT7DM2
DBB00DR0
DBB00DR1
DBB00DR2
DBB00CR0
DBB01DR0
DBB01DR1
DBB01DR2
DBB01CR0
DCB02DR0
DCB02DR1
DCB02DR2
DCB02CR0
DCB03DR0
DCB03DR1
DCB03DR2
DCB03CR0
DBB10DR0
DBB10DR1
DBB10DR2
DBB10CR0
DBB11DR0
DBB11DR1
DBB11DR2
DBB11CR0
DCB12DR0
DCB12DR1
DCB12DR2
DCB12CR0
DCB13DR0
DCB13DR1
DCB13DR2
DCB13CR0
ア ド レ ス (0、 16 進 )
00
01
02
03
04
05
06
07
08
09
0A
0B
0C
0D
0E
0F
10
11
12
13
14
15
16
17
18
19
1A
1B
1C
1D
1E
1F
20
21
22
23
24
25
26
27
28
29
2A
2B
2C
2D
2E
2F
30
31
32
33
34
35
36
37
38
39
3A
3B
3C
3D
3E
3F
ア ク セス
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
#
W
RW
#
#
W
RW
#
#
W
RW
#
#
W
RW
#
#
W
RW
#
#
W
RW
#
#
W
RW
#
#
W
RW
#
名称
DBB20DR0
DBB20DR1
DBB20DR2
DBB20CR0
DBB21DR0
DBB21DR1
DBB21DR2
DBB21CR0
DCB22DR0
DCB22DR1
DCB22DR2
DCB22CR0
DCB23DR0
DCB23DR1
DCB23DR2
DCB23CR0
DBB30DR0
DBB30DR1
DBB30DR2
DBB30CR0
DBB31DR0
DBB31DR1
DBB31DR2
DBB31CR0
DCB32DR0
DCB32DR1
DCB32DR2
DCB32CR0
DCB33DR0
DCB33DR1
DCB33DR2
DCB33CR0
AMX_IN
ARF_CR
CMP_CR0
ASY_CR
CMP_CR1
TMP_DR0
TMP_DR1
TMP_DR2
TMP_DR3
ACB00CR3
ACB00CR0
ACB00CR1
ACB00CR2
ACB01CR3
ACB01CR0
ACB01CR1
ACB01CR2
ACB02CR3
ACB02CR0
ACB02CR1
ACB02CR2
ACB03CR3
ACB03CR0
ACB03CR1
ACB03CR2
ア ド レ ス (0、 16 進 )
40
41
42
43
44
45
46
47
48
49
4A
4B
4C
4D
4E
4F
50
51
52
53
54
55
56
57
58
59
5A
5B
5C
5D
5E
5F
60
61
62
63
64
65
66
67
68
69
6A
6B
6C
6D
6E
6F
70
71
72
73
74
75
76
77
78
79
7A
7B
7C
7D
7E
7F
空白の フ ィ ール ド は、 「予約済み」 で、 「ア ク セ ス不可」 です。
文書番号 : 001-95893 Rev. *A
ア ク セス
#
W
RW
#
#
W
RW
#
#
W
RW
#
#
W
RW
#
#
W
RW
#
#
W
RW
#
#
W
RW
#
#
W
RW
#
RW
名称
ASC10CR0
ASC10CR1
ASC10CR2
ASC10CR3
ASD11CR0
ASD11CR1
ASD11CR2
ASD11CR3
ASC12CR0
ASC12CR1
ASC12CR2
ASC12CR3
ASD13CR0
ASD13CR1
ASD13CR2
ASD13CR3
ASD20CR0
ASD20CR1
ASD20CR2
ASD20CR3
ASC21CR0
ASC21CR1
ASC21CR2
ASC21CR3
ASD22CR0
ASD22CR1
ASD22CR2
ASD22CR3
ASC23CR0
ASC23CR1
ASC23CR2
ASC23CR3
RW
#
#
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
MUL1_X
MUL1_Y
MUL1_DH
MUL1_DL
ACC1_DR1
ACC1_DR0
ACC1_DR3
ACC1_DR2
RDI0RI
RDI0SYN
RDI0IS
RDI0LT0
RDI0LT1
RDI0RO0
RDI0RO1
RDI1RI
RDI1SYN
RDI1IS
RDI1LT0
RDI1LT1
RDI1RO0
RDI1RO1
ア ド レス (0、 16 進 )
80
81
82
83
84
85
86
87
88
89
8A
8B
8C
8D
8E
8F
90
91
92
93
94
95
96
97
98
99
9A
9B
9C
9D
9E
9F
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
AA
AB
AC
AD
AE
AF
B0
B1
B2
B3
B4
B5
B6
B7
B8
B9
BA
BB
BC
BD
BE
BF
ア ク セス
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
W
W
R
R
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
名称
RDI2RI
RDI2SYN
RDI2IS
RDI2LT0
RDI2LT1
RDI2RO0
RDI2RO1
RDI3RI
RDI3SYN
RDI3IS
RDI3LT0
RDI3LT1
RDI3RO0
RDI3RO1
CUR_PP
STK_PP
IDX_PP
MVR_PP
MVW_PP
I2C_CFG
I2C_SCR
I2C_DR
I2C_MSCR
INT_CLR0
INT_CLR1
INT_CLR2
INT_CLR3
INT_MSK3
INT_MSK2
INT_MSK0
INT_MSK1
INT_VC
RES_WDT
DEC_DH
DEC_DL
DEC_CR0
DEC_CR1
MUL0_X
MUL0_Y
MUL0_DH
MUL0_DL
ACC0_DR1
ACC0_DR0
ACC0_DR3
ACC0_DR2
CPU_F
RW
RW
RW
RW
RW
RW
RW
CPU_SCR1
CPU_SCR0
ア ド レス (0、 16 進 )
C0
C1
C2
C3
C4
C5
C6
C7
C8
C9
CA
CB
CC
CD
CE
CF
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
DA
DB
DC
DD
DE
DF
E0
E1
E2
E3
E4
E5
E6
E7
E8
E9
EA
EB
EC
ED
EE
EF
F0
F1
F2
F3
F4
F5
F6
F7
F8
F9
FA
FB
FC
FD
FE
FF
ア ク セス
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
#
RW
#
RW
RW
RW
RW
RW
RW
RW
RW
RC
W
RC
RC
RW
RW
W
W
R
R
RW
RW
RW
RW
RL
#
#
#: 「ア ク セ スはビ ッ ト 固有」 と い う 意味です。
ページ 19/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
表 10. レ ジ ス タ マ ッ プ バン ク 1 テーブル : コ ン フ ィ ギ ュ レーシ ョ ン空間
名称
PRT0DM0
PRT0DM1
PRT0IC0
PRT0IC1
PRT1DM0
PRT1DM1
PRT1IC0
PRT1IC1
PRT2DM0
PRT2DM1
PRT2IC0
PRT2IC1
PRT3DM0
PRT3DM1
PRT3IC0
PRT3IC1
PRT4DM0
PRT4DM1
PRT4IC0
PRT4IC1
PRT5DM0
PRT5DM1
PRT5IC0
PRT5IC1
PRT6DM0
PRT6DM1
PRT6IC0
PRT6IC1
PRT7DM0
PRT7DM1
PRT7IC0
PRT7IC1
DBB00FN
DBB00IN
DBB00OU
DBB01FN
DBB01IN
DBB01OU
DCB02FN
DCB02IN
DCB02OU
DCB03FN
DCB03IN
DCB03OU
DBB10FN
DBB10IN
DBB10OU
DBB11FN
DBB11IN
DBB11OU
DCB12FN
DCB12IN
DCB12OU
DCB13FN
DCB13IN
DCB13OU
ア ド レス (1、 16 進 )
00
01
02
03
04
05
06
07
08
09
0A
0B
0C
0D
0E
0F
10
11
12
13
14
15
16
17
18
19
1A
1B
1C
1D
1E
1F
20
21
22
23
24
25
26
27
28
29
2A
2B
2C
2D
2E
2F
30
31
32
33
34
35
36
37
38
39
3A
3B
3C
3D
3E
3F
ア ク セス
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
名称
DBB20FN
DBB20IN
DBB20OU
DBB21FN
DBB21IN
DBB21OU
DCB22FN
DCB22IN
DCB22OU
DCB23FN
DCB23IN
DCB23OU
DBB30FN
DBB30IN
DBB30OU
DBB31FN
DBB31IN
DBB31OU
DCB32FN
DCB32IN
DCB32OU
DCB33FN
DCB33IN
DCB33OU
CLK_CR0
CLK_CR1
ABF_CR0
AMD_CR0
AMD_CR1
ALT_CR0
ALT_CR1
CLK_CR2
TMP_DR0
TMP_DR1
TMP_DR2
TMP_DR3
ACB00CR3
ACB00CR0
ACB00CR1
ACB00CR2
ACB01CR3
ACB01CR0
ACB01CR1
ACB01CR2
ACB02CR3
ACB02CR0
ACB02CR1
ACB02CR2
ACB03CR3
ACB03CR0
ACB03CR1
ACB03CR2
ア ド レス (1、 16 進 )
40
41
42
43
44
45
46
47
48
49
4A
4B
4C
4D
4E
4F
50
51
52
53
54
55
56
57
58
59
5A
5B
5C
5D
5E
5F
60
61
62
63
64
65
66
67
68
69
6A
6B
6C
6D
6E
6F
70
71
72
73
74
75
76
77
78
79
7A
7B
7C
7D
7E
7F
空白の フ ィ ール ド は 「予約済み」 で、 「ア ク セス不可」 です。
文書番号 : 001-95893 Rev. *A
ア ク セス
名称
RW
ASC10CR0
RW
ASC10CR1
RW
ASC10CR2
ASC10CR3
RW
ASD11CR0
RW
ASD11CR1
RW
ASD11CR2
ASD11CR3
RW
ASC12CR0
RW
ASC12CR1
RW
ASC12CR2
ASC12CR3
RW
ASD13CR0
RW
ASD13CR1
RW
ASD13CR2
ASD13CR3
RW
ASD20CR0
RW
ASD20CR1
RW
ASD20CR2
ASD20CR3
RW
ASC21CR0
RW
ASC21CR1
RW
ASC21CR2
ASC21CR3
RW
ASD22CR0
RW
ASD22CR1
RW
ASD22CR2
ASD22CR3
RW
ASC23CR0
RW
ASC23CR1
RW
ASC23CR2
ASC23CR3
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RDI0RI
RDI0SYN
RDI0IS
RDI0LT0
RDI0LT1
RDI0RO0
RDI0RO1
RDI1RI
RDI1SYN
RDI1IS
RDI1LT0
RDI1LT1
RDI1RO0
RDI1RO1
ア ド レス (1、 16 進 )
80
81
82
83
84
85
86
87
88
89
8A
8B
8C
8D
8E
8F
90
91
92
93
94
95
96
97
98
99
9A
9B
9C
9D
9E
9F
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
AA
AB
AC
AD
AE
AF
B0
B1
B2
B3
B4
B5
B6
B7
B8
B9
BA
BB
BC
BD
BE
BF
ア ク セス
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
ア ド レス (1、 16 進 )
C0
C1
C2
C3
C4
C5
C6
C7
RDI3RI
C8
RDI3SYN
C9
RDI3IS
CA
RDI3LT0
CB
RDI3LT1
CC
RDI3RO0
CD
RDI3RO1
CE
CF
GDI_O_IN
D0
GDI_E_IN
D1
GDI_O_OU
D2
GDI_E_OU
D3
D4
D5
D6
D7
D8
D9
DA
DB
DC
OSC_GO_EN DD
OSC_CR4
DE
OSC_CR3
DF
OSC_CR0
E0
OSC_CR1
E1
OSC_CR2
E2
VLT_CR
E3
VLT_CMP
E4
E5
E6
DEC_CR2
E7
IMO_TR
E8
ILO_TR
E9
BDG_TR
EA
ECO_TR
EB
EC
ED
EE
EF
F0
F1
F2
F3
F4
F5
F6
CPU_F
F7
F8
F9
FLS_PR1
FA
FB
FC
FD
CPU_SCR1
FE
CPU_SCR0
FF
名称
RDI2RI
RDI2SYN
RDI2IS
RDI2LT0
RDI2LT1
RDI2RO0
RDI2RO1
ア ク セス
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
R
RW
W
W
RW
W
RL
RW
#
#
#: 「ア ク セスはビ ッ ト 固有」 と い う 意味です。
ページ 20/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
電気的仕様
このセ ク シ ョ ン では、 CY8C29x66 PSoC デバイ スにおける DC および AC の電気的仕様について説明 し ます。 最新の電気的仕様に
ついては、 http://www.cypress.com にア ク セス し て、 参照 し てい るデー タ シー ト が最新のものである こ と を確認 し て く だ さ い。
特記 さ れていない限 り 、 仕様は –40°C  TA  85°C および TJ  100°C で有効です。 SLIMO モー ド での内部主振動子 (IMO) の電気
的仕様については、 表 29 を参照 し て く だ さ い。
図 10. 電圧 と CPU 周波数の関係
図 11. IMO 周波数のオプ シ ョ ン
5.25
4.75
Vdd Voltage
Vdd Voltage
l id g
V a a t in
n
r
p e g io
Re
O
4.75
SLIMO Mode = 0
5.25
3.60
3.00
3.00
9 3 kHz
12 MHz
2 4 MHz
9 3 kHz
S L IM O
M o d e =1
S L IM O
M o d e =0
S L IM O
M o d e =1
S L IM O
M o d e =0
1 2 MHz
6 MHz
2 4 MHz
IM O F r e q u e n cy
C PU F r e q u e n c y
絶対最大定格
最大定格を超え る と 、 デバイ スの寿命が短 く な る可能性があ り ます。 ユーザー ガ イ ド ラ イ ンは未テ ス ト です。
表 11. 絶対最大定格
記号
説明
Min
Typ
–55
25
Max
単位
注
+100
°C 保管温度が高いほど、 デー タ 保
存期間は短 く な る。 推奨保管温
度は +25°C ± 25°C。 65°C を超
えた温度で長期間保管する と 、
信頼性が低下
パ ッ ケージ °C
のラ ベルを
参照
72
時間
TSTG
保管温度
TBAKETEMP
ベーキン グ温度
–
125
TBAKETIME
ベーキン グ時間
–
TA
通電時の周囲温度
パ ッ ケージ
のラ ベルを
参照
–40
–
+85
°C
VDD
VSS を基準に し た VDD の電源電圧
–0.5
–
+6.0
V
DC 入力電圧
VSS–0.5
–
VDD+0.5
V
VIOZ
ト ラ イ ス テー ト 時の DC 電圧
VSS–0.5
–
VDD+0.5
V
IMIO
ポー ト ピ ンへの最大電流
–25
–
+50
mA
IMAIO
アナ ロ グ ド ラ イバー と し て コ ン フ ィ ギ ュ レー
シ ョ ン さ れたポー ト ピ ンへの最大電流
–50
–
+50
mA
ESD
静電気放電電圧
2000
–
–
V
–
–
200
mA
VIO
LU
ラ ッ チ ア ッ プ電流
文書番号 : 001-95893 Rev. *A
人体モデル ESD
ページ 21/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
動作温度
表 12. 動作温度
記号
TA
TJ
Min
–40
–40
説明
周囲温度
接合部温度
Typ
–
–
Max
+85
+100
単位
°C
°C
注
周囲温度から の接合部の温度上
昇はパ ッ ケージに応 じ て異な
る。 52 ページの 「熱イ ン ピー
ダ ン ス」 を参照。 こ の要件を満
たすよ う に、 消費電力を制限す
る こ と が必要
DC 電気的特性
チ ッ プ レ ベルの DC 仕様
表 13 に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、 および
–40°C  TA  85°C、 または 3.0V ～ 3.6V、 および –40°C  TA  85°C。 標準パラ メ ー タ ーは、 温度 25°C、 電圧 5V または 3.3V の場
合の値で、 単な る設計の参考用のデー タ です。
表 13. チ ッ プ レ ベルの DC 仕様
記号
VDD [14] 電源電圧
説明
Min
3.00
Typ
–
Max
5.25
単位
注
V 37 ページ の DC POR、 SMP、 および LVD 仕様を参
照
mA 条件 : 5.0V、 TA = 25°C、 CPU = 3MHz、
SYSCLK ダブ ラ ーが無効、 VC1 = 1.5MHz、
VC2 = 93.75kHz、 VC3 = 0.366kHz
mA 条件 : VDD = 3.3V、 TA = 25°C、 CPU = 3MHz、
SYSCLK ダブ ラ ーが無効、 VC1 = 1.5MHz、
VC2 = 93.75kHz、 VC3 = 0.366kHz
mA 条件 : VDD = 3.3V、 TA = 25°C、 CPU = 0.75MHz、
SYSCLK ダブ ラ ーが無効、 VC1 = 0.375MHz、 VC2
= 23.44kHz、 VC3 = 0.09kHz
µA 条件 : 内部低速振動子あ り 、
VDD = 3.3V、 –40°C  TA  55°C
IDD
供給電流
–
8
14
IDD3
供給電流
–
5
9
IDDP
SLIMO モー ド の場合の IMO=6MHz 時の供給
電流
–
2
3
–
3
10
–
4
25
µA
条件 : 内部低速振動子有 り 、
VDD = 3.3V、 55°C < TA  85°C
–
4
12
µA
条件 : 正常に実装 さ れた最大 1µW の 32.768kHz 水
晶、 VDD = 3.3V、 –40°C  TA  55°C
–
5
27
µA
条件 : 正常に実装 さ れた最大 1µW の 32.768kHz 水
晶、 VDD = 3.3V、 55°C < TA  85°C
1.28
1.3
1.32
V
適切な VDD を達成する ために ト リ ム さ れる
ISB
POR、 LVD、 ス リ ープ タ イ マー、 WDT、 およ
び内部低速振動子が有効にな っ た時のス リ ー
プ ( モー ド ) 電流
ISBH
POR、 LVD、 ス リ ープ タ イ マー、 WDT、 およ
び内部低速振動子が有効にな っ た時のス リ ー
プ ( モー ド ) 電流
ISBXTL POR、 LVD、 ス リ ープ タ イ マー、 WDT、 内部
低速振動子、 および 32kHz 水晶振動子が有効
にな っ た時のス リ ープ ( モー ド ) 電流
ISBXTLH POR、 LVD、 ス リ ープ タ イ マー、 WDT、 およ
び 32kHz 水晶振動子が有効にな っ た時のス
リ ープ ( モー ド ) 電流
VREF
リ フ ァ レ ン ス電圧 ( バン ド ギ ャ ッ プ )
注
14. エ ラ ッ タ : 電源投入の前にデバイ スの VDD がグ ラ ン ド 電圧を下回 っ た場合、フ ラ ッ シ ュ ページ 0 を除いて各 8K フ ラ ッ シ ュ ページか ら の最初の読み出 し は、故障が
発生する場合があ り ます。 これは、 ページ を使用する前に各 フ ラ ッ シ ュ ページか ら ダ ミ ーの読み出 し を実行 し て解決で き ます。 詳細については、 62 ページ の
エ ラ ッ タ を参照 し て く だ さ い。
文書番号 : 001-95893 Rev. *A
ページ 22/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
GPIO の DC 仕様
表 14 に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、 および
–40°C  TA  85°C、 または 3.0V ～ 3.6V、 および –40°C  TA  85°C。 標準パラ メ ー タ ーは、 温度 25°C、 電圧 5V または 3.3V の場
合の値で、 単な る設計の参考用のデー タ です。
表 14. GPIO の DC 仕様
記号
RPU
説明
プルア ッ プ抵抗
Min
Typ
Max
4
5.6
8
単位
kΩ
注
RPD
プルダウ ン抵抗
4
5.6
8
kΩ
VOH
出力電圧 HIGH レ ベル
VDD – 1.0
–
–
V
IOH = 10mA、VDD = 4.75V ～ 5.25V ( 合計で 8 つの
負荷があ り 、 その内、 4 つは偶数ポー ト ピ ン ( 例
えば、 P0[2]、 P1[4]) にあ り 、 4 つは奇数ポー ト ピ
ン ( 例えば、 P0[3]、 P1[5]) にあ る )。
すべてのピ ン における最大総電流 IOH バジ ェ ッ ト
が 80mA
VOL
出力電圧 LOW レ ベル
–
–
0.75
V
IOL = 25mA、 VDD = 4.75V ～ 5.25V ( 合計で 8 つの
負荷があ り 、 その内、 4 つは偶数ポー ト ピ ン ( 例
えば、 P0[2]、 P1[4]) にあ り 、 4 つは奇数ポー ト ピ
ン ( 例えば、 P0[3]、 P1[5]) にあ る )。
すべてのピ ン における最大総電流 IOL バジ ェ ッ ト
が 150mA
IOH
出力電圧が HIGH 時の ソ ース電流
10
–
–
mA
VOH = VDD – 1.0V、 VOH の注に記載 さ れている総
電流の制限を参照
IOL
出力電圧が LOW の時のシ ン ク電流
25
–
–
mA
VOL = 0.75V、 VOL の注に記載 さ れている総電流の
制限を参照
VIL
入力電圧 LOW レ ベル
–
–
0.8
V
VDD = 3.0V ～ 5.25V
VIH
入力電圧 HIGH レ ベル
2.1
–
–
V
VDD = 3.0V ～ 5.25V
VH
入力 ヒ ス テ リ シ ス
–
60
–
mV
IIL
入力 リ ー ク 電流 ( 絶対値 )
–
1
–
nA
総 リ ー ク 電流が 1µA にな る ま ですべてのピ ン で同
時テ ス ト
CIN
入力 と し て使用 さ れる ピ ン上の容量負荷
–
3.5
10
pF
パ ッ ケージ と ピ ン に応 じ て異な る。 温度 = 25°C
COUT
出力 と し て使用 さ れる ピ ンの容量負荷
–
3.5
10
pF
パ ッ ケージ と ピ ン に応 じ て異な る。 温度 = 25°C
文書番号 : 001-95893 Rev. *A
ページ 23/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
オペア ン プの DC 仕様
表 15 および表 16 に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます :
4.75V ～ 5.25V、 お よび –40°C  TA  85°C、 または 3.0V ～ 3.6V、 および –40°C  TA  85°C。 標準パラ メ ー タ ーは、 温度 25°C、
電圧 5V または 3.3V の場合の値で、 単な る設計の参考用のデー タ です。
オペア ン プは、 アナログ連続時間 PSoC ブ ロ ッ ク と アナログ ス イ ッ チ ト キ ャパシ タ PSoC ブ ロ ッ ク両方の コ ンポーネ ン ト です。
保証 さ れた仕様は、 アナログ連続時間 PSoC ブ ロ ッ ク で測定 さ れます。 標準パラ メ ー タ ーは、 25°C での 5V の時に適用 さ れ、 単
な る設計の参考用のデー タ です。
表 15. 5V 時の演算増幅器の DC 仕様
記号
VOSOA
説明
入力オ フ セ ッ ト 電圧 ( 絶対値 )
電力 = 低、 オペア ン プ バイ ア ス
電力 = 低、 オペア ン プ バイ ア ス
電力 = 中、 オペア ン プ バイ ア ス
電力 = 中、 オペア ン プ バイ ア ス
電力 = 高、 オペア ン プ バイ ア ス
電力 = 高、 オペア ン プ バイ ア ス
=低
=高
=低
=高
=低
=高
Min
Typ
Max
単位
–
–
–
–
–
–
1.6
1.6
1.6
1.6
1.6
1.6
10
10
10
10
10
10
mV
mV
mV
mV
mV
mV
注
TCVOSOA
平均入力オ フ セ ッ ト 電圧 ド リ フ ト
–
4
23
µV/°C
I
EBOA
入力 リ ー ク 電流 ( ポー ト 0 アナ ロ グ ピ ン )
–
200
–
pA
総 リ ー ク 電流 1µA 以下ですべてのピ ン
で同時テ ス ト
CINOA
入力静電容量 ( ポー ト 0 アナ ロ グ ピ ン )
–
4.5
9.5
pF
パ ッ ケージ と ピ ン に応 じ て異な る。
温度 = 25°C
V
同相電圧範囲 ( 「電力 = 高、 オペア ン プ バ
イ ア ス = 高」 以外すべての場合 )
同相電圧範囲 ( 消電力 = 高、 オペア ン プ バ
イ アス = 高 )
0
–
VDD
V
0.5
–
VDD – 0.5
V
同相入力電圧範囲は、 アナ ロ グ出力
バ ッ フ ァ を通 じ て測定。
仕様には、 アナ ロ グ出力バ ッ フ ァ の特
性に伴 う 制限 も 含まれる
CMRROA
同相信号除去比
60
–
–
dB
GOLOA
開ループ ゲ イ ン
80
–
–
dB
VDD – 0.01
–
–
V
CMOA
VOHIGHOA 出力電圧 HIGH 時電圧ス イ ン グ ( 内部信号 )
VOLOWOA
出力電圧 LOW 時電圧ス イ ン グ ( 内部信号 )
–
–
0.1
V
ISOA
供給電流 ( 関連する AGND バ ッ フ ァ を含む )
電力 = 低、 オペア ン プ バイ ア ス = 低
電力 = 低、 オペア ン プ バイ ア ス = 高
電力 = 中、 オペア ン プ バイ ア ス = 低
電力 = 中、 オペア ン プ バイ ア ス = 高
電力 = 高、 オペア ン プ バイ ア ス = 低
電力 = 高、 オペア ン プ バイ ア ス = 高
–
–
–
–
–
–
150
300
600
1200
2400
4600
200
400
800
1600
3200
6400
µA
µA
µA
µA
µA
µA
PSRROA
電源電圧変動除去比
67
80
–
dB
文書番号 : 001-95893 Rev. *A
VSS  VIN  (VDD – 2.25V) または
(VDD – 1.25V)  VIN  VDD
ページ 24/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
表 16. 3.3V 時の演算増幅器の DC 仕様
記号
VOSOA
Min
説明
入力オ フ セ ッ ト 電圧 ( 絶対値 )
電力 = 低、 オペア ン プ バイ ア ス
電力 = 低、 オペア ン プ バイ ア ス
電力 = 中、 オペア ン プ バイ ア ス
電力 = 中、 オペア ン プ バイ ア ス
電力 = 高、 オペア ン プ バイ ア ス
電力 = 高、 オペア ン プ バイ ア ス
=低
=高
=低
=高
=低
=高
Typ
Max
単位
–
–
–
–
–
–
1.4
1.4
1.4
1.4
1.4
–
10
10
10
10
10
–
mV
mV
mV
mV
mV
mV
注
VDD が 3.3V 時の動作の場合、 「電力 =
高、 オペア ン プ バイ ア ス = 高」 の設定
は許可 さ れない
TCVOSOA
平均入力オ フ セ ッ ト 電圧 ド リ フ ト
–
7
40
µV/°C
I
EBOA
入力 リ ー ク 電流 ( ポー ト 0 アナ ロ グ ピ ン )
–
200
–
pA
総 リ ー ク 電流が 1µA にな る ま ですべて
のピ ン で同時テ ス ト
CINOA
入力静電容量 ( ポー ト 0 アナ ロ グ ピ ン )
–
4.5
9.5
pF
パ ッ ケージ と ピ ン に応 じ て異な る。
温度 = 25°C
V
同相電圧範囲
0
–
VDD
V
同相入力電圧範囲は、 アナ ロ グ出力
バ ッ フ ァ を通 じ て測定。
仕様には、 アナ ロ グ出力バ ッ フ ァ の特
性に伴 う 制限も 含まれる
CMRROA
同相信号除去比
60
–
–
dB
GOLOA
開ループ ゲ イ ン
80
–
–
dB
VOHIGHOA
出力電圧 HIGH 時電圧ス イ ン グ ( 内部信号 )
VDD – 0.01
–
–
V
VOLOWOA
出力電圧 LOW 時電圧ス イ ン グ ( 内部信号 )
–
–
0.01
V
ISOA
電源電流 ( 関連する AGND バ ッ フ ァ を含む )
電力 = 低、 オペア ン プ バイ ア ス = 低
電力 = 低、 オペア ン プ バイ ア ス = 高
電力 = 中、 オペア ン プ バイ ア ス = 低
電力 = 中、 オペア ン プ バイ ア ス = 高
電力 = 高、 オペア ン プ バイ ア ス = 低
電力 = 高、 オペア ン プ バイ ア ス = 高
–
–
–
–
–
–
150
300
600
1200
2400
–
200
400
800
1600
3200
–
µA
µA
µA
µA
µA
µA
PSRROA
電源電圧変動除去比
54
80
–
dB
CMOA
VDD が 3.3V 時の動作の場合、 「電力 =
高、 オペア ン プ バイ ア ス = 高」 の設定
は許可 さ れない
VSS  VIN  (VDD – 2.25V) ま たは
(VDD – 1.25V)  VIN  VDD
低消費電力 コ ンパレー タ の DC 仕様
表 17 に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、 および –40°C 
TA  85°C、 3.0V ～ 3.6V、 および –40°C  TA  85°C、 または 2.4V ～ 3.0V、 および –40°C  TA  85°C。 標準パラ メ ー タ ーは、
25°C での 5V の時に適用 さ れ、 単な る設計の参考用のデー タ です。
表 17. 低消費電力 コ ンパレー タ の DC 仕様
Min
Typ
Max
0.2
–
VDD – 1
単位
V
LPC 供給電流
–
10
40
µA
LPC 電圧オ フ セ ッ ト
–
2.5
30
mV
記号
VREFLPC
低消費電力 コ ンパレー タ (LPC) リ フ ァ レ ン ス電圧範囲
説明
ISLPC
VOSLPC
文書番号 : 001-95893 Rev. *A
ページ 25/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
アナログ出力バ ッ フ ァ の DC 仕様
表 18 および表 19 に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます :
4.75V ～ 5.25V、 お よび –40°C  TA  85°C、 または 3.0V ～ 3.6V、 および –40°C  TA  85°C。 標準パラ メ ー タ ーは、 温度 25°C、
電圧 5V または 3.3V の場合の値で、 単な る設計の参考用のデー タ です。
表 18. 5V の時のアナロ グ出力バ ッ フ ァ の DC 仕様
記号
VOSOB
説明
入力オ フ セ ッ ト 電圧 ( 絶対値 )
電力 = 低、 オペア ン プ バイ ア ス
電力 = 低、 オペア ン プ バイ ア ス
電力 = 高、 オペア ン プ バイ ア ス
電力 = 高、 オペア ン プ バイ ア ス
=低
=高
=低
=高
TCVOSOB
平均入力オ フ セ ッ ト 電圧 ド リ フ ト
VCMOB
同相入力電圧範囲
ROUTOB
出力抵抗値
電力 = 低
電力 = 高
VOHIGHOB
Min
Typ
Max
単位
–
–
–
–
3.2
3.2
3.2
3.2
18
18
18
18
mV
mV
mV
mV
–
5.5
26
µV/°C
0.5
–
VDD – 1.0
V
–
–
–
–
1
1
Ω
Ω
出力電圧 HIGH 時電圧ス イ ン グ
(VDD/2 に接続する負荷が 32Ω)
電力 = 低
電力 = 高
0.5 × VDD+1.3
0.5 × VDD+1.3
–
–
–
–
V
V
出力電圧 LOW 時電圧ス イ ン グ
(VDD/2 に接続する負荷が 32Ω)
電力 = 低
電力 = 高
–
–
–
–
0.5×VDD–1.3
0.5×VDD–1.3
V
V
ISOB
バイ ア ス セルを含む供給電流 ( 負荷な し )
電力 = 低
電力 = 高
–
–
1.1
2.6
2
5
mA
mA
PSRROB
電源電圧変動除去比
40
64
CL
負荷容量
–
–
VOLOWOB
文書番号 : 001-95893 Rev. *A
注
dB
200
pF
本仕様は、 アナ ロ グ
出力バ ッ フ ァ に よ り
駆動 さ れてい る外部
回路に適用
ページ 26/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
表 19. 3.3V 時のアナロ グ出力バ ッ フ ァ の DC 仕様
Min
Typ
Max
単位
=低
=高
=低
=高
–
–
–
–
3.2
3.2
6
6
20
20
25
25
mV
mV
mV
mV
TCVOSOB
平均入力オ フ セ ッ ト 電圧 ド リ フ ト
電力 = 低、 オペア ン プ バイ ア ス = 低
電力 = 低、 オペア ン プ バイ ア ス = 高
電力 = 高、 オペア ン プ バイ ア ス = 低
電力 = 高、 オペア ン プ バイ ア ス = 高
–
–
–
–
8
8
12
12
32
32
41
41
µV/°C
µV/°C
µV/°C
µV/°C
VCMOB
同相入力電圧範囲
0.5
–
VDD – 1.0
V
ROUTOB
出力抵抗値
電力 = 低
電力 = 高
–
–
–
–
10
10
Ω
Ω
VOHIGHOB
出力電圧 HIGH 時電圧ス イ ン グ
(VDD/2 に接続する負荷が 32Ω)
電力 = 低
電力 = 高
0.5 × VDD+1.0
0.5 × VDD+1.0
–
–
–
–
V
V
出力電圧 LOW 時電圧ス イ ン グ
(VDD/2 に接続する負荷が 32Ω)
電力 = 低
電力 = 高
–
–
–
–
0.5×VDD–1.0
0.5×VDD–1.0
V
V
ISOB
バイ ア ス セルを含む供給電流 （負荷な し ）
電力 = 低
電力 = 高
–
–
0.8
2.0
1
5
mA
mA
PSRROB
電源電圧変動除去比
60
64
–
dB
CL
負荷容量
–
–
200
pF
記号
VOSOB
VOLOWOB
説明
入力オ フ セ ッ ト 電圧 ( 絶対値 )
電力 = 低、 オペア ン プ バイ ア ス
電力 = 低、 オペア ン プ バイ ア ス
電力 = 高、 オペア ン プ バイ ア ス
電力 = 高、 オペア ン プ バイ ア ス
文書番号 : 001-95893 Rev. *A
注
「電力 = 高」 の設
定は推奨 さ れない
「電力 = 高」 の設
定は推奨 さ れない
本仕様は、 アナ ロ
グ出力バ ッ フ ァ に
よ り 駆動 さ れてい
る外部回路に適用
ページ 27/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
ス イ ッ チ モー ド ポン プ (SMP) の DC 仕様
表 20 に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、 および
–40°C  TA  85°C、 または 3.0V ～ 3.6V、 および –40°C  TA  85°C。 標準パラ メ ー タ ーは、 温度 25°C、 電圧 5V または 3.3V の場
合の値で、 単な る設計の参考用のデー タ です。
表 20. ス イ ッ チ モー ド ポン プ (SMP) の DC 仕様
説明
Min
Typ
Max
ポン プから の VDD ピ ン上の 5V 出
力電圧
4.75
5.0
5.25
単位
V
VPUMP 3V
ポン プから の VDD の時の 3V 出力
電圧
3.00
3.25
3.60
V
IPUMP
利用可能な出力電流
VBAT=1.5V、 VPUMP=3.25V
VBAT=1.8V、 VPUMP=5.0V
8
5
–
–
–
–
mA
mA
VBAT5V
バ ッ テ リ か ら の入力電圧範囲
1.8
–
5.0
V
注 15 に記載 し ている よ う に コ ン
フ ィ ギ ュ レーシ ョ ン。 SMP ト リ ッ
プ電圧は 5.0V に設定
VBAT3V
バ ッ テ リ か ら の入力電圧範囲
1.0
–
3.3
V
注 15 に記載 し ている よ う に コ ン
フ ィ ギ ュ レーシ ョ ン。 SMP ト リ ッ
プ電圧は 3.25V に設定
VBATSTART
ポン プ を起動する ためのバ ッ テ リ
か ら の最小入力電圧
1.2
–
–
V
注 15 に記載 し ている よ う に コ ン
フ ィ ギ ュ レーシ ョ ン。 0°C  TA 
100。 TA = –40°C の時は 1.25V
VPUMP_Line
電圧安定化 (VBAT の範囲内 )
–
5
–
%VO
注 15 に記載 し ている よ う に コ ン
フ ィ ギ ュ レーシ ョ ン。 VO は、 DC
POR および LVD の仕様に示 し てい
る VM[2:0] 設定に よ り 指定 さ れる
ページ 37 の表 26、 「DC POR、
SMP、 お よび LVD 仕様、」 「ポン プ
ト リ ッ プ用の VDD 値」
VPUMP_Load
負荷安定化
–
5
–
%VO
注 15 に記載 し ている よ う に コ ン
フ ィ ギ ュ レーシ ョ ン。 VO は、 ページ
37 の表 26、 「DC POR、 SMP、 およ
び LVD 仕様、」 に示 し ている
VM[2:0] 設定に よ り 指定 さ れる 「ポ
ン プ ト リ ッ プ用の VDD 値」
VPUMP_Ripple 出力電圧 リ ッ プル ( コ ンデンサ／
負荷に依存 )
–
100
–
mVpp
注 15 に記載 し ている よ う に コ ン
フ ィ ギ ュ レーシ ョ ン。 負荷が
5mA
E3
効率
35
50
–
%
注 15 に記載 し ている よ う に コ ン
フ ィ ギ ュ レーシ ョ ン。 負荷が
5mA。 SMP ト リ ッ プ電圧は
3.25V に設定
FPUMP
ス イ ッ チ ン グ周波数
–
1.4
–
MHz
ス イ ッ チ ン グ デ ュ ーテ ィ 比
–
50
–
%
記号
VPUMP 5V
DCPUMP
注
注 15 に記載 し ている よ う に コ ン
フ ィ ギ ュ レーシ ョ ン。 平均値 ( リ ッ
プル電圧無視 )。 SMP ト リ ッ プ電圧
は 5.0V に設定
注 15 に記載 し ている よ う に コ ン
フ ィ ギ ュ レーシ ョ ン。 平均値 ( リ ッ
プル電圧無視 )。 SMP ト リ ッ プ電圧
は 3.25V に設定
注 15 に記載 し ている よ う に コ ン
フ ィ ギ ュ レーシ ョ ン。 SMP ト リ ッ プ
電圧は 3.25V に設定 SMP ト リ ッ プ
電圧は 5.0V に設定
注
15. L1 = 2 µH 誘導子、 C1 = 10µF コ ンデンサ、 D1 = シ ョ ッ ト キー ダ イ オー ド 。 図 12 を ご覧 く だ さ い。
文書番号 : 001-95893 Rev. *A
ページ 28/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
図 12. 基本ス イ ッ チ モー ド ポン プ回路
D1
Vdd
L1
V BAT
V PUMP
C1
SMP
+
Battery
PSoC
Vss
アナログ リ フ ァ レ ン スの DC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、 お よび –40°C 
TA  85°C、 または 3.0V ～ 3.6V、 および –40°C  TA  85°C。 標準パラ メ ー タ ーは、 温度 25°C、 電圧 5V または 3.3V の場合の値
で、 単な る設計の参考用のデー タ です。
RefHI と RefLO の保証 さ れた仕様は、 アナログ連続時間 PSoC ブ ロ ッ ク を通 じ て測定 さ れます。 RefHI と RefLO の電力レ ベルは、
アナログ リ フ ァ レ ン ス制御レ ジス タ の電力を表 し ます。 AGND は AGND バイパス モー ド で P2[4] で測定 さ れます。 PSoC の各ア
ナログ連続時間ブ ロ ッ クは、 ロー カル AGND バ ッ フ ァ か ら最大 10mV の追加オ フ セ ッ ト 誤差を保証 さ れた AGND 仕様に追加 し ま
す。 特に断 り のない限 り 、 リ フ ァ レ ン ス制御電源は、 MEDIUM、 または HIGH に設定する こ と がで き ます。
注 アナログ リ フ ァ レ ン スに依存する アナログ リ ソ ース を使用する際にデジ タ ル信号方式のために P2[4] を使用 し ないで く だ さ
い。 デジ タ ル信号のカ ッ プ リ ン グは、 AGND に表示 さ れる こ と があ り ます。
表 21. 5V アナロ グ リ フ ァ レ ン スの DC 仕様
リ フ ァ レンス
ARF_CR[5:3]
リ フ ァ レ ン ス電力
設定
記号
リ フ ァ レ ンス
説明
リ フ ァ レ ン ス電力 = 高 VREFHI リ フ ァ レ ン VDD/2+ バン ド ギャ ッ プ
オペアンプ バイ アス = 高
ス電圧 HIGH
VAGND
AGND
VDD/2
VREFLO リ フ ァ レ ン VDD/2– バン ド ギャ ッ プ
ス電圧 LOW
リ フ ァ レ ン ス電力 = 高 VREFHI リ フ ァ レ ン VDD/2+ バン ド ギャ ッ プ
オペアンプ バイ アス = 低
ス電圧 HIGH
VAGND
AGND
VDD/2
Min
Max
VDD/2 + 1.228
VDD/2 + 1.290 VDD/2 + 1.352
単位
V
VDD/2 – 0.078
VDD/2 – 0.007 VDD/2 + 0.063
V
VDD/2 – 1.336
VDD/2 – 1.295 VDD/2 – 1.250
V
VDD/2 + 1.224
VDD/2 + 1.293 VDD/2 + 1.356
V
VDD/2 – 0.056
VDD/2 – 0.005 VDD/2 + 0.043
V
リ フ ァ レ ン VDD/2– バン ド ギャ ッ プ VDD/2 – 1.338
ス電圧 LOW
リ フ ァ レ ン ス電力 = 中 VREFHI リ フ ァ レ ン VDD/2+ バン ド ギャ ッ プ VDD/2 + 1.226
オペアンプ バイ アス = 高
ス電圧 HIGH
VAGND
AGND
VDD/2
VDD/2 – 0.057
VDD/2 – 1.298 VDD/2 – 1.255
V
VDD/2 + 1.293 VDD/2 + 1.356
V
VREFLO
0b000
Typ
VREFLO
リ フ ァ レ ン VDD/2– バン ド ギャ ッ プ VDD/2 – 1.337
ス電圧 LOW
リ フ ァ レ ン ス電力 = 中 VREFHI リ フ ァ レ ン VDD/2+ バン ド ギャ ッ プ VDD/2 + 1.226
オペアンプ バイ アス = 低
ス電圧 HIGH
VAGND
AGND
VDD/2
VDD/2 – 0.047
VREFLO
文書番号 : 001-95893 Rev. *A
リ フ ァ レン
ス電圧 LOW
VDD/2– バン ド ギャ ッ プ VDD/2 – 1.338
VDD/2 – 0.006 VDD/2 + 0.044
V
VDD/2 – 1.298 VDD/2 – 1.256
V
VDD/2 + 1.294 VDD/2 + 1.359
V
VDD/2 – 0.004 VDD/2 + 0.035
V
VDD/2 – 1.299 VDD/2 – 1.258
V
ページ 29/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
表 21. 5V アナロ グ リ フ ァ レ ン スの DC 仕様 ( 続き )
リ フ ァ レンス
ARF_CR[5:3]
リ フ ァ レ ン ス電力
設定
記号
リ フ ァ レ ンス
説明
リ フ ァ レ ン ス電力 = 高 VREFHI リ フ ァ レ ン P2[4] + P2[6] (P2[4] =
オペアンプ バイ アス = 高
ス電圧 HIGH VDD/2、 P2[6]=1.3V)
AGND
P2[4]
VAGND
VREFLO
リ フ ァ レ ン P2[4] – P2[6] (P2[4] =
ス電圧 LOW VDD/2、 P2[6] = 1.3V)
リ フ ァ レ ン ス電力 = 高 VREFHI リ フ ァ レ ン P2[4] + P2[6] (P2[4] =
オペアンプ バイ アス = 低
ス電圧 HIGH VDD/2、 P2[6] = 1.3V)
AGND
P2[4]
VAGND
VREFLO
0b001
リ フ ァ レ ン P2[4] – P2[6] (P2[4] =
ス電圧 LOW VDD/2、 P2[6] = 1.3V)
リ フ ァ レ ン ス電力 = 中 VREFHI リ フ ァ レ ン P2[4] + P2[6] (P2[4] =
オペアンプ バイ アス = 高
ス電圧 HIGH VDD/2、 P2[6] = 1.3V)
AGND
P2[4]
VAGND
VREFLO
リ フ ァ レ ン P2[4] – P2[6] (P2[4] =
ス電圧 LOW VDD/2、 P2[6] = 1.3V)
リ フ ァ レ ン ス電力 = 中 VREFHI リ フ ァ レ ン P2[4] + P2[6] (P2[4] =
オペアンプ バイ アス = 低
ス電圧 HIGH VDD/2、 P2[6] = 1.3V)
AGND
P2[4]
VAGND
VREFLO
リ フ ァ レ ン P2[4] – P2[6] (P2[4] =
ス電圧 LOW VDD/2、 P2[6] = 1.3V)
リ フ ァ レ ン ス電力 = 高 VREFHI リ フ ァ レ ン VDD
オペアンプ バイ アス = 高
ス電圧 HIGH
VAGND
AGND
VDD/2
VREFLO
0b010
Min
Typ
Max
単位
P2[4] + P2[6]
+ 0.044
V
P2[4]
–
P2[4] – P2[6] – P2[4] – P2[6] +
0.022
0.010
P2[4] – P2[6]
+ 0.055
V
P2[4] + P2[6] – P2[4] + P2[6] –
0.077
0.010
P2[4] + P2[6]
+ 0.051
V
P2[4] + P2[6] – P2[4] + P2[6] –
0.085
0.016
P2[4]
P2[4]
P2[4]
P2[4]
–
P2[4] – P2[6] – P2[4] – P2[6] +
0.022
0.005
P2[4] – P2[6]
+ 0.039
V
P2[4] + P2[6] – P2[4] + P2[6] –
0.070
0.010
P2[4] + P2[6]
+ 0.050
V
P2[4]
P2[4]
P2[4]
–
P2[4] – P2[6] – P2[4] – P2[6] +
0.022
0.005
P2[4] – P2[6]
+ 0.039
V
P2[4] + P2[6] – P2[4] + P2[6] –
0.070
0.007
P2[4] + P2[6]
+ 0.054
V
P2[4]
–
P2[4] – P2[6]
+ 0.032
V
VDD
V
P2[4]
P2[4]
P2[4]
P2[4] – P2[6] – P2[4] – P2[6] +
0.022
0.002
VDD – 0.037
VDD/2 – 0.061
VDD – 0.009
VDD/2 – 0.006 VDD/2 + 0.047
V
VSS
VSS + 0.007
VSS + 0.028
V
VDD – 0.039
VDD – 0.006
VDD
V
リ フ ァ レ ン VSS
ス電圧 LOW
リ フ ァ レ ン ス電力 = 高 VREFHI リ フ ァ レ ン VDD
オペアンプ バイ アス = 低
ス電圧 HIGH
VAGND
AGND
VDD/2
VDD/2 – 0.049
VREFLO
VSS
VSS + 0.005
VSS + 0.019
V
VDD – 0.037
VDD – 0.007
VDD
V
VDD/2 – 0.005 VDD/2 + 0.036
V
リ フ ァ レ ン VSS
ス電圧 LOW
リ フ ァ レ ン ス電力 = 中 VREFHI リ フ ァ レ ン VDD
ス電圧 HIGH
オペアンプ バイ アス = 高
VAGND
AGND
VDD/2
VDD/2 – 0.054
VREFLO
VSS
VSS + 0.006
VSS + 0.024
V
VDD – 0.042
VDD – 0.005
VDD
V
リ フ ァ レン
ス電圧 LOW
VSS
リ フ ァ レ ン ス電力 = 中 VREFHI リ フ ァ レ ン VDD
オペアンプ バイ アス = 低
ス電圧 HIGH
VAGND
AGND
VDD/2
VDD/2 – 0.046
VREFLO
VSS
文書番号 : 001-95893 Rev. *A
リ フ ァ レ ン VSS
ス電圧 LOW
VDD/2 – 0.005 VDD/2 + 0.041
VDD/2 – 0.004 VDD/2 + 0.034
VSS + 0.004
VSS + 0.017
V
V
V
ページ 30/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
表 21. 5V アナロ グ リ フ ァ レ ン スの DC 仕様 ( 続き )
リ フ ァ レンス
ARF_CR[5:3]
リ フ ァ レ ン ス電力
設定
記号
リ フ ァ レ ンス
説明
リ フ ァ レ ン ス電力 = 高 VREFHI リ フ ァ レ ン 3 × バン ド ギ ャ ッ プ
オペアンプ バイ アス = 高
ス電圧 HIGH
VAGND
AGND
2 × バン ド ギ ャ ッ プ
VREFLO リ フ ァ レ ン バン ド ギ ャ ッ プ
ス電圧 LOW
リ フ ァ レ ン ス電力 = 高 VREFHI リ フ ァ レ ン 3 × バン ド ギ ャ ッ プ
オペアンプ バイ アス = 低
ス電圧 HIGH
VAGND
AGND
2 × バン ド ギ ャ ッ プ
VREFLO
0b011
リ フ ァ レ ン バン ド ギ ャ ッ プ
ス電圧 LOW
リ フ ァ レ ン ス電力 = 中 VREFHI リ フ ァ レ ン 3 × バン ド ギ ャ ッ プ
オペアンプ バイ アス = 高
ス電圧 HIGH
VAGND
AGND
2 × バン ド ギ ャ ッ プ
VREFLO リ フ ァ レ ン バン ド ギ ャ ッ プ
ス電圧 LOW
V
リ フ ァ レ ン ス電力 = 中
リ フ ァ レ ン 3 × バン ド ギ ャ ッ プ
REFHI
ス電圧 HIGH
オペアンプ バイ アス = 低
AGND
VAGND
2 × バン ド ギ ャ ッ プ
VREFLO
リ フ ァ レ ン バン ド ギ ャ ッ プ
ス電圧 LOW
リ フ ァ レ ン ス電力 = 高 VREFHI リ フ ァ レ ン 2× バン ド ギャ ッ プ +
ス電圧 HIGH P2[6] (P2[6] = 1.3V)
オペアンプ バイ アス = 高
Typ
Max
単位
3.788
3.891
3.986
V
2.500
2.604
2.699
V
1.257
1.306
1.359
V
3.792
3.893
3.982
V
2.518
2.602
2.692
V
1.256
1.302
1.354
V
3.795
3.894
3.993
V
2.516
2.603
2.698
V
1.256
1.303
1.353
V
3.792
3.895
3.986
V
2.522
2.602
2.685
V
1.255
1.301
1.350
V
2.495 + P2[6]
2.586 + P2[6]
2.657 + P2[6]
V
2.502
2.604
2.719
V
リ フ ァ レ ン 2× バン ド ギ ャ ッ プ –
ス電圧 LOW P2[6] (P2[6] = 1.3V)
2.531 – P2[6]
2.611 – P2[6]
2.681 – P2[6]
V
リ フ ァ レ ン ス電力 = 高 VREFHI リ フ ァ レ ン 2× バン ド ギ ャ ッ プ +
ス電圧 HIGH P2[6] (P2[6] = 1.3V)
オペアンプ バイ アス = 低
2.500 + P2[6]
2.591 + P2[6]
2.662 + P2[6]
V
VAGND
VREFLO
AGND
Min
2.519
2.602
2.693
V
リ フ ァ レ ン 2× バン ド ギ ャ ッ プ –
ス電圧 LOW P2[6] (P2[6] = 1.3V)
2.530 – P2[6]
2.605 – P2[6]
2.666 – P2[6]
V
リ フ ァ レ ン ス電力 = 中 VREFHI リ フ ァ レ ン 2× バン ド ギ ャ ッ プ +
ス電圧 HIGH P2[6] (P2[6] = 1.3V)
オペアンプ バイ アス = 高
2.503 + P2[6]
2.592 + P2[6]
2.662 + P2[6]
V
VAGND
VREFLO
0b100
AGND
2× バン ド ギ ャ ッ プ
2.517
2.603
2.698
V
リ フ ァ レ ン 2× バン ド ギ ャ ッ プ –
ス電圧 LOW P2[6] (P2[6] = 1.3V)
2.529 – P2[6]
2.606 – P2[6]
2.665 – P2[6]
V
リ フ ァ レ ン ス電力 = 中 VREFHI リ フ ァ レ ン 2× バン ド ギ ャ ッ プ +
ス電圧 HIGH P2[6] (P2[6] = 1.3V)
オペアンプ バイ アス = 低
2.505 + P2[6]
2.594 + P2[6]
2.665 + P2[6]
V
2.525
2.602
2.685
V
2.528 – P2[6]
2.603 – P2[6]
2.661 – P2[6]
V
VAGND
VREFLO
VAGND
VREFLO
文書番号 : 001-95893 Rev. *A
AGND
2 × バン ド ギ ャ ッ プ
AGND
2 × バン ド ギ ャ ッ プ
2 × バン ド ギ ャ ッ プ
リ フ ァ レ ン 2× バン ド ギ ャ ッ プ –
ス電圧 LOW P2[6] (P2[6] = 1.3V)
ページ 31/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
表 21. 5V アナロ グ リ フ ァ レ ン スの DC 仕様 ( 続き )
リ フ ァ レンス
ARF_CR[5:3]
リ フ ァ レ ン ス電力
設定
Min
Typ
Max
単位
P2[4] + 1.222
P2[4] + 1.290
P2[4] + 1.343
V
P2[4]
P2[4]
P2[4]
–
リ フ ァ レ ン P2[4] – バン ド ギ ャ ッ
ス電圧 LOW プ (P2[4] = VDD/2)
P2[4] – 1.331
P2[4] – 1.295
P2[4] – 1.254
V
リ フ ァ レ ン ス電力 = 高 VREFHI リ フ ァ レ ン P2[4] + バン ド ギ ャ ッ
オペアンプ バイ アス = 低
ス電圧 HIGH プ (P2[4] = VDD/2)
AGND
P2[4]
VAGND
P2[4] + 1.226
P2[4] + 1.293
P2[4] + 1.347
V
記号
リ フ ァ レ ンス
説明
リ フ ァ レ ン ス電力 = 高 VREFHI リ フ ァ レ ン P2[4] + バン ド ギ ャ ッ
オペアンプ バイ アス = 高
ス電圧 HIGH プ (P2[4] = VDD/2)
AGND
P2[4]
VAGND
VREFLO
P2[4]
P2[4]
P2[4]
–
リ フ ァ レ ン P2[4] – バン ド ギ ャ ッ
ス電圧 LOW プ (P2[4] = VDD/2)
P2[4] – 1.331
P2[4] – 1.298
P2[4] – 1.259
V
リ フ ァ レ ン ス電力 = 中 VREFHI リ フ ァ レ ン P2[4] + バン ド ギ ャ ッ
オペアンプ バイ アス = 高
ス電圧 HIGH プ (P2[4] = VDD/2)
AGND
P2[4]
VAGND
P2[4] + 1.227
P2[4] + 1.294
P2[4] + 1.347
V
VREFLO
0b101
P2[4]
P2[4]
P2[4]
–
リ フ ァ レ ン P2[4] – バン ド ギ ャ ッ
ス電圧 LOW プ (P2[4] = VDD/2)
P2[4] – 1.331
P2[4] – 1.298
P2[4] – 1.259
V
リ フ ァ レ ン ス電力 = 中 VREFHI リ フ ァ レ ン P2[4] + バン ド ギ ャ ッ
ス電圧 HIGH プ (P2[4] = VDD/2)
オペアンプ バイ アス = 低
AGND
P2[4]
VAGND
P2[4] + 1.228
P2[4] + 1.295
P2[4] + 1.349
V
P2[4]
P2[4]
P2[4]
–
P2[4] – 1.332
P2[4] – 1.299
P2[4] – 1.260
V
2.535
2.598
2.644
V
1.227
1.305
1.398
V
VSS
VSS + 0.009
VSS + 0.038
V
2.530
2.598
2.643
V
VREFLO
VREFLO
リ フ ァ レ ン P2[4] – バン ド ギ ャ ッ
ス電圧 LOW プ (P2[4] = VDD/2)
リ フ ァ レ ン ス電力 = 高 VREFHI リ フ ァ レ ン 2 × バン ド ギ ャ ッ プ
ス電圧 HIGH
オペアンプ バイ アス = 高
VAGND
AGND
バン ド ギ ャ ッ プ
VREFLO リ フ ァ レ ン VSS
ス電圧 LOW
リ フ ァ レ ン ス電力 = 高 VREFHI リ フ ァ レ ン 2 × バン ド ギ ャ ッ プ
ス電圧 HIGH
オペアンプ バイ アス = 低
VAGND
AGND
バン ド ギ ャ ッ プ
VREFLO
0b110
リ フ ァ レ ン VSS
ス電圧 LOW
リ フ ァ レ ン ス電力 = 中 VREFHI リ フ ァ レ ン 2 × バン ド ギ ャ ッ プ
オペアンプ バイ アス = 高
ス電圧 HIGH
VAGND
AGND
バン ド ギ ャ ッ プ
VREFLO リ フ ァ レ ン VSS
ス電圧 LOW
リ フ ァ レ ン ス電力 = 中 VREFHI リ フ ァ レ ン 2 × バン ド ギ ャ ッ プ
オペアンプ バイ アス = 低
ス電圧 HIGH
VAGND
AGND
バン ド ギ ャ ッ プ
VREFLO
文書番号 : 001-95893 Rev. *A
リ フ ァ レ ン VSS
ス電圧 LOW
1.244
1.303
1.370
V
VSS
VSS + 0.005
VSS + 0.024
V
2.532
2.598
2.644
V
1.239
1.304
1.380
V
VSS
VSS + 0.006
VSS + 0.026
V
2.528
2.598
2.645
V
1.249
1.302
1.362
V
VSS
VSS + 0.004
VSS + 0.018
V
ページ 32/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
表 21. 5V アナロ グ リ フ ァ レ ン スの DC 仕様 ( 続き )
リ フ ァ レンス
ARF_CR[5:3]
リ フ ァ レ ン ス電力
設定
記号
リ フ ァ レ ンス
説明
リ フ ァ レ ン ス電力 = 高 VREFHI リ フ ァ レ ン 3.2× バン ド ギ ャ ッ プ
オペアンプ バイ アス = 高
ス電圧 HIGH
VAGND
AGND
1.6× バン ド ギ ャ ッ プ
VREFLO リ フ ァ レ ン VSS
ス電圧 LOW
リ フ ァ レ ン ス電力 = 高 VREFHI リ フ ァ レ ン 3.2× バン ド ギ ャ ッ プ
オペアンプ バイ アス = 低
ス電圧 HIGH
VAGND
AGND
1.6× バン ド ギ ャ ッ プ
VREFLO
0b111
リ フ ァ レ ン VSS
ス電圧 LOW
リ フ ァ レ ン ス電力 = 中 VREFHI リ フ ァ レ ン 3.2× バン ド ギ ャ ッ プ
オペアンプ バイ アス = 高
ス電圧 HIGH
VAGND
AGND
1.6× バン ド ギ ャ ッ プ
VREFLO リ フ ァ レ ン VSS
ス電圧 LOW
V
リ フ ァ レ ン ス電力 = 中
リ フ ァ レ ン 3.2× バン ド ギ ャ ッ プ
REFHI
ス電圧 HIGH
オペアンプ バイ アス = 低
VAGND
AGND
1.6× バン ド ギ ャ ッ プ
VREFLO
リ フ ァ レン
ス電圧 LOW
VSS
Min
Typ
Max
単位
4.041
4.155
4.234
V
1.998
2.083
2.183
V
VSS
VSS + 0.010
VSS + 0.038
V
4.047
4.153
4.236
V
2.012
2.082
2.157
V
VSS
VSS + 0.006
VSS + 0.024
V
4.049
4.154
4.238
V
2.008
2.083
2.165
V
VSS
VSS + 0.006
VSS + 0.026
V
4.047
4.154
4.238
V
2.016
2.081
2.150
V
VSS
VSS + 0.004
VSS + 0.018
V
表 22. 3.3V の時のアナロ グ リ フ ァ レ ン スの DC 仕様
リ フ ァ レンス
ARF_CR[5:3]
リ フ ァ レ ン ス電力
設定
記号
VREFHI
0b000
リ フ ァ レンス
説明
リ フ ァ レ ン VDD/2+ バン ド ギ ャ ッ プ
ス電圧 HIGH
リ フ ァ レ ン ス電力 = 高 VAGND
AGND
VDD/2
オペアンプ バイ アス = 高
VREFL
リ フ ァ レ ン VDD/2– バン ド ギ ャ ッ プ
ス電圧 LOW
O
VREFHI リ フ ァ レ ン VDD/2+ バン ド ギ ャ ッ プ
ス電圧 HIGH
リ フ ァ レ ン ス電力 = 高 VAGND
AGND
VDD/2
オペアンプ バイ アス = 低
VREFL
リ フ ァ レ ン VDD/2– バン ド ギ ャ ッ プ
ス電圧 LOW
O
VREFHI リ フ ァ レ ン VDD/2+ バン ド ギ ャ ッ プ
ス電圧 HIGH
リ フ ァ レ ン ス電力 = 中 VAGND
AGND
VDD/2
オペアンプ バイ アス = 高
VREFL
リ フ ァ レ ン VDD/2– バン ド ギ ャ ッ プ
ス電圧 LOW
O
VREFHI リ フ ァ レ ン VDD/2+ バン ド ギ ャ ッ プ
ス電圧 HIGH
リ フ ァ レ ン ス電力 = 中 VAGND
AGND
VDD/2
オペアンプ バイ アス = 低
VREFL
リ フ ァ レ ン VDD/2– バン ド ギ ャ ッ プ
ス電圧 LOW
O
文書番号 : 001-95893 Rev. *A
Min
Typ
Max
単位
VDD/2 + 1.225 VDD/2 + 1.292 VDD/2 + 1.361
V
VDD/2 – 0.067 VDD/2 – 0.002 VDD/2 + 0.063
V
VDD/2 – 1.35
VDD/2 – 1.293 VDD/2 – 1.210
V
VDD/2 + 1.218 VDD/2 + 1.294 VDD/2 + 1.370
V
VDD/2 – 0.038 VDD/2 – 0.001 VDD/2 + 0.035
V
VDD/2 – 1.329 VDD/2 – 1.296 VDD/2 – 1.259
V
VDD/2 + 1.221 VDD/2 + 1.294 VDD/2 + 1.366
V
VDD/2 – 0.050 VDD/2 – 0.002 VDD/2 + 0.046
V
VDD/2 – 1.331 VDD/2 – 1.296 VDD/2 – 1.260
V
VDD/2 + 1.226 VDD/2 + 1.295 VDD/2 + 1.365
V
VDD/2 – 0.028 VDD/2 – 0.001 VDD/2 + 0.025
V
VDD/2 – 1.329 VDD/2 – 1.297 VDD/2 – 1.262
V
ページ 33/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
表 22. 3.3V の時のアナロ グ リ フ ァ レ ン スの DC 仕様 ( 続き )
リ フ ァ レンス
ARF_CR[5:3]
リ フ ァ レ ン ス電力
設定
Min
Typ
Max
単位
P2[4] + P2[6]
– 0.098
P2[4] + P2[6]
– 0.018
P2[4] + P2[6]
+ 0.055
V
P2[4]
P2[4]
P2[4]
–
P2[4] – P2[6]
– 0.055
P2[4] – P2[6]
+ 0.013
P2[4] – P2[6]
+ 0.086
V
リ フ ァ レ ン P2[4]+P2[6] (P2[4]=VDD/2、 P2[4] + P2[6]
ス電圧 HIGH
– 0.082
P2[6]=0.5V)
リ フ ァ レ ン ス電力 = 高 V
AGND
P2[4]
P2[4]
AGND
オペアンプ バイ アス = 低
VREFL
リ フ ァ レ ン P2[4]–P2[6] (P2[4]=VDD/2、 P2[4] – P2[6]
ス電圧 LOW
O
– 0.037
P2[6]=0.5V)
VREFHI リ フ ァ レ ン P2[4]+P2[6] (P2[4]=VDD/2、 P2[4] + P2[6]
ス電圧 HIGH
– 0.079
P2[6]=0.5V)
リ フ ァ レ ン ス電力 = 中 V
AGND
P2[4]
P2[4]
AGND
オペアンプ バイ アス = 高
VREFL
リ フ ァ レ ン P2[4]–P2[6] (P2[4]=VDD/2、 P2[4] – P2[6]
ス電圧 LOW
O
– 0.038
P2[6]=0.5V)
VREFHI リ フ ァ レ ン P2[4]+P2[6] (P2[4]=VDD/2、 P2[4] + P2[6]
ス電圧 HIGH
– 0.080
P2[6]=0.5V)
リ フ ァ レ ン ス電力 = 中 V
AGND
P2[4]
P2[4]
AGND
オペアンプ バイ アス = 低
VREFL
リ フ ァ レ ン P2[4]–P2[6] (P2[4]=VDD/2、 P2[4] – P2[6]
ス電圧 LOW
O
– 0.032
P2[6]=0.5V)
VREFHI リ フ ァ レ ン VDD
VDD – 0.06
ス電圧 HIGH
リ フ ァ レ ン ス電力 = 高 VAGND
AGND
VDD/2
VDD/2 – 0.05
オペアンプ バイ アス = 高
VREFL
リ フ ァ レ ン Vss
Vss
ス電圧 LOW
O
VREFHI リ フ ァ レ ン VDD
VDD – 0.060
ス電圧 HIGH
リ フ ァ レ ン ス電力 = 高 VAGND
AGND
VDD/2
VDD/2 – 0.028
オペアンプ バイ アス = 低
VREFL
リ フ ァ レ ン Vss
Vss
ス電圧 LOW
O
VREFHI リ フ ァ レ ン VDD
VDD – 0.058
ス電圧 HIGH
リ フ ァ レ ン ス電力 = 中 VAGND
AGND
VDD/2
VDD/2 – 0.037
オペアンプ バイ アス = 高
VREFL
リ フ ァ レ ン Vss
Vss
ス電圧 LOW
O
VREFHI リ フ ァ レ ン VDD
VDD – 0.057
ス電圧 HIGH
リ フ ァ レ ン ス電力 = 中 VAGND
AGND
VDD/2
VDD/2 – 0.025
オペアンプ バイ アス = 低
VREFL
リ フ ァ レ ン Vss
Vss
ス電圧 LOW
O
–
–
–
–
すべての電源設定。
3.3V に許可 さ れない
–
–
–
–
すべての電源設定。
3.3V に許可 さ れない
P2[4] + P2[6]
– 0.011
P2[4] + P2[6]
+ 0.050
V
記号
VREFHI
リ フ ァ レ ン ス電力 = 高
オペアンプ バイ アス = 高 VAGND
VREFL
O
VREFHI
0b001
0b010
0b011
0b100
文書番号 : 001-95893 Rev. *A
リ フ ァ レンス
説明
リ フ ァ レ ン P2[4]+P2[6] (P2[4] =
ス電圧 HIGH V /2、 P2[6] = 0.5V)
DD
AGND
P2[4]
リ フ ァ レ ン P2[4]–P2[6] (P2[4]=VDD/2、
ス電圧 LOW
P2[6]=0.5V)
P2[4]
P2[4]
–
P2[4] – P2[6]
+ 0.006
P2[4] – P2[6]
+ 0.054
V
P2[4] + P2[6]
– 0.012
P2[4] + P2[6]
+ 0.047
V
P2[4]
P2[4]
–
P2[4] – P2[6]
+ 0.006
P2[4] – P2[6]
+ 0.057
V
P2[4] + P2[6]
– 0.008
P2[4] + P2[6]
+ 0.055
V
P2[4]
P2[4]
–
P2[4] – P2[6]
+ 0.003
P2[4] – P2[6]
+ 0.042
V
VDD – 0.010
VDD
V
VDD/2 – 0.002 VDD/2 + 0.040
V
Vss + 0.009
Vss + 0.056
V
VDD – 0.006
VDD
V
VDD/2 – 0.001 VDD/2 + 0.025
V
Vss + 0.005
Vss + 0.034
V
VDD – 0.008
VDD
V
VDD/2 – 0.002 VDD/2 + 0.033
V
Vss + 0.007
Vss + 0.046
V
VDD – 0.006
VDD
V
VDD/2 – 0.001 VDD/2 + 0.022
V
Vss + 0.004
Vss + 0.030
V
–
–
–
–
–
–
ページ 34/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
表 22. 3.3V の時のアナロ グ リ フ ァ レ ン スの DC 仕様 ( 続き )
リ フ ァ レンス
ARF_CR[5:3]
リ フ ァ レ ン ス電力
設定
記号
VREFHI
リ フ ァ レ ン ス電力 = 高 V
AGND
オペアンプ バイ アス = 高
VREFL
リ フ ァ レンス
説明
リ フ ァ レ ン P2[4] + バン ド ギ ャ ッ プ
ス電圧 HIGH (P2[4] = V /2)
DD
AGND
Max
単位
P2[4] + 1.213
P2[4] + 1.291
P2[4] + 1.367
V
P2[4]
P2[4]
P2[4]
V
P2[4] – 1.333
P2[4] – 1.294
P2[4] – 1.208
V
リ フ ァ レ ン P2[4] + バン ド ギ ャ ッ プ
ス電圧 HIGH (P2[4] = V /2)
DD
リ フ ァ レ ン ス電力 = 高 V
AGND
P2[4]
AGND
オペアンプ バイ アス = 低
VREFL
リ フ ァ レ ン P2[4] – バン ド ギ ャ ッ プ
ス電圧 LOW (P2[4] = V /2)
O
P2[4] + 1.217
P2[4] + 1.294
P2[4] + 1.368
V
P2[4]
P2[4]
P2[4]
V
P2[4] – 1.320
P2[4] – 1.296
P2[4] – 1.261
V
P2[4] + 1.217
P2[4] + 1.294
P2[4] + 1.369
V
VREFHI
0b101
Typ
リ フ ァ レ ン P2[4] – バン ド ギ ャ ッ プ
ス電圧 LOW (P2[4] = V /2)
DD
O
P2[4]
Min
DD
VREFHI
リ フ ァ レ ン ス電力 = 中 V
AGND
オペアンプ バイ アス = 高
VREFL
リ フ ァ レ ン P2[4] + バン ド ギ ャ ッ プ
ス電圧 HIGH (P2[4] = V /2)
DD
AGND
P2[4]
P2[4]
P2[4]
V
リ フ ァ レ ン P2[4] – バン ド ギ ャ ッ プ
ス電圧 LOW (P2[4] = V /2)
DD
P2[4] – 1.322
P2[4] – 1.297
P2[4] – 1.262
V
リ フ ァ レ ン P2[4] + バン ド ギ ャ ッ プ
ス電圧 HIGH (P2[4] = V /2)
DD
リ フ ァ レ ン ス電力 = 中 V
AGND
P2[4]
AGND
オペアンプ バイ アス = 低
VREFL
リ フ ァ レ ン P2[4] – バン ド ギ ャ ッ プ
ス電圧 LOW (P2[4] = V /2)
O
P2[4] + 1.219
P2[4] + 1.295
P2[4] + 1.37
V
P2[4]
P2[4]
P2[4]
V
P2[4] – 1.324
P2[4] – 1.297
P2[4] – 1.262
V
2.507
2.598
2.698
V
1.203
1.307
1.424
V
Vss
Vss + 0.012
Vss + 0.067
V
2.516
2.598
2.683
V
1.241
1.303
1.376
V
Vss
Vss + 0.007
Vss + 0.040
V
2.510
2.599
2.693
V
O
P2[4]
VREFHI
DD
VREFHI
0b110
0b111
リ フ ァ レ ン 2 × バン ド ギ ャ ッ プ
ス電圧 HIGH
リ フ ァ レ ン ス電力 = 高 V
AGND
バン ド ギ ャ ッ プ
AGND
オペアンプ バイ アス = 高
VREFL
リ フ ァ レ ン Vss
ス電圧 LOW
O
VREFHI リ フ ァ レ ン 2 × バン ド ギ ャ ッ プ
ス電圧 HIGH
リ フ ァ レ ン ス電力 = 高 V
AGND
バン ド ギ ャ ッ プ
AGND
オペアンプ バイ アス = 低
VREFL
リ フ ァ レ ン Vss
ス電圧 LOW
O
VREFHI リ フ ァ レ ン 2 × バン ド ギ ャ ッ プ
ス電圧 HIGH
リ フ ァ レ ン ス電力 = 中 V
AGND
バン ド ギ ャ ッ プ
AGND
オペアンプ バイ アス = 高
VREFL
リ フ ァ レ ン Vss
ス電圧 LOW
O
VREFHI リ フ ァ レ ン 2 × バン ド ギ ャ ッ プ
ス電圧 HIGH
リ フ ァ レ ン ス電力 = 中 V
AGND
バン ド ギ ャ ッ プ
AGND
オペアンプ バイ アス = 低
VREFL
リ フ ァ レ ン Vss
ス電圧 LOW
O
–
–
–
すべての電源設定。
3.3V に許可 さ れない
文書番号 : 001-95893 Rev. *A
1.240
1.305
1.374
V
Vss
Vss + 0.008
Vss + 0.048
V
2.515
2.598
2.683
V
1.258
1.302
1.355
V
Vss
Vss + 0.005
Vss + 0.03
V
–
–
–
–
ページ 35/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
アナログ外部 リ フ ァ レ ン スの DC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、 および –40°C 
TA  85°C、 または 3.0V ～ 3.6V および –40°C  TA  85°C。 標準パラ メ ー タ ーは、 温度 25°C、 電圧 5V または 3.3V の場合の値で、
単な る設計の参考用のデー タ です。
表 23. 5V アナロ グ外部 リ フ ァ レ ン スの DC 仕様
Min
Typ
Max
リ フ ァ レ ン ス電圧 LOW リ フ ァ レ ン ス電圧 LOW = P2[4] – P2[6] (P2[4] = VCC/2、P2[6] = 1.3V)
AGND
AGND = P2[4] (P2[4] = VCC/2)
1.12
1.221
1.28
単位
V
2.487
2.499
2.513
V
リ フ ァ レ ン ス電圧 HIGH リ フ ァ レ ン ス電圧 LOW = P2[4] + P2[6] (P2[4] = VCC/2、P2[6] = 1.3V)
3.67
3.759
3.93
V
リ フ ァ レンス
説明
表 24. 3.3V アナロ グ外部 リ フ ァ レ ン スの DC 仕様
Min
Typ
Max
リ フ ァ レ ン ス電圧 LOW リ フ ァ レ ン ス電圧 LOW = P2[4] – P2[6] (P2[4] = VCC/2、P2[6] = 1.3V)
AGND
AGND = P2[4] (P2[4] = VCC/2)
0.29
0.371
0.41
単位
V
1.642
1.649
1.658
V
リ フ ァ レ ン ス電圧 HIGH リ フ ァ レ ン ス電圧 LOW = P2[4] + P2[6] (P2[4] = VCC/2、P2[6] = 1.3V)
–
2.916
–
V
リ フ ァ レンス
説明
アナログ PSoC ブ ロ ッ ク の DC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、 お よび –40°C 
TA  85°C、 または 3.0V ～ 3.6V および –40°C  TA  85°C。 標準パラ メ ー タ ーは、 温度 25°C、 電圧 5V または 3.3V の場合の値で、
単な る設計の参考用のデー タ です。
表 25. アナログ PSoC ブ ロ ッ クの DC 仕様
記号
RCT
CSC
説明
レ ジ ス タ ユニ ッ ト 値 ( 連続時間 )
コ ンデンサ ユニ ッ ト 値 ( ス イ ッ チ ト キ ャ パシ タ )
文書番号 : 001-95893 Rev. *A
Min
–
–
Typ
12.2
80
Max
–
–
単位
kΩ
fF
注
ページ 36/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
DC POR、 SMP、 および LVD 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、 お よび –40°C 
TA  85°C、 または 3.0V ～ 3.6V および –40°C  TA  85°C。 標準パラ メ ー タ ーは、 温度 25°C、 電圧 5V または 3.3V の場合の値で、
単な る設計の参考用のデー タ です。
表 26. DC POR、 SMP、 および LVD 仕様
記号
Min
Typ
Max
単位
–
2.91
4.39
4.55
–
V
V
V
VPPOR0R
VPPOR1R
VPPOR2R
説明
PPOR ト リ ッ プ ( 正のラ ン プ ) に応 じ る VDD 値
PORLEV[1:0] = 01b
PORLEV[1:0] = 01b
PORLEV[1:0] = 10b
VPPOR0
VPPOR1
VPPOR2
PPOR ト リ ッ プ ( 負のラ ン プ ) に応 じ る VDD 値
PORLEV[1:0] = 01b
PORLEV[1:0] = 01b
PORLEV[1:0] = 10b
–
2.82
4.39
4.55
–
V
V
V
VPH0
VPH1
VPH2
PPOR ヒ ス テ リ シ ス
PORLEV[1:0] = 01b
PORLEV[1:0] = 01b
PORLEV[1:0] = 10b
–
–
–
92
0
0
–
–
–
mV
mV
mV
VLVD0
VLVD1
VLVD2
VLVD3
VLVD4
VLVD5
VLVD6
VLVD7
LVD ト リ ッ プに応 じ る VDD 値
VM[2:0] = 000b
VM[2:0] = 001b
VM[2:0] = 010b
VM[2:0] = 011b
VM[2:0] = 100b
VM[2:0] = 101b
VM[2:0] = 110b
VM[2:0] = 111b
2.86
2.96
3.07
3.92
4.39
4.55
4.63
4.72
2.92
3.02
3.13
4.00
4.48
4.64
4.73
4.81
2.98[16]
3.08
3.20
4.08
4.57
4.74[17]
4.82
4.91
V
V
V
V
V
V
V
V
VPUMP0
VPUMP1
VPUMP2
VPUMP3
VPUMP4
VPUMP5
VPUMP6
VPUMP7
SMP ト リ ッ プに応 じ る VDD 値
VM[2:0] = 000b
VM[2:0] = 001b
VM[2:0] = 010b
VM[2:0] = 011b
VM[2:0] = 100b
VM[2:0] = 101b
VM[2:0] = 110b
VM[2:0] = 111b
2.96
3.03
3.18
4.11
4.55
4.63
4.72
4.90
3.02
3.10
3.25
4.19
4.64
4.73
4.82
5.00
3.08
3.16
3.32
4.28
4.74
4.82
4.91
5.10
V
V
V
V
V
V
V
V
注
注
16. 電源電圧の低下を検出する ために必ず PPOR (PORLEV=00) を 50mV 超えた値以上です。
17. 電源電圧の低下を検出する ために必ず PPOR (PORLEV=10) を 50mV 超えた値以上です。
文書番号 : 001-95893 Rev. *A
ページ 37/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
プ ログ ラ ミ ングの DC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、 お よび –40°C 
TA  85°C、 または 3.0V ～ 3.6V および –40°C  TA  85°C。 標準パラ メ ー タ ーは、 温度 25°C、 電圧 5V または 3.3V の場合の値で、
単な る設計の参考用のデー タ です。
表 27. プ ログ ラ ミ ングの DC 仕様
記号
VDDP
プ ロ グ ラ ミ ン グおよび消去時の VDD
VDDLV
Min
説明
Typ
Max
単位
注
4.5
5
5.5
V
こ の仕様は、 外部プ ロ グ ラ マ
ツールの機能要件に適用
検証時の低 VDD
3
3.1
3.2
V
こ の仕様は、 外部プ ロ グ ラ マ
ツールの機能要件に適用
VDDHV
検証時の高 VDD
5.1
5.2
5.3
V
こ の仕様は、 外部プ ロ グ ラ マ
ツールの機能要件に適用
VDDIWRITE
フ ラ ッ シ ュ メ モ リ 書き込み動作の電源電圧
5.25
V
内部フ ラ ッ シ ュ 書き込みを実
行 し ている時に、 こ の仕様が
こ のデバイ スに適用
IDDP
プ ロ グ ラ ミ ン グまたは検証時の供給電流
VILP
VIHP
3.15
–
10
30
mA
プ ロ グ ラ ミ ン グまたは検証時の LOW 入力電圧
–
–
0.8
V
プ ロ グ ラ ミ ン グまたは検証時の HIGH 入力電圧
2.2
–
–
V
–
0.2
mA
内部プルダウ ン抵抗を駆動
内部プルダウ ン抵抗を駆動
IILP
プ ロ グ ラ ミ ン グまたは検証時に P1[0] または
P1[1] に Vilp を印加 し た時の入力電流
–
IIHP
プ ロ グ ラ ミ ン グまたは検証時に P1[0] または
P1[1] に Vihp を印加 し た時の入力電流
–
–
1.5
mA
VOLV
プ ロ グ ラ ミ ン グまたは検証時の LOW 出力電圧
–
–
VSS + 0.75
V
VOHV
プ ロ グ ラ ミ ン グまたは検証時の HIGH 出力電圧
VDD – 1.0
–
VDD
V
FlashENPB
フ ラ ッ シ ュ メ モ リ ア ク セ ス可能回数 ( ブ ロ ッ ク
あた り )
50,000[18]
–
–
–
ブ ロ ッ ク あた り の消去／書き
込みの回数
FlashENT
フ ラ ッ シ ュ メ モ リ ア ク セ ス可能回数 ( 合計 )[19] 1,800,000
10
フ ラ ッ シ ュ デー タ 保持期間
–
–
–
消去／書き込み回数
–
–
年
FlashDR
I2C の DC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、 お よび –40°C 
TA  85°C、 または 3.0V ～ 3.6V および –40°C TA 85°C。 標準パラ メ ー タ ーは、 温度 25°C、 電圧 5V または 3.3V の場合の値で、
単な る設計の参考用のデー タ です。
表 28. I2C の DC 仕様
Min
Typ
Max
入力 LOW レ ベル
–
–
0.3 × VDD
–
–
0.25 × VDD
V
4.75V  VDD  5.25V
VIHI2C[20]
入力 HIGH レ ベル
0.7 × VDD
–
–
V
3.0V  VDD  5.25V
VOLI2C
出力 LOW レ ベル
–
–
0.4
V
3mA のシ ン ク電流の時の電圧
–
–
0.6
V
6mA のシ ン ク電流の時の電圧
記号
VILI2C[20]
説明
単位
V
注
3.0V  VDD  3.6V
注
18. ブ ロ ッ ク あた り の 50,000 サイ ク ルの フ ラ ッ シ ュ ア ク セス可能回数は、 フ ラ ッ シ ュが 1 つの電圧範囲内で動作 し てい る場合にのみ保証 さ れます。 電圧範囲は、
3.0V ～ 3.6V および 4.75V ～ 5.25V です。
19. 最大 36 × 50,000 ブ ロ ッ ク ア ク セス可能回数 ( サイ ク ル ) が許可 さ れます。 それぞれ最大 50,000 サイ ク ルの 36 x 1 ブ ロ ッ ク 、 それぞれ最大 25,000 サイ ク ルの
36 x 2 ブ ロ ッ ク 、 ま たはそれぞれ最大 12,500 サイ ク ルの 36 x 4 ブ ロ ッ ク に対する操作を比較検討する こ と がで き ます ( こ れに よ り 、 合計サイ ク ル数は 36 x
50,000 に制限 さ れ、 どのブ ロ ッ ク も 50,000 サイ ク ルを超え る状態は発生 し ません )。
産業用 フ ル レ ン ジの場合、 ユーザーは温度セ ンサー ユーザ モ ジ ュ ール (FlashTemp) を使用 し 、 書き込みの前に結果を温度引数に入力する必要があ り ます。 詳
細については、 フ ラ ッ シ ュ API のア プ リ ケーシ ョ ン ノ ー ト 「設計支援 – PSoC® フ ラ ッ シ ュ の読み書き – AN2015」 を参照 し て く だ さ い。
20. すべての GPIO は、 GPIO の DC 仕様のセ ク シ ョ ン に記載 さ れてい る GPIO VIL お よび VIH の DC 仕様を満た し ます。 I2C GPIO ピ ン も 上記の仕様を満た し ます。
文書番号 : 001-95893 Rev. *A
ページ 38/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
AC 電気的特性
チ ッ プ レ ベルの AC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、 お よび –40°C 
TA  85°C、 または 3.0V ～ 3.6V および –40°C  TA  85°C。 標準パラ メ ー タ ーは、 温度 25°C、 電圧 5V または 3.3V の場合の値で、
単な る設計の参考用のデー タ です。
注 ユーザー モ ジ ュ ールの最大周波数については、 個々のユーザー モ ジ ュ ールのデー タ シー ト を参照 し て く だ さ い。
表 29. チ ッ プ レ ベルの AC 仕様
Min
Typ
Max
24MHz の時の内部主振動子
(IMO) 周波数
22.8
24
25.2[22、 23]
FIMO6
6MHz の時の IMO 周波数
5.5
6
6.5[22、 23]
FCPU1
CPU 周波数 (5V 公称 )
0.0914
24
25.2[22]
FCPU2
CPU 周波数 (3.3V 公称 )
0.0914
12
12.6[23]
記号
FIMO24
[21]
説明
単位
注
MHz 工場出荷時の ト リ ム値を使用 し て、 5V または
3.3V 動作向けに ト リ ミ ン グ。 21 ページの図 11
を ご覧 く だ さ い。 SLIMO モー ド = 0
MHz 工場出荷時の ト リ ム値を使用 し て、 5V または
3.3V 動作向けに ト リ ミ ン グ。 21 ページの図 11
を ご覧 く だ さ い。 SLIMO モー ド = 1
MHz SLIMO モー ド = 0
MHz SLIMO モー ド = 0
MHz 44 ページ のデジ タ ル ブ ロ ッ ク の AC 仕様を参照
MHz
F48M
デジ タ ル PSoC ブ ロ ッ ク 周波数
0
48
50.4[22、 24]
F24M
デジ タ ル PSoC ブ ロ ッ ク 周波数
0
24
25.2 [24]
F32K1
内部低速発振器周波数
15
32
64
kHz
F32K2
外部水晶振動子
–
32.768
–
kHz
精度は コ ンデンサ と 水晶依存 し てい る。 デ ュ ー
テ ィ 比は 50%
F32K_U
内部低速振動子 (ILO) 周波数
( ト リ ムな し )
5
–
100
kHz
リ セ ッ ト 後、 M8C の実行を開始する ま で、 ILO
は ト リ ム さ れない。 こ の タ イ ミ ン グ計測の詳細に
ついては、 「PSoC テ ク ニ カル リ フ ァ レ ン ス マ
ニ ュ アル」 のシ ス テム リ セ ッ ト のセ ク シ ョ ン を
参照
FPLL
PLL 周波数
–
23.986
–
0.5
–
10
0.5
–
50
ms
–
250
500
ms
–
300
600
ms
TPLLSLEW
PLL ロ ッ ク 時間
TPLLSLEWLOW LOW ゲ イ ン設定用の PLL ロ ッ
ク 時間
TOS
外部水晶振動子の起動時から
1% に達する ま での時間
TOSACC
外部水晶振動子の起動時から
100ppm に達する ま での時間
MHz 水晶周波数の倍数 (732 と 乗算 )
ms
TXRST
外部 リ セ ッ ト パルス幅
10
–
–
μs
DC24M
24 MHz デ ュ ーテ ィ 比
40
50
60
%
DCILO
内部低速振動子デ ュ ーテ ィ 比
20
50
80
%
Step24M
24MHz の ト リ ム ス テ ッ プのサ
イズ
–
50
–
kHz
Fout48M
48MHz 出力周波数
45.6
48.0
MHz
FMAX
行入力ま たは行出力信号の最大
周波数
–
–
50.4[22、 23]
12.3
水晶振動子の周波数は TOSACC 期間の終了ま でに
最終値の 100ppm の範囲内にな る。 正 し い操作は
正常に実装 さ れた最大駆動力 1μW の 32.768kHz
の水晶を前提 と し てい る。
3.0V  VDD  5.5V、 –40°C  TA  85°C
ト リ ミ ン グ さ れた。 工場出荷時の ト リ ム値を使用
MHz
注
21. エ ラ ッ タ : デバイ スが 0°C ～ 70°C の温度範囲内で動作する時、周波数の許容誤差は ±2.5% に低下 さ れますが、極度の温度 (0°C よ り 低い温度や 70 °C よ り 高い温度 )
で動作する時、 周波数の誤差は ±2.5% ～ ±5% です。 詳細については、 62 ページ のエ ラ ッ タ を参照 し て く だ さ い。
22. 4.75V < VDD < 5.25V。
23. 3.0V < VDD < 3.6V。 3.3V での動作のための ト リ ミ ン グについては、 「3.3V お よび 2.7V 動作のための PSoC® ト リ ムの調整 – AN2012」 のア プ リ ケーシ ョ ン ノ ー ト
を参照 し て く だ さ い。
24. ユーザー モ ジ ュ ールの最大周波数については、 個々のユーザー モ ジ ュ ールのデー タ シー ト を参照 し て く だ さ い。
文書番号 : 001-95893 Rev. *A
ページ 39/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
表 29. チ ッ プ レ ベルの AC 仕様 ( 続き )
Min
Typ
Max
–
–
250
TPOWERUP [25] POR の終了から CPU コ ー ド 実
行ま での時間
–
16
100
tjit_IMO[26]
24MHz IMO サイ クル間ジ ッ タ
(RMS)
–
200
700
24MHz IMO 長期 N サイ ク ル間
ジ ッ タ (RMS)
–
300
900
24MHz IMO 周期ジ ッ タ (RMS)
–
100
400
24MHz IMO サイ クル間ジ ッ タ
(RMS)
–
200
800
24MHz IMO 長期 N サイ ク ル間
ジ ッ タ (RMS)
–
300
1200
24MHz IMO 周期ジ ッ タ (RMS)
–
100
700
記号
SRPOWER_UP
tjit_PLL
[26]
説明
電源供給スルー レー ト
単位
注
V/ms 電源投入時の VDD スルー レー ト
ms 0V か ら の起動。「PSoC テ ク ニ カル リ フ ァ レ ン ス
マ ニ ュ アル」 のシ ス テム リ セ ッ ト のセ ク シ ョ ン
を参照
ps N = 32
ps
N = 32
図 13. PLL ロ ッ ク タ イ ミ ン グ図
PLL
Enable
TPLLSLEW
24 MHz
FPLL
PLL
Gain
0
図 14. LOW ゲ イ ン設定時の PLL ロ ッ ク の タ イ ミ ング図
PLL
Enable
TPLLSLEWLOW
24 MHz
FPLL
PLL
Gain
1
図 15. 外部水晶振動子の起動 タ イ ミ ン グ図
32K
Select
32 kHz
TOS
F32K2
注
25. エ ラ ッ タ : 電源投入の前にデバイ スの VDD がグ ラ ン ド 電圧を下回 っ た場合、フ ラ ッ シ ュ ページ 0 を除いて各 8K フ ラ ッ シ ュ ページか ら の最初の読み出 し は、故障が
発生する場合があ り ます。 これは、 ページ を使用する前に各 フ ラ ッ シ ュ ページか ら ダ ミ ーの読み出 し を実行 し て解決で き ます。 詳細については、 62 ページ のエ
ラ ッ タ を参照 し て く だ さ い。
26. 詳細については、 サイ プ レ スのジ ッ タ 仕様 ア プ リ ケーシ ョ ン ノ ー ト 「 Understanding Datasheet Jitter Specifications for Cypress Timing Products – AN5054」 を
参照 し て く だ さ い。
文書番号 : 001-95893 Rev. *A
ページ 40/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
汎用 I/O の AC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、 および –40°C 
TA  85°C、 または 3.0V ～ 3.6V および –40°C  TA  85°C。 標準パラ メ ー タ ーは、 温度 25°C、 電圧 5V または 3.3V の場合の値で、
単な る設計の参考用のデー タ です。
表 30. GPIO の AC 仕様
記号
FGPIO
tRiseF
tFallF
tRiseS
tFallS
Min Typ Max 単位
説明
注
0
– 12.3 MHz 通常ス ト ロ ング (Normal Strong) モー ド
GPIO 動作周波数
–
18
ns VDD = 4.75V ～ 5.25V、 10% ～ 90%
立ち上が り 時間、 通常ス ト ロ ング (Normal Strong) モー ド 、 Cload = 50pF 3
–
18
ns VDD = 4.75V ～ 5.25V、 10% ～ 90%
立ち下が り 時間、 通常ス ト ロ ング (Normal Strong) モー ド 、 Cload = 50pF 2
10
27
–
ns
VDD = 3V ～ 5.25V、 10% ～ 90%
立ち上が り 時間、 低速ス ト ロ ング (Slow Strong) モー ド 、 Cload = 50pF
10
22
–
ns VDD = 3V ～ 5.25V、 10% ～ 90%
立ち下が り 時間、 低速ス ト ロ ング (Slow Strong) モー ド 、 Cload = 50pF
図 16. GPIO タ イ ミ ング図
90%
GPIO
Pin
Output
Voltage
10%
TRiseF
TRiseS
TFallF
TFallS
オペア ン プの AC 仕様
下表に、次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V お よび –40°C  TA
 85°C、または 3.0V ～ 3.6V、および –40°C  TA  85°C。 標準パラ メ ー タ ーは、温度 25°C、電圧 5V または 3.3V の場合の値で、単な
る設計の参考用のデー タ です。
整定時間、 スルー レー ト 、 およびゲ イ ン帯域幅はアナログ連続時間 PSoC ブ ロ ッ ク に基づいています。
電力 = 高かつオペア ン プ バイ ア ス = 高は 3.3V ではサポー ト さ れていません。
表 31. 5V 時のオペア ン プの AC 仕様
記号
tROA
tSOA
SRROA
SRFOA
BWOA
ENOA
説明
1V ス テ ッ プ (10pF 負荷、 ユニ テ ィ ゲ イ ン ) の時 0.1% ま での立ち上が り 整定時間
電力 = 低、 オペア ン プ バイ ア ス = 低
電力 = 中、 オペア ン プ バイ ア ス = 高
電力 = 高、 オペア ン プ バイ ア ス = 高
1V ス テ ッ プ (10pF 負荷、 ユニ テ ィ ゲ イ ン ) の時 0.1% ま での立ち下が り 整定時間
電力 = 低、 オペア ン プ バイ ア ス = 低
電力 = 中、 オペア ン プ バイ ア ス = 高
電力 = 高、 オペア ン プ バイ ア ス = 高
1V ス テ ッ プ (10pF 負荷、 ユニ テ ィ ゲ イ ン ) の時の立ち上が り スルー レー ト (20% ～ 80%)
電力 = 低、 オペア ン プ バイ ア ス = 低
電力 = 中、 オペア ン プ バイ ア ス = 高
電力 = 高、 オペア ン プ バイ ア ス = 高
1V ス テ ッ プ (10pF 負荷、 ユニ テ ィ ゲ イ ン ) の時の立ち下が り スルー レー ト (20% ～ 80%)
電力 = 低、 オペア ン プ バイ ア ス = 低
電力 = 中、 オペア ン プ バイ ア ス = 高
電力 = 高、 オペア ン プ バイ ア ス = 高
ゲ イ ン と 帯域幅の積
電力 = 低、 オペア ン プ バイ ア ス = 低
電力 = 中、 オペア ン プ バイ ア ス = 高
電力 = 高、 オペア ン プ バイ ア ス = 高
1kHz 時の ノ イ ズ ( 電力 = 中、 オペア ン プ バイ ア ス = 高 )
文書番号 : 001-95893 Rev. *A
Min
Typ
Max
単位
–
–
–
–
–
–
3.9
0.72
0.62
µs
µs
µs
–
–
–
–
–
–
5.9
0.92
0.72
µs
µs
µs
0.15
1.7
6.5
–
–
–
–
–
–
V/µs
V/µs
V/µs
0.01
0.5
4.0
–
–
–
–
–
–
V/µs
V/µs
V/µs
0.75
3.1
5.4
–
–
–
–
100
–
–
–
–
MHz
MHz
MHz
nV/rt-Hz
ページ 41/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
表 32. 3.3V 時の演算増幅器の AC 仕様
記号
tROA
tSOA
SRROA
SRFOA
BWOA
ENOA
説明
1V ス テ ッ プ (10pF 負荷、 ユニ テ ィ ゲ イ ン ) の時 0.1% ま での立ち上が り 整定時間
電力 = 低、 オペア ン プ バイ ア ス = 低
電力 = 中、 オペア ン プ バイ ア ス = 高
1V ス テ ッ プ (10pF 負荷、 ユニ テ ィ ゲ イ ン ) の時 0.1% ま での立ち下が り 整定時間
電力 = 低、 オペア ン プ バイ ア ス = 低
電力 = 中、 オペア ン プ バイ ア ス = 高
1V ス テ ッ プ (10pF 負荷、 ユニ テ ィ ゲ イ ン ) の時立ち上が り スルー レー ト (20% ～ 80%)
電力 = 低、 オペア ン プ バイ ア ス = 低
電力 = 中、 オペア ン プ バイ ア ス = 高
1V ス テ ッ プ (10pF 負荷、ユニ テ ィ ゲ イ ン ) の時の立ち下が り スルー レー ト (20% ～ 80%)
電力 = 低、 オペア ン プ バイ ア ス = 低
電力 = 中、 オペア ン プ バイ ア ス = 高
ゲ イ ン と 帯域幅の積
電力 = 低、 オペア ン プ バイ ア ス = 低
電力 = 中、 オペア ン プ バイ ア ス = 高
1kHz 時の ノ イ ズ ( 電力 = 中、 オペア ン プ バイ ア ス = 高 )
Min
Typ
Max
単位
–
–
–
–
3.92
0.72
µs
µs
–
–
–
–
5.41
0.72
µs
µs
0.31
2.7
–
–
–
–
V/µs
V/µs
0.24
1.8
0.67
2.8
–
–
–
–
–
–
–
–
V/µs
V/µs
MHz
MHz
–
100
–
nV/rt-H
z
図 17. 標準オペア ン プ ノ イ ズ
nV/rtHz
10000
PH_BH
PH_BL
PM_BL
PL_BL
1000
100
10
0.001
文書番号 : 001-95893 Rev. *A
0.01
0.1
Freq (kHz)
1
10
100
ページ 42/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
アナログ リ フ ァ レ ン ス ノ イ ズ スペ ク ト ラ ム :
P2[4] のコ ンデンサによ り バイパス さ れる と 、 各ブ ロ ッ ク に分配 さ れる アナログ グ ラ ン ド 信号の ノ イ ズは最大 5 (14dB) の係数で減
少 さ れます。 これは、 オ ン チ ッ プ 8.1k 抵抗 と 外部 コ ンデンサによ り 定義 さ れた コ ーナー周波数以上の周波数で行われます。
図 18. P2[4] バイパス を使用 し た代表的な AGND ノ イ ズ
AGND = 1.6 × Vbg
低周波数では、 オペア ン プ ノ イ ズは 1/f に比例 し 、 電源に依存 し な く 、 デバイ スの幾何学的形状によ り 決定 さ れます。 高い周波数
では、 増大 し た電力レ ベルは、 ノ イ ズの拡散レ ベルを低下 さ せます。
注 : 図 18 に示 し ている コ ンデンサの値の単位は 「µF」 です。
低消費電力 コ ンパレー タ の AC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、 お よび –40°C 
TA  85°C、 3.0V ～ 3.6V、 および –40°C  TA  85°C、 または 2.4V ～ 3.0V および –40°C  TA  85°C。 標準パラ メ ー タ ーは、 温度
25°C 、 電圧 5V の場合の値で、 単な る設計の参考用のデー タ です。
表 33. 低消費電力 コ ンパレー タ の AC 仕様
記号
tRLPC
説明
LPC 応答時間
文書番号 : 001-95893 Rev. *A
Min Typ Max 単位
–
–
50
µs
注
50mV 以上、 VREFLPC 以下のオーバー ド ラ イ ブ コ ンパ
レー タ リ フ ァ レ ン ス電圧時
ページ 43/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
デジ タ ル ブ ロ ッ クの AC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、 お よび –40°C 
TA  85°C、 または 3.0V ～ 3.6V および –40°C  TA  85°C。 標準パラ メ ー タ ーは、 温度 25°C、 電圧 5V または 3.3V の場合の値で、
単な る設計の参考用のデー タ です。
表 34. デジ タ ル ブ ロ ッ クの AC 仕様
Min
Typ
Max
単位
–
–
50.4
MHz
–
–
25.2
MHz
キ ャ プ チ ャ な し 、 VDD  4.75V
–
–
50.4
MHz
キ ャ プ チ ャ な し 、 VDD < 4.75V
キャ プチ ャあ り
–
–
25.2
MHz
–
–
25.2
MHz
50[27]
–
–
ns
イ ネーブル入力な し 、 VDD  4.75V
–
–
50.4
MHz
イ ネーブル入力な し 、 VDD < 4.75V
–
–
25.2
MHz
イ ネーブル入力あ り
–
–
25.2
MHz
50[27]
–
–
ns
機能
すべての機能
説明
ブ ロ ッ ク 入力 ク ロ ッ ク 周波数
VDD  4.75V
VDD < 4.75V
タ イ マー
入力ク ロ ッ ク 周波数
キ ャ プ チ ャ パルス幅
カウン タ ー
入力ク ロ ッ ク 周波数
イ ネーブル入力パルス幅
デ ッ ド バン ド
キル パルス幅
20
–
–
ns
同期 リ ス タ ー ト モー ド
50[27]
–
–
ns
無効モー ド
50[27]
–
–
ns
非同期 リ ス タ ー ト モー ド
入力ク ロ ッ ク 周波数
VDD  4.75V
VDD < 4.75V
CRCPRS
(PRS モー ド )
注
入力ク ロ ッ ク 周波数
VDD  4.75V
VDD < 4.75V
–
–
50.4
MHz
–
–
25.2
MHz
–
–
50.4
MHz
–
–
25.2
MHz
–
25.2
MHz
CRCPRS
(CRC モー ド )
SPIM
入力ク ロ ッ ク 周波数
–
入力ク ロ ッ ク 周波数
–
–
8.2
MHz
SPI シ リ アル ク ロ ッ ク (SCLK) 周波数は入力ク ロ ッ
ク 周波数を 2 で割 っ た値
SPIS
入力ク ロ ッ ク (SCLK) 周波数
SPIS モー ド では、 入力 ク ロ ッ ク が SPI SCLK
–
–
4.1
MHz
50[27]
–
–
ns
VDD  4.75V、 2 ス ト ッ プ ビ ッ ト
–
–
50.4
MHz
VDD  4.75V、 1 ス ト ッ プ ビ ッ ト
VDD < 4.75V
–
–
25.2
MHz
–
–
25.2
MHz
VDD  4.75V、 2 ス ト ッ プ ビ ッ ト
–
–
50.4
MHz
VDD  4.75V、 1 ス ト ッ プ ビ ッ ト
VDD < 4.75V
–
–
25.2
MHz
–
–
25.2
MHz
送信間の SS_Negated の幅
ボーレ ー ト は、 入力 ク ロ ッ ク 周波数を 8 で割 っ た値
ト ラ ン ス ミ ッ タ 入力 ク ロ ッ ク 周波数
レ シーバ
ボーレー ト は、 入力ク ロ ッ ク 周波数を 8 で割 っ た値
入力ク ロ ッ ク 周波数
注
27. 50ns の最小入力パルス幅は、 24MHz で動作する入力シ ン ク ロ ナ イザに基づ き ます ( 定格周期は 42ns です )。
文書番号 : 001-95893 Rev. *A
ページ 44/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
アナログ出力バ ッ フ ァ の AC 仕様
下表に、次の電圧範囲 と 温度範囲それぞれで保証 さ れてい る最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V および –40°C  TA
 85°C、または 3.0V ～ 3.6V、お よび –40°C  TA  85°C。標準パラ メ ー タ ーは、温度 25°C、電圧 5V または 3.3V の場合の値で、単な
る設計の参考用のデー タ です。
表 35. 5V の時のアナロ グ出力バ ッ フ ァ の AC 仕様
記号
tROB
tSOB
SRROB
SRFOB
BWOB
BWOB
説明
1V ス テ ッ プ、 100pF 負荷 の時 0.1% ま での立ち上が り 整定時間
電力 = 低
電力 = 高
1V ス テ ッ プ、 100pF 負荷 の時 0.1% ま での立ち下が り 整定時間
電力 = 低
電力 = 高
1V ス テ ッ プ、 100pF 負荷 の時の立ち上が り スルー レー ト (20% ～ 80%)
電力 = 低
電力 = 高
1V ス テ ッ プ、 100pF 負荷 の時の立ち下が り スルー レー ト (80% ～ 20%)
電力 = 低
電力 = 高
小信号帯域幅、 20mVpp、 3 dB BW、 100pF 負荷
電力 = 低
電力 = 高
大信号帯域幅、 1Vpp、 3 dB BW、 100pF 負荷
電力 = 低
電力 = 高
Min
Typ
Max
単位
–
–
–
–
4
4
µs
µs
–
–
–
–
3.4
3.4
µs
µs
0.5
0.5
–
–
–
–
V/µs
V/µs
0.55
0.55
–
–
–
–
V/µs
V/µs
0.8
0.8
–
–
–
–
MHz
MHz
300
300
–
–
–
–
kHz
kHz
Min
Typ
Max
単位
–
–
–
–
4.7
4.7
µs
µs
–
–
–
–
4
4
µs
µs
0.36
0.36
–
–
–
–
V/µs
V/µs
0.40
0.40
–
–
–
–
V/µs
V/µs
0.7
0.7
–
–
–
–
MHz
MHz
200
200
–
–
–
–
kHz
kHz
表 36. 3.3V 時のアナロ グ出力バ ッ フ ァ の AC 仕様
記号
tROB
tSOB
SRROB
SRFOB
BWOB
BWOB
説明
1V ス テ ッ プ、 100pF 負荷の時 0.1% ま での立ち上が り 整定時間
電力 = 低
電力 = 高
1V ス テ ッ プ、 100pF 負荷の時 0.1% ま での立ち下が り 整定時間
電力 = 低
電力 = 高
1V ス テ ッ プ、 100pF 負荷の時の立ち上が り スルーレー ト (20% ～ 80%)
電力 = 低
電力 = 高
1V ス テ ッ プ、 100pF 負荷の時の立ち下が り スルーレー ト (80% ～ 20%)
電力 = 低
電力 = 高
小信号帯域幅、 20mVpp、 3 dB BW、 100pF 負荷
電力 = 低
電力 = 高
大信号帯域幅、 1Vpp、 3 dB BW、 100pF 負荷
電力 = 低
電力 = 高
外部ク ロ ッ クの AC 仕様
下表に、次の電圧範囲 と 温度範囲それぞれで保証 さ れてい る最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V および –40°C  TA
 85°C、または 3.0V ～ 3.6V、および –40°C  TA  85°C。 標準パラ メ ー タ ーは、温度 25°C、電圧 5V または 3.3V の場合の値で、単な
る設計の参考用のデー タ です。
表 37. 5V 時の外部 ク ロ ッ クの AC 仕様
記号
説明
FOSCEXT
周波数
–
Min
Typ
Max
0.093
–
24.6
単位
MHz
HIGH 期間
20.6
–
5300
ns
–
LOW 期間
20.6
–
–
ns
–
IMO 電源投入から 切 り 替え ま での時間
150
–
–
µs
文書番号 : 001-95893 Rev. *A
ページ 45/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
表 38. 3.3V での外部 ク ロ ッ クの AC 仕様
Min
Typ
Max
1 に よ る分周の CPU ク ロ ッ ク の周波数
0.093
–
12.3
単位
MHz
2 以上に よ る分周の CPU ク ロ ッ ク の周波数
0.186
–
24.6
MHz
1 に よ る分周の CPU ク ロ ッ ク の場合の HIGH 期間
41.7
–
5300
ns
–
1 に よ る分周の CPU ク ロ ッ ク の場合の LOW 期間
41.7
–
–
ns
–
IMO 電源投入から 切 り 替え ま での時間
150
–
–
µs
記号
FOSCEXT
FOSCEXT
–
説明
プ ログ ラ ミ ングの AC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、 お よび –40°C 
TA  85°C、 または 3.0V ～ 3.6V および –40°C  TA  85°C。 標準パラ メ ー タ ーは、 温度 25°C、 電圧 5V または 3.3V の場合の値で、
単な る設計の参考用のデー タ です。
表 39. プ ログ ラ ミ ングの AC 仕様
Min
Typ
Max
1
–
20
単位
ns
–
SCLK の立ち下が り 時間
1
–
20
ns
–
SCLK の立ち下が り エ ッ ジ ま でのデー タ セ ッ ト ア ッ プ時間
40
–
–
ns
–
tHSCLK
SCLK の立ち下が り エ ッ ジか ら のデー タ ホール ド 時間
40
–
–
ns
–
FSCLK
SCLK の周波数
0
–
8
MHz
–
tERASEB
フ ラ ッ シ ュ消去時間 ( ブ ロ ッ ク )
–
10
–
ms
–
tWRITE
フ ラ ッ シ ュ ブ ロ ッ ク 書き込み時間
–
40
–
ms
–
tDSCLK
SCLK の立ち下が り エ ッ ジか ら のデー タ 出力遅延
–
–
45
ns
VDD > 3.6V
tDSCLK3
SCLK の立ち下が り エ ッ ジか ら のデー タ 出力遅延
–
–
50
ns
3.0V  VDD3.6V
tERASEALL
フ ラ ッ シ ュ消去時間 ( バルク )
–
80
–
ms
tPROGRAM_HOT
フ ラ ッ シ ュ ブ ロ ッ ク 消去 + フ ラ ッ シ ュ ブ ロ ッ ク 書き込み
時間
–
–
100[28]
ms
すべてのブ ロ ッ ク および
保護 フ ィ ール ド を一度に
消去
0°C  Tj  100°C
tPROGRAM_COLD フ ラ ッ シ ュ ブ ロ ッ ク 消去 + フ ラ ッ シ ュ ブ ロ ッ ク 書き込み
時間
–
–
200[28]
ms
–40°C  Tj  0°C
記号
tRSCLK
SCLK の立ち上が り 時間
説明
tFSCLK
tSSCLK
注
注
28. イ ン ダス ト リ アル範囲を完全に実現する ためには、 温度セ ンサー ユーザー モ ジ ュ ール (FlashTemp) を使用 し 、 その結果を書き込み前に温度の引数に フ ィ ー ド す
る必要があ り ます。
詳細については、 フ ラ ッ シ ュ API のア プ リ ケーシ ョ ン ノ ー ト 「設計支援 – PSoC® フ ラ ッ シ ュ の読み書き – AN2015」 を参照 し て く だ さ い。
文書番号 : 001-95893 Rev. *A
ページ 46/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
I2C の AC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、 お よび –40°C 
TA  85°C、 または 3.0V ～ 3.6V および –40°C  TA  85°C。 標準パラ メ ー タ ーは、 温度 25°C、 電圧 5V または 3.3V の場合の値で、
単な る設計の参考用のデー タ です。
表 40. I2C の SDA と SCL ピ ンの AC 特性
記号
標準モー ド
Min
Max
説明
高速モー ド
Min
Max
単位
0
100
0
400
kHz
ホール ド 時間 ( 反復 ) START 条件。 こ の時間が経過 し た後、 最初の
ク ロ ッ ク パルスが生成 さ れる
4.0
–
0.6
–
µs
FSCLI2C
SCL 動作周波数
THDSTAI2C
TLOWI2C
SCL ク ロ ッ ク の LOW 期間
4.7
–
1.3
–
µs
THIGHI2C
SCL ク ロ ッ ク の HIGH 期間
4.0
–
0.6
–
µs
TSUSTAI2C
反復 START 条件のセ ッ ト ア ッ プ時間
4.7
–
0.6
–
µs
THDDATI2C
デー タ ホール ド 時間
0
–
0
–
µs
TSUDATI2C
デー タ セ ッ ト ア ッ プ時間
250
–
100[29]
–
ns
TSUSTOI2C
STOP 条件のセ ッ ト ア ッ プ時間
4.0
–
0.6
–
µs
TBUFI2C
STOP 条件 と START 条件間のバス空き時間
4.7
–
1.3
–
µs
TSPI2C
スパイ ク のパルス幅は入力フ ィ ル タ に よ っ て抑制 さ れる
–
–
0
50
ns
図 19. 高速モー ド と 標準モー ド の I2C バスの タ イ ミ ングの定義
I2C_SDA
TSUDATI2C
THDSTAI2C
TSPI2C
THDDATI2CTSUSTAI2C
TBUFI2C
I2C_SCL
THIGHI2C TLOWI2C
S
START Condition
TSUSTOI2C
Sr
Repeated START Condition
P
S
STOP Condition
注
29. 高速モー ド I2C バス デバイ スは標準モー ド I2C バス シ ス テムで も 使用で き ますが、 tSU;DAT >= 250ns 条件を満た さ なければな り ません。 SCL 信号の LOW 期間
を デバイ ス で延ば さ なければ、 こ の要件は自動的に満た さ れます。 SCL 信号の LOW 期間を デバイ ス で伸ばす場合は、 SCL ラ イ ン を解放する時点よ り [trmax +
tSU;DAT = 1000 + 250 = 1250ns] 前に次のデー タ ビ ッ ト を SDA ラ イ ン に出力する必要があ り ます （標準モー ド I2C バスの仕様に よ り ）。
文書番号 : 001-95893 Rev. *A
ページ 47/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
パ ッ ケージ情報
本セ ク シ ョ ン では、 CY8C29x66 PSoC デバイ スのパ ッ ケージ仕様 と 、 各パ ッ ケージの熱イ ン ピーダ ン スおよび水晶ピ ンの一般的
なパ ッ ケージ容量を示 し ます。
重要な注意 エ ミ ュ レーシ ョ ン ツールでは、 対象のプ リ ン ト 基板上でチ ッ プの実装面積よ り も広い面積が必要な場合があ り ます。
エ ミ ュ レーシ ョ ン ツールの寸法の詳細な説明については、 http://www.cypress.com でエ ミ ュ レー タ ポ ッ ド の図を参照 し て く だ さ い。
パ ッ ケージの寸法
図 20. 28 ピ ン PDIP (300Mil) パ ッ ケージ図、 51-85014
51-85014 *G
文書番号 : 001-95893 Rev. *A
ページ 48/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
図 21. 28 ピ ン SSOP (210Mil) パ ッ ケージ図、 51-85079
51-85079 *F
図 22. 28 ピ ン SOIC (0.713×0.300×0.0932 イ ン チ ) パ ッ ケージ図、 51-85026
51-85026 *H
文書番号 : 001-95893 Rev. *A
ページ 49/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
図 23. 44 ピ ン TQFP (10×10×1.4mm) パ ッ ケージ図、 51-85064
51-85064 *F
図 24. 48 ピ ン SSOP (300Mil) パ ッ ケージ図、 51-85061
51-85061 *F
文書番号 : 001-95893 Rev. *A
ページ 50/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
図 25. 48 ピ ン QFN (7×7×1.0mm) 5.1×5.1 E-Pad (Sawn) パ ッ ケージ図、 001-13191
001-13191 *G
図 26. 100 ピ ン TQFP (14×14×1.4mm) パ ッ ケージ図、 51-85048
51-85048 *I
重要注意事項 : QFN パ ッ ケージの実装用の推奨寸法については、 http://www.cypress.com に掲載 し ている ア プ リ ケーシ ョ ン ノ ー ト
Design Guidelines for Cypress Quad Flat No Extended Lead (QFN) Packaged Devices – AN72845 を参照 し て く だ さ い。
重要注意事項 : 低消費電力 PSoC デバイ スでは、 熱伝導向けのビ ア ホールは不要です。
文書番号 : 001-95893 Rev. *A
ページ 51/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
熱イ ン ピーダ ン ス
水晶振動子ピ ンの静電容量
表 41. パ ッ ケージ別の熱イ ン ピーダ ン ス
表 42. パ ッ ケージの水晶振動子ピ ンの標準的な静電容量
[30]
28 ピ ン PDIP
標準 JA
69°C/W
28 ピ ン PDIP
パ ッ ケージ静電容量
3.5pF
28 ピ ン SSOP
94°C/W
28 ピ ン SSOP
2.8pF
28 ピ ン SOIC
67°C/W
28 ピ ン SOIC
2.7pF
44 ピ ン TQFP
60°C/W
44 ピ ン TQFP
2.6pF
パ ッ ケージ
パ ッ ケージ
48 ピ ン SSOP
69°C/W
48 ピ ン SSOP
3.3pF
48 ピ ン QFN[31]
28°C/W
48 ピ ン QFN
1.8pF
100 ピ ン TQFP
50°C/W
100 ピ ン TQFP
3.1pF
はんだ リ フ ローの仕様
表 43 には、 超えてはな ら ないはんだ リ フ ロー温度限界値を表 し ます。
表 43. はんだ リ フ ローの仕様
パ ッ ケージ
最高ピー ク 温度 (TC)
TC–5°C 以上の最大時間
28 ピ ン PDIP
260°C
30 秒
28 ピ ン SSOP
260°C
30 秒
28 ピ ン SOIC
260°C
30 秒
44 ピ ン TQFP
260°C
30 秒
48 ピ ン SSOP
260°C
30 秒
48 ピ ン QFN
260°C
30 秒
100 ピ ン TQFP
260°C
30 秒
注
30. TJ = TA + POWER × JA。
31. QFN パ ッ ケージ専用の熱イ ン ピーダ ン スの詳細については、 http://www.cypress.com に掲載 し てい る「Design Guidelines for Cypress Quad Flat No Extended
Lead (QFN) Packaged Devices – AN72845」 ア プ リ ケーシ ョ ン ノ ー ト を参照 し て く だ さ い。 .
文書番号 : 001-95893 Rev. *A
ページ 52/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
開発ツールの選択
本セ ク シ ョ ン では、 CY8C29x66 フ ァ ミ リ を含む、 現在のすべ
ての PSoC デバイ ス フ ァ ミ リ に使用可能な開発ツールを示 し
ます。
ソフ トウェア
PSoC Designer™
PSoC 開発 ソ フ ト ウ ェ ア ス イ ー ト の中核 と な る のは、 PSoC
フ ァ ームウ ェ ア ア プ リ ケーシ ョ ン を生成する PSoC Designer
です。 PSoC Designer は、 http://www.cypress.com から 無料で
入手で き ます。PSoC Designer には無料の C コ ンパイ ラが付属
し ています。
評価ツール
すべての評価ツ ールはサ イ プ レ スのオ ン ラ イ ン ス ト アか ら 購
入で き ます。
CY3210-MiniProg1
CY3210-MiniProg1 キ ッ ト を使用する と 、MiniProg1 プ ログ ラ ム
ユニ ッ ト を使用 し て PSoC デバイ ス を プ ログ ラ ミ ングする こ と
がで き ます。 MiniProg は、 キ ッ ト に付属の USB 2.0 ケーブルを
使用 し て PC に接続する、サイ ズが小 さ い試作プ ログ ラ マです。
こ のキ ッ ト には以下のも のが含まれています。
■
MiniProg プ ログ ラ ミ ング ユニ ッ ト
■
MiniEval ソ ケ ッ ト プ ログ ラ ミ ングおよび評価基板
PSoC Programmer
■
28 ピ ン CY8C29466-24PXI PDIP PSoC デバイ ス サン プル
開発現場で使用で き るほど柔軟性があ り 、 工場でのプ ログ ラ ミ
ングに も適 し ている PSoC Programmer は、 ス タ ン ド ア ロ ンの
プ ログ ラ ミ ング ア プ リ ケーシ ョ ン と し て機能するほか、 PSoC
Designer または PSoC Express か ら直接実行する こ と も で き ま
す。 PSoC Programmer ソ フ ト ウ ェ アは、 PSoC ICE-Cube イ ン
サーキ ッ ト エ ミ ュ レー タ と PSoC MiniProg の両方 と の互換性
があ り ます。 PSoC Programmer は、 http://www.cypress.com か
ら無料で入手で き ます。
■
28 ピ ン CY8C27443-24PXI PDIP PSoC デバイ ス サン プル
■
PSoC Designer ソ フ ト ウ ェ ア CD
■
スター ト ガイ ド
■
USB 2.0 ケーブル
開発キ ッ ト
すべての開発キ ッ ト はサ イ プ レ スのオ ン ラ イ ン ス ト アか ら 購
入で き ます。
CY3215-DK 基本開発キ ッ ト
CY3215-DK は、 PSoC Designer を使用 し たプ ロ ト タ イ ピ ング
と 開発用のキ ッ ト です。 こ のキ ッ ト は イ ンサーキ ッ ト エ ミ ュ
レーシ ョ ン をサポー ト し てお り 、 ソ フ ト ウ ェ ア イ ン タ ー フ ェ ー
ス を備えている ため、 プ ロ セ ッ サの実行、 停止、 およびシ ング
ル ス テ ッ プ実行や、 特定の メ モ リ ロ ケーシ ョ ンの内容表示が
で き ます。 PSoC Designer では、 高度なエ ミ ュ レーシ ョ ン機能
もサポー ト さ れています。 このキ ッ ト には以下のも のが含まれ
ています。
CY3210-PSoCEval1
CY3210-PSoCEval1 キ ッ ト には、評価基板 と MiniProg1 プ ログ
ラ ミ ング ユニ ッ ト が含まれています。 評価用基板には、 評価に
必要な全ての要件を満たす よ う に、 LCD モ ジ ュ ール、 ポ テ ン
シ ョ メ ー タ 、 LED、 および十分な大き さ のブ レ ッ ド ボー ド が備
わっ ています。 こ のキ ッ ト には以下のも のが含まれています。
■
LCD モ ジ ュ ール付きの評価基板
■
MiniProg プ ログ ラ ミ ング ユニ ッ ト
■
28 ピ ン CY8C29466-24PXI PDIP PSoC デバイ ス サン プル (2)
■
PSoC Designer ソ フ ト ウ ェ ア CD
■
スター ト ガイ ド
■
USB 2.0 ケーブル
■
PSoC Designer ソ フ ト ウ ェ ア CD
CY3214-PSoCEvalUSB
■
ICE-Cube イ ンサーキ ッ ト エ ミ ュ レー タ
■
CY8C29x66 フ ァ ミ リ 用 ICE Flex-Pod
■
Cat-5 アダプ タ
■
Mini-Eval プ ログ ラ ミ ング ボー ド
■
110V~240V 電源、 ユーロ プ ラ グ アダプ タ
CY3214-PSoCEvalUSB 評価キ ッ ト は、 CY8C24794-24LFXI
PSoC デバイ ス向けの開発用基板を備えています。 この基板の
特別な特長には、 USB と 静電容量検知開発 と デバ ッ グ処理サ
ポー ト です。 こ の評価用基板には、 評価に必要な全ての要件を
満すよ う に、 LCD モ ジ ュ ール、 ポテ ン シ ョ メ ー タ ー、 LED、
アナン シ エー タ ー、 および十分な大き さ のブ レ ッ ド ボー ド が備
わっ ています。 こ のキ ッ ト には以下のも のが含まれています。
■
iMAGEcraft C コ ンパイ ラ
■
ISSP ケーブル
■
USB 2.0 ケーブル と ブルー Cat-5 ケーブル
■
CY8C29466-24PXI 28-PDIP チ ッ プ サン プル (2 個 )
文書番号 : 001-95893 Rev. *A
■
PSoCEvalUSB 基板
■
LCD モ ジ ュ ール
■
MIniProg プ ログ ラ ミ ング ユニ ッ ト
■
ミ ニ USB ケーブル
■
PSoC Designer およびサン プル プ ロ ジ ェ ク ト CD
■
スター ト ガイ ド
■
ワ イヤ パ ッ ク
ページ 53/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
デバイ ス プ ロ グ ラ マ
CY3207ISSP イ ン シ ス テム シ リ アル プ ログ ラ ミ ング (ISSP)
すべてのデバイ ス プ ロ グ ラ マはサイ プ レ スのオ ン ラ イ ン ス ト
アから購入で き ます。
CY3207ISSP は製品用プ ログ ラ マです。こ こ には保護用回路 と 、
量産プ ログ ラ ミ ング環境で MiniProg よ り も 堅牢な産業用のケー
スが含まれます。
CY3216 モ ジ ュ ラ プ ログ ラ マ
CY3216 モ ジ ュ ラ プ ログ ラ マ キ ッ ト はモ ジ ュ ラ プ ロ グ ラ マ と
MiniProg1 プ ロ グ ラ ミ ン グ ユニ ッ ト を備えています。モ ジ ュ ラ
プ ログ ラ マには 3 個の メ モ リ プ ログ ラ ミ ング モ ジ ュ ール カ ー
ド が含まれ、 複数のサイ プ レ ス製品をサポー ト し ます。 こ の
キ ッ ト には以下の ものが含まれています。
■
モ ジ ュ ラ プ ログ ラ マ ベース
■
プ ログ ラ ミ ング モ ジ ュ ール カ ー ド 3 枚
■
MiniProg プ ロ グ ラ ミ ン グ ユニ ッ ト
■
PSoC Designer ソ フ ト ウ ェ ア CD
■
スター ト ガイ ド
■
USB 2.0 ケーブル
注 : CY3207ISSP は特殊な ソ フ ト ウ ェ アが必要で、 PSoC
Programmer と は互換性があ り ません。 このキ ッ ト には以下の
も のが含まれています。
■
CY3207 プ ログ ラ マ ユニ ッ ト
■
PSoC ISSP ソ フ ト ウ ェ ア CD
■
110V~240V 電源、 ユーロ プ ラ グ アダプ タ
■
USB 2.0 ケーブル
ア ク セサ リ ( エ ミ ュ レーシ ョ ンおよびプ ログ ラ ミ ング )
表 44. エ ミ ュ レーシ ョ ンおよびプ ログ ラ ミ ング ア ク セサ リ
部品番号
ピン
パ ッ ケージ
CY8C29466-24PXI
28 ピ ン PDIP
CY8C29466-24PVXI
CY3250-28SSOP-FK
CY8C29466-24SXI
28 ピ ン SSOP CY3250-29XXX
28 ピ ン SOIC CY3250-29XXX
CY8C29566-24AXI
44 ピ ン TQFP
CY3250-29XXX
CY3250-44TQFP-FK
CY8C29666-24PVXI
CY3250-48SSOP-FK
CY8C29666-24LTXI
48 ピ ン SSOP CY3250-29XXX
CY3250-29XXXQFN
48 ピ ン QFN
CY8C29866-24AXI
100 ピ ン TQFP CY3250-29XXX
CY3250-100TQFP-FK
フ レ ッ ク スポ ッ ド キ ッ ト [32]
CY3250-29XXX
フ ッ ト キ ッ ト [33]
CY3250-28PDIP-FK
アダプ タ [34]
アダプ タ については、
http://www.emulation.com を
参照
CY3250-28SOIC-FK
CY3250-48QFN-FK
注
32. フ レ ッ ク スポ ッ ド キ ッ ト には、 2 個の フ レ ッ ク スポ ッ ド の他に、 実践 フ レ ッ ク スポ ッ ド と 実践 PCB が含まれます。
33. フ ッ ト キ ッ ト には、 対象の PCB にはんだ付けで き る表面実装 フ ッ ト が含まれます。
34. プ ロ グ ラ ミ ン グ アダ プ タ は、 非 DIP パ ッ ケージ を DIP フ ッ ト プ リ ン ト に変換 し ます。 アダ プ タ の詳細 と 注文情報については、
http://www.emulation.com を参照 し て く だ さ い。
文書番号 : 001-95893 Rev. *A
ページ 54/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
注文情報
温度
範囲
デジ タ ル PSoC
ブロ ッ ク数
アナ ロ グ PSoC
ブロ ッ ク数
デジ タ ル I/O
ピ ン数
アナ ロ グ
入力数
アナ ロ グ
出力数
XRES ピ ン
CY8C29466-24PXI
CY8C29466-24PVXI
32
32
2
2
有
有
–40°C ～ +85°C
–40°C ～ +85°C
16
16
12
12
24
24
12
12
4
4
有
有
CY8C29466-24PVXIT
32
2
有
–40°C ～ +85°C
16
12
24
12
4
有
CY8C29466-24SXI
32
2
有
–40°C ～ +85°C
16
12
24
12
4
有
CY8C29466-24SXIT
32
2
有
–40°C ～ +85°C
16
12
24
12
4
有
CY8C29566-24AXI
32
2
有
–40°C ～ +85°C
16
12
40
12
4
有
CY8C29566-24AXIT
32
2
有
–40°C ～ +85°C
16
12
40
12
4
有
CY8C29666-24PVXI
32
2
有
–40°C ～ +85°C
16
12
44
12
4
有
CY8C29666-24PVXIT
32
2
有
–40°C ～ +85°C
16
12
44
12
4
有
CY8C29866-24AXI
32
2
有
–40°C ～ +85°C
16
12
64
12
4
有
100 ピ ン OCD TQFP[35]
48 ピ ン (7×7×1.0mm) QFN
(Sawn)
48 ピ ン (7×7×1.0mm) QFN
(Sawn)
CY8C29000-24AXI
32
2
有
–40°C ～ +85°C
16
12
64
12
4
有
CY8C29666-24LTXI
32
2
有
–40°C ～ +85°C
16
12
44
12
4
有
CY8C29666-24LTXIT
32
2
有
–40°C ～ +85°C
16
12
44
12
4
有
注文
コード
フ ラ ッ シュ
（KB）
RAM
(KB)
28 ピ ン (300mil) DIP
28 ピ ン (210mil) SSOP
28 ピ ン (210mil) SSOP
( テープ & リ ール )
28 ピ ン (300mil) SOIC
28 ピ ン (300mil) SOIC
( テープ & リ ール )
44 ピ ン TQFP
44 ピ ン TQFP
( テープ & リ ール )
48 ピ ン (300mil) SSOP
48 ピ ン (300mil) SSOP
( テープ & リ ール )
100 ピ ン
パ ッ ケージ
ス イ ッ チ モー ド
ポン プ
下表に、 CY8C29x66 PSoC デバイ スの主なパ ッ ケージの機能 と 注文 コ ー ド を示 し ます。
注:
ダ イ販売情報については、 最寄 り のサイ プ レ ス営業所またはフ ィ ール ド ア プ リ ケーシ ョ ン エ ン ジニア (FAE) に連絡 し て く だ さ い。
注文 コ ー ド の定義
CY 8 C 29 xxx-SPxx
パ ッ ケージ タ イ プ :
熱定格 :
PX = PDIP 鉛フ リ ー
C = 商業用
SX = SOIC 鉛フ リ ー
I = 産業用
PVX = SSOP 鉛 フ リ ー
E = 拡張
LFX/LKX/LTX/LQX/LCX = QFN 鉛フ リ ー
AX = TQFP 鉛 フ リ ー
速度 : 24MHz
型番
フ ァ ミ リ コー ド
テ ク ノ ロ ジー コ ー ド : C = CMOS
マーケテ ィ ング コ ー ド : 8= サイ プ レ ス PSoC
注
35. こ の製品は、 イ ンサーキ ッ ト デバ ッ ギン グに使用 さ れます。 量産製品用 と し ては提供で き ません。
文書番号 : 001-95893 Rev. *A
ページ 55/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
略語
表 45 には、 本書で使用する略号を示 し ます。
表 45. 本デー タ シー ト で使用 さ れている略語
略語
AC
ADC
API
CMOS
説明
略語
MIPS
alternating current ( 交流電流 )
analog-to-digital converter ( アナ ロ グ - デジ タ ル変換器 )
application programming interface
( ア プ リ ケーシ ョ ン プ ロ グ ラ ミ ン グ イ ン タ ー フ ェ ース )
complementary metal oxide semiconductor
( 相補型金属酸化膜半導体 )
説明
million instructions per second (100 万命令毎秒 )
OCD
on-chip debug ( オ ン チ ッ プ デバ ッ グ )
PCB
printed circuit board ( プ リ ン ト 回路基板 )
PDIP
plastic dual-in-line package
( プ ラ スチ ッ ク 製デ ュ アル イ ン ラ イ ン パ ッ ケージ )
programmable gain amplifier
( プ ロ グ ラ マ ブル ゲ イ ン ア ン プ )
CPU
central processing unit ( 中央演算処理装置 )
PGA
CRC
cyclic redundancy check ( 巡回冗長検査 )
PLL
phase-locked loop ( 位相同期回路 )
continuous time ( 連続時間 )
POR
power on reset ( パワー オ ン リ セ ッ ト )
precision power on reset
( 高精度パワー オ ン リ セ ッ ト )
CT
DAC
DC
DTMF
ECO
digital-to-analog converter ( デジ タ ル - アナ ロ グ変換器 )
PPOR
direct current ( 直流電流 )
dual-tone multi frequency
( デ ュ アル ト ーン マルチ周波数 )
PSoC®
PRS
pseudo random sequence ( 疑似乱数列 )
Programmable System-on-Chip
( プ ロ グ ラ マ ブル シ ス テム オ ン チ ッ プ )
external crystal oscillator ( 外部水晶振動子 )
electrically erasable programmable read-only memory
( 電気的消去書き込み可能な読み出 し 専用 メ モ リ )
PWM
general purpose I/O ( 汎用 I/O)
RTC
real time clock ( リ アル タ イ ム ク ロ ッ ク )
ICE
in-circuit emulator ( イ ンサーキ ッ ト エ ミ ュ レー タ )
SAR
successive approximation ( 逐次比較 )
IDE
integrated development environment ( 統合開発環境 )
EEPROM
GPIO
QFN
SC
pulse width modulator ( パルス幅変調器 )
quad flat no leads
( ク ア ッ ド フ ラ ッ ト ( リ ー ド な し ) パ ッ ケージ )
switched capacitor ( ス イ ッ チ ト キ ャ パシ タ )
ILO
internal low speed oscillator ( 内部低速振動子 )
SMP
switch mode pump ( ス イ ッ チ モー ド ポン プ )
IMO
internal main oscillator ( 内部主振動子 )
SOIC
I/O
input/output ( 入力／出力 )
small-outline integrated circuit ( 小型外形集積回路 )
serial peripheral interface
( シ リ アル ペ リ フ ェ ラル イ ン タ ー フ ェ ース )
static random access memory
( ス タ テ ィ ッ ク ラ ン ダム ア ク セス メ モ リ )
supervisory read-only memory
( 監視用読み出 し 専用 メ モ リ )
shrink small-outline package
( シ ュ リ ン ク ス モール アウ ト ラ イ ン パ ッ ケージ )
SPI
IrDA
infrared data association ( 赤外線デー タ 協会 )
SRAM
ISSP
in-system serial programming
( イ ン シ ス テム シ リ アル プ ロ グ ラ ミ ン グ )
SROM
LCD
liquid crystal display ( 液晶デ ィ ス プ レ イ )
SSOP
LED
light-emitting diode ( 発光ダ イ オー ド )
TQFP
LPC
Low power comparator ( 低消費電力 コ ンパレー タ )
UART
LVD
low voltage detect ( 低電圧検出 )
MAC
MCU
thin quad flat pack ( 薄型ク ワ ッ ド フ ラ ッ ト パ ッ ク )
universal asynchronous receiver / transmitter
( 汎用非同期レ シーバ／ ト ラ ン ス ミ ッ タ )
USB
universal serial bus ( 汎用シ リ アル バス )
multiply-accumulate ( 積和演算 )
WDT
watchdog timer ( ウ ォ ッ チ ド ッ グ タ イ マー )
microcontroller unit ( マ イ ク ロ コ ン ト ロー ラ ー ユニ ッ ト )
XRES
external reset ( 外部 リ セ ッ ト )
参考資料
CY8CPLC20、 CY8CLED16P01、 CY8C29x66、 CY8C27x43、 CY8C24x94、 CY8C24x23、 CY8C24x23A、 CY8C22x13、
CY8C21x34、 CY8C21x23、 CY7C64215、 CY7C603xx、 CY8CNP1xx、 および CYWUSB6953 PSoC®Programmable
System-on-Chip Technical Reference Manual (TRM) (001-14463)
Design Aids – Reading and Writing PSoC®Flash - AN2015 (001-40459)
http://www.cypress.com に掲載 し ている Design Guidelines for Cypress Quad Flat No Extended Lead (QFN) Packaged Devices –
AN72845
文書番号 : 001-95893 Rev. *A
ページ 56/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
本書の表記法
測定単位
表 46 に、 測定単位の一覧を示 し ます。
表 46. 測定単位
記号
dB
測定単位
k
デシベル
摂氏温度
フ ェム ト フ ァ ラ ッ ド
ピコファラ ッ ド
キロヘルツ
メ ガヘルツ
ルー ト ヘルツ
キロ オーム
オーム
µA
mA
nA
pA
µs
マ イ ク ロ ア ン ペア
ミ リ ア ン ペア
ナ ノ ア ン ペア
ピ コ ア ン ペア
マ イ ク ロ秒
℃
fF
pF
kHz
MHz
rt-Hz
k
記号
ms
ns
ps
µV
mV
mVpp
nV
V
µW
W
mm
ppm
%
測定単位
ミ リ秒
ナノ秒
ピ コ秒
マ イ ク ロボル ト
ミ リ ボル ト
ミ リ ボル ト ピー ク ツー ピー ク
ナ ノ ボル ト
ボル ト
マ イ ク ロワ ッ ト
ワッ ト
ミ リ メートル
100 万分の 1
パーセ ン ト
数値の表記
16 進数はすべて大文字で表記 し 、 小文字の 「h」 を付記 し ています ( 例えば、 「14h」、 「3Ah」 ) 。 C のコ ーデ ィ ング規則に基づき、
接頭語 「0x」 を使用 し て 16 進数を表現 し てい る場合も あ り ます。 2 進数には小文字の 「b」 を付記 し ています ( 例えば、
「01010100b」、 「01000011b」 ) 。 「h」、 「b」、 「0x」 のいずれも 付いていない数は 10 進数です。
用語集
ア ク テ ィ ブ HIGH 1. アサー ト 状態を論理値 「1」 状態 と する ロ ジ ッ ク信号
2. 2 つの状態の う ち、 高い電圧側を論理値 「1」 状態 と する ロ ジ ッ ク信号
アナログ
ブロ ッ ク
基本的な プ ログ ラ ム可能なオペア ン プ回路。 SC ( ス イ ッ チ ト キ ャ パシ タ ) および CT ( 連続時間 ) ブ ロ ッ ク。
こ れら のブ ロ ッ ク は相互接続 し て、 ADC、 DAC、 多極フ ィ ル タ 、 ゲ イ ン ス テージな ど を提供可能
アナログ - デジ タ アナログ信号を対応する振幅のデジ タ ル信号に変更するデバイ ス。 一般的に、 ADC は電圧をデジ タ ル数値に
ル変換器 (ADC) 変換。 デジ タ ル - アナログ変換器 (DAC) は ADC の逆の動作を行 う
ア プ リ ケーシ ョ
ン プ ログ ラ ミ ン
グ イン ター
フ ェ ース (API)
コ ン ピ ュ ー タ ア プ リ ケーシ ョ ン と 低レ ベルのサービ ス と 関数間のイ ン タ ー フ ェ ース ( 例えば、 ユーザー モ
ジ ュ ール、 ラ イ ブ ラ リ ) か ら な る一連のソ フ ト ウ ェ ア ルーチ ン。 API は、 ソ フ ト ウ ェ ア ア プ リ ケーシ ョ ン を作
成する プ ログ ラ マ向けのビルデ ィ ング ブ ロ ッ ク と し て機能
非同期
どのク ロ ッ ク 信号に も 関係な く 直ちに認識 さ れ、 作用するデー タ を持つ信号
バン ド ギ ャ ッ プ
リ フ ァ レンス
VT の正の温度係数 と VBE の負の温度係数を一致 さ せ、 ゼロ温度係数 ( 理想 ) の リ フ ァ レ ン ス電圧を生成す
る、 安定 し た リ フ ァ レ ン ス電圧の設計
帯域幅
1. ヘルツ を単位 と し て計測 さ れる メ ッ セージ または情報処理シス テムの周波数範囲
2. ア ン プ ( または減衰器 ) に実質的なゲ イ ン ( またはロ ス ) がある スペ ク ト ル領域の幅。 こ れは時々よ り 具体
的に、 例えば、 最大値の 1/2 にな る点の幅 と し て示 さ れる
文書番号 : 001-95893 Rev. *A
ページ 57/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
用語集 ( 続き )
バイ ア ス
1. リ フ ァ レ ン ス値から の意図的な偏差の値
2. リ フ ァ レ ン ス値 と 一連の値の平均値の間の誤差
3. デバイ ス を動作 さ せる レ フ ァ レ ン ス レ ベルを確立する ために、 デバイ スに適用 さ れる電気的、 機械的、 磁
気的、 または他の力 ( フ ィ ール ド )
ブロ ッ ク
1. 振動子な どの単一機能を実行する機能単位
2. デジ タ ル PSoC ブ ロ ッ クやアナロ グ PSoC ブ ロ ッ クのよ う に、 い く つかの機能のいずれかを実行する ため
に コ ン フ ィ ギ ュ レーシ ョ ンする こ と がで き る機能単位
バッ フ ァ
1. 1 つのデバイ スから 他のデバイ スへデー タ を転送する際に、 速度差を補 う ために使用 さ れるデー タ ス ト
レージ領域。 通常、 デー タ が読み書き さ れる、 IO 操作のために予約 さ れた領域を示す
2. 外部デバイ スに送信 さ れるデー タ や外部デバイ スから受信 さ れたばか り のデー タ を格納する メ モ リ 部分
3. シ ス テムの出力イ ン ピーダ ン ス を下げる ために使用 さ れる ア ン プ
バス
1. 回路の名前付き接続。 回路同士をバスにバン ド ルする こ と によ り 、 類似 し たルーテ ィ ング パ タ ーン を持つ
ネ ッ ト の配線は容易にな る
2. 共通機能を実行 し 、 同様のデー タ を運ぶ信号一式。 一般的にベ ク ト ル表記で表 さ れる。 例えば、 ア ド レ ス
[7:0]
3. 関連するデバイ スのグループの共通接続 と し て機能する 1 つまたは複数の導電体
クロッ ク
一定の周波数およびデ ュ ーテ ィ 比で周期信号を生成するデバイ ス。 ク ロ ッ クは時々、 異な る論理ブ ロ ッ ク を同
期化する ために使用 さ れる
コ ンパレー タ
2 つの入力レ ベルが同時に所定の振幅要件を満たすたびに、 出力電圧または電流を生成する電子回路
コ ンパイ ラ
C のよ う な高レ ベルの言語を機械言語に変換する プ ログ ラ ム
コ ン フ ィ ギュ
レーシ ョ ン空間
PSoC デバイ スでの、 CPU_F レ ジス タ 内の XIO ビ ッ ト が 「1」 にセ ッ ト さ れた時にア ク セス さ れる レ ジ ス タ
空間
水晶振動子
周波数が圧電性水晶によ っ て制御 さ れる振動子。 一般的に、 圧電性水晶は他の回路コ ンポーネ ン ト ほど周囲温
度に敏感ではない
巡回冗長検査
(CRC)
一般的に線形フ ィ ー ド バ ッ ク シ フ ト レ ジ ス タ を使用 し て行われるデー タ 通信でエ ラ ーを検出する ために使用
さ れる計算。 同様の計算はデー タ 圧縮な ど他の多 く の用途に使用可能
デー タ バス
メ モ リ 位置から 中央演算処理装置へ、 またはその逆で、 情報を伝え る ために コ ン ピ ュ ー タ によ っ て使用 さ れる
一組の双方向信号。 よ り 一般的には、 デジ タ ル機能間でデー タ を伝え る ために使用 さ れる信号一式
デバ ッ ガ
ユーザーが開発中のシ ス テムの動作を分析する こ と を可能にするハー ド ウ ェ アおよび ソ フ ト ウ ェ ア シ ス テム。
通常、 開発者はデバ ッ ガによ り 、 フ ァ ームウ ェ ア を一段階ずつ手順を追っ て実行 し た り 、 ブ レー ク ポ イ ン ト を
設定 し た り メ モ リ を分析可能
デ ッ ド バン ド
2 つまたは複数の信号の内いずれも ア ク テ ィ ブ状態や遷移中でない期間
デジ タ ル
ブロ ッ ク
カ ウン タ ー、 タ イ マー、 シ リ アル レ シーバ、 シ リ アル ト ラ ン ス ミ ッ タ 、 CRC ジ ェ ネ レー タ 、 擬似乱数ジ ェ ネ
レー タ 、 または SPI と し て機能する こ と がで き る 8 ビ ッ ト の論理ブ ロ ッ ク
デジ タ ル - アナロ デジ タ ル信号を対応する振幅を持っ ている アナログ信号に変換するデバイ ス。 アナログ - デジ タ ル変換器
グ変換器 (DAC) (ADC) は DAC の逆の動作を行 う
デ ュ ーテ ィ 比
ク ロ ッ ク 周期の HIGH 時間 と LOW 時間の関係。 パーセ ン ト 単位で表 さ れる
文書番号 : 001-95893 Rev. *A
ページ 58/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
用語集 ( 続き )
エ ミ ュ レー タ
第 2 のシス テムが第 1 のシ ス テムのよ う に動作する よ う に、 1 つのシ ス テムの機能を別のシ ス テムに複製 ( エ
ミ ュ レーシ ョ ン実行 )
外部 リ セ ッ ト
(XRES)
PSoC デバイ スに駆動 さ れる ア ク テ ィ ブ HIGH 信号。 こ れによ り 、 CPU およびブ ロ ッ クのすべての動作が停
止 し 、 事前定義 さ れた状態に復帰
フ ラ ッシュ
EPROM のプ ログ ラ マ ビ リ テ ィ およびデー タ ス ト レージ、 お よび イ ン シ ス テム消去性をユーザーに提供する、
電気的にプ ログ ラ マ ブルで消去可能な不揮発性の技術。 不揮発性 と は、 電源がオ フ にな っ た場合で も デー タ は
まだ保持 さ れる こ と を意味
フ ラ ッシュ
ブロ ッ ク
一度にプ ログ ラ ムで き る フ ラ ッ シ ュ ROM の最小容量、 および保護で き る フ ラ ッ シ ュ メ モ リ の最小領域。 1 つ
のフ ラ ッ シ ュ ブ ロ ッ クは 64 バイ ト を保持
周波数
周期関数の場合のある時間単位当た り のサイ ク ルまたは発生する イ ベン ト の数
ゲイ ン
出力電流、 電圧、 または電力対入力電流、 電圧、 または電力の比率。 ゲ イ ンは通常 dB で表 さ れる
I2C
Philips Semiconductors 社 ( 現 NXP Semiconductors 社 ) の 2 線式シ リ アル コ ン ピ ュ ー タ バス。 I2C はイ ン
タ ー イ ン テグ レーテ ッ ド サーキ ッ ト ( 内部集積回路 ) 。組み込みシス テムの低速ペ リ フ ェ ラルを接続する ため
に使用。 オ リ ジナル シ ス テムはバ ッ テ リ 制御イ ン タ ー フ ェ ース と し て 1980 年代初頭に作成 さ れま し た。 その
後制御電子回路を構築する ための単純な内部バス シ ス テム と し て使用。 I2C は 2 つの双方向のピ ン ( ク ロ ッ ク
およびデー タ ) のみを使用 し ます。 双方 と も +5V で動作 し 、 抵抗で HIGH にプルア ッ プ さ れる。 バスは標準
モー ド で毎秒 100 キロ ビ ッ ト 、 高速モー ド で毎秒 400 キロ ビ ッ ト で機能
ICE
ユーザーがソ フ ト ウ ェ ア環境 (PSoC Designer) でデバ ッ グ装置の活動を見ながら、 ハー ド ウ ェ ア環境で プ ロ
ジ ェ ク ト を テ ス ト する こ と を可能にする イ ンサーキ ッ ト エ ミ ュ レー タ
入力／出力 (I/O)
シ ス テムへデー タ を導入 し た り 、 シス テムから デー タ を抽出するデバイ ス
割 り 込み
外部イ ベン ト によ っ て引き起 こ さ れ、 プ ロ セス を再開する こ と がで き る よ う な方法で行っ たプ ロ セス ( コ ン
ピ ュ ー タ プ ログ ラ ムの実行な ど ) の一時停止
割 り 込みサービ M8C がハー ド ウ ェ ア割 り 込みを受信 し た時に通常のコ ー ド の実行から 転向 さ せら れる コ ー ド ブ ロ ッ ク。 多 く
ス ルーチ ン (ISR) の割 り 込みソ ースは、 それぞれ独自の優先順位を持っ てお り 、 個別の ISR コ ー ド ブ ロ ッ ク と 共存する場合が
ある。 各 ISR コ ー ド ブ ロ ッ クは、 RETI 命令で終了 し 、 正常のプ ログ ラ ム実行を終了 し たポ イ ン ト にデバイ ス
を戻す
ジッ タ
1. 理想的な位置から の移行の タ イ ミ ング誤配置。 シ リ アル デー タ ス ト リ ームで発生する破損の典型的形式
2. 連続パルス、 連続サイ ク ルの振幅、 または連続サイ クルの周波数あるいはフ ェ ーズ間の間隔な ど、 1 つま
たは複数の信号特性の急激および不要な変動
低電圧検出 (LVD) VDD を感知 し 、 VDD が既定の閾値を下回る と シ ス テムへ割 り 込みを生成する回路
M8C
8 ビ ッ ト ハーバー ド アーキテ ク チ ャ マ イ ク ロ プ ロ セ ッ サ。 マ イ ク ロ プ ロ セ ッ サを フ ラ ッ シ ュ、 SRAM、 レ ジ
ス タ 空間へイ ン タ ー フ ェ ースで接続する こ と によ り PSoC のすべての内部動作を調整
マス タ ー
デバイ ス
2 つのデバイ ス間のデー タ 交換の タ イ ミ ング を制御するデバイ ス。 または、 デバイ スがい く つかカ スケー ド 接
続 さ れている場合、 マス タ ー デバイ スは、 カ スケー ド 接続 さ れたデバイ ス と 外部イ ン タ ー フ ェ ース間のデー
タ 交換の タ イ ミ ング を制御する も の。 制御 さ れるデバイ スはス レーブ デバイ ス と 呼ばれている
マイ クロ
コ ン ト ロー ラ ー
主に制御シ ス テムおよび製品のために設計 さ れた集積回路チ ッ プ。 マ イ ク ロ コ ン ト ロー ラ ーは CPU 以外、 通
常、 メ モ リ 、 タ イ ミ ング回路、 および IO 回路を内蔵。 こ の理由は、 最小量のチ ッ プ を使用 し て コ ン ト ロー
ラ ーの実現を可能にする ため。 こ のよ う に し て、 最大の可能性の小型化を達成。 こ れによ り 、 コ ン ト ロー ラ ー
のボ リ ュ ームおよび コ ス ト を削減。 マ イ ク ロ コ ン ト ロー ラ ーは通常、 マ イ ク ロ プ ロ セ ッ サ と し て汎用演算処理
には使用 さ れない
文書番号 : 001-95893 Rev. *A
ページ 59/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
用語集 ( 続き )
混合信号
アナログ と デジ タ ルの技術および コ ンポーネ ン ト の両方を含む回路への リ フ ァ レ ン ス
変調器
キ ャ リ ア上の信号を変換するデバイ ス
ノ イズ
1. 信号に影響を与え る、 およびその信号によ っ て運ばれた情報を歪める可能性がある妨害
2. 電圧、 電流、 またはデー タ な ど、 実体の 1 つまたは複数の特性のラ ン ダムなばら つ き
振動子
ク ロ ッ ク 周波数を生成する ために使用 さ れる回路。 水晶制御のものも ある
パリ テ ィ
送信デー タ を テ ス ト する技術。 通常 、 こ の 2 進デー タ のすべての桁数の合計が常に偶数 ( 偶数パ リ テ ィ ) また
は常に奇数 ( 奇数パ リ テ ィ ) にな る ために 2 進桁をデー タ に追加
フ ェ ーズロ ッ ク
ループ (PLL)
リ フ ァ レ ン ス信号に対 し て一定の位相角を維持する よ う に振動子を制御する電子回路
ピ ン配置
ピ ン番号割 り 当て : PSoC デバイ スの論理入力および出力 と それらのプ リ ン ト 回路基板 (PCB) パ ッ ケージ内の
物理的な カ ウン タ ーパー ト と の関係。 ピ ン配置は回路図 と PCB 設計 ( 両方 と も コ ン ピ ュ ー タ 生成フ ァ イル )
間の リ ン ク と し てのピ ン番号を含み、 ピ ン名も 含む場合がある
ポー ト
通常 8 個のピ ンのグループ
パワーオン
リ セ ッ ト (POR)
電圧が事前設定レ ベル以下の際、 PSoC デバイ ス を強制的に リ セ ッ ト さ せる回路。 こ れはハー ド ウ ェ ア リ
セ ッ ト の一種
PSoC®
PSoC® はサイ プ レ ス セ ミ コ ン ダ ク タ 社の登録商標で、 Programmable System-on-Chip™ は同社の商標
PSoC Designer™ サイ プ レ スのプ ログ ラ マ ブル シ ス テムオ ン チ ッ プ技術のソ フ ト ウ ェ ア
パルス幅変調器
(PWM)
適用 さ れた測定量の関数 と し て変動するデ ュ ーテ ィ 比 と し ての出力
RAM
ラ ン ダム ア ク セス メ モ リ (random access memory) の頭字語。 デー タ を読み出 し た り 、 新 し いデー タ を書き込
んだ り する こ と がで き るデー タ ス ト レージ デバイ ス
レジス タ
ビ ッ ト やバイ ト な ど、 特定の容量を持つス ト レージ デバイ ス
リセッ ト
シ ス テムを既知の状態に戻す手段。 ハー ド ウ ェ ア リ セ ッ ト および ソ フ ト ウ ェ ア リ セ ッ ト を参照
ROM
読み出 し 専用 メ モ リ (read only memory) の頭字語。 デー タ を読み出す こ と はで き るが、 新 し いデー タ を書き込
む こ と はで き ないデー タ ス ト レージ デバイ ス
シ リ アル
1. すべてのイ ベン ト が相次いで発生する プ ロ セス を示す
2. 単一のデバイ ス またはチ ャ ネルにある 2 つまたは複数の関連する ア ク テ ィ ビ テ ィ の逐次的または連続的発
生を示す
整定時間
入力がある値から 別の値に変更 さ れた後に、 出力信号または値が安定化するのに必要な時間
シ フ ト レジス タ
シ リ アル デー タ ス ト リ ームを出力する ために、 ワー ド を連続 し て右シ フ ト または左シ フ ト する メ モ リ ス ト
レージ デバイ ス
文書番号 : 001-95893 Rev. *A
ページ 60/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
用語集 ( 続き )
ス レーブ
デバイ ス
他のデバイ スに、 2 つのデバイ ス間のデー タ 交換の タ イ ミ ング を制御 さ せるデバイ ス。 または、 デバイ スがい
く つかカ スケー ド 接続 さ れている場合、 ス レーブ デバイ スは、 他のデバイ スに カ スケー ド 接続 さ れたデバイ
ス と 外部イ ン タ ー フ ェ ース間のデー タ 交換の タ イ ミ ング を制御 さ せる もの。 制御するデバイ スは、 マス タ ー
デバイ ス と 呼ばれる
SRAM
ス タ テ ィ ッ ク ラ ン ダム ア ク セス メ モ リ (static random access memory) の頭字語。 高速でデー タ を格納、 取得
する こ と を可能にする メ モ リ 装置。 「ス タ テ ィ ッ ク」 と い う 用語が使用 さ れる理由は、 値は、 SRAM セルに
ロー ド さ れた後に、 明示的に変更 さ れるか、 またはデバイ スの電源が切られる ま で変わら ないま まのため
SROM
監視用読み出 し 専用 メ モ リ (supervisory read only memory) の頭字語。 SROM は、 デバイ ス を起動 し 、 回路を
校正 し 、 フ ラ ッ シ ュ動作を実行する ために使用 さ れる コ ー ド を保持。 SROM の関数は、 フ ラ ッ シ ュ メ モ リ か
ら 操作する通常ユーザーモー ド のコ ー ド で ア ク セスする こ と が可能
スト ップ ビッ ト
受信デバイ スが次の文字またはブ ロ ッ ク を受信する よ う に文字またはブ ロ ッ クの後に続 く 準備通知信号
同期
1. ク ロ ッ ク 信号の次のア ク テ ィ ブ エ ッ ジ ま で動作 し た り 、 受け取ら れる こ と のないデー タ を持つ信号
2. 動作がク ロ ッ ク 信号によ っ て同期 さ れる シス テム
ト ラ イ ス テー ト
出力が 0、 1、 および Z ( ハイ イ ン ピーダ ン ス ) と い う 3 つの状態を採用で き る機能。 こ の機能は、 Z の状態で
はどんな値も 駆動せず、 多 く の面では、 回路の残 り の部分から切断 さ れた状態 と し て考慮 さ れる ため、 他の出
力が同 じ 回路を駆動する こ と が可能
UART
UART またはユニバーサル非同期レ シーバ ト ラ ン ス ミ ッ タ は、 デー タ のパラ レル ビ ッ ト と シ リ アル ビ ッ ト 間
での変換を行 う
ユーザー
モ ジ ュ ール
低レ ベルのアナログおよびデジ タ ル PSoC ブ ロ ッ ク を管理および コ ン フ ィ ギ ュ レーシ ョ ンする、 事前構築 さ
れたテ ス ト 済みのハー ド ウ ェ ア／フ ァ ームウ ェ アの周辺機能。 ユーザー モ ジ ュ ールは周辺機能に高レ ベルの
API ( ア プ リ ケーシ ョ ン プ ログ ラ ミ ング イ ン タ ー フ ェ ース ) も提供
ユーザー空間
レ ジ ス タ マ ッ プのバン ク 0 空間。 こ のバン ク のレ ジ ス タ は、 初期化中にだけではな く 、 通常のプ ログ ラ ム実
行中に も 変更 さ れる可能性が高い。 バン ク 1 のレ ジ ス タ はプ ロ グ ラ ムの初期化フ ェ ーズでのみ変更 さ れる可
能性が最も 高い
VDD
「電圧 ド レ イ ン」 を意味するパワーネ ッ ト の名前。 最も正の電源供給信号。 通常 5V または 3.3V
VSS
「電圧ソ ース」 を意味するパワーネ ッ ト の名前。 最も負の電源供給信号
ウォ ッ チ ド ッグ
タ イ マー
定期的にサービ ス し な く てはな ら ない タ イ マー。 サービ ス さ れない場合、 CPU は一定時間経過後に リ セ ッ ト
文書番号 : 001-95893 Rev. *A
ページ 61/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
エラ ッ タ
このセ ク シ ョ ン では、 PSoC プ ロ グ ラ マ ブル シ ス テムオ ン チ ッ プ と CY8C29xxx フ ァ ミ リ のデバイ スのエ ラ ッ タ について説明 し ま
す。 詳細は、 エ ラ ッ タ の ト リ ガ状況、 影響の範囲、 可能な回避手段、 シ リ コ ン リ ビ ジ ョ ンの適用可能性を含みます。 何かご質問が
ご ざいま し た ら、 最寄 り のサイ プ レ スの販売代理店にお問い合わせ く だ さ い。
影響を受ける部品番号
型番
注文情報
CY8C29xxx
CY8C29466-24PXI
CY8C29466-24PVXI
CY8C29466-24PVXIT
CY8C29466-24SXI
CY8C29466-24SXIT
CY8C29566-24AXI
CY8C29566-24AXIT
CY8C29666-24PVXI
CY8C29666-24PVXIT
CY8C29666-24LFXI
CY8C29866-24AXI
CY8C29000-24AXI
認定状態
製品の状態 : 量産中
エ ラ ッ タ のま と め
下表では、 CY8C29xxx フ ァ ミ リ デバイ スへのエ ラ ッ タ 適用性を定義 し ます。
項目
型番
[1]. 電源投入の直前に VDD が –0.5V ま で引き下げ られる と 、 CY8C29xxx
フ ラ ッ シ ュ読み出 し デー タ が破損する場合がある
CY8C29xxx
[2]. 極度の温度での内蔵主発振子 (IMO) の許容誤差
シリ コン
バージ ョ ン
A
A
問題の修正状況
シ リ コ ン修正は計画 さ れていな
い。 回避方法が必要
シ リ コ ン修正は計画 さ れていな
い。 回避方法が必要
1. 電源投入の直前に VDD が –0.5V ま で引き下げ られる と 、 フ ラ ッ シ ュ読み出 し デー タ が破損する場合があ り ます
■
問題の定義
デバイ スの VDD が電源投入の直前にグ ラ ン ド 電圧を下回っ た時、 それぞれ 8K フ ラ ッ シ ュ ページから の最初の読み出 し は破損
さ れる場合があ り ます。 フ ラ ッ シ ュのページ 0 は リ セ ッ ト 時に選択 さ れる ため、 こ の問題に影響を受けません。
■
影響を受けるパラ メ ー タ ー
VDD が電源投入の前にグ ラ ン ド 電圧を下回っ て引き下げ られる場合、 内部フ ラ ッ シ ュの リ フ ァ レ ン ス電圧は、 その定格電圧か
ら ずれる場合があ り ます。 リ フ ァ レ ン ス電圧の偏差に起因 し てそのページからの最初のフ ラ ッ シ ュ読み出 し は 0xFF の値を返 し
ます。 各ページから の最初の読み出 し の間、 リ フ ァ レ ン ス電圧が リ セ ッ ト さ れる ため、 それ以降の全ての読み出 し は正 し い値を
返 し ます。 最初の実際の読み出 し の前の 5µs の短期間遅延によ り 、 リ フ ァ レ ン ス電圧が安定にな り ます。 電源投入の前にデバイ
スの VDD がグ ラ ン ド 電圧を下回 っ た時、 フ ラ ッ シ ュ ページ 0 を除いて各 8K フ ラ ッ シ ュ ページから の最初の読み出 し は、 故障
が発生する場合があ り ます。 こ れは、 ページ を使用する前に各 フ ラ ッ シ ュ ページから ダ ミ ーの読み出 し を実行 し て解決で き ま
す。
■
回避方法
無効のフ ラ ッ シ ュ 読み出 し を防止する には、 ページ を使用する前に各フ ラ ッ シ ュ ページから ダ ミ ーの読み出 し を実行 し なけれ
ばな り ません。 ダ ミ ーの読み出 し の後、 実際の読み出 し が行われる前に 5µs の遅延を入れる必要があ り ます。 ダ ミ ーの読み出 し
は、 可能な限 り 早 く 行われ、 他の フ ラ ッ シ ュ ページの読み出 し が発生する前に フ ラ ッ シ ュ ページ 0 で実行 さ れる必要があ り ま
文書番号 : 001-95893 Rev. *A
ページ 62/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
す。 各フ ラ ッ シ ュ ページから の メ モ リ バイ ト の読み出 し 例は、 以下に示 し 、 「start:」 ラ ベルの直後に boot.tpl および boot.asm
の両方に挿入する必要があ り ます。
// dummy read from each 8 K Flash page
// page 1
mov A, 0x20
// MSB
mov X, 0x00
// LSB
romx
// page 2
mov A, 0x40
// MSB
mov X, 0x00
// LSB
romx
// page 3
mov A, 0x60
// MSB
mov X, 0x00
// LSB
romx
// wait at least 5 µs
mov X, 14
loop1:
dec X
jnz loop1
2. 極度の温度での内蔵主振動子 (IMO) の許容誤差
■
問題の定義
非同期デジ タ ル通信イ ン タ ー フ ェ ースは 0°C ～ 70°C の温度範囲外で動作する時、 エ ラ ー と な る可能性があ り ます。 こ の問題は
0°C ～ 70°C の温度範囲内での最終製品の使用に影響 し ません。
■
影響を受けるパラ メ ー タ ー
IMO 周波数の許容誤差です。 0°C ～ +70°C の範囲外、 またはデー タ シー ト で規定 さ れた温度の最大値 と 最小値の範囲内で動作
する時に、 最大の偏差は ±5% です。
■
ト リ ガー条件 (S)
0°C ～ +70°C の温度範囲外で動作する時、非同期 Rx/Tx ク ロ ッ ク ソ ース IMO 周波数の誤差はデー タ シー ト で規定 さ れた ±2.5%
の制限を超え る可能性があ り ます。
■
影響の範囲
この問題は UART、 IrDA および FSK の実装に影響を与え る可能性があ り ます。
■
回避方法
非同期デジ タ ル通信イ ン タ ー フ ェ ースの少な く と も 一端で水晶安定化ク ロ ッ ク ソ ース を実装 し ます。
■
問題の修正状況
シ リ コ ンの修正は計画 さ れていません。 上記に説明 し た回避方法を使用すべき です。
文書番号 : 001-95893 Rev. *A
ページ 63/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
改訂履歴
文章名 : CY8C29466/CY8C29566/CY8C29666/CY8C29866、 PSoC® Programmable System-on-Chip™
文書番号 : 001-95893
版
**
ECN 番号
4627167
変更者
HZEN
*A
4669787
HZEN
文書番号 : 001-95893 Rev. *A
発行日
変更内容
01/19/2015 こ れは英語版 38-12013 Rev. *Z を翻訳 し た日本語版 001-95893 Rev. ** です。
04/13/2015 こ れは英語版 38-12013 Rev. AA を翻訳 し た日本語版 001-95893 Rev. *A です。
ページ 64/65
CY8C29466/CY8C29566
CY8C29666/CY8C29866
セールス、 ソ リ ュ ーシ ョ ン、 および法律情報
ワール ド ワ イ ド な販売 と 設計サポー ト
サイ プ レ スは、 事業所、 ソ リ ュ ーシ ョ ン セ ン タ ー、 メ ー カ ー代理店および販売代理店の世界的なネ ッ ト ワー ク を保持 し ています。
お客様の最寄 り のオ フ ィ スについては、 サイ プ レ スのロ ケーシ ョ ン ページ を ご覧 く だ さ い。
PSoC® ソ リ ュ ーシ ョ ン
製品
車載用
ク ロ ッ ク＆バ ッ フ ァ
イ ン タ ー フ ェ ース
照明＆電力制御
メモリ
PSoC
タ ッ チ セ ン シ ング
USB コ ン ト ロー ラ ー
ワ イヤレ ス／ RF
cypress.com/go/automotive
cypress.com/go/clocks
cypress.com/go/interface
cypress.com/go/powerpsoc
cypress.com/go/plc
cypress.com/go/memory
cypress.com/go/psoc
psoc.cypress.com/solutions
PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP
サイ プ レ ス開発者 コ ミ ュ ニ テ ィ
コ ミ ュ ニ テ ィ | フ ォ ー ラ ム | ブ ログ | ビデオ | ト レーニ ン グ
テ ク ニ カル サポー ト
cypress.com/go/support
cypress.com/go/touch
cypress.com/go/USB
cypress.com/go/wireless
© Cypress Semiconductor Corporation, 2003-2015. 本文書に記載 さ れる情報は予告な く 変更 さ れる場合があ り ます。 Cypress Semiconductor Corporation ( サイ プ レ ス セ ミ コ ン ダ ク タ 社 ) は、 サイ
プ レ ス製品に組み込まれた回路以外のいかな る回路を使用する こ と に対 し て一切の責任を負いません。 サイ プ レ ス セ ミ コ ン ダ ク タ 社は、 特許またはその他の権利に基づ く ラ イ セ ン ス を譲渡する こ
と も、 または含意する こ と も あ り ません。 サイ プ レ ス製品は、 サイ プ レ ス と の書面によ る合意に基づ く ものでない限 り 、 医療、 生命維持、 救命、 重要な管理、 または安全の用途のために使用する
こ と を保証する も のではな く 、 また使用する こ と を意図 し た もので も あ り ません。 さ ら にサイ プ レ スは、 誤動作や故障によ っ て使用者に重大な傷害を も た ら す こ と が合理的に予想 さ れる生命維持
シ ス テムの重要な コ ンポーネ ン ト と し てサイ プ レ ス製品を使用する こ と を許可 し ていません。 生命維持シ ス テムの用途にサイ プ レ ス製品を供する こ と は、 製造者がそのよ う な使用におけるあ ら ゆ
る リ ス ク を負 う こ と を意味 し 、 その結果サイ プ レ スはあ ら ゆる責任を免除 さ れる こ と を意味 し ます。
全ての ソ ース コ ー ド ( ソ フ ト ウ ェ アおよび／またはフ ァ ームウ ェ ア ) はサイ プ レ ス セ ミ コ ン ダ ク タ 社 ( 以下 「サイ プ レ ス」 ) が所有 し 、 全世界の特許権保護 ( 米国およびその他の国 )、 米国の著作
権法な ら びに国際協定の条項によ り 保護 さ れ、 かつそれら に従います。 サイ プ レ スが本書面によ り ラ イ セ ン シーに付与する ラ イ セ ン スは、 個人的、 非独占的かつ譲渡不能のラ イ セ ン スであ り 、 適
用 さ れる契約で指定 さ れたサイ プ レ スの集積回路 と 併用 さ れる ラ イ セ ン シーの製品のみをサポー ト する カ ス タ ム ソ フ ト ウ ェ アおよび／またはカ ス タ ム フ ァ ームウ ェ ア を作成する目的に限 っ て、サ
イ プ レ スのソ ース コ ー ド の派生著作物を コ ピー、 使用、 変更そ し て作成する ためのラ イ セ ン ス、 な ら びにサイ プ レ スの ソ ース コ ー ド および派生著作物を コ ンパイルする ためのラ イ セ ン スです。 上
記で指定 さ れた場合を除き、 サイ プ レ スの書面によ る明示的な許可な く し て本ソ ース コ ー ド を複製、 変更、 変換、 コ ンパイル、 または表示する こ と は全て禁止 し ます。
免責条項 : サイ プ レ スは、 明示的または黙示的を問わず、 本資料に関するいかな る種類の保証 も行いません。 こ れには、 商品性または特定目的への適合性の黙示的な保証が含まれますが、 こ れに
限定 さ れません。 サイ プ レ スは、 本文書に記載 さ れる資料に対 し て今後予告な く 変更を加え る権利を留保 し ます。 サイ プ レ スは、 本文書に記載 さ れるいかな る製品または回路を適用または使用 し
た こ と によ っ て生ずるいかな る責任も負いません。 サイ プ レ スは、 誤動作や故障によ っ て使用者に重大な傷害を も た ら す こ と が合理的に予想 さ れる生命維持シ ス テムの重要な コ ンポーネ ン ト と し
てサイ プ レ ス製品を使用する こ と を許可 し ていません。 生命維持シ ス テムの用途にサイ プ レ ス製品を供する こ と は、 製造者がそのよ う な使用におけるあ ら ゆる リ ス ク を負 う こ と を意味 し 、 その結
果サイ プ レ スはあ ら ゆる責任を免除 さ れる こ と を意味 し ます。
ソ フ ト ウ ェ アの使用は、 適用 さ れるサイ プ レ ス ソ フ ト ウ ェ ア ラ イ セ ン ス契約によ っ て制限 さ れ、 かつ制約 さ れる場合があ り ます。
文書番号 : 001-95893 Rev. *A
改訂日 2015 年 4 月 13 日
ページ 65/65
PSoC Designer™ および Programmable System-on-Chip™ はサイ プ レ ス セ ミ コ ン ダ ク タ 社の商標であ り 、 PSoC® と CapSense® は同社の登録商標です。
I2C コ ンポーネ ン ト をサイ プ レ ス またはサブ ラ イ セ ン ス を持つ関連業者から購入する と 、 Philips I2C の特許権の下で ラ イ セ ン スが付与 さ れます。 こ のラ イ セ ン スによ り 、 シ ス テムが Philips が定義
する I2C の標準仕様を満たす限 り 、 I2C システムで こ れら のコ ンポーネ ン ト を使用で き ます。 2006 年 10 月 1 日以降、 Philips Semiconductors 社は新社名 NXP Semiconductors を使用 し ています。
本書で言及するすべての製品名および会社名は、 それぞれの所有者の商標である場合があ り ます。