PSoC 4 PSoC 4000 Family Datasheet Programmable System-on-Chip (PSoC) Datasheet (Japanese).pdf

PSoC® 4: PSoC 4000 フ ァ ミ リ
デー タ シー ト
プ ロ グ ラ マ ブル シ ス テムオ ン チ ッ プ
(PSoC®)
概要
PSoC® 4 は、 ARM® Cortex™-M0 CPU を内蔵 し たプ ロ グ ラ マ ブル組込みシ ス テム コ ン ト ロー ラ ー フ ァ ミ リ 用の、 拡張可能かつ再
設定可能な プ ラ ッ ト フ ォ ーム アーキテ ク チ ャ です。 プ ログ ラ ム可能かつ再設定可能なアナログ ブ ロ ッ ク と デジ タ ル ブ ロ ッ ク を柔
軟な自動配線で組み合わせて形成 し ています。 PSoC 4000 製品フ ァ ミ リ は、 PSoC 4 プ ラ ッ ト フ ォ ーム アーキテ ク チ ャ の最小 メ ン
バーです。 これは、 標準的な通信 と タ イ ミ ング ペ リ フ ェ ラルを備えたマ イ ク ロ コ ン ト ロー ラ ー、 ク ラ ス最高の性能を備えた静電容
量 タ ッ チセ ン シ ング シス テム (CapSense)、 および汎用アナロ グの組み合せです。 新 し いア プ リ ケーシ ョ ンや設計ニーズの面では、
PSoC 4000 製品は PSoC 4 プ ラ ッ ト フ ォ ームの メ ンバー と の完全な上位互換性があ り ます。
特長 32 ビ ッ ト MCU サブ シス テム
■
16MHz ARM Cortex-M0 CPU
タ イ ミ ン グお よびパルス幅の変調
■
リ ー ド ア ク セ ラ レー タ (Read Accelerator) を備えた 16KB ま
でのフ ラ ッ シ ュ
■
1 個の 16 ビ ッ ト タ イ マー／カ ウン タ ー／パルス幅変調器
(TCPWM) ブ ロ ッ ク
■
最大 2KB ま での SRAM
■
中央揃え、 エ ッ ジ、 および疑似乱数モー ド
■
モー タ ー駆動やその他の信頼性の高いデジ タ ル ロ ジ ッ ク ア
プ リ ケーシ ョ ン用のキル信号の コ ンパレ ー タ ベースの ト リ
ガー
プ ロ グ ラ ミ ン グ可能な アナ ロ グ
■
汎用または静電容量セ ン シ ング ア プ リ ケーシ ョ ン用の 2 個の
電流 DAC (IDAC)
■
内部 リ フ ァ レ ン スのある 1 個の低消費電力 コ ンパレー タ
低消費電力 1.71V ～ 5.5V の動作
■
最大 20 のプ ロ グ ラ ミ ン グ可能な GPIO ピ ン
■
28 ピ ン SSOP、24 ピ ン QFN、16 ピ ン SOIC、16 ピ ン QFN、16
ボール WLCSP、 8 ピ ン SOIC パ ッ ケージ
■
ポー ト 0、1、2 の GPIO ピ ンは CapSense にな り 得る、または
他の機能を備えて い る
■
駆動モー ド 、 駆動強度、 スルーレー ト は設定可能
I2C
割 り 込み と
ア ド レ ス検出によ るウ ェ イ ク ア ッ プ機能を備
えたデ ィ ープ ス リ ープ モー ド
静電容量セ ン シ ン グ
■
サイ プ レ ス CapSense シグマ デル タ (CSD) は ク ラ ス最高の信
号対 ノ イ ズ比 (SNR) および耐水性を提供
■
サイ プ レ スが提供する ソ フ ト ウ ェ ア
容量セ ン シ ングの設計を簡易化
コ ンポーネ ン ト は静電
■
統合開発環境 (IDE) が回路図設計の入力 と ビル ド を提供 ( ア
ナログ と デジ タ ル自動配線も 備えている )
■
5pF ～ 45pF のセ ンサー範囲での自動ハー ド ウ ェ ア チ ュ ーニ
ング (SmartSense™)
■
すべての固定機能お よびプ ロ グ ラ ミ ン グ可能なペ リ フ ェ ラ ル
向けのア プ リ ケーシ ョ ン プ ログ ラ ミ ング イ ン タ ー フ ェ ース
(API) コ ンポーネ ン ト
PSoC Creator 設計環境
シ リ アル通信
■
デ ィ ープ ス リ ープ モー ド 中にア ド レ ス マ ッ チ ング を行い、一
致にな る と ウ ェ イ ク ア ッ プ を生成する能力を備えたマルチ マ
ス タ ー I2C ブ ロ ッ ク
Cypress Semiconductor Corporation
文書番号 : 001-92208 Rev. *A
•
業界標準のツール と の互換性
■
198 Champion Court
回路図入力の後、開発は ARM ベースの業界標準の開発ツール
で行 う こ と が可能
•
San Jose, CA 95134-1709
•
408-943-2600
改訂日 2015 年 9 月 23 日
PSoC® 4: PSoC 4000 フ ァ ミ リ
デー タ シー ト
詳細情報
サイ プ レ スは、 www.cypress.com に大量のデー タ を掲載 し てお り 、 ユーザーがデ ザイ ン に適切な PSoC デバイ ス を選択 し 、 デバ
イ ス をデザイ ンに迅速で効果的に統合する手助け を し ています。リ ソ ースの総合 リ ス ト については、知識ベース記事「KBA86521,
How to Design with PSoC 3, PSoC 4, and PSoC 5LP」 を ご参照 く だ さ い。 以下は PSoC 4 の要約です。
■
■
■
概要 : PSoC ポー ト フ ォ リ オ、 PSoC ロー ド マ ッ プ
製品セ レ ク タ : PSoC 1、 PSoC 3、 PSoC 4、 PSoC 5LP
また、 PSoC Creator はデバイ ス選択ツールを含んでいます。
ア プ リ ケーシ ョ ン ノ ー ト : サイ プ レ スは、 基本レ ベルから 上
級レ ベルま での様々な ト ピ ッ ク に触れる大量の PSoC ア プ リ
ケ ーシ ョ ン ノ ー ト を提供 し ています。 以下は、 PSoC 4 入門
用の推奨ア プ リ ケーシ ョ ン ノ ー ト です。
❐ AN79953: PSoC 4 の入門
❐ AN88619: PSoC 4 ハー ド ウ ェ ア設計上の注意事項
❐ AN86439: PSoC 4 GPIO ピ ンの使用
❐ AN57821: 混合信号回路基板レ イ アウ ト
❐ AN81623: デジ タ ル デザイ ンのベス ト プ ラ ク テ ィ ス
❐ AN73854: ブー ト ローダ入門
❐ AN89610: ARM Cortex コ ー ド 最適化
■
テ ク ニ カル リ フ ァ レ ン ス マニ ュ アル (TRM) には2種類あ り ま
す。
❐ アーキテ ク チ ャTRM は各 PSoC 4 機能ブ ロ ッ ク を詳細に説
明 し ます。
❐ レ ジ ス タ TRM は各 PSoC 4 レ ジス タ を詳細に説明 し ます。
■
開発キ ッ ト :
❐ CY8CKIT-040 (PSoC 4000 Pioneer Kit) はデバ ッ グ機能を備
え た使いやす く 安価 な 開発 プ ラ ッ ト フ ォ ーム で す。 こ の
キ ッ ト は、Arduino™ 準拠シール ド および Digilent® Pmod™
ド ー タ ー カ ー ド 専用コ ネ ク タ を搭載 し ています。
❐ MiniProg3 デバイ スはフ ラ ッ シ ュのプ ログ ラ ミ ン グ と デ
バ ッ グ用のイ ン タ ー フ ェ ース を提 供 し ています。
PSoC Creator
PSoC Creator は無償の Windows ベースの統合設計環境 (IDE) です。 こ のキ ッ ト によ り 、 PSoC 3、PSoC 4、 お よび PSoC 5LP ベー
スのシ ス テムのハー ド ウ ェ ア と フ ァ ームウ ェ アの同時設計が可能です。 100 以上の事前検証済みで量産使用が可能な PSoC コ ン
ポーネ ン ト をサポー ト し ている ク ラ シ ッ ク で使い慣れた回路図キ ャ プ チ ャ を使っ てデザイ ン を作成 し ます。 コ ポーネ ン ト デー タ
シー ト を ご参照 く だ さ い。 PSoC Creator によ り 、 以下の こ と が可能です。
1. メ イ ン デザイ ン ワー ク スペースで、 コ ンポーネ ン ト ア イ コ
3. コ ン フ ィ ギ ュ レーシ ョ ン ツールを使っ て コ ンポーネ ン ト を
ン を ド ラ ッ グ ア ン ド ド ロ ッ プ し てハー ド ウ ェ ア シ ス テム
設定
デザイ ン を ビル ド
4. 100 以上のコ ンポーネ ン ト のラ イ ブ ラ リ を利用
2. PSoC Creator IDE の C コ ンパイ ラ を使用 し てア プ リ ケー
5. コ ンポーネ ン ト デー タ シー ト を参照
シ ョ ンの フ ァ ームウ ェ ア と PSoC ハー ド ウ ェ ア を相互 設計
図 1. PSoC Creator での CapSense サン プル プ ロ ジ ェ ク ト
1
2
4
3
文書番号 : 001-92208 Rev. *A
55
ページ 2/35
PSoC® 4: PSoC 4000 フ ァ ミ リ
デー タ シー ト
目次
機能の説明.......................................................................... 5
CPU および メ モ リ サブ シ ス テム................................ 5
シ ス テム リ ソ ース....................................................... 5
アナログ ブ ロ ッ ク ....................................................... 6
固定機能デジ タ ル........................................................ 6
GPIO ........................................................................... 6
特殊機能ペ リ フ ェ ラル ................................................ 6
ピ ン配置 ............................................................................. 7
電源 .................................................................................. 12
非安定化外部電源 ...................................................... 12
安定化外部電源 ......................................................... 12
開発サポー ト .................................................................... 13
ド キ ュ メ ン ト ............................................................. 13
オ ン ラ イ ン ................................................................ 13
ツール........................................................................ 13
電気的仕様........................................................................ 14
絶対最大定格 ............................................................. 14
デバイ ス レ ベルの仕様 ............................................. 14
文書番号 : 001-92208 Rev. *A
アナログ ペ リ フ ェ ラル ............................................. 17
デジ タ ル ペ リ フ ェ ラル ............................................. 19
メ モ リ ........................................................................ 20
シ ス テム リ ソ ース..................................................... 20
注文情報 ........................................................................... 23
製品番号の命名規則 .................................................. 23
パ ッ ケージ........................................................................ 25
パ ッ ケージ図............................................................. 26
略語 .................................................................................. 30
本書の表記法 .................................................................... 33
測定単位 .................................................................... 33
変更履歴 ........................................................................... 34
セールス、 ソ リ ュ ーシ ョ ンおよび法律情報 ..................... 35
ワール ド ワ イ ド 販売 と 設計サポー ト ......................... 35
製品 ........................................................................... 35
PSoC® ソ リ ュ ーシ ョ ン ............................................ 35
サイ プ レ ス開発者コ ミ ュ ニ テ ィ ................................ 35
テ ク ニ カル サポー ト ................................................. 35
ページ 3/35
PSoC® 4: PSoC 4000 フ ァ ミ リ
デー タ シー ト
図 2. ブ ロ ッ ク図
CPU Subsystem
MUL
NVIC, IRQMX
System Resources
Lite
Power
Sleep Control
WIC
POR
REF
PWRSYS
Flash
16 KB
SRAM
2 KB
Read Accelerator
SRAM Controller
ROM
4 KB
ROM Controller
System Interconnect (Single/Multi Layer AHB)
Peripherals
PCLK
Peripheral Interconnect (MMIO)
Reset
Reset Control
XRES
Test
DFT Logic
DFT Analog
IOSS GPIO (4x ports)
Clock
Clock Control
WDT
IMO
ILO
CapSense
AHB- Lite
SPCIF
Cortex
M0
16 MHz
1x TCPWM
32-bit
SWD/TC
1x SCB-I2C
PSoC 4000
High Speed I/O Matrix
Power Modes
Active/ Sleep
Deep Sleep
20 x GPIOs
I/O Subsystem
PSoC 4000 デバイ スは、ハー ド ウ ェ ア と フ ァ ームウ ェ アの両方
のプ ログ ラ ム、 テ ス ト 、 デバ ッ グ処理、 配線の幅広い範囲に対
応 し ています。
ARM シ リ アル ワ イヤ デバ ッ グ (SWD) イ ン タ ー フ ェ ースは、デ
バイ スのプ ログ ラ ミ ング と デバ ッ グ機能をすべてサポー ト し て
います。
完全なデバ ッ グ オン チ ッ プ (DoC) の機能によ り 、 標準の量産
デバイ ス を使用 し た最終シ ス テムで完全なデバイ スのデバ ッ グ
処理が可能 にな り ます。 専用のイ ン タ ー フ ェ ースやデバ ッ グ
ポ ッ ド 、 シ ミ ュ レー タ 、 エ ミ ュ レー タ は不要です。 デバ ッ グを
完全にサポー ト する ために必要な ものは、 プ ログ ラ ミ ング用の
標準的接続だけです。
PSoC Creator IDE は PSoC 4000 デバイ ス用の完全に統合 さ れ
た プ ロ グ ラ ミ ン グ お よ びデバ ッ グのサポ ー ト を 提供 し ま す。
SWD イ ン タ ー フ ェ ースは業界標準のサー ド パーテ ィ 製ツール
と 完全互換です。 PSoC 4000 フ ァ ミ リ は、 マルチチ ッ プ ア プ
リ ケーシ ョ ン ソ リ ュ ーシ ョ ン ま たはマ イ ク ロ コ ン ト ロ ー ラ ー
に適用不可能なセキ ュ リ テ ィ レ ベルを提供 し ます。 こ のフ ァ ミ
リ は次の利点を持 っ ています。
■ デバ ッ グ機能を無効にで き る
■ 堅牢な フ ラ ッ シ ュ保護
文書番号 : 001-92208 Rev. *A
お客様独自の機能がプ ログ ラ マ ブル オ ン チ ッ プ ブ ロ ッ ク で
実装可能
デバ ッ グ回路は初期設定では有効に さ れお り 、 フ ァ ームウ ェ ア
でのみ無効にす る こ と がで き ます。 有効に さ れてい ない場合、
再度有効にす る 唯一の方法は、 デバ イ ス全体 を 消去 し フ ラ ッ
シ ュ保護も ク リ ア し てデバ ッ グ処理を有効にする新 し い フ ァ ー
ムウ ェ ア でデバイ ス を プ ログ ラ ム し 直す こ と です。
さ ら に、 悪意を持っ てデバイ ス を再プ ログ ラ ムする こ と に起因
する フ ィ ッ シ ング攻撃、またはフ ラ ッ シ ュ プ ログ ラ ミ ング シー
ケ ン ス を開始 し て割 り 込む こ と で セキ ュ リ テ ィ シ ス テム を打
倒 し よ う と い う 意図が懸念 さ れる ア プ リ ケーシ ョ ン に対 し て、
すべてのデバ イ ス イ ン タ ー フ ェ ース を恒久的に無効にす る こ
と が可能です。 デバイ スの最高レ ベルのセキ ュ リ テ ィ が有効に
な っ ている場合、 すべてのプ ロ グ ラ ミ ン グ、 デバ ッ グおよ びテ
ス ト イ ン タ ー フ ェ ースは無効に さ れます。 そのため、 デバイ ス
セキ ュ リ テ ィ 機能が有効に さ れた PSoC4000 は、誤解析に起因
し て返 さ れない こ と があ り ます。こ れは PSoC 4000 でユーザー
が行え る ト レー ド オ フ です。
■
ページ 4/35
PSoC® 4: PSoC 4000 フ ァ ミ リ
デー タ シー ト
機能の説明
CPU お よび メ モ リ サブ シ ス テム
CPU
PSoC 4000 の Cortex-M0 CPU は、 広範な ク ロ ッ ク ゲーテ ィ ン
グを備えた低消費電力動作用に最適化 さ れた 32 ビ ッ ト MCU サ
ブ シ ス テムの一部です。 ほ と んどの命令の長 さ は 16 ビ ッ ト で
あ り 、 CPU が Thumb-2 命令セ ッ ト のサブ セ ッ ト を実行 し ま
す。 こ れ に よ り 、 バ イ ナ リ コ ー ド は 完 全 上 位 互 換 に な り 、
Cortex-M3 や M4 な どの高性能プ ロ セ ッ サに使用で き ます。 こ
れは、 8 つの割 り 込み入力を備えたネス ト 型ベ ク タ 割 り 込みコ
ン ト ロー ラ ー (NVIC) ブ ロ ッ ク と ウ ェ イ ク ア ッ プ割 り 込み コ ン
ト ロー ラ ー (WIC) を含みます。 WIC はデ ィ ープ ス リ ープ モー
ド か ら プ ロ セ ッ サを復帰 さ せる こ と がで き ます。 こ れに よ り 、
チ ッ プがデ ィ ープ ス リ ープ モー ド にな っ ている時に メ イ ン プ
ロ セ ッ サへの電源を切る こ と がで き ます。 また CPU サブ シ ス
テムは、 割 り 込みを生成で き る、 SYSTICK と 呼ばれる 24 ビ ッ
ト タ イ マーを含みます。
その他、 JTAG の 2 線式のデバ ッ グ イ ン タ ー フ ェ ースである シ
リ アル ワ イヤ デバ ッ グ (SWD) イ ン タ ー フ ェ ース も あ り ます。
PSoC 4000 に使用するデバ ッ グ コ ン フ ィ ギ ュ レーシ ョ ンには、
4 個のブ レー ク ポ イ ン ト ( ア ド レ ス ) コ ンパレー タ と 2 個の
ウ ォ ッ チポ イ ン ト ( デー タ ) コ ンパレー タ があ り ます。
フ ラ ッ シュ
PSoC 4000 デバイ スは、 フ ラ ッ シ ュ ブ ロ ッ ク から の平均ア ク
セス時間を改善する ために CPU に緊密に接続 さ れた、 フ ラ ッ
シ ュ ア ク セ ラ レ ー タ 付きの フ ラ ッ シ ュ モ ジ ュ ールを持 っ てい
ます。 低消費電力のフ ラ ッ シ ュ ブ ロ ッ クは 16MHz でゼロ ウ ェ
イ ト ス テー ト (WS) ア ク セス時間を達成する よ う に設計 さ れま
す。
SRAM
16MHz で実行可能なゼロ ウ ェ イ ト ス テー ト ( 待ち状態な し ) の
ア ク セス を備えた 2KB SRAM が提供 さ れます。
SROM
ブ ー ト お よ び コ ン フ ィ ギ ュ レ ーシ ョ ン ルーチ ン を含んでい る
監視 ROM が提供 さ れます。
シ ス テム リ ソ ース
電源シ ス テム
電力シ ス テムは 12 ページの電源の節で詳 し く 説明 さ れます。こ
れは、 電圧レ ベルがそれぞれのモー ド の必要に応 じ る こ と を保
証 し 、電圧レ ベルが適切な機能の必 要に応 じ る ま で モー ド への
移行を遅延 さ せる ( 例えば、 パワーオ ン リ セ ッ ト (POR) 時 )、
または リ セ ッ ト を生成 し ます ( 例えば、電圧低下検出時 )。PSoC
4000 は、 1.8V±5% ( 外部安定化 ) または 1.8V ～ 5.5V ( 内部安
定化 ) の外部電源電圧で動作 し 、 3 つの異な る電力モー ド があ
り 、これ らのモー ド 間の遷 移が電源シス テムによ り 管理 さ れま
す。 PSoC 4000 はア ク テ ィ ブ モー ド およびス リ ープ と デ ィ ー
プ ス リ ープ低消費電力モー ド に対応 し ています。
ア ク テ ィ ブ モー ド では、 すべてのサブ シ ス テムは動作で き ま
す。 ス リ ープ モー ド では、 CPU サブ シ ス テム (CPU、 フ ラ ッ
シ ュ、 SRAM) はク ロ ッ ク がゲー ト オ フ にな り ますが、 すべて
のペ リ フ ェ ラ ル と 割 り 込みはウ ェ イ ク ア ッ プ イ ベ ン ト の時に
瞬時ウ ェ イ ク ア ッ プ機能によ り ア ク テ ィ ブにな り ます。 デ ィ ー
プ ス リ ープ モー ド では、高速 ク ロ ッ ク および対応する回路がオ
フ に さ れます。 このモー ド か らの復帰は 35µs かか り ます。
文書番号 : 001-92208 Rev. *A
ク ロ ッ ク シ ス テム
PSoC 4000 ク ロ ッ ク シ ス テムは、 ク ロ ッ ク を必要 と するすべ
てのサブ シ ス テムに ク ロ ッ ク を供給 し 、グ リ ッ チな し に異な る
ク ロ ッ ク ソ ース間で切 り 替え る こ と を担当 し ま す。 ま た、 ク
ロ ッ ク シ ス テムは メ タ ス テーブル状態が発生 し ない よ う に保
証 し ます。
PSoC 4000 のク ロ ッ ク シ ス テムは、 内蔵主発振器 (IMO)、 内蔵
低周波数発振器 (ILO)、 お よ び外部 ク ロ ッ ク 用の予備ピ ンか ら
構成 さ れます。
図 3. PSoC 4000 MCU のク ロ ッ キング アーキテ ク チ ャ
IMO
Divide By
2,4,8
FCPU
External Clock
( connects to GPIO pin P 0.4 )
FCPU信号は、アナログ と デジ タ ル ペ リ フ ェ ラル用に同期ク ロ ッ
ク を生成する ために分周する こ と がで き ます。 PSoC 4000 は、
4 個のク ロ ッ ク分周器を備えてお り 、それぞれが 16 ビ ッ ト で分
周で き ます。 16 ビ ッ ト 分周機能は、 微周波数値を柔軟に生成
する こ と を可能に し 、PSoC Creator で完全にサポー ト さ れてい
ます。
IMO ク ロ ッ ク ソ ース
IMO は PSoC 4000 の内部ク ロ ッ ク 供給の主な ソ ースです。 こ
れはテ ス ト 段階中に、 指定 さ れた精度を得る ために ト リ ム さ れ
ます。 IMO のデ フ ォル ト 周波数は24MHz で、 4MHz のス テ ッ
プ で 24 から 48MHz に調整で き ます。サイ プ レ スが提供する校
正設定では、 IMO の許容誤差は ±2% (24MHz、 32MHz) です。
ILO ク ロ ッ ク ソ ース
ILO は、 超低消費電力の 40kHz 発振器であ り 、 デ ィ ープ ス リ ー
プ モー ド でウ ォ ッ チ ド ッ グ タ イ マー (WDT) と ペ リ フ ェ ラルの
動作用に ク ロ ッ ク を生成する ために主に使用 さ れます。 ILO 制
御のカ ウン タ ーは、精度を改善する ために IMO に校正する こ と
がで き ます。
ウ ォ ッ チ ド ッ グ タ イ マー
ウ ォ ッ チ ド ッ グ タ イ マーは、ILO を ク ロ ッ ク ソ ース と し て動作
する ク ロ ッ ク ブ ロ ッ ク に実装 さ れます。 こ れによ り 、 ウ ォ ッ チ
ド ッ グがデ ィ ープ ス リ ープ モー ド で も動作で き、設定 さ れた タ
イムアウ ト が発生する前にウ ォ ッ チ ド ッ グが処理 さ れなかっ た
場 合に リ セ ッ ト が生成 さ れます。ウ ォ ッ チ ド ッ グ リ セ ッ ト は、
フ ァ ームウ ェ アが読み出 し 可能な リ セ ッ ト 原因 (Reset Cause)
レ ジ ス タ に記録 さ れます。
リセッ ト
PSoC 4000 は、 ソ フ ト ウ ェ ア リ セ ッ ト を含む様々な ソ ースか
ら リ セ ッ ト で き ます。 リ セ ッ ト イ ベン ト は非同期であ り 、 チ ッ
プ を既存の状態に復帰 さ せる こ と を保証 し ます。 リ セ ッ ト の原
因は、 ソ フ ト ウ ェ アが リ セ ッ ト を原因を判断で き る よ う にす
る、リ セ ッ ト 中にス テ ィ ッ キーである レ ジ ス タ に記録 さ れます。
24 ピ ン パ ッ ケージ では、 XRES ピ ンは外部 リ セ ッ ト 用に予約
さ れます。 16 ピ ン と 8 ピ ン パ ッ ケージでは、 内部 POR が提供
さ れます。 XRES ピ ンには、 内部プルア ッ プ抵抗が接続 さ れて
います。 リ セ ッ ト はア ク テ ィ ブ LOW 信号です。
電圧 リ フ ァ レ ン ス
PSoC 4000 リ フ ァ レ ン ス シ ス テムは、 すべての必要 と な る リ
フ ァ レ ン ス を生成 し ます。1.2V 電圧 リ フ ァ レ ン スはコ ンパレー
タ 用に提供 さ れます。 IDAC は ±5% 電圧 リ フ ァ レ ン ス を参照 し
ます。
ページ 5/35
PSoC® 4: PSoC 4000 フ ァ ミ リ
デー タ シー ト
アナ ロ グ ブ ロ ッ ク
GPIO
低消費電力 コ ンパレー タ
PSoC 4000 は、内蔵電圧 リ フ ァ レ ン ス を使用する低消費電力コ
ンパレー タ を備えています。 最大 16 ピ ンのいずれかを コ ンパ
レー タ 入力 と し て使用で き、 コ ンパレー タ 出力を ピ ンに引き出
せま す。選択 し た コ ンパレー タ 入力は コ ンパレー タ の負の入力
に接続 し ます。 コ ンパレー タ の正の入力は常に 1.2V 電圧 リ
フ ァ レ ン スに接続 し ています。 この コ ンパレー タ は CapSense
の目的に も使用で き、 CapSense の動作中には他の目的には使
用不可能です。
電流 DAC
PSoC 4000 は、 チ ッ プ上の最大 16 ピ ンのいずれかを駆動で き
る 2 個の IDAC を備えています。 こ れ らの IDAC はプ ログ ラ ミ
ング可能な電流範囲を持 っ ています。
アナログ多重化バス
PSoC 4000 は、中央か ら独立 し てチ ッ プの周辺を回る 2 個のバ
ス を備えています。 これ らのバス (amux バス と 呼ばれている )
は、 チ ッ プの内部 リ ソ ース (IDAC、 コ ンパレー タ ) がポー ト 0、
1、 2 のいずれかのピ ンに接続で き る よ う にする、 フ ァ ームウ ェ
ア で プ ログ ラ ム可 能な アナログ ス イ ッ チに接続 さ れています。
PSoC 4000 は最大 20 の GPIO を持 っ ています。 GPIO ブ ロ ッ
ク は以下のも のを実装 し ます。
■ 8 種類の駆動モー ド
❐ アナログ入力モー ド ( 入力 と 出力バ ッ フ ァ が無効 )
❐ 入力のみ
❐ 弱プルア ッ プ、 強プルダウン
❐ 強プルア ッ プ、 弱プルダウン
❐ オープ ン ド レ イ ン、 強プルダウン
❐ オープ ン ド レ イ ン、 強プルア ッ プ
❐ 強プルア ッ プ、 強プルダウン
❐ 弱プルア ッ プ、 弱プルダウン
■ 入力閾値選択 (CMOS あるいは LVTTL)
■ 駆動強度モー ド 以外に、 入力 と 出力バ ッ フ ァ のイ ネーブル／
デ ィ ス エーブルの個別制御
■ EMIを改善する ためにdV/dt関連の ノ イ ズ制御用の選択可能な
スルー レー ト
ピ ンは、 8 ビ ッ ト 幅のポー ト と 呼ばれる論理エ ン テ ィ テ ィ に構
成 さ れます ( ポー ト 2 と ポー ト 3 はよ り 少ない ビ ッ ト 幅です )。
電源投入 と リ セ ッ ト の時、 入力への電流を止めない、 および／
または電源投入時に過電流を発生 さ せ ないために、ブ ロ ッ クは
無効状態に移行 さ せます。 高速 I/O マ ト リ ッ ク ス と し て知ら れ
ている多重化ネ ッ ト ワー ク は、 1 本の I/O ピ ンに接続可能な複
数の 信号間を多重化するのに使用 さ れます。
デー タ 出力 と ピ ン ス テー ト レ ジ ス タ は、 それぞれピ ン上で駆
動 さ れる値 と それら のピ ンのス テー ト を格納 し ます。
各 I/O ピ ンは有効にな っ た場合に割 り 込みを生成で き、 各 I/O
ポー ト はそれに対応する割 り 込み 要求 (IRQ) と 割 り 込みサービ
ス ルーチ ン (ISR) ベ ク タ があ り ます (PSoC 4000 では、 ベ ク タ
数は 4 です )。
28 ピ ンおよび 24 ピ ン パ ッ ケージには 20 本の GPIO があ り ま
す。16 ピ ン SOIC には 13 本の GPIO があ り ます。16 ピ ン QFN
および 16 ボール WLCSP には 12 本の GPIO があ り ます。 8 ピ
ン SOIC には 5 本の GPIO があ り ます。
固定機能デジ タ ル
タ イ マー／カ ウン タ ー／ PWM (TCPWM) ブ ロ ッ ク
TCPWM ブ ロ ッ ク は、ユーザーがプ ログ ラ ム可能な周期長の 16
ビ ッ ト カ ウン タ ーから な り ます。 キ ャ プ チ ャ レ ジ ス タ は、 I/O
イ ベン ト な どのイ ベン ト の時に カ ウン ト 値を記録 し ます。 周期
レ ジ ス タ は、カ ウ ン タ ーのカ ウン ト が周期レ ジス タ のカ ウン ト
に等 し く な る時に カ ウン ト を停止 し 、または自動的に リ ロー ド
し ます。 比較レ ジ ス タ は、 PWM デ ュ ーテ ィ 比出力 と し て使用
さ れる比較値信号を生成 し ます。 ブ ロ ッ ク は、 真出力 と 相補出
力 ( それら間のオ フ セ ッ ト がプ ログ ラ ミ ング可能 ) も 提供 し て
お り 、これら をデ ッ ド バン ド がプ ログ ラ ミ ング可能な相補PWM
出力 と し て使用する こ と がで き ます。 また、 出力を事前に決定
さ れた状態に移行 さ せるキル̣ (Kill) 入力 も あ り ます。 例えば、
モー タ ー駆動シ ス テムでは、 過電流状態が示 さ れ、 FET を駆動
し ている PWM を ソ フ ト ウ ェ ア介入な し に直ちに止める必要が
ある時、 キル入力が使用 さ れます。
シ リ アル通信ブ ロ ッ ク (SCB)
PSoC 4000 は、 マルチマス タ ー I2C イ ン タ ー フ ェ ース を実装す
る シ リ アル通信ブ ロ ッ ク を備えて います。
I2C モー ド : ハー ド ウ ェ ア I2C ブ ロ ッ クは、 完全なマルチマス
タ ー と ス レーブ イ ン タ ー フ ェ ース ( マルチマス タ ーのアービ ト
レ ー シ ョ ン が可能 ) を 実装 し ま す。 こ の ブ ロ ッ ク は、 最大
400kbps ( 高速モー ド ) で動作可能で、 CPU 用の割 り 込みオー
バヘ ッ ド と レ イ テ ン シ を削減す る ための フ レ キシ ブルなバ ッ
フ ァ リ ング オプ シ ョ ンがあ り ます。 また、 PSoC 4000 の メ モ
リ で メ ールボ ッ ク ス ア ド レ ス範囲を作 っ て、 メ モ リ ア レ イ に
対する読み書きの I2C 通信を効果的に削減する EZI2C に も 対応
し ています。 また、 ブ ロ ッ クは送受信用に深 さ 8 の FIFO に も
対応 し ています。 これは、 CPU がデー タ を読み 出す一定の時
間を増加する こ と で、 時間通 り に CPU が読み出すデー タ を取
得 し ない こ と に起因 し た ク ロ ッ ク ス ト レ ッ チの必要性を大幅
に低減する こ と がで き ます。
I2C ペ リ フ ェ ラルは、 NXP I2C バス仕様 と ユーザー マニ ュ アル
(UM10204) で定義 さ れた通 り に、 I2C 標準モ ー ド と フ ァ ス ト
モー ド デバイ ス と 互換性があ り ます。 I2C バス I/O は、 オープ
ン ド レ イ ン モー ド にある GPIO を使用 し て実装 さ れます。
PSoC 4000 は、 以下の点では I2C 仕様に完全に準拠 し ません。
2
■ GPIO セルは過電圧耐性がないため、 ホ ッ ト スワ ッ プや、 I C
シ ス テムの残 り の部分から 独 立 し て電源を投入する こ と がで
き ません。
■ フ ァ ス ト モ ー ド の最小立 ち 下が り 時間は高速 ス ト ロ ン グ
モー ド では満た さ れません。 低速ス ト ロ ング モー ド はバス負
荷によ っ て こ の仕様を満たす こ と があ り ます。
文書番号 : 001-92208 Rev. *A
特殊機能ペ リ フ ェ ラル
CapSense
CapSense は PSoC 4000 で、 アナログ ス イ ッ チに接続 し たア
ナログ マルチ プ レ ク サ バス を介 し て最大 16 ピ ンに接続で き る
CSD ブ ロ ッ ク によ り サポー ト さ れます。 従っ て、 CapSense 機
能はソ フ ト ウ ェ ア で制御 さ れて、 シ ス テム内のいかな る使用可
能な ピ ン かピ ン グループに も提供する こ と がで き ます。 ユー
ザ ー の便宜の た め に、 PSoC
Creator コ ン ポ ー ネ ン ト は
CapSense ブ ロ ッ ク に提供 さ れています。
シール ド 電圧は、 耐水機能を提供する ために他のマルチ プ レ ク
サ バス上で駆動する こ と がで き ます。 耐水性は、 シール ド 電極
を検知電極 と 同位相で駆動 し て、 シール ド 容量が検知 さ れた入
力を減衰 さ せ る こ と を防ぐ こ と で、備え ら れています。近接検
知も 実装する こ と がで き ます。
CapSense ブ ロ ッ クは、 2 個の IDAC を備えています。 こ れら
は、 CapSense を使用 し ない ( 両方の IDAC と も使用可能 ) 場
合、 または CapSense が耐水性を備えずに使用する ( ど ち ら か
一方の IDAC が使用可能 ) 場合、 一般用途に使用する こ と がで
き ます。
ページ 6/35
PSoC® 4: PSoC 4000 フ ァ ミ リ
デー タ シー ト
ピ ン配置
すべてのポー ト ピ ンは GPIO に対応 し ています。 ポー ト 0、 1、 2 は CSD CapSense と アナログ多重化バスの接続に対応 し ています。 TCPWM 機能 と 代替機能は以下の
よ う に 5 種類の PSoC 4000 パ ッ ケージ でポー ト ピ ンに多重化 さ れています。
表 1. ピ ン機能
28 ピ ン SSOP
ピン
20
名称
VSS
24 ピ ン QFN
ピン
名称
16 ピ ン QFN
16 ピ ン SOIC
ピン
名称
ピン
名称
8 ピ ン SOIC
ピン
名称
21
P0.0/TRIN0
1
P0.0/TRIN0
22
P0.1/TRIN1/CMPO
_0
2
P0.1/TRIN1/CMPO
_0
1
P0.1/TRIN1/CMPO
_0
3
P0.1/TRIN1/CMPO
_0
23
P0.2/TRIN2
3
P0.2/TRIN2
2
P0.2/TRIN2
4
P0.2/TRIN2
24
P0.3/TRIN3
4
P0.3/TRIN3
25
P0.4/TRIN4/CMPO
_0/EXT_CLK
5
P0.4/TRIN4/CMPO
_0/EXT_CLK
3
P0.4/TRIN4/CMPO
_0/EXT_CLK
5
P0.4/TRIN4/CMPO
_0/EXT_CLK
2
26
VCC
6
VCC
4
VCC
6
VCC
3
27
VDD
7
VDD
6
VDD
7
VDD
4
VDD
5
VSS
6
P1.1/OUT0
TCPWM 信号
代替機能
TRIN0: ト リ ガー入力 0
TRIN1: ト リ ガー入力 1 CMPO_0: 検知 コ
ンパレー タ 出力
TRIN2: ト リ ガー入力 2
TRIN3: ト リ ガー入力 3
P0.4/TRIN4/CMPO TRIN4: ト リ ガー入力 4 CMPO_0: 検知 コ
_0/EXT_CLK
ンパレー タ 出力、
外部ク ロ ッ ク 、
CMOD コ ンデン
サ
VCC
28
VSS
8
VSS
7
VSS
8
VSS
1
P0.5
9
P0.5
5
VDDIO
9
P0.5
2
P0.6
10
P0.6
8
P0.6
10
P0.6
3
P0.7
11
P0.7
4
P1.0
12
P1.0
5
P1.1/OUT0
13
P1.1/OUT0
9
P1.1/OUT0
11
P1.1/OUT0
6
P1.2/SCL
14
P1.2/SCL
10
P1.2/SCL
12
P1.2/SCL
I2C ク ロ ッ ク
7
P1.3/SDA
15
P1.3/SDA
11
P1.3/SDA
13
P1.3/SDA
I2C デー タ
8
P1.4/UND0
16
P1.4/UND0
UND0: ア ン ダー フ ロー
時の出力
9
P1.5/OVF0
17
P1.5/OVF0
OVF0: オーバー フ ロー
時の出力
10
P1.6/OVF0/UND0/n
OUT0
/CMPO_0
18
P1.6/OVF0/UND0/n
OUT0
/CMPO_0
12
P1.6/OVF0/UND0/n
OUT0/CMPO_0
14
P1.6/OVF0/UND0/n
OUT0/CMPO_0
7
OUT0: PWM 出力 0
P1.6/OVF0/UND0/n nOUT0: 上記の OUT0、 CMPO_0: 検知 コ
OUT0/CMPO_0 UND0、 OVF0 の相補信 ンパレー タ 出力、
号
内部 リ セ ッ ト 機
能 [1]
注:
1. POR 中には負荷を介 し てグ ラ ン ド に接続 し ないで く だ さ い ( 出力であ る必要があ り ます )。
文書番号 : 001-92208 Rev. *A
ページ 7/35
PSoC® 4: PSoC 4000 フ ァ ミ リ
デー タ シー ト
表 1. ピ ン機能 ( 続き )
28 ピ ン SSOP
ピン
11
名称
VSS
12
24 ピ ン QFN
16 ピ ン QFN
16 ピ ン SOIC
8 ピ ン SOIC
ピン
名称
ピン
名称
ピン
名称
ピン
名称
TCPWM 信号
代替機能
13
未接続 (NC)[2]
P1.7/MATCH/EXT_
CLK
19
P1.7/MATCH/EXT_
CLK
13
P1.7/MATCH/EXT_
CLK
15
P1.7/MATCH/EXT_
CLK
MATCH:
マ ッ チ信号出力
外部 ク ロ ッ ク
14
P2.0
20
P2.0
16
P2.0
15
VSS
16
P3.0/SDA/SWD_IO
21
P3.0/SDA/SWD_IO
14
P3.0/SDA/SWD_IO
1
P3.0/SDA/SWD_IO
8
P3.0/SDA/SWD_IO
I2C デー タ 、
SWD I/O
17
P3.1/SCL/SWD_CL
K
22
P3.1/SCL/SWD_CL
K
15
P3.1/SCL/SWD_CL
K
2
P3.1/SCL/SWD_CL
K
1
P3.1/SCL/SWD_CL
K
I2C ク ロ ッ ク 、
SWD ク ロ ッ ク
18
P3.2
23
P3.2
16
P3.2
19
XRES
24
XRES
OUT0: PWM 出力 0
XRES: 外部 リ
セッ ト
ピ ン機能の説明は以下の通 り です。
VDD: アナログ と デジ タ ル セ ク シ ョ ン用の電源。
VDDIO: こ のピ ンは使用可能な時、 個別の電圧 ド メ イ ン を提供 し ます ( 詳細は、 電源の節を ご参照 く だ さ い )。
VSS: グ ラ ン ド ピ ン。
VCCD: 安定化デジ タ ル電源 (1.8V ±5%)。
ピ ン 0、 1、 2 のすべてのピ ンは、 AMUXBUS A か B に接続 し た CSD 検知ピ ン または CSD シール ド ピ ン と し て使用で き ます。 こ れらはまた、 表 1 に示 さ れた代替機能
以外に、 フ ァ ームウ ェ ア で駆動で き る GPIO と し て も 使用で き ます。
ポー ト 3 のピ ンは、 上記の代替機能以外に GPIO と し て も使用可能です。
次のパ ッ ケージが提供 さ れています : 28 ピ ン SSOP、 24 ピ ン QFN、 16 ピ ン QFN、 16 ピ ン SOIC、 8 ピ ン SOIC。
注:
2. こ のピ ン を使用 し ない場合は開放に し て く だ さ い。
文書番号 : 001-92208 Rev. *A
ページ 8/35
PSoC® 4: PSoC 4000 フ ァ ミ リ
デー タ シー ト
図 4. 28 ピ ン SSOP のピ ン配置
P0.5
P0.6
P0.7
P1.0
P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
VSS
NC
P1.7
P2.0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
28 SSOP
(上面図)
VSS
VDD
VCC
P0.4
P0.3
P0.2
P0.1
P0.0
VSS
XRES
P3.2
P3.1
P3.0
VSS
P3.2
P3.1
P3.0
P2.0
24
23
22
21
20
P1.7
XRES
図 5. 24 ピ ン QFN のピ ン配置
P0.0
1
19
18
P1.6
P0.1
2
17
P1.5
P0.2
3
16
P1.4
P0.3
4
15
P1.3
P0.4
5
14
P1.2
VCCD
6
13
12
P1.1
24 QFN
上面図
P1.0
11
P0.7
10
P0.6
VSS
9
P0.5
8
VDD
7
P0.1
文書番号 : 001-92208 Rev. *A
P3.2
P3.1
P3.0
P1.7
図 6. 16 ピ ン QFN のピ ン配置
16
15
14
13
1
VCCD
4
P1.3
10
P1.2
9
P1.1
5
6
7
8
P0.6
3
11
VSS
P0.4
P1.6
VDD
2
12
VDDIO
P0.2
16 QFN
上面図
ページ 9/35
PSoC® 4: PSoC 4000 フ ァ ミ リ
デー タ シー ト
図 7. 16 ピ ン SOIC のピ ン配置
P3.0
1
16
P2.0
P3.1
2
15
P1.7
P0.1
3
14
P1.6
P0.2
4
13
P1.3
16-SOIC
上面図
P0.4
5
12
P1.2
VCCD
6
11
P1.1
VDD
7
10
P0.6
VSS
8
9
P0.5
図 8. 8 ピ ン SOIC のピ ン配置
8
P 3 .0
7
P 1 .6
3
6
P 1 .1
4
5
VSS
P 3.1
1
P 0.4
2
VCCD
VDD
8 - S O IC
上面図
文書番号 : 001-92208 Rev. *A
ページ 10/35
PSoC® 4: PSoC 4000 フ ァ ミ リ
デー タ シー ト
表 2. 16 ボール WLCSP ピ ンの説明 と 配置図
ピン
B4
名称
P3.2
TCPWM 信号
OUT0:PWMOUT0
代替機能
–
C3
P0.2/TRIN2
TRIN2: ト リ ガー入力 2
–
C4
D4
VDD
–
–
D2
VSS
–
–
C2
VDDIO
–
–
D1
P0.6
–
–
C1
P1.1/OUT0
OUT0:PWMOUT0
–
B1
P1.2/SCL
–
I2C ク ロ ッ ク
A1
B2
A3
下面図
4
3
2
1
P0.4/TRIN4/CMPO_0/ TRIN4: ト リ ガー入力 4 CMPO_0: 検知コ ン
EXT_CLK
パレー タ 出力、
外部ク ロ ッ ク、
CMOD コ ンデンサ
VCCD
–
–
D3
A2
ピ ン図
I2C
P1.3/SDA
–
デー タ
P1.6/OVF0/UND0/nO
nOUT0:
CMPO_0: 検知コ ン
UT0/CMPO_0
上記の OUT0、 UND0、 パレー タ 出力、 内部
OVF0 の相補信号
リ セ ッ ト 機能 [3]
P1.7/MATCH/
MATCH:
外部ク ロ ッ ク
EXT_CLK
マ ッ チ信号出力
P2.0
–
–
B3
P3.0/SDA/SWD_IO
–
A4
P3.1/SCL/SWD_CLK
–
A
B
C
D
上面図
1
2
3
4
A
B
PIN 1 DOT
C
D
I2C
デー タ 、
SWD I/O
I2C ク ロ ッ ク、
SWD ク ロ ッ ク
注:
3. POR 中には負荷を介 し てグ ラ ン ド に接続 し ないで く だ さ い ( 出力であ る必要があ り ます )。
文書番号 : 001-92208 Rev. *A
ページ 11/35
PSoC® 4: PSoC 4000 フ ァ ミ リ
デー タ シー ト
電源
以下の電源シ ス テム図 ( 図 9 と 図 10) は、PSoC 4000 用に実装
さ れた電源ピ ン セ ッ ト を示 し ます。 シス テムには、 デジ タ ル回
路用のア ク テ ィ ブ モー ド にある レギ ュ レー タ があ り ます。 アナ
ロ グ レギ ュ レー タ はあ り ません。 アナロ グ回路は VDD 入力か
ら直接電源供給 さ れます。デ ィ ープ ス リ ープ モー ド 用の個別レ
ギ ュ レー タ があ り ます。 電源電圧範囲は 1.8V ± 5% ( 外部安定
化 )、またはすべての機能 と 回路が動作する 1.8V ～ 5.5V ( 外部
非安定化 ； 内部安定化 ) です。
16 ピ ン QFN パ ッ ケージ で使用可能な VDDIO ピ ンは、 P3.0、
P3.1、 P3.2 ピ ン に個別の電圧 ド メ イ ン を提供 し ます。 P3.0 と
P3.1 が I2C ピ ンにな り 得る ため、 チ ッ プは 異な る電圧で動作
する I2C シ ス テム (VDDIO  VDD の時 ) と 通信する こ と が で き
ます。 例えば、 VDD は 3.3V であ り 、 VDDIO は 1.8V です。
図 9. 16 ピ ン QFN のバイパス方式例 - 非安定化外部電源
1.8  V DD  5. 5 V時の電源接続
1.8V～ 5.5 V
1F
VDD
0. 1 F
VCCD
0. 1 F
1.71 V < VDDIO  VDD
PSoC 4000 フ ァ ミ リ は、非安定化外部電源 と 安定化外部電源 と
い う 2 種類の電源供給動作に対応 し てい ます。
VDDIO
0.1  F
非安定化外部電源
こ のモー ド では、PSoC 4000 は 1.8V ～ 5.5V の任意の外部電源
から電源供給 さ れま す。 こ の範囲は、バ ッ テ リ 駆動動作用に も
設計 さ れています。 例えば、 チ ッ プは、 3.5V から始ま っ てから
1.8V に低減するバ ッ テ リ シ ス テムから 電源供給 さ れます。 こ
のモー ド では、PSoC 4000 の内部レギ ュ レー タ は内部ロ ジ ッ ク
に電源を供給 し 、 PSoC 4000 の VCCD 出力は外部 コ ンデンサ
(0.1µF ； X5R セ ラ ミ ッ ク または こ れよ り 良質の もの ) を介 し て
グ ラ ン ド にバイパスする 必要があ り ます。
バイパス コ ンデンサは、VDD と グ ラ ン ド 間に接続する必要があ
り ます。こ の周波数範囲でのシ ス テムの標準的な実践 と し ては、
1µF レ ン ジの コ ン デンサ と それよ り 小 さ い コ ンデンサ ( 例え
ば、 0.1µF) を互いに平行に配置 し て使用 し ます。 これらが単に
経験則であ り 、 重要なア プ リ ケーシ ョ ンに対 し ては、 最適なバ
イ パス を得る ために設 計の際にはプ リ ン ト 基板レ イ ア ウ ト 、
リ ー ド イ ン ダ ク タ ン ス、寄生バイパス コ ンデンサを シ ミ ュ レー
ト する必要があ り ます。
以下は、バイパス方式の例です (VDDIO は 16QFN パ ッ ケージ で
使用可能です )。
PSoC 4000
VSS
安定化外部電源
このモー ド では、PSoC4000 は 1.71V ～ 1.89V の外部電源から
電源供給 さ れます。 こ の範囲は電源 リ ッ プルを含む必要がある
こ と にご注意 く だ さ い。 このモー ド で、 VDD と VCCD ピ ンは互
いに短絡 さ れ、 バイパス さ れます。 内部レギ ュ レー タ はフ ァ ー
ムウ ェ ア で無効に さ れます。 こ のモー ド では、 VDD (VCCD) は
フ ラ ッ シ ュ プ ロ グ ラ ミ ン グを含むどの条件で も 1.89V を超えて
はいけない こ と にご注意 く だ さ い。
以下は、バイパス方式の例です (VDDIO は 16QFN パ ッ ケージ で
使用可能です )。
図 10. 16 ピ ン QFN のバイパス方式例 - 安定化外部電源
1.71  VDD  1.89V時の電源接続
1.71V～1.89V
VDD
PSoC 4000
VCCD
1 F
0.1 F
1.71 V < VDDIO < VDD
VDDIO
0.1 F
VSS
文書番号 : 001-92208 Rev. *A
ページ 12/35
PSoC® 4: PSoC 4000 フ ァ ミ リ
デー タ シー ト
開発サポー ト
PSoC 4000 フ ァ ミ リ には、 ユーザーの開発プ ロ セス を支援す
る豊富な ド キ ュ メ ン ト 、 開発ツールおよび オン ラ イ ン リ ソ ー
スが用意 さ れています。
詳細については、 www.cypress.com/go/psoc4 を ご覧 く だ さ
い。
ド キュ メ ン ト
ド キ ュ メ ン ト 一式が PSoC 4000 フ ァ ミ リ をサポー ト し 、 ユー
ザーは、 疑問点に対する答え を素早 く 見つける こ と がで き ます
。 重要な ド キ ュ メ ン ト の幾つかが本節に リ ス ト ア ッ プ さ れてい
ます。
ソ フ ト ウ ェ ア ーザー ガ イ ド : PSoC Creator の操作方法の手引
書。 ソ フ ト ウ ェ ア ユーザー ガ イ ド には、 PSoC Creator によ る
ビル ド プ ロ セスの詳細、 PSoC Creator を用いた ソ ース制御の
使い方、 その他が記載 さ れています。
コ ンポーネ ン ト デー タ シー ト : PSoC の柔軟性によ っ て、 デバ
イ スが量産に入 っ てか ら長い期間の後で も 新 し いペ リ フ ェ ラル
( コ ンポーネ ン ト ) を作成する こ と がで き ます。 コ ンポーネ ン
ト デー タ シー ト には、 あ る特定の コ ンポーネ ン ト の選択お よ
び使用に必要な情報が、 機能説明、 API ド キ ュ メ ン ト 、 サン プ
ル コ ー ド 、 AC/DC 仕様を含んですべて記載 さ れています。
には、 多 く の場合、 ア プ リ ケーシ ョ ン ノ ー ト の ド キ ュ メ ン ト に
加えてサン プル プ ロ ジ ェ ク ト が含まれています。
テ ク ニ カル リ フ ァ レ ン ス マニ ュ アル : テ ク ニ カル リ フ ァ レ ン
ス マニ ュ アル (TRM) には、 すべての PSoC レ ジ ス タ の詳細な
説明な ど、PSoC デバイ ス を使用する際に必要な技術的 詳細が
すべて記載 さ れています。TRM は、www.cypress.com/psoc4 の
ド キ ュ メ ン ト のセ ク シ ョ ンにあ り ます。
オン ラ イ ン
印刷 さ れた資料のほかに、 サイ プ レ ス PSoC フ ォ ー ラ ムによ っ
て 24 時間 365 日、 世界中の他のPSoC ユーザーや PSoC の専
門家 と 連絡を と れます。
ツール
業界標準のコ ア、 プ ログ ラ ミ ングおよびデバ ッ ギング イ ン タ ー
フ ェ ース を備えた PSoC 4000 フ ァ ミ リ は、 開発ツール エ コ シ
ス テムの一部です。 革新的で使いやすい PSoC Creator IDE、 サ
ポー ト さ れるサー ド パー テ ィ の コ ンパ イ ラ、 プ ロ グ ラ マ、 デ
バ ッ ガ、 および開発キ ッ ト の最新情報については、サイ プ レ ス
のウ ェ ブサイ ト www.cypress.com/go/psoccreator を ご覧 く だ さ
い。
ア プ リ ケーシ ョ ン ノ ー ト : PSoCア プ リ ケーシ ョ ン ノ ー ト には、
PSoC の特定のア プ リ ケーシ ョ ンについて詳細な説明が記載 さ
れています。 例 と し て 、 ブ ラ シ レ ス DC モー タ ーの制御やオン
チ ッ プ フ ィ ル タ リ ン グがあ り ます。 ア プ リ ケーシ ョ ン ノ ー ト
文書番号 : 001-92208 Rev. *A
ページ 13/35
PSoC® 4: PSoC 4000 フ ァ ミ リ
デー タ シー ト
電気的仕様
絶対最大定格
表 3. 絶対最大定格 [4]
仕様 ID#
パラ メ ー タ ー
説明
Min
Typ
Max
単位
SID1
VDD_ABS
VSS を基準 と し たデジ タ ル電源電圧
–0.5
–
6
V
SID2
VCCD_ABS
VSS を基準 と し た直接デジ タ ル コ ア電圧入力
–0.5
–
1.95
V
SID3
VGPIO_ABS
GPIO 電圧
–0.5
–
VDD +
0.5
V
SID4
IGPIO_ABS
GPIO 毎の最大電流
–25
–
25
mA
SID5
IGPIO_injection
GPIO 注入電流、 VIH > VDD の場合は Max、
VIL < VSS の場合は Min
–0.5
–
0.5
mA
BID44
ESD_HBM
静電気放電 ( 人体モデル )
2200
–
–
V
BID45
ESD_CDM
静電気放電 ( デバイ ス帯電モデル )
500
–
–
V
BID46
LU
ラ ッ チア ッ プ時のピ ン電流
–140
–
140
mA
詳細／条件
ピ ン 毎の注入
さ れた電流
デバイ ス レ ベルの仕様
すべての仕様は、 特に注記 し た場合を除いて、 –40°C  TA  85°C および TJ  100°C の条件で有効です。 仕様は注記 し た場合を除
いて 1.71V ～ 5.5V において有効です。
表 4. DC 仕様
標準値は 25°C で、 VDD = 3.3V 時に測定 さ れます。
仕様 ID#
パラ メ ー タ ー
Min
Typ
Max
単位
詳細／条件
電源供給入力電圧
1.8
–
5.5
V
レギュ レータが
有効
VDD
電源供給入力電圧 (VCCD = VDD)
1.71
–
1.89
V
内部的 に 安定化
さ れない電源
SID54
VDDIO
VDDIO ド メ イ ンの電源
1.71
–
VDD
V
SID55
CEFC
外部レギ ュ レー タ 電圧バイパス
–
0.1
–
µF
X5R セ ラ ミ ッ ク
ま たは こ れよ り
良質のも の
SID56
CEXC
電源供給バイパス コ ンデンサ
–
1
–
µF
X5R セ ラ ミ ッ ク
ま たは こ れよ り
良質のも の
SID53
VDD
SID255
説明
ア ク テ ィ ブ モー ド 、 VDD = 1.8V ～ 5.5V
SID9
IDD5
フ ラ ッ シ ュか ら実行 ； CPU 速度が 6MHz
–
2.0
2.85
mA
SID12
IDD8
フ ラ ッ シ ュか ら実行 ； CPU 速度が 12MHz
–
3.2
3.75
mA
SID16
IDD11
フ ラ ッ シ ュか ら実行 ； CPU 速度が 16MHz
–
4.0
4.5
mA
ス リ ープ モー ド 、 VDD = 1.71V ～ 5.5V
SID25
IDD20
I2C ウ ェ イ ク ア ッ プ ； WDT が有効。
CPU 速度が 6MHz
–
1.1
–
mA
SID25A
IDD20A
I2C ウ ェ イ ク ア ッ プ ； WDT が有効。
CPU 速度が 12MHz
–
1.4
–
mA
–
2.5
8.2
µA
デ ィ ープ ス リ ープ モー ド 、 VDD = 1.8V ～ 3.6V ( レギ ュ レー タ が有効 )
SID31
IDD26
I2C ウ ェ イ ク ア ッ プ ； WDT が有効
注:
4. 表 1 に記載 さ れている絶対最大条件を超えて使用する と 、 デバイ スに恒久的なダ メ ージ を与え る可能 性があ り ます。 長期間にわた っ て絶対最大条件下に置 く と 、
デバイ スの信頼性に影響を与え る可能性があ り ます。 最大保管温度は JEDEC 標準 「JESD22-A103、 High Temperature Storage Life」 に準拠 し た 150°C です。 絶
対最大条件以内で使用 し ている場合で も 、 標準的な動作条件を超え る と 、 デバイ スが仕様通 り に動 作 し ない可能性があ り ます。
文書番号 : 001-92208 Rev. *A
ページ 14/35
PSoC® 4: PSoC 4000 フ ァ ミ リ
デー タ シー ト
表 4. DC 仕様 ( 続き )
標準値は 25°C で、 VDD = 3.3V 時に測定 さ れます。
仕様 ID#
パラ メ ー タ ー
説明
Min
Typ
Max
単位
–
2.5
12
µA
詳細／条件
デ ィ ープ ス リ ープ モー ド 、 VDD = 3.6V ～ 5.5V ( レギ ュ レー タ が有効 )
SID34
IDD29
I2C ウ ェ イ ク ア ッ プ ； WDT が有効
デ ィ ープ ス リ ープ モー ド 、 VDD = VCCD = 1.71V ～ 1.89V ( レギ ュ レー タ がバイパス さ れる )
SID37
IDD32
I2C ウ ェ イ ク ア ッ プ ； WDT が有効
–
2.5
9.2
µA
XRES がアサー ト さ れている時の供給電流
–
2
5
mA
Min
Typ
Max
DC
–
16
単位
MHz
XRES 電流
SID307
IDD_XR
表 5. AC 仕様
仕様 ID#
SID48
パラ メ ー タ ー
FCPU
説明
CPU 周波数
SID49[5]
TSLEEP
ス リ ープ モー ド から の復帰時間
–
0
–
µs
SID50[5]
TDEEPSLEEP
デ ィ ープ ス リ ープ モー ド からの復帰時間
–
35
–
µs
詳細／条件
1.71  VDD  5.5
GPIO
表 6. GPIO の DC 仕様 (16 ピ ン QFN パ ッ ケージの VDDIO ピ ン用の VDDIO を参照 )
仕様 ID#
SID57
パラ メ ー タ ー
VIH[6]
SID58
説明
Min
Typ
Max
入力電圧の HIGH 閾値
0.7 × VDD
–
–
単位
V
CMOS 入力
詳細／条件
VIL
入力電圧の LOW 閾値
–
–
0.3 × VDD
V
CMOS 入力
SID241
VIH[6]
LVTTL 入力、 VDD < 2.7V
0.7 × VDD
–
–
V
SID242
VIL
LVTTL 入力、 VDD < 2.7V
–
–
0.3 × VDD
V
SID243
VIH[6]
LVTTL 入力、 VDD  2.7V
2.0
–
–
V
SID244
VIL
LVTTL 入力、 VDD  2.7V
–
–
0.8
V
SID59
VOH
出力 HIGH 電圧
VDD – 0.6
–
–
V
VDD = 3V 時 に
IOH = 4mA
SID60
VOH
出力 HIGH 電圧
VDD – 0.5
–
–
V
VDD= 1.8V 時に
IOH = 1mA
SID61
VOL
出力 LOW 電圧
–
–
0.6
V
VDD = 1.8V 時に
IOL = 4mA
SID62
VOL
出力 LOW 電圧
–
–
0.6
V
VDD = 3V 時に
IOL = 10mA
SID62A
VOL
出力 LOW 電圧
–
–
0.4
V
VDD= 3V 時に
IOL = 3mA
SID63
RPULLUP
プルア ッ プ抵抗
3.5
5.6
8.5
k
SID64
RPULLDOWN
プルダウン抵抗
3.5
5.6
8.5
k
SID65
IIL
入力 リ ー ク 電流 ( 絶対値 )
–
–
2
nA
25°C、
VDD = 3.0V
SID66
CIN
入力容量
–
3
7
pF
SID67[7]
VHYSTTL
入力 ヒ ス テ リ シ ス LVTTL
15
40
–
mV
VDD  2.7V
SID68[7]
VHYSCMOS
入力 ヒ ス テ リ シ ス CMOS
0.05 ×
VDD
–
–
mV
VDD < 4.5V
注:
5. 特性評価で保証 さ れています。
6. VIH は VDD + 0.2V を超え てはいけません。
文書番号 : 001-92208 Rev. *A
ページ 15/35
PSoC® 4: PSoC 4000 フ ァ ミ リ
デー タ シー ト
表 6. GPIO の DC 仕様 (16 ピ ン QFN パ ッ ケージの VDDIO ピ ン用の VDDIO を参照 )( 続き )
仕様 ID#
SID68A[7]
パラ メ ー タ ー
VHYSCMOS5V5
SID69[7]
IDIODE
SID69A[7]
ITOT_GPIO
説明
Min
Typ
Max
200
–
–
単位
mV
保護ダ イ オー ド を通っ て VDD ／ VSS に
流れる電流
–
–
100
µA
チ ッ プ の ソ ー ス ま たはシ ン ク 電流の合
計最大値
–
–
85
mA
Min
Typ
Max
2
–
12
単位
ns
2
–
12
ns
VDD = 3.3V、
Cload = 25pF
10
–
60
–
VDD = 3.3V、
Cload = 25pF
10
–
60
–
VDD = 3.3V、
Cload = 25pF
–
–
16
MHz
90/10%、 負荷
25pF、 デ ュ ー
テ ィ 比 60/40
入力 ヒ ス テ リ シ ス CMOS
詳細／条件
VDD > 4.5V
表 7. GPIO の AC 仕様
( 特性評価で保証 )
仕様 ID#
SID70
SID71
SID72
SID73
SID74
パラ メ ー タ ー
説明
TRISEF
高速ス ト ロ ン グ モー ド での立ち上が り
時間
TFALLF
高速ス ト ロ ン グ モー ド での立ち下が り
時間
TRISES
低速ス ト ロ ン グ モー ド での立ち上が り
時間
TFALLS
低速ス ト ロ ン グ モー ド での立ち下が り
時間
FGPIOUT1
GPIO の FOUT ； 3.3V  VDD  5.5V。
高速ス ト ロ ング モー ド
詳細／条件
VDD = 3.3V、
Cload = 25pF
SID75
FGPIOUT2
GPIO の FOUT ； 1.71V  VDD  3.3V。
高速ス ト ロ ング モー ド
–
–
16
MHz
90/10%、 負荷
25pF、 デ ュ ー
テ ィ 比 60/40
SID76
FGPIOUT3
GPIO の FOUT ； 3.3V  VDD  5.5V。
低速ス ト ロ ング モー ド
–
–
7
MHz
90/10%、 負荷
25pF、 デ ュ ー
テ ィ 比 60/40
SID245
FGPIOUT4
GPIO FOUT ； 1.71V  VDD  3.3V。
低速ス ト ロ ング モー ド
–
–
3.5
MHz
90/10%、 負荷
25pF、 デ ュ ー
テ ィ 比 60/40
SID246
FGPIOIN
GPIO の入力動作周波数 ；
1.71V  VDD  5.5V
–
–
16
MHz
VIO の 90/10%
注:
7. 特性評価で保証 さ れています。
文書番号 : 001-92208 Rev. *A
ページ 16/35
PSoC® 4: PSoC 4000 フ ァ ミ リ
デー タ シー ト
XRES
表 8. XRES の DC 仕様
仕様 ID#
SID77
パラ メ ー タ ー
VIH
SID78
VIL
SID79
RPULLUP
プルア ッ プ抵抗
SID80
CIN
入力容量
VHYSXRES
SID81
[8]
説明
単位
V
CMOS 入力
0.3 ×
VDD
V
CMOS 入力
5.6
8.5
k
3
7
pF
–
0.05 *
VDD
–
mV
VDD > 4.5V 時の標
準 ヒ ス テ リ シ ス電
圧が 200mV
Min
5
Typ
–
Max
–
単位
µs
詳細／条件
–
–
3
ms
Min
Typ
Max
入力電圧の HIGH 閾値
0.7 ×
VDD
–
–
入力電圧の LOW 閾値
–
–
3.5
–
入力 ヒ ス テ リ シ ス電圧
パラ メ ー タ ー
TRESETWIDTH
説明
リ セ ッ ト パルス幅
TRESETWAKE
リ セ ッ ト 解除時か ら のウ ェ イ ク ア ッ プ
時間
詳細／条件
表 9. XRES の AC 仕様
仕様 ID#
SID83[8]
BID#194[8]
アナ ロ グ ペ リ フ ェ ラ ル
コ ンパレー タ
表 10. コ ンパレー タ の DC 仕様
仕様 ID#
Min
Typ
Max
単位
SID330[8]
ICMP1
パラ メ ー タ ー
高帯域幅モー ド でのブ ロ ッ ク電流
説明
–
–
110
µA
SID331[8]
ICMP2
低消費電力モー ド でのブ ロ ッ ク電流
–
–
85
µA
SID332[8]
VOFFSET1
高帯域幅モー ド でのオ フ セ ッ ト 電圧
–
10
30
mV
SID333[8]
VOFFSET2
低消費電力モー ド でのオ フ セ ッ ト 電圧
–
10
30
mV
SID334[8]
ZCMP
コ ンパレー タ の DC 入力イ ン ピーダ ン ス
35
–
–
M
SID338[8]
VINP_COMP
コ ンパレー タ 入力範囲
0
–
3.6
V
SID339
VREF_COMP
コ ンパレー タ の内部 リ フ ァ レ ン ス電圧
1.188
1.2
1.212
V
詳細／条件
最大入力電圧は
3.6V か VDD のど
ち らか低いほ う
注:
8. 特性評価で保証 さ れています。
文書番号 : 001-92208 Rev. *A
ページ 17/35
PSoC® 4: PSoC 4000 フ ァ ミ リ
デー タ シー ト
表 11. コ ンパレー タ の AC 仕様 ( 特性評価上保証 )
仕様 ID#
パラ メ ー タ ー
[8]
SID336
TCOMP1
SID337[8]
TCOMP2
説明
Min
Typ
Max
単位
高帯域幅モー ド での応答時間 ；
50mV オーバー ド ラ イ ブ
–
–
90
ns
低消費電力モー ド での応答時間 ；
50mV オーバー ド ラ イ ブ
–
–
110
ns
詳細／条件
CSD
表 12. CSD および IDAC ブ ロ ッ ク仕様
仕様 ID#
パラ メ ー タ ー
説明
Min
Typ
Max
単位
詳細／条件
10MHz での DC 電源の最大許容
リ ッ プル
–
–
±50
mV
VDD > 2V ( リ ッ プルあ り )、
TA = 25°C、 感度 = 0.1pF
SYS.PER#16 VDD_RIPPLE_1.8
10MHz での DC 電源の最大許容
リ ッ プル
–
–
±25
mV
VDD > 1.75V ( リ ッ プルあ
り )、 TA = 25°C、 寄生 容量
(CP) < 20pF、 感度 ≥ 0.4pF
SID.CSD#15
VREFHI
リ フ ァ レ ン ス バ ッ フ ァ 出力
1.1
1.2
1.3
V
SID.CSD#16
IDAC1IDD
IDAC1 (8 ビ ッ ト ) ブ ロ ッ ク電流
–
–
1125
µA
SID.CSD#17
IDAC2IDD
IDAC2 (7 ビ ッ ト ) ブ ロ ッ ク電流
–
–
1125
µA
CSD および IDAC 仕様
SYS.PER#3
VDD_RIPPLE
SID308
VCSD
SID308A
VCOMPIDAC
SID309
IDAC1DNL
SID310
IDAC1INL
動作電圧の範囲
1.71
–
5.5
V
IDAC の電圧 コ ン プ ラ イ ア ン ス
範囲
0.8
–
VDD – 0.8
V
8 ビ ッ ト 分解能用の DNL
–1
–
1
LSB
8 ビ ッ ト 分解能用の INL
–3
–
3
LSB
7 ビ ッ ト 分解能用の DNL
–1
–
1
LSB
7 ビ ッ ト 分解能用の INL
–3
–
3
LSB
SID311
IDAC2DNL
SID312
IDAC2INL
SID313
SNR
信号対 ノ イ ズ比 ( 特性評価上保証 )
5
–
–
比率
SID314
IDAC1CRT1
高電圧範囲での IDAC1 (8 ビ ッ ト )
の出力電流
–
612
–
µA
SID314A
IDAC1CRT2
低電圧範囲での IDAC1 (8 ビ ッ ト )
の出力電流
–
306
–
µA
SID315
IDAC2CRT1
高電圧範囲での IDAC2 (7 ビ ッ ト )
の出力電流
–
304.8
–
µA
SID315A
IDAC2CRT2
低電圧範囲での IDAC2 (7 ビ ッ ト )
の出力電流
–
152.4
–
µA
すべてのゼロ入力
–
–
±1
LSB
フ ルス ケ ール エ ラ ーか ら オ フ
セ ッ ト エ ラ ー を 差 し 引い た後の
値
–
–
±10
%
IDAC 同士間の ミ ス マ ッ チ
–
–
7
LSB
1.8V±5% または 1.8V ～ 5.5V
静電容量範囲 = 9pF ～ 35pF、
感度 = 0.1pF
SID320
IDACOFFSET
SID321
IDACGAIN
SID322
IDACMISMATCH
SID323
IDACSET8
8 ビ ッ ト IDAC の 0.5 LSB に達す
る ま での整定時間
–
–
10
µs
フ ルスケール遷移。 外部負荷
なし
SID324
IDACSET7
7 ビ ッ ト IDAC の 0.5 LSB に達す
る ま での整定時間
–
–
10
µs
フ ルスケール遷移。 外部負
荷な し
SID325
CMOD
モ ジ ュ レー タ の外部 コ ンデンサ
–
2.2
–
nF
5V 定格、 X7R ま たは NP0
コ ンデンサ
文書番号 : 001-92208 Rev. *A
ページ 18/35
PSoC® 4: PSoC 4000 フ ァ ミ リ
デー タ シー ト
デジ タ ル ペ リ フ ェ ラ ル
タ イ マー／カ ウン タ ／パルス幅変調器 (TCPWM)
表 13. TCPWM 仕様
仕様 ID
SID.TCPWM.1
パラ メ ー タ ー
説明
ITCPWM1
3MHz でのブ ロ ッ ク消費電流
SID.TCPWM.2
ITCPWM2
8MHz でのブ ロ ッ ク消費電流
SID.TCPWM.2A ITCPWM3
16MHz でのブ ロ ッ ク 消費電流
SID.TCPWM.3
TCPWMFREQ
動作周波数
SID.TCPWM.4
TPWMENEXT
SID.TCPWM.5
TPWMEXT
SID.TCPWM.5A TCRES
SID.TCPWM.5B PWMRES
SID.TCPWM.5C QRES
Min
–
Typ
–
Max
45
単位
μA
詳細／条件
すべてのモー ド (TCPWM)
–
–
145
μA
すべてのモー ド (TCPWM)
–
–
160
μA
すべてのモー ド (TCPWM)
Fc max = CLK_SYS。
Max = 16MHz
–
–
Fc
MHz
入力 ト リ ガーのパルス幅
2/Fc
–
–
ns
出力 ト リ ガーのパルス幅
2/Fc
–
–
ns
カ ウン タ ーの分解能
PWM 分解能
1/Fc
–
–
ns
1/Fc
–
–
ns
PWM 出力の最小パルス幅
–
ns
直交位相入力同士間の最小パ
ルス幅
Min
Typ
Max
100kHz でのブ ロ ッ ク 消費電流
–
–
25
単位
µA
直交位相入力分解能
1/Fc
–
すべての ト リ ガー イ ベン ト [9]
オーバー フ ロ ー、 ア ン ダ ー フ
ローおよび CC
( カ ウン タ ー = 比較値 ) 出力の
最小パルス幅
逐次カ ウン ト 間の最小時間
I2C
表 14. 固定 I2C の DC 仕様 [10]
仕様 ID
SID149
パラ メ ー タ ー
II2C1
SID150
II2C2
SID.PWR#5 ISBI2C
説明
400kHz でのブ ロ ッ ク 消費電流
–
–
135
µA
I2C がデ ィ ープ ス リ ープ モー ド で有効
の場合
–
–
2.5
µA
説明
Min
–
Typ
–
Max
400
単位
Kbps
詳細／条件
表 15. 固定 I2C の AC 仕様 [10]
仕様 ID
SID153
パラ メ ー タ ー
FI2C1
ビ ッ ト レー ト
詳細／条件
注:
9. 選択 し た動作モー ド に よ っ て、 ト リ ガー イ ベ ン ト はス ト ッ プ、 ス タ ー ト 、 リ ロー ド 、 カ ウ ン ト 、 キ ャ プ チ ャ 、 ま たはキルのいずれかです。
10. 特性評価で保証 さ れています。
文書番号 : 001-92208 Rev. *A
ページ 19/35
PSoC® 4: PSoC 4000 フ ァ ミ リ
デー タ シー ト
メモリ
表 16. フ ラ ッ シ ュの DC 仕様
仕様 ID
SID173
パラ メ ー タ ー
VPE
説明
単位
V
Min
Typ
Max
1.71
–
5.5
Min
Typ
Max
行 ( ブ ロ ッ ク ) 書き込み時間
( 消去 + 書き込み )
–
–
20
単位
ms
行消去時間
–
–
13
ms
消去お よびプ ログ ラ ム電圧
詳細／条件
表 17. フ ラ ッ シ ュの AC 仕様
仕様 ID
SID174
パラ メ ー タ ー
TROWWRITE[11]
SID175
TROWERASE[11]
[11]
説明
詳細／条件
行 ( ブロ ッ ク ) =
64 バイ ト
SID176
TROWPROGRAM
消去後の行プ ログ ラ ム時間
–
–
7
ms
SID178
TBULKERASE[11]
バルク 消去時間 (16KB)
–
–
15
ms
SID180[12]
TDEVPROG[11]
デバイ ス プ ログ ラ ム合計時間
–
–
7.5
s
SID181[12]
FEND
フ ラ ッ シ ュ ア ク セス可能回数
100K
–
–
サイ ク ル
SID182[12]
FRET
フ ラ ッ シ ュのデー タ 保持期間。
TA  55°C、 プ ログ ラ ム／消去サ
イ ク ル = 10 万回
20
–
–
年
フ ラ ッ シ ュのデー タ 保持期間。
TA  85°C、 プ ログ ラ ム／消去サ
イ ク ル = 1 万回
10
–
–
年
Min
Typ
Max
1
–
67
単位
V/ms
SID182A[12]
シ ス テム リ ソ ース
パワーオ ン リ セ ッ ト （POR）
表 18. パワーオ ン リ セ ッ ト (PRES)
仕様 ID
パラ メ ー タ ー
SID.CLK#6 SR_POWER_UP
電源電圧スルー レー ト
説明
SID185[12]
VRISEIPOR
立ち上が り ト リ ッ プ電圧
0.80
–
1.5
V
SID186[12]
VFALLIPOR
立ち下が り ト リ ッ プ電圧
0.70
–
1.4
V
説明
Min
Typ
Max
備考／条件
電源投入時
表 19. VCCD の電圧低下検出 (BOD)
仕様 ID
SID190[12]
パラ メ ー タ ー
VFALLPPOR
ア ク テ ィ ブ モー ド と ス リ ープ
モー ド での BOD ト リ ッ プ電圧
1.48
–
1.62
単位
V
SID192[12]
VFALLDPSLP
デ ィ ープ ス リ ープ モー ド での
BOD ト リ ッ プ電圧
1.11
–
1.5
V
詳細／条件
注:
11. フ ラ ッ シ ュ メ モ リ に書き込むには最大 20 ミ リ 秒かか り ます。 こ の間、 デバイ ス を リ セ ッ ト し ないで く だ さ い。 デバイ ス を リ セ ッ ト する と 、 フ ラ ッ シ ュ メ モ リ の
動作は中断 さ れ、 正常に完了 し た こ と を保証 さ れません。 リ セ ッ ト ソ ースは XRES ピ ン、 ソ フ ト ウ ェ ア リ セ ッ ト 、 CPU のロ ッ ク ア ッ プ状態 と 特権違反、 不適切
な電源レ ベル、 ウ ォ ッ チ ド ッ グ を含みます。 こ れ ら が誤 っ て活性化 さ れない こ と を確認 し て く だ さ い。
12. 特性評価で保証 さ れています。
文書番号 : 001-92208 Rev. *A
ページ 20/35
PSoC® 4: PSoC 4000 フ ァ ミ リ
デー タ シー ト
SWD イ ン タ ー フ ェ ース
表 20. SWD イ ン タ ー フ ェ ースの仕様
仕様 ID
SID213
パラ メ ー タ ー
F_SWDCLK1
説明
3.3V  VDD  5.5V
Min
Typ
Max
–
–
14
単位
MHz
SID214
F_SWDCLK2
1.71V  VDD  3.3V
–
–
7
MHz
SID215[13]
T_SWDI_SETUP T = 1/f SWDCLK
0.25*T
–
–
ns
SID216[13]
T_SWDI_HOLD
0.25*T
–
–
ns
SID217[13]
T_SWDO_VALID T = 1/f SWDCLK
–
–
0.5*T
ns
SID217A[13] T_SWDO_HOLD T = 1/f SWDCLK
1
–
–
ns
Min
Typ
Max
48MHz での IMO 動作電流
–
–
250
単位
µA
24MHz での IMO 動作電流
–
–
180
µA
Min
Typ
Max
T = 1/f SWDCLK
詳細／条件
SWDCLK は CPU ク
ロ ッ ク 周波数の 1/3
以下
SWDCLK は CPU ク
ロ ッ ク 周波数の 1/3
以下
内部主発振器
表 21. IMO の DC 仕様
( 設計評価上保証 )
仕様 ID
SID218
パラ メ ー タ ー
IIMO1
SID219
IIMO2
説明
詳細／条件
表 22. IMO の AC 仕様
仕様 ID
SID223
パラ メ ー タ ー
説明
FIMOTOL1
24MHz、 32MHz での周波数変動
( ト リ ム済み )
–
–
±2
単位
%
SID223A
FIMOTOLVCCD
24MHz、 32MHz での周波数変動
( ト リ ム済み )
–
–
±4
%
SID226
TSTARTIMO
IMO 起動時間
–
–
7
µs
SID228
TJITRMSIMO2
24MHz での RMS ジ ッ タ
–
145
–
ps
Min
Typ
Max
ILO 動作電流
–
0.3
1.05
単位
µA
ILO リ ー ク電流
–
2
15
nA
Min
Typ
Max
ILO 起動時間
–
–
2
単位
ms
ILO のデ ュ ーテ ィ 比
40
50
60
%
ILO 周波数範囲
20
40
80
kHz
備考／条件
2V  VDD  5.5V、
–25°C  TA  85°C
すべての他の条件
内部低速発振器
表 23. ILO の DC 仕様
( 設計評価上保証 )
仕様 ID
パラ メ ー タ ー
SID231[13] IILO1
SID233[13] IILOLEAK
説明
詳細／条件
表 24. ILO の AC 仕様
仕様 ID
パラ メ ー タ ー
SID234[13] TSTARTILO1
SID236[13] TILODUTY
SID237
FILOTRIM1
説明
詳細／条件
注:
13. 特性評価で保証 さ れています。
文書番号 : 001-92208 Rev. *A
ページ 21/35
PSoC® 4: PSoC 4000 フ ァ ミ リ
デー タ シー ト
表 25. 外部 ク ロ ッ ク仕様
仕様 ID
パラ メ ー タ ー
SID305[14] ExtClkFreq
SID306[14] ExtClkDuty
説明
Min
Typ
Max
外部 ク ロ ッ ク入力周波数
0
–
16
単位
MHz
デ ュ ーテ ィ 比 ； VDD/2 で測定
45
–
55
%
詳細／条件
表 26. ブ ロ ッ ク仕様
仕様 ID
SID262[14]
パラ メ ー タ ー
TCLKSWITCH
説明
Min
Typ
Max
単位
シ ス テム ク ロ ッ ク ソ ースの切 り 替え
時間
3
–
4
周期
詳細／条件
注:
14. 特性評価で保証 さ れています。
文書番号 : 001-92208 Rev. *A
ページ 22/35
PSoC® 4: PSoC 4000 フ ァ ミ リ
デー タ シー ト
注文情報
PSoC 4000 の製品番号 と 特長は下表の通 り です。 すべてのパ ッ ケージはテープ & リ ールで提供 さ れています。
フ ラ ッ シ ュ (KB)
SRAM (KB)
CapSense
7 ビ ッ ト IDAC
8 ビ ッ ト IDAC
コ ンパレー タ
TCPWM ブ ロ ッ
ク
I2C
16-WLCSP
8-SOIC
16-SOIC
16-QFN
24-QFN
28-SSOP
パ ッ ケージ
CPU の最大速度
(MHz)
その他
CY8C4014
CY8C4013
カ テゴ リ
特長
CY8C4013SXI-400
16
8
2
–
–
–
–
1
1
–
✔
–
–
–
–
CY8C4013SXI-410
16
8
2
–
1
1
1
1
1
–
✔
–
–
–
–
CY8C4013SXI-411
16
8
2
–
1
1
1
1
1
–
–
✔
–
–
–
CY8C4013LQI-411
16
8
2
–
1
1
1
1
1
–
–
–
✔
–
–
CY8C4014SXI-420
16
16
2
✔
1
1
1
1
1
–
✔
–
–
–
–
CY8C4014SXI-411
16
16
2
–
1
1
1
1
1
–
–
✔
–
–
–
CY8C4014SXI-421
16
16
2
✔
1
1
1
1
1
–
–
✔
–
–
–
CY8C4014LQI-421
16
16
2
✔
1
1
1
1
1
–
–
–
✔
–
–
CY8C4014LQI-412
16
16
2
–
1
1
1
1
1
–
–
–
–
✔
–
CY8C4014LQI-422
16
16
2
✔
1
1
1
1
1
–
–
–
–
✔
–
CY8C4014PVI-412
16
16
2
–
1
1
1
1
1
–
–
–
–
–
✔
CY8C4014PVI-422
16
16
2
✔
1
1
1
1
1
–
–
–
–
–
✔
CY8C4014FNI-421
16
16
2
✔
1
1
1
1
1
✔
–
–
–
–
–
CY8C4014LQI-SLT1
16
16
2
✔
1
1
1
1
1
–
–
–
✔
–
–
CY8C4014LQI-SLT2
16
16
2
✔
1
1
1
1
1
–
–
–
–
✔
–
製品番号
製品番号の命名規則
PSoC 4 デバイ スは下表に示す製品番号の命名規則に従っ ています。 文字列は、 特に記述がない限 り 、 すべて 1 文字の英数字 (0 ～
9、 A ～ Z) です。
製品番号は、 CY8C4ABCDEF-XYZ の形式であ り 、 フ ィ ール ド は以下のよ う に定義 さ れて います。
例
CY8C 4 A B C D E F
-
x
x
x
サ イプ レス の 接 頭 辞
4 : PSoC4
0 : 4000 ファミリ
1 : 16 MHz
4 : 16KB
PV : SSOP
SX : SOIC
LQ : QFN
FN: WLCSP
I : 工業用機器向け
アーキ テクチ ャ
アーキテクチャ 内 の ファミリ グ ル ー プ
速 度 グ レード
フラッシュ容 量
パ ッケージ コード
温度範囲
ペ リフェラル セ ット
文書番号 : 001-92208 Rev. *A
ページ 23/35
PSoC® 4: PSoC 4000 フ ァ ミ リ
デー タ シー ト
フ ィ ール ド 値は下表に示 さ れています。
フ ィ ール ド
説明
CY8C
サイ プ レ スの接頭辞
4
アーキテ ク チ ャ
A
B
C
DE
値
意味
4
PSoC 4
ファ ミ リ
0
CPU 速度
1
4000 フ ァ ミ リ
16MHz
4
48MHz
3
8KB
4
16KB
5
32KB
フ ラ ッ シ ュ容量
パ ッ ケージ コ ー ド
F
温度範囲
XYZ
属性 コ ー ド
文書番号 : 001-92208 Rev. *A
6
64KB
7
128KB
SX
SOIC
LQ
QFN
PV
SSOP
FN
WLCSP
I
産業用
000 ～ 999 特定のフ ァ ミ リ 用に設定 さ れた コ ー ド
ページ 24/35
PSoC® 4: PSoC 4000 フ ァ ミ リ
デー タ シー ト
パ ッ ケージ
表 27. パ ッ ケージの一覧
仕様 ID#
BID#47A
パ ッ ケージ
説明
28 ピ ン SSOP
5 × 10 × 1.65mm 構成の 28 ピ ン SSOP パ ッ ケージ ( ピ ッ チが 0.65mm)
BID#26
24 ピ ン QFN
4 × 4 × 0.6mm 構成の 24 ピ ン QFN パ ッ ケージ ( ピ ッ チが 0.5mm)
BID#33
16 ピ ン QFN
3 × 3 × 0.6mm 構成の 16 ピ ン QFN パ ッ ケージ ( ピ ッ チが 0.5mm)
BID#40
16 ピ ン SOIC
16 ピ ン (150Mil) SOIC
BID#47
8 ピ ン SOIC
8 ピ ン (150Mil) SOIC
BID#147A
16 ボール WLCSP 1.45 × 1.56 × 0.4mm 構成の 16 ボール
表 28. パ ッ ケージの特性
パラ メ ー タ ー
TA
動作周囲温度
説明
条件
Min
Typ
Max
–40
25
85
単位
°C
–40
–
100
°C
TJ
動作接合部温度
TJA
パ ッ ケージ θJA (28 ピ ン SSOP)
–
66.6
–
°C/W
TJC
パ ッ ケージ θJC (28 ピ ン SSOP)
–
34
–
°C/W
TJA
パ ッ ケージ θJA (24 ピ ン QFN)
–
38
–
°C/W
TJC
パ ッ ケージ θJC (24 ピ ン QFN)
–
5.6
–
°C/W
TJA
パ ッ ケージ θJA (16 ピ ン QFN)
–
49.6
–
°C/W
TJC
パ ッ ケージ θJC (16 ピ ン QFN)
–
5.9
–
°C/W
TJA
パ ッ ケージ θJA (16 ピ ン SOIC)
–
142
–
°C/W
TJC
パ ッ ケージ θJC (16 ピ ン SOIC)
–
49.8
–
°C/W
TJA
パ ッ ケージ θJA (16 ボール WLCSP)
–
90
–
°C/W
TJC
パ ッ ケージ θJC (16 ボール WLCSP)
–
0.9
–
°C/W
TJA
パ ッ ケージ θJA (8 ピ ン SOIC)
–
198
–
°C/W
TJC
パ ッ ケージ θJC (8 ピ ン SOIC)
–
56.9
–
°C/W
表 29. はんだ リ フ ロー ピー ク温度
パ ッ ケージ
すべて
最高ピー ク 温度
260°C
ピー ク温度での最長時間
30 秒
表 30. パ ッ ケージの湿度感度レ ベル (MSL)、 IPC/JEDEC J-STD-020
パ ッ ケージ
MSL
すべて
MSL 3
文書番号 : 001-92208 Rev. *A
ページ 25/35
PSoC® 4: PSoC 4000 フ ァ ミ リ
デー タ シー ト
パ ッ ケージ図
図 11. 28 ピ ン SSOP パ ッ ケージ図
51-85079 *F
図 12. 24 ピ ン QFN EPAD (Sawn) パ ッ ケージ図
001-13937 *F
注:
15. QFN パ ッ ケージ図の寸法の単位は ミ リ メ ー ト ルです。
文書番号 : 001-92208 Rev. *A
ページ 26/35
PSoC® 4: PSoC 4000 フ ァ ミ リ
デー タ シー ト
機械的、 熱的、 および電気的に最適な性能を得る ために、 QFN パ ッ ケージ中央のパ ッ ド を必ずグ ラ ン ド (VSS) に接続 し て く だ さ
い。 グ ラ ン ド に接続 し ない と 、 パ ッ ド は電気的に開放 さ れ、 どの信号に も 接続 さ れていない状態にな り ま す。
図 13. 16 ピ ン QFN パ ッ ケージ EPAD (Sawn)
001-87187 *A
文書番号 : 001-92208 Rev. *A
ページ 27/35
PSoC® 4: PSoC 4000 フ ァ ミ リ
デー タ シー ト
図 14. 16 ピ ン (150mil) SOIC パ ッ ケージ図
51-85068 *E
図 15. 8 ピ ン (150mil) SOIC パ ッ ケージ図
51-85066 *H
注:
16. QFN パ ッ ケージ図の寸法の単位はイ ン チ [ ミ リ メ ー ト ル ] です。
文書番号 : 001-92208 Rev. *A
ページ 28/35
PSoC® 4: PSoC 4000 フ ァ ミ リ
デー タ シー ト
図 16. 1.45 × 1.56 × 0.4mm 構成の 16 ボール WLCSP
001-95966 *A
文書番号 : 001-92208 Rev. *A
ページ 29/35
PSoC® 4: PSoC 4000 フ ァ ミ リ
デー タ シー ト
略語
表 31. 本書で使用する略語 ( 続き )
表 31. 本書で使用する略語
略語
説明
abus
analog local bus ( アナログ ロー カル バス )
ADC
analog-to-digital converter
( アナログ - デジ タ ル変換器 )
AG
analog global ( アナロ グ グローバル )
AHB
AMBA ( ア ド バン ス ト マ イ ク ロ コ ン ト ロー ラ ー
バス アーキテ ク チ ャ ) 高性能バス ； ARM デー タ
転送バスの一種
ALU
arithmetic logic unit ( 算術論理装置 )
AMUXBUS
analog multiplexer bus
( アナログ マルチ プ レ クサ バス )
略語
説明
ECC
error correcting code ( エ ラ ー訂正 コ ー ド )
ECO
external crystal oscillator ( 外部水晶発振器 )
EEPROM
electrically erasable programmable read-only
memory ( 電気的消去書き込み可能な読み出 し 専
用メ モリ )
EMI
electromagnetic interference ( 電磁干渉 )
EMIF
external memory interface
( 外部 メ モ リ イ ン タ ー フ ェ ース )
EOC
end of conversion ( 変換の終了 )
EOF
end of frame ( フ レームの終了 )
execution program status register
( 実行プ ログ ラ ム ス テー タ ス レ ジス タ )
API
application programming interface ( ア プ リ ケー
シ ョ ン プ ログ ラ ミ ング イ ン タ ー フ ェ ース )
EPSR
APSR
application program status register ( ア プ リ ケー
シ ョ ン プ ログ ラ ム ス テー タ ス レ ジ ス タ )
ESD
electrostatic discharge ( 静電気放電 )
ETM
embedded trace macrocell
( 埋め込み ト レース マ ク ロ セル )
FIR
finite impulse response
( 有限イ ンパルス応答 ) ； IIR を ご参照 く だ さ い
ARM®
advanced RISC machine ( 高度な RISC マシ ン
) ； CPU アーキテ ク チ ャ の一種
ATM
automatic thump mode ( 自動サン プ モー ド )
BW
bandwidth ( 帯域幅 )
FPB
CAN
Controller Area Network ( コ ン ト ロー ラ ー エ リ ア
ネ ッ ト ワー ク ) ； 通信プ ロ ト コ ルの一種
flash patch and breakpoint
( フ ラ ッ シ ュ パ ッ チおよびブ レー ク ポ イ ン ト )
FS
full-speed ( フ ルス ピー ド )
CMRR
common-mode rejection ratio ( 同相除去比 )
GPIO
CPU
central processing unit ( 中央演算処理装置 )
general-purpose input/output
( 汎用入出力 ) ； PSoC ピ ンに適用
CRC
cyclic redundancy check ( 巡回冗長検査 )；エ ラ ー
チ ェ ッ ク プ ロ ト コ ルの一種
HVI
high-voltage interrupt ( 高電圧割 り 込み ) ； LVI、
LVD を ご参照 く だ さ い
DAC
digital-to-analog converter ( デジ タ ル - アナログ
変換器 ) ； IDAC、 VDAC を ご参照 く だ さ い
IC
integrated circuit ( 集積回路 )
IDAC
DFB
digital filter block
( デジ タ ル フ ィ ル タ ー ブ ロ ッ ク )
current DAC ( 電流 DAC) ； DAC、 VDAC を ご参
照 く ださい
IDE
DIO
digital input/output ( デジ タ ル入出力 ) ； アナログ
な し 、 デジ タ ル機能のみを持つ GPIO。 GPIO を
ご参照 く だ さ い
integrated development environment
( 統合開発環境 )
I2C ( 別名 :
IIC)
Inter-Integrated Circuit ( イ ン タ ー イ ン テグ レー
テ ッ ド サーキ ッ ト ) ； 通信プ ロ ト コルの一種
DMIPS
Dhrystone million instructions per second
( ド ラ イ ス ト ーン 100 万命令毎秒 )
IIR
infinite impulse response ( 無限イ ンパルス応答
) ； FIR を ご参照 く だ さ い
DMA
direct memory access ( ダ イ レ ク ト メ モ リ ア ク
セス ) ； TD を ご参照 く だ さ い
ILO
internal low-speed oscillator ( 内部低速発振器 )；
IMO を ご参照 く だ さ い
DNL
differential nonlinearity ( 微分非直線性 ) ； INL を
ご参照 く だ さ い
IMO
internal main oscillator ( 内部主発振器 ) ； ILO を
ご参照 く だ さ い
DNU
do not use ( 使用 し ないで く だ さ い )
INL
DR
port write data registers
( ポー ト 書き込みデー タ レ ジ ス タ )
integral nonlinearity ( 積分非直線性 ) ； DNL を ご
参照 く だ さ い
I/O
DSI
digital system interconnect
( デジ タ ル シ ス テム イ ン タ ー コ ネ ク ト )
input/output ( 入出力 )；GPIO、DIO、SIO、USBIO
を ご参照 く だ さ い
IPOR
DWT
data watchpoint and trace
( デー タ ウ ォ ッ チポ イ ン ト と ト レース )
initial power-on reset
( 初期パワーオン リ セ ッ ト )
IPSR
interrupt program status register ( 割 り 込みプ ロ
グ ラ ム ス テー タ ス レ ジ ス タ )
文書番号 : 001-92208 Rev. *A
ページ 30/35
PSoC® 4: PSoC 4000 フ ァ ミ リ
デー タ シー ト
表 31. 本書で使用する略語 ( 続き )
略語
表 31. 本書で使用する略語 ( 続き )
説明
略語
PRES
説明
IRQ
interrupt request ( 割 り 込み要求 )
ITM
instrumentation trace macrocell
( 計装 ト レース マ ク ロ セル )
PRS
pseudo random sequence ( 疑似乱数列 )
LCD
liquid crystal display ( 液晶デ ィ ス プ レ イ )
PS
LIN
local interconnect network ( ロー カル イ ン タ ー コ
ネ ク ト ネ ッ ト ワー ク ) ； 通信プ ロ ト コルの一種
port read data register
( ポー ト 読み出 し デー タ レ ジ ス タ )
PSoC®
Programmable System-on-Chip™
( プ ログ ラ マ ブル シ ス テム オン チ ッ プ )
PSRR
power supply rejection ratio
( 電源電圧変動除去比 )
PWM
pulse-width modulator ( パルス幅変調器 )
RAM
random-access memory
( ラ ン ダム ア ク セス メ モ リ )
RISC
reduced-instruction-set computing
( 縮小命令セ ッ ト コ ン ピ ュ ーテ ィ ング )
RMS
root-mean-square ( 二乗平均平方根 )
RTC
real-time clock ( リ アル タ イム ク ロ ッ ク )
precise power-on reset、 高精度パワ ー オ ン リ
セッ ト
LR
link register ( リ ン ク レ ジ ス タ )
LUT
lookup table ( ル ッ ク ア ッ プ テーブル )
LVD
low-voltage detect ( 低電圧検出 ) ； LVI を ご参照
く ださい
LVI
low-voltage interrupt ( 低電圧割 り 込み ) ； HVI を
ご参照 く だ さ い
LVTTL
low-voltage transistor-transistor logic
( 低電圧 ト ラ ン ジ ス タ - ト ラ ン ジ ス タ ロ ジ ッ ク )
MAC
multiply-accumulate ( 積和演算 )
MCU
microcontroller unit
( マ イ ク ロ コ ン ト ロー ラ ー ユニ ッ ト )
RTL
MISO
master-in slave-out
( マス タ ー入力ス レーブ出力 )
register transfer language
( レ ジ ス タ 転送レ ベル言語 )
RTR
NC
no connect ( 未接続 )
remote transmission request
( リ モー ト 送信要求 )
NMI
nonmaskable interrupt ( マス ク不可割 り 込み )
NRZ
non-return-to-zero ( 非ゼロ復帰 )
NVIC
RX
receive ( 受信 )
SAR
nested vectored interrupt controller
( ネス ト 型ベ ク タ 割 り 込み コ ン ト ロー ラ ー )
successive approximation register
( 逐次比較レ ジ ス タ )
SC/CT
NVL
nonvolatile latch ( 不揮発性 ラ ッ チ ) ； WOL を ご
参照 く だ さ い
switched capacitor/continuous time
( ス イ ッ チ ト キ ャパシ タ ／連続時間 )
SCL
I2C serial clock (I2C シ リ アル ク ロ ッ ク )
オペア ン プ
operational amplifier ( 演算増幅器 )
SDA
I2C serial data (I2C シ リ アル デー タ )
PAL
programmable array logic ( プ ログ ラ マ ブル ア レ
イ ロ ジ ッ ク ) ； PLD を ご参照 く だ さ い
S/H
sample and hold ( サン プル／ホール ド )
SINAD
PC
program counter ( プ ロ グ ラ ム カ ウン タ ー )
signal to noise and distortion ratio
( 信号対 ノ イ ズ比および歪み比 )
PCB
printed circuit board ( プ リ ン ト 回路基板 )
SIO
PGA
programmable gain amplifier
( プ ログ ラ マ ブル ゲ イ ン ア ン プ )
special input/output ( 特殊入出力 ) ； 高度機能
GPIO。 GPIO を ご参照 く だ さ い
PHUB
peripheral hub ( ペ リ フ ェ ラル ハブ )
PHY
physical layer ( 物理層 )
PICU
port interrupt control unit
( ポー ト 割 り 込み制御ユニ ッ ト )
PLA
programmable logic array
( プ ログ ラ マ ブル ロ ジ ッ ク ア レ イ )
PLD
programmable logic device ( プ ロ グ ラ マ ブル ロ
ジ ッ ク デバイ ス ) ； PAL を ご参照 く だ さ い
PLL
phase-locked loop ( 位相同期回路 )
PMDD
package material declaration data sheet
( パ ッ ケージ材質宣言デー タ シー ト )
POR
power-on reset ( パワーオン リ セ ッ ト )
文書番号 : 001-92208 Rev. *A
SOC
start of conversion ( 変換の開始 )
SOF
start of frame ( フ レームの開始 )
SPI
serial peripheral interface ( シ リ アル ペ リ フ ェ ラ
ル イ ン タ ー フ ェ ース ) ； 通信プ ロ ト コルの一種
SR
slew rate ( スルー レー ト )
SRAM
static random access memory
( ス タ テ ィ ッ ク ラ ン ダム ア ク セス メ モ リ )
SRES
software reset ( ソ フ ト ウ ェ ア リ セ ッ ト )
SWD
serial wire debug ( シ リ アル ワ イ ヤ デバ ッ グ ) ；
テ ス ト プ ロ ト コ ルの一種
SWV
single-wire viewer
( シ ングル ワ イヤー ビ ュ ーアー )
ページ 31/35
PSoC® 4: PSoC 4000 フ ァ ミ リ
デー タ シー ト
表 31. 本書で使用する略語 ( 続き )
略語
TD
説明
transaction descriptor ( ト ラ ンザク シ ョ ン デ ィ ス
ク リ プ タ ) ； DMA を ご参照 く だ さ い
THD
total harmonic distortion ( 全高調波歪み )
TIA
transimpedance amplifier
( ト ラ ン ス イ ン ピーダ ン ス ア ン プ )
TRM
technical reference manual
( 技術 リ フ ァ レ ン ス マニ ュ アル )
TTL
transistor-transistor logic
( ト ラ ンジス タ - ト ラ ンジス タ ロジ ッ ク )
TX
transmit ( 送信 )
UART
universal asynchronous transmitter receiver ( 汎
用非同期 ト ラ ン ス ミ ッ タ レ シーバ ) ； 通信プ ロ
ト コ ルの一種
UDB
universal digital block
( ユニバーサル デジ タ ル ブ ロ ッ ク )
USB
universal serial bus
( ユニバーサル シ リ アル バス )
USBIO
USB input/output (USB 入出力 ) ； USB ポー ト へ
の接続に使用 さ れる PSoC ピ ン
VDAC
voltage DAC ( 電圧 DAC) ； DAC、 IDAC を ご参
照 く ださい
WDT
watchdog timer ( ウ ォ ッ チ ド ッ グ タ イ マー )
WOL
write once latch ( 一度 し か書き込めない ラ ッ チ
) ； NVL を ご参照 く だ さ い
WRES
watchdog timer reset
( ウ ォ ッ チ ド ッ グ タ イ マー リ セ ッ ト )
XRES
external reset I/O pin ( 外部 リ セ ッ ト I/O ピ ン )
XTAL
crystal ( 水晶 )
文書番号 : 001-92208 Rev. *A
ページ 32/35
PSoC® 4: PSoC 4000 フ ァ ミ リ
デー タ シー ト
本書の表記法
測定単位
表 32. 測定単位
記号
測定単位
°C
摂氏温度
dB
デシベル
fF
フ ェムト フ ァ ラ ッ ド
Hz
ヘルツ
KB
1024 バイ ト
kbps
キロ ビ ッ ト 毎秒
Khr
キロ時間
kHz
キロヘルツ
k
キロ オーム
ksps
キロサン プル毎秒
LSB
最下位ビ ッ ト
Mbps
メ ガ ビ ッ ト 毎秒
MHz
メ ガヘルツ
M
メ ガオーム
Msps
メ ガサン プル毎秒
µA
マ イ ク ロ ア ンペア
µF
マイ クロフ ァ ラ ッ ド
µH
マ イ ク ロヘン リ ー
µs
マ イ ク ロ秒
µV
マ イ ク ロボル ト
µW
マ イ ク ロワ ッ ト
mA
ミ リ ア ンペア
ms
ミ リ秒
mV
ミ リ ボル ト
nA
ナ ノ ア ンペア
ns
ナノ秒
nV
ナ ノ ボル ト

オーム
pF
ピコファラ ッ ド
ppm
100 万分の 1
ps
ピ コ秒
s
秒
sps
サン プル数毎秒
sqrtHz
ヘルツの平方根
V
ボル ト
文書番号 : 001-92208 Rev. *A
ページ 33/35
PSoC® 4: PSoC 4000 フ ァ ミ リ
デー タ シー ト
変更履歴
文書名 : PSoC® 4: PSoC 4000 フ ァ ミ リ デー タ シー ト プ ログ ラ マ ブル シ ス テムオ ン チ ッ プ (PSoC®)
文書番号 : 001-92208
ECN
版
変更者
発行日
変更内容
**
4371640
HZEN
05/06/2014 これは英語版 001-89638 Rev *A を翻訳 し た日本語版 001-92208Rev. ** です。
*A
4928457
HZEN
09/23/2015 これは英語版 001-89638 Rev. *E を翻訳 し た日本語版 001-92208 Rev. *A です。
文書番号 : 001-92208 Rev. *A
ページ 34/35
PSoC® 4: PSoC 4000 フ ァ ミ リ
デー タ シー ト
セールス、 ソ リ ュ ーシ ョ ンおよび法律情報
ワール ド ワ イ ド 販売 と 設計サポー ト
サイ プ レ スは、 事業所、 ソ リ ュ ーシ ョ ン セ ン タ ー、 メ ー カ ー代理店および販売代理店の世界的なネ ッ ト ワー ク を持っ ています。
お客様の最寄 り のオ フ ィ スについては、 サイ プ レ スのロ ケーシ ョ ン ページ を ご覧 く だ さ い。
PSoC® ソ リ ュ ーシ ョ ン
製品
車載用
ク ロ ッ ク＆バ ッ フ ァ
イ ン タ ー フ ェ ース
照明＆電力制御
メモリ
PSoC
タ ッ チ セ ン シ ング
USB コ ン ト ロー ラ ー
ワ イヤレ ス／ RF
psoc.cypress.com/solutions
cypress.com/go/automotive
PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP
cypress.com/go/clocks
cypress.com/go/interface
サイ プ レ ス開発者 コ ミ ュ ニ テ ィ
cypress.com/go/powerpsoc
コ ミ ュ ニ テ ィ | フ ォ ー ラ ム | ブ ログ | ビデオ | ト レーニ ン グ
cypress.com/go/memory
cypress.com/go/psoc
テ ク ニ カル サポー ト
cypress.com/go/support
cypress.com/go/touch
cypress.com/go/USB
cypress.com/go/wireless
© Cypress Semiconductor Corporation, 2013-2015. 本文書に記載 さ れる情報は予告な く 変更 さ れる場合があ り ます。 Cypress Semiconductor Corporation ( サイ プ レ ス セ ミ コ ン ダ ク タ 社 ) は、 サイ
プ レ ス製品に組み込まれた回路以外のいかな る回路を使用する こ と に対 し て一切の責任を負 いません。 サイ プ レ ス セ ミ コ ン ダ ク タ 社は、 特許またはその他の権利に基づ く ラ イ セ ン ス を譲渡する
こ と も、 または含意する こ と も あ り ません。 サイ プ レ ス製品は、 サイ プ レ ス と の書面によ る合意に基づ く ものでない限 り 、 医療、 生命維持、 救命、 重要な管理、 または安全の用途のために使用す
る こ と を保証する ものではな く 、 また使用する こ と を意図 し た もので も あ り ません。 さ ら にサイ プ レ スは、 誤作動や故障によ っ て使用者に重大な傷害を も た ら す こ と が合理的に予想 さ れる生命維
持シ ス テムの重要な コ ンポーネ ン ト と し てサイ プ レ ス製品を使用する こ と を許可 し ていません。 生命維持シ ス テムの用途にサイ プ レ ス製品を供する こ と は、 製造者がそのよ う な使用におけるあ ら
ゆる リ ス ク を負 う こ と を意味 し 、 その結果サイ プ レ スはあ ら ゆる責任を免除 さ れる こ と を意味 し ます。
すべてのソ ース コ ー ド ( ソ フ ト ウ ェ アおよび／またはフ ァ ームウ ェ ア ) はサイ プ レ ス セ ミ コ ン ダ ク タ 社 ( 以下 「サイ プ レ ス」 ) が所有 し 、 全世界の特許権保護 ( 米国およびその他の国 )、 米国の著
作権法な ら びに国際協定の条項に よ り 保護 さ れ、 かつそれら に従います。 サイ プ レ スが本書面に よ り ラ イ セ ン シーに付与する ラ イ セ ン スは、 個人的、 非独占的かつ譲渡不能の ラ イ セ ン ス であ り 、
適用 さ れる契約で指定 さ れたサイ プ レ スの集積回路 と 併用 さ れる ラ イ セ ン シーの製品のみをサポー ト する カ ス タ ム ソ フ ト ウ ェ アおよび／またはカ ス タ ム フ ァ ームウ ェ ア を作成する目的に限 っ て、
サイ プ レ スの ソ ース コ ー ド の派生著作物を コ ピー、 使用、 変更そ し て作成する ためのラ イ セ ン ス、 な ら びにサイ プ レ スの ソ ース コ ー ド および派生著作物を コ ンパイルする ための ラ イ セ ン スです。
上記で指定 さ れた場合を除き、 サイ プ レ スの書面によ る明示的な許可な く し て本 ソ ース コ ー ド を複製、 変更、 変換、 コ ンパイル、 または表示する こ と はすべて禁止 し ます。
免責条項 : サイ プ レ スは、 明示的または黙示的を問わず、 本資料に関するいかな る種類の保証 も行いません。 こ れには、 商品性または特定目的への適合性の黙示的な保証が含まれますが、 こ れに
限定 さ れません。 サイ プ レ スは、 本文書に記載 さ れる資料に対 し て今後予告な く 変更を加え る権利を留保 し ます。 サイ プ レ スは、 本文書に記載 さ れるいかな る製品または回路を適用または使用 し
た こ と によ っ て生ずるいかな る責任も負いません。 サイ プ レ スは、 誤動作や故障によ っ て使用者に重大な傷害を も た ら す こ と が合理的に予想 さ れる生命維持シ ス テムの重要な コ ンポーネ ン ト と し
てサイ プ レ ス製品を使用する こ と を許可 し ていません。 生命維持シ ス テムの用途にサイ プ レ ス製品を供する こ と は、 製造者がそのよ う な使用におけるあ ら ゆる リ ス ク を負 う こ と を意味 し 、 その結
果サイ プ レ スはあ ら ゆる責任を免除 さ れる こ と を意味 し ます。
ソ フ ト ウ ェ アの使用は、 適用 さ れるサイ プ レ ス ソ フ ト ウ ェ ア ラ イ セ ン ス契約によ っ て制限 さ れ、 かつ制約 さ れる場合があ り ます。
文書番号 : 001-92208 Rev. *A
改訂日 2015 年 9 月 23 日
本書で言及するすべての製品名および会社名は、 それぞれの所有者の商標である場合があ り ます。
ページ 35/35