CY8CLED0xD01 CY8CLED0xD02 CY8CLED0xG01 PowerPSoC Intelligent LED Driver Datasheet (Japanese).pdf

CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
®
PowerPSoC
イ ン テ リ ジ ェ ン ト LED ド ラ イバー
PowerPSoC イ ン テ リ ジ ェ ン ト LED ド ラ イバー
1. 特長
❐ 最大 9 ビ ッ ト の DAC
❐ プ ロ グ ラ ミ ン グ可能なゲ イ ン ア ン プ
❐ プ ロ グ ラ ミ ン グ可能 な フ ィ ル タ ー と コ ン パ
レー タ
❐ 8 ～ 32 ビ ッ ト の タ イ マー と カ ウ ン タ ー
❐ ブ ロ ッ ク の組み合わせ で構成す る 複雑 な周ペ
リ フ ェ ラル
❐ すべての GPIO ピ ン に設定可能
■ プ ロ グ ラ ミ ン グ可能な ピ ン コ ン フ ィ ギ ュ レーシ ョ
ン
❐ すべての GPIO と 機能ピ ン で 25mA のシ ン ク 電
流 と 10mA の ソ ース電流に対応
❐ すべての GPIO と 機能ピ ン で プルア ッ プ、 プル
ダウ ン、 High Z、 ス ト ロ ン グ、 オープ ン ド レ イ
ン ド ラ イ ブ モー ド に対応
❐ GPIO 上で最大 10 本のアナ ロ グ入力を実現
❐ GPIO 上で 2 本の 30mA アナ ロ グ出力を実現
❐ すべての GPIO で設定可能な割 り 込み
■ 柔軟性のあ る内蔵 メ モ リ
❐ 16K の フ ラ ッ シ ュ プ ロ グ ラ ム領域、50,000 回の
消去／書き込みが可能
❐ 1K の SRAM デー タ 領域
❐ イ ン シ ス テム シ リ アル プ ロ グ ラ ミ ン グ (ISSP)
に対応
❐ フ ラ ッ シ ュ メ モ リ の部分的な書き換えに対応
❐ 柔軟性のあ る保護モー ド
❐ フ ラ ッ シ ュ メ モ リ に よ る EEPROM のエ ミ ュ
レーシ ョ ン
■ 完全な開発ツール
❐ 無償の開発 ソ フ ト ウ ェ ア (PSoC Designer™)
❐ フ ル機能のイ ンサーキ ッ ト エ ミ ュ レ ー タ (ICE)
と プ ログ ラ マ
■ 統合型電力用ペ リ フ ェ ラ ル
❐ 4 個の 32V 内蔵ローサイ ド N チ ャ ネル パワー
FET
• 1.0A デバイ ス では RDS(ON) が 0.5Ω
• 最大 2MHz の設定可能な ス イ ッ チ ン グ周波数
❐ 4 個の ヒ ス テ リ シ ス コ ン ト ロー ラ ー
• 別々に プ ロ グ ラ ム で き る 上限閾値 と 下限閾
値
• プ ロ グ ラ ミ ン グ可能 な タ イ マ ーに よ る 最小
オ ン／オ フ 時間
❐ 駆動強度のプ ロ グ ラ ムで き る 4 個のローサイ ド
ゲー ト ド ラ イバー
❐ 4 個の高精度ハイサイ ド 電流検出ア ン プ
❐ 3 個 16 ビ ッ ト LED 調光器 : PrISM、DMM、PWM
❐ 応答時間の短い (100ns) 6 個の電圧 コ ンパレー
タ
❐ 6 個の 8 ビ ッ ト リ フ ァ レ ン ス DAC
❐ ス イ ッ チ ン グ レギ ュ レー タ が内蔵 さ れ、 外部
5V 電源が不要
❐ 変動負荷バ ッ ク 、 変動負荷バ ッ ク ブ ー ス ト 、
ブース ト な どの複数の ト ポロ ジ
■ M8C CPU コ ア
❐ 最大 24MHz で動作する プ ロ セ ッ サ
■ 高度なペ リ フ ェ ラ ル (PSoC® ブ ロ ッ ク )
❐ 容量セ ン シ ン グ ア プ リ ケーシ ョ ン機能
❐ DMX512 イ ン タ ー フ ェ ース
❐ I2C マ ス タ ーま たはス レ ーブ
❐ 全二重 UART
❐ 複数の SPI マス タ ーまたはス レーブ
❐ 内蔵温度セ ンサー
❐ 最大 12 ビ ッ ト の ADC
❐ 6 ～ 12 ビ ッ ト のイ ン ク リ メ ン タ ル ADC
❐ フ ルス ピー ド のエ ミ ュ レ ーシ ョ ン
❐ 複雑な ブ レ ー ク ポ イ ン ト 構造に対応
❐ 128KB の ト レース メ モ リ
■ ア プ リ ケーシ ョ ン
❐ 舞台用 LED 照明
❐ 建築用 LED 照明
❐ 汎用 LED 照明
❐ 自動車お よび緊急車両用 LED 照明
❐ 景観用 LED 照明
❐ デ ィ ス プ レ イ用 LED 照明
❐ エ フ ェ ク ト 用 LED 照明
❐ 看板用 LED 照明
■ デバイ ス オプ シ ョ ン
❐ CY8CLED04D0x
• 4 個の内蔵 FET (0.5A と 1.0A オ プ シ ョ ン )
• 4 個の外付けゲー ト ド ラ イバー
❐ CY8CLED04G01
• 4 個の外付けゲー ト ド ラ イバー
❐ CY8CLED03D0x
• 3 個の内蔵 FET (0.5A と 1.0A オ プ シ ョ ン )
• 3 個の外付けゲー ト ド ラ イバー
❐ CY8CLED03G01
• 3 個の外付けゲー ト ド ラ イバー
❐ CY8CLED02D01
• 2 個の 1.0A 内蔵 FET
• 2 個の外付けゲー ト ド ラ イバー
❐ CY8CLED01D01
• 1 個の 1.0A 内蔵 FET
• 1 個の外付けゲー ト ド ラ イバー
■ 56 ピ ン QFN パ ッ ケージ
図 1-1. PowerPSoC のアーキテ ク チ ャ ブ ロ ッ ク 図
Port 1
Port 0
Analog
Drivers
FN0
CSA
Interupt Bus
SYSTEM BUS
Analog Mux Bus
Global Digital Interconnect
Global Analog Interconnect
CORE
Clock Signals
Supervisory ROM Flash Nonvolatile
Memory(16 K)
( SROM)
CPU
(M8C)
Core
Sleep and
Watchdog
System Bus
24 MHz Internal Main
Oscillator( IMO)
Internal Low Speed
Oscillator ( ILO)
Decoder
C3
GDRV
DAC
Hysteretic
PWM
GDRV
DAC
Hysteretic
PWM
GDRV
DAC
Hysteretic
PWM
GDRV
C4
C5
C6
CT
CT
DBB 01 DBB 11 DCB 12 DCB13
SC
SC
2 Digital Rows
SC
SC
Comparator
Bank
Analog
Ref
Analog PSoC
Block Array
DBB 00 DBB 01 DCB 02 DCB 03
Hysteretic
PWM
C2
ANALOG SYSTEM
Digital PSoC Block Array
DAC
Power
FETs (HV)
C1
Multiple Clock Sources
DIGITAL SYSTEM
Gate
Driver(LV)
Analog Block
DAC
AINX
Power System Digital Bus
Interrupt
Controller
PWM Controller
Channels( LV)
Logic Core
PrISM/ DMM /
PWM
Power System Analog Bus
PSoC
SRAM
(1 K bytes)
CSA
Chbond_bus
Port 2
DAC
DAC
2Analog Columns
DAC Bank
Vref
Digital
Clocks
MACs
(2)
Decimator
( Type2)
POR and LVD
I2C
System Resets
Internal
IO Analog
Voltage
Multiplexer
Reference
POWER PERIPHERALS
SW Regulator
PSoC SYSTEM RESOURCES
Cypress Semiconductor Corporation
文書番号 : 001-63303 Rev. *D
CSA
•
198 Champion Court
•
CSA
San Jose, CA 95134-1709
•
408-943-2600
改訂日 2015 年 10 月 19 日
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
2. 目次
論理ブ ロ ッ ク図 .................................................................. 3
PowerPSoC® の機能概要 .................................................. 9
電力用ペ リ フ ェ ラル ........................................................... 9
ヒ ス テ リ シ ス コ ン ト ロー ラ ー ..................................... 9
ローサイ ド N チ ャ ネル FET ...................................... 10
外付けゲー ト ド ラ イバー .......................................... 10
調光方式 .................................................................... 10
電流検出ア ン プ ......................................................... 10
電圧 コ ンパレー タ ...................................................... 11
リ フ ァ レ ン ス DAC .................................................... 11
内蔵ス イ ッ チ ング レギ ュ レー タ ............................... 11
アナログ マルチ プ レ クサ .......................................... 11
デジ タ ル マルチ プ レ クサ .......................................... 12
機能ピ ン (FN0[0:3]) ................................................... 12
PSoC コ ア ........................................................................ 13
デジ タ ル シス テム ..................................................... 13
アナログ シス テム ..................................................... 13
アナログ マルチ プ レ クサ シ ス テム .......................... 14
追加シ ス テム リ ソ ース ............................................. 14
ア プ リ ケーシ ョ ン ............................................................. 15
PowerPSoC デバイ スの特性 ........................................... 16
は じ めよ う ........................................................................ 17
ア プ リ ケーシ ョ ン ノ ー ト .......................................... 17
開発キ ッ ト ................................................................ 17
ト レーニ ング ............................................................. 17
CYPros コ ンサル タ ン ト ............................................ 17
テ ク ニ カル サポー ト ................................................. 17
開発ツール ........................................................................ 17
PSoC Designer ソ フ ト ウ ェ ア サブ シ ス テム ............ 17
イ ンサーキ ッ ト エ ミ ュ レー タ ................................... 18
ユーザー モ ジ ュ ールを使用 し た設計 ............................... 18
ピ ン情報 ........................................................................... 19
CY8CLED04D0x 56 ピ ン製品のピ ン配置
(OCD な し ) ............................................................... 19
CY8CLED04G01 56 ピ ン製品のピ ン配置
(OCD な し ) ............................................................... 20
CY8CLED04DOCD1 56 ピ ン製品のピ ン配置
(OCD 付き ) ............................................................... 21
CY8CLED03D0x 56 ピ ン製品のピ ン配置
(OCD な し ) ............................................................... 22
CY8CLED03G01 56 ピ ン製品のピ ン配置
(OCD な し ) ............................................................... 23
CY8CLED02D01 56 ピ ン製品のピ ン配置
(OCD な し ) ............................................................... 24
CY8CLED01D01 56 ピ ン製品のピ ン配置
(OCD な し ) ............................................................... 25
レ ジ ス タ 一般規則 ............................................................. 26
文書番号 : 001-63303 Rev. *D
使用 し ている略号 ...................................................... 26
レ ジ ス タ 命名規則 ...................................................... 26
レ ジ ス タ マ ッ ピ ング テーブル .................................. 26
レ ジ ス タ マ ッ プ バン ク 0 表 .................................... 27
レ ジ ス タ マ ッ プ バン ク 1 表 : ユーザー空間 ............ 28
電気的仕様 ........................................................................ 29
絶対最大定格 ............................................................. 29
動作温度 .................................................................... 30
電気的特性 ........................................................................ 30
シ ス テム レ ベル ........................................................ 30
チ ッ プ レ ベル ............................................................ 30
電力用ペ リ フ ェ ラルのローサイ ド N チ ャ ネル FET .. 32
電力用ペ リ フ ェ ラルの外付けパワー FET ド ラ イバー 33
電力用ペ リ フ ェ ラルの ヒ ス テ リ シ ス コ ン ト ロー ラ ー 33
電力用ペ リ フ ェ ラルのコ ンパレー タ ......................... 34
電力用ペ リ フ ェ ラルの電流検出ア ン プ ..................... 35
電力用ペ リ フ ェ ラルの PWM ／ PrISM ／ DMM
の仕様表 .................................................................... 35
電力用ペ リ フ ェ ラルの リ フ ァ レ ン ス DAC の仕様 .... 37
電力用ペ リ フ ェ ラルの
内蔵ス イ ッ チ ング レギ ュ レー タ ............................... 37
汎用 I/O ／機能ピ ン I/O ............................................. 40
PSoC コ ア オペア ン プの仕様 ................................... 41
PSoC コ ア低消費電力 コ ンパレー タ ......................... 42
PSoC コ ア アナログ出力バ ッ フ ァ ............................ 43
PSoC コ ア アナログ リ フ ァ レ ン ス ........................... 44
PSoC コ ア アナログ ブ ロ ッ ク .................................. 44
PSoC コ ア POR および LVD ..................................... 45
PSoC コ ア プ ログ ラ ミ ングの仕様 ............................ 45
PSoC コ ア デジ タ ル ブ ロ ッ ク の仕様 ....................... 46
PSoC コ ア I2C の仕様 ............................................... 47
注文情報 ........................................................................... 48
注文コ ー ド の定義 ...................................................... 48
パ ッ ケージ情報 ................................................................ 49
パ ッ ケージの寸法 ...................................................... 49
熱イ ン ピーダ ン ス ...................................................... 49
はんだ リ フ ロー ピー ク温度 ...................................... 49
略語 .................................................................................. 50
本書の表記法 .................................................................... 51
測定単位 .................................................................... 51
変更履歴 ........................................................................... 52
セールス、 ソ リ ュ ーシ ョ ンおよび法律情報 ..................... 53
ワール ド ワ イ ド 販売 と 設計サポー ト ......................... 53
製品 ........................................................................... 53
PSoC® ソ リ ュ ーシ ョ ン ............................................ 53
サイ プ レ ス開発者コ ミ ュ ニ テ ィ ................................ 53
テ ク ニ カル サポー ト ................................................. 53
ページ 2/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
3. 論理ブ ロ ッ ク図
図 3-1. CY8CLED04D0x の論理ブ ロ ッ ク図
SW0
CSA0
DAC0
CSP0
CSN0
Gate Drive 0
Hysteretic Mode
Controller 0
DAC1
PGND0
External
Gate Drive 0
GD 0
SW1
CSA1
Gate Drive 1
DAC2
CSP1
CSN1
Hysteretic Mode
Controller 1
Analog Mux
DAC3
CSA2
CSP2
CSN2
PGND1
External
Gate Drive 1
Gate Drive 2
DAC4
Hysteretic Mode
Controller 2
DAC5
CSA3
External
Gate Drive 2
Gate Drive 3
DAC6
CSP3
CSN3
Hysteretic Mode
Controller 3
External
Gate Drive 3
SW2
PGND2
GD 2
SW3
PGND3
GD 3
FN0
DAC7
GD 1
FN0[0:3]
Comp 13
Comp 12
Comp 11
Comp 9
Comp 8
4
Comp 10
Power Peripherals Digital Mux
4
4 Channel PWM/
PrISM/DMM
Power Peripherals Analog Mux
DAC13
DAC12
DAC11
DAC10
6
DAC9
DAC8
SREGHVIN
From Analog Mux
SREGSW
Auxiliary
Power
Regulator
SREGCSP
SREGCSN
SREGFB
AINX
System Bus
SREGCOMP
Global Digital Interconnect
Global Analog Interconnect
Flash 16K
Clock Sources
(Includes IMO and ILO)
DIGITAL SYSTEM
P1[0,1,4,5,7]
P0[3,4,5,7]
Sleep and
Watchdog
CPU Core (M8C)
Interrupt
Controller
P2[2]
Port 0
SROM
Port 1
SRAM
1K
Port 2
PSoC CORE
ANALOG SYSTEM
Analog Ref.
Digital
Block
Array
Digital
Clocks
2 MACs
Analog
Block Array
Decimator Type
2
I2C
POR and LVD
System Resets
Internal
Voltage Ref.
Analog
Input Muxing
SYSTEM RESOURCES
文書番号 : 001-63303 Rev. *D
ページ 3/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
図 3-2. CY8CLED04G01 の論理ブ ロ ッ ク図
CSA0
DAC0
CSP0
CSN0
DAC1
CSA1
Hysteretic Mode
Controller 0
External
Gate Drive 0
GD 0
Hysteretic Mode
Controller 1
External
Gate Drive 1
GD 1
Hysteretic Mode
Controller 2
External
Gate Drive 2
GD 2
Hysteretic Mode
Controller 3
External
Gate Drive 3
GD 3
DAC2
CSP1
CSN1
Analog Mux
DAC3
CSA2
CSP2
CSN2
DAC4
DAC5
CSA3
DAC6
CSP3
CSN3
FN0
DAC7
FN0[0:3]
Comp 13
Comp 12
Comp 11
Comp 9
4
Comp 8
4
Comp 10
Power Peripherals Digital Mux
4 Channel PWM/
PrISM/DMM
Power Peripherals Analog Mux
DAC13
DAC12
DAC11
DAC10
6
DAC9
DAC8
SREGHVIN
From Analog Mux
SREGSW
Auxiliary
Power
Regulator
SREGCSP
SREGCSN
SREGFB
AINX
System Bus
SREGCOMP
Global Digital Interconnect
Global Analog Interconnect
Flash 16K
Clock Sources
(Includes IMO and ILO)
DIGITAL SYSTEM
P1[0,1,4,5,7]
P0[3,4,5,7]
Sleep and
Watchdog
CPU Core (M8C)
Interrupt
Controller
P2[2]
Port 0
SROM
Port 1
SRAM
1K
Port 2
PSoC CORE
ANALOG SYSTEM
Analog Ref.
Digital
Block
Array
Digital
Clocks
2 MACs
Analog
Block Array
Decimator Type
2
I2C
POR and LVD
System Resets
Internal
Voltage Ref.
Analog
Input Muxing
SYSTEM RESOURCES
文書番号 : 001-63303 Rev. *D
ページ 4/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
図 3-3. CY8CLED03D0x の論理ブ ロ ッ ク図
SW0
CSA0
DAC0
CSP0
CSN0
Gate Drive 0
Hysteretic Mode
Controller 0
DAC1
PGND0
External
Gate Drive 0
GD 0
SW1
CSA1
Gate Drive 1
DAC2
CSP1
CSN1
Hysteretic Mode
Controller 1
Analog Mux
DAC3
CSA2
CSP2
PGND1
External
Gate Drive 1
Gate Drive 2
DAC4
CSN2
Hysteretic Mode
Controller 2
External
Gate Drive 2
SW2
PGND2
GD 2
FN0
DAC5
GD 1
FN0[0:3]
Comp 13
Comp 12
Comp 11
Comp 9
4
Comp 8
4
Comp 10
Power Peripherals Digital Mux
3 Channel PWM/
PrISM/DMM
Power Peripherals Analog Mux
DAC13
DAC12
DAC11
DAC10
6
DAC9
DAC8
SREGHVIN
From Analog Mux
SREGSW
Auxiliary
Power
Regulator
SREGCSP
SREGCSN
SREGFB
AINX
System Bus
SREGCOMP
Global Digital Interconnect
Global Analog Interconnect
Flash 16K
Clock Sources
(Includes IMO and ILO)
DIGITAL SYSTEM
P1[0,1,4,5,7]
P0[3,4,5,7]
Sleep and
Watchdog
CPU Core (M8C)
Interrupt
Controller
P2[2]
Port 0
SROM
Port 1
SRAM
1K
Port 2
PSoC CORE
ANALOG SYSTEM
Analog Ref.
Digital
Block
Array
Digital
Clocks
2 MACs
Analog
Block Array
Decimator Type
2
I2C
POR and LVD
System Resets
Internal
Voltage Ref.
Analog
Input Muxing
SYSTEM RESOURCES
文書番号 : 001-63303 Rev. *D
ページ 5/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
図 3-4. CY8CLED03G01 の論理ブ ロ ッ ク図
CSA0
DAC0
CSP0
CSN0
DAC1
CSA1
Hysteretic Mode
Controller 0
External
Gate Drive 0
GD 0
Hysteretic Mode
Controller 1
External
Gate Drive 1
GD 1
Hysteretic Mode
Controller 2
External
Gate Drive 2
DAC2
CSP1
CSN1
Analog Mux
DAC3
CSA2
CSP2
DAC4
CSN2
GD 2
FN0
DAC5
FN0[0:3]
Comp 13
Comp 12
Comp 11
Comp 9
Comp 8
4
Comp 10
Power Peripherals Digital Mux
4
3 Channel PWM/
PrISM/DMM
Power Peripherals Analog Mux
DAC13
DAC12
DAC11
DAC10
6
DAC9
DAC8
SREGHVIN
From Analog Mux
SREGSW
Auxiliary
Power
Regulator
SREGCSP
SREGCSN
SREGFB
System Bus
AINX
Global Digital Interconnect
SREGCOMP
Global Analog Interconnect
Flash 16K
Clock Sources
(Includes IMO and ILO)
DIGITAL SYSTEM
P1[0,1,4,5,7]
P0[3,4,5,7]
Sleep and
Watchdog
CPU Core (M8C)
Interrupt
Controller
P2[2]
Port 0
SROM
Port 1
SRAM
1K
Port 2
PSoC CORE
ANALOG SYSTEM
Analog Ref.
Digital
Block
Array
Digital
Clocks
2 MACs
Analog
Block Array
Decimator Type
2
I2C
POR and LVD
System Resets
Internal
Voltage Ref.
Analog
Input Muxing
SYSTEM RESOURCES
文書番号 : 001-63303 Rev. *D
ページ 6/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
図 3-5. CY8CLED02D01 の論理ブ ロ ッ ク図
SW0
CSA0
DAC0
CSP0
CSN0
Hysteretic Mode
Controller 0
DAC1
PGND0
External
Gate Drive 0
GD 0
SW1
CSA1
Gate Drive 1
DAC2
Analog Mux
CSP1
Hysteretic Mode
Controller 1
DAC3
PGND1
External
Gate Drive 1
GD 1
FN0
CSN1
FN0[0:3]
Gate Drive 0
Comp 13
Comp 12
Comp 11
Comp 9
4
Comp 8
4
Comp 10
Power Peripherals Digital Mux
2 Channel PWM/
PrISM/DMM
Power Peripherals Analog Mux
DAC13
DAC12
DAC11
DAC10
6
DAC9
DAC8
SREGHVIN
From Analog Mux
SREGSW
Auxiliary
Power
Regulator
SREGCSP
SREGCSN
SREGFB
AINX
System Bus
SREGCOMP
Global Digital Interconnect
Global Analog Interconnect
Flash 16K
Clock Sources
(Includes IMO and ILO)
DIGITAL SYSTEM
P1[0,1,4,5,7]
P0[3,4,5,7]
Sleep and
Watchdog
CPU Core (M8C)
Interrupt
Controller
P2[2]
Port 0
SROM
Port 1
SRAM
1K
Port 2
PSoC CORE
ANALOG SYSTEM
Analog Ref.
Digital
Block
Array
Digital
Clocks
2 MACs
Analog
Block Array
Decimator Type
2
I2C
POR and LVD
System Resets
Internal
Voltage Ref.
Analog
Input Muxing
SYSTEM RESOURCES
文書番号 : 001-63303 Rev. *D
ページ 7/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
図 3-6. CY8CLED01D01 の論理ブ ロ ッ ク図
SW0
CSA0
DAC0
CSP0
CSN0
Hysteretic Mode
Controller 0
PGND0
External
Gate Drive 0
FN0
Analog Mux
DAC1
FN0[0:3]
Gate Drive 0
GD 0
Comp 13
Comp 12
Comp 11
Comp 9
4
Comp 8
4
Comp 10
Power Peripherals Digital Mux
1 Channel PWM/
PrISM/DMM
Power Peripherals Analog Mux
DAC13
DAC12
DAC11
DAC10
6
DAC9
DAC8
SREGHVIN
From Analog Mux
SREGSW
Auxiliary
Power
Regulator
SREGCSP
SREGCSN
SREGFB
AINX
System Bus
SREGCOMP
Global Digital Interconnect
Global Analog Interconnect
SRAM
1K
SROM
Flash 16K
Port 1
P1[0,1,4,5,7]
Port 0
Clock Sources
(Includes IMO and ILO)
DIGITAL SYSTEM
P2[2]
Sleep and
Watchdog
CPU Core (M8C)
Interrupt
Controller
Port 2
PSoC CORE
P0[3,4,5,7]
ANALOG SYSTEM
Analog Ref.
Digital
Block
Array
Digital
Clocks
2 MACs
Analog
Block Array
Decimator Type
2
I2C
POR and LVD
System Resets
Internal
Voltage Ref.
Analog
Input Muxing
SYSTEM RESOURCES
文書番号 : 001-63303 Rev. *D
ページ 8/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
4. PowerPSoC® の機能概要
PowerPSoC フ ァ ミ リ は、 プ ログ ラ マ ブル シ ス テムオ ン チ ッ プ
技術 と ク ラ ス最高の電力電子回路 コ ン ト ロー ラ ーおよびス イ ッ
チ ング デバイ ス を組み合わせ、照明ア プ リ ケーシ ョ ン向けの使
いやすいパワー シ ス テムオ ン チ ッ プ ソ リ ュ ーシ ョ ン を作 り 上
げます。
PowerPSoC フ ァ ミ リ のすべてのデバイ スは、 従来の MCU、 シ
ス テム IC、 お よびそれら を取 り 囲 む多 く の個別 コ ンポーネ ン
ト を置き換え る よ う 設計 さ れています。 PowerPSoC デバイ ス
は、1A で 2MHz のパワー FET、 ヒ ス テ リ シ ス コ ン ト ロー ラ ー、
電流検出ア ン プ、 PrISM ／ PWM 変調器を含む高性能な電力電
子回路を集積 し てお り 、 LED 電源管理向けの完全な電力電子
回路ソ リ ュ ーシ ョ ン を作成 し ます。 設定可能な電源回路、 アナ
ログ回路、 デジ タ ル回路および相互接続回路を使用 する こ と
で、 産業用、 商業用、 民生用の さ ま ざ ま な LED 照明ア プ リ ケー
シ ョ ン で高度な統合が実 現 し ます。
こ のアーキテ ク チ ャ によ っ て プ ログ ラ マ ブル アナ ロ グ ブ ロ ッ
ク と デジ タ ル ブ ロ ッ クが統合 さ れ、個々のア プ リ ケーシ ョ ンの
要件に合 っ たペ リ フ ェ ラル コ ン フ ィ ギ ュ レーシ ョ ンのカ ス タ
マ イ ズが可能 と な り ます。 さ ら に、24MHz の CPU、 フ ラ ッ シ ュ
プ ログ ラ ム メ モ リ 、 SRAM デー タ メ モ リ 、 設定可能な I/O が、
使い勝手の良い一連のピ ン配置 と パ ッ ケージにお さ め ら れてい
ま す。
ブ ロ ッ ク 図に示 し た よ う に、 PowerPSoC アーキテ ク チ ャ は主
に 5 つの領域で構成 さ れていま す。 それら は、 PSoC コ ア、 デ
ジ タ ル シ ス テム、 アナ ロ グ シ ス テム、 シ ス テム リ ソ ース、 お
よびパワー FET、 ヒ ス テ リ シ ス コ ン ト ロー ラ ー、 電流検出ア ン
プ、 PrISM ／ PWM 変調器を含む電力用ペ リ フ ェ ラルです。 設
定可能な汎用バスによ り 、すべてのデバイ ス リ ソ ースが完全な
カ ス タ ム シス テムに統合 さ れます。 PowerPSoC フ ァ ミ リ のデ
バイ スは、グローバル デジ タ ル／アナログ相互接続を確立する
10 のポー ト I/O を備え、8 個のデジ タ ル ブ ロ ッ ク と 6 個のアナ
ログ ブ ロ ッ クへのア ク セス を提供 し ます。
5.1 ヒ ス テ リ シ ス コ ン ト ロー ラ ー
PowerPSoC には 4 個の ヒ ス テ リ シ ス コ ン ト ロー ラ ーが含まれ
てい ます。 デバ イ スの各チ ャ ネルに ヒ ス テ リ シ ス コ ン ト ロ ー
ラ ーが 1 個ずつあ り ます。
ヒ ス テ リ シ ス コ ン ト ロー ラ ーは、過渡電流に迅速に応答するサ
イ ク ル毎のス イ ッ チ制御を備えてお り 、外部補償機 能を使用 し
な く て も シ ス テムを容易に設計で き ます。 ヒ ス テ リ シス コ ン ト
ロー ラ ーの主な特長は次の通 り です。
■
4 本の独立 し たチ ャ ネル
■
設定可能な DAC 閾値
■
20kHz ～ 2MHz の幅広いス イ ッ チ ン グ周波数範囲
■
プ ログ ラ ミ ング可能な最小オン／オ フ時間
■
変動負荷バ ッ ク、 変動負荷バ ッ ク ブース ト 、 お よびブース ト
ト ポロ ジ コ ン ト ロー ラ ー
ヒ ス テ リ シ ス コ ン ト ロー ラ ーの リ フ ァ レ ン ス入力 ( 図 5-1. に示
す REF_A と REF_B) は、概略ブ ロ ッ ク 図に示 し た よ う に リ フ ァ
レ ン ス DAC によ っ て提供 さ れます (3 ページの図 3-1. を ご参照
く だ さ い )。
ヒ ス テ リ シ ス制御機能の出力は、 フ ィ ー ド バ ッ ク値を 2 つの閾
値 と 比較する こ と で生成 さ れます。 図 5-1. に示す通 り 、 下限閾
値 を 下回 る と ス イ ッ チがオ ン に な り 、 上限閾値 を 上回 る と ス
イ ッ チがオ フ に な り ます。出力電流の波形は図5-2. に示 し ます。
ヒ ス テ リ シ ス コ ン ト ロ ー ラ ーは最小オ ン時間 と オ フ 時間 も 制
御 し ます。 こ の回路によ っ て、 出力ス イ ッ チに深刻なダ メ ージ
を与え る可能性のある、非常に高い周波数での発 振が回避 さ れ
ます。
ゲー ト ド ラ イバーへの出力は ト リ ッ プ、 DIM、 イ ネーブル信号
によ っ て制御 さ れます。 イ ネーブル信号は、 ヒ ス テ リ シス コ ン
ト ロ ー ラ ーの制御レ ジ ス タ 内にあ る イ ネー ブル ビ ッ ト の直接
的な結果です。
5. 電力用ペ リ フ ェ ラル
ト リ ッ プ信号は、 TTL 論理 ( 論理 HIGH と 論理 LOW) に従っ た
いずれかのデジ タ ル信号で、 ア ク テ ィ ブ HIGH 入力です。
PowerPSoC は 7V ～ 32V の電圧で動作 し 、 内部 MOSFET ス
イ ッ チでは最大 1A の電流、外付けの MOSFET では 1A を超え
る電流を駆動する よ う 設計 さ れています。
DIM 変調信号は、 電力用ペ リ フ ェ ラル内に存在する専用変調器
の出力、 またはその他のデジ タ ル変 調器の信号です。
このデバイ ス フ ァ ミ リ (CY8CLED0xD/G0y) は、 定電流 ド ラ イ
バーの最大 4 本の独立 し たチ ャ ネルを集積 し ています。 こ れら
の ド ラ イバーは、 8 ビ ッ ト マ イ ク ロ コ ン ト ロー ラ ー、 設定可能
なデジ タ ルおよびアナログ ペ リ フ ェ ラル、 フ ラ ッ シ ュ メ モ リ
を内蔵 し たプ ログ ラ マ ブル シ ス テムオ ン チ ッ プ (PSoC) を備え
た ヒ ス テ リ シ ス コ ン ト ロー ラ ーが特徴です。
CY8CLED0xD/G0y は、 電力用ペ リ フ ェ ラルを統合 し て電力電
子回路ア プ リ ケーシ ョ ン の統合を強化する PowerPSoC フ ァ ミ
リ 初の製品です。PowerPSoC フ ァ ミ リ のイ ン テ リ ジ ェ ン ト パ
ワー コ ン ト ロー ラ ー IC は、 従来の MCU と 独立 し た電力電子
回路のサポー ト を必要 と する照明ア プ リ ケーシ ョ ン で使用 さ れ
ます。 CY8CLED0xD/G0y の電力用ペ リ フ ェ ラルには、 定格電
流がそれぞれ最大 1A、 最大 4 個 の 32V パワー MOSFET が集
積 さ れています。 また、 ア プ リ ケーシ ョ ン で外付けの MOSFET
を駆動で き るゲー ト ド ラ イバー も集積 さ れてお り 、 さ ら に高い
電流 と 電圧がサポー ト さ れます。 コ ン ト ロー ラ ーはプ ログ ラ ミ
ング可能な閾値 ヒ ス テ リ シ ス コ ン ト ロー ラ ーで、電流モー ド 変
動負荷バ ッ ク 、 変動負荷バ ッ ク ブ ース ト 、 ブ ース ト コ ン フ ィ
ギ ュ レ ーシ ョ ン で IC を使用す る フ ィ ー ド バ ッ ク パス を ユー
ザーが選択で き ます。
文書番号 : 001-63303 Rev. *D
図 5-1. ヒ ス テ リ シス制御機能の出力の生成
Lower Limit
Comparator
Min ON
Timer
REF_A
S
CSA
Q
IFB Upper Limit
Comparator
FN0[x]
R
REF_B
Min Off
Timer
DIM Modulation
Enable
Hyst Out
Trip Function
ページ 9/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
図 5-2. 電流波形
ILED
REF_B
REF_A
5.4.1 PrISM モー ド コ ン フ ィ ギ ュ レーシ ョ ン
■
最大 16 ビ ッ ト の高分解能処理
■
専用PrISM モ ジ ュ ールによ り 、他の用途で コ ア PSoCデジ タ ル
ブ ロ ッ ク を使用可能
■
最大 48MHz のク ロ ッ キング
■
出力信号密度を選択可能
EMI を低減
PrISM モー ド では、疑似ラ ン ダム カ ウン タ ーの出力が信号密度
の値 と 比較 さ れます。 カ ウン ト 値が信号密度レ ジ ス タ の値以下
の場合、 コ ンパレー タ の出力がアサー ト さ れます。
■
ON
5.4.2 DMM モー ド コ ン フ ィ ギ ュ レーシ ョ ン
DIM
OFF
■
最大 16 ビ ッ ト の高分解能処理
■
設定可能な出力周波数 と デル タ シグマ変調器の幅によ り 、 繰
り 返 し 速度 と 分解能の ト レー ド オ フが可能
■
専用 DMM モ ジ ュ ールによ り 、 他の用途で PSoC デジ タ ル ブ
ロ ッ ク を使用可能
Hyst Out
PowerPSoC の最小オ ン時間／オ フ 時間回路によ っ て、 非常に
高い周波数での発振によ り 出力ス イ ッ チに大き な影響が生 じ る
のを回避 し ます。
5.2 ローサイ ド N チ ャ ネル FET
内蔵のローサイ ド N チ ャ ネル FET は、 シ ス テム統合を強化す
る よ う に設計 さ れています。 ローサイ ド N チ ャ ネル FET の主
な特長は次の通 り です。
■ 最大 48MHz のク ロ ッ キング
DMM 変調器は、 12 ビ ッ ト の PWM ブ ロ ッ ク と 4 ビ ッ ト のデル
タ シグマ変調器 (DSM) ブ ロ ッ ク で構成 さ れています。PWM の
幅、 DMM の幅お よび ク ロ ッ ク に よ っ て、 出力周波数が決ま り
ます。 PWM 出力のデ ュ ーテ ィ 比は、 4 ビ ッ ト ま での分解能を
ユーザーが選択で き るDSMブ ロ ッ ク を使用 し て調整 さ れます。
5.4.3 PWM モー ド コ ン フ ィ ギ ュ レーシ ョ ン
■
最大 16 ビ ッ ト の高分解能処理
■
1A ま での駆動強度
■
ユーザーがプ ログ ラ ム可能な 1 ～ 65535 ク ロ ッ ク の期間
■
20nsのス イ ッ チ ング時間 (立ち上が り 時間 と 立ち下が り 時間)
によ り 高効率を実現 (90% 以上 )
■
専用 PWM モ ジ ュ ールによ り 、他の用途で コ ア PSoC デジ タ ル
ブ ロ ッ ク を使用可能
■
32V の ド レ イ ン と ソ ース間定格電圧
■
■
低 RDS(ON) によ り 高効率を実現
出力の立ち上が り エ ッ ジ または タ ー ミ ナル
り 込み
■
最大 2MHz のス イ ッ チ ング周波数
■
正確な PWM 位相制御によ り 、 シス テムの電流エ ッ ジ を管理
■
4 本のチ ャ ネル間の位相同期
5.3 外付けゲー ト ド ラ イバー
ゲー ト ド ラ イバーによ り 、電流容量が高いか RDS(ON) が低い外
部 FET の使用が可能にな り ま す。外付けゲー ト ド ラ イバーは、
ス イ ッ チ ング ア プ リ ケーシ ョ ン で使用 さ れる MOSFET を直接
駆動 し ます。ゲー ト ド ラ イバーには複数のプ ログ ラ ミ ング可能
な駆動強度ス テ ッ プが用意 さ れてお り 、 EMI 管理を向 上 さ せ
る こ と がで き ます。外付けゲー ト ド ラ イバーの主な特長は次の
通 り です。
■
EMI 管理用のプ ログ ラ ミ ング可能な駆動強度オプ シ ョ ン
(25%、 50%、 75%、 100%)
■
負荷 4nF で 55ns の立ち上が り ／立ち下が り 時間
5.4 調光方式
PowerPSoC には 3 種類の輝度変調方式が用意 さ れています。
設定可能な変調方式は次の通 り です。
■
高精度照度信号変調 (PrISM)
■
デル タ シグマ変調モー ド (DMM)
■
パルス幅変調 (PWM)
文書番号 : 001-63303 Rev. *D
カ ウン ト での割
■ PWM 出力の左揃え、 右揃え または中央揃えが可能
PWM には、 減算カ ウン タ ー と パルス幅レ ジ ス タ が備わ っ てい
ます。
カ ウン ト 値がパルス幅レ ジ ス タ の値以下の場合、 コ ンパレー タ
の出力がアサー ト さ れます。
5.5 電流検出ア ン プ
ハイサイ ド 電流検出ア ン プには、 照明シ ス テムで さ ま ざ ま な電
流検出抵抗における電圧を検出する た めの差動検出機能が備
わっ ています。 電流検出ア ン プの主な機能は次の通 り です。
■
32V ま での高い同相電圧での動作
■
高い同相除去比
プ ログ ラ ミ ング可能な帯域幅によ り シス テム ノ イ ズ耐性を
最適化
11 ページの図 5-3. に示すよ う に、 ハイサイ ド の電流測定には
外付け抵抗 Rsense が使用 さ れます。電流検出ア ン プの出力は電
力用ペ リ フ ェ ラル アナログ マルチ プ レ クサに送られ、 そ こ で、
どの ヒ ス テ リ シ ス コ ン ト ロ ー ラ ーに転送す るかを ユーザーが
選択 し ます。 表 5-1 に、 さ ま ざ ま な電流に対応する Rsense の値
の例を示 し ます。
■
ページ 10/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
所望の平均電流の Rsense 値を計算する方法については、ア プ リ
ケ ー シ ョ ン ノ ー ト 「CY8CLED0xx0x: Topology and Design
Guide for Circuits using PowerPSoC - AN52699 」 を ご参照 く だ
さ い。
最大負荷電流 (mA)
1000
Rsense の標準値 (mΩ)
100
750
130
500
200
350
300
CSP0
CSP3
Rsense3
CSN3
Power Peripheral
Analog Mux
CS0
.
.
.
DAC[8:13]は電力用ペ リ フ ェ ラル アナログ マルチ プ レ ク サに接
続 さ れてお り 、 コ ンパレー タ バン ク にプ ログ ラ ミ ング可能な リ
フ ァ レ ン ス を提供 し ます。 こ れは、 過電圧や過電流、 その他の
シ ス テム イ ベン ト の検出を可能にする ト リ ッ プ ポ イ ン ト を設
定する ために使用 さ れます。
5.8 内蔵ス イ ッ チ ン グ レギ ュ レー タ
図 5-3. ハイサイ ド の電流測定
CSN0
10us の整定時間
こ れら の DAC は、 さ ま ざ ま なアナログ機能および コ ンパレー
タ 機能にプ ログ ラ ミ ング可能な リ フ ァ レ ン ス を提供する ために
使用で き、 メ モ リ マ ッ プ レ ジス タ によ っ て制御 さ れます。
DAC[0:7] は ヒ ス テ リ シ ス コ ン ト ロー ラ ーに組み込まれてお り 、
チ ャ ネル0～3の上限閾値 と 下限閾値を設定するのに必要です。
表 5-1. 異な る電流に対応する Rsense 値
Rsense0
■
CS3
スイ ッ チング
レ ギ ュ レ ー タ は、 入力 ラ イ ン か ら 低電圧
(PowerPSoC の 5V 部分 ) を供給する ために使用 さ れます。 こ
のレギ ュ レー タ は、 最大 250mA の出力電流に対応可能な ピー
ク 電流制御ループ回路を ベース と し ています。 PowerPSoC で
消費 さ れない電流は、他のシス テム ペ リ フ ェ ラルへの電圧供給
に使用 さ れます。 内蔵ス イ ッ チ ング レギ ュ レー タ の主な特長
は次の通 り です。
■
入力ラ イ ンから デバイ スへの自動電圧供給
■
フ ィ ル タ ーに用い られる部品サイ ズが小 さ い
■
過渡電流への迅速な応答
コ ンポーネ ン ト の値については、 表 15-20 を ご参照 く だ さ い。
エ ラ ー ア ン プへの リ フ ァ レ ン ス を形成する 「Ref」 信号は内部
的に生成 さ れる も ので、 ユーザーは制御を 行いません。
図 5-4. 内蔵ス イ ッ チ ン グ レギ ュ レー タ
5.6 電圧 コ ンパレ ー タ
過電圧、過電流およびその他の さ ま ざ ま なシ ス テム イ ベン ト の
検出のため高速 コ ンパレー タ 処理を提供する 6 個の コ ンパレー
タ があ り ます。 例えば、 コ ンパレ ー タ を使用 し て、 AC 入力ラ
イ ンのゼロ交差を検出 し た り 、 DC バスの総電流を監 視 し た り
する こ と がで き ます。 プ ログ ラ ミ ング可能な内部アナログ配線
によ っ て、 これらの コ ンパレー タ で さ ま ざ ま なアナログ信号の
監 視が可能にな り ます。こ れ らの コ ンパレー タ の主な特長は次
の通 り です。
■
高速 コ ンパレー タ 処理 : 100ns の応答時間
■
プ ログ ラ ミ ング可能な割 り 込み生成
低い入力オ フ セ ッ ト 電圧 と 入力バイ ア ス電流
6 個の高精度電圧 コ ン パ レ ー タ が用意 さ れて い ま す。 コ ン パ
レ ー タ の差動正／負入力はア ナ ロ グ マルチ プ レ ク サか ら 接続
し 、 出力はデジ タ ル マルチ プ レ クサに接続 し ます。 出力極性の
選択には プ ロ グ ラ ミ ン グ可能 な イ ン バー タ が使用 さ れ ま す。
ユーザーが選択で き る ヒ ス テ リ シ ス を 有効／無効にす る こ と
で、ノ イ ズ耐性 と コ ンパレー タ の感度 と を ト レー ド オ フ する こ
と がで き ます。
Ref
リ フ ァ レ ン ス DAC は、 ヒ ス テ リ シ ス コ ン ト ロー ラ ーや コ ンパ
レ ー タ な ど、 さ ま ざ ま な アナ ロ グ モ ジ ュ ールのセ ッ ト ポ イ ン
ト を生成する ために使用 さ れます。 リ フ ァ レ ン ス DAC の主な
特長は次の通 り です。
■
8 ビ ッ ト 分解能
■
保証 さ れた単調処理
■
低いゲ イ ン誤差
文書番号 : 001-63303 Rev. *D
Osc
VREGIN
SREGHVIN
Logic and
Gate
Drive
Comparator
C IN
SREGSW L
Current
Sense
Amplifier
D1
VREGOUT = 5V
Rsense
Rfb1
ESR
Rfb2
C1
SREGCSP
SREGCSN
SREGCOMP
Ccomp
SREGFB
■
5.7 リ フ ァ レ ン ス DAC
Error
Amplifier
Rcomp
5.9 アナ ロ グ マルチ プ レ ク サ
PowerPSoC フ ァ ミ リ のアナログ マルチ プ レ ク サは、CSA 出力
から の信号、 機能 I/O ピ ン、 DAC を ヒ ス テ リ シ ス コ ン ト ロー
ラ ーのコ ンパレー タ 入力 と 電流検出入力に駆動する ために設計
さ れています。 さ ら に、 CSA の出力はこ のマルチ プ レ ク サを使
用 し て AINX ブ ロ ッ ク に接続 さ れます。
こ のマルチ プ レ ク サを使用 し た実現可能なすべての配線の完全
な マ ト リ ク ス表示につい ては、 PowerPSoC のテ ク ニ カ ル リ
フ ァ レ ン ス マニ ュ アルを ご参照 く だ さ い。
電力用ペ リ フ ェ ラル アナ ロ グ マルチ プ レ ク サの接続は、 メ モ
リ マ ッ プ レ ジス タ を使用 し て CPU によ っ て設定 さ れます。 ア
ナログ マルチ プ レ クサの主な特長は次の通 り です。
■
シグナル イ ン テグ リ テ ィ によ り 、 信号の破損を最小限に抑制
ページ 11/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
5.10 デジ タ ル マルチ プ レ クサ
PowerPSoC フ ァ ミ リ のデジ タ ル マルチ プ レ ク サは、 電力用ペ
リ フ ェ ラ ルのデジ タ ル リ ソ ース に接続す る設定可能な ス イ ッ
チ ング マ ト リ ク スです。
図 5-6. マス タ ー／ス レーブ コ ン フ ィ ギ ュ レーシ ョ ンの
PowerPSoC
PowerPSoC
(Slave 0)
このマルチ プ レ クサを使用 し た実現可能なすべての配線の完全
な マ ト リ ク ス表示につい ては、 PowerPSoC のテ ク ニ カ ル リ
フ ァ レ ン ス マニ ュ アルを ご参照 く だ さ い。
FN0[x]
DIM
こ の電力用ペ リ フ ェ ラ ル デジ タ ル マルチ プ レ ク サは、 主要な
PSoC デジ タ ル バスや PSoC コ アの汎用相互接続 と は関係あ り
ません。 デジ タ ル マルチ プ レ クサの主な特長は次の通 り です。
■
PowerPSoC
(Slave 1)
信号の接続によ り 、 ニーズに合っ た柔軟性を実現
FN0[x]
FN0[0]
DIM
5.11 機能ピ ン (FN0[0:3])
機能 I/O ピ ンは、 PowerPSoC の電力用ペ リ フ ェ ラル ブ ロ ッ ク
で シ ス テム レ ベルの機能を実行す る ための専用制御ピ ンの一
組です。 これ らのピ ンは動的に設定可能で、 さ ま ざ ま な入出力
機能を実行で き ます。 こ れ らの I/O は、 デバイ スの電圧コ ンパ
レー タ の入出力、 ヒ ス テ リ シ ス コ ン ト ロー ラ ーの入力、 および
デジ タ ル PWM ブ ロ ッ クの出力に直接ア ク セスで き ます。 機能
I/O ピ ンはレ ジ ス タ にマ ッ ピ ン グ さ れています。 マ イ ク ロ コ ン
ト ロー ラ ーは、 これ らのピ ンの状態および割 り 込み機能の制御
と 読み出 し を行 う こ と が で き ます。
PowerPSoC
(Slave 2)
FN0[2]
FN0[3]
FN0[x]
DIM
図 5-5. に示すよ う な、 外部高電圧電流検出ア ン プの実現
■
図 5-6. に示すよ う な、複数の PowerPSoC コ ン ト ロー ラ ーの調
光の同期
■
図 5-7. に示すよ う な、ヒ ス テ リ シ ス コ ン ト ロー ラ ーのプ ログ
ラ ミ ン グ可能な フ ェ ールセー フ モ ニ タ ー と 専用シ ャ ッ ト ダ
ウン
FN0[x]
上記の機能に加えて、 これ らの I/O には、 照明シ ス テムの電源
制御状態へのイ ン テ リ ジ ェ ン ト なシ ス テム応答を可能にする割
り 込み機能 も備わ っ ています。
図 5-5. 外部 CSA および FET ア プ リ ケーシ ョ ン
HVDD
Rsense
VLED > 32V
{
Hysteretic
Controller
PowerPSoC
(Slave 3)
■
+
-
Hysteretic
Controller
FN0[1]
PowerPSoC
(Master)
機能 I/O の主なシ ス テム メ リ ッ ト は次の通 り です。
External CSA
Hysteretic
Controller
.
.
.
DIM
Hysteretic
Controller
図 5-7. イ ベン ト 検出
Event Detect
FN0[0]
Trip
Hysteretic Mode
Controller 0
.
.
.
Event Detect
External
Gate Drive 0
GD0
External
Gate Drive 3
GD3
.
.
.
FN0[3]
Trip
Hysteretic Mode
Controller 3
PowerPSoC
DAC0
Hysteretic Mode
Controller 0
FN0[0]
External
Gate Drive 0
GD 0
External FET
DAC1
.
.
.
FN0[1]
FN0[2]
FN0[3]
DAC6
Hysteretic Mode
Controller 3
External
Gate Drive 3
GD 3
DAC7
文書番号 : 001-63303 Rev. *D
ページ 12/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
6. PSoC コ ア
デジ タ ル ブ ロ ッ クは、すべての信号 と ピ ンの間を自由に配線で
き る汎用バス を介 し て任意の GPIO に接続 で き ます。 また、バ
ス を使用する こ と で信号の多重化や論理演算も 可能です。 こ の
よ う な柔軟な コ ン フ ィ ギ ュ ラ ビ リ テ ィ によ り 、 固定 さ れたペ リ
フ ェ ラル コ ン ト ロー ラ ーに伴 う 制約を受け ずに設計で き ます。
各行に 4 個のデジ タ ル ブ ロ ッ ク があ り ます。 こ れによ り 、 用途
に応 じ て最適なシ ス テム リ ソ ース を選択で き ます。
メ モ リ は、 プ ログ ラ ム領域用の 16K の フ ラ ッ シ ュ、 デー タ 領域
用の 1K の SRAM、 お よび フ ラ ッ シ ュ を使用 し て エ ミ ュ レー ト
さ れる最大 2K の EEPROM か ら 成 り ます。 プ ロ グ ラ ム フ ラ ッ
シ ュ メ モ リ は 64 バイ ト のブ ロ ッ ク毎に対 し て 4 段階の保護レ
ベルを使用 し て、 ソ フ ト ウ ェ アの IP 保護 を カ ス タ マ イ ズで き
ます。
図 6-1. デジ タ ル シ ス テムのブ ロ ッ ク 図
P o rt 1
P o rt 2
D ig ita l C lo c k s
F ro m C o re
PSoC デバイ スは、 柔軟性のある各種内部ク ロ ッ ク ジ ェ ネ レー
タ を備えています。 その内、 温度 と 電圧の全範囲で 4% の精度
を実現する 24MHz IMO ( 内部主発振器 ) があ り ます。
この 24MHz IMO は、 周波数を 48MHz に倍増 し て、 デジ タ ル
シ ス テムで使用する こ と も で き ます。ス リ ープ タ イ マー と WDT
用に低消費電力の 32kHz ILO ( 内部低速発振器 ) が用意 さ れて
います。 これらのク ロ ッ ク を プ ログ ラ ミ ング可能な ク ロ ッ ク 分
周器 ( シ ス テム リ ソ ースの一部 ) と 組み合わせて使用すれば、
ほぼあ ら ゆる タ イ ミ ング要件を PowerPSoC デバイ スに組み込
む こ と がで き る柔軟性が得 られます。
Row Input
DBB00
DBB01
DCB02
4
DCB03
4
Row Output
デジ タ ル ペ リ フ ェ ラ ルを使用 し た コ ン フ ィ ギ ュ レ ーシ ョ ン に
は次の ものがあ り ます。
Row 0
Configuration
8
Row Output
8
Configuration
デジ タ ル シス テムには 8 個のデジ タ ル PSoC ブ ロ ッ ク があ り ま
す。 各ブ ロ ッ クは 8 ビ ッ ト の リ ソ ースであ り 、 単独で使用で き
るほか、 他のブ ロ ッ ク と 組み合わせ、 ユー ザー モ ジ ュ ール リ
フ ァ レ ン ス と 呼ばれる 8 ビ ッ ト 、 16 ビ ッ ト 、 24 ビ ッ ト 、 32
ビ ッ ト のペ リ フ ェ ラルを構成する こ と も で き ます。
T o A n a lo g
S y s te m
T o S y s te m B u s
D IG IT A L S Y S T E M
8
8
Row Input
DBB00
PowerPSoC の GPIO は、 デバイ スの CPU、 デジ タ ル リ ソ ース
およびアナログ リ ソ ースに接続 し ています。各ピ ンの ド ラ イ ブ
モー ド は 8 つのオプ シ ョ ンから 選択で き る ため、 外部 と のイ ン
タ ー フ ェ ース を非常に柔軟に設定で き ます。 また各ピ ンには、
HIGH レ ベル、 LOW レ ベル、 および前回読み出 し 時から の変化
に基づいてシ ス テム割 り 込みを発生する機能 も あ り ます。
6.1 デジ タ ル シ ス テム
P o rt 0
D ig ita l P S o C B lo c k A r r a y
Configuration
M8C CPU コ アは最高 24MHz で動作する高性能プ ロ セ ッ サで、
4MIPS の性能を持つ 8 ビ ッ ト ハーバー ド アーキテ ク チ ャ マ イ
ク ロ プ ロ セ ッ サを提供 し ます。
CPU は、 最大 20 のベ ク タ ーを持つ割 り 込み コ ン ト ロー ラ ーを
使用 し て、リ アル タ イム組み込みイ ベン ト のプ ログ ラ ミ ング を
簡素化 し ます。 プ ログ ラ ムの実行は、 内蔵のス リ ープ タ イ マー
と ウ ォ ッ チ ド ッ グ タ イ マー (WDT) の時間を使用 し て タ イ ミ ン
グが計測 さ れ、 保護 さ れます。
コ ン フ ィ ギ ュ レ ーシ ョ ン お よ びサン プル プ ロ ジ ェ ク ト につい
ては、 ア プ リ ケーシ ョ ン ノ ー ト 「PowerPSoC Firmware Design
Guidelines, Lighting Control Interfaces - AN51012」 を ご参照 く
だ さ い。
Configuration
PSoC コ アは、 充実 し た機能セ ッ ト を持つ高性能なエ ン ジ ン で
す。 コ アには、 CPU、 メ モ リ 、 ク ロ ッ ク および設定可能な汎用
I/O (GPIO) が含まれています。
Row 1
DBB10
DBB11
D
DCB12
4
DCB13
4
G IE [7 :0 ]
G IO [7 :0 ]
G lo b a l D ig ita l
In te rc o n n e c t
G O E [7 :0 ]
G O O [7 :0 ]
6.2 アナ ロ グ シ ス テム
アナログ シ ス テムには、 設定可能な ブ ロ ッ ク が 6 個あ り ます。
各ブ ロ ッ ク にはオペア ン プ 回路が含まれ、複雑なアナロ グ信号
フ ロ ー を構築で き ます。 ア ナ ロ グ ペ リ フ ェ ラ ルは柔軟性が高
く 、 用途の具体的な要件に合わせて カ ス タ マ イ ズで き ます。 一
般的な PowerPSoC アナログ機能 と し て、 以下の機能があ り ま
す ( ほ と んどはユーザー モ ジ ュ ール と し て実現可能です )。
■
アナログ - デジ タ ル変換器 ( 最大 2 個、6 ～ 12 ビ ッ ト の分解能、
イ ン ク リ メ ン タ ル、 デル タ シグマ、 SAR と し て選択可能）
カ ウン タ ー (8 ～ 32 ビ ッ ト )
■
フ ィ ル タ ー (2 および 4 ポール バン ド パス、ローパス、ノ ッ チ )
■
タ イ マー (8 ～ 32 ビ ッ ト )
■
ア ン プ ( 最大 2 個、 48x ま でのゲ イ ン を選択可能 )
■
パ リ テ ィ の選択が可能な 8 ビ ッ ト UART
■
計装用ア ン プ ( 最大 1 個、 93x ま でのゲ イ ン を選択可能 )
■
SPI マス タ ーおよびス レーブ
■
コ ンパレー タ ( 最大 2 個、 16 の閾値を選択可能）
■
I2C マス タ ー、 ス レーブ、 マルチマス タ ー
■
DAC ( 最大 2 個、 6 ～ 9 ビ ッ ト の分解能 )
■
巡回冗長チ ェ ッ カ／ジ ェ ネ レー タ (8 ～ 32 ビ ッ ト )
■
乗算型 DAC ( 最大 2 個、 6 ～ 9 ビ ッ ト の分解能 )
■
IrDA
■
■
疑似ラ ン ダム シーケ ン ス ジ ェ ネ レー タ (8 ～ 32 ビ ッ ト )
高電流出力 ド ラ イバー (30mAの ド ラ イ ブ能力で PSoC コ ア リ
ソ ース と し て 2 個 )
■
1.3V リ フ ァ レ ン ス電圧 ( シ ス テム リ ソ ース と し て可能 )
■
DMX512
■
注 : DALI イ ン タ ー フ ェ ースは上述のユーザー モ ジ ュ ールを
組み合わせて使用する こ と によ り サポー ト さ れます。 具体的な
文書番号 : 001-63303 Rev. *D
ページ 13/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
シ ングな どの用途で容量測定が可能にな り ます。 マルチ プ レ ク
サには、 他に も 次のよ う な用途があ り ます。
■
変調器
■
相関器
■
ピー ク 検出器
■
他に多数の ト ポロ ジが可能
アナログ ブ ロ ッ クは 14 ページの図 6-2. のよ う に、 それぞれ 3
個のブ ロ ッ クの 2 つの列で編成 さ れます。 各ブ ロ ッ ク は、1 個
の連続時間 (CT) ブ ロ ッ ク および 2 個のス イ ッ チ ト キ ャ パシ タ
(SC) ブ ロ ッ ク から 成 り ます。
図 6-2. アナログ シ ス テムのブ ロ ッ ク 図
P0[7]
P0[4]
P0[5]
■
ト ラ ッ ク パ ッ ド 、 指の検知
■
任意の I/O ピ ンの組み合わせによ る ク ロ スポ イ ン ト 接続
他の PSoC デバイ ス と 同様に、 PowerPSoC は リ フ ァ レ ン ス コ
ンデンサ (Ref Cap) お よび変調抵抗 (Mod resistor) に割 り 当て
る特定のピ ン を備えています。 こ れら は、 デバイ スのピ ン配置
( セ ク シ ョ ン 13) に示 し ます。 静電容量セ ン シ ングの詳細につ
いては、 デザイ ン ガ イ ド 「Getting Started With CapSense」 を
ご参照 く だ さ い。 上記以外に も 、 静電容量セ ン シ ングについて
の数多 く のア プ リ ケーシ ョ ン ノ ー ト がサ イ プ レ スのウ ェ ブサ
イ ト で参照で き ます。PowerPSoC テ ク ニ カル リ フ ァ レ ン ス マ
ニ ュ アルは、 デバイ ス内ですべての I/O を CapSense 入力に使
用で き る ためのアナ ロ グ シ ス テム コ ン フ ィ ギ ュ レ ーシ ョ ンの
詳細について説明 し ています。
P1[4]
6.4 追加シ ス テム リ ソ ース
P0[3]
P1[7]
P1[0]
P1[5]
P1[1]
P2[2]
シ ス テム リ ソ ースは、完全なシ ス テムに役立つ追加機能を提供
し ます。 追加 リ ソ ース と し て、 乗算器、 デシ メ ー タ 、 低電圧検
出、 パワーオン リ セ ッ ト な どがあ り ます。 こ こ では、 各シ ス テ
ム リ ソ ースの利点について簡単に説明 し ます。
■
2 個の積和演算器 (MAC) は 32 ビ ッ ト 加算器によ る高速 8 ビ ッ
ト 乗算器であ り 、 一般的な数学演算 と デジ タ ル フ ィ ル タ ーの
実行に使用する と 効果的です。
■
デシ メ ー タ は、デル タ シグマ ADC の作成な どのデジ タ ル信号
処理用途向けに カ ス タ ム ハー ド ウ ェ ア フ ィ ル タ ーを提供 し
ます。
■
低電圧検出 (LVD) 割 り 込みは、 電圧レ ベルの低下を通知する
信号を ア プ リ ケーシ ョ ンに送信 し ます。 同時に、 高度な POR
( パワーオ ン リ セ ッ ト ) 回路を使用する こ と でシ ス テム監視
を不要に し ます。
■
デジ タ ル ク ロ ッ ク 分周器は、 各種用途向けに カ ス タ マ イ ズ可
能な 3 つの ク ロ ッ ク周波数を提供 し ます。 こ のク ロ ッ ク は、
デジ タ ル と アナロ グの両方のシ ス テムで使用で き ます。 設計
者は、 デジ タ ル PSoC ブ ロ ッ ク を ク ロ ッ ク 分周器 と し て使用
し て別のク ロ ッ ク を生成で き ます。
AINX
Analog Mux Bus Left
Array Input Configuration
ACI0[1:0]
ACI1[1:0]
ACM0
ACM1
ACol1Mux
AC1
BCol1Mux
ACol0Mux
SplitMux Bit
Analog Mux Bus Right
CSA Buffered Output
Array
Interface to Digital
System
ACB00
ACB01
ASC10
ASD11
ASD20
ASC21
Vdd
Vss
AGND=VBG
Reference
Generators
Bandgap
Microcontroller Interface (Address Bus, Data Bus, Etc.)
6.3 アナ ロ グ マルチ プ レ クサ シ ス テム
■
I2Cモ ジ ュ ールは100 と 400kHzでの2線式の通信をサポー ト し
ま す。 ス レ ー ブ、 マ ス タ ー、 お よ び マルチ マ ス タ ー ア プ リ
ケーシ ョ ンに対応 し ています。
■
1.3Vの内部 リ フ ァ レ ン ス電圧は、ADCやDAC な どのアナログ
シス テムに リ フ ァ レ ン ス電圧を提供 し ます。
■
汎用性の高いアナログ マルチ プ レ ク サ シ ス テムです。
アナログ マルチ プ レ クサ バスは、 ポー ト 0 ～ 2 のすべての
GPIO ピ ン に接続 し ます。 それぞれのピ ン を別々にバスに接続
す る こ と も、組み合わせて接続する こ と も で き ます。バス を ア
ナログ シス テムに接続 し て、 コ ンパレー タ やアナログ - デジ タ
ル変換器で分析する こ と も で き ます。 バス を 2 つのセ ク シ ョ ン
に分割 し てデ ュ アル チ ャ ネルの同時処理が可能です。 アナログ
入力マルチ プ レ クサを追加する と 、 ポー ト 0 のピ ン を アナログ
ア レ イ に配置する 2 つ目の経路が提供 さ れます。
ス イ ッ チ制御ロ ジ ッ ク によ り 、 選択 し た ピ ン をハー ド ウ ェ ア制
御で定期的にプ リ チ ャ ージ で き ます。 こ れによ り 、 タ ッ チ セ ン
文書番号 : 001-63303 Rev. *D
ページ 14/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
7. ア プ リ ケーシ ョ ン
PowerPSoC フ ァ ミ リ のデバイ スは、 ヒ ス テ リ シ ス電流制御機能を電力用ア プ リ ケーシ ョ ンに 追加する ために使用で き ます。 デバ
イ スは、 LED、 発熱体、 ソ レ ノ イ ド な どのデバイ ス内の電流を制御するのに使用で き ます。 LED のア プ リ ケーシ ョ ン においては、
PowerPSoC を使用 し てあ ら ゆる高輝度 LED (HBLED) を使用で き ます。 次の図に、 電源ア プ リ ケーシ ョ ンに イ ン テ リ ジ ェ ン ト な電
源制御機能を追加する PowerPSoC フ ァ ミ リ のデバイ スの使用例を示 し ます。
図 7-1. 変動負荷バ ッ ク コ ンバー タ と し て設定 さ れた RGGB 混色を採用 し た LED 照明
Hysteretic
references
Hysteretic
PWM
Hysteretic
references
Dim
DAC0
DAC1
Dim
DAC0
DAC1
Hysteretic
references
RSENSE
Hysteretic
PWM
MOD
Dim
MOD
DAC0
DAC1
Hysteretic
references
HVDD
RSENSE
Hysteretic
PWM
DAC0
DAC1
Dual
Hysteretic
mode
PWM
PWM1
HVDD
RSENSE
Oscillator and
Power
I2C Master and
Slave
Configurable
Analog
Flash, RAM,
and ROM
M8C Core and
IRQ
Configurable
Digital Blocks
Dim
MOD
HVDD
RSENSE
MOD
HVDD
Auxiliary
Power
Regulator
図 7-2. 変動負荷バ ッ ク コ ンバー タ と し て外付け MOSFETS を駆動する RGBA 混色を採用 し た LED 照明
HVDD
Dual mode
1
Hysteretic
文書番号 : 001-63303 Rev. *D
Gate Drive
Dual mode
1
Hysteretic
PWM
Dim
References
DAC0
DAC1
References
DAC0
DAC1
Dim
MOD
DAC0
DAC1
References
PWM
MOD
PWM
Dual mode
1
Hysteretic
Gate Drive
Rsense
Gate Drive
PWM
Dim
Oscillator and
Power
I2C Master and
Slave
Configurable
Analog
Flash , RAM ,
and ROM
M8C Core and
IRQ
Configurable
Digital Blocks
References
Dim
MOD
Gate Drive
HVDD
Rsense
DAC0
DAC1
Dual mode
1
Hysteretic
HVDD
Rsense
Rsense
MOD
HVDD
Auxiliary
Power
Regulator
ページ 15/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
図 7-3. 3 本の変動負荷バ ッ ク チ ャ ネルを駆動する シ ン グル チ ャ ネル ブース ト の LED 照明
HVDD
R SENSE
Hysteretic
PWM
Hysteretic
PWM
Hysteretic
references
Dim
Dim
DAC0
DAC1
Hysteretic
references
Dim
MOD
MOD
R SENSE
MOD
Hysteretic
references
DAC0
DAC1
Dim
DAC0
DAC1
Hysteretic
references
Hysteretic
PWM
DAC0
DAC1
Hysteretic
PWM
R SENSE
Oscillator and
Power
I2 C Master and
Slave
Configurable
Analog
Flash, RAM,
and ROM
M8C Core and
IRQ
Configurable
Digital Blocks
MOD
R SENSE
Auxiliary
Power
Regulator
8. PowerPSoC デバイ スの特性
PowerPSoC フ ァ ミ リ には主要なデバイ ス グループが 2 つあ り ます。1 つは 4 チ ャ ネル 56 ピ ン QFN で、 も う 1 つは 3 チ ャ ネル 56
ピ ン QFN です。 次の表に概要を示 し ます。
表 8-1. PowerPSoC デバイ スの特性
デバイ ス グループ
内蔵パワー
FET 数
外付けゲー ト 数
ド ラ イバー数
デジ タ ル
I/O 数
デジ タ ル
行数
デジ タ ル
ブ ロ ッ ク数
アナ ロ グ
入力数
アナ ロ グ
出力数
アナ ロ グ
列数
アナ ロ グ
ブ ロ ッ ク数
SRAM
サイ ズ
フ ラ ッ シュ
サイ ズ
CY8CLED04D01-56LTXI
4 x 1.0A
4
14
2
8
14
2
2
6
1K
16K
CY8CLED04D02-56LTXI
4 x 0.5A
4
14
2
8
14
2
2
6
1K
16K
CY8CLED04G01-56LTXI
0
4
14
2
8
14
2
2
6
1K
16K
CY8CLED03D01-56LTXI
3 x 1.0A
3
14
2
8
14
2
2
6
1K
16K
CY8CLED03D02-56LTXI
3 x 0.5A
3
14
2
8
14
2
2
6
1K
16K
CY8CLED03G01-56LTXI
0
3
14
2
8
14
2
2
6
1K
16K
CY8CLED02D01-56LTXI
2 x 1.0A
2
14
2
8
14
2
2
6
1K
16K
CY8CLED01D01-56LTXI
1 x 1.0A
1
14
2
8
14
2
2
6
1K
16K
CY8CLED01D01-56LTXQ
1 x 1.0A
1
14
2
8
14
2
2
6
1K
16K
文書番号 : 001-63303 Rev. *D
ページ 16/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
9. は じ めよ う
PowerPSoC デバイ ス を効率的に理解する には、 本デー タ シー
ト を読み、 PSoC Designer 統合開発環境 (IDE) を使用 し てみる
こ と を お勧め し ます。 このデー タ シー ト は PowerPSoC 集積回
路の概要を紹介する もので、特定のピ ン と レ ジ ス タ の 仕様 と 電
気的仕様を示 し ます。 詳細情報や詳 し いプ ログ ラ ミ ング解説に
ついては、PowerPSoC テ ク ニ カル リ フ ァ レ ン ス マニ ュ アルを
ご参照 く だ さ い。
注文、 パ ッ ケージ、 電気的仕様の最新情報については、 ウ ェ ブ
サイ ト www.cypress.com で最新の PowerPSoC デバイ ス デー
タ シー ト を ご参照 く だ さ い。
10.1 PSoC Designer ソ フ ト ウ ェ ア サブ シ ス テム
9.2 開発キ ッ ト
10.1.1 チ ッ プ レ ベル ビ ュ ー
チ ッ プ レ ベル ビ ュ ーは、 PSoC Designer に基づ く 、 よ り 古 く
から 使われている統合開発環境 (IDE) です。 使用するベース デ
バイ ス を選択 し 、ユーザー モ ジ ュ ール と 呼ばれる、PowerPSoC
ブ ロ ッ ク を使用する アナログおよびデジ タ ルの各種基板搭載の
コ ン ポーネ ン ト を選択 し ます。 ユーザー モ ジ ュ ールの例 と し
て、 電流検出ア ン プ、 PrISM、 PWM、 DMM、 変動負荷バ ッ ク 、
ブース ト な どがあ り ます。 選択 し たア プ リ ケーシ ョ ン向けに
ユーザー モ ジ ュ ールを設定 し 、 他のユーザー モ ジ ュ ールや適
切な ピ ン に接続 し ます。 その後、 プ ロ ジ ェ ク ト を生成 し ま す。
それによ り 、 ア プ リ ケーシ ョ ンのプ ログ ラ ミ ングに使用で き る
API と ラ イ ブ ラ リ がプ ロ ジ ェ ク ト に 事前設定 さ れます。
また、 デバイ ス エデ ィ タ では、 マルチ コ ン フ ィ ギ ュ レ ーシ ョ
ンやダ イ ナ ミ ッ ク リ コ ン フ ィ ギ ュ レ ーシ ョ ン に よ り 容易な開
発がサポー ト さ れます。ダ イ ナ ミ ッ ク リ コ ン フ ィ ギ ュ レーシ ョ
ンによ り 、 実行中に コ ン フ ィ ギ ュ レーシ ョ ン を変更する こ と が
で き ます。
開発キ ッ ト は Digi-Key、 Avnet、 Arrow、 Future の各社よ り 入手
可能です。 サイ プ レ スのオ ン ラ イ ン ス ト ア で も開発キ ッ ト 、 C
コ ンパイ ラ、 その他 PowerPSoC 開発に必要なあ ら ゆる ア ク セ
サ リ を お求めいただけます。 開発キ ッ ト の詳細情報、 または
キ ッ ト の ご 購 入 に つ い て は、 サ イ プ レ ス の ウ ェ ブ サ イ ト
htttp://www.cypress.com/powerpsocか ら開発キ ッ ト の リ ン ク を
ク リ ッ ク し て く だ さ い。
10.1.2 コ ー ド 生成ツール
PSoC Designer は、サー ド パーテ ィ 製の複数の C コ ンパイ ラ お
よ びア セ ン ブ ラ をサポー ト し てい ます。 コ ー ド 生成ツ ールは、
PSoC Designer のイ ン タ ー フ ェ ースでシームレ スに動作 し 、 さ
ま ざ ま なデバ ッ ギン グ ツールで テ ス ト 済みです。 し たがっ て、
あ ら ゆる ツールを選択で き ます。
9.3 ト レ ーニ ン グ
アセ ン ブ ラ : アセ ン ブ ラ では、 アセ ン ブ リ コ ー ド を C コ ー ド
と シームレ スにマージ で き ます。 リ ン ク ラ イ ブ ラ リ では、 自動
的に絶対ア ド レ ス指定を使用で き るほか、 相対モー ド で コ ンパ
イル さ れた上で他のソ フ ト ウ ェ ア モ ジ ュ ール と リ ン ク し 、絶対
ア ド レ ス指定を取得する こ と も で き ます。
9.1 ア プ リ ケーシ ョ ン ノ ー ト
ア プ リ ケーシ ョ ン ノ ー ト は、 PowerPSoC を使用 し た さ ま ざ ま
なデザイ ン を行 う う えで優れたガ イ ド にな り ます。レ イ アウ ト 、
熱管理、 フ ァ ームウ ェ ア設計な どのガ イ ド ラ イ ンが記載 さ れて
います。 PowerPSoC のア プ リ ケーシ ョ ン ノ ー ト を参照するに
は、 htttp://www.cypress.com/powerpsoc か ら ア プ リ ケーシ ョ ン
ノ ー ト の リ ン ク を ク リ ッ ク し て く だ さ い。
www.cypress.com/training では、 無料の PowerPSoC テ ク ニ カ
ル ト レーニ ング ( オン デマ ン ド 、Web セ ミ ナー、ワー ク シ ョ ッ
プ ) を オ ン ラ イ ン でご利用になれます。 さ ま ざ ま な ト ピ ッ ク と
スキル レ ベルの ト レ ーニ ン グがお客様の設計作業を支援 し ま
す。
9.4 CYPros コ ンサル タ ン ト
認定 さ れた PSoC コ ンサル タ ン ト が、 技術支援か ら 完成 し た
PowerPSoC 設計ま でのあ ら ゆ る ニーズに対応 し ます。 PSoC
認定 コ ンサル タ ン ト の検索、 または PSoC コ ンサル タ ン ト と し
ての認定申請については、www.cypress.com/cypros を ご覧 く だ
さ い。
9.5 テ ク ニ カル サポー ト
PowerPSoC ア プ リ ケーシ ョ ン エ ン ジニアは迅速で的確な対応
を心がけています。 http://www.cypress.com/support/ か ら お問
い合わせいただ く と 、 24 時間いつで も 対応いた し ます。 解決策
が見つか ら ない場合は、1-800-541-4736 にて テ ク ニ カル サポー
ト ま でご連絡 く だ さ い。
10. 開発ツール
PSoC Designerは、プ ログ ラ マ ブル シ ス テムオ ン チ ッ プ (PSoC)
デバ イ ス 向けの Microsoft® Windows ベ ー ス の統合開発環境
(IDE) で す。 PSoC Designer IDE は Windows XP、 Windows
Vista、 Windows 7 で動作 し ます。
このシ ス テムは、 プ ロ ジ ェ ク ト 別のデザイ ン デー タ ベース管理
機能、 イ ンサーキ ッ ト エ ミ ュ レー タ によ る統合デバ ッ ガ、 シ ス
テム内プ ログ ラ ミ ングのサポー ト 、およびサー ド パーテ ィ 製 ア
セ ン ブ ラ と C コ ンパイ ラの組み込みサポー ト を提供 し ます。
PSoC Designer は、 PowerPSoC フ ァ ミ リ のデバイ ス専用に開
発 さ れた C 言語 コ ンパイ ラ も サポー ト し ています。
文書番号 : 001-63303 Rev. *D
C 言語コ ンパイ ラ : PowerPSoC フ ァ ミ リ のデバイ ス をサポー
ト する C 言語コ ンパイ ラが用意 さ れています。 こ れら の製品を
使用する こ と で、 PowerPSoC フ ァ ミ リ のデバイ ス向けの完全
な C プ ログ ラ ムを作成する こ と がで き ます。
こ れら の最適化 C コ ンパイ ラは、PowerPSoC のアーキテ ク チ ャ
に合わせて設定 し た C 言語のあ ら ゆる機能を提供 し ます。 こ れ
ら のコ ンパイ ラ には、 ポー ト と バスの動作、 標準のキーパ ッ ド
と デ ィ ス プ レ イのサポー ト 、 および拡張計算機能を提供する組
み込みラ イ ブ ラ リ が付属 し ています。
10.1.3 デバ ッ ガ
PSoC Designer デバ ッ ガ サブ シ ス テムは、 ハー ド ウ ェ ア イ ン
サーキ ッ ト エ ミ ュ レーシ ョ ン を提供 し 、 PowerPSoC デバイ ス
の内部ビ ュ ーを表示 し ながら 実際のシ ス テ ムで プ ログ ラ ムを テ
ス ト する こ と がで き ます。設計者はデバ ッ ガ コ マ ン ド を使用 し
て、 デー タ メ モ リ の読み出 し と プ ロ グ ラ ムおよび読み と 書き、
I/O レ ジス タ の読み書き、 CPU レ ジ ス タ の読み書き、 ブ レー ク
ポ イ ン ト の設定 と 消去、 プ ロ グ ラ ムの実行、停止および ス テ ッ
プ制御が可能 です。 また、調査対象のレ ジ ス タ と メ モ リ 位置の
ト レース バ ッ フ ァ をデバ ッ ガで作成する こ と も で き ます。
10.1.4 オ ン ラ イ ン ヘルプ シ ス テム
オ ン ラ イ ン ヘルプ シ ス テムでは、 オ ン ラ イ ン で状況対応のヘ
ルプ を表示 し ます。 機能のサブ シ ス テム毎に固有状況に応 じ た
ヘルプがあ り 、操作手順のヘルプやク イ ッ ク リ フ ァ レ ン ス と し
て使用で き ます。 また、 こ のヘルプ シ ス テムはチ ュ ー ト リ アル
を備え、 さ ら に FAQ と オ ン ラ イ ン サポー ト フ ォ ー ラ ムへの リ
ン ク を記述 し ているので、 デザイ ン段階で初めて使用する際の
ス タ ー ト ガ イ ド と し て役立ち ます。
ページ 17/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
10.2 イ ンサーキ ッ ト エ ミ ュ レ ー タ
費用が少な く 、 高機能性のイ ンサーキ ッ ト エ ミ ュ レー タ (ICE)
が用意 さ れてお り 、 開発作業の効率化に効果的です。 こ のハー
ド ウ ェ アは、 個々のデバイ ス を単独で プ ログ ラ ムする機能を備
えています。
このエ ミ ュ レー タ は、USB ポー ト を介 し て PC に接続する 1 個
の基本ユニ ッ ト で構成 さ れています。 この基本ユニ ッ ト は汎用
型で、 すべての PowerPSoC デバイ スで動作 し ます。
11. ユーザー モ ジ ュ ールを使用 し た設計
PowerPSoC デバイ スの開発プ ロ セスは、 従来の固定機能マ イ
ク ロ プ ロ セ ッ サの開発プ ロ セス と は異な り ます。設定可能な電
源、 ア ナ ロ グお よ びデジ タ ル ハー ド ウ ェ ア ブ ロ ッ ク に よ り 、
PowerPSoC アーキテ ク チ ャ に独自の柔軟性が も た ら さ れ、 開
発時の仕様変 更の管理や在庫費用の低減に役立ち ます。こ れら
の設定可能な リ ソ ースは PowerPSoC ブ ロ ッ ク と 呼ばれ、 ユー
ザー が選択可能な さ ま ざ ま な機能を実装で き ます。PowerPSoC
開発プ ロ セスは次の 4 つのス テ ッ プにま と め ら れています。
1. コ ンポーネ ン ト の選択
2. コ ンポーネ ン ト の設定
3. 構成 と 接続
4. 生成、 検証およびデバ ッ グ
コ ンポーネ ン ト の選択 : チ ッ プ レ ベル ビ ュ ーでは、コ ンポーネ
ン ト は 「ユーザー モ ジ ュ ール」 と 呼ばれ ま す。 ユーザー モ
ジ ュ ールによ っ てペ リ フ ェ ラルを簡単に選択 し て実装で き、 さ
ま ざ ま な電源、 アナログ、 デジ タ ル および混合信号を搭載で き
ます。 標準のユーザー モ ジ ュ ール ラ イ ブ ラ リ には、 電流検出
ア ン プ、PrISM、PWM、DMM、変動バ ッ ク、ブース ト 、ADC、DAC、
タ イ マー、 カ ウン タ ー、 UART な どの 50 以上の一般的なペ リ
フ ェ ラルに加えて、DTMF ジ ェ ネ レー タ やバイ ク ア ッ ド アナロ
グ フ ィ ル タ ー セ ク シ ョ ン な どのあま り 一般的で ないペ リ フ ェ
ラルも含まれています。
コ ン ポーネ ン ト の設定 : 選択 し た各 コ ン ポーネ ン ト に よ っ て、
選択 し た機能を実装する基本的な レ ジ ス タ 設定が確立 さ れます
。また、特定のア プ リ ケーシ ョ ンに適 し た コ ン フ ィ ギ ュ レーシ ョ
ン を行え る よ う にパ ラ メ ー タ ー も提供 さ れます。た と えばPWM
ユーザー モ ジ ュ ールでは、 1 個以上のデジ タ ル PSoC ブ ロ ッ ク
を、 それぞれの分解能が 8 ビ ッ ト にな る よ う に設定 し ます。 選
択 し たア プ リ ケーシ ョ ンに対応する よ う にパラ メ ー タ ー と プ ロ
パテ ィ を設定 し ます。 値は直接入力する こ と も、 ド ロ ッ プダウ
ン メ ニ ュ ーから選択する こ と も で き ます。
文書番号 : 001-63303 Rev. *D
チ ッ プ レ ベルの各ユーザーモ ジ ュ ールはデー タ シー ト に文書
化 さ れ、 PSoC Designer で直接確認で き ます。 こ れら のデー タ
シー ト には、 コ ンポーネ ン ト の内部動作の説明および性能仕様
が記載 さ れています。各デー タ シー ト には、それぞれのユーザー
モ ジ ュ ール パラ メ ー タ ーの用途のほか、設計を適切に実装する
ために必要な情報が記載 さ れています。
構成 と 接続 : 各ユーザー モ ジ ュ ールを他のモ ジ ュ ールお よ び
I/O ピ ンに相互接続する こ と で、 チ ッ プ レ ベルで信号チ ェ ーン
を作成する こ と がで き ます。 チ ッ プ レ ベル ビ ュ ーで、 すべて
の内蔵 リ ソ ー スの用途 を 完全に制御で き る よ う に選択、 コ ン
フ ィ ギ ュ レーシ ョ ンお よび配線を行います。
生成、 検証お よびデバ ッ グ : ハー ド ウ ェ ア コ ン フ ィ ギ ュ レ ー
シ ョ ンのテ ス ト 、 またはプ ロ ジ ェ ク ト のコ ー ド 開発への移行の
準備がで き た ら 、 「 ア プ リ ケーシ ョ ンの生成」 ス テ ッ プ を実行
し ます。 こ れによ り 、 仕様に合わせて自動的にデバイ ス を設定
し 、高レ ベルなユーザー モ ジ ュ ール API 関数を提供する ソ ース
コ ー ド が PSoC Designer によ っ て生成 さ れます。
チ ッ プ レ ベルのデザイ ンによ っ て、設計に基づいた ソ フ ト ウ ェ
アが生成 さ れます。 チ ッ プ レ ベル ビ ュ ーには、 実行時に発生
す るハー ド ウ ェ ア イ ベ ン ト の制御 と それに対す る応答のため
の高レ ベルな関数を備え た ア プ リ ケーシ ョ ン プ ロ グ ラ ミ ン グ
イ ン タ ー フ ェ ース (API) および必要に応 じ て修正 し て使用で き
る割 り 込みサービ ス ルーチ ンが得られます。
総合的な コ ー ド 開発環境に よ り 、 C、 ア セ ン ブ リ 言語、 ま たは
その両方でア プ リ ケーシ ョ ンの開発 と カ ス タ マ イ ズを行 う こ と
がで き ます。
開発プ ロ セスの最後のス テ ッ プは、 PSoC Designer のデバ ッ ガ
サブ シ ス テム内で行います。 デバ ッ ガによ っ て HEX イ メ ージ
が ICE にダウン ロー ド さ れ、 ICE で フ ルス ピー ド で実行 さ れま
す。 デバ ッ ガ機能は、 価格が何倍も 高いシ ス テムの機能に匹敵
し ます。 従来のシ ングル ス テ ッ プ、 ブ レー ク ポ イ ン ト ま での実
行、 および変数監視機能に加えて、 デバ ッ ガは大容量の ト レー
ス バ ッ フ ァ を備え てお り 、 ア ド レ ス／デー タ バス値、 メ モ リ
位置、 外部信号の監視な ど、 複雑な ブ レー ク ポ イ ン ト イ ベン ト
を定義で き ます。
ページ 18/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
12. ピ ン情報
12.1 CY8CLED04D0x 56ピ ン製品のピ ン配置 (OCDな し )
CY8CLED04D01 および CY8CLED04D02 PowerPSoC デバイ スは、 次のピ ン配置で提供 さ れています。 すべてのポー ト ピ ン ( 「P」
と 「FN0」 と い う ラ ベルが付いた もの ) は、 デジ タ ル I/O の機能を備えています。
表 12-1. CY8CLED04D0x 56 ピ ン製品のピ ン配置 (QFN)
タ イプ
ピン
電力用ペ
番号 デジ タ アナロ
I/O
I/O
I
I/O
4
I/O
I/O
5
I/O
I
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
I/O
I/O
I/O
I
I
I
25
26
27
28
29
30
31
32
33
34
35
36
37
38
15
16
17
18
19
20
21
22
23
24
25
26
27
28
I
I
I
I
I
I
O
行
O
O
O
39
40
41
42
43
GPIO ／ I2C SDA ( 二次 ) ／
QFNの 上 面 図
ISSP SDATA
P2[2]
GPIO ／直接ス イ ッ チ ト キ ャ パシ タ 接続
P0[3]
GPIO ／アナ ロ グ入力 ( 列 0) ／アナ ロ グ
出力 ( 列 0)
P0[5]
GPIO ／アナ ロ グ入力 ( 列 0) ／アナ ロ グ
出力 ( 列 1) ／
Capsense リ フ ァ レ ン ス キ ャ パシ タ
P0[7]
GPIO ／アナ ロ グ入力 ( 列 0) ／
P1[0]
Capsense リ フ ァ レ ン ス キ ャ パシ タ
1
PGND0
42
P2[2]
2
GD0
41
P1[1]
GPIO ／ I2C SCL ( 二次 ) ／ ISSP SCLK
P0[3]
3
SW0
40
P1[5]
GPIO ／ I2C SDA ( 一次 )
P0[5]
4
PGND1
39
P1[7]
GPIO ／ I2C SCL ( 一次 )
P0[7]
5
GD1
38
P1[1]
6
SW1
VSS
37
デジ タ ル グ ラ ン ド
Exposed
P1[5]
7
SW2
36
NC
未接続
P1[7]
8
GD2
35
Pad
NC
未接続
VSS
9
PGND2
34
NC
NC
10
未接続
SW3
33
GD3
NC
11
32
NC
未接続
NC
12
PGND3
31
XRES
外部 リ セ ッ ト
NC
13
GDVSS
30
VDD
XRES
デジ タ ル電源
14
GDVDD
29
VSS
デジ タ ル グ ラ ン ド
AVSS
アナ ロ グ グ ラ ン ド
AVDD
アナ ロ グ電源
CSN2
電流検出負入力－ CSA2
CSP2
電流検出正入力お よび電源－ CSA2
* 露出パッドをPGNDxに接続
CSP3
電流検出正入力お よび電源－ CSA3
CSN3
電流検出負入力 3
SREGCOMP 電圧レギ ュ レ ー タ エ ラ ー振幅補正
SREGFB
レギ ュ レー タ 電圧モー ド フ ィ ー ド バ ッ
ク ノード
SREGCSN
電流モー ド フ ィ ー ド バ ッ ク －負
SREGCSP
電流モー ド フ ィ ー ド バ ッ ク －正
SREGSW
ス イ ッ チ モー ド レ ギ ュ レ ー タ 出力
SREGHVIN ス イ ッ チ モー ド レ ギ ュ レ ー タ 入力
GDVDD
ゲー ト ド ラ イバー電源
タ イプ
ピン
名称
説明
GDVSS
電力用
ゲー ト ド ラ イバー グ ラ ン ド
番号 デジ タ ル アナログ
P1[0]
O
PGND3[1]
GD3
SW3
PGND2[1]
GD2
SW2
SW1
パワー FET グ ラ ン ド 3
外付けローサイ ド ゲー ト ド ラ イバー 3
電源ス イ ッ チ 3
パワー FET グ ラ ン ド 2
外付けローサイ ド ゲー ト ド ラ イバー 2
電源ス イ ッ チ 2
電源ス イ ッ チ 1
44
45
46
47
48
49
50
GD1
外付けローサイ ド ゲー ト ド ラ イバー 1
51
PGND1[1]
SW0
パワー FET グ ラ ン ド 1
電源ス イ ッ チ 0
52
53
GD0
PGND0[1]
GDVSS
外付けローサイ ド ゲー ト ド ラ イバー 0
パワー FET グ ラ ン ド 0
ゲー ト ド ラ イバー グ ラ ン ド
54
55
56
列
ペ リ フ ェ ラル
GDVDD
FN0[0]
FN0[1]
FN0[2]
FN0[3]
CSN0
CSP0
ゲー ト ド ラ イバー電源
機能 I/O
機能 I/O
機能 I/O
機能 I/O
電流検出負入力 0
電流検出正入力お よび電源－
CSA0
CSP1
電流検出正入力お よび電源－
CSA1
I
CSN1
P0[4]
I
VDD
VSS
P1[4]
電流検出負入力 1
GPIO ／アナ ロ グ入力 ( 列 1)
／バン ド ギ ャ ッ プ出力
デジ タ ル電源
デジ タ ル グ ラ ン ド
GPIO ／外部 ク ロ ッ ク 入力
I/O
I/O
I/O
I/O
I
I
I/O
I/O
SREGSW
SREGHVIN
2
3
リ フ ェ ラル
P1[4]
VSS
VDD
P0[4]
CSN1
CSP1
CSP0
CSN0
FN0[3]
FN0[2]
FN0[1]
FN0[0]
GDVDD
GDVSS
I
図 12-1. CY8CLED04D0x 56 ピ ン PowerPSoC デバイ ス
56
55
54
53
52
51
50
49
48
47
46
45
44
43
グ列
I/O
説明
VDD
VSS
AVSS
AVDD
CSN2
CSP2
CSP3
CSN3
SREGCOMP
SREGFB
SREGCSN
SREGCSP
ル行
1
名称
注:
1. 対応する PowerPSoC チ ャ ネルを使用するかど う かに関係な く 、 PGNDx ピ ンはすべて、 プ リ ン ト 基板のグ ラ ン ド 面に接続する必要があ り ます。
文書番号 : 001-63303 Rev. *D
ページ 19/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
12.2 CY8CLED04G01 56 ピ ン製品のピ ン配置 (OCD な し )
CY8CLED04G01 PowerPSoC デバイ スは、 次のピ ン配置で提供 さ れています。 すべてのポー ト ピ ン ( 「P」 と 「FN0」 と い う ラ ベ
ルが付いた もの ) は、 デジ タ ル I/O の機能を備えています。
表 12-2. CY8CLED04G01 56 ピ ン製品のピ ン配置 (QFN)
タ イプ
ピン
番号 デジ タ アナロ 電力用ペ リ
2
3
I/O
I/O
I
I/O
4
I/O
I/O
5
I/O
I
6
I/O
I
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
I/O
I/O
I
I
25
26
27
28
29
30
31
32
33
34
35
36
37
38
VDD
VS S
AVS S
AVD D
CSN 2
CSP 2
CSP 3
CSN 3
15
16
17
18
19
20
21
22
23
24
25
26
27
28
I
I
I
I
I
I
O
行
O
O
O
39
40
41
42
43
GPIO ／ I2C SDA ( 二次 ) ／
ISSP SDATA
P2[2]
QFN の 上 面 図
GPIO ／直接ス イ ッ チ ト キ ャ パシ タ 接続
P0[3]
GPIO ／アナ ロ グ入力 ( 列 0) ／アナ ロ グ
出力 ( 列 0)
P0[5]
GPIO ／アナ ロ グ入力 ( 列 0) ／アナ ロ グ
出力 ( 列 1) ／ Capsense リ フ ァ レ ン ス
キ ャ パシ タ
P0[7]
GPIO ／アナ ロ グ入力 ( 列 0) ／
P1[0]
1
42 PGND0
Capsense リ フ ァ レ ン ス キ ャ パシ タ
P2[2]
2
41 GD0
P1[1]
GPIO ／ I2C SCL ( 二次 ) ／
P0[3]
3
40 DNC
ISSP SCLK
P0[5]
4
39 PGND1
P1[5]
GPIO ／ I2C SDA ( 一次 )
P0[7]
5
38 GD1
P1[1]
6
P1[7]
37 DNC
GPIO ／ I2C SCL ( 一次 )
Exposed
P1[5]
7
36 DNC
VSS
デジ タ ル グ ラ ン ド
P1[7]
8
GD2
35
Pad
NC
未接続
VSS
9
34 PGND2
NC
NC
10
未接続
33 DNC
NC
11
32 GD3
NC
未接続
NC
12
31 PGND3
NC
未接続
NC
13
30 GDVSS
XRES
外部 リ セ ッ ト
XRES
14
29 GDVDD
VDD
デジ タ ル電源
VSS
デジ タ ル グ ラ ン ド
AVSS
アナ ロ グ グ ラ ン ド
AVDD
アナ ロ グ電源
CSN2
電流検出負入力 2
CSP2
電流検出正入力および電源－ CSA2
CSP3
電流検出正入力および電源－ CSA3
* 露出パッドをPGNDxに接続
CSN3
電流検出負入力 3
SREGCOMP 電圧レギ ュ レー タ エ ラ ー振幅補正
SREGFB
レギ ュ レ ー タ 電圧モー ド フ ィ ー ド バ ッ ク
ノード
SREGCSN
電流モー ド フ ィ ー ド バ ッ ク －負
SREGCSP
電流モー ド フ ィ ー ド バ ッ ク －正
SREGSW
ス イ ッ チ モー ド レギ ュ レー タ 出力
SREGHVIN ス イ ッ チ モー ド レギ ュ レー タ 入力
GDVDD
ゲー ト ド ラ イバー電源
タ イプ
ピン
名称
説明
GDVSS
ゲー ト ド ラ イバー グ ラ ン ド
番号 デジ タ ル アナログ 電力用ペ リ
P1[0]
O
PGND3[3]
GD3
DNC[2]
PGND2[3]
GD2
DNC[2]
DNC[2]
パワー FET グ ラ ン ド 3
外付け ローサイ ド ゲー ト ド ラ イバー 3
接続 し ないで く だ さ い
パワー FET グ ラ ン ド 2
外付け ローサイ ド ゲー ト ド ラ イバー 2
接続 し ないで く だ さ い
接続 し ないで く だ さ い
44
45
46
47
48
49
50
GD1
外付け ローサイ ド ゲー ト ド ラ イバー 1
51
PGND1[3]
DNC[2]
パワー FET グ ラ ン ド 1
接続 し ないで く だ さ い
52
53
GD0
PGND0[3]
GDVSS
外付け ローサイ ド ゲー ト ド ラ イバー 0
パワー FET グ ラ ン ド 0
ゲー ト ド ラ イバー グ ラ ン ド
54
55
56
列
フ ェ ラル
I/O
I/O
I/O
I/O
I
GDVDD
FN0[0]
FN0[1]
FN0[2]
FN0[3]
CSN0
CSP0
CSP1
I
I/O
I/O
SREGHVIN
I
図 12-2. CY8CLED04G01 56 ピ ン PowerPSoC デバイ ス
SREGCSP
SREGSW
I/O
説明
SREGCOMP
SREGFB
SREGCSN
1
名称
フ ェ ラル
P1[4]
VSS
VDD
P0[4]
CSN1
CSP1
CSP0
CSN0
FN0[3]
FN0[2]
FN0[1]
FN0[0]
GDVDD
GDVSS
グ列
56
55
54
53
52
51
50
49
48
47
46
45
44
43
ル行
I
CSN1
P0[4]
I
VDD
VSS
P1[4]
ゲー ト ド ラ イバー電源
機能 I/O
機能 I/O
機能 I/O
機能 I/O
電流検出負入力 0
電流検出正入力および電源－
CSA0
電流検出正入力および電源－
CSA1
電流検出負入力 1
GPIO ／アナ ロ グ入力 ( 列 1) ／
バン ド ギ ャ ッ プ出力
デジ タ ル電源
デジ タ ル グ ラ ン ド
GPIO ／外部 ク ロ ッ ク 入力
注:
2. DNC ピ ン ( 表内に 「接続 し ないで く だ さ い」 と 記載 さ れている も の ) は必ず未接続、 つま り フ ローテ ィ ン グ状態に し ておいて く だ さ い。 こ れ ら のピ ン を電源やグ
ラ ン ド に接続する と 、 デバイ スが正 し く 動作 し なか っ た り 、 デバイ ス で不具 合が発生する こ と があ り ます。
3. 対応する PowerPSoC チ ャ ネルを使用するかど う かに関係な く 、 PGNDx ピ ンはすべて、 プ リ ン ト 基板のグ ラ ン ド 面に接続する必要があ り ます。
文書番号 : 001-63303 Rev. *D
ページ 20/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
12.3 CY8CLED04DOCD1 56 ピ ン製品のピ ン配置 (OCD 付き )
CY8CLED04DOCD1 PowerPSoC デバイ スは、 次のピ ン配置で提供 さ れています。 すべてのポー ト ピ ン ( 「P」 および 「FN0」 と
い う ラ ベルが付いた もの ) は、 デジ タ ル I/O の機能を備えています。
表 12-3. CY8CLED04DOCD1 56 ピ ン製品のピ ン配置 (QFN)
タ イプ
ピン
番号 デジ タ アナロ 電力用ペ リ
I
6
I/O
I
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
I/O
I/O
I
I
25
26
27
28
29
30
31
32
33
34
35
36
37
38
VDD
VSS
15
16
I/O
I/O
I/O
I/O
I
I
I
I
I
I
O
行
O
O
O
39
40
41
42
43
GDVDD
GDVSS
I/O
44
43
5
O
PGND3[4]
GD3
SW3
PGND2[4]
GD2
SW2
SW1
パワー FET グ ラ ン ド 3
外付けローサイ ド ゲー ト ド ラ イバー 3
電源ス イ ッ チ 3
パワー FET グ ラ ン ド 2
外付けローサイ ド ゲー ト ド ラ イバー 2
電源ス イ ッ チ 2
電源ス イ ッ チ 1
44
45
46
47
48
49
50
GD1
外付けローサイ ド ゲー ト ド ラ イバー 1
51
PGND1[4]
SW0
パワー FET グ ラ ン ド 1
電源ス イ ッ チ 0
52
53
GD0
PGND0[4]
GDVSS
外付けローサイ ド ゲー ト ド ラ イバー 0
パワー FET グ ラ ン ド 0
ゲー ト ド ラ イバー グ ラ ン ド
54
55
56
列
フ ェ ラル
GDVDD
FN0[0]
FN0[1]
FN0[2]
FN0[3]
CSN0
CSP0
ゲー ト ド ラ イバー電源
機能 I/O
機能 I/O
機能 I/O
機能 I/O
電流検出負入力 0
電流検出正入力お よび電源－
CSA0
CSP1
電流検出正入力お よび電源－
CSA1
I
CSN1
P0[4]
I
VDD
VSS
P1[4]
電流検出負入力 1
GPIO ／アナ ロ グ入力 ( 列 1) ／
バン ド ギ ャ ッ プ出力
デジ タ ル電源
デジ タ ル グ ラ ン ド
GPIO ／外部 ク ロ ッ ク 入力
I/O
I/O
I/O
I/O
I
I
I/O
I/O
SREGSW
SREGHVIN
I/O
25
26
27
28
I/O
SREGCSN
SREGCSP
4
CSN0
FN0[3]
FN0[2]
FN0[1]
FN0[0]
I
I/O
CSN3
SREGCOMP
SREGFB
I/O
I/O
QFN の 上 面 図
GPIO ／ I2C SDA ( 二次 ) ／
ISSP SDATA
P2[2]
GPIO ／直接ス イ ッ チ ト キ ャ パシ タ 接続
P0[3]
GPIO ／アナ ロ グ入力 ( 列 0) ／アナ ロ グ
出力 ( 列 0)
P0[5]
GPIO ／アナ ロ グ入力 ( 列 0) ／アナ ロ グ
P1[0]
1
PGND0
42
出力 ( 列 1) ／ Capsense リ フ ァ レ ン ス
P2[2]
2
GD0
41
キ ャ パシ タ
P0[3]
3
SW0
40
P0[7]
GPIO ／アナ ロ グ入力 ( 列 0) ／
P0[5]
4
PGND1
39
Capsense リ フ ァ レ ン ス キ ャ パシ タ
P0[7]
5
GD1
38
2
P1[1]
P1[1]
GPIO ／ I C SCL ( 二次 ) ／
6
SW1
37
Exposed
ISSP SCLK
P1[5]
7
SW2
36
P1[7]
8
Pad
GD2
35
P1[5]
GPIO ／ I2C SDA ( 一次 )
VSS
9
PGND2
34
P1[7]
GPIO ／ I2C SCL ( 一次 )
OCDE
10
SW3
33
VSS
デジ タ ル グ ラ ン ド
OCDO
GD3
11
32
CCLK
OCDE
12
PGND3
オ ン チ ッ プ デバ ッ ガ ポー ト
31
HCLK
13
GDVSS
30
OCDO
オ ン チ ッ プ デバ ッ ガ ポー ト
XRES
14
GDVDD
29
CCLK
オ ン チ ッ プ デバ ッ ガ ポー ト
HCLK
オ ン チ ッ プ デバ ッ ガ ポー ト
XRES
外部 リ セ ッ ト
VDD
デジ タ ル電源
VSS
デジ タ ル グ ラ ン ド
AVSS
アナ ロ グ グ ラ ン ド
AVDD
アナ ロ グ電源
CSN2
電流検出負入力 2
* 露出パッドをPGNDxに接続
CSP2
電流検出正入力および電源－ CSA2
CSP3
電流検出正入力および電源－ CSA3
CSN3
電流検出負入力 3
SREGCOMP 電圧レギ ュ レー タ エ ラ ー振幅補正
SREGFB
レギ ュ レー タ 電圧モー ド フ ィ ー ド バ ッ ク
ノード
SREGCSN
電流モー ド フ ィ ー ド バ ッ ク －負
SREGCSP
電流モー ド フ ィ ー ド バ ッ ク －正
SREGSW
ス イ ッ チ モー ド レギ ュ レー タ 出力
SREGHVIN ス イ ッ チ モー ド レギ ュ レー タ 入力
GDVDD
ゲー ト ド ラ イバー電源
タ イプ
ピン
名称
説明
GDVSS
ゲー ト ド ラ イバー グ ラ ン ド
番号 デジ タ ル アナログ 電力用ペ リ
P1[0]
CSN1
CSP1
CSP0
2
3
図 12-3. CY8CLED04DOCD1 56 ピ ン PowerPSoC デバイ ス
52
51
50
49
48
47
46
45
I
説明
17
18
19
20
21
22
23
24
I/O
名称
AVSS
AVDD
CSN2
CSP2
CSP3
1
フ ェ ラル
P1[4]
VSS
VDD
P0[4]
グ列
56
55
54
53
ル行
注:
4. 対応する PowerPSoC チ ャ ネルを使用するかど う かに関係な く 、 PGNDx ピ ンはすべて、 プ リ ン ト 基板のグ ラ ン ド 面に接続する必要があ り ます。
文書番号 : 001-63303 Rev. *D
ページ 21/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
12.4 CY8CLED03D0x 56ピ ン製品のピ ン配置 (OCDな し )
CY8CLED03D01 および CY8CLED03D02 PowerPSoC デバイ スは、 次のピ ン配置で提供 さ れています。 すべてのポー ト ピ ン ( 「P」
と 「FN0」 と い う ラ ベルが付いた もの ) は、 デジ タ ル I/O の機能を備えています。
表 12-4. CY8CLED03D0x 56 ピ ン製品のピ ン配置 (QFN)
I/O
I
P1[0]
2
3
I/O
I/O
I
I/O
P2[2]
P0[3]
4
I/O
I/O
P0[5]
5
I/O
I
P0[7]
6
I/O
I
P1[1]
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
I/O
I/O
I
I
P1[5]
P1[7]
VSS
NC
NC
NC
NC
XRES
VDD
VSS
AVSS
AVDD
CSN2
CSP2
DNC[5]
DNC[5]
SREGCOMP
SREGFB
25
26
27
28
29
30
31
32
33
34
35
36
37
38
I
I
I
I
O
O
39
40
41
42
43
O
QFN上 面 図
P1[0]
P2[2]
P0[3]
P0[5]
P0[7]
P1[1]
P1[5]
P1[7]
VSS
NC
NC
NC
NC
XRES
1
2
3
4
5
6
7
8
9
10
11
12
13
14
GPIO ／ I2C SDA ( 一次 )
GPIO ／ I2C SCL ( 一次 )
デジ タ ル グ ラ ン ド
未接続
未接続
未接続
未接続
外部 リ セ ッ ト
デジ タ ル電源
デジ タ ル グ ラ ン ド
アナ ロ グ グ ラ ン ド
アナ ロ グ電源
電流検出負入力－ CSA2
電流検出正入力お よび電源－ CSA2
接続 し ないで く だ さ い
接続 し ないで く だ さ い
電圧レギ ュ レ ー タ エ ラ ー振幅補正
レギ ュ レー タ 電圧モー ド フ ィ ー ド バ ッ
ク ノード
電流モー ド フ ィ ー ド バ ッ ク －負
電流モー ド フ ィ ー ド バ ッ ク －正
ス イ ッ チ モー ド レギ ュ レー タ 出力
ス イ ッ チ モー ド レギ ュ レー タ 入力
ゲー ト ド ラ イバー電源
ゲー ト ド ラ イバー グ ラ ン ド
タ イプ
ピン
番号 デジ タ ル アナログ 電力用ペ リ
DNC[5]
DNC[5]
PGND2[6]
GD2
SW2
SW1
パワー FET グ ラ ン ド 3
接続 し ないで く だ さ い
接続 し ないで く だ さ い
パワー FET グ ラ ン ド 2
外付けローサイ ド ゲー ト ド ラ イバー 2
電源ス イ ッ チ 2
電源ス イ ッ チ 1
44
45
46
47
48
49
50
GD1
外付けローサイ ド ゲー ト ド ラ イバー 1
51
PGND1[6]
SW0
パワー FET グ ラ ン ド 1
電源ス イ ッ チ 0
52
53
GD0
PGND0[6]
GDVSS
外付けローサイ ド ゲー ト ド ラ イバー 0
パワー FET グ ラ ン ド 0
ゲー ト ド ラ イバー グ ラ ン ド
54
55
56
SREGCSN
SREGCSP
SREGSW
SREGHVIN
GDVDD
GDVSS
PGND3[6]
O
GPIO ／ I2C SDA ( 二次 ) ／
ISSP SDATA
GPIO ／直接ス イ ッ チ ト キ ャ パシ タ 接続
GPIO ／アナ ロ グ入力 ( 列 0) ／アナ ロ グ
出力 ( 列 0)
GPIO ／アナ ロ グ入力 ( 列 0) ／アナ ロ グ
出力 ( 列 1) ／ Capsense リ フ ァ レ ン ス
キ ャ パシ タ
GPIO ／アナ ロ グ入力 ( 列 0) ／
Capsense リ フ ァ レ ン ス キ ャ パシ タ
GPIO ／ I2C SCL ( 二次 ) ／
ISSP SCLK
Exposed
Pad
15
16
17
18
19
20
21
22
23
24
25
26
27
28
I
図 12-4. CY8CLED03D0x 56 ピ ン PowerPSoC デバイ ス
42
41
40
39
38
37
36
35
34
33
32
31
30
29
PGND0
GD0
SW0
PGND1
GD1
SW1
SW2
GD2
PGND2
DNC
DNC
PGND3
GDVSS
GDVDD
SREGSW
SREGHVIN
1
説明
P1[4]
VSS
VDD
P0[4]
CSN1
CSP1
CSP0
CSN0
FN0[3]
FN0[2]
FN0[1]
FN0[0]
GDVDD
GDVSS
名称
56
55
54
53
52
51
50
49
48
47
46
45
44
43
タ イプ
デジ アナロ 電力用ペ リ
タ ル行 グ列
フ ェ ラル
VDD
VSS
AVSS
AVDD
CSN2
CSP2
DNC
DNC
SREGCOMP
SREGFB
SREGCSN
SREGCSP
ピン
番号
* 露出パッドをPGNDxに接続
行
列
名称
説明
GDVDD
FN0[0]
FN0[1]
FN0[2]
FN0[3]
CSN0
CSP0
ゲー ト ド ラ イバー電源
機能 I/O
機能 I/O
機能 I/O
機能 I/O
電流検出負入力 0
電流検出正入力お よび電源－
CSA0
電流検出正入力お よび電源－
CSA1
電流検出負入力 1
GPIO ／アナ ロ グ入力 ( 列 1) ／
バン ド ギ ャ ッ プ出力
デジ タ ル電源
デジ タ ル グ ラ ン ド
GPIO ／外部 ク ロ ッ ク 入力
フ ェ ラル
I/O
I/O
I/O
I/O
I
CSP1
I
I/O
I/O
I
CSN1
P0[4]
I
VDD
VSS
P1[4]
注:
5. DNC ピ ン ( 表内に 「接続 し ないで く だ さ い」 と 記載 さ れてい る も の ) は必ず未接続、 つま り フ ローテ ィ ン グ状態に し ておいて く だ さ い。 これ ら のピ ン を電源やグ
ラ ン ド に接続する と 、 デバイ スが正 し く 動作 し なか っ た り 、 デバイ ス で不具 合が発生する こ と があ り ます。
6. 対応する PowerPSoC チ ャ ネルを使用するかど う かに関係な く 、 PGNDx ピ ンはすべて、 プ リ ン ト 基板のグ ラ ン ド 面に接続する必要があ り ます。
文書番号 : 001-63303 Rev. *D
ページ 22/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
12.5 CY8CLED03G01 56 ピ ン製品のピ ン配置 (OCD な し )
CY8CLED03G01 PowerPSoC デバイ スは、 次のピ ン配置で提供 さ れています。 すべてのポー ト ピ ン ( 「P」 と 「FN0」 と い う ラ ベ
ルが付いた もの ) は、 デジ タ ル I/O の機能を備えています。
表 12-5. CY8CLED03G01 56 ピ ン製品のピ ン配置 (QFN)
タ イプ
ピン
電力用ペ
デジ
タ
アナロ
番号
リフェラ
I
2
3
I/O
I/O
I
I/O
4
I/O
I/O
5
I/O
I
6
I/O
I
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
I/O
I/O
I
I
ル
GPIO ／ I2C SDA ( 二次 ) ／
ISSP SDATA
P2[2]
GPIO ／直接ス イ ッ チ ト キ ャ パシ タ 接続
Q FN の 上 面 図
P0[3]
GPIO ／アナ ロ グ入力 ( 列 0) ／アナ ロ グ
出力 ( 列 0)
P0[5]
GPIO ／アナ ロ グ入力 ( 列 0) ／アナ ロ グ
出力 ( 列 1) ／ Capsense リ フ ァ レ ン ス
キ ャ パシ タ
P0[7]
GPIO ／アナ ロ グ入力 ( 列 0) ／
Capsense リ フ ァ レ ン ス キ ャ パシ タ
P1[0]
1
PGND0
42
P1[1]
GPIO ／ I2C SCL ( 二次 ) ／
P2[2]
2
GD0
41
ISSP SCLK
P0[3]
3
DNC
40
P1[5]
P0[5]
GPIO ／ I2C SDA ( 一次 )
4
PGND1
39
2
P0[7]
5
GD1
38
P1[7]
GPIO ／ I C SCL ( 一次 )
P1[1]
6
DNC
37
VSS
デジ タ ル グ ラ ン ド
Exposed
P1[5]
7
DNC
36
NC
未接続
P1[7]
8
GD2
35
Pad
VSS
9
PGND2
NC
34
未接続
NC
10
DNC
33
NC
未接続
DNC
NC
11
32
NC
未接続
NC
12
PGND3
31
NC
XRES
13
GDVSS
外部 リ セ ッ ト
30
XRES
14
GDVDD
29
VDD
デジ タ ル電源
VSS
デジ タ ル グ ラ ン ド
AVSS
アナ ロ グ グ ラ ン ド
AVDD
アナ ロ グ電源
CSN2
電流検出負入力 2
CSP2
電流検出正入力お よび電源－ CSA2
DNC[7]
接続 し ないで く だ さ い
DNC[7]
接続 し ないで く だ さ い
SREGCOMP 電圧レギ ュ レ ー タ エ ラ ー振幅補正
* 露出パッドをPGNDxに接続
SREGFB
レギ ュ レー タ 電圧モー ド フ ィ ー ド バ ッ
ク ノード
SREGCSN
電流モー ド フ ィ ー ド バ ッ ク －負
SREGCSP
電流モー ド フ ィ ー ド バ ッ ク －正
SREGSW
ス イ ッ チ モー ド レ ギ ュ レ ー タ 出力
SREGHVIN ス イ ッ チ モー ド レ ギ ュ レ ー タ 入力
GDVDD
ゲー ト ド ラ イバー電源
タ イプ
ピン
名称
説明
GDVSS
ゲー ト ド ラ イバー グ ラ ン ド
番号 デジ タ ル アナログ 電力用ペ リ
P1[0]
P1[4]
VSS
VDD
P0[4]
CSN1
CSP1
CSP0
CSN0
FN0[3]
FN0[2]
FN0[1]
FN0[0]
GDVDD
GDVSS
グ列
I/O
説明
56
55
54
53
52
51
50
49
48
47
46
45
44
43
ル行
1
図 12-5. CY8CLED03G01 56 ピ ン PowerPSoC デバイ ス
名称
25
26
27
28
29
30
31
32
33
34
35
36
37
38
I
I
I
O
行
O
O
39
40
41
42
43
O
PGND3[8]
DNC[7]
DNC[7]
PGND2[8]
GD2
DNC[7]
DNC[7]
パワー FET グ ラ ン ド 3
接続 し ないで く だ さ い
接続 し ないで く だ さ い
パワー FET グ ラ ン ド 2
外付けローサイ ド ゲー ト ド ラ イバー 2
接続 し ないで く だ さ い
接続 し ないで く だ さ い
44
45
46
47
48
49
50
GD1
外付けローサイ ド ゲー ト ド ラ イバー 1
51
PGND1[8]
DNC[7]
パワー FET グ ラ ン ド 1
接続 し ないで く だ さ い
52
53
GD0
PGND0[8]
GDVSS
外付けローサイ ド ゲー ト ド ラ イバー 0
パワー FET グ ラ ン ド 0
ゲー ト ド ラ イバー グ ラ ン ド
54
55
56
列
フ ェ ラル
I/O
I/O
I/O
I/O
I
GDVDD
FN0[0]
FN0[1]
FN0[2]
FN0[3]
CSN0
CSP0
CSP1
I
I/O
I/O
SREGSW
SREGHVIN
I
VDD
VSS
AVSS
AVDD
CSN2
CSP2
DNC
DNC
SREGCOMP
SREGFB
SREGCSN
SREGCSP
15
16
17
18
19
20
21
22
23
24
25
26
27
28
I
I
CSN1
P0[4]
I
VDD
VSS
P1[4]
ゲー ト ド ラ イバー電源
機能 I/O
機能 I/O
機能 I/O
機能 I/O
電流検出負入力 0
電流検出正入力および電源－
CSA0
電流検出正入力および電源－
CSA1
電流検出負入力 1
GPIO ／アナ ロ グ入力 ( 列 1) ／
バン ド ギ ャ ッ プ出力
デジ タ ル電源
デジ タ ル グ ラ ン ド
GPIO ／外部 ク ロ ッ ク 入力
注:
7. DNC ピ ン ( 表内に 「接続 し ないで く だ さ い」 と 記載 さ れてい る も の ) は必ず未接続、 つま り フ ローテ ィ ン グ状態に し ておいて く だ さ い。 これ ら のピ ン を電源やグ
ラ ン ド に接続する と 、 デバイ スが正 し く 動作 し なか っ た り 、 デバイ ス で不具 合が発生する こ と があ り ます。
8. 対応する PowerPSoC チ ャ ネルを使用するかど う かに関係な く 、 PGNDx ピ ンはすべて、 プ リ ン ト 基板のグ ラ ン ド 面に接続する必要があ り ます。
文書番号 : 001-63303 Rev. *D
ページ 23/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
12.6 CY8CLED02D01 56 ピ ン製品のピ ン配置 (OCD な し )
CY8CLED02D01 PowerPSoC デバイ スは、 次のピ ン配置で提供 さ れています。 すべてのポー ト ピ ン ( 「P」 と 「FN0」 と い う ラ ベ
ルが付いた もの ) は、 デジ タ ル I/O の機能を備えています。
表 12-6. CY8CLED02D01 56 ピ ン製品のピ ン配置 (QFN)
タ イプ
ピン
番号 デジ タ アナロ 電力用ペ リ
I
2
3
I/O
I/O
I
I/O
4
I/O
I/O
5
I/O
I
6
I/O
I
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
I/O
I/O
I
I
図 12-6. CY8CLED02D01 56 ピ ン PowerPSoC デバイ ス
フ ェ ラル
GPIO ／ I2C SDA ( 二次 ) ／
QFNの上面図
ISSP SDATA
P2[2]
GPIO ／直接ス イ ッ チ ト キ ャ パシ タ 接続
P0[3]
GPIO ／アナ ロ グ入力 ( 列 0) ／アナ ロ グ
出力 ( 列 0)
P0[5]
GPIO ／アナ ロ グ入力 ( 列 0) ／アナ ロ グ
出力 ( 列 1) ／ Capsense リ フ ァ レ ン ス
キ ャ パシ タ
P1[0]
1
PGND0
42
P0[7]
GPIO ／アナ ロ グ入力 ( 列 0) ／
P2[2]
2
GD0
41
Capsense リ フ ァ レ ン ス キ ャ パシ タ
P0[3]
3
SW0
40
2
P1[1]
GPIO ／ I C SCLK ( 二次 ) ／
P0[5]
4
PGND1
39
ISSP SCLK
P0[7]
5
GD1
38
2
P1[1]
P1[5]
6
SW1
GPIO ／ I C SDA ( 一次 )
37
Exposed
P1[5]
7
DNC
36
P1[7]
GPIO ／ I2C SCL ( 一次 )
P1[7]
8
DNC
35
Pad
VSS
デジ タ ル グ ラ ン ド
VSS
9
PGND2
34
NC
未接続
NC
10
DNC
33
DNC
NC
NC
11
未接続
32
NC
12
PGND3
31
NC
未接続
NC
13
GDVSS
30
NC
未接続
XRES
14
GDVDD
29
XRES
外部 リ セ ッ ト
VDD
デジ タ ル電源
VSS
デジ タ ル グ ラ ン ド
AVSS
アナ ロ グ グ ラ ン ド
AVDD
アナ ロ グ電源
DNC[9]
接続 し ないで く だ さ い
DNC[9]
接続 し ないで く だ さ い
DNC[9]
接続 し ないで く だ さ い
* 露出パッドをPGNDxに接続
DNC[9]
接続 し ないで く だ さ い
SREGCOMP 電圧レギ ュ レー タ エ ラ ー振幅補正
SREGFB
レギ ュ レー タ 電圧モー ド フ ィ ー ド バ ッ
ク ノード
SREGCSN
電流モー ド フ ィ ー ド バ ッ ク －負
SREGCSP
電流モー ド フ ィ ー ド バ ッ ク －正
SREGSW
ス イ ッ チ モー ド レギ ュ レ ー タ 出力
SREGHVIN ス イ ッ チ モー ド レギ ュ レ ー タ 入力
GDVDD
ゲー ト ド ラ イバー電源
タ イプ
ピン
名称
説明
GDVSS
ゲー ト ド ラ イバー グ ラ ン ド
番号 デジ タ ル アナログ 電力用ペ リ
P1[0]
P1[4]
VSS
VDD
P0[4]
CSN1
CSP1
CSP0
CSN0
FN0[3]
FN0[2]
FN0[1]
FN0[0]
GDVDD
GDVSS
グ列
I/O
説明
56
55
54
53
52
51
50
49
48
47
46
45
44
43
ル行
1
名称
25
26
27
28
29
30
I
I
I
O
行
31
32
33
34
35
36
37
38
O
39
40
41
42
43
O
PGND3[10]
DNC[9]
DNC[9]
PGND2[10]
DNC[9]
DNC[9]
SW1
パワー FET グ ラ ン ド 3
接続 し ないで く だ さ い
接続 し ないで く だ さ い
パワー FET グ ラ ン ド 2
接続 し ないで く だ さ い
接続 し ないで く だ さ い
電源ス イ ッ チ 1
44
45
46
47
48
49
50
GD1
外付けローサイ ド ゲー ト ド ラ イバー 1
51
PGND1[10]
SW0
パワー FET グ ラ ン ド 1
電源ス イ ッ チ 0
52
53
GD0
PGND0[10]
GDVSS
外付けローサイ ド ゲー ト ド ラ イバー 0
パワー FET グ ラ ン ド 0
ゲー ト ド ラ イバー グ ラ ン ド
54
55
56
列
フ ェ ラル
GDVDD
FN0[0]
FN0[1]
FN0[2]
FN0[3]
CSN0
CSP0
ゲー ト ド ラ イバー電源
機能 I/O
機能 I/O
機能 I/O
機能 I/O
電流検出負入力 0
電流検出正入力お よび電源－
CSA0
CSP1
電流検出正入力お よび電源－
CSA1
I
CSN1
P0[4]
I
VDD
VSS
P1[4]
電流検出負入力 1
GPIO ／アナ ロ グ入力 ( 列 1) ／
バン ド ギ ャ ッ プ出力
デジ タ ル電源
デジ タ ル グ ラ ン ド
GPIO ／外部 ク ロ ッ ク 入力
I/O
I/O
I/O
I/O
I
I
I/O
I/O
SREGSW
SREGHVIN
VDD
VSS
AVSS
AVDD
DNC
DNC
DNC
DNC
SREGCOMP
SREGFB
SREGCSN
SREGCSP
15
16
17
18
19
20
21
22
23
24
25
26
27
28
I
注:
9. DNC ピ ン ( 表内に 「接続 し ないで く だ さ い」 と 記載 さ れてい る も の ) は必ず未接続、 つま り フ ローテ ィ ン グ状態に し ておいて く だ さ い。 これ ら のピ ン を電源やグ
ラ ン ド に接続する と 、 デバイ スが正 し く 動作 し なか っ た り 、 デバイ ス で不具 合が発生する こ と があ り ます。
10. 対応する PowerPSoC チ ャ ネルを使用するかど う かに関係な く 、 PGNDx ピ ンはすべて、 プ リ ン ト 基板のグ ラ ン ド 面に接続する必要があ り ます。
文書番号 : 001-63303 Rev. *D
ページ 24/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
12.7 CY8CLED01D01 56ピ ン製品のピ ン配置 (OCDな し )
CY8CLED01D01 PowerPSoC デバイ スは、 次のピ ン配置で提供 さ れています。 すべてのポー ト ピ ン ( 「P」 と 「FN0」 と い う ラ ベ
ルが付いた もの ) は、 デジ タ ル I/O の機能を備えています。
表 12-7. CY8CLED01D01 56 ピ ン製品のピ ン配置 (QFN)
タ イプ
ピン
番号 デジ タ アナロ 電力用ペ リ
1
I/O
I
2
3
I/O
I/O
I
I/O
4
I/O
I/O
5
I/O
I
6
I/O
I
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
I/O
I/O
I
I
名称
説明
図 12-7. CY8CLED01D01 56 ピ ン PowerPSoC デバイ ス
フ ェ ラル
GPIO ／ I2C SDA ( 二次 ) ／
ISSP SDATA
P2[2]
GPIO ／直接ス イ ッ チ ト キ ャ パシ タ 接続
Q FN の 上 面 図
P0[3]
GPIO ／アナ ロ グ入力 ( 列 0) ／アナ ロ グ
出力 ( 列 0)
P0[5]
GPIO ／アナ ロ グ入力 ( 列 0) ／アナ ロ グ
出力 ( 列 1) ／ Capsense リ フ ァ レ ン ス
キ ャ パシ タ
P0[7]
GPIO ／アナ ロ グ入力 ( 列 0) ／
Capsense リ フ ァ レ ン ス キ ャ パシ タ
P1[0]
1
PGND0
42
P1[1]
GPIO ／ I2C SCLK ( 二次 ) ／
P2[2]
2
GD0
41
ISSP SCLK
P0[3]
3
SW0
40
P1[5]
GPIO ／ I2C SDA ( 一次 )
P0[5]
4
PGND1
39
2
P0[7]
5
P1[7]
DNC
38
GPIO ／ I C SCL ( 一次 )
P1[1]
6
DNC
37
VSS
デジ タ ル グ ラ ン ド
Exposed
P1[5]
7
DNC
36
NC
未接続
P1[7]
8
DNC
35
Pad
NC
VSS
9
PGND2
未接続
34
NC
10
DNC
33
NC
未接続
DNC
NC
11
32
NC
未接続
NC
12
PGND3
31
XRES
NC
外部 リ セ ッ ト
13
GDVSS
30
XRES
14
GDVDD
VDD
29
デジ タ ル電源
VSS
デジ タ ル グ ラ ン ド
AVSS
アナ ロ グ グ ラ ン ド
AVDD
アナ ロ グ電源
DNC[11]
接続 し ないで く だ さ い
[11]
DNC
接続 し ないで く だ さ い
DNC[11]
接続 し ないで く だ さ い
DNC[11]
接続 し ないで く だ さ い
SREGCOMP 電圧レギ ュ レー タ エ ラ ー振幅補正
* 露出パッドをPGNDxに接続
SREGFB
レギ ュ レ ー タ 電圧モー ド フ ィ ー ド バ ッ
ク ノード
SREGCSN
電流モー ド フ ィ ー ド バ ッ ク －負
SREGCSP
電流モー ド フ ィ ー ド バ ッ ク －正
SREGSW
ス イ ッ チ モー ド レギ ュ レー タ 出力
SREGHVIN ス イ ッ チ モー ド レギ ュ レー タ 入力
GDVDD
ゲー ト ド ラ イバー電源
タ イプ
ピン
名称
説明
GDVSS
ゲー ト ド ラ イバー グ ラ ン ド
番号 デジ タ ル アナログ 電力用ペ リ
P1[0]
P1[4]
VSS
VDD
P0[4]
DNC
DNC
CSP0
CSN0
FN0[3]
FN0[2]
FN0[1]
FN0[0]
GDVDD
GDVSS
グ列
56
55
54
53
52
51
50
49
48
47
46
45
44
43
ル行
25
26
27
28
29
30
I
I
I
O
行
列
31
32
33
34
35
36
37
PGND3[12]
DNC[11]
DNC[11]
PGND2[12]
DNC[11]
DNC[11]
DNC[11]
パワー FET グ ラ ン ド 3
接続 し ないで く だ さ い
接続 し ないで く だ さ い
パワー FET グ ラ ン ド 2
接続 し ないで く だ さ い
接続 し ないで く だ さ い
接続 し ないで く だ さ い
44
45
46
47
48
49
50
38
39
40
DNC[11]
PGND1[12]
SW0
接続 し ないで く だ さ い
パワー FET グ ラ ン ド 1
電源ス イ ッ チ 0
51
52
53
I/O
I
GD0
PGND0[12]
GDVSS
外付け ローサイ ド ゲー ト ド ラ イバー 0
パワー FET グ ラ ン ド 0
ゲー ト ド ラ イバー グ ラ ン ド
54
55
56
I/O
I
41
42
43
O
SREGSW
SREGHVIN
VDD
VSS
AVSS
AVDD
DNC
DNC
DNC
DNC
SREGCOMP
SREGFB
SREGCSN
SREGCSP
15
16
17
18
19
20
21
22
23
24
25
26
27
28
I
フ ェ ラル
I/O
I/O
I/O
I/O
I
GDVDD
FN0[0]
FN0[1]
FN0[2]
FN0[3]
CSN0
CSP0
ゲー ト ド ラ イバー電源
機能 I/O
機能 I/O
機能 I/O
機能 I/O
電流検出負入力 0
電流検出正入力および電源－
CSA0
DNC[11] 接続 し ないで く だ さ い
DNC[11] 接続 し ないで く だ さ い
P0[4]
GPIO ／アナ ロ グ入力 ( 列 1) ／
バン ド ギ ャ ッ プ出力
VDD
デジ タ ル電源
VSS
デジ タ ル グ ラ ン ド
P1[4]
GPIO ／外部 ク ロ ッ ク 入力
注:
11. DNC ピ ン ( 表内に 「接続 し ないで く だ さ い」 と 記載 さ れてい る も の ) は必ず未接続、 つま り フ ローテ ィ ン グ状態に し ておいて く だ さ い。 これ ら のピ ン を電源やグ
ラ ン ド に接続する と 、 デバイ スが正 し く 動作 し なか っ た り 、 デバイ ス で不具 合が発生する こ と があ り ます。
12. 対応する PowerPSoC チ ャ ネルを使用するかど う かに関係な く 、 PGNDx ピ ンはすべて、 プ リ ン ト 基板のグ ラ ン ド 面に接続する必要があ り ます。
文書番号 : 001-63303 Rev. *D
ページ 25/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
13. レ ジ ス タ 一般規則
13.1 使用 し てい る略号
表 13-1 に、本節で使用 し ている レ ジ ス タ の表記法を示 し ます。
表 13-1. レ ジ ス タ の表記法
表記法
説明
R
読み出 し レ ジス タ またはビ ッ ト
W
書き込みレ ジス タ またはビ ッ ト
L
論理レ ジス タ またはビ ッ ト
C
ク リ ア可能な レ ジス タ またはビ ッ ト
#
ア ク セスはビ ッ ト 固有
13.2 レ ジ ス タ 命名規則
PowerPSoC ブ ロ ッ ク の PSoC コ ア部分 と それら のレ ジ ス タ に
固有のレ ジ ス タ 命名規則は次 の通 り です。
<Prefix>mn<Suffix>
こ こ で、 m = 行イ ンデ ッ ク ス、 n = 列イ ンデ ッ ク ス
文書番号 : 001-63303 Rev. *D
し たがっ て、 ASD13CR3 は、 行 1、 列 3 にある アナログ
PowerPSoC ブ ロ ッ ク の レ ジ ス タ です。
PowerPSoC ブ ロ ッ クの電力用ペ リ フ ェ ラル部分 と それら のレ
ジ ス タ に固有のレ ジ ス タ 命名規 則は次の通 り です。
<Prefix>x<Suffix>
こ こ で、 x = チ ャ ネル番号
し たがっ て、 CSA0_CR は、 電流検出ア ン プのチ ャ ネル 0 にあ
る電力用ペ リ フ ェ ラル PowerPSoC ブ ロ ッ クのレ ジ ス タ です。
13.3 レ ジ ス タ マ ッ ピ ン グ テーブル
PowerPSoC デバイ スには、 全部で 512 バイ ト のレ ジス タ ア ド
レ ス空間があ り ます。 こ のレ ジ ス タ 空間は I/O 空間 と も 呼ばれ、
2 つの部分で構成 さ れています。 フ ラ グ レ ジ ス タ (CPU_F) 内
の XIO ビ ッ ト は、 ユーザーが現時点で どのバン ク にア ク セス し
ているかを示 し ます。 XIO ビ ッ ト がセ ッ ト さ れた場合は、 ユー
ザーが 「拡張」 ア ド レ ス空間ま たは 「コ ン フ ィ ギ ュ レ ー シ ョ
ン」 レ ジ ス タ にア ク セスする と みな さ れます。
レ ジ ス タ の詳細については、 PowerPSoC テ ク ニ カル リ フ ァ レ
ン ス マニ ュ アル (TRM) を ご参照 く だ さ い。
TRM を参照するには、http://www.cypress.com/powerpsoc から
「Technical Reference Manual」 の リ ン ク を ク リ ッ ク し て く だ さ
い。
ページ 26/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
13.4 レ ジ ス タ マ ッ プ バン ク 0 表
名称
PRT0DR
PRT0IE
PRT0GS
PRT0DM2
PRT1DR
PRT1IE
PRT1GS
PRT1DM2
PRT2DR
PRT2IE
PRT2GS
PRT2DM2
FN0DR
FN0IE
FN0GS
FN0DM2
PDMUX_S1
PDMUX_S2
PDMUX_S3
PDMUX_S4
PDMUX_S5
PDMUX_S6
CHBOND_CR
DBB00DR0
DBB00DR1
DBB00DR2
DBB00CR0
DBB01DR0
DBB01DR1
DBB01DR2
DBB01CR0
DCB02DR0
DCB02DR1
DCB02DR2
DCB02CR0
DCB03DR0
DCB03DR1
DCB03DR2
DCB03CR0
DBB10DR0
DBB10DR1
DBB10DR2
DBB10CR0
DBB11DR0
DBB11DR1
DBB11DR2
DBB11CR0
DCB12DR0
DCB12DR1
DCB12DR2
DCB12CR0
DCB13DR0
DCB13DR1
DCB13DR2
DCB13CR0
ア ド レス
(0、 16 進 )
00
01
02
03
04
05
06
07
08
09
0A
0B
0C
0D
0E
0F
10
11
12
13
14
15
16
17
18
19
1A
1B
1C
1D
1E
1F
20
21
22
23
24
25
26
27
28
29
2A
2B
2C
2D
2E
2F
30
31
32
33
34
35
36
37
38
39
3A
3B
3C
3D
3E
3F
ア ク セス
名称
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
DPWM0PCF
DPWM0PDH
DPWM0PDL
DPWM0PWH
DPWM0PWL
DPWM0PCH
DPWM0PCL
DPWM0GCFG
DPWM1PCF
DPWM1PDH
DPWM1PDL
RW
RW
RW
RW
RW
DPWM1PWH
DPWM1PWL
DPWM1PCH
DPWM1PCL
DPWM1GCFG
DPWM2PCF
DPWM2PDH
DPWM2PDL
DPWM2PWH
DPWM2PWL
DPWM2PCH
DPWM2PCL
DPWM2GCFG
DPWM3PCF
DPWM3PDH
DPWM3PDL
DPWM3PWH
DPWM3PWL
DPWM3PCH
DPWM3PCL
DPWM3GCFG
AMX_IN
AMUX_CFG
RW
RW
RW
RW
RW
RW
RW
#
W
RW
#
#
W
RW
#
#
W
RW
#
#
W
RW
#
#
W
RW
#
#
W
RW
#
#
W
RW
#
#
W
RW
#
文書番号 : 001-63303 Rev. *D
ARF_CR
CMP_CR0
ASY_CR
CMP_CR1
PAMUX_S1
PAMUX_S2
PAMUX_S3
PAMUX_S4
TMP_DR0
TMP_DR1
TMP_DR2
TMP_DR3
ACB00CR3
ACB00CR0
ACB00CR1
ACB00CR2
ACB01CR3
ACB01CR0
ACB01CR1
ACB01CR2
DPWM0PCFG
DPWM1PCFG
DPWM2PCFG
DPWM3PCFG
DPWMINTFLG
DPWMINTMSK
DPWMSYNC
ア ド レス
(0、 16 進 )
40
41
42
43
44
45
46
47
48
49
4A
4B
4C
4D
4E
4F
50
51
52
53
54
55
56
57
58
59
5A
5B
5C
5D
5E
5F
60
61
62
63
64
65
66
67
68
69
6A
6B
6C
6D
6E
6F
70
71
72
73
74
75
76
77
78
79
7A
7B
7C
7D
7E
7F
ア ク セス
名称
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
ASC10CR0
ASC10CR1
ASC10CR2
ASC10CR3
ASD11CR0
ASD11CR1
ASD11CR2
ASD11CR3
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
#
#
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
ASD20CR0
ASD20CR1
ASD20CR2
ASD20CR3
ASC21CR0
ASC21CR1
ASC21CR2
ASC21CR3
VDAC6_CR
VDAC6_DR0
VDAC6_DR1
VDAC4_CR
VDAC4_DR0
VDAC4_DR1
VDAC5_CR
VDAC5_DR0
VDAC5_DR1
MUL1_X
MUL1_Y
MUL1_DH
MUL1_DL
ACC1_DR1
ACC1_DR0
ACC1_DR3
ACC1_DR2
RDI0RI
RDI0SYN
RDI0IS
RDI0LT0
RDI0LT1
RDI0RO0
RDI0RO1
RDI1RI
RDI1SYN
RDI1IS
RDI1LT0
RDI1LT1
RDI1RO0
RDI1RO1
ア ド レス
(0、 16 進 )
80
81
82
83
84
85
86
87
88
89
8A
8B
8C
8D
8E
8F
90
91
92
93
94
95
96
97
98
99
9A
9B
9C
9D
9E
9F
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
AA
AB
AC
AD
AE
AF
B0
B1
B2
B3
B4
B5
B6
B7
B8
B9
BA
BB
BC
BD
BE
BF
ア ク セス
名称
RW
RW
RW
RW
RW
RW
RW
RW
VDAC0_CR
VDAC0_DR0
VDAC0_DR1
VDAC1_CR
VDAC1_DR0
VDAC1_DR1
VDAC2_CR
VDAC2_DR0
VDAC2_DR1
VDAC3_CR
VDAC3_DR0
VDAC3_DR1
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
W
W
R
R
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
CUR_PP
STK_PP
IDX_PP
MVR_PP
MVW_PP
I2C_CFG
I2C_SCR
I2C_DR
I2C_MSCR
INT_CLR0
INT_CLR1
INT_CLR2
INT_CLR3
INT_MSK3
INT_MSK2
INT_MSK0
INT_MSK1
INT_VC
RES_WDT
DEC_DH
DEC_DL
DEC_CR0
DEC_CR1
MUL0_X
MUL0_Y
MUL0_DH
MUL0_DL
ACC0_DR1
ACC0_DR0
ACC0_DR3
ACC0_DR2
CPU_F
RW
RW
RW
RW
RW
RW
RW
DAC_D
CPU_SCR1
CPU_SCR0
ア ド レス
(0、 16 進 )
C0
C1
C2
C3
C4
C5
C6
C7
C8
C9
CA
CB
CC
CD
CE
CF
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
DA
DB
DC
DD
DE
DF
E0
E1
E2
E3
E4
E5
E6
E7
E8
E9
EA
EB
EC
ED
EE
EF
F0
F1
F2
F3
F4
F5
F6
F7
F8
F9
FA
FB
FC
FD
FE
FF
ア ク セス
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
#
RW
#
RW
RW
RW
RW
RW
RW
RW
RW
RC
W
RC
RC
RW
RW
W
W
R
R
RW
RW
RW
RW
RL
RW
#
#
ページ 27/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
13.5 レ ジ ス タ マ ッ プ バン ク 1 表 : ユーザー空間
名称
PRT0DM0
PRT0DM1
PRT0IC0
PRT0IC1
PRT1DM0
PRT1DM1
PRT1IC0
PRT1IC1
PRT2DM0
PRT2DM1
PRT2IC0
PRT2IC1
FN0DM0
FN0DM1
FN0IC0
FN0IC1
DBB00FN
DBB00IN
DBB00OU
DBB01FN
DBB01IN
DBB01OU
DCB02FN
DCB02IN
DCB02OU
DCB03FN
DCB03IN
DCB03OU
DBB10FN
DBB10IN
DBB10OU
DBB11FN
DBB01IN
DBB01OU
DCB12FN
DCB12IN
DCB12OU
DCB13FN
DCB13IN
DCB13OU
ア ド レス
(1、 16 進 )
00
01
02
03
04
05
06
07
08
09
0A
0B
0C
0D
0E
0F
10
11
12
13
14
15
16
17
18
19
1A
1B
1C
1D
1E
1F
20
21
22
23
24
25
26
27
28
29
2A
2B
2C
2D
2E
2F
30
31
32
33
34
35
36
37
38
39
3A
3B
3C
3D
3E
3F
GDRV2_CR
ア ド レス
(1、 16 進 )
40
41
42
43
44
45
46
47
48
49
4A
4B
4C
4D
4E
4F
50
51
52
53
54
55
56
57
58
59
5A
5B
5C
5D
5E
5F
60
61
62
63
64
65
66
67
68
69
6A
6B
6C
6D
6E
6F
70
71
72
73
74
75
76
77
78
79
7A
7B
7C
7D
GDRV3_CR
7E
7F
ア ク セス
名称
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
CSA0_CR
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
CSA1_CR
CSA2_CR
CSA3_CR
CLK_CR0
CLK_CR1
ABF_CR0
AMD_CR0
CMP_GO_EN
AMD_CR1
ALT_CR0
ALT_CR1
CLK_CR2
TMP_DR0
TMP_DR1
TMP_DR2
TMP_DR3
ACB00CR3
ACB00CR0
ACB00CR1
ACB00CR2
ACB01CR3
ACB01CR0
ACB01CR1
ACB01CR2
GDRV0_CR
GDRV1_CR
RW
RW
RW
文書番号 : 001-63303 Rev. *D
ア ク セス
名称
RW
ASC10CR0
ASC10CR1
ASC10CR2
ASC10CR3
ASD11CR0
ASD11CR1
ASD11CR2
ASD11CR3
RW
RW
RW
ASD20CR0
ASD20CR1
ASD20CR2
ASD20CR3
ASC21CR0
ASC21CR1
ASC21CR2
ASC21CR3
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
AMUX_CLK
RDI0RI
RDI0SYN
RDI0IS
RDI0LT0
RDI0LT1
RDI0RO0
RDI0RO1
RDI1RI
RDI1SYN
RDI1IS
RDI1LT0
RDI1LT1
RDI1RO0
RDI1RO1
RW
ア ド レス
(1、 16 進 )
80
81
82
83
84
85
86
87
88
89
8A
8B
8C
8D
8E
8F
90
91
92
93
94
95
96
97
98
99
9A
9B
9C
9D
9E
9F
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
AA
AB
AC
AD
AE
AF
B0
B1
B2
B3
B4
B5
B6
B7
B8
B9
BA
BB
BC
BD
BE
BF
DAC_CR
ア ド レス
(1、 16 進 )
C0
C1
C2
C3
C4
C5
C6
C7
C8
C9
CA
CB
CC
CD
CE
CF
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
DA
DB
DC
DD
DE
DF
E0
E1
E2
E3
E4
E5
E6
E7
E8
E9
EA
EB
EC
ED
EE
EF
F0
F1
F2
F3
F4
F5
F6
F7
F8
F9
FA
FB
FC
FD
CPU_SCR1
CPU_SCR0
FE
FF
ア ク セス
名称
RW
RW
RW
RW
RW
RW
RW
RW
CMPCH0_CR
CMPCH2_CR
CMPCH4_CR
CMPCH6_CR
CMPBNK8_CR
CMPBNK9_CR
CMPBNK10_CR
CMPBNK11_CR
CMPBNK12_CR
CMPBNK13_CR
RW
RW
RW
RW
RW
RW
RW
RW
GDI_O_IN
GDI_E_IN
GDI_O_OU
GDI_E_OU
HYSCTLR0CR
HYSCTLR1CR
HYSCTLR2CR
HYSCTLR3CR
MUX_CR0
MUX_CR1
MUX_CR2
SREG_TST
OSC_GO_EN
OSC_CR4
OSC_CR3
OSC_CR0
OSC_CR1
OSC_CR2
VLT_CR
VLT_CMP
DEC_CR2
IMO_TR
ILO_TR
BDG_TR
RW
RW
RW
RW
RW
RW
RW
RW
CPU_F
RW
RW
RW
RW
RW
RW
RW
ア ク セス
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
R
RW
RW
RW
RW
RL
RW
#
#
ページ 28/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
14. 電気的仕様
本節では、 PowerPSoC デバイ ス フ ァ ミ リ の CY8CLED04D0X、 CY8CLED04G01、 CY8CLED03D0X、 CY8CLED03G01、 CY8C
LED02D01 および CY8CLED01D01 の DC お よびAC 電気的仕様について説明 し ます。
最新の電気的仕様については、 http://www.cypress.com/powerpsoc にア ク セス し て、 ご参照のデー タ シー ト が最新版である こ と を
確認 し て く だ さ い。 特に注記 し た場合を除き、 産業機器用温度定格デバイ スの仕様は –40°C  TA  85°C お よび TJ  115°C、 拡
張温度定格デバイ スは –40°C  TA  105°C および TJ  125°C で有効です。
14.1 絶対最大定格
最大定格を超え る と デバイ スの寿命が短 く な る可能性があ り ます。すべてのユーザー ガ イ ド ラ イ ンが生産試験 さ れているわけでは
あ り ません。
表 14-1. 絶対最大定格
記号
TSTG
保存温度
TA
通電時の周囲温度
VDD、
AVDD、
GDVDD
VIO
VIO2
VDD、 AVDD、 GDVDD の電源電圧
VFET
VREGIN
VCSP、
VCSN
VSENSE
IMAIO
IMIO
LU
ESD
SRREGIN
説明
Min
–55
Typ
–
Max
+115
単位
°C
–40
–40
–0.5
–
–
–
+85
+105
+6.0
°C
°C
V
–
–
VDD + 0.5
VDD + 0.5
V
V
GPIO ピ ン と FN0 ピ ンのみに該当
–
36[13]
V
PGNDx は GDVSS に接続
–
36[13]
V
–
36[13]
V
–
–
1.0
+50
V
mA
–
–
–
–
+50
–
–
32
mA
mA
V
V/μs
V/μs
V/ms その他の ト ポロ ジについては、 よ
り 高い ラ ン プ レー ト での動作を実
現する場合、 または LED ス ト リ
ング電圧が 6.5V よ り 低い場
合、PowerPSoC テ ク ニ カル リ
フ ァ レ ン ス マニ ュ アルを ご参照 く
だ さ い。
V/μs 内蔵ス イ ッ チ ング レギ ュ レー タ 以
外の電源か ら 電力供給 さ れる場合
にのみ該当
VSS – 0.5
DC 入力電圧
VSS – 0.5
ト ラ イ ス テー ト ピ ンに印加 さ れる DC
電圧
–
電源ス イ ッ チ (SWx) からパワー FET グ
ラ ン ド (PGNDx) ま での最大電圧
–
VSS を基準 と し た SREGHVIN ピ ンの最
大電圧
–0.5
VSS を基準 と し た CSA ピ ンに印加 さ れる
最大電圧
–1.0
CSA 入力における最大入力差動電圧
–50
ア ナ ロ グ ド ラ イ バー と し て コ ン フ ィ
ギ ュ レ ー シ ョ ン さ れたポー ト ピ ン への
最大電流
–25
ポー ト と 機能ピ ンへの最大電流
200
ラ ッ チア ッ プ電流
2000
静電気放電電圧
–
SREGHVIN ピ ンのラ ン プ レー ト
SRCSP
CSPx ピ ンのラ ン プ レー ト
SRHVDD-FLB 変動負荷バ ッ ク コ ン フ ィ ギ ュ レ ー シ ョ
ンの高電圧電源 ラ ン プ レー ト
–
–
–
–
3.2
15
SRVDD-EXT
–
–
0.2
外部 VDD 電源ラ ン プ レー ト (VDD、AVDD、
GDVDD ピ ン )
注
保管温度が高い と 、 デー タ 保持期
間が短 く な る。推奨保管温度は0°C
～ 50°C
TJ  115°C ( 産業機器用温度定格 )
TJ  125°C ( 拡張温度定格 )
それぞれ VSS、 AVSS、 GDVSS を
基準 と する
JESD78A 準拠
人体モデル ESD
注:
13. 29 ページの 「絶対最大定格」 を超え る と 、 デバイ スに恒久的な損傷を与え る場合があ り ます。 そのため、 絶対に絶対最大定格を超え ないよ う にする必要があ り
ます。 機能の動作は、 30 ページの 「電気的特性」 を超え る条件で動作する こ と を示す も のではあ り ません。 長時間にわた っ て 29 ページの 「絶対最大定格」 で使
用 し た場合、 デバイ スの信頼性に影響を与え る こ と があ り ます。
文書番号 : 001-63303 Rev. *D
ページ 29/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
14.2 動作温度
記号
説明
TA
周囲温度
TJ
接合部温度
Min
–40
–40
–40
–40
Typ
–
–
–
–
Max
+85
+105
+115
+125
単位
°C
°C
°C
°C
注
TJ  115°C ( 産業機器用温度定格 )
TJ  125°C ( 拡張温度定格 )
産業機器用温度定格
拡張温度定格
15. 電気的特性
15.1 シ ス テム レ ベル
下表には、保証 さ れた電圧 と 温度範囲の Max と Min 仕様を示 し ます : 産業機器用温度定格デバイ スは 4.75V ～ 5.25V、TJ  115°C、
拡張温度定格 デバイ スは 4.75V ～ 5.25V、 TJ  125°C です。 標準パラ メ ー タ ーは温度 25°C で電圧 5V の場合の値です。 こ れらは
設計指標 と し てのみ示す ものです。
表 15-1. シ ス テム レ ベルの動作仕様
記号
fSW
tD,MAX
D
E
説明
ヒ ス テ リ シ ス制御ルー プ回路のス イ ッ チ
ング周波数範囲
CSA 入力から FET 状態遷移ま での最大遅
延時間
Min
0.02
Typ
–
Max
2
単位
MHz
注記
–
–
100
ns
–
–
115
ns
ヒ ス テ リ シ ス コ ン ト ロ ー ラ ー の 出力
デ ュ ーテ ィ 比
電力変換器効率
5
–
95
%
HVDD = 24V、 ID = 1A、 fSW = 2MHz
( 産業機器用温度定格 )
HVDD = 24V、 ID = 1A、 fSW = 2MHz
( 拡張温度定格 )
fSW < 0.25MHz
90
95
–
%
HVDD = 24V、 ID = 1A、 fSW = 2MHz
15.2 チ ッ プ レ ベル
下表には、保証 さ れた電圧 と 温度範囲の Max と Min 仕様を示 し ます : 産業機器用温度定格デバイ スは 4.75V ～ 5.25V、TJ  115°C、
拡張温度定格 デバイ スは 4.75V ～ 5.25V、 TJ  125°C です。 標準パラ メ ー タ ーは温度 25°C で電圧 5V の場合の値です。 こ れらは
設計指標 と し てのみ示す ものです。
注 : DPWMxPCF レ ジ ス タ の詳細については、 PowerPSoC テ ク ニ カル リ フ ァ レ ン ス マニ ュ アルを ご参照 く だ さ い。
表 15-2. チ ッ プ レ ベルの DC 仕様
記号
VDD、 AVDD、
GDVDD
HVDD
HVPINS
説明
デジ タ ル、 アナログ、 お よびゲー ト ド
ラ イバーの電源電圧範囲
電力変換器の高電圧電源範囲
CSPx と SREGHVIN ピ ンの電圧範囲
Min
4.75
Typ
–
Max
5.25
単位
V
7
7
–
–
32
32
V
V
IVDD
供給電流 (VDD ピ ン )、
IMO = 24MHz
–
16
50
mA
IAVDD
IGDVDD
供給電流 (AVDD ピ ン )
チ ャ ネルご と の供給電流 (GDVDD ピ ン )
–
–
–
–
–
–
25
25
100
mA
mA
mA
ISB
POR、 LVD、 ス リ ープ タ イ マー、 WDT
のス リ ープ ( モー ド ) 電流
–
18
25
μA
–
30
550
μA
文書番号 : 001-63303 Rev. *D
注
すべて同一の電源から 電力供給 さ れる
すべてのピ ンが同 じ 電圧レ ベルであ る
必要ない
条件 : VDD = 5V、 TJ = 25°C、
CPU = 3MHz、
SYSCLK ダブ ラ ーが無効、
VC1 = 1.5MHz、 VC2 = 93.75kHz、
VC3 = 93.75kHz、アナログ電源 = オ フ
条件 : VDD = 5V、 TJ = 25°C、
2MHz での動作時の内蔵パワー FET
1MHz での動作時の外部ゲー ト ド ラ イ
バー、 VDD = 5V で CL = 4nF
TJ = 25°C、 内蔵ス イ ッ チ ング レギ ュ
レー タ が無効、 DPWMxPCF = 0、
電力用ペ リ フ ェ ラルが無効、
アナログ電源 = オ フ
TJ = 115°C ( 産業機器用温度定格 )、
TJ = 125°C ( 拡張温度定格 )、
内蔵ス イ ッ チ ン グ レ ギ ュ レ ー タ が無
効、 DPWMxPCF = 0、 電力用ペ リ フ ェ
ラルが無効、 アナログ電源 = オ フ
ページ 30/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
表 15-3. チ ッ プ レ ベルの AC 仕様
記号
説明
24.96
単位
MHz
注
–
24
24.96
MHz
–
48
49.92[14]
15
32
64
MHz 46 ページの 「PSoC コ ア デジ タ ル
ブ ロ ッ クの仕様」 を ご参照 く だ さ い
kHz
内部低速発振器 (ILO) 周波数 ( 未 ト リ ム )
5
–
–
kHz
DCILO
内部低速発振器デ ュ ーテ ィ 比
20
50
80
%
リ セ ッ ト 後、 M8C が起動する ま で、
ILO は ト リ ム さ れない。 この タ イ ミ
ン グ 計 測 の 詳 細 に つ い て は、
PowerPSoC テ ク ニ カル リ フ ァ レ ン
ス マニ ュ アルのシ ス テム リ セ ッ ト
の節を ご参照 く だ さ い
–
Jitter32K
32kHz 周期ジ ッ タ
–
100
–
ns
–
Jitter24M1
24MHz 周期ジ ッ タ (IMO) ピー ク ツー ピー ク
–
600
–
ps
–
tPOWERUP
PORの終了か ら CPU コ ー ド 実行ま での時間
–
30
100
ms
0V から の起動。PowerPSoC テ ク ニ
カル リ フ ァ レ ン ス マニ ュ アルのシ
ス テム リ セ ッ ト の節 を ご参照 く だ
さい
Min
Typ
Max
24MHz 時の内部主発振器周波数
23.04
24
fCPU1
CPU 周波数
0.093
fBLK
デジ タ ル PSoC ブ ロ ッ ク周波数
0
f32K1
内部低速発振器周波数
f32K_U
fIMO24[15]
図 15-1. 24MHz 周期ジ ッ タ (IMO) の タ イ ミ ング図
注:
14. ユーザー モ ジ ュ ールの最大周波数については、 個々のユーザー モ ジ ュ ールのデー タ シー ト を ご参照 く だ さ い。
15. 内部 24 ／ 48MHz ク ロ ッ ク の精度は、 温度範囲にわた っ て 5.0V ± 0.25V の電圧範囲では ±5% です。 こ の精度を実現する ために外部 コ ン ポーネ ン ト は必要あ り ま
せん。 PowerPSoC テ ク ニ カル リ フ ァ レ ン ス マニ ュ アルの内部主発振器 (IMO) の節を参照 し て く だ さ い。
文書番号 : 001-63303 Rev. *D
ページ 31/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
15.3 電力用ペ リ フ ェ ラルのローサイ ド N チ ャ ネル FET
下表には、保証 さ れた電圧 と 温度範囲の Max と Min 仕様を示 し ます : 産業機器用温度定格デバイ スは 4.75V ～ 5.25V、TJ  115°C、
拡張温度定格 デバイ スは 4.75V ～ 5.25V、 TJ  125°C です。 標準パラ メ ー タ ーは温度 25°C で電圧 5V の場合の値です。 こ れらは
設計指標 と し てのみ示す ものです。
表 15-4. ローサイ ド N チ ャ ネル FET の DC 仕様
記号
VDS
Min
Typ
Max
動作時の ド レ イ ン と ソ ース間電圧
–
–
32
単位
V
VDS,INST
瞬間の ド レ イ ン と ソ ース間電圧
–
–
36
V
ID
平均 ド レ イ ン電流
–
–
–
–
1
0.5
A
A
CY8CLED04/3/2/1D01 デバイ ス
CY8CLED04/3D02 デバイ ス
IDMAX
最大瞬時繰 り 返 し パルス電流
–
–
3
A
–
–
1.5
A
平均電流 = 1A、 fSW = 0.1MHz の場合、
デ ュ ーテ ィ 比が 33% 未満
(CY8CLED04/3/2/1D01 デバイ スの場合 )
平均電流 = 0.5A、 fSW = 0.1MHz の場合、
デ ュ ーテ ィ 比が 33% 未満
(CY8CLED04/3D02 デバイ ス )
–
–
0.5
Ω
–
–
1
Ω
RDS(ON)
説明
オ ン時の ド レ イ ン と ソ ース間抵抗
IDSS
ノ ー ド の切 り 替え中の PGND への リ ー ク電流
–
–
–
–
10
250
μA
μA
ISFET
チ ャ ネルご と の供給電流－ FET
( 内蔵ゲー ト ド ラ イバー )
–
–
6.25
mA
注
ID = 1A、 GDVDD = 5V、 TJ = 25°C
CY8CLED04/3/2/1D01 デバイ ス
ID = 0.5A、 GDVDD = 5V、 TJ = 25°C
CY8CLED04/3D02 デバイ ス
TJ = 25°C
TJ = 115°C ( 産業機器用温度定格 )、
TJ = 125°C ( 拡張温度定格 )
fSW = 2MHz
表 15-5. ローサイ ド N チ ャ ネル FET の AC 仕様
記号
tR
tF
説明
Min
Typ
Max
立ち上が り 時間
–
–
20
単位
ns
注
ID = 1A、 RD = 32
立ち下が り 時間
–
–
20
ns
ID = 1A、 RD = 32
図 15-2. IDSS、 tR、 tF を テ ス ト する ためのローサイ ド N チ ャ ネル FET テス ト 回路
RD
ID
RG
V INPUT
VG
文書番号 : 001-63303 Rev. *D
ページ 32/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
15.4 電力用ペ リ フ ェ ラ ルの外付けパワーFET ド ラ イバー
下表には、保証 さ れた電圧 と 温度範囲の Max と Min 仕様を示 し ます : 産業機器用温度定格デバイ スは 4.75V ～ 5.25V、TJ  115°C、
拡張温度定格 デバイ スは 4.75V ～ 5.25V、 TJ  125°C です。 標準パラ メ ー タ ーは温度 25°C で電圧 5V の場合の値です。 こ れらは
設計指標 と し てのみ示す ものです。
表 15-6. パワー FET ド ラ イバーの DC 仕様
説明
Min
Typ
Max
単位
VOHN
記号
N チ ャ ネル FET ド ラ イバー出力電圧－ HIGH に駆動
VDD – 0.45
VDD – 0.10
–
–
–
–
V
V
IOH = 100mA
IOH = 10mA
注
VOLN
N チ ャ ネル FET ド ラ イバー出力電圧－ LOW に駆動
–
–
–
–
0.45
0.1
V
V
IOL = 100mA
IOL = 10mA
ISFETDRV
チ ャ ネルご と の供給電流－外付け FET ド ラ イバー
–
–
25
mA
CL = 4nF
FSW = 1MHz
表 15-7. パワー FET ド ラ イバーの AC 仕様
記号
説明
Min
Typ
Max
単位
tR
立ち上が り 時間
–
45
55
ns
tF
立ち下が り 時間
–
45
55
ns
tP(LH)
伝播遅延 (LOW か ら HIGH ま で )
–
–
10
ns
tP(HL)
伝播遅延 (HIGH か ら LOW ま で )
–
–
10
ns
注
CL = 4nF
15.5 電力用ペ リ フ ェ ラルのヒ ステ リ シス コ ン ト ロー ラー
下表には、保証 さ れた電圧 と 温度範囲の Max と Min 仕様を示 し ます : 産業機器用温度定格デバイ スは 4.75V ～ 5.25V、TJ 115°C、
拡張温度定格 デバイ スは 4.75V ～ 5.25V、 TJ  125°C です。 標準パラ メ ー タ ーは温度 25°C で電圧 5V の場合の値です。 こ れらは
設計指標 と し てのみ示す ものです。
表 15-8. ヒ ス テ リ シ ス コ ン ト ロー ラ ーの DC 仕様
記号
説明
VIO
コ ンパレー タ 入力オ フ セ ッ ト 電圧
–
–
–
–
–
–
7.5
10
15
単位
mV
mV
mV
VICM
入力同相電圧範囲
0
–
VDD
V
VHYS
ヒ ス テ リ シ ス電圧
4.5
4.5
–
–
11
13
mV
mV
1.5V  VICM  2.5V ( 産業機器用温度定格 )
1.5V  VICM  2.5V( 拡張温度定格 )
ISHYST
供給源流－ ヒ ス テ リ シ ス コ ン ト ロー ラ ー
–
2
–
mA
2 個の電力用ペ リ フ ェ ラル と 1 個の リ フ ァ
レ ン ス DAC を含む。 fSW = 2MHz
Min
Typ
Max
注
1V  VICM  3V ( 産業機器用温度定格 )
1V  VICM  3V ( 拡張温度定格 )
0V  VICM  VDD
表 15-9. ヒ ス テ リ シ ス コ ン ト ロー ラ ーの AC 仕様
記号
tON ／ tOFF
説明
タ イ マーによ る最小オン／オ フ 時間
MONOSHOT<1:0> = 00
Min
Typ
Max
単位
10
–
30
ns
MONOSHOT<1:0> = 01
20
–
60
ns
MONOSHOT<1:0> = 10
40
–
110
ns
MONOSHOT<1:0> = 11
–
–
–
ns
文書番号 : 001-63303 Rev. *D
注
タ イ マーが無効
ページ 33/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
15.6 電力用ペ リ フ ェ ラルの コ ンパレ ー タ
下表には、保証 さ れた電圧 と 温度範囲の Max と Min 仕様を示 し ます : 産業機器用温度定格デバイ スは 4.75V ～ 5.25V、TJ  115°C、
拡張温度定格 デバイ スは 4.75V ～ 5.25V、 TJ  125°C です。 標準パラ メ ー タ ーは温度 25°C で電圧 5V の場合の値です。 こ れらは
設計指標 と し てのみ示す ものです。
表 15-10. コ ンパレー タ の DC 仕様
記号
Min
Typ
Max
0
–
VDD
単位
V
注
入力電圧範囲
VIO
コ ンパレー タ 入力オ フ セ ッ ト 電圧
–
–
–
–
–
–
7.5
10
15
mV
mV
mV
1V  VICM  3V ( 産業機器用温度定格 )
1V  VICM  3V ( 拡張温度定格 )
0V  VICM  VDD
VHYS
ヒ ス テ リ シ ス電圧
2.5
4.5
4.5
–
–
–
30
11
13
mV
mV
mV
VOVDRV
オーバー ド ラ イ ブ電圧
5
–
–
mV
0V < VICM < VDD
1.5V  VICM  2.5V ( 産業機器用温度定格 )
1.5V  VICM  2.5V ( 拡張温度定格 )
–
–
–
650
μA
–
0
–
VDD
V
–
VIN
説明
ISCOMP
供給電流－ コ ンパレー タ
VICM,COMP コ ンパレー タ 入力同相電圧範囲
–
表 15-11. コ ンパレー タ の AC 仕様
記号
tD
説明
コ ンパレー タ 遅延時間 (FN0[x] ピ ンか ら
FN0[x] ピ ン ま で )
Min
Typ
Max
–
150
–
単位
ns
注
VDD = 5V で VOVDRV = 5mV、
CL = 10pF
図 15-3. コ ンパレー タ の タ イ ミ ング図
文書番号 : 001-63303 Rev. *D
ページ 34/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
15.7 電力用ペ リ フ ェ ラルの電流検出ア ン プ
下表には、保証 さ れた電圧 と 温度範囲の Max と Min 仕様を示 し ます : 産業機器用温度定格デバイ スは 4.75V ～ 5.25V、TJ  115°C、
拡張温度定格 デバイ スは 4.75V ～ 5.25V、 TJ  125°C です。 標準パラ メ ー タ は 25°C で VDD 5V および HVDD 32V の場合の値で
す。 これ らは設計指標 と し てのみ示す ものです。
表 15-12. 電流検出ア ン プの DC 仕様
記号
Min
Typ
Max
単位
注
7
–
32
V
デバイ スが正常に機能する には、 ア ン プの両端子
はこ の範囲を超えてはいけない
VICM(Tolerant) 非機能動作範囲
0
–
32
VSENSE
入力差動電圧範囲
0
–
150
mV
IS,CSA
供給電流－ CSA
–
–
1
mA
IBIASP
入力バイ ア ス電流 (+)
–
–
600
μA
IBIASN
VICM
説明
入力同相電圧動作範囲
VSENSE の絶対最大定格を超え てはいけない。 29
ページの絶対最大定格 を ご参照 く だ さ い
CSA を有効にする と 、 AVDD レール上の消費電流
が 1mA 増加
入力バイ ア ス電流 (-)
–
–
1
μA
PSRHV
電源電圧変動除去 (CSP ピ ン )
–
–
–25
dB
fSW < 2MHz
K
ゲイ ン
19.7
19.4
20
20
20.3
20.6
V/V
V/V
VSENSE = 50mV ～ 130mV ( 産業機器用温度定格 )
VSENSE = 50mV ～ 130mV ( 拡張温度定格 )
VIOS
VSENSE = 50mV ～ 130mV
入力オ フ セ ッ ト
–
2
4
mV
CIN_CSP
CSP 入力容量
–
–
5
pF
CIN_CSN
CSN 入力容量
–
–
2
pF
表 15-13. 電流検出ア ン プの AC 仕様
記号
説明
Min
Typ
Max
単位
tSETTLE
最終値の1% に達する ま での出力整定時間
–
–
5
μs
tPOWERUP
最終値の 1% に達する ま での起動時間
–
–
5
μs
注
図 15-4. 電流検出ア ン プの タ イ ミ ング図
VINPUT
VCSP
VCSN
VINPUT -50 mV
t SETTLE
VINPUT -150 mV
t SETTLE
tDELAY
t ACTIVATE
VCSP ,VCSN
tPOWERUP
K*100 mV
OUT
K*25 mV
0V
Not Valid
time
15.8 電力用ペ リ フ ェ ラルの PWM ／ PrISM ／ DMM の仕様表
下表には、保証 さ れた電圧 と 温度範囲の Max と Min 仕様を示 し ます : 産業機器用温度定格デバイ スは 4.75V ～ 5.25V、TJ  115°C、
拡張温度定格 デバイ スは 4.75V ～ 5.25V、 TJ  125°C です。 標準パラ メ ー タ ーは温度 25°C で電圧 5V の場合の値です。 こ れらは
文書番号 : 001-63303 Rev. *D
ページ 35/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
設計指標 と し てのみ示す ものです。 PWM ／ PrISM ／ DMM の詳細については、 PowerPSoC テ ク ニ カル リ フ ァ レ ン ス マニ ュ アル
を ご参照 く だ さ い。
表 15-14. PWM ／ PrISM ／ DMM の DC 仕様
記号
IS,Modulation
説明
Min
Typ
Max
単位
供給電流－ PWM、 PrISM、 ま
たは DMM
–
–
5
mA
注
Min
Typ
Max
単位
注
表 15-15. PWM ／ PrISM ／ DMM の AC 仕様
記号
説明
PWM モー ド
fRANGE16
PWM 出力周波数範囲
16 ビ ッ ト 周期
24,000,000/(256*216)
–
48,000,000/216
Hz
周期値 = 216 –1、
Min: N = 255、Max: N = 0
fRANGE8
PWM 出力周波数範囲
8 ビ ッ ト 周期
24,000,000/(256*28)
–
48,000,000/28
Hz
周期値 = 28 –1、
Min: N = 255、Max: N = 0
PrISM 出力周波数範囲
24,000,000/(256*(2M–1)
–
48,000,000/2
Hz
Min: N = 255、
Maqx: N = 0、M = 2 ～ 16
24,000,000/
(256*Max DMM 周期 )
–
48,000,000/(Mi
n DMM 周期 )
Hz
Min DMM 周期 :
2 ( 右揃え )、
3 ( 中央揃え )、
4 ( 左揃え )
Max DMM 周期 :
212 ( 右揃え )、
8190 ( 中央揃え )、
212 ( 左揃え )
(1/16)*(Min
fRANGE,Dimming)
–
(15/16)*(Max
fRANGE,Dimming)
Hz
PrISM モー ド
fRANGE
DMM モー ド
fRANGE,Dimming DMM 輝度調整周波数範囲
fRANGE,Dither
DMM デ ィ ザ周波数範囲
文書番号 : 001-63303 Rev. *D
ページ 36/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
15.9 電力用ペ リ フ ェ ラルの リ フ ァ レ ン ス DAC の仕様
下表には、保証 さ れた電圧 と 温度範囲の Max と Min 仕様を示 し ます : 産業機器用温度定格デバイ スは 4.75V ～ 5.25V、TJ  115°C、
拡張温度定格 デバイ スは 4.75V ～ 5.25V、 TJ  125°C です。 標準パラ メ ー タ ーは温度 25°C で電圧 5V の場合の値です。 こ れらは
設計指標 と し てのみ示す ものです。
表 15-16. リ フ ァ レ ン ス DAC の DC 仕様
記号
説明
Min
Typ
Max
単位
–
–
600
μA
積分非直線性
–1
–1.5
–
–
1
1.5
LSB
LSB
モー ド 0
モー ド 1
DNL
微分非直線性
–0.5
–
0.5
LSB
モー ド 0 と モー ド 1
AERROR
ゲ イ ン誤差
–5
–7
–
–
5
7
LSB
LSB
モー ド 0
モー ド 1
OSERROR
オ フ セ ッ ト 誤差
–
–
1
LSB
モー ド 0 と モー ド 1
VDACFS
フ ルスケール電圧－ リ フ ァ レ ン ス DAC
–
–
–
–
2.6
1.3
LSB
LSB
モー ド 0
モー ド 1
VDACMM
フ ルスケール電圧不一致
( リ フ ァ レ ン ス DAC のペア－偶数 と 奇数 )
–
–
–
–
–
–
–
–
9
14
10.5
15.5
LSB
LSB
LSB
LSB
モー ド
モー ド
モー ド
モー ド
ISDAC
供給電流－ リ フ ァ レ ン ス DAC
INL
注
モー ド 0 と モー ド 1
0 (DAC0 ～ DAC7)
1 (DAC0 ～ DAC7)
0 (DAC8 ～ DAC13)
1 (DAC8 ～ DAC13)
表 15-17. リ フ ァ レ ン ス DAC の AC 仕様
記号
説明
Min
Typ
最終値の 0.5 LSB に達する ま での出力整定時間
–
tSTARTUP 最終値の 0.5 LSB 以下に達する ま での起動時間
–
tSETTLE
Max
単位
注
–
10
μs
モー ド 0 と モー ド 1
–
10.5
μs
モー ド 0 と モー ド 1
15.10 電力用ペ リ フ ェ ラ ルの内蔵ス イ ッ チ ン グ レ ギ ュ レ ー タ
下表には、保証 さ れた電圧 と 温度範囲の Max と Min 仕様を示 し ます : 産業機器用温度定格デバイ スは 4.75V ～ 5.25V、TJ  115°C、
拡張温度定格 デバイ スは 4.75V ～ 5.25V、 TJ  125°C です。 標準パラ メ ー タ ーは温度 25°C で電圧 5V の場合の値です。 こ れらは
設計指標 と し てのみ示す ものです。
表 15-18. 内蔵ス イ ッ チ ング レギ ュ レー タ の DC 仕様
記号
説明
VREGIN
入力電源電圧範囲
VREGOUT
Min
Typ
Max
7
8
–
–
32
32
単位
V
V
注
産業機器用温度定格
拡張温度定格
29 ページの絶対最大定格 を ご参照 く
ださい
出力電圧範囲
4.8
5.0
5.2
V
VRIPPLE
出力 リ ッ プル
–
–
100
mV
VUVLO
下電圧ロ ッ ク アウ ト 電圧
5.5
–
6.5
V
ILOAD
DC 出力電流－ア ク テ ィ ブ モー ド
0.01
–
250
mA
VREGIN < VUVLO: パワーダウン モー ド
VREGIN > VUVLO: ア ク テ ィ ブ モー ド
–
–
4
mA
–
–
IS,BSR
供給電流－内蔵ス イ ッ チ ン グ レギ ュ レー タ
–
ISB,HV
ス タ ンバイ電流 ( 高電圧 )
–
–
250
μA
突入電流
–
–
1.2
A
–
–
1.5
A
–
2.5
–
Ω
–
1
–
mV
IINRUSH
RDS(ON),PFET PFET のオ ン時の ド レ イ ン と ソ ース間抵抗
LineREG
電源電圧の変化によ る出力電圧変動
文書番号 : 001-63303 Rev. *D
VRIPPLE を含ま ない
VREGIN = 32V、 SRREGIN = 32V/ms
( 産業機器用温度定格 )
VREGIN = 32V、 SRREGIN = 32V/ms
( 拡張温度範囲 )
ILOAD = 250mA、 VREGIN = 7V ～ 32V
ページ 37/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
表 15-18. 内蔵ス イ ッ チ ング レギ ュ レー タ の DC 仕様 ( 続き )
記号
LoadREG
説明
Min
Typ
Max
負荷電圧の変化によ る出力電圧変動
–
1
–
単位
mV
注
PSRR
電源電圧変動除去比
–
–60
–
dB
VRIPPLE = 0.2 * VREGIN、
fRIPPLE = 1kHz ～ 10kHz
EBSR
内蔵ス イ ッ チ ン グ レギ ュ レー タ 効率
80
–
–
%
VREGIN = 24V、 ILOAD = 250mA
Min
0.956
–
Typ
1
10
Max
1.04
–
単位
MHz
μs
注
–
–
–
–
–
–
–
–
1
100
1
ms
μs
ms
–
–
–
–
–
50
μs
–
–
–
32
V/μs
VREGIN = 24V、
ILOAD = 2.5mA ～ 250mA
表 15-19. 内蔵ス イ ッ チ ング レギ ュ レー タ の AC 仕様
記号
fSW
tRESP
tSU
tPD
tPD_ACT
tACT_PD
SRREGIN
説明
ス イ ッ チ ング周波数
誤差が最終値の 0.5% 以内に達する ま での
応答時間
起動時間
電源切断時間
パワーダウン モー ド から ア ク テ ィ ブ モー
ド ま での時間
ア ク テ ィ ブ モー ド か らパワーダウン モー
ド ま での時間
SREGHVIN ピ ンのラ ン プ レー ト
29 ページの絶対最大定格 を ご参
照 く ださい
表 15-20. 内蔵ス イ ッ チ ング レギ ュ レー タ の推奨部品
部品名
Rfb1
Rfb2
Ccomp
Rcomp
L
Rsense
C1
Cin
D1
値
2
0.698
2200
20
47
0.5
10
1
40/0.5
単位
k
k
pF
k
H

F
F
V/A
注
許容誤差が 1%、 定格消費電力が 0.05W 以下
許容誤差が 1%、 定格消費電力が 0.05W 以下
許容誤差が 20%、 定格電圧が 6.3V 以上
許容誤差が 5%、 定格消費電力が 0.05W 以下
許容誤差 20% 以下、 定格飽和電流が 1.5A 以上
許容誤差が 1%、 定格消費電力が 0.05W (ILOAD = 0.250A) 以下
セ ラ ミ ッ ク、 X7R グ レー ド 、 最小 ESR が 0.1Ω、 定格電圧が 6.3V
セ ラ ミ ッ ク、 X7R グ レー ド 、 定格電圧が 50V (VREGIN = 32V)
シ ョ ッ ト キー ダ イ オー ド - 逆電圧が 40V、 整流 し た平均順電流が 0.5A
(VREGIN = 32 V)
注 : 内蔵ス イ ッ チ ング レギ ュ レー タ が設計で使用 さ れていない場合、 安全な状態で確実に無効にする ため、 以下の各命令に 従っ
て コ ン フ ィ ギ ュ レーシ ョ ン を行 う 必要があ り ます。
SREGFB: 5V
SREGCSN: 5V
SREGCSP: 5V
SREGCOMP: 開放
SREGHVIN: VDD レール
SREGSW: 開放／ SREGHVIN に接続
ス イ ッ チ ング レギ ュ レー タ が配線 さ れた入力ピ ン経由で無効に さ れた場合 ( 前述の通 り )、 その後、 ソ フ ト ウ ェ ア経由で も 無効に
する必要があ り ます ( ビ ッ ト SREG_TST[0] = 1)。 こ れは、 PSoC Designer の 「Interconnect View」 ( 相互接続ビ ュ ー ) でグローバ
ル リ ソ ース内で設定 さ れています。
文書番号 : 001-63303 Rev. *D
ページ 38/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
図 15-5. 内蔵ス イ ッ チ ング レギ ュ レー タ の タ イ ミ ング図
VREGIN
VREGIN
tSU
5
VREGOUT
tPD
tPD_ACT
Time
Powerdown
MODE
図 15-6. 内蔵ス イ ッ チ ング レギ ュ レー タ
VSS
Ref
Error
Amplifier
Osc
VREGIN
SREGHVIN
Logic and
Gate
Drive
Comparator
Current
Sense
Amp
C IN
SREGSW L
D1
VREGOUT = 5V
Rsense
Rfb1
ESR
Rfb2
C1
SREGCSP
SREGCSN
SREGCOMP
Ccomp
SREGFB
文書番号 : 001-63303 Rev. *D
Rcomp
ページ 39/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
15.11 汎用 I/O ／機能ピ ン I/O
下表には、保証 さ れた電圧 と 温度範囲の Max と Min 仕様を示 し ます : 産業機器用温度定格デバイ スは 4.75V ～ 5.25V、TJ  115°C、
拡張温度定格 デバイ スは 4.75V ～ 5.25V、 TJ  125°C です。 標準パラ メ ー タ ーは温度 25°C で電圧 5V の場合の値です。 こ れらは
設計指標 と し てのみ示す ものです。
表 15-21. GPIO ／ FN0 ピ ン I/O の DC 仕様
記号
RPU
RPD
VOH
VOL
IOH
説明
プルア ッ プ抵抗
プルダウン抵抗
出力 HIGH 電圧
出力 LOW 電圧
HIGH ソ ース電流
Min
4
4
VDD – 1.0
–
10
Typ
5.6
5.6
–
–
–
Max
8
8
–
0.75
–
単位
k
k
V
V
mA
IOL
LOW シ ン ク電流
25
–
–
mA
VIL
VIH
VH
IIL
CIN
COUT
入力 LOW 電圧
入力 HIGH 電圧
入力 ヒ ス テ リ シ ス
入力 リ ー ク電流 ( 絶対値 )
入力 と し て使用 さ れる ピ ンの容量負荷
出力 と し て使用 さ れる ピ ンの容量負荷
–
2.1
–
–
–
–
–
–
60
1
3.5
3.5
0.8
V
V
mV
nA
pF
pF
–
–
10
10
注
–
–
IOH = 10mA ( 総 IOH は最大 80mA)
IOL = 25mA ( 総 IOL は最大 200mA)
VOH = VDD – 1.0V。 VOH の注に記載 さ
れてい る総電流の制限を参照 し て く だ
さい
VOL = 0.75V。 VOL の注に記載 さ れてい
る総電流の制限を参照 し て く だ さ い
–
–
–
総 リ ー ク電流が 1μA 以下
TJ = 25°C
TJ = 25°C
表 15-22. GPIO ／ FN0 ピ ン I/O の AC 仕様
記号
説明
fGPIO
GPIO 動作周波数
0
–
12
単位
MHz
tRiseF
立ち上が り 時間、 通常ス ト ロ ング モー ド 、
Cload = 50pF
3
–
18
ns
tFallF
立ち下が り 時間、 通常ス ト ロ ング モー ド 、
Cload = 50pF
2
–
18
ns
tRiseS
立ち上が り 時間、 低速ス ト ロ ング モー ド 、
Cload = 50pF
10
27
–
ns
tFallS
立ち下が り 時間、 低速ス ト ロ ング モー ド 、
Cload = 50pF
10
22
–
ns
Min
Typ
Max
注
通常ス ト ロ ング モー ド
10% ～ 90%
図 15-7. GPIO ／機能 I/O の タ イ ミ ン グ図
文書番号 : 001-63303 Rev. *D
ページ 40/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
15.12 PSoC コ ア オペア ン プの仕様
下表には、保証 さ れた電圧 と 温度範囲の Max と Min 仕様を示 し ます : 産業機器用温度定格デバイ スは 4.75V ～ 5.25V、TJ  115°C、
拡張温度定格 デバイ スは 4.75V ～ 5.25V、 TJ  125°C です。 標準パラ メ ー タ ーは温度 25°C で電圧 5V の場合の値です。 こ れらは
設計指標 と し てのみ示す ものです。
オペア ン プは、 アナログ連続時間 PSoC ブ ロ ッ ク と アナロ グ ス イ ッ チ ト キ ャパシ タ PSoC ブ ロ ッ ク 両方のコ ンポーネ ン ト です。
保証 さ れた仕様は、 アナログ連続時間 PSoC ブ ロ ッ ク で測定 さ れます。
表 15-23. オペア ン プの DC 仕様
記号
VOSOA
説明
入力オ フ セ ッ ト 電圧 ( 絶対値 )
消費電力 = 低、 オペア ン プ バイ ア ス = 高
消費電力 = 中、 オペア ン プ バイ ア ス = 高
消費電力 = 高、 オペア ン プ バイ ア ス = 高
TCVOSOA 平均入力オ フ セ ッ ト 電圧 ド リ フ ト
IEBOA
入力 リ ー ク 電流 ( ポー ト 0 アナログ ピ ン )
CINOA
入力容量 ( ポー ト 0 アナログ ピ ン )
VCMOA
GOLOA
Min
Typ
Max
単位
–
–
–
–
–
–
1.6
1.6
1.3
1.3
1.2
1.2
10
15
8
13
7.5
12
mV
mV
mV
mV
mV
mV
–
7.0
35.0
mV / °C
–
20
–
pA
–
4.5
9.5
pF
同相電圧範囲
同相電圧範囲 ( 消費電力 = 高、 またはオペ
ア ン プ バイ ア ス = 高 )
0.0
–
0.5
–
VDD
VDD – 0.5
V
V
開ループ ゲ イ ン
消費電力 = 低、 オペア ン プ バイ ア ス = 高
消費電力 = 中、 オペア ン プ バイ ア ス = 高
消費電力 = 高、 オペア ン プ バイ ア ス = 高
60
60
80
–
–
–
–
–
–
dB
dB
dB
VDD – 0.2
VDD – 0.2
VDD – 0.5
–
–
–
–
–
–
V
V
V
–
–
–
–
–
–
0.2
0.2
0.5
V
V
V
VOHIGHOA 出力 HIGH 電圧ス イ ン グ ( 内部信号 )
消費電力 = 低、 オペア ン プ バイ ア ス = 高
消費電力 = 中、 オペア ン プ バイ ア ス = 高
消費電力 = 高、 オペア ン プ バイ ア ス = 高
VOLOWOA 出力 LOW 電圧ス イ ング ( 内部信号 )
消費電力 = 低、 オペア ン プ バイ ア ス = 高
消費電力 = 中、 オペア ン プ バイ ア ス = 高
消費電力 = 高、 オペア ン プ バイ ア ス = 高
ISOA
供給電流 ( 対応する アナログ出力バ ッ フ ァ
を含む )
消費電力 = 低、 オペア ン プ バイ ア ス = 低
消費電力 = 低、 オペア ン プ バイ ア ス = 高
消費電力 = 中、 オペア ン プ バイ ア ス = 低
消費電力 = 中、 オペア ン プ バイ ア ス = 高
消費電力 = 高、 オペア ン プ バイ ア ス = 低
消費電力 = 高、 オペア ン プ バイ ア ス = 高
PSRROA 電源電圧変動除去比
文書番号 : 001-63303 Rev. *D
注
産業機器用温度定格
拡張温度定格
産業機器用温度定格
拡張温度定格
産業機器用温度定格
拡張温度定格
総 リ ー ク電流が 1μA 以下
TJ = 25°C
同相入力電圧範囲はアナログ出
力バ ッ フ ァ を使っ て測定。 仕様
はアナログ出力バ ッ フ ァ の特性
に伴 う 制限を含む
–
–
–
–
–
–
–
–
–
–
400
500
800
1200
2400
4600
800
900
1000
1600
3200
6400
μA
μA
μA
μA
μA
μA
52
80
–
dB
VSS  VIN  (VDD – 2.25) または
(VDD – 1.25V)  VIN  VDD
ページ 41/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
表 15-24. オペア ン プの AC 仕様
記号
tROA
tSOA
SRROA
SRFOA
BWOA
ENOA
説明
V = 80% から V = 0.1% ま での立ち上が り 整定
時間 (10pF 負荷、 ユニ テ ィ ゲ イ ン )
消費電力 = 低、 オペア ン プ バイ ア ス = 低
消費電力 = 中、 オペア ン プ バイ ア ス = 高
消費電力 = 高、 オペア ン プ バイ ア ス = 高
V = 20% から V = 0.1% ま での立ち下が り 整定
時間 (10pF 負荷、 ユニ テ ィ ゲ イ ン )
消費電力 = 低、 オペア ン プ バイ ア ス = 低
消費電力 = 中、 オペア ン プ バイ ア ス = 高
消費電力 = 高、 オペア ン プ バイ ア ス = 高
立ち上が り スルー レー ト (20% か ら 80% ま で )
(10pF 負荷、 ユニ テ ィ ゲ イ ン )
消費電力 = 低、 オペア ン プ バイ ア ス = 低
消費電力 = 中、 オペア ン プ バイ ア ス = 高
消費電力 = 高、 オペア ン プ バイ ア ス = 高
立ち下が り スルー レー ト (20% か ら 80% ま で )
(10pF 負荷、 ユニ テ ィ ゲ イ ン )
消費電力 = 低、 オペア ン プ バイ ア ス = 低
消費電力 = 中、 オペア ン プ バイ ア ス = 高
消費電力 = 高、 オペア ン プ バイ ア ス = 高
ゲ イ ン と 帯域幅の積
消費電力 = 低、 オペア ン プ バイ ア ス = 低
消費電力 = 中、 オペア ン プ バイ ア ス = 高
消費電力 = 高、 オペア ン プ バイ ア ス = 高
1kHz 時の ノ イ ズ ( 消費電力 = 中、オペア ン プ バ
イ アス = 高 )
Min
Typ
Max
単位
–
–
–
–
–
–
3.9
0.72
0.62
μs
μs
μs
注
–
–
–
–
–
–
–
–
5.9
0.92
0.72
μs
μs
μs
–
–
–
–
–
–
–
0.15
1.7
6.5
V/μs
V/μs
V/μs
–
0.01
0.5
4.0
–
–
–
–
–
–
V/μs
V/μs
V/μs
0.75
3.1
5.4
–
–
–
–
100
–
–
–
–
MHz
MHz
MHz
nV/r-Hz
–
–
15.13 PSoC コ ア低消費電力 コ ンパレー タ
下表には、保証 さ れた電圧 と 温度範囲の Max と Min 仕様を示 し ます : 産業機器用温度定格デバイ スは 4.75V ～ 5.25V、TJ  115°C、
拡張温度定格 デバイ スは 4.75V ～ 5.25V、 TJ  125°C です。 標準パラ メ ー タ ーは温度 25°C で電圧 5V の場合の値です。 こ れらは
設計指標 と し てのみ示す ものです。
表 15-25. 低消費電力 コ ンパレー タ の DC 仕様
記号
VREFLPC
説明
Min
Typ
Max
低消費電力 コ ンパレ ー タ (LPC) リ フ ァ レ ン
ス電圧範囲
0.2
–
VDD – 1
単位
V
注
–
ISLPC
LPC 供給電流
–
10
40
μA
–
VOSLPC
LPC 電圧オ フ セ ッ ト
–
2.5
40
mV
–
Min
–
Typ
–
Max
50
単位
μs
注
 50mV オーバー ド ラ イ ブ コ ンパ
レ ー タ、 リ フ ァ レ ン ス 電 圧 が
VREFLPC 以内に設定
表 15-26. 低消費電力 コ ンパレー タ の AC 仕様
記号
tRLPC
説明
LPC 応答時間
文書番号 : 001-63303 Rev. *D
ページ 42/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
15.14 PSoC コ ア アナ ロ グ出力バ ッ フ ァ
下表には、保証 さ れた電圧 と 温度範囲の Max と Min 仕様を示 し ます : 産業機器用温度定格デバイ スは 4.75V ～ 5.25V、TJ  115°C、
拡張温度定格 デバイ スは 4.75V ～ 5.25V、 TJ  125°C です。 標準パラ メ ー タ ーは温度 25°C で電圧 5V の場合の値です。 こ れらは
設計指標 と し てのみ示す ものです。
表 15-27. アナログ出力バ ッ フ ァ の DC 仕様
記号
説明
VOSOB
入力オ フ セ ッ ト 電圧 ( 絶対値 )
TCVOSOB
平均入力オ フ セ ッ ト 電圧 ド リ フ ト
VCMOB
同相入力電圧範囲
ROUTOB
出力抵抗値
消費電力 = 低
消費電力 = 高
VOHIGHOB
Min
Typ
Max
単位
–
–
3
3
12
18
mV
mV
–
+6
–
V/°C
0.5
–
VDD – 1.0
V
–
–
0.6
0.6
–
–


出力 HIGH 電圧ス イ ング
(VDD/2 に接続する負荷 = 32)
消費電力 = 低
消費電力 = 高
0.5 x VDD + 1.1
0.5 x VDD + 1.1
–
–
–
–
V
V
VOLOWOB
出力 LOW 電圧ス イ ン グ
(VDD/2 に接続する負荷 = 32)
消費電力 = 低
消費電力 = 高
–
–
–
–
0.5 x VDD – 1.3
0.5 x VDD – 1.3
V
V
ISOB
バイ ア ス セルを含む電源電流 ( 負荷な し )
消費電力 = 低
消費電力 = 高
–
–
1.1
2.6
5.1
8.8
mA
mA
PSRROB
電源電圧変動除去比
52
64
–
dB
注
産業機器用温度定格
拡張温度定格
–
–
–
–
–
–
(0.5 x VDD – 1.3)  VOUT
 (VDD – 2.3)
表 15-28. アナログ出力バ ッ フ ァ の AC 仕様
記号
tROB
tSOB
SRROB
SRFOB
BWOBSS
BWOBLS
説明
1V ス テ ッ プ、 100pF 負荷の時の 0.1% ま での立
ち上が り 整定時間
消費電力 = 低
消費電力 = 高
1V ス テ ッ プ、 100pF 負荷の時の 0.1% ま での立
ち下が り 整定時間
消費電力 = 低
消費電力 = 高
1V ス テ ッ プ、 100pF 負荷の時の立ち上が り ス
ルー レー ト (20% か ら 80% ま で )
消費電力 = 低
消費電力 = 高
1V ス テ ッ プ、 100pF 負荷の時の立ち下が り ス
ルー レー ト (80% か ら 20% ま で )
消費電力 = 低
消費電力 = 高
Min
Typ
Max
単位
–
–
–
–
–
2.5
2.5
s
s
–
–
–
–
–
2.2
2.2
s
s
–
0.65
0.65
–
–
–
–
V/s
V/s
–
0.65
0.65
–
–
–
–
V/s
V/s
–
20mVpp、 3dB BW、 100pF 負荷の時の小信号帯
域幅
消費電力 = 低
消費電力 = 高
0.8
0.8
–
–
–
–
MHz
MHz
1Vpp、 3dB BW、 100pF 負荷の時の大信号帯域幅
消費電力 = 低
消費電力 = 高
300
300
–
–
–
–
kHz
kHz
文書番号 : 001-63303 Rev. *D
注
–
ページ 43/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
15.15 PSoC コ ア アナ ロ グ リ フ ァ レ ン ス
下表には、保証 さ れた電圧 と 温度範囲の Max と Min 仕様を示 し ます : 産業機器用温度定格デバイ スは 4.75V ～ 5.25V、TJ  115°C、
拡張温度定格 デバイ スは 4.75V ～ 5.25V、 TJ  125°C です。 標準パラ メ ー タ ーは温度 25°C で電圧 5V の場合の値です。 こ れらは
設計指標 と し てのみ示す ものです。
保証 さ れた仕様は、 アナログ連続時間 PSoC ブ ロ ッ ク を通 じ て測定 さ れます。 AGND の電圧レ ベルは、 アナログ連続時間 PSoC ブ
ロ ッ クの電圧に関連 し ています。 RefHi お よび RefLo の電圧レ ベルは、 アナログ リ フ ァ レ ン ス制御レ ジ ス タ の電圧に関連 し ていま
す。 AGND について記載 さ れている制限には、 アナログ連続時間 PSoC ブ ロ ッ ク に固有の AGND バ ッ フ ァ のオ フ セ ッ ト 誤差が含
まれます。 リ フ ァ レ ン ス制御の電圧は高いです。
表 15-29. アナログ リ フ ァ レ ン スの DC 仕様
記号
BG
バン ド ギ ャ ッ プ電圧 リ フ ァ レ ン ス
説明
–
AGND = VDD/2[16]
–
AGND = 2 x バン ド ギ ャ ッ プ [16]
[16]
–
AGND = バン ド ギ ャ ッ プ
–
AGND = 1.6 x バン ド ギ ャ ッ プ [16]
–
AGND のブ ロ ッ ク間の変動
(AGND = VDD/2)[16]
–
RefHi = VDD/2 + バン ド ギ ャ ッ プ
–
RefHi = 3 x バン ド ギ ャ ッ プ
–
RefHi = 3.2 x バン ド ギ ャ ッ プ
–
RefLo = VDD/2 – バン ド ギ ャ ッ プ
–
RefLo = バン ド ギ ャ ッ プ
Min
Typ
Max
1.28
1.27
1.30
1.30
1.32
1.33
単位
V
V
産業機器用温度定格
拡張温度定格
VDD/2 – 0.04
VDD/2 – 0.02
VDD/2 – 0.01
VDD/2
VDD/2 + 0.007
VDD/2 + 0.02
V
V
産業機器用温度定格
拡張温度定格
2 x BG – 0.048
2 x BG – 0.030
2 x BG + 0.024
V
BG – 0.009
BG + 0.008
BG + 0.016
V
1.6 x BG – 0.022 1.6 x BG – 0.010 1.6 x BG + 0.018
注
V
–0.034
0.000
0.034
V
VDD/2 + BG –
0.10
VDD/2 + BG
VDD/2 + BG +
0.10
V
3 x BG – 0.06
3 x BG
3 x BG + 0.06
V
3.2 x BG – 0.112
3.2 x BG
3.2 x BG + 0.076
V
VDD/2 – BG –
0.04
VDD/2 – BG –
0.06
VDD/2 – BG +
0.024
VDD/2 – BG
VDD/2 – BG +
0.04
VDD/2 – BG +
0.06
V
産業機器用温度定格
V
拡張温度定格
BG – 0.06
BG
BG + 0.06
V
15.16 PSoC コ ア アナ ロ グ ブ ロ ッ ク
下表には、保証 さ れた電圧 と 温度範囲の Max と Min 仕様を示 し ます : 産業機器用温度定格デバイ スは 4.75V ～ 5.25V、TJ  115°C、
拡張温度定格 デバイ スは 4.75V ～ 5.25V、 TJ  125°C です。 標準パラ メ ー タ ーは温度 25°C で電圧 5V の場合の値です。 こ れらは
設計指標 と し てのみ示す ものです。
表 15-30. アナログ ブ ロ ッ クの DC 仕様
記号
説明
RCT
ユニ ッ ト のレ ジス タ 値 ( 連続時間 )
–
12.2
–
単位
k
CSC
ユニ ッ ト の コ ンデンサ値
( ス イ ッ チ ト キ ャパシ タ )
–
80
–
fF
Min
Typ
Max
注
注:
16. AGND の許容誤差には、 PSoC ブ ロ ッ ク 内のロー カル バ ッ フ ァ のオ フ セ ッ ト が含まれます。 バン ド ギ ャ ッ プ電圧は 1.3V ± 0.02V です。
文書番号 : 001-63303 Rev. *D
ページ 44/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
15.17 PSoC コ ア POR および LVD
下表には、保証 さ れた電圧 と 温度範囲の Max と Min 仕様を示 し ます : 産業機器用温度定格デバイ スは 4.75V ～ 5.25V、TJ  115°C、
拡張温度定格 デバイ スは 4.75V ～ 5.25V、 TJ  125°C です。 標準パラ メ ー タ ーは温度 25°C で電圧 5V の場合の値です。 こ れらは
設計指標 と し てのみ示す ものです。
注 : 下表に記載 さ れている PORLEV および VM ビ ッ ト は、 VLT_CR レ ジ ス タ のビ ッ ト を表 し ます。 VLT_CR レ ジス タ の詳細につ
いては、 PowerPSoC テ ク ニ カル リ フ ァ レ ン ス マニ ュ アルを ご参照 く だ さ い。
表 15-31. POR および LVD の DC 仕様
記号
説明
VPPOR2
PPOR ト リ ッ プ用の VDD 値
PORLEV[1:0] = 10b
VLVD6
VLVD7
LVD ト リ ッ プ用の VDD 値
VM[2:0] = 110b
VM[2:0] = 111b
Min
Typ
Max
単位
–
4.55
4.70
V
4.62
4.71
4.73
4.81
4.83
4.95
V
V
注
–
–
15.18 PSoC コ ア プ ロ グ ラ ミ ン グの仕様
下表には、保証 さ れた電圧 と 温度範囲の Max と Min 仕様を示 し ます : 産業機器用温度定格デバイ スは 4.75V ～ 5.25V、TJ  115°C、
拡張温度定格 デバイ スは 4.75V ～ 5.25V、 TJ  125°C です。 標準パラ メ ー タ は温度 25 ℃で電圧 5V の場合の値です。 こ れらは設
計指標 と し てのみ示す ものです。
表 15-32. プ ログ ラ ミ ングの DC 仕様
記号
説明
IDDP
プ ログ ラ ミ ングまたは検証時の供給電流
–
15
30
単位
mA
VILP
プ ログ ラ ミ ングまたは検証時の入力 LOW 電圧
–
–
0.8
V
VIHP
プ ログ ラ ミ ングまたは検証中の入力 HIGH 電圧
2.1
–
–
V
IILP
プ ログ ラ ミ ングまたは検証中に VILP を P1[0] ま
たは P1[1] に印加する時の入力電流
–
–
0.2
mA
内部プルダウン抵抗を
駆動する電流
IIHP
プ ログ ラ ミ ングまたは検証中に VIHP を P1[0]
または P1[1] に印加する時の入力 電流
–
–
1.5
mA
VOLV
プ ログ ラ ミ ングまたは検証中の出力 LOW 電圧
–
–
VSS + 0.75
V
内部プルダウン抵抗を
駆動する電流
–
–
VDD
V
–
–
–
ブ ロ ッ ク あた り の消去
／書き込み回数
–
–
–
–
–
年
消去／書き込み回数
–
Min
Typ
VOHV
プ ログ ラ ミ ングまたは検証中の出力 HIGH 電圧 VDD – 1.0
FlashENPB フ ラ ッ シ ュ メ モ リ ア ク セス可能回数 ( ブ ロ ッ ク
50,000
あた り )
FlashENT フ ラ ッ シ ュ メ モ リ ア ク セス可能回数 ( 合計 )[17] 1,800,000
FlashDR
フ ラ ッ シュ
デー タ の保持期間 [18]
10
Max
注
–
–
–
–
注:
17. 最大 36 x 50,000 のブ ロ ッ ク ア ク セス可能回数 ( サイ ク ル ) が許可 さ れます。 それぞれ最大 50,000 サイ ク ルの 36 x 1 ブ ロ ッ ク 、 それぞれ最大 25,000 サイ ク ルの
36 x 2 ブ ロ ッ ク 、ま たはそれぞれ最大 12,500 サイ ク ルの 36 x 4 ブ ロ ッ ク に対する操作を比較検討する こ と がで き ます ( 合計サイ ク ル数は 36 x 50,000 に制限 さ れ、
どのブ ロ ッ ク も 50,000 サイ ク ルを超え る こ と はあ り ません )。
18. 産業機器用温度定格デバイ スについては –40°C  TA  85°C、 拡張温度定格デバイ スについては –40°C  TA  105°C の条件で保証 さ れています。
文書番号 : 001-63303 Rev. *D
ページ 45/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
表 15-33. プ ログ ラ ミ ングの AC 仕様
記号
tRSCLK
tFSCLK
tSSCLK
tHSCLK
fSCLK
tERASEB
tWRITE
tDSCLK
tERASEALL
説明
SCLK の立ち上が り 時間
SCLK の立ち下が り 時間
SCLK の立ち下が り エ ッ ジ ま でのデー タ セ ッ ト
ア ッ プ時間
SCLK の立ち下が り エ ッ ジから のデー タ ホール ド
時間
SCLK の周波数
フ ラ ッ シ ュ消去時間 ( ブ ロ ッ ク )
フ ラ ッ シ ュ ブ ロ ッ ク書き込み時間
SCLK の立ち下が り エ ッ ジか らのデー タ 出力遅延
フ ラ ッ シ ュ消去時間 ( バル ク )
tPROGRAM_HOT
フ ラ ッ シ ュ ブ ロ ッ ク消去 + フ ラ ッ シ ュ ブ ロ ッ ク
書き込み時間
tPROGRAM_COLD フ ラ ッ シ ュ ブ ロ ッ ク消去 + フ ラ ッ シ ュ ブ ロ ッ ク
書き込み時間
Min
1
1
40
Typ
–
–
–
Max
20
20
–
単位
ns
ns
ns
注
–
–
–
40
–
–
ns
–
0
–
–
–
–
–
10
40
–
40
8
–
–
50
–
MHz
ms
ms
ns
ms
–
–
100[19]
ms
–
–
–
–
すべてのブ ロ ッ ク と 保護
フ ィ ール ド を直ちに消去
0°C  Tj  100°C
–
–
200[19]
ms
–40°C  Tj  0°C
15.19 PSoC コ ア デジ タ ル ブ ロ ッ クの仕様
下表には、保証 さ れた電圧 と 温度範囲の Max と Min 仕様を示 し ます : 産業機器用温度定格デバイ スは 4.75V ～ 5.25V、TJ  115°C、
拡張温度定格 デバイ スは 4.75V ～ 5.25V、 TJ  125°C です。 標準パラ メ ー タ ーは温度 25°C で電圧 5V の場合の値です。 こ れらは
設計指標 と し てのみ示す ものです。
表 15-34. デジ タ ル ブ ロ ッ クの AC 仕様
機能
タ イ マー
カ ウン タ ー
デ ッ ド バン ド
CRCPRS
(PRS モー ド )
CRCPRS
(CRC モー ド )
SPIM
SPIS
説明
キ ャ プ チ ャ パルス幅
入力周波数、 キ ャ プ チ ャ な し
入力周波数、 キ ャ プ チ ャ あ り
イ ネーブル パルス幅
入力周波数、 イ ネーブル入力な し
入力周波数、 イ ネーブル入力あ り
キル パルス幅 :
非同期 リ ス タ ー ト モー ド
同期 リ ス タ ー ト モー ド
デ ィ ス エーブル モー ド
入力周波数
入力ク ロ ッ ク 周波数
Min
50[20]
–
–
50[20]
–
–
Typ
–
–
–
–
–
–
Max
–
49.92
24.96
–
49.92
24.96
単位
ns
MHz
MHz
ns
MHz
MHz
20
50[20]
50[20]
–
–
–
–
–
–
–
–
–
–
49.92
49.92
ns
ns
ns
MHz
MHz
注
–
–
–
–
–
–
–
–
–
–
–
–
入力ク ロ ッ ク 周波数
–
–
24.96
MHz
–
入力ク ロ ッ ク 周波数
–
–
8.32
MHz
–
50[20]
–
–
–
–
4.16
–
24.96
MHz
ns
MHz
2x オーバー ク ロ ッ ク のため、
最大デー タ 転送速度は 4.1MHz
–
–
8x オーバー ク ロ ッ ク のため、
最大デー タ 転送速度は 3.08MHz
8x オーバー ク ロ ッ ク のため、
最大デー タ 転送速度は 6.15MHz
ト ラ ンス ミ ッ タ
入力ク ロ ッ ク 周波数
送信間の SS_ ネゲー ト の幅
入力ク ロ ッ ク 周波数
–
–
49.92
MHz
レ シーバ
VDD  4.75V、 2 ス ト ッ プ ビ ッ ト の場合の
入力ク ロ ッ ク 周波数
入力ク ロ ッ ク 周波数
–
–
24.96
MHz
VDD  4.75V、 2 ス ト ッ プ ビ ッ ト の場合の
入力ク ロ ッ ク 周波数
–
–
49.92
MHz
8x オーバー ク ロ ッ ク のため、
最大デー タ 転送速度は 3.08MHz
8x オーバー ク ロ ッ ク のため、
最大デー タ 転送速度は 6.15MHz
注:
19. 産業機器向け温度範囲を完全に実現する ためには、 温度セ ンサー ユーザー モ ジ ュ ール (FlashTemp) を使用 し 、 その結果を書き込み前に温度の引数に供給する必要があ
り ます。 詳細については、 http://www.cypress.com のア プ リ ケーシ ョ ン ノ ー ト セ ク シ ョ ンか ら、 フ ラ ッ シ ュ API のア プ リ ケーシ ョ ン ノ ー ト AN2015 を ご参照 く だ さ
い。
文書番号 : 001-63303 Rev. *D
ページ 46/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
15.20 PSoC コ ア I2C の仕様
下表には、保証 さ れた電圧 と 温度範囲の Max と Min 仕様を示 し ます : 産業機器用温度定格デバイ スは 4.75V ～ 5.25V、TJ  115°C、
拡張温度定格 デバイ スは 4.75V ～ 5.25V、 TJ  125°C です。 標準パラ メ ー タ ーは温度 25°C で電圧 5V の場合の値です。 こ れらは
設計指標 と し てのみ示す ものです。
表 15-35. I2C SDA と SCL ピ ンの AC 特性
記号
説明
fSCLI2C
SCL ク ロ ッ ク 周波数
tHDSTAI2C
標準モー ド
Min
Max
フ ァ ース ト モー ド
Min
Max
単位
注
0
100
0
400
kHz
–
ホール ド 時間 ( 反復 ) START 条件。 こ の時間
が経過 し た後、 最初の ク ロ ッ ク パルスが生成
さ れる
4.0
–
0.6
–
μs
–
tLOWI2C
SCL ク ロ ッ ク の LOW 期間
4.7
–
1.3
–
μs
–
tHIGHI2C
SCL ク ロ ッ ク の HIGH 期間
4.0
–
0.6
–
μs
–
tSUSTAI2C
反復 START 条件のセ ッ ト ア ッ プ時間
4.7
–
0.6
–
μs
–
tHDDATI2C
デー タ ホール ド 時間
0
–
0
–
μs
–
デー タ セ ッ ト ア ッ プ時間
250
–
100[21]
–
ns
–
STOP 条件のセ ッ ト ア ッ プ時間
4.0
–
0.6
–
μs
–
tBUFI2C
STOP 条件 と START 条件間のバス空き時間
4.7
–
1.3
–
μs
–
tSPI2C
入力フ ィ ル タ ーによ っ て抑制 さ れる スパイ ク
のパルス幅
–
–
0
50
ns
–
tSUDATI2C
tSUSTOI2C
図 15-8. フ ァ ース ト モー ド と 標準モー ド での I2C バスの タ イ ミ ン グ
注:
21. フ ァ ース ト モー ド での I2C バス デバイ スは、 標準モー ド での I2C バス シ ス テムで使用で き ますが、 tSUDATI2  250ns の要件を満た し ていなければな り ません。
SCL 信号の LOW 期間をデバイ スで延ば さ なければ、 こ の要件を自動的に満足で き ます。 SCL 信号の LOW 期間をデバイ ス で延ば し た場合、 次のデー タ ビ ッ ト を
SDA ラ イ ン に出力する時点は、 SCL ラ イ ン を解放する時点の trmax + tSUDATI2 = 1000 + 250 = 1250ns ( 標準モー ド I2C バスの仕様に よ る ) の期間前で なければな
り ません。
文書番号 : 001-63303 Rev. *D
ページ 47/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
16. 注文情報
表 16-1. デバイ スの主な機能 と 注文情報
PowerPSoC 部品番号
CY8CLED04D01-56LTXI
CY8CLED04D02-56LTXI
CY8CLED04G01-56LTXI
CY8CLED04DOCD1-56LTXI
CY8CLED03D01-56LTXI
CY8CLED03D02-56LTXI
CY8CLED03G01-56LTXI
CY8CLED02D01-56LTXI
CY8CLED01D01-56LTXI
CY8CLED01D01-56LTXQ
ピ ン数
パ ッ ケージ
チ ャ ネル数
電圧
内蔵 FET 数
56 QFN
56 QFN
56 QFN
56 QFN
56 QFN
56 QFN
56 QFN
56 QFN
56 QFN
56 QFN
8mm × 8mm
8mm × 8mm
8mm × 8mm
8mm × 8mm
8mm × 8mm
8mm × 8mm
8mm × 8mm
8mm × 8mm
8mm × 8mm
8mm × 8mm
4
4
4
4
3
3
3
2
1
1
32 V
32V
32V
32V
32V
32V
32V
32V
32V
32V
4 × 1.0A
4 × 0.5A
0
4 × 1.0A
3 × 1.0A
3 × 0.5A
0
2 × 1.0A
1 × 1.0A
1 × 1.0A
外付けローサイ ド
N-FET 用のゲー ト
ド ラ イバー数
4
4
4
4
3
3
3
2
1
1
16.1 注文 コ ー ド の定義
CY 8 C LED0x xxx (xxxx) - xx xxxx
パ ッ ケージ タ イ プ :
LTX = QFN 鉛フ リ ー
熱定格 :
I = 産業機器用
Q = 拡張温度
ピ ン数
OCD1 = オ ン チ ッ プ デバ ッ ガ
製品番号 : D01 = 内蔵 1.0A FET、 D02 = 内蔵 0.5A FET、
G01 = 内蔵 FET な し
フ ァ ミ リ コ ー ド : 4 = 4 チ ャ ネル、 3 = 3 チ ャ ネル、 2 = 2 チ ャ ネル、 1 = 1 チ ャ ネル
テ ク ノ ロ ジー コ ー ド : C = CMOS
マーケテ ィ ング コ ー ド : 8 = サイ プ レ ス PSoC
会社 ID: CY = サイ プ レ ス
文書番号 : 001-63303 Rev. *D
ページ 48/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
17. パ ッ ケージ情報
パ ッ ケージの寸法
本節では、 CY8CLED04D0X、 CY8CLED04G01、 CY8CLED03D0X、 CY8CLED03G01、 CY8CLED02D01 および CY8CLED01D01
のパ ッ ケージ 仕様、 および各パ ッ ケージの熱イ ン ピーダ ン ス と はんだ リ フ ロー ピー ク 温度について説明 し ます。
重要な注意 : QFN パ ッ ケージ を取 り 付ける際の推奨 さ れる寸法については、 http://www.amkor.com/products/notes_papers/MLFAppNote.pdf のア プ リ ケーシ ョ ン ノ ー ト を ご参照 く だ さ い。
図 17-1. 56 ピ ン QFN (8 × 8 × 1.0mm)
51-85187 *G
17.1 熱イ ン ピーダ ン ス
パ ッ ケージ
標準 JA [22]
56 QFN[23]
16.6°C/W
17.2 はんだ リ フ ロー ピー ク温度
以下に、 良好なはんだ付け強度を得る ためにはんだ リ フ ローに
必要な最低ピー ク温度を示 し ます。
パ ッ ケージ
最低ピー ク 温度 [24]
最高ピー ク 温度
56 QFN
240°C
260°C
注:
22. TJ = TA+ 消費電力 x JA
23. QFN パ ッ ケージ用に指定 さ れている熱イ ン ピーダ ン ス を実現する には、 中央の熱パ ッ ド を プ リ ン ト 基板のグ ラ ン ド 面にはんだ付けする必要があ り ます。 サイ プ レ
ス PowerPSoC フ ァ ミ リ の熱的モデルは、 4 金属層、 外層の銅重量が 2oz、 内層の 銅重量が 1oz の JESD51-7 準拠の FR4 プ リ ン ト 基板で模倣 さ れます。 デバイ ス
の下の熱ビ ア ア レ イは メ ー カ ーのパ ッ ケージ推奨に従 っ て配置 さ れています。
24. はんだの溶融点に応 じ て、 よ り 高い温度が必要にな る場合があ り ます。 はんだの標準的な温度は、 220 ± 5°C (Sn-Pb ク リ ームはんだ ) または 245 ± 5°C (Sn-Ag-Cu
ク リ ームはんだ ) です。 ご使用のはんだの仕様を参照 し て く だ さ い。
文書番号 : 001-63303 Rev. *D
ページ 49/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
18. 略語
略語
AC
ADC
説明
alternating current ( 交流電流 )
analog-to-digital converter
( アナログ～デジ タ ル変換器 )
API
application programming interface ( ア プ リ ケー
シ ョ ン プ ロ グ ラ ミ ング イ ン タ ー フ ェ ース )
CPU
central processing unit ( 中央演算処理装置 )
CSA
current sense amplifier ( 電流検出ア ン プ )
CT
continuous time ( 連続時間 )
digital-to-analog converter
( デジ タ ル - アナログ変換器 )
DAC
DALI
digital addressable lighting interface ( デジ タ ル
ア ド レ ス指定可能照明イ ン タ ー フ ェ ース )
DC
DMM
direct current ( 直流電流 )
delta sigma modulation mode
( デル タ シグマ変調モー ド )
DMX
digital multiplexing ( デジ タ ル多重化 )
DSM
delta sigma modulator ( デル タ シグマ変調器 )
dual-tone multi frequency
( デ ュ アル ト ーン マルチ周波数 )
DTMF
ECO
EEPROM
EMI
external crystal oscillator ( 外部水晶発振器 )
electrically erasable programmable read-only
memory ( 電気的消去書き込み可能な読み出 し
専用 メ モ リ )
electromagnetic interference ( 電磁妨害 )
略語
IPOR
説明
imprecise power on reset
( 低精度パワー オン リ セ ッ ト )
LED
light emitting diode ( 発光ダ イ オー ド )
LSB
least-significant bit ( 最下位ビ ッ ト )
LVD
low voltage detect ( 低電圧検出 )
MCU
MOSFET
microcontroller ( マ イ ク ロ コ ン ト ロー ラ ー )
metal-oxide-semiconductor field effect transistor
( 金属酸化膜半導体電界効果 ト ラ ン ジ ス タ )
MSB
most-significant bit ( 最上位ビ ッ ト )
OCD
on chip debugger ( オ ン チ ッ プ デバ ッ ガ )
PC
program counter ( プ ログ ラ ム カ ウン タ ー )
POR
power on reset ( パワー オン リ セ ッ ト )
precision power on reset
( 高精度パワー オン リ セ ッ ト )
power programmable system-on-chip™
( パワー プ ログ ラ マ ブル シ ス テムオ ン チ ッ プ )
precise intensity signal modulation
( 高精度照度信号変調 )
programmable system-on-chip™
( プ ロ グ ラ マ ブル シ ス テムオ ン チ ッ プ )
PPOR
PowerPSoC
PrISM
PSoC
PWM
QFN
pulse width modulator ( パルス幅変調器 )
quad flat no leads package
( ク ア ッ ド フ ラ ッ ト リ ー ド な し パ ッ ケージ )
RGBA
red, green, blue, amber ( 赤、緑、青、 ア ンバー )
RGGB
SAR
red, green, green, blue ( 赤、 緑、 緑、 青 )
successive approximation register
( 逐次比較レ ジ ス タ )
SC
ス イ ッ チ ト キ ャパシ タ
SCL
serial I2C ( シ リ アル I2C)
SCLK
serial issp clock ( シ リ アル ISSP ク ロ ッ ク )
SDA
serial i2c data ( シ リ アル I2C デー タ )
serial issp data ( シ リ アル ISSP デー タ )
serial peripheral interface
( シ リ アル ペ リ フ ェ ラル イ ン タ ー フ ェ ース )
static random access memory
( ス タ テ ィ ッ ク ラ ン ダム ア ク セス メ モ リ )
technical reference manual
( テ ク ニ カル リ フ ァ レ ン ス マニ ュ アル )
universal asynchronous receiver/transmitter
( 汎用非同期レ シーバ／ ト ラ ン ス ミ ッ タ )
FAQ
frequently asked questions ( よ く ある質問 )
FET
field effect transistor ( 電界効果 ト ラ ン ジ ス タ )
FSR
full scale range ( フル スケール範囲 )
GPIO
GUI
general purpose I/O ( 汎用 I/O)
graphical user interface
( グ ラ フ ィ カル ユーザー イ ン タ ー フ ェ ース )
HBM
human body model ( 人体モデル )
SDATA
IC
integrated circuit ( 集積回路 )
in-circuit emulator
( イ ンサーキ ッ ト エ ミ ュ レー タ )
integrated development environment
( 統合開発環境 )
SRAM
ICE
IDE
ILO
internal low-speed oscillator ( 内部低速発振器 )
IMO
internal main oscillator ( 内部主発振器 )
in-system serial programming
( イ ン シス テム シ リ アル プ ログ ラ ミ ング )
ISSP
I/O
input/output ( 入力／出力 )
文書番号 : 001-63303 Rev. *D
SPI
TRM
UART
USB
universal serial bus ( 汎用シ リ アル バス )
WDT
watch dog timer ( ウ ォ ッ チ ド ッ グ タ イ マー )
ページ 50/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
19. 本書の表記法
19.1 測定単位
記号
°C
dB
Hz
pp

V

KB
ppm
sps
W
A
Kbit
KHz
K
MHz
M
A
F
H
s
V
Vrms
W
mA
ms
mV
mW
nA
ns
nV
pA
pF
ps
fF
測定単位
摂氏温度
デシベル
ヘルツ
ピー ク ツー ピー ク
シグマ : 標準偏差値
ボル ト
オーム
1024 バイ ト
100 万分の 1
サン プル毎秒
ワッ ト
ア ンペア
1024 ビ ッ ト
キロヘルツ
キロ オーム
メ ガヘルツ
メ ガオーム
マ イ ク ロ ア ンペア
マイ クロフ ァ ラ ッ ド
マ イ ク ロヘン リ ー
マ イ ク ロ秒
マ イ ク ロボル ト
マ イ ク ロボル ト 自乗平均 ( 実効値 )
マ イ ク ロワ ッ ト
ミ リ ア ンペア
ミ リ秒
ミ リ ボル ト
ミ リワッ ト
ナ ノ ア ンペア
ナノ秒
ナ ノ ボル ト
ピ コ ア ンペア
ピコフ ァラ ッ ド
ピ コ秒
フ ェム ト フ ァ ラ ッ ド
文書番号 : 001-63303 Rev. *D
ページ 51/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
20. 変更履歴
文書名 : CY8CLED04D01/CY8CLED04D02/CY8CLED04G01/CY8CLED03D01/CY8CLED03D02/CY8CLED03G01/
CY8CLED02D01/CY8CLED01D01、 PowerPSoC® イ ン テ リ ジ ェ ン ト LED ド ラ イバー
文書番号 : 001-63303
版
ECN 番号
変更者
発行日
変更内容
**
2997608
VED
07/30/2010
初版
*A
3299266
MOTMP
07/01/2011
デー タ シー ト を更新 し 、 拡張温度定格用デバイ ス CY8CLED01D01-56LTXQ を追加。
拡張温度定格用デバイ スについてのい く つかの仕様を更新
*B
3328738
MOTMP
07/27/2011
小変更
*C
4487079
XKJ
08/28/2014
こ れは英語版 001-46319 Rev. *P を翻訳 し た日本語版 001-63303 Rev. *C です。
*D
4967198
HZEN
10/19/2015
こ れは英語版 001-46319 Rev. *R を翻訳 し た日本語版 001-63303 Rev. *D です。
文書番号 : 001-63303 Rev. *D
ページ 52/53
CY8CLED04D01/CY8CLED04D02/CY8CLED04G01
CY8CLED03D01/CY8CLED03D02/CY8CLED03G01
CY8CLED02D01/CY8CLED01D01
21. セールス、 ソ リ ュ ーシ ョ ンおよび法律情報
21.1 ワール ド ワ イ ド 販売 と 設計サポー ト
サイ プ レ スは、 事業所、 ソ リ ュ ーシ ョ ン セ ン タ ー、 メ ー カ ー代理店および販売代理店の世界的なネ ッ ト ワー ク を持っ ています。 お
客様の最寄 り のオ フ ィ スについては、 サイ プ レ スのロ ケーシ ョ ン ページ を ご覧 く だ さ い。
PSoC® ソ リ ュ ーシ ョ ン
製品
車載用
ク ロ ッ ク＆バ ッ フ ァ
イ ン タ ー フ ェ ース
照明 & 電力制御
cypress.com/go/automotive
cypress.com/go/clocks
cypress.com/go/interface
cypress.com/go/powerpsoc
cypress.com/go/plc
メモリ
cypress.com/go/memory
PSoC
cypress.com/go/psoc
タ ッ チ セ ン シ ング
USB コ ン ト ロー ラ ー
ワ イヤレ ス／ RF
psoc.cypress.com/solutions
PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP
サイ プ レ ス開発者 コ ミ ュ ニ テ ィ
コ ミ ュ ニ テ ィ | フ ォ ー ラ ム | ブ ログ | ビデオ | ト レーニ ン グ
テ ク ニ カル サポー ト
cypress.com/go/support
cypress.com/go/touch
cypress.com/go/USB
cypress.com/go/wireless
© Cypress Semiconductor Corporation, 2008-2015. 本文書に記載 さ れる情報は、 予告な く 変更 さ れる場合があ り ます。 Cypress Semiconductor Corporation ( サイ プ レ ス セ ミ コ ン ダ ク タ 社 ) は、 サ
イ プ レ ス製品に組み込まれた回路以外のいかな る回路を使用する こ と に対 し て一切の責任を負 いません。 サイ プ レ ス セ ミ コ ン ダ ク タ 社は、 特許またはその他の権利に基づ く ラ イ セ ン ス を譲渡す
る こ と も、 または含意する こ と も あ り ません。 サイ プ レ ス製品は、 サイ プ レ ス と の書面によ る合意に基づ く ものでない限 り 、 医療、 生命維持、 救命、 重要な管理、 または安全の用途のために使用
する こ と を保証する ものではな く 、 また使用する こ と を意図 し た もので も あ り ません。 さ ら にサイ プ レ スは、 誤動作や故障によ っ て使用者に重大な傷害を も た ら す こ と が合理的に予想 さ れる生命
維持シス テムの重要な コ ンポーネ ン ト と し てサイ プ レ ス製品を使用する こ と を許可 し ていません。 生命維持シ ス テムの用途にサイ プ レ ス製品を供する こ と は、 製造者がそのよ う な使用におけるあ
ら ゆる リ ス ク を負 う こ と を意味 し 、 その結果サイ プ レ スはあ ら ゆる責任を免除 さ れる こ と を意味 し ます。
すべてのソ ース コ ー ド ( ソ フ ト ウ ェ アおよび／またはフ ァ ームウ ェ ア ) はサイ プ レ ス セ ミ コ ン ダ ク タ 社 ( 以下 「サイ プ レ ス」 ) が所有 し 、 全世界の特許権保護 ( 米国およびその他の国 )、 米国の著
作権法な ら びに国際協定の条項に よ り 保護 さ れ、 かつそれら に従います。 サイ プ レ スが本書面に よ り ラ イ セ ン シーに付与する ラ イ セ ン スは、 個人的、 非独占的かつ譲渡不能の ラ イ セ ン ス であ り 、
適用 さ れる契約で指定 さ れたサイ プ レ スの集積回路 と 併用 さ れる ラ イ セ ン シーの製品のみをサポー ト する カ ス タ ム ソ フ ト ウ ェ アおよび／またはカ ス タ ム フ ァ ームウ ェ ア を作成する目的に限 っ て、
サイ プ レ スの ソ ース コ ー ド の派生著作物を コ ピー、 使用、 変更そ し て作成する ためのラ イ セ ン ス、 な ら びにサイ プ レ スの ソ ース コ ー ド および派生著作物を コ ンパイルする ための ラ イ セ ン スです。
上記で指定 さ れた場合を除き、 サイ プ レ スの書面によ る明示的な許可な く し て本 ソ ース コ ー ド を複製、 変更、 変換、 コ ンパイル、 または表示する こ と はすべて禁止 し ます。
免責条項 : サイ プ レ スは、 明示的または黙示的を問わず、 本資料に関するいかな る種類の保証も 行いません。 こ れには、 商品性または特定目的への適合性の黙示的な保証が含まれますが、 こ れに
限定 さ れません。 サイ プ レ スは本文書に記載 さ れる資料に対 し て今後予告な く 変更を加え る権利を留保 し ます。 サイ プ レ スは、 本文書に記載 さ れるいかな る製品または回路を適用または使用 し た
こ と によ っ て生ずるいかな る責任も負いません。 サイ プ レ スは、 誤動作や故障によ っ て使用者に重大な傷害を も た ら す こ と が合理的に予想 さ れる生命維持シ ス テムの重要な コ ンポーネ ン ト と し て
サイ プ レ ス製品を使用する こ と を許可 し ていません。 生命維持シ ス テムの用途にサイ プ レ ス製品を供する こ と は、 製造者がそのよ う な使用におけるあ ら ゆる リ ス ク を負 う こ と を意味 し 、 その結果
サイ プ レ スはあ ら ゆる責任を免除 さ れる こ と を意味 し ます。
ソ フ ト ウ ェ アの使用は、 適用 さ れるサイ プ レ ス ソ フ ト ウ ェ ア ラ イ セ ン ス契約によ っ て制限 さ れ、 かつ制約 さ れる場合があ り ます。
文書番号 : 001-63303 Rev. *D
改訂日 2015 年 10 月 19 日
ページ 53/53
PSoC Designer™、 Programmable System-on-Chip™、 および PrISM™ はサイ プ レ ス セ ミ コ ン ダ ク タ 社の商標であ り 、 PSoC® および PowerPSoC® はサイ プ レ ス セ ミ コ ン ダ ク タ 社の登録商標で
す。 その他すべての商標または登録商標は、 それぞれの所有者に帰属 し ます。