注 文 コ ー ド No. N※6708 N※6708 91400 LC867148A/40A/32A LC867128A/24A/20A LC867116A/12A/08A CMOS LSI LS I ROM48/40/32/28/24/20/16/12/8K K バイト ROM48/40/32/28/24/20/16/12/8 RAM1152/768/640/512 RAM1152/768/640/51 2 バ イ ト 内 蔵 8 ビット 1 チップマイクロコンピュータ 概要 LC867148A/40A/32A/28A/24A/20A/16A/12A/08A は、最小バスサイクルタイム 0.5ms で動作する CPU 部を核に、 48K/40K/32K/28K/24K バイト ROM，1152/768 バイト RAM，LCD コントローラ／ドライバ，16 ビットタイマ×２ チャネル（または８ビットタイマ×４チャネル），12 チャネル×８ビット AD コンバータ，４チャネル×８ ビット DA コンバータ（R-2R 型），２チャネル×８ビット同期式シリアルインタフェース，13 要因 10 ベクタ 割り込み機能等を 1 チップに集積した８ビットマイクロコンピュータです。 特長 ■ROM ・ 49152×８ビット ・ 40960×８ビット ・ 32768×８ビット ・ 28672×８ビット ・ 24576×８ビット ・ 20480×８ビット ・ 16384×８ビット ・ 12288×８ビット ・ 8192×８ビット (LC867148A) (LC867140A) (LC867132A) (LC867128A) (LC867124A) (LC867120A) (LC867116A) (LC867112A) (LC867108A) ■RAM ・ 1152×８ビット（LC867148A/40A） ・ 768×８ビット（LC867132A/28A/24A） ・ 640×８ビット（LC867120A/16A） ・ 512×８ビット（LC867112A/08A） Ver.2.03 62999 91400 HK IM ◎近藤 No.6708-1/18 LC867148A/40A/32A/28A/24A/20A/16A/12A/08A ■最小バスサイクルタイム ・ 0.5ms（6MHz 発振周波数(分周仕様 1/1)時） （注）バスサイクルタイムは ROM の読み出し速度を表します。 ■最小命令サイクルタイム ・ 1.0ms（6MHz 発振周波数時，分周仕様 1/1 時） 【注】１命令サイクルタイムに ROM を２回読み出す構成のために当社の４ビットマイコン（LC66000 シリー ズ）に比較して同じ命令サイクルタイムでも約 1.7 倍に処理能力（0.6ms 相当）を持ちます。 バスサイクルタイム サイクルタイム 分周仕様 システムクロック発振源 発振周波数 電源電圧 0.5ms 1.0ms 1/1 セラミック(CF)発振 6MHz 4.5∼6.0V 2.0ms 4.0ms 1/2 セラミック(CF)発振 3MHz 2.5∼6.0V 7.5ms 15ms 1/2 内蔵 RC 発振 800kHz 2.5∼6.0V 183ms 366ms 1/2 水晶(X’tal)発振 32.768kHz 2.5∼6.0V ■ポート ・入出力ポート 50 本（ノーマルポート P0,P1,PA,PB,PC,PD,P9） ・P0 ニブル単位で入出力指定可能なポート （N チャネルオープンドレイン出力選択時には１ビット単位で入出力となる。） ・P1 ビット単位で入出力指定可能なポート ・ PA,PB,PC,PD（LCD 兼用ポート） ２ビット単位で入出力指定可能なポート ・ P9（DA 出力兼用ポート） ビット単位で入出力指定可能なポート ・入力ポート 21 本（P7,P8,PL） ・LCD 制御ポート 34 本 セグメント出力ポート 30 本 コモン出力ポート ４本 １ポート（８本） １ポート（８本） ４ポート（30 本） １ポート（４本） ■ LCD コントローラ／ドライバ ・７種類の表示モードを選択可能（スタティック，1/2,1/3,1/4 デューティ）と（1/2,1/3 バイアス）の組み 合わせ ・セグメント出力，コモン出力ポートは、汎用入出力ポートに切り換え可能 ■ AD コンバータ ・12 チャネル×８ビット AD コンバータ ■DA コンバータ ・４チャネル×８ビット DA コンバータ ■シリアルインタフェース ・１チャネル×16 ビットシリアルインタフェース（ソフト切換えにより、８ビット転送可能） ・LSB 先頭／MSB 先頭切換え可能 ・８ビットボーレートジェネレータ内蔵 ただし、ボーレートジェネレータは２チャネルシリアルインタフェースで共用 ■タイマ ・タイマ０ 16 ビットタイマ／カウンタ ２ビットプリスケーラ＋８ビットプログラマブルプリスケーラ モード０：プログラマブルプリスケーラ付き８ビットタイマ×２チャネル モード１：プログラマブルプリスケーラ付き８ビットタイマ＋８ビットカウンタ モード２：プログラマブルプリスケーラ付き 16 ビットタイマ モード３：16 ビットカウンタ タイマの分解能は、tCYC 固定。 No.6708-2/18 LC867148A/40A/32A/28A/24A/20A/16A/12A/08A ・タイマ１ 16 ビットタイマ／PWM モード０：８ビットタイマ×２チャネル モード１：８ビットタイマ＋８ビット PWM モード２：16 ビットタイマ モード３：ビット幅可変（９∼16 ビット）PWM モード０，１の分解能は、tCYC 固定。 モード２，３の分解能は、tCYC，1/2tCYC のいずれかにプログラムで選択可能。 ・ベースタイマ 時計用 500ms オーバフロー信号発生機能（32.768kHz 水晶発振選択時） 976ms，3.9ms，15.6ms，62.5ms のうちいずれかの周期毎のオーバフロー信号発生機能 （32.768kHz 水晶発振選択時） ・クロック選択機能 32.768kHz 水晶発振，システムクロック，タイマ０のプログラマブルプリスケーラ出力 ■ブザー出力 ・4KHz，2KHz のブザー発生機能内蔵（ベースタイマクロックに 32.768kHz 水晶発振を選択時） ■リモコン受信回路（P73/INT3/T0IN 端子と共用） ・ノイズ除去機能 ・極性切り換え機能 ■ウォッチドッグタイマ ・ RC 外付けによるウォッチドッグタイマ ・ 割り込み，リセットの選択可能 ■割り込み ・ 13 要因 10 ベクタ ① 外部割り込み INT0（ウォッチドッグタイマを含む） ② 外部割り込み INT1 ③ 外部割り込み INT2，タイマ／カウンタ T0L（下位８ビット） ④ 外部割り込み INT3，ベースタイマ ⑤ タイマ／カウンタ T0H（上位８ビット） ⑥ タイマ T1L，タイマ T1H ⑦ シリアルインタフェース SIO0 ⑧ シリアルインタフェース SIO1 ⑨ AD コンバータ ・ポート０ 割り込み優先レジスタ内蔵 割り込みは低レベル，高レベル，最高レベルの３レベルの多重割り込みが可能です。外部割り込み INT2， タイマ／カウンタ T0L(下位８ビット)からポート０の 11 の割り込み要因は、割り込み優先レジスタにより、 低レベルまたは高レベルの割り込み優先が指定できます。 また、外部割り込み INT0，INT1 は、低レベルまたは最高レベルの割り込み優先が指定できます。 ■リアルタイムサービス機能内蔵 割り込み要求信号に同期して、特殊機能レジスタ間の４バイトのデータ転送を、割り込み要求信号の発生か ら１命令サイクルタイム以内に開始して、５命令サイクルタイム以内に処理を終了する機能を内蔵していま す。この処理は CPU 処理と並行して行われます。 No.6708-3/18 LC867148A/40A/32A/28A/24A/20A/16A/12A/08A ■サブルーチンスタックレベル ・最大 128 レベル（スタックは RAM の中に設定） ■高速乗除算命令内蔵 ・16 ビット×８ビット（実行時間：７命令サイクルタイム） ・16 ビット÷８ビット（実行時間：７命令サイクルタイム） ■３種類の発振回路 ・ RC 発振回路（内蔵） ：システムクロック用 ・ CF 発振回路 ：システムクロック用 ・ 水晶発振回路 ：時計用，システムクロック用 ■スタンバイ機能 ・ HALT モード 命令の実行を停止するモードであり、リセットまたは割り込みの発生により解除可能です。 ・ HOLD モード CF 発振，RC 発振，水晶発振のいずれも停止するモードです。HOLD モードを解除するには、次の３つの方法がありま す。 1）リセット端子に「L」レベルを入力する。 2）P70/INT0 端子または P71/INT1 端子に指定されたレベルを入力する。 3）ポート０で割り込み要因が成立する。 ■出荷形態 ・ QFP80E ■開発ツール ・エバチップ ・EPROM 版 ・ワンタイム版 ・エミュレータ ：LC866096 ：LC86E7148 ：LC86P7148 ：EVA86000(本体)＋ECB867000(エバチップボード)＋POD867100(ポッド) ●使用上の注意点 下表に示すシステムクロックの発振周波数範囲と、電源電圧範囲および分周仕様の関係に従って下さい。 システムクロックの発振周波数範囲 15kHz∼30kHz 30kHz∼6MHz 電源電圧範囲 4.5V∼6.0V 15kHz∼30kHz 30kHz∼1.5MHz 備考 1/1 1/2 分周不可 1/1,1/2 1/1 2.5V∼6.0V 1/1,1/2 4.5V∼6.0V 1/1,1/2 2.5V∼6.0V 1/2 1.5MHz∼3MHz 内蔵 RC 発振 分周仕様 1/2 1/2 分周不可 1/1 分周不可 1/1 分周不可 No.6708-4/18 P13/SO1 P14/SI1/SB1 P15/SCK1 P16/BUZ P17/PWM0 P70/INT0 RES XT1/P74 XT2/P75 VSS1 CF1 CF2 VDD1 P80/AN0 P81/AN1 P82/AN2 P83/AN3 P84/AN4 P85/AN5 P86/AN6 P87/AN7 P90/DA0/AN8 P91/DA1/AN9 P92/DA2/AN10 COM1/PL1 COM2/PL2 COM3/PL3 VSS2 VDD2 P00 P01 P02 P03 P04 P05 P06 P07 P10/SO0 P11/SI0/SB0 P12/SCK0 外形図 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49 48 47 46 45 44 43 42 41 COM0/PL0 V1/PL4 V2/PL5 V3/PL6 S31/PD7 S30/PD6 S29/PD5 S28/PD4 S27/PD3 S26/PD2 S25/PD1 S24/PD0 S23/PC7 S22/PC6 S21/PC5 S20/PC4 S19/PC3 S18/PC2 S17/PC1 S16/PC0 S13/PB5 S12/PB4 VSS3 VDD3 LC867148A/40A/32A/28A/24A/20A/16A/12A/08A ピン配置図 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 S11/PB3 S10/PB2 S9/PB1 S8/PB0 S7/PA7 S6/PA6 S5/PA5 S4/PA4 S3/PA3 S2/PA2 S1/PA1 S0/PA0 P73/INT3/T0IN P72/INT2/T0IN P71/INT1 P93/DA3/AN11 3174（unit : mm） SANYO : QIP80E No.6708-5/18 LC867148A/40A/32A/28A/24A/20A/16A/12A/08A システムブロック図 割込制御 IR CF RC X’tal ROM クロック ジェネレータ スタンバイ制御 PLA PC ベースタイマ バスインタフェース ACC SIO0 ポート １ B レジスタ SIO1 ポート ７ C レジスタ タイマ０ ポート ８ ALU タイマ１ ポート ９ リアルタイムサービ ADC PSW RAM 128 バイト INT0∼3 ノイズ除去フィルタ RAR LCD 表示 コントローラ DAC RAW S0 – S7 (PA) スタックポインタ S8 – S13 (PB) S16 – S23 (PC) ポート ０ S24 – S31 (PD) COM0 – COM3(PL) ウォッチドッグタイマ No.6708-6/18 LC867148A/40A/32A/28A/24A/20A/16A/12A/08A LC867100 シリーズ端子機能表 端子名 入出力 機能説明 オプション VSS1 − 電源の−端子 − VSS2 − 電源の−端子 − VSS3 − 電源の−端子 − VDD1 − 電源の＋端子 − VDD2 − 電源の＋端子 − VDD3 電源の＋端子 − PORT0 P00∼P07 入出力 − ･８ビットの入出力ポート ４ビット単位の入出力指定可能 ･HOLD 解除入力 ･ポート０割り込み入力 ･ﾌﾟﾙｱｯﾌﾟ抵抗 有／無 （４ビット一括） ･出力形式 CMOS/N ﾁｬﾈﾙｵｰﾌﾟﾝﾄﾞﾚｲﾝ （１ビット単位） PORT1 入出力 ･８ビットの入出力ポート １ビット単位の入出力指定可能 ･兼用機能 P10：SIO0 データ出力 P11：SIO0 データ入力／バス入出力 P12：SIO0 クロック入出力 P13：SIO1 データ出力 P14：SIO1 データ入力／バス入出力 P15：SIO1 クロック入出力 P16：BUZ 出力 P17：タイマ１出力（PWM 出力） ･出力形式 CMOS/N ﾁｬﾈﾙｵｰﾌﾟﾝﾄﾞﾚｲﾝ （１ビット単位） ･６ビットの入力ポート ･兼用機能 P70：INT0 入力／HOLD 解除入力／ ウォッチドッグタイマ用 Nch-Tr.出力 P71：INT1 入力／HOLD 解除入力 P72：INT2 入力／タイマ０イベント入力 P73：INT3 入力（ノイズ除去フィルタ付入力） ／タイマ０イベント入力 ･ﾌﾟﾙｱｯﾌﾟ抵抗 有／無 （１ビット単位） （P70,P71,P72,P73） P10∼P17 PORT7 P70 P71∼P73 入出力 入力 PORT9 P90∼P93 入出力 ベクタ 入力 Ｌレベル PORT8 P80∼P87 Ｈレベル 入力 立ち下がり ＆ 立ち上がり P74 ,P75 立ち下がり 立ち上がり ･インタラプト受付形式，ベクタアドレス * P74 ,P75 には、ﾌﾟﾙｱｯﾌﾟ抵 抗オプションはありませ ん。 INT0 ○ ○ × ○ ○ 03H INT1 ○ ○ × ○ ○ 0BH INT2 ○ ○ ○ × × 13H INT3 ○ ○ ○ × × 1BH P74 ：XT1 水晶発振用端子 P75：XT2 水晶発振用端子 ･８ビットの入力ポート ･兼用機能 AD 入力ポート（８本） − ･４ビットの入出力ポート ･兼用機能 DA 出力ポート（４本） AD 入力ポート（４本） − No.6708-7/18 LC867148A/40A/32A/28A/24A/20A/16A/12A/08A 端子名 入出力 機能説明 オプション S0/PA0∼ S7/PA7 入出力 ･LCD 表示用セグメント出力端子 ･汎用入出力ポート(PA)として使用可能 − S8/PB0∼ S13/PB5 入出力 ･LCD 表示用セグメント出力端子 ･汎用入出力ポート(PB)として使用可能 − S16/PC0∼ S23/PC7 入出力 ･LCD 表示用セグメント出力端子 ･汎用入出力ポート(PC)として使用可能 − S24/PD0∼ S31/PD7 入出力 ･LCD 表示用セグメント出力端子 ･汎用入出力ポート(PD)として使用可能 − COM0/PL0∼ COM3/PL3 入出力 ･LCD 表示用コモン出力端子 ･汎用入力ポート(PL)として使用可能 − V1/PL4∼ V3/PL6 入力 ･LCD 駆動用バイアス電源端子 ･汎用入力ポート(PL)として使用可能 − RES 入力 リセット端子 − XT1/ P74 入力 ･32.768kHz 水晶発振子用入力端子 使用しない時は VDD に接続 ･兼用機能 − XT2/P75 出力 汎用入力ポート P74 ･32.768kHz 水晶発振子用出力端子 使用しない時はオープン （入力） ･兼用機能 汎用入力ポート P75 − CF1 入力 セラミック発振子用入力端子 − CF2 出力 セラミック発振子用出力端子 − ＊ポートのオプションは、ポート０のプルアップ抵抗（４ビット一括）を除いて、ビット単位で指定可能です。 ＊リセット時のポートの状態 端子名 入出力モード プルアップオプション有指定時のプルアップ抵抗の状態 ポート０ 入力 固定プルアップ抵抗 OFF ポート１ 入力 プログラマブルプルアップ抵抗 OFF ポート３ 入力 プログラマブルプルアップ抵抗 OFF ポート 70,71,72,73 入力 固定プルアップ抵抗 OFF XT1/ P74 ,XT2/P75 入力 汎用入力ポート P74 ,P75 としての機能。 水晶発振用として使用する場合にはレジスタ設定が必要 端子名 入出力モード ポート A,B,C,D 出力 OFF 【注意】 ・VDD1,VDD2,VDD3 端子を必ず電気的にショートして下さい。 ・VSS1,VSS2,VSS3 端子を必ず電気的にショートして下さい。 * VDD 端子に入るノイズを小さくするために、次のように接続してください。 LSI VDD1 電源 VDD2 VDD3 VSS1 VSS2 VSS3 No.6708-8/18 LC867148A/40A/32A/28A/24A/20A/16A/12A/08A １．絶対最大定格 ／ Ta=25℃， VSS=VSS1=VSS2=VSS3=0V 項目 記号 適用端子・備考 条件 規格 VDD[V] min. typ. max. unit 最大電源電圧 VDDMAX VDD,VDD2,VDD3 VDD1=VDD2=VDD3 -0.3 ∼ +7.0 V LCD 用電源電圧 VLCD V1/PL6,V2/PL5, VDD1=VDD2=VDD3 -0.3 ∼ VDD -0.3 ∼ VDD+0.3 -0.3 ∼ VDD+0.3 V3/PL4 入力電圧 VI ･ﾎﾟｰﾄ 71,72,73 ･ﾎﾟｰﾄ 74 ,75 ･ﾎﾟｰﾄ 8, ﾎﾟｰﾄ L ･ RES 入出力電圧 VIO ･ﾎﾟｰﾄ 0,1 ･ﾎﾟｰﾄ 9 ･ﾎﾟｰﾄ A,B,C,D 高レベル出力電流 ピーク出力 IOPH(1) ﾎﾟｰﾄ 0,1 ･CMOS 出力 -4 電流 IOPH(2) ﾎﾟｰﾄ A,B,C,D ･適用１端子当り -4 IOPH(3) ﾎﾟｰﾄ 9 合計出力 ΣIOAH(1) ﾎﾟｰﾄ 0,1 適用全端子合計 -30 電流 ΣIOAH(2) ﾎﾟｰﾄ A,B 適用全端子合計 -20 mA -4 低レベル出力電流 ΣIOAH(3) ﾎﾟｰﾄ C,D 適用全端子合計 -20 ΣIOAH(4) ﾎﾟｰﾄ 9 適用全端子合計 -20 ピーク出力 IOPL(1) ﾎﾟｰﾄ 0,1 適用１端子当り 20 電流 IOPL(2) ﾎﾟｰﾄ A,B,C,D 適用１端子当り 20 IOPL(3) ﾎﾟｰﾄ 9 適用１端子当り 20 IOPL(4) ﾎﾟｰﾄ 70 適用１端子当り 15 合計出力 ΣIOAL(1) ﾎﾟｰﾄ 0,1 適用全端子合計 40 電流 ΣIOAL(2) ﾎﾟｰﾄ A,B 適用全端子合計 30 ΣIOAL(3) ﾎﾟｰﾄ C,D 適用全端子合計 30 ΣIOAL(4) ﾎﾟｰﾄ 9 適用全端子合計 15 ΣIOAL(5) ﾎﾟｰﾄ 70 適用全端子合計 10 許容消費電力 Pdmax QFP80E Ta=-30∼+70℃ 515 mW 動作周囲温度 Topr -30 ∼ +70 ℃ 保存周囲温度 Tstg -65 ∼ +150 No.6708-9/18 LC867148A/40A/32A/28A/24A/20A/16A/12A/08A ２．許容動作範囲 ／ Ta=-30∼+70℃， VSS=VSS1=VSS2=VSS3=0V 項目 記号 動作電源 電圧 VDD(1) VDD(2) VHD VDD1=VDD2=VDD3 VIH(1) ﾎﾟｰﾄ 0 VIH(2) ･ﾎﾟｰﾄ 1,9 ･ﾎﾟｰﾄ A,B,C,D ･ﾎﾟｰﾄ 72,73 (ｼｭﾐｯﾄ) ･ﾎﾟｰﾄ 70 ﾎﾟｰﾄ入力/ 割り込み側 ･ﾎﾟｰﾄ 71 ･ RES (ｼｭﾐｯﾄ) ﾎﾟｰﾄ 70 ｳｫｯﾁﾄﾞｯｸﾞﾀｲﾏ側 ･ﾎﾟｰﾄ 8 ･ﾎﾟｰﾄ 74 ,75 ﾎﾟｰﾄ 0 ･ﾎﾟｰﾄ 1,9 ･ﾎﾟｰﾄ A,B,C,D ･ﾎﾟｰﾄ 72,73 (ｼｭﾐｯ ﾄ) ･ﾎﾟｰﾄ 70 ﾎﾟｰﾄ入力/ 割り込み側 ･ﾎﾟｰﾄ 71 ･ RES (ｼｭﾐｯﾄ) ﾎﾟｰﾄ 70 ｳｫｯﾁﾄﾞｯｸﾞﾀｲﾏ側 ･ﾎﾟｰﾄ 8 ･ﾎﾟｰﾄ 74 ,75 メモリ保持 電源電圧 高レベル 入力電圧 VIH(3) VIH(4) VIH(5) 低レベル 入力電圧 VIL(1) VIL(2) VIL(3) VIL(4) VIL(5) 適用端子・備考 VDD1=VDD2=VDD3 命令ｻｲｸﾙﾀｲﾑ tCYC 発振周波数 範囲（注１） FmCF(1) CF1,CF2 FmCF(2) CF1,CF2 FmRC FmX’tal XT1,XT2 tmsCF(1) CF1,CF2 tmsCF(2) CF1,CF2 tssXtal XT1,XT2 発振安定時間 （注１） 条件 VDD[V] 規格 min. max. unit 4.5 2.5 2.0 6.0 6.0 6.0 V VDD 2.5∼6.0 0.4VDD +0.9 0.75VDD 出力 Nch Tr.オフ 2.5∼6.0 0.75VDD VDD 出力 Nch Tr.オフ 2.5∼6.0 0.9VDD VDD ポート仕様時 2.5∼6.0 0.75VDD VDD 出力ディセーブル 出力ディセーブル 2.5∼6.0 2.5∼6.0 VSS VSS 0.2VDD 0.25VDD 出力 Nch Tr.オフ 2.5∼6.0 VSS 0.25VDD 出力 Nch Tr.オフ 2.5∼6.0 VSS ポート仕様時 2.5∼6.0 VSS 0.8VDD -1.0 0.25VDD 4.5∼6.0 2.5∼6.0 4.5∼6.0 0.98 3.9 5.88 6 400 400 6.12 2.5∼6.0 2.94 3 3.06 2.5∼6.0 2.5∼6.0 0.3 0.8 32.768 3.0 4.5∼6.0 0.05 0.5 4.5∼6.0 2.5∼6.0 4.5∼6.0 2.5∼6.0 0.10 0.10 1.00 1.00 1.00 3.00 0.98ms≦tCYC≦400ms 3.9ms≦tCYC≦400ms ･HOLD モード時 ･RAM,レジスタ保持 出力ディセーブル 2.5∼6.0 出力ディセーブル 6MHz セラミック発振時 図１参照 3MHz セラミック発振時 図１参照 内蔵 RC 発振 32.768kHz 水晶発振時 図２参照 6MHz セラミック発振時 図３参照 3MHz セラミック発振時 図３参照 32.768kHz 水晶発振時 図３参照 typ. VDD ms MHz kHz ms s （注１）発振定数は表１，２参照のこと。 No.6708-10/18 LC867148A/40A/32A/28A/24A/20A/16A/12A/08A ３．電気的特性 ／ Ta=-30∼+70℃， VSS=VSS1=VSS2=VSS3=0V 項目 高レベル入力 記号 IIH(1) 電流 適用端子・備考 条件 ･ﾎﾟｰﾄ 1 ･出力ディセーブル ･ﾌﾟﾙｱｯﾌﾟ MOS Tr. ･ﾌﾟﾙｱｯﾌﾟ MOS Tr.オフ 無しのﾎﾟｰﾄ 0 規格 max. unit 2.5∼6.0 1 mA 2.5∼6.0 1 VDD[V] min. typ. ･VIN=VDD (出力 Tr.のｵﾌﾘｰｸ電流 を含む) IIH(2) ･ﾌﾟﾙｱｯﾌﾟ MOS Tr. VIN=VDD 無しのﾎﾟｰﾄ 7 ･ﾎﾟｰﾄ 8 IIH(3) ﾎﾟｰﾄ 9 VIN=VDD 2.5∼6.0 1 IIH(4) ﾎﾟｰﾄ A,B,C,D,L VIN=VDD 2.5∼6.0 1 IIH(5) RES VIN=VDD 2.5∼6.0 1 IIH(6) ﾎﾟｰﾄ 74 ,75 ･ポート仕様時 2.5∼6.0 1 ･VIN=VDD 低レベル入力 IIL(1) 電流 ･ﾎﾟｰﾄ 1 ･出力ディセーブル ･ﾌﾟﾙｱｯﾌﾟ MOS Tr. ･ﾌﾟﾙｱｯﾌﾟ MOS Tr.オフ 無しのﾎﾟｰﾄ 0 2.5∼6.0 -1 2.5∼6.0 -1 ･VIN=VSS (出力 Tr.のｵﾌﾘｰｸ電流 を含む) IIL(2) ･ﾌﾟﾙｱｯﾌﾟ MOS Tr. VIN=VSS 無しのﾎﾟｰﾄ 7 ･ﾎﾟｰﾄ 8 IIL(3) ﾎﾟｰﾄ 9 VIN=VSS 2.5∼6.0 -1 IIL(4) ﾎﾟｰﾄ A,B,C,D,L VIN=VSS 2.5∼6.0 -1 IIL(5) RES VIN=VSS 2.5∼6.0 -1 IIL(6) ﾎﾟｰﾄ 74 ,75 ･ポート仕様時 2.5∼6.0 -1 ･VIN=VSS 高レベル出力 VOH(1) CMOS 出力の IOH=-1.0mA 4.5∼6.0 VDD-1 電圧 VOH(2) ﾎﾟｰﾄ 0,1 IOH=-0.1mA 2.5∼6.0 VDD-0.5 VOH(3) ･CMOS 出力の IOH=-1.0mA 4.5∼6.0 VDD-1 IOH=-0.1mA 2.5∼6.0 VDD-0.5 IOL=10mA 4.5∼6.0 1.5 VOH(4) ﾎﾟｰﾄ 9 V ･汎用 CMOS 出力の ﾎﾟｰﾄ A,B,C,D ﾎﾟｰﾄ 0,1 低レベル出力 VOL(1) 電圧 VOL(2) IOL=1.6mA 4.5∼6.0 0.4 VOL(3) ･IOL=1mA 2.5∼6.0 0.4 IOL=1mA 4.5∼6.0 0.4 IOL=0.5mA 2.5∼6.0 0.4 IOL=6mA 4.5∼6.0 1.5 VOL(7) IOL=1.2mA 4.5∼6.0 0.4 VOL(8) ･IOL=1mA 2.5∼6.0 0.4 ･全端子の１本当たりの IOL は 1mA 以下の時 VOL(4) ﾎﾟｰﾄ 70 VOL(5) VOL(6) ﾎﾟｰﾄ 9 ･全端子の１本当たりの IOL は 1mA 以下の時 VOL(9) 汎用 CMOS 出力の IOL=8mA 4.5∼6.0 1.5 VOL(10) ﾎﾟｰﾄ A,B,C,D IOL=1.6mA 4.5∼6.0 0.4 ･IOL=1mA 2.5∼6.0 0.4 VOL(11) ･全端子の１本当たりの IOL は 1mA 以下の時 No.6708-11/18 LC867148A/40A/32A/28A/24A/20A/16A/12A/08A 項目 LCD 出力電圧 記号 VODLS 偏差 VODLC 適用端子・備考 規格 条件 0 ±0.2 2.5∼6.0 0 ±0.2 理想値に対する電圧差 4.5∼6.0 0 ±0.2 2.5∼6.0 0 ±0.2 COM0∼COM3 バイアス抵抗１段当た 4.5∼6.0 60 りの抵抗値 2.5∼6.0 60 ･バイアス抵抗１段当 4.5∼6.0 30 2.5∼6.0 30 たりの抵抗値 ･分割抵抗 1/2 モード ･ﾎﾟｰﾄ 0,1 VOH=0.9VDD ･ﾎﾟｰﾄ A,B,C,D ･ﾎﾟｰﾄ 70,71,72,73 VHIS 電圧 V 4.5∼6.0 RLCD(2) ヒステリシス unit 理想値に対する電圧差 RLCD(1) Rpu max. VLCD,2/3VLCD,1/3VLCD 抵抗 MOS Tr.抵抗 typ. S16∼S31 1/2VLCD,1/3VLCD プルアップ min. S0∼S13, VLCD,2/3VLCD, LCD バイアス VDD[V] ･ﾎﾟｰﾄ 0,1 KW 4.5∼6.0 15 40 70 2.5∼4.5 25 70 150 出力ディセーブル 2.5∼6.0 0.1VDD V ･f=1MHz 2.5∼6.0 10 pF ･ﾎﾟｰﾄ 70,71,72,73 ･ RES 端子容量 CP 全端子 ･被測定端子以外は、 VIN=VSS ･Ta=25℃ ４．シリアル入出力特性 ／ Ta=-30∼+70℃， VSS=VSS1=VSS2=VSS3=0V 項目 記号 適用端子・備考 条件 規格 typ. min. 2 tCKL(1) 2.5∼6.0 1 tCKH(1) 2.5∼6.0 1 ･ｵｰﾌﾟﾝﾄﾞﾚｲﾝ出力時 2.5∼6.0 2 は、1kWのﾌﾟﾙｱｯﾌﾟ 2.5∼6.0 1/2tCKCY ･図５参照 2.5∼6.0 1/2tCKCY tCKCY(1) 低レベル SCK0,SCK1 図５参照 max. unit tCYC パルス幅 高レベル パルス幅 出力クロック シリアルクロック 入力クロック VDD[V] 2.5∼6.0 周期 周期 tCKCY(2) 低レベル tCKL(2) SCK0,SCK1 抵抗を外付けする。 パルス幅 高レベル tCKH(2) シリアル入力 パルス幅 デ ー タ セ ッ ト tICK ･SI0,SI1 ･SCK0,SCK1 の立ち上 4.5∼6.0 0.1 アップ時間 ･SB0,SB1 が り に 対 し て 規 定 す 2.5∼6.0 る。 4.5∼6.0 0.4 ･図５参照 2.5∼6.0 0.4 ･SCK0,SCK1 の立ち下 4.5∼6.0 データホー tCKI ルド時間 シリアルク tCKO(1) ･SO0,SO1 ･SB0,SB1 ロックが外 がりに対して規定す 部クロック る。 時の出力遅 ･ｵｰﾌﾟﾝﾄﾞﾚｲﾝ出力時 シリアル出力 延時間 は、1kWのﾌﾟﾙｱｯﾌﾟ ms 0.1 7/12tCYC +0.2 2.5∼6.0 7/12tCYC +1 抵抗を外付けする。 ･図５参照 シリアルク ロックが内 tCKO(2) ･SO0,SO1 ･SB0,SB1 ･SCK0,SCK1 の立ち下 部クロック る。 時の出力遅 ･ｵｰﾌﾟﾝﾄﾞﾚｲﾝ出力時 延時間 4.5∼6.0 がりに対して規定す は、1kWのﾌﾟﾙｱｯﾌﾟ 1/3tCYC +0.2 2.5∼6.0 1/3tCYC +1 抵抗を外付けする。 ･図５参照 No.6708-12/18 LC867148A/40A/32A/28A/24A/20A/16A/12A/08A ５．パルス入力条件 ／ Ta=-30∼+70℃， VSS=VSS1=VSS2=VSS3=0V 項目 高・低レベル パルス幅 記号 適用端子・備考 条件 規格 VDD[V] min. tPIH(1) tPIL(1) ･INT0,INT1 ･INT2/T0IN ･割り込み要因フラグを 2.5∼6.0 セットできる。 ･タイマ/カウンタ 0 が パルスカウントできる。 1 tPIH(2) tPIL(2) ﾉｲｽﾞ除去ﾌｨﾙﾀの 時定数が 1/1 の 場合の INT3/T0IN ･割り込み要因フラグを 2.5∼6.0 セットできる。 ･タイマ/カウンタ 0 が パルスカウントできる。 2 tPIH(3) tPIL(3) ﾉｲｽﾞ除去ﾌｨﾙﾀの 時 定 数 が 1/16 の 場合の INT3/T0IN ･割り込み要因フラグを 2.5∼6.0 セットできる。 ･タイマ/カウンタ 0 が パルスカウントできる。 32 tPIH(4) tPIL(4) ﾉｲｽﾞ除去ﾌｨﾙﾀの 時 定 数 が 1/64 の 場合の INT3/T0IN ･割り込み要因フラグを 2.5∼6.0 セットできる。 ･タイマ/カウンタ 0 が パルスカウントできる。 128 tPIL(5) RES リセットできる。 200 2.5∼6.0 typ. max. unit tCYC ms ６．ＡＤ変換特性 ／ Ta=-30∼+70℃， VSS=VSS1=VSS2=VSS3=0V 項目 記号 適用端子・備考 条件 分解能 NAD 絶対精度 ETAD （注２） 変換時間 tCAD AD 変換時間=16×tCYC (ADCR2=0 の時) （注３） AD 変換時間=32×tCYC (ADCR2=1 の時) （注３） min. VAIN アナログポート 入力電流 IAINH VAIN=VDD IAINL VAIN=VSS AN0∼AN11 typ. max. 8 4.5∼6.0 アナログ入力 電圧範囲 （注２） （注３） 規格 VDD[V] unit bit ±1.5 LSB 15.68 (tCYC= 0.98ms 65.28 (tCYC= 4.08ms ms 31.36 (tCYC= 0.98ms 130.56 (tCYC= 4.08ms VSS VDD V 1 mA -1 絶対精度は量子化誤差（±1/2LSB）を除く。 変換時間は、変換をスタートさせる命令が出てからアナログ入力値に対する完全なデジタル変換値がレジスタに 設定されるまでの時間をいう。 ７．ＤＡ変換特性 ／ Ta=-30∼+70℃， VSS=VSS1=VSS2=VSS3=0V 項目 分解能 記号 適用端子・備考 セトリング時間 tSDA アナログ出力 電圧範囲 VAOUT 出力抵抗 （注５） RODA 規格 VDD[V] min. 4.5∼6.0 NDA 総合誤差 （注４） 条件 DA0∼DA3 typ. max. 8 unit bit 8 bit モード 1.0 9 bit モード 0.8 % 9.5 bit モード 0.7 （注４） 0.5 ms V 8 bit モード VSS VDD 9 bit モード(1) VSS 1/2VDD 9 bit モード(2) 1/2VDD VDD 9.5 bit モード 1/3VDD 2/3VDD （注５） 4 KW セトリング時間は、変換をスタートさせる命令が出てからデジタル変換値に対するアナログ値がポートに出力さ れるまでの時間を言う。 DA データ=80H No.6708-13/18 LC867148A/40A/32A/28A/24A/20A/16A/12A/08A ８．消費電流特性 ／ Ta=-30∼+70℃， VSS=VSS1=VSS2=VSS3=0V 項目 通常動作時 消費電流（注６） 記号 適用端子・備考 IDDOP(1) VDD1=VDD2=VDD3 IDDOP(2) IDDOP(3) IDDOP(4) IDDOP(5) IDDOP(6) IDDOP(7) HALT モード 消費電流（注６） IDDHALT(1) VDD1=VDD2=VDD3 IDDHALT(2) IDDHALT(3) IDDHALT(4) IDDHALT(5) IDDHALT(6) IDDHALT(7) HOLD モード 消費電流（注６） （注６） IDDHOLD(1) IDDHOLD(2) VDD1=VDD2=VDD3 条件 規格 typ. max. unit ･FmCF=6MHz セラミック発振時 ･FsX’tal=32.768kHz 水晶発振時 ･ｼｽﾃﾑｸﾛｯｸは 6MHz 側 ･内蔵 RC 発振は停止 ･1/1 分周時 4.5∼6.0 10 20 mA ･FmCF=3MHz セラミック発振時 ･FsX’tal=32.768kHz 水晶発振時 ･ｼｽﾃﾑｸﾛｯｸは 3MHz 側 ･内蔵 RC 発振は停止 ･1/2 分周時 4.5∼6.0 3 11 2.5∼4.5 1.5 6 ･FmCF=0Hz(発振停止) ･FsX’tal=32.768kHz 水晶発振時 ･ｼｽﾃﾑｸﾛｯｸは内蔵RC 発振 ･1/2 分周時 4.5∼6.0 0.7 2.3 2.5∼4.5 0.4 1.6 4.5∼6.0 ･FmCF=0Hz(発振停止) ･FsX’tal=32.768kHz 水晶発振時 ･ｼｽﾃﾑｸﾛｯｸは 32.768kHz 側 2.5∼4.5 ･内蔵 RC 発振は停止 ･1/2 分周時 35 130 15 70 ･HALT モード ･FmCF=6MHz セラミック発振時 ･FsX’tal=32.768kHz 水晶発振時 ･ｼｽﾃﾑｸﾛｯｸは 6MHz 側 ･内蔵 RC 発振は停止 ･1/1 分周時 4.5∼6.0 5 11 ･HALT モード ･FmCF=3MHz セラミック発振時 ･FsX’tal=32.768kHz 水晶発振時 ･ｼｽﾃﾑｸﾛｯｸは 3MHz 側 ･内蔵 RC 発振は停止 ･1/2 分周時 4.5∼6.0 2.2 9 2.5∼4.5 0.8 5 ･HALT モード ･FmCF=0Hz(発振停止) ･FsX’tal=32.768kHz 水晶発振時 ･ｼｽﾃﾑｸﾛｯｸは内蔵RC 発振 ･1/2 分周時 4.5∼6.0 400 1100 2.5∼4.5 200 700 ･HALT モード 4.5∼6.0 ･FmCF=0Hz(発振停止) ･FsX’tal=32.768kHz 水晶発振時 2.5∼4.5 ･ｼｽﾃﾑｸﾛｯｸは 32.768kHz 側 ･内蔵 RC 発振は停止 ･1/2 分周時 25 100 8 55 4.5∼6.0 0.05 30 2.5∼4.5 0.02 20 ･HOLD モード VDD[V] min. mA mA mA 消費電流は出力 Tr.およびプルアップ MOS Tr.に流れる電流を含まない。 No.6708-14/18 LC867148A/40A/32A/28A/24A/20A/16A/12A/08A 表１ セラミック発振保証定数（メインクロック） 発振の種類 メーカー 発振子 C1 CSA6.00MG 33pF C2 8MHz セラミック発振 7MHz セラミック発振 6MHz セラミック発振 ムラタ CST6.00MGW 京セラ KBR-6.0MSA 33pF 33pF PBRC6.00A（ﾁｯﾌﾟﾀｲﾌﾟ） 33pF 33pF KBR-6.0MKS 内蔵 PBRC6.00B（ﾁｯﾌﾟﾀｲﾌﾟ） 3MHz セラミック発振 ムラタ CSA3.00MG 33pF CST3.00MGW 京セラ 33pF 内蔵 33pF 内蔵 KBR-3.0MS 47pF 47pF ※ C1，C2 は K 公差(±10%)，SL 特性を使用すること。 表２ 水晶発振保証定数（サブクロック） 発振の種類 メーカー 発振子 C3 C4 Rd 32.768kHz 水晶発振 大真空 1TA252E00 18pF 22pF 330kW ※ C3，C4 は J 公差(±5%)，CH 特性を使用すること。 （高精度を必要としないものについては、K 公差(±10%)，SL 特性を使用すること。） （注意） ・回路パターンの影響を受けるので、発振に関わる部品はできるだけパターン長を伸ばさないように近くに配置す ること。 ・上記以外の発振子を用いた場合には、特性を保証できない。 CF1 CF2 XT1 XT2 Rd CF C1 C2 図１ セラミック発振回路 C3 X’tal 図２ C4 水晶発振回路 No.6708-15/18 LC867148A/40A/32A/28A/24A/20A/16A/12A/08A VDD 動作 VDD 下限 電源 0V リセット時間 RES 内蔵 RC 発振 tmsCF CF1, CF2 tssXtal XT1, XT2 動作モード 不定 実行命令 OCR6=1 リセット 命令実行 リセット時間と発振安定時間 HOLD 解除信号 Valid 内蔵 RC 発振 tmsCF CF1, CF2 tssXtal XT1, XT2 動作モード HOLD 命令実行 HOLD 解除信号と発振安定時間（HOLD 突入時 OCR6=1） 図３ 発振安定時間 No.6708-16/18 LC867148A/40A/32A/28A/24A/20A/16A/12A/08A VDD RRES （注意）電源が動作電源電圧の下限を上回ったあとに 200ms ま で は 必 ず リ セ ッ ト が か か る よ う に CRES，RRES の値を決めること。 RES CRES 図４ リセット回路 0.5VDD ＜AC タイミング測定点＞ tCKCY tCKL VDD tCKH SCK0 SCK1 1KW tICK tCKI SI0 SI1 tCKO 50pF SO0, SO1 SB0, SB1 ＜タイミング＞ 図５ シリアル入出力テスト条件 tPIL 図６ ＜テスト負荷＞ tPIH パルス入力タイミング条件 No.6708-17/18 LC867148A/40A/32A/28A/24A/20A/16A/12A/08A memo: PS No.6708-18/18