注文コード No. N ※ 6 7 3 8 LC865412B/08B/04B No.N ※ 6 7 3 8 O2000 LC865412B / 08B / 04B CMOS LSI ROM12K / 8K / 4K バイト RAM224 バイト内蔵 8 ビット 1 チップマイクロコンピュータ 概要 LC865412B / 08B / 04Bは、最小バスサイクルタイム0.5µsで動作するCPU部を中心にして、12K / 8K / 4Kバイ トROM, 224バイトRAM, 16ビットタイマ／カウンタ（または、2チャネル×8ビットタイマ）, 16ビットタイマ／ PWM（または、2チャネル×8ビットタイマ）, 8チャネル×8ビットADコンバータ, 2チャネル×8ビット同期式シ リアルインタフェース, 13要因10ベクタ割り込み機能等を1チップに集積した8ビットマイクロコンピュータです。 特長 ■ROM ・12288×8 ビット (LC865412B) ・ 8192×8 ・ 4096×8 ビット (LC865408B) ビット (LC865404B) ■RAM ・ 224×8 ビット (LC865412B / 08B / 04B) ■最小バスサイクルタイム ・0.5µs（6MHz発振周波数，1/1分周時） （注）バスサイクルタイムはROMの読みだし速度を表わします。 ■最小命令サイクルタイム ・1命令サイクルタイムにROMを2回読みだす構成のために当社の4ビットマイコン （LC66000シリーズ） に比較して同じ命令サイクルタイムでも約1.7倍の処理能力を持ちます。 ﾊﾞｽｻｲｸﾙﾀｲﾑ 命令ｻｲｸﾙﾀｲﾑ 分周仕様 ｼｽﾃﾑｸﾛｯｸ発振源 発振周波数 電源電圧 0.5µs 1.0µs 1/1 分周 ｾﾗﾐｯｸ(CF)発振 6MHz 4.5∼6.0V 2.0µs 7.5µs 4.0µs 15µs 1/2 分周 1/2 分周 ｾﾗﾐｯｸ(CF)発振 内蔵RC発振 3MHz 800kHz 2.5∼6.0V 2.5∼6.0V 183µs 366µs 1/2 分周 水晶(XTAL)発振 32.768kHz 2.5∼6.0V 本書記載の製品は、極めて高度の信頼性を要する用途（生命維持装置、航空機のコントロールシステム等、 多大な人的・物的損害を及ぼす恐れのある用途）に対応する仕様にはなっておりません。そのような場合に は、あらかじめ三洋電機販売窓口までご相談下さい。 本書記載の規格値(最大定格、動作条件範囲等) を瞬時たりとも越えて使用し、その結果発生した機器の欠陥 について、弊社は責任を負いません。 〒370-0596 群馬県邑楽郡大泉町坂田一丁目1番1号 Ver. 1.08 N1494 O2000 HK IM ◎斎藤 No.6738-1/19 LC865412B/08B/04B ■ポ−ト ・ ノーマル耐圧入出力ポ−ト : 3ポ−ト（16本 ポ−ト1, 7, 8） ビット単位で入出力指定可能 ・ 最大15V耐圧入出力ポ−ト : 2ポ−ト（15本） ニブル単位で入出力指定可能なポ−ト : 1ポ−ト（8本 ポ−ト0） （ただし、Nchオープンドレイン出力選択時はビット単位で入力できます。） ビット単位で入出力指定可能なポ−ト : 1ポ−ト（7本 ポ−ト3） ・ ノーマル耐圧入力ポ−ト : 2ポ−ト（6本 ポ−ト7, 8） ■ＡＤコンバ−タ ・8チャネル×8ビットADコンバータ ■シリアルインタ−フェ−ス ・1チャネル×16ビットシリアルインタフェース（ソフト切り換えにより、8ビット転送可能） ・1チャネル×8ビットシリアルインタフェース ・ LSB先頭／MSB先頭切り換え可能 ・8ビットボーレートジェネレータ内蔵 ただし、ボーレートジェネレータは2チャネルシリアルインタフェースで共用 ■タイマ ・タイマ0 16ビットタイマ／カウンタ 2ビットプリスケーラ＋8ビットプログラマブルプリスケーラ内蔵 モード0：プログラマブルプリスケーラ付き8ビットタイマ×2チャネル モード1：プログラマブルプリスケーラ付き8ビットタイマ＋8ビットカウンタ モード2：プログラマブルプリスケーラ付き16ビットタイマ モード3：16ビットカウンタ タイマ分解能は、tCYCです。(tCYC：命令サイクルタイム) ・タイマ１ 16ビットタイマ／PWM モード0：8ビットタイマ×2チャネル モード1：8ビットタイマ＋8ビットPWM モード2：16ビットタイマ モード3：ビット幅可変（9∼16ビット）PWM モード0, 1の分解能はtCYCです。 モード2, 3の分解能はtCYC, 1/2tCYCのいずれかにプログラムで選択可能。 （tCYC：命令サイクルタイム） ・ベースタイマ 時計用500msオーバフロー信号発生機能（ベースタイマクロックに32.768kHz水晶発振を選択時） 976µs, 3.9ms, 15.6ms, 62.5msのうちのいずれかの周期毎のオーバフロー信号発生機能（ベースタイマク ロックに32.768kHz水晶発振を選択時） ・クロック選択機能 32.768kHz水晶発振，システムクロック, タイマ０のプログラマブルプリスケーラ出力 ■ブザ−出力 ・4KHz, 2KHzのブザ−発生機能内蔵（ベースタイマクロックに32.768kHz水晶発振を選択時） ■リモコン受信回路 (P73 / INT3 / T0IN端子と共用) ・ノイズ除去機能（ノイズ除去フィルタの時定数１tCYC／16tCYC／64tCYCはソフト切り換え。） (tCYC：命令サイクルタイム) ・極性切り換え機能 ■ウォッチドッグタイマ ・RC外付けによるウォッチドッグタイマ ・割り込み, リセットの選択可能 No.6738-2/19 LC865412B/08B/04B ■割り込み ・13要因, 10ベクタ 1. 外部割り込みINT0（ウォッチドッグタイマ含む） 2. 外部割り込みINT1 3. 外部割り込みINT2, タイマ／カウンタT0L（下位8ビット） 4. 外部割り込みINT3, ベースタイマ 5. タイマ／カウンタT0H（上位8ビット） 6. タイマT1L（下位8ビット）, タイマT1H（上位8ビット） 7. シリアルインタフェ−スSIO0 8. シリアルインタフェ−スSIO1 9. ADコンバータ 10. ポート0 ・割り込み優先レジスタ内蔵 割り込みは低レベル, 高レベル, 最高レベルの3レベルの多重割り込みが可能です。 外部割り込み INT2, タイマ／カウンタT0L（下位8ビット） からポート0の11の割り込み要因は、割り込み優先レジ スタにより低レベルまたは高レベルの割り込みの優先が指定できます。 また、外部割り込みINT0, INT1は、低レベルまたは最高レベルの割り込み優先が指定できます。 ■サブル−チンスタックレベル ・最大 112レベル（スタックはRAMの中に設定） ■高速乗除算命令内蔵 ・16ビット×8ビット（実行時間：7命令サイクルタイム） ・16ビット÷8ビット（実行時間：7命令サイクルタイム） ■３種類の発振回路 ・RC発振回路（内蔵） ：システムクロック用 ：システムクロック用 ：時計用, システムクロック用 ・CF発振回路 ・水晶発振回路 ■スタンバイ機能 ・HALTモード 命令の実行を停止するモードであり、システムリセットまたは割り込みの発生により解除可能です。 ・HOLDモード CF発振, RC発振, 水晶発振のいずれも停止するモードです。HOLDモードを解除するには、次の３ つの方法があります。 (1)システムリセット。 (2)P70 / INT0 / T0IN端子またはP71 / INT1 / T0IN端子に指定されたレベルを入力します。 ■出荷形態 (3)ポート0で割り込み条件が成立する。 ・DIP42S ・QFP48E ■開発ツ−ル ・エバチップ ：LC866096 ・EPROM版 ：LC86E5420 ・ワンタイム版 ：LC86P5420 ・エミュレータ ● 使用上の注意点 ：EVA-86000（本体）＋ECB867100（エバチップボード）＋POD865400（ポッド） １．下表に示すシステムクロックの発振周波数範囲と，電源電圧範囲及び分周仕様の関係に従って下さい。 システムクロックの発振周波数範囲 電源電圧範囲 分周仕様 備考 15kHz∼30kHz 30kHz∼6MHz 4.5V∼6.0V 1/1 1/1,1/2 1/2分周不可 15kHz∼30kHz 30kHz∼1.5MHz 2.5V∼6.0V 1/1 1/1,1/2 1/2分周不可 1/2 1/1,1/2 1/1分周不可 4.5V∼6.0V 2.5V∼6.0V 1/2 1/1分周不可 1.5MHz∼3MHz 内蔵RC発振 No.6738-3/19 LC865412B/08B/04B ピン配置図 ・DIP42S P00 1 42 P17 / PWM0 P01 2 41 P16 / BUZ P02 3 40 P15 / SCK1 P03 4 39 P14 / S11 / SB1 P04 5 38 P13 / SO1 P05 6 37 P12 / SCK0 P06 7 36 P11 / SI0 / SB0 P07 8 35 P10 / SO0 P70 / INT0 9 34 P36 RES 10 33 P35 XT1 / P74 11 32 P34 XT2 / P75 12 31 P33 VSS 13 30 P32 CF1 14 29 P31 CF2 15 28 P30 VDD 16 27 P73 / INT3 / T0IN P80 / AN0 17 26 P72 / INT2 / T0IN P81 / AN1 18 25 P71 / INT1 P82 / AN2 19 24 P87 / AN7 P83 / AN3 20 23 P86 / AN6 P84 / AN4 21 22 P85 / AN5 ILC00009 外形図 3025B (unit : mm) 42 0.25 15.24 13.8 22 1 21 0.51min 4.25 3.8 5.1max 37.9 0.95 0.48 1.78 1.15 SANYO : DIP42S(600mil) No.6738-4/19 LC865412B/08B/04B P12 / SCK0 P11 / SI0/SB0 P10 / SO0 P36 P35 P34 P33 NC P32 P31 P30 P73/INT3/T0IN 36 35 34 33 32 31 30 29 28 27 26 25 ・QFP48E 45 16 P83/AN3 P03 46 15 P82/AN2 P04 47 14 P81/AN1 NC 48 13 P80/AN0 12 P84/AN4 P02 VDD 17 11 44 CF2 NC P01 10 18 9 43 VSS CF1 P85 / AN5 P00 8 19 XT2 / P75 42 7 P86 / AN6 NC NC 20 6 41 XT1 / P74 P87 / AN7 P17 / PWM0 5 21 RES 40 4 P7I / INT1 P16 / BUZ P70 / INT0 22 3 39 P07 P72 / INT2 / T0IN P15 / SCK1 2 NC 23 1 24 38 P06 37 P05 P13 / SO1 P14/SI1 / SB1 （注）NCピンは何も接続しないこと。 ILC00010 外形図 3156 (unit : mm) 17.2 1.6 14.0 1.5 0.35 1.5 0.15 25 36 1.6 1.5 37 24 13 48 12 1 0.8 3.0max 1.5 1.0 14.0 17.2 1.0 0.1 2.7 15.6 SANYO：QIP48E No.6738-5/19 LC865412B/08B/04B システムブロック図 割込制御 IR PLA ROM CF RC X'tal クロック ジェネレータ スタンバイ制御 PC ベースタイマ バス インタフェース ACC SIO0 ポート1 Bレジスタ SIO1 ポート7 Cレジスタ タイマ0 ポート8 タイマ1 ポート3 ALU ADC PSW INT0∼3 ノイズ除去フィルタ RAR RAM スタックポインタ ポート0 ウォッチドック タイマ ILC00036 No.6738-6/19 LC865412B/08B/04B LC865412B / 08B / 04B 端子機能表 端子名 入出力 VSS VDD PORT0 オプション 電源の−端子 電源の＋端子 入出力 P00∼P07 PORT1 機 能 説 明 入出力 ･8ビットの入出力ポート 4ビット単位の入出力指定可能 ･プルアップ抵抗 有／無 （4ビット一括） ･HOLD解除入力 ･ポート０割り込み入力 ･出力形式 CMOS/Nﾁｬﾈﾙｵ-ﾌﾟﾝﾄﾞﾚｲﾝ ･Nチャネルオープンドレイン出力時は15V耐圧 （1ビット単位） ･8ビットの入出力ポート 出力形式 1ビット単位の入出力指定可能 ･兼用機能 P10∼P17 CMOS / Nﾁｬﾈﾙｵ-ﾌﾟﾝﾄﾞﾚｲﾝ （1ビット単位） P10 ： SIO0データ出力 P11 ： SIO0データ入力／バス入出力 P12 ： SIO0クロック入出力 P13 ： SIO1データ出力 P14 ： SIO1データ入力／バス入出力 P15 ： SIO1クロック入出力 P16 ： ブザー（BUZ）出力 P17 ： タイマ１（PWM0）出力 PORT3 入出力 ･7ビットの入出力ポート 1ビット単位の入出力指定可能 ･プルアップﾟ抵抗 有／無 （1ビット単位） P30∼P36 ･Nチャネルオープンドレイン出力時は15V耐圧 ･出力形式 CMOS / Nﾁｬﾈﾙｵ-ﾌﾟﾝﾄﾞﾚｲﾝ PORT7 ･4ビットの入出力ポート （1ビット単位） 1ビット単位の入出力指定可能 ･2ビットの入力ポート P70∼P73 P74，P75 入出力 入力 ･兼用機能 P70 ： INT0入力／HOLD解除入力 ／ウォッチドッグタイマ用Nch-Tr出力 P71 ： INT1入力／HOLD解除入力 P72 ： INT2入力／タイマ０イベント入力 P73 ： INT3入力(ノイズフィルタ付入力) ／タイマ０イベント入力 P74 ： 32.768 kHz水晶発振子用入力端子 XT1 P75 ： 32.768 kHz水晶発振子用出力端子 XT2 ･インタラブト受付形式, ベクタアドレス PORT8 P80∼P83 入力 P84∼P87 入出力 立 ち 立 立 立 Ｈ ち ち＆ち レ Ｌ レ ベ ク 上 が 下 上 下 ベ が が が ル ベ ル タ り INT0 ○ り り り ○ × ○ ○ 03H INT1 ○ INT2 ○ ○ ○ ○ × ○ × 0BH 13H INT3 ○ ○ ○ × ･4ビットの入出力ポート × 1BH × ○ 1ビット単位の入出力指定可能 ･4ビットの入力ポート ･兼用機能 AD変換入力ポート(8本) No.6738-7/19 LC865412B/08B/04B 端子名 RES XT1 / P74 入出力 入力 入力 機 能 説 明 オプション リセット端子 ･32.768 kHz水晶発振子用入力端子 ･兼用機能 XT1 ： 入力ポート74 ･使用しない場合はVDDに接続 XT2 / P75 出力 ･32.768 kHz水晶発振子用出力端子 ･兼用機能 XT2 ： 入力ポート P75 ･使用しない場合 ･ポート仕様時はVDDに接続 ･発振仕様時はオープン CF1 CF2 入力 出力 セラミック発振子用入力端子 セラミック発振子用出力端子 ＊ポートのオプションは、ポート０のプルアップ抵抗（4ビット一括）を除いて、1ビット単位で指定可能で す。 リセット期間中のポートの状態。 端子名 PORT0 入出力モード 入力 PORT1, 3 入力 プルアップオプション有指定時のプルアップ抵抗の状態 固定プルアップ抵抗OFF プログラマブルプルアップ抵抗OFF No.6738-8/19 LC865412B/08B/04B １．絶対最大定格 / Ta=25℃, VSS=0V 項目 記号 適用端子・備考 最大電源電圧 VDDMAX VDD 入力電圧 VI(1) 入出力電圧 VIO(1) 条件 VDD ･ポート74, 75 ･ポート80, 81, 82, 83 ･RES ･ポート1 規格 VDD[V] min typ max unit −0.3 ∼ ＋7.0 V −0.3 ∼ VDD＋0.3 −0.3 ∼ VDD＋0.3 ∼ 15 ･ポート70, 71, 72, 73 ･ポート84, 85, 86, 87 ･ CMOS出力の ポート0, 3 高 ピーク出力電流 レ ベ ル 合計出力電流 出 力 電 流 VIO(2) オープンドレイン 出力のポート0, 3 −0.3 IOPH ･ポート0, 1, 3 CMOS出力 ･ポート71, 72, 73 適用１端子当り −10 ･ポート84, 85, 86, 87 ΣIOAH(1) ポート0, 1 適用全端子合計 −30 ΣIOAH(2) ポート3 ΣIOAH(3) ･ポート71, 72, 73 −15 −10 低 ピーク出力電流 IOPL(1) レ ベ ル 合計出力電流 出 力 電 流 IOPL(2) 適用全端子合計 適用全端子合計 mA ･ポート84, 85, 86, 87 ポート0, 1, 3 適用１端子当り 20 ･ポート70, 71, 72, 73 適用１端子当り ･ポート84, 85, 86, 87 ΣIOAL(1) ポート0, 1, 70 ΣIOAL(2) ポート3 15 適用全端子合計 適用全端子合計 60 40 ΣIOAL(3) ･ポート71, 72, 73 適用全端子合計 ･ポート84, 85, 86, 87 20 許容消費電力 Pdmax(1) DIP42S Pdmax(2) QFP48E 630 410 mW 動作周囲温度 保存周囲温度 Topg Tstg 70 150 ℃ Ta=−30∼＋70℃ Ta=−30∼＋70℃ −30 −65 ∼ ∼ No.6738-9/19 LC865412B/08B/04B ２．許容動作範囲 / Ta=−30∼＋70℃, VSS=0V 項目 記号 適用端子・備考 条件 規格 max unit 動作電源電圧 VDD(1) VDD(2) VDD 0.98µs≦tCYC≦400µs 3.9µs≦tCYC≦400µs 4.5 2.5 6.0 6.0 V メモリ保持 電源電圧 VHD VDD HOLDモード時 RAM, レジスタ保持 2.0 6.0 CMOS出力の ポート0 出力ディセーブル 2.5∼6.0 0.33VDD +1.0 VDD VIH(2) オープンドレイン 出力ディセーブル 出力のポート0 13.5 13.5 VIH(3) ･ポート1 ･ポート72, 73 4.0∼6.0 0.75VDD 2.5∼4.0 0.8VDD 2.5∼6.0 0.75VDD 高レベル入力電圧 VIH(1) 出力ディセーブル VDD[V] min typ VDD ･CMOS出力の ポート3 VIH(4) オープンドレイン 出力ディセーブル 出力のポート3 出力ディセーブル 4.0∼6.0 0.75VDD 2.5∼4.0 0.8VDD 2.5∼6.0 0.75VDD VIH(5) ･ポート70 (ポート入力 13.5 13.5 VDD ／割り込み側) ･ポート71 VIH(6) ･RES ポート70 出力ディセーブル 2.5∼6.0 0.9VDD VDD VIH(7) (ｳｵｯﾁﾄﾞｯｸﾞﾀｲﾏ側) ･ポート8 出力ディセーブル 2.5∼6.0 0.75VDD VDD ･ポート74, 75 CMOS出力の ポート仕様時 出力ディセーブル 2.5∼6.0 VSS 0.2VDD VIL(2) ポート0 オープンドレイン 出力ディセーブル 2.5∼6.0 VSS 0.25VDD VIL(3) 出力のポート0 ･ポート1, 3 出力ディセーブル 2.5∼6.0 VSS 0.25VDD VIL(4) ･ポート72, 73 ･ポート70 出力ディセーブル 2.5∼6.0 VSS 0.25VDD VIL(5) ポート70 出力ディセーブル (ｳｵｯﾁﾄﾞｯｸﾞﾀｲﾏ側) 2.5∼6.0 VSS 0.8VDD −1.0 VIL(6) ･ポート８ ･ポート74, 75 2.5∼6.0 VSS 0.25VDD 4.5∼6.0 2.5∼6.0 0.98 3.9 400 400 µs MHz 低レベル入力電圧 VIL(1) (ポート入力 ／割り込み側) ･ポート71 ･RES 命令サイクル タイム 出力ディセーブル ポート仕様時 tCYC 発振周波数範囲 FmCF(1) （注１） CF1, CF2 6 MHzｾﾗﾐｯｸ発振時 図１参照 4.5∼6.0 5.88 6 6.12 FmCF(2) CF1, CF2 3 MHz ｾﾗﾐｯｸ発振時 2.5∼6.0 図１参照 2.94 3 3.06 FmRC FsXtal 内蔵ＲＣ発振 2.5∼6.0 32.768 kHz 水晶発振時 2.5∼6.0 0.3 0.8 32.768 3.0 XT1, XT2 kHz 図２参照 No.6738-10/19 LC865412B/08B/04B 項目 発振安定時間 （注１） 記号 適用端子・備考 tmsCF(1) CF1, CF2 規格 条件 VDD[V] 6 MHz ｾﾗﾐｯｸ発振時 4.5∼6.0 図３参照 min typ max unit 0.05 0.5 ms tmsCF(2) CF1, CF2 3MHz ｾﾗﾐｯｸ発振時 図３参照 4.5∼6.0 2.5∼6.0 0.10 0.10 1.00 3.00 tssXtal 32.768 kHz水晶発振時 2.5∼6.0 4.5∼6.0 1.00 3.00 1.50 s typ max unit 5 µA XT1, XT2 図３参照 1.00 （注１） 発振定数は表１，２参照のこと． ３．電気的特性 / Ta=−30∼＋70℃, VSS=0V 項目 記号 高レベル入力電流 IIH(1) 適用端子・備考 ｵ-ﾌﾟﾝﾄﾞﾚｲﾝ出力の 出力ディセーブル ポート0,3 IIH(2) 条件 ･ポート1,3 規格 VDD[V] 2.5∼6.0 min VIN=13.5V (出力 Tr.のオフ リーク電流を含む) 出力ディセーブル 2.5∼6.0 1 1 1 ･ﾌﾟﾙｱｯﾌﾟMOS Tr. ﾌﾟﾙｱｯﾌﾟMOS Tr. オフ 無しの ポート０ VIN=VDD ･ポート70,71,72,73 (出力 Tr. のオフ ･ポート８ リーク電流を含む) IIH(3) IIH(4) 低レベル入力電流 IIL(1) RES ポート74,75 VIN=VDD ポート仕様時 2.5∼6.0 2.5∼6.0 VIN=VDD ･ポート1,3 出力ディセーブル 2.5∼6.0 −1 2.5∼6.0 −1 2.5∼6.0 −1 µA ･ﾌﾟﾙｱｯﾌﾟMOS Tr. ﾌﾟﾙｱｯﾌﾟMOS Tr. オフ 無しの ポート0 VIN=VSS ･ポート70,71,72,73 (出力 Tr のオフ IIL(2) ･ポート8 RES リーク電流を含む) VIN=VSS IIL(3) ポート74,75 ポート仕様時 VIN=VSS IOH=−1.0mA 高レベル出力電圧 VOH(1) VOH(2) ･CMOS出力の ポート0,1,3 ･ポート71,72,73 IOH=−0.1mA ･ポート84,85,86,87 4.5∼6.0 VDD−1 2.5∼6.0 V VDD −0.5 No.6738-11/19 LC865412B/08B/04B 項目 記号 低レベル出力電圧 VOL(1) VOL(2) 適用端子・備考 ポート0, 1, 3 VOL(3) VOL(4) 条件 IOL=10mA IOL=1.6mA 規格 VDD[V] 4.5∼6.0 4.5∼6.0 min typ IOL=1mA 2.5∼6.0 全端子の１本当りの ･ポート71, 72, 73 max unit 1.5 0.4 V 0.4 IOLは1mA以下の時 IOL=1.6mA 4.5∼6.0 0.4 IOL=0.5mA 2.5∼6.0 0.4 4.5∼6.0 2.5∼6.0 0.4 0.4 ･ポート84, 85, 86, 87 VOL(5) 全端子の１本当りの IOLは1mA以下の時 VOL(6) VOL(7) ポート70 IOL=1mA IOL=0.5mA 全端子の１本当りの IOLは1mA以下の時 プルアップMOS Rpu Tr. ･ポート0, 1, 3 VOH=0.9VDD ･ポート70, 71, 72, 73 4.5∼6.0 15 40 70 ･ポート84, 85, 86, 87 ･ポート1 出力ディセーブル 2.5∼4.5 2.5∼6.0 25 70 0.1VDD 150 ヒステリシス電圧 VHIS kΩ V ･ポート70, 71, 72, 73 ･RES 端子容量 CP 全端子 ･f=1MHz 2.5∼6.0 ･被測定端子以外は、 10 pF IN=VSS ･Ta=25℃ ４．シリアル入出力特性 / Ta=−30∼＋70℃, VSS=0V 項目 周期 入 力 低レベル ク パルス幅 シ ロ 高レベル リッ パルス幅 アク ル 周期 ク ロ出 ッ力 低レベル クク ロ パルス幅 ッ 高レベル ク パルス幅 記号 適用端子・備考 条件 規格 VDD[V] 2.5∼6.0 min 2 tCKL(1) 2.5∼6.0 1 tCKH(1) 2.5∼6.0 1 tCKCY(2) SCK0, SCK1 ｵ-ﾌﾟﾝﾄﾞﾚｲﾝ出力時は、 2.5∼6.0 2 tCKL(2) 1kΩのﾌﾟﾙｱｯﾌﾟ抵抗 を外付けする。 tCKCY(1) SCK0, SCK1 図５参照 2.5∼6.0 1/2 2.5∼6.0 tCKCY 1/2 図５参照 tCKH(2) データセット tICK シ リ アップ時間 ア ル データホール tCKI 入 ド時間 力 typ max unit tCYC tCKCY SI0, SI1 SCK0,SCK1の立ち 4.5∼6.0 0.1 SB0, SB1 上がりに対して 規定する 2.5∼6.0 0.4 図５参照 4.5∼6.0 0.1 2.5∼6.0 0.4 µs No.6738-12/19 LC865412B/08B/04B 項目 記号 シリアルク tCKO(1) ロックが外部 適用端子・備考 ･SO0, SO1 ･SB0, SB1 クロック時の 出力遅延時間 シ リ ア ル シリアルク tCKO(2) 出 ロックが内部 力 クロック時の 出力遅延時間 条件 SCK0, SCK1の立ち下 がりに対して規定する 規格 VDD[V] 4.5∼6.0 min typ 7/12tCYC 外付けする。 図５参照 SCK0, SCK1の立ち下 がりに対して規定する unit 7/12tCYC ＋0.2 ｵ-ﾌﾟﾝﾄﾞﾚｲﾝ出力時は、 1kΩのﾌﾟﾙｱｯﾌﾟ抵抗を 2.5∼6.0 ･SO0, SO1 ･SB0, SB1 max ＋1 4.5∼6.0 1/3tCYC ＋0.2 ｵ-ﾌﾟﾝﾄﾞﾚｲﾝ出力時は、 1kΩのﾌﾟﾙｱｯﾌﾟ抵抗を 2.5∼6.0 1/3tCYC ＋1 外付けする。 図５参照 ５．パルス入力条件 / Ta=−30∼＋70℃, VSS=0V 項目 高・低レベル パルス幅 記号 tPIH(1) tPIL(1) 適用端子・備考 ･INT0, INT1 ･INT2 / T0IN 条件 割り込み要因ﾌﾗｸﾞ をセットできる。 規格 VDD[V] 2.5∼6.0 min 2.5∼6.0 2 2.5∼6.0 32 2.5∼6.0 128 2.5∼6.0 200 1 typ max unit tCYC ﾀｲﾏ/ｶｳﾝﾀ0がﾊﾟﾙｽ ｶｳﾝﾄできる。 tPIH(2) tPIL(2) tPIH(3) tPIL(3) tPIH(4) tPIL(4) tPIL(5) ﾉｲｽﾞ除去ﾌｨﾙﾀの 時定数が1/1の 割り込み要因ﾌﾗｸﾞ をセットできる。 場合の INT3 / T0IN ﾀｲﾏ/ｶｳﾝﾀ0がﾊﾟﾙｽ ｶｳﾝﾄできる。 ﾉｲｽﾞ除去ﾌｨﾙﾀの 時定数が1/16の 場合の 割り込み要因ﾌﾗｸﾞ をセットできる ﾀｲﾏ/ｶｳﾝﾀ0がﾊﾟﾙｽ INT3 / T0IN ﾉｲｽﾞ除去ﾌｨﾙﾀの ｶｳﾝﾄできる。 割り込み要因ﾌﾗｸﾞ 時定数が1/64の 場合の をセットできる。 ﾀｲﾏ/ｶｳﾝﾀ0がﾊﾟﾙｽ INT3 / T0IN RES ｶｳﾝﾄできる。 リセットできる。 µs No.6738-13/19 LC865412B/08B/04B ６．ＡＤ変換特性 / Ta=−30∼＋70℃, VSS=0V 項目 記号 分解能 絶対精度 N ET 変換時間 tCAD アナログ入力 電圧範囲 VAIN 適用端子・備考 条件 規格 VDD[V] 4.5∼6.0 min typ （注２） unit ±1.5 bit LSB µs AD変換時間=16×tCYC (ADCR2=0の時) 15.68 (tCYC= 65.28 (tCYC= （注３） AD変換時間=32×tCYC 0.98µs) 31.36 4.08µs) 130.56 (ADCR2=1の時) （注３） (tCYC= 0.98µs) (tCYC= 4.08µs) VSS VDD V 1 µA AN0∼AN7 アナログポート IAINH 入力電流 IAINL max 8 VAIN=VDD VAIN=VSS −1 （注２） 絶対精度は量子化誤差（±1 / 2 LSB）を除く。 （注３） 変換時間は、変換をスタートさせる命令が出てからアナログ入力値に対する完全なデジタル変換値が レジスタに設定されるまでの時間をいう。 ７．消費電流特性 / Ta=−30∼＋70℃, VSS=0V 項目 通常動作時 消費電流 記号 適用端子・備考 IDDOP(1) VDD （注４） 規格 条件 VDD[V] ･FmCF=6MHz ｾﾗﾐｯｸ発振時 4.5∼6.0 ･FsXtal=32.768 kHz水晶 min typ max unit 7 18 mA 4.5∼6.0 3 7 発振時 ･ｼｽﾃﾑｸﾛｯｸは6MHz側 ･内蔵RC発振は停止 ･1/1分周時 IDDOP(2) ･FmCF=3MHz セラミック発振時 ･FsXtal=32.768kHz水晶 発振時 IDDOP(3) ･ｼｽﾃﾑｸﾛｯｸは3MHz側 ･内蔵RC発振は停止 2.5∼4.5 1.5 5 IDDOP(4) ･1/2分周時 ･FmCF=0Hz (発振停止) 4.5∼6.0 0.7 3 ･FsXtal=32.768kHz 水晶 発振時 IDDOP(5) ･ｼｽﾃﾑｸﾛｯｸは内蔵RC発振 2.5∼4.5 ･1/2分周時 0.4 2.5 IDDOP(6) ･FmCF=0Hz (発振停止) 4.5∼6.0 ･FsXtal=32.768kHz 水晶 35 130 15 70 IDDOP(7) 発振時 ･ｼｽﾃﾑｸﾛｯｸは32.768kHz側 2.5∼4.5 µA ･内蔵RC発振は停止 ･1/2分周時 No.6738-14/19 LC865412B/08B/04B 項目 HALTモード 記号 適用端子・備考 IDDHALT(1) VDD 条件 規格 typ max unit 4 9 mA 4.5∼6.0 2.2 5 2.5∼4.5 0.8 3 ･HALTモード 4.5∼6.0 ･FmCF=0Hz (発振停止) 400 1600 ･HALTモード VDD[V] 4.5∼6.0 min ･FmCF=6MHz ｾﾗﾐｯｸ発振時 ･FsXtal=32.768kHz 水晶 消費電流 （注４） 発振時 ･ｼｽﾃﾑｸﾛｯｸは6MHz側 ･内蔵RC発振は停止 ･1/1分周時 IDDHALT(2) ･HALTモード ･FmCF=3MHz セラミック発振時 ･FsXtal=32.768kHz 水晶 IDDHALT(3) 発振時 ･ｼｽﾃﾑｸﾛｯｸは3MHz側 ･内蔵RC発振は停止 ･1/2分周時 IDDHALT(4) µA ･FsXtal=32.768kHz 水晶 発振時 IDDHALT(5) ･ｼｽﾃﾑｸﾛｯｸは内蔵RC発振 2.5∼4.5 ･1/2分周時 200 1300 IDDHALT(6) ･HALTモード 4.5∼6.0 ･FmCF=0Hz (発振停止) 25 100 8 55 ･FsXtal=32.768kHz 水晶 発振時 IDDHALT(7) HOLDモード IDDHOLD(1) VDD 消費電流 （注４） IDDHOLD(2) ･ｼｽﾃﾑｸﾛｯｸは 32.768kHz側 2.5∼4.5 ･内蔵RC発振は停止 ･1/2分周時 HOLDモード 4.5∼6.0 0.05 30 2.5∼4.5 0.02 20 （注４） 消費電流は出力 Tr. およびプルアップ MOS Tr.に流れる電流を含まない。 No.6738-15/19 LC865412B/08B/04B 表 1 セラミック発振保証定数（メインクロック） 発振の種類 メーカ 発振子 Ｃ１ 6 MHzセラミック発振 3 MHzセラミック発振 ムラタ CSA 6.00MG CST 6.00MGW 京セラ KBR-6.0MSA PBRC 6.00A (ﾁｯﾌﾟﾀｲﾌﾟ) ムラタ Ｃ２ 33pF 33pF 内蔵 33pF 33pF 33pF 33pF KBR-6.0MKS PBRC 6.00B (ﾁｯﾌﾟﾀｲﾌﾟ) 内蔵 CSA 3.00MG CST 3.00MGW 33pF 33pF 内蔵 京セラ KBR-3.0MS ※Ｃ1, Ｃ2はＫ公差（±10％） , ＳＬ特性を使用すること。 47pF 表 2 水晶発振保証定数（サブクロック） 発振の種類 メーカ 発振子 32.768 kHz 水晶発振 京セラ KF-38G-13P0200 ※Ｃ3, Ｃ4はＪ公差（±5％） , ＣＨ特性を使用すること。 47pF Ｃ３ Ｃ４ 18pF 18pF （高精度を必要としないものについては、Ｋ公差（±10％） , ＳＬ特性を使用すること。） （注意）・回路パタ−ンの影響を受けるので、発振に関わる部品はできるだけパターン長を伸ばさないように近 くに配置すること。 ・上記以外の発振子を用いた場合には、特性を保証できない。 CF1 C1 CF2 CF XT1 C2 図1 セラミック発振回路 C3 XT2 X'tal C4 図2 水晶発振回路 ILC00059 ILC00065 No.6738-16/19 LC865412B/08B/04B VDD 動作VDD下限 0V 電源 リセット時間 RES 内蔵RC発振 tms CF CF1, CF2 tss Xtal XT1, XT2 動作モード 不定 リセット 命令実行 OCR6=1 命令実行 リセット時間と発振安定時間 HOLD解除信号 Valid 内蔵RC発振 tms CF CF1, CF2 tss Xtal XT1, XT2 動作モード HOLD 命令実行 HOLD解除信号と発振安定時間（HOLD突入時OCR6=1） 図3 発振安定時間 ILC00044 No.6738-17/19 LC865412B/08B/04B VDD RRES RES （注意）電源が動作電源電圧の下限を上回ったあと 200µsまでは必ずリセットがかかるように RRES, CRESの値を決めること。 CRES 図4 リセット回路 ILC00052 0.5VDD ACタイミング測定点 VDD tCKCY tCKL tCKH SCK0 SCK1 1kΩ tICK tCKI SI0 SI1 tCKO 50pF SO0, SO1 SB0, SB1 タイミング テスト負荷 図5 シリアル入出力テスト条件 tPIL ILC00073 tPIH 図6 パルス入力タイミング条件 ILC00074 No.6738-18/19 LC865412B/08B/04B 本書記載の製品は、定められた条件下において、記載部品単体の性能・特性・機能などを規定するものであ り、お客様の製品（機器）での性能・特性・機能などを保証するものではありません。部品単体の評価では 予測できない症状・事態を確認するためにも、お客様の製品で必要とされる評価・試験を必ず行って下さい。 弊社は、高品質・高信頼性の製品を供給することに努めております。しかし、半導体製品はある確率で故障 が生じてしまいます。この故障が原因となり、人命にかかわる事故、発煙・発火事故、他の物品に損害を与 えてしまう事故などを引き起こす可能性があります。機器設計時には、このような事故を起こさないような、 保護回路・誤動作防止回路等の安全設計、冗長設計・機構設計等の安全対策を行って下さい。 本書記載の製品が、外国為替及び外国貿易法に定める規制貨物（役務を含む）に該当する場合、輸出する 際に同法に基づく輸出許可が必要です。 弊社の承諾なしに、本書の一部または全部を、転載または複製することを禁止します。 本書に記載された内容は、製品改善および技術改良等により将来予告なしに変更することがあります。した がって、ご使用の際には、「納入仕様書」でご確認下さい。 この資料の情報（掲載回路および回路定数を含む）は一例を示すもので、量産セットとしての設計を保証す るものではありません。また、この資料は正確かつ信頼すべきものであると確信しておりますが、その使用 にあたって第３者の工業所有権その他の権利の実施に対する保証を行うものではありません。 PS No.6738-19/19