AN19 LT1070設計マニュアル

アプリケーションノート 19
1986年6月
LT1070デザイン・マニュアル
Carl Nelson
はじめに
3端子モノリシック・リニア電圧レギュレータは、ほぼ
20年前に登場し、さまざまな理由から瞬く間に普及しま
した。特に、当時は優れたリニア電圧レギュレータを設
計できるエンジニアがあまりいなかったのです。またこ
の新型デバイスは使いやすく安価でした。現在、一般的
に討議されており「エキスパート・システム」には、これ
らの設計者の知識がシリコンの形でふんだんに埋め込ま
れています。このような長所によって、レギュレータは
ディスクリート部品や初期のモノリシック構成ブロック
をすぐに駆逐して市場を支配しました。
さらに最近では、スイッチング方式のレギュレータに対
する関心が増加しています。高効率で小型のスイッチン
グ・レギュレータは、全体的なパッケージ・サイズの縮
小に伴ってさらに魅力的になっています。あいにく、ス
イッチング・レギュレータは設計が最も困難なリニア回
路のひとつでもあります。不可解なモード、突然の故
障、独特なレギュレーション特性、そして破壊などは、
スイッチング・レギュレータを設計しているときよくあ
る出来事です。
大部分のスイッチング・レギュレータICは複数の構成ブ
ロックです。多くのディスクリート部品が必要であり、
またユーザ側に十分な専門的知識があることが前提と
なっています。新型デバイスにはダイ上にパワー・ス
イッチを搭載したものもありますが、応用にはまだかな
りの技術力が必要です。そして、メーカからの充実した
実用的なアプリケーション文献のサポートが大幅に不足
していました。
これらの検討事項は、最初の3端子モノリシック・レ
ギュレータが登場したときのリニア・レギュレータ・デ
ザインの状況を連想させます。この歴史的な教訓をもっ
て、LT®1070 5端子スイッチング・レギュレータは使い
やすさと経済性を追求して設計されました。ユーザはス
イッチング・レギュレータの設計についての特別な知識
は必要なく、また多様性に優れているので、広く普及し
ているあらゆるスイッチング・レギュレータ構成に使用
できます。ユーザの利益を最大にするために、このデバ
イスには多大なアプリケーションの成果が盛り込まれて
います。本アプリケーションノートは、直接デバイスの
動作を検討する資料としてはもとより、補助的なチュー
トリアルとしても役立ちます。「必要に応じて」使用する
ことを意図したものです。必要な機能を早く実現したい
場合は、説明の多くは無視することができ、ブレッド
ボード組立ての成功率も高くなっています。より専門的
に学習したい読者は、より慎重に資料を熟読する道を選
べます。どちらの方法も有効であり、本アプリケーショ
ンノートは両方とも満足します。
- Jim Williams
、LTC、LTはリニアテクノロジー社の登録商標です。
AN19-1
アプリケーションノート 19
AN19-2
Notes
アプリケーションノート 19
目次
序文 .......................................................................................................................................................................AN19-4
LT1070の動作 .......................................................................................................................................................AN19-7
ブロック図 ............................................................................................................................................................AN19-7
ピンの機能 ............................................................................................................................................................AN19-8
基本的なスイッチング・レギュレータ・トポロジー .........................................................................................AN19-12
アプリケーション回路:
昇圧モード ......................................................................................................................................................AN19-17
負降圧コンバータ ............................................................................................................................................AN19-21
負から正の昇降圧コンバータ.......................................................................................................................... AN19-24
正降圧コンバータ ............................................................................................................................................AN19-27
フライバック・コンバータ ............................................................................................................................. AN19-30
完全絶縁型コンバータ ....................................................................................................................................AN19-35
正電流ブースト降圧コンバータ ...................................................................................................................... AN19-40
負電流ブースト降圧コンバータ ...................................................................................................................... AN19-41
負入力-負出力フライバック・コンバータ ...................................................................................................... AN19-42
正から負のフライバック・コンバータ ...........................................................................................................AN19-42
電圧ブースト昇圧コンバータ.......................................................................................................................... AN19-43
負昇圧コンバータ ............................................................................................................................................AN19-44
正から負の昇降圧コンバータ.......................................................................................................................... AN19-44
電流ブースト昇圧コンバータ.......................................................................................................................... AN19-44
フォワード・コンバータ ................................................................................................................................. AN19-45
周波数補償 ..........................................................................................................................................................AN19-48
外部電流制限 ......................................................................................................................................................AN19-51
外部トランジスタのドライブ ............................................................................................................................. AN19-53
出力整流ダイオード ............................................................................................................................................AN19-54
入力フィルタ ......................................................................................................................................................AN19-56
効率計算 ..............................................................................................................................................................AN19-58
出力フィルタ ......................................................................................................................................................AN19-59
入力および出力コンデンサ ................................................................................................................................. AN19-60
インダクタおよびトランスの基礎 ...................................................................................................................... AN19-61
ヒートシンク情報 ............................................................................................................................................... AN19-70
トラブル・シューティングのヒント .................................................................................................................. AN19-70
低調波発振 ..........................................................................................................................................................AN19-72
付録
絶対最大定格 ...................................................................................................................................................AN19-74
パッケージ/発注情報 .......................................................................................................................................AN19-74
電気的特性 ......................................................................................................................................................AN19-74
標準的性能特性 ............................................................................................................................................... AN19-76
コアおよびインダクタ/トランス・メーカ ...................................................................................................... AN19-79
参考文献 ..........................................................................................................................................................AN19-79
パッケージ図面 ............................................................................................................................................... AN19-80
AN19-3
アプリケーションノート 19
序文
LT1070の小型バージョン
このアプリケーションノートが作成されて以降、
LT1070の新バージョンがいくつか開発されました。
LT1071とLT1072は、スイッチ電流定格がそれぞれ2.5A
と1.25Aであることを除いてLT1070と同一です。スイッ
チ電流が低い設計では、これら小型チップを利用すれば
コスト削減を図ることができます。LT1071とLT1072の
設計に用いる計算式は、以下の点を除いてLT1070と同
一です。
ピーク・スイッチ電流(IP)
=5A
=2.5A
=1.25A
LT1070
LT1071
LT1072
スイッチ「オン」抵抗(R)
≈0.2Ω
≈0.4Ω
≈0.8Ω
LT1070
LT1071
LT1072
スイッチ電流に対するVCピンの ≈8A/V
トランスコンダクタンス
≈4A/V
≈2A/V
LT1070
LT1071
LT1072
また、1989年の第2四半期にはLT1070/LT1071/LT1072の
100kHzバージョンが供給されます。
この式では連続モード動作を仮定しています。この式で
計算したΔIがIPを上回る場合は、インダクタンスをさら
に減らして不連続モード動作にすることが可能です。不
連続モードではより高いスイッチ電流が必要です。
AN19のすべてのトポロジーがこのモードの設計等式を
示しているわけではありませんが、非常に低い出力電力
に対して、またはインダクタ/トランスのサイズの要求
が厳しい場合は検討しなければなりません。完全絶縁型
フライバックを除く、すべてのトポロジーで、不連続
モードは良好に動作します。不連続モードの欠点は、出
力リップルが高く効率がわずかに低いことです。
例1:VIN=−24V、VOUT=−5V、IOUT=1.5Aの負降圧コ
ンバータの場合
= IOUT +
I(式37)
P
ΔIMAX=2(ISW−IP)=2(5−1.5)=7A(LT1070)
=2(2.5−1.5)=2A9(LT1071)
=2(1.25−1.5) - N.A.(LT1072)
LT1072では小さ過ぎるので(IP > ISW)、最大ΔIが2Aの
LT1071を選択します。控え目な実際のΔIとしては1Aを
選びます。これにより、効率損失の余裕と部品値のバラ
ツキが許容されます。式37を使用して:
インダクタンスの計算
AN19の読者からのフィードバックでは、インダクタン
ス値を計算するためのΔIの使い方に不明点があること
が分かりました。ΔIはスイッチ「オン」時間中のインダ
クタまたは一次電流の変化です。推奨値はLT1070ス
イッチのピーク電流定格(5A)の約20%、あるいは平均
インダクタ電流の20%の場合もあります。この20%の経
験則は、所定のスイッチ電流定格に対して、ほぼ最大出
力電力が得られる値です。最大出力電力が必要ない場合
は、ΔIの増加を許せば、より小さなインダクタ/トラン
スを使用することができます。設計方法は、L=∞で
AN19に記載されている式を使用してピーク・インダク
タ/スイッチ電流(IP)を計算します。
次にこの電流をピーク・スイッチ電流と比較してくださ
い。この差がΔIに許容できる「余裕」です。
ΔIMAX=2(ISWITCH(PEAK)−IP)
AN19-4
(VIN − VOUT)(VOUT) = IOUT = 1.5A
2 • VIN • f • (L ≈ ∞)
L=
(VIN − VOUT)(VOUT) = (24 − 5)(5) = 99µH
VIN(∆I) • f
24(1) • 40k
例2:VIN=6V、VOUT=±15V/35mA、および5V/0.2A、
N=0.4( 一次対5V二次)のフライバック・コンバータの
場合。計算のために、全体の出力電力2.05Wは5V二次を
基準にしており、N(0.4)、VOUT(5V)およびIOUT=0.41Aに
対して1つの値を生じます。
アプリケーションノート 19
式79を使用して:
( )(
)
)(
VIN VOUT
V

I
IP = OUT  OUT + N +
E  VIN
 2 • f VOUT + N VIN L = ∞
(
=
)

0.41A  5V
+ 0.4 = 0.674A

0.75  6V

LT1072はこの電流を扱うのに十分であり、ΔIMAXは次
式のとおりです。
ΔIMAX=2(1.25A−0.674A)=1.15A
ΔIに控えめな値0.7Aを使用します(これはLT1072の最大
スイッチ電流1.25Aの56%であり、20%ではないことに
注意してください)。また式77を使用すると、以下のよ
うになります。
L=
(VIN)(VOUT) =
(6)(5)
= 145µH
∆I • f(VOUT + N VIN) (0.7)(40k)(5 + 0.4 • 6)
磁気部品の保護
LT1070の設計者の第二の問題は、過負荷または短絡状
態での磁気部品の保護です。物理サイズの制約により、
LT1070の最大電流制限値を処理するように規定されて
いないインダクタやトランスが必要なこともよくありま
す。この問題には、いくつかの方法で対処することがで
きます。
1. 最大負荷電流条件が許せば、LT1071またはLT1072を
使用します。
2. LT1070の電流制限は温度が高いと低下することを利
用します。古いデータシートに記載されているワー
ストケースの電流制限値は、1つの仕様で両極端の温
度を許容しています。新しいデータシートでは、
25℃ ま た は そ れ 以 上 の 温 度 に 対 し て 、 LT1070で
10A、LT1071で5A、LT1072で2.5Aの最大電流が規定
されています。最初のデータシートが印刷されて以
降、LT1070の電流制限の温度依存性は大幅に改善さ
れたことをご確認ください。古い値は−0.3%/℃以上
ですが、新しい値は−0.1%/℃以下です。新しいデー
タシートの電流制限グラフは、改善された特性を反
映しています。
3. メーカの仕様に対してインダクタ/トランス電流を制
限する必要があるかどうか再検討します。多くの
ケースでは最大電流定格は、コアの飽和を配慮して
決定されます。コアを飽和させてもコアには無害で
す。材質の特性が永久に変化するほど温度が上昇し
た場合にのみ、コアや巻線の損傷が生じます。コア
の飽和は電流が「暴走」してスイッチやダイオードを
破壊するため、従来式のスイッチャにとって「致命
的」と考えられていました。LT1070は瞬時的なサイ
クルごとに電流を制限し、著しくオーバドライブさ
れたコアでも電流の「暴走」を防止します。主な考慮
事項は、巻線電流(I2R)の加熱の影響です。短絡状態
では、インダクタの巻線電流はLT1070の電流制限値
でほぼ一定しています。トランスの二次巻線電流
は、LT1070の電流制限の1/N倍でほぼ一定です。こ
れはコアが深く飽和しないと仮定しています。電流
制限値よりかなり下でコアが飽和する場合、巻線の
RMS電流は電流制限値より相当低い値になります。
この複雑な状況を解消する最良の方法は、熱電対を
使って過負荷状態でのコア/巻線温度を実際に測定す
ることです。熱電対はピーク温度を反映させるため
に、巻線やコアにできる限り深く「挿し込む」必要が
あります。スイッチングによって発生する磁界と電
界は、熱電対メータに悪影響を与える可能性があり
ます。これが起こった場合は、定期的に電源を切っ
て温度をチェックしてください。性能仕様ではな
く、判断基準として永久的な損傷を伴うピーク許容
温度の決定については、磁気部品メーカにご相談く
ださい。主な故障モードは絶縁の溶融に起因する巻
線の短絡です。ほとんどのメーカが高温絶縁を提供
しています。
AN19-5
アプリケーションノート 19
新しいスイッチ電流仕様
LT1070はデューティ・サイクル50%以下に対しては、
5Aのピーク・スイッチ電流で規定されていました。ま
た、これより高いデューティ・サイクルでは、ピーク電
流は 4Aに制限されていました。多くの設計がデュー
ティ・サイクル50%付近で動作し可能な最大出力電力を
必要とするため、このデューティ・サイクル50%での仕
様の極端な変更は頭の痛い問題でした。この問題を解決
するために、新しいデータシートのスイッチ電流制限
は、デューティ・サイクル50%での5Aからデューティ・
サイクル80%での4Aに直線的に減少する関数として規定
されます。LT1071とLT1072もこの方法で規定されるこ
とになります。
流が流れないのでユーザは気にする必要はありません。
CZには多少注意する必要があります。LT1070はVINピン
のノイズやリップルには非常に耐性がありますが、アプ
リケーションによってはCZが必要です。問題は、電源
が投入されたときにD1がCZを充電しなければならない
ことです。電源が急激に立ち上がるので、D1が1サイク
ルのサージ定格を超える可能性があります。
V+
D1
≈ 20V
+
CIN
ISW=「オン」時間中のLT1070の平均スイッチ電流
DC=デューティ・サイクル
ISW=4A、DC=30%の場合、IZ=42mAになります。
20Vツェナーは(20)(42)=0.84Wを消費します。この電力
はいずれにせよLT1070で消費されるので効率の低下は
ありません。抵抗(RZ)は起動に必要です。これがない
と、VINピンがスイッチ・ピンに対して16V以上負にな
り、ラッチオフ状態になります。LT1070がスイッチン
グを行っておらず、FBピンが0.5V以下の場合、LT1070
は「絶縁型フライバック」モードになり、VIN、VSW間の
電圧に安定化しようとします。この電圧が16Vを超える
と、レギュレータはデューティ・サイクルをゼロに下げ
て、永久的に「スイッチングしない」状態になります。
RZはVINピンの電圧を高くして起動を開始させます。た
とえこの状態のときにはVINからグランド・ピンまでの
電圧が40Vを超えたとしても、RZが大きいため有害な電
AN19-6
VIN
VSW
高い電源電圧
LT1070の多くのアプリケーションで、最大入力電圧が40V
を超えることが多くなってきました。
単純な方法は、
60Vで
規定される「HV」デバイスを使用することですが、場合に
よっては図に示すように、
単にツェナー・ダイオードで電源
電圧を下げて、安価な標準品を使用することもできます。
LT1070が動作するのに電源ピン(VIN)に数ボルトしか必要な
いため、
ほとんどの場合このツェナーによって非安定入力
電圧範囲が変わることはありません。
ツェナーの消費電力
はIZ ≈ 6mA+ISW(0.0015+DC/40)
から計算することができま
す。
RZ
1k
0.5W
CZ
(OPTIONAL)
LT1070
FB
GND
AN19 F01
不連続「発振」
(リンギング)
多くの顧客からスイッチ「オフ」時間の一部で、スイッ
チ・ピンで起こる発振について調査依頼がありました。
これは発振ではありません。これはインダクタまたはト
ランスの一次でのゼロ電流状態への遷移に起因する減衰
リンギングです。軽負荷時または低インダクタンス値で
は、スイッチ・オフ時間中にインダクタ電流はゼロに落
ちます。これによって、インダクタ電圧がゼロに向かっ
て低下していきます。ただし、そうすることでエネル
ギーがスイッチ、インダクタ、およびキャッチ・ダイ
オードの寄生容量からインダクタに戻されます。インダ
クタと容量が並列共振タンク回路を形成しており、これ
が「リンギング」します。ピーク振幅がスイッチ・ピンで
負電圧にならない限り、このリンギングは有害ではあり
ません。必要な場合は、標準で100Ω∼1kΩおよび500pF
∼5000pFの直列R/Cダンパをインダクタ/一次巻線と並列
に接続して減衰させることができます。標準的なリンギ
ング周波数は100kHz∼1MHzです。
アプリケーションノート 19
LT1070の動作
LT1070は電流モード・スイッチャです。したがって、
スイッチのデューティ・サイクルは、出力電圧ではなく
スイッチ電流で直接制御されます。スイッチは発振器サ
イクルが開始するたびにターン「オン」します(ブロック
図参照)。スイッチは電流があらかじめ設定されたレベ
ルに達するとターン「オフ」します。出力電圧の制御は、
電圧感知用誤差アンプの出力を使用して電流のトリッ
プ・レベルを設定することによって行われます。この手
法にはいくつかの利点があります。まず、ライン過渡応
答が非常に遅い従来のスイッチとは異なり、入力電圧の
変動に即時に応答します。次にエネルギー蓄積インダク
タでの中域周波数における90°の位相シフトが減少しま
す。このため入力電圧または出力負荷が大きく変動する
状態での閉ループ周波数補償が大幅に簡素化されます。
最後に、パルス単位の電流制限が容易なため出力過負荷
または短絡状態で最大限スイッチの保護が可能です。低
ドロップアウトの内部レギュレータは、LT1070のすべ
ての内部回路に2.3V電源を供給しています。ドロップア
ウトが低く設計されているため、入力電圧を3Vから60V
まで変化させても、デバイス性能が変わることはありま
せん。40kHz発振器はすべての内部タイミングの基本ク
ロックです。ロジック回路およびドライバ回路を通し
て、出力スイッチをターン「オン」します。特別な適応型
アンチSAT回路がパワー・スイッチの飽和の開始を検出
し、瞬時にドライバ電流を調整してスイッチの飽和状態
を制限します。これによって消費電力が最小限に抑えら
れ、スイッチは非常に高速でターンオフします。
リーク・インダクタンス・スパイクを無視するので、出
力レギュレーションが改善されます。
コンパレータ入力に現れる誤差信号は外部に引き出され
ています。このピン(VC)には4種類の機能があります。
これらは周波数補償、電流制限調整、ソフトスタート、
およびレギュレータ全体のシャットダウンに使用されま
す。このピンは通常のレギュレータ動作の間は、0.9V
(“L”出力電流)と2.0V(“H”出力電流)の間の値をとりま
す。誤差アンプが電流出力(gm)タイプであるため、この
電圧を外部でクランプして制限電流を調整することがで
きます。同様に、コンデンサ結合された外部クランプは
ソフトスタートを実行します。スイッチングのデュー
ティ・サイクルは、VCピンがダイオードを介してグラ
ンドに引かれ、LT1070がアイドル・モードになると、
ゼロになります。VCピンを0.15V以下にすると、レギュ
レータ全体がシャットダウンし、シャットダウン回路を
バイアスするためにわずか50µAの電源電流しか流れま
せん。
ブロック図
VIN
16V
2.3V
REG
FLYBACK
ERROR
AMP
400kHz
OSC
1.2Vバンドキャップ・リファレンスは誤差アンプの非反
転入力をバイアスします。反転入力は出力電圧を感知す
るためにピンに引き出されています。この帰還ピンは、
外付け抵抗で“L”にすると、メイン誤差アンプ出力を切
り離し、フライバック・アンプ出力をコンパレータ入力
に接続するという、2次的な機能を持っています。この
状態でLT1070は電源電圧を基準にしてフライバック・
パルス値を調整します。このフライバック・パルスは、
通常のトランス結合されたフライバック型レギュレータ
では出力電圧に正比例します。フライバック・パルスの
振幅を調整すると、入力と出力を直結しなくても出力電
圧を調整できます。その出力はトランス巻線がブレーク
ダウン電圧までは完全なフロート状態になっています。
巻線を追加すれば簡単に複数のフローティング出力を得
ることができます。LT1070内部の特別な遅延回路によ
り、フライバック・パルスの立上りエッジで発生する
SWITCH
OUT
LOGIC
MODE
SELECT
DRIVER
5A, 75V
SWITCH
ANTISAT
COMP
–
FB
ERROR
+ AMP
VC
+
SHUTDOWN
CIRCUIT
1.24V
REF
CURRENT
AMP
–
GAIN
≈6
0.02Ω
0.15V
AN19 BD
AN19-7
アプリケーションノート 19
ピン機能
グランド・ピン
入力電源(VIN)
LT1070のグランド・ピン(ケース)は、内部誤差アンプ
の負のセンス・ポイント、および5Aスイッチの大電流
経路として動作するため重要です。これは一般には上手
な設計方法ではありませんが、5ピン・パッケージ構成
では必要でした。ロード・レギュレーションの低下を避
けるために、グランド・ピンにケルビン接続を行ってく
ださい。TO-3パッケージでは、パッケージの一端をパ
ワー・グランドに、他端を帰還分割抵抗(アナログ・グ
ランド)に接続して行います。この例を図2に示します。
LT1070は、3Vから40V(標準)まで、または60V(HV品)
の入力電圧で動作するように設計されています。電源電
流は約6mA(出力電流がゼロの状態)のとき、この範囲で
は本質的に平坦です。スイッチ電流が増加すると、電源
電流(スイッチ・オン時間中)は、スイッチ電流の約1/40
の割合で増加します。これはスイッチ・トランジスタが
hFE 40であることを示しています。
LT1070の低電圧ロックアウトは、2.3Vレギュレータを
ドライブするラテラルPNPパス・トランジスタの飽和を
検知することによって行われます。このトランジスタの
リモート・コレクタが電流を流し、入力電圧が2.5V以下
になるとスイッチをロックアウトします。入力電圧の有
効範囲を大きくするため、ヒステリシスは使用していま
せん。レギュレータをちょうど2.5Vスレッショルドで動
作させると、LT1070は変動する入力電圧に応答して、
ターンオン/ターンオフする「不安定」動作になる可能性
がありますが、これによってデバイスに悪影響を与える
ことはありません。スレッショルド電圧を高くしたい場
合は、外部低電圧ロックアウトを追加できます。図1に
示す回路は、これを実現する方法の一例です。
この回路のスレッショルドは約VZ+1.5Vです。それ以
下の電圧では、D2がVCピンを“L”にしてレギュレータを
シャットオフします。
最良のロード・レギュレーションを達成するには、ス
イッチ電流経路の抵抗を低くしなければなりません。
0.01Ωの導線抵抗により、5Aのスイッチ電流で50mVの
電圧降下が生じます。これは5V出力における1%の変化
であり、この値は負荷電流の増加に伴って実際に増加し
ます。
TO-220パッケージでケース接続を行わない場合は、帰
還抵抗を独立した導線でグランド・ピンに直接接続して
ください(図3)。必要に応じて、ケースを第二のグラン
ド・ピンとして使用することができます。
ロード・レギュレーションの影響や高いdi/dtのスイッチ
電流による誘導電圧を最小限に抑えるために、グラン
ド・ピンに長い導線を接続しないようにしてください。
グランド・プレーンはEMIを抑えます。
VIN
LT1070
VZ
GND
FB
PIN
VC
D2
SWITCH CURRENT
PATH—KEEP
RESISTANCE TO
A MINIMUM
1.5k
AN19 F01
–VIN
FEEDBACK
DIVIDER
LOAD CURRENT
PATH—KEEP RESISTANCE
TO A MINIMUM
TO OUTPUT (+)
TO OUTPUT GND
AN19 F02
図1. 外部低電圧ロックアウト
AN19-8
図2
アプリケーションノート 19
SEPARATE
GROUND
PATH
GND
VC FB
TO
OUTPUT
OUTPUT
DIVIDER
VSW
GND
VIN
VC FB
TO
OUTPUT
SWITCH CURRENT
PATH—KEEP RESISTANCE
LOW
VSW
VIN
SWITCH
CURRENT
PATH
AN19 F03a
AN19 F03b
図3
帰還ピン
帰還ピンはシングル・ステージ誤差アンプの反転入力で
す。図4に示すように、このアンプの非反転入力は内部
で1.244Vのリファレンスに接続されています。
このアンプの入力バイアス電流は、アンプ出力がリニア
領域にある場合、標準350nAです。このアンプはgmタイ
プです。つまり、制御された電圧対電流利得(gm ≈ 4400µ
モー)で高い出力インピーダンスを持っていることを意
味します。無負荷時のDC電圧利得は約800です。
2.3V
TO LOGIC
STEERING
≈ 1V
Q53
30Ω
–
ERROR
AMP
+
VC PIN
FEEDBACK
PIN
5.6V
1.244V
GND PIN
AN19 F04
図4
この帰還ピンには、LT1070を通常動作、またはフライ
バック・レギュレータ動作にプログラムするために使用
する2次 的な 機能 があ りま す(ブ ロ ック 図の 解説 を 参
照)。図4では、Q53は約1Vのベース電圧でバイアスされ
ます。これはピンから電流が流出するときに、帰還ピン
を約0.4Vにクランプします。約10µAまたはそれ以上の
電流がQ53を流れると、レギュレータは通常動作からフ
ライバック・モードになりますが、このスレッショルド
電流は3µAから30µAまで変化します。LT1070は通常の
起動時には、帰還ピンが0.45V以上になるまでフライ
バック・モードになっています。出力電圧の設定に使用
される抵抗分割器は、出力電圧が安定化された値の約
33%になるまで帰還ピンから電流を流し出させます。
LT1070を完全絶縁型フライバック・モードで動作させ
たい場合は、帰還ピンからグランドに1本の抵抗を接続
します。R=8.2kの場合、帰還ピンの電圧は約0.4Vにな
ります。このモードでの帰還ピンの出力インピーダンス
は約200Ωであるため、実際の電圧は抵抗値によって決
まります。抵抗を流れる500µAは、帰還ピン電圧を0.4V
から0.3Vに低下させます。フライバック動作を保証する
ための抵抗を流れる最小電流は50µAです。実際の抵抗
値は、フライバック安定化電圧を微調整するものが選択
されます(絶縁型フライバック・モード動作の説明と帰
還ピン特性のグラフを参照)。
AN19-9
アプリケーションノート 19
内部30Ω抵抗と5.6Vツェナーが帰還ピンを過電圧ストレ
スから保護します。最大過渡電圧は±15Vです。帰還分
割器にフィードフォワード・コンデンサを使用した場
合、この高い過渡電圧状態は出力短絡時の急な電圧の立
下り時に最もよく発生します。15V以上のDC出力電圧に
フィードフォワード・コンデンサを使用する場合は、図
5に 示 す よ う に 、 分 割 器 ノ ー ド と 帰 還 ピ ン の 間 に
VOUT/20mAに等しい抵抗を使用しなければなりません。
2.3V
S1
Q56
1.244V
Q57 Q58
VOUT
*R =
TO LT1070
FEEDBACK PIN
C
VOUT
20mA
1.24k
*REQUIRED FOR VOUT > 15V
FEEDFORWARD CAPACITOR
USED FOR IMPROVED
LOOP TRANSIENT RESPONSE
OR SOFT START
AN19 F05
図5
補償ピン(VC)
VCピンは、周波数補償、電流制限、ソフトスタート、
およびシャットダウンに使用されます。このピンは誤差
アンプ出力と電流コンパレータ入力の兼用ピンです。誤
差アンプ回路を図6に示します。
Q57とQ58は差動入力ステージを形成しており、このス
テージのコレクタ電流はQ55とQ56によって反転され4倍
になります。Q55の電流はさらにQ60とQ61によって反
転され、2.3VレールからR21とQ62で設定される約0.4V
のクランプ・レベルまで振幅可能な平衡出力へ電流を供
給します。入力トランジスタの60µAのテール電流は、
AN19-10
FB
PIN
Q62
TO
SHUTDOWN
CIRCUIT
FROM
FLYBACK
AMPLIFIER
S2
Q18
VC
PIN
R21
3k
Q45
60µA
LT1070を使用するときには、帰還ピンの基準電圧はレ
ギュレータのグランド・ピンを基準にすること、そして
グランド・ピンに5A以上のスイッチ電流が流れること
を覚えておいてください。グランド・ピン接続に抵抗分
があると、ロード・レギュレーションが低下します。帰
還分割器のグランド端をパワー・グランドから別の接続
にして、LT1070のグランド・ピンに直接接続すると、
最高のレギュレーションが得られます。これによって、
出力電圧誤差は帰還分割器比で増幅されるのではなく、
グランド・ピン抵抗での電圧降下に制限されます。グラ
ンド・ピンの説明を参照してください。
30µA
Q55
Q60
Q61
Q32
Q24
S3
AN19 F06
図6. 誤差アンプ
誤差アンプのgmを4400µモーに設定します。無負荷時の
電圧利得は、トランジスタの出力インピーダンスによっ
て約800に制限されます。ソースおよびシンク電流は最
大約220µAです。
VCピンの電圧は、出力スイッチがターンオフする電流
レベルを決定します。VC電圧が0.9V(@25℃)以下の場
合、出力スイッチは完全にオフ(デューティ・サイクル
=0)になります。0.9V以上では、スイッチは発振サイク
ルごとにターンオンし、スイッチ電流がVC電圧で設定
されるトリップ・レベルに達するとターンオフします。
このトリップ・レベルはVC=0.9Vのときにゼロで、VC
が2Vの上側クランプ・レベルに達すると約9Aに増加し
ます。これらの値はデューティ・サイクルが10%のとき
のものです。10%以上になると、スイッチのターンオフ
はスイッチ電流と時間の両方に関係してきます。時間依
存性は、電流アンプ入力に送られる小さなランプ電流に
起因します。このランプはデューティ・サイクル約40%
で始まり、図7に示すVC対デューティ・サイクル・グラ
フの直線が曲がる要因になっています。このランプは、
低調波発振として知られる「電流モード」スイッチング・
レギュレータに特有の現象を防止するために使用されま
す。詳細は「低調波発振」のセクションを参照してくださ
い。
次のアンプ出力もVCピンに接続されています。この「フ
ライバック・モード」アンプは、帰還ピンから電流が流
出するときにだけターンオンします。この状態は、帰還
分割器が帰還ピンの電圧を0.45V以上にするまで、通常
モードの起動時にのみ生じます。
アプリケーションノート 19
100
出力ピン
TJ = 25°C
LT1070のVSWピンは内部NPNパワー・スイッチのコレク
タです。このNPNの標準オン抵抗は0.15Ωで、ブレーク
ダウン電圧(BVCBO)は85Vです。超高速スイッチング時
間と高効率は特殊ドライバ・ループを用いて得られま
す。この回路はスイッチを準飽和状態に維持するのに必
要な最低値のベース・ドライブ電流を設定します。この
ループを図8に示します。
DUTY CYCLE (%)
80
1A
2A
5A
60
ISWITCH = 0
40
20
0
0.6
0.8
1.0
1.2 1.4 1.6 1.8
VC VOLTAGE (V)
2.0 2.2
LTXXXX • AN19 F07
図7. デューティ・サイクルとVC電圧
これは帰還ピンからグランドに1本の抵抗を接続して
LT1070を絶縁型フライバック・モードにしたときの固
定的な状態です。
絶縁型フライバック・モードでは、S1は閉じ、帰還ピン
は“L”で、メイン・アンプは完全にディスエーブルされ
ます。S2とS3は、出力パワー・トランジスタが「オフ」
状態の間だけ、また出力トランジスタがターンオフして
から1.5µsの遅延後にのみターンオンします。これによっ
て、過渡フライバック・スパイクによるレギュレーショ
ンの低下を防止しています。S2の電流は30µAに固定さ
れてます。S3の電流は最大約70µAまで増加することが
でき、VCピンはフライバック・モードで30µAをソー
ス、40µAをシンク可能です。フライバック・アンプの
gmは標準で300µモーです。
VCピンが外部で0.15V以下になるとシャットダウン回路
が動作します。Q24とQ18がこの機能を実行します。
Q24は順方向電圧がQ18のVBEより約150mV高い、特殊
な「高VBE」ダイオードです。Q18から電流を引き出すと
シャットダウンが動作状態になり、Q18とQ24をバイア
スするのに必要な50µA∼100µAのトリクル電流を除く
すべての内部レギュレータ機能がターンオフされます。
シャットダウン時のVCピンのV/I特性の詳細は、特性曲
線を参照してください。
RCネットワークをVCピンからグランドに接続してルー
プ周波数補償を行うことができます。オプションの補償
は、VCピンと帰還ピンの間にRCネットワークを接続し
て行います。「ループ周波数補償」セクションを参照して
ください。
Q104はパワー・スイッチです。Q104のベースは、コレ
クタがVINに接続されたQ101でドライブされます。Q101
はQ102によってターンオン/ターンオフされます。Q104
のスイッチを迅速にターンオフするために、Q104から
大きなリバース・ベース電流を引き出す2番目に大きな
トランジスタ(Q103)がQ102と並列に接続されていま
す。このループの重要な要素は、Q104のもう1つのエ
ミッタです。Q104のコレクタが“H”
(非飽和)のときは、
このエミッタに電流は流れません。この状態では、ドラ
イバQ101は非常に高いベース・ドライブ電流をスイッ
チに供給して高速に動作させることができます。スイッ
チが飽和すると、このエミッタがコレクタとして動作
し、ドライバからベース電流を引き出します。このリニ
ア・フィードバック・ループは、スイッチを飽和領域の
境界に維持します。スイッチ電流が非常に低いときはド
ライバ電流がほぼゼロになり、スイッチ電流が高いとき
は、自動的にドライバ電流が必要に応じて増加します。
スイッチ電流とドライバ電流の比は約40:1です。この比
はこのエミッタの大きさとI1の値によって決定されま
す。スイッチを準飽和状態にすると瞬時にオフが可能
で、逆ベース・エミッタ電圧ドライブは不要です。
VIN
I1
≈2mA
VSW
Q101
Q104
Q102
Q103
GROUND PIN
AN19 F08
図8
AN19-11
アプリケーションノート 19
また、図9に示すようにフライバック・モード誤差アン
プの入力回路もVSWピンに接続されています。スイッ
チ ・ ピ ン が VINよ り 16V以 上 高 く な い と き に は 、 ダ イ
オードが電流を阻止するため、VSWピンからこの回路に
は電流が流れません。VSWがVINより16V以上高いとき
は、リファレンス・ダイオード(D1、D2)とQ10がター
ンオンするため、スイッチ・ピンから約500µAが流れま
す。この500µAの電流レベルは、2コレクタのラテラル
PNPであるQ10のコレクタ領域とI2の値の比率によって
設定されます。 Q9はこの状態では逆バイアスされま
す。16Vの遷移点はフライバック・モードのリファレン
ス電圧を設定します。このフライバック・リファレンス
電圧は、Q52を通してR1を流れる電流を増やせば16V以
上にすることができます。この電流の大きさは、帰還ピ
ンに接続される抵抗で決まります。「絶縁型フライバッ
ク・モード動作」の説明を参照してください。
D1
7V
VIN
D2
7V
Q7
VSW
R1
7k
力から中電力までのほぼすべてのDC/DC変換要求をカ
バーしています。
降圧コンバータ
図10aは基本的な降圧トポロジーを示します。S1とS2
は、L1に加わる電圧がVINまたはゼロになるように交互
に開閉します。DC出力電圧は、L1に加えられる平均電
圧です。t1がS1の閉じている時間、t2がS1の開いている
時間であるとすれば、VOUTは次式で表すことができま
す。
VOUT = VIN
( )( )
t1
= VIN DC
t1 + t2
(1)
こ こ で 、 習 慣 的 に デ ュ ー テ ィ ・ サ イ ク ル( DC)は
t1対t1+t2の比率として定義されます。
DC =
t1
t1 + t2
(2)
デューティ・サイクルの定義ではその値が0と1の間での
み許容されることに注意してください。したがって、
VOUTの式は出力電圧が常に入力電圧より低いという降
圧コンバータの基本的な特性を示します。
Q9
Q10 TO Q52
I2
基本的なスイッチング・レギュレータ・トポロジー
この単純な公式は、スイッチング・レギュレータの一般
論についても多くのことを物語っています。最も重要な
点は、式には含まれないL1、C1、周波数、および負荷
電流です。最初の近似として、スイッチング・レギュ
レータの出力電圧は、スイッチング・ネットワークの
デューティ・サイクルと入力電圧にのみ依存します。こ
れは非常に重要な点ですので、スイッチング・レギュ
レータを解析する際に必ず覚えておかなければなりませ
ん。
可能な多数のスイッチング・レギュレータ構成、すなわ
ち「トポロジー」があります。どのようなレギュレータの
要求でも、極性、電圧比、およびフォールト条件(単純
なブースト・レギュレータは電流制限が不可)に制約が
あるため可能な選択肢は多少狭くなりますが、それでも
設計者にはいくつかの選択肢が残っています。たとえ
ば、28Vを5Vに変換するための可能なトポロジーとして
は、降圧、フライバック、フォワード、および電流ブー
スト型降圧などがあります。以下の説明は、LT1070で
実現可能なトポロジーに限定されますが、それでも小電
電流が一方向にのみ流れるときは、スイッチの代わりに
ダイオードを使用できます。図10bと10cに、S2の代わり
にダイオードを使用したシングル・スイッチの降圧レ
ギュレータを示します。ダイオードは効率を多少損ない
ますが、設計が単純になりコストが下がります。S1が閉
じているときD1は逆バイアスされ(オフ)、S1が開くと
L1を流れる電流がダイオードを順バイアスする(オン)
ことに注意してください。これは2つのスイッチの交互
スイッチング動作を再現します。ただし、この条件には
Q104
TO REMAINDER OF
FLYBACK MODE CIRCUITRY
DRIVING VC PIN
AN19 F09
図9
AN19-12
アプリケーションノート 19
IOUT ≤
 V 
VOUT  1 − OUT 
VIN 

(2)(f)(L1)
L1
S1
例外があります。負荷電流が十分に低いと、S1のオフ時
間の間にL1を流れる電流がゼロになります。これは不
連続モード動作として知られています。負荷電流が以下
の式の値より少ない場合、降圧レギュレータは不連続
モードになります。
VOUT
VIN
S2
C1
AN19 F10a
a. 基本トポロジー
S1
L1
VOUT
VIN
(3)
C1
D1
AN19 F10b
b. 1個のスイッチを使用した正降圧コンバータ
ここで、f=スイッチング周波数
S1
L1
–VOUT
–VIN
不連続モードでは、S2に代わるダイオードによりスイッ
チの第3の状態(すなわち両方のスイッチがオフ)が存在
するため、出力電圧が入力電圧とスイッチのデュー
ティ・サイクルにのみ依存するという元の記述が変更さ
れます。連続モードおよび不連続モード動作の場合の
S1、D1、L1、C1、および入力の電圧波形と電流波形を
示します。
C1
D1
AN19 F10c
c. 1個のスイッチを使用した負降圧コンバータ
連続モード
VOLTAGE
CURRENT
VIN
IOUT
0
VIN
0
IOUT
0
0
S1
通常、軽負荷電流時に不連続モード動作を避けることは
重要ではありません。考えられる例外は、軽負荷時の出
力が安定化されずに高い電圧にドリフトするのを防止す
るために、S1の「オン」時間を十分短い値にできないとき
です。これが起こった場合、ほとんどのスイッチング・
レギュレータはS1が1サイクル以上まったくターンオン
しない「サイクル・ドロップ」を開始します。この動作
モードは出力の制御を維持しますが、状況によっては生
成される低調波周波数が許容できないことがあります。
D1
IOUT
L1
0
0
C1
VOUT
0
0
VIN
IOUT
IIN (AVG)
0
VIN
0
「完全な」スイッチング・レギュレータの一般的な特性
は、ある電圧または電流を変換するプロセスで電力を消
費しない、すなわち効率が100%であることです。これ
は図10aを検討すれば予測されます。スイッチ、インダ
クタ、およびコンデンサのみで電力を消費する部品はあ
りません。以下の等式を提示することができます。
POUT=PIN、または(IOUT)
(VOUT)=(IIN)
(VIN)
(4)
不連続モード
S1
D1
L1
VIN
0
VIN
VOUT
0
0
IOUT
0
および
V 
IIN = IOUT  OUT 
 VIN 
C1
VOUT
0
0
(5)
VIN
VIN
これは、スイッチング・レギュレータの入力に流れる平
均電流は、出力対入力電圧の比に応じて負荷電流よりは
るかに高く、あるいは低くできることを示します。この
0
IOUT
IIN (AVG)
AN19 F10
図10. 降圧コンバータ
AN19-13
アプリケーションノート 19
単純な事実を無視すると、後になって設計者は低電圧−
高電圧コンバータが低電圧電源の容量を超えた電流を引
き出そうとすることに気付くことでしょう。
S2
L1
L1
VOUT
VIN
a.
図11aに示す基本的な昇圧レギュレータの出力電圧は次
式で与えられます。
VOUT
C1
S1
昇圧レギュレータ
D1
VIN
C1
S1
b.
連続モードMODE
CONTINUOUS
CURRENT
VOLTAGE
VOUT
VOUT =
VIN
(連続モード)
1 − DC
IIN
(6)
DCはデューティ・サイクル(S1の「オン」時間対「オフ」時
間の比)で、S1とS2が交互に開閉すると仮定していま
す。デューティ・サイクルは0と1の間の値しかとりませ
ん。したがって、昇圧レギュレータの出力電圧は常に入
力電圧より高くなります。
S1
VIN
0
VOUT
0
IOUT
0
D1
0
VIN
0
L1
(–)VOUT
VOUT
C1
図11bで、1個のスイッチで昇圧レギュレータを実現する
ために、S2はダイオードに置きかえられています。連
続モードおよび不連続モードの両方に対して、電源を含
むすべての部品の電圧波形と電流波形を示します。入力
から取り込まれてパルス状で負荷に送られる電流は、出
力負荷電流よりもはるかに高いことに注意してくださ
い。入力電流の大きさとスイッチおよびダイオードの
ピーク電流は、次式のとおりです。
不連続モード MODE
DISCONTINUOUS
vOUT
S1
vIN
0
VOUT
VIN
II/O
IOUT
0
VIN
0
(7)
平均ダイオード電流はIOUTと等しく、平均スイッチ電流
はIOUT(VOUT−VIN)/VINで、両方ともピーク電流よりは
るかに少なくなります。スイッチ、ダイオード、および
出力コンデンサは、平均電流はもとよりピーク電流も扱
えるように規定しなければなりません。不連続モードで
は、さらに高いスイッチ電流対出力電流比を必要としま
す。
IOUT
0
0
D1
V
IP = IOUT OUT(連続モード)
VIN
0
IOUT
0
vIN
IOUT
0
L1
(–)VOUT – VIN
IOUT
0
VOUT
0
C1
0
AN19 F11
図11. ブースト・レギュレータ
組合せ昇降圧レギュレータ
昇圧レギュレータの1つの欠点は、電流ステアリング・
ダイオードD1が入力と出力を直結するため、出力短絡
時に電流制限ができないことです。
昇降圧レギュレータ(図12)は、入力の反対の極性の出力
を生成するのに使用されます。これらは負荷が入力のス
イッチ側ではなくインダクタ側を基準にすることを除い
て、昇圧レギュレータに似ています。昇降圧レギュレー
タの出力電圧は、次式で与えられます。
VOUT = − VIN DC 


 1−DC 
AN19-14
(8)
アプリケーションノート 19
必要になる欠点を解消しています。L1またはL2をわず
かに調整することによって、入力リップル電流または出
力リップル電流を強制的にゼロにすることができます。
両方のリップル電流がゼロになる改良バージョンもあり
ます。このバージョンは、フィルタなしでも入力コンデ
ンサと出力コンデンサのサイズと品質条件をかなり緩和
します。
D1
VOUT
VIN
S1
C1
L1
L1
C1
S1
D1
–VOUT
–VIN
AN119 F12
図12. 反転トポロジー
 V 
IPEAK(S1) = IIN + I OUT = I OUT  1 + OUT 
VIN 

デューティ・サイクルは0と1の間で変化するので、
出力電圧
はゼロから無限大の値の間で変化します。
電流および電圧
波形は昇圧レギュレータと同様、ピーク・スイッチ、ダイ
オード、
および出力コンデンサの電流が出力電流よりもか
なり大きくなる可能性があり、
これらの部品はそれに応じ
たサイズにする必要があることを示しています。
(
スイッチは入力電流と出力電流の合計電流を流す必要が
あります。
)
VOUT + VIN
I
IPEAK = OUT = IOUT
(連続モード)
VIN
1 − DC
(9)
最大スイッチ電圧は入力電圧と出力電圧の合計と等しくな
ります。
したがって、
スイッチにさらにストレスが加わらな
いようにするために、
これより高い電圧のアプリケーショ
ンでは、
D1の順方向ターンオン時間が非常に重要です。
'Cukコンバータ
図13の 'Cukコンバータは、カリフォルニア工科大学の
Slobodan 'Cuk教授にちなんでこの名前が付けられていま
す。入力と出力の極性が逆になる点で、昇降圧コンバー
タに似ていますが、入力と出力の両方でリップル電流が
低いという利点があります。'Cukコンバータの最適トポ
ロジー・バージョンでは、同じコア上に正確に1:1の比
率で2つの巻線を持つことによって、2個のインダクタが
C2のリップル電流はIOUTと等しいので、このコンデンサ
は大きくなければなりません。ただし、これは電解コン
デンサでもよく物理的サイズは通常問題になりません。
フライバック・レギュレータ
フライバック・レギュレータ
(図14)
は、
トランスを使用して
入力から出力にエネルギーを伝達します。
S1の
「オン」
時間
の間、
一次巻線の電流が上昇しコアにエネルギーが蓄積さ
れます。
この時点では、
出力巻線の極性はD1が逆バイアスさ
れるような極性になります。
S1がオープンすると蓄積され
た全エネルギーが二次巻線に転送され、
電流が負荷に供給
されます。
トランスの巻数比
(N)
は入力から出力に最適な電
力転送を行うように調整することができます。
フライバック・レギュレータのピーク・スイッチ電流
は、次式のようになります。
IPEAK(S1) =
(
)
IOUT N VIN + VOUT
(連続モード)
VIN
Nを非常に小さな値にすると、
ピーク・スイッチ電流を最小
限に抑えることができることに注目してください。
ただし、
+
1:N
C2
VIN
+
L1
(10)
+
VOUT
–VOUT
L2
VIN
C1
S1
AN19 F13
図13. 'Cukコンバータ
–
S1
AN19 F14
–
図14. フライバック・コンバータ
AN19-15
アプリケーションノート 19
これには以下の2つの欠点があります。
スイッチ・オフの間、
スイッチ電圧とダイオード電流は非常に大きくなります。
与えられた最大スイッチ電圧に対する最適な電力転送は、
VIN=1/2 VMAXのときに起こります。
フライバック・レギュレータでは、
入力リップル電流と出力
リップル電流の両方が高くなりますが、
トランス固有の電
流や電圧利得が得られたり絶縁が可能なことにより、
多く
の場合この欠点は十分にカバーされます。
出力電圧は次式
のとおりです。
VOUT = VIN • N •
DC
1 − DC
(11)
Nの任意の値について、必要な出力を生成する0と1の間
のデューティ・サイクルを求めることができます。フラ
イバック・レギュレータは出力電圧を、入力電圧より高
くまたは低くすることができます。
フライバック・レギュレータの欠点は、
巻線のDC電流の形
でトランスに高いエネルギーを蓄積しなければならないこ
とです。
そのため、
AC巻線に必要なものより大きなコアを
必要とします。
フォワード・コンバータ
フォワード・コンバータ(図15)は、トランス・コアに大
きなエネルギーが蓄積される問題を回避しています。し
かし、そのためにはトランスに余分な巻線を設け、さら
に2個のダイオードと1個の出力フィルタ・インダクタを
追加する必要があります。電源はスイッチの「オン」時間
中に、D1を通して入力から負荷に転送されます。ス
イッチが「オフ」になるとD1が逆バイアスされ、L1の電
流はD2を流れます。出力電圧は次式のとおりです。
VOUT = VIN • N • DC
(12)
1
N
D1
VIN
電流ブースト昇圧コンバータ
図16に示すこのトポロジーは、標準昇圧コンバータの拡
張です。タップ付きインダクタを使用して、所定の負荷
電流を得るためのスイッチ電流を低減します。これに
よって、負荷電流は大きくなりますがスイッチ電圧は高
くなってしまいます。標準昇圧コンバータに比べて最大
出力電力は、次式のようにを増加します。
( )(
)
N + 1 VOUT
POUT
=
PBOOST N VOUT − VIN + VOUT
(
)
(13)
この式を分析すると、入力と出力の差が小さければ、電
力の大幅な増加が可能であることを示しています。しか
し、最大スイッチ電圧を超えないよう注意が必要です。
+
T1
D3
フォワード・コンバータの出力電圧リップルはL1のた
めに低くなる傾向がありますが、通常低いデューティ・
サイクルが使われるため入力リップル電流は高くなりま
す。コアを飽和させるDC電流がないので、T1にはフラ
イバック・レギュレータと比較してより小さなコアを使
用できます。
L1
D2
+
スイッチ「オフ」時間中のスイッチ電圧を定義するため
に、追加巻線とD3が必要です。このクランプがない
と、一次巻線を流れる磁化電流のためにスイッチがオー
プンした瞬間に、スイッチ電圧は破壊電圧までジャンプ
してしまいます。この「リセット」巻線は、通常、一次巻
線 に 対 し て 巻 数 比 が 1:1で あ り 、 ス イ ッ チ の デ ュ ー
ティ・サイクルを最大50%に制限します。デューティ・
サイクルがこれより大きいと、一次巻線がゼロDC電圧
を維持できないため、無負荷であってもスイッチ電流の
上昇を制御できなくなります。リセット巻線の巻数を減
らせば、スイッチ・デューティ・サイクルは大きくなり
ますが、スイッチ電圧は高くなってしまいます。
S1
VOUT
–
1
+
N
VOUT
VIN
S1
AN19 F15
AN19 F16
図15. フォワード・コンバータ
AN19-16
図16. 電流ブースト昇圧コンバータ
アプリケーションノート 19
電流ブースト降圧コンバータ
図17の電流ブースト降圧コンバータは、トランスを用い
てスイッチの最大電流定格以上に出力電流を増やしま
す。しかしこれによって、スイッチ「オフ」時間中のス
イッチ電圧が増加します。標準降圧コンバータに対する
最大出力電流の増加は、次式のとおりです。
IOUT
VIN
=
IBUCK VOUT + N VIN − VOUT
(
)
(16)
たとえば、N=1/4の15Vから5Vのコンバータでは、次の
ようになります。
(17)
*この式はL1→∞と仮定しています。
IP=最大スイッチ電流
R=スイッチ「オン」抵抗
VIN=5V、VOUT=12V、IP=5A、R=0.2Ωの場合、以下
のとおりです。

 1 1 
POUT(MAX ) = 5 • 5 1 − 5 0.2  −   = 22W
5 12  

( )
入力電圧が高いと、出力電力レベルは100Wを超えま
す。昇圧レギュレータのLT1070内部電力損失の概算値
は、次式のとおりです。
IOUT
15
=
=2
IBUCK 5 + 1/ 4 15 − 5
(

 1
1 
POUT(MAX )* ≈ VIN • IP 1 − IP • R 
−

 VIN VOUT  

)
これによって、出力電流が100%増加します。
電流ブースト降圧コンバータの最大スイッチ電圧は、
VINから以下の式まで上昇します。
VSWITCH =VIN+VOUT/N
(17)
D1
(
)
2
 I

V 
2
OUT VOUT − VIN
V
PIC ≈ IOUT • R  OUT  − OUT  +
 V 
VIN 
40

 IN
( )
(18)
この等式の最初の項は、スイッチ(R)の「オン」抵抗によ
る電力損失です。2番目の項はスイッチ・ドライバの損
失です。図18の回路で、IOUT=1Aの場合:
T1
( )(
2


 12 
12  1 12 − 5

+
PIC = 1 • 0.2   −
 5 
5
40


= 0.672 + 0.175 = 0.85W
() ( )
N
2
+
VIN
)
VOUT
L2
10µH
AN19 F17
OUTPUT
FILTER
+
図17. 電流ブースト降圧コンバータ
D1
VIN
アプリケーション回路
昇圧モード(出力電圧が入力電圧より高い)
LT1070は昇圧モードで動作し、最小3Vの入力電圧から
50V以上の出力電圧を生成します。図18は正電圧用の基
本昇圧構成を示します。この回路の出力電力は基本的に
入力電圧に依存します。
VSW
LT1070
C3*
100µF
+
GND
C3
100µF
L1
150µH
5V
VC
+
×
C2
1000µF
R1
10.7k
1%
12V
1A
FB
R3
1k
C1
1µF
*REQUIRED IF INPUT LEADS ≥ 2"
R2
1.24k
1%
AN19 F18
図18. 昇圧コンバータ
AN19-17
アプリケーションノート 19
昇圧レギュレータでの他の唯一の大きな電力損失は、次
式のとおりダイオードD1です。
PD = VF • IOUT
(19)
VFは電流がIOUT • VOUT/VINのときのダイオードの順方向
電圧です。以下の例で、IOUT=1AおよびVF=0.8Vの場
合:
PD=0.8 • 1=0.8W
(20)
レギュレータでの全電力損失はPIC+PDの和であり、こ
れは次式のとおり効率(E)を計算するのに使用できま
す。
P
POUT
E = OUT =
PIN POUT + PIC + PD
(1A)(12V) = 88%
E=
(1)(12) + 0.85 + 0.8
(20)
インダクタ
次に、L1を選択します。サイズ、最大出力電力、過渡
応答、入力フィルタリング、そして場合によってはルー
プの安定性がトレードオフとなります。インダクタ値が
高いと、最大出力電力と低入力リップル電流が得られま
すが、サイズが大きくなり過渡応答も低下します。イン
ダクタ値が小さいと磁化電流が大きくなり、最大出力が
低下し、入力電流リップルが増加します。インダクタン
スが低くデューティ・サイクルが50%を超えると、低調
波発振問題が生じることもあります。
以上のことを考慮して、L1で許容される最大リップル
電流(ΔI)に基づいてL1を計算するための単純な式を導
き出すことができます。
L=
L=
昇圧モードでの最大出力電圧は、65V(標準部品)または
75V(HV部品)のスイッチ破壊電圧によって制限されま
す。入力電圧が低い場合は、最大デューティ・サイクル
によっても制限されます。LT1070は最大デューティ・
サイクルが90%であり、出力電圧を入力電圧の10倍に制
限します。単純な昇圧モードでは、出力対入力電圧比が
高い場合はタップ付きインダクタが必要です。
昇圧レギュレータの設計手順は単純です。R1とR2で安
定化出力電圧を設定します。帰還ピン電圧は内部で
1.244Vに調整されるので、出力電圧は1.244( R1+R2)/
R2になります。R2は通常1.24kΩに設定され、R1は次式
から求まります。
)
(22)
(
5 5 − 12
)
(0.5) 40 • 103 (12)
= 146µH
次の式では、このサイズのインダクタの最大電力出力を
計算できます。
(
) 1− IP • R + IP • R 

VIN VOUT − VIN
PMAX = VIN IP −

2 • L • f • VOUT



VIN
VOUT 
(23)
IP=最大スイッチ電流
IP=5A、R=0.2Ωとして、上記の例の値を使用します。


5 12 − 5


POUT(MAX ) = 5 5 −
×
−6  
3

 2 146 • 10
40 • 10 12 






 1 1 
1 − 5 • 0.2  − 
 5 12 

(
(21)
R2の1.24k値は分割器電流を1mAに設定するように選択
されますが、この値は300Ωから10kまで変更でき、レ
ギュレータ性能にはほとんど影響を与えません。適切な
ロード・レギュレーションを達成するめに、R1は負荷
に直接接続し、R2はLT1070のグランド・ピンに直接戻
してください。詳細については、ピン説明のセクション
を参照してください。
AN19-18
∆I • f • VOUT
例:ΔI=0.5A、VIN=5V、VOUT=12V、f=40kHzの場合
入力電圧が高いと、
効率が90%を超えることがあります。
V

R1 = R2  OUT − 1
 1.244 
(
VIN VOUT − VIN
( )
= 5 (5 − 0.25)(0.88) = 21W
)
( )
アプリケーションノート 19
最初の中括弧内の2番目の項が唯一「L」を含んでおり、
この項はLが大きな値の場合、この式から消えることに
注意してください。この例では、この項は最大有効ス
イッチ電流を示す0.25Aなので、最大出力電力は昇圧レ
ギュレータでのインダクタ・リップル電流の半分だけ減
少します。この例では、リップル電流が0.5Aの場合に、
ピーク有効スイッチ電流は5Aから4.75Aに減少し、損失
は5%です。スイッチ「オン」抵抗によって、最大利用可
能電力はさらに12%減少します。入力電圧が高いと、こ
のスイッチ損失は大幅に減少します。
連続インダクタ電流が必要なときには、スイッチの
デューティ・サイクルが50%を超えた場合は、L1の値を
一定の制限値以下に低減することはできません。デュー
ティ・サイクルは、次式から計算できます。
V
−V
DC = OUT IN
VOUT
(24)
=
VIN2 (VOUT − VIN )
2 • f • IOUT (VOUT )
2
(5)2 (12 − 5) = 15.2µH
2
2(40 • 103 )(1)(12)
(26)
インダクタの物理的なサイズが最小になるので、ときど
き不連続モード動作が選択されます。しかし、最大電力
出力はかなり低減されるので、LT1070で2.5
(VIN)ワット
を超えることはありません。不連続モードで所要出力電
力を供給するのに必要な最小インダクタンスは、次式か
ら計算されます。
LMIN(不連続)=
(
)
(27)
2
IP • f
例:VIN=5V、VOUT=12V、IOUT=0.5A、IP= 5Aの場合
12 − 5
= 58.3%
12
50%を超えるデューティ・サイクルでLの値に下限を設
ける理由は、電流モード・スイッチング・レギュレータ
で発生する低調波発振のためです。この現象の詳細につ
いては、本アプリケーション・セクションの「低調波発
振」セクションを参照してください。昇圧レギュレータ
で絶対に低調波発振を起こさないためのL1の最小値
は、以下のとおりです。
V
− 2VIN
L1( MIN) = OUT
2 • 105
12 − 2(5)
=
= 10µH
2 • 105
LCRIT =
2 IOUT VOUT − VIN
この例では、以下のとおりです。
DC =
タンスは、以下のとおりです。
(2 • 0.5)(12 − 5) = 7µH
(不連続)= 2 
(5) •  40 • 103
LMIN
この式では効率損失を考慮に入れていないので、Lの最
小値は最悪条件下で最低50%は増やさなければならない
でしょう。最小インダクタンスを使用するときには、ス
イッチおよびダイオード・ピーク電流が高いので、効率
は低下します。
計算で、以下のとおりL1の値を選択してください。
(25)
VOUT ≤ 2VINの場合、インダクタの値に制約はありませ
ん。この例で得られた最小値10µHは、連続インダクタ
電流を生じる値より低いので、これは不自然な制約で
す。インダクタ電流が不連続の場合、低調波発振は起こ
りません。連続インダクタ電流のための重要なインダク
1. 連続モードまたは不連続モードを決めます。
2. 連続モードの場合は、リップル電流に基づいてC1を
計算し、最大電力と低調波発振限界とをチェックし
ます。
3. 不連続モードの場合は、電力出力条件に基づいてL1
を計算し、出力電力が不連続モードの限界(PMAX =
2.5VIN)を超えないことをチェックします
L1はピーク動作電流で飽和してはなりません。この電
流値は次式から計算できます。
AN19-19
アプリケーションノート 19
(VOUT • VF ) − (IOUT • VOUT • R / VIN)
(VIN − IOUT • VOUT • R / VIN)
VIN(VOUT − VIN)
+
ESR( MAX) =
IL(PEAK) = IOUT
2L1• f • VOUT
=
(27)
VF=D1の順方向電圧
R=LT1070スイッチの「オン」抵抗
(
)
1 12 + 0.8 − 1• 12 • (0.2) / 5
5 − 1• 12 • (0.2) / 5
(
)
5 12 − 5
( )
2 150 • 10−6   40 • 103  12



3Aピーク・インダクタ電流で飽和しないL1のコアを選
択しなければなりません。
出力コンデンサ
C2を選択する主な基準は、出力電圧リップルを最小限
に抑えるため低いESR
(等価直列抵抗)です。妥当な設計
手順は、出力コンデンサのリアクタンスが全ピーク・
ツー・ピーク出力電圧リップル(VP-P)に与える影響を
1/3以下に抑えることなので、C2は次式のようになりま
す。
C2 ≥
(
VOUT • IOUT
)(
f VIN + VOUT 0.33VP-P
)
(28)
VOUT=12V、IOUT=1A、VIN=5V、f=40kHz、および
VP-P=200mVを使用した場合:
C2 ≥
(
12 • 1
)(
)
40 • 103  5 + 12 0.33 • 0.2


= 268µF
これはリップルの67%がESRに起因するものとしてお
り、ESRは次式のようになります。
AN19-20
0.67 • 0.2 • 5
(
)
1 5 + 12
)
(29)
= 0.04Ω
V +V
VOUT
VP-P = IOUT IN OUT • ESR +
VIN
VIN + VOUT f C2
(
)( )( )
(30)
より低い出力リップルが必要な場合は、
これより低いESR
を持つ大容量の出力コンデンサを使用しなければなりませ
ん。
所要ESRを得るために、
計算した値よりも高い値のコン
デンサを使用することも必要です。記載した例では、保証
ESRが0.04Ω未満で、
動作電圧が15Vのコンデンサは、
一般に
1000∼2000µFの範囲に入ります。これよりも高い電圧のコ
ンデンサは、
同じESRでも容量は小さくなります。
=2.73+0.24=3A
+
(
IOUT VIN + VOUT
C2を選択すると、次式から出力電圧リップルを計算す
ることができます。
こ の 例 で 、VIN= 5V、VOUT= 12V、VF= 0.8V、IOUT= 1A、
R=0.2Ω、
L1=150µH、
f =40kHzの場合、
以下のとおりです。
IL(PEAK) =
0.67 • VP-P • VIN
出力リップルを低減する第2のオプションは、小型LC出
力フィルタを追加することです。フィルタのLCの積が
L1 • C2よりはるかに小さい場合は、ループ位相マージン
に影響を与えません。出力リップルの大幅な低減は、単
純にC2を増やすよりもこのフィルタを使用して実現で
き、多くの場合はより低コストでボード・スペースも削
減できます。詳細については、「出力フィルタ」のセク
ションを参照してください。
周波数補償
ループ周波数補償はR3とC1を用いて行います。R3とC1
の選択手順については、本アプリケーション・セクショ
ンの周波数補償部品を参照してください。
電流ステアリング・ダイオード
D1は高速ターンオフ・ダイオードでなければなりません。
この点ではショットキ・ダイオードが最高で、順方向モー
ドで優れた効率を提供します。出力電圧が高いと、効率の
部分が有利になるので、シリコンの高速ターンオフ・ダイ
オードが経済的な優れた選択といえます。40Vを超える出
力電圧では、ターンオン時間も重要です。ターンオン時間
が遅いダイオードでは、順方向電流が流れ始めた後の短い
間、順方向電圧が非常に高くなります。この過渡的な順方
向電圧は、数Vから数十Vに達します。ワーストケースの
アプリケーションノート 19
スイッチ電圧を計算するには、この値も出力電圧に合算し
なければなりません。スイッチ過渡電圧を最小にするに
は、以下に示すとおりC2とD1の配線を短くしLT1070に近
づけなければなりません。
き、IINは以下のとおりです。
IIN ≈
1• 12
= 2.4A
5
この設計では4Aの高速溶断ヒューズが順当な選択で
しょう。
短絡状態
L1
VIN
+
VIN
負降圧コンバータ
D1
VSW
VOUT
LT1070
GND
KEEP THIS
PATH SHORT
C2
AN19 F18a
電流ステアリング・ダイオード(D1)が入力と出力を接
続しているので、昇圧レギュレータは短絡保護されてい
ません。LT1070は最大5Aの過負荷まで損傷を受けませ
ん 。 そ れ を 超 え る と 、 D1は 永 久 に「 オ ン 」に な り 、
LT1070のスイッチは出力に短絡されます。入力電圧と
直列に挿入したヒューズは、回路を保護するための唯一
の簡単な手段です。ヒューズの容量は、次式から計算で
きます。
I
•V
IIN ≈ OUT OUT
VIN
図19の回路は、負の「降圧」レギュレータです。このレ
ギュレータは、高い負の入力電圧を低い負の出力電圧に
変換します。降圧レギュレータの特徴は、出力電圧リッ
プルが低く、入力電流リップルが高いことです。この回
路の帰還経路には、負入力電圧を基準とするLT1070の
帰還ピンに、出力電圧センス信号をレベル・シフトする
PNPトランジスタが含まれていなければなりません。
出力分割器
R1とR2によって出力電圧が設定されます。
R1 =
(VOUT − VBE)(R2)
(34)
VREF
VREF=LT1070のリファレンス電圧=1.244V
VBE=Q1のベース-エミッタ電圧
(33)
R2は標準で1.24kに設定されます。図に示す5.2V出力
図18の回路では、IOUT=1A、VOUT=12V、VIN=5Vのと
+
D1
C3*
100µF
+
VIN
VSW
GND
LOAD
×
–5.2V
4.5A
12k
Q1
2N3906
VC FB
OPTIONAL
OUTPUT FILTER
C1
R3
VIN
–20V
R1
4.64k
L1**
200µH
LT1070
OPTIONAL
INPUT FILTER
L3
C2
1000µF
×
R2
1.24k
*REQUIRED IF INPUT LEADS ≥ 2"
**PULSE ENGINEERING 92113
L2
4µH
+ C4
200µF
AN19 F19
図19. 負降圧レギュレータ
AN19-21
アプリケーションノート 19
で、VBE=0.6Vとすると、R1は以下のとおりです。
R1 =
ドで最大5Aを供給可能なので、リップル電流の妥当な
上限は0.5Aまたは全負荷の10%です。これによって、L1
の値は次式のとおり設定されます。
(5.2 − 0.6)(1.24) = 4.585kΩ
1.244
したがって、最も近い1%抵抗値は4.64kΩです。経験豊
かなアナログ設計者は、出力電圧にVBEの温度係数によ
る2mV/℃の温度ドリフトがあることを知っています。
このドリフトが高すぎる場合は、図に示すとおり、R2
と並列に抵抗/ダイオード回路を接続することによって
補償できます。
L1=
R1
(20 − 5.2)(5.2) = 192µH
20 (0.5) 40 • 103 


出力電流がリップル電流の半分のとき、インダクタ電流
は不連続(=サイクルの一部がゼロ)になります。負荷電
流が少ないときでも、連続インダクタ電流が望ましい場
合は、L1を大きくしなければなりません。
Q1
RP = R1
ピーク・インダクタおよびスイッチ電流は、出力電流
+1/2ピーク・ツー・ピーク・リップル電流と等しくな
ります。
R2
D2
AN19 F19a
IL(PEAK) = IOUT +
す。そして、R1は次式で計算されます。
V

R1 = RP =  OUT − 1 R2
 VREF 
( )
(36)
デューティ・サイクル
連続モードでの降圧コンバータのデューティ・サイクル
は、次式で表されます。
V
+V
DC = OUT F
VIN
VF=D1の順方向電圧
インダクタ
インダクタL1は、出力電圧リップルが最小で最大出力
電力か、小型サイズで高速過渡応答かのトレードオフと
して選択されます。高電力設計のスタートとして適当な
のがリップル電流(ΔI)の選択です。LT1070は降圧モー
AN19-22
(37)
図19の回路で、VIN=20V、VOUT= 5.2V、f=40kHz、
ΔI=0.5Aの場合、L1は以下のとおりです。
L1 =
出力ドリフトをゼロにするためにRPはR1と等しくしま
(VIN − VOUT)(VOUT)
VIN(∆I)(f)
(VIN − VOUT)(VOUT)
2 (VIN)(L)(f)
(37)
図に示す例で、IOUT=4.5A、L1=200µHの場合:
IL(PEAK) = 4.5 +
( )
(20 − 5)(5)
2 20  200 • 10−6   40 • 103 



= 4.5+0.23=4.73A
L1に使用するコアは、この例において4.73Aで飽和しな
いサイズでなければなりません。低出力電流アプリケー
ションでは、さらに小型のコアを使用できます。
LT1070のパルス単位の電流制限は飽和状態のコアでも
機能するので、ほとんどの状況では、ピーク電流制限条
件(6A∼10A)に対応してコアのサイズを決定する必要は
ありません。
最大出力電力と低リップルが物理的サイズや高速過渡応
答ほど重要でない場合は、より小さな値のL1を使用で
きます。純粋な不連続モード動作ではL1が最小値にな
るので、所要出力電流に基づいてL1を選択します。不
アプリケーションノート 19
連続モードでの最大出力電流は、最大スイッチ電流の1/
2であり、L1は次式から求められます。
 V 
2VOUT IOUT  1 − OUT 
VIN 

L1( MIN)
 2
IP  f
 
( )
()
(38)
3分の2以下でなければなりません。この例では、ESRは
0.035Ωが選択されています。ここでC2は次式から求め
られます。
C2 ≥
ここで、IP=最大スイッチ電流です。
例:VOUT=5.2V、IOUT=2A、VIN=20V、IP= 5Aの場合
 5.2 
2 5.2 2  1 −

 20 
L1( MIN)
= 15.4µH
52 40 • 103 


( )( )( )
≥
不連続モードでは、コア、入力電圧、および周波数のば
らつきを考慮して、ここで計算した値よりも実際には約
50%増やすことをお奨めします。コアは、不連続モード
で最大出力時に5Aのピーク電流で飽和しないようなサ
イズでなければなりません。
出力コンデンサ
C2は出力リップルを考慮して選択します。コンデンサ
のESRがリップル電圧を制限することがありますので、
最初にこのパラメータをチェックしてください。与えら
れたピーク・ツー・ピーク出力リップル(VP-P)に対する
最大許容ESRは、C2→∞と仮定すると、次式から求めら
れます。
ESR( MAX) =
( )( )
VP-P L1 f
 V 
VOUT  1 − OUT 
VIN 

(
)
2

1/ 8  200 • 10−6   40 • 103  

 
 

(40)




0.025

 0.025
−
  5.2  
−6  
3 
200 • 10
40 • 10 
 5.2 1 −



20 

 
≥ 184µF
出力フィルタ
低出力リップルが必要な場合は、C2が不当に大きな値
になることがあります。第2のオプションは、図に示す
ように出力フィルタを追加することです。このフィルタ
のL2およびC4の値の正確な計算は、ここでの説明の範
囲を超えていますが、C2とC4のESRが制限要素である
と仮定すれば概算値を得ることができます。したがっ
て、L2の値はC4の実際の容量とは無関係です。
L2 ≈
0.025 200 • 10−6  40 • 10


ESR( MAX) =
 5.2 
5.2  1 −
20 





VP-P
ESR 

−

 V 
Lf 

 VOUT  1 − OUT 
VIN 



最大0.035ΩのESRを持つ適切な動作電圧の184µFコンデ
ンサは、見つからない可能性が高いといえます。C2は
必要なESRを得るために、かなり大きくする必要がある
でしょう。
(39)
VP-P= 25mV、 L1= 200µH、 f= 40kHz、 VIN = 20V、
VOUT=5.2Vの場合:
1/ 8Lf2


(ESR2)(ESR4)(VIN − VOUT)(VOUT)
2
(VP-P)(2π)(f) (L1)(VIN)
(41)
ESR2=C2のESR、ESR4=C4のESR、VP-P=希望のピー
ク・ツー・ピーク出力リップル
3
= 0.052Ω
ESR2=ESR4=0.1Ωと仮定し、VP-P=5mVP-Pを必要とす
る場合、以下のとおりです。
C2の順当な値を得るには、実際のESRが最大許容ESRの
AN19-23
アプリケーションノート 19
(0.1)(0.1)(20 − 5.2)(5.2)
L2 =
= 3.8µH
2
3 
−6 

(0.005)(2π) 40 • 10   200 • 10  (20)
負から正の昇降圧コンバータ
L2はこの値より大きくできますが、
L2×C4の積がL1×C2の
積の最低1/10以下になるようにする必要があります。
入力フィルタ
降圧レギュレータは、入力の電源に高いリップル電流を
戻します。この電流のピーク・ツー・ピーク値は、出力
電流と等しくなります。これが一部のシステムでは許容
できないEMI条件を引き起こすことがあります。L3と
C3によって形成される入力フィルタは、このリップル
電流を大幅に低減します。このフィルタに関する主な検
討事項は、減衰比とそれがレギュレータ・ループの安定
性に与える影響です。詳細については、本アプリケー
ション・セクションで記載する入力フィルタの説明を参
照してください。
図20の回路は、出力負荷がスイッチではなくインダクタ
終端(グランド)を基準とすることを除いて、正昇圧レ
ギュレータに似ています。トランジスタ(Q1)を使用し
て、出力電圧信号を、負入力電圧を基準とするLT1070
の帰還ピンまでレベル・シフトしています。
降圧または昇圧コンバータと異なり、反転コンバータに
は、出力電圧に対応する入力電圧には本質的な制限は何
もありません。入力レベルは、出力電圧より高くても低
くてもかまいません。入力電圧+出力電圧の和が、
LT1070スイッチの破壊電圧を超えることはできませ
ん。
出力電圧は次式から求められます。
 DC 
VOUT = − VIN 

 1 − DC 
(45)
DC=スイッチのデューティ・サイクル(0から1)
周波数補償
R3とC1は周波数補償を提供します。これらの部品の選
択に関する詳細は、「周波数補償」セクションを参照して
ください。
DC=0で出力電圧はゼロです。DC→1では出力電圧は限
りなく上昇します。
反転昇降圧コンバータのデューティ・サイクルは、次式
から求められます。
キャッチ・ダイオード
D1は電流ステアリング・ダイオードです。スイッチ・
オフ時間の間、L1電流の経路を提供します。このダイ
オードは、高速ターンオン/ターンオフの高速スイッチ
ング・タイプにしてください。ショットキ・タイプは、
効率を改善するための低出力電圧アプリケーションに推
奨されます。平均およびピーク・ダイオード電流+ダイ
オードの消費電力の式を以下に示します。これらの式
は、かなり低いリップルの連続インダクタ電流を仮定し
ています。
IPEAK ≈ IOUT
(42)
 V 
IAV = IOUT 1 − OUT 
VIN 

(43)
 V 
PDIODE = VF • IOUT  1 − OUT 
VIN 

DC =
VOUT
VIN + VOUT
L2
L1
150µH
D1
VIN
C4*
100µF
OPTIONAL
INPUT FILTER
L3
VIN
–12V
(44)
OPTIONAL
OUTPUT
FILTER
×
+
VSW
+
LT1070
×
C2
1000µF
Q1
GND
VC
FB
R3
2.2k
C1
0.22µF
AN19 F20
*REQUIRED IF INPUT LEADS ≥ 2"
図20. 負から正の昇降圧コンバータ
ここで、VFはI=IPEAKにおけるダイオードの順方向電圧
AN19-24
C3
R1
11.3k
VOUT
12V
2A
アプリケーションノート 19
昇降圧コンバータの最大電力出力は以下のようになりま
す。
(IP )(VOUT)(VIN) − (IP) (R)(VOUT)
2
VOUT + VIN
POUT(MAX ) =
VOUT + VIN
(46)
1 + VF / VOUT
IP=ピーク・スイッチ電流−1/2 L1 p-pリップル電流
R=スイッチ「オン」抵抗
VF=D1の順方向電圧
この等式の分子の最初の項は、スイッチまたはダイオー
ド(D1)損失がない理論的な出力電力です。等式の分子
の2番目の項はスイッチ損失です。分母の項はダイオー
ド損失を表します。
図に示す回路で、VIN=−12V、VOUT=12V、L1=0.5AP-Pの
リ ッ プ ル 電 流 、ピ ー ク・ス イ ッ チ 電 流 = 5A、R= 0.2Ω 、
VF=0.8Vの場合:
(4.75)(12)(12) − (4.75) (0.2)(12)
12 + 12
12 + 12
1 + 0.8 / 12
= 24.6W
出力電圧の設定
R1とR2で出力電圧が決まります。
R1 =
(
)
R2 VOUT − VBE
VREF
(52)
VREF=LT1070のリファレンス電圧=1.244V
VBE=Q1のベース・エミッタ電圧
この例で、
R2=1.24k、
VOUT=12V、
およびQ1のVBE ≈ 0.6Vの場
合:
R1 =
(
1.24 12 − 0.6
1.244
高いリップル電流によって最大利用可能出力電力が低下
し効率が下がるので、インダクタは通常、最大許容リッ
プル電流に基づいて計算されます。ピーク・ツー・ピー
ク・リップル電流(ΔIL)の場合、L1は次式に等しくなり
ます。
L1=
(VIN)(VOUT)
(∆IL)(VIN + VOUT)(f)
(53)
f=LT1070の動作周波数=40kHz
この例では、ΔIを最大LT1070スイッチ電流(ΔI=1.0A)
の20%で選択すると、
L1 =
(12)(12)
= 150µH
 40 • 103 
+
1
.
0
12
12
( )( )

L1の値を大きくしても、電力レベルはそれほど上がら
ず、かえってサイズとコストが増え、過渡応答が劣化し
ます。L1は入力または出力に対するリップル・フィル
タとして機能しないので、値を大きくしてもリップルは
改善されません。
2
POUT(MAX ) =
インダクタ
) = 11.36kΩ
出力電圧はVBEの温度ドリフトのために、−2mV/℃のド
リフト特性を持っています。これが望ましくない場合
は、R2と並列に抵抗とダイオードの組合せを追加して、
ドリフトを訂正することができます。詳細については
「負降圧コンバータ」のセクションを参照してください。
L1の値を小さくすると、最大電力出力が低下します。
等式46はIPを最大許容スイッチ電流を−1/2ΔILとして定
義しています。したがって、リップル電流が5Aに等し
い点までL1を下げた場合、IPは5Aから2.5Aに低減しな
ければならないでしょう。これは最大出力電力が2:1に
減少することです。L1をさらに低減すると、電流が不
連続になり、等式46は無効になります。不連続電流では
効率が低下するので、L1のサイズが重要なときで、低
電力出力の場合にしか不連続モードは推奨されません。
不連続な電流では、L1の最小推奨サイズは、次式のと
おりです。
=
L1MIN(不連続)=
2(VOUT )(IOUT )
( f)(0.7IP)2
(54)
IPの前の係数(0.7)は、fとL1のばらつきとスイッチング
損失の原因となる「見込み」係数です。
AN19-25
アプリケーションノート 19
例:VOUT=12V、
IOUT=0.5A、
f=40kHz、
IP=5Aの場合
L1 =
例:L1=20µH、IOUT=0.25A、VF=0.8Vの場合
( )( ) = 24.5µH
 40 • 103  0.7 • 5 2
)

(
2 12 0.5
IL(PEAK) =
一度 L1を選択すると、次式から連続モードでのピー
ク・インダクタ電流を計算することができます。




VOUT + VF

IL(PEAK) = IOUT 1 +

VIN + VOUT 

 VIN − IOUT • R
VIN


(
+
)
(55)
(VIN)(VOUT )
2(L1)(VIN + VOUT )(f)
図20の回路で、L1=150µH、VF=0.8V、IOUT=1.5A、R
=0.2Ωの場合:




12 + 0.8

IL(PEAK) = 1.5 1 +
12 + 12 

 12 − 1.5 • 0.2 12 
+
)
(VP-P)(VIN)(2 / 3)
IOUT(VIN + VOUT )
(57)
VP-Pに 100mVを 選 択 し 、 VIN= − 12V、 VOUT = 12V、
IOUT=1.5Aの場合、ESRは以下のとおりです。
ESR( MAX) =
3.18AはL1を流れる平均電流で、0.5AはピークACリップ
ル電流です。L1に使用するコアはIL=3.68Aで飽和しな
いよう十分に大きくなければなりません。
不連続モード動作のピーク・インダクタ電流は、次式か
ら求められます。
(IOUT)(VOUT + VF)(2)
(L1)(f)
C2はすべての出力をフィルタするので、C2は高品質(低
ESR)のスイッチング・コンデンサでなければなりませ
ん。L1は単にエネルギー転送素子として機能します。
C2を選択するための取り掛かりとして、C2のESR
(等価
直列抵抗)が出力リップルの2/3に寄与し、C2のリアクタ
ンスが1/3に寄与すると仮定します。これを考慮する
と、次のESRの公式を導出することができます。
VP-P=ピーク・ツー・ピーク出力電圧リップル
IL(PEAK)=3.18+0.5=3.68A
AN19-26
= 2.83A
この不連続アプリケーションでのコア・サイズは、前の
例よりもかなり小さくすることができます。コア容積は
ほぼIL2 • Lに比例します。L1=100µH、IL=3.93Aの場
合、IL2 • L=1.5 • 10−3です。IL=2.83Aの20µHインダク
タでは、IL2 • L=0.16 • 10−3になります。コアはほぼ1/10
に小さくすることができます。このサイズの違いはただ
ではありません。つまり、不連続回路は供給電流が少
く、効率もいくらか低下することです。
ESR( MAX ) =
(12)(12)
2  150 • 10− 6 (12 + 12) 40 • 103 




IL(PEAK) =
(不連続モード)
 20 • 10− 6  40 • 103 



出力コンデンサ
VF=D1の順方向電圧
R=LT1070のスイッチ「オン」抵抗
(
(0.25)(12 + 0.8)(2)
(56)
(0.1)(12)(2 / 3) = 0.0185Ω
1.5 (12 + 12)
ESRを求めたら、C2の値は次式のとおり計算できます。
C2 =
(IOUT)(VOUT)

 V + V 
VP-P − (IOUT )(ESR) IN OUT  (VOUT + VIN)(f)
VIN  



(58)

C2のESRを最大0.015Ωと指定すると、C2は以下のとお
りです。
アプリケーションノート 19
C2 =
(1.5)(12)

 12 + 12  
3

0.1 − 1.5 0.015 
  12 + 12  40 • 10 
12




( )(
)
(
)
(59)
= 341µF
D1のブレークダウン電圧は、少なくともVIN + VOUTで
なければなりません。ターンオン時間は短くして、ス
イッチのターンオフ後のLT1070スイッチの両端の電圧
スパイクを最小にする必要があります。
正降圧コンバータ
0.015Ωの最大ESRを持つコンデンサを見つけるには、容量
は341µFよりかなり大きくなければならないでしょう。
低出
力リップルが必要な場合、
ESRの条件に合わせるだけで、
C2
の値が非常に大きくなる可能性があります。
出力リップル問題に対する第2の解決方法は、図20で示
す点に出力フィルタを追加することです。このフィルタ
は、ループ過渡応答、位相マージン、または効率にほと
んど影響を与えずに、リップルを大幅に低減することが
できます。詳細については「出力フィルタ」セクションを
参照してください。
電流ステアリング・ダイオード
D1は 、平 均 電 流 定 格 が IOUT、ピ ー ク 反 復 定 格 が IOUT
(VOUT + VIN)
/VINの高速回復ダイオードでなければなりま
せん。
連続出力短絡が発生する可能性がある場合は、
D1は定
格10Aとし、
外部でLT1070の電流制限を低減しない限り、
そ
れに応じて放熱しなければなりません。
通常の負荷条件で
のD1の消費電力は、
次式のとおりです。
P(D1)=(IOUT)(VF)
VFは、 ID = IOUT  VOUT + VIN  でのD1の順方向電圧 (60)

VIN

LT1070スイッチの負側はチップのグランドに使用され
ているので、LT1070を使用した正降圧コンバータ(図
21)は、斬新なデザイン・アプローチを必要とします。
この負スイッチ端子は、正降圧コンバータでのインダク
タのドライブ点です。したがって、LT1070のグラン
ド・ピンは入力電圧とコンバータ・グランドの間で切り
替えなければなりません。これはスイッチの正側(VSW)
を入力電源に接続し、ピーク検出(C3、D3)ブートスト
ラップ電源電圧を使用してチップを動作させることに
より達成されます。LT1070がスイッチングしている限
り、C3はチップの入力ピンとグランド・ピン間の電圧
を入力電源電圧と等しい電圧に維持します。このトポロ
ジーを確実に正しく起動させるには、C3の値を最小限
に維持することが重要です。ワーストケースの軽負荷条
件で確実に正しく起動させるには、慎重にテストを実施
しない限り、図に示す2.2µF値を増やしてはなりませ
ん。LT1070が起動しない場合は、軽い負荷が接続され
た出力は安定せずに高くなります。いずれの場合も最小
推奨負荷電流は100mAです。
この設計で最も変わっているところは、
LT1070の帰還ピン
に出力電圧情報を伝える方法です。
このピンは基準とする
LT1070のグランド・ピンとともにスイッチングしますので、
帰還回路はスイッチング・グランド・ピンでフロートし、
同
L2, 4µH
VIN
VSW
VIN
LT1070
C3
2.2µF
VC
D2
1N914
R1
3.74k
+
GND
C5
200µF
OPTIONAL
OUTPUT
FILTER
D3
FB
R3
470Ω
C1
1µF
D1
R2
1.24k
r
+
C2
1µF
R4
10Ω
L1
100µH
C4
1000µF
+
×
5V
100mA
MINIMUM
AN19 F21
図21. 正降圧コンバータ
AN19-27
アプリケーションノート 19
時に出力電圧のDC値に比例しなければなりません。
これは
LT1070スイッチの
「オフ」
時間の間に、
D2で出力電圧のピー
クを検出することによって達成されます。
D1がL1を流れる
負荷電流によって順方向バイアスされるので、
この時点で
のチップのグランド・ピンの電圧は、
システム・グランドよ
りも1ダイオード
(D1)
電圧降下分だけ負になります。D2も
順方向バイアスであり、
C2の両端の電圧は次式のとおりで
す。
VC2 =VOUT−VD2+VD1
VD1=D1の順方向電圧
VD2=D2の順方向電圧
(61)
したがって、帰還ネットワークR1/R2は出力電圧に非常
に近い電圧でバイアスされ、LT1070は次式に従って出
力電圧を安定化します。
VOUT = VC2 + VD2 − VD1 =
(
) + VD2 − VD1
VREF R1 + R2
R2
(62)
V
r = rd REF
VOUT
(63)
rd=D1の順方向直列抵抗
VREF=LT1070のリファレンス電圧=1.244V
rdは部品・部品でわずかに異なり、
また負荷電流に対して一
定ではないので、
完全なロード・レギュレーションを達成す
ることはできませんが、
負荷電流が5:1の範囲にわたって変
動してもVOUT=5Vで2%より優れたレギュレーションを容
易に達成できます。
出力電圧が高いと、
ロード・レギュレー
ションはさらに良くなります。
図に示す回路で、
rd=0.05Ωの場合、
rは以下のとおりです。
r=
(0.05)(1.244) = 0.0124Ω
5
これは長さ9インチの#22ワイヤを使用すれば最も簡単に
得られます。
VREF=LT1070のリファレンス電圧=1.244V
VD1がVD2とまったく等しいならば、出力レギュレーショ
ンは完全であるはずですが、D2が1mAの固定平均電流で動
作するのに対して、D1の順方向電圧は負荷電流に依存し
ます。これによって、負荷電流が広範囲に変化する場合
は、出力電圧が100∼400mV変動する可能性があります。
この影響をできる限り抑えるために、寄生直列抵抗の影響
が最小になるように、D1の定格が動作電流に対して大き
めにしなければなりません。図に示すユニットの定格は平
均電流10Aです。D1はまた高速ターンオン・タイプでなけ
ればなりません
(本アプリケーション・セクションの随所
に出てくるダイオードの説明を参照してください)
。D1の
ターンオン時間が長いと、C2はVOUTより高い電圧に充電
される可能性があり、出力電圧が異常に低くなります。こ
の影響を抑えるためにR4が追加されています。ショット
キ・ダイオードはスイッチング時間が非常に高速で順方向
電圧が低いため、特に低出力電圧に対して効率が改善され
るので、
D1にはショットキ・ダイオードが推奨されます。
このアプリケーションではD1とL1の間に小さな抵抗(破
線の枠内に示すr)を挿入すれば、ロード・レギュレー
ションを大幅に改善できます。r両端の電圧は(r)(IOUT)に
なります。この電圧によってR2両端の電圧が上昇し、
負荷接続時に出力電圧が上昇します。D1の順方向電圧
の上昇による出力低下がrによる出力上昇によって打ち
消される場合に、完全なロード・レギュレーションにな
ります。rに必要な値は、次式から求まります。
AN19-28
出力電圧はR1とR2から以下のとおり求められます。
V
−V
R1 = R2 OUT REF
VREF
(64)
R2は分割器電流を1mAに設定するために通常、1.24kに
固定されています。この等式では、VD1=VD2と仮定し
ています。VD1≠VD2の場合は、R1をわずかに調整する
必要があります。
デューティ・サイクルの制限
LT1070の最大デューティ・サイクルは90%です。これに
より、降圧レギュレータの最小入力電圧が制限されま
す。デューティ・サイクルは、次式から計算できます。
DC =
VOUT + VF
(
)
(65)
VIN − IOUT • R + VF
VF=D1の順方向電圧
R=LT1070スイッチの“オン”抵抗
この式をVINについて整理すると、
以下のようになります。
VIN(MIN) =
VOUT + VF
DC
(
)
+ IOUT • R − VF
(66)
最大デューティ・サイクル90%
(0.9)
、
VOUT=5V、VF=0.6V、
R=0.2Ω、
IOUT=4Aの場合:
アプリケーションノート 19
VIN(MIN) =
(
たとえば、L1=10µHでIP=5Aの場合:
)
5 + 0.6
+ 0.2 • 4 − 0.6 = 6.4V
0.9
(5) 10 • 10−6  40 • 103  16 
IOUT(MAX ) =
 16 − 5  = 1.4A


2(5)
2
インダクタ
降圧レギュレータのエネルギー蓄積インダクタは、エネ
ルギー変換素子と出力リップル・フィルタの両方の機能
を果たします。この二重機能によって、多くの場合は追
加出力フィルタのコストが節約されますが、妥当なイン
ダクタ値を求めるプロセスが複雑になります。値が大き
いと、最大電力出力と低出力リップル電圧が得られます
が、容積が大きくなり過渡応答も劣化します。取り掛か
りとして妥当なのは、まず最大ピーク・ツー・ピーク・
リップル電流(ΔI)を選択することです。これによっ
て、次式のとおりL1の値が得られます。
(VIN − VOUT)(VOUT)
L1=
(VIN)(∆I)(f)
(16 − 5)(5) = 122µH
(16)(0.8) 40 • 103
IP=LT1070ピーク・スイッチ電流
(69)
ICRIT =
(16 − 5)(5)
( )
2 16  40 • 103   100 • 10−6 



= 0.43A
(70)
ICRITが2.5A(LT1070スイッチの最大電流の1/2)を超える
ことはありません。
IL(PEAK) = IOUT +
(VIN − VOUT)(VOUT)
2(VIN)(L1)(f )
(71)
IOUT=3.5AおよびL1=100µHの場合
IL(PEAK) = 3.5 +
( )
(16 − 5)(5)
2 16 100 • 10−6   40 • 103 



= 3.93A
L1に使用するコアは、飽和することなく3.93Aピーク電
流を扱うことができなければなりません。
2
(不連続)
(VIN − VOUT)(VOUT)
2(VIN)(f)(L1)
連続モード動作時の降圧レギュレータでのピーク・イン
ダクタ電流は、次式のとおりです。
L1でのリップル電流によって、最大出力電流が1/2ΔIだ
け減少します。出力電流が低い場合にはこれは問題では
ありませんが、最大出力電力を得る場合は、L1を2∼3倍
に増やすことができます。出力電力が低い場合は、L1を
小さくしてサイズとコストを削減することができます。
L1を小さくし過ぎると、全負荷付近でも不連続モード動
作が起こります。LT1070は本質的に不連続動作の影響
を受けませんが、不連続モード・デザインでは以下のと
おり最大出力電力が大幅に低下します。
VIN 

2VOUT  VIN − VOUT 
ICRIT =
(67)
図に示す回路で、VIN=16V、VOUT=5V、およびΔIを
3.5Aの20%=0.7Aに設定した場合:
(IP) (L)(f) 
IOUT(MAX ) =
降圧レギュレータが連続から不連続動作に移行するとき
の負荷電流は、次式のとおりです。
L1を100µHとすると、インダクタ電流は以下の時点で不
連続になります。
f=LT1070の動作周波数 ≈ 40kHz
ΔI=ピーク・ツー・ピーク・インダクタ・リップル電流
L1 =
不連続動作ではスイッチの損失が増加するため、効率も
低下します。
(68)
不連続モードでのピーク・インダクタ電流は、以下のと
おり出力電流よりはるかに高くなります。
IL(PEAK) =
(不連続)
(
)( )(
(VIN)(L1)(f)
2 VOUT IOUT VIN − VOUT
)
(72)
AN19-29
アプリケーションノート 19
フライバック・コンバータ
L1=10µH、IOUT=1Aの場合:
IL(PEAK) =
( )( )(
2 5 1 16 − 5
( )
)
−6  
3

(不連続) 16  10 • 10   40 • 10 
フライバック・コンバータ(図22)は、蓄えたエネルギー
をトランスの巻線間で前後に転送することによって、出
力電圧を入力電圧より高いまたは低い電圧に調整するこ
とができます。スイッチ「オン」時間中、全エネルギーが
E=(IPRI)2(LPRI)/2に従って一次巻線に蓄えられます。
スイッチがターンオフすると、このエネルギーは出力巻
線に転送されます。スイッチがオープンした直後の二次
電流は、スイッチがオープンする直前の一次巻線の電流
×巻数比の逆数(1/N)に等しくなります。フライバッ
ク・コンバータの出力電圧は、降圧または昇圧コンバー
タのように入力電圧で制約されません。
= 4.15A
出力電流1Aでの10µHインダクタは、4.14Aのピーク電流
を扱うだけのサイズがなければなりません。
出力電圧リップル
出力リップルの計算については、負降圧レギュレータ・
セクションを参照してください。
(
)
DC
N • VIN
1 − DC
出力コンデンサ
VOUT =
C4は出力電圧リップルを考慮して選択します。ESR
(等
価直列抵抗)は最も重要なパラメータです。詳細につい
ては、負降圧レギュレータのセクションを参照してくだ
さい。
DC=スイッチ・デューティ・サイクル= V
(73)
VOUT
OUT +
(N • VIN)
(74)
N=トランス巻数比
出力フィルタ
出力電圧リップルが非常に低い場合は、C4の値が極端
に高くなることがあります。出力フィルタL2およびC5
を使用すれば出力リップルを低減できます。詳細につい
ては、「出力フィルタ」のセクションを参照してくださ
い。
CLAMP TURN-ON
SPIKE
VSNUB
VIN
OPTIONAL
FILTER
b
0V
C4
200µF
VOUT + VF
c
D1
VIN
20V
TO 30V
R4
×
+
VOUT
5V
6A
N*=1/3
LT1070
d
∆I
PRIMARY CURRENT
R1
3.74k
IPRI
N
0
VC
R3
1.5k
C2
0.15µF
R2
1.24k
LT1070 SWITCH CURRENT
0
IPRI
SNUBBER DIODE CURRENT
0
*REQUIRED IF INPUT LEADS ≥ 2"
図22. フライバック・コンバータ
AN19-30
SECONDARY CURRENT
IPRI
FB
GND
IPRI
0
VSW
+
SECONDARY VOLTAGE
AREA “c”= AREA “d” TO MAINTAIN
ZERO DC VOLTS ACROSS SECONDARY
N • VIN
0V
C1
2000µF
D2
VIN
C4*
100µF
1 N*
C3
0.47µF
VOUT + VF
PRIMARY FLYBACK VOLTAGE =
N
LT1070 SWITCH VOLTAGE
AREA “a” = AREA “b” TO MAINTAIN
ZERO DC VOLTS ACROSS PRIMARY
a
L2
10µH
I •L
t = PRI L
VSNUB
AN19 F22
アプリケーションノート 19
デューティ・サイクルを0と1の間で変えることによっ
て、出力電圧は理論的には0から∞のどこにでも設定で
きます。しかし、実際には出力電圧はスイッチのブレー
クダウン電圧で制約され、最大出力電圧は以下のとお
り制限されます。
(
)
VOUT(MAX ) = N VM − VSNUB − VIN
(75)
VSNUB=スナバ電圧(スナバの詳細についてはこの
セクションを参照)
VM=最大許容スイッチ電圧
これでもLT1070は大きな値のNを使用すれば、何百また
は何千ボルトもの電圧を出力できます。
多くのアプリケーションでは性能を低下させることな
く、広範囲にNを変化させることができます。しかし、
最大出力電力が要求される場合でもNは、次式のとおり
最適化できます。
N( OPT) =
VOUT + VF
VM − VIN(MAX ) − VSNUB
(76)
LPRI =
(VIN)(VOUT )
(∆I)( f)(VOUT + N • VIN)
(77)
VIN=24V、VOUT=5V、ΔI=1A、N=1/3の場合:
LPRI =
(24)(5)
= 231µH
(1)(40 • 103 )(5 + 1/ 3 • 24)
これよりLPRIの値が高い場合は、最大出力電流はわずか
に高くなりますが、さらに大きなコア・サイズが必要で
す。コア・サイズを小さくするために、出力電流を低く
すれば、より低い一次巻線インダクタンスを使用できま
す。
最大出力電流は、ピーク許容スイッチ電流(IP)によって
決まります。
IOUT(MAX)
∆I

E  IP −  (VIN)

2
=
N
V
•
( IN ) + VOUT
(78)
IP=最大LT1070スイッチ電流
E=総合効率 ≈ 75%
VIN=24V、
VOUT=5V、
IP=5A、
ΔI=1A、
N=1/3の場合:
VF=D1の順方向電圧
図22で、
VOUT=5V、
VF=0.7V
(ショットキ)
、
VIN(MAX)=30V、
VM=60V、
VSNUB=15Vの場合:
N( OPT) =
5 + 0.7
= 0.38
60 − 30 − 15
この回路では、1:3(0.33)の巻数比を使用しました。
次に決定すべき重要なトランスのパラメータは、
一次巻線
インダクタンス
(LPRI)
です。
最大出力電力を得るには、
磁化
電流を小さくするために大きなLPRIが必要ですが、
そうす
るとコア・サイズが許容できないほど大きくなってしまい
ます。順当な設計方法は、LPRIの値を一次巻線の磁化電流
(ΔI)
がピーク・スイッチ電流の約20%になる点まで低減す
ることです。
LT1070のピーク・スイッチ電流の定格は5Aで
すので、フル・パワー・アプリケーションの場合、ΔIは1A
ピーク・ツー・ピークに設定することができます。
最大出力
電流は、
ΔI対ピーク・スイッチ電流比の1/2、
つまりこの場合
は約10%だけ減少します。
IOUT(MAX)
1

0.75 5 −  (24)

2
= 6.2A
=
(1/ 3 • 24) + 5
75%という 効率は、 スナバ・ ネットワ ーク(約 6%)、
LT1070スイッチ(約4%)、LT1070ドライバ(約3%)、出
力ダイオード(約8%)、およびトランス(約4%)の損失か
らきています。この効率は、単純な降圧または昇圧設計
で達成できる85∼95%ほど高くはありませんが、多くの
場合、巻数比Nを変更して高出力電流または高出力電圧
を生成できることや巻線を追加して複数出力として構成
できるので、十分と認められます。
ピーク一次電流を使用して、次式からトランスのコア・
サイズを決定します。
( )(
( )( )(
)
VIN VOUT
V

I
IPRI = OUT  OUT + N +
E  VIN
 2 f LPRI VOUT + N • VIN
)
(79)
この設計方法では、LPRIは次式から求められます。
AN19-31
アプリケーションノート 19
出力電流を6Aとし、VIN=24V、VOUT=5V、E=75%、
LPRI=231µH、N=1/3の場合:
(24)(6)
C3
R5
LPRI
VOUT
AN19 F23
C4
CLAMP
EITHER ZENER
OR R/C
(
LL
)
2 40 • 103   231• 10−6  5 + 1/ 3 • 24



= 4.33 + 0.5 = 4.83A
図23. スナバ・クランプ
231µHの一次巻線に4.83Aのピーク電流を流してもコア
は飽和してはいけません(詳細についてはインダクタと
トランスに関するセクションを参照してください)。
出力分割器
R1とR2で以下のとおり出力電圧を設定します。
V
−V
R1 = OUT REF • R2
VREF
(80)
VREF=LT1070の帰還リファレンス電圧=1.244V
R1とR2は広範囲に変化できますが、R2の便利な値は、
標準1%値で1.24kです。
5V出力の場合、
R1 =
R4
–

6  5
IPRI =
+ 1/ 3

0.75  24

+
+
VIN
(5 − 1.244)(1.24) = 3.756kΩ
1.244
です。
スイッチ「オン」時間の間、リーク・インダクタンスLL
にはピーク一次電流(IPRI)に等しい電流が流れます。ス
イッチがターンオフすると、電圧がクランプされていな
い場合は、LLに蓄えられたエネルギー(E=I2 • LL/2)に
よってスイッチ電圧がブレークダウン電圧まで上昇する
ことになります。
ツェナー・ダイオードをクランプに使用した場合、ツェ
ナー・クランプ電圧は最大スイッチ電圧と最大入力電圧
を用いて、以下のとおり選択されます。
VZENER=VM−VIN(MAX)
VM=最大許容スイッチ電圧
標準LT1070の最大スイッチ電圧は65Vですので、VMは
5Vの余裕をみて一般的に60Vに設定されます。この回路
でVIN(MAX)=30Vと仮定すれば、以下のとおりです。
VZENER=60−30=30V
ピーク・ツェナー電流はピーク一次電流(IPRI)と等し
く、平均消費電力は次式のようになります。
(VZ)(IPRI) (LL)(f)
2
周波数補償
R3とC2はポール・ゼロ周波数補償を提供します。詳細
については、本アプリケーション・ノートの周波数補償
に関するセクションを参照してください。
スナバの設計
トランスを使用したフライバック・コンバータは、
スイッチ
を過電圧スパイクから保護するためにクランプを必要とし
ます。
これらのスパイクは、
トランスのリーク・インダクタ
ンスによって作られます。
リーク・インダクタンス
(LL)
は、
図23に示すように一次巻線に直列に存在する二次側に結合
されていないインダクタとしてモデル化されます。
AN19-32
PZENER =

V
+V 
2  VZ − OUT F 
N


(81)
この式の重要な部分は、分母の[VZ−(VOUT+VF)/N]の
項です。この電圧はスナバ電圧(VSNUB)として定義され
ており、ツェナー電圧と一次側の標準フライバック電圧
との差になります(図22の波形を参照してください)。
VSNUBが低すぎる場合、ツェナー消費電力は急激に増加
します。VSNUBの妥当な最小値は10Vですので、これを
チェックしてから先に進んでください。
アプリケーションノート 19
V
+V
5 + 0.7
VSNUB = VZ − OUT F = 30 −
= 12.9V
N
1/ 3
(82)
トランスのリーク・インダクタンスは、バイファイラ巻
き、すなわち一次側と二次側を交互に配置することに
よって最小限に抑えることができます。これを適切に行
えば、リーク・インダクタンスは通常、一次インダクタ
ンスの1%未満になります。LPRI=230µHになるように
T1を巻いた場合、LLは2.3µH未満でなければなりませ
ん。この値を使用すれば、最大負荷電流時のツェナーの
消費電力は、次式のようになります。
(30)(4.83)  2.3 • 10−6  40 • 103
2
PZENER =

5 + 0.7 
2 30 −
1/ 3 

= 2.5W
2
PZENER =

0.7 
2 30 −
1/ 3 

(出力短絡)
R SNUB =
 5 
2
2(30) − (30)

 1/ 3 
(4.83)2 (2.3 • 10−6 )(40 • 103 )
= 419Ω
最大負荷でのスナバの消費電力は、次のとおりです。
(VR) = (30)
PR =
2
2
R
419
= 2.15W
負荷が非常に軽いとき、スナバ抵抗両端の電圧は、一次
側のフライバック電圧VR=(VOUT+VF)/Nまで低下しま
す。
短絡状態でのツェナーの消費電力は、VOUT =0と仮定し
て同じ等式(81)から計算されます。IPRIはLT1070の電流
制限値です。IPRI=9Aの場合:
(30)(9)  3.5 • 10−6  40 • 103
VR=30Vに設定し(VZENERと同じ)、IPRI=4.83Aの最大
負荷条件を使用した場合:
= 4W
この例で、フライバック電圧は16.8Vなので、スナバ消
費電力は16.82/419Ω=0.67Wになります。
これは出力負荷がゼロに近くても高効率が必要な場合に
検討しなければなりません。スナバ抵抗の短絡消費電力
の概算値は、次のとおりです。
(IPRI) (f)(LL)
PR ≈
2
(84)
2
LT1070スイッチ電圧の波形は、スナバ・クランプ電圧
の上にはみ出している狭いスパイクを示しています。こ
のスパイクは、クランプ回路、特にツェナーと直列に
なっているダイオードのターンオン時間に起因します。
このダイオードは、ショットキまたはターンオン時間が
非常に高速なタイプのものを使用し、このスパイクの高
さを抑えなければなりません。ピーク電流定格がIPRIと
等しくなければなりません。ダイオードの逆電圧定格
は、少なくともVIN(MAX)でなければなりません。
ツェナー・クランプに代わるものはR/Cクランプです。
この
ほうが安価ですが、
クランプ・レベルが十分に規定されてい
ない欠点があります。
RCスナバは無負荷状態でも電力を消
費します。
R4の値は次式から求まります。
( ) ( )(
)
2
(IPRI) (LL)(f)
2
R SNUB =
2 VR − VR VOUT / N
VR=スナバ抵抗両端の電圧
(出力短絡)
短絡時のIPRIはLT1070の電流制限値です。
IPRI=9Aの場合、
出力短絡時のスナバ消費電力はこの例では約3.7Wです。
C3の値は厳密ではありませんが、スナバ両端のリップ
ル電圧を数Vに抑えるだけの大きな容量が必要です。こ
れから、コンデンサ値は次式のようになります。
C3 =
(R)(f)(VS)
(85)
VS=C3両端の電圧リップル
VS=3V、VR=30V、R=419Ωの場合:
C3 =
(83)
VR
30
(419) 40 • 103 (3)
= 0.6µF
C3は、スパイク電圧を最小限に抑えるために、非常に
AN19-33
アプリケーションノート 19
低いESR(等価直列抵抗)を持つフィルム・コンデンサま
たはセラミックでなければなりません。
C4とR5( 破線で示す)は、スイッチ・オフ時間中に二次
電流がゼロに低下したときに(不連続動作)、軽出力負荷
状態における一次側リンギングを除去するダンパ(オプ
シ ョ ン )で す 。 標 準 値 は 、 R= 300Ω ∼ 1.5k、
C=500∼5000pFです。
出力ダイオード(D1)
出力ダイオードには、出力電流と等しい平均順方向電流
が流れます。しかし、電流波形はパルス状でその振幅は
次のとおりです。


V
+ VF
ID1(PEAK) = IOUT  1 + OUT


N VIN 

( )
(86)
図22の回路で、IOUT=6Aの場合:


5 + 0.7
ID1(PEAK) = 6  1 +
 = 10.3A
 1/ 3 24 


( )
ダイオードの消費電力を計算するには、このピーク電流
での順方向電圧に出力電流を乗算してください。
PD1=(VF)(IOUT)
VF=ピーク電流のD1順方向電圧
VF= 0.55Vお よ び IOUT= 6Aの 場 合 、 D1の 消 費 電 力 は
3.3Wになります。
0.55V、および短絡出力(VOUT=0)と仮定した場合:
ID1 =
( )( ) = 20A
1/ 3(24 ) + 0 + 0.8
0.8 9 24
ダイオードのデューティ・サイクルはVOUT= 0で100%
に近づくので、ピーク・ダイオード電流はこの値よりわ
ずかに高くなるだけです。
出力短絡電流は、必要に応じてLT1070のVCピンをクラ
ンプすることにより低減できます。これを行いながら最
大全負荷電流を保証する最良の方法は、VCピンを出力
電圧の一定の%値にクランプすることです。これによっ
て、通常の負荷電流に影響を与えずに短絡電流を低減す
るフォールド・バック電流制限を実現できます。図24の
クランプ・ネットワークは、図22の回路の短絡出力電流
を約5Aに低減します。
タップ点電圧が標準出力電圧時に約1.75Vになるよう
に、R1を2本の抵抗に分割することによって、クランプ
点が作られます。これによって、出力電圧が低下し始め
るまで、D4がターンオンしないようにしています。
VOUT=0Vのとき、FBピンの電圧が内部モード選択回路
によって約0.35Vにクランプされ、R1タップ点での電圧
はほぼ同じになります。ダイオードを流れる電流は、利
用可能な最大VCピン電流です。これはVCピンのクラン
プ電圧を約1.55Vに設定し、出力短絡電流を約5Aに低減
します。最大負荷電流は、必要に応じてR1のタップ点
を下に移動すれば低減できます。タップ点はR2の範囲
に入ってもかまいません。
起動時および過負荷状態では、D1の電流は大幅に増加
します。LT1070が電流制限状態で動作しているとき、
D1を流れる平均ダイオード電流は、次のとおりです。
ID1 =
( )( )
N(VIN) + VOUT + VF
TO VOUT
3.2k
R1
α ILIM VIN
LT1070
(87)
(LT1070が電流制限を行っている間)
αは1よりわずかに小さい経験に基づく乗数です。計算
は非常に複雑ですが、スイッチ抵抗、リーク・インダク
タンス、スナバ損失、トランス損失などを考慮に入れて
います。α=0.8、ILIM=9A、VIN=24V、N=1/3、VF =
GND
VC
500Ω
FB
R3
D5
1N914
D4
R2
1.24k
C2
AN19 F24
図24. フォールドバック電流制限
AN19-34
アプリケーションノート 19
出力コンデンサ(C1)
フライバック・コンバータはトランスのインダクタンスを
フィルタとして使用しないので、
出力コンデンサがフィル
タリング作業をすべて行う必要があります。出力ピーク・
ツー・ピーク電圧リップルは、
次式で表されます:
VP-P =


IOUT
V
+ ESR IOUT  1 + OUT 
 N VIN 
 N VIN 


f C1  1 +



VOUT 

( )( )
( )( )
( )
( )
(88)
この公式は再びC4のESRが全インピーダンスを支配すると
仮 定 し て い ま す 。ESR4= 0.1Ω 、L1= 10µH、VOUT= 5V、
N=1/3、
VIN=24Vの場合:
r=
(0.1)(5)(1/ 3 • 24)
= 0.059
 10 • 10−6   40 • 103  5 + 1/ 3 • 24 2
)


(
これによって、リップルが16:1に減少し、C1の要求条件
を大幅に軽減しています。フィルタを使用した場合の全
出力リップルは、次式から得られます。
ESR=C1の等価直列抵抗
この式の最初の項は、
C1の容量に起因するリップルです。
2
番目の項は、コンデンサのESRのみに起因するリップルで
す。
このアプリケーションに必要な範囲
(100µF∼10,000µF)
の市販のコンデンサでは、
ESRの項がリップル電圧を支配
します。
たとえば、
2000µFのコンデンサは0.02Ωの保証ESR
を持っています。
IOUT=6A、
VOUT=5V、
VIN=24V、
N=1/3の
場合、
以下のようになります。
VP-P =
6
( )

 40 • 103   2000 • 10− 6  1 + 1/ 3 24



5


5
+ 0.02 6  1 +
 1/ 3 24

( )( )






( )
= 28.8mV + 195mV = 224mV
ESRの項が支配的であり、出力コンデンサのサイズを選
択するための主要な基準になります。
VP-P =
(ESR1)(ESR4)(VOUT)(IOUT)
(L1)(f)(VOUT + N • VIN)
(90)
ESR1=0.05Ω、ESR4=0.1Ω、VOUT=5V、VIN=24V、
N=1/3、IOUT=6A、L1=10µHの場合、出力リップル
(P-P)は以下のようになります。
VP-P =
(0.05)(0.01)(5)(6)
= 28.8mV
 10 • 10−6   40 • 103  5 + 1/ 3 • 24
)


(
完全に絶縁されたコンバータ
LT1070には、
図25
(図の注1参照)
に記載されるとおり、
「絶縁
型フライバック」
と呼ぶ第二の動作モードがあります。
この
モードでは、
出力電圧を検知するのに帰還ピンを使用しま
せん。
その代わりに、
スイッチ
「オフ」
時間
(tOFF)
の間に、
トラ
ンスの一次電圧を検知して、安定化します。この電圧は
VOUTと関係し、
次式で表されます。
( )( )
VOUT = N VPRI − VF
(90)
出力容量の補強
(低いESRを得るために)
に代わる方法は、 (tOFF時)
LC出力フィルタ
(図22のL1とC4)
を追加することです。
比較
N=トランスの巻数比
的小さなインダクタとコンデンサによって、
出力リップル
VF=出力ダイオードの順方向電圧
を大幅に低減できます。
C1のリップルがESRにのみ起因す
VPRI=スイッチ「オフ」時間中の一次電圧
る
(したがって、
矩形になる)
と仮定すれば、
フィルタの出力
リップル対入力リップルの比は、
以下のようになります。
二次出力電圧は、VPRIが安定化されることにより安定化
されます。帰還ピンからの電流出力が約10µAを超える
ESR4 VOUT N • VIN
VOUT(P-P )
と、LT1070はノーマル・モードから安定化一次モード
=r =
2
VIN(P-P )
に切り替ります。内部クランプは、このピンの電圧
L1 f VOUT + N • VIN
(89)
(VFB)を約400mVに保持します。R2はLT1070を絶縁型
フライバック・モードにするために使用されます。ま
た 、 安 定 化 出 力 を 調 整 す る 働 き も し ま す 。 VPRIは
ESR4=C4の等価直列抵抗
(
( )( )(
)(
)
)
AN19-35
アプリケーションノート 19
16V+7k( VFB/R2)に安定化されます。ここで、VFB/R2
はR2を流れる電流、7kは内部抵抗です。したがって、
VOUTは次式で表されます。

 V 
VOUT = N 16 = 7k  FB   − VF
 R2  

Nの0.872に近い最小整数比は、7:8=0.875です。T1は各
出力についてこの巻数比で巻かれます。総巻数は、所要
一次インダクタンス(LPRI)によって決定されます。この
インダクタンスには最適値はありません。この値はコ
ア・サイズ、安定化条件、およびリーク・インダクタン
スの間のトレードオフで決まります。スタート値は、
LT1070のピーク・スイッチ電流の10%に相当する最大磁
化電流(ΔI)です。磁化電流は、スイッチ「オン」時間開
始時の一次電流とスイッチ「オン」時間終了時の一次電流
の差です。これによって、LPRIの値は次のようになりま
す。
(91)
そして、必要なトランス巻数比は、以下のとおりです。
N=
VOUT + VF
V 
16 + 7k  FB 
 R2 
(92)
LPRI =
7k(VFB/R2)の項は、通常は約2Vに設定され、VOUTにあ
る程度の調整範囲を許容します。VOUT=15Vとして、
図25の巻数比Nを求めると、次式のようになります。
VIN

V 
∆I f  1 + IN 
 VPRI
(93)
( )( )
ΔI=一次磁化電流
VPRI=安定化一次フライバック電圧
15 + 0.7
N=
= 0.872
16 + 2
OPTIONAL
OUTPUT FILTER
R4
1.5k
L1
10µH
D1
1: N
+
C3
0.47µF
N
N
+
VIN
C1
500µF
C4
500µF
15V
+
C0M
+
L2
10µH
VSW
VIN
5V
C5*
100µF
+
FB
VC
500Ω
C2
0.01µF
R2
5k
* REQUIRED IF INPUT LEADS ≥ 2"
NOTE: ANY NUMBER OF OUTPUTS CAN
BE USED WITH THIS CONFIGURATION.
TRANSFER THE SUM OF ALL OUTPUT
POWERS TO A SINGLE OUTPUT WHEN
USING THE FORMULAS:
IOUT =
≈16V
VIN
0
tON
∑POUT
VOUT
SWITCH VOLTAGE
tOFF
VOUT + VF (VF = DIODE FORWARD VOLTAGE)
SECONDARY VOLTAGE
0V
AN19 F25
N • VIN
図25. 完全に絶縁されたコンバータ
AN19-36
C6
200µF
–15V
N = 0.875 = 7:8
FOR VOUT = 15V
LT1070
GND
C5
200µF
アプリケーションノート 19
VIN=5V、ΔI=0.5A、VPRI=18Vの場合:
LPRI =
tL =
5
= 196µH

0.5 40 • 103  1 + 5 / 18


( )
(
)
前にも述べたとおり、この値は最適値ではなく、最大出
力電流とコア・サイズの間で単に妥協を図ったもので
す。
一次インダクタンスに関するもうひとつの検討事項は、
連続モードから不連続モードへの移行です。軽出力負時
には、一次端子間のフライバック・パルスはスイッチ
「オフ」時間が終了する前にゼロに低下します。LT1070
はこれを出力電圧の低下と判断し、デューティ・サイク
ルを高くして補償します。この結果、出力電圧が異常に
高くなります。この状況を避けるために、出力は次式に
示す最小負荷を持つ必要があります。
(VPRI • VIN)
IOUT(MIN) =
2
(VPRI + VIN) (2VOUT)(f)(LPRI)
2
(94)
VPRI=18V、
VIN=5V、
VOUT=15V、
LPRI=200µHの場合:
IOUT(MIN) =
( )
(18 + 5) (2 • 15) 40 • 103  200 • 10−6
18 • 5
2
2
= 64mA
この電流は各出力で1出力当たり32mAに等分されます。
さらに軽い最小負荷が必要な場合は、一次インダクタン
スを増やさなければなりません。これによって、リー
ク・インダクタンスも増えますので、相応の配慮が必要
です。
リーク・インダクタンスは、二次側に結合されない一次
側の一部分です。このリーク・インダクタンスは、ス
イッチがオープンするとフライバック・スパイクを生成
します。このスパイクの高さは、スイッチの過電圧を避
けるためにスナバ(R4、C3、D2)でクランプしなければ
なりません(スナバの詳細については、ノーマル・モー
ド・フライバック・レギュレータのセクションを参照し
てください)。リーク・インダクタンス・スパイクの幅
は、次式のとおりです。
(IPRI)(LL)
(95)
VM − VPRI − VIN
LL=リーク・インダクタンス
IPRI=ピーク一次電流
VM=ピーク・スイッチ電圧
このスパイク幅は重要で、約1.5µs未満でなければなり
ません。LT1070はスイッチのターンオフに続いて約
1.5µsの内部ブランキングを持っています。このブラン
キング時間によって、フライバック誤差アンプがリー
ク・インダクタンス・スパイクを安定化する実際のフラ
イバック電圧と判断しないようにしています。悪いレ
ギュレーションを避けるために、スパイクの幅はブラン
キング時間より短くなければなりません。
トランスT1が最小リーク・インダクタンスのトリファ
イラー巻の場合、LLはLPRIの1.5%の標準値を持つことが
あります。LPRI=200µHと仮定すると、LLは3µHになる
はずです。tLを計算するには、VMに値を割り当てる必
要があります。この場合、VIN=5Vのときの最大スイッ
チ電圧の控え目な値は、VM=50Vになります。最大出
力電流に対する最大一次電流を5Aと仮定した場合、ス
パイク幅は次式のようになります。
5 3 • 10−6 


tL =
= 0.56µs nn
50 − 18 − 5
これは1.5µsの最大値の範囲内に十分に入っています。
しか
し、VPRI+VINの合計が最大スイッチ電圧に近づくにつれ
て、
パルス幅が急激に大きくなることに注意してください。
以下の公式により、
与えられた状況におけるリーク・インダ
クタンスと一次インダクタンスの最大比率を計算すること
ができます。
LL
(MAX) =
LP

tL VM − VP − VIN ∆I f  1 +

(
)( )( )
IPRI (VIN)
VIN
VP 
(96)
かなり大きなVIN
(36V)では、たとえtL=1.5µs、VP=18V、
ΔI=0.5A、
IPRI=5Aとして、
VMに多少大きな60Vを使用した
場合でも以下のようになります。
LL
(MAX) =
LP
 1.5 • 10−6  60 − 18 − 36 0.5  40 • 103   1 + 36 

  18 


(
)( )
5(36)
= 0.003 = 0.3%
AN19-37
アプリケーションノート 19
このように低いリーク・インダクタンス比に対する一次イ
ンダクタンスを巻くのはほとんど不可能ですので、
多少の
妥協が必要です。
最大出力電流が必要ない場合、
IPRIは5A未
満になります
(公式99を参照)
。
リップル電流
(ΔI)
を増やす
こともできます。
最後に、
LT1070HV
(高電圧)
デバイスをス
イッチ定格75Vで使用することができます。
上記の計算に、
IPRI= 2.5A、Δ I= 1A、VM= 70Vを 代 入 す る と 、容 易 に
LL/LPRI=3%を達成できます。
トランスの巻数比が出力電圧によって固定されているの
で、絶縁型フライバック・コンバータを用いた場合の最
大出力電力は、通常のフライバック・コンバータより小
さくなります。これによって、デューティ・サイクルは
次式のとおり固定されます。
DC =
VPRI
VPRI + VIN
(97)
この公式は実際には二次式ですが、
明示的に解くのではな
く、
関連するIPRIの範囲に対してより単純な手法は、
最初の2
つの項を計算し、
次にこのIPRIの値を使用して最後の項を計
算することです。図25の回路で、各出力のIOUT=0.25A、
VPRI=18V、
VIN=5V、
ΔI=0.5A、
R= 0.2Ωの場合:
(15)(0.5)(18 + 5) + 0.5 + (2.64) (0.2) = 2.92A
IPRI =
2
5
0.8 (18)(5)
2
2.64A
トランスは、一次巻線でコアが2.92Aで飽和しないよう
な大きさに設定しなければなりません。最大スイッチ電
流5Aにはかなりの余裕があることに注目してくださ
い。ΔIが1Aに増加した場合、より小さなコアを使用で
き、一次インダクタンスを半分にすることができます
(インダクタとトランスに関するセクションを参照)。
そして、最大電力は次式のとおり制限されます。
出力コンデンサ
POUT(MAX ) =
 VPRI   
2 
∆I
 V + V  VINIP − 2  − IP R 0.8
 PRI IN  


() ( )
(98)
R=LT1070のスイッチ「オン」抵抗
IP=最大スイッチ電流
0.8=R以外の損失を計算する見込み係数
標準18Vで、VIN=5V、IP=5A、ΔI=0.5AにおけるVPRI
では、デューティ・サイクルは78%で、最大出力電力は
以下のとおりです。
POUT(MAX ) =
VP-P =
IPRI
(ESR)
2 *N
(100)
*2出力なので係数2を使用しています。

 18    0.5 
2
 18 + 5 5  5 − 2  − 5 0.2  0.8 = 11.74W

  


( )( )( )
IPRI=2.92A、N=0.872、ESRに0.1Ωを割り当てた場合、
出力リップルは次式のようになります。
電力の公式を解析すると、低いVINでは最大出力電力は
VINに比例し、高いVINでは最大電力は50Wに近づくこと
を示しています。
最大値より小さい負荷のピーク一次電流は、次式から計
算されます。
(VOUT )(IOUT)(VPRI + VIN) + ∆I + (IPRI) R
IPRI =
VIN
2
0.8 (VPRI)(VIN)
2
AN19-38
フライバック・レギュレータは、トランスのインダクタ
ンスをフィルタとして使用しないので、フィルタリング
はすべて出力コンデンサC1とC4で行う必要がありま
す。これらは出力リップルを最小にする低ESRタイプの
コンデンサでなければなりません。一般に、出力リップ
ルは実際の容量ではなく、コンデンサのESRによって制
限されます。ピーク・ツー・ピーク電圧での出力リップ
ルは、次式から求められます。
(99)
VP-P =
(2.92)(0.1) = 167mV
P-P(最大負荷時)
(2)(0.872)
もし出力リップル公式をESRではなく、実際の出力容量
に基づくようにしたら、その結果は約10mVになりま
す。したがって、ESRの影響が支配的であることを示し
ています。ESRに選択した0.1Ω値は、おそらく良質の
500µFコンデンサの標準値より高いでしょうが、保証最
大値より低いはずです。この回路の高い出力リップルの
アプリケーションノート 19
1つの理由は、入力電圧が低いので、コンバータが78%
の比較的高いデューティ・サイクルで動作していること
です。つまり負荷に電流を供給している二次側には22%
の時間しか残りません。結果として、ピーク二次電流、
したがって出力リップルが高くなります。
低い出力リップルが必要な場合、単に大きな出力コンデン
サを使用するよりも出力フィルタがよい選択です。「出力
フィルタ」に関するセクションを参照してください。
ド・ピンに結合された2本の抵抗に分割されています。
グランド・ピンと直列に小さな抵抗RWが挿入されてい
ます。出力に負荷が加わると、RWを流れる入力電流に
よってR2両端の電圧降下が増加します。これによって
安定化された一次電圧が上昇すると、出力電圧も上昇す
るため、上記のオープン・ループ・ロード・レギュレー
ション効果がキャンセルされます。ライン・レギュレー
ションも最大負荷時に大幅に改善されます。
RWの値は次式から求められます。
ロード・レギュレーションとライン・レギュレーション
ロード・レギュレーションとライン・レギュレーションは、
一次側だけで実際の出力電圧が検知されないので、
この回
路の多くの
「オープン・ループ」
要因に影響を受けます。
これ
らの要因には、
コアの非直線性、
ダイオードの抵抗、
リーク・
インダクタンス、
巻線抵抗、
(表皮効果を含む)
コンデンサの
ESRおよび二次インダクタンスなどがあります。20%から
100%の負荷変動によるこの回路の標準ロード・レギュレー
ションは約3%です。軽負荷時のライン・レギュレーション
は、
VIN=4.5V∼5.5Vでは0.3%以下ですが、
最大負荷時には約
1%まで悪化します。
シングル・スイッチング・ループから得られる複数の出力電
源では、
クロス・レギュレーションの問題が発生します。
こ
の電源では、
ある出力の負荷電流が50mAから200mAに上昇
し、別の出力が50mAで一定の場合、負荷が接続されている
出力は280mV低下し、
定負荷出力は100mV上昇します。
ライン・レギュレーションとロード・レギュレーションを改
善する必要がある場合、
以下に示すとおり基本回路を改造
できます。
R2は、センタ・タップがCWを通してLT1070のグラン
負荷電流補償
VIN
LT1070
+
FB
GND
5k
VC
C2
0.01µF
RW
≈0.055Ω
–VIN
(RO )(VIN)(E)(R2)
(VOUT )(7k)(N) *
(101)
RO=無補償出力抵抗
=ΔVOUT/ΔIOUT
E =効率≈0.75
* 2出力の場合はNに2を掛ける。
図25の回路の場合、
ROは両方の出力に同時に負荷となり、
2
つの出力の変化を合計して求められます。
3%のロード・レ
[email protected]=200mAで、
これは900mV
の合計出力変化です。
したがってROは900mVを200mAの電
流変化で除算した値、
つまり4.5Ωになります。
VOUTが2つの
出力の合計である30V、
Nが0.875×2=1.75、R2が約1.2kの場
合、
以下のとおりです。
RW =
(4.5)(5)(0.75)(1, 200) = 0.055Ω
(30)(7k)(1.75)
この低い抵抗値によって、コンバータの効率が維持され
ますが「標準品」を見つけるのが難しい場合がよくありま
す。ブレッドボードに長さ38.1cmの#26ワイヤを使用し
ました。インダクタンスを最小にするには、導線を半分
に折り畳んでからフォームに巻き付けます。
CWはループ発振問題を防止するために、十分大きくな
ければなりません。CWとR2の2つの並列抵抗値を乗算
した積は、基本レギュレータのセトリング時定数より数
倍大きくなければなりません。
+VIN
INPUT
BYPASS
CAPACITOR
TIE TO
TOP OF RW
RW =
CW
10µF
R2
+
270Ω
AN19 TA01
ロード・レギュレーションを補償した場合、クロス・レ
ギュレーションの効果は無補償の場合より悪くなりま
す。複数の出力電源は、出力負荷に予測される全条件に
ついて慎重に評価しなければなりません。
AN19-39
アプリケーションノート 19
す。これはLM308の出力は両方の入力がオペアンプの負
電源電圧と等しいときに、出力が“L”になるからです。
この条件は起動時にVOUT=0のときに発生します。この
条件でオペアンプ出力が“H”になる場合、LT1070は起動
しません。“L”を検知するために、R1のボトムを直接負
荷に接続することにより、R1とR2によって出力電圧が
設定されます。R4とR5によって、LT1070の出力とグラ
ンド・ピンの間でケルビン・センスをします。これらの
抵抗は短絡しているように見えますが、R4とR5で「セン
ス」しないと、LT1070のグランド・ピンから出力への導
線で生じる電圧降下がロード・レギュレーション問題を
引き起こします。導線が太いゲージ番線で長さが5cm以
下の場合は、これらの抵抗をなくすことができます。
周波数補償
LT1070のgmは通常モードよりも絶縁モードのほうがは
るかに低いので、周波数補償コンデンサC2は他の設計
よりもこの設計のほうが大幅に低くなります。詳細につ
いては、周波数補償セクションを参照してください。
正電流ブースト降圧コンバータ
電流ブースト降圧コンバータを図26に示します。スイッ
チがオンのときとオフのときの両方で、電流が出力に流
れるので、大きな入出力差によって標準降圧コンバータ
またはフライバック・コンバータよりも多くの出力電流
を供給することができます。「オン」サイクルで負荷に最
大5Aを供給できます。オフ・サイクルではその1/N倍の
電流が供給されます。N=1/3の場合、スイッチ・オフ時
間の間、負荷に供給される電流は15Aになります。利用
可能な全負荷電流はスイッチのデューティ・サイクルす
なわち、入力電圧で決まります。
この回路のバリエーションを設計する際に、以下の式が
役立つはずです。
R5 =
安定化出力がLT1070のグランド・ピンに接続されてい
るので、オペアンプを用いて、帰還信号をフロートしな
ければなりません。 A1にはLM308が選択されていま
(VOUT)(R1) = (VOUT)(1.24k)
1.244V
VREF
R5 R1
=
R4 R2
(103)
VIN
28V
C3
0.47µF
470Ω
2W
R6
470Ω
C6
0.002µF
D2
VIN
1:N
VSW
LT1070
N = 0.25
R7
1k
R2
1.24k
FB
VC
C1
0.33µF
6
C4
0.01µF
+
C5*
100µF
2
V+
LM308
V–
3
4 COMP
8
7
R3
680Ω
+
D1
VIN
–
GND
200pF
R5
5k
R4
1.24k
R8
100Ω
MINIMUM
LOAD = 5mA
*REQUIRED IF INPUT LEADS ≥ 2"
図26. 正電流ブースト降圧コンバータ
AN19-40
(102)
R1
5k
+
VOUT
5V
10A
C2
5000µF
AN19 F26
アプリケーションノート 19
N(MIN) =
DC =
VOUT + VF
VM − VIN − VSNUB
(105)
VOUT + VF
(
VOUT + VF + N VIN − VOUT
LPRI =
N=巻数比
VM=LT1070の最大スイッチ電圧
VSNUB=スナバ電圧
(フライバック・セクションを参照)
VF=D1の順方向電圧
DC=スイッチ・デューティ・サイクル
ΔI=ピーク・ツー・ピーク一次リップル電流
ESR=C2の等価直列抵抗
IPRI=スイッチ・オン時間中の平均一次電流
VP-P=ピーク・ツー・ピーク出力リップル電圧
IP=LT1070の最大定格スイッチ電流
(104)
)
VOUT

VOUT 
∆I f  N +
VIN − VOUT 

( )( )
(106)
 VOUT

 N + VIN − VOUT 1 − N


VP-P = ESR IOUT
VIN
( )
( )( )
NMINの値はスイッチのブレークダウン電圧に基づいて
います。この値が低いと高い出力電流が得られますが、
スイッチ電圧も高くなります。ΔIは通常IPRIの20∼40%
に選択されます。リップル式には分子に項(1−N)が含
まれていますが、これはN=1のときに出力リップル電
流および電圧がゼロになることを意味しています。これ
は出力コンデンサに流れ込むリップル電流は、一次電流
と二次電流の差であると単純化して仮定しているためで
す。この差はN=1の場合にゼロになり、この等式はも
はや有効ではありません。
(107)
IOUT(MAX ) =


VIN
∆I 
I
−
 P 2 

 VOUT + VF + N VIN − VOUT

(
[
(
I
IPRI = OUT VOUT + N VIN − VOUT
VIN

 0.8


)( )
(108)
)]
(109)
負電流ブースト降圧コンバータ
(ピーク一次電流にΔI/2を追加します)
図27の負降圧コンバータでは、
標準降圧コンバータの上限
である5Aよりはるかに高い出力電流が得られます。
設計の
詳細については、
正電流ブースト降圧コンバータおよび標
準負降圧コンバータのセクションを参照してください。
+
C1
R1
MINIMUM
LOAD = 10mA
–VOUT
R5
C3
T1
R4
12k
D1
VIN
+
1:N
VSW
Q1
2N3906
– 0.6V
V
R1 = OUT
1mA
LT1070
FB
GND
VC
R3
R2
1.24k
C2
AN19 F27
–VIN
図27. 負電流ブースト降圧コンバータ
AN19-41
アプリケーションノート 19
負入力/負出力フライバック・コンバータ
負出力電圧が負入力より高い場合には、一般に図28にあ
るこの回路が使用されます。入力より低い電圧が必要な
場合は、負降圧コンバータまたは負電流ブースト降圧コ
ンバータおよび標準負降圧コンバータのセクションを参
照してください。
分割器R1とR2は、Q1の順方向バイアスを防止するため
に必要です。R1、R2、およびR3を正しい出力センシン
グのために、図に示すとおり正確に接続してください。
C3
設計の詳細については、正フライバック・コンバータ
のセクションを参考にしてください。
正から負へのフライバック・コンバータ
図29の正入力−負出力フライバック・コンバータには、
LT1070の帰還信号を生成するために外付けオペアンプが
必要です。
R1とR2で出力電圧を設定しますが、
R1は1kΩ/V
になるような値を選びます。
R1の下部はセンシングのため
に、
直接出力に接続されています。
R3とR4はグランド(
“L”
)
センスを行います。
LT1070のグランド・ピンと実際のグラン
T1
R6
R2
5k
R3
1k
+
1:N
VIN
C1
Q1
2N3906
R1*
VSW
+
LT1070
–VOUT
FB
GND
– 1.6V
V
R1 = OUT
200µA
VC
R4
1.24k
R5
C2
AN19 F28
–VIN
図28. 負入力−負出力フライバック・コンバータ
VIN
R7
C4
1/2 T1
D2
VIN
VSW
+
LT1070
R2
1.24k
R5
1k
FB
VIN
VC
C3
0.01µF
LM308
R1 = 1k (VOUT)
+
R6
–
GND
C2
200pF
R3
1.24k
R4 = R1
+
C1
1/2 T1
D1
–VOUT
AN19 F29
図29. 正入力‐負出力フライバック・コンバータ
AN19-42
アプリケーションノート 19
ド
(+)
出力間に電圧降下があれば、
ロード・レギュレーショ
ン問題が発生します。
R3とR4が図のとおり正確に接続され
ていれば、
これらの問題は生じません。
LT1070のグランド・
ピンが非常に短い太い導線で、
出力グランドに直接接続さ
れている場合は、R3とR4をなくすことができます。
設計の
詳細については、
正フライバック・コンバータを参照してく
ださい。
N( MIN) =
DC =
VOUT − VM + VSNUB
(最大VINを使用)
VM − VIN − VSNUB
VOUT − VIN
( )
電圧ブースト昇圧コンバータ
標準昇圧コンバータの最大出力電圧は、LT1070の最大
スイッチ電圧よりわずかに低いだけです。さらに高い電
圧が必要な場合は、図30に示すとおりインダクタにタッ
プを取り付けることができます。タップの効果は、次式
のとおりピーク・スイッチ電圧を低下させることです。


(VOUT − VIN) 1+NN
タップ点のリーク・インダクタンスを扱うためにスナバ
が必要です。この設計のバリエーションには、以下の式
が役立ちます。
R4
680Ω
1W
C3
0.68µF
D2
VIN
1
L1
N=5
VSW
VIN
15V
+
LT1070
D1
R1
98k
FB
GND
VC
R3
10k
R2
1.24k
+
TOTAL INDUCTANCE = 4mH
INTERLEAVE PRIMARY AND
SECONDARY FOR LOW
LEAKAGE INDUCTANCE
VOUT
100V
300mA
C1
200µF
C2
0.047µF
AN19 F30
図30. 電圧ブースト昇圧コンバータ
( )
( )
∆I
VIN
2
IOUT(MAX ) =
VOUT + N VIN
IPRI =
[
( )]
IOUT VOUT + N VIN
VIN
(112)
(113)
スイッチ・オン時間中の平均値。ピーク負荷の場合、
ΔI/2を加算する。
volts
Nを大きな値にすると、最大スイッチ電圧を超えない
で、高出力電圧を安定化することができます。
(111)
VOUT + N VIN
IP
(110)
LPRI =
(
)
(∆I)(f)[VOUT + N(VIN)]
VIN VOUT − VIN
(114)
ΔI≈ IPRIの20∼40%
VP-P =
(IOUT)(ESR)[VOUT + N(VIN)]
VIN (N + 1)
(115)
DC=スイッチ・デューティ・サイクル
VSNUB=スナバ電圧(詳細についてはフライバックの
セクションを参照)
VM=最大許容LT1070スイッチ電圧
IP=最大LT1070スイッチ電流
ΔI=ピーク・ツー・ピーク一次電流リップル
ESR=Cの等価直列抵抗
VP-P=ピーク・ツー・ピーク出力電圧リップル
L1はバイファイラ巻またはインタリーブ巻を用いて、
リーク・インダクタンスが小さくなるように巻き付けな
ければなりません。R3とC2は、周波数補償セクション
で説明する手法を用いて選択します。スナバの詳細につ
いては、フライバックの説明のセクションを参照してく
ださい。このレギュレータは、出力が短絡すると、L1
とD1が入力をグランドに短絡するので、短絡保護はな
されていません。
AN19-43
アプリケーションノート 19
負昇圧コンバータ
LT1070は、図31に示すとおり正降圧モードと同じダイ
オード結合帰還手法を使用して、負昇圧レギュレータと
して使用することができます。基本的にD2とC3は、C3
の両端に出力電圧と等しい電圧を与えるピーク検出器を
形成します。R1とR2は出力電圧を以下に設定するため
の分割器として機能します。
(VREF)(R1+R2)/R2
C3もLT1070用のフローティング電源として働きます。
LT1070のグランド・ピンは、インダクタL1をドライブ
するために、出力電圧とグランド間で切り替わります。
回路を正しく動作させるために、出力には10mAの最小
プリロードが必要です(R0で示す)。
別の設計情報については、正出力昇圧コンバータのセク
ションでL1、C1、D1、および出力フィルタの詳細を参
照してください。ここで使用する帰還方式は、正降圧セ
クションでさらに詳しく説明しています。帰還の微妙な
点は、VINピンに流れるパワー・トランジスタ・ドライ
バ電流は、D2とC3から来なければならないことです。
これはロード・レギュレーションに影響を及ぼすので、
D1の直列抵抗を補償する傾向があります。
VIN
R1
27k
C1
1000µF
LT1070
C4*
470µF
VIN
–15V
FB
+
GND
R3
3.3k
L1
200µH
+
VC
R2
1.24k
C2
0.22µF
この回路の設計に関する詳細については、正降圧コン
バータの帰還説明に沿って、負から正の昇降圧コンバー
タの基本公式が使用できます。
正から負への昇降圧コンバータ
D3
1N4001
R5
470Ω, 1W
VIN
C5* 10V TO 30V
100µF
VIN
C4
5µF
VSW
+
+
RO
(MINIMUM
LOAD)
D2
R4
1N914 47Ω
R1
10.7k
LT1070
FB
GND
VC
*REQUIRED IF INPUT LEADS ≥2"
L1
200µH
+
C3
2µF
D1
+
C1
1000µF
R6
470Ω
VOUT
–12V
2A
AN19 TA02
C3
10µF
D1
*REQUIRED IF INPUT LEADS ≥2"
電流ブースト昇圧コンバータ
VOUT
–28V
1A
AN19 F31
図31.負昇圧レギュレータ
正から負の昇降圧コンバータ
この正から負のコンバータは、
正出力降圧コンバータと同
じ帰還テクニックを使用しています。
LT1070のグランド・ピ
ンは+VINと−VOUTの間で切り替わるので、通常の帰還を
使用することはできません。
フローティング帰還信号を生
成するために、D2はLT1070のスイッチ・オフ時間中に出力
電圧のピークを検出します。
この電圧はフローティングDC
レベルとしてC3両端に現れ、
LT1070への帰還として使用さ
れます。出力電圧はR1とR2の比で設定されます。メイン・
AN19-44
D3とC4を使用して、LT1070用のフローティング電源を
生成します。C4両端の電圧は、(VOUT)Vでピークが検
出されます。R5は確実に起動させるために追加されて
います。R6はプリロードで、標準負荷がゼロ電流まで
低下可能な場合にのみ必要です。
R3
R2
5k
1.24k
C2
0.1µF
D2
VSW
キャッチ・ダイオード
(D1)
両端のターンオン・スパイクの影
響を制限するためにR4を使用しています。
この抵抗がない
と、
D1のターンオン・スパイクによってC3が異常に高い電
圧まで充電され、
高負荷電流時に出力電圧が低下します。
昇圧コンバータのこのタップ付きインダクタ・バージョ
ンは、入出力電圧差が大きくないときに、出力電力を大
幅に増加させることができます。このコンバータの出力
電流比を標準昇圧コンバータと比較した場合、以下のよ
うになります。
IOUT
N+1
=

IBOOST
V 
N  1 − IN  + 1
 VOUT 
VOUT→VINの場合、出力電流の増加はN+ 1に近付きま
す。ただし、最大値Nは以下のとおりスイッチ・ブレー
クダウン電圧によって制限されます。
アプリケーションノート 19
V −V
−V
N( MAX) = M OUT SNUB
VOUT − VMIN
L TOTAL =
VM=最大LT1070スイッチ電圧
VSNUB=スナバ電圧
(フライバック・セクションを参照)
VMIN=最小入力電圧
VOUT=28V、
VSNUB=8V、
VMIN =16Vの場合:
VM=60V、
N( MAX) =
60 − 28 − 8
=2
28 − 16
出力電流の増加は、以下のとおりです。
IOUT
IBOOST
=
2+1
= 1.62 = 62%
 16 
2  1−  + 1
 28 
=
VOUT − VMIN
V
N 
f ∆I  OUT −

 VMIN N + 1
( )( )
28 − 16
= 277µH
 40 • 103  1  28 − 2 

  16 3 
()
スナバ値は、
スナバ電圧を選択した値
(約8V)
に制限するた
めに経験に基づいて選択されます。
スナバ損失を最小にす
るには、
インダクタの
「1」
と
「N」
セクションを最大結合が得
られるように巻き付けます
(メーカに相談してください)
。
電流ブースト昇圧コンバータ
実際の最大出力電流は、以下のとおりです
R4
D1
I
IOUT(MAX ) =
5 − 0.5
IP − ∆I / 2
=
= 4.15A
VOUT
28 2
N
−
−
VMIN N + 1 16 3
IP=最大LT1070スイッチ電流
ΔI =スイッチ・オン時間中のインダクタ電流の増加
∆I =
C3
VOUT − VIN
V
N 
L f  OUT −

 VIN N + 1
( )( )
VOUT
28V
4A
N
D2
VIN
VSW
VIN
16V TO
24V
R1
27k
LT1070
FB
GND
VC
+
C1
R2
1.24k
R3
C2
AN19 TA03
L=合計インダクタンス
動作デューティ・サイクルは、次式のとおりです。
DC =
VOUT − VIN
 N 
VOUT − 
 VIN
 N + 1
( )
合計インダクタンスの妥当な値は、この回路が5Aの
ピーク・スイッチ電流付近で使用されると仮定し、ス
イッチ・オンからΔI=1Aになる間、スイッチ電流が
20%増加できるようにして求められます。
フォワード・コンバータ
フォワード・コンバータは、エネルギーをコアに蓄える
必要がないので、フライバック・コンバータより小型の
コアを使用することができます。エネルギーは、スイッ
チ「オン」時間中に、直接出力に転送されます。LT1070
スイッチがオン(VSWが“L”)のとき、出力二次側(N)は正
で、D1を通して電流を供給します。スイッチのターン
オフ時に出力巻線は負になり、降圧レギュレータと同様
に出力電流がD2を流れます。単一スイッチ・フォワー
ド・コンバータでは、スイッチ・オフ時のスイッチ電圧
を定義するために、第3の巻線(M)が必要です。ただし、
この「リセット」巻線はスイッチに許容される最大デュー
ティ・サイクルを制限します。オフ状態でのスイッチ両
端の電圧は、次式のとおりです。
AN19-45
アプリケーションノート 19
最大出力電流を得るには、Nができる限り小さくなけれ
ばなりません。ただし、Nの値が小さいと大きなデュー
ティ・サイクルが必要なので、Nは以下の最小値に制限
されます。
V
VSW = VIN + IN + VSNUB
M
VSNUB=リーク・インダクタンスに起因するスナバ電
圧スパイク
この公式を整理すると、次式からMの最小値を求めるこ
とができます。
M( MIN) =
N( MIN) =
VIN(LOW )
VF=D1とD2の順方向電圧
VIN(LOW)=最小入力電圧
VIN(MAX )
VM − VIN(MAX ) − VSNUB
図の回路で、VF=0.6V、VIN(LOW)=20Vの場合:
VM=最大LT1070スイッチ電圧
VIN(MAX)=最大入力電圧
N( MIN) =
図の回路で、VIN(MAX)=30Vとし、VSNUB=5Vおよび
VM==60Vを選択すると、以下のようになります。
(1.2 + 1)(5 + 0.6) = 0.62
20
通常動作中のコアの飽和を避けるために、一次インダク
タンスは、コア容積とコアの磁束密度によって決まる最
小値でなければなりません。
30
M( MIN) =
= 1.2
60 − 30 − 5
Mの値は最大スイッチ・デューティ・サイクルを定義し
ます。LT1070がこの上限より高いデューティ・サイク
ルで動作しようとした場合、スイッチ・オフ状態での一
次巻線のV-秒の積がフラックスのバランスを保持するの
に十分でないため、コアが飽和します。デューティ・サ
イクルは、以下に制限されます。
DC(MAX)
(M + 1)(VOUT + VF)
2


  0.4π µe 
V
+
V
LPRI ≥  OUT F  

 N BM f   V  10−8  
e 




( )( )
( )( )( ) ( )
BM=最大動作磁束密度
f=LT1070動作周波数(40kHz)
Ve=コア容積
µe=有効コア透磁率
1
1
=
= 45%
1 + M 1 + 1.2
フォワード・コンバータ
D1
R4
C2
I
L1
70µH
T1
M N
+
D2
VOUT
5V
6A
C1
2000µF
D3
VIN
VSW
VIN
20V TO
30V
D4
LT1070
R1
3.74k
FB
GND
VC
Q1
R3
R6
330Ω
C4
R2
1.24k
R5
1Ω
C3
AN19 TA04
AN19-46
アプリケーションノート 19
BM=2000ガウス(フェライトの標準値)、Ve=6cm3、お
よびµe=1500、VOUT+VF=5.6V、N=0.62の場合:
2




5.6
LPRI ≥ 

 0.62 2000  40 • 103  



= 400µH
( )(
)

 0.4π 1500

 6  10−8 



( )(
()

) 


フォワード・コンバータの動作磁束密度は、多くの場
合、飽和ではなく温度上昇によって制限されます。2000
ガウスにおける標準フェライトのコア損失は0.25W/cm3
です。Ve=6cm3での全コア損失は約1.5Wです。これを
銅の巻線損失と組み合わせると、コア温度が過大になる
ことがあります。大きなコアでは巻線にさらに多くのス
ペースを与えることができ、あるいは同じ銅損失でも低
い磁束密度で動作させることができます。詳細について
は、トランス設計ガイドを参照してください。
従来型のフォワード・コンバータは、
フリップ・フロップを
使用して、
最大デューティ・サイクルを50%に制限しM=1に
設定します。
LT1070は起動時および低入力電圧時に、
デュー
ティ・サイクルが約95%になるようにしています。これに
よって、
コアが飽和し、
続いて一次電流とスイッチ電流が最
大10Aになります。
これを避けるために、
Q1とR5が追加され
ました。
コア飽和が始まると、
R5の両端の電圧降下が各サイ
クルでQ1をターンオンするのに十分な大きさになります。
デューティ・サイクルを低減
これがVCピンをプルダウンし、
して、
標準スイッチ電流を維持します。R6とC4はスパイク
を除去します。
動作デューティ・サイクルは、次式で与えられます。
[( )( ) ] = 70µH
[(0.2)(6)](0.62)(25)40 • 10  
5 0.62 25 − 5
3
L1の値を大きくしても、最大出力電流がわずかに増える
すだけです。出力リップル電圧はL1が大きくなるとそれ
に反比例して小さくなりますが、インダクタは大きな
DC電流を扱わなければならないので、L1に大きな値を
使用するとすぐに物理的サイズが問題になります。ピー
ク・インダクタ電流は、IOUT+ΔIL/2になります。
このフォワード・コンバータの最大出力電流は、次式か
ら得られます。
I
∆I ∆I 
IOUT(MAX ) =  P − L − PRI  0.9
N 
2
N
( )
IP=最大LT1070スイッチ電流
ΔIPRI=ピーク一次磁化電流
=VOUT/(f)(N)(LPRI)
ΔIL=ピーク・ツー・ピーク出力インダクタ電流
0.9=損失のファッジ係数
IP=5A、N=0.62、ΔIL=1.2A、ΔIPRI=0.5Aの場合、以
下のとおりです。
1.2 0.5 
 5
IOUT (MAX) = 
−
−
 (0.9) = 6A
 0.62 2 0.62
出力電圧リップル(P-P)は、L1およびC1のESRによって
設定されるものとすると、以下のようになります。
VP-P = ∆IL ESR1 =
( )( )
出力フィルタ・インダクタ(L1)は、最大出力電力、出力
リップル、物理的サイズ、およびループ過渡応答の間で
のトレードオフで選択されます。妥当な値は、IOUTの約
20%のピーク・ツー・ピーク・インダクタ・リップル電
流(ΔIL)が得られるものです。したがって、L1の値は、
以下のようになります。
[( )( ) ]
[(0.2)(I )][(N)(V )(f)]
VOUT N VIN − VOUT
OUT
L1 =
( )( )
V
+V
DC = OUT F
N VIN
L1 =
IOUT=6A、VIN=25V、VOUT=5V、N=0.62の場合:
IN
(
)[ ( )
(L1)(f)(N)(VIN)
ESR1 VOUT N VIN − VOUT
]
ESR1=C1の等価直列抵抗
ESR1=0.02Ω、VIN=25Vと仮定すると、次式のとおり
です。
VP-P =
(0.02)(5)[(0.62)(25) − 5]
 70 • 10− 6  40 • 103 0.62 25
)( )


(
= 24mVP-P
AN19-47
アプリケーションノート 19
さらに出力リップルを少なくする必要がある場合、最も
有効な方法はLCフィルタを追加することです。出力
フィルタのセクションを参照してください。
周波数補償
LT1070のアーキテクチャは非常にシンプルで周波数補
償の数学的手法に適しているにもかかわらず、入力/出
力フィルタ、未知のコンデンサESR、入力電圧および負
荷電流の変動に伴う大きな動作点の変化などの諸条件に
より、より複雑になるために、実験を用いた経験的手法
に頼らざるを得なくなります。ブレッドボードで多くの
時間を費やした結果、LT1070の周波数補償を最適化す
る最も簡単な方法は、最終補償回路に対して過渡応答手
法と「R-C」ボックスを繰り返し使用すべきであることが
分かりました。
過渡信号をスイッチング・レギュレータに注入する多く
の方法がありますが、推奨方法はAC結合出力負荷バリ
エーションを使用することです。この手法は注入点の
ローディングの問題を回避するもので、すべてのスイッ
チング・トポロジーに概ね適用できます。唯一必要な変
化させるものは、適切な振幅の小信号を維持するための
振幅調整ぐらいです。図32に回路構成を示します。
に高くなる可能性があります。フィルタ周波数が高いの
で、歪みなしでセトリング波形を通過させます。
オシロスコープとジェネレータは、グランド・ループ誤
差を防ぐために、図に示すとおり正しく接続してくださ
い。オシロスコープは、チャネル「B」のプローブのグラ
ンド・クリップをチャネル「A」のグランドとまったく同
じ位置に接続し、チャネル「B」プローブをジェネレータ
出力に接続して同期させます。グランド・ループ誤差が
あるので、ジェネレータの標準50ΩBNC同期出力は使用
しないでください。スコープ画面のグランド・ループ誤
差を防ぐために、場合によっては電源プラグの第3線
(アース・グランド)接続からジェネレータまたはオシロ
スコープを絶縁する必要もあります。これらのグラン
ド・ループ誤差は、プローブ・グランド・クリップと
まったく同じポイントに、チャネル「A」プローブのチッ
プを接続してチェックします。チャネル「A」の読取値は
グランド・ループ問題を示しています。
一度適切にセットアップしたら、
周波数補償ネットワーク
の最適値は比較的簡単に求められます。
初めにC2を大きく
(≥ 2µF)
、
R3を小さく
(約1k)
します。
そうすればほとんどの場
合、
レギュレータは繰返しを開始するのに十分安定してい
ます。ここで、レギュレータ出力波形がシングルポールで
オーバーダンプされている場合、
(図33の波形を参照)
応答
50Ωの出力インピーダンスを持つ関数発生器が、50Ω/
がわずかにアンダーダンプになるまで、
C2の値を約2:1のス
1000µF直列RCネットワークを通してレギュレータ出力に
テップで減らします。
次に、
R3を2:1のステップで増やして
結合されています。
発生器の周波数は重大ではありません。
ループ
「ゼロ」
を導入します。
これにより、
通常はダンピング
まず手始めに約50Hzしてみます。
これより周波数を低くす
が改善され、
C2の値をさらに減らすことができます。
R3と
ると、
スコープ画面にブリンキングが現れて、
作業に支障を
C2の変化を前後にシフトすると、
素早く最適値を求めるこ
きたす可能性があります。
また高い周波数では、
出力過渡信
とができます。
号に十分なセトリング時間を持たせることができない可能
性があります。
発振器出力の振幅を、
100mAP-P負荷変動を生
レギュレータ応答が初期値の大きなCでアンダーダンプ
成するために、標準で 5VP-Pに設定します。軽負荷出力
した場合は、Cを大きな値にする前に直ちにRを増やさ
(IOUT < 100mA)
では、
このレベルは小信号応答にとって高す
なければなりません。これは通常、以降の繰返しに対し
ぎる場合があります。
立上りと立下りのセトリング波形が
て開始状態がオーバダンプされます。
大幅に異なる場合は、
振幅を小さくしなければなりません。
ループの安定性を示すのは、
結果として生じるレギュレー
R3とC2の
「最適値」
とは何を意味しているでしょうか。
これ
タ出力波形の形状であるので、
実際の振幅は特に重要では
は通常、
ループ発振がないことを保証する最小のC2と最大
ありません。
のR3で、
結果的に可能な限り迅速なループ・セトリングが得
られることを意味します。このアプローチの理由は、入力
f=100kHzの2ポール・オシロスコープ・フィルタが、ス
リップル電圧と出力負荷過渡に起因する出力電圧の変動を
イッチング周波数を阻止するために使用されています。
最小限に抑えることです。
大きくオーバダンプされている
LC出力フィルタが付加されていないレギュレータに
スイッチング・レギュレータは決して発振しませんが、
入力
は、それぞれの出力にスイッチング周波数信号があり、
電圧または出力ローディングで急激な変化に続いて容認で
この振幅は検討すべき低周波セトリング波形よりはるか
きない大きな出力過渡が生じることがあります。
また、
起動
AN19-48
アプリケーションノート 19
時または短絡回復時に過剰なオーバシュート問題も生じる
可能性があります。
すべての条件下で許容できるループの安定性を保証する
ために、R3とC2に選択した初期値をすべての入力電圧
と負荷電流の条件下でチェックしなければなりません。
これを達成する最も単純な方法は、最小、最大、および
その間のいくつかの負荷電流を与えることです。各負荷
電流で、セトリング波形を観測しながら入力電圧を最小
から最大まで変化させます。この方法では「ワースト・
ケース」にさらに時間を費やすことが必ず必要です。ス
イッチング・レギュレータは、リニア・レギュレータと
異なり、動作条件によりループ利得および位相が大きく
シフトします。
レギュレータに大きな温度変動が予想される場合、最小
および最大温度での安定性チェックも行わなければなり
ません。いくつかの主要部品パラメータで大きな温度変
SCOPE FILTER
SWITCHING
REGULATOR*
VC
GND
OUTPUT
0.015µF
50Ω
1W
R3
VIN
1k
IOUT
C2
10k
A
B
1500pF
1000µF
(OBSERVE
POLARITY)
SCOPE
GROUND
CLIP
50Ω
GENERATOR
f ≈ 50Hz
AN19 F32
*ALL INPUT AND OUTPUT FILTERS MUST BE IN PLACE. INPUT SOURCE (VIN) MUST BE
ACTUAL SOURCE USED IN FINAL DESIGN TO ACCOUNT FOR FINITE SOURCE IMPEDANCE
図32. ループ安定性テスト
GENERATOR OUTPUT
REGULATOR OUTPUT
WITH LARGE C, SMALL R
WITH REDUCED C
AND SMALL R
EFFECT OF INCREASED R
FURTHER REDUCTIONS
IN C MAY BE POSSIBLE
IMPROPER VALUES WILL
CAUSE OSCILLATIONS
図33. 出力過渡応答
AN19-49
アプリケーションノート 19
動があると、安定性に影響を与える可能性があります。
特に、入力および出力コンデンサ値とそれらのESR、そ
してインダクタ透磁率です。LT1070のパラメータの変
化についても、若干の考慮が必要です。ループ安定性に
影響を及ぼすのは、誤差アンプgmとVCピン電圧伝達関
数対スイッチ電流です(電気仕様に相互コンダクタンス
として記載されている)。温度変化が激しくない場合、
ワーストケースの室温条件で控え目なオーバダンプを使
用すれば、通常、全温度での十分な安定性を保証するの
に十分です。
レータ出力に接続されている負荷が破壊される可能性が
あるので、これは潜在的に落込みより危険です。
起動時のオーバシュートの除去
チェックすべきもう1つの過渡条件は、起動時のオーバ
シュートです。入力電圧が最初にスイッチング・レギュ
レータに加えられると、レギュレータは出力を安定化値
まで引き上げようとして出力コンデンサに全短絡電流を
流します。それにより出力は、制御ループが出力電流を
アイドル状態に戻す前に、設計値を大幅に超えてオー
バーシュートする可能性があります。オーバシュートの
振幅は、トポロジー、ラインおよび負荷条件、そして部
品値に応じて、数ミリボルトから何十ボルトまでになる
ことがあります。出力短絡から回復する出力について
も、これと同じオーバシュートの可能性があります。こ
の場合も、大容量の出力コンデンサ、小さなインダク
タ、高速ループ応答がオーバシュートの低減に役立ちま
す。また、強制的に起動を遅くしてオーバシュートを除
去する方法もいくつかあります。まず、出力電圧分割器
に1個のコンデンサを配置することです。これによっ
て、起動時に出力電圧が時間により変化し、通常オーバ
シュートが除去されます。このコンデンサもまた通常動
作中に、帰還ループの特性に影響を与え、出力電圧が高
く、急激な出力短絡が発生した場合は、帰還ピンに許容
できないほど大きな負過渡が生じる可能性があります。
この過渡問題は、帰還ピンと直列に抵抗を挿入すると解
消されます(ピン説明セクションの「帰還ピン」の部分を
参照)。コンデンサによって望ましくないループ特性が
形成される場合は、図34に示すとおりダイオード結合を
使用してコンデンサをなくすことができます。
マージンのチェック
安定性「マージン」の1つの尺度は、可能なすべての組合
せでRとCに選択した値を2:1で変化させることです。
レギュレータの応答がすべてのラインおよび負荷条件下
で適度にダンプされる場合、レギュレータはパラメータ
の変動に十分対応可能とみなすことができます。アン
ダーダンプ(リンギング)応答に向かう傾向がある場合は
すべて、さらなる補償が必要な可能性を示しています。
また、完成したレギュレータ設計に対していくつかの大
信号ダイナミック・テストを実行しなければならないこ
とがあります。最初に、ワーストケースの大振幅負荷変
動に対する応答をチェックします。軽負荷電流から最大
負荷電流への急激な変化によって、レギュレータの出力
電圧が許容できないほど大きく過渡的に落ち込むことが
あります。この最も単純な対策は、出力コンデンサの容
量を増やすことです。インダクタ値を小さくしたり、周
波数補償を軽めにしても有効です。もうひとつの考慮事
項は、大負荷を突然取り外したときに発生する出力オー
バシュートです。大きなオーバシュートによってレギュ
R1
R4
RFB
LT1070
GND
CX
≈1µF
R1
CX
DIODES DISCONNECT CX
DURING NORMAL OPERATION
AND ELIMINATE NEED FOR
RFB.
FB
VC
R2
C4
≈1µF
VOUT
VOUT
VIN
R2
RZ
20k
AN19 F34
THIS RESISTOR REQUIRED FOR
HIGH OUTPUT VOLTAGES (VOUT ≥ 15V)
図34. 起動オーバシュートの除去
AN19-50
アプリケーションノート 19
強制的に低速起動を行うもうひとつの一般的な方法は、
VC
ピンをコンデンサC4にクランプすることです。
R4の値は、
入力電圧がワーストケースの低い場合にRZの両端の電圧が
2Vになるように選択します
(IR4 = 100µA)
。
次に、
起動オーバ
シュートを除去するのに十分なだけ遅くVCを立ち上げる
ようにC4の値を選択します。
C4はリセット時間が長くなら
ないよう、
必要以上に大きくしてはなりません。
入力を瞬間
的にゼロ・ボルトに低下させても、
C4を完全に放電するのに
時間が不充分な場合があります。5R4C4秒以下の入力ド
ロップが予想される場合、
リセットが高速に行われように、
R4をダイオードと並列に
(カソードから入力)
接続しなけれ
ばなりません。
きます。
以下の公式によって、
出力短絡条件下、
および出力
電圧が安定化値以下に低下し始める点での出力電流制限の
近似値が得られます。
これらの公式は、一部のトポロジーでは短絡電流が最大
負荷電流よりはるかに高くなることを示しています。特
定のアプリケーションで、最大負荷電流または短絡電流
が必要な値よりもはるかに高い場合は、外部電流制限を
追加できます。これには、外付け部品へのストレスを低
減し、入力電源への過負荷を回避し、LT1070自体の
ヒートシンク要件を軽減する利点があります。
外部電流制限
LT1070はVCピンをクランプすることによって外部で電
流制限されます。図35∼39に示すテクニックは、これを
達成可能ないくつかの例です。
LT1070はサイクル単位で動作し、
ピーク・スイッチ電流を低
デューティ・サイクル時で約9A、
高デューティ・サイクル時
で約6Aに制限する内部スイッチ電流制限を備えています。
実際の出力電流制限値は、
トポロジー、
入力電圧、
および出
力電圧に応じて非常に高い値または低い値にすることがで
スイッチ電流制限点とVCクランプ電圧の関係は、以下
にとおり近似されます。
過負荷電流
(アンプ)
短絡電流
(アンプ)
降圧
5∼8
約8
昇圧
(5 ∼to 8)(VIN / VOUT)
不可
5∼
to 8
約8
降圧
(反転)
(1+ VOUT / VIN )




電流
ブースト
降圧
(5 ∼to 8) VOUT + N(VVININ − VOUT)
電圧
ブースト
昇圧
(5 ∼to 8) VOUT V+INN(VIN)




5∼
to 8
約8/N
(VOUT / VIN) + N
約8/N
フライバック
(不連続)
Lに依存
約8/N
フォワード
(
5∼
to 8
) (
)
この関係はある程度温度に依存しています。
電流制限点は
約0.3%/℃で低下するので、
室温で設定した値は高い温度で
十分な電流制限が可能なよう計算に入れなければなりませ
ん。
また、
係数
「9」
と
「3」
は計算した積を±30%変化させるの
で、
控え目な設計では通常、
スイッチ電流を最大負荷電流に
必要な値の約2倍にクランプしておきます。
これによって、
短絡電流がかなり高くなる可能性があるため、
電流制限方
法には「フォールドバック」を含めたいことがあります。
フォールドバックでは、
ピーク・スイッチ電流がVOUT=0V
でより低い値にクランプされます。
フォールドバックの量
を変えることによって、
短絡電流を最大負荷電流より大き
く、
等しく、
または少なくすることができます。
不可
フライバック
(連続)
電流
ブースト
昇圧
ISW(MAX) =9(VC−1)−3 • (DC)amps
DC=スイッチ・デューティ・サイクル
VOUT / VIN − N / N + 1
不可
5∼8/N
約8/N
単純な電流制限を図35に示します。VXは外部電圧で、
独立した安定化電圧または非安定化入力電圧を使用でき
ます。R2はR1両端で約2Vになるように選択されます。
R1の値は電流制限の折れ曲がり部分をできるだけ鋭く
するために、500Ωまたはそれ以下に維持されていま
す。個々の調整が必要ない場合、R1は固定抵抗に置き
換 え る こ と が で き ま す 。( 一 部 の ト ポ ロ ジ ー で は 、
LT1070のグランドVCピンやFBピンが、高い電圧でス
イッチングされていることに注意してください。この場
合はVXをシステム・グランドではなくLT1070グラン
ド・ピンを基準にする必要があります。)
AN19-51
アプリケーションノート 19
図36では、D1はPNPトランジスタに置き換えられてお
り、R1を流れる電流を100µAに低減しています。これは
LT1070をトータル・シャットダウン・モードで使用す
る場合に有効です。
図37では、
VCピンを出力電圧分割器にクランプすることに
よって、
フォールドバック電流制限がなされています。
これ
によって、
R3、
R4、
およびR5の相対的な値で決まる量だけ短
絡電流が減少します。
R5は、
出力電流が短絡時にゼロに低下
し、
短絡を取り除いてもゼロになったままの
「ラッチ・オフ」
を防止するために必要です。
このラッチオフ動作が必要で
ない場合は、
R5をなくすことができます。
その場合、
D1と直
列に通常クローズの
「スタート」
スイッチを接続します。
短
絡電流をゼロ以外にしたい場合は、
必要な短絡電流が得ら
れるようにR5を選択し、
R4を最大負荷電流制限値に調整し
ます。何らかの相互作用があるので、R5の初期値選択には
R4をほぼ中央に設定しなければなりません。
R4とR5を調整
する際に干渉を小さくしたい場合は、
R4のワイパと直列に
470Ω抵抗を挿入してR5とで電圧分割器を形成します。
図38では電流トランス(T1)を使用して、より精密な電流
制限を生成しています。降圧、フライバック、昇降圧構
成では、一次側は出力スイッチング・ダイオードと直
列に配置されます。出力ダイオードのピーク電流は、次
式のとおり制限されます。
N
V
• R4 
VBE + OUT

R5 
R3 + R4 
IPEAK =
VBE=Q1のベース-エミッタ電圧
R3/R4分割器は公式で示すとおりフォールドバックを提
供し、短絡ダイオード電流はN(VBE/R5)に制限されま
す。代表的アプリケーションにおいて、R3は通常の出
力電圧でR4両端の電圧を約1Vに設定するように選択さ
れています。次にR5は次式から計算されます。
R5 =
(
)
N VBE + VR4
IPEAK(PRI)
有効な二次電流制限センス電圧は、
全出力電圧においてVBE
+ VR4で、
短絡時にはちょうどVBEとなり、
約2.7:1のフォー
ルドバック比が得られます。
T1の二次側のダイオードによ
り、二次側は電流パルス間で「リセット」できるので、真の
ピーク・ツー・ピーク・ダイオード電流が制御されます。
C1を
使用してスパイクとノイズをフィルタします。
VX
VX
LT1070
LT1070
R2
≈2V
GND
D1
R2
VC
GND
≈2V
R1
500Ω
VC
Q1
2N3906
R1
20k
AN19 F36
AN19 F35
図35. 外部電流制限
図36. 外部電流制限
VX
R5
LT1070
GND
VC
VOUT
R3 = 4mA
PRI
R1
FB
D1
VOUT
VOUT
LT1070
GND
R4
500Ω
R2
VC
T1
FB
R5
AN19 F37
AN19-52
≅1V
N
R6
Q1
2N3904 300Ω
C1
図37. フォールドバック電流制限
R3
1
R4
500Ω
AN19 F38
図38. トランス電流制限
アプリケーションノート 19
図39では、
電流制限センス抵抗
(RS)
がLT1070のグランド・ピ
ンと直列に接続されています。ピーク・スイッチ電流は、
(Q1)
/RSに制限されます。
この回路は、
負入力ラインと負
VBE
出力ラインを共通にする必要がない状況においてのみ有用
です。
RSの消費電力はかなり高くなります。
P ≈ (0.6V)(IPEAK)
(DC)。
ここで、DCはスイッチのデューティ・サイクルです。
R1とC1はノイズ・スパイクとキャッチ・ダイオードの逆
ターンオフ電流スパイクをフィルタします。
VIN
VSW
LT1070
+
GND
VC
R1
1k
FB
R2
Q1
C1
1000pF
C2
NOTE THAT THE LT1070
GND PIN IS NO LONGER
COMMON TO VIN (–)
RS
AN19 F39
図39. 外部電流制限
外付けトランジスタのドライブ
LT1070を使用した高入力電圧アプリケーションには、
外付け高電圧トランジスタが必要です。図40と図41に示
すように、トランジスタは共通ゲートまたは共通ベー
ス・モードで接続されています。これによって、
LT1070の内部電流センシングを機能させながら、外付
けトランジスタを動作電圧とスイッチング速度能力の両
方が最大になるモードで動作させることができます。
し、MOSFETの順方向ゲート・ドライブを確立します。標準
ゲート・ドライブ要求条件は10Vで、
標準最大値が20Vです。
MOSFETに印加される順方向ゲート・ドライブは、
供給電圧
からLT1070スイッチの飽和電圧を減算した電圧に等くなり
ます
(飽和電圧は標準1V未満)
。
D1はターンオフ時にソース
をクランプするのに使用されます。
ターンオフが遅くなる
ことはありません。
ダイオードの要求条件は、
ドレイン電流
と等しい狭い
(100ns)
電流スパイクに耐え、
高速でターンオ
ンして適切なクランピングを提供することです。
図41で、
LT1070はNPNバイポーラ・トランジスタをドライブ
します。
これらのデバイスは、
高速スイッチング時間を確実
に達成するために、
ターンオン時とターンオフ時に高サー
ジ・ベース電流を必要とします。
R1はDCベース・ドライブを
コレクタ電流の約1/5に確立します。
C1はターンオン時に順
方向ベース電流サージを供給します。標準値は0.005µF∼
0.05µFです。
D1はターンオフ時にエミッタ電圧をクランプ
します。
そして、
ターンオフ遅延時間(0.5µs∼2µs)の間、
ベー
ス・リードから全コレクタ電流が流れ出すのを防止します。
D2とR1は逆ベース・ターンオフ電流を確立します。ターン
オフ遅延時間中のR2両端の電圧は、
約ダイオード1個分の
電圧低下に相当します。
R2=3Ωで、
ダイオードの電圧降下
が800mVの場合、これはターンオフ時に約270mAの逆ベー
ス電流を生成します。LT1070スイッチがオフのとき、D1と
D2がエミッタ-ベース電圧を強制的にゼロ・バイアスにする
ので、
この回路では
「オフ」
状態での逆リークは問題ではあ
りません。
D1には高速ターンオン特性を持つものを選択し
てください。
トランジスタのターンオフ時間と等しい時間
で、
コレクタ電流と等しい電流を処理できなければなりま
せん。
D2には数百mAの順方向電流スパイクの定格を持つ任
意の中速度ダイオードを使用することができます
(1N914な
ど)
。
C1
図40では、
LT1070はNチャネル・パワーMOSFETをドライブ
します。別の低電圧電源を使用して、LT1070に電力を供給
D2
R2
D
G
+ 10V
TO
20V
D1
VIN
R1
Q1
S
Q1
VIN
VSW
VSW
LT1070
LT1070
GND
D1
AN19 F40
図40. 外付けMOSFETのドライブ
GND
AN19 F41
図41. 外付けNPNのドライブ
AN19-53
アプリケーションノート 19
整流ダイオードの出力
ドにとっては大変です。
ピーク・ダイオード電流は平均電流
よりもはるかに高いので、
メーカの電流定格に注意して使
用しなければなりません。
出力ダイオードは、特に出力電圧が10V以下のときにス
イッチング・レギュレータにおける電力損失の主要因に
なる場合がよくあります。したがって、適切なダイオー
ド定格を選択するために、ダイオードのピーク電流と平
均消費電力を計算できることが非常に重要です。図42の
チャートは、標準負荷の平均ダイオード消費電力とピー
ク・ダイオード電流を表にしています。またダイオード
のデューティ・サイクルが100%に近づく短絡出力条件
でのダイオード電流も表にしており、ピーク電流および
平均電流は基本的に同じです。
出力ダイオードに最も負荷がかかるのは、
過負荷または短
絡状態です。
LT1070の内部電流制限は、
低スイッチ・デュー
ティ・サイクルでは標準9Aです。
これは5Aの定格スイッチ
電流の約2倍なので、
レギュレータを最大負荷で限界近くま
で使用した場合でも、
出力ダイオード電流は電流制限条件
下で2倍になる可能性があります。
最大負荷出力電流が5Aの
定格スイッチ電流のごく一部しか必要としない場合は、
ダ
イオード短絡電流と最大負荷電流との比は2対1よりもは
るかに大きくなるでしょう。
連続短絡条件に耐えるように
設計されているレギュレータは、
4番目の欄に記載した最大
短絡電流の定格を持つダイオードを使用するか、
または何
らかの形の外部電流制限を内蔵しなければなりません。
詳
細については、
電流制限セクションを参照してください。
平均電力の公式で使用されるダイオード順方向電圧
(VF)
の
値は、
次の欄に記載されているピーク電流条件においてダ
イオードに規定される電圧です。
ピーク電流の公式では、
イ
ンダクタまたはトランスにリップル電流がないものと仮定
していますが、
平均電力の計算はかなり高いリップルがあ
る場合もかなり近い値になります。
出力電圧が入力電圧よ
り大幅に高い場合、
特に昇圧コンバータでは出力ダイオー
ピーク・ダイオード電流
平均ダイオード
消費電力PD
(ワット)
トポロジー
降圧
(IOUT)(VF)(1− VOUT / VIN)
電流ブースト降圧
(IOUT)(VF)(1− VOUT / VIN)
昇圧
(IOUT)(VF)
図42の最後の欄は、最大逆ダイオード電圧を示します。
この値を計算するときは、必ずワーストケースの高入力
最大負荷時
(AMPS)
IOUT +
短絡時
(AMPS)
∆I
2

IOUT  VOUT
− VOUT + VIN
VIN  N

(
IOUT VOUT
VIN
) + ∆I
( )
(IOUT)(VF)
V
V
  ∆IPRI N + 1
IOUT  OUT + N  OUT − 1  +
2
 VIN
 
 VIN
電圧ブースト昇圧
(IOUT)(VF)
IOUT N • VIN + VOUT
反転(降圧)
(IOUT)(VF)
フライバック
(連続)
(IOUT)(VF)
フライバック
(不連続)
(IOUT)(VF)
(
( )
IOUT(VIN + VOUT ) ∆I
+
VIN
2


V
∆I
IOUT  1 + OUT  + PRI
 N VIN 
2N


( )
2(IOUT )(VOUT )
f (LPRI)
図42
AN19-54
)
VIN N + 1
1
N
約8
VIN
約8/N
VOUT + N (VIN)
不可
VOUT
不可
 N 
VOUT − VIN 

 N + 1
不可
VOUT + N (VIN)
約8
VOUT + VIN
約7/N
VOUT + N (VIN)
約7/N
VOUT + N (VIN)
2
電流ブースト昇圧
ピーク・ダイオード
電圧
AN19 F42
アプリケーションノート 19
電圧を使用してください。トランスまたはタップ付きイ
ンダクタを用いた設計では、ピーク・ダイオード電圧に
ダンプ「リンギング」波形が追加されることがあります。
これはダイオードと並列に直列R/Cダンパ・ネットワー
クを配置して低減できます。
USD 735C (SCHOTTKY)
CURRENT
REVERSE CURRENT FLOW
0
DIODE VOLTAGE AND CURRENT
スイッチング・ダイオードには、逆回復時間と順方向
ターンオン時間の2つの重要な過渡特性があります。ダ
イオードは順方向導通サイクル中に電荷を「蓄え」るた
め、逆回復時間が発生します。この蓄えられた電荷に
よって、ダイオードは逆ドライブ後の短い期間中に、低
インピーダンスの導電素子のように動作します。逆回復
時間は規定電流でダイオードを順方向にバイアスして測
定し、次に第二の規定電流をダイオードに逆方向に流し
ます。ダイオードが逆導通状態から通常の逆非導通状態
に変化するのに必要な時間が逆回復時間です。ハードに
ターンオフしたダイオードは、逆回復時間後にある状態
から別の状態に急激に切り替わります。したがって、中
程度の逆回復時間でもわずかな電力しか消費しません。
ソフトにターンオフしたダイオードは、ターンオフ間隔
中にダイオードがかなりの電力を消費するターンオフ特
性を持ちます。図43に、VIN=10V、VOUT=20V 、2Aの
場合に、LT1070昇圧コンバータに使用するいくつかの
市販タイプのダイオードの標準的な電流波形と電圧波形
を示します。
20V
2A
20V
2A
VOLTAGE
MUR 415 (ULTRAFAST)
CURRENT
REVERSE CURRENT FLOW
VOLTAGE
0
20V
2A
0
MR 856 (FAST)
CURRENT
REVERSE CURRENT FLOW
VOLTAGE
0
40
80
120
TIME (ns)
160
200
240
AN19 F43
図43. ダイオードのターンオフ特性
逆回復時間が長いと、ダイオードまたはLT1070スイッ
チがかなり加熱する可能性があります。全電力損失は次
式から得られます。
PtRR=(V)(f)(tRR)(IF)
V=逆方向ダイオード電圧
f=LT1070スイッチング周波数
tRR=逆回復時間
IF=ターンオフ直前の順方向ダイオード電流
前の回路では、IFが4A、V=20V、およびf=40kHzで
す。なおダイオードの「オン」電流はこの昇圧構成では出
力電流の2倍です。tRR=300nsのダイオードは、以下の
電力損失を生じます。
PtRR=(20)(40 • 103)(300 • 10-6)(4)=0.96W
この同じダイオードの順方向電圧が4Aで0.8Vの場合
は、順方向電力損失は2A(平均電流)×0.8V=1.6Wにな
ります。逆回復損失は、この例では順方向損失とほぼ同
じになります。逆方向損失によって必ずしもダイオード
の電力損失が大幅に増大するのではないことを理解して
おくことが重要です。ハードにターンオフするダイオー
ドは電力損失の多くをLT1070スイッチに移します。そ
れによって、逆回復時間中に高電流と高電圧状態が発生
します。これはLT1070にとって有害には見えません
が、電力損失は残ります。
ダイオードのターンオン時間は、逆方向ターンオフより
も潜在的に有害です。通常、出力ダイオードが出力電圧
にクランプして、インダクタまたはトランスの接続が出
力より高い電位に上昇するのを防止しているものと仮定
しています。ゆっくりターン「オン」するダイオードは、
ターンオン時間中は順方向電圧が非常に高くなります。
問題は上昇した電圧がLT1070スイッチの両端に現れる
ことです。20Vのターンオン・スパイクが40V昇圧モー
ド出力に乗って、スイッチ電圧が65Vの制限値に危険な
までに近付きます。図44のグラフは、高速、超高速、お
よびショットキの3つの一般的なダイオード・タイプで
のダイオードのターンオン・スパイクを示します。スパ
AN19-55
アプリケーションノート 19
イクの高さは電流の上昇率と最終電流値によって決まり
ますが、これらのグラフはスイッチ電圧の限界を押し上
げるアプリケーションでの高速ターンオン特性の必要性
を強調しています。
ダイオード、
出力コンデンサ、
またはLT1070ループの寄生イ
ンダクタンスが高い場合、
高速ダイオードは役立ちません。
20番ゲージのワイヤのインダクタンスは、約30nH/inです。
LT1070スイッチの電流立下り時間は約108A/秒です。
これに
8
−9
よって、
寄生配線で(10 )(30 • 10 )=3V/インチの電圧が発生
します。
ダイオード、
コンデンサ、
およびLT1070のグランド/
スイッチ・リード長さを短くしてください。
FORWARD SPIKE
3V
0
入力フィルタ
大部分のスイッチング・レギュレータ設計では、入力
電源からパルスで電流を引き出します。これらの電流
パルスのピーク・ツー・ピーク振幅は、多くの場合は
負荷電流と等しいか、それより高くなります。パルス
には大変大きな高周波エネルギーがあり、一部のシス
テムではEMI問題を引き起こす可能性があります。電源
とスイッチング・レギュレータの間に単純なLCフィル
タを追加すると、このEMIの振幅をスイッチング周波数
で1桁以上、そして高調波周波数では数桁以上も低減
することができます。図45に示す基本フィルタをどの
スイッチング・レギュレータにでも追加することがで
きます。
フィルタの設計で考慮すべき2つの主な項目は、リップ
ル減衰を決定する逆方向電流伝達関数とレギュレータ
の安定基準を満たす必要のあるフィルタ出力インピー
ダンス関数です。スイッチング・レギュレータは低周
波で、以下の負の入力インピーダンスを持つので、安
定性の問題が発生します。
USD 735C (SCHOTTKY)
–10
–20
FORWARD SPIKE
8V
MUR 415 (ULTRAFAST)
DIODE VOLTAGE (V)
0
ZIN (DC ) = −
–10
フィルタの出力インピーダンスは、LC共振周波数で鋭
いピークを持っています。出力インピーダンスが、レ
ギュレータ制御ループの帯域幅までの周波数におい
て、レギュレータの負の入力インピーダンスより十分
に小さくないと、発振が起こる可能性があります。
–20
FORWARD SPIKE
23V
(VIN)2
(VOUT )(IOUT )
MR 856 (FAST)
0
–10
この2つのフィルタ要求条件には基本的な対立点があり
ます。高Q値での大きなLC積で高リップル減衰が得ら
れますが、これによって発振問題が悪化する傾向があ
ります。この対立は大きなCと小さなLを使用して必要
なLC積を得ることによって最小限に抑えられますが、
DIODE CURRENT (A)
–20
4
2
RF
0
LF
0
100
200
300
TIME (ns)
400
500
AN19 F44
VIN
図44. ダイオードのターンオン・スパイク
SWITCHING
REGULATOR
RS
CF
AN19 F45
図45
AN19-56
VOUT
アプリケーションノート 19
サイズ条件によってもこのアプローチが制限されます。
追加の「固定抵抗」は、Lを小さな抵抗(RF)と並列に接続
してフィルタのQを低減しています。これには高周波で
のフィルタ減衰を制限する欠点があります。フィルタQ
はコンデンサのESR
(RS)によっても低減されますが、
ESRを意図的に増大させるとリップル減衰と電力損失に
大きな不利益を強要します。
入力フィルタのリップル減衰は、
次式から計算できます。
( )( )
( )( )
RS DC 1 − DC
R
= S+
IIN(P-P)
RF
L f
IOUT(P-P)
この公式はDC(ω= 0)値がゼロで、RFと高周波におい
てはRSの並列値に等しくなります。RSが単にコンデン
サのESRである場合、フィルタの高周波および低周波数
出力インピーダンスは両方とも非常に低いものです。あ
いにく、共振周波数でのフィルタの出力インピーダンス
は大幅に高く、この共振周波数は一般にスイッチング・
レギュレータが負入力インピーダンスを持つ範囲内にあ
ります。共振周波数とピーク出力インピーダンスの公式
は、以下のとおりです。
1
f=
( ) (C)
2π LC − RS
RS=Cの等価直列抵抗
DC=スイッチング・レギュレータのデューティ・サイクル
この公式にはCの値が含まれていないことに注意してくだ
さい。
これは大きな電解コンデンサは20kHz以上で基本的に
ESRと等しくなるトータル・インピーダンスを持つからで
す。
したがって、
リップル減衰にとってCの値は重要ではあ
りません。
コンデンサはESRに基づいて選択されます。
( )( )(
)
0.05 0.5 1 − 0.5
IOUT
=
= 0.031 = 32:1
 10 • 10−6   40 • 103 
IIN



この公式は方形波入力で三角波出力とピーク・ツー・ピーク
値の比を生成するものと仮定しています。
方形波電流の高
周波成分は、
全減衰値よりもはるかに減衰が大きくなりま
す。
フィルタの出力インピーダンスは、次式で表されます。
1
ZOUT =
1
J
−
+
RF ωL
JωC
(
)
1 + ωRSC
2
+
ω=ラジアン周波数=2π(f)
( )
RS ωC
(
2
)
1 + ωRSC
2
2
RSが単純にCのESRである場合、フィルタ共振周波数は
通常、以下に近似します。
f=
1
2π LC
ZOUT(PEAK) =
標準フィルタは、10µHインダクタとRS=0.05Ωの500µF
コンデンサで構成することができます。フィルタの減衰
はデューティ・サイクル50%(DC=0.5)で効果が最小な
ので、ここではワーストケースの目的にこの数値を使用
します。RF=∞の場合、このフィルタのリップル減衰
は以下のとおりです。
2
2



 RS C
<< 1


 L


( )()
( )
2
LC + (RS )(RF)(C)
RF LC
500µF、 10µHフ ィ ル タ の 共 振 周 波 数 は 約 2kHzで 、
RF=∞とRS=0.05Ωの場合のピーク出力インピーダンス
は約0.4Ωです。
レギュレータの安定性のための基準は、以下のとおり
フィルタ・インピーダンスはレギュレータの入力イン
ピーダンスよりはるかに低いことです。
( ) << ZIN
2
LC + (RS )(RF )(C)
RF LC
ワーストケースは、入力電圧が低いスイッチング・レギュ
レータで発生します。
VIN=5V、VOUT=20V、IOUT=1Aの場
合、低周波でのレギュレータの入力インピーダンスは、
(52)/(20)(1)=1.25Ωになります。
ピーク・フィルタ・インピー
ダンスは0.4Ωと計算したため、
安定性基準に適合するよう
に見えます。
しかし、
まだフィルタのコンデンサが良好すぎ
るという問題があります。
CのESRが0.02Ωに低下した場合、
ピーク・フィルタ・インピーダンスは1Ωまで増加し、
安定性
が疑わしくなります。
ピーク・フィルタ・インピーダンスを
低減するために、
RFを追加しなければならない場合があり
AN19-57
アプリケーションノート 19
ます。
RFが1Ωに設定されている場合、
ピーク・フィルタ・イ
ンピーダンスは0.5Ωに低下します。
リップル減衰の不利益
は、RS=0.05Ωの場合に32:1から12:1まで減少することで
す。
チ・ドライブを行うためのスイッチ・ドライバのバイアス電
流の増加によるものです。
次に、
出力スイッチがオンのとき
にだけ
「オン」
になるドライバ電流があります。
スイッチ・ド
ライバ電流とスイッチ電流の比は約1:40です。
LT1070のVIN
ピンの全平均電流は、
以下のとおりです。
この説明では、実際の入力ソースの出力インピーダンス
はゼロと仮定されていました。これは明らかに実際の
ケースではなく、ソース・インピーダンスは安定性に重
要な影響を与えます。
ISW=スイッチ電流
DC=スイッチのデューティ・サイクル
つまり、
入力フィルタはスイッチング・レギュレータを安定
性の問題を引き起こす範囲まで低下させる共振周波数とイ
ンピーダンスを持つ傾向があるということです。
したがっ
て、
始めからレギュレータ全体の設計にフィルタ設計を含
めることが重要です。レギュレータの閉ループ安定性を
チェックするときには、
選択したフィルタを配置し、
また実
際のソースを使用しなければなりません。
この式を使用するには、スイッチのデューティ・サイク
ルとスイッチ電流についての知識が必要です。この情報
は個々のスイッチング構成に関係するセクションに記載
さ れ て い ま す 。 標 準 的 な 例 は 、 入 力 が 28Vで 出 力 が
5V/4Aの降圧コンバータです。デューティ・サイクルは
約20%で、スイッチ電流は4Aです。これによって次式の
全電源電流が生じます。
効率計算
スイッチング・レギュレータを使用する主な理由は効率で
す。
そのため、
効率ファクタをある程度の精度で評価できる
ことが重要です。
多くの場合、
全体の効率は個々の部品にお
ける電力損失ほど厳密ではありません。
信頼性の高い動作
を行うために、
電力を消費する各部品は最大動作温度を超
過しないように適切なサイズにするか放熱しなければなり
ません。
全体の効率は、
出力電力を全損失の合計+出力電力
で除算して求めることができます。
E=
(IOUT)(VOUT)
ΣPL + (IOUT )(VOUT )
電力損失の要因には、LT1070の消費電流、スイッチ・
ドライバ電流、スイッチ「オン」抵抗、出力ダイオード、
インダクタ/トランス巻線、およびコア損失、スナバの
消費電力が含まれます。
LT1070の動作電流
LT1070はアイドル状態でわずか6mAの電流しか流れません
が、これは出力スイッチングがターンオンしない(デュー
ティ・サイクルがゼロ)
VCピンの電圧として規定されていま
す。
スイッチングを開始するためにVCピンが帰還ループに
よってサーボ制御されると、
入力ピンの供給電流は2とおり
の形で増加します。
まず、VCピン電圧に比例して増加する
DCがあります。
これは、
高スイッチ電流時に十分なスイッ
AN19-58
IIN ≈ 6mA+ISW(0.0015+DC/40)
IIN=6mA+4(0.0015+0.2/40)=32mA
バイアスおよびドライバ電流に起因する全電力損失は、
次
式のとおり入力電圧と入力電流の積に等しくなります。
PBD =(IIN)(VIN)=(32mA)(28V)=0.9W
LT1070のスイッチ損失
ス イ ッ チ「 オ ン 」抵 抗 損 失 は 、 ス イ ッ チ 電 流 の 2乗 と
デューティ・サイクルの積に比例します。
PSW =(ISW)2(RSW)(DC)
RSW=LT1070のスイッチ「オン」抵抗
RSWの最大規定値は最大定格接合部温度で0.24Ω、
室温での
標準値は0.15Ωです。
0.24Ωのワーストケース値を使用する
と、
以下の例で示すスイッチ損失が生じます。
PSW=(4)2(0.24)(0.2)=0.77W
この例でスイッチ損失とドライバ損失がほぼ等しいのは、
単に偶然の一致です。
スイッチ電流が低く入力電圧が高い
ときはPBDが支配的になるのに対し、
入力電圧が低くスイッ
チ電流が高いときはスイッチ損失が支配的になります。
LT1070のACスイッチング損失は最小です。スイッチ電
流の立上りおよび立下りは、約108A/秒です。これはス
イッチング時間を50ns以下に短縮し、AC損失をDC損失
と比較して小さくします。この例外は、出力ダイオード
の逆回復時間に起因するACスイッチ損失です。「出力ダ
アプリケーションノート 19
ΣPL=PBD+PSW+PD+PL+PSNUB
=0.9+0.77+2.75+1+0=5.42W
イオード」セクションを参照してください。
出力ダイオード損失
効率は次式で表すことができます。
出力電圧が低いとき、
多くの場合は出力ダイオードが電力
損失の主要因になります。
この理由から、
順方向電圧および
逆回復時間が最小のショットキ・スイッチング・ダイオード
が推奨されます。
大部分のトポロジーでのダイオード損失
は、
以下の公式で概算することができますが、
詳細について
は
「出力ダイオード」
セクションを調べてください。
E=
(VOUT)(IOUT) = (5)(4) = 78.7%
ΣPL + (VOUT )(IOUT ) 5.42 + (5)(4)
この値はかなり高効率の5V降圧レギュレータでは標準
的なものです。ダイオード損失が高いため、5Vスイッ
チング電源の効率は、高電圧出力のものより低くなりま
す。たとえば15V出力では効率は約86%になります。
PD ≈ (IOUT)(VF)(K)+(V)(f)(tRR)(IF)
VF=ピーク・ダイオード電流時のダイオード順方向電圧
V=ダイオード逆電圧
tRR=ダイオード逆回復時間
IF=ターンオフ時のダイオード順方向電流
(降圧コンバータの場合)および1
K=(1−VOUT/VIN)
(他の大部分のトポロジーの場合)
出力フィルタ
追加出力フィルタを使用しない場合、
スイッチング・レギュ
レータの出力電圧リップルは、
標準で数10mV∼数100mVの
範囲になります。
簡単な出力フィルタにより、
わずかな追加
コストでこのリップルを1/10∼1/100に低減することができ
ます。
リップルに重畳される高周波
「スパイク」
は、
さらに減
衰します。
降圧レギュレータの例で、
IOUT=4A、
VF= 0.7V、
tRR=100ns
とした場合:
PD=(4)(0.7)(1−5/28)+(28)(40 • 103)(10−7)(4)
=2.3+0.45=2.75W
スイッチング・レギュレータの出力に大振幅スパイクが存
在する場合、
初めての設計者はしばしば困惑します。
これら
のスパイクは、
トポロジー上エネルギー蓄積インダクタを
出力フィルタとして使用できないスイッチング・レギュ
レータで発生します。
これには、
昇圧、
フライバック、
および
昇降圧設計が含まれます。
図46に示すとおり、
これらのコン
バータの出力は、
出力コンデンサをドライブするスイッチ
電流源としてモデル化することができます。
インダクタおよびトランス損失
インダクタおよびトランスに関するセクションを参照して
ください。
スナバ損失
フライバック設計のセクションを参照してください。
全損失
この降圧レギュレータの例では、インダクタ損失は約1W、
スナバ損失はゼロです。
したがって、
全損失は以下のとおり
です。
出力コンデンサはCOUTと示されています。このモデル
には、寄生抵抗(RS)および寄生インダクタンス(LS)が含
まれています。これは出力電圧スパイクを生成するイン
ダクタンスです。このスパイクの振幅は、スイッチのス
ルーレート(dI/dT)が分かっていれば計算できます。最
大スイッチ電流で動作する簡単なインダクタ設計では、
OUTPUT FILTER
L
OUTPUT
CAPACITOR
LS
RS
LOAD
VOUT
FILTER
CAPACITOR
COUT
LF
RF
LOAD
CF
AN19 F46
図46. 出力フィルタ
AN19-59
アプリケーションノート 19
LT1070スイッチのdI/dTは約108A/秒です。LS両端の電圧
は、次式で表すことができます。
 dI 
V = LS   = LS  108 
 
 dT 
まっすぐな導線には、
1インチあたり約0.02µHのインダクタ
ンスがあります。出力コンデンサのそれぞれの端に、ボー
ド・トレース長を含めて1インチの導線があると仮定する
と、
0.04µHになります。
さらに0.02µHの内部インダクタンス
を考慮すれば、
LSの合計値は0.06µHになります。
( )
V = 0.06  10− 6  108  = 6V

 
これらのスパイクは非常に狭く
(< 100ns)
、
通常、
配線と負荷
バイパス・コンデンサで大きく減衰しますが、
これらの計算
から出力コンデンサのリード線を短くすることの重要性を
示しています。
レギュレータ・スイッチング周波数での出力
電圧リップルには、
通常2つのタイプがあります。
降圧、フライバック、および極性反転(昇降圧)設計の場
合、リップルはほぼ完全に出力コンデンサ(RS)のESRに
よって決まります。
40kHzでのコンデンサのリアクタンス1/
(2πfC)
は、
通常RSと
比較して非常に低いので無視できます。したがって、出力
リップルは振幅がVP-Pでデューティ・サイクルがDCの方形
波です。
これらのトポロジーの説明のところに、
VP-Pおよび
DCの公式があります。
出力リップルのもう1つの種類は三角波です。
三角波はスト
レージ・インダクタを出力フィルタとして利用するスイッ
チング・レギュレータで発生します。
これらのレギュレータ
には、降圧コンバータ、フォワード・コンバータ、'Cukコン
バータなどがあります。
この場合も、
リップルの振幅はCで
はなくRSで決まりますが、
波形は振幅がVP-Pでデューティ・
サイクルがDCの三角波です。
矩形波が入力される出力フィルタの減衰量は、
以下のとお
りです。
VOUT(P-P)
VP- P
=
(
)( )
(f)(L)
DC 1 − DC RF
DC=矩形波入力のデューティ・サイクル(50%=0.5)
この減衰量は相補的なデューティ・サイクルの場合と同じ
AN19-60
であることに注目してください。
すなわち、
10%と90%は同
じで40%と60%も同じです。
50%が最悪の減衰点です。
10µH
インダクタとRF=0.05Ωの200µFコンデンサで構成される
出力フィルタを使用し、
デューティ・サイクル40%で動作中
のコンバータのフィルタ減衰量は、
次式のとおりです。
VOUT(P-P)
VP- P
=
(0.4)(0.6)(0.05)
 4 • 103   10 • 10−6 



= 0.03 = 33:1
矩形波入力は、
ピーク・ツー・ピーク振幅が1/33である三角波
出力に変換されます。
スイッチング周波数の高調波はさら
に低減され、
たとえば第3高調波は、
LF=0.06µHでは112:1に
減衰します。
第2高調波はありません。
降圧、フォワード、および'Cukコンバータではフィルタ
へのリップル電圧はすでに三角波になっています。フィ
ルタの出力リップルは、V(t)=mt2の形式です。減衰比
は次式で与えられます。
VOUT(P-P)
VP- P
=
RF
(8)(L)(f)
RF=0.05Ω、L=10µHで同じ条件の場合:
VOUT(P-P)
VP- P
=
0.05
= 0.0156 = 64:1

8 10 • 10−6   40 • 103 



()
メイン・インダクタのフィルタリングにより、これらの
コンバータのリップル電圧はすでに低いので、わずか数
µHの出力フィルタ・インダクタで十分なフィルタリン
グを得ることもできます。このインダクタは空芯タイプ
でもかまいません。直径1/2インチ、#16線を13回巻いた
3/4インチ長の空芯コイルのインダクタンスは、1µH
で、RF=0.05Ωでは6:1の減衰が得られます。
入力および出力コンデンサ
スイッチング・レギュレータで使用される大型の電解コ
ンデンサには、設計上重要な検討事項がいくつかありま
す。普通、最も重要なものは等価直列抵抗(ESR)です。
これは単にコンデンサ・リードと直列の等価寄生抵抗で
す。10kHz以上の周波数では、コンデンサの全インピー
ダンスはほぼESRと等しくなり、この寄生抵抗がコンデ
ンサのフィルタリング効果を制限します。LT1070で使
用するコンデンサの設計等式は、ほとんどの場合は単に
アプリケーションノート 19
ESRを扱い、実際の容量値はその次に重要です。以下の
式は、市販されている数種類のスイッチング電源用コン
デンサの最大ESRと容量に関する非常におおまかな指標
です。ESRの温度変化を図47に示します。
コンデンサの選択で次に検討すべきことは、リップル電
流定格です。コンデンサを選択した後、リップル電流定
格をチェックして、動作リップルがメーカの最大許容値
以下であること確認してください。ただしリップル電流
定格は、通常コンデンサの温度上昇を制限するために選
択されることに注意してください。消費電力は
(IRMS)2×ESRで与えられます。周囲温度がコンデンサ
の最大定格以下の場合は、リップル電流を増やすことが
可能です。コンデンサのメーカに相談してください。昇
圧、昇降圧、およびフライバック設計における出力コン
デンサのRMSリップル電流は、出力電流とスイッチの
デューティ・サイクルから次式のとおり計算できます。
RESISTANCE (RELATIVE)
10
SPRAGUE TYPE 673D
1
0.1
–50 –25
0
めです。
すべてがうまくいくことはありません。
一般的な設
計では、
ESRを低くし部品の高さを許容できる値にするた
めに、
複数のコンデンサを並列にすることです。
25 50 75 100 125
TEMPERATURE (°C)
150
AN19 F47
IRMS = IOUT
DC
1 − DC
図47. 標準的なコンデンサのESRと温度
Sprague Type 673Dまたは674Dの場合
(400)10−6
ESR =
Ω
0.6
C
V
( )( )
Mallory Type VPRの場合
ESR =
( )
0.6
(C)(V)
200  10−6 


降圧コンバータの場合、
出力コンデンサのRMS電流は、
ほぼ
0.3ΔIと等しくなります。ここで、ΔIはインダクタのピー
ク・ツー・ピーク・リップル電流です
(連続モード)
。
フライバックおよび昇降圧設計での入力コンデンサの
リップル電流は、次式のとおりです。
IRMS =
(IOUT )(VOUT )
VIN
1 − DC
DC
降圧設計の場合:
Ω
Cornell Dubilier Type UFTの場合
(430)10−6
ESR =
Ω
0.25
C
V
( )( )
C=容量値
V=定格動作電圧
定格電圧が高いとESRが低くなることに注意してくださ
い。
これは定格電圧が高いコンデンサは、
物理的に大きいた
( )
IRMS = IOUT DC − DC
2
また昇圧設計の場合、入力コンデンサのリップル電流は
以下のとおりです。
IRMS=0.3ΔI
インダクタおよびトランスの基礎
LT1070で使用されるインダクタとトランスは、特に効
率、最大出力電力、および全体の物理的サイズなどのパ
ラメータに関して、コンバータの総合的な性能にとって
非常に重要です。インダクタンス値やコアの体積に関連
するトレードオフが多数あり、設計者は各アプリケー
AN19-61
アプリケーションノート 19
ションに対して最適なインダクタやトランスを選択する
ための適正な根拠を持っていることが求められます。イ
ンダクタンス値の具体的な指標は、このセクションで示
す推奨アプリケーションの説明にありますが、一般的な
インダクタ理論の理解も必要です。
A
A
l
l
スイッチング・レギュレータで使用する単純な2端子イ
ンダクタの3つの重要な特性は、インダクタンス値(L、
単位はヘンリー)、最大蓄積エネルギー(12 • L/2、単位は
エルグ)、および電力損失(ワット)です。これらの特性
を決定するパラメータの基本的な定義を以下に示しま
す。
µ=コアの透磁率。これは、基本的にインダクタが空芯
ではなくコアに巻かれたときに得られるインダクタ
ンスの増加率です。たとえば、µが2000の場合、イン
ダクタンスは2000:1だけ増加します。
l=磁路の長さ。単純なトロイダル・コアでは、コアの平
均円周です(スケッチを参照)。
A=コアの断面積(スケッチを参照)
g=コアのエネルギー蓄積能力を増やすためのエア・
ギャップ(ある場合)の厚さ(スケッチを参照)。
B=コアの磁束密度。Bが高くなり過ぎると、コアは
「飽和」
し、
µが低下し、
したがってLが大幅に低下します。
I=巻線の瞬時電流
VC=実際のコア材の体積
大部分のコンバータ・アプリケーションでは、必要なイ
ンダクタンスは、最大出力電力、リップル条件、入力電
圧、および過渡応答などの制約によって決まります。ま
た、Iは負荷電流で決まります。したがって、これを説
明するために、LとIが既知量と仮定して、N、A、l、
VC、およびgの値を求めます。
インダクタンスはコアの透磁率、磁路の長さ、断面積、
および巻数によって決まります。
µ A  N2
 
L=
0.4π  10− 8 (ギャップなし)


l
( )
磁束密度は、巻線電流、巻数、および磁路の長さの関数
です。
AN19-62
g
トロイドコア
B=
AN19 F47a
E-Eコア
()(I N)(µ) (0.4π) (ギャップなし)
l
適切に選択されたインダクタであれば、磁束密度(BM)
の上限を超えることなく、正しいLの値を示さなければ
なりません。言い換えると、コアはピーク巻線電流(IP)
条件で「飽和」してはなりません。インダクタンスと磁束
密度の公式を組み合せると、必要なコアの体積(VC)が
インダクタに蓄えられるエネルギーに直接関係している
ことが分かります。
()
N=巻線の巻数
( )( )
g
 2
IP  L
 
=
蓄積されるエネルギー=E=
2
( )( )( )
 2
IP  L µ 0.4π
2µ 0.4π
 
VC = A l =
= E
 B2  10− 8
 B2  10− 8
 

 

( )( )
( ) ( )( )
どのアプリケーションでも、IPの値は最大負荷電流と
デューティ・サイクルから求めることができます。最大
IPの公式は、各トポロジーのそれぞれのセクションに示
されています。
多くの場合、最大負荷電流はLT1070が供給可能な電流
よりもはるかに少ないものです。最大負荷電流だけを扱
うように設計されたコアは、過負荷状態または短絡状態
で飽和する可能性があります。LT1070のサイクル毎の
電流制限は、コアが飽和してもレギュレータを損傷から
保護します。これは、LT1070を使用したコンバータの
アプリケーションノート 19
信頼性を大幅に改善し、設計を容易にします。
コアを選択する際の主な基準はコア体積ですが、この体
積はAとlの2つの変数から成ります。インダクタ全体の
サイズを最小にするには、一般にlを犠牲にしてできる
限りAを増やすのが最良です。これによって希望のイン
ダクタンスを得るのに必要な巻数が最小になります。こ
れはコアの「ウインドウ」が小さくなりすぎて、巻線を収
容できなくなる前にのみ行うことができます。
ギャップ付きコア
コアのエネルギー蓄積能力は、コアに「ギャップ」を設け
ることによって増やすことができます。全エネルギーの
かなりの部分はエア・ギャップに蓄えられます。ギャッ
プ付きコアの欠点は、実効透磁率が低下し、必要なイン
ダクタンスを得るのにさらに巻数が必要になることで
す。巻数が多いとより大きなウインドウが必要になりま
す。しかし、インダクタの全体サイズは適切なギャップ
を設けたコア、特に透磁率の高いコア材を使用した場合
はかなり小さくすることができます。ギャップ付きコア
のインダクタンスの式は、以下のとおりです。
L=
(µ)(A)N2 (0.4π)10− 8
 µg 
l  1+ 
l

 µ • g
インダクタンスは 1+
 だけ低下します。
l 

µ=2000、l=2インチ、g=0.02インチの場合、インダク
タンスは22:1だけ低下し、同じインダクタンスを維持
–––
するにはNを √22 倍に増やす必要があります。エネル
ギー蓄積量の増加と透磁率の減少は等しくなります。
E MAX(ギャップ付き)
(with gap)
µ•g
= 1+
E MAX(ギャップなし)
(no gap)
l
ギャップ・サイズを増やすことができる量には、いくつ
かの実用上の限度があります。まず、大きなギャップに
は同じインダクタンスを得るために多くの巻数が必要で
す。これには細い導線が必要で、I2Rによる加熱のため
に銅損が増加します。次に、ギャップ周辺に磁界フリン
ジがあるため、大きなギャップを設けた場合の実効
ギャップ・サイズは、実際のギャップよりかなり小さく
なります。
市販のコアを使用する場合、l、A、およびµのデータ
シート情報は通常、有効値で記載されています。たとえ
ば、µの理論値はコア材のバルク値です。一体型コアの
有効値はバルク値に近づくことがありますが、2分割コ
アの場合、合わせ面に残ったわずかな空気層により有効
透磁率が2:1まで低下する可能性があります。これはか
なり悲観的に聞こえるかもしれませんが、バルクの
µ=3000、l=1.5インチのコアでg=0.0005インチの場
合、透磁率は半分になります。ギャップ付きコアのデー
タシートには、計算を簡単にするために、各ギャップ・
サイズに対するµの実効値が記載されています。また、
インダクタンス計算をさらに単純にするために、各
ギャップに対する「インダクタンス/巻数の2乗」のパラ
メータも記載されている場合があります。
中には効果的に自動的にギャップが作られる2種類のコ
ア材があります。それらは鉄粉とパーマロイです。これ
らの材料はコア全体に均一なギャップを作り、さらに高
いエネルギー蓄積能力を備えたギャップレス・コアを構
築が可能です。この材料の透磁率は大幅に低下します
が、巻線ウインドウに巻線を追加できる場合、インダク
タの電流処理能力は、同じインダクタンスでも、高µを
形成するのと比較してはるかに高くなります。
鉄粉コアはフェライトより安価であり、迅速に特注品に
応じることができますが、コア損失が高いので用途はイ
ンダクタなどAC磁束密度が低いアプリケーションに限
定されます。鉄粉の大きな利点は、非常に「ソフトに」飽
和し、大きな過電流状態におけるインダクタンスの壊滅
的な消失を防ぎます。なお、市販の鉄粉インダクタは、
一般にコア損失と巻線(I2R)損失が同じ桁になるよう「最
適化」されています。コア損失は、インダクタに加えら
れる電圧と時間の積で決まるピーク・ツー・ピーク・
リップル電流に依存します。したがって、インダクタは
加熱を制限するために、最大DC電流および電圧とµs積
の最大値に対して仕様が定められています。可能な最高
効率を要求するアプリケーションの場合は、高価でもコ
ア損失がはるかに少ないオーバーサイズのコア、または
パーマロイの使用を検討してください。リップル電流に
対するDC電流、またはその逆のトレードオフについて
は、インダクタのメーカに相談してください。
インダクタの選択手順
インダクタを選択する最も簡単な方法は、最小のインダ
クタンスおよび電流条件に合致する標準ユニットを見つ
AN19-63
アプリケーションノート 19
けることです。ただし、標準タイプが要求条件にかなり
近くない場合は、不経済的になることがあります。次に
良い方法は、インダクタのメーカに特注品を注文するこ
とです。メーカは具体的な用途に合わせてコアと巻線の
最良の組合せを選択してくれるでしょう。第3の方法
は、標準コア・タイプに関する資料で標準品を個々の要
求条件に合わせてカスタマイズできるかどうか調べるこ
とです。これは試作品を組み上げて動作させるには手っ
取り早い方法です。また、製造状況によっては非常に経
済的です。このアプリケーションノートの巻末に、コア
およびインダクタ/トランス・メーカのリストがありま
す。
自作コアの選択手順は、ピーク巻線電流とインダクタン
ス値を定義することから始めます。LT1070を最大出力
電力またはその付近で使用する場合は、ピーク巻線電流
が5A近くになるので、コアの計算には5Aのかたい値を
使用してください。外部電流制限を使用する場合、ある
いは出力電力レベルが低い場合は、各トポロジーの説明
に記載されている式からピーク巻線電流を計算すること
ができます。同様に、インダクタンス値はこれらのセク
ションの特定の式から計算されます。Lの実際の値は一
般に50µH∼1000µHの範囲になりますが、最も標準的な
値は200µH∼500µHです。
µeとBoに選択した値は、ギャップ付きフェライト・コ
アの標準的な値です。コアには複数の標準ギャップが
付いているものがあります。
その他は、
ギャップ長設定用のスペーサをユーザが用意す
るギャップなしのものです。
ギャップ付きの特注品もあり
ます。取り掛かりとして妥当なギャップ長は0.02インチで
す。
µ=3000で磁路の長さ
(le)
が2インチのコアは、
有効透磁
率がµe=µ/
(1+µg/le)
=3000/
(1+3000 • 0.02/2)
=97になりま
す。
単に大きなギャップを選択すれば、
必要なコアの体積を
自由に減らせることに注意してください。
大きなギャップ
を使用する場合の問題は、
実効透磁率が大きく低下し、
希望
のインダクタンスを達成するために多くの巻数が必要にな
ることです。
そのため、
小さな直径の導線を使用せざるを得
なくなり、
銅損が大きくなってコアの過熱を引き起こすこ
とになります。
鉄粉コアはコア損失が大きく、また非常に高いDC磁束
密度で動作可能なため、一般にコア損失および巻線損
失による温度上昇に基づく別の設計手順があります。
AC磁束密度は一般に400ガウス以下に維持する必要があ
ります。これにより、以下に示すAC磁束密度に基づく
体積の式が得られます。
(∆I) (L)(µ)(0.4π)
VC =
2
(4)(BAC) 10−8
2
フェライト・コアの場合、次のステップで飽和を防ぐの
に必要なコアの体積を計算します。
(IP) (L)(µe )(0.4π)
Ve =
2
(BO) 10−8
ΔI=ピーク・ツー・ピーク・リップル電流
2
(フェライト・コア)
ΔI=1A、
L=200µH、
µ=75、
およびBAC=300ガウスの場合:
(1)  200 • 10− 6 (75)(0.4π)
VC =
= 5.25cm3
2  − 8
(4)(300) 10 
2
L=必要なインダクタンス(ヘンリー)
IP=ピーク・インダクタ電流(アンペア)
コアのデータシートに
µe=実効相対透磁率
supplied
on core
記載されています。
Bo=最大動作磁束密度 data sheets
}
(ガウス)
Ve=有効コア体積
例:L=200µH、IP=5A、µe=100、Bo=2500ガウスとし
ます。
(5)  200 • 10−6 (100)(0.4π)
Ve =
= 10cm3
2  − 8
(2500) 10 
コア・サイズを小さくするには、インダクタンス(L)を
増やされなければなりません。これは式とは逆のよう
に見えますが、ΔIはLに反比例するので、Lが増えると
(ΔI)2の項は急激に低下し、必要なコアの体積が小さく
なります。不利なことは、必要な巻数が増えるため導
線(銅)損失が増加することです。
2
AN19-64
体積に基づいて仮のコアを選択した後、チェックを
行って巻線およびコア自体の損失が許容範囲内かどう
かを調べなければなりません。
アプリケーションノート 19
最初に必要な巻数を計算します。
(L)(le )
(µe )(Ae ) 0.4π • 10−8
}
コアのデー
N=巻数
supplied
タシートに
le=有効磁路長(cm)
on
core
記載されて
Ae=有効コア面積(cm2)
data
sheets
います。
µe=実効透磁率(ギャップ付きの場合)
フェライトの例を用いて、
le=9cm、
Ae=1.2cm2、
µe=100とす
ると、
200µHインダクタには以下の巻数が必要です。
N=
()
 200 • 10− 6 9


=34.6回(35を使用)
100 1.2  0.4π • 10−8


( )( )
導線サイズを計算するには、コア寸法から使用可能な巻
線ウィンドウ面積(Aw)を確認しなければなりません。
多くのデータシートには、直接このパラメータが記載さ
れています。使用可能なウィンドウ面積には、ボビンの
厚さおよびクリアランスを考慮しなければなりません。
合計銅面積は、導線の周囲にエア・ギャップがあるため
ウィンドウ面積の約60%だけです。Nここで、必要な導
線の線番号をNとAwで表すことができます。
( )( )
( )( )

0.08 N 
log
10


線番号
(AWG)= 
0.6 Aw 

係数0.08=#1番線の面積
係数0.6=導線周囲の空間損失
Aw値を0.2in2としてN=35を使用した場合:
AWG = 10 log
(0.08)(35 ) = 13.68(#14を使用)
(0.6)(0.2 )
次に巻線を何層にするかを決定します。これはボビンの
長さ、またはトロイダルコアの内周で決定されます。
N D + 0.01
LB
LB
)= ( )
(
D=線径(インチ)
LB=ボビンの長さ、またはトロイダルコアの内周
0.01=エナメルおよび間隔の余裕分
N=35、AWG=#14、LB=0.9インチの場合


 −14 
35  0.32  10 20  + 0.01


 = 2.87
層数 = 
0.9
( )
層数を計算する理由は、AC銅損失が巻線の層数に大き
く依存するためです。AC損失を計算するには、係数K
を必要とする表を使用します(図48)。
( )( )
K = D f FP
D=線径または箔の厚さ
箔導体の場合、FPは1です。断面が円形の導線の場合
は、次式で表すことができます。
FP =
(TL + 1)(NC)(D)
LW
TL=1層あたりの巻数
NC=並列導体の数(バイファイラ巻きの場合→NC=2)
D=線径
Lw=巻線の長さ(≈ LB)
20
LAYERS = 4
FAC—AC RESISTANCE FACTOR
N=
層数 =


 − AWG 
N  0.32  10 20  + 0.01




3
10
8
2
6
4
1
2
1
0
1 2
3
4
5
6
K
7
8
9 10 11 12
AN19 F48
図48. AC抵抗係数
AN19-65
アプリケーションノート 19
35回巻きで3層の場合、TL ≈ 12です。#14番線はD=0.064で
す。単線の場合、NCは1です。Lw=0.9の場合:
FP =
(12 + 1)(1)(0.064) = 0.92
側と二次側の損失は別々に計算されます。多くの場合、
AC抵抗係数を許容範囲に低減するために線径の細い多
芯または銅箔を使用しなければなりません。
巻線損失を求めた後、コア損失を計算します。最初に
ピークAC磁束密度を求めます。
0.9
これでKは次式のとおりです。
( )( )
( )
K = D f FP = 0.064  40 • 103  0.92 = 12.3


このK係数は非常に高く、事実図48のグラフを多少外れ
ていますが、ここではAC抵抗計算の重要性を示してい
ます。グラフのさまざまな線は層数を表しています。3
層の場合、AC抵抗係数は約23でオフ・スケールになり
ます。これはAC抵抗がDC抵抗の23倍であることを意味
します。ここで、巻線損失を計算することができます。
巻線のDC抵抗は、次式から求めることができます。
RDC =
(N)(lm) 10
12

AWG
−4
10
N=35、lm=2.4インチ、AWG=#14の場合:
(35)(2.4) 10

12
AWG
−4
10
( )
(2N)(Ae )10−8
L ∆I
ΔI=ピーク・ツー・ピーク巻線リップル電流
ΔIは巻線のリップル電流です。
これは巻線に電流が流れて
いる時間での巻線電流の変化です。L=200µH、ΔI=2A、
N=35、
およびAe=1.2cm2の場合:

 = 0.0176Ω

したがって、AC抵抗はDC抵抗にAC抵抗係数(FAC)を乗
算したものです
RAC=(RDC)(FAC)=(0.0176)(23)=0.404Ω
単位体積(Ffe)あたりのコア損失は、メーカのFfe対磁束
密度、および周波数の表(図49参照)から、あるいは標準
MNZNフェライト材(ferroxcube type 3C8)用の以下の式か
ら求めることができます。
Ffe=(1.3−10−14)(BAC)2(f1.45)
BAC=476ガウス、f=40kHzの場合:
Ffe=(1.3 • 10−14)(476)2(40 • 103)1.45=0.014W/cm3
1000
MICROMETALS #26
(µ = 75)
POWDERED IRON
PW=(IDC
2
DC)+(IAC) (RAC)
IDCおよびIACの式は図50に示してあります。IDC=5Aお
よびIAC=1Aと仮定とすれば、全巻線損失は、以下のと
おりです。
PW=(5)2(0.0176)+(1)2(0.404)=0.44+0.4=0.94W
この例では、AC損失はDC損失とほぼ同じ値になりま
す。降圧、昇圧、および昇降圧設計で使用する単純なイ
ンダクタのAC損失対DC損失の比率は0.25∼4.0の範囲で
す。フライバックに類似したトランスの設計では、通
常、DC損失よりAC損失がはるかに高くなります。一次
AN19-66
LOSS (mW/cm3)
全損失を計算するには、以下のとおりDC損失とAC損失
を加算します。
)2(R
()
 200 • 10−6  2


= 476ガウス
BAC =

35 1.2 10− 8


( )( )



lm=1回巻きの平均長さ(コア仕様)
RDC =
BAC =
100
MAGNETICS HF
(µ = 125)
MOLYPERMALLOY
10
FERROXCUBE 3C8
(µ = 2600) FERRITE
1
10
100
1k
FLUX DENSITY (GAUSS) (PEAK)
10k
AN19 F49
図49. コア損失と磁束密度
アプリケーションノート 19
全コア損失は、Ffe×コア体積です。
PC=(Ffe)(Ve)=(0.014)(10)=0.14W
Ve=有効コア体積(cm3)
鉄粉コアのコア損失は、フェライトより約25倍大きくな
ります。150ガウスのような低い磁束密度でも、鉄粉コ
アにはフェライトの2.5倍のコア損失があります。AC磁
束密度を低減するのに高いインダクタンスが必要なた
め、銅損失も大きくなります。鉄粉コアは過熱を避ける
ため慎重に設計しなければなりません。
フェライト・コアでの全損失は、巻線損失とコア損失の
和です。
2. 必要なギャップを計算します。
µ

le  − 1
 µe 
g=
µ
 2000 
− 1
8.26
 150

=
= 0.051cm = 0.02″
2000
ギャップのないコアをスペーサと一緒に使用する場
合、スペーサの厚さは0.02/2=0.01インチにしてくだ
さい。
3. 必要な巻数を計算します。
P=PW+PC=0.94+0.14=1.08W
この損失はレギュレータの効率、そしてより重要なこと
にはコア温度の上昇に影響を与えます。10cm3のコアに
は、20℃/Wの標準熱抵抗があります。このコアのP=
1.08Wでの温度上昇=(1.08)(20)=21.6℃です。40℃の上
昇が標準的な設計基準と考えられているので、このコア
には余裕があります。
トランスの設計例
要求条件:VIN=28VDC、
VOUT=5V、IOUT=6Aの場合のフラ
イバック・コンバータ。
上記の計算から、
ΔI=1AでN=1/3、
LPRI=200µH、
およびIPRI(ピーク値)=4.5Aであることが分かり
ます。
1. ギャップ付きコアで必要なコアの体積を計算しま
す。最初に、実効透磁率約150およびBo=2500ガウス
と仮定します。
(IPRI) (L)(µe )(0.4π)
2
(BO) 10−8
2
(4.5)  200 • 10−6 (150)(0.4π)
= 12cm3
=
2 − 8
(2500) 10 
2
Ve =
Pulse Engineering製のコア#0128.005は、Ve=13.3cm3、Ae
=1.61cm2、le=8.26cm、µ=2000です。
N=
=
(L)(le )
(µe )(Ae ) 0.4π • 10−8
 200 • 10− 6 8.26
)

(
= 23.3
(150)(1.61) 0.4π • 10−8
4. 導線のサイズを計算します。
ウィンドウ・スペースの1/2
を一次巻線用に割り当てます。
0128.005コアのウィンド
ウの高さ
(大きさ)
は0.25インチ、
コイルの長さは0.782イ
ンチ、
ウィンドウ面積=
(0.25)
(0.782)
=0.196 インチ2で
す。
AWG = 10 log
0.08N
(0.6)(Aw)
= 10 log
(0.08)(23)


(0.6) 0.196
2 
= 14.95 (use # 16)
5. 層数を計算します。


 −AWG 
N  0.32  10 20  + 0.01



層数 = 
LB


 −16 
23  0.32  10 20  + 0.01



= 
0.782
( )
( )
=1.79(2層と仮定)
AN19-67
アプリケーションノート 19
6. K係数を計算します(#16線はD=0.05です)。
 23 
+ 1 1 0.05
TL + 1 NC D  2

FP =
=
= 0.8
LW
0.782
(
( )( )
)( )( )
( )( )
( )
K = D f FP = 0.05  40 • 103  0.8 = 8.94


一次巻線の電力損失は、以下のとおりです。
PW=(IAC)2 RAC+(IDC)2 RDC
=(1.95)2(0.19)+(2.4)2(0.023)=0.85W
11. 二次巻線損失を計算します。
巻数比は1/3ですので、二次巻数は23/3=7.67回にな
ります。8回巻を使用します。
7. 巻線のDC抵抗を計算します。
( )( )
N lm  AWG − 4 
RDC =
 10 10  =

12 
(23)(3)10
16 −
4
10



12
AWG = 10 log
= 0.023Ω
(このコアのlmは約3インチです。)
8. グラフを使用してAC抵抗係数を求めます。一次巻線
と二次巻線を交互に配置すると、フライバック設計
では発生しない一次巻線と二次巻線の同時導通の場
合にのみ、有効層数が2だけ減ります。2層巻を使用
します。
9. 巻線のAC抵抗を計算します。
RAC=(RDC)(FAC)=(0.023)(8.3)=0.19Ω
10. 一次巻線損失を計算します。
最初に、一次AC RMS電流を計算しなければなりま
せん。図50のチャートから以下が得られます。
L
0.782
D= B =
= 0.049″
2N 2 8
( )( )
これに最も近くて細い標準線径は#18です。#18導線2
本のDC抵抗は、#10導線1本の3倍ありますが、AC抵
抗はそこまでは増加しません。#18導線のバイファイ
ラ巻1層の二次巻線を、2層の一次巻線の間に巻き込
むと仮定します(リーク・インダクタンスを低減する
ため)。
RDC =
6
=
0.75
I
IDC = OUT
E
=
(N)(VOUT )
(1/ 3)(5) = 1.95A
)
VOUT VOUT + N • VIN
(VIN)
)
5 5 + 1/ 3 • 28
6
= 2.4A
2
0.75
28
AN19-68

( )( ) 10
 8 3
=

12

18 −
4
10



FP =
(TL + 1)(NC)(D) = (8 + 1)(2)(0.04) = 0.92
LW
( )( )
0.782
( )
K = D f FP = 0.04  40 • 103  0.92 = 7.7


2
( )
12
AWG
−4
10
電線が2本の場合、全RDC=0.013/2=0.0065Ωです。
28
(
(N)(lm) 10
=0.013Ω/導線1本
VIN
(
(0.08)(8) = 10.4


(0.6) 0.196
2 
これはかなり太く堅い線です。また線径が大きいと
AC巻線損失が大きくなります。適切な解決策は、複
数の細い線径の導線を並列に巻くことです。1/2Nの
コイルの長さを使用すれば、ちょうど1層のバイファ
イラ巻にできる線径が分かります。
FAC=8.3(グラフからK=8.95の場合)
I
IAC = OUT
E
0.08N
= 10 log
0.6Aw
グラフから1層の場合はFAC=2.3です。
RAC=(RDC)(FAC)=(0.0065)(2.3)=0.015Ω
アプリケーションノート 19
図50のチャートから以下が得られます。
 200 • 10− 6 1
(
)

( )
BAC =
=
2 (N)(Ae ) 10−8  2 (23)(1.61) 10−8 




L ∆I
IAC = IOUT
5
VOUT
=6
= 4.4 A
1 / 3 ( 28)
N (VIN)
IDC = IOUT
5 + 1 / 3(28)
VOUT + N( VIN)
=6
= 7 .4A
1 / 3 ( 28)
N (VIN)
= 270 gauss
( )
PC = (Ffe )(Ve ) = (0.0045)(13.3) = 0.06W
2
Ffe =  1.3 • 10−14  BAC  f1.45  = 0.0045W / cm3




PW=(4.4)2(0.015)+(7.4)2(0.0065)=0.65W
12. コア損失の計算
このコアでの全消費電力損失は、以下のとおりです。
コア損失は、一次電流が流れる期間での一次電流の
変化(ΔI)によって 決ま るAC磁束密度に比例しま
す。ΔI=1Aの場合:
P=PW+PC=0.85+0.65+0.06=1.56W
0128.005コアは、温度上昇が40℃の場合は2.78Wで規
定されおり、θ=40/2.78=14.4℃/Wになります。
ΔT
(コア)=(P)(θ)=(1.56)(14.4)=22℃
トポロジー
フライバック
IOUT
E
[
( VIN)
IOUT
IOUT
[
(
2
(VIN)
V 
IOUT  OUT 
 VIN 
電圧
ブースト
昇圧
V 
IOUT  OUT 
 VIN 
昇降圧
(反転)
IOUT
IOUT
(
N VOUT
IOUT
( )
( )
VOUT + N VIN
NA
[ (
N VOUT VIN − VOUT
(VIN)
)]
2
(IOUT)(N)
IOUT
IOUT
(VIN − VOUT )[VOUT + N (VIN − VOUT )]
2
N(VIN)
)
VIN
V 
IOUT  OUT 
 VIN 
IOUT = DC出力電流 VOUT = DC出力電圧
( )
IOUT
VIN N + 1
)
N VOUT − VIN
IOUT
VIN
IOUT
[(
)]
( )
( )
VOUT + VIN(N + 1)
N(VIN)
(VIN)
“O” or (0.29∆I)
(
)
2
N(VIN)
VOUT VIN − VOUT
IOUT
VIN N + 1
IOUT
VOUT
( )
N VIN
IOUT
VIN = DC入力電圧
( )
NA
IOUT
NA
VOUT N VIN − VOUT
2
IOUT
VOUT + N VIN
(0.29)(∆I)
VOUT
N VIN
NA
NA
VOUT − VIN
(
IOUT
N VIN
(0.29)(∆I)
 V 
IOUT 1+ OUT 
VIN 

IOUT
’CUK
)]
( VOUT − VIN)[VOUT + VIN(N + 1)]
2
(VIN)
フォワード
)
(0.29)(∆I)
VOUT VOUT + N VIN − VOUT
ブースト
電流
ブースト
昇圧
(
IOUT N VOUT
E
VIN
2
降圧
電流
ブースト
降圧
( )]
VOUT VOUT + N VIN
二次AC電流
二次DC電流
一次AC電流
一次DC電流
VOUT − VIN
( )
VIN N + 1
VOUT − VIN
( )
N VIN
NA
IOUT
[(
)]
VOUT N VIN − VOUT
( )
N VIN
2
“O” or (0.29∆I)
AN19 F50
図50. ACおよびDC巻線電流(RMS相当値)
AN19-69
アプリケーションノート 19
これは非常に控えめな設計です。最小コア・サイズ
が必要な場合は、ステップ1に戻り、100程度の低い
実効透磁率(µe)を仮定します。これによってコアの
体積が小さくなり、大きなギャップが必要になりま
す。さらに多くの巻数が必要になり、銅に利用可能
なスペースが減るため銅損失が増加します。磁束密
度は一定なので、コア損失が減少します。ただし、
熱抵抗が増えるため小型のコアは熱くなります。さ
らに、巻数が多くなるとリーク・インダクタンスが
増加しスナバ損失が増えます。簡単にはいきませ
ん。
放熱情報
LT1070は効率が高いため、多くのアプリケーションで
ヒートシンクなしで使用できますが、最大電力出力の場
合にはヒートシンクが必要です。本アプリケーション
ノートの効率のセクションにある式により、ユーザは全
負荷状態のチップの全消費電力をかなり正確に推定する
ことができます。トポロジーによっては、短絡時の消費
電力が全負荷以上になったりそれ以下になったりしま
す。LT1070の短絡時の消費電力の計算は、スイッチの
「オン」時間がダイオードやインダクタの直列抵抗、配線
損失、およびリーク・インダクタンスなどの寄生的な影
響に大きく依存するため非常に複雑です。連続出力短絡
に耐えなければならない場合は、温度プローブを使用し
て最大接合部温度を超過していないことを確認すること
を強くお勧めします。接合部からケースへの熱抵抗は最
大2℃/Wで、短絡時の消費電力が10Wをほとんど超えな
いため、一般用ユニットは100℃、軍事用ユニットの場
合はケース温度が130℃になっても、最大接合部温度を
超えることはありません。
最大消費電力と最大周囲温度が分かっている場合は、
LT1070のヒート・シンクのサイズを計算することがで
きます。
θHS =
( )( )
TJ − TA − P θJC
P
θHS=ヒート・シンクの熱抵抗
P=LT1070の消費電力
θJC=LT1070の接合部からケースへの熱抵抗
(2℃/W)
AN19-70
TJ=LT1070の最大接合部温度
TA=最大周囲温度
TJ=100℃、TA=60℃、P=5Wの場合:
θHS =
( )( ) = 6°C / W
100 − 60 − 5 2
5
トラブル・シューティングのヒント
以下は、
スイッチング電源の設計で陥るいくつかの問題を
回避するのに役立てるためにまとめた
「早見表」
です。
これ
らは、
明白なものから目立たないもの、
そして深刻なものか
ら軽微なものに及びます。
LT1070は電源の設計で頻出する
多くの問題を解消するように、
特別に設計されています。
問
題はブレッドボードで組み立てたスイッチング・レギュ
レータに、
簡単に見逃してしまうミスが相当数あり、
ICや電
気的特性が一瞬で破壊されてしまい経験豊富な電源設計者
でも悩んでしまうことです。
これまでに収集したリストが
ここにあります。
該当する問題が載っていて、
時間の節約と
フラストレーションの解消に役立つことを切望致します。
リストにない場合はご連絡ください。
問題が解決するよう
お手伝い致します。
警告
このセクションを読む前に、著者の意図はからかうこと
ではなく、注意を促していることをご承知ください。失
敗のリストの作成にあたっては、多くの場合は個人的に
犯した失敗を挙げています。
1. トランスの逆配線
これらのドット・マークは極性を示します。ハエが飛
び散った跡ではありません。
2. 電解コンデンサの逆取付け
何が悪くて「破裂」したかが分かるまで問題ありませ
ん。爆発煙の排出のデモです。
3. LT1070の入力ピンとスイッチ・ピンが逆
カタログと暫定版のデータシートに印刷された、プ
ラスチックTO-220パッケージのピン配置が間違って
いました。ピン5はTO-220パッケージの入力です。
お詫び致します。
4. 入力バイパス・コンデンサがない
スイッチング・レギュレータには、入力電源からパ
ルス状の電流が流れます。入力導線が長いと、ス
アプリケーションノート 19
イッチング周波数で入力電圧にディップが生じるこ
とがあります。ブレッドボードではレギュレータの
近くに大容量(100µF以上)の入力コンデンサを取り
付けてください。
5. フレッドのインダクタ(またはトランス)
インダクタは芝刈機のようなものではありません。
フレッドの引出しからものを借りたい場合は、自分
のアプリケーションにとって適切な値であることを
確認してください。
50Vを加えた50µHインダクタでは、
1µsあたり1Aの割合
で電流が時間ともに増加します。40kHzスイッチャの
25µs周期の間は、動作を調べるのに計算機は使いませ
ん。
同様に
「フレッドのインダクタ」
が50mHの場合は、
お
そらく実用にならないような低い電流レベルで飽和し
ます。それは使いものにならないということであって
Simpson VOMで過渡応答を測定できるという問題では
ありません。
ブレッドボードの組立てを始める前に、
ア
プリケーションノートの公式を使用して、
インダクタン
スの概算値を求めてください。
6. 貧弱な磁気コア
LT1070用のコア・サイズは、適切に設計されたイン
ダクタまたはトランスの場合、コア材は3∼20cm3の
範囲に入ります。小型のコアは、アンペア単位の電
流レベルですぐに飽和して熱くなります。ブレッド
ボード用には大型コアを使用しその後量産用に最適
化します。
7. ネズミの巣状の配線
LT1070は60cmものクリップ・リードで配線可能なオ
ペアンプではありません。非常に高速で電流をス
イッチして高効率を達成しています。長い導線に
よって接続されているすべての部品が、この速度で
はインダクタのように見えるようになります。まっ
たく予測できない動作を引き起こすだけでなく、(部
品にとって)致命的な過渡電圧を生成することがあり
ます。バイパス・コンデンサ、キャッチ・ダイオー
ド、LT1070ピン、トランス・リードなど、ブレッド
ボード上の電力部品への相互接続には非常に短い導
線を使用してください。
8. スナバ回路がない
LT1070はさまざまな酷使に耐えますが、
スイッチ・ピン
の過電圧には耐えることはできません。最大65Vのス
イッチ電圧を遵守しなければなりません。トランスや
タップ付きインダクタを用いた設計には、
スナバ回路を
使用していない場合に65Vをかなり超える過渡信号を
発生するだけのリーク・インダクタンスがあります。
ス
ナバの初期設計が適切であることを確認するためにス
イッチ電圧を監視しながら、
負荷電流と入力電圧をゆっ
くり増やさなければなりません。
9. 60Hzダイオード
LT1070は1N914および1N4001ダイオードを使用します。
特に起動時には、ダイオード電流が5Aを超えることが
あります。これは1N914で処理します。
1N4001はこのダ
イオードの非常に遅いターンオフ特性によって発生し
た熱でダイオードが自己破壊するまで、
しばらくは持ち
こたえます。
十分な電流定格を持つスイッチング・アプ
リケーション用に設計されたダイオードを使用してく
ださい。
他の部品への過電圧ストレスを避けるために、
ターンオン時間も重要です
(ダイオードのセクションを
参照してください)
。
10. 何もないところから何かを得る
LT1070を使用した設計の最初のステップは、
必要な電力
レベルが得られるかどうかを確認することです。
各トポ
ロジーには供給可能な異なる最大出力電力があり、
それ
は入力電圧、
出力電圧、
トランスの巻数比などによって
決まります。
インダクタンス値やスイッチ抵抗などの二
次的な影響によっても電力が制限されます。
次ページに
ある電力グラフは、
最大電力レベルのおおまかな指標で
す。
クイック・ガイドとしてのみ使用してください。
より
正確な式は、
アプリケーション・セクションにあります。
ところで、
LT1070を並列にしてさらに多くの電力を得よ
うとしても、
そのようにはなりません。
複数のLT1070の
内部40kHz発振器を同期させることはできません。
11. 入力電源が大きく変動する
起動時に、LT1070は最大6Aの入力電流を流すことがあ
ります。
LT1070は大容量出力コンデンサを充電しなけれ
ばなりません。
これはオプションのソフト・スタート回
路が追加されている場合を除いて、
内部電流制限で設定
されたレートで充電します。電源によっては起動時の
サージで過電流ラッチがトリップすることがあり、
電源
を再投入するまでオフになったままです。
定常状態の問題が発生する可能性もあります。ス
イッチング・レギュレータは一定の負荷電圧を供給
しようとします。これは与えられた負荷で一定の負
荷電力であることを意味します。高効率システムの
場合、入力電力も一定のままなので入力電圧が低下
すると入力電流は増加します。入力電圧が低い場
合、入力電源電流が制限されるような高い入力電流
AN19-71
アプリケーションノート 19
を必要とする場合があります。これによって電源電
圧はさらに低下し、永久的なラッチ状態になりま
す。電流制限およびソフト・スタートのセクション
を参照してください。
12.データシートを読んでいない
まずデータシートをよく読んでください。
13.VCピンまたはFBピンへの浮遊結合
FBピンおよびVCピン電圧は、LT1070のグランド・
ピンを基準にしています。なかにはグランド・ピン
が入力電圧とシステム・グランド間で切り替るトポ
ロジーもあります。VCピンまたはFBピンとシステ
ム・グランド間の浮遊容量は、スイッチング電源へ
のカップリングのように作用します。この容量をで
きる限り小さくしてください。この問題は、RCボッ
クスを使用してVCピンで周波数補償を繰り返し実験
するときに特に問題となります。RCボックスがス
イッチング・エネルギーをピックアップする場合
は、LT1070のグランド・ピンを「接地」した構成でも
問題になることがあります。
低調波発振
50%以上のデューティ・サイクルで動作し、連続インダ
クタ電流が流れる電流モード・スイッチング・レギュ
レータでは、低調波発振として知られているデュー
ティ・サイクルの不安定を示すことがあります。この影
響はレギュレータに有害ではなく、多くの場合は出力の
安定化に悪影響を与えることもありません。その最も厄
介な影響は、20kHz、10kHzなどの約数の周波数で変調
された40kHzの動作周波数を持つ電源部品からピッチの
高い音が発生することです。低調波発振は、レギュレー
タの閉ループ特性に依存しません。ゼロ帰還を使用して
いるときにも発生する可能性があります。通常の閉ルー
プ不安定性によってもスイッチング・レギュレータから
可聴音が生じることがありますが、これは数100Hzから
AN19-72
数kHzの範囲になる傾向があります。
低調波発振の原因は、添付図の一部で示すとおり固定周
波数とインダクタ電流の固定ピーク振幅が同時に起こる
状況です。
∆I
T1
S1 + SX
I2
I1
0
S1
S2
S1
S2
OSCILLATOR
PERIOD
0
TIME
a
b
AN19 TA05
インダクタ電流は、
各スイッチオン・サイクルの始めである
I1を始点とします。
電流は入力電圧をインダクタ値で割っ
たレート(S1)で増加しています。電流がトリップ・レベル
(I2)
に達すると、
電流モード・ループはスイッチを閉じ、
発振
器によって再びスイッチがターンオンするまで、電流は
レートS2で減少し始めます。
ここで、
T1点が撹乱され電流が
I2をΔIだけ超えると何が起きるか注目してください。
電流
が減少するために残された時間が少なくなるため、
最小電
流点はΔI+ΔI S2/S1だけ上昇します。
これによって、
次のサ
イクルの最小電流が
(ΔI+ΔI S2/S1)
(S2/S1)
だけ減少しま
す。後続の各サイクルで、この電流変動はS2/S1倍になりま
す。
S2/S1が1以上の場合、
システムは不安定になります。
条件
S2/S1 ≥ 1はデューティ・サイクル50%またはそれ以上で発生
します。
アプリケーションノート 19
図のbの部分に示すように、人為的なランプがインダク
タ電流波形に重畳される場合は、低調波発振をなくすこ
とができます。このランプの傾斜がSXの場合、安定動
作の条件はSX+S1がS2より大きいことです。したがっ
て、次式が導出されます。
SX ≥
(
)
S1 2DC − 1
1 − DC
DC=デューティ・サイクル
デューティ・サイクルが50%未満(DC=0.5)の場合、SX
は負数になるため必要ありません。デューティ・サイク
ルが大きい場合は、SXの値はS1とデューティ・サイク
ルによって決まります。S1は単にVIN/Lです。これから
SXが固定値の場合におけるインダクタンスの最小値を
求める式が得られます。
LMIN ≥
LT1070には、
(
2 105A/秒)の等価電流換算値を持つ電流アン
VIN=15V、
プに供給される内部SX電圧ランプがあります。
DC=60%の場合の最小インダクタンスを求める計算例を以
下に示します。
LMIN =
(15)(2• 0.6 − 1) = 37.5µH
 2 • 105  1 − 0.6
)

(
不連続動作の場合は低調波発振が起こらないことを覚え
ておいてください。同様に、デューティ・サイクルが
50%未満の場合はインダクタ・サイズに制約はありませ
ん。
( )
SX (1 − DC)
VIN 2DC − 1
AN19-73
アプリケーションノート 19
絶対最大定格 (Note 1)
電源電圧
LT1070/LT1071(Note 2)...................................... 40V
LT1070HV/LT1071HV(Note 2)........................... 60V
スイッチ出力電圧
LT1070/LT1071 .................................................... 65V
LT1070HV/LT1071HV .......................................... 75V
帰還ピン電圧(過渡、1ms)................................... ±15V
動作接合部温度範囲
コマーシャル(動作時)............................. 0℃∼100℃
コマーシャル(短絡時)............................. 0℃∼125℃
インダストリアル ............................... −40℃∼125℃
ミリタリ ............................................. −55℃∼150℃
保存温度範囲 ......................................... −65℃∼150℃
リード温度(半田付け、10秒)............................... 300℃
パッケージ/発注情報
VSW
VC
1
4
2
CASE
IS GND
3
VIN
FB
K PACKAGE
4-LEAD TO-3 METAL CAN
TJMAX = 100°C, θJA = 35°C/ W, QJC = 2°C (LT1070C, I)
TJMAX = 150°C, θJA = 35°C/ W, QJC = 2°C (LT1070M)
TJMAX = 100°C, θJA = 35°C/ W, QJC = 4°C (LT1071C, I)
TJMAX = 150°C, θJA = 35°C/ W, QJC = 4°C (LT1071M)
電気的特性
ORDER PART
NUMBER
ORDER PART
NUMBER
BOTTOM VIEW
LT1070CK
LT1070HVCK
LT1070HVMK
LT1070IK
LT1070MK
LT1071CK
LT1071HVCK
LT1071HVMK
LT1071MK
FRONT VIEW
5
VIN
4
VSW
3
GND
2
FB
1
VC
T PACKAGE
5-LEAD PLASTIC TO-220
TJMAX = 100°C, θJA = 75°C/ W, QJC = 2°C (LT1070C, I)
TJMAX = 100°C, θJA = 75°C/ W, QJC = 4°C (LT1071C)
指定がない限り、VIN=15V、VC=0.5V、VFB=VREF、出力ピン開放
SYMBOL
PARAMETER
CONDITIONS
VREF
Reference Voltage
Measured at Feedback Pin, VC = 0.8V
●
IB
LT1070CT
LT1070HVCT
LT1070HVIT
LT1070IT
LT1071CT
LT1071HVCT
LT1071HVIT
LT1071IT
Feedback Input Current
MIN
TYP
MAX
UNITS
1.224
1.214
1.244
1.244
1.264
1.274
V
V
350
750
1100
nA
nA
VFB = VREF
●
gm
Error Amplifier Transconductance
Error Amplifier Source or Sink Current
Error Amplifier Clamp Voltage
AV
∆IC = ±25µA
6000
7000
µmho
µmho
150
120
200
●
350
400
µA
µA
2.30
0.52
V
V
0.03
%/V
VC = 1.5V
Hi Clamp, VFB = 1V
Lo Clamp, VFB = 1.5V
Reference Voltage Line Regulation
3V ≤ VIN ≤ VMAX, VC = 0.8V
Error Amplifier Voltage Gain
0.9V ≤ VC ≤ 1.4V
Minimum Input Voltage
IQ
3000
2400
4400
●
1.80
0.25
●
500
3V ≤ VIN ≤ VMAX, VC = 0.6V
Control Pin Threshold
Duty Cycle = 0
●
Normal/Flyback Threshold on Feedback Pin
AN19-74
800
2.6
●
Supply Current
0.38
V/V
3.0
V
6
9
0.8
0.6
0.9
1.08
1.25
mA
V
V
0.4
0.45
0.54
V
アプリケーションノート 19
電気的特性
指定がない限り、VIN=15V、VC=0.5V、VFB=VREF、出力ピン開放
SYMBOL
PARAMETER
CONDITIONS
VFB
Flyback Reference Voltage
IFB = 50µA
●
BV
VSAT
ILIM
Change in Flyback Reference Voltage
0.05 ≤ IFB ≤ 1mA
Flyback Reference Voltage Line Regulation
IFB = 50µA, 3V ≤ VIN ≤ VMAX (Note 3)
Flyback Amplifier Transconductance (gm)
∆IC = ±10µA
Flyback Amplifier Source and Sink Current
VC = 0.6V, IFB = 50µA (Source)
VC = 0.6V, IFB = 50µA (Sink)
Output Switch Breakdown Voltage
TYP
MAX
UNITS
15
14
16.3
17.6
18.0
V
V
6.8
8.5
V
0.01
0.03
%/V
150
300
650
µmho
●
●
15
25
32
40
70
70
µA
µA
3V ≤ VIN ≤ VMAX, ISW = 1.5mA
(LT1070/LT1071)
(LT1070HV/LT1071HV)
●
●
65
75
90
90
Output Switch “On” Resistance (Note 4)
LT1070
LT1071
●
●
Control Voltage to Switch Current
Transconductance
LT1070
LT1071
Switch Current Limit (LT1070)
Duty Cycle ≤ 50%, TJ ≥ 25°C
Duty Cycle ≤ 50%, TJ < 25°C
Duty Cycle = 80% (Note 5)
●
●
●
5
5
4
10
11
10
A
A
A
Switch Current Limit (LT1071)
Duty Cycle ≤ 50%, TJ ≥ 25°C
Duty Cycle ≤ 50%, TJ < 25°C
Duty Cycle = 80% (Note 5)
●
●
●
2.5
2.5
2.0
5.0
5.5
5.0
A
A
A
25
35
mA/A
35
33
40
45
47
kHz
kHz
90
92
97
%
∆IIN
∆ISW
Supply Current Increase During
Switch “On” Time
f
Switching Frequency
4.5
0.15
0.30
Maximum Switch Duty Cycle
Flyback Sense Delay Time
0.24
0.50
Shutdown Mode Supply Current
3V ≤ VIN ≤ VMAX, VC = 0.05V
Shutdown Mode Threshold Voltage
3V ≤ VIN ≤ VMAX
●は全動作温度範囲の規格値を意味する。
Note 1:絶対最大定格はそれを超えるとデバイスの寿命に影響を及ぼす値。
Note 2:LT1070/LT1071の電流制限時の最小スイッチ「オン」時間は約1µsであ
る。降圧および反転モードでのみ、短絡時の最大入力電圧を約35Vに制限す
る。通常(短絡していない)状態では影響を受けない。最小「オン」時間を1µs以
下に低減するマスク変更が実装されており、最大短絡入力電圧を40V以上にす
る。現在のLT1070/LT1071( パッケージの日付コードについてはお問い合わせ
ください)が高入力電圧で、降圧または反転モードで動作していて短絡状態が
予想される場合は、以下のようにインダクタと抵抗を直列に配置しなければな
らない。
抵抗値は次式で与えらる。
100
50
Ω
Ω
A/V
A/V
µs
1.5
●
R =
V
V
8
4
●
DC (Max)
MIN
100
250
µA
150
250
300
mV
mV
t=電流制限時のLT1070/LT1071の最小スイッチ「オン」時間、約1µs
f=動作周波数(40kHz)
VF=ILIMITでの外部キャッチ・ダイオードの順方向電圧
ILIMIT=LT1070(約8A)、LT1071(約4A)の電流制限値
RL=インダクタの内部直列抵抗
Note 3:スイッチの破壊を避けるために、VMAX=LT1070HVおよびLT1071HV
の場合は55V。
Note 4:VCを“H”にクランプし、VFB=0.8Vの状態で測定。ISW=LT1070の場合
は4A、LT1071の場合は2A。
Note 5:デューティ・サイクル(DC)が50%∼80%の場合、最小保証スイッチ電
流はLT1070の場合はILIM=3.33(2−DC)、LT1071の場合はILIM=1.67(2−DC)で
与えられる。
t • f • VIN – VF
– RL
ILIMIT
AN19-75
アプリケーションノート 19
標準的性能特性
スイッチ電流限界と
デューティ・サイクル
最大デューティ・サイクル
16
FOR LT1071, DIVIDE
VERTICAL SCALE BY 2
2.2
95
2.0
94
1.8
10
– 55°C
25°C
8
125°C
6
TIME (µs)
12
DUTY CYCLE (%)
93
2
0
92
1.4
91
1.2
10 20 30 40 50 60 70 80 90 100
DUTY CYCLE (%)
90
–75 – 50 – 25 0 25 50 75 100 125 150
JUNCTION TEMPERATURE (°C)
1.0
–75 – 50 – 25 0 25 50 75 100 125 150
JUNCTION TEMPERATURE (°C)
1070/71 G01
1070/71 G02
最小入力電圧
1.6
SWITCH SATURATION VOLTAGE (V)
SWITCH CURRENT = 5A
MINIMUM INPUT VOLTAGE (V)
絶縁モード・フライバック
基準電圧
スイッチ飽和電圧
2.9
2.8
2.7
2.6
SWITCH CURRENT = 0A
2.5
2.4
2.3
–75 – 50 – 25
23
FOR LT1071, DIVIDE
CURRENT BY 2
1.4
22
150°C
1.2
100°C
1.0
25°C
0.8
– 55°C
0.6
0.4
0.2
0
0 25 50 75 100 125 150
TEMPERATURE (°C)
0
1
4
5
2
3
6
SWITCH CURRENT (A)
7
1.248
REFERENCE VOLTAGE (V)
TJ = – 55°C
–1
–2
–4
–5
10
30
40
20
INPUT VOLTAGE (V)
50
60
1070/71 G07
AN19-76
RFEEDBACK = 10k
0 25 50 75 100 125 150
TEMPERATURE (°C)
1070/71 G06
1.246
SWITCHING
FREQUENCY
800
41
700
40
1.244
1.242
42
39
REFERENCE
V0LTAGE
38
1.240
37
1.238
36
1.236
35
–3
0
17
15
– 75 – 50 – 25
8
1.234
– 75 – 50 – 25
34
0 25 50 75 100 125 150
TEMPERATURE (°C)
1070/71 G08
SWITCHING FREQUENCY (kHz)
1
0
18
帰還バイアス電流と温度
1.250
4
TJ = 25°C
RFEEDBACK = 1k
19
リファレンス電圧と温度
5
2
20
1070/71 G05
ライン・レギュレーション
TJ = 150°C
RFEEDBACK = 500Ω
21
16
1070/71 G04
3
1070/71 G03
FLYBACK VOLTAGE (V)
0
REFERENCE VOLTAGE CHANGE (mV)
1.6
4
FEEDBACK BIAS CURRENT (nA)
SWITCH CURRENT (A)
14
フライバック・ブランキング時間
96
600
500
400
300
200
100
0
– 75 – 50 – 25
0 25 50 75 100 125 150
TEMPERATURE (°C)
1070/71 G09
アプリケーションノート 19
標準的性能特性
電源電流と入力電圧*
160
16
140
15
100
80
TJ = – 55°C
60
TJ ≥ 25°C
40
ISWITCH ≤ 10mA
13
12
11
50% DUTY CYCLE
10
9
10% DUTY CYCLE
0% DUTY CYCLE
7
6
0
0
1
4
2
3
SWITCH CURRENT (A)
0
5
120
100
VC = 50mV
80
60
40
VC = 0V
10
20
40
30
SUPPLY VOLTAGE (V)
–24
490
–22
480
–20
–18
470
460
FEEDBACK PIN VOLTAGE
(AT THRESHOLD)
–14
440
–12
–10
430
FEEDBACK PIN CURRENT
(AT THRESHOLD)
420
50
400
–50 –25
60
–4
25 50 75 100 125 150
0
TEMPERATURE (°C)
1070/71 G13
誤差アンプのトランスコンダクタンス
180
4500
SUPPLY CURRENT (µA)
160
TJ = 150°C
80
– 55°C ≤ TJ ≤ 125°C
40
gm = ∆I (VC PIN)
∆V (FB PIN)
4000
3500
3000
2500
2000
1500
1000
500
20
0
TRANSCONDUCTANCE (µmho)
5000
140
–8
–6
410
シャットダウン・モードの電源電流
60
–16
450
200
100
1070/71 G11
500
1070/71 G12
120
60
FEEDBACK PIN CURRENT (µA)
FEEDBACK PIN VOLTAGE (mV)
140
0
50
帰還ピンのノーマル/
フライバック・モード・スレッショルド
TJ = 25°C
20
30
40
20
INPUT VOLTAGE (V)
*UNDER VERY LOW OUTPUT CURRENT
CONDITIONS, DUTY CYCLE FOR MOST
CIRCUITS WILL APPROACH 10% OR LESS
電源電流と電源電圧
(シャットダウン・モード)
160
10
1070/71 G10
*AVERAGE LT1070 POWER SUPPLY CURRENT IS
FOUND BY MULTIPLYING DRIVER CURRENT BY
DUTY CYCLE, THEN ADDING QUIESCENT CURRENT
SUPPLY CURRENT (µA)
90% DUTY CYCLE
8
20
0
TJ = 25°C
14
120
INPUT CURRENT (mA)
DRIVER CURRENT (mA)
分割器電流*とスイッチ電流
0
10 20 30 40 50 60 70 80 90 100
VC PIN VOLTAGE (mV)
1070/71 G14
0
–75 – 50 –25
0 25 50 75 100 125 150
TEMPERATURE (°C)
1070/71 G14
AN19-77
アプリケーションノート 19
標準的性能特性
アイドル電源電流と温度
シャットダウン・スレッショルド
400
CURRENT
(OUT OF VC PIN)
–300
250
–250
200
–200
VOLTAGE
150
–150
100
–100
VC VOLTAGE IS REDUCED UNTIL
REGULATOR CURRENT DROPS
BELOW 300µA
50
0
– 75 – 50 – 25
VC PIN CURRENT (µA)
300
VC = 0.6V
10
–350
IDLE SUPPLY CURRENT (mA)
350
VC PIN VOLTAGE (mV)
11
– 400
– 50
9
8
VSUPPLY = 60V
7
6
VSUPPLY = 3V
5
4
3
2
0
0 25 50 75 100 125 150
TEMPERATURE (°C)
1
–75 – 50 –25
0 25 50 75 100 125 150
TEMPERATURE (°C)
1070/71 G14
1070/71 G16
スイッチ「オフ」特性
1000
450
900
400
800
– 55°C
SWITCH CURRENT (µA)
FEEDBACK VOLTAGE (mV)
帰還ピン・クランプ電圧
500
350
25°C
300
250
150°C
200
150
700
600
500
200
50
100
0
0
3V
300
100
0
VSUPPLY =
400
0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0
FEEDBACK CURRENT (mA)
0
15V
40V
55V
10 20 30 40 50 60 70 80 90 100
SWITCH VOLTAGE (V)
1070/71 G19
1070/71 G18
誤差アンプの
トランスコンダクタンス
VCピン特性
300
6000
VFB = 1.5V
(CURRENT INTO
VC PIN)
100
0
–100
VFB = 0.8V
(CURRENT OUT OF VC PIN)
– 200
– 300
– 400
30
5000
gm
4000
0.5
2.0
1.5
1.0
VC PIN VOLTAGE (V)
2.5
1070/71 G20
AN19-78
60
3000
90
2000
120
1000
150
0
180
–1000
0
0
θ
1k
10k
100k
1M
FREQUENCY (Hz)
210
10M
1070/71 G21
PHASE (°)
TRANSCONDUCTANCE (µmho)
200
VC PIN CURRENT (µA)
– 30
7000
TJ = 25°C
アプリケーションノート 19
インダクタ/トランス・メーカ
参考文献
Pulse Engineering Inc. (619/268-2400)
P.O. Box 12235, San Diego, CA 92112
Pressman, A.I., “Switching and Linear Power Supply,
Power Converter Design,” Hayden Book Co., Hasbrouck
Heights, New Jersey, 1977, ISBN 0-8104-5847-0.
Chryssis, G., “High Frequency Switching Power Supplies,
Theory and Design,” McGraw Hill, New York, 1984, ISBN
0-07-010949-4.
Grossner, N.R., “Transformers for Electronic Circuits,”
McGraw Hill, New York, 1983, ISBN 0-07-024979-2.
Middlebrook, R.D., and ’Cuk, S., “Advances in Switched
Mode Power Conversion,” Volumes I, II, III, TESLA Co.,
Pasadena, CA, 1983.
Proceedings of Powercon, Power Concepts, Inc.
Box 5226, Ventura, CA
“Linear Ferrite Magnetic Design Manual,”
Ferroxcube Inc., Saugerties, NY
“Design Manual for SMPS Power Transformers,”
Pulse Engineering Inc., San Diego, CA
Hurricane Electronics Lab (801/635-2003)
P.O. Box 128O, Hurricane, UT 84737
Coilcraft Inc. (312/639-2361 )
1102 Silver Lake Rd., Cary, IL 60013
Renco Electronics, Inc. (516/586-5566)
60 Jefryn Blvd. East, Deer Park, NY 11729
コア・メーカ
Ferroxcube(フェライト)(914/246-2811)
5083 Kings Highway, Saugerties, NY 12477
Micrometals(鉄粉コア)(714/630-7420)
1190 N. Hawk Circle, Anaheim, CA 92807
Pyroferric International Inc.(鉄粉コア)(217/849-3300)
200G Madison St., Toledo, IL 62468
Fair-Rite Products Corp.(フェライト)(914/895-2055)
P.O. Box J. Wallkill, NY 12589
Stackpole Corp., Ferrite Products Group (814/781-1234)
Stackpole St., St. Mary's, PA 15857
Magnetics Division - Spang & Co.(フェライト)(412/282-8282)
P.O. Box 391, Butler, PA 16003
TDK Corp. of America, Industrial Ferrite Products
(312/679-8200)
4709 W. Golf Rd., Skokie, IL 60076
AN19-79
アプリケーションノート 19
パッケージ
注記がない限り寸法はインチ(ミリメートル)
Tパッケージ
5ピン・プラスチックTO-220(標準)
(LTC DWG # 05-08-1421)
0.390 – 0.415
(9.906 – 10.541)
0.165 – 0.180
(4.191 – 4.572)
0.147 – 0.155
(3.734 – 3.937)
DIA
0.045 – 0.055
(1.143 – 1.397)
0.230 – 0.270
(5.842 – 6.858)
0.460 – 0.500
(11.684 – 12.700)
0.570 – 0.620
(14.478 – 15.748)
0.620
(15.75)
TYP
0.330 – 0.370
(8.382 – 9.398)
0.700 – 0.728
(17.78 – 18.491)
0.095 – 0.115
(2.413 – 2.921)
SEATING PLANE
0.152 – 0.202
0.260 – 0.320 (3.861 – 5.131)
(6.60 – 8.13)
0.155 – 0.195*
(3.937 – 4.953)
0.013 – 0.023
(0.330 – 0.584)
BSC
0.067
(1.70)
0.135 – 0.165
(3.429 – 4.191)
0.028 – 0.038
(0.711 – 0.965)
* MEASURED AT THE SEATING PLANE
T5 (TO-220) 0399
Kパッケージ
4ピンTO3メタル・キャン
(LTC DWG # 05-08-1311)
0.320 – 0.350
(8.13 – 8.89)
0.760 – 0.775
(19.30 – 19.69)
0.060 – 0.135
(1.524 – 3.429)
0.420 – 0.480
(10.67 – 12.19)
0.038 – 0.043
(0.965 – 1.09)
1.177 – 1.197
(29.90 – 30.40)
0.470 TP
P.C.D.
0.655 – 0.675
(16.64 – 19.05)
0.151 – 0.161
(3.84 – 4.09)
DIA 2 PLC
0.167 – 0.177
(4.24 – 4.49)
R
72°
18°
0.490 – 0.510
(12.45 – 12.95)
R
K4(TO-3) 1098
an19fa 0599 0.5K • PRINTED IN JAPAN
AN19-80
リニアテクノロジー株式会社
〒162-0814 東京都新宿区新小川町1-14 NAOビル5F
TEL 03-3267-7891• FAX 03-3267-8510 • www.linear-tech.co.jp
 LINEAR TECHNOLOGY CORPORATION 1990