日本語版

日本語参考資料
最新版英語データシートはこちら
高温度動作、16 ビット、
600 kSPS PulSAR® ADC
AD7981
データシート
特長
代表的なアプリケーション回路
超高温度動作：
仕様温度範囲：-55℃～+175℃
高性能
ノーミッシング・コードが保証された 16 ビット分解能
待ち時間/パイプライン遅延のない 600kSPS スループット
SNR：1 kHz の入力周波数で 91 dB(typ)
THD：1 kHz の入力周波数で-102 dB(typ)
INL：±2.0LSB(max) DNL：±0.9LSB(max)
低消費電力：
600 kSPS で 2.25mW(typ)（VDD のみ）
600 kSPS で 4.65 mW(typ)（合計）
10kSPS で 70µW(typ）
•小型フットプリント
10 ピン、3 mm × 5 mm、単一金属ワイヤボンディング
MSOP
擬似差動アナログ入力範囲
0 V～VREF (VREF は 2.4～5.1V)
使いやすさ
1.8 V/2.5 V/3 V/5 V ロジック・インターフェースで 2.5V 単
電源で動作
SPI-/QSP-/MICROWIRE-/DSP 互換デジタル・インターフ
ェース
複数 ADC のディジーチェーン接続と BUSY 表示
図 1.
42.
アプリケーション
地下穴掘削と地下穴用計測器
航空電子機器
重工業用機器
高温度環境下でのモニタリング
概要
AD79811 は、高温度動作用に設計された 16 ビット、逐次比較
型のアナログ・デジテル・コンバータ (ADC) です。 AD7981
は、単電源 VDD で低消費電力を維持しながら最大 600 kSPS
のサンプリング・レートが可能です。高速スループット、高
精度、高温度で動作する逐次比較型(SAR)ADC で、汎用シリ
アル・ポート・インターフェース(SPI)を備え、小型パッケー
ジに収容されていいます。
AD7981 は、CNV の立ち上がりエッジで、グラウンドセンス
（IN-）に対してアナログ入力信号 IN+(0V～REF)をサンプリ
ングします。リファレンス電圧(REF)は、外部から与えられ、
電源電圧(VDD)とは独立に設定できます。AD7981 の消費電力
は、スループットに正比例します。
また、SPI 互換シリアル・インターフェースは、SDI 入力を使
用して 1 つの 3 線式バス上に複数の ADC をディジーチェーン
接続する機能を備え、またオプションとして BUSY を表示する
ことができます。別電源 VIO を使って、1.8 V、2.5 V、3 V、ま
たは 5 V ロジックとインターフェースすることができます。
スペースに制約のあるアプリケーションのために、 AD7981
は、10 ピン、ミニ・スモールアウトラインパッケージ(MSOP)
を採用し、-55℃～+175℃の動作仕様となっています。このパ
ッケージは、超高温度でもたえられるように設計されており、
単一金属ワイヤボンディングを採用し、最高温度定格で最大
1000 時間の動作試験が行われています。
AD7981 は、アナログ・デバイセズ社によって提供されている
高温度品質評価製品シリーズの 1 つです。 現在入手可能な高
温度製品の全製品については、高温度製品リストを参照して
ください。また品質評価データは www.analog.com/hightemp.で
入手可能です
1 米国特許 No. 6,703,961 により保護されています。
Rev. 0
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用
に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。仕
様は予告なく変更されることがあります。アナログ・デバイセズ社の特許または特許の権利の使用を明示的または
暗黙的に許諾するものではありません。商標および登録商標は、それぞれの所有者の財産です。
©2015 Analog Devices, Inc. All rights reserved.
本
社／〒105-6891
東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003大阪府大阪市淀川区宮原 3-5-36
電話 06（6350）6868
新大阪トラストタワー
データシート
AD7981
目次
特長 ..................................................................................................... 1
アナログ入力 .........................................................................15
アプリケーション ............................................................................. 1
ドライバ・アンプの選択 ......................................................15
代表的なアプリケーション回路 ...................................................... 1
電圧リファレンス入力 ..........................................................16
概要 ..................................................................................................... 1
電源電圧 ................................................................................16
改訂履歴 ............................................................................................. 2
デジタル・インターフェース ...............................................16
仕様 ..................................................................................................... 3
CS モード 3 線式、BUSY 表示なし ......................................17
タイミング仕様....................................................................... 5
CS モード 3 線式、BUSY 表示あり ......................................18
絶対最大定格 ..................................................................................... 6
CS モード 4 線式、BUSY 表示なし ......................................19
ESD の注意 ............................................................................. 6
CS モード 4 線式、BUSY 表示あり ......................................20
ピン配置およびピン機能説明 .......................................................... 7
チェーン・モード、BUSY 表示なし.....................................21
代表的な性能特性 ............................................................................. 8
チェーン・モード、BUSY 表示あり.....................................22
用語 ................................................................................................... 12
アプリケーション情報.................................................................... 23
動作原理 ........................................................................................... 13
プリント回路基板(PCB)レイアウト .....................................24
回路説明 ............................................................................... 13
外形寸法 ........................................................................................... 25
代表的な接続図..................................................................... 14
オーダー・ガイド .................................................................25
改訂履歴
10/14—REVISION 0:初版
AD7981
Data Sheet
仕様
特に指定しない限り、VDD=2.5V、VIO = 2.3V～5.5V、VREF = 5V、TA = -55℃～+175℃
表 1.
Parameter
RESOLUTION
ANALOG INPUT
Voltage Range
Absolute Input Voltage
Analog Input Common-Mode Rejection Ratio (CMRR)
Leakage Current at 25°C
Input Impedance
ACCURACY
No Missing Codes
Differential Nonlinearity
Integral Nonlinearity
Transition Noise
Gain Error 2
Gain Error Temperature Drift
Zero Error2
Zero Temperature Drift
Power Supply Sensitivity
THROUGHPUT
Conversion Rate
Transient Response
AC ACCURACY 3
Dynamic Range
Oversampled Dynamic Range 4
Signal-to-Noise Ratio (SNR)
Spurious-Free Dynamic Range (SFDR)
Total Harmonic Distortion (THD)
Signal-to-Noise-and-Distortion (SINAD)
Test Conditions/Comments
Min
16
IN+ − IN−
IN+
IN−
fIN = 100 kHz
Acquisition phase
0
−0.1
−0.1
VREF = 5 V
VREF = 2.5 V
VREF = 5 V
VREF = 2.5 V
VREF = 5 V
VREF = 2.5 V
TMIN to TMAX
TMIN to TMAX
Typ
Unit
Bits
VREF
VREF + 0.1
+0.1
V
V
V
dB
nA
60
1
See the Analog Input section
16
−0.9
−2.0
−1
VDD = 2.5 V ± 5%
±0.4
±0.5
±0.7
±0.6
0.75
1.2
±2
±0.35
±0.08
0.45
±0.1
0
89
+0.9
+2.0
+1
600
290
Full-scale step
VREF = 5 V
VREF = 2.5 V
OSR = 256
fIN = 1 kHz, VREF = 5 V
fIN = 1 kHz, VREF = 2.5 V
fIN = 1 kHz
fIN = 1 kHz
fIN = 1 kHz, VREF = 5 V
fIN = 1 kHz, VREF = 2.5 V
Max
92
87
110
91
86
104
−102
90.5
85.5
Bits
LSB 1
LSB1
LSB1
LSB1
LSB1
LSB1
LSB1
ppm/°C
mV
ppm/°C
LSB1
kSPS
ns
dB
dB
dB
dB
dB
dB
dB
dB
dB
LSB=1 ビット。入力範囲が 5 V の場合、1LSB = 76.3µV。
(用語のセクションを参照)。これらの仕様には、すべての温度範囲の変動が含まれますが、外部リファレンス電圧の変動による影響は含まれません。
3
すべての AC 精度仕様（dB）は、入力フル・スケール範囲(FSR)と呼ばれます。特に指定しない限り、フル・スケールより 0.5 dB 低い入力信号でテストされます。
4
オーバーサンプリングされたダイナミック・レンジは、ADC 出力 FFT で DC から最大 fS/(2×OSR)まで測定されたノイズパワー(小入力用)に対するピーク信号パ
ワーの比率です。ここで、fS は、ADC サンプル・レート、OSR は、オーバーサンプリング比です。
1
2
Rev. 0 |
3 / 25
AD7981
データシート
特に指定しない限り、VDD=2.5V、VIO = 2.3V～5.5V、VREF = 5V、TA = -55℃～+175℃
表 2.
Parameter
REFERENCE
Voltage Range
Load Current
SAMPLING DYNAMICS
−3 dB Input Bandwidth
Aperture Delay
DIGITAL INPUTS
Logic Levels
VIL
VIH
Test Conditions/Comments
Min
2.4
VDD Only
REF Only
VIO Only
Energy per Conversion
TEMPERATURE RANGE
Specified Performance 3
Max
Unit
5.1
600 kSPS, VREF = 5 V
330
V
µA
VDD = 2.5 V
10
2.0
MHz
ns
VIO > 3 V
VIO ≤ 3 V
VIO > 3 V
VIO ≤ 3 V
–0.3
–0.3
0.7 × VIO
0.9 × VIO
−1
−1
IIL
IIH
DIGITAL OUTPUTS
Data Format
Pipeline Delay
VOL
VOH
POWER SUPPLIES
VDD
VIO
VIO Range
Standby Current 1, 2
Power Dissipation
Total
Typ
0.3 × VIO
0.1 × VIO
VIO + 0.3
VIO + 0.3
+1
+1
Serial 16 bits straight binary
Conversion results available immediately
after completed conversion
0.4
VIO − 0.3
ISINK = 500 µA
ISOURCE = −500 µA
2.375
2.3
1.8
Specified performance
VDD and VIO = 2.5 V
VDD = 2.625 V, VREF = 5 V, VIO = 3 V
10 kSPS
600 kSPS
600 kSPS
600 kSPS
600 kSPS
70
4.65
2.25
1.5
0.9
7.75
必要に応じてすべてのデジタル入力を VIO または GND に接続。
アクイジション・フェーズで。
3
最高温度定格で最大 1000 時間の動作を認定。
1
2
Rev. 0 |
2.625
5.5
5.5
0.35
−55
TMIN to TMAX
2.5
4 / 25
7.0
+175
V
V
V
µA
µA
µA
V
V
V
V
V
µA
µW
mW
mW
mW
mW
nJ/sample
°C
AD7981
Data Sheet
タイミング仕様
特に指定しない限り、TA = −55℃～+175℃、VDD = 2.375 V～2.625 V、VIO = 3.3 V～5.5 V 詳細については、図 2 と図 3 を参照してくださ
い。
表 3.
Parameter
Conversion Time:CNV Rising Edge to Data Available
Acquisition Time
Time Between Conversions
CNV Pulse Width (CS Mode)
Symbol
tCONV
tACQ
tCYC
tCNVH
SCK Period (CS Mode)
tSCK
VIO Above 4.5 V
VIO Above 3 V
VIO Above 2.7 V
VIO Above 2.3 V
SCK Period (Chain Mode)
VIO Above 4.5 V
VIO Above 3 V
VIO Above 2.7 V
VIO Above 2.3 V
SCK Low Time
SCK High Time
SCK Falling Edge to Data Remains Valid
SCK Falling Edge to Data Valid Delay
VIO Above 4.5 V
VIO Above 3 V
VIO Above 2.7 V
VIO Above 2.3 V
CNV or SDI Low to SDO D15 MSB Valid (CS Mode)
Min
625
290
1667
10
Typ
Max
900
Unit
ns
ns
ns
ns
10.5
12
13
15
ns
ns
ns
ns
11.5
13
14
16
4.5
4.5
3
ns
ns
ns
ns
ns
ns
ns
tSCK
tSCKL
tSCKH
tHSDO
tDSDO
9.5
11
12
14
ns
ns
ns
ns
10
15
20
ns
ns
ns
tEN
VIO Above 3 V
VIO Above 2.3 V
CNV or SDI High or Last SCK Falling Edge to SDO High Impedance (CS Mode)
tDIS
SDI Valid Setup Time from CNV Rising Edge
SDI Valid Hold Time from CNV Rising Edge (CS Mode)
tSSDICNV
tHSDICNV
5
2
ns
ns
SDI Valid Hold Time from CNV Rising Edge (Chain Mode)
SCK Valid Setup Time from CNV Rising Edge (Chain Mode)
SCK Valid Hold Time from CNV Rising Edge (Chain Mode)
SDI Valid Setup Time from SCK Falling Edge (Chain Mode)
SDI Valid Hold Time from SCK Falling Edge (Chain Mode)
SDI High to SDO High (Chain Mode with Busy Indicator)
tHSDICNV
tSSCKCNV
tHSCKCNV
tSSDISCK
tHSDISCK
tDSDOSDI
0
5
5
2
3
ns
ns
ns
ns
ns
ns
Y% VIO1
IOL
X% VIO1
tDELAY
1.4V
TO SDO
CL
20pF
IOH
VIH2
VIL2
1FOR VIO ≤ 3.0V, X = 90 AND Y = 10; FOR VIO > 3.0V, X = 70 AND Y = 30.
2MINIMUM V AND MAXIMUM V USED. SEE DIGITAL INPUTS
IH
IL
12479-002
500µA
tDELAY
VIH2
VIL2
SPECIFICATIONS IN TABLE 2.
図 2.デジタル・インターフェース・タイミングの負荷回路
Rev. 0 |
図 3.タイミング測定の電圧レベル
5 / 25
12479-003
500µA
15
AD7981
データシート
絶対最大定格
表 4.
Parameter
Analog Inputs
IN+, IN− to GND1
Supply Voltage
REF, VIO to GND
VDD to GND
VDD to VIO
Digital Inputs to GND
Digital Outputs to GND
Storage Temperature Range
Junction Temperature
Thermal Impedance (10-Lead MSOP)
θJA
θJC
Lead Temperature
Vapor Phase (60 sec)
Infrared (15 sec)
ESD Ratings
Human Body Model
Machine Model
Field-Induced Charged Device Model
1
Rating
−0.3 V to VREF + 0.3 V
or ±130 mA
−0.3 V to +6 V
−0.3 V to +3 V
+3 V to −6 V
−0.3 V to VIO + 0.3 V
−0.3 V to VIO + 0.3 V
−65°C to +150°C
176.4°C
上記の絶対最大定格を超えるストレスを加えると製品に恒久
的な損傷を与えることがあります。この規定はストレス定格
の規定のみを目的とするものであり、この仕様の動作の節に
記載する規定値以上での製品動作を定めたものではありませ
ん。デバイスを最大動作状態に置くと製品の信頼性に影響を
与えます。
ESD の注意
ESD（静電放電）の影響を受けやすいデバイスで
す。電荷を帯びたデバイスや回路ボードは、検知さ
れないまま放電することがあります。本製品は当社
独自の特許技術である ESD 保護回路を内蔵してはい
ますが、デバイスが高エネルギーの静電放電を被っ
た場合、損傷を生じる可能性があります。したがっ
て、性能劣化や機能低下を防止するため、ESD に対
する適切な予防措置を講じることをお勧めします。
200°C/W
44°C/W
215°C
220°C
2 kV
200 V
1.25 kV
アナログ入力のセクションを参照。
Rev. 0 |
6 / 25
AD7981
Data Sheet
ピン配置およびピン機能説明
REF 1
10 VIO
2
AD7981
IN+ 3
TOP VIEW
(Not to Scale)
IN– 4
GND
5
9
SDI
8
SCK
7
SDO
6
CNV
12479-004
VDD
図 4.ピン配置
表 5.ピン機能の説明
ピン番号
記号
タイ
プ1
1
REF
AI
リファレンス入力電圧。REF 範囲は 2.4V～5.1V であり、GND ピンを基準にしています。REF はできるだけピ
ンの近くで 10µF コンデンサによりデカップリングしてください。
2
VDD
P
電源
3
IN+
AI
アナログ入力。このピンは IN－を基準とします。電圧範囲、たとえば IN+と IN－の差は 0V～VREF です。
4
IN-
AI
アナログ入力グラウンドセンス。このピンはアナログ・グラウンド・プレーンまたはリモート・センス・グ
ラウンドに接続してください。
5
GND
P
電源グラウンド。
6
CNV
DI
変換入力。この入力は複数の機能を備えています。立ち上がりエッジで、変換が始まり、デバイスのインタ
ーフェース・モード、すなわちチェーンまたは CSモードが選択されます。CSモードでは、このピンがロー・
レベルのとき SDO ピンがイネーブルされます。チェーン・モードでは、CNV がハイ・レベルのときにデータ
を読み取ってください。
説明
7
SDO
DO
シリアル・データ出力。変換結果はこのピンに出力されます。SCK に同期しています。
8
SCK
DI
シリアル・データ・クロック入力。デバイスが選択されたとき、変換結果がこのクロックでシフトアウトさ
れます。
9
SDI
DI
シリアル・データ入力。この入力は複数の機能を備えています。これらのビットは、ADC のインターフェー
ス・モードを次のように選択します。
チェーン・モードは、CNV の立ち上がりエッジで SDI がハイ・レベルの場合に選択されます。このモードで
は、SDI はデータ入力として使用され、複数の ADC の変換結果を 1 本の SDO 線にディジーチェーン接続しま
す。SDI のデジタル・データ・レベルが SDO に出力され、SCK の 16 サイクル分の遅延が加わります。
CNV の立ち上がりエッジ期間で SDI がハイ・レベルの場合は CSモードが選択されます。このモードでは、ロ
ー・レベルのときには、SDI または CNV がシリアル出力信号を有効にします。変換が完了したときに SDI ま
たは CNV がロー・レベルの場合、BUSY 表示機能がイネーブルされます。
10
1
VIO
P
入出力インターフェースのデジタル電源。通常は、ホストのインターフェース(1.8 V、2.5 V、3 V、5 V)と同じ電
源が使われます。
1AI =アナログ入力、DI =デジタル入力、DO =デジタル出力、P =電源。
Rev. 0 |
7 / 25
AD7981
データシート
代表的な性能特性
特に指定のない限り、VDD = 2.5 V、VREF = 5.0 V、VIO = 3.3 V。
0.3
0.4
0.2
0.2
0.1
DNL (LSB)
0.6
0
–0.2
–0.6
–0.3
–0.8
–0.4
6901 13801 20701 27601 34501 41401 48301 55201 62101
–0.5
12479-006
1
1.0
0.5
0.4
0.3
0.4
0.2
0.2
0.1
DNL (LSB)
0.6
0
–0.2
0
–0.1
–0.4
–0.2
–0.6
–0.3
–0.8
–0.4
6397
12793 19189 25585 31981 38377 44773 51169 57565 63961
CODE
25°C
175°C
–0.5
12479-007
–1.0
1
6901 13801 20701 27601 34501 41401 48301 55201 62101
図 8.微分非直線性(DNL) 対コードおよび温度、VREF = 5.0 V
25°C
175°C
0.8
1
CODE
図 5.積分非直線性(INL)対コードおよび温度、VREF = 5.0V
1
6557
13113 19669 26225 32781 39337 45893 52449 59005
CODE
図 6.積分非直線性(INL)対コードおよび温度、VREF = 2.5 V
図 9.微分非直線性(DNL) 対コードおよび温度、VREF = 2.5 V
0
0
fS = 1 MSPS
fIN = 10kHz
–20
AMPLITUDE (dB OF FULL SCALE)
SNR = 91.3dB
THD = –104.9dB
SFDR = 105.5dB
SINAD = 90.8dB
–40
fS = 1 MSPS
fIN = 10kHz
–20
–60
–80
–100
–120
–140
–160
SNR = 86.4dB
THD = –103.7dB
SFDR = 104.2dB
SINAD = 86dB
–40
–60
–80
–100
–120
–140
–160
0
100
200
300
400
FREQUENCY (kHz)
500
–180
12479-038
–180
0
100
200
300
400
FREQUENCY (kHz)
図 7.10 kHz ＦＦＴ,VREF + 5.0 V
図 10.10 kHz ＦＦＴ,VREF + 2.5 V
Rev. 0 |
8 / 25
500
12479-058
INL (LSB)
–0.1
–0.2
CODE
AMPLITUDE (dB OF FULL SCALE)
0
–0.4
–1.0
25°C
175°C
0.4
12479-008
0.8
INL (LSB)
0.5
25°C
175°C
12479-009
1.0
AD7981
Data Sheet
180k
60k
168591
52212
160k
50k
140k
40k
COUNTS
COUNTS
120k
100k
80k
60k
32417
31340
30k
20k
52710
38751
40k
10k
7225
6807
20k
27
0
829
33
0
0
0
2
CODE IN HEX
0
0
0
539
16
502 14
0
0
7FFA 7FFB 7FFC 7FFD 7FFE 7FFF 8000 8001 8002 8003 8004 8005 8006
CODE IN HEX
図 11.コード中心での DC 入力のヒストグラム、VREF = 5.0V
12479-059
0
8003 8004 8005 8006 8007 8008 8009 800A 800B 800C 800D 800E 800F
12479-042
0
1201
図 14.コード中心での DC 入力のヒストグラム、VREF = 2.5 V
95
70k
94
59691 59404
60k
93
92
SNR (dB)
COUNTS
50k
40k
30k
91
90
89
88
20k
87
150
86
93
0
3
7FFF 8000 8001 8002 8003 8004 8005 8006 8007 8008
CODE IN HEX
85
–10
–9
SINAD (dB)
94
92
90
88
SINAD
86
84
82
80
2.00
2.50
3.00
3.50
4.00
4.50
5.00
VREF (V)
–118
–5
–4
–3
–2
–1
0
110
–55°C
+25°C
+175°C
SFDR
105
–116
–114
THD (dB)
ENOB
–6
図 15.SNR 対入力レベル
–120
ENOB (dB)
96
16.00
15.75
15.50
15.25
15.00
14.75
14.50
14.25
14.00
13.75
13.50
13.25
13.00
12.75
12.50
12.25
12.00
11.75
11.50
11.25
11.00
5.50
100
–112
–110
95
THD
–108
90
–106
–104
85
–102
12479-114
98
–55°C
+25°C
+175°C
–7
INPUT LEVEL (dB OF FULL SCALE)
図 12.コード遷移での DC 入力のヒストグラム、VREF = 5.0V
100
–8
12479-046
2
SFDR (dB)
5428
0
–100
2.0
2.5
3.0
3.5
4.0
4.5
5.0
VREF (V)
図 16.THD および SFDR 対基準電圧(VREF)
図 13.SINAD および ENOB 対基準電圧(VREF)
Rev. 0 |
9 / 25
80
5.5
12479-117
0
6295
12479-043
10k
AD7981
100
データシート
–110
–55°C
+25°C
+175°C
–55°C
+25°C
+175°C
–105
95
THD (dB)
SINAD (dB)
–100
90
85
–95
–90
80
10k
100k
1M
INPUT FREQUENCY (Hz)
–80
1k
12479-118
75
1k
10k
図 17.SINAD の入力周波数特性
100
98
1M
100k
FREQUENCY (Hz)
12479-121
–85
図 20.THD の周波数特性
–109
SNR AT VREF = 5V
SNR AT VREF = 2.5V
–108
96
–107
–106
92
THD (dB)
SNR (dB)
94
90
88
–105
–104
86
–103
84
–102
20
40
60
80 100 120 140 160 180 200
TEMPERATURE (°C)
–10
図 18.SHR の温度特性
1.0
1.0
IVDD
IVIO
IREF
0.9
OPERATING CURRENT (mA)
0.8
0.7
0.6
0.5
0.4
0.3
0.6
0.5
0.4
0.3
0.2
0.1
2.475
2.525
2.575
VDD (V)
2.625
IVDD
IVIO
IREF
0.7
0.1
2.425
190
140
0.8
0.2
0
2.375
90
図 21.THD の温度特性
0
–55
12479-120
OPERATING CURRENT (mA)
0.9
40
TEMPERATURE (°C)
–30
–5
20
45
70
95
120
TEMPERATURE (°C)
図 19.動作電流対電源電圧(VDD)
図 22.動作電流の温度特性
Rev. 0 |
10 / 25
145
170
12479-123
0
THD AT VREF = 5V
THD AT VREF = 2.5V
–101
–60
12479-119
80
–60 –40 –20
12479-122
82
AD7981
Data Sheet
180
IVDD
IVIO
IVDD + IVIO
160
140
120
100
80
60
40
20
0
–60 –40 –20
0
20
40
60
80 100 120 140 160 180 200 220
TEMPERATURE (°C)
12479-124
TYPICAL POWER-DOWN CURRENT (µA)
200
図 23.遮断電流の温度特性
Rev. 0 |
11 / 25
AD7981
データシート
用語
積分非直線性(INL)
INL は、負側のフル・スケールと正側のフル・スケールを結
ぶ直線と実際のコード出力との誤差として定義されます。負
側フル・スケールとして使用されるポイントは、最初のコー
ド遷移より½ LSB だけ下に存在します。正側フル・スケール
は、最後のコード遷移より 1½ LSB だけ上のレベルと定義さ
れます。偏差は、各コードの中央と直線との間の距離として
測定されます(図 25 を参照)
微分非直線性(DNL)
理想的な ADC では、各コード遷移は 1 LSB だけ離れた位置で
発生します。DNL は、この理想値からの最大偏差を意味しま
す。微分非直線性は、ノーミス・コードが保証される分解能
として規定されることがあります。
ゼロ誤差
最初の変化は、アナログ・グラウンドより 1/2 LSB 上のレベ
ルで生じます( 0～5 V の範囲で 38.1µV)。オフセット誤差は、
そのポイントから実際の変化までの差をいいます。
ゲイン誤差
最後の変化(111 … 10 から 111 … 11)は、公称フル・スケール
より 1½ LSB 低いアナログ電圧で生じます（0 V～5 V の範囲
で 4.999886 V）。ゲイン誤差は、オフセットが調整された後
の理論レベルと最後の変化の実際レベルとの差のことです。
スプリアス・フリー・ダイナミック・レンジ(SFDR)
SFDR は入力信号の rms 振幅値と最大のスプリアス信号との
差を意味し、dB 値で表します。
有効ビット数(ENOB)
ENOB は、正弦波を入力したときの分解能の計測値です。
SINAD との関係は次式により示されます。
有効分解能
有効分解能は、次のように計算されます。
有効分解能= log2(2N/RMS Input Noise)
ビット数で表されます。
総合高調波歪み(THD)
THD とは、基本波から 5 次高調波成分までの rms 値の総和の、
フル・スケール入力信号の rms 値に対する比を意味し、デシ
ベル値で表します。
ダイナミック・レンジ
ダイナミック・レンジは、入力を短絡して測定した合計 rms
ノイズとフル・スケールの rms 値の比を表します。すべての
ノイズ源と DNL アーティファクトを含めるように-60 dBFS の
信号で測定されます。ダイナミック・レンジの値は dB で表さ
れます。
信号対ノイズ比(SNR)
SNR は、実際の入力信号の rms 値と、ナイキスト周波数より
下の全スペクトル成分の rms 値総和（高調波成分と DC 成分
を除く）に対する比です。SNR の値は、dB で表されます。
信号対ノイズ＋歪み比(SINAD)
SINAD は、実際の入力信号の rms 値と、ナイキスト周波数よ
り下の全スペクトル成分の rms 値総和(DC 以外の高調波を含
む)との比です。SINAD は、dB で表されます。
アパーチャ遅延
アパーチャ遅延は、アクイジション性能を表します。CNV 入
力の立ち上がりエッジから入力信号が変換用に保持されまで
の時間を表します。
過渡応答
過渡応答は、フル・スケールのステップ関数が入力された後
に ADC が正確に入力を取得するまでに要する時間です。
ENOB = (SINADdB - 1.76)/6.02
ビット数で表されます。
ノイズフリー・コード分解能
ノイズフリー・コード分解能は、超えると個々のコードが区
別できなくなるビット数です。次式を使って計算されます。
ノイズフリー・コード分解能= log2(2N/Peak-to-Peak
Noise)
ビット数で表されます。
Rev. 0 |
12 / 25
AD7981
Data Sheet
動作原理
IN+
MSB
LSB
32,768C
16,384C
4C
2C
C
SWITCHES CONTROL
SW+
C
BUSY
REF
COMP
GND
32,768C
16,384C
4C
2C
C
CONTROL
LOGIC
OUTPUT CODE
C
LSB
MSB
SW–
12479-011
CNV
IN–
図 24.ADC の簡略回路図
回路説明
AD7981 は、単電源動作の逐次比較型アーキテクチャを採用
した高速高精度低消費電力 16 ビット A/D コンバータ(ADC)で
す。
AD7981 は、毎秒 600,000 個のサンプル(600 kSPS)を変換でき、
変換と変換の間にパワーダウンします。たとえば、10 ｋSPS
動作時の消費電力が 70µW (typ)であるため、バッテリ駆動の
アプリケーションに最適です。
AD7981 は、トラック&ホールドを内蔵し、パイプライン遅延
またはレイテンシがないため、マルチプレクスされた複数チ
ャンネルのアプリケーションに最適です。
AD7981 は、1.8V～5V デジタル・ロジック・ファミリーに接
続することができます。省スペースと柔軟な構成を兼ね備え
る 10 ピン MSOP に収納されています。
AD7981 は、18 ビットの AD7982 とピン互換です。.コンバー
タの動作
AD7981、電荷再分配型デジタル・アナログ・コンバータ
(DAC)をベースとする逐次比較型 A/D コンバータです。 図 24
に、ADC の簡単化した回路図を示します。容量性 DAC は、2
進数の重みを持った 16 個コンデンサで構成される 2 個の同じ
アレイで構成されており、各アレイは 2 つのコンパレータ入
力に接続されています。
Rev. 0 |
アクイジション期間中は、コンパレータ入力に接続されたア
レイのピンは、SW+と SW-スイッチを介して GND に接続さ
れます。独立したすべてのスイッチはアナログ入力に接続さ
れます。したがって、コンデンサ・アレイは、サンプリン
グ・コンデンサとして使用されて、IN+入力と IN-入力上のア
ナログ信号が取り込まれます。アクイジション・フェーズが
終わると、CNV 入力がハイ・レベルになり、変換フェーズが
開始します。変換フェーズが開始すると、先ず SW+と SW-が
開きます。2 つのコンデンサ・アレイは、入力から切り離され
て、GND 入力に接続されます。そのため、アクイジション・
フェーズの終わりに取り込まれた、入力 IN+と IN-の間の差動
電圧がコンパレータ入力に接続されて、コンパレータは平衡
しなくなります。コンデンサ・アレイの各エレメントを GND
と REF の間でスイッチングすることにより、コンパレータ入
力を 2 進数重みの電圧ステップ(VREF/2, VREF/4 … VREF/65,536).
コントロール・ロジックがこれらのスイッチをトグルして
(MSB から開始)、コンパレータが再度平衡するようにします。
この処理が終了すると、デバイスはアクイジション・フェーズ
に戻り、コントロール・ロジックが ADC 出力コードと BUSY
信号表示を生成します。
AD7981 は、変換クロックを内蔵しているため、変換プロセ
スのためのシリアル・クロック SCK は不要です。
13 / 25
AD7981
データシート
伝達関数
表 6.出力コードと理論入力電圧
Analog Input
AD7981 の理論伝達特性を図 25 と表 6 に示します。
VREF = 5 V
Digital Output Code
FSR – 1 LSB
4.999924
V
0xFFFF1
Midscale + 1
LSB
2.500076
V
0x8001
Midscale
2.5 V
0x8000
Midscale – 1
LSB
2.499924
V
0x7FFF
–FSR + 1 LSB
76.3 µV
0x0001
–FSR
0 V
0x00002
111 ... 110
111 ... 101
000 ... 010
000 ... 001
これは、オーバーレンジ・アナログ入力のコードでもあります（VIN+ − VIN−
が VREF − VGND より高い）。
2
これは、アンダーレンジ・アナログ入力のコードでもあります（VIN+ −
VIN− が VGND より低い）。
1
000 ... 000
–FSR –FSR + 1LSB
–FSR + 0.5LSB
+FSR – 1 LSB
+FSR – 1.5 LSB
ANALOG INPUT
12479-012
図 25.ADC の理想的な伝達関数
代表的な接続図
図 26 は、複数の電源が使用可能なときの AD7981 の推奨接続
図の例を示しています。
V+
V+
REF1
REFERENCE
BUFFER
100nF
100nF
10µF2
2.5V
100nF
V–
V+
1.8V TO 5V
100nF
49.9Ω
DRIVER
AMPLIFIER3
0V TO VREF
REF
2.7nF
V–
VDD
VIO
SDI
IN+
SCK
3- OR 4-WIRE INTERFACE5
AD7981
SDO
4
IN–
GND
CNV
1SEE
THE VOLTAGE REFERENCE INPUT SECTION FOR REFERENCE SELECTION.
IS USUALLY A 10µF CERAMIC CAPACITOR (X5R).
3SEE THE DRIVER AMPLIFIER CHOICE SECTION.
4OPTIONAL FILTER. SEE THE ANALOG INPUT SECTION.
5SEE THE DIGITAL INTERFACE FOR THE MOST CONVENIENT INTERFACE MODE.
2C
REF
図 26.複数の電源を使用する代表的アプリケーション図
Rev. 0 |
14 / 25
12479-013
ADC CODE (STRAIGHT BINARY)
111 ... 111
Description
AD7981
Data Sheet
アナログ入力
ドライバ・アンプの選択
図 27 は、AD7981 のアナログ入力構造の等価回路を示します。
AD7981 の駆動は容易ですが、ドライバ・アンプは次の条件
を満たさなければなりません。
2 つのダイオード D1 および D2 は、アナログ入力 IN+および
IN-に対する ESD 保護を提供します。ダイオードが順バイア
スになって伝導電流が流れるので、アナログ入力信号が電源
レールより 0.3V 以上高くならないようにしてください。ラッ
チアップ試験の際にアナログ入力 IN+および IN-に 10ms のき
わめて短時間加わる過渡現象は、ダイオードが、最大 130mA
の順バイアス電流に対応できることを示します。たとえば、
この状態は、入力バッファ(U1)の電源が VDD と異なるときに
発生します。このような場合（たとえば、入力バッファが短
絡）、電流制限機能を使用してデバイスを保護することがで
きます。
•


47.3
SNRLOSS = 20 log

π
2
2
 47.3 + f −3dB (NeN )
2

REF
CPIN
RIN
D2
GND
CIN






ここで、
f–3dB は、 AD7981 (10 MHz)の入力帯域幅(MHz)、または
入力フィルタのカットオフ周波数(使用した場合)です。
12479-014
D1
IN+
OR IN–
AD7981 の SNR 性能と遷移ノイズ性能を維持するには、
ドライバ・アンプによって生成されるノイズをできるだ
け低く抑える必要があります。ドライバから来るノイズ
は、 RIN と CIN で構成された AD7981 アナログ入力回路の
1 次ローパス・フィルタによって、または外部フィルタ
（使用した場合）によってフィルタリングされます。
AD7981 のノイズは 47.3µV rms(typ)であるため、アンプ
に起因する SNR の性能低下は、次式で与えられます。
図 27.等価アナログ入力回路
N は、アンプのノイズ・ゲイン(たとえば、バッファ構成
では 1)。
eN は、オペアンプの等価入力ノイズ電圧、単位は
nV/√Hz。
このアナログ入力構造を使うと、IN+と IN-との間の差動信号
のサンプリングが可能になります。この差動入力の採用によ
り、両入力に共存する信号が除去されます。
アクイジション・フェーズでは、アナログ入力(IN+または IN)のインピーダンスは、コンデンサ CPIN と、RIN および CIN の直
列接続の回路との並列組み合わせとしてモデル化することがで
きます。CPIN は主にピン容量です。RPIN は 400Ω (typ)であり、
いくつかの直列抵抗とスイッチのオン抵抗から構成される集
中定数です。CIN は 30 pF(typ)であり、主に ADC サンプリン
グ・コンデンサです。スイッチが開いている変換フェーズで
は、入力インピーダンスは CPIN に制限されます。RIN と CIN に
より、1 次ローパス・フィルタが構成されるため、不要な折
り返し効果が削減され、ノイズが制限されます。
駆動回路のソース・インピーダンスが小さい場合は、AD7981
を直接駆動することができます。ソース・インピーダンスが
大きい場合には、AC 性能、特に THD が大きい影響を受けま
す。DC 性能は、入力インピーダンスからあまり影響を受けま
せん。最大ソース・インピーダンスは、許容可能な THD の大
きさに依存します。THD は、ソース・インピーダンスと最大
入力周波数の関数として性能低下します。
Rev. 0 |
•
•
AC アプリケーションの場合、ドライバは AD7981 と釣り
合う THD 性能を有する必要があります。
多チャンネルをマルチプレクスするアプリケーションの
場合、ドライバ・アンプと AD7981 アナログ入力回路は、
コンデンサ・アレイへのフル・スケール・ステップに対
して 16 ビット・レベル(0.0015%、15 ppm)でセトリング
する必要があります。アンプ・データシートでは、0.1%
～0.01%でのセトリング・タイムが、よく指定され、16
ビット・レベルでのセトリング・タイムと大幅に異なる
ことがあり、ドライバ選択前に確認されなければなりま
せん。
AD8634 は、レール・ツー・レール出力、高精度、低消費電
力、高温度対応デュアルアンプであり、AD7981 の入力の駆
動に推奨されます。
15 / 25
AD7981
データシート
1
電圧リファレンス入力
VDD = 2.5V
VREF = 5V
VIO = 3V
REF ピンは、最適性能を得るために少なくとも 10µF(X5R、
1206 サイズ)のセラミック・チップ・コンデンサでデカップリ
ングされなければなりません。
電源電圧
AD7981 は、コア電源 VDD とデジタル入力/出力インターフェ
ース電源 VIO の 2 種類の電源ピンを使用しています。VIO は、
1.8V～5V の任意のロジックとの直接インターフェースを可能
にします。必要な電源の数を減らすには、VIO と VDD を接続
してください。AD7981 は、VIO と VDD の間の電源シーケン
スに依存しません。さらに、広い周波数範囲で電源変動に対
して安定です(図 28)。
80
PSRR (dB)
75
0.1
IREF
IVIO
0.01
0.001
10000
100000
THROUGHPUT RATE (SPS)
600000
12479-055
REF が、きわめて低いインピーダンス・ソースによって駆動さ
れる場合、セラミック・チップ・コンデンサで最適性能が得
られます。AD7981 には、高温対応低温ドリフト ADR225
2.5 V リファレンスおよび低消費電力 AD8634 リファレンス・
バッファが推奨されます。
REF ピンと GND ピンの間に小さい値のセラミック・デカッ
プリング・コンデンサ(たとえば、100 nF)を追加する必要はあ
りません。
IVDD
OPERATING CURRENTS (mA)
AD7981 のリファレンス電圧入力 REF は、動的入力インピー
ダンスを持っています。このため、REF 入力と GND 入力と
の間を効果的にデカップリングした低インピーダンス・ソー
スから駆動する必要があります(Printed Circuit Board (PCB)
Layout の節参照)。
図 29.動作電流対スループット・レート
デジタル・インターフェース
AD7981 のピン数は少ないですが、シリアル・インターフェ
ース・モードで柔軟性を提供します。
AD7981 は、CSモードのとき、SPI、QSPI™、MICROWIRE™
およびデジタル・ホストと互換性があります。AD7981 イン
ターフェースでは、3 線式または 4 線式インターフェースを
使用できます。CNV 信号、SCK 信号、SDO 信号を使用する 3
線式インターフェースは、配線数が少ないため、たとえば、
絶縁型アプリケーションに有用です。SDI 信号、CNV 信号、
SCK 信号、SDO 信号を使う 4 線式インターフェースを使用す
ると、CNV(変換を開始します)をリードバック・タイミング
(SDI)に依存しないようにすることができます。4 線式インタ
ーフェースは、低ジッタ・サンプリング・アプリケーション
または同時サンプリング・アプリケーションで便利です。
AD7981 をチェーン・モードで使うと、シフトレジスタに似た
シングル・データ・ライン上での複数の ADC のカスケード接
続に対して、SDI 入力を使うディジーチェーン機能を提供す
ることができます。
70
65
55
1
10
100
FREQUENCY (kHz)
1000
12479-062
60
図 28.PSRR の周波数特性
AD7981 は、変換フェーズの終わりに自動的にパワーダウン
して、電力がサンプリング・レートと直線的に変化します。
これにより、デバイスは、低いサンプリング・レート(数 Hz
でも)および低消費電力アプリケーションに理想的です。
デバイスが動作するモードは、CNV の立ち上がりエッジ時の
SDI のレベルで決定されます。SDI がハイ・レベルの場合
は、CSモードが選択され、SDI がロー・レベルの時にはチェ
ーン・モードが選択されます。SDI ホールド・タイムは、SDI
と CNV がお互いに接続されており、チェーン・モードが選択
される場合です。
いずれのモードでも、AD7981 は、データ・ビットの先頭に
スタート・ビットを生成するオプションを可能にする柔軟性
を提供します。このスタート・ビットを BUSY 信号表示と見
なして、デジタル・ホストに対して割込みを行い、データの
読み出しを開始させることができます。BUSY 表示を使わな
い場合は、リードバックの前に最大変換時間の経過を待たな
ければなりません。
BUSY 表示機能は、次のようにイネーブルされます。
•
•
Rev. 0 |
16 / 25
•CSモードでは、ADC 変換が終了したとき CNV または
SDI がロー・レベルになったとき(図 33 と図 37 を参照)。
•チェーン・モードでは、CNV 立ち上がりエッジ期間に
SCK がハイ・レベルになったとき(図 41 参照)。
AD7981
Data Sheet
CS モード 3 線式、BUSY 表示なし
3 線式 CSモード BUSY 表示なしは、一般に、単一の AD7981
を SPI 互換デジタル・ホストに接続するときに使用されます。
図 30 に接続図を、図 31 に対応するタイミングを、それぞれ
示します。
SDI を VIO に接続した状態では、CNV の立ち上がりエッジで
変換が開始され、CSモードが選択され、SDO は高インピーダ
ンスになります。変換が開始されたとき、その変換は、CNV
の状態にかかわらず完了するまで続きます。CNV の状態を使
用すると、たとえば CNV をロー・レベルにしてアナログ・マ
ルチプレクサなどの他の SPI デバイスを選択することができ
ます。ただし、CNV は、BUSY 信号表示の生成を回避するため
に、最小変換時間が経過する前にハイ・レベルに戻り、
次に最大変換時間の間ハイ・レベルのままでいなければなり
ません。変換が完了すると、AD7981 はアクイジション・フ
ェーズに入りパワーダウンします。
CNV がロー・レベルになると、MSB が SDO に出力されます。
残りのデータ・ビットは、後続の SCK の立ち下がりエッジで
出力されます。データは、SCK の両方のエッジで有効です。
立ち上がりエッジを使ってデータを取込むことができますが、
SCK の立ち下がりエッジを使うデジタル・ホストを使うと、
ホールド・タイムが許容できる限り、より高速な読み出しレ
ートが可能になります。16 番目の SCK 立ち下がりエッジの後、
または CNV がハイ・レベルになったときのいずれか早い方で、
SDO は高インピーダンスに戻ります。
CONVERT
DIGITAL HOST
CNV
VIO
SDI
AD7981
SDO
DATA IN
12479-015
SCK
CLK
図 28.3 線式 CSモード、BUSY 表示なしの接続図（SDI ハイ）
SDI = 1
tCYC
tCNVH
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSCK
tSCKL
2
3
14
tHSDO
16
tSCKH
tEN
SDO
15
tDSDO
D15
D14
D13
tDIS
D1
D0
図 29.3 線式 CSモード、BUSY 表示なしのシリアル・インターフェース・タイミング（SDI ハイ）
Rev. 0 |
17 / 25
12479-016
1
SCK
AD7981
データシート
変化を割込み信号として使って、デジタル・ホストにより制
御されるデータの読み出しを開始させることができます。そ
の後 AD7981 はアクイジション・フェーズに入り、パワーダ
ウンします。データ・ビットは MSB を先頭にして、後続の
SCK の立ち下がりエッジで出力されます。データは、SCK の
両エッジで有効です。立ち上がりエッジを使ってデータを取
込むことができますが、SCK の立ち下がりエッジを使うデジ
タル・ホストを使うと、ホールド・タイムが許容できる限り、
より高速な読み出しレートが可能になります。オプションの
17 番目の SCK 立ち下がりエッジの後、または CNV がハイ・
レベルになったときのいずれか早い方で、SDO は高インピー
ダンスに戻ります。
CS モード 3 線式、BUSY 表示あり
3 線式 CSモード BUSY 表示ありは、一般に、単一の AD7981
を、割り込み入力を有する SPI 互換デジタル・ホストに接続
するときに使用されます。図 32 に接続図を、図 33 に対応す
るタイミングを、それぞれ示します。
SDI を VIO に接続した状態では、CNV の立ち上がりエッジで
変換が開始され、CSモードが選択され、SDO は高インピーダ
ンスになります。CNV の状態に無関係に変換が完了するまで
SDO は高インピーダンスを維持します。最小変換時間の前に、
CNV を使ってアナログ・マルチプレクサのような他の SPI デ
バイスを選択することができますが、最小変換時間が経過す
る前に CNV がロー・レベルに戻り、最大変換時間の間ロー・
レベルを維持して、BUSY 信号が確実に発生するようにする
必要があります。
複数の AD7981 を同時に選択した場合、SDO 出力ピンは損傷
またはラッチアップなしにこの接続を処理します。余分な電
力消費を回避するためこの接続をできるだけ短くすることを
お薦めします。
変換が完了すると、SDO は高インピーダンスから低インピーダ
ンスになります。SDO ラインのプルアップ抵抗により、この
CONVERT
VIO
CNV
VIO
DIGITAL HOST
47kΩ
AD7981
SDO
DATA IN
SCK
IRQ
12479-017
SDI
CLK
図 30.3 線式 CSモード、BUSY 表示ありの接続図（SDI ハイ）
SDI = 1
tCYC
tCNVH
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSCK
tSCKL
1
2
3
15
tHSDO
16
17
tSCKH
tDIS
tDSDO
SDO
D15
D14
D1
D0
図 31.3 線式 CSモード、BUSY 表示ありのシリアル・インターフェース・タイミング（SDI ハイ）
Rev. 0 |
18 / 25
12479-018
SCK
SDI がハイ・レベルに戻り、最大変換時間の間ハイ・レベル
を維持して、BUSY 信号の発生を防止する必要があります。
CS モード 4 線式、BUSY 表示なし
4 線式 CSモード BUSY 表示なしは、一般に、複数の AD7981
を SPI 互換デジタル・ホストに接続するときに使用されます。
2 つの AD7981 デバイスを使用する接続図の例を図 34 に示し、
対応するタイミングを図 35 に示します。
変換が完了すると、AD7981 はアクイジション・フェーズに
入りパワーダウンします。SDI 入力をロー・レベルにすると、
各 ADC の変換結果を読み出すことができ、MSB が SDO へ出
力されます。残りのデータ・ビットは、後続の SCK の立ち下
がりエッジで出力されます。データは、両 SCK エッジで有効
です。立ち上がりエッジを使ってデータを取込むことができ
ますが、SCK の立ち下がりエッジを使うデジタル・ホストを
使うと、ホールド・タイムが許容できる限り、より高速な読
み出しレートが可能になります。16 番目の SCK 立ち下がりエ
ッジの後、または SDI がハイ・レベルになったときのいずれ
か早い方で、SDO は高インピーダンスに戻り、もう一方の
AD7981 を読み出すことができるようになります。
SDI がハイ・レベルの状態で、CNV の立ち上がりエッジで変
換が開始され、CSモードが選択され、SDO は高インピーダン
スになります。このモードでは、変換フェーズとそれに続く
データ・リードバックの間、CNV をハイ・レベルに維持する
必要があります(SDI と CNV がロー・レベルの場合、SDO は
ロー・レベルに駆動されます)。最小変換時間の前に、SDI を
使ってアナログ・マルチプレクサのような他の SPI デバイス
を選択することができますが、最小変換時間が経過する前に
CS2
CS1
CONVERT
CNV
AD7981
SDO
SDI
DIGITAL HOST
AD7981
SCK
SDO
SCK
12479-019
SDI
CNV
DATA IN
CLK
図 32.4 線式 CSモード、BUSY 表示なしの接続図
tCYC
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSSDICNV
SDI(CS1)
tHSDICNV
SDI(CS2)
tSCK
tSCKL
SCK
2
3
14
tHSDO
SDO
15
16
17
18
D1
D0
D15
D14
30
31
32
D1
D0
tSCKH
tEN
tDIS
tDSDO
D15
D14
D13
図 33.4 線式 CSモード、BUSY 表示なしのシリアル・インターフェース・タイミング
12479-020
1
AD7981
データシート
スを選択することができますが、最小変換時間が経過する前
に SDI がロー・レベルに戻り、最大変換時間の間ロー・レベ
ルを維持して、BUSY 信号が確実に発生するようにする必要
があります。変換が完了すると、SDO は高インピーダンスか
らロー・レベルになります。
CS モード 4 線式、BUSY 表示あり
4 線式 CSモード、BUSY 表示ありは、一般に、単一の
AD7981 を、割り込み入力を有する SPI 互換デジタル・ホスト
に接続するときに使用されます。データ読み取りの選択に使
用される信号にかかわらず、アナログ入力をサンプリングす
るために使用される CNV を維持しなければなりません。この
条件は、CNV のジッタが小さいことが要求されるアプリケー
ションで特に重要です。
SDO ライン上のプルアップ抵抗によって、この変化を割込み
信号として使って、デジタル・ホストにより制御されるデー
タのリードバックを開始させることができます。次に、
AD7981 はアクイジション・フェーズに入り、パワーダウン
します。データ・ビットは MSB を先頭にして、後続の SCK
の立ち下がりエッジで出力されます。データは、両 SCK エッ
ジで有効です。立ち上がりエッジを使ってデータを取込むこ
とができますが、SCK の立ち下がりエッジを使うデジタル・
ホストを使うと、ホールド・タイムが許容できる限り、より
高速な読み出しレートが可能になります。オプションの 17 番
目の SCK 立ち下がりエッジの後、または SDI がハイ・レベル
になったときのいずれか早い方で、SDO は高インピーダンス
に戻ります。
図 36 に接続図を、図 37 に対応するタイミングを、それぞれ
示します。
SDI がハイ・レベルの状態で、CNV の立ち上がりエッジで変
換が開始され、CSモードが選択され、SDO は高インピーダン
スになります。このモードでは、変換フェーズとそれに続く
データ・リードバックの間、CNV をハイ・レベルに維持しな
くてはなりません(SDI と CNV がロー・レベルの場合、SDO
はロー・レベルに駆動されます)。最小変換時間の前に、CNV
を使ってアナログ・マルチプレクサのような他の SPI デバイ
CS1
CONVERT
VIO
CNV
DIGITAL HOST
47kΩ
AD7981
SDO
DATA IN
SCK
IRQ
12479-021
SDI
CLK
図 34.4 線式 CSモード、BUSY 表示ありの接続図
tCYC
CNV
tCONV
ACQUISITION
tACQ
CONVERSION
ACQUISITION
tSSDICNV
SDI
tSCK
tHSDICNV
tSCKL
2
3
15
tHSDO
16
17
tSCKH
tDIS
tDSDO
tEN
SDO
D15
D14
D1
D0
図 35.4 線式 CSモード、BUSY 表示ありのシリアル・インターフェース・タイミング
Rev. 0 |
20 / 25
12479-022
1
SCK
AD7981
Data Sheet
ハイ・レベルに維持されます。変換が完了すると、MSB が
SDO に出力され、AD7981 はアクイジション・フェーズに入
りパワーダウンします。内部シフトレジスタに保存されてい
る残りのデータ・ビットは、後続の SCK の立ち下がりエッジ
で出力されます。各 ADC で、SDI が内部シフトレジスタの入
力に接続され、SCK の立ち下がりエッジでクロック駆動され
ます。チェーン内の各 ADC はデータの MSB を先頭に出力し、
N 個の ADC をリードバックするためには 16×N 個のクロック
が必要です。データは、両 SCK エッジで有効です。立ち上が
りエッジを使ってデータを取込むことができますが、SCK の
立ち下がりエッジを使うデジタル・ホストを使うと、ホール
ド・タイムが許容できる限り、より高速な読み出しレートが
可能になり、かつチェーン内の AD7981 デバイスの数を増や
すことができます。合計リードバック時間により、最大変換
レートは低減されます。
チェーン・モード、BUSY 表示なし
BUSY 表示器なしのチェーン・モードを使用して、3 線式シリ
アル・インターフェース上の複数の AD7981 デバイスをディ
ジーチェーン接続することができます。この機能は部品数と
接続配線数の削減に役立ちます。たとえば、絶縁された複数
のコンバータを使用するアプリケーションまたはインターフ
ェース能力が制限されているシステムではこの接続が使用さ
れます。データのリードバックは、シフトレジスタをクロッ
ク駆動するのに似ています。
2 つの AD7981 デバイスを使用する接続図例が図 38 に示され、
対応するタイミングが図 39 に示されています。
SDI と CNV をロー・レベルにすると、SDO がロー・レベルに
駆動されます。SCK がロー・レベルのとき、CNV の立ち上が
りエッジで変換が開始され、チェーン・モードが選択され、
BUSY 表示がディスエーブルされます。このモードでは、変
換フェーズとそれに続くデータ・リードバックの間、CNV が
CONVERT
CNV
CNV
AD7981
SDI
SDO
AD7981
SDO
DATA IN
B
SCK
A
SCK
12479-023
SDI
DIGITAL HOST
CLK
図 36.4 線式モード、BUSY 表示なしの接続図
SDIA = 0
tCYC
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSCK
tSCKL
tSSCKCNV
SCK
1
tHSCKCNV
2
3
14
tSSDISCK
16
17
18
30
31
32
D A1
DA0
tSCKH
tHSDISCK
tEN
SDOA = SDIB
15
DA15
DA14
DA13
D A1
DA0
DB1
DB0
tHSDO
SDOB
DB15
DB14
DB13
DA15
DA14
図 37.4 線式モード、BUSY 表示なしのシリアル・インターフェース・タイミング
Rev. 0 |
21 / 25
12479-024
tDSDO
AD7981
データシート
その変換を完了したとき、デジタル・ホストに最も近い ADC
の SDO ピン(図 40 に C と示された AD7981 ADC を参照)が、
ハイ・レベルに駆動されます。SDO 上のこの変化を BUSY 表
示として使って、デジタル・ホストから制御されるデータ・
リードバックを開始することができます。次に、AD7981 は
アクイジション・フェーズに入り、パワーダウンします。内
部シフトレジスタに保存されているデータ・ビットは、後続
の SCK の立ち下がりエッジで、MSB ファーストで出力され
ます。各 ADC で、SDI が内部シフトレジスタの入力に接続さ
れ、SCK の立ち下がりエッジでクロック駆動されます。チェ
ーン内の各 ADC はデータの MSB を先頭に出力し、N 番目の
ADC をリードバックするためには 16×N+1 個のクロックが必
要です。立ち上がりエッジを使ってデータを取込むことがで
きますが、SCK の立ち下がりエッジを使うデジタル・ホスト
を使うと、ホールド・タイムが許容できる限り、より高速な
読み出しレートが可能になり、かつチェーン内の AD7981 デ
バイスの数を増やすことができます。
チェーン・モード、BUSY 表示あり
BUSY 表示ありのモードでも、3 線式シリアル・インターフェ
ースに複数の AD7981 をディジーチェーン接続することがで
き、同時に BUSY 表示も提供できます。この機能は部品数と
接続配線数の削減に役立ちます。たとえば、絶縁型の複数コ
ンバータを使用するアプリケーションまたはインターフェー
ス能力が制限されているシステムではこの接続が使用されま
す。データのリードバックは、シフトレジスタをクロック駆
動するのに似ています。
3 つの AD7981 デバイスを使用する接続図例が図 40 に示され、
対応するタイミングが図 41 に示されています。
SDI と CNV をロー・レベルにすると、SDO がロー・レベルに
駆動されます。SCK がハイ・レベルのとき、CNV の立ち上が
りエッジで変換が開始され、チェーン・モードが選択され、
BUSY 表示機能がイネーブルされます。このモードでは、変
換フェーズとそれに続くデータ・リードバックの間、CNV が
ハイ・レベルに維持されます。チェーン内のすべての ADC が
CONVERT
SDI
CNV
AD7981
SDO
SDI
AD7981
CNV
SDO
AD7981
SDI
A
B
C
SCK
SCK
SCK
DIGITAL HOST
SDO
DATA IN
IRQ
12479-025
CNV
CLK
図 38.チェーン・モード、BUSY 表示ありの接続図
tCYC
CNV = SDIA
tCONV
tACQ
ACQUISITION
CONVERSION
ACQUISITION
tSCK
tSSCKCNV
1
tHSCKCNV
2
3
4
15
16
tSSDISCK
DA15
SDOA = SDIB
DA14
DA13
18
19
31
32
33
34
35
tSCKL
tHSDISCK
tEN
17
DA1
tDSDOSDI
DB15
DB14
DB13
DB1
DB0
DA15
DA14
DA1
DA0
DC15
DC14
DC13
DC1
DC0
DB15
DB14
DB1
DB0
tDSDOSDI
SDOC
49
DA0
tDSDO
SDOB = SDIC
48
tDSDOSDI
tHSDO
tDSDOSDI
47
tDSDOSDI
DA15
DA14
図 39.4 線式モード、BUSY 表示ありのシリアル・インターフェース・タイミング
Rev. 0 |
22 / 25
DA1
DA0
12479-026
SCK
tSCKH
AD7981
Data Sheet
アプリケーション情報
数領域やそれ以上の周波数情報を生成するものもあります。
AD7981 は、電力効率と精度を維持しながら、帯域幅要件の
異なるセンサからデータをサンプリングするのには理想的で
す。AD7981 はフットプリントが小さいため、地下穴掘削工
具では通常きわめて狭いボード幅などのようにスペースに制
約があるレイアウトでも、複数のチャネルを容易に含めるこ
とができます。さらに、フレキシブルなデジタル・インター
フェースによって、要求の多い同時サンプリングアプリケー
ションが可能であり、また少ないピン数のシステムでのデイ
ジーチェーン・リードバックも容易です。
175℃以上の温度で、確実に動作できる低消費電力電子部品を
必要とする工業が増えています。AD7981 は、そのようなタ
イプのアプリケーション向けに高温度において、センサから
プロセッサへの高精度アナログ信号処理を可能にします。
図 42 は、データ収集装置の単純化した信号チェーンを示しま
す。
地下穴掘削、航空電子や他の過酷な温度環境のアプリケーシ
ョンでは、周囲の地質学的構成のような情報を収集するため
に様々なセンサからの信号がサンプリングされます。そのよ
うなセンサは、電極、コイル、圧電素子、または他の変換器の
形をとることがあります。加速度計とジャイロスコープは、傾
斜、振動、および回転レートに関する情報を提供します。その
ようなセンサには、帯域幅がきわめて低いものや、可聴周波
入手可能な高温度製品の全製品のセレクション・テーブルに
ついては、高温度製品リストを参照してください。また
www.analog.com/hightemp.にて品質評価データの入手可能です。
ADR225
REFERENCE
POWER
MANAGEMENT
COMMUNICATION
TO SURFACE
SENSOR SIGNALS
ACOUSTIC, TEMPERATURE,
RESISTIVITY, PRESSURE
AD8634
AMP
SENSORS
AD8229
INST
AMP
COMMUNICATIONS
INTERFACE
AD7981
ADC
AD8634
AMP
AD7981
ADC
PROCESSOR
INERTIAL SENSORS
INCLINATION, VIBRATION,
ROTATION RATE
ADXL206
ACCELEROMETER
AD8634
AMP
AD7981
ADC
AD8634
GYROSCOPE
AMP
AD7981
ADC
図 40.単純化したデータ収集システム信号チェーン
Rev. 0 |
23 / 25
MEMORY
12479-142
ADXRS645
AD7981
データシート
プリント回路基板(PCB)レイアウト
AD7981 を実装する PCB は、アナログ部とデジタル部を分離
して、ボード内でそれぞれをまとめて配置するようにデザイ
ンする必要があります。AD7981 では、すべてのアナログ信
号を左側に、すべてのデジタル信号を右側に配置しているた
め、この作業が容易になります。
AD7981 の下のグラウンド・プレーンがシールドして使われ
てない限り、デジタル・ノイズがチップに結合するため、デ
ジタル・ラインがデバイスの真下を通らないようにしてくだ
さい。CNV やクロックのような高速スイッチング信号が、ア
ナログ信号経路の近くを絶対に通らないようにしてください。
デジタル信号とアナログ信号の交差は回避する必要がありま
す。
少なくとも 1 つのグラウンド・プレーンを使用してください。
デジタル部とアナログ部に共通または分けて使うことができ
ます。グラウンド・プレーンが分離している場合は、AD7981
の下でお互いのプレーンを接続してください。
図 43.AD7981 の PCB レイアウト例(最上層)
AD7981 の電圧リファレンス入力 REF は動的入力インピーダ
ンスを持つため、最小の寄生インダクタンスでデカップリン
グする必要があります。リファレンス・デカップリング・セ
ラミック・コンデンサは、REF ピンと GND ピンの近くに、
理想的には直接、幅広い低インピーダンス・トレースによっ
て接続されなければなりません。
AD7981 の電源 VDD と VIO は AD7981 の近くに配置されたセ
ラミック・コンデンサ(一般に 100 nF)によってデカップリン
グし、低インピーダンス経路を提供する短く幅広いパターン
で接続して、電源ライン上のグリッチの影響を軽減します。
これらのルールに則ったレイアウトの例を図 43 と図 44 に示
します。
図 44.AD7981 の PCB レイアウト例(最下層)
Rev. 0 |
24 / 25
AD7981
Data Sheet
外形寸法
3.10
3.00
2.90
10
3.10
3.00
2.90
1
5.15
4.90
4.65
6
5
PIN 1
IDENTIFIER
0.50 BSC
0.95
0.85
0.75
15° MAX
1.10 MAX
0.30
0.15
0.23
0.13
6°
0°
0.70
0.55
0.40
COMPLIANT TO JEDEC STANDARDS MO-187-BA
091709-A
0.15
0.05
COPLANARITY
0.10
図 41.10 ピン・ミニ・スモール・アウトライン・パッケージ[MSOP] (RM-10) 寸法: mm
オーダー・ガイド
モデル名
1
AD7981HRMZ
1
Integral
Nonlinearity (INL)
Temperature
Range
±2.0 LSB
−55°C to
+175°C
Ordering
Quantity
Package Description
Package
Option
Branding
50
10-Lead Mini Small Outline Package
[MSOP]
RM-10
C7C
Z = RoHS Compliant Part.
Rev. 0 |
25 / 25