日本語版

日本語参考資料
最新版英語データシートはこちら
MSOP/LFCSP(QFN)パッケージ採用の
低消費電力 16ビットPulSAR ADC
AD7988-1/AD7988-5
データシート
特長
概要
低消費電力
AD7988-5: 500 kSPSで 3.5 mW
AD7988-1: 100 kSPSで 700 µW
ノーミス・コードの 16 ビット分解能
スループット: 100 kSPS または 500 kSPS が選択可能
INL: ±0.6 LSB (typ)、±1.25 LSB (最大)
SINAD: 10 kHz で 91.5 dB
THD: 10 kHz で-114 dB
擬似差動アナログ入力範囲
VREF = 2.5 V～5.5 V で 0 V～VREF
ADA4841-1で任意の入力範囲を容易に駆動
パイプライン遅延なし
1.8 V/2.5 V/3 V/5 V ロジック・インターフェースによる単電源
2.5 V 動作
SPI/QSPI/MICROWIRE™/DSP 互換のシリアル・インターフェ
ース
複数の ADC をディジーチェーン接続可能
10 ピン MSOP または SOT-23 と同じ面積の 10 ピン 3 mm × 3
mm LFCSP (QFN)パッケージを採用
広い動作温度範囲: −40°C～+125°C
AD7988-1/AD7988-5は、単電源(VDD)で動作する 16 ビット逐次
比較型A/Dコンバータ(ADC)です。AD7988-1は 100 kSPSのスルー
プットを、AD7988-5は 500 kSPSのスループットを、それぞれ提
供します。両デバイスは、多機能のシリアル・インターフェー
ス・ポートを内蔵した低消費電力 16 ビット・サンプリングADC
です。グラウンド・センスIN-を基準とするアナログ入力IN+ (0
V～REF)をCNVの立上がりエッジでサンプルします。リファレン
ス電圧(REF)は外部から与えられ、電源電圧VDDから独立して
設定することができます。
また、SPI 互換のシリアル・インターフェースは、SDI 入力を使
った 1 本の 3 線式バスで複数の ADC をディジーチェーン接続す
る機能も持っています。別電源 VIO を使い、1.8 V、2.5 V、3 V、
または 5 V ロジックと互換性を持っています。
AD7988-1/AD7988-5は 10 ピンMSOPまたは 10 ピンLFCSP (QFN)
を採用し、動作は−40°C～+125°Cで規定されています。
表 1.MSOP、LFCSP (QFN)パッケージを採用した 14/16/18 ビ
ット PulSAR® ADC
Bits
100 kSPS
181
アプリケーション
バッテリ駆動の装置
低消費電力データ・アクイジション・システム
ポータブル医用計測器
ATE 装置
データ・アクイジション
通信
250 kSPS
400 kSPS
to
500 kSPS
AD76912
AD76902
161
AD7684
AD76872
163
AD7680
AD7683
AD7988-12
AD7940
AD76852
AD7694
AD76882
AD76932
AD76862
AD7988-52
AD79422
AD79462
143
≥1000
kSPS
AD79822
AD79842
AD79802
ADC Driver
ADA4941-1
ADA4841-1
ADA4941-1
ADA4841-1
ADA4841-1
ADA4841-1
ADA4841-1
ADA4841-1
1
真の差動。
ピン・コンパチブル。
3
擬似差動。
2
代表的なアプリケーション図
2.5V TO 5V
REF
VDD VIO
1.8V TO 5.5V
SDI
AD7988-1/
SCK
IN– AD7988-5
IN+
SDO
GND
CNV
3- OR 4-WIRE INTERFACE
(SPI, DAISY CHAIN, CS)
10231-001
0V TO VREF
2.5V
図 1.
Rev. B
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に
関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、
アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様
は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
©2012 Analog Devices, Inc. All rights reserved.
社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06（6350）6868
本
AD7988-1/AD7988-5
データシート
目次
特長......................................................................................................1
アナログ入力............................................................................ 16
アプリケーション ..............................................................................1
ドライバ・アンプの選択 ............................................................ 16
概要......................................................................................................1
リファレンス電圧入力 ................................................................ 17
代表的なアプリケーション図 ..........................................................1
電源................................................................................................ 17
改訂履歴..............................................................................................2
デジタル・インターフェース .................................................... 17
仕様......................................................................................................3
CS モード、3 線式 ....................................................................... 18
タイミング仕様 ..............................................................................5
CS モード 4 線式 .......................................................................... 19
絶対最大定格 ......................................................................................7
ESD の注意......................................................................................7
ピン配置およびピン機能説明 ..........................................................8
チェーン・モード ........................................................................ 20
アプリケーション情報 .................................................................... 21
Blackfin® DSP に対するインターフェース............................... 21
用語......................................................................................................9
レイアウト.................................................................................... 21
代表的な性能特性 ............................................................................10
AD7988-X の性能評価 .................................................................. 21
動作原理............................................................................................14
回路説明........................................................................................14
外形寸法............................................................................................ 22
コンバータの動作 ........................................................................14
代表的な接続図 ............................................................................15
改訂履歴
5/12—Rev. A to Rev. B
Changes to Table 3 ............................................................................... 4
Updated Outline Dimensions.............................................................. 22
2/12—Rev. 0 to Rev. A
Added LFCSP Thermal Impedance Values...........................................7
Updated Outline Dimensions..............................................................23
Changes to Ordering Guide ................................................................23
2/12—Revision 0: Initial Version
Rev. B
－ 2/23 －
オーダー・ガイド ........................................................................ 23
AD7988-1/AD7988-5
データシート
仕様
特に指定がない限り、VDD = 2.5 V、VIO = 2.3 V～5.5 V、VREF = 5 V、TA = -40°C～+125°C。
表 2.
Parameter
Test Conditions/Comments
RESOLUTION
ANALOG INPUT
Voltage Range
Absolute Input Voltage
Analog Input CMRR
Leakage Current at 25°C
Input Impedance
ACCURACY
No Missing Codes
Differential Linearity Error
Integral Linearity Error
Transition Noise
Gain Error, TMIN to TMAX2
Gain Error Temperature Drift
Zero Error, TMIN to TMAX2
Zero Temperature Drift
Power Supply Sensitivity
THROUGHPUT
AD7988-1
Conversion Rate
Transient Response
AD7988-5
Conversion Rate
Transient Response
AC ACCURACY
Dynamic Range
Oversampled Dynamic Range
Signal-to-Noise Ratio, SNR
Spurious-Free Dynamic Range, SFDR
Total Harmonic Distortion, THD
Signal-to-(Noise + Distortion), SINAD
1
2
3
Min
Typ
Max
16
IN+ − IN−
IN+
IN−
fIN = 1 kHz
Acquisition phase
Bits
0
−0.1
−0.1
VREF
VREF + 0.1
+0.1
60
1
See the Analog Inputs section
16
−0.9
VREF = 5 V
VREF = 2.5 V
VREF = 5 V
VREF = 2.5 V
VREF = 5 V
VREF = 2.5 V
−1.25
−0.5
VDD = 2.5 V  5%
±0.4
±0.55
±0.6
±0.65
0.6
1.0
±2
±0.35
±0.08
0.54
±0.1
+0.9
+1.25
+0.5
V
V
V
dB
nA
Bits
LSB1
LSB1
LSB1
LSB1
LSB1
LSB1
LSB1
ppm/°C
mV
ppm/°C
LSB1
VIO ≥ 2.3 V up to 85°C, VIO ≥ 3.3 V above 85°C up to 125°C
Full-scale step
0
100
500
kSPS
ns
VIO ≥ 2.3 V up to 85°C, VIO ≥ 3.3 V above 85°C up to 125°C
Full-scale step
0
500
400
kSPS
ns
VREF = 5 V
VREF = 2.5 V
fO = 10 kSPS
fIN = 10 kHz, VREF = 5 V
fIN = 10 kHz, VREF = 2.5 V
fIN = 10 kHz
fIN = 10 kHz
fIN = 10 kHz, VREF = 5 V
fIN = 10 kHz, VREF = 2.5 V
90
92
87
111
91
86.5
−110
−114
91.5
87.0
LSB は最下位ビットを意味します。 入力範囲が 5 V の場合、1LSB = 76.3 µV。
用語のセクションを参照してください。 これらの仕様にはすべての温度範囲の変動が含まれますが、外付けリファレンス電圧の誤差成分は含まれません。
dB 表示のすべての仕様はフルスケール入力 FSR を基準とします。 特に注記がない場合、フルスケールより 0.5 dB 低い入力信号でテスト。
Rev. B
Unit
－ 3/23 －
dB3
dB3
dB3
dB3
dB3
dB3
dB3
dB3
dB3
AD7988-1/AD7988-5
データシート
特に指定がない限り、VDD = 2.5 V、VIO = 2.3 V～5.5 V、VREF = 5 V、TA = -40°C～+125°C。
表 3.
Parameter
Test Conditions/Comments
REFERENCE
Voltage Range
Load Current
VREF = 5 V
SAMPLING DYNAMICS
−3 dB Input Bandwidth
Aperture Delay
VDD = 2.5 V
DIGITAL INPUTS
Logic Levels
VIL
VIH
VIL
VIH
IIL
IIH
POWER SUPPLIES
VDD
VIO
VIO Range
Standby Current1, 2
AD7988-1 Power Dissipation
AD7988-5 Power Dissipation
Energy per Conversion
TEMPERATURE RANGE
Specified Performance
1
2
VIO > 3 V
VIO > 3 V
VIO ≤ 3 V
VIO ≤ 3 V
Max
Unit
5.1
250
V
µA
10
2.0
MHz
ns
ISINK = 500 µA
ISOURCE = −500 µA
Specified performance
–0.3
0.7 × VIO
–0.3
0.9 × VIO
−1
−1
0.3 × VIO
VIO + 0.3
0.1 × VIO
VIO + 0.3
+1
+1
Serial 16 bits straight binary
Conversion results available immediately
after completed conversion
0.4
VIO − 0.3
2.375
2.3
1.8
2.5
VDD and VIO = 2.5 V, 25°C
10 kSPS throughput
100 kSPS throughput
0.35
70
700
500 kSPS throughput
3.5
7.0
TMIN to TMAX
−40
すべてのデジタル入力を必要に応じて VIO または GND に接続。
アクイジション・フェーズ時。
Rev. B
Typ
2.4
DIGITAL OUTPUTS
Data Format
Pipeline Delay
VOL
VOH
Min
－ 4/23 －
2.625
5.5
5.5
1
5
+125
V
V
V
V
µA
µA
V
V
V
V
V
nA
µW
µW
mW
mW
nJ/sample
°C
AD7988-1/AD7988-5
データシート
タイミング仕様
特に指定がない限り、VDD = 2.37 V～2.63 V、VIO = 3.3 V～5.5 V、−40°C～+125°C。負荷条件については、図 2 と図 3 を参照してくださ
い。
表 4.
Parameter
Symbol
AD7988-1
Throughput Rate
Conversion Time: CNV Rising Edge to Data Available
Acquisition Time
Time Between Conversions
AD7988-5
Throughput Rate
Conversion Time: CNV Rising Edge to Data Available
Acquisition Time
Time Between Conversions
CNV Pulse Width (CS Mode)
tCONV
tACQ
tCYC
tCONV
tACQ
tCYC
tCNVH
Min
Typ
Max
Unit
100
9.5
kHz
μs
ns
μs
500
1.6
400
2
500
kHz
μs
ns
μs
ns
10.5
12
13
15
ns
ns
ns
ns
11.5
13
14
16
4.5
4.5
3
ns
ns
ns
ns
ns
ns
ns
500
10
tSCK
SCK Period (CS Mode)
VIO Above 4.5 V
VIO Above 3 V
VIO Above 2.7 V
VIO Above 2.3 V
SCK Period (Chain Mode)
VIO Above 4.5 V
VIO Above 3 V
VIO Above 2.7 V
VIO Above 2.3 V
SCK Low Time
SCK High Time
SCK Falling Edge to Data Remains Valid
SCK Falling Edge to Data Valid Delay
VIO Above 4.5 V
VIO Above 3 V
VIO Above 2.7 V
VIO Above 2.3 V
CNV or SDI Low to SDO D15 MSB Valid (CS Mode)
tSCK
tSCKL
tSCKH
tHSDO
tDSDO
9.5
11
12
14
ns
ns
ns
ns
10
15
20
ns
ns
ns
tEN
VIO Above 3 V
VIO Above 2.3V
CNV or SDI High or Last SCK Falling Edge to SDO High Impedance (CS Mode)
tDIS
SDI Valid Setup Time from CNV Rising Edge
SDI Valid Hold Time from CNV Rising Edge (CS Mode)
tSSDICNV
tHSDICNV
5
2
ns
ns
SDI Valid Hold Time from CNV Rising Edge (Chain Mode)
SCK Valid Setup Time from CNV Rising Edge (Chain Mode)
SCK Valid Hold Time from CNV Rising Edge (Chain Mode)
SDI Valid Setup Time from SCK Falling Edge (Chain Mode)
SDI Valid Hold Time from SCK Falling Edge (Chain Mode)
tHSDICNV
tSSCKCNV
tHSCKCNV
tSSDISCK
tHSDISCK
0
5
5
2
3
ns
ns
ns
ns
ns
Rev. B
－ 5/23 －
AD7988-1/AD7988-5
データシート
500µA
IOL
1.4V
TO SDO
500µA
10231-002
CL
20pF
IOH
図 2.デジタル・インターフェース・タイミングの負荷回路
Y% VIO1
X% VIO1
tDELAY
tDELAY
VIH2
VIL2
1FOR
VIO ≤ 3.0V, X = 90 AND Y = 10; FOR VIO > 3.0V X = 70, AND Y = 30.
VIH AND MAXIMUM VIL USED. SEE DIGITAL INPUTS
SPECIFICATIONS IN TABLE 3.
2MINIMUM
図 3.タイミング測定の電圧レベル
Rev. B
－ 6/23 －
10231-003
VIH2
VIL2
AD7988-1/AD7988-5
データシート
絶対最大定格
表 5.
Parameter
Analog Inputs
IN+,1 IN−1 to GND
Supply Voltage
REF, VIO to GND
VDD to GND
VDD to VIO
Digital Inputs to GND
Digital Outputs to GND
Storage Temperature Range
Junction Temperature
θJA Thermal Impedance
10-Lead MSOP
10-Lead LFCSP
θJC Thermal Impedance
10-Lead MSOP
10-Lead LFCSP
Reflow Soldering
1
Rating
−0.3 V to VREF + 0.3 V or ±130 mA
−0.3 V to +6 V
−0.3 V to +3 V
+3 V to −6 V
−0.3 V to VIO + 0.3 V
−0.3 V to VIO + 0.3 V
−65°C to +125°C
150°C
上記の絶対最大定格を超えるストレスを加えるとデバイスに恒
久的な損傷を与えることがあります。この規定はストレス定格
の規定のみを目的とするものであり、この仕様の動作のセクシ
ョンに記載する規定値以上でのデバイス動作を定めたものでは
ありません。デバイスを長時間絶対最大定格状態に置くとデバ
イスの信頼性に影響を与えます。
ESDの注意
ESD（静電放電）の影響を受けやすいデバイスで
す。電荷を帯びたデバイスや回路ボードは、検知さ
れないまま放電することがあります。本製品は当社
独自の特許技術である ESD 保護回路を内蔵してはい
ますが、デバイスが高エネルギーの静電放電を被っ
た場合、損傷を生じる可能性があります。したがっ
て、性能劣化や機能低下を防止するため、ESD に対
する適切な予防措置を講じることをお勧めします。
200°C/W
80°C/W
44°C/W
15°C/W
JEDEC Standard (J-STD-020)
アナログ入力のセクション参照。
Rev. B
－ 7/23 －
AD7988-1/AD7988-5
データシート
ピン配置およびピン機能説明
REF 1
IN+ 3
IN– 4
VIO
IN+ 3
9
SDI
SCK
IN– 4
TOP VIEW
(Not to Scale)
8
7
SDO
GND 5
6
CNV
GND 5
10231-004
VDD 2
10
AD7988-1/
AD7988-5
10 VIO
AD7988-1/
AD7988-5
9
SDI
TOP VIEW
(Not to Scale)
8
SCK
7
SDO
6
CNV
NOTES
1. THE EXPOSED PAD CAN BE CONNECTED TO GND.
10231-005
REF 1
VDD 2
図 4.10 ピン MSOP のピン配置
図 5.10 ピン LFCSP (QFN)のピン配置
表 6.ピン機能の説明
ピン番号
記号
タイプ1
説明
1
REF
AI
リファレンス電圧入力。VREF 範囲は 2.4 V～5.1 V で、GND ピンを基準とします。GND ピンは、REF ピンの近
くで 10 µF のコンデンサによりデカップリングする必要があります。
2
VDD
P
電源。
3
IN+
AI
アナログ入力。IN−を基準とします。例えば、電圧範囲は、IN+と IN−の間の電位差で 0 V～VREF です。
4
IN−
AI
アナログ入力グラウンド・センス。アナログ・グラウンド・プレーンまたはリモート・センス・グラウンドに
接続します。
5
GND
P
電源グラウンド。
6
CNV
DI
変換入力。この入力は複数の機能を持っています。前縁エッジで変換を開始し、デバイスのインターフェー
ス・モード(チェーン・モード、またはCSモード)を選択します。CSモードでは、CNVがロー・レベルのとき、
SDOピンがイネーブルされます。チェーン・モードでは、CNVがハイ・レベルのときにデータを読出す必要が
あります。
7
SDO
DO
シリアル・データ出力。変換結果がこのピンに出力されます。このピンは SCK に同期しています。
8
SCK
DI
シリアル・データ・クロック入力。デバイスが選択されたとき、変換結果がこのクロックでシフトアウトされ
ます。
9
SDI
DI
シリアル・データ入力。この入力は複数の機能を持っています。これらのビットは、次のように ADC のイン
ターフェース・モードを設定します。
CNV の立上がりエッジ時にこのピンがロー・レベルになると、チェーン・モードが選択されます。このモード
では、SDI はデータ入力として使用されて、複数の ADC の変換結果を 1 本の SDO ラインにディジーチェーン
接続します。SDI のデジタル・データ・レベルが SDO に出力され、SCK の 16 サイクル分の遅延が加わりま
す。
CNVの立上がりエッジ時にSDIがハイ・レベルになると、CSモードが選択されます。このモードでは、SDIま
たはCNVがロー・レベルのとき、シリアル出力信号をイネーブルすることができます。
10
VIO
P
入出力インターフェースのデジタル電源。公称では、ホスト・インターフェース(1.8 V、2.5 V、3 V、5 V)と同
じ電源。
EP
1
エクスポーズド・パッド。エクスポーズド・パッドは GND に接続することができます。
AI =アナログ入力、DI =デジタル入力、DO =デジタル出力、P =電源。
Rev. B
－ 8/23 －
AD7988-1/AD7988-5
データシート
用語
積分非直線性誤差(INL)
INL は、負側のフルスケールと正側のフルスケールを結ぶ直線
と実際の各コードとの誤差として定義されます。負側フルスケ
ールとして使用されるポイントは、最初のコード遷移より 1/2
LSB だけ下に存在します。正フルスケールは、最後のコード遷
移より 1+1/2 LSB だけ上のレベルと定義されます。偏差は各コ
ードの中央と直線との間の距離として測定されます(図 30 参照)。
微分非直線性誤差(DNL)
理論 ADC では、各コード遷移は 1 LSB だけ離れた位置で発生し
ます。DNL は、この理論値からの最大偏差を意味します。この
DNL は、ノーミス・コードが保証される分解能として規定され
ることもあります。
オフセット誤差
最初の変化はアナログ・グラウンドより 1/2 LSB 上のレベルで
発生する必要があります( 0～5 V 範囲の場合 38.1 µV)。オフセ
ット誤差は、そのポイントと実際の変化との差を意味します。
実効分解能
次のように計算されます。
実行分解能= log2(2N/RMS 入力ノイズ)
ビット数で表されます。
全高調波歪み(THD)
THD とは、基本波から 5 次高調波部品までの rms 値の総和の、
フルスケール入力信号の rms 値に対する比を意味し、デシベル
値で表します。
ダイナミックレンジ
入力を短絡して測定した合計 rms ノイズに対するフルスケール
の rms 値の比を表します。ダイナミックレンジの値は dB で表さ
れます。すべてのノイズ・ソースと DNL 効果を含むように−60
dBFS の信号を使って測定します。
信号対ノイズ比(SNR)
SNR は、実際の入力信号 rms 値の、ナイキスト周波数より下の
全スペクトル成分の rms 値総和から高調波成分と DC 成分を除
いた分に対する比です。SNR の値は、dB で表されます。
ゲイン誤差
最後の変化(111 ... 10→111 ... 11)は、公称フルスケール(0 V～5 V
レンジの場合は 4.999886V)より 1.5 LSB 低いアナログ電圧で発
生します。ゲイン誤差とは、オフセット調整後の理論レベルと
最後の変化の実際レベルの差を意味します。
信号対ノイズおよび歪み比(SINAD)
SINAD は、実際の入力信号 rms 値の、ナイキスト周波数より下
の全スペクトル成分の rms 値総和(DC 以外の高調波を含む)に対
する比です。SINAD の値は、dB で表されます。
スプリアス・フリー・ダイナミックレンジ(SFDR)
SFDR は入力信号の rms 振幅値とピーク・スプリアス信号との
差を意味し、dB 値で表します。
アパーチャ遅延
アパーチャ遅延は、アクイジション性能を表します。CNV 入力
の立上がりエッジから入力信号が変換用に保持されるまでの時
間を表します。
実効ビット数(ENOB)
ENOB は、正弦波を入力したときの分解能を表します。次式に
より、SINAD と関係します。
過渡応答
フルスケールのステップ関数が入力された後に ADC が正確に入
力を取得するまでに要する時間を表します。
ENOB = (SINADdB − 1.76)/6.02
ビット数で表されます。
ノイズ・フリー・コード分解能
超えると、個々のコードが区別できなくなるビット数。次のよ
うに計算されます。
ノイズ・フリー・コード分解能= log2(2N/ピーク to ピーク・
ノイズ)
ビット数で表されます。
Rev. B
－ 9/23 －
AD7988-1/AD7988-5
データシート
代表的な性能特性
特に指定がない限り、VDD = 2.5 V、VREF = 5.0 V、VIO = 3.3 V。
0
–20
SNR = 91.17dB
THD = –113.63dB
SFDR = 110.30dB
SINAD = 91.15dB
–40
–60
–80
–100
–120
–140
–160
SNR = 86.7dB
THD = –110.4dB
SFDR = 103.9dB
SINAD = 86.6dB
–40
–60
–80
–100
–120
–140
0
50
100
150
200
250
FREQUENCY (kHz)
–180
0
0.50
–80
–100
–120
0.25
0
–0.25
–0.75
–160
–1.00
–1.25
0
50
100
150
200
250
FREQUENCY (kHz)
0
fS = 100kSPS
fIN = 10kHz
SNR = 91.09dB
THD = –113.12dB
SFDR = 110.30dB
SINAD = 91.05dB
–40
–60
65536
POSITIVE INL: +0.45 LSB
NEGATIVE INL: –0.29 LSB
1.00
0.75
0.50
INL (LSB)
–80
–100
0.25
0
–0.25
–120
–0.50
–140
–0.75
–1.00
–160
10
20
30
40
FREQUENCY (kHz)
50
10231-048
–1.25
0
0
16384
32768
49152
CODE
図 11.コード対積分非直線性、VREF = 2.5 V
図 8.AD7988-1 FFTプロット、VREF = 5 V
－ 10/23 －
65536
10231-011
AMPLITUDE (dB of FULL SCALE)
–20
49152
図 10.コード対積分非直線性、VREF = 5 V
1.25
0
Rev. B
32768
CODE
図 7.AD7988-5 FFTプロット、VREF = 2.5 V
–180
16384
10231-010
–0.50
–140
–180
50
0.75
INL (LSB)
–60
40
POSITIVE INL: +0.40 LSB
NEGATIVE INL: –0.35 LSB
1.00
10231-047
AMPLITUDE (dB of FULL SCALE)
1.25
SNR = 86.8dB
THD = –111.4dB
SFDR = 105.9dB
SINAD = 86.8dB
–40
30
図 9.AD7988-1 FFTプロット、VREF = 2.5 V
fS = 500kSPS
fIN = 10kHz
–20
20
FREQUENCY (kHz)
図 6.AD7988-5 FFTプロット、VREF = 5 V
0
10
10231-049
–160
10231-046
–180
fS = 100kSPS
fIN = 10kHz
–20
AMPLITUDE (dB of FULL SCALE)
AMPLITUDE (dB of FULL SCALE)
0
fS = 500kSPS
fIN = 10kHz
AD7988-1/AD7988-5
データシート
1.00
60k
POSITIVE INL: +0.18 LSB
NEGATIVE INL: –0.21 LSB
0.75
50970
50k
45198
0.50
40k
COUNTS
0
–0.25
30k
18848
20k
–0.50
12424
10k
0
16384
32768
49152
65536
CODE
0
10231-012
–1.00
94
1217
2290
30
0
0
図 15.コード変化での DC 入力のヒストグラム、VREF = 2.5 V
100
16
SNR
SINAD
ENOB
SNR, SINAD (dB)
0.50
DNL (LSB)
1
CODE IN HEX
POSITIVE INL: +0.25 LSB
NEGATIVE INL: –0.22 LSB
0.75
0
7FFA 7FFB 7FFC 7FFD 7FFE 7FFF 8000 8001 8002 8003 8004 8005 8006
図 12.コード対微分非直線性、VREF = 5 V
1.00
0
10231-015
–0.75
0.25
0
–0.25
–0.50
95
15
90
14
85
13
ENOB (Bits)
DNL (LSB)
0.25
–0.75
16384
32768
49152
65536
CODE
80
2.25
2.75
3.25
3.75
4.25
12
5.25
4.75
10231-016
0
10231-013
–1.00
REFERENCE VOLTAGE (V)
図 16.リファレンス電圧対 SNR、SINAD、ENOB
図 13.コード対微分非直線性、VREF = 2.5 V
60k
180k
162595
53412
160k
50k
140k
40k
COUNTS
COUNTS
120k
100k
80k
60k
37417
31540
30k
20k
52720
42731
40k
7285
0
22 1291
852 29
2
0
0
0
8003 8004 8005 8006 8007 8008 8009 800A 800B 800C 800D 800E 800F
CODE IN HEX
0
10231-050
0
0
0
5807
19 590
512 11
0
0
7FFA 7FFB 7FFC 7FFD 7FFE 7FFF 8000 8001 8002 8003 8004 8005 8006
CODE IN HEX
図 17.コード中心での DC 入力のヒストグラム、VREF = 2.5 V
図 14.コード中心での DC 入力のヒストグラム、VREF = 5 V
Rev. B
0
10231-051
10k
20k
－ 11/23 －
AD7988-1/AD7988-5
データシート
95
95
94
93
93
92
SNR (dB)
SNR (dB)
91
90
89
91
89
88
87
87
–9
–8
–7
–6
–5
–4
–3
–2
–1
0
INPUT LEVEL (dB OF FULL SCALE)
85
–55
10231-018
85
–10
–35
–15
0.7
110
0.6
–105
105
65
85
105
125
–110
100
THD
IVDD
0.5
CURRENT (mA)
SFDR
115
SFDR (dB)
THD (dB)
45
図 21.SNR の温度特性
–95
–115
25
TEMPERATURE (°C)
図 18.入力レベル対 SNR
–100
5
10231-053
86
95
0.4
0.3
IREF
0.2
–125
2.25
2.75
3.25
3.75
4.25
4.75
IVIO
0.1
85
5.25
0
2.375
REFERENCE VOLTAGE (V)
2.425
2.475
2.525
2.575
2.625
VDD VOLTAGE (V)
図 19.リファレンス電圧対 THD、SFDR
10231-023
90
10231-019
–120
図 22.電源電圧対動作電流(AD7988-5)
100
0.14
IVDD
0.12
0.10
CURRENT (mA)
SINAD (dB)
95
90
0.08
0.06
IREF
0.04
85
IVIO
100
FREQUENCY (kHz)
1k
0
2.375
10231-052
80
10
2.475
2.525
2.575
VDD VOLTAGE (V)
図 23.電源電圧対動作電流(AD7988-1)
図 20.SINAD の周波数特性
Rev. B
2.425
－ 12/23 －
2.625
10231-024
0.02
AD7988-1/AD7988-5
データシート
–85
0.14
–90
0.12
IVDD
–95
CURRENT (mA)
0.10
–105
–110
008
0.06
IREF
0.04
–115
IVIO
0.02
–120
1k
100
FREQUENCY (kHz)
0
–55
10231-054
–125
10
–35
–15
5
25
45
65
85
105
125
TEMPERATURE (°C)
図 24.各周波数での THD
10231-028
THD (dB)
–100
図 27.動作電流の温度特性 (AD7988-1)
8
–110
7
–112
CURRENT (µA)
THD (dB)
6
–114
–116
5
4
3
IVDD + IVIO
2
–118
–35
–15
5
25
45
65
85
105
125
TEMPERATURE (°C)
0
–55
10231-026
–120
–55
IVDD
0.6
CURRENT (mA)
0.5
0.4
0.3
IREF
0.2
–15
5
25
45
65
85
105
TEMPERATURE (°C)
125
10231-027
IVIO
–35
図 26.動作電流の温度特性(AD7988-5)
Rev. B
5
25
45
65
85
図 28.パワーダウン電流の温度特性
0.7
0
–55
–15
TEMPERATURE (°C)
図 25.THD の温度特性
0.1
–35
－ 13/23 －
105
125
10231-029
1
AD7988-1/AD7988-5
データシート
動作原理
IN+
MSB
LSB
32,768C
16,384C
4C
2C
C
SWITCHES CONTROL
SW+
C
BUSY
REF
COMP
GND
32,768C
16,384C
4C
2C
C
CONTROL
LOGIC
OUTPUT CODE
C
LSB
SW–
CNV
10231-030
MSB
IN–
図 29.ADC の簡略化した回路図
回路説明
AD7988-1/AD7988-5デバイスは、逐次比較型アーキテクチャを採
用した、高速、低消費電力、単電源動作、高精度の 16 ビット
ADCです。
AD7988-1は毎秒 100,000 個のサンプルを変換することができ
(100 kSPS)、AD7988-5は 500 kSPSのスループットが可能で、さ
らに変換と変換の間にパワーダウンします。例えば、10 kSPS動
作時のADC消費電力が 70 µW (typ)であるため、バッテリ駆動の
アプリケーションに最適です。
AD7988-xはトラック・アンド・ホールドを内蔵し、パイプライ
ン遅延またはレイテンシがないため、マルチプレクスされた複
数チャンネルのアプリケーションに最適です。
AD7988-xは、1.8 V～5 Vのデジタル・ロジック・ファミリーに
インターフェースすることができます。10 ピンMSOPパッケー
ジまたは省スペースと柔軟な構成を兼ね備えた小型の 10 ピン
LFCSP (QFN)パッケージを採用しています。
コンバータの動作
AD7988-xは、電荷再分配型DACを採用した逐次比較型ADCです。
図 29 に、ADCの簡略化した回路図を示します。容量を使用す
るこのDACは、2 進数の重みを持った 16 個コンデンサで構成さ
れる 2 個の同じアレイで構成されており、各アレイは 2 個のコ
ンパレータ入力に接続されています。
Rev. B
アクイジション・フェーズでは、コンパレータ入力に接続され
たアレイのピンは、SW+と SW-を経由して GND に接続されま
す。独立なすべてのスイッチはアナログ入力に接続されます。
したがって、コンデンサ・アレイはサンプリング・コンデンサ
として使用されて、IN+入力と IN-入力上のアナログ信号が取り
込まれます。アクイジション・フェーズが終わり、CNV 入力が
ハイ・レベルになると、変換フェーズが開始されます。変換フ
ェーズが開始されると、先ず SW+と SW-が開きます。2 個のコ
ンデンサ・アレイは入力から切り離されて、GND 入力に接続さ
れます。そのため、アクイジション・フェーズの終わりに取り
込まれた、入力 IN+と IN-の間の差動電圧がコンパレータ入力に
接続されて、コンパレータは平衡しなくなります。コンデン
サ・アレイの各エレメントを GND と REF の間でスイッチング
することにより、コンパレータ入力を 2 進数重みの電圧ステッ
プ(VREF/2、VREF/4 ... VREF/65,536)で変えます。コントロール・ロ
ジックがこれらのスイッチをトグルして(MSB から開始)、コン
パレータが再度平衡するようにします。この処理が終了すると、
デバイスはアクイジション・フェーズに戻り、コントロール・
ロジックが ADC 出力コードを発生します。
AD7988-xは変換クロックを内蔵しているため、変換プロセスの
ためのシリアル・クロック、SCKは不要です。
－ 14/23 －
AD7988-1/AD7988-5
データシート
表 7.出力コードと理論入力電圧
伝達関数
Analog Input
AD7988-xの理論伝達特性を図 30 と表 7 に示します。
ADC CODE (STRAIGHT BINARY)
111 ... 111
111 ... 110
111 ... 101
Description
VREF = 5 V
Digital Output Code (Hex)
FSR – 1 LSB
Midscale + 1 LSB
Midscale
Midscale – 1 LSB
–FSR + 1 LSB
–FSR
4.999924 V
2.500076 V
2.5 V
2.499924 V
76.3 µV
0V
FFFF1
8001
8000
7FFF
0001
00002
1
これは、アナログ入力範囲より上(VREF - VGND より上の VIN+ - VIN-)に対するコ
ードでもあります。
2
これは、アナログ入力範囲より下(VGND より下の VIN+ - VIN-)に対するコード
でもあります。
000 ... 010
代表的な接続図
000 ... 001
–FSR
–FSR + 1LSB
–FSR + 0.5LSB
+FSR – 1 LSB
+FSR – 1.5 LSB
ANALOG INPUT
図 31 に、複数の電源が使用可能な場合のAD7988-xの推奨接続図
例を示します。
10231-031
000 ... 000
図 30.ADC の理論伝達関数
REF1
V+
2.5V
10µF2
100nF
V+
1.8V TO 5.5V
100nF
20Ω
0V TO VREF
REF
3
2.7nF
VDD
VIO
IN+
SDI
AD7988-1/
AD7988-5
V–
4
SCK
SDO
3- OR 4-WIRE INTERFACE5
CNV
IN–
GND
2C
THE VOLTAGE REFERENCE INPUT SECTION FOR REFERENCE SELECTION.
(X5R).
REF IS USUALLY A 10µF CERAMIC CAPACITOR
3 SEE THE DRIVER AMPLIFIER CHOICE SECTION.
4 OPTIONAL
5 SEE
FILTER. SEE THE ANALOG INPUTS SECTION.
THE DIGITAL INTERFACE SECTION FOR THE MOST CONVENIENT INTERFACE MODE.
図 31.複数の電源を使用する代表的なアプリケーション図
Rev. B
－ 15/23 －
10231-032
1 SEE
AD7988-1/AD7988-5
データシート
アナログ入力
ドライバ・アンプの選択
図 32 に、AD7988-xのアナログ入力構造の等価回路を示します。
AD7988-xの駆動は簡単ですが、ドライバ・アンプは次の条件を
満たす必要があります。
ダイオード D1 と D2 は、アナログ入力 IN+と IN-に対する ESD
保護用です。アナログ入力信号が電源レールより 0.3V 以上高く
ならないよう注意する必要があります。これは、これらのダイ
オードが順方向にバイアスされて導通し始めるためです。これ
らのダイオードは、最大 130 mA の順方向バイアス電流を処理
することができます。たとえば、この状態は入力バッファの電
源が VDD と異なるときに発生します。このような場合(例えば
入力バッファが短絡)、電流制限機能を使ってデバイスを保護す
ることができます。

AD7988-xのSNR性能と遷移ノイズ性能を維持するためには、
ドライバ・アンプが発生するノイズをできるだけ低く抑え
る必要があります。ドライバから発生するノイズは、
AD7988-xアナログ入力回路のRINとCINから構成される 1 極
ローパス・フィルタまたは外付けフィルタ(使用した場合)
により除去されます。AD7988-xのノイズは 47.3 µV rms
(typ)であるため、アンプに起因するSNRの性能低下は、次
式で与えられます。
REF
CPIN
RIN
D2
GND
CIN
10231-033
D1
IN+
OR IN–


47.3
SNRLOSS  20 log 

π
2
2
 47.3  f 3dB (Ne N )
2

図 32.等価アナログ入力回路
このアナログ入力構造を使うと、IN+と IN-との間の差動信号の
サンプリングが可能になります。この差動入力の採用により、
両入力に共存する信号が除去されます。
アクイジション・フェーズでは、アナログ入力(IN+と IN-)のイ
ンピーダンスは、コンデンサ CPIN と、RIN および CIN の直列接続
の回路との並列組み合わせとしてモデル化することができます。
CPIN は主にピン容量です。RIN は 400 Ω (typ)であり、直列抵抗と
スイッチのオン抵抗から構成される集中定数です。CIN は 30
pF(typ)であり、主に ADC サンプリング・コンデンサから構成さ
れています。スイッチが開いている変換フェーズでは、入力イ
ンピーダンスは CPIN に制限されます。RIN と CIN により、1 極の
ローパス・フィルタが構成されるため、不要な折り返し効果が削
減され、ノイズが制限されます。
駆動回路のソース・インピーダンスが小さい場合は、AD7988-x
を直接駆動することができます。ソース・インピーダンスが大
きい場合には、AC性能、特にTHDが大きい影響を受けます。
DC性能は、入力インピーダンスからあまり影響を受けません。
最大ソース・インピーダンスは、許容可能なTHDの大きさに依
存します。THDは、ソース・インピーダンスと最大入力周波数
の関数として性能低下します。
Rev. B








ここで、
f–3dBはMHzで表したAD7988-xの-3 dB入力帯域幅(10 MHz)、
すなわち入力フィルタ(使用した場合)のカットオフ周波数。
Nはアンプのノイズ・ゲイン(たとえばバッファ構成の場合
は 1)。eNはnV/√Hzで表したオペアンプの等価入力ノイズ電
圧。
ACアプリケーションの場合、ドライバはAD7988-xと釣り合
うTHD性能を持つ必要があります。
多チャンネルをマルチプレクスするアプリケーションの場
合、ドライバ・アンプとAD7988-xアナログ入力回路は、コ
ンデンサ・アレイへのフルスケール・ステップに対して 16
ビット・レベル(0.0015%、15 ppm)でセトリングする必要が
あります。アンプのデータシートでは、一般に 0.1%～
0.01%でのセトリングが規定されています。16 ビット・レ
ベルでのセトリング・タイムから大幅に異なることがある
ため、ドライバを選択する前に確認する必要があります。
表 8.推奨ドライバ・アンプ
Amplifier
Typical Application
ADA4841-1
AD8021
AD8022
OP184
AD8655
AD8605, AD8615
Very low noise, small size, and low power
Very low noise and high frequency
Low noise and high frequency
Low power, low noise, and low frequency
5 V single-supply, low noise
5 V single-supply, low power
－ 16/23 －
AD7988-1/AD7988-5
データシート
リファレンス電圧入力
AD7988-xのリファレンス電圧入力REFは動的入力インピーダン
スを持っています。このため、REF入力とGND入力との間を効
果的にデカップリングした低インピーダンス・ソースから駆動
する必要があります(レイアウトのセクション参照)。
REFを非常に小さいインピーダンス・ソースで駆動する場合は
(たとえばAD8031またはAD8605を使用するリファレンス・バッ
ファ)、セラミック・チップ・コンデンサは最適性能を得るため
に十分です。
バッファなしでリファレンス電圧を使う場合は、デカップリン
グ値は使用するリファレンスに依存します。たとえば、22 µFの
セラミック・チップ・コンデンサ(X5R、1206 サイズ)は、低温
度ドリフトADR43xリファレンスを使って最適性能を得るため
に十分です。
必要な場合には、2.2 µF までの小型なリファレンス・デカップ
リング・コンデンサ値を使うことができ、性能特に DNL への影
響は最小に抑えられます。
REF ピンと GND ピンの間に小さい値のセラミック・デカップ
リング・コンデンサ(たとえば、100 nF)を追加する必要はありま
せん。
電源
AD7988-xはコア電源(VDD)とデジタル入力/出力インターフェー
ス電源(VIO)の 2 種類の電源ピンを使っています。VIOを使うと、
1.8 V～5.0 Vで動作するロジックとの直接インターフェースが可
能になります。必要な電源数を減らすときは、VIOとVDDを接
続することができます。AD7988-xはVIOとVDDの間の電源シー
ケンスに依存しません。さらに、広い周波数範囲で電源変動に
対して安定です(図 33 参照)。
80
最適性能を得るためには、VDD をリファレンス電圧入力(REF)
の約 1/2 にする必要があります。たとえば、REF = 5.0 V の場合、
VDD = 2.5 V (±5%)にする必要があります。REF = 2.5V かつ
VDD = 2.5 V の場合、性能は表 2 の様に低下することがありま
す。
AD7988-xは各変換フェーズの終わりで自動的に消費電力を削減
します。
デジタル・インターフェース
AD7988-xのピン数は少ないですが、シリアル・インターフェー
ス・モードで柔軟性を提供します。
CS モードでは、AD7988-xはSPI、QSPI™、デジタル・ホストと
互換性を持っています。このインターフェースでは、3 線式また
は 4 線式を使うことができます。CNV信号、SCK信号、SDO信
号を使う 3 線式インターフェースは、配線数が少ないため、例
えば、孤立しているアプリケーションで便利です。SDI信号、
CNV信号、SCK信号、SDO信号を使う 4 線式インターフェース
を使用すると、CNV(変換を開始します)をリードバック・タイ
ミング(SDI)に依存しないようにすることができます。この機能
は、低ジッタ・サンプリング・アプリケーションまたは同時サ
ンプリング・アプリケーションで便利です。
AD7988-xをチェーン・モードで使うと、シフトレジスタに似た
シングル・データライン上での複数のADCのカスケード接続に
対して、SDI入力を使うディジーチェーン機能を提供すること
ができます。
デバイスが動作するモードは、CNVの立上がりエッジ時のSDI
のレベルで決定されます。SDIがハイ・レベルのとき CS モード
が、SDIがロー・レベルときチェーン・モードが、それぞれ選
択されます。SDIホールド・タイムにより、SDIとCNVが接続さ
れているとき、チェーン・モードが選択されるようになります。
リードバックの前に最大変換時間の経過を待たなければなりま
せん。
PSRR (dB)
75
70
65
55
1
10
100
FREQUENCY (kHz)
1k
10231-034
60
図 33.PSRR の周波数特性
Rev. B
－ 17/23 －
AD7988-1/AD7988-5
データシート
CNV がロー・レベルになると、MSB が SDO に出力されます。残
りのデータビットは、後続の SCK の立下がりエッジで出力され
ます。データは、両 SCK エッジで有効です。立上がりエッジを
使ってデータを取込むことができますが、SCK の立下がりエッ
ジを使うデジタル・ホストを使うと、ホールド・タイムが許容
できる限り、高速な読出しレートが可能になります。16 番目の
SCK 立下がりエッジの後、または CNV がハイ・レベルになっ
たときのいずれか早い方で、SDO はハイ・インピーダンスに戻
ります。
CS モード、3 線式
このモードは、1 個のAD7988-xをSPI互換のデジタル・ホストに
接続する際に使用されます。接続図を図 34 に、対応するタイミ
ングを図 35 に、それぞれ示します。
SDIとVIOを接続した状態では、CNVの立上がりエッジで変換が
開始され、CSモードが選択され、SDOはハイ・インピーダンス
になります。変換が完了すると、AD7988-xはアクイジション・
フェーズに入りパワーダウンします。
CONVERT
DIGITAL HOST
CNV
VIO
SDI
AD7988-1/
AD7988-5
DATA IN
SDO
10231-035
SCK
CLK
図 34.3 線式CSモードの接続図
SDI = 1
tCYC
tCNVH
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSCK
tSCKL
2
3
14
tHSDO
16
tSCKH
tEN
SDO
15
tDIS
tDSDO
D15
D14
D13
D1
D0
図 35.3 線式CSモード・シリアル・インターフェースのタイミング(SDIハイ・レベル)
Rev. B
－ 18/23 －
10231-036
1
SCK
AD7988-1/AD7988-5
データシート
CS モード 4 線式
変換が完了すると、AD7988-xはアクイジション・フェーズに入
りパワーダウンします。SDI入力にロー・レベルを入力すると、
各ADCの変換結果を読出すことができ、MSBがSDOへ出力され
ます。残りのデータビットは、後続のSCKの立下がりエッジで
出力されます。データは、両SCKエッジで有効です。立上がり
エッジを使ってデータを取込むことができますが、SCKの立下
がりエッジを使うデジタル・ホストを使うと、ホールド・タイ
ムが許容できる限り、高速な読出しレートが可能になります。
16 番目のSCK立下がりエッジの後、またはSDIがハイ・レベル
になったときのいずれか早い方で、SDOはハイ・インピーダン
スに戻り、もう一方のAD7988-xを読出すことができるようにな
ります。
このモードは、複数のAD7988-xデバイスを 1 つのSPI互換デジタ
ル・ホストに接続する際に使用します。
2 個のAD7988-xデバイスを使った接続図を図 36 に、対応するタ
イミングを図 37 に、それぞれ示します。
SDIにハイ・レベルを入力した状態では、CNVの立上がりエッ
ジで変換が開始され、CSモードが選択され、SDOはハイ・イン
ピーダンスになります。このモードでは、変換フェーズとそれ
に続くデータ・リードバックの間、CNVをハイ・レベルに維持
する必要があります(SDIとCNVがロー・レベルの場合、SDOは
ロー・レベルに駆動されます)。最小変換時間の前に、SDIを使
ってアナログ・マルチプレクサのような他のSPIデバイスを選択
することができますが、最小変換時間の前にSDIがハイ・レベ
ルに戻り、最大変換時間の間ハイ・レベルを維持する必要があ
ります。
CS2
CS1
CONVERT
CNV
SDI
CNV
AD7988-1/
AD7988-5
SDO
DIGITAL HOST
AD7988-1/
AD7988-5
SDI
SCK
SDO
SCK
10231-037
DATA IN
CLK
図 36.4 線式CSモードの接続図
tCYC
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSSDICNV
SDI (CS1)
tHSDICNV
SDI (CS2)
tSCK
tSCKL
1
2
3
14
tHSDO
tEN
SDO
tDSDO
D15
D14
D13
15
16
17
18
31
32
tDIS
D1
D0
D15
D14
図 37.4 線式CSモードのシリアル・インターフェース・タイミング
Rev. B
30
tSCKH
－ 19/23 －
D1
D0
10231-038
SCK
AD7988-1/AD7988-5
データシート
の間、CNVがハイ・レベルに維持されます。変換が完了すると、
MSBがSDOに出力され、AD7988-xはアクイジション・フェーズ
に入りパワーダウンします。内部シフトレジスタに保存されて
いる残りのデータビットは、後続のSCKの立下がりエッジで出
力されます。各ADCで、SDIが内部シフトレジスタの入力に接
続され、SCKの立下がりエッジでクロック駆動されます。チェ
ーン内の各ADCはデータをMSBファーストで出力し、N個の
ADCをリードバックするためには 16 × N個のクロックが必要で
す。データは、両SCKエッジで有効です。立上がりエッジを使
ってデータを取込むことができますが、SCKの立下がりエッジ
を使うデジタル・ホストを使うと、ホールド・タイムが許容で
きる限り、高速な読出しレートが可能になり、かつチェーン内
のAD7988-x数を増やすことができます。最大変換レートは、合
計リードバック時間により低下することがあります。
チェーン・モード
このモードを使って、3 線式シリアル・インターフェースに複
数のAD7988-xをディジーチェーン接続することができます。こ
の機能は部品数と接続配線数の削減に役立ちます。たとえば、
孤立した複数のコンバータを使用するアプリケーションまたは
インターフェース能力が制限されているシステムではこの接続
が使用されます。データのリードバックは、シフトレジスタを
クロック駆動するのに似ています。
2 個のAD7988-xデバイスを使った接続図を図 38 に、対応するタ
イミングを図 39 に、それぞれ示します。
SDIとCNVをロー・レベルにすると、SDOがロー・レベルに駆
動されます。SCKがロー・レベルのとき、CNVの立上がりエッ
ジで変換が開始され、チェーン・モードが選択されます。この
モードでは、変換フェーズとそれに続くデータ・リードバック
CONVERT
SDI
CNV
CNV
AD7988-1/
AD7988-5
AD7988-1/
AD7988-5
SDO
SDI
A
SCK
DIGITAL HOST
SDO
DATA IN
B
SCK
10231-039
CLK
図 38.チェーン・モードの接続図
SDIA = 0
tCYC
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSCK
tSCKL
tSSCKCNV
SCK
1
2
3
15
tSSDISCK
tHSCKCNV
16
17
18
30
31
32
DA1
DA0
tSCKH
tHSDISCK
tEN
SDOA = SDIB
14
DA15
DA14
DA13
DA1
DA0
DB1
DB0
tHSDO
SDOB
DB15
DB14
DB13
DA15
DA14
図 39.チェーン・モードのシリアル・インターフェース・タイミング
Rev. B
－ 20/23 －
10231-040
tDSDO
AD7988-1/AD7988-5
データシート
アプリケーション情報
Blackfin® DSPに対するインターフェース
AD7988-xは容易にDSPのSPIまたはSPORTへ接続することができ
ます。SPIの設定は、標準のSPIインターフェースを使って容易に
行うことができます(図 40 参照)。
SPI_CLK
SCK
SPI_MISO
SDO
SPI_MOSI
CNV
AD7988-1/
AD7988-5
10231-041
BLACKFIN
DSP
図 40.Blackfin SPI インターフェースへの代表的な接続
同様に、SPORT インターフェースを使ってこの ADC へインター
フェースすることができます。SPORT インターフェースの使用に
は、ダイレクト・メモリ・アクセス(DMA)を使って低ジッタの
CNV 信号をハードウェア・カウンタで発生するなどの利点があり
ます。
SPORTとAD7988-xインターフェースの間に外付けロジックが必要
となることがあります。AD7988-xの評価用ボードは、Blackfin採
用SDPボード(ADSP-BF-527)のSPORTへ直接インターフェースし
ます。SPORTインターフェースに対する構成では、外付けロジッ
クの追加が必要です(図 41 参照)。ADCへのSCK入力を、CNVがハ
イ・レベルのときゲーティングしてオフにし、データの変換中
SCKラインを静止させて、最適な変換結果が得られるようにしま
す。この方法では、SCKパスにANDゲートとNOTゲートを使用し
ます。RSCLKパスとRFSパスで使用するその他のロジック・ゲー
トは、遅延を一致させるためのもので、パスが短い場合は不要で
す。
少なくとも 1 枚のグラウンド・プレーンを使用することが推奨さ
れます。デジタル部とアナログ部に共通または分けて使うことが
できます。後者の場合、各プレーンはAD7988-xの下で接続する必
要があります。
AD7988-xの電圧リファレンス入力REFは動的入力インピーダンス
を持っています。リファレンス電圧のデカップリング・セラミッ
ク・コンデンサをREFピンとGNDピンの近くに、理想的には直接
に接続して、寄生インダクタンスを小さくしてREFをデカップリ
ングし、太い低インピーダンスのパターンで両ピンを接続してく
ださい。
最後に、AD7988-xの電源(VDDとVIO)はAD7988-xの近くに配置し
たセラミック・コンデンサ(一般に 100 nF)でデカップリングし、
低インピーダンス・パスを提供する短く太いパターンで接続して、
電源ライン上のグリッチの影響を軽減します。
図 42 と図 43 に、これらのルールに則ったレイアウトの例を示し
ます。
AD7988-Xの性能評価
AD7988-x評価用ボード(EVAL-AD7988-5SDZ)の梱包には、組み立
て/テスト済みの評価用ボード、ドキュメント、EVAL-SDP-CB1Z
を介してPCからボードを制御するソフトウェアが添付されていま
す。
AD7988-1/
AD7988-5
この方法は、この ADC に対して SPORT インターフェースを使用
する 1 つの方法ですが、この方法と同じ機能のその他のソリュー
ションもあります。
VDRIVE
SDO
10231-043
DR
RSCLK
TSCLK
SCK
RFS
TFS
CNV
AD7988-1/
AD7988-5
図 42.AD7988-xのレイアウト例(表面)
10231-045
BLACKFIN
DSP
図 41.Blackfin Sport インターフェースに対する評価用ボードの接
続
レイアウト
AD7988-xの下のグラウンド・プレーンがシールドして使われてな
い限り、ノイズがチップに混入するので、デバイスの真下をデジ
タル・ラインが通過しないようにしてください。CNVやクロック
のような高速なスイッチング信号は、アナログ信号パスの近くを
絶対に通らないようにしてください。デジタル信号とアナログ信
号の交差は回避する必要があります。
Rev. B
－ 21/23 －
10231-044
AD7988-xを実装するプリント回路ボードは、アナログ部とデジタ
ル部を分離して、ボード内でそれぞれをまとめて配置するように
デザインする必要があります。AD7988-xのピン配置では、すべて
のアナログ信号を左側に、すべてのデジタル信号を右側に配置し
ているため、この作業が容易になります。
図 43.AD7988-xのレイアウト例(裏面)
AD7988-1/AD7988-5
データシート
外形寸法
3.10
3.00
2.90
3.10
3.00
2.90
10
1
5.15
4.90
4.65
6
5
PIN 1
IDENTIFIER
0.50 BSC
0.95
0.85
0.75
15° MAX
1.10 MAX
0.30
0.15
0.70
0.55
0.40
0.23
0.13
6°
0°
091709-A
0.15
0.05
COPLANARITY
0.10
COMPLIANT TO JEDEC STANDARDS MO-187-BA
図 44.10 ピン・ミニスモール・アウトライン・パッケージ[MSOP]
(RM-10)
寸法: mm
2.48
2.38
2.23
3.10
3.00 SQ
2.90
0.50 BSC
6
10
0.50
0.40
0.30
TOP VIEW
0.80
0.75
0.70
SEATING
PLANE
1.74
1.64
1.49
EXPOSED
PAD
0.30
0.25
0.20
5
1
BOTTOM VIEW
0.05 MAX
0.02 NOM
COPLANARITY
0.08
0.20 REF
PIN 1
INDICATOR
(R 0.15)
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
02-27-2012-B
PIN 1 INDEX
AREA
図 45.10 ピン・リードフレーム・チップ・スケール・パッケージ[QFN (LFCSP_WD)]
3 mm × 3 mm ボディ、超極薄デュアル・ピン(CP-10-9)
寸法: mm
Rev. B
－ 22/23 －
AD7988-1/AD7988-5
データシート
オーダー・ガイド
Model1
AD7988-1BRMZ
AD7988-1BRMZRL7
AD7988-1BCPZ-RL
AD7988-1BCPZ-RL7
AD7988-5BRMZ
AD7988-5BRMZRL7
AD7988-5BCPZ-RL
AD7988-5BCPZ-RL7
EVAL-AD79885SDZ
Notes
EVAL-SDP-CB1Z
3
Integral
Nonlinearity
Temperature
Range
Ordering
Quantity
±1.25 LSB max
±1.25 LSB max
−40°C to +125°C
−40°C to +125°C
Tube, 50
Reel, 1,000
Package Description
10-Lead MSOP
10-Lead MSOP
±1.25 LSB max
±1.25 LSB max
±1.25 LSB max
±1.25 LSB max
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
Reel, 5,000
Reel, 1,500
Tube, 50
Reel, 1,000
±1.25 LSB max
±1.25 LSB max
−40°C to +125°C
−40°C to +125°C
Reel, 5,000
Reel, 1,500
2
1
RM-10
RM-10
Branding
C7E
C7E
10-Lead QFN (LFCSP_WD)
10-Lead QFN (LFCSP_WD)
10-Lead MSOP
10-Lead MSOP
CP-10-9
CP-10-9
RM-10
RM-10
C7X
C7X
C7Q
C7Q
10-Lead QFN (LFCSP_WD)
10-Lead QFN (LFCSP_WD)
Evaluation Board with AD7988-5
Populated; Use for Evaluation of Both
AD7988-1 and AD7988-5.
System Demonstration Board, Used as a
Controller Board for Data Transfer via
USB Interface to PC.
CP-10-9
CP-10-9
C7Y
C7Y
Z = RoHS 準拠製品。
これは単独の評価用ボードとして、または評価/デモ目的のEVAL-SDZ-CB1Zと組み合わせて、使用することができます。
3
このボードを使うと、PC からの制御と SD サフィックスが付くすべてのアナログ・デバイセズ評価用ボードとの通信が可能です。
2
Rev. B
－ 23/23 －
Package
Option