[AK7755] AK7755 DSP with Mono ADC Stereo CODEC + Mic/Lineout 1. 概 要 AK7755はモノラルADC、ステレオオーディオCODEC、マイク、ラインアウトアンプ、ディジタルオー ディオインタフェースを内蔵したシグナルプロセッサです。DSPは2560step (48kHzサンプリング時) 並 列演算能力を持ち、RAMベースDSPのため、プログラムを書き換えることで、ユーザの要望に合わせ た音響処理効果や、独自開発の高性能HF機能を実現させることも可能です。小型の36-pin QFNパッケ ージに実装され基板スペースを削減します。 2. 特 長 □ DSP部: - データ幅: 24-bit (Data RAM 24-bit 浮動小数点対応) - マシンサイクル: 最速8.1nst (2560fs，fs=48kHz時) - 乗算器: 24 x 24 → 48-bit (倍精度演算可) - 除算器: 20 / 20 → 20-bit（浮動小数点正規化機能付） - ALU: 52-bit 算術演算 (with overflow margin 4-bit) - プログラムRAM: 4096 x 36-bit - 係数RAM: 2048 x 24-bit - データRAM: 2048 x 24-bit (24-bit 浮動小数点対応) - オフセットレジスタ: 32 x 13-bit - 遅延用RAM: 8192 x 24-bit - アクセラレータ係数RAM: 2048 x 20-bit - アクセラレータデータRAM: 2048 x 16-bit - JX pins (Interrupt) - マスタ／スレーブ動作 - マスタクロック: 2560fs（PLLにより内部で32fs, 48fs, 64fs, 128fs, 256fs, 384fsから生成） □ Two Digital Interfaces (I/F 1, I/F 2) - ディジタル信号入力ポート(4ch) 前詰め24-bit/後詰め24, 20, 16-bit及びI2Sフォーマット対応 - ディジタル信号出力ポート(6ch) 前詰め24-bit/後詰め24, 20, 16-bit及びI2Sフォーマット対応 - Short / Long Frame - 24 bit linear, 8-bit A-law, 8-bit μ-law - TDM 256fs (8ch) 前詰め24-bit及びI2Sフォーマット対応 □ ステレオ24-bit ADC: - サンプリング周波数: fs = 8kHz ~ 96kHz - ADC特性 S/(N+D): 91dB; DR, S/N: 102dB - 2系統アナログ入力セレクタ(差動、シングルエンド入力) - チャンネル独立マイクアナログゲインアンプ(0 ~ 18dB(2dB Step),18dB~36dB(3dB Step)) - アナログDRC(ダイナミックレンジ制御機能) - チャンネル独立ディジタルボリューム内蔵(24dB ~ -103dB, 0.5dB Step, Mute) - DCオフセットキャンセル用ディジタルHPF □ モノラル24-bit ADC: - サンプリング周波数: fs = 8kHz ~ 96kHz - ADC特性 S/(N+D): 90dB; DR, S/N: 100dB - ラインアンプ(21dB ~ -21dB, 3dB step) - ディジタルボリューム内蔵(24dB ~ -103dB, 0.5dB Step, Mute) - DCオフセットキャンセル用ディジタルHPF 014006643-J-01 2014/10 -1- [AK7755] □ ステレオ 24-bit DAC - サンプリング周波数: fs = 8kHz ~ 96kHz - ディジタルボリューム内蔵(12dB ~ -115dB, 0.5dB Step, Mute) - ディジタルディエンファシスフィルタ(tc=50/15us, fs=32kHz, 44.1kHz, 48kHz) □ ライン出力 -シングルエンド - S/(N+D): 91dB; DR, S/N: 106dB -ステレオアナログボリューム内蔵(+0 ~ -28dB, 2.0dB Step, Mute) □ アナログミキサー □ ディジタルミキサー □ 4chディジタルマイクインタフェース内蔵 □ I2C bootloader -EEPROMマット選択可能 □ μPインタフェース: SPI, I2CBUS(400kHz Fast-Mode) □ 電源電圧: アナログ AVDD: 3.0V ~ 3.6V (typ. 3.3V) ディジタル DVDD: 1.14V ~ 1.3V (typ. 1.2V) (外部電源 or 内部レギュレータ選択可能) I/F TVDD: 1.7V ~ 3.6V (typ. 3.3V) 動作温度範囲: -40 ~ 85C □ □ パッケージ: 36 pin QFN (0.5mm pitch) 014006643-J-01 2014/10 -2- [AK7755] 3. 目 次 1. 概 要 ..................................................................................................................................................................1 2. 特 長 ..................................................................................................................................................................1 3. 目 次 ..................................................................................................................................................................3 4. ブロック図と機能説明 ......................................................................................................................................4 ■ デバイスブロック図 .....................................................................................................................................4 ■ DSP部ブロック図 ..........................................................................................................................................5 5. ピン配置と機能説明 ..........................................................................................................................................6 ■ オーダリングガイド .....................................................................................................................................6 ■ ピン配置図 .....................................................................................................................................................6 ■ ピン機能説明 .................................................................................................................................................9 ■ 使用しないピンの処理について ...............................................................................................................10 6. 絶対最大定格 .................................................................................................................................................... 11 7. 推奨動作条件 .................................................................................................................................................... 11 8. 電気的特性 ........................................................................................................................................................12 ■ アナログ特性 ...............................................................................................................................................12 ■ DC特性..........................................................................................................................................................17 ■ 消費電流 .......................................................................................................................................................17 ■ ディジタルフィルタ特性 ...........................................................................................................................18 ■ スイッチング特性 .......................................................................................................................................19 9. 機能説明 ............................................................................................................................................................26 ■ システムクロック .......................................................................................................................................26 ■ コントロールレジスタ設定 .......................................................................................................................30 ■ 電源立ち上げシーケンス ...........................................................................................................................52 ■ LDO(内部回路駆動用レギュレータ).........................................................................................................55 ■ 電源立ち下げシーケンス ...........................................................................................................................55 ■ パワーダウン・リセット ...........................................................................................................................56 ■ RAMクリア ..................................................................................................................................................58 ■ シリアルデータインタフェース ...............................................................................................................59 ■ μPインタフェース設定とピン状態 ...........................................................................................................66 ■ SPIインタフェース(I2CSEL = “L”)............................................................................................................66 ■ I2C BUSインタフェース(I2CSEL = “H”) ...................................................................................................79 ■ アナログ入力部 ...........................................................................................................................................84 ■ ADC部 ...........................................................................................................................................................87 ■ DAC部 ...........................................................................................................................................................90 ■ アナログ出力部 ...........................................................................................................................................92 ■ 簡易書き込みエラーチェック ...................................................................................................................94 ■ EEPROMインタフェース ...........................................................................................................................95 ■ ディジタルマイクインタフェース ...........................................................................................................99 ■ ディジタルミキサー .................................................................................................................................100 10. 外部接続回路例 ............................................................................................................................................101 ■ 接続図 .........................................................................................................................................................101 ■ 周辺回路 .....................................................................................................................................................105 11. パッケージ ....................................................................................................................................................107 ■ 材質・メッキ仕様 .....................................................................................................................................107 ■ マーキング .................................................................................................................................................108 12. 改訂履歴 ........................................................................................................................................................109 重要な注意事項 .................................................................................................................................................. 110 014006643-J-01 2014/10 -3- [AK7755] 4. ブロック図と機能説明 ■ デバイスブロック図 Figure 1. 全体ブロック図 014006643-J-01 2014/10 -4- [AK7755] ■ DSP部ブロック図 CP0, CP1 Pointer DP0, DP1 Coefficient RAM Data RAM 2048w x 24-Bit(20.4f) 2048w×24-Bit OFREG 32w x 13-Bit DLP0, DLP1 Delay RAM 8192w x 24-Bit(20.4f) CBUS(24-Bit) DBUS(28-Bit) MPX24 Micon I/F MPX24 X Serial I/F Control DEC Y PRAM 4096w×36-Bit Multiply 24 ×24 → 48-Bit PC Stack : 5level(max) 28-Bit 48-Bit TMP 12×24-Bit PTMP(LIFO) 6×24-Bit MUL DBUS 2×16/20/24-Bit DIN4 2×16/20/24-Bit DIN3 2×16/20/24-Bit DIN2 2×16/20/24-Bit DIN1 ALU 2×16/20/24-Bit DOUT4 52-Bit 2×16/20/24-Bit DOUT3 2×16/20/24-Bit DOUT2 2×16/20/24-Bit DOUT1 SHIFT 52-Bit 48-Bit A B Overflow Margin: 4-Bit 52-Bit DR0 3 Accelerator 52-Bit Coefficient RAM (ACCRAM) 2048w x 20-Bit Over Flow Data Generator Division 2020→20 Data RAM (ACDRAM) 2048w x 16-Bit Peak Detector Figure 2. DSP ブロック図 014006643-J-01 2014/10 -5- [AK7755] 5. ピン配置と機能説明 ■ オーダリングガイド -40 +85C 評価ボード AK7755EN/VN AKD7755 36ピン QFN (0.5mm pitch) OUT3 OUT2 DVSS DVDD/AVDRV LDOE PDN AVDD CSN/CAD/MATSEL SI/EXTEEP 27 26 25 24 23 22 21 20 19 ■ ピン配置図 OUT1 28 18 SCLK/SCL AVDD 29 17 SO/SDA AVSS 30 16 SDOUT1/EEST IN4/INN2/DMCLK2 31 15 SDOUT2/JX3/MAT0 IN3/INP2/DMDAT2 32 14 SDOUT3/JX2/MAT1 IN2/INN1/DMCLK1 33 13 DVSS IN1/INP1/DMDAT1 34 12 TVDD LIN 35 11 XTI AVDD 36 10 XTO 36pin QFN 1 2 3 4 5 6 7 8 9 VCOM AVSS I2CSEL SDIN2/JX1 SDIN1/JX0 STO/RDY LRCK BICK CLKO (TOP VIEW) PIN Input Output I/O Power Figure 3. ピン配置図 014006643-J-01 2014/10 -6- [AK7755] OUT3 OUT2 DVSS DVDD/AVDRV LDOE PDN AVDD CSN SI 27 26 25 24 23 22 21 20 19 I2CSEL pin = “L” OUT1 28 18 SCLK AVDD 29 17 SO AVSS 30 16 SDOUT1/EEST IN4/INN2/DMCLK2 31 15 SDOUT2/JX3 IN3/INP2/DMDAT2 32 14 SDOUT3/JX2 IN2/INN1/DMCLK1 33 13 DVSS IN1/INP1/DMDAT1 34 12 TVDD LIN 35 11 XTI AVDD 36 10 XTO 36pin QFN 1 2 3 4 5 6 7 8 9 VCOM AVSS I2CSEL=“L” SDIN2/JX1 SDIN1/JX0 STO/RDY LRCK BICK CLKO (TOP VIEW) PIN Input Output I/O Power OUT3 OUT2 DVSS DVDD/AVDRV LDOE PDN AVDD CAD EXTEEP=“L” 27 26 25 24 23 22 21 20 19 I2CSEL pin = “H”, EXTEEP pin = “L” OUT1 28 18 SCL AVDD 29 17 SDA AVSS 30 16 SDOUT1/EEST IN4/INN2/DMCLK2 31 15 SDOUT2/JX3 IN3/INP2/DMDAT2 32 14 SDOUT3/JX2 IN2/INN1/DMCLK1 33 13 DVSS IN1/INP1/DMDAT1 34 12 TVDD LIN 35 11 XTI AVDD 36 10 XTO 36pin QFN 2 3 4 5 6 7 8 9 AVSS I2CSEL=“H” SDIN2/JX1 SDIN1/JX0 STO/RDY LRCK BICK CLKO VCOM 1 (TOP VIEW) 014006643-J-01 PIN Input Output I/O Power 2014/10 -7- [AK7755] OUT3 OUT2 DVSS DVDD/AVDRV LDOE PDN AVDD MATSEL=“L” EXTEEP=“H” 27 26 25 24 23 22 21 20 19 I2CSEL pin = “H”, EXTEEP pin = “H”, MATSEL pin = “L” OUT1 28 18 SCL AVDD 29 17 SDA AVSS 30 16 SDOUT1/EEST IN4/INN2/DMCLK2 31 15 SDOUT2/JX3 IN3/INP2/DMDAT2 32 14 SDOUT3/JX2 IN2/INN1/DMCLK1 33 13 DVSS IN1/INP1/DMDAT1 34 12 TVDD LIN 35 11 XTI AVDD 36 10 XTO 36pin QFN 2 3 4 5 6 7 8 9 AVSS I2CSEL=“H” SDIN2/JX1 SDIN1/JX0 STO/RDY LRCK BICK CLKO VCOM 1 (TOP VIEW) PIN Input Output I/O Power OUT3 OUT2 DVSS DVDD/AVDRV LDOE PDN AVDD MATSEL=“H” EXTEEP=“H” 27 26 25 24 23 22 21 20 19 I2CSEL pin = “H”, EXTEEP pin = “H”, MATSEL pin = “H” OUT1 28 18 SCL AVDD 29 17 SDA AVSS 30 16 SDOUT1/EEST IN4/INN2/DMCLK2 31 15 MAT0 IN3/INP2/DMDAT2 32 14 MAT1 IN2/INN1/DMCLK1 33 13 DVSS IN1/INP1/DMDAT1 34 12 TVDD LIN 35 11 XTI AVDD 36 10 XTO 36pin QFN 2 3 4 5 6 7 8 9 AVSS I2CSEL=“H” SDIN2/JX1 SDIN1/JX0 STO/RDY LRCK BICK CLKO VCOM 1 (TOP VIEW) 014006643-J-01 PIN Input Output I/O Power 2014/10 -8- [AK7755] ■ ピン機能説明 No. Pin名称 1 VCOM 2 AVSS 3 I2CSEL 4 5 6 7 8 9 SDIN2 JX1 SDIN1 JX0 STO RDY LRCK BICK CLKO 10 XTO 11 XTI 12 TVDD 13 DVSS SDOUT3 JX2 14 MAT1 15 SDOUT2 JX3 MAT0 SDOUT1 EEST SO 17 SDA 16 SCLK 18 SCL 19 SI EXTEEP I/O 機能 アナログ部コモン電圧出力ピン O 2.2μFのセラミックコンデンサをAVSSとの間に接続してください。 外部回路には使用しないでください。 - グランドピン 0V I2CBUS選択 ピン I2CSEL pin =“L”: SPIインタフェース I I2CSEL pin =“H”: I2CBUSインタフェース I2CSELは、“L(DVSS)”, “H(TVDD)”固定で使用してください。 I シリアルデータ2入力 I 外部条件Jump1ピン (JX1E bit = “1”) I シリアルデータ1入力 I 外部条件Jump0ピン (JX0E bit = “1”) O ステータス出力ピン O RDY pin I/O LRチャネル選択ピン（プルダウン抵抗付き） I/O シリアルビットクロックピン（プルダウン抵抗付き） O クロック出力ピン 発振回路出力ピン O 水晶振動子を使用する場合、水晶振動子をXTI pinとXTO pinに接続します。 水晶振動子を使用しない場合は、オープンにしてください。 発振回路入力ピン I 水晶振動子を使用する場合は、水晶振動子をXTI pinとXTO pinに接続します。 水晶振動子を使用しない場合は、外部クロック又はオープンにしてください。 - ディジタルIO電源ピン 1.7～3.6V (typ.3.3V) - グランド ピン 0V O シリアルデータ3出力ピン I 外部条件Jump2ピン (JX2E bit = “1”) I2CSEL pin = EXTEEP pin = MATSEL pin = “H” I EEPROMダウンロード マット選択アドレス1 O シリアルデータ2出力ピン I 外部条件Jump3ピン (JX3E bit = “1”) I2CSEL pin = EXTEEP pin = MATSEL pin = “H” I EEPROMダウンロード マット選択アドレス0 O シリアルデータ1出力ピン O EEPROMインタフェース ステータス O I2CSEL pin = “L” SO pin I/O I2CSEL pin = “H” SDA pin I2CBUSインタフェース I2CSEL pin = “L” SPIインタフェース用シリアルデータクロックピン I クロックを入力しない時は、SCLK pin = “H”にしてください。 I2CSEL pin = “H” 2 I/O SCL I CBUSインタフェース EEPROMダウンロード（EXTEEP pin = “H”） 時は出力ピンとなります。 I2CSEL pin = “L” SPIインタフェース用シリアルデータ入力ピン I 使用しない場合は、SI pin = “L”にしてください。 I I2CSEL pin = “H” EEPROMダウンロードコントロールピン 014006643-J-01 2014/10 -9- [AK7755] I2CSEL pin = “L” SPIインタフェース用ChipSelectN pin 20 CSN I パワーダウン中および、マイコンとのインタフェースを行わない場合は、 CSN pin = “H”にしてください。 CAD I I2CSEL pin = “H” I2CBUSアドレスピン MATSEL I I2CSEL pin = EXTEEP pin = “H” EEPROMダウンロード マット選択 21 AVDD - アナログ電源 ピン 3.3V (typ) パワーダウンN ピン 22 PDN I AK7755をパワーダウンするのに使用します。 電源立ち上げ時は“L”にしてください。 LDO選択ピン LDOE pin = “L”:24 pin 外部1.2V供給 23 LDOE I LDOE pin = “H”:24 pin LDO Output(LDO動作) LDOE pinは、“L(DVSS)”, “H(TVDD)”固定で使用してください。 DVDD - ディジタルコア電源 ピン1.2V(typ) (LDOE pin = “L”) LDO Output (LDOE pin = “H”) 24 1μFのコンデンサを25pin(DVSS)との間に接続します。 AVDRV O 外部回路には使用しないでください。 - グランドピン0V 25 DVSS 26 OUT2 O ライン出力2ピン 27 OUT3 O ライン出力3ピン 28 OUT1 O ライン出力1ピン 29 AVDD - アナログ電源ピン 3.3V (typ) 30 AVSS - グランドピン 0V IN4/INN2 I ADC 入力ピン(AINE bit = “1”) 31 DMCLK2 O ディジタルマイククロック出力2 ピン (DMIC2 bit = “1”) IN3/INP2 I ADC 入力ピン (AINE bit = “1”) 32 DMDAT2 I ディジタルマイクデータ入力2 ピン (DMIC2 bit = “1”) IN2/INN1 I ADC 入力ピン (AINE bit = “1”) 33 DMCLK1 O ディジタルマイククロック出力1 ピン (DMIC1 bit = “1”) IN1/INP1 I ADC 入力ピン (AINE bit = “1”) 34 DMDAT1 I ディジタルマイクデータ入力1 ピン (DMIC1 bit = “1”) 35 LIN I モノラルADC入力ピン 36 AVDD - アナログ電源ピン 3.3V (typ) Note 1. ディジタル入力ピンは、オープンにしないでください。アナログ入力ピン を使用しない場合は、 オープンにしてください。I2CSEL pin、LDOE pin、CAD/MATSEL pin は “L(DVSS)”または “H(TVDD)”固定で使用してください。 ■ 使用しないピンの処理について 使用しない入出力ピンは下記の設定を行い、適切に処理してください。 区分 ピン名称 LIN, IN1/INP1/DMDAT1, IN2/INN1/DMCLK1, IN3/INP2/DMDAT2, Analog IN4/INN2/DMCLK2, OUT1, OUT2, OUT3 STO/RDY, CLKO, XTO, XTI, SDOUT3/JX2/MAT1, SDOUT2/JX3/MAT0, SDOUT1/EEST, SO/SDA, LRCK, BICK, Digital I2CSEL, SDIN2/JX1, SDIN1/JX0, SCLK/SCL, SI/EXTEEP, CSN/CAD/MATSEL, LDOE 014006643-J-01 設定 オープン オープン DVSSに接続 2014/10 - 10 - [AK7755] 6. 絶対最大定格 (AVSS=DVSS=0V: Note 2) Parameter Symbol min max Unit 電源電圧 AVDD -0.3 4.3 V Analog TVDD -0.3 4.3 V Digital1(I/F) DVDD -0.3 1.6 V Digital2(Core) ΔGND -0.3 0.3 V DVSS-AVSS (Note 2) mA IIN ±10 入力電流(除: 電源ピン) － V VINA -0.3 アナログ入力電圧 (Note 3) (AVDD+0.3)≦4.3 V VIND -0.3 ディジタル入力電圧 (Note 4) (TVDD+0.3)≦4.3 Ta -40 85 動作周囲温度 ℃ Tstg -65 150 保存温度 ℃ Note 2. すべての電圧はグランドに対する値です。AVSS と DVSS は、同電位にしてください。 Note 3. アナログ入力電圧の max 値は、(AVDD+0.3)V または 4.3V のどちらか低い方です。 Note 4. ディジタル入力電圧の max 値は、(TVDD+0.3)V または 4.3V のどちらか低い方です。 注意：この値を超えた条件で使用した場合、デバイスを破壊することがあります。また通常の動作は 保証されません。 7. 推奨動作条件 (AVSS=DVSS=0V: Note 2) Parameter Symbol min typ max Unit 電源電圧 AVDD 3.0 3.3 3.6 V Analog TVDD 1.7 3.3 3.6 V Digital1(I/F) DVDD 1.14 1.2 1.3 V Digital2(Core) Note 5. DVDD を外部から供給する場合（LDOE pin = “L”）は AVDD,TVDD を先に立ち上げた後で DVDD を立ち上げてください。この際、AVDD と TVDD の立ち上げ順の規定はありません。また、内 部レギュレータを使用する際（LDOE pin = “H”）は AVDD, TVDD の立ち上げ順の規定はありま せん。PDN pin = “L”の状態で各電源を立ち上げ、全ての電源が立ち上がった後、PDN pin = “H” にしてください。 Note 6. I2CBUS を使用(I2CSEL pin = “H”)する場合、周辺デバイスが電源 ON の状態で AK7755 の電源を OFF にしないでください。また、SDA, SCL pin のプルアップ抵抗の接続先は TVDD 以下にして ください。 注意：本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますの で十分ご注意ください。 014006643-J-01 2014/10 - 11 - [AK7755] 8. 電気的特性 ■ アナログ特性 1. MIC AMP ゲイン (Ta= 25℃; AVDD=TVDD=3.3V; DVDD=1.2V; AVSS=DVSS=0V) Parameter min 14 入力インピーダンス MGNL[3:0]-bit=0h, MGNR[3:0]-bit=0h MGNL[3:0]-bit=1h, MGNR[3:0]-bit=1h MGNL[3:0]-bit=2h, MGNR[3:0]-bit=2h MGNL[3:0]-bit=3h, MGNR[3:0]-bit=3h MGNL[3:0]-bit=4h, MGNR[3:0]-bit=4h MGNL[3:0]-bit=5h, MGNR[3:0]-bit=5h MGNL[3:0]-bit=6h, MGNR[3:0]-bit=6h MIC AMP MGNL[3:0]-bit=7h, MGNR[3:0]-bit=7h ゲイン MGNL[3:0]-bit=8h, MGNR[3:0]-bit=8h MGNL[3:0]-bit=9h, MGNR[3:0]-bit=9h MGNL[3:0]-bit=Ah, MGNR[3:0]-bit=Ah MGNL[3:0]-bit=Bh, MGNR[3:0]-bit=Bh MGNL[3:0]-bit=Ch, MGNR[3:0]-bit=Ch MGNL[3:0]-bit=Dh, MGNR[3:0]-bit=Dh MGNL[3:0]-bit=Eh, MGNR[3:0]-bit=Eh MGNL[3:0]-bit=Fh, MGNR[3:0]-bit=Fh typ 20 0 2 4 6 8 10 12 14 16 18 21 24 27 30 33 36 max Unit kΩ dB dB dB dB dB dB dB dB dB dB dB dB dB dB dB dB 2. Line-in AMP ゲイン (Ta= 25℃; AVDD=TVDD=3.3V; DVDD=1.2V; AVSS=DVSS=0V) Parameter min typ max Unit 14 20 kΩ 入力インピーダンス LIGN[3:0]-bit=0h 0 dB LIGN[3:0]-bit=1h -3 dB LIGN[3:0]-bit=2h -6 dB LIGN[3:0]-bit=3h -9 dB LIGN[3:0]-bit=4h -12 dB LIGN[3:0]-bit=5h -15 dB LIGN[3:0]-bit=6h -18 dB Line-in LIGN[3:0]-bit=7h -21 dB ゲイン AMP N/A dB (Note 7) LIGN[3:0]-bit=8h LIGN[3:0]-bit=9h +3 dB LIGN[3:0]-bit=Ah +6 dB LIGN[3:0]-bit=Bh +9 dB LIGN[3:0]-bit=Ch +12 dB LIGN[3:0]-bit=Dh +15 dB LIGN[3:0]-bit=Eh +18 dB LIGN[3:0]-bit=Fh +21 dB Note 7. ラインインアンプの出力信号をアナログミキサーに入力した場合、ゲインはミキサー部で+18dB 加算されます。 014006643-J-01 2014/10 - 12 - [AK7755] 3. MIC Amp + ADC Ta= 25℃; AVDD=TVDD=3.3V; DVDD=1.2V; AVSS=DVSS=0V; 信号周波数1kHz; サンプリングレートfs=48kHz; 測定周波数=20Hz~20kHz サンプリングレートfs=96kHz; 測定周波数=20Hz~40kHz CKM mode0(CKM[2:0]= “000”); BITFS[1:0]= “00” (64fs); 差動入力時 Parameter min typ 分解能 ダイナミック特性(差動入力時) fs=48kHz (Note 12) 80 91 fs=48kHz (Note 13) 88 S/(N+D) (-1dBFS) fs=96kHz (Note 12) 89 fs=96kHz (Note 13) 85 fs=48kHz (A-weighted) (Note 12) 94 102 93 Dynamic Range fs=48kHz (A-weighted) (Note 13) (Note 8) fs=96kHz (Note 12) 95 fs=96kHz (Note 13) 89 fs=48kHz (A-weighted) (Note 12) 94 102 fs=48kHz (A-weighted) (Note 13) 93 S/N fs=96kHz (Note 12) 95 fs=96kHz (Note 13) 89 90 105 チャネル間アイソレーション (Note 9) DC精度(差動入力時) チャネル間ゲインミスマッチ 0.0 アナログ入力 (Note 12) ±2.0 ±2.2 入力電圧 (Note 13) ±0.277 (差動入力時) (Note 10) (Note 12) 2.0 2.2 入力電圧 (Note 13) (シングルエンド入力時) (Note 11) 0.277 Note 8. -60dBFS の信号を入力したときの S/(N+D)です。 Note 9. -1dBFS の信号を入力した場合の、Lch-Rch 間のアイソレーションです。 Note 10. 対象となる入力ピンは、INP1/INN1, INP2/INN2 です。 Note 11. 対象となる入力ピンは、IN1, IN2, IN3, IN4 です。 Note 12. MGNL/R[3:0] bits = 0h (0dB) Note 13. MGNL/R[3:0] bits = 9h (18dB) MIC Amp + ADC 014006643-J-01 max 24 Unit bit dB dB dB dB 0.3 ±2.4 2.4 dB Vp-p Vp-p 2014/10 - 13 - [AK7755] 4. Line-in Amp + ADC Ta=25℃; AVDD=TVDD=3.3V; DVDD=1.2V; AVSS=DVSS=0V; 信号周波数1kHz; サンプリング周波数fs=48kHz; 測定周波数=20Hz~20kHz サンプリング周波数fs=96kHz; 測定周波数=20Hz~40kHz CKM mode0(CKM[2:0]= “000”); BITFS[1:0]= “00”(64fs) Parameter 分解能 ダイナミック特性 fs=48kHz (Note 16) fs=48kHz (Note 17) S/(N+D) (-1dBFS) fs=96kHz (Note 16) fs=96kHz (Note 17) fs=48kHz (A-weighted) (Note 16) Dynamic fs=48kHz (A-weighted) (Note 17) Range fs=96kHz (Note 16) (Note 14) fs=96kHz (Note 17) fs=48kHz (A-weighted) (Note 16) fs=48kHz (A-weighted) (Note 17) S/N fs=96kHz (Note 16) fs=96kHz (Note 17) アナログ入力 (Note 16) 入力電圧 (Note 15) (Note 17) Note 14. -60dBFS の信号を入力したときの S/(N+D)です。 Note 15. 対象となる入力ピンは、LIN pin です。 Note 16. LIGN[3:0] bits = 0h (0dB) Note 17. LIGN[3:0] bits = Eh (+18 dB) min typ 77 90 86 88 85 100 90 95 86 100 90 95 86 Line-in Amp + ADC 014006643-J-01 92 92 2.00 2.20 0.277 max 24 Unit bit dB dB dB 2.40 Vp-p 2014/10 - 14 - [AK7755] 5. Line-out AMPゲイン Ta= 25℃; AVDD=TVDD=3.3V; DVDD=1.2V; AVSS=DVSS=0V Parameter Line-out LOVOL1[3:0]-bit=0h, LOVOL2[3:0]bits=0h, AMP LOVOL3[3:0]-bit=0h LOVOL1[3:0]-bit=1h, LOVOL2[3:0]bits=1h, LOVOL3[3:0]-bit=1h LOVOL1[3:0]-bit=2h, LOVOL2[3:0]bits=2h, LOVOL3[3:0]-bit=2h LOVOL1[3:0]-bit=3h, LOVOL2[3:0]bits=3h, LOVOL3[3:0]-bit=3h LOVOL1[3:0]-bit=4h, LOVOL2[3:0]bits=4h, LOVOL3[3:0]-bit=4h LOVOL1[3:0]-bit=5h, LOVOL2[3:0]bits=5h, LOVOL3[3:0]-bit=5h LOVOL1[3:0]-bit=6h, LOVOL2[3:0]bits=6h, LOVOL3[3:0]-bit=6h LOVOL1[3:0]-bit=7h, LOVOL2[3:0]bits=7h, LOVOL3[3:0]-bit=7h ゲイン LOVOL1[3:0]-bit=8h, LOVOL2[3:0]bits=8h, LOVOL3[3:0]-bit=8h LOVOL1[3:0]-bit=9h, LOVOL2[3:0]bits=9h, LOVOL3[3:0]-bit=9h LOVOL1[3:0]-bit=Ah, LOVOL2[3:0]bits=Ah, LOVOL3[3:0]-bit=Ah LOVOL1[3:0]-bit=Bh, LOVOL2[3:0]bits=Bh, LOVOL3[3:0]-bit=Bh LOVOL1[3:0]-bit=Ch, LOVOL2[3:0]bits=Ch, LOVOL3[3:0]-bit=Ch LOVOL1[3:0]-bit=Dh, LOVOL2[3:0]bits=Dh, LOVOL3[3:0]-bit=Dh LOVOL1[3:0]-bit=Eh, LOVOL2[3:0]bits=Eh, LOVOL3[3:0]-bit=Eh LOVOL1[3:0]-bit=Fh, LOVOL2[3:0]bits=Fh, LOVOL3[3:0]-bit=Fh 014006643-J-01 min typ max Unit mute dB -28 dB -26 dB -24 dB -22 dB -20 dB -18 dB -16 dB -14 dB -12 dB -10 dB -8 dB -6 dB -4 dB -2 dB 0 dB 2014/10 - 15 - [AK7755] 6. DAC+Line-out AMP Ta= 25℃; AVDD=TVDD=3.3V; DVDD=1.2V; AVSS=DVSS=0V; 信号周波数1kHz; サンプリングレートfs=48kHz; 測定周波数=20Hz~20kHz サンプリングレートfs=96kHz; 測定周波数=20Hz~40kHz CKM mode0(CKM[2:0]= “000”); BITFS[1:0] bits = “00” ; LOVOL1/2/3[3:0] bits = Fh (0dB); Parameter min typ max 24 分解能 ダイナミック特性 (OUT1,OUT2,OUT3) fs=48kHz 80 91 S/(N+D) (0 dBFS) fs=96kHz 89 fs=48kHz (A-weighted) 100 106 Dynamic Range (Note 18) fs=96kHz 101 fs=48kHz (A-weighted) 100 106 S/N fs=96kHz 101 90 110 チャネル間アイソレーション (f=1kHz) (Note 19) DC精度 0.0 0.5 チャネル間ゲインミスマッチ アナログ出力 2.28 2.51 2.74 出力電圧 (Note 20) 10 負荷抵抗 30 負荷容量 Note 18. -60dBFS の信号を入力したときの S/(N+D)です。 Note 19. DAC の Lch-Rch 間のアイソレーションです。 Note 20. フルスケール出力電圧です。出力電圧は AVDD に比例(AVDD x 0.76)します。 DAC 014006643-J-01 Unit bit dB dB dB dB dB Vp-p kΩ pF 2014/10 - 16 - [AK7755] ■ DC特性 (Ta= -40~85℃, AVDD=3.3V, DVDD=1.2V, TVDD=1.7~3.6V, AVSS=DVSS=0V) min typ Parameter 記号 VIH 80%TVDD ハイレベル入力電圧 VIL ローレベル入力電圧 VIH 70%TVDD SCL, SDAハイレベル入力電圧 VIL SCL, SDAローレベル入力電圧 DMDAT1, DMDAT2ハイレベル入力電圧 VIH2 65%AVDD (DMIC1, DMIC2 bit = “1”) DMDAT1, DMDAT2ローレベル入力電圧 VIL2 (DMIC1, DMIC2 bit = “1”) VOH TVDD-0.3 ハイレベル出力電圧Iout= -100A (Note 21) max 20%TVDD 30%TVDD Unit V V V V V 35%AVDD V 0.3 V V VOL ローレベル出力電圧Iout=100A (Note 22) 0.4 VOL SCL, SDA ローレベル出力電圧 TVDD≧2.0V 20%TVDD Iout=3mA VOL TVDD＜2.0V DMCLK1, DMCLK2ハイレベル出力電圧 Iout = -80A VOH2 AVDD-0.4 (DMIC1, DMIC2 bit = “1”) DMCLK1, DMCLK2ローレベル出力電圧 Iout = 80A VOL2 0.4 (DMIC1, DMIC2 bit = “1”) Iin ±10 入力リーク電流 (Note 23) 77 Iid 入力リーク電流 プルダウン抵抗付きピン (Note 24) 17 lix 入力リーク電流 XTI pin Note 21. XTO pin を除きます。 Note 22. SDA, XTO pin を除きます。 Note 23. プルダウン抵抗付ピン, XTI pin を除きます｡ Note 24. プルダウン抵抗付ピン (Typ 43 kΩ@3.3V)は LRCK, BICK, SDOUT2/JX3/MAT0, SDOUT3/JX2/MAT1 pin です｡ V V V A A A ■ 消費電流 Ta=25℃, AVDD=3.0~3.6V (typ=3.3V, max=3.6V), TVDD=1.7~3.6V (typ=3.3V, max=3.6V), DVDD=1.14~1.3V (typ=1.2V, max=1.3V), AVSS=DVSS=0V Parameter Symbol min typ max AVDD 16 24 動作時消費電流 1(Note 25) TVDD 3 4.5 (LDOE pin = “L”) DVDD 25 40 AVDD 48 72 動作時消費電流2(Note 25) TVDD 3 4.5 (LDOE pin = “H”) AVDD 10 パワーダウン時消費電流 TVDD 10 (PDN pin= “L”, LDOE pin = “L”) DVDD 200 AVDD 1 パワーダウン時消費電流 (PDN pin= “L”, LDOE pin = “H”) TVDD 1 Note 25. DVDDの消費電流は、DSPプログラムの内容によって変化します。 （参考値：弊社Hands Freeプログラムを使用した場合の消費電流は6mAです。） 014006643-J-01 Unit mA mA mA mA mA μA μA μA μA μA 2014/10 - 17 - [AK7755] ■ ディジタルフィルタ特性 1. ADC部 (Ta= -40~85℃; AVDD=3.0~3.6V, TVDD=1.7~3.6V, DVDD=1.14~1.3V, AVSS=DVSS=0V, fs=48kHz (Note 26)) Parameter Symbol min typ max Unit PB 0 20.7 kHz +0.14dB ~ 0.12dB 通過域 (Note 27) -0.87dB 21.6 kHz -3.0dB 22.8 kHz SB 28.4 kHz 阻止域 (Note 28) 通過域リップル (Note 27) PR ±0.14 dB SA 65 dB 阻止域減衰量 (Note 28, Note 29) 0 μs △GD 群遅延歪 GD 12.5 Ts 群遅延 (Ts=1/fs) Note 26. 各振幅特性の周波数は fs（サンプリングレート）に比例します。 ハイパスフィルタの特性は含まれていません。 Note 27. 通過域は fs=48kHz のとき、DC から 18.9kHz です。 Note 28. 阻止域は fs=48kHz のとき、28kHz から 3.044MHz です。 Note 29. fs=48kHz のときアナログ変調器は 3.072MHz でアナログ入力をサンプリングします。 従って、サンプリング周波数の整数倍の帯域( n x 3.072MHz ± 21.99kHz ; n = 0,1,2,3･･･)中に存 在する入力信号については、ディジタルフィルタによっては減衰されません。 2. DAC部 (Ta= -40~85℃; AVDD=3.0~3.6V, TVDD=1.7~3.6V, DVDD=1.14~1.3V, AVSS=DVSS=0V, fs=48kHz) Parameter Symbol min typ max Unit PB (±0.05dB) 0 21.7 kHz 通過域 (Note 30) (-6.0dB) 24 kHz SB 26.2 kHz 阻止域 (Note 30) PR ±0.05 dB 通過域リップル SA 64 dB 阻止域減衰量 GD 24 Ts 群遅延 (Ts=1/fs) (Note 31) ディジタルフィルタ＋アナログフィルタ ±0.5 dB 振幅特性 20Hz~20.0kHz Note 30. 各振幅特性の周波数は fs（サンプリングレート）に比例します。 PB = 0.4535 x fs(@ 0.05dB)、SB = 0.5465 x fs です。 Note 31. ディジタルフィルタによる演算遅延で、データが入力レジスタにセットされてからアナログ信 号が出力されるまでの時間です。 014006643-J-01 2014/10 - 18 - [AK7755] ■ スイッチング特性 1. システムクロック (Ta= -40~85℃; AVDD=3.0~3.6V, TVDD=1.7~3.6V, DVDD=1.14~1.3V, AVSS=DVSS=0V, CL=20pF) Parameter Symbol min typ max Unit a) 水晶振動子使用時 11.2896 MHz CKM[2:0]-bit=0h fXTI 12.288 16.9344 CKM[2:0]-bit=1h fXTI MHz 18.432 b) 外部クロック使用時 40 50 60 % デューティ比 11.2896 CKM[2:0]-bit=0h,2h fXTI 11.0 12.4 MHz 12.288 16.9344 CKM[2:0]-bit=1h fXTI 16.5 18.6 MHz 18.432 LRCK周波数 (Note 32) fs 8 48 96 kHz BICK周波数 (Note 33) TDM256 bit = “0” tBCLKH 64 ns ハイレベル幅 (通常インタフェ tBCLKL 64 ns ローレベル幅 ース) 6.2 fBCLK 0.23 3.072 MHz 周波数 TDM256 bit = “1” tBCLKH 32 ns ハイレベル幅 (TDMインタフェ ローレベル幅 tBCLKL 32 ns ース) 12.3 fBCLK 1.8 12.288 MHz 周波数 Note 32. LRCK とサンプリングレート(fs)は、一致している必要があります。 Note 33. BICK を内部動作用の基準クロックとして使用する場合は、LRCK と同期し、周波数は固定して いる必要があります。 1/fXTI 1/fXTI tXTI=1/fXTI XTI VIH VIL 1/fs ts=1/fs 1/fs VIH LRCK VIL 1/fBCLK 1/fBCLK tBCLK=1/fBCLK VIH BICK VIL tBCLKH tBCLKL Figure 4. システムクロックタイミング波形 014006643-J-01 2014/10 - 19 - [AK7755] 2. パワーダウン (Ta= -40~85℃; AVDD=3.0~3.6V, TVDD=1.7~3.6V, DVDD=1.14~1.3V, AVSS=DVSS=0V) Parameter Symbol min typ max tRST 600 PDNパルス幅 (Note 34) Note 34. 電源投入時は PDN pin = “L”にしてください。 Unit ns PDN tRST VIL Figure 5. リセットタイミング波形 3. シリアルデータインタフェース SDIN1, SDIN2, SDOUT1, SDOUT2, SDOUT3 (Ta= -40~85℃; AVDD=3.0~3.6V, TVDD=1.7~3.6V, DVDD=1.14~1.3V, AVSS=DVSS=0V, CL=20pF) Parameter Symbol min typ max Unit スレーブモード tBLRD 20 ns BICK “↑”からLRCKへの遅延時間 (Note 35) tLRBD 20 ns LRCKからBICK1 “↑”への遅延時間 (Note 35) tBSIDS 20 ns シリアルデータ入力 ラッチセットアップ時間 tBSIDH 20 ns シリアルデータ入力 ラッチホールド時間 tLRD 20 ns LRCKからシリアルデータ出力遅延時間 (Note 36) tBSOD 20 ns BICK “↓”からシリアルデータ出力遅延時間 (Note 37) マスタモード 32, 48, fBCLK fs BICK周波数 64, 256 50 % BICKデューティ比 12 tMBL -12 ns BICK “↓”からLRCKへの遅延時間 (Note 37) tBSIDS 20 ns シリアルデータ入力 ラッチセットアップ時間 tBSIDH 20 ns シリアルデータ入力 ラッチホールド時間 tLRD 20 ns LRCKからシリアルデータ出力遅延時間 (Note 36) tBSOD 20 ns BICK “↓”からシリアルデータ出力遅延時間 (Note 37) SDINn → SDOUTn (n=1, 2) tIOD 60 ns SDINnからSDOUTn出力遅延時間 Note 35. この規格値は、LRCK のエッジと BICK のエッジが重ならないように規定しています。 BICKの極性を反転させた場合は、BICKの “↓”からになります。 Note 36. I2S を除きます。 Note 37. BICK の極性を反転させた場合は、BICK の “↑”からになります。 SDOUT n=1,2,3 Nn 50%TVDD tIOD SDINn n=1,2 Figure 6. シリアルインタフェース SDINn から SDOUTn 出力遅延時間 014006643-J-01 VIH D VIH VIL D D 2014/10 - 20 - [AK7755] 3-1. スレーブモード VIH VIL D LRCK tBLRD D tLRBD D BICK VIH VIL D tBSIDS D tBSIDH VIH VIL D SDINn n=1,2 Figure 7. スレーブモード時 シリアルインタフェース入力タイミング波形 D VIH VIL D LRCK D tLRD D BICK VIH VIL D tBSOD tLRD tBSOD D D SDOUTn D n=1,2,3 D 50%TVDD D Figure 8. スレーブモード時 シリアルインタフェース出力タイミング波形 3-2. マスタモード LRCK 50%TVDD D tMBL tMBL D BICK 50%TVDD tBSIDS D tBSIDH VIH VIL D SDINn n=1,2 D Figure 9. マスタモード時 シリアルインタフェース入力タイミング波形 LRCK 50%TVDD tLRD D BICK tLRD SDOUTn D n=1,2,3 tBSOD D 50%TVDD tBSOD D D D 50%TVDD D Figure 10. マスタモード時 シリアルインタフェース出力タイミング波形 014006643-J-01 2014/10 - 21 - [AK7755] 4. SPIインタフェース 4-1 クロックリセット(CKRESTN bit = “0”)時 (Ta= -40~85℃; AVDD=3.0~3.6V, TVDD=1.7~3.6V, DVDD=1.14~1.3V, AVSS=DVSS=0V, CL=20pF) Parameter Symbol min typ max Unit マイコンインタフェース用信号 fSCLK 3.5 MHz SCLK 周波数 tSCLKL 120 ns SCLK ローレベル幅 tSCLKH 120 ns SCLK ハイレベル幅 マイコン→AK7755 tWRQH 300 ns CSNハイレベル幅 tRST 360 ns CSN “↑” からPDN “↑” tIRRQ 1 ms PDN“↑”からCSN “↓” tWSC 360 ns RQN“↓”からSCLK“↓” tSCW 480 ns SCLK“↑”からCSN“↑” tSIS 120 ns SI ラッチセットアップ時間 tSIH 120 ns SI ラッチホールド時間 AK7755→マイコン tSOS 120 ns SCLKの“↓”からSO出力遅延時間 SCLKの“↑”からSO出力ホールド時間 tSOH 120 ns (Note 38) Note 38. コマンドコードの 8-bit 目入力時は除きます。 4-2 PLLロック(CKRESTN bit = “1”)時 (Ta= -40~85℃; AVDD=3.0~3.6V, TVDD=1.7~3.6V, DVDD=1.14~1.3V, AVSS=DVSS=0V, CL=20pF) Parameter Symbol min typ max Unit マイコンインタフェース用信号 fSCLK 7 MHz SCLK 周波数 (Note 39) tSCLKL 60 ns SCLK ローレベル幅 tSCLKH 60 ns SCLK ハイレベル幅 マイコン→AK7755 tWRQH 150 ns CSNハイレベル幅 tRST 180 ns CSN “↑” からPDN “↑” tIRRQ 1 ms PDN“↑”からCSN “↓” tWSC 150 ns RQN“↓”からSCLK“↓” tSCW 240 ns SCLK“↑”からCSN“↑” tSIS 60 ns SI ラッチセットアップ時間 tSIH 60 ns SI ラッチホールド時間 AK7755→マイコン tSOS 60 ns SCLKの“↓”からSO出力遅延時間 SCLKの“↑”からSO出力ホールド時間 tSOH 60 ns (Note 38) Note 39. CKRESTN bit = “0”→ “1”設定後、 PLL がロックするまでには MAX:10ms かかります(Figure 24)。 014006643-J-01 2014/10 - 22 - [AK7755] VIH VIL SCLK tSCLKL tSCLKH 1/fSCLK 1/fSCLK VIH PDN VIL VIH CSN VIL tRST tIRRQ Figure 11. SPI インタフェースタイミング波形 1 VIH VIL tWRQH CSN VIH SI VIL tSIS tSIH VIH VIL SCLK tWSC tSCW tWSC tSCW Figure 12. SPI インタフェースタイミング波形 2（マイコン→AK7755） VIH VIL SCLK VIH SO VIL tSOS tSOH Figure 13. SPI インタフェースタイミング波形 3（AK7755→マイコン） 014006643-J-01 2014/10 - 23 - [AK7755] 5. I2CBUSインタフェース (Ta= -40~85℃; AVDD=3.0~3.6V, TVDD=1.7~3.6V, DVDD=1.14~1.3V, AVSS=DVSS=0V) Parameter Symbol min typ 2 I C Timing SCL clock frequency fSCL Bus Free Time Between Transmissions tBUF 1.3 Start Condition Hold Time (prior to first Clock pulse) tHD:STA 0.6 Clock Low Time tLOW 1.3 Clock High Time tHIGH 0.6 Setup Time for Repeated Start Condition tSU:STA 0.6 SDA Hold Time from SCL Falling tHD:DAT 0 SDA Setup Time from SCL Rising tSU:DAT 0.1 Rise Time of Both SDA and SCL Lines tR Fall Time of Both SDA and SCL Lines tF Setup Time for Stop Condition tSU:STO 0.6 Pulse Width of Spike Noise Suppressed By Input Filter tSP 0 Capacitive load on bus Cb max Unit 400 kHz s s s s s s s s s s ns pF 0.9 0.3 0.3 50 400 VIH SDA VIL tBUF tLOW tR tHIGH tF tSP VIH SCL VIL tHD:STA Stop tHD:DAT tSU:DAT tSU:STA tSU:STO Start Stop Start Figure 14. I2C BUS インタフェースタイミング波形 6. ディジタルマイクインタフェース (AVDD=3.0～3.6V,TVDD=1.7～3.6V,DVDD=1.14～1.3V,AVSS=DVSS=0V,Ta= -40℃～85℃;CL=100pF) Parameter Symbol min typ max Unit DMDAT1, DMDAT2 50 ns シリアルデータ入力 ラッチセットアップ時間 tDMDS tDMDH 0 ns シリアルデータ入力 ラッチホールド時間 DMCLK1, DMCLK2 fDMCK 0.5 64fs 6.2 クロック周波数 (Note 40) dDMCK 40 50 60 デューティ比 tDMCKR 10 立ち上がり時間 tDMCKF 10 立ち下がり時間 Note 40. クロック周波数は、DFS[2:0]bits で選択されたサンプリングレート(fs)で決まります。 014006643-J-01 MHz % ns ns 2014/10 - 24 - [AK7755] tDMCK 65%AVDD 50%AVDD 35%AVDD DMCLK1/2 tDMCKL tDMCKF tDMCKR fDMCK = 1 / tDMCK dDMCK = 100 x tDMKL / tDMCK 50%AVDD DMCLK1/2 tDMDS tDMDH VIH2 DMDAT1/2 VIL2 DCLKP1, DCLKP2 bit = “1” 50%AVDD DMCLK1/2 tDMDS tDMDH VIH2 DMDAT1/2 VIL2 DCLKP1, DCLKP2 bit = “0” Figure 15 ディジタルマイクインタフェースタイミング波形 014006643-J-01 2014/10 - 25 - [AK7755] 9. 機能説明 ■ システムクロック AK7755はCKM[2:0]クロックモード選択ビットを用いて、マスタ(Master)・スレーブ(Slave)モード切り 替え、内部マスタクロック(MCLK) 生成用クロック(ICLK) のピン選択を行います。 CKM[2:0] bitsの設定変更は、クロックリセット中に行ってください。 システムクロックに 水晶振動子 必要な入力ピン 使用 XTI(12.288MHz) 可 XTI(18.432MHz) 可 XTI(12.288MHz), BICK, 2 010 Slave XTI DFS[2:0]-bit 不可 LRCK 3 011 Slave BICK DFS[2:0]-bit BICK, LRCK 不可 5 101 Slave BICK BICK, LRCK(fs=8kHz) fs=16kHz固定 不可 Note 41. サンプリング周波数(fs)をコントロールレジスタ DFS[2:0] bits (CONT00)に設定してください。 BITFS[1:0] bitsにBICKのLRCKに対するクロック数を設定してください。 Note 42. CKM mode2 を設定した場合、XTI と BICK, LRCK は同期をとる必要がありますが、位相を合 わせる必要はありません。 Note 43. CKM mode5 は LRCK(fs=8kHz)→DSP, ADC, DAC(fs=16KHz)のモードです。 BICK の LRCK に対する fs を BITFS[1:0] bits に設定してください。 CKM mode 0 1 CKM [2:0] 000 001 Master Slave Master Master ICLK ピン選択 XTI XTI サンプリング 周波数fs (Note 41) DFS[2:0]-bit DFS[2:0]-bit 1. MCLK生成クロック(ICLK)とMCLKの関係 XTI Pin CKM Mode 0, 1, 2 ICLK 分周器 REFCLK PLL MCLK (MCLK 生成クロック) BICK Pin CKM Mode 3, 5 ICLK 分周器 REFCLK PLL MCLK (MCLK 生成クロック) Figure 16. ICLK と MCLK の関係 2. サンプリング周波数選択 FS mode 0 1 2 3 4 5 6 7 DFS[2:0] 000 001 010 011 100 101 110 111 fs:サンプリング周波数 8kHz 12kHz(11.025kHz) 16kHz 24kHz(22.05kHz) 32kHz 48kHz(44.1kHz) 96kHz(88.2kHz) N/A 014006643-J-01 2014/10 - 26 - [AK7755] 2-1. マスタモード (CKM mode 0, 1: XTI入力クロック使用) fs:サンプリング周波数 CKM mode CKM [2:0] 0 1 000 001 XTI fs:48kHz系列 12.288MHz 18.432MHz fs:44.1kHz系列 11.2896MHz 16.9344MHz 入力可能周波数範囲 (MHz) 11.0~12.4 16.7~18.6 水晶振動子使用 可 可 XTIへシステムクロックを入力します。XTIに同期した内部カウンタよりLRCK(1fs)、BICK(64fs、48fs、 32fs、256fs) が出力されます。BITFS[1:0] bitsの選択により、BICKのLRCKに対するクロック数を変更 することが可能です。 だだし、サンプリング周波数（DFS[2:0]bits）が12kHz、 24kHz、 48kHz、96kHz設定時にBITFS[1:0]bits = 1h (48fs) を選択した場合、二種類の周波数が混在したBICKを出力します。 LRCK、BICKは、システムリセット中は出力されません。 XTI XTI External Clock XTO AK7755 XTO Figure 17. 水晶振動子使用: CKM mode 0-1 AK7755 外部クロック使用: CKM mode 0-1 2-2. スレーブモード1 (CKM mode 2: XTI入力クロック使用） CKM mode CKM [2:0] 2 010 XTI fs:48kHz系列 12.288MHz fs:44.1kHz系列 11.2896MHz fs:サンプリング周波数 入力可能周波数範囲 水晶振動子使用 (MHz) 11.0~12.4 不可 必要とされるシステムクロックはXTI、 LRCK、 BICKです。XTIとLRCKは、同期をとる必要がありま すが、位相を合わせる必要はありません。サンプリング周波数はDFS[2:0]bitsで選択してください。 BICKのLRCKに対するクロック数をBITFS[1:0] bitsで選択してください。 2-3. スレーブモード2 (CKM mode 3: BICK入力クロック使用) CKM mode3は、BICKをXTIの代わりとして使用する場合に用います。必要とされるシステムクロック はBICK、LRCKです。BICK pinに入力されたクロックをそのままPLLで逓倍し、マスタクロック(MCLK) を生成します（2種類以上の周波数を混在させたBICKの使用は禁止です）。また、BICKは、LRCKと 同期している必要があります。サンプリング周波数はDFS[2:0]bitsで選択してください。BICKのLRCK に対するクロック数をBITFS[1:0] bitsで選択してください。 システム上 XTI pinを使用しない場合は、オープンに接続してください。 014006643-J-01 2014/10 - 27 - [AK7755] 2-4. スレーブモード3 (CKM mode 5: BICK入力クロック使用) CKM mode 5は、LRCKのサンプリング周波数がfs=8kHz時にDSP、ADC、DACのサンプリング周波数を fs=16kHzで動作することが可能です。BICKのLRCKに対するクロック数をBITFS[1:0]bitsに設定してく ださい。それぞれのサンプリング周波数は固定です（LRCK=8kHz、 DSP/ADC/DAC =16kHz）。 AK7755 LRCK BICK SDIN1 SDOUT1 (fs=8kHz) 16k/8k Converter DSP/ADC/DAC (fs=16kHz) SDIN2 SDOUT2 SDOUT3 (fs=16kHz) Figure 18. スレーブモード 3 (CKM mode5)サンプリング周波数設定 DFS [2:0] 0h 0h 0h 0h 1h 1h 1h 1h 2h 2h 2h 2h 3h 3h 3h 3h 4h 4h 4h 4h 5h 5h 5h 5h 6h 6h 6h 6h 7h fs 8kHz 8kHz 8kHz 8kHz 12kHz 12kHz 12kHz 12kHz 16kHz 16kHz 16kHz 16kHz 24kHz 24kHz 24kHz 24kHz 32kHz 32kHz 32kHz 32kHz 48kHz 48kHz 48kHz 48kHz 96kHz 96kHz 96kHz 96kHz N/A fs:サンプリング周波数 BITFS BICK周波数 [1:0] BICK 44.1kHz系 48kHz系 0h 64fs 470.4kHz 512kHz 1h 48fs 352.8kHz 384kHz 2h 32fs 235.2kHz 256kHz 3h 256fs 1881.6kHz 2048kHz 0h 64fs 705.6kHz 768kHz 1h 48fs 不可 不可 2h 32fs 352.8kHz 384kHz 3h 256fs 2822.4kHz 3072kHz 0h 64fs 940.8kHz 1024kHz 1h 48fs 705.6kHz 768kHz 2h 32fs 470.4kHz 512kHz 3h 256fs 3763.2kHz 4096kHz 0h 64fs 1.4112MHz 1.536MHz 1h 48fs 1058.4MHz 1.152MHz 2h 32fs 705.6kHz 768kHz 3h 256fs 5.6448MHz 6.144MHz 0h 64fs 1.8816MHz 2.048MHz 1h 48fs 1.4112MHz 1.536MHz 2h 32fs 0.9408MHz 1.024MHz 3h 256fs 7.5264MHz 8.192MHz 0h 64fs 2.8224MHz 3.072MHz 1h 48fs 2.1168MHz 2.304MHz 2h 32fs 1.4112MHz 1.536MHz 3h 256fs 11.2896MHz 12.288MHz 0h 64fs 5.6448MHz 6.144MHz 1h 48fs 4.2336MHz 4.608MHz 2h 32fs 2.8224MHz 3.072MHz 3h 256fs 22.5792MHz 24.576MHz － － － － Table 1. クロック選択 014006643-J-01 2014/10 - 28 - [AK7755] BITFS[1:0] bits = 0h @(LRIF[1:0] bits = 0h) LRCK Right ch Left ch BICK 32×BICK 32×BICK Figure 19. BITFS[1:0] bits = 0h(64fs) (LRIF[1:0]bits = 0h ) BITFS[1:0] bits = 1h @(LRIF[1:0] bits = 0h) LRCK Right ch Left ch BICK 24×BICK 24×BICK Figure 20. BITFS[1:0] bit s= 1h(48fs) (LRIF[1:0]bits = 0h ) BITFS[1:0] bits = 2h @(LRIF[1:0] bits = 0h) LRCK Right ch Left ch BICK 16×BICK 16×BICK Figure 21. BITFS[1:0] bits = 2h(32fs) (LRIF[1:0]bits = 0h ) BITFS[1:0] bits = 3h(256fs)時は Figure 40, Figure 42を参照。 014006643-J-01 2014/10 - 29 - [AK7755] ■ コントロールレジスタ設定 コントロールレジスタはパワーダウン解除(PDN pin = “L” → “H” )で初期化されます。 コントロールレジスタCONT00-CONT01は、AK7755のクロック生成に関係するため、クロックリセッ ト中(CKRESETN bit (CONT01:D0) = “0”)に行ってください。それ以外の設定は、誤動作、ノイズ発生防 止のためクロックリセット中、もしくはシステムリセット中 (CRESETN bit (CONT0F:D3) = “0”かつ、 DSPRESETN bit (CONT0F:D2) = “0”) に行ってください。ただし、コントロールレジスタ CONT12-CONT19は動作中に書き込み可能です。 また、CONT0D:D6、CONT1A:D4、CONT26:D0、CONT2A:D7の各bitはシステムリセット中に“1”を設 定してください。ただし、一度設定すればパワーダウン(PDN pin = “L”)するまでその値は維持されます。 CONT1F-CONT25、CONT27-CONT29、CONT2B-CONT3Fの各レジスタには書き込まないでください。 CONT00-CONT1E, CONT26, CONT2A Name CONT00 CONT01 CONT02 CONT03 CONT04 CONT05 CONT06 CONT07 CONT08 CONT09 CONT0A CONT0B CONT0C CONT0D CONT0E CONT0F CONT10 CONT11 CONT12 CONT13 CONT14 CONT15 CONT16 CONT17 CONT18 CONT19 CONT1A CONT1B CONT1C CONT1D CONT1E CONT26 CONT2A D7 D6 D5 D4 D3 D2 0 CKM[2] CKM[1] CKM[0] AINE DFS[2] JX2E LRDOWN BITFS[1] BITFS[0] CLKS[2] CLKS[1] TDM256 BCKP LRIF[1] LRIF[0] TDMMODE[1] TDMMODE[0] DIF2[1] DIF2[0] DOF2[1] DOF2[0] BANK[3] BANK[2] DRMS[1] DRMS[0] DRAM[1] DRAM[0] POMODE 0 ACCRAM JX3E FIRMODE1 FIRMODE2 SUBMODE1 SUBMODE2 CLRN DEM[1] DEM[0] DIFDA[1] DIFDA[0] 0 DIF1[2] DOF4[1] DOF4[0] DOF3[1] DOF3[0] 0 DOF1[2] SELDAI[1] SELDAI[0] SELDO3[1] SELDO3[0] SELDO2[1] SELDO2[0] DIFR INR DIFL INL LO3SW3 LO3SW2 CLKOE BICKE LRCKE 0 0 OUT3E 0 0 0 0 0 0 DSM 0 ATSPAD ATSPDA 0 SELDO1[2] STO 1 0 0 0 0 PMADR PMADL PMAD2L PMLO3 PMLO2 PMLO1 0 0 PML1 LRDETN CRESETN DSPRESETN WDTEN CRCE PLLLOCKE SOCFG SELSTO 0 CKADJ[7] CKADJ[6] CKADJ[5] CKADJ[4] CKADJ[3] CKADJ[2] MGNR[3] MGNR[2] MGNR[1] MGNR[0] MGNL[3] MGNL[2] LIGN[3] LIGN[2] LIGN[1] LIGN[0] LOVOL3[3] LOVOL3[2] LOVOL2[3] LOVOL2[2] LOVOL2[1] LOVOL2[0] LOVOL1[3] LOVOL1[2] VOLADL[7] VOLADL[6] VOLADL[5] VOLADL[4] VOLADL[3] VOLADL[2] VOLADR[7] VOLADR[6] VOLADR[5] VOLADR[4] VOLADR[3] VOLADR[2] VOLAD2L[7] VOLAD2L[6] VOLAD2L[5] VOLAD2L[4] VOLAD2L[3] VOLAD2L[2] VOLDAL[7] VOLDAL[6] VOLDAL[5] VOLDAL[4] VOLDAL[3] VOLDAL[2] VOLDAR[7] VOLDAR[6] VOLDAR[5] VOLDAR[4] VOLDAR[3] VOLDAR[2] ADMUTE AD2MUTE DAMUTE 1 ADRCRE ADRCLE AMGNR[3] AMGNR[2] AMGNR[1] AMGNR[0] AMGNL[3] AMGNL[2] 0 0 0 0 0 0 VOLAD2R[7] VOLAD2R[6] VOLAD2R[5] VOLAD2R[4] VOLAD2R[3] VOLAD2R[2] DMIC1 DMCLKP1 DMCLKE1 DMIC2 DMCLKP2 DMCLKE2 0 0 0 0 0 0 1 0 0 0 0 0 014006643-J-01 D1 DFS[1] CLKS[0] JX1E BANK[1] WAVP[1] D0 DFS[0] CKRESETN JX0E BANK[0] WAVP[0] Default 00h 00h 00h 00h 00h MEMDIV[1] MEMDIV[0] 00h DIF1[1] DIF1[0] DOF1[1] DOF1[0] SELMIX[1] SELMIX[0] LO3SW1 SELMIX[2] OUT2E OUT1E 0 0 SELDO1[1] SELDO1[0] 0 DLS PMDAR PMDAL PMAD2R DLRDY 0 CKADJEN CKADJ[1] CKADJ[0] MGNL[1] MGNL[0] LOVOL3[1] LOVOL3[0] LOVOL1[1] LOVOL1[0] VOLADL[1] VOLADL[0] VOLADR[1] VOLADR[0] VOLAD2L[1] VOLAD2L[0] VOLDAL[1] VOLDAL[0] VOLDAR[1] VOLDAR[0] MICRZCE MICLZCE AMGNL[1] AMGNL[0] 0 0 VOLAD2R[1] VOLAD2R[0] 0 0 0 1 0 0 00h 00h 00h 00h 00h 00h 00h 80h 00h 00h 00h 00h 00h 00h 00h 30h 30h 30h 18h 18h 00h 00h 00h 30h 00h 00h 00h 2014/10 - 30 - [AK7755] CONT00 クロック設定1、アナログ入力設定 クロックリセット中に書き込みを行ってください。 W R Name D7 D6 D5 D4 D3 C0h 40h CONT00 0 CKM[2] CKM[1] CKM[0] AINE D2 DFS[2] D1 DFS[1] D0 DFS[0] D6, D5, D4: CKM[2:0] クロックモード選択 CKM CKM Master fs メインクロック システムクロック mode [2:0] Slave 0 000 Master XTI=12.288MHz固定 fs=8~96kHz XTI 1 001 Master XTI=18.432MHz固定 fs=8~96kHz XTI 2 010 Slave XTI=12.288MHz固定 fs=8~96kHz XTI,BICK,LRCK 3 011 Slave BICK fs=8~96kHz BICK,LRCK 5 101 Slave BICK fs=16kHz BICK,LRCK(fs=8kHz) CKM mode5でTDM256 bit (CONT02:D7) = “1”は使用できません。 Default 00h (default) D3:AINE アナログ入力設定（IN1/INP1, IN2/INN1, IN3/INP2, IN4/INN2 pin） 0: アナログ入力不使用時 (default) 1: アナログ入力使用時 IN1/INP1, IN2/INN1, IN3/INP2, IN4/INN2 pinをアナログ入力として使用する場合は、コントロール レジスタ設定の最初に本bitを“1”に設定してください。“1”に設定することで各pinに接続されてい るコンデンサにチャージを開始します。 ディジタルマイク使用時（DMIC1, DMIC2 bit (CONT1E:D7, D4) = “1”）は本bitを“0”に設定してく ださい。 D2, D1, D0: DFS[2:0] サンプリング周波数設定 DFS mode DFS[2:0] fs 0 000 8kHz (default) 1 001 12kHz 2 010 16kHz 3 011 24kHz 4 100 32kHz 5 101 48kHz 6 110 96kHz 7 111 N/A fs=44.1kHz系列は、44.1/48を掛けてください。 “0”のレジスタには“0”を入れてください。 014006643-J-01 2014/10 - 31 - [AK7755] CONT01 クロック設定2、JX2設定 クロックリセット中に書き込みを行ってください。 W R Name D7 D6 D5 D4 D3 D2 D1 D0 Default C1h 41h CONT01 JX2E LRDOWN BITFS[1] BITFS[0] CLKS[2] CLKS[1] CLKS[0] CKRESETN 00h D7: JX2E 外部条件jump2イネーブル 0: JX2が無効(default)、OUT3E bit (CONT0A:D2) = “1”の場合、14番ピン出力（SDOUT3） 1: JX2が有効、14番ピン入力 D6: LRDOWN LRCKサンプリング周波数選択 0: LRCK DFS[2:0] (CONT00:D2-D0) で設定したサンプリング周波数 (default) 1: LRCK DFS[2:0]で設定したサンプリング周波数の半分 マスタモード (CKM mode0, 1 (CONT00:D6-D4)) 時にLRCKの出力サンプリング周波数をDFS[2:0] bitsで設定した周波数の1/2で出力することが可能です。 BICKはBITFS[1:0]bitsで選択したLRCKに対するクロック数で出力されます。AK7755をマスタか つfs=16kHzで動作させ、LRCK/BICK/SDIN1/SDOUT1をfs=8kHzで動作させる場合に使用します。 ただし、TDM256 bit (CONT02:D7) = “1”の場合、LRDOWN bit = “1”を設定することはできません。 D5, D4: BITFS[1:0] BICK fs選択 BITFS BITFS BICK 備考 mode [1:0] 0 00 64fs 512kHz(@fs=8kHz),3.072MHz(@fs=48kHz) (default) 1 01 48fs 384kHz(@fs=8kHz),2.304MHz(@fs=48kHz) 2 10 32fs 256kHz(@fs=8kHz),1.536MHz(@fs=48kHz) 3 11 256fs 2.048MHz(@fs=8kHz),12.288MHz(@fs=48kHz) スレーブモード・マスタモード共に選択可能です。 スレーブモード(CKM mode2, 3, 5) 時は入力されるBICKのLRCKに対するクロック数を設定して ください。 マスタモード(CKM mode0, 1) 時は出力するBICKのLRCKに対するクロック数を設定してくださ い。だだし、サンプリング周波数 (DFS[2:0]bits)を12kHz、24kHz、48kHz、96kHz設定時にBITFS[1:0] bits = 1h (48fs) を選択した場合、二種類の周波数が混在したBICKを出力します。 D3, D2, D1: CLKS[2:0] CLKO出力クロック選択 CLKS mode CLKS[2:0] fs=48kHz系列 0 000 12.288MHz 1 001 6.144MHz 2 010 3.072MHz 3 011 8.192MHz 4 100 4.096MHz 5 101 2.048MHz 6 110 256fs 7 111 XTI or BICK fs=44.1kHz系列 11.2896MHz 5.6448MHz 2.8224MHz 7.5264MHz 3.7632MHz 1.8816MHz 256fs XTI or BICK (default) D0: CKRESETN クロックリセット 0: クロックリセット(default) 1: クロックリセット解除 014006643-J-01 2014/10 - 32 - [AK7755] CONT02 シリアルデータフォーマット、JX1,0設定 W R Name D7 D6 D5 D4 D3 D2 D1 D0 Default TDM TDM C2h 42h CONT02 TDM256 BCKP LRIF[1] LRIF[0] JX1E JX0E 00h MODE[1] MODE[0] D7: TDM256 TDM選択 0: 通常インタフェース (default) 1: TDMインタフェース BICK 256fs固定。BITFS[1:0]bits (CONT01: D5, D4)は3hに設定してください。 フォーマットをLRIF[1:0]bits (CONT02: D5, D4)で選択してください。 CKM mode5 (CONT00:D6-D4)の設定は使用できません。 また、LRDOWN bit (CONT01:D6) = “1”の場合、TDM256 bit = “1”を設定することはできません。 TDMモード使用時は、サンプリング周波数を96kHzで使用することはできません。 DFS[2:0]bits (CONT00:D2-D0) = 5h (48kHz) 以下に設定してください。 D6: BCKP BICKエッジ選択 BCKP bit BICK edge referenced to LRCKedge 0 falling (FE) 1 rising (RE) (default) D5, D4: LRIF[1:0] LRCK I/F Format Mode LRIF[1:0] Digital I/F Format 0 00 標準 (前詰/後詰) (default) 1 01 I2S互換 2 10 PCM Short Frame 3 11 PCM Long Frame 標準フォーマット時はDIF1 bits (CONT06:D2-D0), DIF2 bits (CONT03:D7,D6), DIFDA bits (CONT06:D5,D4), DOF1 bits (CONT07:D2-D0), DOF2 bits (CONT03:D5,D4), DOF3 bits (CONT07:D5,D4), DOF4 bits (CONT07:D7,D6)で前詰、後詰24-bit, 20-bit, 16-bitを選択可能 です。その他のフォーマットではDIF1-2 bits, DIFDA bits, DOF1-4 bitsは前詰を選択してください。 D3,D2: TDMMODE[1:0] DSPDIN3,DSPDIN4入力ソース選択 (TDM256bit = “1”の時有効) TDMMODE Mode DSPDIN4 Lch DSPDIN4 Rch DSPDIN3 Lch DSPDIN3 Rch [1:0] 0 00 SDIN1 SLOT7 SDIN1 SLOT8 SDIN1 SLOT5 SDIN1 SLOT6 (default) 1 01 SDOUTAD Lch SDOUTAD Rch SDIN1 SLOT5 SDIN1 SLOT6 2 10 SDOUTAD Lch SDOUTAD Rch SDOUTAD2 Lch SDOUTAD2 Rch 3 11 N/A N/A N/A N/A D1: JX1E 外部条件jump1イネーブル 0: JX1が無効 (default) 1: JX1が有効 D0: JX0E 外部条件jump0イネーブル 0: JX0が無効 (default) 1: JX0が有効 014006643-J-01 2014/10 - 33 - [AK7755] CONT03 W R Delay RAM、DSP入出力フォーマット設定 Name D7 C3h 43h CONT03 DIF2[1] D6 D5 DIF2[0] DOF2[1] DOF2[0] BANK[3] BANK[2] BANK[1] BANK[0] 00h D4 D3 D2 D1 D0 Default D7, D6: DIF2[1:0] DSP DIN2入力フォーマット選択 DIF2モード DIF2[1:0] 入力データフォーマット 0 00 (default) 前詰(24-bit) 1 01 後詰24-bit 2 10 後詰20-bit 3 11 後詰16-bit I2S互換・PCMShort・PCMLongフォーマット時は“00”を選択してください。 BITFS[1:0]bits (CONT01:D5,D4) = 2h (32fs)時は、“11”を選択してください。 D5, D4: DOF2[1:0] DSP DOUT2出力フォーマット選択 DOF2モード DOF2[1:0] 出力データフォーマット 0 00 (default) 前詰(24-bit) 1 01 後詰24-bit 2 10 後詰20-bit 3 11 後詰16-bit 2 I S互換・PCMShort・PCMLongフォーマット時は“00”を選択してください。 BITFS[1:0] bits = 2h(32fs)時は、“11”を選択してください。 D3, D2, D1, D0: BANK[3:0] DLRAM mode設定 DLRAM Delay RAM BANK Partition Bank1 Bank0 [3:0] mode Linear 20.4f Ring 20.4f 0 0000 0 8192 words 1 0001 1024 words 7168 words 2 0010 2048 words 6144 words 3 0011 3072 words 5120 words 4 0100 4096 words 4096 words 5 0101 5120 words 3072 words 6 0110 6144 words 2048 words 7 0111 7168 words 1024 words 8 1000 8192 words 0 1001 9-15 N/A 1111 014006643-J-01 (default) 2014/10 - 34 - [AK7755] CONT04 W R Data RAM、CRAM設定 Name D7 D6 D5 D4 D3 D2 D1 C4h 44h CONT04 DRMS[1] DRMS[0] DRAM[1] DRAM[0] POMODE 0 D7, D6: DRMS[1:0] Data RAMサイズ設定 DSP Data RAM DRAM DRMS Bank1 Bank0 mode [1:0] Memory size[words] Memory size[words] 0 00 512 1536 1 01 1024 1024 2 10 1536 512 3 11 N/A D5, D4: DRAM[1:0] Data RAM Addressing mode 設定 DSP Data RAM Addressing DRAM mode [1:0] Bank1 DP1 Bnak0 DP0 0 00 Ring Ring 1 01 Ring Linear 2 10 Linear Ring 3 11 Linear Linear D0 Default WAVP[1] WAVP[0] 00h (default) (default) D3: POMODE DLRAMポインタ0 選択 0: DBUS即値(default) 1: OFREG D1, D0: WAVP[1:0] CRAMメモリ割り当て WAVP mode WAVP[1:0] 0 00 33word 1 01 65word 2 10 129word 3 11 257word FFT時ポイント数 128 (default) 256 512 1024 “0”のレジスタには“0”を入れてください。 014006643-J-01 2014/10 - 35 - [AK7755] CONT05 W R アクセラレータ設定、JX3設定 Name C5h 45h CONT05 D7 D6 D5 D4 D3 D2 D1 D0 Default ACCRAM FIR FIR SUB SUB MEM MEM JX3E 00h CLRN MODE1 MODE2 MODE1 MODE2 DIV[1] DIV[0] D7: ACCRAMCLRN アクセラレータCRAM クリア選択 0: アクセラレータCRAMをリセット解除後0クリアする (default) 1: アクセラレータCRAMをリセット解除後0クリアしない。 D6: JX3E 外部条件jump3イネーブル 0: JX3が無効 (default)、OUT2E bit (CONT0A:D1) = “1”の場合、15番ピン出力（SDOUT2） 1: JX3が有効、15番ピン入力 D5: FIRMODE1 アクセラレータch1 動作選択 0: 適応フィルタ動作 (default) 1: FIR動作 D4: FIRMODE2 アクセラレータch2 動作選択 0: 適応フィルタ動作 (default) 1: FIR動作 D3: SUBMODE1 アクセラレータch1モード選択 0: フルバンド(default) 1: サブバンド D2: SUBMODE2 アクセラレータch2モード選択 0: フルバンド(default) 1: サブバンド D1, D0: MEMDIV[1:0] アクセラレータメモリー選択 MODE MEMDIV[1:0] ch1 ch2 0 00 2048 (default) 1 01 1792 256 2 10 1536 512 3 11 1024 1024 “0”のレジスタには“0”を入れてください。 014006643-J-01 2014/10 - 36 - [AK7755] CONT06 DACディエンファシス、DAC、DSP入力フォーマット設定 W R Name D7 D6 D5 D4 D3 D2 D1 D0 Default C6h 46h CONT06 DEM[1] DEM[0] DIFDA[1] DIFDA[0] 0 DIF1[2] DIF1[1] DIF1[0] 00h D7, D6: DEM[1:0] DACディエンファシス設定(50/15μs特性) DEM mode DEM[1:0] サンプリング周波数fs 0 00 OFF (default) 1 01 48kHz 2 10 44.1kHz 3 11 32kHz D5, D4: DIFDA[1:0] DAC入力フォーマット選択 DIFDA mode DIFDA[1:0] 入力データフォーマット 0 00 (default) 前詰(24bits) 1 01 後詰24bits 2 10 後詰20bits 3 11 後詰16bits I2S互換・PCMShort・PCMLongフォーマット時は“00”を選択してください。 BITFS[1:0]bits (CONT01:D5,D4) = 2h (32fs)時は、“11”を選択してください。 DAC入力にMIXOUT及び、DSP-DOUT4を接続する場合、“00”を選択してください。 D2, D1, D0: DIF1[2:0] DSP DIN1入力フォーマット選択 DIF1モード DIF1[2:0] 入力データフォーマット 0 000 (default) 前詰(24-bit) 1 001 後詰24-bit 2 010 後詰20-bit 3 011 後詰16-bit 4 100 前詰8-bit μ-Law 5 101 前詰8-bit A-Law 6 110 N/A 7 111 N/A I2S互換・PCMShort・PCMLongフォーマット時は“000”を選択してください。 BITFS[1:0] bits =2h(32fs)時は、“011”を選択してください。 “0”のレジスタには“0”を入れてください。 014006643-J-01 2014/10 - 37 - [AK7755] CONT07 DSP出力フォーマット設定 W R Name D7 D6 D5 D4 D3 D2 D1 D0 Default C7h 47h CONT07 DOF4[1] DOF4[0] DOF3[1] DOF3[0] 0 DOF1[2] DOF1[1] DOF1[0] 00h D7, D6: DOF4[1:0] DSP DOUT4出力フォーマット選択 DOF4 mode DOF4[1:0] 出力データフォーマット 0 00 (default) 前詰(24-bit) 1 01 後詰24-bit 2 10 後詰20-bit 3 11 後詰16-bit 2 I S互換・PCMShort・PCMLongフォーマット時は“00”を選択してください。 BITFS[1:0]bits (CONT01:D5,D4) = 2h(32fs)時は“11”を選択してください。 DACに接続する場合“00”を選択してください。 D5, D4: DOF3[1:0] DSP DOUT3出力フォーマット選択 DOF3 mode DOF3[1:0] 出力データフォーマット 0 00 (default) 前詰(24-bit) 1 01 後詰24-bit 2 10 後詰20-bit 3 11 後詰16-bit I2S互換・PCMShort・PCMLongフォーマット時は“00”を選択してください。 BITFS[1:0]bits = 2h(32fs)時は“11”を選択してください。 D2, D1, D0: DOF1[2:0] DSP DOUT1出力フォーマット選択 DOF1 mode DOF1[2:0] 出力データフォーマット 0 000 (default) 前詰(24-bit) 1 001 後詰24-bit 2 010 後詰20-bit 3 011 後詰16-bit 4 100 前詰8-bit μ-Law 5 101 前詰8-bit A-Law 6 110 N/A 7 111 N/A 2 I S互換・PCMShort・PCMLongフォーマット時は“000”を選択してください。 BITFS[1:0]bits = 2h(32fs)時は、“011”を選択してください。 “0”のレジスタには“0”を入れてください。 014006643-J-01 2014/10 - 38 - [AK7755] CONT08 W R DAC入力、SDOUT2,3出力、ディジタルミキサー入力設定 Name D7 D6 D5 D4 D3 D2 D1 D0 Default SELDAI SELDAI SELDO3 SELDO3 SELDO2 SELDO2 SELMIX SELMIX C8h 48h CONT08 00h [1] [0] [1] [0] [1] [0] [1] [0] D7, D6: SELDAI[1:0] DAC入力選択 SELDAI mode SELDAI[1:0] 入力データ 0 00 DSP DOUT4 (default) 1 01 MIXOUT 2 10 SDIN2 3 11 SDIN1 DSP DOUT4、MIXOUTを選択する場合はDIFDA[1:0]bits (CONT06:D5, D4) = 0h を選択してください。 D5, D4: SELDO3[1:0] SDOUT3 pin出力選択 SELDO3 mode SELDO3[1:0] 出力データ 0 00 DSP DOUT3 (default) 1 01 MIXOUT 2 10 DSP DOUT4 3 11 SDOUTAD2 MIXOUT、SDOUTAD2を選択した場合、出力フォーマットは前詰(24-bit)固定です。 D3, D2: SELDO2[1:0] SDOUT2 pin出力選択 SELDO2 mode SELDO2[1:0] 出力データ 0 00 DSP DOUT2 (default) 1 01 GP1 2 10 SDIN2 3 11 SDOUTAD2 SDOUTAD2を選択した場合、出力フォーマットは前詰(2-4bit)固定です。 (CONT09:D0), D1, D0: SELMIX[2:0] ディジタルミキサー入力選択 SELMIX mode SELMIX[2:0] MIXOUT Lch MIXOUT Rch 0 000 SDOUTAD Lch SDOUTAD Rch SDOUTAD Lch/2 1 001 SDOUTAD Rch + SDOUTAD2 Lch/2 SDOUTAD Rch /2 2 010 SDOUTAD Lch + SDOUTAD2 Rch/2 3 011 SDOUTAD2 Lch SDOUTAD2 Rch 4 100 DSP-DOUT4 Lch SDOUTAD2 Rch 5 101 SDOUTAD2 Lch DSP-DOUT4 Rch 6 110 DSP-DOUT4 Lch SDOUTAD Rch 7 111 SDOUTAD Lch DSP-DOUT4 Rch 014006643-J-01 (default) 2014/10 - 39 - [AK7755] CONT09 アナログ入出力設定 W R C9h 49h Name D7 D6 D5 D4 D3 D2 D1 D0 Default CONT09 DIFR INR DIFL INL LO3SW3 LO3SW2 LO3SW1 SELMIX[2] 00h D7, D6: DIFR, INR ADC Rchアナログ入力選択 DIFR bit INR bit ADC Rch 0 0 IN3 (default) 0 1 IN4 1 X INP2/INN2 D5, D4: DIFL, INL ADC Lchアナログ入力選択 DIFL bit INL bit ADC Lch 0 0 IN1 (default) 0 1 IN2 1 X INP1/INN1 AK7755 INL bit IN1/INP1 pin IN2/INN1 pin ADC Lch DIFL bit MIC-Amp Lch INR bit IN3/INP2 pin IN4/INN2 pin ADC Rch DIFR bit MIC-Amp Rch Figure 22. アナログ入力選択 D3:LO3SW3 OUT3ミキシング選択3 0: LIN off (default) 1: LIN on D2:LO3SW2 OUT3ミキシング選択2 0: DAC Rch off (default) 1: DAC Rch on D1:LO3SW1 OUT3ミキシング選択1 0: DAC Lch off (default) 1: DAC Lch on AK7755 Mono ADC LIN pin Stereo DAC Lch OUT1 pin LOVOL1[3:0] LIGN[3:0] Stereo DAC Rch OUT2 pin LO3SW1 LO3SW2 LO3SW3 LOVOL2[3:0] M I X OUT3 pin LOVOL3[3:0] Figure 23. OUT3 出力選択 ・D0:SELMIX[2] ディジタルミキサー入力選択 CONT08：D1,D0 SELMIX[2:0]参照 014006643-J-01 2014/10 - 40 - [AK7755] CONT0A CLK出力、SDOUT出力イネーブル設定 W CAh R 4Ah Name D7 CONT0A CLKOE D6 BICKOE D5 LRCKOE D4 0 D3 D2 D1 D0 Default 0 OUT3E OUT2E OUT1E 00h D7: CLKOE CLKO pin設定 0: CLKO = “L” (default) 1: CLKO出力イネーブル D6: BICKOE BICK pin出力設定 0: BICKO = “L” (default) 1: 出力イネーブル スレーブモード (CKM mode2, 3, 5 (CONT00:D6-D4))時の設定は無効です。 D5: LRCKOE LRCK pin出力設定 (マスタモード時) 0: LRCKO = “L” (default) 1: 出力イネーブル スレーブモード (CKM mode2, 3, 5)時の設定は無効です。 D2: OUT3E 0: SDOUT3 = “L” (default) 1: SDOUT3出力イネーブル JX2E bit (CONT01: D7) = “0” 場合に有効 D1: OUT2E 0: SDOUT2 = “L” (default) 1: SDOUT2出力イネーブル JX3E bit (CONT05: D6) = “0” 場合に有効 D0: OUT1E 0: SDOUT1 = “L” (default) 1: SDOUT1出力イネーブル “0”のレジスタには“0”を入れてください。 CONT0B TEST設定 W R CBh 4Bh Name CONT0B D7 0 D6 0 D5 0 D4 0 D3 0 D2 0 D1 0 D0 0 Default 00h “0”のレジスタには“0”を入れてください。 014006643-J-01 2014/10 - 41 - [AK7755] CONT0C W R ADC、DACボリューム遷移時間、SDOUT1出力設定 Name CCh 4Ch CONT0C D7 D6 D5 DSM 0 D4 D3 D2 ATSPAD ATSPDA 0 D1 D0 Default SELDO1[2] SELDO1[1] SELDO1[0] 00h D7: DSM デルタシグマモジュールサンプリングCLK設定 0: DSMCLK 256fs (default) 1: DSMCLK 12.288MHz D5: ATSPAD ADCボリューム遷移時間設定 0: 1/fs (default) 1: 4/fs D4: ATSPDA DACボリューム遷移時間設定 0: 1/fs (default) 1: 4/fs D2, D1, D0: SELDO1[2:0] SDOUT1 Pin出力選択 SELDO1 mode SELDO1[2:0] 出力データ 0 000 DSP DOUT1 (default) 1 001 GP0 2 010 SDIN1 3 011 SDOUTAD 4 100 EEST 5 101 SDOUTAD2 6 110 N/A 7 111 N/A SDOUTAD、SDOUTAD2を選択した場合、出力フォーマットは前詰(24-bit)固定です。 “0”のレジスタには“0”を入れてください。 CONT0D W CDh STOステータスRead、EEPROMダウンロード設定 R Name 4Dh CONT0D D7 D6 D5 D4 D3 D2 D1 D0 STO 1 0 0 0 0 0 DLS Default 80h D7: STO ステータスアウト 0: 内部エラーステータス 1: 通常動作 (default) このレジスタは読み取り専用です。 D6: 1 システムリセット中（CRESETN bit (CONT0F:D3) = “0” かつ、DSPRESETN bit (CONT0F:D2) = “0”） に“1”を設定してください。 D0: DLS EEPROMダウンロード開始 0: 通常動作(default) 1: EEPROMダウンロード開始 I2CSEL pin= “H”のときに有効です。EXTEEP pin = “H”にするか、本ビットDLS bit = “1”にするこ とで外部のEEPROMからレジスタ設定、DSPプログラムをダウンロードできます。 ただし、マット選択（I2CSEL pin = MATSEL pin = “H”）時はDLS bit でダウンロードすることは出 来ません。 “0”のレジスタには“0”を入れてください。 014006643-J-01 2014/10 - 42 - [AK7755] CONT0E W R ADC、DAC、ラインアウトパワーマネージメント Name D7 D6 D5 CEh 4Eh CONT0E PMADR PMADL PMAD2L D4 D3 D2 D1 D0 PMLO3 PMLO2 PMLO1 PMDAR PMDAL Default 00h D7: PMADR パワーマネジメント(MIC-Amp Rch + ADC Rch) 0: パワーダウン (default) 1: CODECリセット解除後 (CRESETN bit (CONT0F:D3) = “1”)動作状態になります。 D6: PMADL パワーマネジメント(MIC-Amp Lch + ADC Lch) 0: パワーダウン (default) 1: CODECリセット解除後 (CRESETN bit = “1”) 動作状態になります。 D5: PMAD2L パワーマネジメント(ADC2 Lch) 0: パワーダウン (default) 1: CODECリセット解除後 (CRESETN bit = “1”) 動作状態になります。 D4: PMLO3 パワーマネジメント ラインアウト3 0: パワーダウン (default) 1: 動作状態 D3: PMLO2 パワーマネジメント ラインアウト2 0: パワーダウン (default) 1: 動作状態 D2: PMLO1 パワーマネジメント ラインアウト1 0: パワーダウン (default) 1: 動作状態 D1: PMDAR パワーマネジメント(DAC Rch) 0: パワーダウン (default) 1: CODECリセット解除後 (CRESETN bit = “1”) 動作状態になります。 D0: PMDAL パワーマネジメント(DAC Lch) 0: パワーダウン (default) 1: CODECリセット解除後 (CRESETN bit = “1”) 動作状態になります。 014006643-J-01 2014/10 - 43 - [AK7755] CONT0F リセット設定、ラインインアンプ、ディジタルマイク2 Rchパワーマネジメント W CFh Name D7 D6 D5 CONT0F 0 0 PML1 R 4Fh D4 LRDETN D3 CRESETN D2 D1 D0 Default DSPRESETN PMAD2R DLRDY 00h D5: PMLI パワーマネジメントラインイン 0: パワーダウン (default) 1: 動作状態 D4: LRDETN スレーブモード時自動システムリセット選択 0: LRCK Detect ON (default) 1: LRCK Detect OFF 本ビットが“0”の場合、スレーブモードでDSP, ADC, DACが動作中にLRCKが停止又は1/4fs以上位 相がずれた場合、自動でシステムリセット状態となります。 D3: CRESETN CODECリセットN 0: CODECリセット (default) 1: CODECリセット解除 CODECはADC, DACを示します。 D2:DSPRESETN DSPリセットN 0: DSPリセット (default) 1: DSPリセット解除 CRESETN bit = “0” かつDSPRESETN bit = “0”のときシステムリセット状態です。 D1:PMAD2R パワーマネジメントADC2 Rch (ディジタルマイク使用時のみ) 0: パワーダウン (default) 1: CODECリセット解除後（CRESETN bit = “1”）動作状態になります。 D0: DLRDY: DSP ダウンロード準備 0: 通常動作(default) 1: プログラムダウンロード 本ビットを “1”にすることで、メインクロック停止中又は、クロックリセット中（CKRESETN bit = “0”）にDSPプログラムや係数データのダウンロードが可能です。ダウンロード終了後、本ビット は必ず“0”にしてください。 “0”のレジスタには“0”を入れてください。 014006643-J-01 2014/10 - 44 - [AK7755] CONT10 各機能設定 W R Name D7 D6 D0h 50h CONT10 WDTEN CRCE D5 D4 D3 D2 D1 D0 Default PLLLOCKE SOCFG SELSTO 0 0 CKADJEN 00h D7: WDTEN ウォッチドッグタイマ (WDT: watchdog timer)設定 0: WDTEイネーブル (default) 1: WDTEディスイネーブル D6: CRCE 巡回符号(CRC: cyclic redundancy check)設定 0: CRCディスイネーブル (default) 1: CRCイネーブル D5: PLLLOCKE PLL LOCK検出 0: PLL LOCKディスイネーブル (default) 1: PLL LOCK イネーブル D4: SOCFG SO pin Hi-Z選択 0: Hi-Z (default) 1: CMOSL D3: SELSTO STO/RDY Pin選択ステータスアウト 0: STO (default) 1: RDY D0: CKADJEN Clock Adjest Enable 0: CKADJ DISABLE (default) 1: CKADJ ENABLE CONT11:CKADJ[7:0]bitsを設定する場合、本bitに “1”を設定してください。 “0”のレジスタには“0”を入れてください。 CONT11 W DSPMCLK動作率設定 R Name D7 D6 D5 D4 D3 D2 D1 D0 Default CK CK CK CK CK CK CK CK D1h 51h CONT11 00h ADJ[7]) ADJ[6]) ADJ[5]) ADJ[4]) ADJ[3]) ADJ[2]) ADJ[1]) ADJ[0]) ・D7-D0 : CKADJ [7:0] DSPMCLK動作率設定 動作率= (256-CKADJ) / 256 0000_0000 : 100%動作（ノーマル）(default) 0000_0001 : 99.6%動作 ・・・ 1000_0000 : 50%動作 ・・・ 1111_1110 : 0.8%動作 1111_1111 : 0.4%動作 本レジスタを使用する場合、CONT10 CKADJEN bit に “１”を設定してください。 また、DSPMCLKがSCLKの10倍以下になるような設定は禁止です。 例えば、SCLKが2MHzの場合、 CKADJ設定値 ＜ 256 - (2 x 10 x 256) / 122.88 = 214.33 となるため、 0hD6(214)以下に設定してください。 014006643-J-01 2014/10 - 45 - [AK7755] CONT12 W R D2h 52h マイクゲイン設定 Name D7 D6 D5 D4 D3 D2 D1 D0 Default MGNR MGNR MGNR MGNR MGNL MGNL MGNL MGNL CONT12 00h [3] [2] [1] [0] [3] [2] [1] [0] D7, D6, D5, D4: MGNR[3:0] マイク入力Rchゲイン設定 MGNR mode MGNR[3:0] マイク入力Rchゲイン 0dB 0 0000 1 0001 2dB 2 0010 4dB 3 0011 6dB 4 0100 8dB 5 0101 10dB 6 0110 12dB 7 0111 14dB 8 1000 16dB 9 1001 18dB A 1010 21dB B 1011 24dB C 1100 27dB D 1101 30dB E 1110 33dB F 1111 36dB D3, D2, D1, D0: MGNL[3:0] マイク入力Lchゲイン設定 MGNL mode MGNL[3:0] マイク入力Lchゲイン 0dB 0 0000 1 0001 2dB 2 0010 4dB 3 0011 6dB 4 0100 8dB 5 0101 10dB 6 0110 12dB 7 0111 14dB 8 1000 16dB 9 1001 18dB A 1010 21dB B 1011 24dB C 1100 27dB D 1101 30dB E 1110 33dB F 1111 36dB 014006643-J-01 (default) (default) 2014/10 - 46 - [AK7755] CONT13 W R ラインイン/ラインアウト3ボリューム設定 Name D7 D6 D5 D4 D3 D2 D1 D0 Default LOVOL3 LOVOL3 LOVOL3 LOVOL3 D3h 53h CONT13 LIGN[3] LIGN[2] LIGN[1] LIGN[0] 00h [3] [2] [1] [0] ・D7, D6, D5, D4: LIGN[3:0] ラインインボリューム設定 LIGN mode LIGN[3:0] ラインアウト1ボリューム設定 0 0000 0dB 1 0001 -3dB 2 0010 -6dB 3 0011 -9dB 4 0100 -12dB 5 0101 -15dB 6 0110 -18dB 7 0111 -21dB 8 1000 N/A 9 1001 +3dB A 1010 +6dB B 1011 +9dB C 1100 +12dB D 1101 +15dB E 1110 +18dB F 1111 +21dB ・D3, D2, D1, D0: LOVOL3[3:0] ラインアウト3ボリューム設定 LOVOL3 mode LOVOL3[3:0] ラインアウト3ボリューム設定 0 0000 Mute 1 0001 -28dB 2 0010 -26dB 3 0011 -24dB 4 0100 -22dB 5 0101 -20dB 6 0110 -18dB 7 0111 -16dB 8 1000 -14dB 9 1001 -12dB A 1010 -10dB B 1011 -8dB C 1100 -6dB D 1101 -4dB E 1110 -2dB F 1111 0dB 014006643-J-01 (default) (default) 2014/10 - 47 - [AK7755] CONT14 ラインアウト1,ラインアウト2ボリューム設定 W R Name D7 D6 D5 D4 D3 D2 D1 D0 Default LOVOL2 LOVOL2 LOVOL2 LOVOL2 LOVOL1 LOVOL1 LOVOL1 LOVOL1 D4h 54h CONT14 00h [3] [2] [1] [0] [3] [2] [1] [0] D7, D6, D5, D4: LOVOL2[3:0] ラインアウト2ボリューム設定 LOVOL2 mode LOVOL2[3:0] ラインアウト2ボリューム設定 0 0h Mute 1 1h -28dB 2 2h -26dB 3 3h -24dB 4 4h -22dB 5 5h -20dB 6 6h -18dB 7 7h -16dB 8 8h -14dB 9 9h -12dB A Ah -10dB B Bh -8dB C Ch -6dB D Dh -4dB E Eh -2dB F Fh 0dB D3, D2, D1, D0: LOVOL1[3:0] ラインアウト1ボリューム設定 LOVOL1 mode LOVOL1[3:0] ラインアウト1ボリューム設定 0 0h Mute 1 1h -28dB 2 2h -26dB 3 3h -24dB 4 4h -22dB 5 5h -20dB 6 6h -18dB 7 7h -16dB 8 8h -14dB 9 9h -12dB A Ah -10dB B Bh -8dB C Ch -6dB D Dh -4dB E Eh -2dB F Fh 0dB CONT15-16-17 W R (default) (default) ADC、ADC2 Lchディジタルボリューム設定 Name D7 D6 D5 D4 VOL VOL VOL VOL D5h 55h CONT15 ADL[7] ADL[6] ADL[5] ADL[4] VOL VOL VOL VOL D6h 56h CONT16 ADR[7] ADR[6] ADR[5] ADR[4] VOL VOL VOL VOL D7h 57h CONT17 AD2L[7] AD2L[6] AD2L[5] AD2L[4] ADC,ADC2ディジタルボリュームを参照してください。 014006643-J-01 D3 VOL ADL[3] VOL ADR[3] VOL AD2L[3] D2 VOL ADL[2] VOL ADR[2] VOL AD2L[2] D1 VOL ADL[1] VOL ADR[1] VOL AD2L[1] D0 VOL ADL[0] VOL ADR[0] VOL AD2L[0] Default 30h 30h 30h 2014/10 - 48 - [AK7755] CONT18-19 W R DACディジタルボリューム設定 Name D7 D6 D5 D4 VOL VOL VOL VOL DAL[7] DAL[6] DAL[5] DAL[4] VOL VOL VOL VOL D9h 59h CONT19 DAR[7] DAR[6] DAR[5] DAR[4] DACディジタルボリュームを参照してください。 D8h 58h CONT18 CONT1A ADC/DAC W R DAh 5Ah Name D3 D2 D1 D0 Default VOL DAL[3] VOL DAR[3] VOL DAL[2] VOL DAR[2] VOL DAL[1] VOL DAR[1] VOL 18h DAL[0] VOL 18h DAR[0] MUTE設定、ADRC設定、ゼロクロス設定 D7 AD CONT1A MUTE D6 D5 AD2 DA MUTE MUTE D4 1 D3 D2 D1 D0 Default ADRCRE ADRCLE MICRZCE MICLZCE 00h D7: ADMUTE ADC MUTE設定 0: ADC MUTE解除 (default) 1: ADC MUTE D6: ADMMUTE ADC2 MUTE設定 0: ADC2 MUTE解除 (default) 1: ADC2 MUTE D5: DAMUTE DAC MUTE設定 0: DAC MUTE解除 (default) 1: DAC MUTE D4: 1 システムリセット中（CRESETN bit (CONT0F:D3) = “0” かつ、DSPRESETN bit (CONT0F:D2) = “0”） に“1”を設定してください。 D3: ADRCRE Analog Dynamic Range Controller Rch Enable設定 0: ADRC Rch Disable (default) 1: ADRC Rch Enable D2: ADRCLE Analog Dynamic Range Controller Lch Enable設定 0: ADRC Lch Disable (default) 1: ADRC Lch Enable D1: MICRZCE MICGAIN Rch ゼロクロスイネーブル 0: Rch ゼロクロス検出なし (default) 1: Rchゼロクロス検出あり D0: MICLZCE MICGAIN Lch ゼロクロスイネーブル 0: Lch ゼロクロス検出なし (default) 1: Lchゼロクロス検出あり “0”のレジスタには“0”を入れてください。 014006643-J-01 2014/10 - 49 - [AK7755] CONT1B W - R ADRC使用時マイクゲインRead用レジスタ Name 5Bh CONT1B D7 D6 D5 D4 D3 D2 D1 D0 Default AMGNR AMGNR AMGNR AMGNR AMGNL AMGNL AMGNL AMGNL 00h [3] [2] [1] [0] [3] [2] [1] [0] 本レジスタはRead専用です。 ADRCRE bit (CONT1A:D3) = “1”の時、AMGNR[3:0]が、ADRCLE bit (CONT1A:D2) = “1”の時は、 AMGNL[3:0]が有効になり、DSP より設定された MICGAIN の値が Read 可能です。 CONT1C TEST設定 W R Name D7 D6 D5 D4 DCh 5Ch CONT1C 0 0 0 0 “0”のレジスタには“0”を入れてください。 D3 0 D2 0 D1 0 D0 0 Default 00h CONT1D ADC2 Rch ディジタルボリューム設定 W R Name D7 D6 D5 D4 D3 D2 D1 D0 Default VOL VOL VOL VOL VOL VOL VOL VOL DDh 5Dh CONT1D 30h AD2R[7] AD2R[6] AD2R[5] AD2R[4] AD2R[3] AD2R[2] AD2R[1] AD2R[0] ADC2ディジタルボリュームを参照してください。 CONT1E ディジタルマイクインタフェース設定 W R Name D7 DDh 5Dh CONT1D DMIC1 D6 D5 D4 D3 D2 D1 D0 Default DMCLKP1 DMCLKE1 DMIC2 DMCLKP2 DMCLKE2 0 0 00h D7:DMIC1 ディジタルマイク１選択 0: DMIC1不使用 (default) 1: DMIC1使用 DMIC1 bit = “1” or DMIC2 bit = “1”の時、31-34pinはディジタルマイクインタフェースとなり、 アナログ入力は行えません。 D6:DMCLKP1 ディジタルマイク１チャネル設定 DMCLKP1 DMCLK1 pin = “H”出力時 DMCLK1 pin = “L”出力時 0 Rch Lch 1 Lch Rch (default) D5:DMCLKE1 ディジタルマイク１用クロック設定 0: DMCLK1 pin = “L” (default) 1: DMCLK1 64fs（出力イネーブル） ・D4:DMIC2 ディジタルマイク2選択 0: DMIC2不使用 (default) 1: DMIC2使用 DMIC1 bit = “1” or DMIC2 bit = “1”の時31-34pinはディジタルマイクインタフェースとなり、 アナログ入力は行えません。 ・D3:DMCLKP2 ディジタルマイク2チャネル設定 DMCLKP2 DMCLK2 pin = “H”出力時 DMCLK2 pin = “L”出力時 0 Rch Lch 1 Lch Rch 014006643-J-01 (default) 2014/10 - 50 - [AK7755] ・D2:DMCLKE2 ディジタルマイク2用クロック設定 0: DMCLK2 pin = ”L” (default) 1: DMCLK1 64fs（出力イネーブル） CONT21 – CONT25にはデータを書き込まないでください。 CONT26 W R Name D7 D6 D5 D4 D3 D2 D1 D0 Default E6 66h CONT26 0 0 0 0 0 0 0 1 00h D0: 1 システムリセット中（CRESETN bit (CONT0F:D3) = “0” かつ、DSPRESETN bit (CONT0F:D2) = “0”） に“1”を設定してください。 “0”のレジスタには“0”を入れてください。 CONT27 – CONT29 にはデータを書き込まないでください。 CONT2A W R Name D7 D6 D5 D4 D3 D2 D1 D0 Default EA 6Ah CONT2A 1 0 0 0 0 0 0 0 00h D7: 1 システムリセット中（CRESETN bit (CONT0F:D3) = “0” かつ、DSPRESETN bit (CONT0F:D2) = “0”） に“1”を設定してください。 “0”のレジスタには“0”を入れてください。 CONT2B – CONT2F にはデータを書き込まないでください。 014006643-J-01 2014/10 - 51 - [AK7755] ■ 電源立ち上げシーケンス 1. EEPROMダウンロードを使用しない場合 電源投入はPDN pin＝“L” (パワーダウン状態)で行ってください。DVDDを外部供給する場合(LDOE pin = “L”)、AVDD,TVDDを立ち上げた後にDVDDを立ち上げてください。尚、AVDDとTVDDの立ち上げ 順の規定はありません。PDN pin＝“L”でコントロールレジスタ等が初期化されます。 すべての電源を立ち上げ後でPDN pin ＝“H” にすることにより、REF発生回路 (アナログ基準電圧源) 及 び、LDOE pin = “H”の場合、内部ディジタル駆動用電源が立ち上がります。 PDN pin ＝“H”から1ms以上後にコントロールレジスタへの設定／読み出しを行ってください。 また、IN1/INP1,IN2/INN1,IN3/INP2,IN4/INN2をアナログ入力ピンとして使用する場合、コントロールレ ジスタ設定の最初にAINE bit(CONT00:D3)＝“1”を設定してください。 コントロールレジスタ設定終了後、クロックリセットCKRESETN bit(CONT01:D0)を“0”→ “1”にするこ とによりPLLが立ち上がり、PLLにより内部マスタクロックを生成します。したがって、クロックリセ ットを解除するまでに、必要なシステムクロックを入力してください。 コントロールレジスタを除いた、AK7755とのインタフェースはクロックリセット解除後 (CKRESETN bit = “1”)、PLLが安定発振するまで10ms待つか、もしくはSTO pinにPLL LOCK 信号を出力させHighを 確認後に行ってください(Figure 24)。 ただし、システムクロックが無い場合でもDSPプログラム及び係数RAMの書き込みを行うことが可能 です。クロックリセット中 (CKRESETN bit = “0”) にDLRDY bit (CONT0F:D0)を“0”→ “1”にすることに より、1ms後よりDSPへのプログラム及び係数RAMデータの書き込みが可能になります。ダウンロード 終了後は必ずDLRDY bitは“0”にしてください(Figure 25)。 マスタモードで水晶振動子を使用する場合は、CKM[2:0] bits (CONT00:D6-D4) = 0h/1hを設定後、水晶 振動子が安定に発振した後、クロックリセット解除を行ってください。なお、発振が安定する時間は 水晶振動子、外付け回路によって異なります。 システムクロックはパワーダウン時、クロックリセット時以外は止めないでください。 TVDD,AVDD DVDD PDN (pin) CONT Reg.設定 SI(SPI),SDA(I2C) DSP プログラム CKRESETN bit (Reg.) DSPRESETN bit(Reg.) CRESETN bit(Reg.) XTI,BICK (pin) クロック確定 内部 PLLCLK (内部マスタークロック) 600ns(min) 電源 OFF 1ms(min) PLL 安定発振までの期間 コマンドコード等 送信禁止(10ms) コマンドコード DSP プログラム転送期間 （時間制約なし） Figure 24. 電源立ち上げシーケンス1 (外部電源使用(LDOE pin = “L”)、EEPROMダウンロード不使用時) 014006643-J-01 2014/10 - 52 - [AK7755] TVDD,AVDD DVDD PDN(pin) DLRDY=1 SI(spi),SDA(i2c) DSP プログラム DLRDY=0 CONT Reg.設定 CKRESETN bit (Reg.) DSPRESETN bit(Reg) CRESETN bit(Reg) XTI,BICK(Pin) クロック確定 内部 PLLCLK (内部マスタークロック) 電源 OFF 600ns(min) 1ms(min) PLL 安定発振までの期間 コマンドコード等 送信禁止(10ms) 1ms(min) Figure 25. 電源立ち上げシーケンス 2 (外部電源使用(LDOE pin = “L”)、DLRDY 設定、EEPROM ダウンロード不使用時) 2. EEPROMダウンロードを使用する場合 EEPROMダウンロードを使用する場合、I2Cインタフェース (I2CSEL pin= “H”) 及びXTI pinに12.288MHz のクロック入力、もしくはXTI、XTO端子に12.288MHzの水晶振動子を接続することが必要です。また 使用できるCKM mode(CONT00:D6-D4)はmode0かmode2です。電源投入は、PDN pin= “L” (パワーダウ ン状態) で行ってください。DVDDを外部供給する場合(LDOE pin = “L”)、AVDD,TVDDを立ち上げた後 にDVDDを立ち上げてください。尚、AVDDとTVDDの立ち上げ順の規定はありません。 すべての電源を立ち上げ後、PDN pin ＝“H”にすることによりREF発生回路 (アナログ基準電圧源) 及び LDOE pin = “H”の場合は内部ディジタル回路駆動用電源が立ち上がります。 EEPROMからコントロールレジスタ設定とDSPプログラム及び係数RAMのダウンロードを行う方法は PDN pin (1)によるもの(Figure 26)、 EXTEEP pin (2)によるもの(Figure 26)、DLS bit (3)による(Figure 27) もの、以上3つの方法があります。 014006643-J-01 2014/10 - 53 - [AK7755] TVDD,AVDD DVDD (1) PDN(pin) XTI(pin) クロック確定(12.288MHz) I2CSEL(pin) EXTEEP(pin) SDA(pin) (2) CONT Reg.設定・DSP プログラム (EEPROM→AK7755) EEST(pin) 成功 STO(pin) error CKRESETN bit (Reg.) DSPRESETN bit(Reg.) CRESETN bit(Reg.) 電源 OFF 600ns(min) 1ms(min) Figure 26. 電源立ち上げシーケンス3 (外部電源使用(LDOE pin = “L”)、EEPROM ダウンロード使用時(1)(2)) (1) PDN pinによるダウンロード開始 電源ON (AVDD,TVDD), I2CSEL pin = “H”, EXTEEP pin = “H” → (DVDD→) PDN pin = “L” → “H” (2) EXTEEP pinによるダウンロード開始(点線) 電源ON(AVDD,TVDD), I2CSEL pin = “H” → (DVDD→) PDN pin = “L” → “H” → EXTEEP pin = “L” → “H” TVDD,AVDD DVDD PDN(pin) XTI(pin) クロック確定(12.288MHz) I2CSEL(pin) DLS bit (3) (uP→AK7755) SDA(pin) DLS=1 (EEPROM→AK7755) CONT Reg.設定・DSP プログラム EEST(pin) 成功 STO(pin) error CKRESETN bit (Reg.) DSPRESETN bit(Reg.) CRESETN bit(Reg.) 電源 OFF 600ns(min) 1ms(min) Figure 27. 電源立ち上げシーケンス 4 (外部電源使用(LDOE pin = “L”)、EEPROM ダウンロード使用時(3)) (3) DLS bitによるダウンロード開始 電源ON(AVDD,TVDD), I2CSEL pin = “H” → (DVDD→) PDN pin = “L” → “H” → DLS bit = “0” → “1” 014006643-J-01 2014/10 - 54 - [AK7755] ■ LDO(内部回路駆動用レギュレータ) AK7755は内部のディジタル回路を駆動するためのレギュレータ(LDO)を内蔵しています。LDOを使用 する場合、LDOE pin = “H”に固定し、AVDRV pinとVSSの間に1[μF](±30%)のコンデンサを接続してく ださい。パワーダウン解除によりLDOが起動し、解除から1[ms]後よりコントロールレジスタ設定／読 み出しを行うことができます。 AVDRV pinがVSSにショートした場合等による異常発熱防止のため、過電流保護回路を内蔵していま す。また、AVDRV pinの電圧が上がりすぎた場合に内部回路を絶対最大定格以上の電圧から守るため、 過電圧保護回路を内蔵しています。過電流・過電圧保護回路が働いた場合はSTO pinに “L” を出力し、 内部回路は動作を停止します。その場合には保護回路が働いた要因を取り除いた後、パワーダウンを 行い、再度立ち上げ動作を行ってください。 TVDD,AVDD LDOE (pin) AVDRV (pin) PDN (pin) STO (pin) CONT Reg.設定 SI(SPI),SDA(I2C) DSP プログラム CKRESETN bit (Reg.) DSPRESETN bit(Reg.) CRESETN bit(Reg.) XTI,BICK (pin) クロック確定 内部 PLLCLK (内部マスタークロック) 電源 OFF 600ns(min) 1ms(min) PLL 安定発振までの期間 コマンドコード等 送信禁止(10ms) コマンドコード DSP プログラム転送期間 （時間制約なし） Figure 28. 電源立ち上げシーケンス 5 (LDO使用(LDOE pin = “H”)、EEPROMダウンロード不使用時) ■ 電源立ち下げシーケンス 電源立ち下げ前にPDN pin = “L”（パワーダウン状態）にしてください。パワーダウン中に外部クロッ クを停止させ、電源をOFFさせてください。電源をOFFした後で外部から信号等を入力しないでくださ い（AK7755の保護ダイオードを通して電流が流れます）。また、DVDDを外部から供給している場合 は、DVDDを立ち下げた後にAVDD,TVDDを立ち下げてください。尚、AVDDとTVDDの立ち下げ順の 規定はありません。 TVDD,AVDD DVDD PDN(pin) 電源 OFF Figure 29. 電源立ち下げシーケンス 014006643-J-01 2014/10 - 55 - [AK7755] ■ パワーダウン・リセット 1. AK7755のパワーダウン、リセットおよびパワーマネジメント AK7755はパワーダウンNピン(PDN pin)とレジスタ設定のクロックリセットNビット(CKRESETN bit (CONT01:D0))、CODECリセットNビット(CRESETN bit (CONT0F:D3) )、DSPリセットNビット (DSPRESETN bit (CONT0F:D2)) および各ブロックのパワーマネジメントレジスタがあります。 2. パワーダウン AK7755はパワーダウンピン PDN pin = “L”でパワーダウンします。電源立ち上げ時はPDN pin = “L” にしてください。パワーダウン時の出力ピンは、下記に示す状態になっています。 LDOE pin = “L”（外部1.2V供給モード） No I/O パワーダウン時の状態 ピン名称 1 VCOM O L 6 STO/RDY O H 7 LRCK I/O L 8 BICK I/O L 9 CLKO O L 10 XTO O H 11 XTI I H 14 SDOUT3/JX2/MAT1 I/O L 15 SDOUT2/JX3/MAT1 I/O L 16 SDOUT1 O L Note 44. [I/O]は各ピンの属性を示しています。 LDOE pin = “H”（LDOモード） No I/O パワーダウン時の状態 ピン名称 1 VCOM O L 6 STO/RDY O L 7 LRCK I/O L 8 BICK I/O L 9 CLKO O L 10 XTO O H 11 XTI I H SDOUT3/JX2/MAT1 14 I/O L 15 SDOUT2/JX3/MAT1 I/O L 16 SDOUT1 O L No 17 18 26 27 28 31 32 33 34 No 17 18 24 26 27 28 31 32 33 34 Pin名称 SO/SDA SCLK/SCL OUT3 OUT2 OUT1 IN4/INN2/DMCLK2 IN3/INP2/DMDAT2 IN2/INN1/DMCLK1 IN1/INP1/DMDAT1 Pin名称 SO/SDA SCLK/SCL AVDRV OUT3 OUT2 OUT1 IN4/INN2/DMCLK2 IN3/INP2/DMDAT2 IN2/INN1/DMCLK1 IN1/INP1/DMDAT1 I/O パワーダウン時の状態 I/O Hi-Z I/O Hi-Z O Hi-Z O Hi-Z O Hi-Z I/O Hi-Z I Hi-Z I/O Hi-Z I Hi-Z I/O パワーダウン時の状態 I/O Hi-Z I/O Hi-Z O L O Hi-Z O Hi-Z O Hi-Z I/O Hi-Z I Hi-Z I/O Hi-Z I Hi-Z 3. パワーダウン解除 3-1 LDOE = “L”（外部電源1.2V供給モード） DVDD,TVDD,AVDD電源投入はPDN pin = “L”で行ってください。電源立ち上げ後、600ns(min)以降 にPDN pin = “L” → “H” にすることによりREF発生回路（アナログ基準電圧源）が立ち上がります。 コントロールレジスタへの設定／読み出しはPDN pin＝ “H” から1ms以上後に行ってください (Figure 24)。電源立ち上げ順は、AVDD,TVDDを立ち上げた後にDVDDを立ち上げてください。尚、 AVDDとTVDDの立ち上げ順の規定はありません。 014006643-J-01 2014/10 - 56 - [AK7755] 3-2 LDOE = “H”（LDOモード） TVDD,AVDD電源投入はPDN pin = “L”で行ってください。TVDD,AVDD電源立ち上げ後、600ns(min) 以降にPDN pin = “L” → “H”にすることによりREF発生回路および内部ディジタル回路駆動用電源が 立ち上がります。コントロールレジスタへの設定／読み出しはPDN pin＝ “H” から1ms以上後に行っ てください(Figure 28)。 4. クロックリセット パワーダウン解除後（PDN pin = “H”）CKRESETN bit (CONT01:D0) = “0”の状態をクロックリセット と呼びます。パワーダウン解除時は、クロックリセット状態です。このときAK7755の内部ブロック は、REF発生回路及びディジタル回路駆動用電源を除き、すべてパワーダウン状態です。内部マスタ クロック生成用PLLも動作を停止しています。 パワーダウン解除後1ms(min)以降にコントロールレジスタ設定／読み出しを行ってください。コン トロールレジスタCONT00～CONT01は、AK7755のクロック生成に関係するため、クロックリセッ ト中に行ってください。 IN1/INP1,IN2/INN1,IN3/INP2,IN4/INN2 pinをアナログ入力として使用する場合、コントロールレジス タ設定の最初にAINE bit (CONT00:D3) = “1”を設定してください。 また、クロックリセット中（CKRESETN bit = “0” ）にDLRDY bit (CONT0F:D0)を “0”→ “1”にするこ とにより、1ms後よりDSPへのプログラム及び係数RAMデータの書き込みは可能です。ダウンロード 終了後は必ずDLRDY bit は “0” にしてください。 クロックリセットを解除するまでには、必要なシステムクロックICLK（XTI@CKM mode0-2 もしく は BICK@CKM mode3,5 (CONT00:D6-D4)）を入力してください (Figure 16)。 クロックリセットを解除(CKRESETN bit = “1” )すると、内部マスタクロック生成用PLLが動作を開始 し、マスタクロックを生成します。PLLが安定発振するまで（10ms間、又はSTO pin にPLLLOCK信 号を出力させLowの期間）DSPプログラムや係数データやシステムリセット解除等をマイコンから送 信することは禁止です。 システムクロックを変更する場合は、パワーダウン中(PDN pin = “L”)または、クロックリセット中に 変更してください。クロックリセットによりPLLおよび内部クロックを停止させ、安全にクロック切 り替えを行うことが可能となります。システムリセットを行った後、CKRESETN bit = “0” にするこ とでクロックリセット状態になります。このクロックリセット中に、各種レジスタ設定・システム クロック周波数の変更を行います。変更後、システムクロックが安定した後、CKRESETN bitを解除 （“0” → “1”）することにより、PLLが再起動します。 CKM mode3 CKM mode0 XTI BICK CSN SCLK（簡略化） SI 0xCF 0x00 0xC1 0x00 0xC0 0x3x 0xC1 0x01 0xCF 0x0C CRESETN / DSPRESETN CKRESETN 入力クロック変更期間 PLL 発振安定 コマンドコード & DSP プログラム転送期間 Figure 30. クロックリセットシーケンス (例 CKM mode0 → CKM mode 3) 014006643-J-01 2014/10 - 57 - [AK7755] 5. システムリセット クロックリセット解除後 (CKRESETN bit (CONT01 D0) = “1”)、CRESETN bit (CONT0F:D3) = “0”かつ DSPRESETN bit (CONT0F, D2) = “0”の状態をシステムリセット(SRESETN)と呼びます。クロックリ セット解除後、PLLが安定発振するまで (10ms) 待つか、もしくはSTO pinにPLLLOCK信号を出力さ せHighを確認後にPRAMやCRAMへのアクセスが可能です。 DSPプログラムや係数データ等の送信終了後、CODECリセット(CRESETN bit = “0” )、DSPリセット (DSPRESETN)のいずれかが解除(CRESETN bit = “1” or DSPRESETN bit = “1” )されるとシステムリセ ットは解除され、ADC, DAC, DSPを動作させるために必要な内部クロックが生成されます。 下図にシステムリセットのイメージ図を示します。 CRESETN bit DSPRESETN bit SRESETN Figure 31. システムリセット構成 なおスレーブモード時は、システムリセットを解除(CRESETN bit= “1” or DSPRESETN bit = “1”)する とLRCKの立ち上がり (I2Sは、立ち下がり) に同期し動作を開始します。 またシステムリセット解除中にLRCKが停止又は位相が1/4fs以上ずれた場合、AK7755は自動でシス テムリセット状態となり、ADC, DAC, DSPの動作を停止します。再度LRCKを入力すると、このシ ステムリセット状態は自動で解除されます。 ■ RAMクリア AK7755では、システムリセット解除後DRAM・DLRAMに自動で“0”書込みを行います (RAMクリ ア)。ただし、システムリセット解除までに内部PLLが安定発振の必要があります。RAMクリアに要 する時間は400usです。 RAMクリア中、DSP動作中で使用するコマンドを転送可能です。 (ただし、RAMクリアが終了する までは、DSPは動作しません。RAMクリア中に入力した係数RAM書き込みデータは、RAMクリア 終了後、係数RAMに書き込まれます。) PDN (pin) DSPRESETN bit RAM クリア DSP スタート RAM クリア期間 DSP プログラム 動作開始 Figure 32. RAM クリアシーケンス 014006643-J-01 2014/10 - 58 - [AK7755] ■ シリアルデータインタフェース シリアルデータピン SDIN1, SDIN2, SDOUT1, SDOUT2, SDOUT3は、LRCK, BICKを使用して外部シ ステムとのインタフェースを行います。使用する際は、コントロールレジスタの設定が必要です。 (全体ブロック図(Figure 1)、コントロールレジスタの設定を参照。) データフォーマットは2'sコンプリメントのMSBファーストです。入出力フォーマットは、前詰フォ ーマット、後詰フォーマットの他に、I2S互換モード・PCMフォーマットに対応しています。(I2S互 換モード・PCMモードの場合、すべての入出力オーディオデータピンのインタフェースはI2S互換・ PCMとなります。) SDIN1、 SDIN2の入力フォーマットは、初期設定では前詰24-bitですが、コントロールレジスタを設 定する事により、後詰24-bit、後詰20-bit、後詰16-bit、I2S、PCMに対応します。また、SDIN1は前詰 8-bit μ-Law、前詰8-bit A-Lawにも対応します。 SDOUT1、 SDOUT2、 SDOUT3の出力フォーマットは初期設定では前詰24bitですが、コントロール レジスタを設定する事により、後詰24-bit、後詰20-bit、後詰16-bit、I2S、PCMに対応します。また、 SDOUT1は前詰8-bit μ-Law、前詰8-bit A-Lawにも対応します。 ADCの出力データ（SDOUTAD, SDOUTAD2）は、前詰24-bit固定です。 mode LRIF[1:0] 0 1 2 3 4 5 6 7 8 0h 0h 0h 0h 0h 0h 1h 2h 3h DIF2,DIFDA[1:0] or DOF2,3,4[1:0] 0h 1h 2h 3h N/A N/A 0h 0h 0h DIF1[2:0] or DOF1[2:0] 0h 1h 2h 3h 4h 5h 0h 0h 0h BITFS[1:0] 0h 0h/1h 0h/1h 0h/1h/2h 0h 0h 0h 0h/3h 0h/3h フォーマット 前詰24-bit 64fs 後詰24-bit 64fs/48fs 後詰20-bit 64fs/48fs 後詰16-bit 64fs/48fs/32fs 前詰8-bit μ-Law 前詰8-bit A-Law I2S互換 PCM Short Frame 64fs/256fs PCM Long Frame 64fs/256fs シリアルデータフォーマット例 1. 前詰 (mode0) LRCK Left ch Right ch BICK 31 30 29 28 27 10 9 8 7 6 5 4 3 2 1 0 31 30 29 28 27 10 9 8 7 6 5 4 3 2 1 0 SDIN1,2 DIF mode0 M 22 21 20 19 2 1 L M 22 21 20 19 2 1 L M:MSB,L:LSB SDOUT1,2,3 DOF mode0 M 22 21 20 19 2 1 L M 22 21 20 19 2 1 L M:MSB,L:LSB Figure 33. 前詰 BICK 64fs 014006643-J-01 2014/10 - 59 - [AK7755] 2. 後詰 (mode1, 2, 3) LRCK Left ch Right ch BICK 31 30 23 22 21 20 19 18 17 16 15 14 1 0 31 30 23 22 21 20 19 18 17 16 15 14 1 0 SDIN1,2 DIF mode1 Don’t care M 22 21 20 19 18 17 16 15 14 1 L Don’t care M 22 21 20 19 18 17 16 15 14 1 L SDIN1,2 DIF mode2 Don’t care M 18 17 16 15 14 1 L Don’t care M 18 17 16 15 14 1 L SDIN1,2 DIF mode3 Don’t care M 14 1 L Don’t care M 14 1 L M:MSB,L:LSB SDOUT1,2,3 DOF mode1 MSB 22 21 20 19 18 17 16 15 14 1 L MSB 22 21 20 19 18 17 16 15 14 1 L SDOUT1,2,3 DOF mode2 MSB 18 17 16 15 14 1 L MSB 18 17 16 15 14 1 L SDOUT1,2,3 DOF mode3 MSB 14 1 L MSB 14 1 L Figure 34. 後詰 BICK 64fs LRCK Left ch Right ch BICK 23 22 21 20 19 18 17 16 15 14 13 12 11 10 1 0 23 22 21 20 19 18 17 16 15 14 13 12 11 10 SDIN1,2 DIF mode1 M 22 21 20 19 18 17 16 15 14 13 12 11 10 1 L M 22 21 20 19 18 17 16 15 14 13 12 11 10 1 L SDIN1,2 DIF mode2 Don’t care M 18 17 16 15 14 13 12 11 10 1 L Don’t care M 18 17 16 15 14 13 12 11 10 1 L SDIN1,2 DIF mode3 Don’t care 1 L Don’t care 1 L M 14 13 12 11 10 M 14 13 12 11 10 1 0 M:MSB,L:LSB SDOUT1,2,3 DOF mode1 M 22 21 20 19 18 17 16 15 14 13 12 11 10 1 L M 22 21 20 19 18 17 16 15 14 13 12 11 10 1 L SDOUT1,2,3 DOF mode2 MSB 18 17 16 15 14 13 12 11 10 1 L MSB 18 17 16 15 14 13 12 11 10 1 L SDOUT1,2,3 DOF mode3 MSB 14 13 12 11 10 1 L MSB 14 13 12 11 10 1 L Figure 35. 後詰 BICK 48fs 014006643-J-01 2014/10 - 60 - [AK7755] LRCK Left ch Right ch BICK 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 SDIN1,2 DIF mode3 M 14 13 12 11 10 9 8 7 6 5 4 3 2 1 L M 14 13 12 11 10 9 8 7 6 5 4 3 2 1 L SDOUT1,2,3 DOF mode3 M 14 13 12 11 10 9 8 7 6 5 4 3 2 1 L M 14 13 12 11 10 9 8 7 6 5 4 3 2 1 L Figure 36. 後詰 BICK 32fs 3. 前詰8-bits μ-Law、前詰8-bits A-Law (mode 4,5) LRCK Left ch Right ch BICK 31 30 29 28 27 26 25 24 7 6 5 4 3 2 1 0 31 30 29 28 27 26 25 24 7 6 5 4 3 2 1 0 SDIN1 DIF mode4/5 M 6 5 4 3 2 1 L M 6 5 4 3 2 1 L M:MSB,L:LSB SDOUT1 DOF mode4/5 M 6 5 4 3 2 1 L M 6 5 4 3 2 1 L M:MSB,L:LSB SDIN2 DIF mode0 M 22 21 20 19 18 17 16 1 L M 22 21 20 19 18 17 16 1 L M:MSB,L:LSB SDOUT2,3 DOF mode0 M 22 21 20 19 18 17 16 1 L M 22 21 20 19 18 17 16 1 L M:MSB,L:LSB Figure 37. 前詰 8-bit μ-Law, 8-bit A-Law BICK 64fs 4. I²S (mode6) LRCK Left ch Right ch BICK 31 30 29 28 27 10 9 8 7 6 5 4 3 2 1 0 31 30 29 28 27 10 9 8 7 6 5 4 3 2 1 0 SDIN1,2 M 22 21 20 3 2 1 L M 22 21 20 3 2 1 L SDOUT1,2,3 M 22 21 20 3 2 1 L M 22 21 20 3 2 1 L M:MSB,L:LSB M:MSB,L:LSB Figure 38. I²S BICK 64fs 014006643-J-01 2014/10 - 61 - [AK7755] 5. PCM Short Frame (mode7) LRCK tBCLK SF BICK 63 62 61 60 59 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 SDIN1,2 M 22 21 20 19 2 1 L SDOUT1,2,3 M 22 21 20 19 2 1 L M:MSB,L:LSB Left ch 10 9 8 7 6 5 4 3 2 1 0 M 22 21 20 19 2 1 L M 22 21 20 19 2 1 L Right ch Figure 39. PCM Short Frame 64fs LRCK tBCLK SF BICK 255 254 253 252 251 234 233 232 231 230 229 228 227 226 225 224 223 222 221 220 219 SDIN1,2 M 22 21 20 19 2 1 L SDOUT1,2,3 M 22 21 20 19 2 1 L M:MSB,L:LSB Left ch 202 201 200 199 198 M 22 21 20 19 2 1 L M 22 21 20 19 2 1 L 3 2 1 0 Right ch tBCLK × 32 tBCLK × 256 Figure 40. PCM Short Frame 256fs 6. PCM Long Frame (mode8) tBCLK ≦ t ≦ ts-tBCLK LRCK LF BICK 63 62 61 60 59 SDIN1,2 SDOUT1,2,3 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 M 22 21 20 19 2 1 L M 22 21 20 19 2 1 L tBCLK M:MSB,L:LSB 10 9 8 7 6 5 4 3 2 1 0 M 22 21 20 19 2 1 L M 22 21 20 19 2 1 L Left ch Right ch tBCLK × 32 tBCLK × 32 Figure 41. PCM Long Frame 64fs 014006643-J-01 2014/10 - 62 - [AK7755] LRCK LF BICK 255 254 253 252 251 SDIN1,2 SDOUT1,2,3 234 233 232 231 230 229 228 227 226 225 224 223 222 221 220 219 M 22 21 20 19 2 1 L M 22 21 20 19 2 1 L tBCLK M:MSB,L:LSB 202 201 200 199 198 M 22 21 20 19 2 1 L M 22 21 20 19 2 1 L Left ch 4 3 2 1 0 Right ch tBCLK × 32 tBCLK × 256 Figure 42. PCM Long Frame 256fs 7. TDM Mode TDM256 bit = “1”を設定することにより、下記のTDM I/Fフォーマットを使用することができます。 BICKは256fs固定のため、BITFS[1:0]bit = 3hに設定してください。 TDM mode 0 1 2 3 4 5 6 7 8 9 10 11 LRIF[1:0] 0h 0h 0h 1h 1h 1h 2h 2h 2h 3h 3h 3h TDMMODE[1:0] 0h 1h 2h 0h 1h 2h 0h 1h 2h 0h 1h 2h 014006643-J-01 フォーマット 前詰24-bit 前詰24-bit 前詰24-bit I2S互換 I2S互換 I2S互換 PCM Short Frame PCM Short Frame PCM Short Frame PCM Long Frame PCM Long Frame PCM Long Frame 備考 SLOT7, 8入力不可 SLOT5, 6, 7, 8入力不可 SLOT7, 8入力不可 SLOT5, 6, 7, 8入力不可 SLOT7, 8入力不可 SLOT5, 6, 7, 8入力不可 SLOT7, 8入力不可 SLOT5, 6, 7, 8入力不可 2014/10 - 63 - [AK7755] 256BICK LRCK(master) LRCK(slave) SLOT1 SLOT2 SLOT3 SLOT4 SLOT5 SLOT6 SLOT7 SLOT8 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK BICK(256fs) SDOUT1 23 22 0 23 22 DOUT1L SDIN1(TDM mode0) 23 22 23 22 0 23 22 0 23 22 23 22 23 22 0 23 22 23 22 23 22 0 0 23 22 23 22 DIN1R 23 22 23 22 0 23 22 0 23 22 0 23 22 23 22 23 22 0 23 22 0 23 22 0 23 22 0 23 22 0 23 22 0 23 22 23 22 23 22 0 23 22 DIN4R 23 22 0 23 22 SDOUTAD Rch SDOUTAD Lch 0 23 22 0 23 22 SDOUTAD Rch SDOUTAD Lch SDOUTAD2 Rch 0 DOUT4R DIN4L DIN3R SDOUTAD2 Lch 0 DOUT4L DIN3R DIN3L 0 0 DOUT3R 0 23 22 DIN2R DIN2L 23 22 DIN3L DIN2R 0 0 DOUT3L DIN2R DIN2L 0 0 DOUT2R DIN2L DIN1R DIN1L SDIN2 0 0 0 DOUT2L DIN1R DIN1L SDIN1(TDM mode2) 23 22 DOUT1R DIN1L SDIN1(TDM mode1) 0 (don’t care) Figure 43. TDM mode 前詰 24-bit (点線は内部信号) 256BICK LRCK(master) LRCK(slave) SLOT1 SLOT2 SLOT3 SLOT4 SLOT5 SLOT6 SLOT7 SLOT8 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK BICK(256fs) SDOUT1 23 0 DOUT1L SDIN1(TDM mode3) SDIN1(TDM mode4) SDIN1(TDM mode5) 23 0 0 DOUT1R 23 0 23 0 DOUT2L 23 0 23 0 DOUT2R 23 0 23 0 DOUT3L 23 0 23 0 DOUT3R 23 0 DIN1L DIN1R DIN2L DIN2R DIN3L DIN3R 23 23 23 23 23 23 0 0 0 0 0 0 DIN1L DIN1R DIN2L DIN2R DIN3L DIN3R 23 23 23 23 23 23 0 DIN1L SDIN2 23 0 DIN1R 0 DIN2L 0 DIN2R 0 SDOUTAD2 Lch 0 SDOUTAD2 Rch 23 0 DOUT4L 23 0 DIN4L 23 0 SDOUTAD Lch 23 0 SDOUTAD Lch 23 0 23 DOUT4R 23 0 23 DIN4R 23 0 23 SDOUTAD Rch 23 0 23 SDOUTAD Rch (don’t care) Figure 44. TDM mode I2S 互換(点線は内部信号) 014006643-J-01 2014/10 - 64 - [AK7755] 256BICK LRCK SLOT1 SLOT2 SLOT3 SLOT4 SLOT5 SLOT6 SLOT7 SLOT8 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK BICK(256fs) SDOUT1 23 0 DOUT1L SDIN1(TDM mode6) SDIN1(TDM mode7) SDIN1(TDM mode8) 23 0 0 DOUT1R 23 0 23 0 DOUT2L 23 0 23 0 23 DOUT2R 23 0 DOUT3L 0 23 0 23 0 DOUT3R 23 0 DIN1L DIN1R DIN2L DIN2R DIN3L DIN3R 23 23 23 23 23 23 0 0 0 0 0 0 DIN1L DIN1R DIN2L DIN2R DIN3L DIN3R 23 23 23 23 23 23 0 DIN1L SDIN2 23 0 DIN1R 0 DIN2L 0 DIN2R 0 SDOUTAD2 Lch 0 SDOUTAD2 Rch 23 0 DOUT4L 23 0 DIN4L 23 0 SDOUTAD Lch 23 0 SDOUTAD Lch 23 0 23 DOUT4R 23 0 23 DIN4R 23 0 23 SDOUTAD Rch 23 0 23 SDOUTAD Rch (don’t care) Figure 45. TDM mode PCM Short Frame (点線は内部信号) 256BICK LRCK SLOT1 SLOT2 SLOT3 SLOT4 SLOT5 SLOT6 SLOT7 SLOT8 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK BICK(256fs) SDOUT1 23 22 0 DOUT1L SDIN1(TDM mode9) 23 22 0 DIN1L SDIN1(TDM mode10) 23 22 0 DIN1L SDIN1(TDM mode11) 23 22 0 DIN1L SDIN2 23 22 0 DOUT1R 23 22 0 DIN1R 23 22 0 DIN1R 23 22 0 DIN1R 23 22 0 DOUT2L 23 22 0 DIN2L 23 22 0 DIN2L 23 22 0 DIN2L 23 22 0 DOUT2R 23 22 0 DIN2R 23 22 0 DIN2R 23 22 0 DIN2R 23 22 0 DOUT3L 23 22 0 DIN3L 23 22 0 DIN3L 23 22 0 SDOUTAD2 Lch 23 22 0 DOUT3R 23 22 0 DIN3R 23 22 0 DIN3R 23 22 0 SDOUTAD2 Rch 23 22 0 DOUT4L 23 22 0 DIN4L 23 22 0 SDOUTAD Lch 23 22 0 SDOUTAD Lch 23 22 0 23 22 DOUT4R 23 22 0 23 22 DIN4R 23 22 0 23 22 SDOUTAD Rch 23 22 0 23 22 SDOUTAD Rch (don’t care) Figure 46. TDM mode PCM Long Frame (点線は内部信号) 014006643-J-01 2014/10 - 65 - [AK7755] ■ μPインタフェース設定とピン状態 AK7755はI2CSEL pin を設定することにより、SPIもしくはI2CBUSインタフェースを選択することが出 来ます。I2CSEL pinの設定により、各ピンの状態は以下のようになります。 I2CSEL L PDN L SO/SDA SCLK/SCL Hi-Z (CSN pin = “H”) 入力 SPIインタフェース Hi-Z (CSN pin = “H”) L H 入力 function(CSN pin = “L”) H L “Hi-Z”→ pull-up “Hi-Z”→ pull-up I2CBUS対応 H H function function Note 45. SPI インタフェース設定時はパワーダウン中および、マイコンとのインタフェースを行わない 場合は、CSN pin = “H”にしてください。 ■ SPIインタフェース(I2CSEL = “L”) 1. 構成 コマンドコード(8-bit)＋アドレス＋データの構成でアクセスを行います。データはMSB Firstです。 bit 長 8 コマンドコード 最上位bitは、R/Wフラグ。残りの7-bitで、PRAM/CRAM/Register等 Command code のアクセス先を表します。 16 or 0 アドレス PRAM/CRAM/OFREG等、アクセス先がアドレスを持つ場合のみ有 Address 効。16-bitもしくは、0-bit (アドレス指定なし) データ 後述 書き込みデータ、もしくは読み出しデータ Data CSN pin = “H”の区間のSO出力 (Hi-z or Low) は、SOCFG bitで選択します。defaultはHi-Zです。 Write 時 CSN SCLK SI don’tcare (L/H) Command Code (8bit) Address (16bit or 0bit) SO Hi-Z Data (write) Hi-Z Low Echo Back Low X (L/H) Figure 47. SPIインタフェースWrite時 Read 時 CSN SCLK SI don’tcare (L/H) Command Code (8bit) SO Hi-Z Low X (L/H) Address (16bit or 0bit) Echo Back Data (read) Hi-Z Low Figure 48. SPIインタフェース Read時 014006643-J-01 2014/10 - 66 - [AK7755] 2. コマンドコード BIT7 BIT6 BIT5 BIT4 BIT3 BIT2 BIT1 BIT0 R/W flag アクセス先 アクセス先付随データ R/W フラグ: “1”の時Write、“0”の時Readです。 アクセス先・付随データ BIT6 BIT5 BIT4 BIT3~0 0 0 0 書き込み個数 0 0 1 書き込み個数 0 1 0 0100 0010 0 1 1 1000 0100 0010 1011 1 1 1 0 0 1 0 1 0 レジスタアドレス レジスタアドレス 1 1 1 0000 0010 0100 0110 1000 1010 1100 0000 0110 1010 CRAMへのRUN中書き込み準備 OFREGへのRUN中書き込み準備 CRAMのRUN中書き込み実行 OFREGのRUN中書き込み実行 PRAMへの書き込み・読み出し(システムリセット中) CRAMへの書き込み・読み出し(システムリセット中) OFREGへの書き込み・読み出し(システムリセット中) アクセラレータ係数RAM(ACRAM)への書き込み・読 み出し (システムリセット中) 内部制御レジスタ 00h~0Fh 内部制御レジスタ 10h~1Fh デバイス識別 (読み出し専用) 内部制御レジスタ26h 内部制御レジスタ2Ah エラーステータス読み出し CRC 書き込み・読み出し JX書き込み MIR1読み出 MIR2読み出し MIR3読み出し MIR4読み出し 3. アドレス アドレス表記は、全てLSB詰です。 コマンドコードBIT[6:4]= “000”~ “011”へのアクセス時は、続いて16-bitのアドレスを指定します。 コマンドコードBIT[6:4]= “100” ~ “111”へのアクセス時は、アドレス指定はありません。 014006643-J-01 2014/10 - 67 - [AK7755] 4. Data 書き込みデータ長は、制御に必要なコマンドコードによって異なります。PRAM, CRAM, OFREG, ACRAMへのアクセスは、データを連続して書き込むことで自動的にアドレスがインクリメントさ れます。 書き込み時 Command アドレス データ長 0x80~0x8F 16-bit 24-bit×n 0x90~0x9F 16-bit 24-bit×n 0xA2 0xA4 0xB2 0xB4 0xB8 0xBB 0xC0~0xDF 0xE6 0xEA 0xF2 0xF4 16-bit 16-bit 16-bit 16-bit 16-bit 16-bit なし なし なし なし なし なし なし 24-bit×n 24-bit×n 40-bit×n 24-bit×n 8-bit 8-bit 8-bit 16-bit 8-bit 内容 CRAMのRUN中書き込み準備。コマンドコードのBIT3~BIT0で書 き込み個数を指定（0x80個数1、0x81個数2・・・0x8F個数16）17 個以上の書き込みはできません。書き込んだ場合、データは無視 されます。 OFREGのRUN中書き込み準備。コマンドコードのBIT3~BIT0で書 き込み個数を指定（0x90個数1、0x91個数2・・・0x9F個数16） 17個以上の書き込みはできません。書き込んだ場合、データは無 視されます。 OFREGのRUN中書き込み実行。アドレスは0を入れてください CRAMのRUN中書き込み実行。アドレスは0を入れてください OFREG書き込み。 (システムリセット中) CRAM書き込み。 (システムリセット中) PRAM書き込み。(システムリセット中) ACRAM書き込み。 (システムリセット中) コントロールレジスタ00～1Fh書き込み コントロールレジスタ26h書き込み コントロールレジスタ2Ah書き込み CRC書き込み 外部条件ジャンプコード書き込み 書き込みデータ長は、書き込み領域に応じて可変です。RAMへのアクセスは、データを連続して読 み出すことで、連続するアドレスからの読み出しを可能とします。上記コマンドコード以外の書き 込みは禁止です。 読み出し時 Command アドレス データ長 内容 0x24 16-bit 24-bit×n CRAM/OFREG書き込み準備データ読み出し (RUN中) 0x32 16-bit 24-bit×n OFREG読み出し。 (システムリセット中) 0x34 16-bit 24-bit×n CRAM読み出し。(システムリセット中) 0x38 16-bit 40-bit×n PRAM読み出し。(システムリセット中) 0x3B 16-bit 24-bit×n ACRAM読み出し。 (システムリセット中) 0x40~0x5F 8-bit なし コントロールレジスタ00～1Fh読み出し 0x60 8-bit なし デバイス識別 0x66 8-bit なし コントロールレジスタ26h読み出し 0x6A 8-bit なし コントロールレジスタ2Ah読み出し 0x70 8-bit なし DSPエラーステータス読み出し 0x72 16-bit なし CRC結果読み出し 0x76 32-bit なし MIR1読み出し。データ28-bitは上位詰。下位4-bitはValidityフラグ 0x78 32-bit なし MIR2読み出し。データ28-bitは上位詰。下位4-bitはValidityフラグ 0x7A 32-bit なし MIR3読み出し。データ28-bitは上位詰。下位4-bitはValidityフラグ 0x7C 32-bit なし MIR4読み出し。データ28-bitは上位詰。下位4-bitはValidityフラグ 上記コマンドコード以外の読み出しは禁止です。 014006643-J-01 2014/10 - 68 - [AK7755] 5. エコーバックモード AK7755では、書き込んだデータを逐次SOから出力するエコーバックモードを行います。 5-1. 書き込み時 CSN SI COMMAND SO ADDRESS1 COMMAND ADDRESS2 ADDRESS1 DATA1 don’tcare (L/H) DATA2 ADDRESS2 DATA1 COMMAND ADDRESS1 COMMAND Hi-Z or Low Figure 49. エコーバックモード書き込み時 1 (SPI) SI入力に対し、8-bit遅れてSOから出力されます。 CSN n=3~5 SI 0xB4 SO 0x00 X (Hi-Z or low) 0x00 COMMAND DATA1 ADDRESS1 ADDRESS2 DATAn Dummy 8bit DATA1 DATAn X (Hi-Z or Low) Figure 50. エコーバックモード書き込み時 2 (SPI) Dummy 8-bitのデータ書き込みにより、全ての書き込みデータのエコーバックを行うことが可能で す。ただし、PRAM書き込み時に40-bit以上のDummyデータを書いた場合、そのDummyデータが書 き込まれます。 (CRAMの場合24-bit以上、OFREGの場合は24-bit以上) 5-2. 読み出し時1（PRAM, CRAM, OFREG等アドレスありの場合） CSN SI COMMAND SO ADDRESS1 COMMAND ADDRESS2 ADDRESS1 don’tcare (L/H) COMMAND READ DATA READ DATA Hi-Z or Low ADDRESS1 COMMAND Figure 51. エコーバックモード読み出し時 1(SPI) Read時は、完全にエコーバックはされず読み込みデータ出力が優先されます。ただし、上図はPRAM 読み出し等の場合です。 5-3. 読み出し時2（レジスタ等アドレスなしの場合） CSN SI COMMAND SO don’tcare (L/H) READ DATA COMMAND Hi-Z or Low don’tcare (L/H) READ DATA Hi-Z or Low Figure 52. エコーバックモード読み出し時 2(SPI) Read時は、データ出力が優先されます。上図はレジスタ読み出しの場合です。 014006643-J-01 2014/10 - 69 - [AK7755] 6. フォーマット 6-1. システムリセット中の書き込み (1) プログラムRAM (PRAM)書き込み (システムリセット中) Field Write data (1) COMMAND Code 0xB8 (2) ADDRESS1 00000000 (3) ADDRESS2 00000000 (4) DATA1 0 0 0 0 D35 D34 D33 D32 (5) DATA2 D31~D24 (6) DATA3 D23~D16 (7) DATA4 D15~D8 (8) DATA5 D7~D0 ブロックデータを連続して書き込むと、アドレスは+1ずつインクリメ ントされます。 (2) 係数RAM (CRAM)書き込み (システムリセット中) Field Write data (1) COMMAND Code 0xB4 (2) ADDRESS1 0 0 0 0 0 A10 A9 A8 (3) ADDRESS2 A7 A6 A5 A4 A3 A2 A1 A0 (4) DATA1 D23~D16 (5) DATA2 D15~D8 (6) DATA3 D7~D0 ブロックデータを連続して書き込むと、アドレスは+1ずつインクリメ ントされます。 (3) オフセットREG (OFREG)書き込み (システムリセット中) Field Write data (1) COMMAND Code 0xB2 (2) ADDRESS1 00000000 (3) ADDRESS2 0 0 A5 A4 A3 A2 A1 A0 (4) DATA1 00000000 (5) DATA2 0 0 0 D12 D11 D10 D9 D8 (6) DATA3 D7~D0 ブロックデータを連続して書き込むと、アドレスは+1ずつインクリメ ントされます。 (4) アクセラレータ係数RAM (ACRAM)書き込み (システムリセット中) Field Write data (1) COMMAND Code 0xBB (2) ADDRESS1 0 0 0 0 0 A10 A9 A8 (3) ADDRESS2 A7 A6 A5 A4 A3 A2 A1 A0 (4) DATA1 D19~D12 (5) DATA2 D11~D4 (6) DATA3 D3~D0 0 0 0 0 ブロックデータを連続して書き込むと、アドレスは+1ずつインクリメ ントされます。 014006643-J-01 2014/10 - 70 - [AK7755] 6-2. システムリセット中・RUN中書き込み (1) コントロールレジスタ書き込み (システムリセット中・RUN中) Field Write data (1) COMMAND Code 0xC0~0xDF, 0xE6, 0xEA (2) DATA D7~D0 (2) 外部条件ジャンプコード書き込み (システムリセット中・RUN中) Field Write data (1) COMMAND Code 0xF4 (2) DATA D7~D0 (3) CRCコード書き込み (システムリセット中・RUN中) Field Write data (1) COMMAND Code 0xF2 (2) DATA D15~D8 (3) DATA D7~D0 6-3. RUN中の書き込み (1) 係数RAM (CRAM)書き込み 準備(RUN中) Preparation Write data (1) COMMAND Code 0x80~0x8F (one data at 80h, sixteen data at 8Fh) (2) ADDRESS1 0 0 0 0 0 A10 A9 A8 (3) ADDRESS2 A7 ~ A0 (4) DATA1 D23~D16 (5) DATA2 D15~D8 (6) DATA3 D7~D0 (2) 係数RAM (CRAM)書き込み実行(RUN中) Execute Write data (1) COMMAND Code 0xA4 (2) ADDRESS1 00000000 (3) ADDRESS2 00000000 Note 46. COMMAND Code で指定した個数のデータを書き込むことができます。それ以上の書き 込みについては無視されます。 (3). オフセットREG (OFREG)書き込み準備 (RUN中) Preparation Write data (1) COMMAND Code 0x90~0x9F (one data at 0x90, sixteen data at 0x9F) (2) ADDRESS1 00000000 (3) ADDRESS2 0 0 0 A4 A3 A2 A1 A0 (4) DATA1 00000000 (5) DATA2 0 0 0 D12 D11 D10 D9 D8 (6) DATA3 D7~D0 (4). オフセットREG (OFREG)書き込み実行 (RUN中) Execute Write data (1) COMMAND Code 0xA2 (2) ADDRESS1 00000000 (3) ADDRESS2 00000000 Note 47. COMMAND Code で指定した個数のデータを書き込むことができます。それ以上の書き 込みについては無視されます。 014006643-J-01 2014/10 - 71 - [AK7755] 6-4. システムリセット中の読み出し (1) プログラムRAM(PRAM)読み出し (システムリセット中) Field Write data Readout data (1) COMMAND Code 0x38 (2) ADDRESS1 00000000 (3) ADDRESS2 00000000 (4) DATA1 0 0 0 0 D35 D34 D33 D32 (5) DATA2 D31~D24 (6) DATA3 D23~D16 (7) DATA4 D15~D8 (8) DATA5 D7~D0 ブロックデータを連続して読み出すと、アドレスは+1ずつインクリメ ントされます。 (2) 係数RAM(CRAM)読み出し (システムリセット中) Field Write data Readout data (1) COMMAND Code 0x34 (2) ADDRESS1 0 0 0 0 0 A10 A9 A8 (3) ADDRESS2 A7 ~ A0 (4) DATA1 D23~D16 (5) DATA2 D15~D8 (6) DATA3 D7~D0 ブロックデータを連続して読み出すと、アドレスは+1ずつインクリメ ントされます。 (3) オフセットREG(OFREG)読み出し (システムリセット中) Field Write data Readout data (1) COMMAND Code 0x32 (2) ADDRESS1 00000000 (3) ADDRESS2 0 0 0 A4 A3 A2 A1 A0 (4) DATA1 00000000 (5) DATA2 D15~D8 (6) DATA3 D7~D0 ブロックデータを連続して読み出すと、アドレスは+1ずつインクリメ ントされます。 (4) アクセラレータ係数RAM(ACRAM)読み出し (システムリセット中) Field Write data Readout data (1) COMMAND Code 0x3B (2) ADDRESS1 0 0 0 0 0 A10 A9 A8 (3) ADDRESS2 A7 ~ A0 (4) DATA1 D19~D12 (5) DATA2 D11~D4 (6) DATA3 D3~D0 0 0 0 0 ブロックデータを連続して読み出すと、アドレスは+1ずつインクリメ ントされます。 014006643-J-01 2014/10 - 72 - [AK7755] 6-5. システムリセット中・RUN中読み出し (1) コントロールレジスタ読み出し (システムリセット中・RUN中) Field Write data Readout data (1) COMMAND Code 0x40~0x5F, 0x66, 0x6A (2) DATA D7~D0 (2) デバイス識別 (システムリセット中・RUN中) Field Write data Readout data (1) COMMAND Code 0x60 (2) DATA D7 D6 0 1 D5 0 5 D4 1 D3 0 D2 1 D1 0 5 D0 1 (3) CRC結果読み出し (システムリセット, Run中) Field Write data Readout data (1) COMMAND Code 0x72 (2) DATA1 D15~D8 (3) DATA2 D7~D0 (4) DSPエラー ステータス読み出し (システムリセット・Run中) Field Write data Output (1) COMMAND Code 0x70 (2) DATA Active low output D7: CRCERRN: 0: CRC error D6: WDTERRN : 0: Watch Dog Timer error D5: GP0 0:clear 1: set D4: GP1 0:clear 1: set D3: PLLLOCK 0:unlock 1:lock D2: N/A D1: N/A D0: N/A 6-6. RUN中の読み出し (1) CRAM書き込み準備読み出し (RUN中) Field Write data (1) COMMAND Code 0x24 (2) ADDRESS1 (3) ADDRESS2 (4) DATA1 (5) DATA2 (6) DATA3 (2) OFREG書き込み準備読み出し (RUN中) Field Write data (1) COMMAND Code 0x24 (2) ADDRESS1 (3) ADDRESS2 (4) DATA1 (5) DATA2 (6) DATA3 Readout data A15~A8 A8~A0 D23~D16 D15~D8 D7~D0 Readout data A15~A8 A8~A0 00000000 D15~D8 D7~D0 014006643-J-01 2014/10 - 73 - [AK7755] (3) MIR1/2/3/4読み出し (RUN中) Field Write data Readout data (1) COMMAND Code 0x76(MIR1) 0x78(MIR2) 0x7A(MIR3) 0x7C(MIR4) (2) DATA1 D27~D20 (3) DATA2 D19~D12 (4) DATA3 D11~D4 (5) DATA4 D3 D2 D1 D0 (flag3) (flag2) (flag1) (flag0) Note 48. flag bit が全て 0 の時、データは有効です。 7. タイミング 7-1. システムリセット中RAM書き込み プログラムRAM(PRAM)、係数RAM(CRAM)、オフセットREG(OFREG)、アクセラレータ係数 RAM(ACRAM)書き込みは、システムリセット中に、コマンドコード、アドレス、データの順に書 き込みます。連続したアドレスでデータを書き込む場合は、連続してデータを書き込んでくださ い。 DSPRESETN bit CSN SCLK don’t care (L/H) SI Command Address DATA DATA DATA DATA DATA don’t care (L/H) RDY = “H” Figure 53 連続したアドレスのデータを RAM に入力する場合(SPI) DSPRESETN bit CSN SCLK SI don’tcare (L/H) Command Address DATA don’tcare (L/H) Command Address DATA don’tcare (L/H) RDY = “H” Figure 54. 不連続なアドレスのデータをRAMに入力する場合(SPI) 014006643-J-01 2014/10 - 74 - [AK7755] 7-2. RUN中RAM書き込み 係数RAM (CRAM)、オフセットREG (OFREG)はプログラム実行中に書き換えが可能です。書き込 みは、書き込み準備、書き込み実施の2stepで行ないます。書き込みデータを確認する場合は、書 き込み準備データ読み出し確認できます。 (1) 書き込み準備 1~16 までの書き込みたいデータ数を指定されたコマンドコード(8-bit)で入力後、書き込み先頭アド レス(16-bit), データの順で入力します。スレーブモード時DSPリセット(DSPRESETN bit)解除後 「2 x LRCK」の期間(2/fs)書き込み準備コマンドの実行は禁止です。 (2) 書き込み準備データ読み出し 書き込み準備完了後、書き込み準備したデータの確認が可能です。書き込み準備読み出しコマン ド24h入力後、アドレス、データの順で読み出されます。書き込みした個数以上、読み出しを行う と、それ以降は0x000001が出力されます。外部ノイズ等で、アドレス、データ化けが起こってい る場合は、再度書き込み準備を行ってください。 (3) 書き込み実施 準備が整った後、RUN中書き込み実行コマンド、アドレス (16-bit all “0”) を入力することにより RUN中書き込みが実施されます。 Note 49. 必ず書き込み準備、書き込み準備データ確認、書き込み実施の順で入力してください。書 き込み準備データ確認は省略することも可能ですが、書き込み準備せずに書き込みを行う と誤動作します。また、RDY が“H”になるまでは、マイコンからのアクセスを禁止します。 RAM内容の書き換えは、書き換えられるRAMアドレスが参照される毎に実行されます。例えば、 5つのデータをRAMのアドレス“10”より書き換える場合、次のように実行されます。 7 RAM実行アドレス 8 9 10 ↓ ○ 書き込み実行位置 11 ↓ ○ 13 16 11 ↑ 12 ↓ ○ 13 ↓ ○ 14 ↓ ○ 15 Note 50. アドレス “13”はアドレス “12”が書き換えられるまで実行されません。注意してください。 DSPRESETN bit= “1” CSN (例) DATA 数 4 個の場合 CRAM Command Code0x83 OFREG Command Code 0x93 SCLK SI don’tcare (L/H) RDY = “H” Command Address DATA0 Code DATA1 DATAn-1 DATAn CRAM 0x80(DATA 数: 1 個)~0x8F(DATA 数: 16 個) OFREG 0x90(DATA 数: 1 個)~0x9F(DATA 数: 16 個) don’tcare (L/H) Figure 55. CRAM, OFREG 書き込み準備(SPI) 014006643-J-01 2014/10 - 75 - [AK7755] DSPRESTN bit= “1” CSN SCLK don’t care (L/H) SI don’t care (L/H) 0x24 Hi-Z or Low SO Address DATA DATA DATA DATA DATA RDY= “H” Figure 56. CRAM, OFREG書き込み準備データ確認(SPI) DSPRESETN bit= “1” CSN SCLK SI don’tcare (L/H) Command 00000000 00000000 max 400ns CRAM0xA4, OFREG0xA2 RDY RDYLG (注) Figure 57. CRAM, OFREG書き込み(SPI) Note 51. RDYLG 幅は、1 サンプリング以内に必ず新たなアドレスを書き換える様にプログラムが組ん であれば、最大 2LRCK 以内に RDY 信号は立ち上がります。但し、CHIP 内部で書き換えが終 了後も CSN pin が “L”の場合は、RDY 信号は “L”を出力します。 014006643-J-01 2014/10 - 76 - [AK7755] 7-3. 外部条件ジャンプ 外部条件ジャンプコード書き込み (システムリセット中・RUN中) (1) COMMAND 0xF4 (2) DATA D7~D0 外部条件ジャンプ用コード書き込みは、システムリセット時、RUN中共に入力でき、入力データ はLRCLKの立ち上がりと同じタイミングで所定のレジスタにセットされます。外部条件ジャンプ 用コードが転送されるとRDY pinが “L”になり、書き込みが終了すると“H”になります。外部条件 コードは8ビットと、IFCONフィールドの各ビットの “1”が1つでも一致したらジャンプ命令が実行 されます。RDYが “H”になるまでは、マイコンからのアクセスは禁止します。IFCONフィールド は、プログラムに書かれた外部条件です。このジャンプ用コードはIRSTN pin = “L”にすると00hに リセットされますが、システムリセットではリセットされません。 7 ■ 4 3 2 1 0 ■ ■ ■ ■ ■ ↑ IFCONで指定したビットと外部条件コードの “1”が１つでも一致しているかチェック 7 ↓ 0 IFCONフィールド ■ ■ ■ ■ ■ ■ ■ ■ 外部条件コード 外部条件コード 6 ■ 5 ■ DSPRESETN bit SCLK don’tcare (L/H) SI F4h D7…D0 don’tcare (L/H) CSN LRCK RDY 他のコマンド送信可能 Figure 58. システムリセット時 外部条件ジャンプ書き込みタイミング (SPI) DSPRESETN bit SCLK SI don’tcare (L/H) F4h D7 … D0 don’tcare (L/H) CSN LRCK RDY Figure 59. RUN中 外部条件ジャンプ書き込みタイミング(SPI) 014006643-J-01 2014/10 - 77 - [AK7755] 7-4. システムリセット中RAM読み出し プログラムRAM (PRAM)、係数RAM (CRAM)、オフセットREG (OFREG)、アクセラレータ係数RAM (ACRAM)読み出しは、システムリセット中に、コマンドコード、アドレスの順に書き込みます。 転送後、SCLKの立下りに同期してSOよりデータが出力されます。(SIの入力はDon’t careです)読み 出したいアドレスが連続している場合は、続けてSCLKを動作させてください。 DSPRESETN bit CSN SCLK don’t care (L/H) SI Command Address don’t care (L/H) Hi-Z or Low SO DATA Echo Back Output DATA DATA DATA DATA RDY = “H” Figure 60. 連続したアドレスのデータを読み出す場合(SPI) 7-5. システムリセット中・RUN中読み出し コンロトールレジスタ、デバイス識別、CRC結果、エラーステータス読み出しは、システムリセ ット中又はRUN中に、コマンドコードを書き込みます。転送後、SCLKの立下りに同期してSOよ りデータが出力されます。(SIの入力はDon’t careです) DSPRSTN bit CSN SCLK SI don’tcare (L/H) Hi-Z or Low SO Command Address don’tcare (L/H) DATA Echo Back Output RDY = “H” Figure 61. システムリセット中・RUN中読み出し(SPI) 014006643-J-01 2014/10 - 78 - [AK7755] ■ I2C BUSインタフェース(I2CSEL = “H”) AK7755のI2C BUSモードのフォーマットは、高速モード(max:400kHz)に対応しています。 ※Hsモード(max: 3.4MHz)では動作しません。 1. データ転送について BUS上のICへのアクセスには、最初にスタート·コンディションを入力します。次に、1バイトで構成 されるデバイスのアドレスを含んだスレーブ·アドレスを入力します。この時、BUS上のICはこのア ドレスと自分自身のアドレスを比較し、アドレスが一致したICはアクノリッジを生成します。アド レスが一致したICは、この後Read又はWriteを実行します。命令終了時には、ストップ·コンディショ ンを入力してください。 1-1. データの変更 SDAラインのデータ変更はSCLラインが“L”の間に行ってください。クロックが“H”の間にはSDA ラインの状態は一定でなければなりません。データラインが“H”と“L”の間で状態を変更できるの はSCLラインのクロック信号が “L”の時に限られます。SCLラインが“H”の時にSDAラインを変更 するのは、スタート·コンディション、ストップ·コンディションを入力するときのみです。 SCL SDA DATA LINE STABLE : DATA VALID CHANGE OF DATA ALLOWED Figure 62. データの変更 (I2C) 1-2. スタート･コンディション(Start Condition)とストップ･コンディション(Stop Condition) SCLラインが“H”の時にSDAラインを“H”から“L”にすると、スタート·コンディションが作られま す。全ての命令は、スタート·コンディションから始まります。 SCLラインが“H”の時にSDAラインを“L”から“H”にすると、ストップ·コンディションが作られま す。全ての命令は、ストップ·コンディションにより終了します。 SCL SDA START CONDITION STOP CONDITION Figure 63. スタート·コンディションとストップ·コンディション(I2C) 014006643-J-01 2014/10 - 79 - [AK7755] 1-3. リピーテッドスタートコンディション (Repeated Start Condition) ストップコンディションの変わりに、スタートコンディションを受信するとリピーテッドスター トコンディションになります。リピーテッドスタートコンディションは、スタートコンディショ ンと機能的には同じものです。 SCL SDA START CONDITION Repeated Start CONDITION Figure 64. リピーテッド スタートコンディション(I2C) 1-4. アクノリッジ (Acknowledge) データを送出しているICは、1バイトのデータを送出した後SDAラインを解放します（HIGHの状 態にする）。データを受信したICは次のクロックでSDAラインを“L”にします。この動作はアクノ リッジと呼ばれ、この動作により正しくデータ転送が行われたことを確認することができます。 スタート·コンディションとスレーブ·アドレスを受け取るとアクノリッジを生成します。また Write命令の場合には各バイトの受信を完了する度にアクノリッジを生成します。Read命令の場合 には、アクノリッジ生成に続いて指定されたアドレスのデータを出力した後SDAラインを解放し、 SDAラインをモニターします。マスタがストップ·コンディションを送らずアクノリッジを生成し た場合、次のアドレスのデータを出力します。アクノリッジが生成されなかった場合、データ出 力を終了します。（Not Acknowledge） Clock pulse for acknowledge SCL FROM MASTER 1 8 9 DATA OUTPUT BY TRANSMITTER not acknowledge DATA OUTPUT BY RECEIVER acknowledge START CONDITION Figure 65. アクノリッジ（acknowledge）の生成(I2C) 014006643-J-01 2014/10 - 80 - [AK7755] 1-5. 第一バイト スレーブアドレスを含む第一バイトはスタートコンディションの後に入力され、スレーブ·アドレス によりBUS上のICの中からアクセスするICが選ばれます。 スレーブ·アドレスは上位7ビットで構成されます。I2CSEL pin = “H”, EXTEEP pin = “L”の場合、上位 6ビットは、“001100”であり、次の1ビットはアクセスするICを選ぶ為のアドレスビットであり、CAD pinにより設定されます。I2CSEL pin = “H”, EXTEEP pin = “L”の場合、スレーブ·アドレスは“0011000” です。ただし、I2CSEL pin = “H”, EXTEEP pin = “L”時でDLS bitを使用してEEPROMよりダウンロー ドを行う場合、MATSEL pin = “L”時はCAD pin = “L”に設定してスレーブ·アドレスを“0011000”にし て使用してください。 スレーブ·アドレスが入力されると、デバイスのアドレスが一致しているICはアクノリッジを生成し、 その後命令を実行します。第一バイトの8番目のビット（最下位ビット）はR/Wビットです。R/Wビ ット= “1”のときRead命令が実行され、R/Wビット=“0”のときWrite命令が実行されます。 Note 52. 以後、アドレスビットが一致し、かつ、R/Wビット=“0”のスレーブアドレスを受信した場 合を『書き込みスレーブアドレス指定』と表現することがあります。また、アドレスビッ トが一致し、かつ、R/Wビット=“1”のスレーブアドレスを受信した場合を『読み出しスレ ーブアドレス指定』と表現することがあります。 0 0 1 1 0 0 CAD I2CSEL pin = “H”, EXTEEP pin = “L”の場合 R/W 0 0 1 1 0 0 0 R/W I2CSEL pin = “H”, EXTEEP pin = “H”、またはDLS bit を使用する場合 Figure 66. 第一バイトの構成(I2C) 1-6. 第二バイト目以降 第二バイト目以降のデータフォーマット 第二バイト目以降にI2CBUS上で送受信するシリアルデータ (マイコンインタフェースフォーマッ トのコマンドコード、アドレス、データ) は、すべて8の倍数ビットで構成されています。そこで、 これらのデータをI2CBUS上で送受信する際は、MSB側より8ビット区切りでアクノリッジを挟み 分割し送受信を行います。以下にその分割例を示します。 例) マイコンインタフェースのフォーマットで、A1B2C3(hex)という24-bitのシリアルデータを送受信す る場合マイコンインタフェースとI2Cでのデータフォーマット (1)マイコンインターフェースのフォーマット (1) マイコンインタフェースフォーマット A1 B2 (1)II2C (2) Cのフォーマット フォーマット 2 C3 A1 B2 A 24BIT 8BIT C3 A 8BIT 8BIT A …Acknowledge Figure 67. データの分割(I2C) 014006643-J-01 2014/10 - 81 - [AK7755] Note 53. 以後、第二バイト目に受信したWrite命令のコマンドコードを、『Writeコマンド』と表現す ることがあります。第二バイト目に受信したRead命令のコマンドコードを、 『Readコマンド』 と表現することがあります。 2. Writeシーケンスに関して 第一バイトに、書き込みスレーブアドレス指定を受信すると、第二バイトにWriteコマンド、第三バ イト以降にデータを受信します。データ部分にはコマンドコードに従い、アドレスや書き込みデー タを１バイトずつ受信します。書き込むデータのバイト数は受信したコマンドコードで決まります。 S T A R T SDA S T O P R/W="0" Slave S Address Command Code A C K Data(n) Data(n+1) A C K A C K Data(n+x) A C K A C K P A C K Figure 68. Write シーケンス(I2C) 3. Readシーケンスに関して 第一バイト目に書き込みスレーブアドレス指定を受信すると、第二バイト目にReadコマンド、第三 バイト目以降にデータを受信します。データ部分にはReadコマンドコードに従い、アドレスを1バイ ト単位で受信します。最後のアドレスバイト (アドレス指定が無い場合はコマンドコード)を受信し アクノリッジを送信したらリスタートコンディションを受信します。その後第一バイト目に読み出 しスレーブアドレス指定を受信すると、第二バイト目以降に、データの送信を行います。読み出せ るデータのバイト数は、受信したReadコマンドで決まります。 また、最後の１バイトを読み終えた後は、必ずノットアクノリッジを受信させてください。 このノットアクノリッジを受信しない場合データの有無によらず、データの送信を続けるので、BUS は開放されずストップコンディションを正しく受信することができません。 S T A R T SDA R E S T A R T R/W="0" Slave S Address Command code A C K Slave S Address Data(n) A C K S T O P R/W="1" Data(n) A C K A C K Data(n+1) MA AC S K T E R Data(n+x) MA A C S T K E R MA AC S T K E R P MN A A S T C E K R Figure 69. Readシーケンス(I2C) 014006643-J-01 2014/10 - 82 - [AK7755] 4. ノットアクノリッジ RDY pinがLowレベルの時、命令を受け付けることができません。RDY pinがLowレベルからHighレ ベルになるまでにかかる最大時間は2/fs（fs : サンプリング周波数）ですが、アクノリッジの確認に より、内部状態を確認し、より速いサイクルでRDY pin がHighになったことを確認することが可能 です。 4-1. ノットアクノリッジの生成 RDY pinがLowレベルになるタイプのコマンドを受信した後、RDY pinをLowレベルにしてRDY pin をHighレベルにするまでコマンドコードを受け付けなくなります。この後、RDY pinの状態を確認 するには、スタートコンディションに続き書き込みスレーブアドレス指定を送信します。この時、 RDY pinがLowレベルであればこの後のクロックでアクノリッジは生成されません。 (＝ノットア クノリッジの生成) また、ノットアクノリッジの送信後、次のスタートコンディションまで、BUSは開放しすべての 受信データを無視します。(他デバイスのスレーブアドレスを受信したかのように動作します。) 4-2. Readコマンドコードの受信なしのRead指定のスレーブアドレス受信 前述のReadシーケンスでのみデータの読み出しが可能です。従って、Readコマンドコードの受信 なしにデータを読み出すことはできません。そこでReadコマンドの正常受信なしに受信した、読 み出しスレーブアドレス指定に対してノットアクノリッジを生成します。 5. I2Cの制約 I2Cインタフェースでは以下の機能を使用することができません。 Hsモード(max:3.4MHz) では動作しません。 高速モード(max:400KHz)に対応しています。 Note 54. 周辺デバイスが電源ONの状態でAK7755のみ電源OFFにしないでください。また、 SDA,SCLのプルアップ先はTVDDを超えないようにしてください。 (SDA, SCL pinは TVDDに対して、ダイオードが存在します) 014006643-J-01 2014/10 - 83 - [AK7755] ■ アナログ入力部 1. マイク入力セレクタ AK7755はアナログ入力とディジタルマイクインタフェースのどちらかを選択することが出来ます。 31-34pinをアナログ入力ピンとして使用する場合はAINE bit (CONT00:D3) = “1”とし、ディジタルマ イクインタフェースとして使用する場合はDMIC1 bit (CONT1E:D7) = “1”、またはDMIC2 bit (CONT1E:D4) = “1”としてください。 また、AINE bit とDMIC1 bit、またはDMIC2 bitを同時に “1”に設定することは禁止です。 アナログ入力は、DIFL bit (CONT09:D5), DIFR bit (CONT09:D7), INL bit (CONT09:D4), INTR bit (CONT09:D6)でADCへの入力信号を切り替えることができます。 DIFL bit = ”0”, DIFR bit = “0”の時、INL bit, INR bitにより IN1, IN2, IN3, IN4 pinからMIC-Ampへの入 力信号を選択することができます。DIFL bit = “1”, DIFR bit = “1”のとき、入力各ピンはそれぞれ INP1/INN1 pins, INP2/INN2 pinsとなり差動入力が可能です。 IN1/INP1/DMDAT1 pin IN2/INN1/DMCLK1 pin ADC Lch DIFL bit IN3/INP2/DMDAT2 pin IN4/INN2/DMCLK2 pin AK7755 INL bit MIC-Amp Lch INR bit ADC Rch DIFR bit MIC-Amp Rch Figure 70. MIC-AMP入力セレクタ ADC Lch MIC-Amp入力セレクタ DIFL bit INL bit ADC Lch 0 0 IN1 0 1 IN2 1 X INP1/INN1 (x: Don’t care) ADC Rch MIC-Amp入力セレクタ DIFR bit INR bit ADC Rch (default) 0 0 IN3 (default) 0 1 IN4 1 X INP2/INN2 (x: Don’t care) 014006643-J-01 2014/10 - 84 - [AK7755] 2. マイク入力用ゲイン AK7755はマイク用ゲインアンプを内蔵しています。MGNL[3:0] bits (CONT12:D3-D0), MGNR[3:0] bits (CONT12:D7-D4)によりLch/Rch独立にゲインを設定することができます。入力インピーダンスは typ.20kです。このゲインアンプはMICLZCE bit (CONT1A:D0)= “1” / MICRZCE bit (CONT1A:D1) = “1”に設定した場合、ゲイン切り替え時にゼロクロス検出を行います。ゼロクロス検出はL/R独立に 行われます。タイムアウト時間は16msです。MICLZCE bit = “0” / MICRZCE bit = “0”の場合は、ゼロ クロス検出動作は行わず、レジスタへの書き込み後、瞬時にボリューム値が変更されます。 連続的にボリュームを変更する場合は、ゼロクロスタイムアウト時間以上の間隔を空けてコントロ ールレジスタに書き込みを行ってください。ゼロクロス動作が完了しない状態でコントロールレジ スタに書き込みを行うと、L/Rのゲイン値に段差が生じる可能性があります。ただし、書き込むレジ スタ値が前回と同じ値の場合は書き込みが無視され、ゼロクロスカウンタはリセットされないので、 ゼロクロスタイムアウト時間より短い間隔で書き込みを行うことができます。 Zero Crossing Timeout マイコン書き込み動作によりゲインが変更されるのは、L/Rが独立にそれぞれゼロクロスするかま たはタイムアウトした場合です。 fs 48kHz Mode 0 1 2 3 4 5 6 7 8 9 A B C D E F ゼロクロスタイムアウト時間 16ms MGNL[3] MGNL[2] MGNL[1] MGNL[0] MGNR[3] MGNR[2] MGNR[1] MGNR[0] 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 Table 2. マイク入力ゲイン Input Gain 0dB 2dB 4dB 6dB 8dB 10dB 12dB 14dB 16dB 18dB 21dB 24dB 27dB 30dB 33dB 36dB (default) 3. アナログDRC (ADRC) AK7755ではDSPのプログラムからマイク入力用ゲインを設定することが可能です。 ADRCLE bit (CONT1A:D2) = “1”, ADRCLE bit (CONT1A:D3)= “1”にすることでDSPプログラムより マイクゲインが設定可能です。コントロールレジスタMGNL[3:0] (CONT12:D3-D0)、MGNR[3:0] (CONT12:D7-D4)は無効になります。 AMGNL[3:0] bits(CONT1B:D3-D0)、AMGNR[3:0] (CONT1B:D7-D4)をReadすることで、設定されて いるゲインを外部よりRead可能です。MICLZCE bit= “1”, MICRZCE bit = “1” の場合、Lch/Rchのゼロ クロス検出を行います。 DSPプログラムに関しては、AK7755プログラミングマニュアルを参照してください。 014006643-J-01 2014/10 - 85 - [AK7755] 4. ライン入力用ゲインアンプ AK7755はライン入力用ゲインアンプを内蔵しています。PMLI bit (CONT0F:D5)= “1”とすることで 動作可能になり、出力をADC2のLchに入力します。また、LIGN[3:0] bits (CONT13:D7-D4)によりゲ インを設定することができます。入力インピーダンスはtyp. 20kです。動作中にゲインを切り替え た場合は、ポップノイズが発生しますので注意してください。 DMIC2 bit (CONT1E:D4) = “1”の時は、ディジタルマイクインタフェースになり、DMDAT2 pin より 入力されるディジタルマイクからのデータは、ADC2のLch/Rchに入力されます。 ADC2入力設定 DMIC2 bit ADC2 Lch input 0 LIN 1 ディジタルマイク Mode 0 1 2 3 4 5 6 7 8 9 A B C D E F LIGN[3] 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 ADC2 Rch input no ディジタルマイク LIGN[2] LIGN[1] LIGN[0] 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Table 3. ライン入力ゲイン 014006643-J-01 (default) Input Gain 0dB (default) -3dB -6dB -9dB -12dB -15dB -18dB -21dB N/A +3dB +6dB +9dB +12dB +15dB +18dB +21dB 2014/10 - 86 - [AK7755] ■ ADC部 1. ADC部ハイパスフィルタ AK7755では、各ADC部のDCオフセットキャンセル用にディジタル・ハイパスフィルタ(HPF)を内蔵 しています。HPFのカットオフ周波数は約1Hz(fs=48kHz)です。 fs 48kHz 44.1kHz 8kHz 3.73Hz 3.43Hz 0.62Hz カットオフ周波数 2. ADCソフトミュート 2-1. 概要 各ADC部にはソフトミュート回路が内蔵されています。ソフトミュートはディジタル的に実行さ れます。コントロールレジスタADMUTE bit (CONT1A:D7) = “1”、及び AD2MUTE bit (CONT1A:D6) = “1”に設定すると、その時点のATT設定値から「ATT設定値ATT遷移時間」で入力データが-∞ (0) までアッテネーションされます。 ADMUTE bit = “0”、 及び AD2MUTE bit = “0”にすると、-∞から「ATT設定値ATT遷移時間」で ATT設定値まで復帰します。ソフトミュート開始後、-∞までアッテネーションされる前に解除さ れるとアッテネーションが中断され、同じサイクルでATT設定値まで復帰します。ソフトミュー ト機能は信号を止めずに信号源を切り替える場合などに有効です。Attenuation 0dBから-∞まで、 -∞からAttenuation 0dBまではどちらも、転移時間は828/fsです。ソフトミュート機能は、各ADC部 が動作状態のとき有効に動作します。アッテネーション値は、PDN pin= “L”で初期化されます。 SMUTE レジスタ値 群遅延 GD 群遅延 GD 0dB Attenuation 設定値 828/fs -∞dB 828/fs 出力イメージ Figure 71. ADCソフトミュート動作 2-2. 入力セレクタ切り替えについて 入力セレクタの切り替え時のボツ音が気になる場合にはソフトミュートをかけてから切り替えを 行ってください。 ・入力セレクタ切り替えシーケンス チャネル切り替えの前に、ソフトミュートをかける。 チャネル切り替えを行う。 ソフトミュートを解除する。 ADMUTE (2) (1) DATT Level (1) Attenuation (3) -∞ Channel IN1/IN3 IN2/IN4 Figure 72. ADC 入力チャネル切り替え例 014006643-J-01 2014/10 - 87 - [AK7755] (1)の区間はDATTの設定値により異なります。Attenuation 0dBから-∞まで-∞からAttenuation 0dBま での時間は下表のようになります。 ATSPAD 0 1 LRCKサイクル 828/fs 828/fs x 4 (1)区間 (max) fs=48kHz 17.25ms 69ms fs=44.1kHz 18.82ms 75.27ms fs=8kHz 103.5ms 414ms チャネル切り替えを行う場合には、(2)の区間内にチャネル切り替えを行ってください。チャネル 切り替え後、ソフトミュートを解除するまで、200ms程度を要します(3)。 2-3. ADCディジタルボリューム AK7755のADCはLch, Rch独立のディジタルボリューム (256レベル, 0.5dBステップ)を内蔵してい ます。設定はVOLADL [7:0] bits (CONT15:D7-D0), VOLADR [7:0] bits (CONT16:D7-D0), VOLAD2L [7:0] bits (CONT17:D7-D0), VOLAD2R [7:0] bits (CONT1D:D7-D0)で行います。 ADC Lch VOLADL [7:0] 00h 01h 02h : 2Fh 30h 31h : FDh FEh FFh ADC Rch ADC2 Lch ADC2 Rch VOLADR [7:0] VOLAD2L [7:0] VOLAD2R [7:0] 00h 00h 00h 01h 01h 01h 02h 02h 02h : : : 2Fh 2Fh 2Fh 30h 30h 30h 31h 31h 31h : : : FDh FDh FDh FEh FEh FEh FFh FFh FFh Table 4. ADC ディジタルボリューム設定 Attenuation Level +24.0dB +23.5dB +23.0dB : +0.5dB 0.0dB -0.5dB : -102.5dB -103.0dB Mute (-∞) (default) ボリューム設定値間の遷移時間はコントロールレジスタ ATSPAD bit (CONT0C:D5)で設定します。 MODE ATSPAD ATT speed 0 0 1/fs 1 1 4/fs Table 5. ADC ボリュームのレジスタ設定値間の遷移時間 設定値間の遷移はソフト遷移です。したがって、遷移中にスイッチングノイズは発生しません。 Mode0の場合、ATT設定間の遷移は1021レベルでソフト遷移します。00hからFFh (MUTE)までには 1021/fs (21.3ms@fs=48kHz)かかります。パワーダウンするとADCの各チャネルは30hに各々初期化 されます。 014006643-J-01 2014/10 - 88 - [AK7755] code 00h 01h 02h 03h 04h 05h 06h 07h 08h 09h 0Ah 0Bh 0Ch 0Dh 0Eh 0Fh 10h 11h 12h 13h 14h 15h 16h 17h 18h 19h 1Ah 1Bh 1Ch 1Dh 1Eh 1Fh dB 24.0 23.5 23.0 22.5 22.0 21.5 21.0 20.5 20.0 19.5 19.0 18.5 18.0 17.5 17.0 16.5 16.0 15.5 15.0 14.5 14.0 13.5 13.0 12.5 12.0 11.5 11.0 10.5 10.0 9.5 9.0 8.5 code 20h 21h 22h 23h 24h 25h 26h 27h 28h 29h 2Ah 2Bh 2Ch 2Dh 2Eh 2Fh 30h 31h 32h 33h 34h 35h 36h 37h 38h 39h 3Ah 3Bh 3Ch 3Dh 3Eh 3Fh dB 8.0 7.5 7.0 6.5 6.0 5.5 5.0 4.5 4.0 3.5 3.0 2.5 2.0 1.5 1.0 0.5 0.0 -0.5 -1.0 -1.5 -2.0 -2.5 -3.0 -3.5 -4.0 -4.5 -5.0 -5.5 -.6.0 -6.5 -7.0 -7.5 code 40h 41h 42h 43h 44h 45h 46h 47h 48h 49h 4Ah 4Bh 4Ch 4Dh 4Eh 4Fh 50h 51h 52h 53h 54h 55h 56h 57h 58h 59h 5Ah 5Bh 5Ch 5Dh 5Eh 5Fh dB -8.0 -8.5 -9.0 -9.5 -10.0 -10.5 -11.0 -11.5 -12.0 -12.5 -13.0 -13.5 -14.0 -14.5 -15.0 -15.5 -16.0 -16.5 -17.0 -17.5 -18.0 -18.5 -19.0 -19.5 -20.0 -20.5 -21.0 -21.5 -22.0 -22.5 -23.0 -23.5 code 60h 61h 62h 63h 64h 65h 66h 67h 68h 69h 6Ah 6Bh 6Ch 6Dh 6Eh 6Fh 70h 71h 72h 73h 74h 75h 76h 77h 78h 79h 7Ah 7Bh 7Ch 7Dh 7Eh 7Fh dB -24.0 -24.5 -25.0 -25.5 -26.0 -26.5 -27.0 -27.5 -28.0 -28.5 -29.0 -29.5 -30.0 -30.5 -31.0 -31.5 -32.0 -32.5 -33.0 -33.5 -34.0 -34.5 -35.0 -35.5 -36.0 -36.5 -37.0 -37.5 -38.0 -38.5 -39.0 -39.5 code 80h 81h 82h 83h 84h 85h 86h 87h 88h 89h 8Ah 8Bh 8Ch 8Dh 8Eh 8Fh 90h 91h 92h 93h 94h 95h 96h 97h 98h 99h 9Ah 9Bh 9Ch 9Dh 9Eh 9Fh dB -40.0 -40.5 -41.0 -41.5 -42.0 -42.5 -43.0 -43.5 -44.0 -44.5 -45.0 -45.5 -46.0 -46.5 -47.0 -47.5 -48.0 -48.5 -49.0 -49.5 -50.0 -50.5 -51.0 -51.5 -52.0 -52.5 -53.0 -53.5 -54.0 -54.5 -55.0 -55.5 code A0h A1h A2h A3h A4h A5h A6h A7h A8h A9h AAh ABh ACh ADh AEh AFh B0h B1h B2h B3h B4h B5h B6h B7h B8h B9h BAh BBh BCh BDh BEh BFh dB -56.0 -56.5 -57.0 -57.5 -58.0 -58.5 -59.0 -59.5 -60.0 -60.5 -61.0 -61.5 -62.0 -62.5 -63.0 -63.5 -64.0 -64.5 -65.0 -65.5 -66.0 -66.5 -67.0 -67.5 -68.0 -68.5 -69.0 -69.5 -70.0 -70.5 -71.0 -71.5 code C0h C1h C2h C3h C4h C5h C6h C7h C8h C9h CAh CBh CCh CDh CEh CFh D0h D1h D2h D3h D4h D5h D6h D7h D8h D9h DAh DBh DCh DDh DEh DFh dB -72.0 -72.5 -73.0 -73.5 -74.0 -74.5 -75.0 -75.5 -76.0 -76.5 -77.0 -77.5 -78.0 -78.5 -79.0 -79.5 -80.0 -80.5 -81.0 -81.5 -82.0 -82.5 -83.0 -83.5 -84.0 -84.5 -85.0 -85.5 -86.0 -86.5 -87.0 -87.5 code E0h E1h E2h E3h E4h E5h E6h E7h E8h E9h EAh EBh ECh EDh EEh EFh F0h F1h F2h F3h F4h F5h F6h F7h F8h F9h FAh FBh FCh FDh FEh FFh dB -88.0 -88.5 -89.0 -89.5 -90.0 -90.5 -91.0 -91.5 -92.0 -92.5 -93.0 -93.5 -94.0 -94.5 -95.0 -95.5 -96.0 -96.5 -97.0 -97.5 -98.0 -98.5 -99.0 -99.5 -100.0 -100.5 -101.0 -101.5 -102.0 -102.5 -103.0 Mute Table 6. ADC ディジタルボリューム設定表 014006643-J-01 2014/10 - 89 - [AK7755] ■ DAC部 1. ディエンファシスフィルタ DACはIIRフィルタによるサンプリング周波数48kHz対応のディエンファシスフィルタ(50/15s特 性)を内蔵しています。設定はコントロールレジスタから行います。 DEM mode DEM[1:0] サンプリング周波数fs 0 00 OFF 1 01 48kHz 2 10 44.1kHz 3 11 32kHz Table 7. ディエンファシスコントロール (default) 2. DACディジタルボリューム AK7755のDACはLch, Rch独立のディジタルボリューム (256レベル, 0.5dBステップ)を内蔵していま す。DACの減衰量はコントロールレジスタのVOLDAL[7:0] bits (CONT18:D7-D0), VOLDAR[7:0] bits (CONT19:D7-D0)で設定します。 DAC Lch VOLDAL [7:0] DAC Rch VOLDAR [7:0] Attenuation Level 00h 00h +12.0dB 01h 01h +11.5dB 02h 02h +11.0dB : : : 17h 17h +0.5dB 18h 18h 0.0dB 19h 19h -0.5dB : : : FDh FDh -114.5dB FEh FEh -115.0dB FFh FFh Mute (-∞) Table 8. DAC ディジタルボリューム設定 (default) ボリューム設定値間の遷移時間はコントロールレジスタATSPDA bit (CONT0C:D5)で設定します。 MODE ATSPDA ATT speed 0 0 1/fs 1 1 4/fs Table 9. DAC ボリュームのレジスタ設定値間の遷移時間 設定値間の遷移はソフト遷移です。したがって、遷移中にスイッチングノイズは発生しません。 Mode0の場合、ATT設定間の遷移は1021レベルでソフト遷移します。00hからFFh (MUTE)までには 1021/fs(21.3ms@fs=48kHz)かかります。パワーダウンするとDACの各チャネルは18hに各々初期化され ます。 014006643-J-01 2014/10 - 90 - [AK7755] code 00h 01h 02h 03h 04h 05h 06h 07h 08h 09h 0Ah 0Bh 0Ch 0Dh 0Eh 0Fh 10h 11h 12h 13h 14h 15h 16h 17h 18h 19h 1Ah 1Bh 1Ch 1Dh 1Eh 1Fh dB 12.0 11.5 11.0 10.5 10.0 9.5 9.0 8.5 8.0 7.5 7.0 6.5 6.0 5.5 5.0 4.5 4.0 3.5 3.0 2.5 2.0 1.5 1.0 0.5 0.0 -0.5 -1.0 -1.5 -2.0 -2.5 -3.0 -3.5 code 20h 21h 22h 23h 24h 25h 26h 27h 28h 29h 2Ah 2Bh 2Ch 2Dh 2Eh 2Fh 30h 31h 32h 33h 34h 35h 36h 37h 38h 39h 3Ah 3Bh 3Ch 3Dh 3Eh 3Fh dB -4.0 -4.5 -5.0 -5.5 -.6.0 -6.5 -7.0 -7.5 -8.0 -8.5 -9.0 -9.5 -10.0 -10.5 -11.0 -11.5 -12.0 -12.5 -13.0 -13.5 -14.0 -14.5 -15.0 -15.5 -16.0 -16.5 -17.0 -17.5 -18.0 -18.5 -19.0 -19.5 code 40h 41h 42h 43h 44h 45h 46h 47h 48h 49h 4Ah 4Bh 4Ch 4Dh 4Eh 4Fh 50h 51h 52h 53h 54h 55h 56h 57h 58h 59h 5Ah 5Bh 5Ch 5Dh 5Eh 5Fh dB -20.0 -20.5 -21.0 -21.5 -22.0 -22.5 -23.0 -23.5 -24.0 -24.5 -25.0 -25.5 -26.0 -26.5 -27.0 -27.5 -28.0 -28.5 -29.0 -29.5 -30.0 -30.5 -31.0 -31.5 -32.0 -32.5 -33.0 -33.5 -34.0 -34.5 -35.0 -35.5 code 60h 61h 62h 63h 64h 65h 66h 67h 68h 69h 6Ah 6Bh 6Ch 6Dh 6Eh 6Fh 70h 71h 72h 73h 74h 75h 76h 77h 78h 79h 7Ah 7Bh 7Ch 7Dh 7Eh 7Fh dB -36.0 -36.5 -37.0 -37.5 -38.0 -38.5 -39.0 -39.5 -40.0 -40.5 -41.0 -41.5 -42.0 -42.5 -43.0 -43.5 -44.0 -44.5 -45.0 -45.5 -46.0 -46.5 -47.0 -47.5 -48.0 -48.5 -49.0 -49.5 -50.0 -50.5 -51.0 -51.5 code 80h 81h 82h 83h 84h 85h 86h 87h 88h 89h 8Ah 8Bh 8Ch 8Dh 8Eh 8Fh 90h 91h 92h 93h 94h 95h 96h 97h 98h 99h 9Ah 9Bh 9Ch 9Dh 9Eh 9Fh dB -52.0 -52.5 -53.0 -53.5 -54.0 -54.5 -55.0 -55.5 -56.0 -56.5 -57.0 -57.5 -58.0 -58.5 -59.0 -59.5 -60.0 -60.5 -61.0 -61.5 -62.0 -62.5 -63.0 -63.5 -64.0 -64.5 -65.0 -65.5 -66.0 -66.5 -67.0 -67.5 code A0h A1h A2h A3h A4h A5h A6h A7h A8h A9h AAh ABh ACh ADh AEh AFh B0h B1h B2h B3h B4h B5h B6h B7h B8h B9h BAh BBh BCh BDh BEh BFh dB -68.0 -68.5 -69.0 -69.5 -70.0 -70.5 -71.0 -71.5 -72.0 -72.5 -73.0 -73.5 -74.0 -74.5 -75.0 -75.5 -76.0 -76.5 -77.0 -77.5 -78.0 -78.5 -79.0 -79.5 -80.0 -80.5 -81.0 -81.5 -82.0 -82.5 -83.0 -83.5 code C0h C1h C2h C3h C4h C5h C6h C7h C8h C9h CAh CBh CCh CDh CEh CFh D0h D1h D2h D3h D4h D5h D6h D7h D8h D9h DAh DBh DCh DDh DEh DFh dB -84.0 -84.5 -85.0 -85.5 -86.0 -86.5 -87.0 -87.5 -88.0 -88.5 -89.0 -89.5 -90.0 -90.5 -91.0 -91.5 -92.0 -92.5 -93.0 -93.5 -94.0 -94.5 -95.0 -95.5 -96.0 -96.5 -97.0 -97.5 -98.0 -98.5 -99.0 -99.5 code E0h E1h E2h E3h E4h E5h E6h E7h E8h E9h EAh EBh ECh EDh EEh EFh F0h F1h F2h F3h F4h F5h F6h F7h F8h F9h FAh FBh FCh FDh FEh FFh dB -100.0 -100.5 -101.0 -101.5 -102.0 -102.5 -103.0 -103.5 -104.0 -104.5 -105.0 -105.5 -106.0 -106.5 -107.0 -107.5 -108.0 -108.5 -109.0 -109.5 -110.0 -110.5 -111.0 -111.5 -112.0 -112.5 -113.0 -113.5 -114.0 -114.5 -115.0 Mute Table 10. DAC ディジタルボリューム設定表 3. DACソフトミュート DAC部にソフトミュート回路が内蔵されています。ソフトミュートはディジタル的に実行されま す。コントロールレジスタDAMUTE bit (CONT1A:D5) = “1”に設定すると、その時点のATT設定値 からATT設定値ATT遷移時間 で入力データが-∞ (0)までアッテネーションされます。DAMUTE bit = “0” にすると、-∞からATT設定値ATT遷移時間でATT設定値まで復帰します。ソフトミュート開始 後、-∞までアッテネーションされる前に解除されるとアッテネーションが中断され、同じサイクル でATT設定値まで復帰します。ソフトミュート機能は信号を止めずに信号源を切り替える場合など に有効です。ソフトミュート機能は、DAC部が動作状態のとき有効に動作します。-∞dBまでアッテ ネーションされた後、CRESETN bit (CONT0F:D3) =“0”またはPMDAL bit (CONT0E:D0) = “0”、もし くはPMDAR bit (CONT0E:D1) = “0”とするとDAC部がリセット状態になるため、リセット時とリセ ット解除時にクリックノイズ（ボツ音）が発生する可能性がありますので外部ミュート回路等で対 策を行ってください。アッテネーション値は、PDN pin =“L”で初期化されます。 (設定値+2)/fs(max) DAMUTE レジスタ値 (設定値+2)/fs(max) 0dB Attenuation 設定値 -∞dB 群遅延 GD 群遅延 GD 出力ｲﾒｰｼﾞ ソフトミュート動作 Figure 73. DACソフトミュート動作 014006643-J-01 2014/10 - 91 - [AK7755] ■ アナログ出力部 AK7755はOUT3 pin で、DAC出力とラインインアンプ出力のアナログミキシングが可能です。 アナログミキシングを使用している場合でも、PMAD2L bit (CONT0E:D5)を“1”にするとA/D変換が 可能です。 AK7755 Mono ADC LIN pin Stereo DAC Lch OUT1 pin LOVOL1[3:0] LIGN[3:0] Stereo DAC Rch OUT2 pin LO3SW1(SW1) LO3SW2(SW2) M I LO3SW3(SW3) X LOVOL2[3:0] OUT3 pin LOVOL3[3:0] Figure 74. アナログ出力回路 1. ラインアウトアンプ AK7755はラインアウトアンプを内蔵しています。 最大振幅は0.76 x AVDD (2.51[Vpp]@AVDD=3.3V)、負荷抵抗は10k (min)です。 ステレオライン出力のボリュームはLOVOL1[3:0] bits (CONT14:D3-D0), LOVOL2[3:0] bits (CONT14:D7-D4), LOVOL3[3:0] bits (CONT13:D3-D0)で独立に設定できますが、動作中に出力ボリュ ームを切り替える時はポップノイズが発生します。 LOVOL1,L2,L3[3:0] Attenuation LOVOL1,L2,L3[3:0] 0h Mute(default) 8h 1h -28dB 9h 2h -26dB Ah 3h -24dB Bh 4h -22dB Ch 5h -20dB Dh 6h -18dB Eh 7h -16dB Fh Table 11. ラインアウトボリューム設定 014006643-J-01 Attenuation -14dB -12dB -10dB -8dB -6dB -4dB -2dB 0dB 2014/10 - 92 - [AK7755] 2. OUT1,OUT2出力 OUT1 pinおよびOUT2 pinは、Stereo DACのLch, Rchとそれぞれ接続されています。 各制御bitとOUT1 pin、OUT2 pinのピン状態の関係は以下の表のとおりです。 コントロールレジスタはPMLO1bit (CONT0E:D2), PMDALbit (CONT0E:D0), LOVOL1[3:0]bits (CONT014:D3-D0), PMLO2bit (CONT0E:D3), PMDARbit (CONT0E:D1), LOVOL2[3:0]bits (CONT014:D7-D4)で設定します。 PMLO1bit 0 1 1 1 PMDALbit X 0 1 1 LOVOL1[3:0]bits X X 0h(mute) 1h-Fh OUT1 pin出力 Hi-Z 1/2 x AVDD 1/2 x AVDD DAC Lch出力 PMLO2bit 0 1 1 1 PMDARbit X 0 1 1 LOVOL2[3:0]bits X X 0h(mute) 1h-Fh OUT2 pin出力 Hi-Z 1/2 x AVDD 1/2 x AVDD DAC Rch出力 3. OUT3出力（アナログミキサー） OUT3 pin は、LO3SW1 bit (CONT09:D1), LO3SW2 bit (CONT09:D2), LO3SW3 bit (CONT09:D3)を使用 して、DAC 出力とラインインアンプ出力のアナログミキシングが可能です。 PMLO3 bit (CONT0E:D4) = “1”にするとラインアウトアンプがパワーアップします。 LOVOL3[3:0] bits (CONT13:D3-D0) = 0hの時は、各スイッチが切断され、OUT3 pinには1/2 x AVDD が出力されます。LOVOL3[3:0] bitsを0h以外に設定した状態でLO3SW1 bit およびLO3SW2 bitを “1” にすると DACのLch, Rch信号がそれぞれミキサーに入力されます。DACのLch, Rch信号に対しては ミキサー部でゲインは持っていません。 LOVOL3[3:0]bitsを0h以外に設定した状態でLO3SW3bitを “1”にするとラインインアンプの出力信号 がミキサーに入力されます。ラインインアンプの出力はミキサー部で+18dBのゲインを持っている ため、その出力が0.67 x AVDD[Vpp]を超えることのないように入力電圧及びラインインアンプのゲ イン（LIGN[3:0]bits (CONT13:D7-D4)）を設定してください。 また、ラインアウト出力の最大振幅は0.76 x AVDD[Vpp]です。この振幅を超えることがないように VOLDAL[7:0]bits (CONT18:D7-D0), VOLDAR[7:0]bits(CONT19:D7-D0), LIGN[3:0]bits, LOVOL3[3:0]bitsを設定してください。 PMLO3 0 1 1 1 1 1 1 1 1 1 LOVOL3[3:0] X 0h(mute) 1h-Fh 1h-Fh 1h-Fh 1h-Fh 1h-Fh 1h-Fh 1h-Fh 1h-Fh LO3SW1 LO3SW2 LO3SW3 X X X X X X 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Table 12. OUT3 出力切り替え設定 014006643-J-01 SW1 OFF OFF OFF OFF OFF OFF ON ON ON ON SW2 OFF OFF OFF OFF ON ON OFF OFF ON ON SW3 OFF OFF OFF ON OFF ON OFF ON OFF ON 2014/10 - 93 - [AK7755] ■ 簡易書き込みエラーチェック AK7755では、巡回符号(CRC: cyclic redundancy check)を用いてRAM・レジスタに書き込まれるデー タに誤りがないか簡易的にチェックをすることが可能です。 1. チェックするデータ 1-1. SPIインタフェースの場合 チェックするデータは、CSNが立ち下がってから立ち上がるまでに入力されるSIデータになりま す。ここで、 ・シリアルデータD(X): CSNが立ち下がってから立ち上がるまでに入力されるSIデータ ・生成多項式G(x)=x16+x12+x5+1（初期値=0） ・D(x)をG(x)で割った余りをR(x)とします。 CSN SCLK SI don’tcare Command Code (8bit) Address (16bit or 0bit) Data (write) X (L/H) (L/H) 1-2. I2Cインタフェースの場合 チェックするデータは、第二バイト以降のコマンドコード・アドレス・データになります。（ア クノリッジは含みません。従って、書き込むコマンドコード・アドレス・データが同一であれば、 SPIインタフェースと同じCRC結果となります。）スレーブアドレスを含む第一バイトは除きます。 第一バイトのチェックは、アクノリッジによりチェックを行ってください。ここで、 ・シリアルデータD(X):コマンドコード・アドレス・データ（スレーブアドレス）を除く ・生成多項式G(x)=x16+x12+x5+1（初期値=0） ・D(x)をG(x)で割った余りをR(x)とします。 2. 簡易書き込みエラーチェックの方法 簡易書き込みエラーチェックを行うには、二通りの方法があります。 2-1. CRC結果読み出し (1) チェックを行いたいシリアルデータ D(x)を書き込みます。 (2) コマンドコード 72h により CRC 結果 (剰余 R(x))を読み出します。 (3) マイコンで結果のチェックを行います。 (4) 他のシリアルデータをチェックしたい場合は、(1)～(3)を繰り返します。 Note 55. コマンドコード 72h に対しては、CHIP 内部の CRC 結果は更新されません。 2-2. STO pin によるチェック (1) コントロールレジスタ CRCE bit= “1”にします。 (2) チェックを行いたいシリアルデータ D(x)を書き込みます。 (3) チェックを行いたいシリアルデータ D(x)の剰余 R(x)をコマンドコード F2h でレジスタに書き込 みます。 (4) シリアルデータ D(x)を G(x)で割った余りが R(x)に等しければ、STO pin に“H”が出力され、R(x) と等しくない場合は“L”を出力します。 (5) 他のシリアルデータをチェックしたい場合は、(2)～(4)を繰り返します。 Note 56. (3)の正しい剰余 R(x)を書き込むまで STO pin は“L”を出力しています。 014006643-J-01 2014/10 - 94 - [AK7755] ■ EEPROMインタフェース 1. 使用法 AK7755は、I2C BUS接続の外部EEPROMから動作に必要な情報を内部メモリに読み出すEEPROM boot modeに対応しています。既存システムのマイコンに負担をかけることなくAK7755とEEPROMを追加す るのみで容易にHF機能を実現できます。SPI I/F接続タイプのEEPROMは接続できません。2.のプログ ラムマップ例を参考にEEPROMに書き込んでください。 コントロールレジスタは、Writeコマンドコードとデータの2BYTE単位で位置を変更可能です。ただし、 PRAM Writeコマンドコード(0034h)からOFREGアドレス31LSB（689Ch）までの位置は固定です。 EEPROMのスレーブアドレスは256Kbitの場合“1010000”に、1Mbitの場合“101000+A16”に設定してくだ さい。 XTI pinより12.288MHzを入力する、もしくはXTI pin及びXTO pinに12.288MHzの水晶振動子を接続し、 EXTEEP pin = “H”にするかEXTEEP pin=“L”時にDLS bit (CONT0D:D0) = “1”にするとEEPROMからのダ ウンロードを開始します。ダウンロード中はEEST(SDOUT1) pin = “H”になり、AK7755がI2Cマスタと なります。ダウンロード中は同じI2C BUSに接続された他のデバイスは書き込み/読み出しを行わないで ください。ダウンロードが終了するとEEST pin = “L”になりAK7755はI2Cスレーブとなります。EEST pin = “L”になると、マイコンとのインタフェースが可能となります。 CRC機能を使用してEEPROMからダウンロードを行った後にAK7755にアクセスする場合、最初に CRCE bit (CONT10:D6) = “0”に設定してからアクセスしてください。 EEPROMからのダウンロード時間は0.8[s](max)です。 再度読み込みが必要な場合は、EXTEEP pinを “H” → “L” → “H”にするか、DLS bitを “1” → “0” → “1” にするとダウンロードが開始します。 ただし、マット選択（I2CSEL pin = MATSEL pin = “H”）時はDLS bit でダウンロードすることは出来ま せん。 μP STO STO Control GPI1 Control EEST (SDOUT1) EEST (SDOUT1) GPI2 SCL SDA μP/ EEPROM Interface EEPROM SCL SCL SDA μP/ EEPROM Interface EEPROM SCL SCL SDA SDA SDA EXTEEP EXTEEP I2CSEL= “H” I2CSEL = “H” PDN PDN Figure 75. EEPROM 接続例 (左: EEPROM のみ接続された場合, 右: CPU が同時に接続された場合) 014006643-J-01 2014/10 - 95 - [AK7755] 2. プログラムマップ例 EEPROM ADDRESS 0000h 0001h 0002h 0003h 0004h 0005h 0006h 0007h 0008h 0009h 000Ah 000Bh 000Ch 000Dh 000Eh 000Fh 0010h 0011h 0012h 0013h 0014h 0015h 0016h 0017h 0018h 0019h 001Ah 001Bh 001Ch 001Dh 001Eh 001Fh 0020h 0021h 0022h 0023h 0024h 0025h 0026h 0027h 0028h 0029h 002Ah 002Bh 002Ch 002Dh 002Eh 002Fh 0030h 0031h 0032h 0033h 0034h 0035h 0036h 0037h 0038h 0039h 003Ah 003Bh 003Ch 備考 CONT00 Write コマンドコード CONT00データ CONT01 Write コマンドコード CONT01データ CONT02 Write コマンドコード CONT02データ CONT03 Write コマンドコード CONT03データ CONT04 Write コマンドコード CONT04データ CONT05 Write コマンドコード CONT05データ CONT06 Write コマンドコード CONT06データ CONT07 Write コマンドコード CONT07データ CONT08 Write コマンドコード CONT08データ CONT09 Write コマンドコード CONT09データ CONT0A Write コマンドコード CONT0Aデータ CONT0CWrite コマンドコード CONT0Cデータ CONT10 Write コマンドコード CONT10データ CONT11 Write コマンドコード CONT11データ CONT12 Write コマンドコード CONT12データ CONT13 Write コマンドコード CONT13データ CONT14 Write コマンドコード CONT14データ CONT15 Write コマンドコード CONT15データ CONT16 Write コマンドコード CONT16データ CONT17 Write コマンドコード CONT17データ CONT18 Write コマンドコード CONT18データ CONT19 Write コマンドコード CONT19データ CONT1A Write コマンドコード CONT1Aデータ Dummyデータ0_0 (Note 58) Dummyデータ0_1 Dummyデータ1_0 Dummyデータ1_1 Dummyデータ2_0 (Note 57) Dummyデータ2_1 PRAM Write コマンドコード PRAMアドレスMSB側 PRAMアドレスLSB側 PRAMアドレス0 MSB 8-bitデータ PRAMアドレス0 MSB-1 8-bitデータ PRAMアドレス0 MSB-2 8-bitデータ PRAMアドレス0 MSB-3 8-bitデータ PRAMアドレス0 LSB 8-bitデータ PRAMアドレス1 MSB 8-bitデータ DATA C0h DATA C1h DATA C2h DATA C3h DATA C4h DATA C5h DATA C6h DATA C7h DATA C8h DATA C9h DATA CAh DATA CCh DATA D0h DATA D1h DATA D2h DATA D3h DATA D4h DATA D5h DATA D6h DATA D7h DATA D8h DATA D9h DATA DAh DATA 00h 00h 00h 00h 00h 00h B8h 00h 00h PRAM0 DATA39-32 PRAM0 DATA31-24 PRAM0 DATA23-16 PRAM0:DATA15-8 PRAM0 DATA7-0 PRAM1 DATA39-32 014006643-J-01 2014/10 - 96 - [AK7755] 003Dh 003Eh 003Fh 0040h 0041h PRAM1 DATA31-24 PRAM1 DATA23-16 PRAM1:DATA15-8 PRAM1 DATA7-0 PRAM2 DATA39-32 PRAMアドレス1 MSB-1 8-bitデータ PRAMアドレス1 MSB-2 8-bitデータ PRAMアドレス1 MSB-3 8-bitデータ PRAMアドレス1 LSB 8-bitデータ PRAMアドレス2 MSB-1 8-bitデータ ・・・ ・・・ 5031h 5032h 5033h 5034h 5035h 5036h 5037h 5038h 5039h 503Ah 503Bh 503Ch 503Dh ・・・ 6836h 6837h 6838h 6839h 683Ah 683Bh 683Ch 683Dh 683Eh 683Fh 6840h ・・・ 6899h 689Ah 689Bh 689Ch 689Dh 689Eh 689Fh 68A0h 68A1h 68A2h 68A3h 68A4h 68A5h 68A6h 68A7h 68A8h 68A9h 68AAh 68ABh 68ACh 68ADh 68AEh 68AFh 68B0h 68B1h 68B2h 68B3h 68B4h 68B5h 68B6h 68B7h 68B8h ・・・ 7FFFh PRAM4094 DATA7-0 PRAM4095 DATA39-32 PRAM4095 DATA31-24 PRAM4095 DATA23-16 PRAM4095 DATA15-8 PRAM4095 DATA7-0 B4h 00h 00h CRAM0 DATA23-16 CRAM0 DATA15-8 CRAM0 DATA7-0 CRAM1 DATA23-16 ・・・ CRAM2046 DATA7-0 CRAM2047 DATA23-16 CRAM2047 DATA15-8 CRAM2047 DATA7-0 B2h 00h 00h OFREG0 DATA23-16 OFREG0 DATA15-8 OFREG0 DATA7-0 OFREG1 DATA23-16 ・・・ OFREG30 DATA7-0 OFREG31 DATA23-16 OFREG31 DATA15-8 OFREG31 DATA7-0 CDh 40h E6h 01h EAh 80h CEh DATA CFh DATA 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h F2h CRC DATA15-8 CRC DATA7-0 00h ・・・ 00h 014006643-J-01 PRAMアドレス4094 LSB 8-bitデータ PRAMアドレス4095 MSB 8-bitデータ PRAMアドレス4095 MSB-1 8-bitデータ PRAMアドレス4095 MSB-2 8-bitデータ PRAMアドレス4095 MSB-3 8-bitデータ PRAMアドレス4095 LSB 8-bitデータ CRAM Write コマンドコード CRAMアドレスMSB側 CRAMアドレスLSB側 CRAMアドレス0 MSB 8-bitデータ CRAMアドレス0 MSB-1 8-bitデータ CRAMアドレス0 LSB 8-bitデータ CRAMアドレス1 MSB 8-bitデータ CRAMアドレス2046 LSB 8-bitデータ CRAMアドレス2047 MSB 8-bitデータ CRAMアドレス2047 MSB-1 8-bitデータ CRAMアドレス2047 LSB 8-bitデータ OFREG Write コマンドコード OFREGアドレスMSB側 OFREGアドレスLSB側 OFREGアドレス0 MSB 8-bitデータ OFREGアドレス0 MSB-1 8-bitデータ OFREGアドレス0 LSB 8-bitデータ OFREGアドレス1 MSB 8-bitデータ OFREGアドレス30 LSB 8-bitデータ OFREGアドレス31 MSB 8-bitデータ OFREGアドレス31 MSB-1 8-bitデータ OFREGアドレス31 LSB 8-bitデータ CONT0D Write コマンドコード CONT0Dデータ CONT26 Write コマンドコード CONT26データ CONT2A Write コマンドコード CONT2Aデータ CONT0E Write コマンドコード CONT0Eデータ CONT0F Write コマンドコード CONT0Fデータ Dummyデータ0_0 Dummyデータ0_1 Dummyデータ1_0 Dummyデータ1_1 Dummyデータ2_0 Dummyデータ2_1 Dummyデータ3_0 Dummyデータ3_1 Dummyデータ4_0 Dummyデータ4_1 Dummyデータ5_0 Dummyデータ5_1 Dummyデータ6_0 Dummyデータ6_1 CRC Write コマンドコード CRC MSB 8-bitデータ CRC LSB 8-bitデータ Reserve Reserve 2014/10 - 97 - [AK7755] Note 57. DSP プログラムをダウンロードする際には DSPRESETN bit(CONT0F:D2) = “0”を設定する必要 があります。マット選択を用いて動作中に別の DSP プログラムに変更する場合は、必ず設定 してください。 Note 58. 上記プログラムマップ例の Dummy データ＊_0 には任意のコントロールレジスタ WRITE コマ ンドを、Dummy データ＊_1 にはそのレジスタへの設定値を書き込み可能です。 CRCDATA は EEPROM アドレス 0000h から 68B7h までのシリアルデータ D (x)を生成多項式 G(x)=x16+x12+x5+1 (初期値=0)で割った余り R(x)(16-bit)を CRCDATA に Write しておくことで、 EEPROM からのデータ転送が正しく行われたことを CHECK することが可能です。 3. EEPROM 自動再ダウンロード EXPEEP pin = “H”で、組み込んだCRCエラーもしくは、WDTエラーを検出した場合、4回まで EEPROMの自動再ダウンロードが可能となります。4回を超えてエラーが発生した場合は、STOに“L” を出力して停止します。STO bit(CONT0D:D7)でもステータスを確認することができます。 CRC機能はCRCE bit (CONT10: D6)= “1”にすることで有効になります。デフォルト値は“0”(無効)で す。本設定は、PDN pin = “L”で初期化 (エラーカウントが0)され、クロックリセットでは初期化さ れません 4. EEPROM マット選択 EXTEEP pin = “H”の場合、20番ピンがMATSEL pinとなりEEPROMプログラムのマット選択を行う/ 行わないかの設定ピンとなります。 マット選択を行わない場合、256KbitのEEPROMを接続し、MATSEL pin = “L” に設定します。 マット選択を行う場合、1MbitのEEPROMを接続し、MATSEL pin = “H” にします。この時、14番ピ ン(MAT1)・15番ピン(MAT0)がマット選択アドレスピンとなります。 1つのプログラムをプログラムマップ通りに256Kbit単位とし、256Kbit 毎に4つのプログラムを EEPROMに格納します。MAT1 pin 、MAT0 pinの設定により、AK7755にダウンロードするプログラ ムを選択可能です。 また、マット選択時(MATSEL pin = “H”)はOUT3E bit (CONT0A:D2)、OUT2E bit (CONT0A:D1)をそれ ぞれ “1”にすることは禁止です。 プログラム番号 1 2 3 4 MAT1 (14pin) 0 0 1 1 EEPROM格納プログラム 先頭アドレス 17’h00000 17’h08000 17’h10000 17’h18000 MAT0 (15pin) 0 1 0 1 014006643-J-01 I2C 1st Byte “1 0 1 0 0 0 0 R/Wn” “1 0 1 0 0 0 0 R/Wn” “1 0 1 0 0 0 1 R/Wn” “1 0 1 0 0 0 1 R/Wn” 2014/10 - 98 - [AK7755] ■ ディジタルマイクインタフェース 1. ディジタルマイク接続 AK7755は最大4つのディジタルマイクを接続することが可能です。DMIC1 bit (CONT1E:D7) = “1”ま たはDMIC2 bit (CONT1E:D4) = “1”に設定すると31 pinはDMCLK2 pin (ディジタルマイククロック出 力ピン)、32 pinはDMDAT2 pin(ディジタルマイクデータ入力ピン)、33 pinはDMCLK1 pin(ディジタル マイククロック出力ピン)、34 pinはDMDAT1 pin(ディジタルマイクデータ入力ピン)にそれぞれ設定 され、ディジタルマイクと接続することが可能になります。 AK7755から出力するDMCLK1/2をディジタルマイクに入力すると、ディジタルマイクはDMCLK1/2 に同期してModulatorで生成される1bitデータをDMDAT1/2 pinに入力します。DMIC1/2 bitでデジタ ルブロック (Decimation Filer, Digital Filter)のパワーアップ、パワーダウンをコントロールします。 また、DMCLKE1 bit (CONT1E:D5), DMCLKE2 bit (CONT1E:D2)でDMCLK1/2 pinから出力されるク ロックのON/OFFをコントロールします。パワーダウン時 (PDN pin = “L”)は、DMCLK1/2 pin, DMDAT1/2 pinはフローティングになりますので、外部にプルダウン抵抗を入れる必要があります。 下記に4chステレオの場合の接続図を示します。 AVDD AK7755 VDD AMP DMCLK1(64fs) DMIC1 or DMIC2 bit = “1” 100k Modulator DMDAT1 Lch 100k Decimation Filter Digital Filter SDOUTAD DMIC1 bit = “1” VDD AMP Modulator Rch VDD AMP DMCLK2(64fs) DMIC1 or DMIC2 bit = “1” 100k Modulator DMDAT2 Lch 100k Decimation Filter Digital Filter SDOUTAD2 DMIC2 bit = “1” VDD AMP Modulator Rch Figure 76. 4ch ステレオディジタルマイクとの接続図 014006643-J-01 2014/10 - 99 - [AK7755] 2. インタフェース DMCLKP1 bit (CONT1E:D6), DMCLKP2 bit (CONT1E:D3) にて、DMDAT1/2 pinに入力されるデータの チャネルを設定します。DMCLKP1/2 bit = “1”の場合、 DMCLK1/2 pin = “H”時にLchのデータ、 DMCLK1/2 pin = “L”時にRchのデータをDecimation Filiterに入力します。DMCLKP1/2 bit = “0”の場合、 DMCLK1/2 pin = “L”時にLchをDMCLK1/2 pin = “H”時にRchのデータをDecimation Filiterに入力しま す。DMCLKE1/2 bit = “0”の時は、DMCLK1/2 pin ＝“L”を出力し、DMCLKE1/2 bit = “1”の時は、AK7755 はDMCLK1/2 pinから64fsのCLKを出力します。尚、DMCLK1/2は64fsのみ対応します。また、1bit デ ータの密度が0% 100%のとき、Decimation Filter + Digital Filterは24bitのFull Scale Dataを出力します。 DCLKP1 bit 0 1 DMCLK1 pin = “H” Rch Lch DMCLK1 pin = “L” Lch Rch (default) DCLKP2 bit DMCLK2 pin = “H” DMCLK2 pin = “L” 0 Rch Lch (default) 1 Lch Rch Table 13. Digital MIC とのデータ入出力タイミング DMCLK1/2(64fs) DMDAT1/2(Lch) Valid Data Valid Data Valid Data DMDAT1/2(Rch) Valid Data Valid Data Valid Data Valid Data Valid Data Figure 77. Digital MIC とのデータ入出力タイミング(DCLKP1/2 bit = “1”) DMCLK1/2(64fs) DMDAT1/2(Lch) DMDAT1/2(Rch) Valid Data Valid Data Valid Data Valid Data Valid Data Valid Data Valid Data Valid Data Figure 78. Digital MIC とのデータ入出力タイミング(DCLKP1/2 bit = “0”) ■ ディジタルミキサー ADC出力(SDATAD)とADC2出力(SDATAD2)とDSP-DOUT4をMIXER回路で1つのシリアルデータに することが可能です。設定はSELMIX[2:0]bits (CONT09:D0, CONT08:D1, D0)で変更可能です。 MIXER回路の遅延時間は4Ts(4/fs)です。 SELMIX mode 0 1 2 3 4 5 6 7 SELMIX [2:0] 000 001 010 011 100 101 110 111 MIXOUT Lch MIXOUT Rch SDOUTAD Lch SDOUTAD Rch SDOUTAD Rch SDOUTAD Lch/2 + SDOUTAD2 Lch/2 (default) SDOUTAD Lch/2 + SDOUTAD2 Lch/2 SDOUTAD Lch SDOUTAD2 Lch SDOUTAD2 Rch DSP-DOUT4 Lch SDOUTAD2 Rch SDOUTAD2 Lch DSP-DOUT4 Rch DSP-DOUT4 Lch SDOUTAD Rch SDOUTAD Lch DSP-DOUT4 Rch Table 14. ディジタルミキサー出力設定 014006643-J-01 2014/10 - 100 - [AK7755] 10. 外部接続回路例 ■ 接続図 1. I2CSEL pin = “L”, LDOE pin = “L” I2CSEL CLOCK & Audio I/F 9 8 7 16 15 14 5 4 LDOE CLKO BICK LRCK SDOUT1 SDOUT2 SDOUT3 SDIN1 SDIN2 CSN SI SCLK SO STO/RDY PDN 1 31 1 32 1 33 1 34 1 35 IN4/INN2 OUT1 IN3/INP2 OUT2 IN2/INN1 OUT3 IN1/INP1 3 “L” 23 “L” 20 19 uP 18 17 6 22 RESET CONTROL 28 1 26 1 27 1 LIN AK7755 VCOM 1 2.2 Digital Core 1.2V 24 10 DVDD 0.1 Digital IO 1.8～3.3V 10 12 AVDD TVDD Analog +3.3V 21,29,36 10 0.1 0.1 AVSS 13,25 2,30 DVSS XTO XTI Rd 10 CL=22pF/15pF 11 CL=22pF/15pF Figure 79. 外部電源、シリアルインタフェース使用時接続例 2. I2CSEL pin = “L”, LDOE pin = “H” I2CSEL CLOCK & Audio I/F 9 8 7 16 15 14 5 4 LDOE CLKO BICK LRCK SDOUT1 SDOUT2 SDOUT3 SDIN1 SDIN2 CSN SI SCLK SO STO/RDY PDN 1 31 1 32 1 33 1 34 1 35 IN4/INN2 OUT1 IN3/INP2 OUT2 IN2/INN1 OUT3 IN1/INP1 3 “L” 23 “H” 20 19 uP 18 17 6 22 RESET CONTROL 28 1 26 1 27 1 LIN AK7755 VCOM 1 2.2 24 AVDRV 1 Digital IO 1.8～3.3V 10 12 AVDD TVDD Analog +3.3V 21,29,36 10 0.1 0.1 AVSS 13,25 2,30 DVSS XTO XTI 10 Rd CL=22pF/15pF 11 CL=22pF/15pF Figure 80. 内部 LDO、シリアルインタフェース使用時接続例 014006643-J-01 2014/10 - 101 - [AK7755] 3. I2CSEL pin = “H”, EXTEEP pin = “L”, LDOE pin = “L” I2CSEL CLOCK & Audio I/F 9 8 7 16 15 14 5 4 LDOE CLKO BICK LRCK SDOUT1 SDOUT2 SDOUT3 SDIN1 SDIN2 1 31 1 32 1 33 1 34 1 35 EXTEEP CAD SCL SDA STO/RDY PDN IN4/INN2 3 “H” 23 “L” 19 “L” 20 uP 18 17 6 22 RESET CONTROL IN3/INP2 IN2/INN1 OUT1 IN1/INP1 OUT2 LIN OUT3 AK7755 VCOM 28 1 26 1 27 1 1 2.2 Digital Core 1.2V 24 10 DVDD 0.1 Digital IO 1.8～3.3V 10 12 AVDD TVDD Analog +3.3V 21,29,36 10 0.1 0.1 AVSS 13,25 2,30 DVSS XTO XTI Rd 10 CL=22pF/15pF 11 CL=22pF/15pF Figure 81. 外部電源、I2C インタフェース使用時接続例 4. I2CSEL pin = “H”, EXTEEP pin = “L”, LDOE pin = “H” I2CSEL CLOCK & Audio I/F 9 8 7 16 15 14 5 4 LDOE CLKO BICK LRCK SDOUT1 SDOUT2 SDOUT3 SDIN1 SDIN2 1 31 1 32 1 33 1 34 1 35 EXTEEP CAD SCL SDA STO/RDY PDN IN4/INN2 3 “H” 23 “H” 19 “L” 20 uP 18 17 6 22 RESET CONTROL IN3/INP2 IN2/INN1 OUT1 IN1/INP1 OUT2 LIN OUT3 AK7755 VCOM 28 1 26 1 27 1 1 2.2 24 AVDRV 1 Digital IO 1.8～3.3V 10 12 AVDD TVDD Analog +3.3V 21,29,36 10 0.1 0.1 AVSS 13,25 2,30 DVSS XTO XTI 10 Rd CL=22pF/15pF 11 CL=22pF/15pF Figure 82. 内部 LDO、I2C インタフェース使用時接続例 014006643-J-01 2014/10 - 102 - [AK7755] 5. I2CSEL pin = “H”, EXTEEP pin = “H”, MATSEL pin = “L”, LDOE pin = “L” I2CSEL CLOCK & Audio I/F 9 8 7 16 15 14 5 4 LDOE CLKO BICK LRCK SDOUT1 SDOUT2 SDOUT3 SDIN1 SDIN2 EXTEEP MATSEL SCL SDA STO/RDY 1 31 1 32 1 33 1 34 1 35 IN4/INN2 PDN 3 “H” 23 “L” 19 20 “H” “L” uP 18 EEPROM 256Kbit 17 6 22 RESET CONTROL IN3/INP2 IN2/INN1 OUT1 IN1/INP1 OUT2 LIN AK7755 OUT3 VCOM 28 1 26 1 27 1 1 2.2 Digital Core 1.2V 24 10 DVDD 0.1 Digital IO 1.8～3.3V 10 12 AVDD TVDD Analog +3.3V 21,29,36 10 0.1 0.1 AVSS 13,25 2,30 DVSS XTO XTI Rd 10 CL=22pF/15pF 11 CL=22pF/15pF Figure 83. 外部電源、I2C インタフェース、EEPROM 使用時接続例 6. I2CSEL pin = “H”, EXTEEP pin = “H”, MATSEL pin = “L”, LDOE pin = “H” I2CSEL CLOCK & Audio I/F 9 8 7 16 15 14 5 4 LDOE CLKO BICK LRCK SDOUT1 SDOUT2 SDOUT3 SDIN1 SDIN2 EXTEEP MATSEL SCL SDA STO/RDY 1 31 1 32 1 33 1 34 1 35 IN4/INN2 PDN 3 “H” 23 “H” 19 20 “H” “L” uP 18 EEPROM 256Kbit 17 6 22 RESET CONTROL IN3/INP2 IN2/INN1 OUT1 IN1/INP1 OUT2 LIN AK7755 OUT3 VCOM 28 1 26 1 27 1 1 2.2 24 AVDRV 1 Digital IO 1.8～3.3V 10 12 AVDD TVDD Analog +3.3V 21,29,36 10 0.1 0.1 AVSS 13,25 2,30 DVSS XTO XTI 10 Rd CL=22pF/15pF 11 CL=22pF/15pF Figure 84. 内部 LDO、I2C インタフェース、EEPROM 使用時接続例 014006643-J-01 2014/10 - 103 - [AK7755] 7. I2CSEL pin = “H”, EXTEEP pin = “H”, MATSEL pin = “H”, LDOE pin = “L” I2CSEL CLOCK & Audio I/F 9 8 7 16 LDOE CLKO BICK LRCK SDOUT1 5 4 EXTEEP MATSEL SDIN1 SDIN2 SCL SDA STO/RDY MAT0 1 31 1 32 1 33 1 34 1 35 MAT1 IN4/INN2 PDN IN3/INP2 IN2/INN1 OUT1 IN1/INP1 OUT2 LIN AK7755 OUT3 VCOM 3 “H” 23 “L” 19 20 “H” “H” uP 18 EEPROM 1Mbit 17 6 15 14 RESET CONTROL 22 28 1 26 1 27 1 1 2.2 Digital Core 1.2V 24 10 DVDD 0.1 Digital IO 1.8～3.3V 10 12 AVDD TVDD Analog +3.3V 21,29,36 10 0.1 0.1 AVSS 13,25 2,30 DVSS XTO XTI Rd 10 CL=22pF/15pF 11 CL=22pF/15pF Figure 85. 外部電源、I2C インタフェース、EEPROM マット選択使用時接続例 8. I2CSEL pin = “H”, EXTEEP pin = “H”, MATSEL pin = “H”, LDOE pin = “H” I2CSEL CLOCK & Audio I/F 9 8 7 16 LDOE CLKO BICK LRCK SDOUT1 5 4 EXTEEP MATSEL SDIN1 SDIN2 SCL SDA STO/RDY MAT0 31 1 1 32 1 33 1 34 1 35 MAT1 IN4/INN2 PDN IN3/INP2 IN2/INN1 OUT1 IN1/INP1 OUT2 LIN AK7755 OUT3 VCOM 3 “H” 23 “H” 19 20 “H” “H” uP 18 EEPROM 1Mbit 17 6 15 14 22 RESET CONTROL 28 1 26 1 27 1 1 2.2 24 AVDRV 1 Digital IO 1.8～3.3V 10 12 AVDD TVDD Analog +3.3V 21,29,36 10 0.1 0.1 AVSS 13,25 2,30 DVSS XTO XTI 10 Rd CL=22pF/15pF 11 CL=22pF/15pF Figure 86. 内部 LDO、I2C インタフェース、EEPROM マット選択使用時接続例 014006643-J-01 2014/10 - 104 - [AK7755] ■ 周辺回路 1. グランド AVSSとDVSSは、同電位になるように接続してください。カップリングコンデンサ、特に小容量の セラミックコンデンサはAK7755の近くで接続してください。 2. 基準電圧 AVDDがアナログ入出力レンジを設定します。VCOM pinはAVDD/2電圧を出力しており、アナログ 信号のコモン電圧として使われます。このピンには高周波ノイズを除去するために、2.2F程度のセ ラミックコンデンサをAVSSとの間に接続してください。特にセラミックコンデンサは、ピンに出来 るだけ近づけて接続してください。 VCOM pinは外部回路には使用しないでください。また、ディジタル信号、特にクロック信号は変調 器へのカップリングを避けるためVCOM pinからできるだけ離してください。 3. アナログ入力 アナログ入力信号はアナログ変調器に入力されます。差動入力ピンにおける最大入力電圧は、 ±FS = ± (AVDD-AVSS)×2.2/3.3になります。シングルエンド入力ピンにおける最大入力電圧は、 FS = (AVDD-AVSS)×2.2/3.3になります。従ってAVDD = 3.3V、AVSS = 0.0Vのとき、差動入力ピンに おける入力レンジは±2.20Vpp(typ)、 シングルエンド入力ピンにおける入力レンジは2.20Vpp(typ)です。 尚、ディジタル出力コードのフォーマットは2’s complement(2の補数)です。DCオフセットは内蔵の HPFでキャンセルされます。 AK7755はfs = 48kHzのとき、3.072MHzでアナログ入力をサンプリングします。ディジタルフィルタ は30kHzから3.042MHzの間のノイズを除去します。AK7755内部には、AAF (アンチ・エリアシング・ フィルタ) が内蔵されており、ディジタルフィルタで除去されない3.042MHz ~3.072MHz付近の帯域 のノイズを減衰させます。ほとんどのオーディオ信号では、3.072MHz付近に大きなノイズをもつこ とはありませんので、ADC前段に外部でローパスフィルタを通過させる必要はありません。しかし D/Aコンバータ変換後のオーディオ信号など、帯域外ノイズの大きな信号を入力する場合には、ADC 前段に外部でローパスフィルタを通過させることを推奨します。 AK7755のアナログ電源電圧は+3.3V(typ)であり、アナログ入力ピンには、AVDD+0.3V以上、 AVSS-0.3V以下の電圧と、10mA以上の電流を入力してはいけません。過大電流の流入は、内部の保 護回路の破壊、さらにはラッチアップを引き起こし、ICの破壊に至ります。従って、周辺のアナロ グ回路の電圧が、±15V等の場合はアナログ入力ピンを絶対最大定格以上の信号から保護する必要が あります。 10k Signal 22μ + 10k 68p 10k + 10k 68p + 2.20Vpp + INP* 1μ + 1μ INN* 2.20Vpp Figure 87. 入力バッファ回路例 (差動入力) 014006643-J-01 2014/10 - 105 - [AK7755] 4. アナログ出力 ラインアウト出力はシングルエンド出力です。出力レンジはVCOM電圧を中心に0.76 x AVDD Vpp (typ)です。入力コードのフォーマットは、2’s complement (2の補数)で、7FFFFFH (@24-bit)に対して は正のフルスケール、800000H (@24-bit)に対しては負のフルスケール、000000H (@24-bit)での理想 値はVCOM電圧が出力されます。VCOM電圧はAVDD/2 (typ)です。ΔΣ変調器が発生する帯域外ノイ ズ (シェーピングノイズ)は、内蔵のスイッチトキャパシタフィルタ (SCF)と、連続フィルタ (CTF)で 除去されます。 5. ディジタル回路との接続 ディジタル回路によるノイズを最小限に抑えるために、ディジタル出力にはCMOSロジック、または 低電圧ロジックを接続します。適合するロジックファミリィは、CMOSならば74HC、74ACシリーズ 等、低電圧ロジックならば、74LV、74LV-A、74ALVC、74AVCシリーズ等です。 6. 水晶振動子 AK7755のXTI pin及びXTO pinに接続する水晶振動子は、発振余裕度の観点から、以下の等価回路パ ラメータを満たすもの、XTI、XTO各 pinに接続する容量は以下の値で使用してください。 TVDD = 3.0 - 3.6V時 XTAL CKM モード 発振周波数 0 12.288MHz 1 18.432MHz TVDD = 1.7 - 3.0V時 XTAL CKM モード 発振周波数 0 12.288MHz 1 18.432MHz R1_max C0_max 120Ω 80Ω 2.5pF 2.5pF R1_max C0_max 50Ω 25Ω 1.2pF 1.2pF XTI, XTO pin 接続容量 22pF 15pF XTI, XTO pin 接続容量 10pF 10pF Table 15. 水晶振動子 014006643-J-01 2014/10 - 106 - [AK7755] 11. パッケージ パッケージ外形寸法図 ■ 材質・メッキ仕様 パッケージ材質: エポキシ系樹脂 リードフレーム材質: 銅 リードフレーム処理: 半田(無鉛)メッキ 014006643-J-01 2014/10 - 107 - [AK7755] ■ マーキング AKM 7755EN XXXX 36 1 1) Pin #1 indication 2) Date Code: XXXX(4 digits) 3) Marking Code: 7755EN AKM 7755VN XXXX 36 1 1) Pin #1 indication 2) Date Code: XXXX(4 digits) 3) Marking Code: 7755VN 014006643-J-01 2014/10 - 108 - [AK7755] 12. 改訂履歴 Date (Y/M/D) Revision 14/08/19 00 14/10/20 01 Reason 初版 誤記訂正 説明図追加 誤記訂正 記述追加 誤記訂正 Page Contents 10 20 33,63 44 ピン機能説明：DMDAT1，DMDAT2 I/O設定 “O” → “I” Figure6. シリアルインタフェース出力遅延時間：tOD CONT02:D7 TDM256 bit = “ 1” “BITCLK”→ “BICK” CONT0F:D1 PMAD2R bit= “0” 「パワーセーブ」→ 「パワーダウン」 56 56 パワーダウン XTI pin 状態 パワーダウンpin I/O設定 57 77 クロックリセット説明：「パワーセーブ」→「パワーダウン」 IN1/INP1/DMDAT1, IN3/INP2/DMDAT2: “I/O” → “I” 105 Figure59. RUN中 外部条件ジャンプ書き込みタイミング RDYの出力結果が異なっているため訂正 基準電圧： 「並列に0.1uFのセラミックコンデンサ」の表記を削除 014006643-J-01 2014/10 - 109 - [AK7755] 重要な注意事項 0. 本書に記載された弊社製品（以下、「本製品」といいます。）、および、本製品の仕様につ きましては、本製品改善のために予告なく変更することがあります。従いまして、ご使用を 検討の際には、本書に掲載した情報が最新のものであることを弊社営業担当、あるいは弊社 特約店営業担当にご確認ください。 1. 本書に記載された情報は、本製品の動作例、応用例を説明するものであり、その使用に際し て弊社および第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うもの ではありません。お客様の機器設計において当該情報を使用される場合は、お客様の責任にお いて行って頂くとともに、当該情報の使用に起因してお客様または第三者に生じた損害に対 し、弊社はその責任を負うものではありません。 2. 本製品は、医療機器、航空宇宙用機器、輸送機器、交通信号機器、燃焼機器、原子力制御用 機器、各種安全装置など、その装置・機器の故障や動作不良が、直接または間接を問わず、 生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極めて高い信頼性を 要求される用途に使用されることを意図しておらず、保証もされていません。そのため、別 途弊社より書面で許諾された場合を除き、これらの用途に本製品を使用しないでください。 万が一、これらの用途に本製品を使用された場合、弊社は、当該使用から生ずる損害等の責 任を一切負うものではありません。 3. 弊社は品質、信頼性の向上に努めておりますが、電子製品は一般に誤作動または故障する場 合があります。本製品をご使用頂く場合は、本製品の誤作動や故障により、生命、身体、財産 等が侵害されることのないよう、お客様の責任において、本製品を搭載されるお客様の製品に 必要な安全設計を行うことをお願いします。 4. 本製品および本書記載の技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、ある いはその他軍事用途の目的で使用しないでください。本製品および本書記載の技術情報を輸出ま たは非居住者に提供する場合は、「外国為替及び外国貿易法」その他の適用ある輸出関連法 令を遵守し、必要な手続を行ってください。本製品および本書記載の技術情報を国内外の法 令および規則により製造、使用、販売を禁止されている機器・システムに使用しないでくだ さい。 5. 本製品の環境適合性等の詳細につきましては、製品個別に必ず弊社営業担当までお問合せく ださい。本製品のご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適用 される環境関連法令を十分調査のうえ、かかる法令に適合するようにご使用ください。お客 様がかかる法令を遵守しないことにより生じた損害に関して、弊社は一切の責任を負いかね ます。 6. お客様の転売等によりこの注意事項に反して本製品が使用され、その使用から損害等が生じ た場合はお客様にて当該損害をご負担または補償して頂きますのでご了承ください。 7. 本書の全部または一部を、弊社の事前の書面による承諾なしに、転載または複製することを 禁じます。 014006643-J-01 2014/10 - 110 -