LTC3115-2 40V、2A 同期整流式 昇降圧 DC/DCコンバータ 特長 n n n n n n n n n n n n n n 概要 広い入力電圧範囲：2.7V ∼ 40V 広い出力電圧範囲：2.7V ∼ 40V 出力電流（VIN ≥ 3.6V、VOUT ＝ 5V） ：0.8A 出力電流（VIN ≥ 6V の降圧動作時） ：2A プログラム可能な周波数：100kHz ∼ 2MHz 最大 2MHzまで外部クロックと同期可能 効率：最大 95% Burst Mode® 動作時の無負荷時静止電流：30μA 超低ノイズの昇降圧 PWM 内部ソフトスタート シャットダウン時の電源電流：3µA プログラム可能な入力低電圧ロックアウト 小型 4mm×5mm×0.75mm DFN パッケージ 熱特性が改善された20ピンTSSOP パッケージ LTC®3115-2は、高速（<1ms） の入力電圧トランジェントにさら されるアプリケーションに最適な高電圧モノリシック同期整 流式昇降圧 DC/DCコンバータです。それ以外のアプリケー ションでは、LTC3115-1を推奨します。入力電圧範囲および 出力電圧範囲が 2.7V ∼ 40Vと広いので、LTC3115-2は自動 車用電源や産業用電源などの幅広い用途に適しています。独 自の低ノイズ・スイッチング・アルゴリズムにより、入力電圧が 出力電圧より高いか低い場合、あるいは入力電圧が出力電圧 と等しい場合でも効率が最適化され、動作モード間の継ぎ目 のない移行が確実です。 プログラム可能な周波数 PWMモード動作により、低ノイズ、 高効率の動作を実現し、スイッチングを外部クロックに同期 することが可能です。最大 2MHzのスイッチング周波数に対 応し、値の小さいインダクタを使用可能なので、アプリケー ション回路を小型化できます。ピンで選択可能なBurst Mode 動作によりスタンバイ電流が減少し、軽負荷時の効率が向上 するので、3μAのシャットダウン電流との組み合わせにより、 LTC3115-2はバッテリ駆動アプリケーションに最適です。その 他に、シャットダウン時の出力切断、短絡保護、内部ソフトス タートなどの特長があります。LTC3115-2は、熱特性が改善 された16ピンの4mm 5mm 0.75mm DFN パッケージおよび 20ピンTSSOP パッケージで供給されます。 アプリケーション n n n n n 24V/28V 産業用アプリケーション 自動車用電源システム 通信機器、サーバおよびネットワーク機器 FireWireレギュレータ 多重電源 L、LT、LTC、LTM、Burst Mode、LTspice、Linear Technologyおよび Linearのロゴはリニアテク ノロジー社の登録商標です。No RSENSE はリニアテクノロジー社の商標です。その他すべての 商標の所有権は、それぞれの所有者に帰属します。6404251、6166527、その他出願中を含む 米国特許によって保護されています。 標準的応用例 効率とVIN 95 5V, 750kHz Wide Input Voltage Range Buck-Boost Regulator 10µH 2.7V TO 40V BST1 SW1 4.7µF BURST PWM OFF ON PVIN VIN SW2 BST2 PVOUT PWM/SYNC VC RUN 5V 0.8A VIN > 3.6V 2A VIN ≥ 6V 47µF × 2 LTC3115-2 137k 3300pF 1M 33pF 15k FB GND PGND ILOAD = 1A 85 80 75 PVCC VCC RT 47.5k 90 0.1µF EFFICIENCY (%) 0.1µF ILOAD = 0.5A 249k 4.7µF (OPTIONAL) 31152 TA01a 70 VOUT = 5V 2 10 INPUT VOLTAGE (V) 40 31152 TA01b 31152f 詳細：www.linear-tech.co.jp/LTC3115-2 1 LTC3115-2 絶対最大定格（Note 1） VIN、PVIN、PVOUT ....................................................–0.3V ～ 45V VSW1 DC ......................................................–0.3V ～（PVIN ＋0.3V） パルス （<100ns）................................–1.5V ～（PVIN ＋1.5V） VSW2 DC ...................................................–0.3V ～（PVOUT ＋0.3V） パルス （<100ns）.............................–1.5V ～（PVOUT ＋1.5V） VRUN .........................................................–0.3V ～ （VIN ＋0.3V） VBST1......................................... （VSW1 − 0.3V）～（VSW1 ＋6V） VBST2......................................... （VSW2 − 0.3V）～（VSW2 ＋6V） VPWM/SYNC ................................................................................ –0.3V ～ 6V 電圧、他のすべてのピン..........................................–0.3V ～ 6V 動作接合部温度範囲（Note 2、4） LTC3115E-2/LTC3115I-2 ............................... –40°C ～ 125°C LTC3115H-2 ................................................... –40°C ～ 150°C LTC3115MP-2 ................................................ –55°C ～ 150°C 保存温度範囲.................................................... –65°C ～ 150°C リード温度（半田付け、10 秒） FE ..................................................................................300°C ピン配置 TOP VIEW TOP VIEW RUN 16 PWM/SYNC 1 SW2 2 15 SW1 PVOUT 3 14 PVIN GND GND 4 5 PGND 17 13 BST1 12 BST2 VC 6 11 PVCC FB 7 10 VIN RT 8 9 VCC PGND 1 20 PGND RUN 2 19 PWM/SYNC SW2 3 18 SW1 PVOUT 4 GND 5 GND 6 VC 7 14 PVCC FB 8 13 VIN RT 9 12 VCC 17 PVIN 21 PGND PGND 10 DHD PACKAGE 16-LEAD (5mm × 4mm) PLASTIC DFN TJMAX = 125°C, θJA = 43°C/W, θJC = 4.3°C/W EXPOSED PAD (PIN 17) IS PGND, MUST BE SOLDERED TO PCB 16 BST1 15 BST2 11 PGND FE PACKAGE 20-LEAD PLASTIC TSSOP TJMAX = 150°C, θJA = 38°C/W, θJC = 10°C/W EXPOSED PAD (PIN 21) IS PGND, MUST BE SOLDERED TO PCB FOR RATED THERMAL PERFORMANCE 発注情報 無鉛仕上げ テープアンドリール 製品マーキング * パッケージ 温度範囲 LTC3115EDHD-2#PBF LTC3115EDHD-2#TRPBF 31152 16-Lead (5mm × 4mm) Plastic DFN –40°C to 125°C LTC3115IDHD-2#PBF LTC3115IDHD-2#TRPBF 31152 16-Lead (5mm × 4mm) Plastic DFN –40°C to 125°C LTC3115EFE-2#PBF LTC3115EFE-2#TRPBF LTC3115FE-2 20-Lead Plastic TSSOP –40°C to 125°C LTC3115IFE-2#PBF LTC3115IFE-2#TRPBF LTC3115FE-2 20-Lead Plastic TSSOP –40°C to 125°C LTC3115HFE-2#PBF LTC3115HFE-2#TRPBF LTC3115FE-2 20-Lead Plastic TSSOP –40°C to 150°C LTC3115MPFE-2#PBF LTC3115MPFE-2#TRPBF LTC3115FE-2 20-Lead Plastic TSSOP –55°C to 150°C さらに広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。* 温度グレードは出荷時のコンテナのラベルで識別されます。非標準の鉛仕上げ製 品の詳細については、弊社または弊社代理店にお問い合わせください。 無鉛仕上げの製品マーキングの詳細については、http://www.linear-tech.co.jp/leadfree/をご覧ください。 テープ・アンド・リールの仕様の詳細については、http://www.linear-tech.co.jp/tapeandreel/をご覧ください。 31152f 2 詳細：www.linear-tech.co.jp/LTC3115-2 LTC3115-2 電気的特性 l は規定動作接合部温度範囲の規格値を意味する。それ以外は TA ＝ 25 Cでの値 （Note 2）。 注記がない限り、PVIN ＝ VIN ＝ 24V、PVOUT ＝ 5V。 PARAMETER CONDITIONS MIN Input Operating Voltage l 2.7 Output Operating Voltage l 2.7 Input Undervoltage Lockout Threshold VIN Falling VIN Rising VIN Rising (0°C to 125°C) l l VCC Falling l 2.4 Input Current in Shutdown VRUN = 0V 3 VFB = 1.1V (Not Switching), VPWM/SYNC = Low 50 Oscillator Frequency RT = 35.7k, VPWM/SYNC = High l 900 Oscillator Operating Frequency VPWM/SYNC = High l 100 PWM/SYNC Clock Input Frequency l 100 PWM/SYNC Input Logic Threshold l 0.5 1.0 l 977 1000 Soft-Start Duration V V V V mV 2.6 VIN = 2.7V to 40V 10 Feedback Pin Input Current VRUN Rising μA μA 1100 kHz 2000 kHz 2000 kHz 1.5 V ms 1017 0.1 RUN Pin Input Logic Threshold V mV 9 Feedback Voltage RUN Pin Comparator Threshold 1000 V 40 200 Input Quiescent Current in Burst Mode Operation UNITS 2.7 2.8 2.725 100 VCC Undervoltage Lockout Hysteresis Feedback Voltage Line Regulation MAX 40 2.4 2.6 Input Undervoltage Lockout Hysteresis VCC Undervoltage Lockout Threshold TYP mV % 1 50 nA l 0.3 0.8 1.1 V l 1.16 1.21 1.26 RUN Pin Hysteresis Current 500 RUN Pin Hysteresis Voltage V nA 100 mV Inductor Current Limit (Note 3) Reverse Inductor Current Limit Current into PVOUT (Note 3) Burst Mode Inductor Current Limit (Note 3) Maximum Duty Cycle Percentage of Period SW2 is Low in Boost Mode, RT = 35.7k (Note 5) l Minimum Duty Cycle Percentage of Period SW1 is High in Buck Mode, RT = 35.7k (Note 5) l SW1, SW2 Minimum Low Time RT = 35.7k (Note 5) 100 ns N-Channel Switch Resistance Switch A (From PVIN to SW1) Switch B (From SW1 to PGND) Switch C (From SW2 to PGND) Switch D (From PVOUT to SW2) 150 150 150 150 mΩ mΩ mΩ mΩ N-Channel Switch Leakage PVIN = PVOUT = 40V l 2.4 3.0 0.65 1.0 90 95 IVCC = 1mA IVCC = 1mA to 20mA VCC Line Regulation IVCC = 1mA, VIN = 5V to 40V VCC Current Limit VCC = 2.5V VCC Dropout Voltage VCC Reverse Current 1.35 A A % 0 0.1 4.58 VCC Regulation Voltage A 1.5 PVCC/VCC External Forcing Voltage VCC Load Regulation 3.7 4.33 4.45 1.2 % 10 μA 5.5 V 4.58 V % 0.5 % 110 mA IVCC = 5mA, VIN = 2.7V 50 mV VCC = 5V, VIN = 3.6V 10 μA Note 1：絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可 能性がある。長期にわたって絶対最大定格条件に曝すと、デバイスの信頼性と寿命に悪影響 を与える恐れがある。 Note 2：LTC3115-2はTJ が TA にほぼ等しいパルス負荷条件でテストされる。LTC3115E-2は、 0°C ～ 85°Cの接合部温度で仕様に適合することが保証されている。–40°C ～ 125°Cの動作 50 接合部温度範囲での仕様は設計、特性評価および統計学的なプロセス・コントロールとの 相関で確認されている。LTC3115I-2の仕様は–40°C ～ 125°Cの動作接合部温度範囲で保証 されている。LTC3115H-2の仕様は–40°C ～ 150°Cの動作接合部温度範囲で保証されている。 LTC3115MP-2の仕様は–55°C ～ 150°Cの動作接合部温度範囲で保証されている。接合部温度 が高いと動作寿命に悪影響を及ぼす。接合部温度が 125°Cを超えると、動作寿命は短くなる。 31152f 詳細：www.linear-tech.co.jp/LTC3115-2 3 LTC3115-2 電気的特性 これらの仕様と調和する最高周囲温度は、基板レイアウト、パッケージの定格熱抵抗および 他の環境要因と関連した特定の動作条件によって決まる。 接合部温度（T（ ） は周囲温度（TA（°C）） および電力損失（PD（W）） から次式に従って計算さ J °C） れる。 TJ = TA + (PD • θJA) ここで、θJA はパッケージの熱インピーダンス。 Note 3：電流の測定は、LTC3115-2 がスイッチング動作を行っていないときに行われる。動作 時に測定された電流制限値は、コンパレータの伝搬遅延のためにいくらか大き目の値となる。 Note 4：このデバイスには短時間の過負荷状態の間デバイスを保護するための過熱保護機能 が備わっている。この保護が動作しているときは、最高定格接合部温度を超えられる。規定さ れた絶対最高動作接合部温度を超えた動作が継続すると、デバイスの信頼性を損なうか、ま たはデバイスに永続的損傷を与える恐れがある。 Note 5：スイッチ・タイミングの測定は開ループ・テスト構成で行われる。スイッチ・ピンの電圧 がインダクタ電流の大きさと方向に左右される場合、非重複期間の間スイッチ・ピンに電圧差 が生じることにより、アプリケーションのタイミングがこれらの値からいくらか変化する可能 性がある。 標準的性能特性（注記がない限り、TA ＝ 25 C） PWM モードの効率（VOUT ＝ 5V、 fSW ＝ 500kHz、ブートストラップなし） PWM モードの効率 （VOUT ＝ 24V、fSW ＝ 500kHz） PWM モードの効率 （VOUT ＝ 12V、fSW ＝ 500kHz） 100 100 90 90 90 80 80 70 60 50 VIN = 3.6V VIN = 5V VIN = 12V VIN = 24V VIN = 36V 40 30 20 0.01 0.10 LOAD CURRENT (A) EFFICIENCY (%) EFFICIENCY (%) 80 EFFICIENCY (%) 100 70 60 50 30 0.01 1 0.1 LOAD CURRENT (A) 30 0.01 PWM モードの効率 （VOUT ＝ 12V、fSW ＝ 1MHz） PWM モードの効率 （VOUT ＝ 24V、fSW ＝ 1MHz） 100 90 90 90 80 80 VIN = 3.6V VIN = 5V VIN = 12V VIN = 24V VIN = 36V 40 30 20 0.01 0.1 LOAD CURRENT (A) 1 31152 G04 EFFICIENCY (%) EFFICIENCY (%) 80 EFFICIENCY (%) 100 50 1 31152 G03 100 60 0.1 LOAD CURRENT (A) 31152 G02 PWM モードの効率（VOUT ＝ 5V、 fSW＝1MHz、 ブートストラップなし） 70 VIN = 12V VIN = 18V VIN = 24V VIN = 36V 40 1 31152 G01 60 50 VIN = 5V VIN = 12V VIN = 24V VIN = 36V 40 70 70 60 50 VIN = 5V VIN = 12V VIN = 24V VIN = 36V 40 30 0.01 0.1 LOAD CURRENT (A) 1 31152 G05 70 60 50 VIN = 12V VIN = 18V VIN = 24V VIN = 36V 40 30 0.01 0.1 LOAD CURRENT (A) 1 31152 G06 31152f 4 詳細：www.linear-tech.co.jp/LTC3115-2 LTC3115-2 標準的性能特性（注記がない限り、TA ＝ 25 C） Burst Mode の効率 （VOUT ＝ 12V、L ＝ 15µH） 95 90 85 90 85 80 85 70 65 VIN = 3.6V VIN = 12V VIN = 24V VIN = 36V 55 50 0.1 1 10 LOAD CURRENT (mA) 80 80 EFFICIENCY (%) 75 60 75 70 65 55 50 0.1 100 200 150 100 1 10 LOAD CURRENT (mA) fSW = 1MHz 45 50 0.1 100 1 10 LOAD CURRENT (mA) 最大負荷電流とVIN （PWM モード） L = 22µH fSW = 500kHz 2.0 30 25 20 15 1.5 1.0 10 0.5 VOUT = 24V VOUT = 12V VOUT = 5V 5 10 INPUT VOLTAGE (V) 2 0 40 10 INPUT VOLTAGE (V) 2 2.5 0 40 2 31152 G12 最大負荷電流と VIN（Burst Mode 動作） 最大負荷電流とVIN（PWM モード） 2.5 L = 15µH fSW = 1MHz 2.0 1000 L = 5.2µH fSW = 2MHz 40 10 INPUT VOLTAGE (V) 31152 G11 最大負荷電流とVIN （PWM モード） 100 31152 G09 2.5 35 31152 G10 L = 22µH 1.0 0.5 10 INPUT VOLTAGE (V) 1.5 1.0 100 0.5 VOUT = 24V VOUT = 12V VOUT = 5V 2 LOAD CURRENT (mA) LOAD CURRENT (A) 2.0 1.5 0 VIN = 12V VIN = 18V VIN = 24V VIN = 36V 55 VOUT = 24V VOUT = 12V VOUT = 5V 40 50 0 60 LOAD CURRENT (A) 250 50 INPUT CURRENT (mA) INPUT CURRENT (µA) 300 65 PWM モードの 無負荷時入力電流とVIN VOUT = 24V VOUT = 15V VOUT = 5V VOUT = 5V, BOOTSTRAPPED 350 70 31152 G08 Burst Mode の 無負荷時入力電流とVIN 400 75 VIN = 5V VIN = 12V VIN = 24V VIN = 36V 60 31152 G07 LOAD CURRENT (A) Burst Mode の効率 （VOUT ＝ 24V、L ＝ 15µH） 90 EFFICIENCY (%) EFFICIENCY (%) Burst Mode の効率（VOUT ＝ 5V、 L ＝ 15µH、ブートストラップなし） 40 31152 G47 0 VOUT = 12V VOUT = 5V 2 40 10 INPUT VOLTAGE (V) 31152 G48 10 VOUT = 32V VOUT = 12V VOUT = 5V 2 10 INPUT VOLTAGE (V) 40 31152 G13 31152f 詳細：www.linear-tech.co.jp/LTC3115-2 5 LTC3115-2 標準的性能特性（注記がない限り、TA ＝ 25 C） VCC/PVCC 電源電流の合計と スイッチング周波数 BOOTSTRAPPED 85 80 NON-BOOTSTRAPPED 75 70 16 30 14 25 VIN = 36V VOUT = 24V 20 VIN = 12V VOUT = 5V 15 10 0 1000 500 1500 SWITCHING FREQUENCY (kHz) 0 2000 8 4 2 0 500 1000 11.7 11.6 11.5 11.4 11.3 11.2 11.1 0 50 100 TEMPERATURE (°C) 150 0.5 0.4 0.3 0.2 0.1 0 CHANGE IN VOLTAGE FROM ICC = 0mA (%) 0 –0.2 –0.4 –0.6 –0.8 –1.0 –50 0 50 100 TEMPERATURE (°C) 150 31152 G20 出力電圧の入力レギュレーション 0.5 0.4 0.3 0.2 0.1 0 0 2 1 0.5 1.5 LOAD CURRENT (A) –0.5 31152 G18 0 10 20 30 INPUT VOLTAGE (V) VCC レギュレータの 入力レギュレーション 0 0.4 5.5 –0.4 –0.4 –0.5 5 –0.3 –0.3 VCC 電圧と温度 0.2 4.5 4 VCC (V) –0.2 –0.2 VCC レギュレータの 負荷レギュレーション 1.0 0.6 3.5 –0.1 –0.1 31152 G17 0.8 3 31152 G16 40 31152 G19 1.0 0.8 –0.5 CHANGE FROM VIN = 24V (%) 11.0 –50 CHANGE IN VOLTAGE FROM ZERO LOAD (%) VCC/PVCC CURRENT (mA) 11.8 0 2.5 2000 1500 SWITCHING FREQUENCY (kHz) 出力電圧の負荷レギュレーション VIN = 6V VOUT = 5V fSW = 1MHz 11.9 fSW = 500kHz 6 31152 G15 VCC/PVCC 電源電流の合計と温度 12.0 fSW = 1MHz 10 5 31152 G14 CHANGE FROM 25°C (%) 12 CHANGE IN OUTPUT VOLTAGE FROM VIN = 20V (%) EFFICIENCY (%) 90 PWM MODE L = 47µH VIN = 24V VOUT = 5V ILOAD = 0.5A VCC/PVCC 電源電流の合計とVCC 35 VCC/PVCC CURRENT (mA) 95 VCC/PVCC CURRENT (mA) 効率とスイッチング周波数 –1.0 0.6 0.4 0.2 0 –0.2 –1.5 –0.4 –2.0 –0.6 –0.8 –2.5 0 10 30 20 ICC (mA) 40 50 31152 G21 –1.0 0 10 20 30 INPUT VOLTAGE (V) 40 31152 G22 31152f 6 詳細：www.linear-tech.co.jp/LTC3115-2 LTC3115-2 標準的性能特性（注記がない限り、TA ＝ 25 C） VCC レギュレータの ドロップアウト電圧と温度 0.25 1.0 VIN = 4V IVCC = 20mA 2.0 0.8 1.5 CHANGE FROM 25°C (%) 0.15 0.10 0.05 1.0 CHANGE FROM 25°C (%) 0.6 0.20 DROPOUT VOLTAGE (V) RUNピンの ヒステリシス電流と温度 RUNピンのしきい値と温度 0.4 0.2 0 –0.2 –0.4 0.5 0 –0.5 –1.0 –0.6 –1.5 –0.8 0 –50 0 50 100 TEMPERATURE (°C) –1.0 –50 150 0 –2.0 –50 150 50 100 TEMPERATURE (°C) 発振器周波数とRT 2.0 発振器周波数とVIN 2.0 fSW = 1MHz CHANGE FROM VIN = 24V (%) CHANGE FROM 25°C (%) SWITCHING FREQUENCY (kHz) 1.0 0.5 0 0 50 2 1 0 –1 0 20 10 30 RUN PIN VOLTAGE (V) 40 31152 G29 2 10 VIN (V) パワースイッチの抵抗と温度 300 VRUN = 0V 2.5 2.0 1.5 1.0 0.5 0 0 10 40 31152 G28 POWER SWITCH (A-D) RESISTANCE (mΩ) COMBINED VIN/PVIN CURRENT (µA) CURRENT INTO RUN PIN (µA) 3 –2.0 VIN/PVIN のシャットダウン電流と 入力電圧 3.0 4 150 100 TEMPERATURE (°C) 31152 G27 VIN = 40V 5 0 –1.5 –2.0 –50 RUNピンの電流とRUNピンの電圧 6 0.5 –1.0 –1.0 31152 G26 7 1.0 –0.5 –0.5 –1.5 1000 fSW = 1MHz 1.5 1.5 100 RT (kΩ) 150 31152 G25 発振器周波数と温度 10000 100 10 50 100 TEMPERATURE (°C) 31152 G24 31152 G23 1000 0 20 30 INPUT VOLTAGE (V) 40 31152 G30 250 200 150 100 50 0 –50 0 50 100 TEMPERATURE (°C) 150 31152 G31 31152f 詳細：www.linear-tech.co.jp/LTC3115-2 7 LTC3115-2 標準的性能特性（注記がない限り、TA ＝ 25 C） パワースイッチの抵抗とVCC 165 1.0 5 0.8 4 0.6 160 155 150 145 2.5 3.5 3 4 VCC (V) 4.5 5 5.5 3 CHANGE FROM 25°C (%) CHANGE FROM 25°C (%) POWER SWITCH (A-D) RESISTANCE (mΩ) 170 140 インダクタ電流制限しきい値と 温度 FB 電圧と温度 0.4 0.2 0 –0.2 –0.4 –0.6 –4 –5 –50 0 150 50 100 TEMPERATURE (°C) 102 100 98 96 94 200 160 180 fSW = 300kHz 140 120 fSW = 1MHz 100 fSW = 2MHz 60 150 2.5 3.5 3 4 VCC (V) 4.5 92 91 90 0 1000 500 1500 SWITCHING FREQUENCY (kHz) 2000 31152 G38 140 VCC = 2.7V 120 100 VCC = 4.4V 60 5.5 0 500 1000 1500 SWITCHING FREQUENCY (kHz) 60 ダイ温度の上昇と負荷電流 （VOUT ＝ 5V、fSW ＝ 1.5MHz） VIN = 36V VIN = 24V VIN = 12V VIN = 6V VIN = 3.6V 50 40 30 20 10 0 STANDARD DEMO PCB L = 15µH MSS1048 0 0.5 2000 31152 G37 1 1.5 LOAD CURRENT (A) 2 31152 G49 DIE TEMPERATURE CHANGE FROM AMBIENT (°C) MAXIMUM DUTY CYCLE (%) 93 5 ダイ温度の上昇と負荷電流 （VOUT ＝ 5V、fSW ＝ 750kHz） DIE TEMPERATURE CHANGE FROM AMBIENT (°C) SW2 の最大デューティ・サイクルと スイッチング周波数 94 160 31152 G36 31152 G35 150 80 92 95 50 100 TEMPERATURE (°C) SW1、SW2 の最小 L 時間と スイッチング周波数 180 80 50 100 TEMPERATURE (°C) 0 31152 G34 MINIMUM LOW TIME (ns) MINIMUM LOW TIME (ns) MINIMUM LOW TIME (ns) 104 SWB CURRENT LIMIT –3 SW1、SW2 の最小 L 時間とVCC 106 0 –2 31152 G33 fSW = 1MHz NO LOAD 90 –50 0 –1 –0.8 SW1、SW2 の最小 L 時間と温度 108 1 –1.0 –50 31152 G32 110 SWA CURRENT LIMIT 2 100 VIN = 36V VIN = 24V VIN = 12V VIN = 6V VIN = 3.6V 90 80 70 60 50 40 30 20 STANDARD DEMO PCB L = 15µH MSS1048 10 0 0 0.5 1 1.5 LOAD CURRENT (A) 2 31152 G50 31152f 8 詳細：www.linear-tech.co.jp/LTC3115-2 LTC3115-2 標準的性能特性（注記がない限り、TA ＝ 25 C） DIE TEMPERATURE CHANGE FROM AMBIENT (°C) ダイ温度の上昇と負荷電流 （VOUT ＝ 12V、fSW ＝ 750kHz） 80 負荷トランジェント （0A から1A） （VIN ＝ 24V、VOUT ＝ 5V） VIN = 36V VIN = 24V VIN = 12V VIN = 6V 70 60 LOAD CURRENT (1A/DIV) LOAD CURRENT (1A/DIV) VOUT (200mV/DIV) 50 VOUT (200mV/DIV) 40 INDUCTOR CURRENT (1A/DIV) 30 20 10 FRONT PAGE APPLICATION STANDARD DEMO PCB L = 15µH MSS1048 0 0 0.5 1 1.5 LOAD CURRENT (A) 負荷トランジェント （0A から0.8A） （VIN ＝ 3.6V、VOUT ＝ 5V） 500µs/DIV 31152 G39 INDUCTOR CURRENT (2A/DIV) FRONT PAGE APPLICATION 500µs/DIV 31152 G40 2 31152 G51 出力電圧リップル Burst Mode 動作の （VIN ＝ 24V、VOUT ＝ 5V） PWM モードの出力電圧リップル （VIN ＝ 24V、VOUT ＝ 5V） ソフトスタートの波形 VRUN (5V/DIV) VOUT (50mV/DIV) INDUCTOR CURRENT (100mA/DIV) VCC (2V/DIV) VOUT (5mV/DIV) VOUT (2V/DIV) INDUCTOR CURRENT (0.5A/DIV) L = 15µH COUT = 22µF ILOAD = 25mA 20µs/DIV 31152 G41 Burst Mode 動作からPWMモードへの 出力電圧トランジェント VPWM/SYNC (5V/DIV) INDUCTOR CURRENT (1A/DIV) FRONT PAGE APPLICATION 2ms/DIV 31152 G42 フェーズロック・ループの確立 （VIN ＝ 24V、1.2MHzクロック） INDUCTOR CURRENT (1A/DIV) FRONT PAGE APPLICATION 500µs/DIV 31152 G44 1µs/DIV 31152 G43 フェーズロック・ループの解除 （VIN ＝ 24V、1.2MHzクロック） VPWM/SYNC (5V/DIV) VPWM/SYNC (5V/DIV) VOUT (200mV/DIV) L = 22µH COUT = 22µF ILOAD = 2A fSW = 750kHz VOUT (200mV/DIV) VOUT (200mV/DIV) INDUCTOR CURRENT (1A/DIV) INDUCTOR CURRENT (1A/DIV) FRONT PAGE APPLICATION 50µs/DIV 31152 G45 FRONT PAGE APPLICATION 50µs/DIV 31152 G46 31152f 詳細：www.linear-tech.co.jp/LTC3115-2 9 LTC3115-2 ピン機能（DHD/FE） RUN（ピン1/ピン2） ：デバイスのイネーブルとディスエーブル、 および個別の入力UVLOしきい値の設定を行う入力。RUNピ ンを外部ロジック信号によってドライブすることにより、デバイ スのイネーブルとディスエーブルを行うことができます。また、 高精度な低電圧ロックアウトしきい値を生成するために、入 力電圧に接続された抵抗分割器によってこのピンの電圧を 設定することができます。RUNピンの電圧が公称 1.21Vを超 えると、デバイスはイネーブルされます。イネーブルされると、 RUNピンによって0.5µAの電流がソースされてヒステリシスが 生成されます。デバイスを継続的にイネーブルするために、こ のピンを入力電圧に直接接続することができます。どのような 場合でも、RUNピンをVINより0.3V 以上高い電圧に強制す ることはできません。 SW2（ピン2/ピン3） ：昇降圧コンバータのパワースイッチ・ピン。 このピンは昇降圧インダクタの片側に接続します。 PVOUT（ピン3/ピン4） ：昇降圧コンバータの電力出力。このピ ンは少なくとも10µFの低 ESRコンデンサに接続します。コン デンサはできるだけデバイスの近くに配置し、グランドまでの リターン・パスを短くします。出力の過負荷状態や短絡状態を 生じやすいVOUT が 20Vより高いアプリケーションでは、SW2 （アノード）からPVOUT（カソード）にショットキ・ダイオード を接続することを推奨します。誘導性負荷によって出力短絡 を生じやすいアプリケーションでは、グランド （アノード）から PVOUT （カソード） にショットキ・ダイオードを接続し、短絡トラ ンジェント時にPVOUT がグランドより下にドライブされる範囲 を制限することを推奨します。 GND（ピン4、5/ピン5、6） ：信号グランド。これらのピンは、デ バイスの制御回路のグランドに接続されているので、アプリ ケーションのグランドに接続する必要があります。 VC（ピン6/ピン7） ：エラーアンプの出力。このピンとFBの間に 周波数補償ネットワークを接続し、電圧制御ループを安定化 させる必要があります。 FB（ピン7/ピン8） ：帰還電圧の入力。このピンに接続された 抵抗分割器によって昇降圧コンバータの出力電圧が設定さ れます。公称 FB 電圧は1000mVです。スイッチ・ピンのトレー スへの浮遊結合を最小限に抑えるため、このピンに接続する 配線には注意する必要があります。 RT（ピン8/ピン9） ：発振器周波数の設定ピン。このピンとグラ ンドの間に接続された抵抗により、昇降圧コンバータのスイッ チング周波数が設定されます。 VCC（ピン9/ピン12） ：デバイスの制御回路用低電源入力。こ のピンはデバイスの内部制御回路に給電するので、アプリ ケーションではPVCC ピンに接続する必要があります。このピ ンとグランドの間に4.7µF 以上のバイパス・コンデンサを接続 します。アプリケーションではVCC ピンとPVCC ピンを相互接 続する必要があります。 VIN（ピン10/ピン13） ：内部回路および VCC レギュレータ用の 電源接続ピン。このピンは内部 VCC レギュレータの給電と、 VIN 除算器の入力電圧検出接続に使用されます。このピンと グランドの間に0.1µFのバイパス・コンデンサを接続します。バ イパス・コンデンサはできるだけデバイスの近くに配置し、グラ ンドまでのリターン・パスを短くします。 PVCC（ピン11/ピン14） ：内部 VCC レギュレータの出力。このピ ンはVIN からVCC レールを生成する内部リニア・レギュレータ の出力ピンです。PVCC ピンはパワースイッチのゲート・ドライ バ用の電源接続ピンにもなります。PVCC をVCC に接続するト レースを短くできない場合、このピンとグランドの間に追加の バイパス・コンデンサを接続します。アプリケーションではVCC ピンとPVCC ピンを相互接続する必要があります。 BST2（ピン12/ピン15） ：SW2のフライング・コンデンサ・ピン。 このピンは0.1µFのコンデンサを介してSW2に接続する必要 があります。このピンを使ってパワースイッチDのゲート駆動 レールを生成します。 BST1（ピン13/ピン16） ：SW1のタイミング ･コンデンサ・ピン。 このピンは0.1µFのコンデンサを介してSW1に接続する必要 があります。このピンを使ってパワースイッチAのゲート駆動 レールを生成します。 PVIN（ピン14/ピン17） ：昇降圧コンバータの電源入力。この ピンとグランドの間に4.7µF 以上のバイパス・コンデンサを接 続します。バイパス・コンデンサはできるだけデバイスの近くに 配置し、ビアをグランド・プレーンまで直接通します。長いリー ド線を介して給電するか、または高 ESRの電源から給電する ときは、入力電圧を安定化し、入力フィルタの相互干渉を防 ぐために、より大きなバルク入力コンデンサ （標準で47μF ∼ 100μF） が必要になる場合があります。この相互干渉が生じる と、昇圧モード動作時の位相マージンが減少し、出力電流能 力が低下する可能性があります。 SW1（ピン15/ピン18） ：昇降圧コンバータのパワースイッチ・ ピン。このピンは昇降圧インダクタの片側に接続します。 31152f 10 詳細：www.linear-tech.co.jp/LTC3115-2 LTC3115-2 ピン機能（DHD/FE） くとも100ns が必要です。PWM/SYNC ピンの最大動作電圧 は5.5Vです。PWM/SYNCピンをVCC に接続することで、この ピンを持続的に H に強制することができます。 PWM/SYNC（ピン16/ピン19） ：Burst Mode/PWMモードの制 御ピンおよび同期入力。このピンを H に強制すると、デバイ スは、すべての負荷でRTピンによって設定される周波数の内 部発振器を使った固定周波数 PWMモードで動作します。こ のピンを L に強制すると、デバイスは負荷電流に関係なく Burst Mode 動作になります。Burst Mode 動作では軽負荷時 の効率が向上し、スタンバイ電流が低減されます。このピンに 外部クロック信号を接続すると、昇降圧コンバータは、固定周 波数 PWMモード動作を使ってスイッチングを外部クロックに 同期させます。与えるクロックのパルス幅（負または正） は少な PGND（露出パッドのピン17/ピン1、10、11、20、露出パッドの ピン21） ：電源グランド接続ピン。これらのピンはアプリケーショ ンの電源グランドに接続します。露出パッドは電源グランドに接 続されています。露出パッドはPCBに半田付けし、できるだけ短 く最小のインピーダンスの接続を介して電気的にグランドに接 続する必要があり、定格の熱性能を得るためにPCBのグランド・ プレーンに接続します。 ブロック図 ピン番号は DHD パッケージのみを示す。 14 15 2 3 SW2 SW1 PVIN A 10 PVOUT D B 3A –1.5A + – 0A + – C PGND PGND VIN CURRENT LIMIT + – REVERSE CURRENT LIMIT REVERSE BLOCKING LDO PVCC* ZERO CURRENT GATE DRIVES BST2 BST1 1.21V 6 7 1000mV VC VIN FB 1000mV SOFT-START RAMP – + + ÷ 11 VCC BANDGAP REFERENCE PWM 13 VCC* + – INPUT UVLO 12 9 VIN 2.4V VIN 0.5µA 8 16 RT OSCILLATOR PWM/SYNC MODE SELECTION BURST/PWM (PWM MODE IF PWM/SYNC IS HIGH OR SWITCHING) + – CHIP ENABLE UVLO GND GND 5 4 EXPOSED PAD + – RUN 1 1.21V VCC 2.4V OVERTEMPERATURE PGND 17 *PVCC AND VCC MUST BE CONNECTED TOGETHER IN THE APPLICATION THE EXPOSED PAD IS AN ELECTRICAL CONNECTION AND MUST BE SOLDERED TO THE BOARD AND ELECTRICALLY CONNECTED TO GROUND 31152 BD 31152f 詳細：www.linear-tech.co.jp/LTC3115-2 11 LTC3115-2 動作 はじめに LTC3115-2は、最小 2.7V から最大 40Vの入力および出力電 圧で動作可能なモノリシック昇降圧コンバータです。4 個の内 部低抵抗 NチャネルDMOSスイッチにより、アプリケーション 回路のサイズが最小限に抑えられ、電力損失が低減されて効 率が最大化されます。2 個の小容量外付けコンデンサの追加 のみを必要とする内部ハイサイド・ゲート・ドライバにより、設 計プロセスがさらに簡素化されます。独自のスイッチ制御アル ゴリズムにより、昇降圧コンバータは、入力電圧が出力電圧 を上回るまたは下回る、あるいは出力電圧と等しい場合でも、 出力電圧レギュレーションを維持します。これらの動作モード 間の移行はシームレスで、トランジェントや低調波スイッチン グが生じません。LTC3115-2は100kHz ∼ 2MHzの幅広いス イッチング周波数範囲で動作するように構成できるので、ア プリケーションでの基板面積と効率に対する最適化が可能 です。LTC3115-2は柔軟に構成可能で動作電圧範囲が広い ので、鉛蓄電池、USBポート、産業用電源レールをはじめとす る様々な入力電源と互換性を要する幅広い電源システムや、 FireWire、非安定化 ACアダプタなど、電圧範囲が広かったり 電圧範囲の制御が不十分な電源を持つ電源システムに最適 です。 LTC3115-2は、スイッチング周波数が 1 本の外付け抵抗で容 易に設定可能な、固定周波数の発振器を内蔵しています。ノ イズに敏感なアプリケーションでは、PWM/SYNCピンを介 してコンバータを外部クロックに同期させることもできます。 LTC3115-2は、バッテリ駆動装置など暗電流が重視されるア プリケーションに対して、シャットダウン時とスタンバイ時の入 力電流を低減するように最適化されています。Burst Mode 動 作では、無負荷でのスタンバイ電流はわずか 50µA（標準） で、 シャットダウン時には、全電源電流は3µA（標準） に減少し ます。 て動作モード間をシームレスに移行し、平均インダクタ電流、 インダクタ電流リップル、およびループの伝達関数の不連続性 を除去します。これらの利点により、従来の4スイッチ昇降圧コ ンバータに比べて効率が向上し、ループの安定性が改善され、 出力電圧リップルが小さくなります。 4 個のNチャネルDMOSスイッチ、およびこれらの関連ゲート・ ドライバで構成されるLTC3115-2の電力段のトポロジーを図 1 に示します。PWMモードの動作では、入力および出力の電圧 に関係なく、両方のスイッチ・ピンがサイクルごとに遷移します。 エラーアンプの出力に応答して、内部のパルス幅変調器がス イッチの適正なデューティ・サイクルを生成し、出力電圧のレ ギュレーションを維持します。 高い入力電圧から低い出力電圧に降圧する場合、コンバー タが降圧モードで動作し、スイッチの最小 L 時間（標準 100ns） を除き、全スイッチング・サイクルの間スイッチD がオ ンのままになります。スイッチの L 時間にスイッチC がオンす ることにより、SW2 が L に強制されてフライング・コンデンサ CBST2 が充電され、スイッチDのゲート・ドライバの電源レー ルの電圧が維持されるようにします。スイッチAおよびスイッ チBのデューティ・サイクルは適切な降圧モードのデューティ・ サイクルが得られるように調整されます。 入力電圧が出力電圧より低いと、コンバータは昇圧モードで 動作します。スイッチの最小 L 時間（標準 100ns） を除き、全ス イッチング・サイクルの間スイッチAがオンのままになりますが、 スイッチCとスイッチDは必要な昇圧モードのデューティ・サ イクルを維持するように調整されます。スイッチの最小 L 時 間により、フライング・コンデンサCBST1 が十分に充電されて BST1レールの電圧が維持されるようになります。 CBST1 BST1 PWM モードの動作 CBST2 L PVIN SW1 SW2 PVOUT BST2 PVCC PWM/SYNCピンを H に強制するか、または外部クロックで ドライブすると、LTC3115-2は、電圧モード制御ループを使っ た固定周波数のパルス幅変調（PWM） モードで動作します。 こ のモードの動作では、コンバータから供給することができる出 力電流が最大になり、出力電圧リップルが減少し、固定周波 数のスイッチング・スペクトラムが低ノイズになります。独自の スイッチング・アルゴリズムにより、すべての動作領域にわたっ PVCC A D LTC3115-2 PVCC B PVCC C PGND PGND 31152 F01 図 1. 電力段の回路図 31152f 12 詳細：www.linear-tech.co.jp/LTC3115-2 LTC3115-2 動作 発振器とフェーズロック・ループ VOUT LTC3115-2は、RTピンとグランドの間の1 本の外付け抵抗で 設定されるスイッチング周波数の内部発振器で動作します。ノ イズに敏感なアプリケーションでは、内部フェーズロック・ルー プにより、LTC3115-2をPWM/SYNCピンに与えられる外部ク ロック信号に同期させることができます。フェーズロック・ルー プは、内部発振器の周波数を上げて同期させることだけが可 能です。したがって、RT 抵抗は、内部発振器をPWM/SYNC ピンに与えられるクロックの周波数より低い周波数に設定す るように選択する必要があります。外部同期クロックの周波 数変動や内部発振器のワーストケースの周波数変動を考慮 して、十分なマージンを含んでいなければなりません。内部 発振器で動作するときも外部クロック信号に同期するときも、 LTC3115-2は、100kHz ∼ 2MHzのスイッチング周波数で動作 することができるので、外付け部品のサイズを最小限に抑え て電力変換効率を最適化します。 エラーアンプとVIN 除算器 LTC3115-2は、 出力電圧レギュレーションを維持する制御ルー プの周波数補償を行う高利得オペアンプを内蔵しています。 この制御ループを安定させるため、アプリケーション回路に 外部補償ネットワークを実装する必要があります。ほとんどの アプリケーションには図 2に示すようなタイプ IIIの補償ネット ワークを推奨します。それは、コンバータのトランジェント応答 を最適化する柔軟性を与えると同時に、出力電圧のDC 誤差 を最小限に抑えるからです。 図 2に示すように、エラーアンプには内部アナログ除算器が接 続されています。この除算器は、入力電圧の逆数によってルー プ利得を調整することで入力電圧の変化に対するループ利 得の変動を最小限に抑えます。これにより、補償ネットワーク の設計が簡素化され、入力電圧の全範囲でのトランジェント 応答が最適化されます。さらに、アナログ除算器は、入力電 圧の変化に応じてPWMの入力電圧を即座に調整することに より、入力電圧トランジェントのフィードフォワード補正を実行 します。これにより、特に立ち上がり時間および立ち下がり時 間が制御ループの帯域幅よりはるかに短い入力ステップに対 する出力電圧トランジェントが最小限に抑えられます。ただし、 誘導性または高 ESRの電源から給電するときは、入力電流の 変化により生じる入力電圧の低下にVIN 除算器が反応して、 ループと入力インピーダンス間に相互干渉が生じる場合があ LTC3115-2 RFF RTOP CFF 1000mV FB VIN + – ÷ RBOT PWM VC CFB RFB 31152 F02 CPOLE 図 2. エラーアンプと補償ネットワーク ります。これが最も生じやすいのは、昇圧モード動作でインダ クタ電流が大きい場合です。この相互干渉により制御ループ の位相マージンが減少し、さらに発振も生じる可能性があり ます。この状況は、PVIN ピンへの接続のインピーダンスを小さ くするか、入力フィルタを小さくしてデバイスの入力電圧を安 定化するのに十分な値の電解コンデンサをPVIN ピンに接続 することで回避できます。 LTC3115-2のアプリケーションでの補償ネットワークの設計 の詳細については、このデータシートの 「アプリケーション情 報」 のセクションを参照してください。 インダクタの電流制限 LTC3115-2は、ピーク・インダクタ電流を制限して、出力短絡 状態や過負荷状態のときにスイッチ電流をデバイスの能力以 内に抑えるように設計された、2つの電流制限回路を備えてい ます。主インダクタ電流制限では、インダクタ電流が電流制限 しきい値（標準 3A） を超える分に比例して電流を帰還ピンに 注入します。この帰還ループは利得が大きいので、この注入 された電流は、インダクタを流れる平均電流がほぼ電流制限 しきい値まで減少するまでエラーアンプの出力が低下するよ う強制します。この電流制限回路はエラーアンプをアクティブ 状態に保つことにより、電流制限フォルト状態が解消するとス ムーズに回復しオーバーシュートを最小限に抑えます。ただし、 この電流制限回路の応答速度はエラーアンプの動特性に よって制限されます。ハードな出力短絡では、平均電流制限 が応答してインダクタ電流を減らす前に、インダクタ電流が電 流制限しきい値を超えて大幅に増加する可能性があります。 このため、補助の電流制限回路があり、パワースイッチAを 31152f 詳細：www.linear-tech.co.jp/LTC3115-2 13 LTC3115-2 動作 流れる電流が主インダクタ電流制限しきい値の約 160%を超 えると、パワースイッチAをオフします。これにより、瞬時のハー ドな出力短絡が生じた場合に追加の保護が行われ、主電流 制限が応答するための時間が与えられます。さらに、VOUT が 1.85Vを下回ると、インダクタ電流制限が公称値の半分に フォールドバックして電力損失を最小限に抑えます。 逆電流制限 PWMモードの動作では、LTC3115-2は4つすべてのパワーデ バイスを同期してスイッチします。そのため、コンバータは、出 力に電流を供給可能になるほか、レギュレーションを維持す る必要があるときに出力からアクティブに電流を流すことがで きます。出力がレギュレーションを超えた状態に保たれると、 これによって大きな逆電流が生じる可能性があります。この 状況は、LTC3115-2の出力が、パワーアップやパワーダウンの シーケンスの間に生じることがあるように、別の電源によって 一時的に保持されるときに発生する可能性があります。このよ うな状態でのデバイスの損傷を防ぐため、LTC3115-2は、負 荷からパワースイッチDに流入する電流をモニタする逆電流 コンパレータを備えています。この電流が 1.5A（標準） を超え ると、逆インダクタ電流が安全でないレベルに達するのを防ぐ ため、スイッチング・サイクルの残りの時間スイッチDをオフし ます。 出力電流能力 LTC3115-2 から供給可能な最大出力電流は多くの要因に依 存しますが、最も影響が大きいのは入力電圧と出力電圧です。 VOUT ＝5VおよびVIN ≥ 3.6Vの場合、 LTC3115-2は最大0.8A の負荷を継続的にサポートすることができます。VOUT ＝12V および VIN ≥ 12Vの場合、LTC3115-2は最大 2Aの負荷を継 続的にサポートすることができます。一般に、出力電流能力は 入力電圧が出力電圧にほぼ等しいときに最大になります。昇 圧電圧比が大きいときは、スイッチDのデューティ・サイクルが 減少することによって所定の負荷をサポートするのに必要な インダクタ電流が増加するので、出力電流能力は低下します。 また、降圧電圧比が大きいときは、達成可能な最大インダクタ 電流を低減するインダクタ電流リップルが大きくなるので、一 般に出力電流能力は低下します。 出力電流能力はインダクタの特性によって影響されることもあ ります。インダクタのDC 抵抗が大きいと、特に昇圧モード動作 で出力電流能力は低下します。インダクタの値を大きくすると、 一般にインダクタ電流リップルを小さくすることによって出力 電流能力を最大化します。さらに、スイッチング周波数が高く なる （特に750kHz 以上） と、供給可能な最大出力電流が減少 します （詳細については 「標準的性能特性」 を参照）。 Burst Mode 動作 PWM/SYNCピンが L に保持されると、昇降圧コンバータは 可変周波数スイッチング・アルゴリズムを使ったBurst Mode 動作を行います。このアルゴリズムは、無負荷の入力暗電流を 最小限に抑え、軽負荷時には、スイッチングの量をその負荷を サポートするのに必要な最小レベルに抑えることによって効率 を改善します。Burst Mode 動作の出力電流能力はPWMモー ドよりはるかに低く、軽いスタンバイ負荷（標準で50mA 以下） のサポートを意図したものです。Burst Modeの最大負荷電流 と入力電圧および出力電圧の関係を示す曲線については、こ のデータシートの 「標準的性能特性」 のセクションを参照して ください。Burst Mode 動作のコンバータの負荷が Burst Mode の最大電流能力を超えると、出力が不安定になります。 スイッチAおよび C がオンしてインダクタに流れる電流がリニ アに増加すると、各 Burst Modeサイクルが開始されます。イン ダクタ電流が Burst Modeの電流制限（標準 1A） に達すると、 スイッチBおよび D がオンし、インダクタに蓄積されたエネル ギーが出力コンデンサと負荷に放出されます。インダクタ電流 がゼロに達すると、すべてのスイッチがオフしてサイクルが終了 します。このようにして生成された電流パルスは、必要に応じ て繰り返し生成されて出力電圧のレギュレーションを維持し ます。Burst Mode 動作ではエラーアンプは使用されませんが、 代わりに低電流スタンバイ・モードになり、電源電流を減らし て軽負荷の効率を改善します。 31152f 14 詳細：www.linear-tech.co.jp/LTC3115-2 LTC3115-2 動作 ソフトスタート パワーアップ時の入力電流トランジェントを最小限に抑える ため、LTC3115-2は公称持続時間が 9msのソフトスタート回 路を内蔵しています。ソフトスタートは、ソフトスタート時間の 間にエラーアンプのリファレンス電圧がリニアに上昇すること によって行われます。そのため、ソフトスタートの継続時間が 出力コンデンサのサイズや出力安定化電圧に影響されるこ とはあまりありません。ソフトスタートに閉ループ特性がある 場合、コンバータはソフトスタート時間の間に生じる負荷トラ ンジェントに応答することができます。ソフトスタート時間は、 サーマル・シャットダウンと、VINとVCC の両方のUVLOイベ ントによってリセットされます。 VCC レギュレータ 内部低ドロップアウト・レギュレータが VIN から4.45V（公称） のVCC レールを生成します。VCC レールは、LTC3115-2の内 部制御回路とパワーデバイスのゲート・ドライバに電力を供給 します。VCC レギュレータは、暗電流を低減するためにシャッ トダウン時にディスエーブルされ、RUNピンをロジックしきい 値より上に強制することによってイネーブルされます。VCC レ ギュレータには電流制限による保護機能が搭載されており、 VCC レールの短絡に対して保護します。出力電圧が 5Vに設 定されるアプリケーションの場合、VCC レールはショットキ・ダ イオードを介して出力レールからドライブすることができます。 このようにしてブートストラップすることにより、特に電圧降圧 比が大きいときに効率を大幅に改善することができ、低い入 力電圧までの動作も可能になります。VCC ピンの最大動作電 圧は5.5Vです。VCC を外部電圧に強制する場合には、この制 限を超えないように注意する必要があります。 低電圧ロックアウト 入力電 圧が 低すぎるときの不 安 定な動 作をなくして適 切 な動作を保証するため、LTC3115-2には低電圧ロックアウト （UVLO）回路が内蔵されています。2つのUVLOコンパレータ があり、1つはVIN をモニタし、もう1つはVCC をモニタします。 VIN またはVCC のどちらかがそれぞれのUVLOしきい値を下 回ると、昇降圧コンバータはディスエーブルされます。入力電圧 のUVLOコンパレータの下降時しきい値は2.4V（標準）です。 入力電圧がこのレベルを下回ると、入力電圧が 2.6V（公称） を上回るまでスイッチングがディスエーブルされます。VCC の UVLOコンパレータの下降時しきい値は2.4Vです。VCC がこ のしきい値を下回ると、VCC が 2.6Vを上回るまで昇降圧コン バータのスイッチングが阻止されます。 個々のアプリケーション回路により、これらのUVLOしきい値 のどちらかが LTC3115-2の最小入力動作電圧を制限する要 因になる可能性があります。支配的な要因はVINとVCC の間 の電圧降下に依存します。この電圧降下は、VCC レギュレータ のドロップアウト電圧によって決まり、VCC から流れる総負荷 電流に比例します。VCCレギュレータの負荷電流は主にゲート・ ドライバの電源電流によって生成されます。ゲート・ドライバの 電源電流は動作周波数に比例し、通常、入力電圧と出力電 圧が高くなるに従って増加します。この結果、スイッチング周 波数が高くなり入力電圧と出力電圧が高くなると、VCC レギュ レータのドロップアウト電圧が上昇するので、VCC のUVLOし きい値が制限要因になる可能性が高くなります。このデータ シートの 「標準的性能特性」のセクションの曲線に標準的な VCC 電流が示されており、個々のアプリケーションのVCC レ ギュレータのドロップアウト電圧を推定するのに使用できます。 VCC がブートストラップされる （ショットキ・ダイオードを介して VOUT または補助電源レールによって給電される） アプリケー ションの場合、最小入力動作電圧は入力電圧のUVLOしき い値によってのみ制限されます。 RUNピンのコンパレータ RUNピンは、 デバイスをイネーブルするロジックレベル入力とし て機能するほか、高精度内部コンパレータを備えているので、 外付け抵抗分割器を追加することにより、個別の上昇時およ び下降時の入力低電圧ロックアウトしきい値を設定するのに 使用できます。RUNピンがロジックしきい値（標準 0.8V） より 上にドライブされると、VCC レギュレータがイネーブルされるこ とによってデバイスの内部制御回路に電力が供給され、RUN ピンの高精度コンパレータがイネーブルされます。RUNピン の電圧がさらに上昇してRUNコンパレータのしきい値（公称 1.21V） を超えると、昇降圧コンバータがイネーブルされます。 RUNピンが RUNコンパレータのしきい値を下回ると、昇降圧 コンバータはスイッチングを停止しますが、RUNピンがロジッ クしきい値を下回らない限り、VCC レギュレータと制御回路は 給電されたままです。したがって、デバイスをシャットダウン状 態にして入力電流を最小レベル （標準 3µA） に低減するため 31152f 詳細：www.linear-tech.co.jp/LTC3115-2 15 LTC3115-2 動作 には、RUNピンがワーストケースのロジックしきい値（0.3V） を 下回るようにすることが必要です。RUNピンは高電圧入力で あり、入力電源が接続されている場合、VIN に直接接続してデ バイスを継続的にイネーブルすることができます。RUNピンは、 約 5Vより上に強制されると、次式によって求められる小電流 をシンクします。 IRUN ≅ VRUN – 5V 5MΩ 図 3に示す外付け抵抗分割器を追加することにより、RUNピ ンを使って個別の入力低電圧ロックアウトしきい値を設定で きます。RUNピンが 1.21Vに達すると、昇降圧コンバータがイ ネーブルされ、それにより抵抗分割器の比によって上昇時の UVLOしきい値を設定できるようになります。RUNピンがしき い値電圧に達すると、コンパレータが遷移して昇降圧コンバー タがイネーブルされます。さらに、0.5µA（標準） の内部電流源 がイネーブルされると、RUNピンから電流がソースされてRUN ピンの電圧がしきい値よりかなり高くなります。デバイスをディ スエーブルするためには、VIN を十分に下げることにより、この 電流によって生成されるヒステリシスのほか RUNコンパレー タの100mVのヒステリシスを無効にする必要があります。し たがって、両方の抵抗の値を調整することによって上昇時の UVLOしきい値に影響を与えることなく、ヒステリシスの値を 個別に設定できます。 VIN 熱に関する検討事項 LTC3115-2のパワースイッチは、内部電流制限しきい値まで の電流で継続的に動作するように設計されています。ただし、 高電流レベルで動作しているときは、デバイス内部でかなり の熱が発生する可能性があります。さらに、多くのアプリケー ションではVCC レギュレータが大きな入力-出力間電圧差で 動作する結果、 パス素子の電力損失がかなりのレベルになり、 デバイス内部の全電力損失が大幅に増えます。そのため、効 率を最適化してLTC3115-2 が最大定格出力電流を供給でき るようにするため、デバイスの温度環境に関して注意深く検討 する必要があります。特に、DHD パッケージとFE パッケージ のどちらの露出ダイアタッチ・パッドもPC 基板に半田付けし、 PC 基板はデバイスのパッケージからの放熱が最大になるよう に設計します。これは、露出した大きな銅箔領域を含む他の PCBの層に接続されたダイアタッチ・パッドからの複数のビア を使用することによって実現できます。 ダイ温度が約 165 Cを超えると、デバイスは過熱シャットダウ ン状態になってすべてのスイッチングが停止します。ダイが約 10 C 冷却されるまで、デバイスはディスエーブルされたままに なります。フォルト状態が解消されると、過熱シャットダウン状 態から滑らかに回復するために、ソフトスタート回路が再起動 されます。 LTC3115-2 0.5µA VIN R1 RUN R2 0.8V 1.21V – + + – ENA ENABLE SWITCHING ENABLE VCC REGULATOR AND CONTROL CIRCUITS INPUT LOGIC THRESHOLD 31152 F03 図 3.RUNピンの高精度コンパレータ 31152f 16 詳細：www.linear-tech.co.jp/LTC3115-2 LTC3115-2 アプリケーション情報 LTC3115-2の基本的なアプリケーション回路がこのデータ シートの表紙の 「標準的応用例」 に示されています。外付け部 品を適切に選択するには、アプリケーションごとにそのデバイ スに必要な性能に基づいて、PCBの面積、コスト、出力電圧 および入力電圧、許容リップル電圧、効率、熱などのトレード オフに配慮します。ここでは、外付け部品の選択とアプリケー ション回路の設計に役立ついくつかの基本的ガイドラインと 検討事項について説明します。 VCC コンデンサの選択 LTC3115-2のVCC 出力は内部低ドロップアウト・レギュレー タによって入力電圧から生成されます。VCC レギュレータは 様々な出力コンデンサで安定して動作するように設計されて います。ほとんどのアプリケーションでは、少なくとも4.7µFの 低 ESRセラミック･コンデンサを使用します。このコンデンサ はできるだけピンの近くに配置し、できるだけ短いトレースを 介してPVCC ピンとグランドに接続します。PVCC ピンは、 レギュ レータの出力であり、ゲート・ドライバと昇圧レール充電ダイ オードの内部電源ピンでもあります。VCC ピンは制御回路の 残りの部分の電源接続ピンです。アプリケーションのPCBで はPVCC ピンとVCC ピンを相互接続する必要があります。VCC をPVCC に接続するトレースを短くできない場合、VCC ピンと グランドの間に0.1µFのバイパス・コンデンサをできるだけ短 い距離で接続します。 インダクタの選択 LTC3115-2のアプリケーション回路に使用されるインダクタの 選択により、供給可能な最大出力電流、インダクタ電流リップ ルの大きさ、および電力変換効率が決まります。インダクタは DC 直列抵抗が小さくなければなりません。つまり、出力電流 能力と効率は妥協することになります。インダクタンス値を大 きくするとインダクタ電流リップルが減るので、一般に出力電 流能力が上がります。DC 抵抗が一定の場合、インダクタンス の値を大きくすると、ピーク電流が減少して平均出力電流に 近づくことにより効率が上がるので、高 RMS 電流による抵抗 損失が最小限に抑えられます。ただし、所定のインダクタ・ファ ミリ内の値の大きなインダクタは一般に直列抵抗が大きいの で、この効率向上が抑制されます。一般に、インダクタンス値 が大きくDC 抵抗が小さいインダクタでは、供給可能な出力電 流が増加し、LTC3115-2のアプリケーションの効率が改善さ れます。 LTC3115-2のアプリケーションで使用されるインダクタは、飽 和電流定格がワーストケースの平均インダクタ電流にリップル 電流の半分を加えた電流を超えている必要があります。各動 作モードのピーク・トゥ・ピーク・インダクタ電流リップルは以下 の式から計算することができます。ここで、fはスイッチング周 波数、Lはインダクタンス、tLOW はスイッチ・ピンの最小 L 時 間です。スイッチ・ピンの最小 L 時間は、このデータシートの 「標準的性能特性」のセクションに示されている曲線から求 めることができます。 ∆IL(P-P)(BUCK) = VOUT ⎛ VIN – VOUT ⎞ ⎛ 1 ⎞ ⎟⎠ ⎜⎝ f – tLOW ⎟⎠ L ⎜⎝ VIN ∆IL(P-P)(BOOST) = VIN ⎛ VOUT – VIN ⎞ ⎛ 1 ⎞ ⎜ –t ⎟ L ⎜⎝ VOUT ⎟⎠ ⎝ f LOW ⎠ 電力変換効率に対する影響に加え、インダクタのDC 抵抗は 特に低入力電圧での昇降圧コンバータの最大出力電流能力 にも影響を与えることがあります。降圧モードでは、一般に昇 降圧コンバータの出力電流はインダクタ電流が電流制限しき い値に達することによってのみ制限されます。ただし、昇圧モー ドの場合、特に大きな昇圧比では、出力電流能力は電力段の 総抵抗損失によっても制限されます。これらにはスイッチ抵抗、 インダクタ抵抗および PCBのトレース抵抗が含まれます。DC 抵抗が大きいインダクタを使用すると、出力電流能力が、この データシートの 「標準的性能特性」 のセクションに示されてい る値から低下することがあります。ガイドラインとして、ほとんど のアプリケーションでは、インダクタのDC 抵抗を150mΩの標 準パワースイッチ抵抗より大幅に小さくします。 インダクタのコア材と種類により、所定の電流定格でのイン ダクタのサイズと価格が異なります。シールドされた構造は、 他の回路との干渉の可能性を最小限に抑えるので一般に 適しています。インダクタの種類の選択は、特定のアプリケー 31152f 詳細：www.linear-tech.co.jp/LTC3115-2 17 LTC3115-2 アプリケーション情報 ションの価格、 サイズ、 およびEMIに対する要件に依存します。 LTC3115-2の多くのアプリケーションに最適なインダクタのサ ンプルを表 1に示します。 VOUT ≥ 20Vのアプリケーションの場合、次の最小インダクタ ンス値 LMIN を使用することを推奨します。ここで、fはスイッチ ング周波数です。 LMIN = 12H ( f / Hz ) 表 1. 代表的な表面実装インダクタ 値 DCR 最大ＤＣ電流 製品番号 （µH） （mΩ） （A） Coilcraft 3.2 LPS6225 4.7 65 LPS6235 6.8 75 2.8 3.3 MSS1038 22 70 D03316P 15 50 3.0 Cooper-Bussmann CD1-150-R 15 50 3.6 DR1030-100-R 10 40 3.18 FP3-8R2-R 8.2 74 3.4 DR1040-220-R 22 54 2.9 パナソニック ELLCTV180M 18 30 3.0 ELLATV100M 10 23 3.3 スミダ電機 CDRH8D28/HP 10 78 3.0 CDR10D48MNNP 39 105 3.0 CDRH8D28NP 4.7 24.7 3.4 太陽誘電 NR10050T150M 15 46 3.6 東光 B1047AS-6R8N 6.8 36 2.9 B1179BS-150M 15 56 3.3 892NAS-180M 18 42 3.0 Würth 7447789004 4.7 33 2.9 744771133 33 49 2.7 744066150 15 40 3.2 ESRおよび ESLを無視すると、ピーク・トゥ・ピーク出力電圧 リップルは以下の式で計算することができます。ここで、fはス イッチング周波数、COUT は容量、tLOW はスイッチ・ピンの最 小 L 時間、ILOAD は出力電流です。tLOW の値とスイッチング 周波数の関係を示す曲線については、 このデータシートの 「標 準的性能特性」 のセクションを参照してください。 ∆VP-P(BUCK) = ILOADtLOW COUT ∆VP-P(BOOST) = サイズ（mm） W L H 6.2×6.2×2.5 6.2×6.2×3.5 10.2×10.5×3.8 12.9×9.4×5.2 10.5×10.4×4.0 10.3×10.5×3.0 7.3×6.7×3.0 10.3×10.5×4.0 12×12×4.2 10×10×4.2 8.3×8.3×3 10.3×10.3×5 8.3×8.3×3 9.8×9.8×5 7.6×7.6×5 10.3×10.3×4 12.3×12.3×4.5 7.3×7.3×3.2 12×12×6 10×10×3.8 出力コンデンサの選択 出力電圧リップルを最小限に抑えるため、昇降圧コンバータ の出力には低 ESRの出力コンデンサを使用します。積層セラ ミック・コンデンサはESR が小さく、実装面積の小さいものが 入手できるので最適です。十分大きな値のコンデンサを選択 して出力電圧リップルを許容レベルに下げます。コンデンサの ILOAD ⎛ VOUT – VIN + tLOW fVIN ⎞ ⎟⎠ fCOUT ⎜⎝ VOUT 出力電圧リップルは負荷電流にとともに増加し、降圧モードよ り昇圧モードの方が一般に大きくなります。これらの式は、出 力電流が不連続であることから生じる出力電圧リップルだけ を考慮しています。これらの式により、ある程度の大きさの負 荷電流でのリップルについてはかなり正確な概算値が出ます が、出力電圧リップルがインダクタ電流リップルに左右される 非常に軽負荷時の出力電圧リップルは小さめの概算値となり ます。 出力容量の両端に生じる出力電圧リップルに加えて、出力コン デンサの内部抵抗の両端にも出力電圧リップルが生じます。 ESRによって生じる出力電圧リップルは出力コンデンサの直 列抵抗に比例し、次式で与えられます。ここで、RESR は出力コ ンデンサの直列抵抗、他のすべての項は前述のとおりです。 ∆VP-P(BUCK) = ILOADRESR ≅I R 1– tLOW f LOAD ESR ∆VP-P(BOOST) = ⎛V ⎞ ILOADRESR VOUT ≅ILOADRESR ⎜ OUT ⎟ VIN (1– tLOW f ) ⎝ VIN ⎠ 入力コンデンサの選択 PVIN ピンは全インダクタ電流を流し、デバイスの内部制御回 路に電力を供給します。入力電圧リップルを最小限に抑えて デバイスに適切な動作をさせるため、少なくとも4.7µFの値の 低 ESR バイパス・コンデンサをこのピンにできるだけ近づけて 配置します。このコンデンサをPVINとグランド・プレーンに接 続するトレースはできるだけ短くします。VIN ピンはVCC レギュ レータとその他の内部回路に電力を供給します。VIN をPVIN に接続するPCBトレースが長いと、VIN ピンの近くに小さな値 のバイパス・コンデンサの追加が必要になる場合があります。 31152f 18 詳細：www.linear-tech.co.jp/LTC3115-2 LTC3115-2 アプリケーション情報 長いリード線を介して給電するか、または高 ESRの電源から 給電するときは、より大きな値のバルク入力コンデンサが必要 になる場合があります。このようなアプリケーションでは、1µF のセラミック･コンデンサと並列に47µF ∼ 100µFの電解コン デンサを接続すると、高性能で低コストのソリューションが得 られます。 推奨する入力および出力のコンデンサ LTC3115-2の入力と出力のフィルタに使用するコンデンサは、 低 ESRであり、スイッチング・コンバータが発生する大きな AC 電流に対応した定格である必要があります。これはデバイ スの適切な動作を維持し、出力電圧リップルを減らすのに重 要です。このようなアプリケーションに最適なコンデンサには、 積層セラミック、低 ESRタンタル、OS-CON、POSCAPなど多 くのタイプがあります。さらに、低 ESRおよび高 AC 電流向けに 設計された固体アルミ有機ポリマー・コンデンサなどの特定の タイプの電解コンデンサがあり、これらもLTC3115-2のアプリ ケーションに最適です （表 2）。コンデンサの種類の選択は、主 にコスト、サイズ、漏れ電流のトレードオフによって決まります。 OS-CONやPOSCAPなどのコンデンサは、DC 漏れ電流が大 きい可能性があり、Burst Mode 動作時に無負荷での低暗電 流を必要とするデバイスでの適用が制限される場合があるこ とに注意してください。 スイッチング・コンバータのアプリケーションには、小型、低 ESR、および低漏れ電流であることから、多くの場合セラミック・ コンデンサが使用されます。ただし、電力アプリケーション用 に設計されたセラミック・コンデンサの多くは、DC バイアス電 圧が上昇するにつれ、容量が定格値から大きく減少します。た とえば、小型表面実装セラミック・コンデンサがその定格電圧 近くで動作するとき、その定格容量の50% 以上を失うことは 珍しくありません。そのため、場合によっては最大動作電圧で 意図する容量を実現させるため、大きな値の容量や必要以上 に電圧定格の高いコンデンサを使用する必要があります。ア プリケーション回路で意図する容量を実現させるため、コン デンサ・メーカの容量対 DC バイアス電圧の曲線を必ず参照 してください。 表 2．代表的なバイパス・コンデンサおよび出力コンデンサ メーカ、製品番号 値（µF） 電圧（V） サイズ L W H（mm）、 タイプ、ESR AVX 12103D226MAT2A 22 25 TPME226K050R0075 22 50 Kemet C2220X226K3RACTU 22 25 A700D226M016ATE030 22 16 村田製作所 GRM32ER71E226KE15L 22 25 ニチコン PLV1E121MDL1 3.2×2.5×2.5 X7R セラミック 82 25 パナソニック ECJ-4YB1E226M 8×8×12 アルミ・ポリマー、25mΩ 22 25 三洋電機 25TQC22MV 3.2×2.5×2.5 X5R セラミック 22 25 16TQC100M 100 16 25SVPF47M 47 25 太陽誘電 UMK325BJ106MM-T 7.3×4.3×3.1 POSCAP、50mΩ 7.3×4.3×1.9 POSCAP、45mΩ 6.6×6.6×5.9 OS-CON、30mΩ 10 50 TMK325BJ226MM-T 22 25 TDK KTJ500B226M55BFT00 22 50 C5750X7R1H106M 10 50 CKG57NX5R1E476M 47 25 Vishay 94SVPD476X0035F12 47 35 3.2×2.5×2.79 X5R セラミック 7.3×4.3×4.1 タンタル、75mΩ 5.7×5.0×2.4 X7R セラミック 7.3×4.3×2.8 アルミ・ポリマー、30mΩ 3.2×2.5×2.5 X5R セラミック 3.2×2.5×2.5 X5R セラミック 6.0×5.3×5.5 X7R セラミック 5.7×5.0×2.0 X7R セラミック 6.5×5.5×5.5 X5R セラミック 10.3×10.3×12.6 OS-CON、30mΩ 31152f 詳細：www.linear-tech.co.jp/LTC3115-2 19 LTC3115-2 アプリケーション情報 個別の入力 UVLOしきい値の設定 図 4に示すように、入力電圧に外付け抵抗分割器を接続する ことにより、RUNピンを使ってLTC3115-2 がイネーブルおよび ディスエーブルされる入力電圧を設定できます。 上昇時の入力電圧の場合、LTC3115-2はVIN が次式で与え られるしきい値に達するとイネーブルされます。ここで、R1と R2は抵抗分割器の抵抗の値です。 ⎛ R1+R2 ⎞ VTH(RISING) = 1.21V ⎜ ⎝ R2 ⎟⎠ ノイズが存在するときの堅牢な動作を保証するため、RUNピ ンには2つの形態のヒステリシスがあります。RUNピンのコン パレータの100mV 固定のヒステリシスは、抵抗分割器の値に 関係なく、入力ターンオン電圧の8.3%に等しいRUNピンの 最小ヒステリシスを与えます。さらに、動作時にRUNピンから ソースされる内部ヒステリシス電流がヒステリシスの追加レベ ルを発生します。このレベルはR1の値によって設定され、全 体のヒステリシスを増加させて個々のアプリケーションの要件 を満たすことができます。 デバイスはいったんイネーブルされると、入力電圧がコンパ レータのしきい値を次式で与えられるヒステリシス電圧 VHYST だけ下回るまでイネーブルされたままになります。ここで、R1と R2は分割器抵抗の値です。 ⎛ R1+R2 ⎞ VHYST = R1• 0.5µA + ⎜ 0.1V ⎝ R2 ⎟⎠ VIN LTC3115-2 RUN R2 追加のRH 抵抗を使用すると、上昇時のRUNピンしきい値は 元の式で与えられる値に保たれ、ヒステリシスは次式で与えら れます。 R R2+RHR1+R1R2 ⎛ R1+R2 ⎞ VHYST = ⎜ 0.1V + H (0.5µA ) ⎝ R2 ⎟⎠ R2 VIN R1 R2 RH LTC3115-2 RUN GND 31152 F05 図 5. 入力 UVLOヒステリシスの増加 ノイズに対する堅牢性とUVLOしきい値の精度を改善する ため、RUN からGNDに1000pFのコンデンサを追加すること によってRUNピンの入力をフィルタすることができます。大き な値のコンデンサはヒステリシスの動作を妨害する可能性が あるので使用しないようにします。 VCC レギュレータのブートストラップ したがって、上昇時のUVLOしきい値とヒステリシスの大き さは、抵抗 R1および R2を適切に選択することによって個別 に設定できます。ハイレベルのヒステリシスの場合、R1の値は 実用上望ましい値よりも大きくなる可能性があります （1MΩ∼ R1 2MΩ 以上）。このような場合、図 5に示すように、追加の抵抗 RH を接続することにより、ヒステリシスをさらに大きくすること ができます。 GND 31152 F04 図 4. 入力の UVLOしきい値およびヒステリシスの設定 ハイサイドおよびローサイドのゲート・ドライバは、入力電圧か ら内部リニア・レギュレータを介して生成されるPVCC レール から給電されます。アプリケーションによっては、特に高い動 作周波数と高い入力および出力電圧で、 リニアVCC レギュレー タの電力損失がコンバータの変換効率における主な要因にな る可能性があり、発熱の大きな要因になる可能性もあります。 たとえば、1.2MHzのスイッチング周波数、36Vの入力電圧、 24Vの出力電圧では、このデータシートの 「標準的性能特性」 のセクションに示すように、PVCC/VCC 電流の合計は約 18mA になります。この結果、VCC レギュレータに568mWの電力損 失が生じることにより、DFNパッケージでダイ温度が周囲温度 より約 24 上昇します。この大きな電力損失は変換効率にかな りの影響を与え、さらに発熱すると、アプリケーションの最高 周囲動作温度を制限する可能性があります。 31152f 20 詳細：www.linear-tech.co.jp/LTC3115-2 LTC3115-2 アプリケーション情報 出力電圧が PVCC レールとVCC レールの給電に使用される 場合、コンバータの出力電圧が 5Vに設定されるアプリケー ションでは、性能面で大きな利点が得られます。これは図 6に 示すように、VOUT からPVCC/VCC にショットキ・ダイオードを 接続することによって実現できます。このブートストラップ・ダイ オードを実装した場合、ゲート・ドライバの電流は、内部リニア・ レギュレータを介して生成されるのではなく、昇降圧コンバー タによって高効率で直接生成されます。出力から流出する電 流を最小限に抑えるため、内部 VCC レギュレータは逆方向ブ ロッキング回路を備えており、PVCC/VCC ピンが入力電圧より 上にドライブされるときに、これらのピンに流れ込む電流を最 小限に抑えます。 GBUCK = GDIVIDER GPWM GPOWER GDIVIDER = GPOWER = LTC3115-2 VCC PVCC 4.7µF 19.8 VIN GPWM = 1.5 (1– tLOW f ) PVOUT VOUT 利得の項 GBUCK は3つの異なる要素からなります。以下の式 で与えられるアナログ除算器の利得、パルス幅変調器の利得、 および電力段の利得です。ここで、VIN はコンバータの入力電 圧、fはスイッチング周波数、Rは負荷抵抗、tLOW はスイッチ・ ピンの最小 L 時間です。スイッチ・ピンの最小 L 時間を示 す曲線がこのデータシートの 「標準的性能特性」 のセクション に示されています。パラメータRS は電力段の平均直列抵抗を 表しており、平均パワースイッチ抵抗の2 倍とインダクタのDC 抵抗の和で近似することができます。 VINR (1– tLOW f )(R+RS ) アナログ除算器の利得によって電力段の入力電圧への依存 が解消される点に注意してください。その結果、降圧モードの 利得は次式で与えられる定数によって正しく近似されます。 31152 F06 図 6.PVCC とVCC のブートストラップ GBUCK = 29.7 降圧モードの小信号モデル R ≅ 29.7 = 29.5dB R+RS LTC3115-2は電圧モード制御ループを使って出力電圧のレ ギュレーションを維持します。外部補償されたエラーアンプは VCピンをドライブして、パワースイッチの適切なデューティ・サ イクルを発生します。外部補償ネットワークの使用により、広 い範囲の出力電圧、スイッチング周波数、および LTC3115-2 がサポートする外付け部品の値に対して、閉ループ性能を最 適化できる柔軟性が得られます。 降圧モードの伝達関数は、出力コンデンサのESRによって生 じる単一のゼロを有します。ゼロ周波数 fZ は次式で与えられ ます。ここで、RCとCO はそれぞれ出力フィルタ・コンデンサの ESRと値です。 昇降圧コンバータの小信号伝達関数は降圧モードと昇圧 モードの動作で異なるので、両方の動作領域で確実に安定 するように注意する必要があります。高い入力電圧から低い 出力電圧に降圧するときコンバータは降圧モードで動作し、 エラーアンプの出力VC からコンバータの出力電圧への小信 号伝達関数は次式で与えられます。 ほとんどのアプリケーションでは、出力電圧リップルを許容レ ベルに下げるため、ESR が非常に小さい出力コンデンサが使 用されます。コンデンサのESRのこのように小さい値は非常に 高い周波数のゼロを生じるので、このゼロは帰還ループの補 償に大きな影響を与えるには一般に周波数が高すぎます。 VO =G VC BUCK MODE BUCK ⎛ s ⎞ ⎜⎝ 1+ 2πf ⎟⎠ Z 1+ ⎛ s ⎞ s + 2πfOQ ⎜⎝ 2πfO ⎟⎠ fZ = 1 2πRC CO 2 31152f 詳細：www.linear-tech.co.jp/LTC3115-2 21 LTC3115-2 アプリケーション情報 降圧モードの伝達関数の分母は電力段のLCフィルタによっ て生じる1 対の共振ポールを示しています。電力段の共振周波 数 fO は次式で与えられます。ここで、Lはインダクタの値です。 fO = 1 2π R+RS 1 1 ≅ LCO (R+RC ) 2π LCO GPOWER ≅ クオリティ・ファクタQは電圧ループの補償に大きく影響します。 高いQファクタによって共振周波数の近くで位相が急激に遅 延するからです。クオリティ・ファクタは電力段の減衰量に対し て反比例の関係にあり、電力段の平均直列抵抗 RS によって 大きく影響されます。RS の値が小さいとQ が増加して共振周 波数の近くで位相が急激に遅延するので、位相ブーストを強 めるか、または適切な位相マージンを維持するために帯域幅 を狭める必要があります。 Q= LCO (R+RC ) (R+RS ) RRCCO +L +CORS (R+RC ) ≅ LCO L +C R R O S GBOOST ≅ 29.7VOUT2 VIN 2 昇圧モード動作では、右半平面のゼロの周波数 fRHPZ は次 式で与えられます。右半平面のゼロの周波数は高負荷および 大きなインダクタでは減少します。 R (1– tLOW f ) VIN2 2πL VOUT2 2 低い入力電圧から高い出力電圧に昇圧する場合、昇降圧コ ンバータは昇圧モードで動作し、制御電圧 VC から出力電圧 への小信号伝達関数は次式で与えられます。 ⎛ s ⎞⎛ s ⎞ ⎜⎝ 1+ 2πf ⎟⎠ ⎜⎝ 1– 2πf ⎟ Z RHPZ ⎠ ⎛ s ⎞ s +⎜ 1+ 2πfO Q ⎝ 2πfO ⎟⎠ VOUT2 (1– tLOW f ) VIN 個々の項を結合することにより、昇圧モードの総利得は次式 にまとめることができます。降圧モードの場合とは異なり、昇 圧モードの利得は入力電圧と出力電圧両方の関数であるこ とに注意してください。 fRHPZ = 昇圧モードの小信号モデル VO =G VC BOOST MODE BOOST 昇圧モードの利得 GBOOST は、アナログ除算器、パルス幅変 調器、電力段の3つの要素からなります。アナログ除算器と PWMの利得は降圧モード動作と同様ですが、昇圧モードの 電力段の利得は次式で与えられます。 2 昇圧モード動作では、降圧モードと同様に、1 対の共振ポー ルと出力コンデンサのESRによって生じる1 個のゼロによって 伝達関数の特性が決まります。ただし、これらに加えて右半平 面にゼロがあり、高い周波数では利得が増加し、位相が遅延 します。したがって、十分な位相マージンを維持するため、昇 圧モード動作のクロスオーバー周波数は一般に降圧モード の場合より低く設定する必要があります。 昇圧モードでは、次式で示されているように、電力段の共振 周波数は入力電圧と出力電圧に依存します。 fO = 1 2π RVIN2 VOUT2 1 VIN ≅ • LCO (R+RC ) 2π VOUT RS + 1 LC 最終的に、昇圧モード動作の電力段のクオリティ・ファクタの 大きさは次式で与えられます。 ⎛ RV 2 ⎞ LCOR ⎜ RS + IN ⎟ VOUT2 ⎠ ⎝ Q= L +CORS R 31152f 22 詳細：www.linear-tech.co.jp/LTC3115-2 LTC3115-2 アプリケーション情報 電圧ループの補償 VOUT 図 7のボード線図に示すように、エラーアンプの出力VC から 出力電圧への伝達関数の特性は、1 組の共振ポールと出力コ ンデンサのESRによって生じる可能性のある1個のゼロによっ て決まることを、LTC3115-2の小信号モデルは明らかにしてい ます。昇圧モード動作では、右半平面に追加のゼロがあり、 高い周波数では位相遅延を生じて利得が増加します。一般に、 ループのクロスオーバー周波数が十分低くて右半平面のゼ ロによる位相の遅延が最小限に抑えられるように、補償ネット ワークは設計されます。降圧モードの低周波数利得は一定で すが、昇圧モードではVINとVOUTの両方に伴って変化します。 GAIN LTC3115-2 1000mV FB RTOP RBOT C1 + – VC GND 31152 F08 図 8.タイプ I の補償を備えたエラーアンプ ほとんどのアプリケーションでは、タイプ Iで補償されたループ が狭帯域なので、十分なトランジェント応答性能が得られま せん。広い帯域幅の帰還ループを実現し、トランジェント応答 を最適化し、出力コンデンサのサイズを最小限に抑えるには、 図 9に示すようなタイプ IIIの補償ネットワークが必要です。 –40dB/DEC VOUT RFF –20dB/DEC 0° RTOP PHASE RBOT –90° –270° CFB RFB CPOLE BUCK MODE –180° LTC3115-2 1000mV FB CFF + – VC GND 31152 F09 BOOST MODE fO fRHPZ f 31152 F07 図 7. 昇降圧コンバータのボード線図 充電など最適化された出力電圧のトランジェント応答を必要 としないアプリケーションでは、図 8に示すようなシンプルなタ イプ Iの補償ネットワークを使って電圧ループを安定化するこ とができます。十分な位相マージンを確保するため、制御ルー プのクロスオーバー周波数が共振周波数より十分低くなるよ うにエラーアンプの利得を十分小さくする必要があります。 図 9.タイプ III の補償を備えたエラーアンプ タイプIIIの補償ネットワークのボード線図を図 10に示します。 タイプ IIIの補償ネットワークは原点近くのポールを与え、DC で非常に高いループ利得を生じ、レギュレーション電圧の定 常状態の誤差を最小限に抑えます。fZERO1とfZERO2 に位置 する2 個のゼロは十分な位相ブーストを与えるので、ループの クロスオーバー周波数を電力段の共振周波数 fO より上に設 定することができます。タイプ IIIの補償ネットワークは2 番目と 3 番目のポールも生じます。周波数 fPOLE2 に位置する2 番目の ポールはエラーアンプの利得をゼロ勾配に減少させて、ループ のクロスオーバーが高すぎる周波数に拡張するのを防ぎます。 周波数 fPOLE3 に位置する3 番目のポールは高周波スイッチ ング・ノイズを減衰させます。 31152f 詳細：www.linear-tech.co.jp/LTC3115-2 23 LTC3115-2 アプリケーション情報 GAIN –20dB/DEC –20dB/DEC 90° 0° –90° PHASE fZERO1 fPOLE2 fPOLE3 f 31152 F10 fZERO2 図 10.タイプ III の補償のボード線図 補償されたタイプ IIIのエラーアンプの、抵抗分割器の入力か らエラーアンプの出力VC への伝達関数は次のとおりです。 ⎛ s ⎜⎝ 1+ 2πf ⎞⎛ s ⎟⎠ ⎜⎝ 1+ 2πf ⎞ ⎟⎠ VC(s) ZERO1 ZERO2 =G ⎞⎛ ⎞ VOUT (s) EA ⎛ s s 1+ s ⎜ 1+ ⎜ ⎟ ⎟ 2πf 2πf ⎝ POLE2 ⎠ ⎝ POLE3 ⎠ エラーアンプの利得は次式で与えられます。CFB は一般に CPOLEよりはるかに値が大きいので、ほとんどの場合、簡単な 近似値で十分高精度です。 GEA = 1 1 ≅ R TOP (CFB +CPOLE ) R TOP CFB タイプ IIIの補償ネットワークのポールとゼロの周波数は以下 の式を使って計算することができます。ここで、すべての周波 数の単位はHz、抵抗の単位はオーム、容量の単位はファラッ ドです。 fZERO1 = ほとんどのアプリケーションでは、ループのクロスオーバー周 波数は電力段の共振周波数よりは上でも、昇圧モードの右半 平面のゼロよりは下になるように補償ネットワークが設計され ており、追加の位相遅延が最小限に抑えられています。クロス オーバー周波数が決定されると、位相マージンを最大にする ため、補償ネットワークによって与えられる位相ブーストはその ポイントを中心にします。ゼロと高次のポールの周波数が大き く離れていると、大きなピーク位相ブーストが与えられますが、 エラーアンプの利得も増加して、ループのクロスオーバー周波 数を押し上げることがあります。 電力段のQはどれだけ急速に電力段の180 の位相遅延が生 じるかを決定するので、このQは補償ネットワークの設計に大 きく影響する可能性があります。直列抵抗 RS の値が非常に小 さいとQ が大きくなり、急峻な位相遅延が生じます。このような 場合、共振周波数より上で電力段の位相は急速に–180 に遅 延し、総位相マージンは補償ネットワークによって与える必要 があります。ただし、電力段の損失が大きい （RS が大きい） と、 Qファクタは小さくなり、位相遅延は徐々に生じます。 その結果、 電力段の位相はクロスオーバー周波数で–180 にそれほど近 づかず、補償ネットワークに要求される位相ブーストは小さく なります。 LTC3115-2のエラーアンプは、スイッチング・ノイズを除去して それが制御ループに干渉するのを防ぐため、固定最大帯域 幅になるように設計されています。周波数領域の観点からは、 図 11に示されているように、これは追加のシングル・ポールと 見ることができます。このポールの公称周波数は300kHzです。 約 50kHzより下の標準的ループのクロスオーバー周波数の 場合、この追加ポールが寄与する位相は微小です。ただし、ク ロスオーバー周波数の高いループでは、この追加の位相遅延 を考慮に入れて補償ネットワークを設計します。 1 LTC3115-2 2πRFB CFB 1000mV FB 1 1 fZERO2 = ≅ 2π (R TOP +RFF ) CFF 2πR TOP CFF fPOLE2 = CFB +CPOLE 1 ≅ 2πCFBCPOLE RFB 2πCPOLE RFB fPOLE3 = 1 2πCFF RFF VC + – RFILT CFILT INTERNAL VC 31152 F11 図 11. 内部ループ・フィルタ 31152f 24 詳細：www.linear-tech.co.jp/LTC3115-2 LTC3115-2 アプリケーション情報 ループ補償の例 このセクションでは、LTC3115-2の標準的なアプリケーション 回路の補償ネットワークの設計を例を使って説明します。この 例では、3.5V ∼ 30Vの範囲の入力電力源から500mAの負荷 に給電する能力のある5V 安定化出力電圧を発生します。ス イッチング損失を減らすため、この例では750kHzのスイッチン グ周波数が選択されています。このアプリケーションでは、最 大インダクタ電流リップルは最大入力電圧で発生します。ワー ストケースのインダクタ電流リップルを約 600mAに制限する ため、8.2µHのインダクタの値が選択されています。値が 20µF の低 ESR出力コンデンサが指定され、 （ワーストケースの昇圧 比と最大負荷電流で生じる）約 12mVのワーストケースの出力 電圧リップルを生じます。まとめると、このLTC3115-2のアプリ ケーションの電力段の主な仕様は以下のとおりです。 f = 0.75MHz、tLOW = 0.1µs VIN = 3.5V ～ 30V VOUT = 5V（500mA） COUT = 20µF、RC = 10mΩ L = 8.2µH、RL = 45mΩ 電力段のパラメータが規定されたので、補償ネットワークを設 計することができます。ほとんどのアプリケーションでは、最も 補償の困難な箇所は最大の昇圧比および最大の負荷電流で の昇圧モード動作です。この条件では、周波数が最小の右半 平面のゼロが発生し、そのため位相が最も遅延するからです。 したがって、妥当な方法として、このワーストケースの箇所で 補償ネットワークを設計し、他の動作条件全体で十分な位相 マージンが存在することを検証します。このアプリケーション の例（VIN ＝3.5V、最大 500mAの負荷電流） では、右半平面 のゼロは70kHzに位置し、これが制御ループの帯域幅を決定 する支配的な要因になります。 発生するとします。 したがって、 60 の位相マージンを得るため、 ループのクロスオーバー周波数 fC を、 そこで昇降圧コンバータ の位相が 180 に達する周波数として選択します。その結果、 ループのクロスオーバー周波数では、以下に示すように、合計 された位相は単にエラーアンプによって与えられる60 の位相 になります。 位相マージン = φBUCK-BOOST + φERRORAMPLIFIER + 180° = –180° + 60° + 180° = 60° 同様に、45 の位相マージンが必要であれば、目標とするク ロスオーバー周波数は、そこで昇降圧コンバータの位相が 195 に達する周波数を選択して、クロスオーバー周波数での 合計位相が望みの45 の位相マージンになるようにします。 この例では、 パラメータのばらつきや動作条件の変動にわたっ て適切な性能が得られるように、60 の位相マージンで設計し ます。その結果、目標クロスオーバー周波数 fC はそこで昇降 圧コンバータが 180 に達するポイントになります。この周波 数を解析的に求めることは、電力段の共振のQファクタに大 きく影響されるため、一般に困難です。そのため、図 12に示す ように、昇降圧コンバータのボード線図から求めるのが最善 です。このボード線図は前に規定した電力段のパラメータを 使ったLTC3115-2 昇降圧コンバータのものであり、LTspice® ソフトウェアを使って小信号モデルの式から作成しました。こ の場合、位相は24kHzで 180 に達するので、fC ＝24kHz が 補償ループの目標クロスオーバー周波数になります。 図 12のボード線図から、目標クロスオーバー周波数での電力 段の利得は19dBです。したがって、この周波数を補償された ループのクロスオーバー周波数にするため、fC での全ループ 利得を0dBに調整する必要があります。これを達成するため、 補償ネットワークの利得を、クロスオーバー周波数で–19dB に設計する必要があります。 補償ネットワークの設計の最初のステップとして、補償される ループの目標クロスオーバー周波数を決定します。妥当な出 発点として、補償ネットワークは約 60 のピーク位相ブーストを 31152f 詳細：www.linear-tech.co.jp/LTC3115-2 25 LTC3115-2 アプリケーション情報 50 40 –80 PHASE 20 –120 10 –160 0 –200 –10 –240 –20 10 –280 fC 100 1k 10k FREQUENCY (Hz) PHASE (DEG) GAIN (dB) –40 GAIN 30 –30 置するからです。これを仮定すると、補償されたエラーアンプ によって与えられる最大位相ブーストfMAX は、次式で示され るように、単にポールとゼロの間隔によって決まります。 0 100k –320 1M 31152 F12 図 12.コンバータのボード線図（VIN ＝ 3.5V、ILOAD ＝ 500mA） 設計プロセスのこの時点で、補償ネットワークに対して設定さ れた3つの制約があります。その利得はfC ＝24kHzで–19dB、 ピーク位相ブーストは60 、位相ブーストの中心はfC ＝24kHz でなければなりません。これらの目標を満たす補償ネットワー クを設計する1つの方法として、このデータシートの表紙に示 されている標準的補償ネットワークの補償されたエラーアン プのボード線図をLTspiceでシミュレーションします。次いで、 要求される制約を満たすまで、利得、ポール周波数およびゼ ロ周波数を繰り返し調整することができます。 代わりに、解析的手法を使って、望みの位相ブースト、中心周 波数および利得を備えた補償ネットワークを設計することが できます。 タイプIIIの補償ネットワークは自由度が大きいため、 この手順は一般に容易ではありません。ただし、両方の補償 のゼロが同じ周波数 fZ で生じ、両方の高次ポール （fPOLE2と fPOLE3） が共通の周波数 fP で生じると仮定することにより、設 計プロセスを簡素化することができます。ほとんどの場合、こ れは妥当な仮定です。ゼロは一般に1kHzと10kHzの間に位 置し、ポールは一般にはるかに高い周波数で互いに近くに位 ⎛ φMAX = 4tan –1 ⎜ ⎝ fP ⎞ – 270° fZ ⎟⎠ 妥当な選択として、ポールの周波数 fP がゼロの周波数 fZ の約 50倍になるように選択します。 これにより、前に仮定したように、 約φMAX ＝60 のピーク位相ブーストが与えられます。次に、 ピーク位相が目標クロスオーバー周波数で生じるように位相 ブーストの中心を定める必要があります。最大位相ブーストの 周波数 fCENTER は、次のようにポール周波数とゼロ周波数の 相乗平均になります。 fCENTER = fP • fZ = 50 • fZ ≅ 7 • fZ したがって、ポール周波数とゼロ周波数の間に50 倍の開きが ある場合に位相の中心を定めるには、以下の式で与えられて いるように、ゼロをクロスオーバー周波数の1/7に位置させ、 ポールをクロスオーバー周波数の7 倍に位置させます。 1 1 fZ = • fC = ( 24kHz ) = 3.43kHz 7 7 fP = 7 • fC = 7 ( 24kHz ) = 168kHz ポールとゼロのこの配置により、クロスオーバー周波数 fC を中 心とした60 のピーク位相ブーストが生じます。次に、望みの目 標クロスオーバー周波数を実現するため、最大位相ブースト・ ポイントでの補償ネットワークの利得 GCENTER を–19dBに設 定する必要があります。最大位相利得のポイントでの補償さ れたエラーアンプの利得は次式で与えられます。 ⎤ ⎡ 2πfP ⎥ dB GCENTER = 10log ⎢ ⎢ ( 2πfZ )3 (R TOP CFB )2 ⎥ ⎦ ⎣ 31152f 26 詳細：www.linear-tech.co.jp/LTC3115-2 LTC3115-2 アプリケーション情報 ポール周波数とゼロ周波数の間の50 倍の開きを仮定すると、 上式は次式に簡略化されます。 ⎡ ⎤ 50 GCENTER = 20log ⎢ ⎥ dB 2πf R C ⎣ C TOP FB ⎦ CFF = この式は補償部品の値の決定に必要な1 組の制約をすべて 満たします。特に、2つのゼロ （fZERO1とfZERO2）は3.43kHz の 近くに位 置させます。2つのポール （fPOLE2とfPOLE3）は 168kHzの近くに位置させ、クロスオーバー周波数の利得 GCENTER＝ –19dBとなるように利得を設定します。 補償部品の値を定める最初のステップとして、抵抗分割器を流 れる暗電流を許容できる程度に小さくするRTOP の値を選択し ます。妥当な選択値はRTOP＝ 1MΩです。次に、クロスオーバー 周波数でのエラーアンプの利得を–19dBに設定するため、CFB の値を次のように求めることができます。 GCENTER = –19.1dB ⎡ ⎤ 50 = 20log ⎢ ⎥ 2π 24kHz 1 MΩ C ( ) ( ) FB ⎦ ⎣ 50 @3.0nF CFB = ⎛ –19.1⎞ 2π ( 24kHz ) (1MΩ) alog ⎜ ⎝ 20 ⎟⎠ 1 2π (1MΩ) ( 3.43kHz) ≅ 47pF 最後に、抵抗値 RFF を選択して2 番目のポールを168kHzに 配置することができます。 RFF = 1 ≅ 20.0kΩ 2π ( 47pF ) (168Hz) 補償ネットワークのポール周波数、ゼロ周波数および利得が確 定したので、次のステップでは、補償されたエラーアンプのボー ド線図を作成して利得と位相の特性を確認します。設計された 補償部品の値を使ったエラーアンプのボード線図を図 13に示 します。ボード線図から、ピーク位相が 24kHzに生じ、そのポイ ントの位相ブーストが 57.7 であることが確認できます。さらに、 ピーク位相周波数での利得は–19.3dBで、設計目標に近い 値です。 90 15 10 5 GAIN (dB) 30 –5 GAIN –10 0 –15 –20 –30 –25 –30 –60 –35 –40 これにより、自由なパラメータCPOLE が次のように、周波数 fPOLE1 を168kHzの共通ポール周波数に設定します。 PHASE (DEG) 1 RFB = ≅ 15.4kΩ 2π ( 3nF ) ( 3.43kHz) 60 PHASE 0 前のセクションに与えられているポールとゼロの周波数の式 を使って、補償ポールを168kHzに、ゼロを3.43kHzに設定す ることができます。最初のゼロの周波数 fZERO1 を3.43kHzに 設定すると、RFB は次の値になります。 CPOLE = 次に、CFF を選択して、2 番目のゼロfZERO2 を3.43kHzの共通 ゼロ周波数に設定することができます。 fC 10 100 1k 10k FREQUENCY (Hz) 100k –90 1M 31152 F13 図 13. 補償されたエラーアンプのボード線図 1 ≅ 62pF 2π (15.4kΩ ) (168kHz) 31152f 詳細：www.linear-tech.co.jp/LTC3115-2 27 LTC3115-2 アプリケーション情報 設計プロセスの最後のステップとして、設計された補償ネット ワークを使ってループ全体のボード線図を計算し、その位相 マージンとクロスオーバー周波数を確認します。この例のルー プ全体のボード線図を図 14に示します。ループのクロスオー バー周波数は設計目標に近い22kHzで、位相マージンは約 60 です。 ループ全体のボード線図を全動作条件および部品の値のば らつきに対してチェックして、すべての場合に十分な位相マー ジンが存在することを確認します。時間領域のシミュレーショ ンによって、また実際の回路でコンバータのトランジェント応 答を評価して、ループの安定性も確認します。 出力電圧の設定に加えて、抵抗分割器のテブナン等価抵抗 により電流制限の利得が決まります。抵抗分割器の上側の抵 抗（RTOP）が 1Mより小さいアプリケーションでは、電流制限 ループの利得を維持し、出力短絡からの復帰時のオーバー シュートを最小限にするために、図 15に示すように、FBピン に部品 R1および C1を追加することを推奨します。この追加の 回路による制御ループの補償への影響はありません。 VOUT 出力電圧の設定 FB 図 8と図 9に示すように、出力電圧は抵抗 RTOP および RBOT で構成される外付け抵抗分割器によって設定されます。抵抗 分割器の値は次式に従って出力のレギュレーション電圧を決 定します。 ⎛ R ⎞ VOUT = 1.000V ⎜ 1+ TOP ⎟ ⎝ RBOT ⎠ 180 GAIN (dB) 120 20 60 GAIN 0 0 –20 –60 –40 –120 fC 1k 10k FREQUENCY (Hz) R1 100k C1 1000pF RFF CFF RBOT 図 15.RTOP < 1MΩ の場合は R1 および C1を推奨 f= PHASE (DEG) 40 100 RTOP スイッチング周波数は、RTピンとグランドの間に接続された抵 抗の値によって設定されます。スイッチング周波数 fは次式の ように抵抗値と相関関係があります。ここで、RT は抵抗です。 PHASE 10 31152 F15 CFB スイッチング周波数の選択 60 –60 RFB LTC3115-2 VC –180 1M 100k 31152 F14 図 14. ループ全体のボード線図 出力電圧の設定に加えて、RTOP の値は補償ネットワークの 動作を制御する手段にもなります。この抵抗の値を変更する ときは、それが補償ネットワークに与える影響を理解する必 要があります。 35.7MHz ( RT / kΩ ) スイッチング周波数を高くすると、小さなインダクタとともに小 さな入力と出力のフィルタ・コンデンサを使用することができる ので、ソリューション・サイズが小さくなって部品の高さが低く なります。ただし、スイッチング周波数を高くすることは、一般 にスイッチング損失が増すことによって変換効率を低下させる ことにもなります。 さらに、スイッチング周波数が高くなる （750kHz 以上） と、供 給可能な最大出力電流が減少します （詳細については 「標準 的性能特性」 を参照）。VOUT ≥ 20Vのアプリケーションでは、 1MHzの最大スイッチング周波数を推奨します。 31152f 28 詳細：www.linear-tech.co.jp/LTC3115-2 LTC3115-2 アプリケーション情報 PCB のレイアウトに関する検討事項 LTC3115-2の昇降圧コンバータは大きな電流を高い周波数 でスイッチングします。ノイズのない安定した効率の良いアプ リケーション回路にするには、PC 基板レイアウトに特に注意 する必要があります。図 16と図 17は各パッケージの代表的な PCBレイアウトで、主な検討事項のいくつかを示しています。 主なガイドラインを以下に説明します。 1. 循環するすべての高電流経路の寄生インダクタンスと寄生 抵抗を最小限に抑えます。これは図 16と図 17の太線で表 されているすべての部品への配線をできるだけ短くかつ幅 広くすることによって実現できます。 コンデンサのグランドは できるだけ短い配線を通し、ビアを使ってグランド・プレー ンに接続します。PVIN、PVOUT、および PVCC/VCC のバイ パス・コンデンサはできるだけデバイスの近くに配置し、 グランドへの経路をできるだけ短くします。 2. DHD パッケージのLTC3115-2では、露出パッドが電源グ ランドに電気的に接続されています。多数のビアで露出 パッドを直接グランド・プレーンに接続します。さらに、露出 パッドに接続されるメタルを最大にすると温度環境が改善 され、FEとDHDのどちらのパッケージのデバイスの電力 処理能力も改善されます。 4. 太線で表されているすべての部品への接続をできるだけ 幅広くして直列抵抗を減らします。これにより、効率が改 善され、昇降圧コンバータの出力電流能力が最大化され ます。 5. グランド・プレーンの大きな循環電流が LTC3115-2の動 作を妨害しないように、すべての小信号グランドは専用の ケルビン （4 線）配線を経由してGNDに直接戻します。これ には、図 16と図 17に示すように、RTピンの抵抗のグランド 接続と帰還ネットワークのグランド接続が含まれます。 6. 高インピーダンスでノイズに敏感な入力FBおよび RTに接 続する配線は、 ノイズの混入を減らすためにできるだけ短く します。 7. BST1ピンとBST2ピンは、スイッチング周波数でそれぞれ 最大入力電圧と最大出力電圧まで遷移します。ノイズの放 射と結合を最小限に抑えるため、BST1とBST2の配線は できるだけ短くし、すべての敏感な回路やピン （VC、FB、 RT） から離します。多くのアプリケーションでは、昇圧コン デンサをPC 基板の裏面に配置し、内部銅箔層のトレース を介して配線することにより、昇圧コンデンサに接続するト レース長を最小限に抑えることができます。 3. 太線で表されている部品とそれらの接続はすべて完全な グランド・プレーン上に配置し、ループの断面積を最小限 に抑えます。これにより、EMI が最小限に抑えられ、誘導 性の電圧降下が減ります。 31152f 詳細：www.linear-tech.co.jp/LTC3115-2 29 LTC3115-2 アプリケーション情報 VIA TO GROUND PLANE (AND TO INNER LAYER WHERE SHOWN) [16] PWM/ SYNC [1] RUN [2] SW2 VOUT KELVIN BACK TO GND PIN RBOT RT [17] PGND [15] SW1 VIN [3] PVOUT [14] PVIN [4] GND [13] BST1 CBST1 CBST2 [5] GND [12] BST2 [6] VC [11] PVCC [7] FB [10] VIN [8] RT [9] VCC INNER PCB LAYER ROUTES RTOP KELVIN TO VOUT 31152 F15 UNINTERRUPTED GROUND PLANE SHOULD EXIST UNDER ALL COMPONENTS SHOWN IN BOLD AND UNDER TRACES CONNECTING TO THOSE COMPONENTS 図 16.DHD パッケージの推奨 PCBレイアウト 31152f 30 詳細：www.linear-tech.co.jp/LTC3115-2 LTC3115-2 アプリケーション情報 VIA TO GROUND PLANE (AND TO INNER LAYER WHERE SHOWN) [1] PGND [20] PGND [2] RUN [19] PWM/ SYNC [3] SW2 VOUT KELVIN BACK TO GND PIN RBOT RT [21] PGND [18] SW1 VIN [4] PVOUT [17] PVIN [5] GND [16] BST1 CBST1 CBST2 [6] GND [15] BST2 [7] VC [14] PVCC [8] FB [13] VIN [9] RT [12] VCC [10] PGND [11] PGND INNER PCB LAYER ROUTES RTOP KELVIN TO VOUT 31152 F17 UNINTERRUPTED GROUND PLANE SHOULD EXIST UNDER ALL COMPONENTS SHOWN IN BOLD AND UNDER TRACES CONNECTING TO THOSE COMPONENTS 図 17.FE パッケージの推奨 PCBレイアウト 31152f 詳細：www.linear-tech.co.jp/LTC3115-2 31 LTC3115-2 標準的応用例 最大抵抗値が 100k の自動車用 450kHzレギュレータ L1 10µH CBST1 0.1µF CBST2 0.1µF BST1 SW1 2.7V TO 40V SW2 BST2 PVIN VIN CIN 10µF PVOUT RUN LTC3115-2 VC CO 47µF × 2 CFB RFB 33nF 13.7k RTOP 100k CFF 330pF 5V 1A VIN > 4V 2A VIN ≥ 6V RFF 1.5k 100k FB PWM/SYNC PVCC VCC RT RT 80.6k GND PGND CIN: AVX22205C106KAT2A CO: GRM43ER61A476KE19L L1: WÜRTH 744 778910 1000pF RBOT 24.9k C1 4.7µF 31152 TA02a 高速 （10µs） 入力トランジェント （VIN ＝ 13.8V ∼ 30V） INPUT VOLTAGE (10V/DIV) 高速（10µs）入力トランジェント （VIN ＝ 4V ∼ 13.8V） 30V 13.8V INPUT VOLTAGE (5V/DIV) 13.8V 4V VOUT (200mV/DIV) VOUT (100mV/DIV) 500µs/DIV 31152 TA02b 500µs/DIV 0A から800mA の 負荷ステップ （VIN ＝ 3.6V） LOAD CURRENT (500mA/DIV) 31152 TA02c 0A から2A の 負荷ステップ （VIN ＝ 13.8V） LOAD CURRENT (1A/DIV) VOUT (200mV/DIV) VOUT (100mV/DIV) 500µs/DIV 31152 TA02d 500µs/DIV 31152 TA02e 31152f 32 詳細：www.linear-tech.co.jp/LTC3115-2 LTC3115-2 標準的応用例 広入力電圧範囲（10V ∼ 40V）、1MHz、24V/400mA 電源 L1 15µH CBST2 0.1µF CBST1 0.1µF BST1 SW1 10V TO 40V UVLO PROGRAMMED TO 10V (1.3V HYSTERESIS) R1 953k SW2 BST2 PVIN VIN CIN 4.7µF PVOUT LTC3115-2 RUN R2 130k VC CO 10µF CFB RFB 4700pF 4.99k FB RT 35.7k GND RFF 4.99k C1 4.7µF PGND L1: WÜRTH 744 066 150 31152 TA03a 効率とVIN 最大負荷電流とVIN 92 2.5 EFFICIENCY (%) LOAD CURRENT (A) ILOAD = 0.5A 90 2.0 1.5 1.0 0.5 0 CFF 47pF RBOT 43.2k PWM/SYNC PVCC VCC RT RTOP 1M 24V 500mA VIN ≥ 12V 400mA VIN ≥ 10V 10 ILOAD = 1A 88 86 84 82 30 20 INPUT VOLTAGE (V) 80 40 10 20 30 INPUT VOLTAGE (V) 40 31152 TA03c 31152 TA03b パワーアップ / パワーダウン波形 （ILOAD ＝ 0.5A） VIN (5V/DIV) VOUT (10V/DIV) INDUCTOR CURRENT (2A/DIV) 50ms/DIV 31152 TA03d 31152f 詳細：www.linear-tech.co.jp/LTC3115-2 33 LTC3115-2 標準的応用例 10.6V の入力低電圧ロックアウトしきい値を備えた産業用 12V、1MHzレギュレータ L1 10µH CBST2 0.1µF CBST1 0.1µF BST1 SW1 10V TO 40V ENABLED WHEN VIN REACHES 10.6V DISABLED WHEN VIN FALLS BELOW 8.7V SW2 BST2 PVIN VIN CIN 10µF R1 2M PVOUT LTC3115-2 VC RUN R2 255k CFB RFB 820pF 40.2k FB PWM/SYNC PVCC VCC RT RT 35.7k CO 22µF GND 12V 1.4A RTOP 1M CFF 33pF RFF 10k RBOT 90.9k C1 4.7µF PGND 31152 TA04a CIN: MURATA GRM55DR61H106K CO: TDK CKG57NX5R1H226M L1: WÜRTH 744 066 100 0A から1.5A の負荷ステップ （VIN ＝ 24V） PWM モードの効率と負荷電流 100 EFFICIENCY (%) 90 VOUT (500mV/DIV) 80 70 INDUCTOR CURRENT (1A/DIV) 60 VIN = 10.6V VIN = 12V VIN = 24V VIN = 36V 50 40 0.01 0.1 LOAD CURRENT (A) 500µs/DIV 31152 TA04c 1 31152 TA04b 0A から1.5A の負荷ステップ （VIN ＝ 10.6V） 0A から1.5A の負荷ステップ （VIN ＝ 40V） VOUT (500mV/DIV) VOUT (500mV/DIV) INDUCTOR CURRENT (1A/DIV) INDUCTOR CURRENT (1A/DIV) 500µs/DIV 31152 TA04d 500µs/DIV 31152 TA04e 31152f 34 詳細：www.linear-tech.co.jp/LTC3115-2 LTC3115-2 標準的応用例 入力電圧が 20V ∼ 40V の 24V、750kHz 産業用電源レール L1 22µH * CBST1 0.1µF BST1 SW1 20V TO 40V OPEN DRAIN OUTPUT R1 500k SW2 BST2 PVIN VIN CIN 10µF *OPTIONAL: INSTALL IN APPLICATIONS SUBJECT TO OUTPUT OVERLOAD OR SHORT-CIRCUIT CONDITIONS CBST2 0.1µF RUN PVOUT 1µF LTC3115-2 ON OFF VC + RFB 25k CO 82µF CFB 3300pF GND PGND CFF 100pF RTOP 1M RFF 51k 100pF FB RT PWM/SYNC PVCC VCC 24V 1.5A RBOT 43.2k RT 47.5k C1 4.7µF 31152 TA05a CO: OS-CON 35SVPF82M WÜRTH: 744 066 220 時間的に変化する入力レールからの 安定化出力電圧 高速（20µs）入力電圧トランジェント （VIN ＝ 20V ∼ 35V） 35V 40V INPUT VOLTAGE (5V/DIV) VIN (5V/DIV) 20V VOUT (5V/DIV) VOUT (200mV/DIV) 20V 10ms/DIV 31152 TA05b 500µs/DIV 0A から1.5A の負荷ステップ （VIN ＝ 20V） 31152 TA05e 効率と負荷電流 100 LOAD CURRENT (1A/DIV) 90 EFFICIENCY (%) 80 VOUT (500mV/DIV) INDUCTOR CURRENT (2A/DIV) 70 60 50 40 500µs/DIV 31152 TA05c VIN = 20V VIN = 24V VIN = 36V 30 20 0.01 0.10 LOAD CURRENT (A) 1 31152 TA05d 31152f 詳細：www.linear-tech.co.jp/LTC3115-2 35 LTC3115-2 標準的応用例 USB、FireWire、自動車、および非安定化 ACアダプタの電源を5V に安定化（750kHz） USB 4.1V TO 5.5V FireWire 8V TO 36V AUTOMOTIVE 3.6V TO 40V WALL ADAPTER 4V TO 40V D1 D2 L1 10µH CBST1 0.1µF D3 D4 CBST2 0.1µF BST1 SW1 + 2.2µF 100µF ELECT SW2 BST2 PVIN VIN PVOUT LTC3115-2 PWM/SYNC BURST PWM VC RUN OFF ON CO 47µF ×2 CFB RFB 4700pF 100k FB RT 47.5k PVCC VCC RT GND PGND 5V 600mA RTOP 1M CFF 47pF RFF 51k RBOT 249k C1 4.7µF 31152 TA06a CIN: MURATA GRM55DR61H106K CO: GRM43ER60J476 D1-D4: B360A-13-F L1: COILCRAFT LPS6225 ソフトスタート波形 （VIN ＝ 24V、ILOAD ＝ 0.5A） FireWire 入力の活線挿入 （VIN ＝ 4V ∼ 24V） VIN at IC (10V/DIV) VRUN (5V/DIV) ~24V VCC (5V/DIV) ~4V VOUT (2V/DIV) VOUT (200mV/DIV) INDUCTOR CURRENT (500mA/DIV) 31152 TA06e 500µs/DIV 効率と負荷電流 （自動車用入力） 2ms/DIV 31152 TA06c 出力電圧のトランジェント応答 （600mA の負荷ステップ、自動車用入力から給電） 100 90 EFFICIENCY (%) 80 70 60 VOUT (200mV/DIV) VIN = 36V VOUT (200mV/DIV) VIN = 12V VOUT (200mV/DIV) VIN = 3.6V 50 VIN = 3.6V VIN = 5V VIN = 12V VIN = 24V VIN = 36V 40 30 20 0.01 0.1 LOAD CURRENT (A) 1ms/DIV 31152 TA06d 1 31152 TA06b 31152f 36 詳細：www.linear-tech.co.jp/LTC3115-2 LTC3115-2 標準的応用例 入力電圧範囲が 8V ∼ 40V の 1.5MHz、12Vレギュレータ L1 4.7µH CBST2 0.1µF CBST1 0.1µF BST1 SW1 8V TO 40V CI 4.7µF SW2 BST2 PVIN VIN PVOUT RUN LTC3115-2 PWM/SYNC BURST PWM RT 23.7k VC CO 22µF CFB RFB 1000pF 15k FB RT PVCC VCC GND PGND 12V AT 500mA 1A VIN > 10V RTOP 1M CFF 33pF RFF 15k RBOT 90.9k C1 4.7µF 31152 TA07a CO: TDK C3225X7R1C226k L1: COILCRAFT MOS6020-472MX 負荷ステップのトランジェント応答 （0mA から500mA、VIN ＝ 24V） 負荷ステップのトランジェント応答 （0mA から500mA、VIN ＝ 8V） LOAD CURRENT (500mA/DIV) LOAD CURRENT (500mA/DIV) VOUT (500mV/DIV) VOUT (500mV/DIV) INDUCTOR CURRENT (1A/DIV) INDUCTOR CURRENT (1A/DIV) 200µs/DIV 31152 TA07b 効率と負荷電流 （Burst Mode 動作） 効率と出力電流（PWM モード） 100 90 90 80 70 EFFICIENCY (%) EFFICIENCY (%) 80 70 60 50 40 VIN = 6V VIN = 10V VIN = 24V VIN = 36V 30 20 0.01 31152 TA07c 200µs/DIV 0.1 LOAD CURRENT (A) 1 31152 TA07d 60 50 40 VIN = 6V VIN = 10V VIN = 24V VIN = 36V 30 20 0.1 1 10 LOAD CURRENT (mA) 100 31152 TA07e 31152f 詳細：www.linear-tech.co.jp/LTC3115-2 37 LTC3115-2 パッケージ 最新のパッケージ図面については、http://www.linear-tech.co.jp/designtools/packaging/を参照してください。 DHD Package 16-Lead Plastic DFN (5mm 4mm) (Reference LTC DWG # 05-08-1707) 0.70 ±0.05 4.50 ±0.05 3.10 ±0.05 2.44 ±0.05 (2 SIDES) PACKAGE OUTLINE 0.25 ± 0.05 0.50 BSC 4.34 ±0.05 (2 SIDES) RECOMMENDED SOLDER PAD PITCH AND DIMENSIONS 5.00 ±0.10 (2 SIDES) R = 0.20 TYP 4.00 ±0.10 (2 SIDES) 9 R = 0.115 TYP 0.40 ± 0.10 16 2.44 ± 0.10 (2 SIDES) PIN 1 TOP MARK (SEE NOTE 6) PIN 1 NOTCH 8 0.200 REF 1 0.25 ± 0.05 0.50 BSC 0.75 ±0.05 0.00 – 0.05 (DHD16) DFN 0504 4.34 ±0.10 (2 SIDES) BOTTOM VIEW—EXPOSED PAD 注記： 1. 図は JEDEC パッケージ・アウトライン MO-229 のバージョンのバリエーション （WJGD-2） として提案。 2. 図は実寸とは異なる 3. 全ての寸法はミリメートル 4. パッケージ底面の露出パッドの寸法にはモールドのバリを含まない。 モールドのバリは （もしあれば）各サイドで 0.15mm を超えないこと 5. 露出パッドは半田メッキとする 6. 灰色の部分はパッケージのトップとボトムのピン 1 の位置の参考に過ぎない 31152f 38 詳細：www.linear-tech.co.jp/LTC3115-2 LTC3115-2 パッケージ 最新のパッケージ図面については、http://www.linear-tech.co.jp/designtools/packaging/を参照してください。 FE Package 20-Lead Plastic TSSOP (4.4mm) (Reference LTC DWG # 05-08-1663 Rev J) Exposed Pad Variation CA 6.40 – 6.60* (.252 – .260) 4.95 (.195) 4.95 (.195) 20 1918 17 16 15 14 13 12 11 6.60 ±0.10 4.50 ±0.10 2.74 (.108) 6.40 2.74 (.252) (.108) BSC SEE NOTE 4 0.45 ±0.05 1.05 ±0.10 0.65 BSC 1 2 3 4 5 6 7 8 9 10 RECOMMENDED SOLDER PAD LAYOUT 4.30 – 4.50* (.169 – .177) 0.09 – 0.20 (.0035 – .0079) 0.50 – 0.75 (.020 – .030) NOTE： 1. 標準寸法：ミリメートル ミリメートル 2. 図は実寸とは異なる （インチ） 3. 図は実寸とは異なる 0.25 REF 1.20 (.047) MAX 0° – 8° 0.65 (.0256) BSC 0.195 – 0.30 (.0077 – .0118) TYP 0.05 – 0.15 (.002 – .006) FE20 (CA) TSSOP REV J 1012 4. 露出パッド接着のための推奨最小 PCB メタルサイズ * 寸法にはモールドのバリを含まない。 モールドのバリは各サイドで 0.150mm （0.006"） を超えないこと 31152f リニアテクノロジー・コーポレーションがここで提供する情報は正確かつ信頼できるものと考えておりますが、その使用に関する責務は 一切負いません。また、ここに記載された回路結線と既存特許とのいかなる関連についても一切関知いたしません。なお、日本語の資料は あくまでも参考資料です。訂正、変更、改版に追従していない場合があります。最終的な確認は必ず最新の英語版データシートでお願いいたします。 39 LTC3115-2 標準的応用例 コールドクランクに対応できる自動車用 2MHz、5Vレギュレータ L1 3.3µH CBST2 0.1µF CBST1 0.1µF BST1 SW1 AUTOMOTIVE 4V TO 40V SW2 BST2 PVIN VIN CIN 4.7µF PVOUT LTC3115-2 PWM/SYNC BURST PWM VC RUN OFF ON CO 47µF × 2 CFB RFB 4700pF 24.3k 5V 800mA RTOP 100k CFF 100pF RFF 2k 100k FB CO: MURATA GRM43ER61A476 L1: COILCRAFT LPS5030-332ML RT 17.8k 1000pF RBOT 24.9k PVCC RT GND PGND VCC C1 4.7µF 31152 TA08a 負荷ダンプ時の高速（10µs） 入力トランジェント （VIN ＝ 13.8V ∼ 36V） 800mA 負荷でのコールドクランク時 入力トランジェント 36V 12V VIN (2V/DIV) コールドクランク時の高速（10µs） 入力トランジェント （VIN ＝ 13.8V ∼ 4V） INPUT VOLTAGE (10V/DIV) 15ms FALL TIME 13.8V INPUT VOLTAGE (5V/DIV) 13.8V 4V 6V 4.5V VOUT (200mV/DIV) VOUT (200mV/DIV) VOUT (200mV/DIV) INDUCTOR CURRENT (1A/DIV) 200ms/DIV 31152 TA08b 31152 TA08c 200µs/DIV 200µs/DIV 31152 TA08d 関連製品 説明 2A（IOUT）、40V 同期整流式昇降圧コンバータ 注釈 LTC3115-1 製品番号 LTC3112 2.5A（IOUT）、15V 同期整流式昇降圧 DC/DCコンバータ VIN：2.7V ∼ 15V、VOUT：2.5V ∼ 14V、IQ ＝40µA、 ISD < 1µA、DFNおよび TSSOP パッケージ LTC3113 3A（IOUT）、2MHz 同期整流式昇降圧 DC/DCコンバータ VIN：1.8V ∼ 5.5V、VOUT：1.8V ∼ 5.25V、IQ ＝30µA、 ISD < 1µA、DFNおよび TSSOP パッケージ LTC3127 1A （IOUT）、1.2MHz 昇降圧 DC/DCコンバータ、 プログラム可能な入力電流制限付き 96%の効率、VIN：1.8V ∼ 5.5V、VOUT：1.8V ∼ 5.25V、 IQ ＝35µA、ISD < 4µA、MSOPおよび DFN パッケージ LTC3789 高効率、同期整流式 4スイッチ昇降圧コントローラ VIN：4V ∼ 38V、VOUT：0.8V ∼ 38V、 IQ ＝3mA、ISD < 60µA、SSOP-28および QFN-28 パッケージ LTC3785 ≤10A （IOUT）、高効率、1MHz 同期整流式、 No RSENSE ™昇降圧コントローラ VIN：2.7V ∼ 10V、VOUT：2.7V ∼ 10V、 IQ ＝86µA、ISD < 15µA、QFN パッケージ LTC3534 7V、500mA （IOUT）、1MHz 同期整流式昇降圧 DC/DCコンバータ 94%の効率、VIN：2.4V ∼ 7V、VOUT：1.8V ∼ 7V、 IQ ＝25µA、ISD < 1µA、DFNおよび GN パッケージ VIN：2.7V ∼ 40V、VOUT：2.7V ∼ 40V、IQ ＝30µA、 ISD < 3µA、DFNおよび TSSOP パッケージ 31152f 40 リニアテクノロジー株式会社 〒102-0094 東京都千代田区紀尾井町3-6紀尾井町パークビル8F TEL 03-5226-7291 ● FAX 03-5226-0268 ● www.linear-tech.co.jp/LTC3115-2 LT 0813 • PRINTED IN JAPAN LINEAR TECHNOLOGY CORPORATION 2013