MB89560A - Spansion

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
富士通マイクロエレクトロニクス
DATA SHEET
DS07–12555–3
マイクロコントローラ 8 ビットオリジナル
CMOS
®
MB89560A シリーズ
MB89567A/567AC/P568/PV560
■ 概 要
MB89560A シリーズは，ASIC (Application Specific IC) 対応が可能なオリジナル 8 ビットワンチップマイクロコントロー
ラであるF2MC*-8Lファミリの汎用品の一つとして開発された製品です。コンパクトな命令体系に加えて，LCDコントロー
ラ・ドライバ，A/D コンバータ，I2C インタフェース，タイマ，UART，シリアルインタフェース，2 チャンネル PWM タイマ，
PWC タイマ，外部割込みなどの豊富な周辺機能を内蔵した汎用ワンチップマイクロコントローラです。
特に LCD コント
ローラ・ドライバは LCD のデューティ駆動とスタティック駆動を同時に制御することができます。
＊： F2MC は FUJITSU Flexible Microcontroller の略で , 富士通マイクロエレクトロニクス株式会社の登録商標です。
■ 特 長
・F2MC-8L ファミリ CPU コア
・コントローラに最適な命令体系：乗除算命令，16 ビット演算命令，テスト＆ブランチ命令，ビット操作命令など
・低電圧動作 (A/D コンバータ未使用時 )
・低消費電流 (2 系統のクロック制御が可能 )
・最小命令実行時間：0.32 μs/3.5 V ∼ 5.5 V (12.5 MHz 時 )
・2 種類のプログラマブルパルスジェネレータ (PPG)：6 ビットおよび 12 ビット
・I2C インタフェース
・3 種類のシリアル I/F
8 ビットシリアル I/O
UART/SIO
高速 UART ( 転送レート：300bps ∼ 192000bps/10MHz)
（続く）
富士通マイクロエレクトロニクスのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。
ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。
http://edevice.fujitsu.com/micom/jp-support/
Copyright©2002-2009 FUJITSU MICROELECTRONICS LIMITED All rights reserved
2009.5
MB89560A シリーズ
（続き）
・I/O ポート： 最大 50 本
・21 ビットタイムベースタイマ
・2 チャネル 8 ビット PWM タイマ
・8/16 ビット タイマ / カウンタ (8 ビット× 2 ch または 16 ビット× 1 ch)
・8 ビット PWC タイマ
・ウォッチドッグタイマ
・時計プリスケーラ (17 ビット )
・10 ビット A/D コンバータ：8 チャネル
・外部割込み 1：8 チャネル
・外部割込み 2 ( ウェイクアップ )：4 チャネル
・LCD コントローラ / ドライバ：24SEG × 4COM ( 最高 96 画素，デューティLCD モード，
スタティック LCD モード )
・LCD 駆動用昇圧回路内蔵 ( オプションより選択 )
・ワイルドレジスタ ( 最大 6 アドレス )
・低消費電力モード ( ストップモード，スリープモード，時計モード，サブクロックモード )
・LQFP-80 パッケージ , QFP-80 パッケージ
・CMOS 構造
■ 品種構成
品名
項目
分類
ROM 容量
RAM 容量
CPU 機能
ポート
MB89567A
MB89567AC
MB89P568
MB89PV560
量産品
( マスク ROM 品 )
ワンタイム品
ピギー / エバ品
( 評価・開発用 )
32 K × 8 ビット
( 内蔵 ROM)
48 K × 8 ビット
( 内蔵 ROM)
56 K × 8 ビット
( 外付け ROM)
1 K × 8 ビット
基本命令数：136 命令
命令ビット長：8 ビット
命令長：1 ∼ 3 バイト
データビット長：1，8，16 ビット長
最小命令実行時間：0.32 μs/12.5 MHz
割込み処理時間：2.88 μs/12.5 MHz
汎用入出力ポート (N-ch オープンドレイン ) ： 20 本 (2 本は I2C と兼用 ,16 本は LCD と兼用，
残りはリソースと兼用 )
汎用入出力専用ポート (CMOS)
： 30 本 ( リソースと兼用 )
合 計
： 50 本
ウォッチドッ リセット発生周期： メインクロック最小 221/FCH*7
グタイマ
サブクロック最小 214/FCL*7
21 ビット
タイムベース 21 ビット割込みサイクル : 213/FCH*7, 215/FCH*7, 218/FCH*7, 222/FCH*7
タイマ
2 チャネル
8 ビット
PWM
タイマ
8 ビットインターバルタイマ動作
( 方形波出力可，動作クロック周期 1 tinst, 8 tinst, 16 tinst, 64 tinst)
8 ビット分解能 PWM 動作 ( 変換周期 128 × 1 tinst ∼ 256 × 64 tinst)
カウントクロックに 8/16 ビットタイマ / カウンタ出力を選択可
10 ビット
A/D
コンバータ *2
10 ビット精度× 8 チャネル
A/D 変換モード ( 変換時間 60 tinst)
内部タイマ ( タイムベースタイマ出力または 8/16 ビットタイマ / カウンタによる連続起動可 )
外部割込み 1
( ウェイク
アップ )
8 チャネル独立 ( 割込みベクタ要求フラグ要求出力許可 )
エッジ選択 ( 立上り / 立下り可 )
ストップ / スリープ / 時計モードからの解除にも使用 ( ストップモードでもエッジ検出可 )
外部割込み 2
( ウェイク
アップ )
4 チャンネル (“L”レベル割込み入力許可独立 )
ストップ / スリープ / 時計モードからの解除にも使用 ( ストップモードでも“L”レベル検出可 )
（続く）
2
DS07–12555–3
MB89560A シリーズ
（続き）
品名
MB89567A
項目
パルス幅
カウント
タイマ (PWC)
MB89567AC
MB89P568
MB89PV560
8 ビットタイマ動作 ( カウントクロック周期 1 tinst, 4 tinst, 32 tinst)
8 ビットリロードタイマ動作 ( トグル出力可動作クロック周期 1 tinst ∼ 32 tinst)
8 ビットパルス幅測定 ( 連続測定可：H 幅または L 幅，“立上り∼立上り”または“立下り∼立下り”
および“立上り∼立上り”周期 )
8/16 ビット
タイマ
カウンタ
8 ビットタイマ / カウンタ動作 2 チャンネル ( タイマ 1 およびタイマ 2 各動作クロック独立 )
または 16 ビットタイマ / カウンタ動作
タイマ 1 または 16 ビットタイマ / カウンタ動作時は外部クロック入力によるカウント動作
17 ビット
割込み周期：31.25 ms，0.25 s，0.5 s, 1.00 s, 2.00 s, 4.00 s / 32.768 kHz
時計
プリスケーラ
6 ビット
PPG タイマ
内部 6 ビットカウンタ
出力周波数：パルス幅および周期は選択可
12 ビット
PPG タイマ
内部 12 ビットカウンタ
出力周波数：パルス幅および周期は選択可
I2C インタ
フェース *4
8 ビット
シリアル
I/O
不可
1 チャンネル
8 ビット長
LSB ファースト /MSB ファースト選択可
転送クロック
( 外部シフトクロック，内部シフトクロック 2 tinst，8 tinst，32 tinst) *5
UART/ SIO
転送データ長：UART は 7, 8 ビット , SIO は 8 ビット
転送レート (1201 bps ∼ 78125 bps / 10 MHz メインクロック )
サブクロックモードで使用可
高速 UART
転送データ長：4，6，7，8 ビット
転送レート (300 bps ∼ 192000 bps/9.216 MHz メインクロック )
サブクロックモードで使用可
LCD
コントローラ
ドライバ
COM 出力
：4 ( 最大 )
SEG 出力
：24 ( 最大 )
LCD 駆動電源 ( バイアス ) 端子 ：4
LCD 表示 RAM 容量
：12 バイト (24 × 4 ビット最高 96 画素 )
デューティ LCD モードおよびスタティック LCD モード
LCD 駆動用昇圧回路内蔵 ( オプション ) *1
LCD 駆動用分割抵抗内蔵 ( オプション )
ワイルド
レジスタ
最大 6 バイトのデータを 6 つのアドレスに割り当て可能
ワイルドレジスタに特定のアドレスとデータを割り当てると ROM 空間内の
任意のデータを置き換え可能
ワイルドレジスタの設定はデバイスを介して異なる通信方法を使用
低消費電力
( スタンバイ )
モード
サブクロックモード，スリープモード，時計モード，ストップモード
CMOS
プロセス
動作電圧 *6
2.2 V ∼ 5.5 V
2.7 V ∼ 5.5 V
2.7 V ∼ 5.5 V*3
＊ 1：昇圧回路が使用された場合 LCD 駆動バイアスは 1/3 バイアスに固定となります ( マスクオプションより設定 ) 。
＊ 2：品種によっては電圧が異なります (「■ 電気的特性」参照 ) 。
＊ 3：使用 EPROM：MBM27C512-20 を外部 ROM に使用してください ( 動作電圧：4.5 V ∼ 5.5 V)
＊ 4：I2C は Intel 社 SMB1.0 仕様および Philips 社 I2C 仕様です。
＊ 5：1 tinst ＝ 1 インストラクションサイクル ( 実行時間 ) メインクロックの 1/4，1/8，1/16，または 1/64，およびサブク
ロックの 1/2
＊ 6：使用周波数などの条件によって異なります (「■ 電気的特性」参照 ) 。
＊ 7：FCH：メインクロック原発振，FCL：サブクロック原発振
DS07–12555–3
3
MB89560A シリーズ
■ パッケージと品種対応
パッケージ
MB89567A/
MB89567AC
MB89P568-101
MB89P568-102
MB89PV560-101
MB89PV560-102
FPT-80P-M21
○
○
×
FPT-80P-M06
○
○
×
FPT-80P-M22
○
○
×
MQP-80C-P01
×
×
○
○：あり ×：なし
（注意事項）各パッケージの詳細は，「■ パッケージ・外形寸法図」を参照してください。
■ 品種間の相違点
1. メモリ空間
ワンタイム品などで評価する際には，実際に使用する品種との相違をよく確認のうえ，評価してください。特に，以下の
点にご注意願います。
・スタック領域などを RAM の上限に設定している場合。
2. 消費電流
・MB89PV560 では背面ソケットに接続している EPROM の消費する電流が加わります。
・低速で動作させた場合には，OTPROM (EPROM) 搭載品種の消費電流はマスク ROM 搭載品種より多くなります。
ただし，スリープ / ストップモードの消費電流は同等となります。詳細は，
「■ 電気的特性」を参照してください。
3. マスクオプション
オプションで選択できる機能，オプションの指定方法は品種により異なります。
「■ マスクオプション一覧表」で確認のうえご使用ください。
特に以下の点にご注意願います。
4. ワイルドレジスタ機能
ワイルドレジスタは以下のアドレス領域で使用できます。
デバイス
アドレス
MB89PV560
4000H ∼ FFFFH
MB89P568
4000H ∼ FFFFH
MB89567A/567AC
8000H ∼ FFFFH
5. P40，P41
MB89PV560/P568 の P40 および P41 端子の初期化には 64 カウントクロックの外部発振を必要とします。そのため，これ
らの端子はパワーオン時に不安定になります。MB89567A/567ACの場合，パワーオン時これらの端子はHigh-Zとなります。
4
DS07–12555–3
MB89560A シリーズ
■ 端子配列図
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
SEG06
SEG05
SEG04
SEG03
SEG02
SEG01
SEG00
COM3
COM2
COM1
COM0
V3
V2
V1
V0
C0*2
C1*2
P47/PWC
P46/UI/SI1
P45/UO/SO1
(Top view)
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
P44/UCK/SCK1
P43/PWM2/PPG2
P42/PWM1/EC1
P41/HCK*1/TO12
P40/WTO/TO11
P31/SDA
P30/SCL
Vcc
P27/INT23
P26/INT22
P25/INT21
P24/INT20
P23/PPG1
P22/SCK
P21/SO
P20/SI
X1
X0
MODA
X1A
P07/AN7
P06/AN6
P05/AN5
P04/AN4
P03/AN3
P02/AN2
P01/AN1
P00/AN0
AVss
P17/INT17
P16/INT16
P15/INT15
P14/INT14
P13/INT13
P12/INT12
P11/INT11
C
P10/INT10
RST
X0A
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
SEG07
P50/SEG08
P51/SEG09
P52/SEG10
P53/SEG11
P54/SEG12
P55/SEG13
P56/SEG14
P57/SEG15
P60/SEG16
P61/SEG17
P62/SEG18
Vss
P63/SEG19
P64/SEG20
P65/SEG21
P66/SEG22
P67/SEG23
AVR
AVcc
(FPT-80P-M21)
(FPT-80P-M22)
＊ 1：メインクロック発振の 2 分周間出力
＊ 2：LCD 昇圧回路内蔵品のみ
( 注意事項 ) *2 のマスクオプションの組合せについては「■ マスクオプション一覧表」を参照してください。
（続く）
DS07–12555–3
5
MB89560A シリーズ
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
SEG04
SEG03
SEG02
SEG01
SEG00
COM3
COM2
COM1
COM0
V3
V2
V1
V0
C0*2
C1*2
P47/PWC
(Top view)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
P46/UI/SI1
P45/UO/SO1
P44/UCK/SCK1
P43/PWM2/PPG2
P42/PWM1/EC1
P41/HCK*1/TO12
P40/WTO/TO11
P31/SDA
P30/SCL
Vcc
P27/INT23
P26/INT22
P25/INT21
P24/INT20
P23/PPG1
P22/SCK
P21/SO
P20/SI
X1
X0
MODA
X1A
X0A
RST
P05/AN5
P04/AN4
P03/AN3
P02/AN2
P01/AN1
P00/AN0
AVss
P17/INT17
P16/INT16
P15/INT15
P14/INT14
P13/INT13
P12/INT12
P11/INT11
C
P10/INT10
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
SEG05
SEG06
SEG07
P50/SEG08
P51/SEG09
P52/SEG10
P53/SEG11
P54/SEG12
P55/SEG13
P56/SEG14
P57/SEG15
P60/SEG16
P61/SEG17
P62/SEG18
Vss
P63/SEG19
P64/SEG20
P65/SEG21
P66/SEG22
P67/SEG23
AVR
AVcc
P07/AN7
P06/AN6
(FPT-80P-M06)
＊ 1：メインクロックの 2 分周間出力
＊ 2：LCD 昇圧回路内蔵品のみ
( 注意事項 ) *2 のマスクオプションの組合せについては「■ マスクオプション一覧表」を参照してください。
（続く）
6
DS07–12555–3
MB89560A シリーズ
（続き）
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
SEG04
SEG03
SEG02
SEG01
SEG00
COM3
COM2
COM1
COM0
V3
V2
V1
V0
C0*2
C1*2
P47/PWC
(Top view)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
100
99
98
97
96
95
94
*3
101
102
103
104
105
106
107
108
109
110
111
112
81
82
83
84
93
92
91
90
89
88
87
86
85
P46/UI/SI1
P45/UO/SO1
P44/UCK/SCK1
P43/PWM2/PPG2
P42/PWM1/EC1
P41/HCK*1/TO12
P40/WTO/TO11
P31/SDA
P30/SCL
Vcc
P27/INT23
P26/INT22
P25/INT21
P24/INT20
P23/PPG1
P22/SCK
P21/SO
P20/SI
X1
X0
MODA
X1A
X0A
RST
P05/AN5
P04/AN4
P03/AN3
P02/AN2
P01/AN1
P00/AN0
AVss
P17/INT17
P16/INT16
P15/INT15
P14/INT14
P13/INT13
P12/INT12
P11/INT11
C
P10/INT10
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
SEG05
SEG06
SEG07
P50/SEG08
P51/SEG09
P52/SEG10
P53/SEG11
P54/SEG12
P55/SEG13
P56/SEG14
P57/SEG15
P60/SEG16
P61/SEG17
P62/SEG18
Vss
P63/SEG19
P64/SEG20
P65/SEG21
P66/SEG22
P67/SEG23
AVR
AVcc
P07/AN7
P06/AN6
(MQP-80C-P01)
*1：メインクロックの 2 分周間出力
*2：LCD 昇圧回路内蔵品のみ
*3：パッケージトップの端子配列（MB89PV560 のみ）
( 注意事項 ) *2 のマスクオプションの組合せについては「■ マスクオプション一覧表」を参照してください。
・パッケージ上側の端子配列 (MB89PV560 のみ )
端子番号
端子名
端子番号
端子名
端子番号
端子名
端子番号
端子名
81
N.C.
89
A2
97
N.C.
105
OE
82
A15
90
A1
98
O4
106
N.C.
83
A12
91
A0
99
O5
107
A11
84
A7
92
N.C.
100
O6
108
A9
85
A6
93
O1
101
O7
109
A8
86
A5
94
O2
102
O8
110
A13
87
A4
95
O3
103
CE
111
A14
88
A3
96
VSS
104
A10
112
VCC
N.C.：内部接続がありますので使用しないでください。
DS07–12555–3
7
MB89560A シリーズ
■ 端子機能説明
端子番号
LQFP ＊ 1 MQFP ＊ 3
LQFP ＊ 2 QFP ＊ 4
43
45
端子名
回路形式
X0
44
46
X1
42
44
MODA
機 能 説 明
A
メインクロック用の水晶などの振動子接続用端子です。
外部クロックを使用するときは X0 に入力し X1 は開放にしてくだ
さい。
C
メモリアクセスモード設定入力端子です。
Vss に直結してください。ヒステリシス入力です。
39
41
RST
D
リセット入出力端子です。
プルアップ抵抗付き CMOS 出力とヒステリシス入力になっていま
す。内部のリセット要因により端子から "L" を出力します。また，
"L" の入力によっても内部回路が初期化されます。
49 ∼ 52
51 ∼ 54
P24/INT20 ∼
P27/INT23
E
CMOS タイプの汎用の入出力ポートです。
外部割込み 2 の入力 ( ウェイクアップ ) と兼用しています。外部割
込み 2 の入力は，ヒステリシス入力です。
38,
40,
36 ∼ 30
38 ∼ 32
P10/INT10 ∼
P17/INT17
E
CMOS タイプの汎用の入出力ポートです。
外部割込み 1 の入力 ( ウェイクアップ ) と兼用しています。外部割
込み 1 の入力はヒステリシス入力です。
60
62
P44/UCK/
SCK1
E
CMOS タイプの汎用の入出力ポートです。
高速 UART およびシリアル I/O のクロック入出力端子と兼用してい
ます。リソースはヒステリシス入力です。
61
63
P45/UO/SO1
F
CMOS タイプの汎用の入出力ポートです。
高速 UART およびシリアル I/O のデータ出力端子と兼用していま
す。
62
64
P46/UI/SI1
G
N-ch オープンドレインタイプの汎用入出力ポートです。
シリアル I/O および高速 UART のデータ出力端子と兼用していま
す。リソースはヒステリシス入力です。
63
65
P47/PWC
G
N-ch オープンドレインタイプの汎用入出力ポートです。
PWC タイマのクロック入力端子と兼用しています。
リソースはヒステリシス入力です。
56
58
P40/WTO/
TO11
F
CMOS タイプの汎用の入出力ポートです。
8/16 ビットタイマ / カウンタ出力端子および PWC 出力端子と兼用
しています。リソースはヒステリシス入力です。
57
59
P41/HCK/
TO12
F
CMOS タイプの汎用の入出力ポートです。
8/16 ビットタイマ / カウンタ出力端子です。出力はメインクロック
の 2 分周です。
45
47
P20/SI
E
CMOS タイプの汎用の入出力ポートです。
シリアル I/O のデータ入力端子と兼用しています。
リソースはヒステリシス入力です。
46
48
P21/SO
F
CMOS タイプの汎用の入出力ポートです。
シリアル I/O のデータ出力端子と兼用しています。
47
49
P22/SCK
E
CMOS タイプの汎用の入出力ポートです。
シリアル I/O のクロック入出力端子と兼用しています。
リソースはヒステリシス入力です。
48
50
P23/PPG1
F
CMOS タイプの汎用の入出力ポートです。6 ビット PPG タイマの
出力端子と兼用しています。
（続く）
8
DS07–12555–3
MB89560A シリーズ
（続き）
端子番号
LQFP ＊ 1 MQFP ＊ 3
LQFP ＊ 2 QFP ＊ 4
端子名
回路形式
機 能 説 明
54
56
P30/SCL
G
N-ch オープンドレインタイプの汎用入出力ポートです。
I2C インタフェースのクロック入出力端子と兼用しています。
55
57
P31/SDA
G
N-ch オープンドレインタイプの汎用入出力ポートです。
I2C インタフェースのデータ入出力端子と兼用しています。
65
67
C0
64
66
C1
―
昇圧電源回路内蔵品の容量の接続端子として動作します。
59
61
P43/PWM2/
PPG2
F
CMOS タイプの汎用の入出力ポートです。
8 ビット PWM タイマ 1 の PWM 波出力端子，および 12 ビット PPG
タイマの出力端子と兼用しています。
リソースはヒステリシス入力です。
58
60
P42/PWM1/
EC1
E
CMOS タイプの汎用の入出力ポートです。
8/16 ビットタイマ / カウンタの外部クロック端子，および PWM 波
出力端子と兼用しています。
28 ∼ 21
30 ∼ 23
P00/AN0 ∼
P07/AN7
J
CMOS タイプの汎用の入出力ポートです。
A/D コンバータのアナログ入力端子と兼用しています。
10 ∼ 12,
14 ∼ 18
12 ∼ 14,
16 ∼ 20
P60/SEG16 ∼
P67/SEG23
H
N-ch オープンドレインタイプの汎用出力ポートです。
LCD コントローラ / ドライバ SEG 出力端子と兼用しています。
2∼9
4 ∼ 11
P50/SEG8 ∼
P57/SEG15
H
N-ch オープンドレインタイプの汎用出力ポートです。
LCD コントローラ / ドライバ SEG 出力端子と兼用しています。
74 ∼ 80,
1
76 ∼ 80,
1∼3
SEG0 ∼ SEG7
I
LCD コントローラ / ドライバ SEG 出力専用端子です。
70 ∼ 73
72 ∼ 75
COM0 ∼
COM3
I
LCD コントローラ / ドライバ COM 出力専用端子です。
66 ∼ 69
68 ∼ 71
V0 ∼ V3
―
LCD 起動用電源端子です。
40
42
X0A
41
43
X1A
B
サブクロック用の水晶などの振動子接続用端子です。
( 低速用：32.768 kHz)
53
55
Vcc
―
電源端子です。( ＋ 5 V)
37
39
C
―
容量接続端子です。*5
13
15
Vss
―
電源 (GND) 端子です。
20
22
AVcc
―
A/D コンバータの電源端子です。
19
21
AVR
―
A/D コンバータの基準電圧入力端子です。
29
31
AVss
―
A/D コンバータの電源端子です。
Vss と同じ電位で使用してください。
＊ 1：FPT-80P-M21
＊ 2：FPT-80P-M22
＊ 3：MQP-80C-P01
＊ 4：FPT-80P-M06
＊ 5： MB89PV560-101，MB89PV560-102 および MB89567A/567AC の場合は内部接続のない N.C. 端子となります。開放
にしても，VCC に固定しても，VSS に固定しても問題ありません。
MB89P568-101，MB89P568-102 の場合は，レギュレータ安定待ち時間の選択端子となりますので，必ず VSS に固定
してください。
DS07–12555–3
9
MB89560A シリーズ
・外付け EPROM 用端子 (MB89PV560 のみ )
端子番号
端子名
I/O
82
83
84
85
86
87
88
89
90
91
A15
A12
A7
A6
A5
A4
A3
A2
A1
A0
O
アドレス出力端子です。
93
94
95
O1
O2
O3
I
データ入力端子です。
96
VSS
O
電源 (GND) 端子です。
98
99
100
101
102
O4
O5
O6
O7
O8
I
データ入力端子です。
103
CE
O
ROM 用チップイネーブル端子です。
スタンバイ時には“H”を出力します。
104
A10
O
アドレス出力端子です。
105
OE/VPP
O
ROM 用出力イネーブル端子です。
常に“L”を出力します。
107
108
109
A11
A9
A8
O
110
A13
O
111
A14
O
112
VCC
O
EPROM 用電源端子です。
81
92
97
106
N.C.
―
内部接続端子です。必ず開放にしてください。
10
機 能 説 明
アドレス出力端子です。
DS07–12555–3
MB89560A シリーズ
■ 入出力回路形式
分 類
回 路
備 考
A
・高速用（メインクロック原発振）
・発振帰還抵抗 約 1 MΩ
（5 V 時）
X1
N-ch
P-ch
P-ch
X0
N-ch
メインクロック制御信号
B
・低速用（サブクロック原発振）
・発振帰還抵抗 約 4.5 MΩ
（5 V 時）
X1A
N-ch
P-ch
X0A
N-ch
サブクロック制御信号
C
・ヒステリシス入力
D
・出力プルアップ抵抗（Pch）
約 50 kΩ
（5 V 時）
・ヒステリシス入力
・CMOS 出力
R
P-ch
N-ch
E
R
プルアップ
制御レジスタ
P-ch
P-ch
・CMOS 出力
・CMOS 入力
・リソースはヒステリシス入力
・プルアップ抵抗オプション選択可
約 50 kΩ
（5 V 時）
N-ch
ポート
リソース
（続く）
DS07–12555–3
11
MB89560A シリーズ
（続き）
分 類
回 路
備 考
F
R
プルアップ
制御レジスタ
P-ch
・CMOS 出力
・CMOS 入力
・プルアップ抵抗オプション選択可
約 50 kΩ
（5 V 時）
P-ch
N-ch
ポート
G
・CMOS 入力
・N-ch オープンドレイン出力
・リソースはヒステリシス入力
(P30, P31はI2C用のORタイプ入力)
N-ch
ポート
リソース
H
・LCD コントローラ・ドライバセグメ
ント出力
・N-ch オープンドレイン入出力
・CMOS 入力
P-ch
N-ch
P-ch
N-ch
N-ch
ポート
I
・LCD コントローラ・ドライバ
・コモン / セグメント出力
P-ch
N-ch
P-ch
N-ch
J
R
プルアップ
制御レジスタ
P-ch
P-ch
・汎用 CMOS 入出力
・アナログ入力（A/D コンバータ）
・プルアップ抵抗オプション選択可
約 50 kΩ（5 V 時）
（アナログ入力として使用する場合 ,
プルアップ抵抗禁止）
N-ch
ADEN
ポート
アナログ入力
12
DS07–12555–3
MB89560A シリーズ
■ デバイスの取扱いについて
1. ラッチアップの防止
CMOS ICでは，
中・高耐圧以外の入力端子や出力端子にVCC より高い電圧や VSS より低い電圧が印加された場合，または
VCC ∼ VSS 間に定格を超える電圧が印加された場合に，ラッチアップ現象を生じることがあります。
ラッチアップが起きると電源電流が激増し，
素子の熱破壊の恐れがありますので，
使用に際しては最大定格を超えるこ
とのないよう十分に注意してください。
アナログ系の電源投入時および切断時においてもアナログ電源 (AVCC，AVR) とアナログ入力は，デジタル電源 (VCC) を
超えないように注意してください。
2. 未使用入力端子の処理
使用していない入力端子を開放のままにしておくと，
誤動作の原因になることがありますのでPull up または
Pull downなどの処置をしてください。
3. A/D コンバータおよび D/A コンバータ搭載品種の電源端子処理
A/D コンバータおよび D/A コンバータを使用しない場合においても，AVCC ＝ DVCC ＝ VCC，AVSS ＝ AVR ＝ VSS に接続し
てください。
4. N.C. 端子の処理
N.C. ( 内部接続 ) 端子は，必ず開放にして使用してください。
5. 電源電圧の変動について
VCC 電源電圧の動作保証範囲は規格のとおりですが，
この規格範囲内においても電源電圧の急激な変化があると誤動作
を生じることがありますので，ICへの供給電圧はできるだけ安定化するよう心がけてください。安定化の基準として，商
用周波数 (50 Hz ∼ 60 Hz) でのVCC リプル変動 (P − P 値 ) は標準 VCC 値の 10％ 以下に，また電源の切替え時などの瞬時
変化においては，過渡変動率が 0.1V/ms 以下になるよう電源を抑えることを推奨いたします。
6. 外部クロック使用時の注意
外部クロック使用時においても，
パワーオンリセットおよびストップモードからの解除には，
発振安定時間がとられま
す。
7. LCD 専用の未使用端子の処理
LCD 専用出力端子が未使用の場合，端子を開放してください。
8. セグメント端子兼用ポート
セグメント端子と兼用のポートを使用する場合，ポートへの入力電圧が V3 ( セグメント駆動電圧 ) を超えないようにし
てください。昇圧回路内蔵の品種は特に注意が必要です。パワーオン時およびリセット時にセグメント端子は初期値“L”を
出力します。
9. LCD が使用されない場合
LCD が使用されていない場合，V3 端子を Vcc に接続し，その他の LCD 専用端子を開放してください。
10.ワイルドレジスタ機能
MB89PV560 ではワイルドレジスタ機能の評価はできません。ワイルドレジスタ機能評価には MB89P568 を使用してく
ださい。
11.RAM 上でのプログラム実行について
MB89PV560 を使用した場合でも，RAM 上におけるプログラム実行のデバッグはできません。
12.外部リセット端子 (RST) へのノイズの注意について
外部リセット端子 (RST) に規格値未満のリセットパルスが入力された場合，誤動作を起こすことがあります。外部リ
セット端子 (RST) に規格値未満のリセットパルスが入力されないようにして下さい。
DS07–12555–3
13
MB89560A シリーズ
■ MB89P568 の EPROM 書込みについて
MB89P568 は，MB89567A および MB89567AC のワンタイム PROM 版です。
1. 特長
・48 K バイト PROM 搭載
・EPROM モード時 (ROM ライタでの書込み時 ) MBM27C1001 相当となります。
2. メモリ空間
各モードのメモリ空間を以下に示します。
EPROM モード時
(ROM ライタ上の対応アドレス )
通常動作モード時
0000 H
I/O
0080 H
RAM
0480 H
アクセス禁止
4000 H
4000 H
プログラム領域
PROM
プログラム領域
PROM
FFFF H
FFFF H
3. EPROM への書込み方法
MB89P568 は，EPROM モードで MBM27C1001 相当の機能になるため，専用交換ソケットを使用することにより汎用
のEPROM ライタで書込みが可能です ( エレクトロニックシグネチャモードは使用できません ) 。
・書込み方法
(1) EPROM ライタを MBM27C1001 の設定にする。
(2) プログラムデータを EPROM ライタの 4000 H ∼ FFFF H にロードする。
(3) EPROM ライタで 書込みを行う。
4. 推奨スクリーニング条件
OTPROM のマイコンプログラム未書込み品は実装前のスクリーニング方法として，高温エージングをお薦めいたしま
す。
プログラム , ベリファイ
高温エージング
＋ 150 °C, 48 h
リード
実装
14
DS07–12555–3
MB89560A シリーズ
5. 書込み歩留りについて
OTPROM マイコンプログラム未書込み品は，その性質上全ビット書込み試験を実施することはできません。
したがっ
て，必ずしも書込み歩留り 100％ は保証できない場合があります。
DS07–12555–3
15
MB89560A シリーズ
■ ピギ / エバチップ搭載 EPROM の書込みについて
1. 使用 EPROM
MBM27C512-20TV
2. メモリ空間
各モードでのメモリ空間を以下に示します。
通常動作モード時
EPROM モード時
(ROM ライタ上の対応アドレス )
0000 H
I/O
0080 H
RAM
0480 H
アクセス禁止
2000 H
2000 H
プログラム領域
PROM
プログラム領域
PROM
FFFF H
FFFF H
3. EPROM への書込み方法
(1) EPROM ライタを MBM27C512 の設定にする。
(2) プログラムデータを EPROM ライタの 2000 H ∼ FFFF H にロードする。
(3) EPROM ライタで 2000 H ∼ FFFF H の書込みを行う。
16
DS07–12555–3
MB89560A シリーズ
■ ブロックダイヤグラム
X0
X1
ポ
｜
N-ch オープンドレイン ト
3
入出力ポート
I2C＊2
メインクロック
発振回路
P30/SCL
P31/SDA
SIO
クロック制御
P40/WTO/TO11
X0A
X1A
高速 UART
サブクロック
12 ビット PPG
時計プリスケーラ
PWC
8
8
ポ
｜
ト
1
内
外部割込み 1
( ウェイクアップ )
CMOS 入出力ポート
21 ビット
タイムベースタイマ
P24/INT20
P27/INT23
P23/PPG1
4
6 ビット PPG
ポ
｜
ト
2
4
外部割込み 2
( ウェイクアップ )
UART/SIO
P20/SI
P21/SO
P22/SCK
CMOS 入出力ポート
1 K バイト RAM
F2MC-8L
CPU
P41/HCK＊1/
TO12
P42/PWM1/EC1
＊4
8 bit
タイマ / カウンタ 1
( タイマ 1)
リセット回路
( ウォッチドッグ
タイマ )
RST
P10/INT10～
P17/INT17
低電力発振回路
(32.768 kHz)
部
デ
｜
タ
P43/PWM2/
PPG2
ポ
｜
ト
4
＊4
8 bit
タイマ / カウンタ 2
( タイマ 2)
P44/UCK/SCK1
P45/UO/SO1
P46/UI/SI1
8 bit
PWM タイマ 2
P47/PWC
8 bit
PWM タイマ 1
バ
CMOS 入出力ポート
(P46, P47 は N-ch オープン
ドレイン )
ス
N-ch オープンドレイン
出力ポート
8
LCD
コントローラ
ドライバ
8
24 × 4 ビット
(12 ビット )
表示用 RAM
4
4
ポ
｜
ト 4
5
・ 4
6
8
4
4
P54/SEG12～
P57/SEG15
SEG0～SEG7
COM0～COM3
オプション
8
バイト ROM
その他の端子
MODA, C*5, VCC, VSS
P50/SEG 8～
P53/SEG11
C0＊3
C1＊3
昇圧電源回路
CMOS 入出力ポート
32 K
P64/SEG20～
P67/SEG23
V0～V3
ワイルドレジスタ
＊6
P60/SEG16～
P63/SEG19
10 bit
A/D コンバータ
ポ
｜
ト
0
8
P00/AN0～
P07/AN7
AVcc
AVR
AVss
＊ 1：メインクロック発振の 2 分周出力です。
＊ 2：MB89567A は I2C 非内蔵品です。
＊ 3：マスクオプションより選択。
＊ 4：16 ビットタイマカウンタの場合は，タイマ 1 出力およびタイマ 2 出力を接続してください。
＊ 5：MB89567A/567AC/PV560 では C 端子は NC 端子となります。
＊ 6：MB89P568 は 48 K バイト ROM です。
DS07–12555–3
17
MB89560A シリーズ
■ CPU コア
1. メモリ空間
MB89560A シリーズのメモリ空間は 64 K バイトであり，
この空間の中に I/O，データ領域，プログラム領域のすべてを格
納します。I/O はアドレスの最下位近くにあり，データ領域はそのすぐ上に配置します。データ領域は，用途別にレジスタ領
域，スタック領域，
ダイレクト領域などに分割することができます。プログラム領域は正反対にアドレス空間の最上位付近
にあり，
その中でも最も上位に割込み・リセットベクタやベクタコール命令のテーブルなどを配置します。
MB89560A シ
リーズのメモリ空間の構造を以下に示します。
メモリ空間
MB89P568-101,102
MB89567A, MB89567AC
0000 H
0000 H
0000 H
0080 H
0080 H
RAM
0100 H
0100 H
0100 H
0200 H
0480 H
0480 H
*2
0492 H
レジスタ
レジスタ
0200 H
0480 H
RAM
RAM
レジスタ
0200 H
I/O
I/O
I/O
0080 H
MB89PV560-101,102
0492 H
*2
0492 H
*2
アクセス
アクセス
2000 H
アクセス
4000 H
8000 H
ROM
FFC0 H
FFFF H
外部 *1
ROM
外部 *1
ROM
FFC0 H
FFFF H
FFC0 H
FFFF H
ベクタテーブル
( リセット・割込み・ベクタコール命令 )
＊ 1：MB89P568-101, 102 は OPTROM 内蔵
＊ 2：ワイルドレジスタ設定レジスタ
18
DS07–12555–3
MB89560A シリーズ
2. レジスタ
F2MC-8L ファミリには CPU 内にある用途専用のレジスタとメモリ上にある汎用レジスタの 2 つの種類のレジスタがあ
ります。専用レジスタは以下のものが該当します。
プログラムカウンタ (PC)
：16 ビット長，命令格納位置を示します。
アキュムレータ (A)
：16 ビット長，演算などの一時記憶レジスタで 8 ビットデータ処理命令では下位側の
1 バイトを使用します。
テンポラリアキュムレータ (T) ：16 ビット長，アキュムレータとの間で演算を行います。
8 ビットデータ処理命令では下位側の 1 バイトを使用します。
インデックスレジスタ (IX)
：16 ビット長，インデックス修飾を行うレジスタです。
エクストラポインタ (EP)
：16 ビット長，メモリアドレスを示すポインタです。
スタックポインタ (SP)
：16 ビット長，スタック領域を示します。
プログラムステータス (PS)：16 ビット長，レジスタポインタやコンディションコードを格納するレジスタです。
16 ビット
初期値
：プログラムカウンタ
PC
FFFDH
：アキュムレータ
不定
：テンポラリアキュムレータ
不定
IX
：インデックスレジスタ
不定
EP
：エクストラポインタ
不定
SP
：スタックポインタ
不定
PS
：プログラムステータス
A
l フラグ＝ 0, lL1, 0 ＝ 11
他ビットは不定
さらに，PSは上位8ビットがレジスタバンクポインタ (RP) ，下位8ビットがコンディションコードレジスタ (CCR ) と分
けることができます ( 下図参照 ) 。
・プログラムステータスの構造
15
14
13
12
10
9
8
空き 空き 空き
RP
PS
11
7
6
H
I
RP
5
4
IL1 IL0
3
2
1
0
N
Z
V
C
CCR
RP は現在使用しているレジスタバンクのアドレスを示すもので，
RP の内容と実アドレスの関係は下図に示す変換規
則になっています。
・汎用レジスタ領域の実アドレス変換規則
RP 上位
発生アドレス
DS07–12555–3
オペコード下位
b0
"0" "0" "0" "0" "0" "0" "0"
"1" R4 R3 R2 R1 R0 b2
b1
A15 A14 A13 A12 A11 A10 A9
A8 A7 A6 A5 A4
A1 A0
A3 A2
19
MB89560A シリーズ
CCR は演算の結果や転送データの内容を示すビットと，割込み時の CPU の動作を制御するビットがあります。
H フラグ ：演算の結果，bit 3 から bit 4 への繰上げや借越しが発生した場合，1 にセットされ，それ以外の場
合は 0 にクリアされます。このフラグは十進補正命令用です。
I フラグ ：このフラグが 1 のとき割込みを許可し，0 のとき割込みを禁止します。リセット時に 0 になります。
IL1，0
：現在許可している割込みのレベルを示します。
このビットが示す値より強い割込み要求があった場合
のみ，割込み処理を行います。
IL1
IL0
0
0
0
1
1
0
2
1
1
3
割込みレベル
強弱
強い
1
弱い
N フラグ ：演算の結果，最上位ビットが 1 のとき 1 にセットされ，0 のとき 0 にクリアされます。
Z フラグ ：演算の結果，0 であれば 1 にセットされ，それ以外のとき 0 にクリアされます。
V フラグ ：演算の結果，2 の補数のオーバフローが発生したとき 1 にセットされ，
発生しなかったとき 0 にクリアさ
れます。
C フラグ ：演算の結果，
bit 7 から繰上げや借越しが発生した場合，1 にセットされ，それ以外の場合は 0 にクリ
アされます。また，シフト命令ではシフトアウトした値になります。
また，汎用レジスタとして，以下のものがあります。
汎用レジスタ：8 ビット長，データを格納するレジスタ
汎用レジスタは 8 ビット長のレジスタで，メモリ上のレジスタバンク内にあります。1 バンクあたり 8 個のレジスタがあ
り，全部で 32 バンクまで使用することができます。現在使用しているバンクはレジスタバンクポインタ (RP) で示します。
・レジスタバンク構成
ここのアドレス＝ 0100H ＋ 8 × (RP)
R0
R1
R2
R3
R4
R5
R6
R7
32 バンク (MB89567A/567AC)
メモリ領域
20
DS07–12555–3
MB89560A シリーズ
■ I/O マップ
アドレス
レジスタ略称
レジスタ
00 H
PDR0
ポート 0 データレジスタ
01 H
DDR0
ポート 0 方向レジスタ
02 H
PDR1
ポート 1 データレジスタ
03 H
DDR1
ポート 1 方向レジスタ
04 H ∼ 06 H
書込み / 読出し
初期値
R/W
XXXXXXXXB
W
00000000B
R/W
XXXXXXXXB
W
00000000B
( 空き領域 )
07 H
SYCC
システムクロック制御レジスタ
R/W
XXXMM100B
08 H
STBC
スタンバイ制御レジスタ
R/W
00010XXXB
09 H
WDTC
ウォッチドッグ制御レジスタ
R/W
0XXXXXXXB
0A H
TBTC
タイムベースタイマ制御レジスタ
R/W
00XXX000B
0B H
WPCR
時計プリスケーラ制御レジスタ
R/W
00XX0000B
0C H
PDR2
ポート 2 データレジスタ
R/W
XXXXXXXXB
0D H
DDR2
ポート 2 方向レジスタ
R/W
00000000B
0E H
PDR3
ポート 3 データレジスタ
R/W
XXXXXX11B
0F H
PDR4
ポート 4 データレジスタ
R/W
XXXXXXXXB
10 H
DDR4
ポート 4 方向レジスタ
R/W
XX000000B
11 H
PDR5
ポート 5 データレジスタ
R/W
00000000B
R/W
00000000B
12 H
( 空き領域 )
PDR6
13 H
ポート 6 データレジスタ
14 H ∼ 19 H
( 空き領域 )
1A H
T2CR
タイマ 2 制御レジスタ
R/W
X00000X0B
1B H
T2DR
タイマ 2 データレジスタ
R/W
XXXXXXXXB
1C H
T1CR
タイマ 1 制御レジスタ
R/W
X00000X0B
1D H
T1DR
タイマ 1 データレジスタ
R/W
XXXXXXXXB
UART1 モード制御レジスタ 1
R/W
00000000B
1E H ∼ 21 H
( 空き領域 )
22 H
SMC11
23 H
SRC1
UART1 レート制御レジスタ
R/W
XX011000B
24 H
SSD1
UART1 ステータスアンドデータレジスタ
R/W
00100X1XB
R/W
XXXXXXXXB
25 H
SIDR1/SODR1 UART1 インプットデータレジスタ /
UART1 アウトプットデータレジスタ
26 H
SMC12
UART1 モード制御レジスタ 2
R/W
XX100001B
27 H
CNTR1
PWM 制御レジスタ 1
R/W
00000000B
28 H
CNTR2
PWM 制御レジスタ 2
R/W
000X0000B
29 H
CNTR3
PWM 制御レジスタ 3
R/W
X000XXXXB
2A H
COMR1
PWM コンペアレジスタ 1
W
XXXXXXXXB
（続く）
DS07–12555–3
21
MB89560A シリーズ
書込み / 読出し
初期値
W
XXXXXXXXB
PWC パルス幅 制御レジスタ 1
R/W
000XX000B
PCR2
PWC パルス幅 制御レジスタ 2
R/W
00000000B
2E H
RLBR
PWC リロードバッファレジスタ
R/W
XXXXXXXXB
2F H
SMC21
UART2/SIO モード制御レジスタ 1
R/W
00000000B
30 H
SMC22
UART2/SIO モード制御レジスタ 2
R/W
00000000B
31 H
SSD2
UART2/SIO ステータスアンドデータレジスタ
R/W
00001XXXB
R/W
XXXXXXXXB
アドレス
レジスタ略称
2B H
COMR2
2C H
PCR1
2D H
32 H
レジスタ
PWM コンペアレジスタ 2
SIDR2/SODR2 UART2/SIO インプットデータレジスタ /
アウトプットデータレジスタ
33 H
SRC2
UART2/SIO レート制御レジスタ
R/W
XXXXXXXXB
34 H
ADC1
A/D 制御レジスタ 1
R/W
X00000X0B
35 H
ADC2
A/D 制御レジスタ 2
R/W
X0000001B
36 H
ADDL
A/D データレジスタ L
R/W
XXXXXXXXB
37H
ADDH
A/D データレジスタ H
R/W
XXXXXXXXB
38 H
RCR21
PPG 制御レジスタ 1(PPG2)
R/W
00000000B
39 H
RCR23
PPG 制御レジスタ 3(PPG2)
R/W
0X000000B
3A H
RCR22
PPG 制御レジスタ 2(PPG2)
R/W
XX000000B
3B H
RCR24
PPG 制御レジスタ 4(PPG2)
R/W
XX000000B
3C H ∼ 3E H
( 空き領域 )
3F H
EIC1
外部割込み 1 制御レジスタ 1
R/W
00000000B
40 H
EIC2
外部割込み 1 制御レジスタ 2
R/W
00000000B
41 H
EIC3
外部割込み 1 制御レジスタ 3
R/W
00000000B
42 H
EIC4
外部割込み 1 制御レジスタ 4
R/W
00000000B
R
00000000B
43 H ∼ 50 H
( 空き領域 )
51 H
IBSR
I2C バスステータスレジスタ
52 H
IBCR
I2C バス制御レジスタ
R/W
00000000B
53 H
ICCR
I2C クロック制御レジスタ
R/W
000XXXXXB
54 H
IADR
I2C アドレスレジスタ
R/W
XXXXXXXXB
55 H
IDAR
I2C データレジスタ
R/W
XXXXXXXXB
56 H
EIE2
外部割り込み 2 制御レジスタ
R/W
XXXX0000B
57 H
EIF2
外部割り込み 2 フラグレジスタ
R/W
XXXXXXX0B
58 H
RCR1
PPG 制御レジスタ 1(PPG1)
R/W
00000000B
59 H
RCR2
PPG 制御レジスタ 2(PPG1)
R/W
0X000000B
5A H
CKR
クロック出力制御レジスタ
R/W
00000000B
5B H
LCR1
LCDC 制御レジスタ 1
R/W
00010000B
5C H
LCR2
LCDC 制御レジスタ 2
R/W
00000000B
5D H
LCR3
LCDC 制御レジスタ 3
R/W
XX000000B
（続く）
22
DS07–12555–3
MB89560A シリーズ
（続き）
アドレス
レジスタ略称
5E H
LDR1
レジスタ
LCD データレジスタ 1
5F H
60 H ∼ 6B H
書込み / 読出し
初期値
R/W
XXXXXXXXB
R/W
XXXXXXXXB
( 空き領域 )
VRAM
表示データ RAM
6C H ∼ 6F H
( 空き領域 )
70 H
SMR
シリアルモードレジスタ
R/W
00000000B
71 H
SDR
シリアルデータレジスタ
R/W
XXXXXXXXB
72 H
PURR0
プルアップ抵抗レジスタ 0
R/W
11111111B
73 H
PURR1
プルアップ抵抗レジスタ 1
R/W
11111111B
74 H
PURR2
プルアップ抵抗レジスタ 2
R/W
11111111B
75 H
PURR4
プルアップ抵抗レジスタ 4
R/W
XX111111B
76 H
( 空き領域 )
77 H
WREN
ワイルドレジスタ許可レジスタ
R/W
XX000000B
78 H
WROR
ワイルドレジスタデータテストレジスタ
R/W
XX000000B
79 H
ADEN
A/D ポート入力許可レジスタ
R/W
11111111B
7A H
( 空き領域 )
7B H
ILR1
割込みレベル設定レジスタ 1
W
11111111B
7C H
ILR2
割込みレベル設定レジスタ 2
W
11111111B
7D H
ILR3
割込みレベル設定レジスタ 3
W
11111111B
7E H
ILR4
割込みレベル設定レジスタ 4
W
11111111B
7F H
ITR
割込み試験レジスタ
アクセス禁止
11111111B
R/W ：リード・ライト可
R ：リードオンリ
W ：ライトオンリ
0
：このビットの初期値が“0”
1
：このビットの初期値が“1”
X ：このビットの初期値は不定
M ：このビットの初期値はマスクオプションより決定
（注意事項）空き領域は使用しないでください。
DS07–12555–3
23
MB89560A シリーズ
■ ワイルドレジスタ I/O マップ
レジスタ
書込み / 読出し
初期値
WRARH1
ワイルドレジスタハイバイトアドレスレジスタ 1
R/W
XXXXXXXXB
481 H
WRARL1
ワイルドレジスタローバイトアドレスレジスタ 1
R/W
XXXXXXXXB
482 H
WRDR1
ワイルドレジスタデータレジスタ 1
R/W
XXXXXXXXB
483 H
WRARH2
ワイルドレジスタハイバイトアドレスレジスタ 2
R/W
XXXXXXXXB
484 H
WRARL2
ワイルドレジスタローバイトアドレスレジスタ 2
R/W
XXXXXXXXB
485 H
WRDR2
ワイルドレジスタデータレジスタ 2
R/W
XXXXXXXXB
486 H
WRARH3
ワイルドレジスタハイバイトアドレスレジスタ 3
R/W
XXXXXXXXB
487 H
WRARL3
ワイルドレジスタローバイトアドレスレジスタ 3
R/W
XXXXXXXXB
488 H
WRDR3
ワイルドレジスタデータレジスタ 3
R/W
XXXXXXXXB
489 H
WRARH4
ワイルドレジスタハイバイトアドレスレジスタ 4
R/W
XXXXXXXXB
48A H
WRARL4
ワイルドレジスタローバイトアドレスレジスタ 4
R/W
XXXXXXXXB
48B H
WRDR4
ワイルドレジスタデータレジスタ 4
R/W
XXXXXXXXB
48C H
WRARH5
ワイルドレジスタハイバイトアドレスレジスタ 5
R/W
XXXXXXXXB
48D H
WRARL5
ワイルドレジスタローバイトアドレスレジスタ 5
R/W
XXXXXXXXB
48E H
WRDR5
ワイルドレジスタデータレジスタ 5
R/W
XXXXXXXXB
48F H
WRARH6
ワイルドレジスタハイバイトアドレスレジスタ 6
R/W
XXXXXXXXB
490 H
WRARL6
ワイルドレジスタローバイトアドレスレジスタ 6
R/W
XXXXXXXXB
491 H
WRDR6
ワイルドレジスタデータレジスタ 6
R/W
XXXXXXXXB
アドレス
レジスタ略称
480 H
R/W ：リード • ライト可
R ：リードオンリ
W ：ライトオンリ
0
：このビットの初期値が "0"
1
：このビットの初期値が "1"
X ：このビットの初期値は不定
M ：このビットの初期値はマスクオプションにより決定
（注意事項）空き領域は使用しないでください。
24
DS07–12555–3
MB89560A シリーズ
■ 電気的特性
1. 絶対最大定格
(AVSS ＝ VSS ＝ 0.0 V)
項 目
記 号
定 格 値
単位
備 考
VSS ＋ 6.0
V
VSS − 0.3
VSS ＋ 6.0
V
MB89567A,MB89567AC,
MB89P568,MB89PV560*1
AVR は AVcc+0.3V を超えないこと
V0 ∼ V3
VSS − 0.3
VSS ＋ 6.0
V
V0 ∼ V3 は，VCC を超えないこと
( 昇圧なしの場合 )
VPP
VSS − 0.6
VSS ＋ 13.0
V
MB89P568 のみ
VSS − 0.3
VCC ＋ 0.3
V
P30，P31，P46，P47，
P50 ∼ P57，P60 ∼ P67 以外
VSS − 0.3
VCC ＋ 0.3
V
P50 ∼ P57，P60 ∼ P67
分割抵抗選択時
VSS − 0.3
V3
V
P50 ∼ P57，P60 ∼ P67
昇圧回路選択時
VSS − 0.3
VSS ＋ 6.0
V
P30，P31，P46，P47
VSS − 0.3
VCC ＋ 0.3
V
P30，P31，P46，P47，
P50 ∼ P57，P60 ∼ P67 以外
VSS − 0.3
VCC ＋ 0.3
V
P50 ∼ P57，P60 ∼ P67
分割抵抗選択時
VSS − 0.3
V3
V
P50 ∼ P57，P60 ∼ P67
昇圧回路選択時
VSS − 0.3
VSS ＋ 6.0
V
P30，P31，P46，P47
最 小
最 大
VCC
AVCC
VSS − 0.3
AVR
LCD 用電源電圧
プログラム電圧
電源電圧
入力電圧
出力電圧
“L”レベル最大出力電流
VI
VO
IOL
15
―
30
4
mA
P20 ∼ P27 以外
P20 ∼ P27
mA
P20 ∼ P27 以外 *2
“L”レベル平均出力電流
IOLAV
“L”レベル最大総出力電流
ΣIOL
―
100
mA
“L”レベル平均総出力電流
ΣIOLAV
―
60
mA
*2
IOH
―
mA
P20 ∼ P27，P30，P31，P46，
P47，P50 ∼ P57，P60 ∼ P67 以外
“H”レベル最大出力電流
―
15
− 15
P20 ∼ P27*2
− 30
−4
“H”レベル平均出力電流
IOHAV
“H”レベル最大総出力電流
ΣIOH
―
− 50
“H”レベル平均総出力電流
ΣIOHAV
―
P20 ∼ P27
mA
− 15
P20 ∼ P27 以外 *2
P20 ∼ P27*2
mA
―
− 30
mA
消費電力
PD
―
300
mW
動作温度
TA
− 40
＋ 85
°C
保存温度
Tstg
− 55
＋ 150
°C
*2
＊ 1：AVCC と VCC は同電位で使用してください。
AVR は AVCC ＋ 0.3 V を超えないよう注意してください。
また，電源投入時など AVCC が VCC を超えないよう注意してください。
＊ 2：平均値 ( 動作電流×動作率 )
＜注意事項＞ 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ
ります。したがって , 定格を一項目でも超えることのないようご注意ください。
DS07–12555–3
25
MB89560A シリーズ
2. 推奨動作条件
(AVSS ＝ VSS ＝ 0 V )
項 目
電源電圧
LCD 用電源電圧
A/D コンバータ基準入力電圧
動作温度
記 号
規 格 値
単位
備 考
最 小
最 大
2.2*
5.5*
V
MB89567A および MB89567AC
1.5
5.5
V
MB89567A および MB89567AC の
ストップ時の RAM 状態保持
2.7*
5.5*
V
MB89PV560 および MB89P568
1.5
5.5
V
MB89PV560 および MB89P568 の
ストップ時の RAM 状態保持
V0 ∼ V3
Vss
Vcc
V
液晶電源範囲：昇圧なしの場合
( 最適値は , 使用する液晶表示素
子によってきまります。)
AVR
3.5
AVCC
V
TA
− 40
＋ 85
°C
VCC
AVCC
＊：動作周波数，インストラクションサイクル，アナログ保証範囲により異なります。動作電圧−動作周波数 (MB89567A,
MB89567AC) , 動作電圧−動作周波数 (MB89P568, MB89PV560) および「6. A/D 変換部電気的特性」を参照してくだ
さい。
＜注意事項＞ 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条
件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼
性に悪影響を及ぼすことがあります。
データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され
ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。
26
DS07–12555–3
MB89560A シリーズ
動作電圧−動作周波数 (MB89567A, MB89567AC) , 動作電圧−動作周波数 (MB89P568, MB89PV560) は外部発振の動作周
波数が 4/FCH インストラクションサイクルの場合を示しています。
動作電圧 (V)
アナログ精度保証範囲：VCC ＝ AVCC ＝ 3.5 V ∼ 5.5 V
5.5
5.0
動作保証範囲
4.0
3.5
3.0
2.7
2.2
2.0
動作周波数 (MHz)
1.0
2.0
3.0
4.0
5.0
6.0
7.0
8.0
9.0
( インストラクションサイクル＝ 4/Fc の時 )
4.02.00.4
10.0
11.0
12.0
12.5
最小命令実行時間
( インストラクションサイクル ) (μs)
0.8
0.32
動作電圧−動作周波数 (MB89567A, MB89567AC)
DS07–12555–3
27
MB89560A シリーズ
アナログ精度保証範囲：VCC ＝ AVCC ＝ 3.5 V ∼ 5.5 V
動作電圧 (V)
5.5
5.0
4.5
動作保証範囲
4.0
3.5
3.0
2.7
2.5
2.2
動作保証：TA ＝− 10 °C ∼＋ 55 °C (MB89P568 のみ )
2.0
1.0
2.03.04.05.06.07.08.09.010.0
( インストラクションサイクル＝ 4/Fc の時 )
4.02.00.4
動作周波数 (MHz)
12.011.012.5
最小命令実行時間
( インストラクションサイクル ) (μs)
0.8
0.32
動作電圧−動作周波数 (MB89P568/MB89PV560)
動作電圧範囲はインストラクションサイクルによって異なりますので , 動作速度がギアなどにより変化した場合は最小
命令実行時間を参照して下さい。
＜注意事項＞ 推奨動作条件は，半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は，全てこの条
件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると，信
頼性に悪影響を及ぼすことがあります。
データシートに記載されていない項目，使用条件，論理の組み合わせでの使用は，必ず事前に営業部門ま
でご相談ください。
28
DS07–12555–3
MB89560A シリーズ
3. 直流規格 ( 電源電圧 5.0 V 時 )
(AVCC ＝ VCC ＝ 5.0 V ，AVSS ＝ VSS ＝ 0.0 V，TA ＝− 40 °C ∼＋ 85 °C )
項 目
“H”レベル
入力電圧
記号
端 子 名
条 件
VIH
P00 ∼ P07, P10 ∼ P17,
P20 ∼ P27, P30, P31,
P40 ∼ P45, P50 ∼ P57,
P60 ∼ P67
VIHs
RST, MODA,
INT10 ∼ INT17,
INT20 ∼ INT23, SI,
SCK,EC1, UCK, SCK1,
UI, SI1, PWC
規 格 値
単位
標準
最大
―
0.7VCC
―
VCC ＋ 0.3
V
CMOS
―
0.8VCC
―
VCC ＋ 0.3
V
ヒステリシス
―
VSS ＋ 1.4
―
VSS ＋ 5.5
V
SMB 入力
バッファ選択
―
0.7VCC
―
VSS ＋ 5.5
V
I2C 入力
バッファ選択
VIL
P00 ∼ P07, P10 ∼ P17,
P20 ∼ P27, P30，P31,
P40 ∼ P45, P50 ∼ P57,
P60 ∼ P67
―
VSS − 0.3
―
0.3VCC
V
CMOS
VILS
RST, MODA,
INT10 ∼ INT17,
INT20 ∼ INT23, SI,
SCK, EC1, UCK, SCK1,
UI, SI1, PWC
―
VSS − 0.3
―
0.2VCC
V
ヒステリシス
―
VSS − 0.3
―
VSS ＋ 0.6
V
SMB 入力
バッファ選択
―
VSS − 0.3
―
0.3VCC
V
I2C 入力
バッファ選択
―
VSS − 0.3
―
VCC ＋ 0.3
V
分割抵抗選択
―
V3
V
昇圧回路選択
VIHSMB
SCL, SDA
VIHI2C
“L”レベル
入力電圧
VILSMB
SCL, SDA
VILI2C
オープン
ドレイン
出力端子印加
電圧
“H”レベル
出力電圧
“L”レベル
出力電圧
入力リーク電流
(High-Z 出力
リーク電流 )
備 考
最小
P50 ∼ P57, P60 ∼ P67
VD
P50 ∼ P57, P60 ∼ P67
P46, P47, P30, P31
VOH
VOL
ILI
―
VSS − 0.3
―
VSS − 0.3
―
VSS ＋ 5.5
V
P00 ∼ P07, P10 ∼ P17,
P40 ∼ P45
IOH ＝ -2.0 ｍA
4.0
―
―
V
P20 ∼ P27
IOH= -15.0 ｍA
4.0
―
―
V
P00 ∼ P07, P10 ∼ P17,
P30, P31, P40 ∼ P47,
P50 ∼ P57, P60 ∼ P67,
RST
IOL ＝ 4.0 ｍA
―
―
0.4
V
P20 ∼ P27
IOL ＝ 15.0 ｍA
―
―
0.4
V
−5
―
＋5
μA
プルアップ抵
抗なし指定時
−5
―
＋5
μA
分割抵抗選択
P00 ∼ P07, P10 ∼ P17,
P20 ∼ P27, P40 ∼ P45 0.0 V ＜ VI ＜ VCC
P50 ∼ P57, P60 ∼ P67
P50 ∼ P57, P60 ∼ P67
0.0 V ＜ VI ＜ V3
−5
―
＋5
μA
昇圧回路選択
MODA
0.0 V ＜ VI ＜ VCC
− 10
―
＋ 10
μA
MB89P568/
PV560
（続く）
DS07–12555–3
29
MB89560A シリーズ
(AVCC ＝ VCC ＝ 5.0 V ，AVSS ＝ VSS ＝ 0.0 V，TA ＝− 40 °C ∼＋ 85 °C )
項 目
オープン
ドレイン
出力リーク電流
記号
ILIOD
条 件
P50 ∼ P57, P60 ∼ P67
0.0 V ＜ VI ＜ VCC
―
―
＋5
μA
分割抵抗
選択
P50 ∼ P57, P60 ∼ P67
0.0 V ＜ VI ＜ V3
―
―
＋5
μA
昇圧回路
選択
P30, P31, P46, P47
0.0 V ＜ VI ＜ VSS
＋ 5.5Ｖ
―
―
＋5
μA
P00 ∼ P07, P10 ∼ P17,
P20 ∼ P27,
P40 ∼ P45, RST
プルアップ抵抗
RPULL
プルダウン抵抗
RMODA MODA
ICC1
ICC2
ICCS1
ICCS2
ICCL
ICCLS
ICCH
LCD 分割抵抗
RLCD
―
最大
単位
備 考
VI ＝ 0.0 V
25
50
100
kΩ
VI ＝ 3.0 V
50
100
200
kΩ
MB89567A/
MB89567AC
FCH ＝ 10 MHz，
tinst*2 ＝ 0.4 μs，
メインクロック
モード
―
15
20
mA
MB89P568/
PV560
―
8
13
mA
MB89567A/
MB89567AC
FCH ＝ 10 MHz，
tinst*2 ＝ 6.4 μs，
メインクロック
モード
―
5
8.5
mA
MB89P568/
PV560
―
1
3
mA
MB89567A/
MB89567AC
FCH ＝ 10 MHz，
tinst*2 ＝ 0.4 μs，
スリープモード
―
5
7
mA
MB89P568/
PV560
―
2.5
5
mA
MB89567A/
MB89567AC
FCH ＝ 10 MHz，
tinst*2 ＝ 6.4 μs，
スリープモード
―
1.5
3
mA
MB89P568/
PV560
―
0.7
2
mA
MB89567A/
MB89567AC
FCL ＝ 32.768 kHz，
サブクロックモード，
TA ＝＋ 25 °C
―
3
7
mA
MB89P568/
PV560
―
50
85
μA
MB89567A/
MB89567AC
FCL ＝ 32.768 kHz，
サブスリープモード，
TA ＝＋ 25 °C
―
30
50
μA
MB89P568/
PV560
―
15
30
μA
MB89567A/
MB89567AC
5
15
μA
MB89P568/
PV560
1.6
15
μA
MB89567A/
MB89567AC
3
10
μA
MB89P568/
PV560
1
10
μA
MB89567A/
MB89567AC
500
750
kΩ
FCL ＝ 32.768 kHz，
TA ＝＋ 25 °C，
時計モード ,
メインストップ
ICCT
最小 標準
プルアップ
抵抗あり指
定時
(RST 以外 )
VCC
( 外部クロック動作 )
電源電流 *1
規 格 値
端 子 名
―
TA ＝＋ 25 °C，
サブストップモード
―
VCC ∼ VSS 間
300
（続く）
30
DS07–12555–3
MB89560A シリーズ
（続き）
(AVCC ＝ VCC ＝ 5.0 V ，AVSS ＝ VSS ＝ 0.0 V，TA ＝− 40 °C ∼＋ 85 °C )
項 目
記号
端 子 名
COM0 ∼ COM3
出力
インピーダンス
RVCOM COM0 ∼ COM3
SEG0 ∼ SEG23
出力
インピーダンス
RVSEG SEG0 ∼ SEG23
LCDC リーク電流
V0 ∼ V3,
ILCDL COM0 ∼ COM3,
SEG0 ∼ SEG23
入力容量
条 件
規 格 値
最小 標準
最大
単位
―
―
5
kΩ
―
―
15
kΩ
−1
―
1
μA
―
10
―
pF
備 考
V1 ∼ V3 ＝ 5.0 V
CIN
AVCC, AVSS, VCC, VSS
以外
―
f ＝ 1 MHz
＊ 1：電源電流の測定条件は外部クロックです。
＊ 2：tinst については，「5．交流規格 (4) インストラクションサイクル」を参照してください。
（注意事項）LCD とポートの兼用端子 (P50 ∼ P57，P60 ∼ P67) は , ポート使用時にはポートの項目を ,LCD の端子として
使用するときは LCD の項目を参照して下さい。
DS07–12555–3
31
MB89560A シリーズ
4. 直流規格 ( 電源電圧 3.0 V 時 ) (AVCC ＝ VCC ＝ 3.0 V ，AVSS ＝ VSS ＝ 0.0 V，TA ＝− 40 °C ∼＋ 85 °C )
項 目
“H”レベル
入力電圧
記号
端 子 名
条 件
VIH
P00 ∼ P07, P10 ∼ P17,
P20 ∼ P27, P30, P31,
P40 ∼ P45, P50 ∼ P57,
P60 ∼ P67
VIHs
RST,MODA,
INT10 ∼ INT17,
INT20 ∼ INT23, SI,
SCK, EC1, UCK, SCK1,
UI, SI1, PWC
規 格 値
単位
標準
最大
―
0.7VCC
⎯
VCC ＋ 0.3
V
CMOS
―
0.8VCC
―
VCC ＋ 0.3
V
ヒステリシス
―
VSS ＋ 1.4
―
VSS ＋ 5.5
V
SMB 入力
バッファ選択
―
0.7VCC
―
VSS ＋ 5.5
V
I2C 入力
バッファ選択
VIL
P00 ∼ P07, P10 ∼ P17,
P20 ∼ P27, P30, P31,
P40 ∼ P45, P50 ∼ P57,
P60 ∼ P67
―
VSS − 0.3
―
0.3VCC
V
CMOS
VILS
RST, MODA,
INT10 ∼ INT17,
INT20 ∼ INT23, SI,
SCK,EC1, UCK, SCK1,
UI, SI1, PWC
―
VSS − 0.3
―
0.2VCC
V
ヒステリシス
―
VSS − 0.3
―
VSS ＋ 0.6
V
SMB 入力
バッファ選択
―
VSS − 0.3
―
0.3VCC
V
I2C 入力
バッファ選択
―
VSS − 0.3
―
VCC ＋ 0.3
V
分割抵抗選択
―
V3
V
昇圧回路選択
VIHSMＢ
SCL, SDA
VIHI2C
“L”レベル
入力電圧
VILSMB
SCL, SDA
VILI2C
オープン
ドレイン
出力端子印加
電圧
“H”レベル
出力電圧
“L”レベル
出力電圧
入力リーク電流
(High-Z 出力
リーク電流 )
備 考
最小
P50 ∼ P57, P60 ∼ P67
VD
P50 ∼ P57, P60 ∼ P67
P46, P47, P30, P31
VOH
ILI
VSS − 0.3
VSS − 0.3
―
VSS ＋ 5.5
V
2.4
―
―
V
2.4
―
―
V
P00 ∼ P07, P10 ∼ P17,
P30 ∼ P31, P40 ∼ P47,
IOL ＝ 4.0 mA
P50 ∼ P57, P60 ∼ P67,
RST
―
―
0.4
V
P20 ∼ P27
―
―
0.4
V
−5
―
＋5
μA
プルアップ抵
抗なし指定時
−5
―
＋5
μA
分割抵抗選択
―
P00 ∼ P07, P10 ∼ P17,
IOH ＝− 2.0 mA
P40 ∼ P45
P20 ∼ P27
VOL
―
IOH= − 10 mA
IOL ＝ 10 mA
P00 ∼ P07, P10 ∼ P17,
P20 ∼ P27, P40 ∼ P45 0.0 V ＜ VI ＜ VCC
P50 ∼ P57, P60 ∼ P67
P50 ∼ P57, P60 ∼ P67
0.0 V ＜ VI ＜ V3
−5
―
＋5
μA
昇圧回路選択
MODA
0.0 V ＜ VI ＜ VCC
− 10
―
＋ 10
μA
MB89P568/
PV560
（続く）
32
DS07–12555–3
MB89560A シリーズ
(AVCC ＝ VCC ＝ 3.0 V ，AVSS ＝ VSS ＝ 0.0 V，TA ＝− 40 °C ∼＋ 85 °C )
項 目
オープン
ドレイン
出力リーク電流
記号
ILIOD
端 子 名
条 件
規 格 値
最小 標準 最大
単位
備 考
P50 ∼ P57, P60 ∼ P67
0.0 V ＜ VI ＜ VCC
―
―
＋5
μA
分割抵抗
選択
P50 ∼ P57, P60 ∼ P67
0.0 V ＜ VI ＜ V3
―
―
＋5
μA
昇圧回路
選択
P30, P31, P46, P47
0.0 V ＜ VI ＜ VSS ＋ 5.5 V
―
―
＋5
μA
プルアップ
抵抗値
P00 ∼ P07, P10 ∼ P17,
RPULL P20 ∼ P27, P40 ∼ P45, VI ＝ 0.0 V
RST
50
100
200
kΩ
プルアップ抵
抗あり指定時
(RST 以外 )
プルダウン
抵抗値
RMODA MODA
VI ＝ 3.0 V
50
100
200
kΩ
MB89567A/
MB89567AC
FCH ＝ 10 MHz，
tinst*2 ＝ 0.4 μs，
メインクロック
モード
―
6
10
mA
MB89P568/
PV560
―
4
9
mA
MB89567A/
MB89567AC
FCH ＝ 10 MHz，
tinst*2 ＝ 6.4 μs，
メインクロック
モード
―
1.5
3
mA
MB89P568/
PV560
―
0.4
2
mA
MB89567A/
MB89567AC
FCH ＝ 10 MHz，
tinst*2 ＝ 0.4 μs，
スリープモード
―
2
4
mA
MB89P568/
PV560
―
1
3
mA
MB89567A/
MB89567AC
FCH ＝ 10 MHz，
tinst*2 ＝ 6.4 μs，
スリープモード
―
1
2
mA
MB89P568/
PV560
―
0.3
1.5
mA
MB89567A/
MB89567AC
FCL ＝ 32.768 kHz，
サブクロックモード，
TA ＝＋ 25 °C
―
1
3
mA
MB89P568/
PV560
―
25
60
μA
MB89567A/
MB89567AC
FCL ＝ 32.768 kHz，
サブスリープモード，
TA ＝＋ 25 °C
―
15
30
μA
MB89P568/
PV560
―
8
25
μA
MB89567A/
MB89567AC
5
15
μA
MB89P568/
PV560
1
14
μA
MB89567A/
MB89567AC
ICC1
ICC2
ICCS1
ICCS2
電源電流 *
1
VCC
( 外部クロック動作 )
ICCL
ICCLS
ICCT
ICCH
LCD 分割抵抗
RLCD
―
FCL ＝ 32.768 kHz，
TA ＝＋ 25 °C，
時計モード，
メインストップ
―
TA ＝＋ 25 °C，
サブストップモード
―
1
5
μA
VCC ∼ VSS 間
300
500
750
kΩ
（続く）
DS07–12555–3
33
MB89560A シリーズ
（続き）
(AVCC ＝ VCC ＝ 3.0 V ，AVSS ＝ VSS ＝ 0.0 V，TA ＝− 40 °C ∼＋ 85 °C )
項 目
記号
端 子 名
COM0 ∼ COM3
出力
インピーダンス
RVCOM COM0 ∼ COM3
SEG0 ∼ 23 出力
インピーダンス
RVSEG SEG0 ∼ SEG23
LCDC
リーク電流
ILCDL
入力容量
条 件
規 格 値
最小 標準
最大
単位
―
―
5
kΩ
―
―
15
kΩ
−1
―
＋1
μA
―
10
―
pF
備 考
V1 ∼ V3 ＝ 3.0 V
CIN
V0 ∼ V3,
COM0 ∼ COM3，
SEG0 ∼ SEG23
AVCC, AVSS, VCC, VSS
以外
―
f ＝ 1 MHz
＊ 1：電源電流の測定条件は外部クロックです。
＊ 2：tinst については，「5．交流規格 (4) インストラクションサイクル」を参照してください。
（注意事項）LCD とポートの兼用端子 (P50 ∼ P57，P60 ∼ P67) は , ポート使用時にはポートの項目を ,LCD の端子として
使用するときは LCD の項目を参照して下さい。
34
DS07–12555–3
MB89560A シリーズ
5. 交流規格
(1) リセットタイミング
(VCC ＝ 5.0 V，AVSS ＝ VSS ＝ 0 V，TA ＝− 40 °C ∼＋ 85 °C)
項 目
RST“L”パルス幅
記 号
条 件
tZLZH
―
規 格 値
最小
最大
48 tHCYL
―
単位
備 考
ns
（注意事項）・tHCYL は X0 端子入力の発振周期 (1/FCH) です。
・外部リセット端子 (RST) に規格値未満のリセットパルスが入力された場合，誤動作を起こすことがありま
す。外部リセット端子 (RST) に規格値未満のリセットパルスが入力されないようにしてください。
t ZLZH
RST
0.2 V CC
0.2 V CC
(2) パワーオンリセット
(AVSS ＝ VSS ＝ 0 V，TA ＝− 40 °C ∼＋ 85 °C)
項 目
電源立上り時間
記 号
tR
tOFF
電源断時間
条 件
―
規 格 値
単位
最小
最大
0.5
50
ms
1
―
ms
備 考
繰返し動作のため
（注意事項）選択された発振安定時間以内で電源を立ち上げるようにしてください。
例えば , メインクロックが 10 MHz (FCH), 発振安定時間選択オプションが 218/FCH に設定されている場合 , 発振
安定遅延時間は 26.2 ms になります。このため , パワーオン時の最大立上がり時間は , 26.2 ms になります。
急激な電源電圧の変化はパワーオン・リセットで起こる可能性があります。動作中に電源電圧を変化させる
場合は電源電圧をなめらかに立ち上げることを推奨いたします。
tOFF
tR
2.0 V
VCC
DS07–12555–3
0.2 V
0.2 V
0.2 V
35
MB89560A シリーズ
(3) クロックタイミング
(AVSS ＝ VSS ＝ 0 V，TA ＝− 40 °C ∼＋ 85 °C)
項 目
クロック周波数
記号
端 子
FCH
FCL
tHCYL
クロックサイクルタイム
条件
規 格 値
単位
備 考
最 小
標 準
最 大
X0，X1
1
―
12.5
X0A，X1A
―
32.768
―
kHz
X0，X1
80
―
1000
ns
メインクロック
―
30.5
―
μs
サブクロック
tLCYL X0A，X1A
―
MHz メインクロック
サブクロック
入力クロックパルス幅
PWH
PWL
X0
20
―
―
ns
外部クロック時
入力クロック立上り，立下り時間
tCR
tCF
X0
―
―
10
ns
外部クロック時
・X0, X1 タイミングおよび印加条件
tHCYL
PWH
PWL
tCF
tCR
0.8 VCC
0.8 VCC
X0
0.2 VCC
0.2 VCC
0.2VCC
・メインクロック印加条件
水晶振動子使用時
または
セラミック振動子使用時
X0
外部クロック使用時
X0
X1
X1
開放
FCH
C1
36
C2
FCH
DS07–12555–3
MB89560A シリーズ
・X0A, X1A タイミング
tLCYL
0.7 VCC
0.7 VCC
X0A
0.3 VCC
0.3 VCC
0.3 VCC
水晶振動子使用時
X0A
X1A
F CL
C2
C1
( 注意事項 ) 外部クロックは，使用禁止です。
(4) インストラクションサイクル
(AVSS ＝ VSS ＝ 0.0 V，TA ＝− 40 °C ∼＋ 85 °C)
項 目
インストラクション
サイクル
( 最小命令実行時間 )
DS07–12555–3
記号
規 格 値 ( 標準 )
単位
4/FCH，8/FCH，16/FCH，64/FCH
μs
F ＝ 12.5 MHz 動作時 (4/FCH)
tinst ＝ 0.32 μs
2/FCL
μs
FCL ＝ 32.768 kHz 動作時
tinst ＝ 61.036 μs
tinst
備 考
37
MB89560A シリーズ
(5) シリアル I/O タイミング
(VCC ＝＋ 5.0 V，AVSS ＝ VSS ＝ 0.0 V，TA ＝− 40 °C ∼＋ 85 °C)
項 目
記号
端 子
シリアルクロックサイクルタイム
tSCYC
SCK ↓→ SO 時間
条 件
規 格 値
単位
最 小
最 大
SCK,SCK1,
UCK
2 tinst*
―
μs
tSLOV
SCK,SCK1,
SO,SO1,
UCK,UO
− 200
＋ 200
ns
有効 SI → SCK ↑
tIVSH
SI,SCK,
SI1,SCK1,
UI,UCK
200
―
ns
SCK ↑→ 有効 SI ホールド時間
tSHIX
SCK,SI,
SCK1,SI1,
UCK,UI
200
―
ns
シリアルクロック“H”パルス幅
tSHSL
1 tinst*
―
μs
シリアルクロック“L”パルス幅
tSLSH
1 tinst*
―
μs
SCK ↓→ SO 時間
tSLOV
SCK,SO,
SCK1,SO1,
UCK,UO
0
200
ns
有効 SI → SCK ↑
tIVSH
SI,SCK,
SI1,SCK1,
UCK,UI
200
―
ns
SCK ↑→ 有効 SI ホールド時間
tSHIX
SCK,SI,
SCK1,SI1,
UCK,UI
200
―
ns
内部シフト
クロック動作
SCK,SCK1,
UCK
外部シフト
クロック動作
備 考
＊：tinst については，「 (4) インストラクションサイクル」を参照してください。
・内部シフトクロックモード
tSCYC
SCK
SCK1
UCK
0.8 VCC
0.2 VCC
0.2 VCC
tSLOV
0.8 VCC
SO
SO1
UO
0.2 VCC
tIVSH
SI
SI1
UI
tSHIX
0.8 VCC
0.8 VCC
0.2 VCC
0.2 VCC
・外部シフトクロックモード
tSLSH
SCK
SCK1
UCK
0.8 VCC
0.2 VCC
SO
SO1
UO
SI
SI1
UI
38
tSHSL
0.8 VCC
0.2 VCC
tSLOV
0.8VCC
0.2 VCC
tIVSH
tSHIX
0.8 VCC
0.8 VCC
0.2 VCC
0.2 VCC
DS07–12555–3
MB89560A シリーズ
(6) 周辺入力タイミング
(VCC ＝ 5.0 V，AVSS ＝ VSS ＝ 0 V，TA ＝− 40 °C ∼＋ 85 °C)
項 目
記 号
周辺入力“H”レベルパルス幅 1
tILIH1
周辺入力“L”レベルパルス幅 1
tIHIL1
規 格 値
端 子
単位
最 小
最 大
2 tinst ＊
―
μs
2 tinst ＊
―
μs
INT10 ∼ INT17，
INT20 ∼ INT23,
EC，PWC
備 考
＊：tinst については，「 (4) インストラクションサイクル」を参照してください。
tIHIL1
INT10 ∼ INT17,
INT20 ∼INT23,
EC,PWC
0.8 VCC
0.2 VCC
DS07–12555–3
tILIH1
0.8 VCC
0.2 VCC
39
MB89560A シリーズ
(7) I2C タイミング
(VCC ＝ 5.0 V，AVSS ＝ VSS ＝ 0.0 V，TA ＝− 40 °C ∼＋ 85 °C)
項 目
規 格 値
記 号 端 子 条 件
最 小
最 大
単 位
備 考
スタートコンディション
出力
tSTA
SCL
SDA
⎯
1/4 tinst*1 × m*2
× n*3 − 20
1/4 tinst*1 × m*2 ×
n*3 ＋ 20
ns
マスタモード
ストップコンディション
出力
tSTO
SCL
SDA
⎯
1/4 tinst*1 × (m*2
× n*3 ＋ 8) − 20
1/4 tinst*1 × (m*2
× n*3 ＋ 8) ＋ 20
ns
マスタモード
スタートコンディション
検出
tSTA
SCL
SDA
⎯
1/4 tinst*1 × 6 ＋ 40
―
ns
ストップコンディション
検出
tSTO
SCL
SDA
⎯
1/4 tinst*1 × 6 ＋ 40
―
ns
リスタート
コンディション出力
tSTASU
SCL
SDA
⎯
1/4 tinst*1 × (m*2
× n*3 ＋ 8) − 20
1/4 tinst*1 × (m*2
× n*3 ＋ 8) ＋ 20
ns
リスタート
コンディション検出
tSTASU
SCL
SDA
⎯
1/4 tinst*1 × 4 ＋ 40
―
ns
SCL 出力 “L” 幅
tLOW
SCL
⎯
1/4 tinst*1 × m*2
× n*3 − 20
1/4 tinst*1 × m*2
× n*3 ＋ 20
ns
マスタモード
SCL 出力 “H” 幅
tHIGH
SCL
⎯
1/4 tinst*1 × (m*2
× n*3 ＋ 8) − 20
1/4 tinst*1 × (m*2
× n*3 ＋ 8) ＋ 20
ns
マスタモード
SDA 出力ディレー
tDO
SDA
⎯
1/4 tinst*1 × 4 − 20 1/4 tinst*1 × 4 ＋ 20
ns
割込み後
SDA 出力設定時間
tDOSU
SDA
⎯
1/4 tinst*1 × 4 − 20
―
ns
SCL 入力 “L” パルス幅
tLOW
SCL
⎯
1/4 tinst*1 × 6 ＋ 40
―
ns
SCL 入力 “H” パルス幅
tHIGH
SCL
⎯
1/4 tinst*1 × 2 ＋ 40
―
ns
SDA 入力設定時間
tSU
SDA
⎯
40
―
ns
SDA 保持時間
tHO
SDA
⎯
0
―
ns
マスタモード
*4
＊ 1：t inst については，「 (4) インストラクションサイクル」を参照してください。
＊ 2：m は ICCR CS4 および CS3 (bit4, bit3) による値となります。
＊ 3：n は ICCR CS2 から CS0 (bit2 ∼ bit0) による値となります。
＊ 4：割込み期間が SCL“L” 幅以上である場合となります。SDA，SCL 出力の規格値は，立ち上がり時間が 0 ns である場
合を仮定しています。
データ転送 ( マスタ / スレーブ )
tDO
tDO
tHO
tSU
SDA
tDOSU
ACK
tSTASU tSTA
tLOW
SCL
tHIGH
9
1
データ受信 ( マスタ / スレーブ )
tSU
tDO
tHO
SDA
40
tDOSU
ACK
tHIGH
SCL
tDO
6
7
tSTO
tLOW
8
9
DS07–12555–3
MB89560A シリーズ
6. A/D 変換部電気的特性
(1) MB89567A/567AC 用 A/D コンバータ
(AVCC=VCC=3.5 V ∼ 5.5 V，AVSS=VSS=0.0 V，TA= − 40 °C ∼＋ 85 °C)
項 目
記号
端 子
直線性誤差
―
―
10
bit
―
―
± 3.0
LSB
―
―
± 2.5
LSB
―
―
± 1.9
LSB
AVSS −
1.5 LSB
AVSS ＋
0.5 LSB
AVSS ＋
2.5 LSB
V
AVR −
3.5 LSB
AVR −
1.5 LSB
AVR ＋
1.5 LSB
V
―
―
4
LSB
―
60 tinst*1
―
―
16 tinst*1
―
⎯
―
―
10
μA
⎯
AVSS
―
AVR
V
⎯
―
4
6
mA
A/D 変換
動作時
IAH
TA ＝＋ 25 °C
―
1
5
μA
A/D 変換
停止時
⎯
⎯
AVSS ＋ 3.5
―
AVCC
V
A/D 動作時
―
200
―
μA
A/D 停止時 *2
―
―
5
μA
⎯
―
VOT
フルスケール
トランジション電圧
VFST
AVR=AVCC
―
チャネル間バラツキ
―
⎯
A/D サンプリング時間
アナログポート入力電流
IAIN
アナログ入力電圧
VAIN
AN0 ∼
AN7
IA
IR
I
AVR
1 LSB=
(AVR − AVSS) /
1024
μs
AVCC
電源電流
基準電圧供給電流
備 考
最 大
ゼロトランジション電圧
基準電圧
単位
標 準
微分直線性誤差
A/D モード変換時間 *3
規 格 値
最 小
分解能
総合誤差
条 件
＊ 1：tinst については，「5．交流規格 (4) インストラクションサイクル」を参照してください。
＊ 2：A/D 変換が動作していない場合と，CPU がストップモードの場合
＊ 3：サンプリング時間を含む
DS07–12555–3
41
MB89560A シリーズ
(2) MB89P568/PV560 用 A/D コンバータ
(AVCC=VCC=3.5 V ∼ 5.5 V，AVSS ＝ VSS ＝ 0.0 V，TA ＝− 40 °C ∼＋ 85 °C)
項 目
記号
端 子
分解能
総合誤差
直線性誤差
規 格 値
条 件
最 大
―
―
10
bit
―
―
± 3.0
LSB
―
―
± 2.5
LSB
―
―
± 1.9
AVSS −
1.5 LSB
AVSS ＋
0.5 LSB
AVSS ＋
2.5 LSB
LSB 1 LSB=
(AVR − AVSS) /
V 1024
AVR −
3.5 LSB
AVR −
1.5 LSB
AVR ＋
1.5 LSB
V
―
―
4
LSB
―
60 tinst*1
―
―
―
16 tinst*
1
―
―
―
―
10
μA
―
AVSS
―
AVR
V
⎯
―
4
6
mA
A/D 変換動作時
TA ＝＋ 25 °C
―
1
5
μA
A/D 変換停止時
―
AVSS ＋ 3.5
―
AVCC
V
―
400
―
μA
―
―
5
μA
―
微分直線性誤差
VOT
フルスケール
トランジション電圧
VFST
AVR=AVCC
―
チャネル間バラツキ
A/D モード変換時間 *3
―
―
―
A/D サンプリング時間
アナログポート入力
電流
IAIN
アナログ入力電圧
VAIN
IA
電源電流
基準電圧
IAH
AVCC
―
IR
基準電圧供給電流
AN0 ∼
AN7
I
AVR
備 考
標 準
―
ゼロトランジション電圧
単位
最 小
A/D 動作時
A/D 停止時 *
2
μs
＊ 1：tinst については，「5．交流規格 (4) インストラクションサイクル」を参照してください。
＊ 2：A/D 変換が動作していない場合と，CPU がストップモードの場合
＊ 3：サンプリング時間を含む
42
DS07–12555–3
MB89560A シリーズ
(3) A/D コンバータ用語の定義
・分解能
A/D 変換器により識別可能なアナログ変化
・直線性誤差 ( 単位：LSB)
デバイスのゼロトランジション点 “00
(
0000 0000”←→“00 0000 0001”) とフルスケールトランジション点
“11
(
1111 1110”←→“11 1111 1111”) とを結んだ直線と，実際の変換特性との偏差
・微分直線性誤差 ( 単位：LSB)
・出力コードを 1 LSB 変化させるのに必要な入力電圧の理想値からの偏差
・総合誤差 ( 単位：LSB)
理想変換値と実際の変換値との差
理想入出力特性
3FF
総合誤差
3FF
VFST
3FE
デジタル出力
3FD
1.5 LSB
004
003
デジタル出力
3FE
3FD
実際の変換特性
{1 LSB × N + 0.5 LSB}
004
VNT
003
VOT
実際の変換特性
002
002
1 LSB
理想特性
001
001
0.5 LSB
AVSS
AVR
アナログ入力
1 LSB =
VFST − VOT
1022
(V)
AVSS
アナログ入力
デジタル出力 N の総合誤差＝
AVR
VNT − {1 LSB × N + 0.5 LSB}
1 LSB
（続く）
DS07–12555–3
43
MB89560A シリーズ
（続き）
ゼロトランジション誤差
フルスケールトランジション誤差
004
理想特性
実際の変換特性
3FF
実際の変換特性
デジタル出力
デジタル出力
003
002
3FE
VFST
( 実測値 )
3FD
実際の変換特性
001
実際の変換特性
3FC
VOT( 実測値 )
AVSS
微分直線性誤差
直線性誤差
3FF
理想特性
実際の変換特性
N+1
3FE
{1 LSB × N + VOT}
実際の変換特性
デジタル出力
3FD
デジタル出力
AVR
AVSS
AVR
VFST
VNT( 実測値 )
004
003
V(N + 1)T
N
N−1
VNT
実際の変換特性
( 実測値 )
002
実際の変換特性
理想特性
N−2
001
VOT ( 実測値 )
AVR
AVSS
アナログ入力
アナログ入力
デジタル出力 N の直線性誤差＝
VNT − {1 LSB × N ＋ 0.5 LSB}
1 LSB
デジタル出力 N の微分直線性誤差＝
44
AVR
AVSS
V (N ＋ 1)T − VNT
−1
1 LSB
DS07–12555–3
MB89560A シリーズ
(4) 注意事項
・アナログ入力端子の入力インピーダンスについて
MB89560A シリーズの A/D コンバータは下図のようにサンプルホールド回路を内蔵しており，A/D 変換起動後 16 イン
ストラクションサイクルの間にアナログ入力端子の電圧をサンプルホールド用のコンデンサに取り込みます。
そのためアナログ入力の外部回路の出力インピーダンスが高い場合，アナログ入力サンプリング期間内にアナログ入力
電圧が安定しないことがありますので，外部回路の出力インピーダンスは低くすること (10 kΩ 以下 ) を推奨いたします。
・誤差について
｜ AVR − AVSS ｜が小さくなるに従って，相対的に誤差は大きくなります。
アナログ入力等価回路
サンプルホールド回路 *
C = 45 pF
アナログ入力端子
コンパレータ
アナログ入力インピーダンスが
10 kΩ 以上のときに約 0.1 μF の
コンデンサを追加することを推
奨します。
R = 2.2k
A/D 変換起動から
8 インストラクションサイクル後に
アナログチャンネル選択
＊：サンプルホールド回路の R と C の値は品種により下記のようになります。
MB89567A/MB89567AC：R ≒ 2.2 kΩ，C ≒ 45 pF
MB89P568/MB89PV560：R ≒ 1.4 kΩ，C ≒ 64 pF
DS07–12555–3
45
MB89560A シリーズ
■ 特性例
(1) “L”レベル出力電圧
VOL1 vs. IOL
VCC = 2.5 V VCC = 3.0 V
VCC = 4.0 V VCC = 5.0 V
VCC = 3.5 V VCC = 4.5 V VCC = 5.5 V
VCC = 6.0 V
VCC = 6.5 V
1.0
0.9
0.8
VOL1 (V)
0.7
0.6
0.5
0.4
0.3
0.2
0.1
0.0
0
2
4
6
8
10
12
14
16
18
20
IOL (mA)
(2) “H”レベル出力電圧
VCC - VOH1 (V)
VCC - VOH1 vs. IOH
2.0
1.8
1.6
1.4
1.2
1.0
0.8
0.6
0.4
0.2
0
VCC = 3.5 V
VCC = 4.0 V
VCC = 4.5 V
VCC = 5.0 V
VCC = 5.5 V
VCC = 6.0 V
VCC = 6.5 V
0
-2
-4
-6
-8
-10
IOH (mA)
(3) “H”レベル入力電圧 /“L”レベル入力電圧
(CMOS 入力の場合 )
(4) “H”レベル入力電圧 /“L”レベル入力電圧
( ヒステリシス入力の場合 )
CMOS 入力
ヒステリシス入力
5.0
5.0
4.5
4.0
3.5
3.5
3.0
3.0
2.5
VIHS
2.5
2.0
2.0
VILS
1.5
1.5
1.0
1.0
0.5
0.5
0.0
0.0
1
1
46
TA = + 25 °C
4.0
VIN (V)
VIN (V)
4.5
TA = + 25 °C
2
3
4
VCC (V)
5
6
7
2
3
4
VCC (V)
5
6
7
VIHS：ヒステリシス特性で入力電圧を
“H”レベルとするスレッシュホールド
VILS：ヒステリシス特性で入力電圧を
“L”レベルとするスレッシュホールド
DS07–12555–3
MB89560A シリーズ
(5) 電源電流 ( 外部クロック )
ICC1 vs. VCC
( マスク ROM 品 )
ICC2 vs. VCC
( マスク ROM 品 )
1.2
15
TA = + 25 °C
TA = + 25 °C
FCH = 12.5 MHz
FCH = 12.5 MHz
1.0
12
FCH = 10.0 MHz
ICC2 (mA)
ICC1 (mA)
0.8
9
FCH = 10.0 MHz
6
FCH = 4.2 MHz
3
0.6
FCH = 4.2 MHz
0.4
FCH = 3.0 MHz
FCH = 3.0 MHz
0.2
FCH = 1.0 MHz
FCH = 1.0 MHz
0
0.0
0
1
2
3
4
5
6
7
0
1
2
3
VCC (V)
ICCS1 vs. VCC
( マスク ROM 品 )
4.0
3.5
6
7
TA = + 25 °C
0.6
FCH = 12.5 MHz
5
ICCS2 vs. VCC
( マスク ROM 品 )
0.7
TA = + 25 °C
4
VCC (V)
FCH = 12.5 MHz
0.5
FCH = 10.0 MHz
2.5
2.0
1.5
FCH = 4.2 MHz
1.0
ICCS2 (mA)
ICCS1 (mA)
3.0
FCH = 10.0 MHz
0.4
0.3
FCH = 4.2 MHz
0.2
FCH = 3.0 MHz
FCH = 3.0 MHz
0.1
0.5
FCH = 1.0 MHz
0.0
FCH = 1.0 MHz
0.0
0
1
2
3
4
5
6
7
VCC (V)
0
1
2
3
4
VCC (V)
6
7
ICCT vs. VCC
( マスク ROM 品 )
ICCL vs. VCC
( マスク ROM 品 )
4.0
100
TA = + 25 °C
3.6
TA = + 25 °C
3.2
80
60
FCL = 32.768 kHz
40
ICCT (μA)
2.8
ICCL (μA)
5
FCL = 32.768 kHz
2.4
2.0
1.6
1.2
20
0.8
0
0.4
0.0
0
1
2
3
4
VCC (V)
5
6
7
0
1
2
3
4
VCC (V)
5
6
7
（続く）
DS07–12555–3
47
MB89560A シリーズ
（続き）
ICCLS (μA)
ICCLS vs. VCC
( マスク ROM 品 )
22
20
18
16
14
12
10
8
6
4
2
0
TA = + 25 °C
0
1
2
3
4
VCC (V)
5
6
IR vs. AVR
IA VS. AVCC
4.0
3.5
3.0
200
180
TA = + 25 °C
160
140
FCH = 10.0 MHz
IR (μA)
2.5
IA (mA)
7
2.0
TA = + 25 °C
120
100
80
1.5
60
1.0
40
0.5
20
0.0
0
1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5 6.0 6.5
1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5 6.0 6.5
AVCC (V)
AVR (V)
(6) プルアップ抵抗値
Rpull vs.VCC
210
190
Rpull (kΩ)
170
150
130
110
90
70
TA = + 93 °C
50
TA = + 25 °C
30
TA = − 40 °C
10
2
48
3
4
5
VCC (V)
6
7
8
DS07–12555–3
MB89560A シリーズ
■ マスクオプション一覧表
品 種
MB89567A/
MB89567AC
MB89P568
MB89PV560
指定方法
マスク発注時に指定
設定不可
設定不可
発振安定時間の初期値の選択
(FCH=10 MHz)
1 ・01: 214/FCH ( 約 1.6 ms)
・10: 217/FCH ( 約 13.1 ms)
・11: 218/FCH ( 約 26.2 ms)
選択可
218/FCH ( 約 26.2 ms)
218/FCH ( 約 26.2 ms)
LCD 駆動電源
・昇圧回路
2
・内部分割抵抗
( 外部分割抵抗使用可 )
選択可
-101：内部分割抵抗
-102：昇圧回路
N
O
DS07–12555–3
-101：内部分割抵抗
-102：昇圧回路
49
MB89560A シリーズ
■ オーダ型格
型 格
MB89567APMC
MB89567ACPMC
MB89P568-101PMC
MB89567APMC
MB89567ACPMC
MB89P568-102PMC
MB89567APF
MB89567ACPF
MB89P568-101PF
MB89567APF
MB89567ACPF
MB89P568-102PF
MB89567APMC1
MB89567ACPMC1
MB89P568-101PMC1
MB89567APMC1
MB89567ACPMC1
MB89P568-102PMC1
MB89PV560-101CF
MB89PV560-102CF
50
パ ッ ケ ー ジ
備 考
分割抵抗内蔵
プラスチック・LQFP，80 ピン
(FPT-80P-M21)
昇圧回路内蔵
分割抵抗内蔵
プラスチック・QFP，80 ピン
(FPT-80P-M06)
昇圧回路内蔵
分割抵抗内蔵
プラスチック・LQFP，80 ピン
(FPT-80P-M22)
昇圧回路内蔵
セラミック・MQFP，80 ピン
(MQP-80C-P01)
分割抵抗内蔵
昇圧回路内蔵
DS07–12555–3
MB89560A シリーズ
■ パッケージ・外形寸法図
プラスチック・LQFP, 80 ピン
(FPT-80P-M21)
プラスチック・LQFP, 80 ピン
（FPT-80P-M21）
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
12.0 mm × 12.0 mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max
質量
0.47 g
コード（参考）
P-LFQFP80-12×12-0.50
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
14.00±0.20(.551±.008)SQ
* 12.00±0.10(.472±.004)SQ
60
0.145±0.055
(.006±.002)
41
40
61
0.08(.003)
Details of "A" part
+0.20
1.50 –0.10
+.008
.059 –.004
INDEX
0˚~8˚
80
(Mounting height)
0.10±0.05
(.004±.002)
(Stand off)
21
"A"
LEAD No.
1
20
0.50(.020)
0.20±0.05
(.008±.002)
0.08(.003)
0.50±0.20
(.020±.008)
0.60±0.15
(.024±.006)
0.25(.010)
M
©2006-2008
FUJITSU MICROELECTRONICS LIMITED F80035S-c-2-3
C
2006 FUJITSU LIMITED F80035S-c-2-2
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記の URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
（続く）
DS07–12555–3
51
MB89560A シリーズ
プラスチック・QFP, 80 ピン
リードピッチ
0.80mm
パッケージ幅×
パッケージ長さ
14.00 × 20.00mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
3.35mm MAX
コード（参考）
P-QFP80-14×20-0.80
(FPT-80P-M06)
プラスチック・QFP, 80 ピン
（FPT-80P-M06）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
23.90±0.40(.941±.016)
* 20.00±0.20(.787±.008)
64
41
40
65
0.10(.004)
17.90±0.40
(.705±.016)
* 14.00±0.20
(.551±.008)
INDEX
Details of "A" part
25
80
0.25(.010)
+0.30
3.05 –0.20
+.012
.120 –.008
(Mounting height)
1
24
0.80(.031)
0.37±0.05
(.015±.002)
0.16(.006)
0~8°
M
"A"
C
2002-2008 FUJITSU MICROELECTRONICS LIMITED F80010S-c-6-6
0.17±0.06
(.007±.002)
0.80±0.20
(.031±.008)
0.88±0.15
(.035±.006)
+0.10
0.30 –0.25
+.004
.012 –.010
(Stand off)
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記の URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
（続く）
52
DS07–12555–3
MB89560A シリーズ
プラスチック・LQFP, 80 ピン
(FPT-80P-M22)
プラスチック・LQFP, 80 ピン
（FPT-80P-M22）
リードピッチ
0.65 mm
パッケージ幅×
パッケージ長さ
14.00 mm × 14.00 mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max
質量
0.62 g
コード（参考）
P-LFQFP80-14×14-0.65
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
16.00±0.20(.630±.008)SQ
* 14.00±0.10(.551±.004)SQ
60
0.145±0.055
(.006±.002)
41
40
61
0.10(.004)
Details of "A" part
+0.20
+.008
1.50 –0.10 .059 –.004
(Mounting height)
0.25(.010)
INDEX
0~8˚
21
80
1
"A"
20
0.65(.026)
0.32±0.05
(.013±.002)
0.13(.005)
0.50±0.20
(.020±.008)
0.60±0.15
(.024±.006)
0.10±0.10
(.004±.004)
(Stand off)
M
©2007-2008
FUJITSU MICROELECTRONICS LIMITED F80036S-c-1-2
C
2007 FUJITSU LIMITED F80036S-c-1-1
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記の URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
（続く）
DS07–12555–3
53
MB89560A シリーズ
（続き）
セラミック・MQFP, 80ピン
リードピッチ
0.8mm
リ ー ド 形 状
ストレート
マザーボード
の
材
質
セラミック
搭載している
ソケットの材質
プラスチック
(MQP-80C-P01)
セラミック・MQFP, 80ピン
(MQP-80C-P01)
18.70(.736)TYP
12.00(.472)TYP
INDEX AREA
16.30±0.33
(.642±.013)
15.58±0.20
(.613±.008)
1.50(.059)TYP
1.00(.040)TYP
4.50(.177)
TYP
1.27±0.13
(.050±.005)
22.30±0.33
(.878±.013)
24.70(.972)
TYP
0.30(.012)
TYP
0.80±0.25
(.0315±.010)
0.80±0.25
(.0315±.010)
+0.40
1.20 –0.20
+.016
.047 –.008
INDEX AREA
18.12±0.20
12.02(.473)
(.713±.008)
TYP
10.16(.400)
14.22(.560)
TYP
TYP
18.40(.724)
REF
INDEX
1.27±0.13
(.050±.005)
6.00(.236)
TYP
0.30(.012)TYP
7.62(.300)TYP
9.48(.373)TYP
11.68(.460)TYP
0.40±0.10
(.016±.004)
1.50(.059)
TYP
1.00(.040)
TYP
0.40±0.10
(.016±.004)
+0.40
1.20 –0.20
+.016
.047 –.008
0.15±0.05 8.70(.343)
(.006±.002) MAX
C
1994-2008 FUJITSU MICROELECTRONICS LIMITED M80001SC-4-3
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記の URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
54
DS07–12555–3
MB89560A シリーズ
■ 本版での主な変更内容
ページ
5
場所
■端子配列図
36
37
*1 の説明を変更
(*1：メインクロックの 2 分周間出力 → *1：メインクロッ
ク発振の 2 分周間出力です。)
■ブロックダイヤグラム
*1 の説明を変更
(*1：原振の 2 分周出力となります。→ *1：メインクロック
発振の 2 分周間出力です。)
■電気的特性
5. 交流規格
(1) リセットタイミング
RST "L" パルス幅 の 記号 を変更
( ZLZH → tZLZH )
■電気的特性
5. 交流規格
(3) クロックタイミング
クロック周波数 の 記号 を変更
( FC → FCH )
17
35
変更内容
・" 水晶発振使用時 " の図の FCL の位置を変更
■電気的特性
5. 交流規格
(4) インストラクションタイミング
インストラクションサイクル ( 最小命令実行時間 ) を変更
37
40
■電気的特性
5. 交流規格
(7) I2C タイミング
データ転送 ( マスタ / スレーブ ) を変更
( tHO → tHIGH )
変更箇所は , 本文中のページ左側の｜によって示しています。
DS07–12555–3
55
MB89560A シリーズ
富士通マイクロエレクトロニクス株式会社
〒 163-0722 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fml/
お問い合わせ先
富士通エレクトロニクス株式会社
〒 163-0731 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fei/
電子デバイス製品に関するお問い合わせは , こちらまで ,
0120-198-610
受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます )
携帯電話・PHS からもお問い合わせができます。
※電話番号はお間違えのないよう , お確かめのうえおかけください。
本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。
本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも
のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な
どについては , 当社はその責任を負いません。
本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施
権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので
はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。
本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい
ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を
伴う用途（原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵
器システムにおけるミサイル発射制御をいう）, ならびに極めて高い信頼性が要求される用途（海底中継器 , 宇宙衛星をいう）に使用されるよう設計・
製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用
されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。
半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ
う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。
本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き
をおとりください。
本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。
編集 プロモーション推進部