本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。 富士通マイクロエレクトロニクス DATA SHEET DS07–12528–4 マイクロコントローラ 8 ビットオリジナル CMOS MB89140 シリーズ MB89143A/144A ■ 概 要 MB89143A/144A は , ASIC (Application Specific IC) 対応が可能なオリジナル 8 ビット・ワンチップマイクロコントローラ である F2MC*-8L ファミリの汎用品の 1 つとして開発された製品です。 MB89143A/144A は , コンパクトな命令体系に加えて 2 系列クロック制御 , 5 段階の動作速度制御 , タイマ , シリアルイ ンタフェース , A/D コンバータ , ブザー出力 , 高耐圧ドライバ , 時計プリスケーラ , 外部割込みなどの周辺機能を内蔵して おり , 民生機器から産業機器まで幅広く使用できます。 ＊：F2MC は FUJITSU Flexible Microcontroller の略で , 富士通マイクロエレクトロニクス株式会社の登録商標です。 ■ 特 長 ・ 最小命令実行時間 ：0.50 µs ( 原発振周波数 8.0 MHz 時 ) ・ 割込み処理時間 ：4.50 µs ( 原発振周波数 8.0 MHz 時 ) ・ F2MC-8L ファミリと共通の CPU コア 乗除算命令 16 ビット演算 コントローラに最適な命令体系 命令テスト & ブランチ命令 ビット操作命令 など ・ 2 系列クロック制御 ・ 高耐圧ポート 24 本 ・ 2 系統のタイマ 8/16 ビットタイマ / カウンタ (8 ビット× 2 本のタイマとしても使用可能 ) 21 ビットタイムベースカウンタ （続く） 富士通マイクロエレクトロニクスのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。 ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。 http://edevice.fujitsu.com/micom/jp-support/ Copyright©2001-2008 FUJITSU MICROELECTRONICS LIMITED All rights reserved 2008.11 MB89140 シリーズ （続き） ・ 1 系統の 8 ビットシリアル IF 転送方向が選べるため , 様々な機器と通信可能 ・ 8 ビット A/D コンバータ：8 チャネル 逐次比較型 ・ 外部割込み：2 チャネル 2 チャネルが独立して低消費電力モード解除に使用可能 ( 立上り , 立下り , 両エッジ選択可能 ) INT1 は− 0.3 V ∼＋ 7.0 V まで印加可能 (Nch オープンドレイン ) ・ 低消費電力モード サブモード ( 高速クロックを停止させ , 低速クロックで動作します ) 時計モード ( 時計プリスケーラ以外は停止します ) ストップモード ( 発振を停止するため電流消費がほとんどない ) ・ スリープモード (CPU を停止するため消費電流が通常の約 1/3 に ) ・ 時計プリスケーラ ・ ブザー出力あり ・ ウォッチドッグリセット , リセット出力 , パワーオンリセットあり 2 DS07–12528–4 MB89140 シリーズ ■ シリーズ構成 品名 項目 分類 ROM 容量 RAM 容量 MB89143A MB89144A 量産品 ( マスク ROM 品 ) 8 K × 8 ビット 12 K × 8 ビット MB89P147 MB89PV140 ワンタイム品 ピギー / エバ品 ( 評価・開発用 ) 32 K × 8 ビット 内蔵 PROM 32 K × 8 ビット 外付け ROM ( ピギー ) 256 × 8 ビット 1 K × 8 ビット CPU 機能 基本命令数：136 命令 命令ビット長：8 ビット 命令長：1 ∼ 3 バイト データビット長：1, 8, 16 ビット長 最小命令実行時間：0.5 µs/8 MHz ∼ 8.0 µs/8 MHz, 61 µs/32.768 kHz 割込み処理時間：4.5 µs/8 MHz ∼ 72.0 µs/8 MHz, 562.5 µs/32.768 kHz ( 注意 ) 上記の時間はギヤ機能によって変化します。 ポート 高耐圧出力ポート (Pch オープンドレイン ) ：24 本 (P40 ∼ P47, P50 ∼ P57, P60 ∼ P67) ブザー出力 (Pch オープンドレイン高耐圧 ) ：1 本 出力ポート (CMOS) ：4 本 (P20 ∼ P23) 入力ポート (CMOS) ：2 本 (P70, P71; 2 系統クロック使用時は X0A, X1A 端子になります ) 入出力ポート (CMOS) ：23 本 (P00 ∼ P07, P10 ∼ P17, P30, P32 ∼ P37) 入出力ポート (Nch オープンドレイン ) ：1 本 (P31) 合 計：55 本 タイムベース タイマ 0.26 ms, 0.51 ms, 1.02 ms, 0.524 s の 4 種類のインターバル発生可能 ( 原発振 8.0 MHz 時 ) 8/16 ビット 8/16 ビットタイマ動作 ( 動作クロック , 内部クロック , 外部トリガ ) タイマカウンタ 8/16 ビットイベントカウンタ動作 ( 立上り / 立下り / 両エッジ選択可 ) シリアル I/O 8 ビット長 LSB ファースト /MSB ファースト選択可 4 つの転送クロックから 1 つを選択可能 ( 外部 1, 内部 3：4, 8, 16 インストラクションサイクル ) A/D コンバータ 8 ビット精度× 8 チャネル A/D 変換モード ( 変換時間 22 µs/8 MHz ギヤ最高速時 ) 外部起動による連続起動可 外部割込み 2 チャネル独立 ( エッジ選択 , 割込みベクタ , 要因フラグ ) 立上り / 立下り / 両エッジ選択可能 アナログノイズフィルタ内蔵 ストップ / スリープからの解除にも使用 ( ストップモードでもエッジ検出可 ) ブザー出力 1.95 kHz または , 3.91 kHz ( 原振 8 MHz 時 ) を選択可能。高耐圧端子に出力 10 ビット精度× 12 チャネル A/D 変換モード ( 変換時間 16.5 µs/8 MHz ギヤ最高速時 ) センスモード ( 変換時間 9.0 µs/8 MHz ギヤ最高速時 ) 外部起動による連続起動可 ウォッチドッグ プログラム暴走時 , 524 ms ∼ 1049 ms ( 原振 8 MHz 時 ) で内部リセット リセット 8 ビット PWM タイマ なし 8 ビットタイマ動作 /8 ビット分解能 PWM 動作 12 ビット MPG タイマ なし 12 ビット分解能 PWM 動作 / リロードタイマ動作 /PPG 動作 スタンバイ モード スリープモード , ストップモード , 時計モード プロセス CMOS パッケージ DIP-64P-M01 使用 EPROM 動作電圧＊ MDP-64C-P02 MBM27C256A-20 4.0 V ∼ 6.0 V 2.7 V ∼ 6.0 V ＊：使用周波数などの条件によって異なります (「■電気的特性」参照 ) 。 DS07–12528–4 3 MB89140 シリーズ ■ パッケージと品種対応 MB89143A/144A MB89P147 MB89PV140 DIP-64P-M01 ○ ○ × MDP-64C-P02 × × ○ パッケージ ○：あり ×：なし （注意事項）各パッケージの詳細は , 「■パッケージ・外形寸法図」を参照してください。 ■ 品種間の相違点 1. メモリ空間 ピギー品などで評価する際には , 実際に使用する品種との相違をよく確認のうえ , 評価してください。 特に , 以下の点にご注意願います。 ・ MB89143A/144A では , レジスタバンクの上半分が使用できません。 ・ スタック領域などを RAM の上限に設定している場合。 2. 機能 ピギー品などで評価する際には , 実際に使用する品種との相違をよく確認のうえ , 評価してください。 特に , 以下の点にご注意願います。 ・ MB89143A/144A が搭載している A/D コンバータは 8 ビット精度です。また , MB89143A/144A では 8 ビット PWM タイ マ , 12ビット MPG タイマは搭載していません。 3. 消費電流 ・ MB89PV140 では背面ソケットに接続している EPROM の消費する電流が加わります。 ・ 低速で動作させた場合には , OTPROM (EPROM) 搭載品種の消費電流はマスク ROM 搭載品種より多くなります。 ただし , スリープ / ストップモードの消費電流は同等となります ( 詳細は ,「■電気的特性」を参照してください ) 。 4. マスクオプション オプションで選択できる機能 , オプションの指定方法は品種により異なります。 「■マスクオプション一覧表」で確認の うえご使用ください。 特に , 以下の点にご注意願います。 ・ MB89PV140 プルアップオプションはありません。 4 DS07–12528–4 MB89140 シリーズ ■ 端子配列図 (MB89143A/144A のみ ) (TOP VIEW) BZ P67 P66 P65 P64 P63 P62 P61 P60 N.C. P57 P56 P55 P54 P53 P52 P51 P50 P47 P46 P45 P44 P43 P42 P41 P40 P23 RST MODA X0 X1 VSS 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 VCC AVR AVSS P00/AN0 P01/AN1 P02/AN2 P03/AN3 P04/AN4 P05/AN5 P06/AN6 P07/AN7 P10 P11 P12 P13 P14 P15 P16 P17/ADST P30/INT0 P31/INT1 P32/SCK P33/SO P34/SI P35/EC P36 P37 P20 P21 P22 P70/X0A P71/X1A （注意事項）P70/X0A と P71/X1A は汎用ポートとして使用の時は入力専用ポートになります。 (DIP-64P-M01) DS07–12528–4 5 MB89140 シリーズ ■ 端子機能説明 (MB89143A/144A のみ ) 端子番号 SH-DIP ＊ 端子記号 30 X0 31 X1 29 MODA 回路形式 機 能 説 明 A メインクロック発振用端子です。 発振子は水晶発振子を使用してください。 B 動作モード指定入力端子です。通常時は VSS に直結してください。 28 RST C リセット入出力端子です。プルアップ抵抗付き Nch オープンドレイン出力と ヒステリシス入力になっています。内部の要因により端子から “L” を出力しま す。また , “L” の入力によっても内部回路が初期化されます。ノイズキャンセ ラ内蔵です。 54 ∼ 61 P07/AN7 ∼ P00/AN0 F 汎用の入出力ポートです。ヒステリシス入力です。アナログ入力と兼用して います。 46 P17/ADST H 汎用の入出力ポートです。ヒステリシス入力です。A/D コンバータの外部起 動端子と兼用しています。 47 ∼ 53 P16 ∼ P10 H 汎用の入出力ポートです。ヒステリシス入力です。 33, 34 P71/X1A, P70/X0A J 汎用の入力ポートまたはサブクロック発振端子のいずれかをマスクオプショ ンで選択できます。汎用入力端子として使用するときの入力はヒステリシス です。 P23 ∼ P20 D 汎用の出力ポートです。 27， 35 ∼ 37 38, 39 P37, P36 汎用の入出力ポートです。ヒステリシス入力です。 40 P35/EC 汎用の入出力ポートです。ヒステリシス入力です。8/16 ビットタイマカウン タの外部クロック入力と兼用しています。 41 P34/SI 42 P33/SO 汎用の入出力ポートです。ヒステリシス入力です。8 ビットシリアルインタ フェースのシリアルデータ出力と兼用しています。 43 P32/SCK 汎用の入出力ポートです。ヒステリシス入力です。8 ビットシリアルインタ フェースのシリアル転送クロックと兼用しています。 44 P31/INT1 E 汎用の入出力ポートです。Nch オープンドレイン出力で , ヒステリシス入力で す。外部割込み端子と兼用しています。割込みはヒステリシス入力でノイズ フィルタ内蔵です。 45 P30/INT0 I 汎用の入出力ポートです。ヒステリシス入力です。外部割込み端子と兼用し ています。割込み入力はヒステリシス入力でノイズフィルタ内蔵です。 1 BZ G ブザー出力専用端子です。Pch 高耐圧オープンドレイン出力ポートです。 2 ∼ 9， 11 ∼ 18, 19 ∼ 26 P67 ∼ P60, P57 ∼ P50, P47 ∼ P40 G Pch 高耐圧オープンドレイン出力ポートです。 10 N.C. ⎯ N.C. 端子です。 64 VCC ⎯ 電源端子です。A/D コンバータの電源端子と兼用しています。 32 VSS ⎯ 電源 (GND) 端子です。 63 AVR ⎯ A/D コンバータの基準電源端子です。 62 AVSS ⎯ A/D コンバータの電源端子です。VSS 端子と共通電位としてください。 H 汎用の入出力ポートです。ヒステリシス入力です。8 ビットシリアルインタ フェースのシリアルデータ入力と兼用しています。 ＊：DIP-64P-M01 6 DS07–12528–4 MB89140 シリーズ ■ 入出力回路形式 回 路 分類 備 考 ・ 発振帰還抵抗 約 1 MΩ/ 5.0 V 時 X1 X0 A スタンバイ制御信号 ・ CMOS 入力 B ヒステリシス入力 ・ 出力プルアップ抵抗 (Pch) 約 50 kΩ/ 5.0 V 時 ・ CMOS ヒステリシス入力 R Pch C Nch ヒステリシス入力 ・ CMOS 出力 Pch D Nch ・ Nch オープンドレイン出力 ・ CMOS ヒステリシス入力 ・ 割込み入力はノイズキャンセラ付き Nch E ポート ヒステリシス入力 割込み入力 ノイズフィルタ付 ・ CMOS 出力 ・ CMOS ヒステリシス入力 Pch F Nch ポート ヒステリシス入力 アナログ入力 （続く） DS07–12528–4 7 MB89140 シリーズ （続き） 回 路 分類 備 考 ・ Pch 高耐圧オープンドレイン出力 Pch G ・ CMOS 出力 ・ CMOS ヒステリシス入力 ・ プルアップオプション (P14 ∼ P17, P32 ∼ P37 のみ ) Pch Pch H Nch ポート ヒステリシス入力 ・ CMOS 出力 ・ CMOS ヒステリシス入力 ・ 割込み入力はノイズフィルタ付き Pch Nch I ポート 割込み入力 ノイズフィルタ付きヒステリシス入力 ポート X1A ヒステリシス入力 ・ 発振帰還抵抗は内蔵していません。 ・ サブクロック未使用時は CMOS ヒス テリシス入力 X0A J スタンバイ制御信号 ポート ヒステリシス入力 8 DS07–12528–4 MB89140 シリーズ ■ デバイスの取扱いについて 1. ラッチアップの防止 CMOS IC では , 中・高耐圧以外の入力端子や出力端子に VCC より高い電圧や VSS より低い電圧が印加された場合 , また は VCC ∼ VSS 間に定格を超える電圧が印加された場合に , ラッチアップ現象を生じることがあります ( ただし , P31/INT1 端子は VCC によらず 7.0 V まで印加できます ) 。 ラッチアップが起きると電源電流が激増し , 素子の熱破壊の恐れがありますので , 使用に際しては最大定格を超えるこ とのないよう十分に注意してください。 アナログ系の電源投入時および切断時においてもアナログ電源 (AVR) とアナログ入力は , デジタル電源 (VCC) を超えな いように注意してください。 2. 未使用入力端子の処理 使用していない入力端子を開放のままにしておくと , 誤動作の原因になることがありますので , Pull up または Pull down などの処置をしてください。 3. A/D コンバータおよび D/A コンバータ搭載品種の電源端子処理 A/D コンバータおよび D/A コンバータを使用しない時は AVSS ＝ AVR ＝ VSS に接続してください。 4. N.C. 端子の処理 N.C. ( 内部接続 ) 端子は必ず開放にして使用してください。 5. 電源電圧の変動について VCC 電源電圧の動作保証範囲は規格のとおりですが , この規格範囲内においても電源電圧の急激な変化があると誤動作 を生じることがありますので , IC への供給電圧はできるだけ安定化するよう心がけてください。安定化の基準として , 商 用周波数 (50 ∼ 60 Hz) での VCC リプル変動 (P − P 値 ) は標準 VCC 値の 10 ％以下に , また電源の切換え時などの瞬時変化 においては , 過渡変動率が 0.1 V/ms 以下になるよう電源を抑えることを推奨いたします。 6. 外部クロック使用時の注意 外部クロック使用時においても , パワーオンリセットおよびストップモードからの解除後に , 発振安定時間がとられま す。 DS07–12528–4 9 MB89140 シリーズ ■ ブロックダイヤグラム (MB89143A/144A のみ ) メインクロック発振 回路 (Max. 8 MHz) X0 X1 ブザー出力 BZ クロック制御 高耐圧ポート 6 P70/X0A P71/X1A P20 ∼ P23 ポ | ト 7 4 ポ | ト 2 サブクロック発振 回路 (32.768 kHz) CMOS 入力ポート CMOS 出力ポート タイムベース タイマ 内 部 バ ス 高耐圧ポート 5 高耐圧ポート 4 8 8 8 P60 ∼ P67 P50 ∼ P57 P40 ∼ P47 CMOS 入出力ポート CMOS 入出力ポート 0 P07/AN7 ∼ P00/AN0 8 8 bit シリアル AVR 8 bit A/D コンバータ AVSS P17/ADST P10 ∼ P16 7 CMOS 入出力ポート 1 R A M (256 × 8 bit) F2MC-8L C P U R O M 8/16 bit タイマカウンタ ポ | ト 3 P32/SCK P33/SO P34/SI P35/EC P30/INT0 外部割込み Nch オープン ドレインポート ポ | ト 3 P31/INT1 その他の端子 VCC, VSS, MODA, RST ( 注意事項 ) A/D コンバータは 8 ビット 8 ch です。 10 DS07–12528–4 MB89140 シリーズ ■ CPU コア 1. メモリ空間 本シリーズのメモリ空間は 64 K バイトであり , この空間の中に I/O, データ領域 , プログラム領域のすべてを格納しま す。I/O はアドレスの最下位近くにあり , データ領域はそのすぐ上に配置します。データ領域は , 用途別にレジスタ領域 , ス タック領域 , ダイレクト領域などに分割することができます。プログラム領域は正反対にアドレス空間の最上位付近にあ り , その中でも最も上位に割込み・リセットベクトルやベクトルコール命令のテーブルなどを配置します。本シリーズのメ モリ空間の構造を以下に示します。 MB89143A 0000H MB89144A 0000H I/O 0080H I/O 0080H RAM 256 B 0100H 0180H RAM 256 B 0100H レジ スタ 0180H レジ スタ 使用禁止 使用禁止 D000H E000H ROM 12 KB ROM 8 KB FFFFH DS07–12528–4 FFFFH 11 MB89140 シリーズ 2. レジスタ F2MC-8L ファミリには CPU 内にある用途専用のレジスタとメモリ上にある汎用レジスタの 2 つの種類のレジスタがあ ります。専用レジスタは以下のものが該当します。 プログラムカウンタ (PC) アキュムレータ (A) ： 16 ビット長 , 命令格納位置を示します。 ： 16 ビット長 , 演算などの一時記憶レジスタで 8 ビットデータ処理命令では下位側の 1 バイトを使用します。 テンポラリアキュムレータ (T) ： 16 ビット長 , アキュムレータとの間で演算を行います。 8 ビットデータ処理命令では下位側の 1 バイトを使用します。 インデックスレジスタ (IX) エクストラポインタ (EP) スタックポインタ (SP) プログラムステータス (PS) ： ： ： ： 16 ビット長 , インデックス修飾を行うレジスタです。 16 ビット長 , メモリアドレスを示すポインタです。 16 ビット長 , スタック領域を示します。 16 ビット長 , レジスタポインタやコンディションコードを格納するレジスタです。 16 ビット 初期値 FFFDH ：プログラムカウンタ PC A ：アキュムレータ 不定 T ：テンポラリアキュムレータ 不定 IX ：インデックスレジスタ 不定 EP ：エクストラポインタ 不定 SP ：スタックポインタ 不定 PS ：プログラムステータス I ＝ 0, IL1, 0 ＝ 1, 1 上記以外は不定 さらに , PS は上位 8 ビットがレジスタバンクポインタ (RP) , 下位 8 ビットがコンディションコードレジスタ (CCR) と 分けることができます。 プログラムステータスの構造 bit PS 15 14 13 12 11 9 8 空き 空き 空き RP RP 12 10 7 6 H I 5 4 IL1,0 3 2 1 0 N Z V C CCR DS07–12528–4 MB89140 シリーズ RP は現在使用しているレジスタバンクのアドレスを示すもので , RP の内容と実アドレスの関係は下図に示す変換規則 になっています。 汎用レジスタ領域の実アドレス変換規則 OP コード下位 RP "0" 発生アドレス "0" "0" "0" "0" "0" "0" "1" R4 R3 R2 R1 R0 b2 b1 b0 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 CCR は演算の結果や転送データの内容を示すビットと , 割込み時の CPU の動作を制御するビットがあります。 H フラグ ： 演算の結果 , bit3 から bit4 への繰上げや借越しが発生した場合 , 1 にセットされ , それ以外の場合は 0 にク リアされます。このフラグは十進補正命令用です。 I フラグ ： このフラグが 1 のとき割込みを許可し , 0 のとき割込みを禁止します。リセット時に 0 になります。 IL1, 0 ： 現在許可している割込みのレベルを示します。このビットが示す値より強い割込み要求があった場合の み , 割込み処理を行います。 N フラグ Z フラグ V フラグ C フラグ IL1 IL0 0 0 0 1 1 0 2 1 1 3 割込みレベル 1 強 弱 強い 弱い＝割込みなし ： 演算の結果 , 最上位ビットが 1 のとき 1 にセットされ , 0 のとき 0 にクリアされます。 ： 演算の結果 , 0 であれば 1 にセットされ , それ以外のとき 0 にクリアされます。 ： 演算の結果 , 2 の補数のオーバフローが発生したとき 1 にセットされ , 発生しなかったとき 0 にクリアさ れます。 ： 演算の結果 , bit7 から繰上げや借越しが発生した場合 , 1 にセットされ , それ以外の場合は 0 にクリアさ れます。また , シフト命令ではシフトアウトした値になります。 DS07–12528–4 13 MB89140 シリーズ また , 汎用レジスタとして , 以下のものがあります。 汎用レジスタ：8 ビット長 , データを格納するレジスタ 汎用レジスタは 8 ビット長のレジスタで , メモリ上のレジスタバンク内にあります。1 バンクあたり 8 個のレジスタがあ り , MB89143A/144A では全部で 16 バンクまで使用することができます。現在使用しているバンクはレジスタバンクポイ ンタ (RP) で示します。 レジスタバンク構成 ここのアドレス＝ 0100H ＋ 8 × (RP) R0 R1 R2 R3 R4 R5 R6 R7 16 バンク メモリ領域 14 DS07–12528–4 MB89140 シリーズ ■ I/O マップ アドレス 書込み / 読出し レジスタ 00H (R/W) PDR0 ポート 0 データレジスタ 01H (W) DDR0 ポート 0 方向レジスタ 02H (R/W) PDR1 ポート 1 データレジスタ 03H (W) DDR1 ポート 1 方向レジスタ 04H (R/W) PDR2 ポート 2 データレジスタ レジスタの内容 空き領域 05H ,06H 07H (R/W) SYCC システムクロック制御レジスタ 08H (R/W) STBC スタンバイ制御レジスタ 09H (R/W) WDTE ウォッチドッグ制御レジスタ 0AH (R/W) TBCR タイムベースタイマ制御レジスタ 0BH (R/W) WPCR 時計プリスケーラ制御レジスタ 0CH (R/W) PDR3 ポート 3 データレジスタ 0DH (W) DDR3 ポート 3 方向レジスタ 0EH (R/W) BUZR ブザーレジスタ 0FH (R/W) EIC 10H (R/W) PDR4 ポート 4 データレジスタ 11H (R/W) PDR5 ポート 5 データレジスタ 12H (R/W) PDR6 ポート 6 データレジスタ 13H (R) PDR7 ポート 7 データレジスタ 14H ∼ 17H 外部割込みコントロールレジスタ 空き領域 18H (R/W) T3CR タイマ 3 制御レジスタ 19H (R/W) T2CR タイマ 2 制御レジスタ 1AH (R/W) T3DR タイマ 3 データレジスタ 1BH (R/W) T2DR タイマ 2 データレジスタ 1CH (R/W) SMR シリアルモードレジスタ 1DH (R/W) SDR シリアルデータレジスタ 1EH (R/W) ADC1 A/D コンバータコントロールレジスタ 1 1FH (R/W) ADC2 A/D コンバータコントロールレジスタ 2 20H (R/W) ADDH A/D データレジスタ (H) 21H (R/W) ADDL A/D データレジスタ (L) 22H (W) PCR0 ポート入力コントロールレジスタ 0 23H (W) PCR1 ポート入力コントロールレジスタ 1 空き領域 24H ∼ 7BH 7CH (W) ILR1 割込みレベル設定レジスタ 1 7DH (W) ILR2 割込みレベル設定レジスタ 2 7EH (W) ILR3 割込みレベル設定レジスタ 3 7FH 空き領域 （注意事項）空き領域は , 使用しないでください。 DS07–12528–4 15 MB89140 シリーズ ■ 電気的特性 (MB89143A/144A のみ ) 1. 絶対最大定格 (AVSS ＝ VSS ＝ 0.0 V) 項 目 記 号 定 格 値 単 位 備 考 最 小 最 大 VCC AVR VSS − 0.3 VSS ＋ 7.0 V AVR ≦ VCC ＋ 0.3 ＊ 1 VI1 VCC − 0.3 VCC ＋ 0.3 V P00 ∼ P07, P10 ∼ P17, P30, P32 ∼ P37, P70, P71 VI2 VSS − 0.3 7 V P31 VI3 VCC − 40 VCC ＋ 0.3 V P40 ∼ P47, P50 ∼ P57, P60 ∼ P67, BZ ＊ 2 VO1 VCC − 0.3 VCC ＋ 0.3 V P00 ∼ P07, P10 ∼ P17, P20 ∼ P23, P30 ∼ P37 VO2 ⎯ VCC ＋ 0.3 V P40 ∼ P47, P50 ∼ P57, P60 ∼ P67, BZ ＊ 2 “H” レベル総最大出力電流 ΣIOH ⎯ − 100 mA “H” レベル総平均出力電流 ΣIOHAV ⎯ − 75 mA 平均値 ( 動作電流×動作率 ) “H” レベル最大出力電流 IOH ⎯ − 12 mA P00 ∼ P07, P30, P32 ∼ P37, P10 ∼ P17, P20 ∼ P23 “H” レベル平均出力電流 IOHAV ⎯ −6 “H” レベル最大出力電流 IOH ⎯ − 20 “H” レベル平均出力電流 IOHAV ⎯ − 10 “L” レベル総最大出力電流 ΣIOL ⎯ 50 mA “L” レベル総平均出力電流 ΣIOLAV ⎯ 30 mA 平均値 ( 動作電流×動作率 ) “L” レベル最大出力電流 IOL ⎯ 12 IOLAV ⎯ 6 mA “L” レベル平均出力電流 P00 ∼ P07, P10 ∼ P17, P20 ∼ P23, P30 ∼ P37 消費電力 PD ⎯ 470 mW SH-DIP64：DIP-64P-M01 動作温度 TA − 40 ＋ 85 °C 保存温度 Tstg − 55 ＋ 150 °C 電源電圧 入力電圧 出力電圧 平均値 ( 動作電流×動作率 ) mA P40 ∼ P47, P50 ∼ P57, P60 ∼ P67, BZ 平均値 ( 動作電流×動作率 ) ＊ 1：AVR は VCC ＋ 0.3 V を超えないよう注意してください。 また , 電源投入時など AVR が VCC を超えないよう注意してください。 ＊ 2：VI と VO は VCC ＋ 0.3 V を超えてはなりません。 ＜注意事項＞ 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ ります。したがって , 定格を一項目でも超えることのないようご注意ください。 16 DS07–12528–4 MB89140 シリーズ 2. 推奨動作条件 (AVSS ＝ VSS ＝ 0.0 V) 項 目 規 格 値 記 号 電源電圧 動作温度 備 考 最 大 4.0 ＊ 6.0 ＊ V 通常動作保証範囲＊ ギヤ最高速時 3.5 ＊ 6.0 ＊ V 通常動作保証範囲＊ ギヤ最低速時 2.5 6.0 V 時計モード , サブ RUN 時 1.5 6.0 V ストップ時の RAM 状態保持 AVR 0.0 VCC V TA − 40 ＋ 85 °C VCC A/D コンバータ基準入力電圧 単 位 最 小 ＊：動作周波数 , インストラクションサイクル , アナログ保証範囲によって異なります。「・動作電圧−動作周波数」お よび「5．A/D 変換部電気的特性」を参照してください。 ・動作電圧−動作周波数 6 5 機能動作保証範囲 動作電圧 (V) 4 3 2 1 2 3 4 5 6 7 8 9 10 動作周波数 (MHz) ( インストラクションサイクル＝ 4/FCH のとき ) 2.0 1.3 1.0 0.8 0.66 0.57 0.5 0.44 0.4 最小命令実行時間 ( インストラクションサイクル ) (µs) 上図では , インストラクションサイクル＝ 4/FCH のときの外付け振動子の動作周波数を示します。 動作電圧範囲はインストラクションサイクルに依存しますので , ギヤにより , 動作スピードを切り換えたときは , イン ストラクションサイクルに読み替えてください。 ＜注意事項＞ 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条 件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼 性に悪影響を及ぼすことがあります。 データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。 DS07–12528–4 17 MB89140 シリーズ 3. 直流規格 (AVR ＝ VCC ＝ 5.0 V, AVSS ＝ VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C) 項 目 記号 端 子 条 件 規 格 値 最小 標準 最大 単位 備 考 VIHS P00 ∼ P07, P10 ∼ P17, P30 ∼ P37, P70, P71, X0, RST, X1, MODA ⎯ 0.8 VCC ⎯ VCC ＋ 0.3 V “L” レベル入力 電圧 VILS P00 ∼ P07, P10 ∼ P17, P30 ∼ P37, P70, P71, X0, RST, X1, MODA ⎯ VSS − 0.3 ⎯ 0.2 VCC V オープンドレ イン出力端子 印加電圧 VD1 P31 ⎯ VSS − 0.3 ⎯ 7.0 V VOH1 P00 ∼ P07, P10 ∼ P17, P20 ∼ P23, P30 ∼ P37 IOH ＝− 2.0 mA 2.4 ⎯ ⎯ V VOH2 P40 ∼ P47, P50 ∼ P57, P60 ∼ P67 IOH ＝− 10 mA 3.0 ⎯ ⎯ V VOL1 P00 ∼ P07, P10 ∼ P17, P20 ∼ P23, P30 ∼ P37 IOL ＝ 1.8 mA ⎯ ⎯ 0.4 V VOL2 RST IOL ＝ 4.0 mA ⎯ ⎯ 0.6 V ILI1 P00 ∼ P07, P10 ∼ P17, P30 ∼ P37, P70, P71 0 V ＜ VI ＜ VCC ⎯ ⎯ ±5 µA プルアップ抵 抗指定ピン以 外 ILI2 P14 ∼ P17, P32 ∼ P37 VI ＝ 0.0 V − 200 − 100 − 50 µA プルアップ抵 抗指定ピンの み 出力リーク 電流 ILO1 P40 ∼ P47, P50 ∼ P57, P60 ∼ P67 VI ＝ VCC − 35 V ⎯ ⎯ − 10 µA プルアップ 抵抗値 RPULL RST, P14 ∼ P17, P32 ∼ P37 VI ＝ 0.0 V 25 50 100 kΩ FCH ＝ 8 MHz VCC ＝ 5 V tinst ＝ 0.5 µs A/D 変換停止時 ⎯ 9 15 mA FCH ＝ 8 MHz VCC ＝ 3.5 V tinst ＝ 8.0 µs A/D 変換停止時 ⎯ 1.5 2 mA “H” レベル入力 電圧 “H” レベル出力 電圧 “L” レベル出力 電圧 入力リーク 電流 ICC1 電源電流 VCC ICC2 P31 は除く （続く） 18 DS07–12528–4 MB89140 シリーズ （続き） (AVR ＝ VCC ＝ 5.0 V, AVSS ＝ VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C) 項 目 記号 端 子 規 格 値 単位 最小 標準 最大 FCH ＝ 8 MHz VCC ＝ 5 V tinst ＝ 0.5 µs ⎯ 3 7 mA FCH ＝ 8 MHz VCC ＝ 3.5 V tinst ＝ 8.0 µs ⎯ 1 1.5 mA ICCL FCL ＝ 32.768 kHz VCC ＝ 3.0 V サブクロックモード ⎯ 50 150 µA ICCLS FCL ＝ 32.768 kHz VCC ＝ 3.0 V サブスリープモード ⎯ 25 50 µA ICCT FCL ＝ 32.768 kHz VCC ＝ 3.0 V ・時計モード ・2 系統品の メインストップモード ⎯ 3 15 µA ICCH FCL ＝ 32.768 kHz TA ＝＋ 25 °C ・サブストップモード ・1 系統品の メインストップモード ⎯ ⎯ 10 µA ICCA FCH ＝ 8 MHz VCC ＝ 5.0 V TA ＝＋ 25 °C tinst ＝ 0.5 µs A/D 変換起動時 ⎯ 11.5 19.5 mA IR FCH ＝ 8 MHz TA ＝＋ 25 °C A/D 変換起動時 ⎯ 200 ⎯ µA FCH ＝ 8 MHz TA ＝＋ 25 °C A/D 変換停止時 ⎯ ⎯ 10 µA f ＝ 1 MHz ⎯ 10 ⎯ pF ス リ | プ モ | ド ICCS1 ICCS2 VCC 電源電流 AVR IRH 入力容量 条 件 CIN AVSS, AVR, VCC, VSS 以 外 備 考 ギヤ機能を使 用した場合 , 測定ポイント によっては電 源電流が変化 します。 （注意事項）電源電流の測定条件は , 外部クロックです。 DS07–12528–4 19 MB89140 シリーズ 4. 交流規格 (1) リセットタイミング (AVR ＝ VCC ＝ 5.0 V ± 10％, AVSS ＝ VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C) 項 目 記 号 条 件 RST “L” パルス幅 tZLZH RST ノイズリミット幅 tZLNC 規 格 値 単 位 最小 標準 最大 ⎯ 48 tXCYL ⎯ ⎯ ns ⎯ 20 40 60 ns 備 考 （注意事項）tXCYL は X0 に入力する発振周期 (1 / FCH) tZLZH tZLNC RST 0.2 VCC 0.2 VCC (2) パワーオンリセット (AVSS ＝ VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C) 項 目 電源立上り時間 電源断時間 記 号 条 件 tR tOFF 規 格 値 単 位 備 考 50 ms パワーオンリセットありのみ ⎯ ms 繰返し動作のため 最 小 最 大 ⎯ ⎯ ⎯ 1 （注意事項）選択された発振安定時間以内で電源を立ち上げるようにしてください。 また , 動作中に電源電圧を変化させる場合は電源電圧を滑らかに立ち上げることを推奨いたします。 tOFF tR 2.0 V VCC 20 0.2 V 0.2 V 0.2 V DS07–12528–4 MB89140 シリーズ (3) クロックタイミング (AVSS ＝ VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C) 項 目 クロック周波数 クロックサイクルタイム 入力クロックパルス幅 入力クロック立上り , 立下り時間 記号 端 子 条件 FCH X0, X1 FCL 規 格 値 単位 最 小 標 準 最 大 ⎯ 2 ⎯ 8 MHz X0A, X1A ⎯ ⎯ 32.768 ⎯ kHz tXCYL X0, X1 ⎯ 125 ⎯ 500 ns tLXCYL X0A, X1A ⎯ ⎯ 30.5 ⎯ µs PWH PWL X0 ⎯ 30 ⎯ ⎯ ns PWHL PWLL X0A ⎯ ⎯ 15.2 ⎯ ns tCR tCF X0, X0A ⎯ ⎯ ⎯ 10 ns 備 考 外部クロック時 外部クロック時 ・X0, X1 タイミングおよび印加条件 tXCYL PWH PWL tCR tCF 0.8 VCC 0.8 VCC X0 0.2 VCC 0.2 VCC 0.2 VCC ・クロック印加条件 水晶振動子使用時 または セラミック振動子使用時 X0 X1 外部クロック使用時 X0 X1 開放 C0 DS07–12528–4 C1 21 MB89140 シリーズ ・X0A, X1A タイミング tLXCYL PWHL PWLL tCF tCR 0.8 VCC 0.8 VCC X0A 0.2 VCC 0.2 VCC 0.2 VCC ・クロック印加条件 水晶振動子使用時 または セラミック振動子使用時 X0A 外部クロック使用時 X0A X1A X1A 開放 RF C0 RD C1 ( 注意事項 ) 2 系統クロック品は , 低速発振回路の帰還抵抗が外付けになります。 (4) インストラクションサイクル 項 目 インストラクション サイクルタイム 記号 tinst 規 格 値 ( 標準 ) 単位 4/FCH, 8/FCH, 16/FCH, 32/FCH µs FCH ＝ 8 MHz 動作時 (4/FCH) tinst ＝ 0.5 µs 2/FCL µs FCL ＝ 32.768 kHz 動作時 tinst ＝ 61.036 µs 備 考 （注意事項）8 MHz 動作時は , 命令実行時間の設定により変わります。 22 DS07–12528–4 MB89140 シリーズ (5) シリアル I/O タイミング (AVR ＝ VCC ＝ 5.0 V ± 10％, AVSS ＝ VSS ＝ 0.0 V, TA ＝− 40 °C ∼ 85 °C) 項 目 記 号 端 子 シリアルクロックサイクルタイム tSCYC SCK SCK ↓→ SO 時間 tSLOV SCK, SO 有効 SI → SCK ↑ tIVSH SI, SCK SCK ↑→有効 SI ホールド時間 tSHIX SCK, SI シリアルクロック “H” パルス幅 条 件 内部シフト クロックモード SCK tSHSL SCK シリアルクロック “L” パルス幅 tSLSH SCK ↓→ SO 時間 tSLOV SCK, SO 有効 SI → SCK ↑ tIVSH SI, SCK SCK ↑→有効 SI ホールド時間 tSHIX SCK, SI 規 格 値 単位 最 小 最 大 2 tinst ＊ ⎯ µs − 200 200 ns 1/2 tinst ＊ ⎯ µs 1/2 tinst ＊ ⎯ µs 1 tinst ＊ ⎯ µs 1 tinst ＊ ⎯ µs 外部シフト クロックモード 0 200 ns 1/2 tinst ＊ ⎯ µs 1/2 tinst ＊ ⎯ µs 備 考 ＊：tinst については , 「 (4) インストラクションサイクル」を参照してください。 ・内部シフトクロックモード tSCYC SCK 2.4 V 0.8 V tSLOV 0.8 V 2.4 V SO 0.8 V SI tIVSH 0.8 VCC tSHIX 0.8 VCC 0.2 VCC 0.2 VCC ・外部シフトクロックモード tSLSH SCK SO SI DS07–12528–4 tSHSL 0.8 VCC 0.2 VCC tSLOV 0.8 VCC 0.2 VCC 2.4 V 0.8 V tIVSH 0.8 VCC tSHIX 0.8 VCC 0.2 VCC 0.2 VCC 23 MB89140 シリーズ (6) 周辺入力タイミング (AVR ＝ VCC ＝ 5.0 V ± 10％, AVSS ＝ VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C) 項 目 記 号 端 子 条件 周辺入力 “H” レベルパルス幅 1 tILIH1 EC, ADST INT0, INT1 周辺入力 “L” レベルパルス幅 1 tIHIL1 EC, ADST INT0, INT1 最 大 ⎯ 2 tinst ⎯ µs ⎯ 2 tinst ⎯ µs 備 考 tILIH1 0.8 VCC 0.2 VCC 単位 最 小 tIHIL1 INT0, INT1 EC ADST 規 格 値 0.8 VCC 0.2 VCC (7) 周辺入力ノイズリミット幅 (AVR ＝ VCC ＝ 5.0 V ± 10％, AVSS ＝ VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C) 項 目 記 号 端 子 周辺入力 “H” レベル ノイズリミット幅 1 tIHNC1 周辺入力 “L” レベル ノイズリミット幅 1 tILNC1 規 格 値 単 位 最 小 標 準 最 大 INT1, INT0 50 100 250 ns INT1, INT0 50 100 250 ns 備 考 （注意事項）最小規格値は必ずキャンセルされます。最大規格値以上はキャンセルされません。 tILNC1 tIHNC1 INT0, INT1 0.8 VCC 0.2 VCC 24 0.8 VCC 0.2 VCC DS07–12528–4 MB89140 シリーズ 5. A/D 変換部電気的特性 (VCC ＝ 5.0 V ± 10％, AVSS ＝ VSS ＝ 0.0 V, FCH ＝ 8 MHz, TA ＝− 40 °C ∼＋ 85 °C) 記号 端 子 条 件 分解能 ⎯ ⎯ 総合誤差 ⎯ 直線性誤差 項 目 規 格 値 単位 最 小 標 準 最 大 ⎯ ⎯ ⎯ 8 bit ⎯ ⎯ ⎯ ⎯ ± 3.0 LSB ⎯ ⎯ ⎯ ⎯ ⎯ ± 1.0 LSB 微分直線性誤差 ⎯ ⎯ ⎯ ⎯ ⎯ ± 0.9 LSB ゼロトランジション電圧 VOT AN0 ∼ AN7 ⎯ AVSS − 1.5 LSB AVSS ＋ 0.5 LSB AVSS ＋ 2.5 LSB V フルスケール トランジション電圧 VFST AN0 ∼ AN7 ⎯ AVR − 3.5 LSB AVR − 1.5 LSB AVR ＋ 0.5 LSB V チャネル間バラツキ ⎯ ⎯ ⎯ ⎯ ⎯ 1.0 LSB A/D 変換時間 ⎯ ⎯ ⎯ ⎯ 44 tinst ⎯ µs センスモード変換時間 ⎯ ⎯ ⎯ ⎯ 12 tinst ⎯ µs アナログポート入力電圧 IAIN AN0 ∼ AN7 AVR ＝ VCC ＝ 5.0 V 時 ⎯ ⎯ 10 µA アナログ入力電圧 ⎯ AN0 ∼ AN7 ⎯ 0.0 ⎯ AVR V 基準電圧 ⎯ AVR ⎯ 4.5 ⎯ VCC V 基準電圧 供給電流 IR AVR ⎯ 200 ⎯ µA AVR ＝ 5.0 V 時 （注意事項）・｜ AVR − AVSS ｜が小さくなるに従って , 相対的に誤差は大きくなります。 ・アナログ入力部に接続される外部回路の出力インピーダンスは , 以下のような条件で使用してください。 外部回路の出力インピーダンス＜約 10 kΩ 外部回路の出力インピーダンスが高すぎる場合 , アナログ電圧のサンプリング時間が不足する場合があり ます。( サンプリング時間＝ 22 µs 原発振 8 MHz 時 ) アナログ入力の等価回路 サンプル＆ホールド回路 C = 33 pF アナログ入力端子 アナログ入力インピー ダンスが 10 kΩ 以上の ときに約 0.1 µF のコ ンデンサを付加するこ とを推奨します。 コンパレータ R = 6 kΩ A/D 変換起動後 8 インストラクションサイクルを閉じます。 アナログチャネルセレクタ DS07–12528–4 25 MB89140 シリーズ 6. A/D コンバータ用語の定義 ・ 分解能 A/D 変換器により識別可能なアナログ変化 ・ 直線性誤差 ゼロトランジション点 (“0000 0000” ←→ “0000 0001”) とフルスケールトランジション点 (“1111 1111” ←→ “1111 1110”) とを結んだ直線と実際の変換値との偏差 ・ 微分直線性誤差 出力コードを 1 LSB 変化させるのに必要な入力電圧の理想値からの偏差 ・ 総合誤差 実際の値と理論値との差を言い , ゼロトランジション誤差 / フルスケールトランジション誤差 / 直線性誤差 / 量子誤差 および雑音に起因する誤差 理想入出力特性 1111 1111 1111 1110 理想変換値 1LSB = デジタル出力 実際の変換値 (AVR − AVSS) 256 直線性誤差 = VNT − (1 LSB × N + VOT) (1 LSB × N + VOT) 1 LSB 微分直線性誤差 = V (N + 1) T − VNT 1 LSB 0000 0010 直線性誤差 総合誤差 = 0000 0001 −1 VNT − (1 LSB × N + 0.5 LSB) 1 LSB 0000 0000 VOT VNT V (N + 1) T VFST アナログ入力 26 DS07–12528–4 MB89140 シリーズ ■ マスクオプション一覧表 品 種 No MB89143A/144A MB89PV140 MB89P147-V1 項 目 指定方法 1 クロックモード選択 1 系統クロックモード 2 系統クロックモード 2 プルアップ抵抗 P14 ∼ P17 P32 ∼ P37 3 パワーオンリセット あり なし 4 リセット出力 あり なし 5 プルダウン抵抗 P40 ∼ P47 P50 ∼ P57 P60 ∼ P67 DS07–12528–4 マスク発注時に指定 101 102 PROM に設定 設定可 1 系統 2 系統 設定可 1 ピン毎に設定可 なし なし 1 ピン毎に設定可 あり あり あり 設定可 設定可 あり あり 設定可 なし なし なし なし 27 MB89140 シリーズ ■ オーダ型格 型 格 MB89143AP-SH MB89144AP-SH MB89P147-V1P-SH 28 パッケージ 備 考 プラスチック・SH-DIP, 64 ピン (DIP-64P-M01) DS07–12528–4 MB89140 シリーズ ■ パッケージ・外形寸法図 プラスチック・SH-DIP, 64 ピン リードピッチ 1.778mm パッケージ幅× パッケージ長さ 17 × 58mm 封止方法 プラスチックモールド 取付け高さ 5.65mm MAX (DIP-64P-M01) プラスチック・SH-DIP, 64 ピン （DIP-64P-M01） 注）端子幅および端子厚さはメッキ厚を含む。 +0.22 +.009 58.00 –0.55 2.283 –.022 INDEX-1 17.00±0.25 (.669±.010) INDEX-2 +0.70 4.95 –0.20 +.028 .195 –.008 +0.50 0.70 –0.19 +.020 .028 –.007 0.27±0.10 (.011±.004) +0.20 3.30 –0.30 .130 +.008 –.012 +0.40 1.378 –0.20 .0543 C +.016 –.008 1.778(.0700) 0.47±0.10 (.019±.004) 19.05(.750) +0.50 0.25(.010) M 2001-2008 FUJITSU MICROELECTRONICS LIMITED D64001S-c-4-6 1.00 –0 .039 +.020 –.0 0~15 単位：mm （inches） 注意：括弧内の値は参考値です。 最新の外形寸法図については , 下記の URL にてご確認ください。 http://edevice.fujitsu.com/package/jp-search/ DS07–12528–4 29 MB89140 シリーズ ■ 本版での主な変更内容 ページ 場所 ⎯ ― 変更箇所 シリーズ名を変更 MB89143A/144A → MB89140 シリーズ 25 ■ 電気的特性 (MB89143A/144A のみ ) 5. A/D 変換部電気的特性 ゼロトランジション電圧 , フルスケールトランジション 電圧の単位を変更 mV → V 28 ■ オーダ型格 オーダ型格を変更 MB89P147V1P-SH → MB89P147-V1P-SH 変更箇所は , 本文中のページ左側の｜によって示しています。 30 DS07–12528–4 MB89140 シリーズ MEMO DS07–12528–4 31 MB89140 シリーズ 富士通マイクロエレクトロニクス株式会社 〒 163-0722 東京都新宿区西新宿 2-7-1 新宿第一生命ビル http://jp.fujitsu.com/fml/ お問い合わせ先 富士通エレクトロニクス株式会社 〒 163-0731 東京都新宿区西新宿 2-7-1 新宿第一生命ビル http://jp.fujitsu.com/fei/ 電子デバイス製品に関するお問い合わせは , こちらまで , 0120-198-610 受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます ) 携帯電話・PHS からもお問い合わせができます。 ※電話番号はお間違えのないよう , お確かめのうえおかけください。 本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。 本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な どについては , 当社はその責任を負いません。 本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施 権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。 本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を 伴う用途（原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵 器システムにおけるミサイル発射制御をいう）, ならびに極めて高い信頼性が要求される用途（海底中継器 , 宇宙衛星をいう）に使用されるよう設計・ 製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用 されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。 半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。 本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き をおとりください。 本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。 編集 プロモーション推進部