MB90460/465

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
富士通マイクロエレクトロニクス
DATA SHEET
DS07-13714-2
16 bit マイクロコントローラ
CMOS
MB90460/465 シリーズ
MB90462/467/F462/F462A/F463A/V460
■ 概 要
MB90460/465 シリーズは , 民生機器などの高速リアルタイム処理を必要とするプロセス制御アプリケーション用に設計
された汎用 16 ビットマイクロコントローラです。
MB90460/465 シリーズの F2MC-16LX CPU コアの命令体系は , F2MC ＊ファミリの AT アーキテクチャを継承するととも
に , 高級言語対応命令の追加やアドレッシングモードの拡張 , 乗除算命令の強化 , ビット処理命令の充実を図っています。
さらに , 32 ビットアキュムレータの搭載によりロングワードデータの処理も可能になっています。
周辺リソースとしては , 8/10 ビット A/D コンバータ , UART (SCI) 2 ch, 16 ビット PPG タイマ , 多機能タイマ (16 ビット
フリーランタイマ , インプットキャプチャユニット (ICU) 4 ch, アウトプットコンペアユニット (OCU) 6 ch, 16 ビット PPG
タイマ , 波形発生器 ) , マルチパルスジェネレータ (16 ビット PPG タイマ , 16 ビットリロードタイマ , 波形シーケンサ ) ,
PWC 2 ch, 16 ビットリロードタイマ , および DTP/ 外部割込みなどの豊富な周辺機能を内蔵しています。
＊：F2MC は , FUJITSU Flexible Microcontroller の略で , 富士通マイクロエレクトロニクス株式会社の商標です。
■ 特 長
・ 最小命令実行時間：62.5 ns / 4 MHz 原発振 4 逓倍 (PLL クロック逓倍方式 )
・ 最大メモリ空間 16 M バイト , リニア / バンク方式によるアクセス
・ コントローラ用途に最適化された命令系
サポートするデータタイプ：ビット , バイト , ワード , ロングワード
標準アドレッシングモード：23 種類
32 ビットアキュムレータによる高精度演算
符号付き乗除算命令と RETI 命令機能強化
・ 高級言語 (C 言語 ) / マルチタスク対応命令の強化
システムスタックポインタの採用
各種ポインタ間接命令の強化とバレルシフト命令
・ プログラムパッチ機能 (2 アドレスポインタ )
・ 実行速度の向上：4 バイトの命令キュー
・ 強力な割込み機能
8 レベルまでプログラム可能な優先順位レベル
外部割込み入力：8 ライン
（続く）
富士通マイクロエレクトロニクスのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。
ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。
開発における最新の注意事項に関しては , 必ず「Check Sheet」を参照してください。
「Check Sheet」はシステム開発において , 問題を未然に防ぐことを目的として , 最低限必要と思われるチェック項目
をリストにしたものです。
http://edevice.fujitsu.com/micom/jp-support/
Copyright©2001-2008 FUJITSU MICROELECTRONICS LIMITED All rights reserved
2008.8
MB90460/465 シリーズ
（続き）
・ CPU に依存しない自動データ転送機能
最大 16 ch の拡張インテリジェント I/O サービス
DTP 要求入力：8 ライン
・ 内蔵 ROM
FLASH 版：64 K バイトフラッシュセキュリティ付 (MB90F462/F462A), 128K バイトフラッシュセキュリティ付
(MB90F463A)
MASKROM 版：64 K バイト (MB90462/467)
・ 内蔵 RAM
評価品：8 K バイト
FLASH 版：2 K バイト
MASKROM 版：2 K バイト
・ 汎用ポート
最大 51 ch ( プルアップ抵抗設定可能入力：16 ch)
・ A/D コンバータ (RC)：8 ch
8/10 ビット分解能切換え可能
変換時間：6.13 µs ( 最小 ) , 16 MHz 動作時
・ UART：2 ch
・ 16 ビット PPG：3 ch (MB90460 シリーズ ), 2 ch (MB90465 シリーズ )
モード切換え機能付き (PWM モードまたはワンショットモード )
多機能タイマとマルチパルスジェネレータと協調して , または独立して動作可能 (MB90460 シリーズのみ )
・ 16 ビットリロードタイマ：2 ch
マルチパルスジェネレータと協調して , または独立して動作可能 (MB90460 シリーズのみ )
・ 16 ビット PWC タイマ：2 ch (MB90460 シリーズ ), 1 ch (MB90465 シリーズ )
・ 多機能タイマ
インプットキャプチャ：4 ch
アウトプットコンペア , 選択可能バッファ付き：6 ch
フリーランタイマ , アップまたはアップ / ダウンモード選択 , 選択可能バッファ付き：1 ch
16 ビット PPG：1 ch
波形発生器：(16 ビットタイマ：3 ch, 3 相波形またはデッドタイム )
・ マルチパルスジェネレータ
16 ビット PPG：1 ch (MB90460 シリーズのみ )
16 ビットリロードタイマ：1 ch
波形シーケンサ：(16 ビットタイマ , バッファおよびコンペアクリア機能付き ) (MB90460 シリーズのみ )
・ タイムベースカウンタ / ウォッチドッグタイマ：18 ビット
・ 低消費電力モード：
スリープモード
ストップモード
CPU 間欠動作モード
・ パッケージ
LQFP-64 (FPT-64P-M23, ピッチ 0.65 mm)
QFP-64 (FPT-64P-M06, ピッチ 1.00 mm)
SDIP-64 (DIP-64P-M01, ピッチ 1.78 mm)
・ CMOS テクノロジ
2
DS07-13714-2
MB90460/465 シリーズ
■ 品種構成
品種名
項 目
シリーズ
分類
MB90V460
MB90F462 MB90F462A MB90F463A
⎯
MB90462
MB90465
MB90460 シリーズ
量産製品
( フラッシュ ROM)
開発 / 評価用製品
ROM 容量
⎯
RAM 容量
8 K バイト
CPU 機能
基本命令数
最小命令実行時間
アドレッシング
モード
データビット長
最大メモリ空間
I/O ポート
I/Oポート (CMOS) ：51 本
64 K バイト
128 K バイト
シリーズ
量産製品
( マスク ROM)
64 K バイト
2 K バイト
：351 命令
：62.5 ns/4 MHz (PLL による 4 分周 )
：23
：1, 8, 16 ビット
：16 M バイト
パルス幅カウンタタイマ ：2 ch
PWC
MB90467
パルス幅
カウンタ
タイマ ：1ch
タイマ機能 (3 つの内部クロックからカウンタタイマを選択 )
種々のパルス幅測定機能 (H パルス幅 , L パルス幅 , 立上りエッジから立下りエッジまでの時間
, 立下りエッジから立上りエッジまでの時間 , 立上りエッジから立上りエッジまでの時間 , 立
下りエッジから立下りエッジまでの時間 )
UART
UART
：2 ch
全二重ダブルバッファ (8 ビット長 )
クロック非同期伝送またはクロック同期伝送 ( スタートおよびストップビット付き ) を選択し
て使用
1 対 1 ( 双方向通信 ) または 1 対 n ( マスタスレーブ型接続による通信 ) の伝送が可能
16 ビットリロード
タイマ
：2 ch
リロードタイマ
リロードモード , シングルショットモード , またはイベントカウントモードを選択可能
マルチパルスジェネレータと協調して , または独立して動作可能 (MB90460 シリーズのみ )
PPG タイマ：
2ch
PPG タイマ：3 ch
16 ビット PPG タイマ
PWM モードまたはシングルショットモードを選択可能
多機能タイマ / マルチパルスジェネレータとの併用 (MB90460 シリーズのみ ), または独立して
動作可能
16 ビットフリーランタイマ , アップまたはアップ / ダウンモード選択 , バッファ付き：1 ch
16 ビットアウトプットコンペア ：6 ch
多機能タイマ
16 ビットインプットキャプチャ ：4 ch
(AC/DC モータ制御用 )
16 ビット PPG タイマ
：1 ch
波形発生器 (16 ビットタイマ：3 ch, 3 相波形またはデッドタイム )
マルチパルス
ジェネレータ
(DC モータ制御用 )
16 ビット PPG タイマ : 1 ch
波形シーケンサ (16 ビットタイマにバッファ機能 , コンペアクリア機能あり )
⎯
16 ビットリロードタイマ 動作 ( トグル出力 , シングルショット出力選択可 )
イベントカウンタ機能 : 1 ch 内蔵
8/10 ビット
A/D コンバータ
8/10 ビット分解能 (8 ch)
変換時間
DTP/ 外部割込み
独立チャネル 8 ch
割込み要因：立上りエッジ , 立下りエッジ , “L” レベル , “H” レベル
低消費電力
ストップモード / スリープモード /CPU 間欠動作モード
：最小 6.13 µs ( 内部クロック 16 MHz)
（続く）
DS07-13714-2
3
MB90460/465 シリーズ
（続き）
品 名
MB90V460
項 目
MB90F462 MB90F462A MB90F463A
MB90467
LQFP-64 (FPT-64P-M23, ピッチ 0.65 mm)
QFP-64 (FPT-64P-M06, ピッチ 1.00 mm)
SDIP-64 (DIP-64P-M01, ピッチ 1.78 mm)
PGA256
パッケージ
MB90462
動作時電源電圧 *
4.5 V ∼ 5.5 V
CMOS
プロセス
＊：動作周波数などの条件によって異なります (「■電気的特性」の項を参照 ) 。
MB90V460 に対する保証は , ツールを使用して電源電圧 4.5 ∼ 5.5 V, 動作温度 0 ∼＋ 25 °C, 動作周波数 1 ∼ 16 MHz
で動作している場合にのみ適用されます。
■ パッケージと品種対応
パッケージ
MB90V460
MB90F462
MB90F462A
MB90F463A
MB90462
MB90467
PGA256
○
×
×
×
×
×
FPT-64P-M23
×
○
○
○
○
○
FTP-64P-M06
×
○
○
○
○
○
DIP-64P-M01
×
○
○
○
○
○
○：あり , ×：なし
（注意事項）各パッケージの詳細については「■パッケージ・外形寸法図」の項を参照。
■ 品種間の相違点
メモリサイズ
評価用製品による評価時には , 評価用製品と実際に使用する製品の違いにご注意ください。以下の点を考慮する必要が
あります。
・ MB90V460 は内蔵 ROM を持っていませんが , 専用開発ツールを使用し , 開発ツールの設定で ROM サイズを選択する
ことにより , 内蔵 ROM を持つチップと同等の動作を評価することができます。
・ MB90V460 では , FF4000H ∼ FFFFFFH のイメージは 00 バンクへマップされ , FE0000H ∼ FF3FFFH のみが FF バンクに
マップされます。( この設定は開発ツールの構成により変更することができます。)
・ MB90462/F462/467/F462A/F463A では , FF4000H ∼ FFFFFFH のイメージは 00 バンクへマップされ , FE0000H ∼ FF3FFFH
のみが FF バンクにマップされます。
MB90460 シリーズと MB90465 シリーズの違い
・ 波形のシーケンサ , 16 ビット PPG タイマ 1, および PWC0 は MB90465 シリーズ搭載されていません。
MB90F462, MB90F462A と MB90F463A の違い
・ MB90F463A には 128K バイトのフラッシュROM が , MB90F462 と MB90F462A には 64K バイトのフラッシュROM が
あります。
4
DS07-13714-2
MB90460/465 シリーズ
■ 端子配列図
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
P30∗1/RTO0 (U)
VSS
P27/IN3
P26/IN2
P25/IN1
P24/IN0
P23/PWO1
P22/PWI1
P21/TO1
P20/TIN1
P17/FRCK
P16/INT6/TO0
P15/INT5/TIN0
P14/INT4
P13/INT3
P12/INT2/DTTI1∗2
P11/INT1
P10/INT0/DTTI0
P07/PWO0∗2
RST
MD1
MD2
X0
X1
VSS
P00∗1/OPT0∗2
P01∗1/OPT1∗2
P02∗1/OPT2∗2
P03∗1/OPT3∗2
P04∗1/OPT4∗2
P05∗1/OPT5∗2
P06/PWI0∗2
P44/SNI1∗2
P45/SNI2∗2
P46/PPG2
P50/AN0
P51/AN1
P52/AN2
P53/AN3
P54/AN4
P55/AN5
P56/AN6
P57/AN7
AVCC
AVR
AVSS
P60/SIN1
P61/SOT1
P62/SCK1
P63/INT7
MD0
20
21
22
23
24
25
26
27
28
29
30
31
32
64
63
62
61
60
59
58
57
56
55
54
53
52
P43/SNI0∗2
P42/SCK0
P41/SOT0
P40/SIN0
P37/PPG0
P36/PPG1∗2
C
VCC
P35∗1/RTO5 (Z)
P34∗1/RTO4 (W)
P33∗1/RTO3 (Y)
P32∗1/RTO2 (V)
P31∗1/RTO1 (X)
(TOP VIEW)
(FPT-64P-M06)
＊ 1：大電流端子
＊ 2：MB90465 シリーズはリソース機能がありません。
（続く）
DS07-13714-2
5
MB90460/465 シリーズ
VSS
C
VCC
P35∗1/RTO5 (Z)
P34∗1/RTO4 (W)
P33∗1/RTO3 (Y)
P32∗1/RTO2 (V)
P31∗1/RTO1 (X)
P30∗1/RTO0 (U)
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
P44/SNI1∗2
P43/SNI0∗2
P42/SCK0
P41/SOT0
P40/SIN0
P37/PPG0
P36/PPG1∗2
(TOP VIEW)
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
P27/IN3
P26/IN2
P25/IN1
P24/IN0
P23/PWO1
P22/PWI1
P21/TO1
P20/TIN1
P17/FRCK
P16/INT6/TO0
P15/INT5/TIN0
P14/INT4
P13/INT3
P12/INT2/DTTI1∗2
P11/INT1
P10/INT0/DTTI0
P63/INT7
MD0
RST
MD1
MD2
X0
X1
VSS
P00∗1/OPT0∗2
P01∗1/OPT1∗2
P02∗1/OPT2∗2
P03∗1/OPT3∗2
P04∗1/OPT4∗2
P05∗1/OPT5∗2
P06/PWI0∗2
P07/PWO0∗2
P45/SNI2∗2
P46/PPG2
P50/AN0
P51/AN1
P52/AN2
P53/AN3
P54/AN4
P55/AN5
P56/AN6
P57/AN7
AVCC
AVR
AVSS
P60/SIN1
P61/SOT1
P62/SCK1
(FPT-64P-M23)
＊ 1：大電流端子
＊ 2：MB90465 シリーズはリソース機能がありません。
（続く）
6
DS07-13714-2
MB90460/465 シリーズ
（続き）
(TOP VIEW)
C
P36/PPG1∗2
P37/PPG0
P40/SIN0
P41/SOT0
P42/SCK0
P43/SNI0∗2
P44/SNI1∗2
P45/SNI2∗2
P46/PPG2
P50/AN0
P51/AN1
P52/AN2
P53/AN3
P54/AN4
P55/AN5
P56/AN6
P57/AN7
AVCC
AVR
AVSS
P60/SIN1
P61/SOT1
P62/SCK1
P63/INT7
MD0
RST
MD1
MD2
X0
X1
VSS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
VCC
P35∗1/RTO5 (Z)
P34∗1/RTO4 (W)
P33∗1/RTO3 (Y)
P32∗1/RTO2 (V)
P31∗1/RTO1 (X)
P30∗1/RTO0 (U)
VSS
P27/IN3
P26/IN2
P25/IN1
P24/IN0
P23/PWO1
P22/PWI1
P21/TO1
P20/TIN1
P17/FRCK
P16/INT6/TO0
P15/INT5/TIN0
P14/INT4
P13/INT3
P12/INT2/DTTI1∗2
P11/INT1
P10/INT0/DTTI0
P07/PWO0∗2
P06/PWI0∗2
P05∗1/OPT5∗2
P04∗1/OPT4∗2
P03∗1/OPT3∗2
P02∗1/OPT2∗2
P01∗1/OPT1∗2
P00∗1/OPT0∗2
(DIP-64P-M01)
＊ 1：大電流端子
＊ 2：MB90465 シリーズはリソース機能がありません。
DS07-13714-2
7
MB90460/465 シリーズ
■ 端子機能説明
端子番号
QFP
＊2
LQFP
＊1
SDIP
＊3
端子名
回路
形式
機能説明
23, 24
22, 23
30, 31
X0, X1
A
発振入力端子
20
19
27
RST
B
外部リセット入力端子
P00 ∼
P05
26 ∼ 31
25 ∼ 30
33 ∼ 38
32
31
39
33
32
40
34
33
41
汎用入出力ポート
D
OPT0 ∼
OPT5 ＊ 4
P06
PWI0 ＊ 4
P07
PWO0 ＊ 4
E
E
36
35
42
43
44 ∼ 45
C
固定レベル入力の RTO0 ∼ 5 端子。この機能は , 波形発生器が
入力ビットを指定すると有効となります。
INT1
汎用入出力ポート
C
38
46
割込み要求入力チャネル 1 として使用できます。スタンバイ
モードで EN1 が 1 に設定されている場合に入力が有効となりま
す。
P12
汎用入出力ポート
INT2
割込み要求入力チャネル 2 として使用できます。スタンバイ
モードで EN2 が 1 に設定されている場合に入力が有効となりま
す。
C
固定レベル入力の OPT0 ∼ 5 端子。この機能は、波形発生器が
その入力ビットを指定すると有効となります。＊ 4
汎用入出力ポート
C
INT3 ∼
INT4
P15
39
PWC0 信号出力端子＊ 4
割込み要求入力チャネル 0 として使用できます。スタンバイ
モードで EN0 が 1 に設定されている場合に入力が有効となりま
す。
P13 ∼
P14
36 ∼ 37
汎用入出力ポート
INT0
DTTI1 ＊ 4
37 ∼ 38
PWC0 信号入力端子＊ 4
汎用入出力ポート
P11
34
汎用入出力ポート
P10
DTTI0
35
波形シーケンサの出力端子 OPT0 ∼ 5。これらの端子は波形
シーケンサ回路の出力データレジスタに指定されている波形を
出力します。出力は , OPCR の OPE0 ∼ 5 が有効になっている
場合に生成されます。＊ 4
INT5
TIN0
割込み要求入力チャネル 3 ∼ 4 として使用できます。スタンバ
イモードで EN3 ∼ 4 が 1 に設定されている場合に入力が有効と
なります。
汎用入出力ポート。
C
割込み要求入力チャネル 5 として使用できます。スタンバイ
モードで EN5 が 1 に設定されている場合に入力が有効となりま
す。
リロードタイマ 0 の外部クロック入力端子
（続く）
8
DS07-13714-2
MB90460/465 シリーズ
端子番号
QFP ＊ 2
LQFP ＊ 1
SDIP ＊ 3
端子名
回路
形式
P16
40
39
47
INT6
汎用入出力ポート
C
TO0
41
42
43
44
45
40
41
42
43
44
48
49
50
51
52
P17
FRCK
P20
TIN1
P21
TO1
P22
PWI1
P23
PWO1
45 ∼ 48
53 ∼ 56
51 ∼ 56
50 ∼ 55
58 ∼ 63
59
58
2
C
F
3
F
60
4
F
61
5
汎用入出力ポート
PWC1 信号入力端子
F
汎用入出力ポート
PWC1 信号出力端子
汎用入出力ポート
IN0 ∼ IN3
インプットキャプチャチャネル 0 ∼ 3 のトリガ入力端子。イ
ンプットキャプチャチャネル 0 ∼ 3 を入力操作に使用する場
合には , これらの端子を必要に応じて有効にし , 他の入力に使
用しないでください。
P30 ∼ P35
汎用入出力ポート
F
RTO0 (U) ∼
RTO5 (Z)
G
PPG1 ＊ 4
PPG0
SIN0
SOT0
波形発生器入出力ポート。これらの端子は , 波形発生器に指定
されている波形を出力します。波形発生器出力が有効になっ
ている場合に出力が生成されます。(U) ∼ (Z) は , 3 相モータを
制御するコイルを表します。
汎用入出力ポート
H
PPG チャネル 1 の出力端子。この機能は PPG チャネル 1 の出
力が指定されている場合に有効となります。＊ 4
汎用入出力ポート
H
PPG チャネル 0 の出力端子。この機能は PPG チャネル 0 の出
力が指定されている場合に有効となります。
汎用入出力ポート
F
P41
62
汎用入出力ポート
リロードタイマ 1 のイベント出力端子
P40
61
汎用入出力ポート
リロードタイマ 1 の外部クロック入力端子
37
59
汎用入出力ポート
フリーランニングタイマの外部クロック入力端子
P36
60
割込み要求入力チャネル 6 として使用できます。スタンバイ
モードで EN6 が 1 に設定されている場合に入力が有効となり
ます。
リロードタイマ 0 のイベント出力端子
P24 ∼ P27
46 ∼ 49
機能説明
UART チャネル 0 のシリアルデータ入力端子。UART チャネ
ル 0 が入力に対して動作している間は , 必要に応じてこの端子
の入力が使用されます。このピンを他の入力に使用しないで
ください。
汎用入出力ポート
F
UART チャネル 0 のシリアルデータ出力端子。この機能は
UART チャネル 0 のデータ出力が指定されている場合に有効
となります。
（続く）
DS07-13714-2
9
MB90460/465 シリーズ
端子番号
QFP
＊2
LQFP ＊ 1
SDIP ＊ 3
端子名
回路
形式
P42
63
62
6
SCK0
汎用入出力ポート
F
P43
64
63
7
SNI0 ＊ 4
64
8
SNI1 ＊ 4
F
1
9
SNI2 ＊ 4
F
2
10
PPG2
P50 ∼
P57
4 ∼ 11
3 ∼ 10
11 ∼ 18
マルチパルスジェネレータの位置検出のトリガ入力端子。この端
子を入力操作に使用する場合には , 必要に応じて有効にし , 他の
入力に使用しないでください。＊ 4
汎用入出力ポート
F
P46
3
波形シーケンサの位置検出のトリガ入力端子。この端子を入力操
作に使用する場合には , 必要に応じて有効にし , 他の入力に使用
しないでください。＊ 4
汎用入出力ポート
P45
2
UART チャネル 0 のシリアルクロック入出力端子。この機能は
UART チャネル 0 のクロック出力が指定されている場合に有効と
なります。
汎用入出力ポート
P44
1
機能説明
マルチパルスジェネレータの位置検出のトリガ入力端子。この端
子を入力操作に使用する場合には , 必要に応じて有効にし , 他の
入力に使用しないでください。＊ 4
汎用入出力ポート
F
PPG チャネル 2 の出力端子。この機能は , PPG チャネル 2 の出力
が指定されている場合に有効となります。
汎用入出力ポート
I
AN0 ∼
AN7
A/D コンバータアナログ入力端子。この機能はアナログ入力指定
がされている場合に , 有効となります。(ADER)
12
11
19
AVCC
⎯
アナログ回路の VCC 電源入力端子
13
12
20
AVR
⎯
A/D コンバータのリファレンス電圧 ( ＋側 ) 入力端子。この電圧
は VCC, AVCC を超えないようにしてください。リファレンス電圧
( −側 ) は AVSS に固定されています。
14
13
21
AVSS
⎯
アナログ回路の VSS 電源入力端子。
P60
15
14
22
SIN1
汎用入出力ポート
F
P61
16
15
23
SOT1
UART チャネル 1 のシリアルデータ入力端子。UART チャネル 1
が入力に対して動作している間は , 必要に応じてこの端子の入力
が使用されます。このピンを他の入力に使用しないでください。
汎用入出力ポート
F
UART チャネル 1 のシリアルデータ出力。この機能は UART
チャネル 1 のデータ出力が指定されている場合に有効となりま
す。
（続く）
10
DS07-13714-2
MB90460/465 シリーズ
（続き）
端子番号
QFP ＊ 2
LQFP ＊ 1
SDIP ＊ 3
端子名
回路
形式
P62
17
16
24
18
17
25
19
18
26
21, 22
20, 21
25, 50
SCK1
機能説明
汎用入出力ポート
F
P63
UART チャネル 1 のシリアルクロック入出力端子。この機能は
UART チャネル 1 のクロック出力が指定されている場合に有効と
なります。
汎用入出力ポート
F
割込み入力チャネル 7 として使用可能。スタンバイモードで EN7
が 1 に設定されている場合に入力が有効となります。
MD0
J
操作モード指定用入力端子。この端子は直接 VCC または VSS に接
続します。
28, 29
MD1,
MD2
J
操作モード指定用入力端子。この端子は直接 VCC または VSS に接
続します。
24, 49
32, 57
VSS
⎯
電源 (0 V) 入力端子。
57
56
64
VCC
⎯
電源 (5 V) 入力端子。
58
57
1
C
⎯
電源安定化のための容量端子。
0.1 µF 程度のセラミックコンデンサを接続してください。
INT7
＊ 1：FPT-64P-M23
＊ 2：FPT-64P-M06
＊ 3：DIP-64P-M01
＊ 4：MB90465 シリーズにはありません。
DS07-13714-2
11
MB90460/465 シリーズ
■ 入出力回路形式
分類
回路形式
備考
X1
Xout
N-ch P-ch
X0
メインクロック
( メインクロック水晶発振器 )
・ 発振帰還抵抗約 1 MΩ
P-ch
A
N-ch
スタンバイモード制御
B
・ ヒステリシス入力
・ プルアップ抵抗約 50 kΩ
R
ヒステリシス入力
R
P-ch
プルアップ制御
P-ch
C
N-ch
Pout
・ CMOS 出力
・ ヒステリシス入力
・ 選択可能プルアップ抵抗
約 50 kΩ
・ IOL ＝ 4 mA
・ スタンバイ制御あり
Nout
ヒステリシス入力
スタンバイモード制御
R
P-ch
プルアップ制御
P-ch
D
N-ch
Pout
・ CMOS 出力
・ CMOS 入力
・ 選択可能プルアップ抵抗
約 50 kΩ
・ IOL ＝ 12 mA
・ スタンバイ制御あり
Nout
CMOS 入力
スタンバイモード制御
（続く）
12
DS07-13714-2
MB90460/465 シリーズ
分類
回路形式
R
P-ch
プルアップ制御
P-ch
E
N-ch
Pout
備考
・ CMOS 出力
・ CMOS 入力
・ 選択可能プルアップ抵抗
約 50 kΩ
・ IOL ＝ 4 mA
・ スタンバイ制御あり
Nout
CMOS 入力
スタンバイモード制御
P-ch
N-ch
Pout
・ CMOS 出力
・ ヒステリシス入力
・ IOL ＝ 4 mA
・ スタンバイ制御あり
Nout
F
ヒステリシス入力
スタンバイモード制御
P-ch
N-ch
Pout
・ CMOS 出力
・ CMOS 入力
・ IOL ＝ 12 mA
・ スタンバイ制御あり
Nout
G
CMOS 入力
スタンバイモード制御
P-ch
N-ch
Pout
・ CMOS 出力
・ CMOS 入力
・ IOL ＝ 4 mA
・ スタンバイ制御あり
Nout
H
CMOS 入力
スタンバイモード制御
（続く）
DS07-13714-2
13
MB90460/465 シリーズ
（続き）
分類
回路形式
P-ch
N-ch
Pout
備考
・ CMOS 出力
・ CMOS 入力
・ アナログ入力
・ IOL ＝ 4 mA
Nout
I
CMOS 入力
アナログ入力制御
アナログ入力
・ ヒステリシス入力
J
14
ヒステリシス入力
DS07-13714-2
MB90460/465 シリーズ
■ デバイスの取扱いに関する注意事項
1. ラッチアップの防止のために
CMOS IC では , 次のような状態になるとラッチアップ現象が生じる場合があります。
・ 入力端子や出力端子に VCC より高い電圧や VSS より低い電圧が印加される。
・ VCC と VSS の間に定格を超える電圧が印加される。
・ VCC 電源が供給される前に AVCC 電源が供給される。
ラッチアップが発生すると電源電流が激増し , 素子の熱破壊に至る可能性があります。使用に際しては最大定格を超え
ないように十分注意してください。
また , ラッチアップを避けるには , アナログ電源がデジタル電源を超えないようにすることにも十分注意してください。
2. 未使用入力端子の処理について
使用していない入力端子を開放のままにしておくと誤動作及びラッチアップによる永久破壊の原因になることがあり
ます。未使用入力端子には最低 2 kΩ の抵抗によりプルアップまたはプルダウン処置をしてください。
未使用入出力端子は出力状態に設定して開放するか , 入力状態に設定して入力端子と同じ処理をしてください。
3. 外部クロック使用時の注意
外部クロックを使用する際には , X0 のみを駆動し , X1 端子はオープンにしてください ( 下図を参照 ) 。
MB90460/465 シリーズ
X0
オープン
X1
4. 電源端子について (VCC/VSS)
VCC, VSS が複数ある場合 , ラッチアップなどの誤動作を防止するために , 同電位のピンは内部的に接続されています。し
かし , 不要輻射の低減 , グランドレベルの上昇によるストローブ信号の誤動作を防止し , 総出力電流規格を順守するため
に , 必ずすべての電源端子を外部電源およびグランドに接続してください。
電源供給源からできる限り低インピーダンスでデバイスに VCC, VSS を接続してください。
VCC と VSS 間にデバイスの近くで 0.1 µF 程度のバイパスコンデンサを接続することを推奨します。
5. 水晶発振回路について
X0 や X1 端子付近のノイズは誤動作の原因になります。
X0, X1 端子および水晶発振子 ( またはセラミック発振子 ) , さら
にグランドへのバイパスコンデンサは , できる限り近くになるように , また , 発振配線が他の配線と交差しないように , プ
リント板を設計してください。
安定した動作を得るために , X0 および X1 端子をグランドパターンで囲むようなプリント板アートワークを行うこと
を , 強く推奨します。
6. A/D コンバータ電源・アナログ入力の投入順序について
A/D コンバータ電源 (AVCC, AVSS, AVR) およびアナログ入力 (AN0 ∼ AN7) への印加は , 必ずデジタル電源 (VCC) の投入
後に行ってください。
また , デジタル電源を切断する場合は , 必ず A/D コンバータ電源およびアナログ入力を切断した後で行ってください。
この場合 , AVR 電圧が AVCC 電圧を超えないようにしてください ( アナログ電源とデジタル電源を同時に投入 / 切断する
ことは問題ありません ) 。
7. A/D コンバータの未使用端子の接続について
A/D コンバータの未使用ピンは , AVCC ＝ VCC, AVSS ＝ AVR ＝ VSS となるように接続してください。
8. N.C. 端子
N.C. 端子 ( 内部的に接続されています ) は , 必ず開放にして使用してください。
9. 電源投入時の注意
内部降圧回路の誤動作を防止するために , 電源投入時の電圧立上り時間を 50 µs 以上に設定してください。
DS07-13714-2
15
MB90460/465 シリーズ
10.初期化
本デバイスには , パワーオンリセットによってのみ初期化される内部レジスタが含まれています。これらのレジスタを
初期化するには , 電源の再投入を行ってください。
11.スタンバイ状態からの復帰
スタンバイ状態に入っているときに電源電圧がスタンバイ RAM 保持電圧より低下すると , デバイスはスタンバイ状態
からの復帰に失敗する場合があります。このような場合には , 外部リセット端子をノーマル状態にしてデバイスをリセッ
トしてください。
16
DS07-13714-2
MB90460/465 シリーズ
■ ブロックダイヤグラム
VSS × 2, VCC × 1, MD0-2, C
タイムベースタイマ
リセット回路
( ウォッチドッグタイマ )
RST
その他の端子
CPU
F2MC-16LX シリーズ・コア
クロック
制御回路
X0
X1
遅延割込みジェネレータ
割込みコントローラ
多機能タイマ
16 ビット PPG
(ch0)
P11/INT1
2
8
DTP/ 外部割込み
P40/SIN0
P41/SOT0
P42/SCK0
16 ビットインプット
キャプチャ (ch0 ∼ 3)
UART
(Ch0)
マルチパルス
ジェネレータ
16 ビット PPG ∗1
(ch1)
P36/PPG1∗2
P15/INT5/TIN0
P16/INT6/TO0
P43/SNI0∗2~
P45/SNI2∗2
P00/OPT0∗2
P01/OPT1∗2
P02/OPT2∗2
P03/OPT3∗2
P04/OPT4∗2
P05/OPT5∗2
P12/INT2/DTTI1∗2
P06/PWI0∗2
P07/PWO0∗2
P46/PPG2
16 ビットリロード
タイマ (ch0)
3
∗1
3
波形シーケンサ
4
4
16 ビット
フリーランタイマ
∗2
P30/RTO0 (U)
P31/RTO1 (X)
P32/RTO2 (V)
P33/RTO3 (Y)
P34/RTO4 (W)
P35/RTO5 (Z)
波形発生器
P10/INT0/DTTI0
16 ビットリロード
タイマ (ch1)
P20/TIN1
P21/TO1
P22/PWI1
P23/PWO1
PWC
(Ch1)
PWC
(Ch0)
∗1
16 ビット PPG
(ch2)
CMOS 入出力ポート
0, 1, 3, 4
P60/SIN1
P61/SOT1
P62/SCK1
UART
(Ch1)
P63/INT7
CMOS 入出力ポート 1, 2, 3, 6
CMOS 入出力ポート 5
RAM
ROM
P24/IN0 ~
P27/IN3
P17/FRCK
16 ビット
アウトプット
コンペア (ch0 ∼ 5)
F2MC-16LX バス
P13/INT3,
P14/INT4
P37/PPG0
A/D コンバータ
(8/10 ビット )
ROM 訂正
8
P50/AN0
P51/AN1
P52/AN2
P53/AN3
P54/AN4
P55/AN5
P56/AN6
P57/AN7
ROM ミラーリング
AVCC
AVR
AVSS
( 注意事項 ) ：P00 ∼ 07 (8 ch) ：入力プルアップ抵抗として使用できる抵抗内蔵
P10 ∼ 17 (8 ch) ：入力プルアップ抵抗として使用できる抵抗内蔵
＊ 1：MB90465 シリーズに搭載されていません。
＊ 2：MB90465 シリーズはリソース機能がありません。
DS07-13714-2
17
MB90460/465 シリーズ
■ メモリマップ
FFFFFFH
ROM 領域
Address #1
FC0000H
010000H
Address #2
ROM 領域
(FF バンク
イメージ )
：内部アクセスメモリ
：アクセス禁止
004000H
003FE0H
周辺領域
Address #3
000100H
0000C0H
000000H
RAM
レジスタ
領域
周辺領域
シングルチップモードではミラー機能が
サポートされます。
品種名
Address#1
Address#2
Address#3
MB90462/467
FF0000H
004000H
000900H
MB90F462
FF0000H
004000H
000900H
MB90F462A
FF0000H
004000H
000900H
MB90F463A
FE0000H
004000H
000900H
MB90V460
(FF0000H)
004000H
002100H
（注意事項）FF バンクの ROM データは , 00 バンクの上位にイメージで見えるようになっており , C コンパイラ・スモー
ルモデルの効率的な使用を実現します。下位 16 ビットは同じアドレスに割り当てられており , ポインタの宣
言において “far” を指定せずに ROM 上のテーブルを参照できます。たとえば , 00C000H へのアクセスを試みた
場合 , 実際には FFC000H の ROM の内容にアクセスすることになります。FF バンクの ROM 領域は 48 K バイ
トを超えるので , 全領域を 00 バンクのイメージに反映することはできません。したがって , あたかも FF4000H
∼ FFFFFFH の ROM データが 004000H ∼ 00FFFFH のイメージであるかのように見えます。したがって , ROM
データテーブルは FF4000H ∼ FFFFFFH の領域に格納することを推奨します。
18
DS07-13714-2
MB90460/465 シリーズ
■ I/O マップ
バイト
ワード
アクセス アクセス
アドレス
略称
レジスタ
リソース名
初期値
000000H
PDR0
ポート 0 データレジスタ
R/W
R/W
ポート 0
XXXXXXXXB
000001H
PDR1
ポート 1 データレジスタ
R/W
R/W
ポート 1
XXXXXXXXB
000002H
PDR2
ポート 2 データレジスタ
R/W
R/W
ポート 2
XXXXXXXXB
000003H
PDR3
ポート 3 データレジスタ
R/W
R/W
ポート 3
XXXXXXXXB
000004H
PDR4
ポート 4 データレジスタ
R/W
R/W
ポート 4
- XXXXXXXB
000005H
PDR5
ポート 5 データレジスタ
R/W
R/W
ポート 5
XXXXXXXXB
000006H
PDR6
ポート 6 データレジスタ
R/W
R/W
ポート 6
- - - - XXXXB
000007H
( 使用禁止 )
000008H
PWCSL0
PWC 制御ステータスレジスタ CH0
( 下位 )
R/W
R/W
000009H
PWCSH0
PWC 制御ステータスレジスタ CH0
( 上位 )
R/W
R/W
⎯
R/W
R/W
R/W
00000AH
00000BH
00000CH
PWCH, L0 PWC データバッファレジスタ CH0
DIV0
分周比制御レジスタ CH0
00000DH
0 0 0 0 0 0 0 0B
PWC タイマ *
(CH0)
0 0 0 0 0 0 0 0B
XXXXXXXXB
XXXXXXXXB
- - - - - - 0 0B
( 使用禁止 )
∼ 0FH
000010H
DDR0
ポート 0 データ方向レジスタ
R/W
R/W
ポート 0
0 0 0 0 0 0 0 0B
000011H
DDR1
ポート 1 データ方向レジスタ
R/W
R/W
ポート 1
0 0 0 0 0 0 0 0B
000012H
DDR2
ポート 2 データ方向レジスタ
R/W
R/W
ポート 2
0 0 0 0 0 0 0 0B
000013H
DDR3
ポート 3 データ方向レジスタ
R/W
R/W
ポート 3
0 0 0 0 0 0 0 0B
000014H
DDR4
ポート 4 データ方向レジスタ
R/W
R/W
ポート 4
- 0 0 0 0 0 0 0B
000015H
DDR5
ポート 5 データ方向レジスタ
R/W
R/W
ポート 5
0 0 0 0 0 0 0 0B
000016H
DDR6
ポート 6 データ方向レジスタ
R/W
R/W
ポート 6
- - - - 0 0 0 0B
000017H
ADER
アナログデータ入力許可レジスタ
R/W
R/W
ポート 5, A/D
1 1 1 1 1 1 1 1B
R/W
通信
プリスケーラ 0
0 - - - 0 0 0 0B
000018H
000019H
( 使用禁止 )
CDCR0
00001AH
( 使用禁止 )
通信プリスケーラ制御レジスタ 1
R/W
R/W
通信
プリスケーラ 1
0 - - - 0 0 0 0B
RDR0
ポート 0 プルアップ抵抗設定レジスタ
R/W
R/W
ポート 0
0 0 0 0 0 0 0 0B
RDR1
ポート 1 プルアップ抵抗設定レジスタ
R/W
R/W
ポート 1
0 0 0 0 0 0 0 0B
00001BH
CDCR1
00001CH
00001DH
00001EH ∼
1FH
000020H
R/W
通信プリスケーラ制御レジスタ 0
( 使用禁止 )
SMR0
000021H
SCR0
000022H
SIDR0 /
SODR0
000023H
SSR0
R/W
R/W
0 0 0 0 0 0 0 0B
R/W
R/W
0 0 0 0 0 1 0 0B
シリアル入力レジスタ 0/
シリアル出力レジスタ 0
R/W
R/W
シリアルステータスレジスタ 0
R/W
R/W
シリアルモードレジスタ 0
UART0
XXXXXXXXB
0 0 0 0 1 0 0 0B
（続く）
DS07-13714-2
19
MB90460/465 シリーズ
バイト
ワード
アクセス アクセス
アドレス
略称
000024H
SMR1
シリアルモードレジスタ 1
R/W
R/W
000025H
SCR1
シリアル制御レジスタ 1
R/W
R/W
000026H
SIDR1 /
SODR1
000027H
SSR1
000028H
000029H
00002AH
00002BH
00002CH
レジスタ
シリアル入力レジスタ 1/
シリアル出力レジスタ 1
リソース名
初期値
0 0 0 0 0 0 0 0B
0 0 0 0 0 1 0 0B
UART1
R
R
ステータスレジスタ 1
R/W
R/W
0 0 0 0 1 0 0 0B
PWCSL1
PWC 制御ステータスレジスタ CH1
( 下位 )
R/W
R/W
0 0 0 0 0 0 0 0B
PWCSH1
PWC 制御ステータスレジスタ CH1
( 上位 )
R/W
R/W
⎯
R/W
R/W
R/W
- - - - - - 0 0B
0 0 0 0 0 0 0 0B
PWCH, L1 PWC データバッファレジスタ CH1
DIV1
分周比制御レジスタ CH1
00002DH
PWC タイマ
(CH1)
XXXXXXXXB
0 0 0 0 0 0 0 0B
XXXXXXXXB
XXXXXXXXB
( 使用禁止 )
∼ 2FH
000030H
ENIR
DTP/ 外部割込許可レジスタ
R/W
R/W
000031H
EIRR
DTP/ 外部割込要因レジスタ
R/W
R/W
DTP/
XXXXXXXXB
000032H
ELVRL
R/W
R/W
外部入力
0 0 0 0 0 0 0 0B
000033H
ELVRH
検出レベル設定レジスタ
( 上位 , 下位 )
R/W
R/W
0 0 0 0 0 0 0 0B
000034H
ADCS0
A/D 制御ステータスレジスタ 0
( 下位 )
R/W
R/W
0 0 0 0 0 0 0 0B
000035H
ADCS1
A/D 制御ステータスレジスタ 1
( 上位 )
R/W
R/W
000036H
ADCR0
A/D データレジスタ 0
R
R
8/10 ビット
0 0 0 0 0 0 0 0B
A/D コンバータ
XXXXXXXXB
000037H
ADCR1
A/D データレジスタ 1
R/W
R/W
000038H
PDCRH,
L0
PPG0 ダウンカウンタレジスタ
( 上位 , 下位 )
⎯
R
PCSRH,
L0
PPG0 同期設定バッファレジスタ
( 上位 , 下位 )
⎯
W
00003DH
PDUTH,
L0
PPG0 デューティバッファレジスタ
( 上位 , 下位 )
⎯
W
00003EH
PCNTL0
PPG0 制御ステータスレジスタ ( 下位 )
R/W
R/W
- - 0 0 0 0 0 0B
00003FH
PCNTH0
PPG0 制御ステータスレジスタ ( 上位 )
R/W
R/W
0 0 0 0 0 0 0 0B
000040H
PDCRH,
L1
PPG1 ダウンカウンタレジスタ
( 上位 , 下位 )
⎯
R
PCSRH,
L1
PPG1 同期設定バッファレジスタ
( 上位 , 下位 )
⎯
W
000045H
PDUTH,
L1
PPG1 デューティバッファレジスタ
( 上位 , 下位 )
⎯
W
000046H
PCNTL1
PPG1 制御ステータスレジスタ ( 下位 )
R/W
R/W
- - 0 0 0 0 0 0B
000047H
PCNTH1
PPG1 制御ステータスレジスタ ( 上位 )
R/W
R/W
0 0 0 0 0 0 0 0B
000039H
00003AH
00003BH
00003CH
000041H
000042H
000043H
000044H
0 0 1 0 1- XXB
1 1 1 1 1 1 1 1B
1 1 1 1 1 1 1 1B
XXXXXXXXB
16 ビット
PPG タイマ
(CH0)
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
1 1 1 1 1 1 1 1B
1 1 1 1 1 1 1 1B
XXXXXXXXB
16 ビット
PPG タイマ
(CH1) *
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
（続く）
20
DS07-13714-2
MB90460/465 シリーズ
アドレス
000048H
000049H
00004AH
00004BH
00004CH
00004DH
略称
PDCRH, L2
000054H
000055H
1 1 1 1 1 1 1 1B
XXXXXXXXB
W
PDUTH, L2
PPG2 デューティバッファレジスタ
( 上位 , 下位 )
⎯
W
PPG2 制御ステータスレジスタ ( 下位 )
R/W
R/W
- - 0 0 0 0 0 0B
PPG2 制御ステータスレジスタ ( 上位 )
R/W
R/W
0 0 0 0 0 0 0 0B
⎯
R/W
PCNTL2
000053H
1 1 1 1 1 1 1 1B
R
⎯
PCNTH2
000052H
⎯
初期値
PPG2 同期設定バッファレジスタ
( 上位 , 下位 )
00004FH
000051H
PPG2 ダウンカウンタレジスタ
( 上位 , 下位 )
バイト
ワード
リソース名
アクセス アクセス
PCSRH, L2
00004EH
000050H
レジスタ
TMRRH, L0
16 ビットデッドタイマレジスタ 0
( 上位 , 下位 )
TMRRH, L1
16 ビットデッドタイマレジスタ 1
( 上位 , 下位 )
⎯
R/W
TMRRH, L2
16 ビットデッドタイマレジスタ 2
( 上位 , 下位 )
⎯
R/W
16 ビット
PPG タイマ
(CH2)
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
マルチ
XXXXXXXXB
ファンク
ションタイマ 0 0 0 0 0 0 0 0B
( 波形発生 )
000056H
DTCR0
16 ビットデッドタイマ制御レジスタ 0
( 上位 , 下位 )
R/W
R/W
000057H
DTCR1
16 ビットデッドタイマ制御レジスタ 1
( 上位 , 下位 )
R/W
R/W
0 0 0 0 0 0 0 0B
000058H
DTCR2
16 ビットデッドタイマ制御レジスタ 2
( 上位 , 下位 )
R/W
R/W
0 0 0 0 0 0 0 0B
000059H
SIGCR
波形制御レジスタ
R/W
R/W
0 0 0 0 0 0 0 0B
⎯
R/W
⎯
R/W
R/W
R/W
R/W
R/W
00005AH
00005BH
CPCLRBH, L / コンペアクリアバッファレジスタ /
コンペアクリアレジスタ ( 上位 , 下位
CPCLRH, L )
00005CH
TCDT
タイマレジスタ ( 上位 , 下位 )
00005EH
TCCSL
00005FH
TCCSH
タイマ制御ステータスレジスタ
( 上位 , 下位 )
00005DH
000060H
000061H
000062H
000063H
000064H
000065H
1 1 1 1 1 1 1 1B
IPCPH, L0
インプットキャプチャレジスタ CH0
⎯
R
IPCPH, L1
インプットキャプチャレジスタ CH1
⎯
R
IPCPH, L2
インプットキャプチャレジスタ CH2
⎯
R
IPCPH, L3
インプットキャプチャレジスタ CH3
⎯
R
1 1 1 1 1 1 1 1B
16 ビット
フリーラン
タイマ
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
X 010 0 0 0 0
0B
0 0 0 0 0 0 0 0B
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
000068H
PICSL01
PPG 出力制御 / インプットキャプチャ
制御ステータスレジスタ (ch0, 1)
( 下位 )
R/W
R/W
XXXXXXXXB
16 ビット
XXXXXXXXB
インプット
XXXXXXXXB
キャプチャ
(CH0 ∼ CH3)
0 0 0 0 0 0 0 0B
000069H
PICSH01
PPG 出力制御 / インプットキャプチャ
制御ステータスレジスタ (ch0, 1)
( 上位 )
R/W
R/W
0 0 0 0 0 0 0 0B
00006AH
ICSL23
インプットキャプチャ制御ステータス
レジスタ (ch2, 3) ( 下位 )
R/W
R/W
0 0 0 0 0 0 0 0B
000066H
000067H
（続く）
DS07-13714-2
21
MB90460/465 シリーズ
アドレ
ス
00006BH
略称
ICSH23
インプットキャプチャ制御ステータスレ
ジスタ (ch2, 3) ( 上位 )
00006CH
000070H
000071H
000072H
000073H
000074H
000075H
000076H
初期値
R
16 ビット
インプット
XXXXXX 0 0B
キャプチャ
(CH0 ∼ CH3)
W
W
ROM ミラー
機能
⎯
R/W
R
( 使用禁止 )
∼ 6EH
00006FH
バイト
ワード
リソース名
アクセス アクセス
レジスタ
ROMM
ROM ミラー機能選択モジュールレジス
タ
OCCPBH, アウトプットコンペアバッファレジスタ
L0/OCCPH, / アウトプットコンペアレジスタ 0
( 上位 , 下位 )
L0
- - - - - - - 1B
XXXXXXXXB
OCCPBH, アウトプットコンペアバッファレジスタ
L1/OCCPH, / アウトプットコンペアレジスタ 1
( 上位 , 下位 )
L1
⎯
R/W
OCCPBH, アウトプットコンペアバッファレジスタ
L2/OCCPH, / アウトプットコンペアレジスタ 2
( 上位 , 下位 )
L2
⎯
R/W
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
OCCPBH, アウトプットコンペアバッファレジスタ
L3/OCCPH, / アウトプットコンペアレジスタ 3
( 上位 , 下位 )
L3
⎯
R/W
OCCPB4/
OCCP4
アウトプットコンペアバッファレジスタ
/ アウトプットコンペアレジスタ 4
( 上位 , 下位 )
⎯
R/W
00007BH
OCCPB5/
OCCP5
アウトプットコンペアバッファレジスタ
/ アウトプットコンペアレジスタ 5
( 上位 , 下位 )
⎯
R/W
00007CH
OCS0
コンペア制御レジスタ 0 ( 下位 )
R/W
R/W
0 0 0 011 0 0B
00007DH
OCS1
コンペア制御レジスタ 1 ( 上位 )
R/W
R/W
X11 0 0 0 0 0B
00007EH
OCS2
コンペア制御レジスタ 2 ( 下位 )
R/W
R/W
0 0 0 0 11 0 0B
00007FH
OCS3
コンペア制御レジスタ 3 ( 上位 )
R/W
R/W
X11 0 0 0 0 0B
000080H
OCS4
コンペア制御レジスタ 4 ( 下位 )
R/W
R/W
0 0 0 0 11 0 0B
000081H
OCS5
コンペア制御レジスタ 5 ( 上位 )
R/W
R/W
X11 0 0 0 0 0B
000082H
TMCSRL0
タイマ制御ステータスレジスタ 0 ( 下位 )
R/W
R/W
000083H
TMCSRH0 タイマ制御ステータスレジスタ 0 ( 上位 )
R/W
R/W
000084H
TMRH, L0 / 16 ビットタイマレジスタ 0/
16 ビットリロードレジスタ 0
TMRDH, L0
( 上位 , 下位 )
⎯
R/W
タイマ制御ステータスレジスタ 1 ( 下位 )
R/W
R/W
000087H
TMCSRH1 タイマ制御ステータスレジスタ 1 ( 上位 )
R/W
R/W
000088H
TMRH, L1 / 16 ビットタイマレジスタ 1/
16 ビットリロードレジスタ 1
TMRDH, L1
( 上位 , 下位 )
⎯
R/W
000077H
000078H
000079H
00007AH
000085H
000086H
000089H
TMCSRL1
XXXXXXXXB
16 ビット
XXXXXXXXB
アウトプット
XXXXXXXXB
コンペア
(CH0 ∼ CH5) XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
0 0 0 0 0 0 0 0B
16 ビット
リロード
タイマ
(CH0)
- - - - 0 0 0 0B
XXXXXXXXB
XXXXXXXXB
0 0 0 0 0 0 0 0B
16 ビット
リロード
タイマ
(CH1)
- - - - 0 0 0 0B
XXXXXXXXB
XXXXXXXXB
（続く）
22
DS07-13714-2
MB90460/465 シリーズ
レジスタ
バイト
ワード
アクセス アクセス
アドレス
略称
00008AH
OPCLR
出力制御レジスタ ( 下位 )
R/W
R/W
0 0 0 0 0 0 0 0B
00008BH
OPCUR
出力制御レジスタ ( 上位 )
R/W
R/W
0 0 0 0 0 0 0 0B
00008CH
IPCLR
入力制御レジスタ ( 下位 )
R/W
R/W
00008DH
IPCUR
入力制御レジスタ ( 上位 )
R/W
R/W
マルチパルス 0 0 0 0 0 0 0 0B
ジェネレータ * 0 0 0 0 0 0 0 0B
00008EH
TCSR
タイマ制御ステータスレジスタ
R/W
R/W
0 0 0 0 0 0 0 0B
00008FH
NCCR
ノイズキャンセル制御レジスタ
R/W
R/W
0 0 0 0 0 0 0 0B
000090H
リソース名
初期値
( 使用禁止 )
∼ 9DH
プログラムアドレス検出制御
ステータスレジスタ
R/W
R/W
アドレス
一致検出
0 0 0 0 0 0 0 0B
遅延割込み要求発生 / 解除レジスタ
R/W
R/W
遅延割込入力
発生
XXXXXXX0B
LPMCR
低消費電力モード制御レジスタ
R/W
R/W
CKSCR
クロック選択レジスタ
R/W
R/W
00009EH
PACSR
00009FH
DIRR
0000A0H
0000A1H
0000A2H
低消費電力
制御レジスタ
0 0 0 1 1 0 0 0B
1 1 1 1 1 1 0 0B
( 使用禁止 )
∼ A7H
0000A8H
WDTC
ウォッチドッグ制御レジスタ
R/W
R/W
ウォッチ
ドッグタイマ
X - XXX 1 1 1B
0000A9H
TBTC
タイムベースタイマ制御レジスタ
R/W
R/W
タイムベース
タイマ
1 - - 0 0 1 0 0B
R/W
フラッシュ
メモリインタ
フェース
0 0 0 X 0 0 0 0B
0000AAH
( 使用禁止 )
∼ ADH
0000AEH
FMCS
フラッシュメモリ制御
ステータスレジスタ
0000AFH
R/W
( 使用禁止 )
0000B0H
ICR00
割込み制御レジスタ 00
R/W
R/W
0 0 0 0 0 1 1 1B
0000B1H
ICR01
割込み制御レジスタ 01
R/W
R/W
0 0 0 0 0 1 1 1B
0000B2H
ICR02
割込み制御レジスタ 02
R/W
R/W
0 0 0 0 0 1 1 1B
0000B3H
ICR03
割込み制御レジスタ 03
R/W
R/W
0 0 0 0 0 1 1 1B
0000B4H
ICR04
割込み制御レジスタ 04
R/W
R/W
0 0 0 0 0 1 1 1B
0000B5H
ICR05
割込み制御レジスタ 05
R/W
R/W
0 0 0 0 0 1 1 1B
0000B6H
ICR06
割込み制御レジスタ 06
R/W
R/W
0 0 0 0 0 1 1 1B
0000B7H
ICR07
割込み制御レジスタ 07
R/W
R/W
0 0 0 0 0 1 1 1B
割込み制御
0000B8H
ICR08
割込み制御レジスタ 08
R/W
R/W
0 0 0 0 0 1 1 1B
0000B9H
ICR09
割込み制御レジスタ 09
R/W
R/W
0 0 0 0 0 1 1 1B
0000BAH
ICR10
割込み制御レジスタ 10
R/W
R/W
0 0 0 0 0 1 1 1B
0000BBH
ICR11
割込み制御レジスタ 11
R/W
R/W
0 0 0 0 0 1 1 1B
0000BCH
ICR12
割込み制御レジスタ 12
R/W
R/W
0 0 0 0 0 1 1 1B
0000BDH
ICR13
割込み制御レジスタ 13
R/W
R/W
0 0 0 0 0 1 1 1B
0000BEH
ICR14
割込み制御レジスタ 14
R/W
R/W
0 0 0 0 0 1 1 1B
0000BFH
ICR15
割込み制御レジスタ 15
R/W
R/W
0 0 0 0 0 1 1 1B
（続く）
DS07-13714-2
23
MB90460/465 シリーズ
アドレス
略称
バイト
ワード
アクセス アクセス
レジスタ
0000C0H
リソース名
初期値
外部領域
∼ FFH
001FF0H
PADR0L
プログラムアドレス検出レジスタ 0
( 下位 )
R/W
R/W
XXXXXXXXB
001FF1H
PADR0M
プログラムアドレス検出レジスタ 1
( 中位 )
R/W
R/W
XXXXXXXXB
001FF2H
PADR0H
プログラムアドレス検出レジスタ 2
( 上位 )
R/W
R/W
001FF3H
PADR1L
プログラムアドレス検出レジスタ 3
( 下位 )
R/W
R/W
001FF4H
PADR1M
プログラムアドレス検出レジスタ 4
( 中位 )
R/W
R/W
XXXXXXXXB
001FF5H
PADR1H
プログラムアドレス検出レジスタ 5
( 上位 )
R/W
R/W
XXXXXXXXB
⎯
R/W
⎯
R/W
⎯
R/W
⎯
R/W
⎯
R/W
⎯
R/W
⎯
R/W
⎯
R/W
⎯
R/W
⎯
R/W
⎯
R/W
003FE0H
003FE1H
003FE2H
003FE3H
003FE4H
003FE5H
003FE6H
003FE7H
003F78H
003FE9H
003FEAH
003FEBH
003FECH
003FEDH
003FEEH
003FEFH
003FF0H
003FF1H
003FF2H
003FF3H
OPDBR0
出力データバッファレジスタ 0 ( 上位 )
OPDBR1
OPDBR2
OPDBR3
003FF9H
出力データバッファレジスタ 3 ( 下位 )
出力データバッファレジスタ 3 ( 上位 )
OPDBR4
出力データバッファレジスタ 4 ( 下位 )
出力データバッファレジスタ 4 ( 上位 )
OPDBR5
出力データバッファレジスタ 5 ( 下位 )
出力データバッファレジスタ 5 ( 上位 )
OPEBR6
出力データバッファレジスタ 6 ( 下位 )
出力データバッファレジスタ 6 ( 上位 )
OPEBR7
出力データバッファレジスタ 7 ( 下位 )
出力データバッファレジスタ 7 ( 上位 )
OPEBR8
出力データバッファレジスタ 8 ( 下位 )
出力データバッファレジスタ 8 ( 上位 )
OPEBR9
出力データバッファレジスタ 9 ( 下位 )
出力データバッファレジスタ 9 ( 上位 )
出力データバッファレジスタ A
( 下位 )
出力データバッファレジスタ A
( 上位 )
003FF5H
003FF8H
出力データバッファレジスタ 2 ( 下位 )
出力データバッファレジスタ 2 ( 上位 )
OPEBRA
003FF7H
出力データバッファレジスタ 1 ( 下位 )
出力データバッファレジスタ 1 ( 上位 )
003FF4H
003FF6H
出力データバッファレジスタ 0 ( 下位 )
OPEBRB
出力データバッファレジスタ B ( 下位 )
出力データバッファレジスタ B ( 上位 )
OPDR
出力データレジスタ ( 下位 )
出力データレジスタ ( 上位 )
アドレス
一致検出
XXXXXXXXB
XXXXXXXXB
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
マルチパルス 0 0 0 0 0 0 0 0B
ジェネレータ *
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
⎯
R/W
⎯
R
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
XXXXXXXXB
0 0 0 0 XXXXB
（続く）
24
DS07-13714-2
MB90460/465 シリーズ
（続き）
アドレス
003FFAH
003FFBH
003FFCH
003FFDH
略称
CPCR
レジスタ
コンペアクリアレジスタ ( 下位 )
コンペアクリアレジスタ ( 上位 )
TMBR
タイマバッファレジスタ ( 下位 )
タイマバッファレジスタ ( 上位 )
バイト
ワード
アクセス アクセス
⎯
⎯
リソース名
XXXXXXXXB
R/W
R
初期値
マルチパルス
ジェネレータ
XXXXXXXXB
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
003FFEH
∼
003FFFH
( 使用禁止 )
・読取りおよび書込みを表す略称の意味は次のとおりです。
R/W ：読取りおよび書込み可能
R
：リードオンリ
W ：ライトオンリ
・初期値の意味は次のとおりです。
0
：このビットは 0 に初期化されます。
1
：このビットは 1 に初期化されます。
X ：このビットの初期値は不定です。
：このビットは未使用です。初期値は不定です。
「MOV A, io」のような IO アドレッシングを使用する命令は , 003FE0H ∼ 003FFFH のレジスタ領域に対してはサポートさ
れません。
（注意事項）リセット操作によって初期化されるビットの場合には , リセット操作によって設定される初期値がこの表に
初期値として示されています。これらの値は読取り結果とは異なります。
LPMCR/CKSCR/WDTC の場合には , リセットの種類によって , 初期化が行われる場合と行われない場合があ
ります。ここでは , リセットによって初期化された場合の初期値が示されています。
*：MB90465 シリーズに搭載されていません。
DS07-13714-2
25
MB90460/465 シリーズ
■ 割込み要因と割込みベクタ・割込み制御レジスタ
割込み要因
リセット
EI2OS
サポート
×
割込みベクタ
番号
割込み制御レジスタ
アドレス ICR
アドレス
#08
08H
FFFFDCH
⎯
⎯
FFFFD8H
⎯
⎯
⎯
⎯
ICR00
0000B0H
ICR01
0000B1H
ICR02
0000B2H*
ICR03
0000B3H
ICR04
0000B4H
ICR05
0000B5H
ICR06
0000B6H
ICR07
0000B7H
ICR08
0000B8H
ICR09
0000B9H
ICR10
0000BAH
ICR11
0000BBH
ICR12
0000BCH
ICR13
0000BDH
ICR14
0000BEH
ICR15
0000BFH
INT9 命令
×
#09
09H
例外処理
×
#10
0AH
FFFFD4H
A/D コンバータ変換終了
○
#11
0BH
FFFFD0H
アウトプットコンペア ch0 一致
○
#12
0CH
FFFFCCH
PWC0 タイマ測定終了 /
PWC0 タイマオーバフロー *3
○
#13
0DH
FFFFC8H
16 ビット PPG タイマ 0
○
#14
0EH
FFFFC4H
○
#15
0FH
FFFFC0H
○
#16
10H
FFFFBCH
アウトプットコンペア ch2 一致
○
#17
11H
FFFFB8H
16 ビットリロードタイマ 1 アンダフロー
○
#18
12H
FFFFB4H
アウトプットコンペア ch3 一致
○
#19
13H
FFFFB0H
DTP/ 外部割込み ch0/1 検出
○
#20
14H
FFFFACH
#21
15H
FFFFA8H
#22
16H
FFFFA4H
アウトプットコンペア ch1 一致
16 ビット PPG タイマ 1
*3
DTTI0
△
アウトプットコンペア ch4 一致
○
DTP/ 外部割込み ch2/3 検出
○
DTTI1*3
△
アウトプットコンペア ch5 一致
○
#23
17H
FFFFA0H
PWC1 タイマ測定終了 /
PWC1 タイマオーバフロー
○
#24
18H
FFFF9CH
DTP/ 外部割込み ch4/5 検出
○
#25
19H
FFFF98H
マルチパルスジェネレータタイマコンペア一致 *3
○
#26
1AH
FFFF94H
DTP/ 外部割込み ch6/7 検出
○
#27
1BH
FFFF90H
マルチパルスジェネレータ位置検出 /
コンペア割込み *3
○
#28
1CH
FFFF8CH
波形発生器 16 ビットタイマ
0/1/2 アンダフロー
△
#29
1DH
FFFF88H
16 ビットリロードタイマ 0 アンダフロー
○
#30
1EH
FFFF84H
16 ビットフリーランタイマ・ゼロ検出
△
#31
1FH
FFFF80H
16 ビット PPG タイマ 2
○
#32
20H
FFFF7CH
インプットキャプチャ ch0/1
○
#33
21H
FFFF78H
16 ビットフリーランタイマ・コンペアクリア
△
#34
22H
FFFF74H
インプットキャプチャ ch2/3
○
#35
23H
FFFF70H
タイムベースタイマ
△
#36
24H
FFFF6CH
UART1 受信
◎
#37
25H
FFFF68H
UART1 送信
△
#38
26H
FFFF64H
UART0 受信
◎
#39
27H
FFFF60H
UART0 送信
△
#40
28H
FFFF5CH
フラッシュメモリステータス
△
#41
29H
FFFF58H
遅延割込み発生モジュール
△
#42
2AH
FFFF54H
優先
順位
高
低
◎：使用可能 , EI2OS 停止要求をサポート。
○：使用可能 , EI2OS 割込みクリア信号により割込み要求フラグがクリアされます。
×：使用不可。
△：ICR を共有する割込み要因が使用されていない場合は , 使用可能
26
DS07-13714-2
MB90460/465 シリーズ
（続き）
*1：- ICR レジスタを共用するリソースの場合 , 割込みレベルは同じです。
- EI2OS を , 別のリソースと , ICR レジスタを共用しているリソースを一緒に使用する場合は , EI2OS はこれら 2 つの
リソースのどちらかで起動できます。また , EI2OS クリアをサポートしている場合は ,2 つの割込み要因の各割込み
要求フラグが EI2OS 割込みクリア信号でクリアされます。EI2OS の使用中は , どちらか一方の割込み要求をマスク
することを推奨します。
- 複数の EI2OS を複数回 , 同時に起動することはできません。EI2OS の動作中は , 動作中の割込み以外の割込みはマス
クされます。EI2OS の使用中は , どちらか一方の割込み要求をマスクすることを推奨します。
*2：この優先度は , 同じレベルの割込みが同時に発生する場合に適用されます。
*3：MB90645 シリーズでは , リソースがないため , 割込みが利用できません。
■ 周辺リソース
1. 低消費電力制御回路
MB90460/465 シリーズには次のような動作クロックの選択およびクロック動作制御により構成された CPU 動作モード
があります。
・ クロックモード
PLL クロックモード：発振クロック (HCLK) 周波数の倍数の PLL クロックを使用して , CPU および周辺機能を操作しま
す。
メインクロックモード：発振クロック (HCLK) の 2 分の 1 の周波数のメインクロックを使用して , CPU および周辺装置
を操作します。メインクロックモードでは , PLL 分周回路はオフになります。
・ CPU 間欠動作モード
CPU 間欠動作モードでは , CPU は間欠的に動作し , 一方周辺機能には高速クロックパルスが供給され , 消費電力を低減
します。CPU 間欠動作モードでは , CPU には , レジスタ , 内部メモリ , 周辺機能または外部ユニットにアクセスする場
合にのみ , 間欠的にクロックパルスが供給されます。
・ スタンバイモード
スタンバイモードでは , 低消費電力制御回路が CPU へのクロックの供給を停止するか ( スリープモード ) , または CPU
と周辺機能へのクロックの供給を停止するか ( タイムベースタイマモード ) , または発振クロック自体を停止して ( ス
トップモード ) , 消費電力を低減します。
・ PLL スリープモード
PLL スリープモードでは , マイクロコントローラが PLL クロックモードに入ると CPU 動作クロックが停止します。他
のコンポーネントは引き続き PLL クロックに基づいて動作します。
・ メインスリープモード
メインスリープモードでは , マイクロコントローラがメインクロックモードに入ると CPU 動作クロックが停止します。
他のコンポーネントは引き続きメインクロックに基づいて動作します。
・ PLL タイムベースタイマモード
PLL タイムベースタイマモードでは , マイクロコントローラの動作は , 発振クロック , PLL クロックおよびタイムベー
スタイマを除いて停止します。タイムベースタイマ以外の機能はすべてオフになります。
・ メインタイムベースタイマモード
メインタイムベースタイマモードでは , マイクロコントローラの動作は , 発振クロック , メインクロックおよびタイム
ベースタイマを除いて停止します。タイムベースタイマ以外の機能はすべてオフになります。
・ ストップモード
ストップモードでは , ソース発振が停止します。すべての機能が停止します。
DS07-13714-2
27
MB90460/465 シリーズ
ブロックダイヤグラム
低消費電力モード制御レジスタ (LPMCR)
STP SLP SPL RST TMD CG1 CG0 RESV
端子ハイインピー
ダンス制御回路
内部リセット
発生回路
RST Pin
CPU 間欠動作
セレクタ
3
CPU クロック
制御回路
スタンバイ
制御回路
割込みキャンセル
CPU クロック
ストップおよびスリープ信号
ストップ信号
周辺クロック
制御回路
マシンクロック
クロック
ジェネレータ
内部リセット
間欠サイクル選択
RST
リセット解除
端子ハイ
インピーダンス制御
周辺クロック
発振安定待ち時間が
受け渡される
クロック
セレクタ
2
発振安定待ち時間
セレクタ
2
×1 ×2 ×3 ×4
PLL マルチ
プライア回路
X0 Pin
X1 Pin
RESV MCM WS1 WS0 RESV MCS CS1 CS0
クロック選択レジスタ (CKSCR)
2 分周
メインクロック
システムクロック
生成回路
28
512
分周
2 分周
4 分周
4 分周
4 分周
タイムベースタイマ
DS07-13714-2
MB90460/465 シリーズ
2. 入出力ポート
(1) 入出力ポートの概要
制御出力用に使用されるデータレジスタが読み取られる場合には , レジスタのデータ出力は方向レジスタの値に関係な
く制御出力として読み取られます。設定を入力から出力に変更する際に , 読取り変更書込み命令 ( たとえば , ビットセット
命令 ) を使用してデータレジスタに出力データをプリセットする場合には , 読み取られる値はデータレジスタにラッチさ
れていた値ではなく , 端子からの入力データです。
ポート 0 ∼ 4 および 6 は , 方向レジスタ値が 0 に設定されている場合には入力の役割を果たし , 1 に設定されている場
合には出力の役割を果たします。
ポート 5 は , ADER が 00H の場合は , 他のポートと同じように入出力ポートになります。
ブロックダイヤグラム
・ポート 0 端子のブロックダイヤグラム
RDR
リソース出力
ポートデータレジスタ (PDR)
内
部
デ
｜
タ
バ
ス
ダイレクトリソース入力
リソース出力イネーブル
プルアップ抵抗 ,
約 50 KΩ
PDR 読取り
出力ラッチ
PDR 書込み
端子
ポートデータ方向レジスタ (DDR)
方向ラッチ
DDR 書込み
スタンバイ制御 (SPL ＝ 1)
DDR 読取り
（続く）
DS07-13714-2
29
MB90460/465 シリーズ
・ポート 1 端子のブロックダイヤグラム
RDR
内
部
デ
｜
タ
バ
ス
リソース入力
リソース出力
ポートデータレジスタ (PDR)
リソース出力イネーブル
プルアップ抵抗 ,
約 50 kΩ
PDR 読取り
出力ラッチ
PDR 書込み
端子
ポートデータ方向レジスタ (DDR)
方向ラッチ
DDR 書込み
スタンバイ制御 (SPL ＝ 1)
DDR 読取り
・ポート 2 端子のブロックダイヤグラム
リソース出力
ポートデータレジスタ (PDR)
内
部
デ
｜
タ
バ
ス
リソース入力
リソース出力イネーブル
PDR 読取り
出力ラッチ
PDR 書込み
端子
ポートデータ方向レジスタ (DDR)
方向ラッチ
DDR 書込み
DDR 読取り
スタンバイ制御 (SPL ＝ 1)
（続く）
30
DS07-13714-2
MB90460/465 シリーズ
・ポート 3 端子のブロックダイヤグラム
リソース出力
リソース出力イネーブル
ポートデータレジスタ (PDR)
内
部
デ
｜
タ
バ
ス
PDR 読取り
出力ラッチ
PDR 書込み
端子
ポートデータ方向レジスタ (DDR)
方向ラッチ
DDR 書込み
DDR 読取り
スタンバイ制御 (SPL ＝ 1)
・ポート 4 端子のブロックダイヤグラム
リソース出力
ポートデータレジスタ (PDR)
内
部
デ
｜
タ
バ
ス
リソース入力
リソース出力イネーブル
PDR 読取り
出力ラッチ
PDR 書込み
端子
ポートデータ方向レジスタ (DDR)
方向ラッチ
DDR 書込み
DDR 読取り
スタンバイ制御 (SPL ＝ 1)
（続く）
DS07-13714-2
31
MB90460/465 シリーズ
（続き）
・ポート 5 端子のブロックダイヤグラム
ADER
アナログ出力
ポートデータレジスタ (PDR)
内
部
デ
｜
タ
バ
ス
PDR 読取り
出力ラッチ
PDR 書込み
端子
ポートデータ方向レジスタ (DDR)
方向ラッチ
DDR 書込み
スタンバイ制御 (SPL ＝ 1)
DDR 読取り
・ポート 6 端子のブロックダイヤグラム
リソース出力
ポートデータレジスタ (PDR)
内
部
デ
｜
タ
バ
ス
リソース入力
リソース出力イネーブル
PDR 読取り
出力ラッチ
PDR 書込み
端子
ポートデータ方向レジスタ (DDR)
方向ラッチ
DDR 書込み
DDR 読取り
32
スタンバイ制御 (SPL ＝ 1)
外部割込みイネーブル
DS07-13714-2
MB90460/465 シリーズ
3. タイムベースタイマ
タイムベースタイマは , 内部カウントクロック ( メイン発振クロックの 2 分周 ) に同期してカウントアップする 18 ビッ
トフリーランカウンタ ( タイムベースカウンタ ) です。
タイムベースタイマには次のような特長があります。
・ カウンタオーバフロー時に割込みを生成する。
・ EI2OS のサポート
・ インターバルタイマ機能
4 つの異なる時間間隔で割込みを生成します。
・ クロック供給機能
ウォッチドッグタイマのカウントクロックとして 4 つの異なるクロックを選択できます。
発振安定化用のクロックを供給します。
ブロックダイヤグラム
ウォッチドッグ
タイマへ
タイムベースタイマカウンタ
HCLK の
2 分周
× 21 × 22 × 23
× 28 × 29 × 210 × 211 × 212 × 213 × 214 × 215 × 216 × 217 × 218
OF
OF
OF
カウンタクリア
OF
クロック制御部の
発振設定時間
セレクタへ
パワーオンリセット
カウンタ
ストップモード開始
クリア回路
CMSCR：
MCS ＝ 1 から 0 へ＊ 1
TBOF クリア
インターバル
タイマセレクタ
TBOF セット
タイムベースタイマ
割込み信号 #36
(24H) ＊ 2
タイムベースタイマ
割込みレジスタ (TBTC)
⎯
⎯
⎯
TBIE TBOF TBR TBC1 TBC0
OF：オーバフロー
HCLK：発振クロック
＊ 1：発振クロックから PLL クロックへのマシンクロックの切換え
＊ 2：割込み番号
DS07-13714-2
33
MB90460/465 シリーズ
4. ウォッチドッグタイマ
ウォッチドッグタイマは , タイムベースタイマの供給クロックをカウントクロックとして使用する 2 ビットカウンタで
す。起動後に , 指定された時間内にウォッチドッグタイマがクリアされないと , CPU はリセットされます。
・ ウォッチドッグタイマの特長
4 つの異なる時間間隔で CPU をリセットします。
ステータスビットによりリセット原因を示します。
ブロックダイヤグラム
ウォッチドッグタイマ制御レジスタ (WDTC)
PONR STBR WRST ERST SRST WTE
ウォッチドッグタイマ
WT1
WT0
2
CLR による起動
スリープモードの開始
ホールドステータスモードの開始
ストップモードの開始
カウンタ
クリア制御
回路
カウント
クロック
セレクタ
2 ビット
カウンタ
CLR
オーバ
フロー ウォッチドッグ
リセット
発生回路
内部
リセット
発生回路
へ
CLR
クリア
4
( タイムベースタイマカウンタ )
HCLK の 2 分の 1
× 21 × 22
× 28 × 29 × 210 × 211 × 212 × 213 × 214 × 215 × 216 × 217 × 218
HCLK：発振クロック周波数
34
DS07-13714-2
MB90460/465 シリーズ
5. 16 ビットリロードタイマ ( × 2)
16 ビットリロードタイマは , 内部クロックモードとイベントカウントモードの 2 つの動作モードを持っています。各動
作モードで , 16 ビットダウンカウンタを再ロード ( リロードモード ) またはアンダフローすると停止 ( ワンショットモー
ド ) させることができます。
出力端子 TO1 ∼ TO0 は , カウンタ動作モードに従って異なる波形を出力することができます。カウンタがリロードモー
ドで操作されている場合には , カウンタがアンダフローすると TO1 ∼ TO0 はトグル動作します。カウンタがワンショット
モードになっている場合には , カウンタのカウント中は , TO1 ∼ TO0 は指定されたレベル (H または L) を出力します。
16 ビットリロードタイマには次のような特長があります。
・ タイマがアンダフローすると割込みを生成します。
・ EI2OS をサポートします。
・ 内部クロック動作モード：
3 種類の内部カウントクロックを選択できます。
カウンタは , ソフトウェアまたは外部トリガ (TIN1 ∼ TIN0 端子の信号 ) によって起動します。
起動後アンダフローすると , 再ロードまたは停止することができます。
・ イベントカウント動作モード
カウンタは , TIN1 ∼ TIN0 端子の指定されたエッジにより 1 つずつカウントダウンします。
カウンタは , アンダフロー時は , 再ロードまたは停止することができます。
DS07-13714-2
35
MB90460/465 シリーズ
ブロックダイヤグラム
F2MC-16LX バス
TMRD0 ∗1
<TMRD1>
16 ビットリロードレジスタ
リロード信号
TMR0∗1
<TMR1>
リロード
制御回路
16 ビットタイマレジスタ
カウントクロック生成回路
マシン
クロック
3
プリス
ケーラ
CLK
ゲート
入力
有効
クロック
調整回路
クリア
ウェイト信号
内部
クロック
入力
制御回路
端子
P15/TIN0∗1
<P20/TIN1>
2
＊
36
出力信号
生成回路
⎯
⎯
⎯
端子
EN
セレクト
信号
CSL1 CSL0 MOD2MOD1MOD0OUTE OUTL RELD INTE
タイマ制御ステータスレジスタ (TMCSR0)
＜ TMCSR1 ＞
＊
反転
外部クロック
機能選択
⎯
出力制御回路
クロック
セレクタ
3
UART0 および
UART1 へ＊ 1
＜ A/D コンバータへ＞
CLK
＊1
P16/TO0 ∗1
<P21/TO1>
動作制御
回路
UF CNTE TRG
割込み要求信号
#30 (1EH) ∗2
<#32 (20H)>
1：このレジスタには ch0 と ch1 があります。＜＞で囲んだレジスタは ch1 レジスタを示します。
2：割込み番号
DS07-13714-2
MB90460/465 シリーズ
6. 16 ビット PPG タイマ ( × 3 , MB90465 シリーズに PPG1 は搭載されていません。)
16 ビット PPG タイマは , 16 ビットダウンカウンタ , プリスケーラ , 16 ビット周期設定バッファレジスタ , 16 ビット
デューティ設定バッファレジスタ , 16 ビット制御レジスタおよび PPG 出力端子により構成されています。このモジュール
を使用して , ソフトウェアトリガまたは「多機能タイマ」からの GATE 信号に同期したパルスを出力することができます。
「7. 多機能タイマ」を参照してください。
16 ビット PPG タイマには次のような特長があります。
・ 2 つの動作モード：PWM モードとワンショットモード
・ 8 種類のカウンタ動作クロックを選択可能：φ, φ/2, φ/4, φ/8, φ/16, φ/32, φ/64, φ/128 (φ：マシンクロック )
・ トリガ信号の到着時またはカウンタ桁下げ時または PPG 出力変化時に割込みを生成。
・ EI2OS をサポート。
ブロックダイヤグラム
CKS2 CKS1 CKS0
周期設定
レジスタ 0/1/2
1/1
1/2
1/4
1/8
1/16
1/32
1/64
1/128
CLK
デューティ設定
レジスタ 0/1/2
LOAD
16 ビット
ダウンカウンタ
STOP
START
MDSE PGMS OSEL POEN
BORROW
マシンクロック φ
エッジ検出
DS07-13714-2
Q
PPG0 ( 多機能タイマ )
または
PPG1
( マルチパルスジェネレータ )
または
PPG2
R
多機能タイマ (PPG0 の場合のみ )
からの GATE
(PPG1 および
PPG2 の場合のみ )
P37/PPG0
or
P36/PPG1
or
P46/PPG2
端子
S
ダウンカウンタ
レジスタ 0/1/2
F2MC-16LX バス
デューティ設定バッファ
レジスタ 0/1/2
コンパレータ
プリスケーラ
周期設定バッファ
レジスタ 0/1/2
割込
選択
割込み
#14/#16/#32
IRS1 IRS0 IRQF IREN
STGR CNTE RTRG
37
MB90460/465 シリーズ
7. 多機能タイマ
16 ビット多機能タイマモジュールは , 16 ビットフリーランタイマ , 4 つのインプットキャプチャ回路 , 6 つの出力コン
パレータ , 1 ch の 16 ビット PPG タイマで構成されています。このモジュールは , PPG タイマまたは波形発生器が生成する
6 つの独立した波形を出力することができます。16 ビットフリーランタイマおよびインプットキャプチャ回路により , 入
力パルス幅測定および外部クロック周期の測定が可能になります。
(1) 16 ビットフリーランタイマ (1 ch)
・ 16 ビットフリーランタイマは , 16 ビットアップ / アップダウンカウンタ , 制御レジスタ , 16 ビットコンペアクリアレ
ジスタ ( バッファレジスタ付き ) およびプリスケーラで構成されています。
・ 8 種類のカウンタ動作クロック (φ, φ/2, φ/4, φ/8, φ/16, φ/32, φ/64, φ/128, φ はマシンクロック ) が選択可能です。
・ 2 種類の割込み方法があります。
コンペアクリアレジスタと 16 ビットフリーランタイマが一致したとき , コンペアクリア割込みが生成されます。
16 ビットフリーランタイマのカウント値がゼロであることが検出されると , ゼロ検出割込みが生成されます。
・ EI2OS をサポートします。
・ コンペアクリアレジスタは，
選択可能なバッファレジスタを備えており，バッファレジスタのデータは，
コンペアクリ
アレジスタへの転送用に書きこまれます。タイマが停止すると，すぐに転送が始まり，データがバッファへと書きこま
れます。タイマの作動中，バッファからのデータが始まり，タイマ値はゼロで検出されます。
・ リセット , ソフトウェアクリア , アップカウントモードにおけるコンペアクリアレジスタとのコンペアマッチにより ,
カウンタ値は “0000H” にリセットされます。
・ アウトプットコンペアモジュールにクロックを供給します。
プリスケーラ出力がアウトプットコンペアのカウントクロックの役割を果たします。
(2) アウトプットコンペアモジュール (6 ch)
・ アウトプットコンペアモジュールは , 6 本の 16 ビットコンペアレジスタ ( 選択可能バッファ付き ) , コンペア出力ラッ
チおよびコンペア制御レジスタで構成されています。
16 ビットフリーランタイマとコンペアレジスタの値が一致する
と , 割込みが生成され , 出力レベルが反転します。
・ 6 本のコンペアレジスタは独立に動作することができます。
・ 出力端子と割込みフラグが , 各コンペアレジスタに対応しています。
・ 2 つのコンペアレジスタを対にして出力端子を制御することができます。
・ 2 つのコンペアレジスタを対にして使用して出力端子を反転させることができます。
・ 各出力端子の初期値を設定できます。
・ アウトプットコンペアレジスタと 16 ビットフリーランタイマの値が一致すると , 割込みが生成されます。
・ EI2OS をサポートします。
(3) インプットキャプチャモジュール (4 ch)
インプットキャプチャは , 4 つの独立した外部入力端子 , 対応するキャプチャレジスタとキャプチャ制御レジスタで構
成されています。外部端子からの入力信号のエッジを検出すると , 16 ビットフリーランタイマの値をキャプチャレジスタ
に格納し , 同時に割込みを生成することができます。
・ 動作は 16 ビットフリーランタイマのカウントクロックと同期しています。
・ 外部入力信号の 3 種類のトリガエッジ ( 立上りエッジ , 立下りエッジ , および両エッジ ) を選択できます。また , トリガ
エッジが立上りエッジか立下りエッジかを示す指示ビットがあります。
・ 4 つのインプットキャプチャチャネルは独立に動作できます。
・ 外部入力から有効なエッジを検出すると , 2 つの独立した割込みが発生します。
・ EI2OS をサポートします。
(4) 16 ビット PPG タイマ (1 ch)
16 ビット PPG タイマ 0 によって , 波形発生器のための PPG 信号が提供されます。
38
DS07-13714-2
MB90460/465 シリーズ
(5) 波形発生器モジュール
波形発生器は , 3 本の 16 ビットタイマレジスタ , 3 本のタイマ制御レジスタ , および 16 ビット波形制御レジスタで構成
されています。
波形発生器により , リアルタイム出力 , 16 ビット PPG 波形出力 , インバータ制御用のオーバラップなし 3 相波形出力 ,
および DC チョッパ波形出力を生成することができます。
・ 16 ビットタイマのデッドタイムに基づいたオーバラップなし波形出力を生成することができます ( デッドタイムタイ
マ機能 ) 。
・ 2 チャネルモードでリアルタイム出力が動作しているとき , オーバラップなし波形出力を生成することができます
( デッドタイムタイマ機能 ) 。
・ リアルタイム出力コンペアマッチを検出すると , PPG タイマ動作を開始または停止するための PPG タイマ動作 GATE
信号が生成されます (GATE 機能 ) 。
・ リアルアウトプットコンペアにより一致が検出されると , 16 ビットタイマが起動します。PPG タイマは , 16 ビットタイ
マが停止するまでの間に PPG 動作 GATE 信号を生成することにより容易に開始または停止できます。
・ DTTI0 端子入力を使用して出力波形を強制的に停止できます。
・ DTTI0 をアクティブにするか , 16 ビットタイマのアンダフローにより , 割込みが生成されます。
・ EI2OS をサポートします。
・3 相モータインタフェース回路
VCC
RTO0(U)
RTO2(V)
(U)
RTO1(X)
RTO3(Y)
RTO4(W)
(V)
(W)
RTO5(Z)
RTO0 (U) , RTO2 (V) , RTO4 (W)：上位 ARM
RTO1 (X) , RTO3 (Y) , RTO5 (Z)：下位 ARM
RTO0 (U) , RTO1 (X)：非オーバラップ出力対
RTO2 (V) , RTO3 (Y)：非オーバラップ出力対
RTO4 (W) , RTO5 (Z)：非オーバラップ出力対
(U) , (V) , (W) は 3 相コイル接続です。
DS07-13714-2
39
MB90460/465 シリーズ
・3 相モータコイル接続回路
(U)
スター接続回路
(V)
(W)
デルタ接続回路
(U)
(W)
40
(V)
DS07-13714-2
MB90460/465 シリーズ
ブロックダイヤグラム
・多機能タイマのブロックダイヤグラム
リアルタイム I/O
割込み番号 12
割込み番号 15
割込み番号 17
割込み番号 19
割込み番号 21
割込み番号 23
アウトプットコンペア 0
アウトプットコンペア 1
アウトプットコンペア 2
アウトプットコンペア 3
アウトプットコンペア 4
アウトプットコンペア 5
16 ビット
アウトプット
RT0 to 5
コンペア
RTO0
端子 P30/RTO0 (U)
RTO1
端子 P31/RTO1 (X)
RTO2
端子 P32/RTO2 (V)
RTO3
端子 P33/RTO3 (Y)
RTO4
端子 P34/RTO4 (W)
RTO5
端子 P35/RTO5 (Z)
RT0 to 5
バッファ カウンタ
転送
値
波形発生器
F2MC-16LX バス
DTTI
割込み番号 31
割込み番号 34
A/D トリガ
ゼロ検出
A/D トリガ
16 ビット
フリーランタイマ
EXCK
カウンタ値
割込み番号 33
割込み番号 35
16 ビット
インプット
キャプチャ
割込み番号 29
割込み番号 20
端子 P10/INT0/DTTI0
16 ビットタイマ
0/1/2 アンダフロー
DTTI0 立下り
エッジ検出
PPG0
PPG0
GATE
GATE
端子 P17/FRCK
インプットキャプチャ 0/1
インプットキャプチャ 2/3
IN0
端子 P24/IN0
IN1
端子 P25/IN1
IN2
端子 P26/IN2
IN3
端子 P27/IN3
（続く）
DS07-13714-2
41
MB90460/465 シリーズ
・16 ビットフリーランタイマのブロックダイヤグラム
φ
STOP MODE SCLR CLK2 CLK1 CLK0
ストップ アップ / CLR
アップダウン
プリスケーラ
ゼロ検出回路
16 ビットフリー
ランタイマ
CK
ゼロ検出 ( アウトプットコンペアへ )
F2MC-16LX バス
インプットコンペアおよび
アウトプットコンペアへ
転送
16 ビットコンペア
クリアレジスタ
コンペアクリア一致
( アウトプットコンペアへ )
コンペア回路
16 ビットコンペア
クリアバッファレジスタ
O
セレクタ
マスク回路
セレクタ
I1
I0
セレクタ
I0
I1
O
I0
I1
割込み番号 31 (1FH)
O
割込み番号 31 (22H)
A/D トリガ
MSI2
MSI1
MSI0
ICLR
ICRE IRQZF IRQZE
I0
I1
O
セレクタ
（続く）
42
DS07-13714-2
MB90460/465 シリーズ
・16 ビットアウトプットコンペアのブロックダイヤグラム
フリーランタイマからのカウント値
BUF0
コンペアバッファ
レジスタ 0/2/4
BTS0
フリーランタイマからのゼロ検出
フリーランタイマからのコンペア
クリア一致
セレクタ
BUF1
F2MC-16LX バス
I0
I1
O
転送
コンペアレジスタ 0/2/4
BTS1
コンペア回路
転送
コンペアレジスタ 1/3/5
I0
I1
O
コンペアバッファ
レジスタ 1/3/5
セレクタ
T
CMOD
Q
RT0/2/4
( 波形発生器 )
コンペア回路
T
Q
RT1/3/5
( 波形発生器 )
IOP1
IOP0
IOE1
IOE0
割込み番号
#12, #17, #21
#15, #19, #23
・16 ビットインプットキャプチャのブロックダイヤグラム
フリーランタイマからのカウント値
エッジ検出
F2MC-16LX バス
キャプチャレジスタ 0/2
EG11 EG10 EG01 EG00
エッジ検出
キャプチャレジスタ 1/3
ICP0
ICP1
ICE0
IN0/2
IEI1
IEI0
IN1/3
ICE1
割込み番号
#33, #35
#33, #35
（続く）
DS07-13714-2
43
MB90460/465 シリーズ
（続き）
・波形発生器のブロックダイヤグラム
DCK2
φ
DCK1
DCK0
NRSL
DTIF
DTIE
NWS1 NWS0
ノイズキャン
セレーション
DTTI0 制御回路
分周器
SIGCR
PICSH01 PGEN1 PGEN0
P12/
INT2/
DTTI0
ゲート 0/1
DTCR0 TMD2 TMD1 TMD0 GTEN1 GTEN0
ゲート
(PPG0 へ )
TO0
波形制御
RT0
16 ビット
タイマ 0
コンペア回路
セレクタ
セレクタ
出力制御
TO1
RT1
P31/
RTO1 (X)
U
16 ビットタイマレジスタ 0
P30/
RTO0 (U)
デッドタイム発生器
X
ゲート 2/3
PICSH01 PGEN3 PGEN2
TO2
波形制御
RT2
TO3
RT3
16 ビット
タイマ 1
コンペア回路
セレクタ
セレクタ
出力制御
F2MC-16LX バス
DTCR1 TMD2 TMD1 TMD0 GTEN1 GTEN0
P33/
RTO3 (Y)
V
デッドタイム発生器
Y
ゲート 4/5
DTCR2 TMD2 TMD1 TMD0 GTEN1 GTEN0
PICSH01 PGEN5 PGEN4
TO4
波形制御
RT4
TO5
RT5
16 ビット
タイマ 2
セレクタ
コンペア回路
セレクタ
W
デッドタイム発生器
P34/
RTO4 (W)
P35/
RTO5 (Z)
Z
PPG0
16 ビットタイマレジスタ 2
出力制御
16 ビットタイマレジスタ 1
P32/
RTO2 (V)
44
DS07-13714-2
MB90460/465 シリーズ
8. マルチパルス発生器(MB90465シリーズには搭載されていません。ただし, 16ビットリロードタイマ0は使用できます。)
マルチパルス発生器は , 16 ビット PPG タイマ , 16 ビットリロードタイマおよび波形シーケンサから構成されます。波形
シーケンサを使用することによって , マルチパルス発生器の入力信号 (SNI0 ∼ 2) に従って 16 ビット PPG タイマ出力信号
をマルチパルス発生器出力 (OPT0 ∼ 5) に振り向けることができます。一方 , 緊急の場合には OPT0 ∼ 5 出力信号を DTTI
入力 (DTTI1) によってハードウェア終端することができます。不要グリッチを除去するため , OPT0 ∼ 5 出力信号は PPG 信
号と同期をとります。
マルチパルス発生器は以下の特徴を備えています。
・ 出力信号制御
12 出力データバッファレジスタを備えています。
以下のときに出力データレジスタを出力データバッファレジスタのいずれか 1 つによって更新することができます。
1. 有効エッジが SNI0 ∼ SNI2 ピンで検出された
2. 16 ビットリロードタイマがアンダフロー
3. 出力データバッファレジスタ OPDBR0 に書き込まれる
・ 出力データレジスタ (OPDR) は , どの OPT 端子 (OPT0 ∼ 5) が 16 ビット PPG 波形を出力するかを決定します。
波形シーケンサにはモータの速度を測定するための 16 ビットタイマが備えられています。
位置検出ができないときに 16 ビットタイマを使用して OPT 出力をオフにすることができます。
・ 入力位置検出制御
SNI0 ∼ SNI2 入力を使用してロータ位置を検出することができます。
制御可能なノイズフィルタが SNI0 ∼ SNI2 入力に備えられます。
・ 出力信号のための PPG 同期
ショートパルス ( またはグリッチ ) の出現を避けるため , OPT 出力は PPG 波形のエッジと同期することができます。
・ 様々な割込み発生要因
・ EI2OS サポート
(1) 16 ビット PPG タイマ (x 1, MB90465 シリーズには搭載されていません。)
16 ビット PPG タイマ 1 は , 波形シーケンサの PPG 信号を提供するために使用します。
(2) 16 ビットリロードタイマ (x 1)
16 ビットリロードタイマ 0 は , 波形シーケンサに信号を提供するために使用します。
(3) 波形シーケンサ (MB90465 シリーズには搭載されていません。)
波形シーケンサを使用すると , 16 ビット PPG タイマ出力信号をマルチパルスジェネレータの入力信号 (SNI2 ∼ SNI0)
に従ってマルチパルスジェネレータ出力 (OPT5 ∼ OPT0) へ送出できます。また , OPT5 ∼ OPT0 出力信号は , 緊急の場
合は DTTI 入力 (DTTI1) を使用してハードウェア的に終了させることができます。OPT5 ∼ OPT0 出力信号は , 望まし
くないグリッチを除去するために PPG 信号と同期します。
DS07-13714-2
45
MB90460/465 シリーズ
F2MC-16LX バス
ブロックダイヤグラム
・マルチパルス発生器のブロックダイヤグラム
P12/INT2/DTTI1 端子
DTTI
OPT5
端子 P05/OPT5
P45/SNI2 端子
SNI2
OPT4
端子 P04/OPT4
P44/SNI1 端子
SNI1
OPT3
端子 P03/OPT3
P43/SNI0 端子
SNI0
OPT2
端子 P02/OPT2
P15/INT5/TIN0 端子
TIN0
OPT1
端子 P01/OPT1
OPT0
端子 P00/OPT0
波形シーケンサ
16 ビット PPG タイマ 1
16 ビットリロードタイマ 0
PPG1
PPG1
TOUT
TIN
* : 破線はMB90465シリーズのTIN0経路です。
MB90465シリーズは個別に16ビットリロード
タイマ0を使用できます。
割込み番号 22
割込み番号 22
割込み番号 26
割込み番号 26
割込み番号 28
割込み番号 28
WIN0
TIN0O
*
端子 P16/INT6/TO0
（続く）
46
DS07-13714-2
MB90460/465 シリーズ
（続き）
・波形シーケンサのブロックダイヤグラム
割込み
番号 26
書込みタイミング割込み
割込み番号 22
位置検出割込み
OPCR レジスタ
PDIRT
DTIE DTIF NRSL OPS2 OPS1 OPS0 WTIF WTIE PDIF PDIE OPE5 OPE4 OPE3 OPE2 OPE1 OPE0
PPG1 から
OPDBRB ∼ 0 レジスタ
同期回路
WTS1
WTS0
端子 P01/OPT1
端子 P02/OPT2
OP × 1/OP × 0
出力制御回路
端子 P03/OPT3
端子 P04/OPT4
端子 P05/OPT5
DDTI1
制御回路
ノイズ
フィルタ
P12/INT2/DTTI1
端子
RDA2 to 0
D1
D0
3
3
コンペアクリア割込み
BNKF
デコーダ
F2MC-16LX バス
出力データバッファレジスタ× 12
OPDR レジスタ
端子 P00/OPT0
16 ビットタイマ
端子 P15/INT5/TIN0
WTO
CCIRT
WTIN1
P43/SNI0
端子
データ書込み制御ユニット
OPS2
OPS1
OPS0
WTO
P44/SNI1
端子
位置検出回路
3
セレクタ
P45/SNI2
端子
TIN0O
WTIN0
TIN0O
WTIN0
WTIN1
WTIN1
コンペア回路
WTS1 WTS0 CPIF CPIE CPD2 CPD1 CPD0 CMPE CPE1 CPE0 SNC2 SNC1 SNC0 SEE2 SEE1 SEE0
IPCR レジスタ
S21
S20
S11
NCCR レジスタ
DS07-13714-2
コンペア一致割込み
S10
S01
S00
D1
D0
PDIRT
割込み番号 28
47
MB90460/465 シリーズ
9. PWC タイマ ( × 2, MB90465 シリーズに PWC0 は搭載されていません。)
PWC ( パルス幅カウント ) タイマは , リロードタイマ機能と入力信号パルス幅カウント機能も備えた 16 ビット多機能
アップカウンタです。
PWC タイマは , 16 ビットカウンタ , 入力パルス分周器 , 分周比制御レジスタ , カウント入力ピン , パルス出力ピンおよ
び 16 ビット制御レジスタにより構成されています。
PWC タイマは , 以下の特徴を備えています。
・ タイマがオーバフローしたときにまたは PWC 測定の最後で割込みを生成
・ EI2OS サポート
・ タイマ機能
設定時間間隔で割込み要求を生成します。
タイマサイクルと同期したパルス信号を出力します。
3 つの内蔵クロックの中からカウンタクロックを選択します。
・ パルス幅カウント機能
外部パルス入力イベント間の時間をカウントします。
3 つの内蔵クロックの中からカウンタクロックを選択します。
カウントモード
・ H パルス幅 ( 立上りエッジから立下りエッジ ) /L パルス幅 ( 立下りエッジから立上りエッジ )
・ 立上がりエッジサイクル ( 立上りエッジから立下りエッジ ) / 立下りエッジサイクル ( 立下りエッジから立上りエッジ )
・ エッジ間のカウント ( 立上りエッジまたは立下りエッジから立下りエッジまたは立上りエッジ )
8 ビット入力分周回路を使用して入力パルスを 22, 24, 26, 28 で分周することによってサイクルをカウントすることがで
きます。
カウント操作の完了時に割込み要求を生成します。
単独のまたは連続のカウント操作を選択します。
48
DS07-13714-2
MB90460/465 シリーズ
ブロックダイヤグラム
PWC リード
ERR
エラー検出
16
PWC
16
オーバフロー
リロード
データ転送
P07/PWO0
P23/PWO1
F.F.
16
クロック
22
16 ビットアップカウンタ
タイマクリア
カウント
イネーブル
カウント
ビット出力
制御回路
フラグ設定
F2MC-16LX バス
書込みイネーブル
16
23
クロック
分周器
CKS1, CKS0,
分周器クリア
内部クロック
( マシンクロック /4)
開始エッジ選択
終了エッジ 分周器 ON/OFF
カウント終了
選択
エッジ
エッジ検出器
P06/PWI0
P22/PWI1
カウント開始エッジ
カウント終了割込み要求
オーバフロー割込み要求
8 ビット
分周器
CKS0
ERR CKS1
15
分周比選択
PWCS
2
DS07-13714-2
DIVR
49
MB90460/465 シリーズ
10.UART (x 2)
UART は , 非同期 ( スタート−ストップ ) 通信またはクロック同期通信用のシリアル I/O ポートです。
UART は , 以下の特徴を備えています。
・ 全二重ダブルバッファリング
・ 非同期 ( スタート−ストップビット ) および CLK 同期通信が可能
・ マルチプロセッサモードをサポート
・ 様々なボーレート生成方式
外部クロック入力が可能
内蔵クロック (16 ビットリロードタイマから供給されるクロックを使用可能 )
専用ボーレートジェネレータ内蔵
動作
ボーレート
非同期
31250/9615/4808/2404/1202 bps
CLK 同期
2 M/1 M/500 K/250 K/125 K/62.5 Kbps
（注意事項）6, 8, 10, 12 および 16 MHz の内部マシンクロック周波数を想定
・ エラー検出機能 ( パリティ, フレーミング , オーバーラン )
・ NRZ ( 非ゼロ復帰 ) 信号フォーマット
・ 割込み要求
−受信割込み ( 受信完了 , 受信エラー検出 )
−送信割込み ( 送信完了 )
−送信 / 受信は拡張インテリジェント I/O サービス (EI2OS) に従っています。
・ 柔軟なデータ長
7 ∼ 9 ビットを選択 ( パリティビットなし )
6 ∼ 8 ビットを選択 ( パリティビットあり )
50
DS07-13714-2
MB90460/465 シリーズ
ブロックダイヤグラム
制御バス
専用ボーレート
ジェネレータ
16 ビット
リロードタイマ
受信割込
要求出力
送信割込
要求出力
クロック
セレクタ
送信クロック
受信クロック
端子
受信制御
回路
送信制御
回路
SCK0, 1
端子
スタートビット
検出回路
送信スタート回路
受信ビット
カウンタ
送信ビット
カウンタ
受信パリティ
カウンタ
送信パリティ
カウンタ
受信用
シフトレジスタ
送信用
シフトレジスタ
SIN0, 1
受信状態判定回路
シリアル入力
データレジスタ 0, 1
受信
終了
端子
SOT0, 1
送信開始
シリアル出力
データレジスタ 0, 1
EI2OS 用受信
エラー発生信号
(CPU へ )
内部データバス
通信
プリスケーラ
制御
レジスタ
MD
DIV2
DIV1
DIV0
シリアル
モード
レジスタ
0, 1
MD1
MD0
CS2
CS1
CS0
RST
SCKE
SOE
シリアル
制御
レジスタ
0, 1
PEN
P
SBL
CL
A/D
REC
RXE
TXE
シリアル
ステータス
レジスタ
0, 1
PE
ORE
FRE
RDRF
TDRE
BDS
RIE
TIE
制御信号
DS07-13714-2
51
MB90460/465 シリーズ
11.DTP/ 外部割込み
DTP/ 外部割込み回路は , DTP/ 外部割込みピンに供給される信号によってアクティブにされます。
CPU は , 通常のハード
ウェア割込みに使用するのと同じ手順を使用して信号を受け付け , 外部割込みを生成するかまたは拡張インテリジェント
I/O サービス (EI2OS) をアクティブにします。
DTP/ 外部割込みの特徴
・ 合計 8 外部割込みチャンネル
・ 2 つの要求レベル (“H” と “L”) がインテリジェント I/O サービスに対して提供されます。
・ 4 つの要求レベル ( 立上りエッジ , 立下りエッジ , “H” レベル , “L” レベル ) が外部割込み要求に対して提供されます。
ブロックダイヤグラム
要求レベル設定レジスタ (ELVR)
LB7 LA7 LB6 LA6 LB5 LA5 LB4 LA4 LB3 LA3 LB2 LA2 LB1 LA1 LB0 LA0
2
端子
2
2
2
2
2
2
セレクタ
セレクタ
P63/INT7
端子
P10/INT0/DTTI0
セレクタ
端子
セレクタ
P16/INT6/TO0
端子
P11/INT1
端子
セレクタ
セレクタ
P15/INT5/TIN0
内部データバス
2
端子
P12/INT2/DTTI1
セレクタセレクタ
端子
端子
P14/INT4
P13/INT3
ER7
ER6
ER5
ER4
ER3
ER2
ER1
ER0
割込み要求番号
#20(14H)
#22(16H)
#25(19H)
#27(1BH)
EN7
52
EN6
EN5
EN4
EN3
EN2
EN1
EN0
DS07-13714-2
MB90460/465 シリーズ
12.遅延割込み発生モジュール
遅延割込み発生モジュールは , タスクスイッチング割込みの生成に使用されます。F2MC16LX CPU への割込み要求を , こ
のモジュールを使用してソフトウェアが発生およびクリアすることができます。
F2MC-16LX バス
ブロックダイヤグラム
DS07-13714-2
遅延割込み要因生成 / 取消デコーダ
割込み要因ラッチ
53
MB90460/465 シリーズ
13.A/D コンバータ
コンバータは , アナログ入力ピンへのアナログ電圧入力 ( 入力電圧 ) をデジタル値に変換します。コンバータは , 以下の
特徴を備えています。
・ 最小変換時間は 6.13 µs です (16 MHz のマシンクロックの場合 , サンプリング時間を含む ) 。
・ 最小サンプリング時間は 2.0 µs です (16 MHz のマシンクロックの場合 ) 。
・ コンバータは , サンプルホールド回路で RC 型連続概算変換方式を使用します。
・ 10 ビットまたは 8 ビットの分解能を選択することができます。
・ アナログ入力ピンとして 8 チャンネルまでをプログラムで選択することができます。
・ 様々な変換モード
シングル変換モード：1 つのチャンネルを選択して変換します。
スキャン変換モード：複数のチャンネルを連続的に変換します。最大 8 チャンネルをプログラムで選択することができ
ます。
連続変換モード：指定されたチャンネルを繰り返して変換します。
ストップ変換モード：1 つのチャンネルを変換してから次のアクティベーションまで停止します。( 変換開始タイミング
の同期を可能にします。)
・ A/D 変換の終了時に , 割込み要求を生成することができ , EI2OS をアクティブにすることができます。
・ 割込みイネーブル状態では , 変換データ保護機能がデータのどの部分も連続変換によって失われないようにします。
・ 変換は , ソフトウェア , 16 ビットリロードタイマ 1 ( 立上がりエッジ ) および 16 ビットフリーランタイマゼロ検出エッ
ジによってアクティブにすることができます。
ブロックダイヤグラム
AVCC
AVR
AVSS
MPX
入力回路
D/A コンバータ
逐次比較レジスタ
コンパレータ
F2MC-16LX バス
AN0
AN1
AN2
AN3
AN4
AN5
AN6
AN7
デコーダ
サンプル & ホールド回路
データレジスタ
ADCR0/1
A/D 制御レジスタ 0
A/D 制御レジスタ 1
ADCS0/1
16 ビットリロードタイマ
動作クロック
16 ビットフリーランタイマゼロ検出
φ
プリスケーラ
φ：マシンクロック
54
DS07-13714-2
MB90460/465 シリーズ
14.アドレス一致検出機能
アドレス一致検出機能は , プログラムが現在処理している命令の次に処理される命令のアドレスが検出アドレス設定レ
ジスタに設定したアドレスと一致した場合に , プログラムで次に処理される命令を強制的に INT9 命令に置き換え , 割込
み処理プログラムに分岐する機能です。INT9 割込みを利用して処理できるので , プログラムのパッチ処理による修正に利
用できます。
・アドレス一致検出機能の概要
・ プログラムが現在処理している命令の次に処理される命令のアドレスは , 内部データバスを通じて常にアドレスラッ
チに保持されます。アドレス一致検出機能の働きにより , アドレスラッチに保持されたアドレスの値と検出アドレス設
定レジスタに設定したアドレスの値は常に比較されます。比較されたアドレスの値が一致した場合は , CPU が次に実行
する命令が強制的に INT9 命令に置き換えられ , 割込み処理プログラムが実行されます。
・ 検出アドレス設定レジスタは 2 つあり (PADR0, PADR1) , 各レジスタごとに割込み許可ビットが用意されています。ア
ドレスラッチに保持されたアドレスと検出アドレス設定レジスタに設定したアドレスの一致による割込みの発生をレ
ジスタごとに許可または禁止できます。
ブロックダイヤグラム
アドレスラッチ
内
部
デ
|
タ
バ
ス
PADR0 (24 bit)
INT9 命令
(INT9 割込み発生 )
比
較
器
検出アドレス設定レジスタ 0
PADR1 (24 bit)
検出アドレス設定レジスタ 1
PACSR
予約 予約 予約 予約
AD1E
予約
AD0E
予約
アドレス検出制御レジスタ (PACSR)
予約：必ず “0” に設定してください
・ アドレスラッチ
内部データバスに出力されたアドレスの値を保持します。
・ アドレス検出制御レジスタ (PACSR)
アドレスが一致された場合の割込み出力の許可または禁止を設定します。
・検出アドレス設定レジスタ (PADR0, PADR1)
アドレスラッチの値と比較するアドレスを設定します。
15.ROM ミラー機能選択モジュール
ROM ミラー機能選択モジュールは , ROM を割り当てられている FF バンクがレジスタ設定に従って 00 バンクを通して
見るものを選択することができます。
ブロックダイヤグラム
F2MC-16LX バス
ROM ミラー機能選択レジスタ
アドレス領域
FF バンク
00 バンク
ROM
DS07-13714-2
55
MB90460/465 シリーズ
16.512/1024 K ビットフラッシュメモリ
512K ビット (MB90F462 と MB90F462A) または 1024K ビット (MB90F463A) のフラッシュメモリを CPU メモリマップ
の FE ∼ FF バンクに割り当てます。マスク ROM と同様に , フラッシュメモリは , フラッシュメモリインタフェース回路を
使用して CPU が読み出しアクセスとプログラムアクセスをすることができます。フラッシュメモリは , フラッシュメモリ
インタフェース回路を介した CPU からの命令によってプログラム / 消去することができます。したがって , 統合された
CPU 制御の元で回路基板にまだある間にフラッシュメモリを再プログラム ( 更新 ) することができ , プログラムコードと
データを効率的に改善することができます。“ イネーブルセクタプロテクト ” などのセクタ操作は使用できません。
512/1024 K ビットフラッシュメモリの特長
・ 64K ワード x 8 ビット /32K ワード x 16 ビット (16K+8K+8K+32K) のセクタ構成
：MB90F462/F462A
・ 128K ワード x 8 ビット /64K ワード x 16 ビット (64K+16K+8K+8K+32K) のセクタ構成：MB90F463A
・ 自動プログラムアルゴリズム (Embedded Algorithm と同じ：MBM29F400TA)
・ 消去一時停止 / 消去再開機能の搭載
・ データポーリングまたはトグルビットによって検出される書込み / 消去の完了
・ CPU 割込みによって検出される書込み / 消去の完了
・ JEDEC 標準型コマンドとの互換性
・ 各セクタ消去を実行可能 ( セクタを自由に結合可能 )
・ フラッシュセキュリティ機能
・ 書込み / 消去操作の回数は 10,000 回を保証
・ フラッシュ読み出しサイクルタイム ( 最小 ) 2 マシンサイクル
(1) 512 K ビットフラッシュメモリのセクタ構成
512 K ビットフラッシュメモリのセクタ構成を下に示しています。図に示しているアドレスは , 各セクタの上位アドレス
と下位アドレスです。
CPU からアクセスするときは , SA0 ∼ SA3 がそれぞれ FF バンクレジスタに割り当てられます。
フラッシュメモリ
CPU アドレス
ライタアドレス＊
FFFFFFH
7FFFFH
FFC000H
7C000H
FFBFFFH
7BFFFH
FFA000H
7A000H
FF9FFFH
79FFFH
FF8000H
78000H
FF7FFFH
77FFFH
FF0000H
70000H
SA3 (16 K バイト )
SA2 (8 K バイト )
SA1 (8 K バイト )
SA0 (32 K バイト )
（続く）
56
DS07-13714-2
MB90460/465 シリーズ
（続き）
CPU からアクセスするときは , SA0 および SA1 ∼ SA4 がそれぞれ FE, FF バンクレジスタに割り当てられます。
フラッシュメモリ
CPUアドレス
ライタアドレス*
FFFFFFH
7FFFFH
FFC000H
7C000H
FFBFFFH
7BFFFH
FFA000H
7A000H
FF9FFFH
79FFFH
FF8000H
78000H
FF7FFFH
77FFFH
FF0000H
70000H
FEFFFFH
6FFFFH
FE0000H
60000H
SA4 (16 Kバイト)
SA3 (8 Kバイト)
SA2 (8 Kバイト)
SA1 (32 Kバイト)
SA0 (64 Kバイト)
＊：データがパラレルプログラマによってフラッシュメモリにプログラムされているときは , プログラマアドレスは
CPU アドレスに対応します。プログラマアドレスは , 汎用プログラマを使用してデータをプログラム / 消去するため
に使用されます。
DS07-13714-2
57
MB90460/465 シリーズ
■ 電気的特性
1. 絶対最大定格
(VSS ＝ AVSS ＝ 0.0 V)
項 目
記 号
電源電圧
入力電圧
出力電圧
最大クランプ電流
“L” レベル最大出力電流
備 考
VCC
VSS − 0.3
VSS ＋ 6.0
V
AVCC
VSS − 0.3
VSS ＋ 6.0
V
VCC ≧ AVCC ＊ 1
AVR
VSS − 0.3
VSS ＋ 6.0
V
AVCC ≧ AVR, AVR ≧ AVSS
VI
VSS − 0.3
VSS ＋ 6.0
V
＊2
VO
VSS − 0.3
VSS ＋ 6.0
V
＊2
ICLAMP
− 2.0
⎯
＋ 2.0
20
mA
＊4
mA
＊4
⎯
15
mA
＊3
⎯
4
mA
P00 ~ P05, P30 ~ P35 以外の全端子
P00 ~ P05, P30 ~ P35 のみ
平均出力電流 ＝ 動作電流 × 動作効率
IOLAV1
“L” レベル平均出力電流
単位
最 大
Σ ｜ ICLAMP ｜
IOL
最大総クランプ電流
定 格 値
最 小
IOLAV2
⎯
12
mA
“L” レベル総最大出力電流
ΣIOL
⎯
100
mA
“L” レベル総平均出力電流
ΣIOLAV
⎯
50
mA
平均出力電流＝動作電流×動作効率
“H” レベル最大出力電流
IOH
⎯
− 15
mA
＊3
“H” レベル平均出力電流
IOHAV
⎯
−4
mA
平均出力電流＝動作電流×動作効率
“H” レベル総最大出力電流
ΣIOH
⎯
− 100
mA
“H” レベル総平均出力電流
ΣIOHAV
⎯
− 50
300
mW
PD
消費電力
動作温度
TA
保存温度
Tstg
− 40
− 55
mA
＋ 85
°C
＋ 150
°C
平均出力電流＝動作電流×動作効率
＊ 1：AVCC は電源投入時には VCC を絶対に超えてはなりません。
＊ 2：VI と VO は VCC ＋ 0.3 V を絶対に超えてはなりません。
＊ 3：最大出力電流は対応するピンのピーク値です。
＊ 4：・該当端子：P00 ∼ P07, P10 ∼ P17, P20 ∼ P27, P30 ∼ P37, P40 ∼ P46, P60 ∼ P63
・推奨動作条件内でご使用ください。
・直流電圧 ( 電流 ) でご使用ください。
・＋ B 信号とマイコンの間には，必ず制限抵抗を接続し＋ B 信号を印加してください。
・＋ B 入力時にマイコン端子に入力される電流が，瞬時・定常を問わず規格値以下になるように制限抵抗の値を設
定してください。
・低消費電力モードなどマイコンの駆動電流が少ない動作状態では，＋ B 入力電位が保護ダイオードを通して VCC
端子の電位を上昇させ，他の機器へ影響を及ぼす可能性がありますのでご注意ください。
・マイコン電源が OFF 時 (0 V に固定していない場合 ) に＋ B 入力がある場合は，端子から電源が供給されている
ため，不完全な動作を行う可能性がありますのでご注意ください。
・電源投入時に＋ B 入力がある場合は，端子から電源が供給されているため，パワーオンリセットが動作しない電
源電圧になる可能性がありますのでご注意ください。
・＋ B 入力端子は，オープン状態にならないようにご注意ください。
・A/D 入力端子を除くアナログ系入出力端子 (LCD 駆動端子，コンパレータ入力端子など ) は，＋ B 入力ができま
せんのでご注意ください。
・推奨回路例：
・入出力等価回路
保護ダイオード
VCC
制限
抵抗
P-ch
＋ B 入力 (0 V ∼ 16 V)
N-ch
R
58
DS07-13714-2
MB90460/465 シリーズ
＜注意事項＞ 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ
ります。したがって , 定格を一項目でも超えることのないようご注意ください。
2. 推奨動作条件
(VSS ＝ AVSS ＝ 0.0 V)
項 目
記号
VCC
電源電圧
VCC
規 格 値
単位
備 考
最 小
最 大
3.0
5.5
V
通常動作 (MB90462, MB90467, MB90V460)
4.5
5.5
V
通常動作 (MB90F462, MB90F462A, MB90F463A)
3.0
5.5
V
ストップ動作の状態保持
セラミックコンデンサまたは同等の周波数特性のコン
デンサを使用します。VCC 端子に接続する平滑コンデ
ンサは , CS より大きい容量値のものを使用してくださ
い。
平滑コンデンサ
CS
0.1
1.0
µF
動作温度
TA
− 40
＋ 85
°C
・C 端子接続回路
C
CS
＜注意事項＞ 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条
件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼
性に悪影響を及ぼすことがあります。
データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され
ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。
DS07-13714-2
59
MB90460/465 シリーズ
3. 直流規格
(VCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
記号
端子名
VCC − 0.5
⎯
⎯
V
P00 ∼ P05 と
VCC ＝ 4.5 V,
P30 ∼ P35 を除く
IOL ＝ 4.0 mA
すべての端子
⎯
⎯
0.4
V
P00 ∼ P05,
P30 ∼ P35
⎯
⎯
0.4
V
0.7 VCC
⎯
VCC ＋ 0.3
V
CMOS 入力端子
0.8 VCC
⎯
VCC ＋ 0.3
V
CMOS ヒステリ
シス入力端子
VCC − 0.3
⎯
VCC ＋ 0.3
V
MD 端子入力
VSS − 0.3
⎯
0.3 VCC
V
CMOS 入力端子
VSS − 0.3
⎯
0.2 VCC
V
CMOS ヒステリ
シス入力端子
VSS − 0.3
⎯
VSS ＋ 0.3
V
MD 端子入力
−5
⎯
5
µA
⎯
40
50
mA
MB90462,
MB90467
⎯
30
50
mA
MB90F462,
MB90F462A,
MB90F463A
⎯
45
60
mA
MB90F462,
MB90F462A,
MB90F463A
mA
MB90462,
MB90467,
MB90F462,
MB90F462A,
MB90F463A
mA
MB90462,
MB90467,
MB90F462,
MB90F462A,
MB90F463A
µA
MB90462,
MB90467,
MB90F462,
MB90F462A,
MB90F463A
VIHS
P10 ∼ P17
P20 ∼ P27
P40 ∼ P46
P60 ∼ P63, RST
VCC ＝ 4.5 V,
IOH ＝ − 4.0 mA
VCC ＝ 4.5 V,
IOL ＝ 12.0 mA
VCC ＝
3.0 V ∼ 5.5 V
(MB90462,
MB90467)
VIHM MD0 ∼ MD2
VIL
P00 ∼ P07
P30 ∼ P37
P50 ∼ P57
VILS
P10 ∼ P17
P20 ∼ P27
P40 ∼ P46
P60 ∼ P63, RST
VCC ＝
4.5 V ∼ 5.5 V
(MB90F463,
MB90F462A,
MB90F463A)
VILM MD0 ∼ MD2
入力リーク電流
IIL
すべての入力端
子
VCC ＝ 5.5 V,
VSS ＜ VI ＜ VCC
VCC ＝ 5.0 V,
内部 16 MHz 動作 ,
通常動作時
ICC
VCC ＝ 5.0 V,
内部 16 MHz 動作 ,
フラッシュメモリ
書込み時 , フラッ
シュメモリ消去時
電源電流＊
ICCS VCC
VCC ＝ 5.0 V,
内部 16 MHz 動作 ,
スリープ時
ICTS
VCC ＝ 5.0 V,
内部 16 MHz 動作 ,
タイマモード時 ,
TA ＝ 25 °C
ICCH
備 考
最大
P00 ∼ P07
P30 ∼ P37
P50 ∼ P57
“L” レベル入力電圧
単位
標準
VIH
“H”レベル入力電圧
規 格 値
最小
すべての出力端
“H”レベル出力電圧 VOH
子
“L” レベル出力電圧 VOL
条 件
ストップ時 ,
TA ＝ 25 °C
⎯
⎯
⎯
15
2.5
5
20
5.0
20
（続く）
60
DS07-13714-2
MB90460/465 シリーズ
（続き）
(VCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
記号
端子名
規 格 値
条 件
最小
標準
最大
単位
入力容量
CIN
AVCC, AVSS, C,
VCC および VSS
を除く
⎯
⎯
10
80
pF
プルアップ抵抗
RUP
P00 to P07
P10 to P17, RST
⎯
25
50
100
kΩ
⎯
25
50
100
kΩ
プルダウン抵抗 RDOWN MD2
備 考
＊：電流値は暫定値であり , 特性の強化のために予告なしに変更されることがあります。電源電流は , 外部クロックで測
定されています。
4. 交流規格
(1) クロックタイミング
(VCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
クロック周波数
記号
端子名
fC
X0, X1
規 格 値
最小
標準
最大
3
⎯
16
3
⎯
32
単位
MHz
備 考
水晶発振子
外部クロック *2
tHCYL
X0, X1
62.5
⎯
333
ns
周波数変動率ロック時
∆f
⎯
⎯
⎯
5
％
入力クロックパルス幅
PWH
PWL
X0
10
⎯
⎯
ns
30 ∼ 70％のデューティ比
を推奨
入力クロック立上り /
立下り時間
tCR
tCF
X0
⎯
⎯
5
ns
外部クロック動作時
内部動作クロック周波数
fCP
⎯
1.5
⎯
16
MHz
メインクロック動作時
内部動作クロック
サイクルタイム
tCP
⎯
62.5
⎯
666
ns
メインクロック動作時
クロックサイクルタイム
＊1
＊ 1：周波数変動率は , 乗算された PLL 信号がロックされているときのプリセット中心周波数の最大偏差率です。
＊ 2：内部動作クロック周波数は , 16 MHz を超えないようにしてください。
∆f =
⎥ α ⎥
fo
+α
× 100 (%)
中心周波数 fo
−α
tHCYL
0.8 VCC
X0
0.2 VCC
PWH
PWL
tCF
DS07-13714-2
tCR
61
MB90460/465 シリーズ
内部動作クロック周波数と電源電圧との関係
MB90F462, MB90F462A, MB90F463A の動作保証範囲
電源電圧 VCC (V)
5.5
4.5
3.3
3.0
MB90462, MB90467, MB90V460 の
動作保証範囲
1
3
8
PLL の動作保証範囲
12
16
内部クロック fCP (MHz)
外部クロック周波数と内部動作クロック周波数との関係
内部クロック fCP (MHz)
3 逓倍
16
4 逓倍
2 逓倍
1 逓倍
12
9
8
逓倍なし
4
3
4
8
16
外部クロック fC (MHz)
AC 定格は , 以下の測定基準電圧に対して測定されています。
・入力信号波形
ヒステリシス入力端子
・出力信号波形
出力端子
0.8 VCC
2.4 V
0.2 VCC
0.8 V
ヒステリシス入力 /MD 入力以外の端子
0.7 VCC
0.3 VCC
62
DS07-13714-2
MB90460/465 シリーズ
(2) リセット入力タイミング
(VCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
リセット入力時間
記号
端子名
条件
tRSTL
RST
⎯
規 格 値
単位
備 考
最小
最大
4 tCP
⎯
ns
通常動作時
⎯
ms
ストップモ−ド時
振動子の発振時間
＋ 4 tCP*
＊：振動子の発振時間は , 振幅が 90％に達する時間です。水晶発振子では , 発振時間は , 数 ms から数十 ms です。セラ
ミック発振子では , 発振時間は数百 µs から数 ms です。外部クロックでは , 発振時間は 0 ms です。
・ストップモ−ド
tRSTL
RST
0.2 VCC
X0
0.2 VCC
発振幅の
90％
内部動作クロック
4 tCP
振動子の
発振時間
発振安定待ち時間
命令実行
内部リセット
DS07-13714-2
63
MB90460/465 シリーズ
(3) パワーオンリセット
(VCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
電源立上り時間
電源切断時間
記号
端子名
tR
VCC
tOFF
VCC
条件
⎯
規 格 値
単位
最小
最大
0.05
30
ms
4
⎯
ms
備 考
繰り返し動作のため
（注意事項）VCC は , 電源投入前は 0.2 V 未満に保ってください。
上の値は , パワーオンリセットを行わせるために使用されます。
デバイスの一部のレジスタは , パワーオンリセット時だけに初期化されます。これらのレジスタを初期化す
るには , この規格に従って電源を投入してください。
tR
VCC
2.7 V
0.2 V
0.2 V
0.2 V
tOFF
電源電圧を急激に変化させると , パワーオンリセットが行われる場合があります。デバイスの動作中
に電源電圧を変化させるには , 下に示しているように変動を抑制するために電圧を滑らかに上げるこ
とを推奨します。この場合には , PLL クロックを使用しないで電源電圧を変化させます。しかし , 電
圧降下が 1 V/ 秒以下である場合は、PLL クロックを使用することができます。
VCC
3.0 V
VSS
64
立上りの傾きを 50 mV/ms 以下に保つ
ことを推奨します。
RAM データホールド
DS07-13714-2
MB90460/465 シリーズ
(4) UART0 から UART1
(VCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
記号
端子名
シリアルクロックサイクル時間
tSCYC
SCK0 ∼ SCK1
SCK ↓ → SOT 遅延時間
tSLOV
SCK0 ∼ SCK1
SOT0 ∼ SOT1
条 件
内部シフトクロック
モードの出力端子では
CL ＝ 80 pF ＋ 1 TTL
規 格 値
単位 備 考
最小
最大
8 tCP
⎯
ns
− 80
80
ns
100
⎯
ns
有効 SIN → SCK ↑
tIVSH
SCK0 ∼ SCK1
SIN0 ∼ SIN1
SCK ↑ → 有効 SIN ホールド
時間
tSHIX
SCK0 ∼ SCK1,
SIN0 ∼ SIN1
60
⎯
ns
シリアルクロック “H” パルス幅
tSHSL
SCK0 ∼ SCK1
4 tCP
⎯
ns
シリアルクロック “L” パルス幅
tSLSH
SCK0 ∼ SCK1
4 tCP
⎯
ns
SCK ↓ → SOT 遅延時間
tSLOV
SCK0 ∼ SCK1,
SOT0 ∼ SOT1
⎯
150
ns
有効 SIN → SCK ↑
tIVSH
SCK0 ∼ SCK1,
SIN0 ∼ SIN1
60
⎯
ns
SCK ↑ → 有効 SIN ホールド時
間
tSHIX
SCK0 ∼ SCK1,
SIN0 ∼ SIN1
60
⎯
ns
外部シフトクロック
モードの出力端子では
CL ＝ 80 pF ＋ 1 TTL
（注意事項）・これらは CLK 同期モードでの AC 規格です。
・CL は試験中に端子に接続される負荷容量値です。
・tCP はマシンサイクル時間 ( 単位：ns) です。
DS07-13714-2
65
MB90460/465 シリーズ
・内部シフトクロックモード
tSCYC
2.4 V
SCK
0.8 V
0.8 V
tSLOV
2.4 V
SOT
0.8 V
tIVSH
SIN
tSHIX
0.8 VCC
0.8 VCC
0.2 VCC
0.2 VCC
・外部シフトクロックモード
tSLSH
SCK
0.2 VCC
tSHSL
0.8 VCC
0.8 VCC
0.2 VCC
tSLOV
2.4 V
SOT
0.8 V
tIVSH
SIN
66
tSHIX
0.8 VCC
0.8 VCC
0.2 VCC
0.2 VCC
DS07-13714-2
MB90460/465 シリーズ
(5) リソース入力タイミング
(VCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
入力パルス幅
記号
端子名
条件
tTIWH
tTIWL
IN0 ∼ IN3,
SNI0 ∼ SNI2
TIN0 ∼ TIN1
PWI0 ∼ PWI1
DTTI0, DTTI1
⎯
0.8 VCC∗1
規 格 値
最小
最大
4 tCP
⎯
単位
備 考
ns
0.8 VCC
0.2 VCC∗2
tTIWH
0.2 VCC∗2
tTIWL
＊ 1：PWI0 入力端子では 0.7 VCC
＊ 2：PWI0 入力端子では 0.3 VCC
(6) リソース出力タイミング
(VCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
記号
端子名
条件
CLK ↑ → TOUT
トランジッション時間
tTo
PWO0 ∼ PWOI1
PPG0 to PPG2
TO0 to TO1
⎯
CLK
規 格 値
最小
最大
30
⎯
単位
備 考
ns
2.4 V
tTO
2.4 V
TOUT
0.8 V
DS07-13714-2
67
MB90460/465 シリーズ
(7) トリガ入力タイミング
(VCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
入力パルス幅
記号
端子名
条件
tTRGH
tTRGL
INT0 ∼ INT7
⎯
0.8 VCC
規 格 値
最大
5 tCP
⎯
単位
備 考
ns
0.8 VCC
0.2 VCC
tTRGH
68
最小
0.2 VCC
tTRGL
DS07-13714-2
MB90460/465 シリーズ
5. A/D 変換部電気的特性
(3.0 V ≦ AVR − AVSS, VCC ＝ AVCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
記号
端子名
⎯
規 格 値
単位
備 考
最小
標準
最大
⎯
⎯
10
⎯
bit
⎯
⎯
⎯
⎯
± 3.0
LSB
⎯
⎯
⎯
⎯
± 5.0
LSB MB90V460 の場合
非直線性誤差
⎯
⎯
⎯
⎯
± 2.5
LSB
微分直線性誤差
⎯
⎯
⎯
⎯
± 1.9
LSB
分解能
総合誤差
ゼロ
トランジション
電圧
フルスケール
トランジション
電圧
変換時間
VOT
VFST
⎯
AVSS − 1.5 AVSS ＋ 0.5 AVSS ＋ 2.5
LSB
LSB
LSB
AN0 ∼
AN7 AVSS − 3.5 AVSS ＋ 0.5 AVSS ＋ 4.5
LSB
LSB
LSB
AVR − 3.5 AVR − 1.5 AVR ＋ 0.5
LSB
LSB
LSB
AN0 ∼
AN7 AVR − 6.5 AVR − 1.5 AVR ＋ 1.5
LSB
LSB
LSB
⎯
6.125
⎯
1000
MB90F462, MB90F462A, MB90F463A,
MB90462, MB90467 の場合
V
MB90F462, MB90F462A, MB90F463A,
MB90462, MB90467 の場合
V
MB90V460 の場合
V
MB90F462, MB90F462A, MB90F463A,
MB90462, MB90467 の場合
V
MB90V460 の場合
µs
実際の値は , ADCR0：CT1, CT0 およ
び ADCR0：ST1, ST0 で指定される値
の和です。必ず設定値が最小値より
大きくなるようにしてください。
実際の値は , ADCR0：ST1, ST0 ビッ
トで指定されます。必ず設定値が最
小値より大きくなるようにしてくだ
さい。
サンプリング期
間
⎯
⎯
2
⎯
⎯
µs
アナログポート
入力電流
IAIN
AN0 ∼
AN7
⎯
⎯
10
µA
アナログ入力電
圧
VAIN
AN0 ∼
AN7
AVSS
⎯
AVR
V
⎯
AVR
AVSS ＋ 2.7
⎯
AVCC
V
⎯
2.3
6
mA
MB90F462, MB90F462A, MB90F463A,
MB90462, MB90467 の場合
⎯
2
5
mA
MB90V460 の場合
⎯
⎯
5
µA
＊
⎯
140
260
µA
MB90F462, MB90462, MB90467 の場合
⎯
600
900
µA
MB90F462A, MB90F463A, の場合
⎯
0.9
1.3
mA
MB90V460 の場合
⎯
⎯
5
µA
＊
⎯
⎯
4
LSB
基準電圧
IA
AVCC
電源電流
IAH
基準電圧供給電
流
IR
IRH
チャンネル間の
オフセット
＊
AVR
＊
⎯
AN0 ∼
AN7
＊：A/D コンバータを動作させていないときは，CPU を停止させたときの電流 (VCC ＝ AVCC ＝ AVR ＝ 5.0 V) になります。
DS07-13714-2
69
MB90460/465 シリーズ
6. A/D コンバータの用語の定義
分解能
：A/D 変換器により識別可能なアナログ変化
直線性誤差
：ゼロトランジション点 (“00 0000 0000” ←→ “00 0000 0001”) とフルスケールトランジション点
(“11 1111 1110” ←→ “11 1111 1111”) とを結んだ直線と , 実際の変換特性との偏差
微分直線性誤差 ：出力コードを 1 LSB 変化させるのに必要な入力電圧の理想値からの偏差
総合誤差
：実際の値と論理値との差をいい , ゼロトランジション誤差 / フルスケールトランジション誤差 /
直線性誤差を含む誤差
総合誤差
3FF
1.5 LSB
3FE
実際の変換値
デジタル出力
3FD
{1 LSB × (N − 1) + 0.5 LSB}
004
VNT
( 測定値 )
003
実際の変換値
002
理想特性
001
0.5 LSB
AVss
AVR
アナログ入力
デジタル出力 N の総合誤差＝
1 LSB ＝ ( 理想値 )
VNT − {1 LSB × (N − 1) ＋ 0.5 LSB}
1 LSB
AVR − AVSS
1024
[LSB]
[V]
VOT ( 理想値 ) ＝ AVSS ＋ 0.5 LSB [V]
VFST ( 理想値 ) ＝ AVR − 1.5 LSB [V]
VNT：デジタル出力が (N − 1) から N に遷移する電圧
（続く）
70
DS07-13714-2
MB90460/465 シリーズ
（続き）
直線性誤差
微分直線性誤差
3FF
デジタル出力
3FD
N+1
{1 LSB × (N − 1)
+ VOT }
実際の変換値
VFST
( 測定値 )
VNT
( 測定値 )
004
実際の変換値
003
デジタル出力
3FE
理想特性
実際の変換値
N
V (N + 1) T
( 測定値 )
N−1
VNT ( 測定値 )
002
理想特性
実際の変換値
N−2
001
VOT ( 測定値 )
AVss
AVR
AVss
アナログ入力
デジタル出力 N の直線性誤差＝
デジタル出力 N の微分直線性誤差＝
1 LSB ＝
AVR
アナログ入力
VNT − {1 LSB × (N − 1) ＋ VOT}
1 LSB
[LSB]
V (N ＋ 1) T − VNT
− 1 [LSB]
1 LSB
VFST − VOT
1022
[V]
VOT：“000H” から “001H” へのデジタル出力の遷移での電圧
VFST：“3FEH” から “3FFH” へのデジタル出力の遷移での電圧
DS07-13714-2
71
MB90460/465 シリーズ
7. A/D コンバータの使用に関する注意
以下の条件に従ってアナログ入力の外部回路についての出力インピーダンス値を選択します。
外部回路の出力インピーダンスは，約 5 kΩ 以下 ( サンプリング時間＝ 2.0 µs@ マシンクロック 16 MHZ 時 ) を推奨します。
コンデンサを外部端子に接続するときは , 外部コンデンサと内部コンデンサとの間の電圧分散の影響を最小にするた
め , 内部コンデンサ値の数千倍の容量を推奨します。
外部回路の出力インピーダンスが高すぎると , アナログ電圧のサンプリング期間が十分でないことがあります。
・アナログ入力回路モデル
R
アナログ入力
コンパレータ
C
R ≅ 2.6 KΩ, C ≅ 28 pF
R ≅ 1.95 KΩ, C ≅ 17 pF
R ≅ 3.2 KΩ, C ≅ 30 pF
MB90462, MB90F462, MB90467
MB90F462A, MB90F463A
MB90V460
( 注意事項 ) ここに記した数値は目安にしてください。
・誤差について
｜ AVR − AVSS ｜が小さくなるにしたがって , 相対的な誤差は大きくなります。
8. フラッシュメモリ書込み／消去特性
項 目
条件
セクタ消去時間
チップ消去時間
TA ＝＋ 25 °C
VCC ＝ 3.0 V
ワード (16 ビット幅 )
書込み時間
書込み／消去回数
72
⎯
規 格 値
単位
備 考
最小
標準
最大
⎯
1
15
s
内部での消去前書込み
時間を除く
⎯
5
⎯
s
内部での消去前書込み
時間を除く
⎯
16
3,600
µs
システムレベルの
オーバヘッド時間を除く
10,000
⎯
⎯
cycle
DS07-13714-2
MB90460/465 シリーズ
■ 特性例
・MB90462, MB90467 の電源電流
ICCH vs. VCC
TA ＝ 25 °C, 外部クロック入力
ICCS vs. VCC
TA ＝ 25 °C, 外部クロック入力
20
40
FC = 16 [MHz]
35
16
30
FC = 12 [MHz]
25
FC = 10 [MHz]
20
FC = 8 [MHz]
ICCS (mA)
ICCH (mA)
FC = 16 [MHz]
18
14
FC = 12 [MHz]
12
FC = 10 [MHz]
10
FC = 8 [MHz]
8
6
FC = 4 [MHz]
4
FC = 2 [MHz]
15
FC = 4 [MHz]
10
2
FC = 2 [MHz]
5
0
2
3
4
5
6
VCC (V)
0
2
3
4
5
6
VCC (V)
VOL vs. IOL
TA ＝ 25 °C, VCC ＝ 4.5 V
1000
1000
900
900
800
800
700
700
600
600
VOL (V)
VCC - VOH (mV)
VCC-VOH vs. IOH
TA ＝ 25 °C, VCC ＝ 4.5 V
500
400
500
400
300
300
200
200
100
100
0
0
−2
−4
−6
−8
IOH (mA)
− 10
− 12
0
0
2
4
6
8
10
12
IOL (mA)
（続く）
DS07-13714-2
73
MB90460/465 シリーズ
・MB90F462 の電源電流
ICCH vs. VCC
TA ＝ 25 °C, 外部クロック入力
ICCS vs. VCC
TA ＝ 25 °C, 外部クロック入力
40
20
35
FC = 16 [MHz]
18
FC = 12 [MHz]
14
FC = 10 [MHz]
12
FC = 12 [MHz]
10
FC = 10 [MHz]
8
FC = 8 [MHz]
20
ICCS (mA)
25
ICCH (mA)
FC = 16 [MHz]
16
30
FC = 8 [MHz]
15
6
FC = 4 [MHz]
10
FC = 2 [MHz]
5
FC = 4 [MHz]
4
FC = 2 [MHz]
2
0
2
0
2
3
4
5
3
4
6
5
6
VCC (V)
VCC (V)
VOL vs. IOL
TA ＝ 25 °C, VCC ＝ 4.5 V
1000
1000
900
900
800
800
700
700
600
600
VOL (V)
VCC - VOH (mV)
VCC-VOH vs. IOH
TA ＝ 25 °C, VCC ＝ 4.5 V
500
400
500
400
300
300
200
200
100
100
0
0
0
2
4
6
IOH (mA)
8
10
12
0
2
4
6
8
10
12
IOL (mA)
（続く）
74
DS07-13714-2
MB90460/465 シリーズ
（続き）
・Power Suppy Current of MB90F462A/F463A
]
Ta=25[
ICC [mA]
40.0
]
Ta=25[
ICCS [mA]
20.0
18.0
35.0
FCH =16.0[MHz]
16.0
30.0
14.0
FCH =12.0[MHz]
25.0
12.0
FCH =10.0[MHz]
20.0
FCH =8.0[MHz]
15.0
FCH =16.0[MHz]
10.0
FCH =12.0[MHz]
8.0
FCH =10.0[MHz]
6.0
10.0
FCH =4.0[MHz]
4.0
FCH =2.0[MHz]
2.0
FCH =8.0[MHz]
FCH =4.0[MHz]
5.0
FCH =2.0[MHz]
0.0
0.0
1.0
2.0
3.0
4.0
5.0
6.0
1.0
7.0
Vcc[V]
2.0
3.0
4.0
5.0
6.0
7.0
Vcc[V]
・Output Voltage of MB90F462A/F463A
VCC-VOH [V]
]
Ta=25[
Ta=25[
VOL1 [V]
0.8
1.0
Vcc=3.0[V]
Vcc=3.0[V]
0.8
Vcc=3.5[V]
]
Vcc=3.5[V]
Vcc=4.0[V]
c
Vcc=4.5[V]
Vcc=5.0[V]
Vcc=5.5[V]
Vcc=6.0[V]
0.6
Vcc=4.0[V]
Vcc=4.5[V]
Vcc=5.0[V]
Vcc=5.5[V]
0.6
Vcc=6.0[V]
0.4
0.4
0.2
0.2
0.0
0.0
0
-2
-4
Ta=25[
VOL2 [V]
0.30
-6
-8
-10
IOH [mA]
0
2
4
6
8
10
IOL [mA]
]
Vcc=3.0[V]
Vcc=3.5[V]
Vcc=4.0[V]
Vcc=4.5[V]
Vcc=5.0[V]
Vcc=5.5[V]
Vcc=6.0[V]
0.25
0.20
0.15
0.10
0.05
0.00
0
DS07-13714-2
2
4
6
8
10
IOL [mA]
75
MB90460/465 シリーズ
■ オーダ型格
型 格
MB90F462PMC
MB90F462APMC
MB90F463APMC
MB90462PMC
MB90467PMC
MB90F462PF
MB90F462APF
MB90F463APF
MB90462PF
MB90467PF
MB90F462P-SH
MB90F462AP-SH
MB90F463AP-SH
MB90462P-SH
MB90467P-SH
76
パッケージ
備 考
プラスチック LQFP, 64 ピン
(FPT-64P-M23)
プラスチック QFP, 64 ピン
(FPT-64P-M06)
プラスチック SH-DIP, 64 ピン
(DIP-64P-M01)
DS07-13714-2
MB90460/465 シリーズ
■ パッケージ・外形寸法図
プラスチック・QFP, 64 ピン
リードピッチ
1.00mm
パッケージ幅×
パッケージ長さ
14 × 20mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
3.35mm MAX
コード（参考）
P-QFP64-14×20-1.00
(FPT-64P-M06)
プラスチック・QFP, 64 ピン
（FPT-64P-M06）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
24.70±0.40(.972±.016)
* 20.00±0.20(.787±.008)
51
0.17±0.06
(.007±.002)
33
32
52
18.70±0.40
(.736±.016)
*14.00±0.20
Details of "A" part
(.551±.008)
3.00 –0.20
INDEX
+0.35
+.014
.118 –.008
(Mounting height)
20
64
0~8°
1
19
1.00(.039)
0.42±0.08
(.017±.003)
0.20(.008)
+0.15
M
0.25 –0.20
1.20±0.20
(.047±.008)
+.006
.010 –.008
(Stand off)
"A"
0.10(.004)
C
2003-2008 FUJITSU MICROELECTRONICS LIMITED F64013S-c-5-6
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記の URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
（続く）
DS07-13714-2
77
MB90460/465 シリーズ
プラスチック・LQFP, 64 ピン
リードピッチ
0.65mm
パッケージ幅×
パッケージ長さ
12.0 × 12.0mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.70mm MAX
コード（参考）
P-LFQFP64-12×12-0.65
(FPT-64P-M23)
プラスチック・LQFP, 64 ピン
（FPT-64P-M23）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
14.00±0.20(.551±.008)SQ
0.145±0.055
(.0057±.0022)
*12.00±0.10(.472±.004)SQ
48
33
49
32
0.10(.004)
Details of "A" part
+0.20
1.50 –0.10
+.008
(Mounting height)
.059 –.004
0.25(.010)
INDEX
0~8˚
64
17
1
"A"
16
0.65(.026)
0.32±0.05
(.013±.002)
0.13(.005)
0.50±0.20
(.020±.008)
0.60±0.15
(.024±.006)
0.10±0.10
(.004±.004)
(Stand off)
M
©2003-2008
FUJITSU MICROELECTRONICS LIMITED F64034S-c-1-2
C
2003 FUJITSU LIMITED F64034S-c-1-1
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記の URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
（続く）
78
DS07-13714-2
MB90460/465 シリーズ
（続き）
プラスチック・SH-DIP, 64 ピン
リードピッチ
1.778mm
パッケージ幅×
パッケージ長さ
17 × 58mm
封止方法
プラスチックモールド
取付け高さ
5.65mm MAX
(DIP-64P-M01)
プラスチック・SH-DIP, 64 ピン
（DIP-64P-M01）
注）端子幅および端子厚さはメッキ厚を含む。
+0.22
+.009
58.00 –0.55 2.283 –.022
INDEX-1
17.00±0.25
(.669±.010)
INDEX-2
+0.70
4.95 –0.20
+.028
.195 –.008
+0.50
0.70 –0.19
+.020
.028 –.007
0.27±0.10
(.011±.004)
+0.20
3.30 –0.30
+.008
.130 –.012
+0.40
1.378 –0.20
.0543
C
+.016
–.008
1.778(.0700)
0.47±0.10
(.019±.004)
19.05(.750)
+0.50
0.25(.010)
M
2001-2008 FUJITSU MICROELECTRONICS LIMITED D64001S-c-4-6
1.00 –0
.039
+.020
–.0
0~15
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記の URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
DS07-13714-2
79
MB90460/465 シリーズ
■ 本版での主な変更内容
ページ
場所
―
―
シリーズ名を MB90460/465 シリーズに変更
―
―
MB90F462A, MB90F463A 品種を追加
■ 周辺リソース
56, 57
1024K ビットフラッシュメモリを追加
16. 512/1024K ビット
フラッシュメモリ
67
■ 電気的特性
69
■ 電気的特性
(6) リソース出力タイミングを追加
4. 交流規格
5. A/D 変換部電気的特性
ゼロトランジション電圧 , フルスケールトランジション電圧の単位を変更
mV → V
■ オーダ型格
オーダ型格を変更
MB90462PFM → MB90462PMC
MB90467PFM → MB90467PMC
MB90F462PFM → MB90F462PMC
■ パッケージ・外形寸法図
パッケージの図を変更
FPT-64P-M09 → FPT-64P-M23
76
78
変更箇所
変更箇所は , 本文中のページ左側の｜によって示しています。
80
DS07-13714-2
MB90460/465 シリーズ
MEMO
DS07-13714-2
81
MB90460/465 シリーズ
MEMO
82
DS07-13714-2
MB90460/465 シリーズ
MEMO
DS07-13714-2
83
MB90460/465 シリーズ
富士通マイクロエレクトロニクス株式会社
〒 163-0722 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fml/
お問い合わせ先
富士通エレクトロニクス株式会社
〒 163-0731 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fei/
電子デバイス製品に関するお問い合わせは , こちらまで ,
0120-198-610
受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます )
携帯電話・PHS からもお問い合わせができます。
※電話番号はお間違えのないよう , お確かめのうえおかけください。
本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。
本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも
のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な
どについては , 当社はその責任を負いません。
本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施
権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので
はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。
本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい
ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を
伴う用途（原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵
器システムにおけるミサイル発射制御をいう）, ならびに極めて高い信頼性が要求される用途（海底中継器 , 宇宙衛星をいう）に使用されるよう設計・
製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用
されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。
半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ
う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。
本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き
をおとりください。
本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。
編集 ビジネス推進部