DS07-16314-3

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
富士通マイクロエレクトロニクス
DATA SHEET
DS07–16314–3
マイクロコントローラ 32 ビットオリジナル
CMOS
FR60 MB91307 シリーズ
MB91306R/MB91307R
■ 概 要
MB91307 シリーズは , 32 ビット高性能 RISC CPU を使用し , 高性能 / 高速な CPU 処理を要求される組込み制御用に各
種 I/O リソースやバス制御機構を内蔵した , 標準シングルチップマイクロコントローラです。32 ビット CPU がアクセスす
る広大なアドレス空間をサポートするために , 外部バスアクセスが基本となっていますが , CPU の命令実行を高速化する
ために 1 K バイトの命令キャッシュメモリと大容量 RAM を内蔵しています。
DVD プレーヤ , ナビゲーションシステム , 高性能 FAX, プリンタ制御等 , 高性能な CPU 処理パワーを要求される組込み
用途に最適な仕様となっています。
MB91307 シリーズは , FR30/40 ファミリの CPU をベースにバスアクセスの強化を行い , より高速での使用に対応した
FR60 ファミリです。
■ 特 長
・FR CPU
・ 32 ビット RISC, ロード / ストアアーキテクチャ, パイプライン 5 段
・ 動作周波数 66 MHz [PLL 使用：原発振 16.5 MHz]
・ 16 ビット固定長命令 ( 基本命令 ) , 1 命令 /1 サイクル
・ メモリ−メモリ間転送 , ビット処理 , バレルシフト等の命令 ：組込み用途に適した命令
・ 関数入口 / 出口命令 , レジスタ内容のマルチロードストア命令 ：高級言語対応命令
・ レジスタ インターロック機能 ：アセンブラ記述の容易化
・ 乗算器の内蔵 / 命令レベルでのサポート
符号付 32 ビット乗算 ：5 サイクル
符号付 16 ビット乗算 ：3 サイクル
・ 割込み (PC, PS の退避 ) ：6 サイクル , 16 プライオリティレベル
（続く）
富士通マイクロエレクトロニクスのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。
ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。
http://edevice.fujitsu.com/micom/jp-support/
Copyright©2005-2008 FUJITSU MICROELECTRONICS LIMITED All rights reserved
2008.11
MB91307 シリーズ
・ ハーバードアーキテクチャにより , プログラムアクセスとデータアクセスを同時に実行可能
・ CPU 内の 4 ワードのキューにより , 命令の先取り機能を追加
・ 4 G バイトの広大なメモリ空間をリニアにアクセス可能
・ FR30/40 ファミリとの命令互換
・バスインタフェース
・ 動作周波数 ( 最大 33 MHz)
・ 25 ビットアドレスフル出力可能 (32 M バイト空間 )
・ 8, 16 ビットデータ出力
・ プリフェッチバッファ搭載
・ 未使用データ / アドレス端子は汎用入出力ポートとして使用可能
・ 最小 64 K バイト単位で設定可能な完全独立な 8 領域のチップセレクト出力が可能
・ 各種メモリに対するインタフェースのサポート
SRAM, ROM/FLASH
ページモード FLASH ROM, ページモード ROM インタフェース
バーストモード FLASH ROM ( バースト長 1, 2, 4, 8 選択 )
・ 基本バスサイクル ：2 サイクル
・ 領域ごとにプログラマブルでウェイト挿入可能な自動ウェイトサイクル発生機構
・ RDY 入力による外部ウェイトサイクル
・ DMA は , 独立した I/O 用ウェイト制御が可能なフライバイ転送をサポート
・内蔵 RAM
・ 128 K バイト (MB91307R), 64 K バイト (MB91306R) の容量の RAM を搭載
・ 本 RAM はデータの他 , 命令コードを書き込むことにより命令用 RAM として使用することが可能
・命令キャッシュ
・ 1 K バイトの容量
・ 2 ウェイセットアソシアティブ方式
・ 4 ワード (16 バイト ) / セット
・ ロック機能によりプログラム常駐化可能
・ 命令キャッシュとして使用しない部分は , 一部 RAM として使用可能
・DMAC (DMA Controller)
・ 5 チャネル ( 外部→外部は 3 チャネル )
・ 3 つの転送要因 ( 外部端子 / 内部ペリフェラル / ソフトウェア )
・ アドレッシングモード 32 ビットフルアドレス指定 ( 増加 / 減少 / 固定 )
・ 転送モード ( ディマンド転送 / バースト転送 / ステップ転送 / ブロック転送 )
・ フライバイ転送サポート ( 外部 I/O と外部メモリ間 3 チャネル )
・ 転送データサイズは 8/16/32 ビット から選択可能
・ビットサーチモジュール (REALOS 使用 )
・ 1 ワードの中の , MSB から最初の “1” / “0” ビットの位置 , または最初の変化ビットの位置を , サーチ
・リロードタイマ (REALOS 用 1 チャネル含 )
・ 16 ビットタイマ 3 チャネル
・ 内部クロックは 2/8/32 分周から選択可能
・UART
・ 全二重ダブルバッファ
・ 3 チャネル
・ パリティあり / なし選択可能
・ 非同期 ( 調歩同期 ) , CLK 同期通信の選択可能
・ 専用ボーレート用タイマ内蔵
（続く）
2
DS07–16314–3
MB91307 シリーズ
（続き）
・ 外部クロックを転送クロックとして使用可能
・ 豊富なエラー検出機能あり ( パリティ, フレーム , オーバラン )
・I2C インタフェース
・ マスタ / スレーブ送受信
・ アービトレーション機能
・ クロック同期化機能
・ スレーブアドレス / ゼネラルコールアドレス検出機能
・ 転送方向検出機能
・ スタートコンディションの繰り返し発生および検出機能
・ バスエラー検出機能
・ 10 ビット / 7 ビット スレーブアドレス
・ 標準モード ( 最大 100 Kbps) / 高速モード ( 最大 400 Kbps) に対応
・割込みコントローラ
・ 外部割込みは合計 9 本 ( マスク不可割込み端子 (NMI) 1 本と通常割込み端子 (INT7 ∼ INT0) 8 本 )
・ 内部ペリフェラルからの割込み
・ マスク不可割込み以外は , 優先レベルをプログラマブルに設定可能 (16 レベル )
・ ストップ時のウェイクアップ用として使用可
・A/D コンバータ
・ 10 ビット分解能 , 4 チャネル
・ 逐次比較変換型 変換時間：約 5.4 µs
・ 変換モード ( 単発変換モード , 連続変換モード )
・ 起動要因 ( ソフトウェア / 外部トリガ / タイマ出力信号 )
・その他のインターバルタイマ
・ 16 ビットタイマ：3 チャネル (U- タイマ )
・ ウォッチドッグタイマ
・I/O ポート
・ 最大 69 ポート
・その他の特長
・ クロックソースとして発振回路内蔵し , PLL 逓倍も選択可能
・ リセット端子として INIT を用意
・ その他 , ウォッチドッグタイマリセット , ソフトウェアリセットあり
・ 低消費電力モードとしてストップモードとスリープモードをサポート
・ ギア機能
・ タイムベースタイマ内蔵
・ パッケージ
LQFP-120 (FPT-120P-M21) : MB91306R, MB91307R
PGA135
: MB91V307R ( エバ品 )
・ CMOS テクノロジ 0.25 µm：MB91V307R, 0.18 µm：MB91306R, MB91307R
・ 電源電圧
MB91V307R
：3.3 V ± 0.3 V ( 内蔵レギュレータ 3.3 V → 2.5 V)
MB91306R, MB91307R ：3.3 V ± 0.3 V, 1.8 V ± 0.15V 2 電源
DS07–16314–3
3
MB91307 シリーズ
■ 端子配列図
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
PA2/CS2
PA1/CS1
PA0/CS0
PB7/IORD
PB6/IOWR
VCC
X0
X1
VSS
PB5/DEOP1/DSTP1
PB4/DACK1
PB3/DREQ1
PB2/DEOP0/DSTP0
PB1/DACK0
PB0/DREQ0
MD2
MD1
MD0
PG2/DEOP2/DSTP2
PG1/DACK2
PG0/DREQ2
PH7/SCL
PH6/SDA
PH5/TOT2
PH4/TOT1 ∗
PH3/TOT0 ∗
VSS
PH2/SC2
PH1/SO2
PH0/SI2
(TOP VIEW)
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
PI5/SC1
PI4/SO1
PI3/SI1
PI2/SC0
PI1/SO0
PI0/SI0
VCC
PJ7/INT7/ATG
PJ6/INT6/TIN2
PJ5/INT5/TIN1
PJ4/INT4/TIN0
PJ3/INT3
PJ2/INT2
PJ1/INT1
PJ0/INT0
AN3
AN2
AN1
AN0
AVSS/AVRL
AVRH
AVCC
A24/P70
A23/P67
A22/P66
A21/P65
A20/P64
A19/P63
A18/P62
A17/P61
P26/D22
P27/D23
D24
D25
D26
D27
D28
D29
D30
D31
VSS
A00
A01
A02
A03
A04
A05
A06
A07
VCC
A08
A09
A10
A11
A12
A13
A14
A15
VSS
P60/A16
PA3/CS3
PA4/CS4
PA5/CS5
VCCI
PA6/CS6
PA7/CS7
P80/RDY
P81/BGRNT
P82/BRQ
RD
UUB/WR0
P85/ULB/WR1
NMI
VCCI
VSS
INIT
P90/SYSCLK
P91
P92/MCLK
P93
P94/LBA/AS
P95/BAA
P96
P97/WE
P20/D16
P21/D17
P22/D18
P23/D19
P24/D20
P25/D21
(FPT-120P-M21)
*: 初期化およびリセット後 , “L” レベル出力
4
DS07–16314–3
MB91307 シリーズ
■ 端子機能説明
端子番号
端子名
D16 ∼ D23
85 ∼ 92
回路形式
機能説明
C
外部データバスの bit16 ∼ bit23
外部バス 16 ビットモードの時のみ有効となります。
C
外部データバスの bit24 ∼ bit31
P20 ∼ P27
外部バス 8 ビットモードの時はポートとして使用できます。
93 ∼ 100
D24 ∼ D31
102 ∼ 109
A00 ∼ A07
F
外部アドレス出力の bit0 ∼ bit7
A08 ∼ A15
F
外部アドレス出力の bit8 ∼ bit15
111 ∼ 118
A16 ∼ A23
120, 1 ∼ 7
F
P60 ∼ P67
A24
8
P70
外部アドレス出力の bit16 ∼ bit23
設定によりポートとして使用できます。
F
外部アドレス出力の bit24
設定によりポートとして使用できます。
9
AVCC
⎯
電源端子です。A/D コンバータ用アナログ電源です。
10
AVRH
⎯
A/D コンバータ用の基準電源です。
11
AVSS/AVRL
⎯
電源端子です。A/D コンバータ用アナログ電源です。
AN0 ∼ AN3
D
A/D コンバータ用の基準電源です。アナログ入力端子です。
12 ∼ 15
16 ∼ 19
INT0 ∼ INT3
I
PJ0 ∼ PJ3
汎用入出力ポートです。
リロードタイマ入力です。対応するタイマ入力を許可している間は , こ
の入力を随時使用していますので意図的に行う以外は他の機能による出
力を停止させておく必要があります。
TIN0 ∼ TIN2
I
20 ∼ 22
INT4 ∼ INT6
PJ4 ∼ PJ6
A/D コンバータ外部トリガ入力です。A/D の起動要因として選択した場
合は , この入力を随時使用していますので意図的に行う以外は他の機能
による出力を停止させておく必要があります。
I
INT7
25
外部割込み入力です。対応する外部割込みを許可している間は , この入
力を随時使用していますので意図的に行う以外は他の機能による出力を
停止させておく必要があります。
PJ7
汎用入出力ポートです。
SI0
UART0 のデータ入力です。UART0 が入力動作をしている間は , この入
力を随時使用していますので意図的に行う以外は他の機能による出力を
停止させておく必要があります。
F
PI0
汎用入出力ポートです。
SO0
UART0 のデータ出力です。この機能は UART0 のデータ出力指定が許
可のときに有効になります。
26
F
PI1
汎用入出力ポートです。この機能は UART0 のデータ出力機能が禁止の
ときに有効になります。
SC0
UART0 のクロック入出力です。クロック出力は UART0 のクロック出
力指定が許可のときに有効になります。
27
28
外部割込み入力です。対応する外部割込みを許可している間は , この入
力を随時使用していますので意図的に行う以外は他の機能による出力を
停止させておく必要があります。
汎用入出力ポートです。
ATG
23
外部割込み入力です。対応する外部割込みを許可している間は , この入
力を随時使用していますので意図的に行う以外は他の機能による出力を
停止させておく必要があります。
F
PI2
汎用入出力ポートです。この機能は UART0 のクロック出力機能が禁止
のときに有効になります。
SI1
UART1 のデータ入力です。UART1 が入力動作をしている間は , この入
力を随時使用していますので意図的に行う以外は他の機能による出力を
停止させておく必要があります。
PI3
F
汎用入出力ポートです。
（続く）
DS07–16314–3
5
MB91307 シリーズ
端子番号
端子名
回路形式
SO1
29
F
汎用入出力ポートです。この機能は UART1 のデータ出力機能が禁止の
ときに有効になります。
SC1
UART1 のクロック入出力です。クロック出力は UART1 のクロック出
力指定が許可のときに有効になります。
F
PI5
汎用入出力ポートです。この機能は UART1 のクロック出力機能が禁止
のときに有効になります。
SI2
UART2 のデータ入力です。UART2 が入力動作をしている間は , この入
力を随時使用していますので意図的に行う以外は他の機能による出力を
停止させておく必要があります。
F
PH0
汎用入出力ポートです。
SO2
UART2 のデータ出力です。この機能は UART2 のデータ出力指定が許
可のときに有効になります。
32
F
PH1
汎用入出力ポートです。この機能は UART2 のデータ出力機能が禁止の
ときに有効になります。
SC2
UART2 のクロック入出力です。クロック出力は UART2 のクロック出
力指定が許可のときに有効になります。
33
F
汎用入出力ポートです。この機能は UART2 のクロック出力機能が禁止
のときに有効になります。
PH2
35
TOT0
C
PH3
36
TOT1
38
39
TOT2
C
タイマ出力ポートです。この機能はタイマ出力許可のときに有効になり
ます。
汎用入出力ポートです。この端子はリセット時 “L” 出力です。
C
タイマ出力ポートです。この機能はタイマ出力許可のときに有効になり
ます。
PH5
汎用入出力ポートです。
SDA
I2C バス用入出力端子です。この機能は I2C が動作許可のときに有効と
なります。I2C バスを使用するときはポート出力を Hiz にしておく必要
があります。I2C バス使用時はオープンドレイン端子です。
Q
PH6
汎用入出力ポートです。
SCL
I2C バス用入出力端子です。この機能は I2C が動作許可のときに有効と
なります。I2C バスを使用するときはポート出力を Hiz にしておく必要
があります。I2C バス使用時はオープンドレイン端子です。
Q
PH7
40
タイマ出力ポートです。この機能はタイマ出力許可のときに有効になり
ます。
汎用入出力ポートです。この端子はリセット時 “L” 出力です。
PH4
37
UART1 のデータ出力です。この機能は UART1 のデータ出力指定が許
可のときに有効になります。
PI4
30
31
機能説明
DREQ2
汎用入出力ポートです。
F
PG0
汎用入出力ポートです。
DACK2
41
F
PG1
DMA 外部転送要求入力です。DMA の起動要因として選択した場合は
この入力を随時使用していますので , 意図的に行う以外は他の機能によ
る出力を停止させておく必要があります。
DMA 外部転送要求受付け出力です。この機能は DMA の転送要求受付
出力指定が許可のときに有効になります。
汎用入出力ポートです。この機能は DMA の転送要求受付出力指定が禁
止のときに有効になります。
（続く）
6
DS07–16314–3
MB91307 シリーズ
端子番号
端子名
回路形式
DMA 外部転送終了出力です。この機能は DMA の外部転送終了出力指
定が許可のときに有効になります。
DEOP2
42
DSTP2
F
MD2 ∼ MD0
46
DREQ0
G
F
PB0
48
49
DMA 外部転送要求入力です。DMA の起動要因として選択した場合は
この入力を随時使用していますので , 意図的に行う以外は他の機能によ
る出力を停止させておく必要があります。
F
DMA 外部転送要求受付け出力です。この機能は DMA の転送要求受付
出力指定が許可のときに有効になります。
PB1
汎用入出力ポートです。この機能は DMA の転送要求受付出力指定が禁
止のときに有効になります。
DEOP0
DMA 外部転送終了出力です。この機能は DMA の外部転送終了出力指
定が許可のときに有効になります。
DSTP0
F
DMA 外部転送停止入力です。この機能は DMA の外部転送停止入力指
定が許可のときに有効になります。
PB2
汎用入出力ポートです。この機能は DMA の外部転送終了出力指定 , 外
部転送停止入力指定が禁止のときに有効になります。
DREQ1
DMA 外部転送要求入力です。DMA の起動要因として選択した場合は
この入力を随時使用していますので , 意図的に行う以外は他の機能によ
る出力を停止させておく必要があります。
F
PB3
汎用入出力ポートです。
DACK1
50
51
モード端子 2 ∼ 0 です。これらの端子の設定により基本動作モードを設
定します。VCC または VSS に接続してください。
汎用入出力ポートです。
DACK0
47
DMA 外部転送停止入力です。この機能は DMA の外部転送停止入力指
定が許可のときに有効になります。
汎用入出力ポートです。この機能は DMA の外部転送終了出力指定 , 外
部転送停止入力指定が禁止のときに有効になります。
PG2
43 ∼ 45
機能説明
F
DMA 外部転送要求受付け出力です。この機能は DMA の転送要求受付
出力指定が許可のときに有効になります。
PB4
汎用入出力ポートです。この機能は DMA の転送要求受付出力指定が禁
止のときに有効になります。
DEOP1
DMA 外部転送終了出力です。この機能は DMA の外部転送終了出力指
定が許可のときに有効になります。
DSTP1
F
汎用入出力ポートです。この機能は DMA の外部転送終了出力指定 , 外
部転送停止入力指定が禁止のときに有効になります。
PB5
53
X1
54
X0
A
F
IORD
F
PB7
DMA フライバイ転送時のライトストローブ出力です。この機能は
DMA フライバイ転送ライトストローブ出力指定が許可のときに有効に
なります。
汎用入出力ポートです。この機能は DMA フライバイ転送ライトスト
ローブ出力指定が禁止のときに有効になります。
PB6
57
クロック ( 発振 ) 出力です。
クロック ( 発振 ) 入力です。
IOWR
56
DMA 外部転送停止入力です。この機能は DMA の外部転送停止入力指
定が許可のときに有効になります。
DMA フライバイ転送時のリードストローブ出力です。この機能は
DMA フライバイ転送リードストローブ出力指定が許可のときに有効に
なります。
汎用入出力ポートです。この機能は DMA フライバイ転送リードスト
ローブ出力指定が禁止のときに有効になります。
（続く）
DS07–16314–3
7
MB91307 シリーズ
端子番号
端子名
回路形式
CS0
58
F
汎用入出力ポートです。この機能はチップセレクト 1 出力指定が禁止の
ときに有効になります。
CS1
チップセレクト 1 出力です。この機能はチップセレクト 1 出力指定が許
可のときに有効になります。
F
PA1
汎用入出力ポートです。この機能はチップセレクト 1 出力指定が禁止の
ときに有効になります。
CS2
チップセレクト 2 出力です。この機能はチップセレクト 2 出力指定が許
可のときに有効になります。
60
F
PA2
汎用入出力ポートです。この機能はチップセレクト 2 出力指定が禁止の
ときに有効になります。
CS3
チップセレクト 3 出力です。この機能はチップセレクト 3 出力指定が許
可のときに有効になります。
61
F
PA3
汎用入出力ポートです。この機能はチップセレクト 3 出力指定が禁止の
ときに有効になります。
CS4
チップセレクト 4 出力です。この機能はチップセレクト 4 出力指定が許
可のときに有効になります。
62
F
PA4
汎用入出力ポートです。この機能はチップセレクト 4 出力指定が禁止の
ときに有効になります。
CS5
チップセレクト 5 出力です。この機能はチップセレクト 5 出力指定が許
可のときに有効になります。
63
F
汎用入出力ポートです。この機能はチップセレクト 5 出力指定が禁止の
ときに有効になります。
PA5
VCCI
⎯
CS6
65
F
内部電源端子です。(1.8 V 系電源 )
チップセレクト 6 出力です。この機能はチップセレクト 6 出力指定が許
可のときに有効になります。
PA6
汎用入出力ポートです。この機能はチップセレクト 6 出力指定が禁止の
ときに有効になります。
CS7
チップセレクト 7 出力です。この機能はチップセレクト 7 出力指定が許
可のときに有効になります。
66
F
PA7
汎用入出力ポートです。この機能はチップセレクト 7 出力指定が禁止の
ときに有効になります。
RDY
外部レディ入力です。この機能は外部レディ入力指定が許可の
ときに有効になります。
67
C
汎用入出力ポートです。この機能は外部レディ入力指定が禁止のときに
有効になります。
P80
BGRNT
F
68
外部バス開放受付出力です。外部バスを開放したときに L を出力しま
す。出力指定が許可のときに有効になります。
P81
汎用入出力ポートです。この機能は外部バス開放受付指定が禁止のとき
に有効になります。
BRQ
外部バス開放要求入力です。外部バスを開放したいときに 1 を入力しま
す。入力指定が許可のときに有効になります。
69
P
汎用入出力ポートです。この機能は外部バス開放要求指定が禁止のとき
に有効になります。
P82
70
チップセレクト 1 出力です。この機能はチップセレクト 0 出力指定が許
可のときに有効になります。
PA1
59
64
機能説明
RD
M
外部バスリードストローブ出力です。
（続く）
8
DS07–16314–3
MB91307 シリーズ
（続き）
端子番号
端子名
回路形式
機能説明
71
WR0
UUB
F
外部バスライトストローブ出力です。
16 ビット SRAM 入出力マスクイネーブル上位側です。外部バスを
SRAM に設定したときに有効になります。(WE/P97 がライトストローブ
になります )
72
WR1
ULB
F
外部バスライトストローブ出力です。
16 ビット SRAM 入出力マスクイネーブル下位側です。外部バスを
SRAM に設定したときに有効になります。(WE/P97 がライトストローブ
になります )
汎用入出力ポートです。イネーブル出力設定を禁止にしたときに有効に
なります。
P85
73
NMI
H
NMI 要求入力です。
74
VCCI
⎯
内部電源端子です。(1.8 V 系電源 )
76
INIT
B
外部リセット入力です。
SYSCLK
77
F
汎用入出力ポートです。この機能はシステムクロック出力指定が禁止の
ときに有効になります。
P90
78
P91
F
汎用入出力ポートです。
F
メモリ用クロック出力です。
スリープモード , ストップモード , ハードウェアスタンバイモード時に
クロック出力が停止します。
MCLK
79
汎用入出力ポートです。この機能はクロック出力指定が禁止のときに有
効になります。
P92
80
P93
F
LBA
F
バースト Flash ROM アドレスロード出力です。この機能はアドレス
ロード出力指定が許可のときに有効になります。
P94
汎用入出力ポートです。この機能はアドレスロード出力 , アドレススト
ローブ出力指定が禁止のときに有効になります。
BAA
バースト Flash ROM アドレスアドバンス出力です。この機能はアドレ
スアドバンス出力指定が許可のときに有効になります。
⎯
82
P95
83
汎用入出力ポートです。
アドレスストローブ出力です。この機能はアドレスストローブ出力指定
が許可のときに有効になります。
AS
81
システムクロック出力です。この機能はシステムクロック出力指定が許
可のときに有効になります。外部バス動作周波数と同じクロックを出力
します。
ストップモード , ハードウェアスタンバイモード時にクロック出力が停
止します。
P96
F
WE
⎯
84
P97
汎用入出力ポートです。この機能はアドレスアドバンス出力 , コラムア
ドレスストローブ出力指定が禁止のときに有効になります。
汎用入出力ポートです。この機能はコラムアドレスストローブ出力指定
が禁止のときに有効になります。
16 ビット SRAM 用ライトストローブ出力です。この機能はライトスト
ローブ出力指定が許可のときに有効になります。
汎用入出力ポートです。この機能はライトストローブ出力指定が禁止の
ときに有効になります。
AVCC
⎯
A/D コンバータ用電源
10
AVRH
⎯
A/D コンバータ用電源
11
AVSS/AVRL
⎯
A/D コンバータ用電源 (GND)
24, 55, 110
VCC
⎯
電源端子
34, 52, 75,
101
VSS
⎯
電源端子 (GND)
9
DS07–16314–3
9
MB91307 シリーズ
■ 入出力回路形式
分 類
回 路 形 式
備 考
・ 発振帰還抵抗 約 1 MΩ
X1
クロック入力
A
X0
スタンバイ制御
・ CMOS ヒステリシス入力
プルアップ抵抗付き (25 kΩ)
B
デジタル入力
・ CMOS レベル入出力
スタンバイ制御あり
デジタル出力
デジタル出力
C
デジタル入力
スタンバイ制御
・ アナログ入力
スイッチ付き
D
アナログ入力
制御
（続く）
10
DS07–16314–3
MB91307 シリーズ
分類
回
路
形
式
デジタル出力
備
考
・ CMOS レベル出力
・ CMOS ヒステリシス入力
スタンバイ制御あり
デジタル出力
F
デジタル入力
スタンバイ制御
・ CMOS レベル入力
スタンバイ制御なし
G
デジタル入力
・ CMOS ヒステリシス入力
スタンバイ制御なし
H
デジタル入力
デジタル出力
I
・ CMOS レベル出力
・ CMOS ヒステリシス入力
スタンバイ制御なし
デジタル出力
デジタル入力
・ CMOS レベル出力
デジタル出力
M
デジタル出力
（続く）
DS07–16314–3
11
MB91307 シリーズ
（続き）
分類
回
路
形
式
備
デジタル出力
考
・ CMOS レベル入出力
スタンバイ制御あり
プルダウン抵抗付き (25 kΩ)
デジタル出力
P
制御
デジタル入力
スタンバイ制御
オープンドレイン制御
・ オープンドレイン出力
CMOS ヒステリシス入力
スタンバイ制御あり
デジタル出力
Q
デジタル入力
スタンバイ制御
12
DS07–16314–3
MB91307 シリーズ
■ デバイスの取扱いについて
○ MB91307 シリーズ共通
・ラッチアップ防止のために
CMOS IC では入力端子や出力端子に VCC より高い電圧や VSS より低い電圧を印加した場合 , または , VCC と VSS の間に
定格を超える電圧を印加した場合に , ラッチアップ現象を生じることがあります。ラッチアップが生じると電源電流が激
増し , 素子の熱破壊に至ることがありますので使用に際しては最大定格を超えることのないよう十分に注意してくださ
い。
・未使用端子の処理について
使用していない入力端子を開放のままにしておくと誤動作の原因となることがありますので , プルアップまたはプルダ
ウンの処理をしてください。
・電源端子について
VCC または VSS が複数ある場合 , デバイス設計上はラッチアップの誤動作を防止するためにデバイス内部で同電位にす
べきもの同士を接続してあります。不要輻射の低減, グランドレベルの上昇によるストローブ信号の誤動作の防止, 総出力
電流規格を遵守のため , 必ずすべての VCC と VSS を外部で電源およびグランドに接続してください。また , 電流供給源と
本デバイスの VCC 端子と VSS 端子は , 低インピーダンスで接続してください。
本デバイスの近くで , VCC と VSS の間に 0.1 µF 程度のセラミックコンデンサをバイパスコンデンサとして接続すること
をお勧めいたします。
・電源投入 / 切断時の注意事項
VCCI ( 内部電源 1.8 V 系 ) と VSS ( 外部端子電源 3.3 V 系 ) の電源投入 / 切断時の注意事項
VCCI ( 内部 ) が切断されている条件で VSS ( 外部 ) のみを継続的 (1 分間を目安 ) に印加することは , LSI の信頼性上の問
題がありますので避けてください。
VSS ( 外部 ) を OFF 状態から ON 状態に復帰させる際には , 電源ノイズなどの影響により , 回路の内部状態が保持できな
い場合があります。
投入時
VCCI ( 内部 ) → VSS ( 外部 ) →信号
切断時
信号→ VSS ( 外部 ) → VCCI ( 内部 )
・ストップモード使用時の注意
本品種に内蔵されているレギュレータはストップモード時に停止します。ストップ中に内部のリーク電流 (ICCH) の増加
や , あるいは通常動作中にノイズ起因の誤動作や電源の異常などによってレギュレータが停止した場合に , 内部の 2.5 V
電源が動作保証電圧以下に低下してしまうことがあります。内蔵レギュレータを使用してストップモードを使用する場合
でもリセットの入力により内蔵レギュレータを再起動できます。
( この場合には発振安定待ち時間リセットを “L” レベルにしてください。)
・3.3 V 電源でのストップモード使用例
3.3 V
VCC
2.4 k
C
7.6 k
0.1 F
VSS
GND
・水晶発振回路について
X0 端子および X1 端子の近くにノイズがあると , デバイスの誤動作の原因となる可能性があります。X0, X1, 水晶発振子
( またはセラミック発振子 ) およびグランドへのバイパスコンデンサはできるだけデバイスの近くに配置するようにプリ
ント基板を設計してください。
グランドで X0 端子および X1 端子を取り囲むようにプリント基板アートワークを設計すると , 安定した動作が得られ
るので , この設計を強く推奨します。
DS07–16314–3
13
MB91307 シリーズ
・N.C. 端子の処理について
N.C. 端子は , 必ず開放にして使用してください。
・モード端子 (MD0 ∼ MD2) について
端子 (MD0 ∼ MD2) を VCC または VSS に直接接続してください。ノイズによってデバイスが意図せずにテストモードに
入るのを防止するため , モード端子から VCC または VSS への距離を最小にし , 低インピーダンスで接続するようにプリン
ト基板を配置してください。
・電源投入時について
電源投入直後は必ず INIT 端子にて設定初期化リセット (INIT) をかけてください。 また , 電源投入直後は , 発振回路の発振安定待ち時間を確保するため , INIT 端子への “L” レベル入力を発振回路の要求す
る安定待ち時間の間持続してください (INIT 端子による INIT では , 発振安定待ち時間の設定は最小値に初期化されてい
ます ) 。
・電源投入時の原発振入力について
電源投入時は , 必ず発振安定待ち解除されるまでの間クロックを入力してください。
・PLL クロックモード動作中の注意について
本マイコンで PLL クロックを選択しているときに発振子が外れたり , クロック入力が停止した場合には , PLL 内部の自
励発振回路の自走周波数で動作を継続し続ける場合があります。この動作は保証外の動作です。
・ポート 6, 7 使用時の注意事項
外部バスインタフェースのアドレス出力と兼用になっている P60 / A15 ∼ P70/A24 をポートとして使用した場合 , 他の
アドレス出力の端子変化の瞬間グリッジがのります。端子に抵抗 , 容量等と付けていただきグリッジを押さえていただく
必要があります。
・クロック制御部について
INIT への “L” 入力時には , レギュレータの安定待ち時間および発振安定待ち時間を確保してください。
・ビットサーチモジュールについて
0 検出用データレジスタ (BSD0) , 1 検出用データレジスタ (BSD1) , 変化点検出用データレジスタ (BSDC) はワードアク
セスのみです。
・プリフェッチについて
リトルエンディアンに設定した領域に対して , プリフェッチを許可する場合 , 該当する領域へのアクセスは , ワード (32
ビット ) 長アクセス限定としてください。
バイト / ハーフワードアクセスでは , 正しくアクセスできません。
・外部バスの設定について
MB91307 シリーズは , 外部バス 33 MHz の保証となっています。
外部バスは , 将来性を考え 66 MHz 対応の機能を備えているため , 初期値はベースクロック (PLL の設定値で決定 ) と同
率比となります。
外部バス基本クロック分周設定レジスタ (DIVR1) を初期値のまま , ベースクロックを 66 MHz に設定すると外部バスも
66 MHz になります。ベースクロックを変更する際には , 外部バスが 33 MHz を超えないように設定したのち , ベースクロッ
クを変更してください。
・MCLK と SYSCLK について
MCLK は , スリープ / ストップモード時に停止し , SYSCLK は , ストップモード時のみ停止するという違いがあります。
用途に応じ使い分けてください。
・I2C 入出力端子について
MB91307 シリーズの SDA, SCL 端子は , “H” 出力しないように P-ch トランジスタを OFF した擬似オープンドレイン端
子です。そのため VCC 側にダイオードが付与された回路形式になりますので , 通信電圧は本品種の 3.3 V 系電源に合わせ
てください (3.3 V 系電圧にプルアップする ) 。
14
DS07–16314–3
MB91307 シリーズ
・兼用ポートの機能切換えについて
ポートと兼用端子の切換えは , ポート機能レジスタ (PFR) で行います。ただし , バス端子は外部バスの設定により切り換
わります。
・プルアップコントロール
外バス端子として使用する端子に対してプルアップ抵抗をつけると AC 規格を保証できません。
また , プルアップ抵抗を設定してあるポートであっても , HIZ ＝ 1 のストップモード , ハードウェアスタンバイ時は無
効となります。
・I/O ポートアクセスについて
I/O ポートへのアクセスはバイトアクセスのみです。
・外部クロック使用時の注意について
外部クロックを使用する際には , 原則として X0 端子は駆動してください。また , X1 端子には , X0 と逆相のクロックを
同時に供給してください。ただし , この場合はストップモード時に X1 端子が “H” 出力します。このため , 出力どうしの衝突
を避けるため , ストップモード ( 発振停止モード ) に入れないでください。
X0
X1
MB91307 シリーズ
外部クロック使用例 ( 通常 )
( 注意事項 ) ストップモード ( 発振停止モード ) は使用できません。
・低消費電力モード
・ スタンバイモードに入れる場合は , 同期スタンバイモード (TBCR：タイムベースカウンタ制御レジスタの bit8:SYNCS
ビットにて設定いたします ) を使用した上で , 以下のシーケンスを必ず使用してください。
(LDI
#value_of_standby, R0)
(LDI
#_STCR, R12)
STB
R0, @R12
; スタンバイ制御レジスタ (STCR) への書込み
LDUB
@R12, R0
; 同期スタンバイのための STCR リード
LDUB
@R12, R0
; もう一度 STCR をダミーリード
NOP
; タイミング調整用の NOP × 5
NOP
NOP
NOP
NOP
さらに , スタンバイ復帰後に , 復帰要因である割込みハンドラへ分岐するように , I フラグ , ILM, および ICR を設定し
てください。
・ モニタデバッガを使用される場合は , 以下のことを行わないでください。
上記命令列に対するブレークポイントの設定
上記命令列に対するステップ実行
・電源 ON 時の電流について (MB91V307R のみ )
INIT ＝ 0 の状態で電源 ON にすると , 約 300 mA の電源電流が流れます。
INIT ＝ 1 にすることで過電流は流れなくなり , 以降 INIT ＝ 0 にしても過電流は流れません。
DS07–16314–3
15
MB91307 シリーズ
・ウォッチドッグタイマ機能について
本品種が備えているウォッチドッグタイマ機能は , プログラムが一定時間内にリセット延期動作を行うことを監視し ,
プログラムの暴走によりリセット延期動作が行われなかったときに, CPUをリセットするための機能です。そのため, いっ
たんウォッチドッグタイマ機能を有効にすると , リセットを行うまでウォッチドッグタイマは動作を続けます。
例外として , ストップ , スリープ , DMA 転送中など CPU のプログラム実行が停止する条件では自動的にリセット延期
を行います。
なお , システムの暴走により上記状態となってしまった場合 , ウォッチドッグリセットが発生しない可能性があります。
その場合 , 外部 INIT 端子よりリセット (INIT) をかけてください。
・TCR (Terminal and timing Control Register, 00000683H )
TCR は , 書込み専用レジスタです。したがって , ビット操作命令ではアクセスしないでください。
TCR レジスタの BREN ビットの取扱いについて , bit7:BREN ビットに “1” を書いてある状態から , “0” をライトしてバス
共有を禁止したい場合, 必ず以下の手順で行ってください。この手順に従わない場合, デバイスがハングアップする場合が
あります。
①ポート 8 機能レジスタ PFR8 の bit2:BRQE ビットに “0” をライトする。
② TCR レジスタの bit7:BREN ビットに “0” をライトする。
・RD/WR → CS ホールド延長サイクル
通常メモリ /IO アクセスタイプ設定 (ACR レジスタの TYPE3 ∼ TYPE0 ＝ 0xxx) を行った領域にて , RD/WR → CS ホー
ルド延長サイクルを「あり」に設定 (AWR レジスタの bit0 ＝ 1 に設定 ) しているにも関わらず , 動作 / 設定の組み合わせに
よっては , ホールド延長サイクルが挿入されない場合あります。
ホールド延長サイクルが挿入されない条件は , 以下の条件です。
・RD/WR → CS ホールド延長サイクルを「あり」に設定していること。
(AWR レジスタのビット 0：W00=1 に設定 )
・通常メモリ /IO アクセスタイプ設定領域であること。
(ACR レジスタの bit3 ∼ bit0：TYPE3 ∼ TYPE0 ＝ 0xxx )
( 注意事項 ) MB91307 シリーズでは , このタイプしか設定できません。
・アドレス→ CS 遅延サイクルを「なし」に設定していること。
(AWR レジスタの bit2：W02 ＝ 0 に設定 )
・ライトリカバリサイクルを「0 サイクル」以外 ( リカバリあり ) に設定していること。
(AWR レジスタの bit5, bit4：W05, W04 ＝ 00 以外に設定 )
( 例：外部バス 16 ビット 幅領域に対しワードライトを行った場合の最初の ライト )
・上記設定下において , その設定領域に対し , バス幅より大きいデータサイズでのライトアクセスを行った場合 , 複数
に分割されたライトアクセスの最後のサイクル以外のサイクルにて , RD /WR → CS ホールド延長サイクルが挿入
されず , ホールド不足が発生します。
( 注意事項 ) リードサイクルでは問題は発生しません。
この機能を使用する場合は , 以下のいずれかの設定をしてください。
- アドレス→ CS 遅延サイクルを「あり」に設定する。
(AWR レジスタの bit2：W02 ＝ 1 に設定 )
- ライトリカバリサイクルを「0 サイクル」に設定する。
(AWR レジスタの bit5, bit4：W05, W04 ＝ 00 に設定 )
16
DS07–16314–3
MB91307 シリーズ
・符号付除算命令 (DIVOS)
DIVOS 命令の直前の命令が , メモリアクセスを行う命令の場合 , 正しい計算結果が得られない場合があります。また ,
DIVOS 命令と DIV1 命令が 4 バイトアラインで連続していない場合 , 正しい計算結果が得られない場合があります。
発生条件は , 以下のいずれかとなります。
・DIVOS 命令の直前がメモリアクセスを行う命令の場合
( 注意事項 ) 該当するメモリアクセスを行う命令 ( 計 58 命令 )
ST Ri,@-R15
ST Rs,@-R15
ST PS,@-R15
STB Ri,@Rj
STB Ri,@ (R13,Rj )
DMOVB R13,@dir8
STB Ri,@ (R14,disp8 )
LDUB @Rj,Ri
LD @ (R13,Rj ) ,Ri
LDUH @ (R13,Rj ) ,Ri
LDUB @ (R13,Rj ) ,Ri
DMOV @dir10,R13
DMOVH @dir9,R13
DMOVB @dir8,R13
LD @ (R14,disp10 ) ,Ri
LDUH @ (R14,disp9 ) ,Ri
LDUB @ (R14,disp8 ) ,Ri
AND Rj,@Ri
ANDH Rj,@Ri
ANDB Rj,@Ri
ORB Rj,@Ri
EORB Rj,@Ri
DMOV @R13+,@dir10
DMOVH @R13+,@dir9
DMOVB @R13+,@dir8
DMOV @dir10,@R13+
DMOVH @dir9,@R13+
DMOVB @dir8,@R13+
DMOV @R15+,@dir10
DMOV @dir10,@-R15
・DIVOS 命令と DIV1 命令が 4 バイトアラインされていない場合で , トレースモードとしてフルトレースモードを指
定した場合
・DIVOS 命令と DIV1 命令が 4 バイトアラインされていても , DIV1 命令にブレークポイントを設定した場合で , D-bus
DMA 転送を行うか , トレースモードとしてフルトレースモードを指定した場合
本注意事項を回避するために , 下記のようにしてください。
(1) DIVOS 命令の前には , 必ず上記メモリアクセスを行う命令を置かないでください。
(2) D-bus DMA 転送およびフルトレースモードを設定しないでください。
また , 上記 (1) の条件を回避するコードを出力する場合は , コンパイラオプションとして - ＠ div0s 1 を指定して
ください。
SOFTUNE コンパイラ：
・SOFTUNE V3 をご使用の場合：SOFTUNE コンパイラ V30L07R07 以降
・SOFTUNE V5 をご使用の場合：SOFTUNE コンパイラ V50L04 以降
・SOFTUNE V6 をご使用の場合：SOFTUNE コンパイラ V60L01 以降
・DMA ディマンド転送
スリープ中のディマンド転送が 1 回しか行われず , 先に進みません。また , 通常動作時のディマンド転送においては , 転
送効率の低下としてみえることがあります。
この動作は , ディマンド転送以外 (DREQ のエッジ検出モード等 ) では発生しません。
発生条件は , 次のとおりです。
・スリープ中に DMAC のディマンド転送を行った場合
- 転送を 1 回行った後 , DREQ が継続して入力されているにも関わらず以降の転送が進まない。
- なんらかの要因でスリープより復帰し , DMA 転送以外の外部バス動作が発生すると , 以降の転送が再開される。
・通常動作中に DMAC のディマンド転送を行った場合
- 転送を 1 回行った後 , DMA 転送以外の外部バスアクセスが発生するまでは , 以降の転送が進まない。
- キャッシュヒットの連続 , ないし内部 ROM 動作中など , 外部バスアクセスが行われない場合 , ディマンド転送が
進まなくなる。
・プリフェッチによる外部アクセスでは , ディマンド転送は復活しません。
本注意事項を回避するために , 次のようにしてください。
・スリープ中に DMAC ディマンド転送を使用しない。
・DMAC ディマンド転送中にスリープを使用しない。
DS07–16314–3
17
MB91307 シリーズ
・R15 ( 汎用レジスタ ) について
下記の命令を実行した場合 , R15 として SSP*, USP * の値が使われず , 結果として誤った値をメモリへ書き込んでしま
います。
AND R15, @Rj
ANDH R15, @Rj
ANDB R15, @Rj
OR
R15, @Rj
ORH R15, @Rj
ORB
R15, @Rj
EOR
R15, @Rj
EORH R15, @Rj
EORB R15, @Rj
XCHB @Rj, R15
＊：R15 は実体がなく , プログラムから R15 をアクセスした場合 , PS フラグの “S” フラグの状態によって , SSP または USP
がアクセスされます。上記 10 命令をアセンブラで記述される場合は , R15 以外の汎用レジスタを指定してください。
本注意事項を回避するために , 次のようにしてください。
・上記 10 命令をアセンブラで記述される場合は , R15 以外の汎用レジスタを指定する。
・RAM 上の命令実行について
RAM に命令コードを配置する場合は , 0005 FFF8H ∼ 0005 FFFFH の最終アドレス 8 バイトには配置しないでください
( 命令コード配置禁止領域 ) 。
・PS レジスタに関する注意
一部の命令で PS レジスタを先行処理しているため , 下記の例外動作により , デバッガご使用時に割込み処理ルーチン
でブレークしたり , PS フラグの表示内容が更新されたりする場合があります。いずれの場合も , EIT から復帰後以降に , 正
しく再処理を行うように設計されていますので , EIT 前後の動作は仕様通りの処理を行います。
・ DIVOU/DIVOS 命令の直前の命令で , (a) ユーザ割込み・NMI を受けた場合 , (b) ステップ実行を行った場合 , (c) デー
タイベント , またはエミュレータメニューにてブレークした場合 , 以下のような動作を行う場合があります。
(1) D0, D1 フラグが先行して更新されます。
(2) EIT 処理ルーチン ( ユーザ割込み・NMI, またはエミュレータ ) を実行します。
(3) EIT から復帰後 , DIVOU/DIVOS 命令が実行され , D0, D1 フラグが (1) と同じ値に更新されます。
・ ユーザ割込み・NMI 要因が発生している状態で , 割込みを許可するために ORCCR/STILM/MOV Ri, PS の各命令が実
行されると , 以下のような動作を行います。
(1) PS レジスタが先行して更新されます。
(2) EIT 処理ルーチン ( ユーザ割込み・NMI) を実行します。
(3) EIT から復帰後 , 上記命令が実行され , PS レジスタが (1) と同じ値に更新されます。
・I-bus メモリに関する注意
RETI 命令直前で , 命令キャッシュの制御レジスタおよび命令キャッシュの RAM へのデータアクセスを行わないでくだ
さい。
18
DS07–16314–3
MB91307 シリーズ
○エバチップ MB91V307R 固有
・ソフトウェアブレークとユーザ割込み /NMI 同時発生
ソフトウェアブレークとユーザ割込み /NMI が同時に発生した場合 , エミュレータデバッガにて , 以下の現象が発生す
ることがあります。
・ 設定したブレークポイントでないところを示して停止します。
・ 停止後の再実行が正しく行われません。
本現象が発生した場合は , ソフトウェアブレークではなく , ハードウェアブレークをご使用ください。また , モニタデ
バッガをご使用の場合は , 該当箇所にブレークを設定しないようにしてください。
・RETI 命令のステップ実行
ステップ実行する際 , 割込みが頻繁に発生する環境下では , RETI をステップ実行後に該当割込み処理ルーチンだけを繰
り返して実行します。その結果 , メインルーチンや割込みレベルの低いプログラムの実行が行われなくなります。回避のた
めに , RETI 命令をステップ実行しないでください。または , 該当割込みルーチンのデバッグが不要になった段階で , 該当
割込みを禁止してデバッグを行ってください。
・ブレーク機能
・ ハードウェアブレーク ( イベントブレーク含む ) の対象アドレスが現在のシステムスタックポインタのアドレスや , ス
タックポインタを含む領域に設定されていると , ユーザプログラムに実際のデータアクセス命令がないにもかかわら
ず , 1 命令実行後にブレークしてしまいます。
回避するために, システムスタックポインタのアドレスを含む領域に対する (ワード) アクセスを, ハードウェアブレー
ク ( イベントブレーク含む ) の対象に設定しないでください。
・ メモリから分岐先アドレスを読み込む命令と分岐命令の間に , ウェイトが発生する命令を実行すると , 本来命令アライ
メントエラーが発生しないところで命令アライメントエラーが発生し ICE がブレークし (CPU 異常ブレーク ) 命令実
行が停止します。
また , 上記の現象が発生するタイミングでは , 分岐先アドレスに命令ブレークを設定しても , ブレークしない場合があ
ります。
例： LD
@R1, R0
;read F-bus RAM
LD
@R2, R3
;read F-bus RAM
CALL @R0
; 不要なアライメントエラーが発生 , あるいはブレークしない可能性があります。
上記制限事項については , 次のようにしてください。
誤ったアライメントエラーの発生に関しましては, デバッガの機能設定にてアライメントエラーの機能をOFF にしてご
使用ください。
正しくブレークしない件に関しましては , デバッガの機能設定にて , 使用ブレークをハードウェアブレークではなく ,
ソフトウェアブレーク使用の設定にしてご使用ください。
・トレースモード
デバッグ時のトレースモードを , 内蔵 FIFO を出力バッファとした「フルトレースモード」に設定した場合 , 電流が増加
したり , D-bus DMA アクセスがロストする場合があります。
発生条件は , 次のとおりです。
・フルトレースモード中に , D-bus への DMA 転送またはスタンバイを使用した場合
本注意事項を回避するために , 内部トレースモードを使用してください。
DS07–16314–3
19
MB91307 シリーズ
・アライメントエラー ( エミュレータデバッガ )
命令アライメントエラーブレークを許可していた場合 , メモリから分岐先アドレスを読み込む命令と分岐命令の間に
ウェイトが発生する命令を実行すると , 本来命令アライメントエラーが発生しないところで命令アライメントエラーが発
生し , ICE がブレークし命令実行が停止します。その際 , unknown break factor や CPU 異常ブレーク , といったメッセージが
表示されます。
また , 上記現象が発生するタイミングでは , 分岐先アドレスに命令ブレークを設定しても , ブレークしない場合があり
ます。
発生条件として , 以下の 3 種類の命令が連続実行された場合です。
①ウェイトが発生する下記 LD/DMOV 命令 ( 分岐先アドレスをリード )
LD @Rj, Ri
LDUH @Rj, RI
LD @ (R13, Rj) , Ri
LDUH @ (R13, Rj) , Ri
LDUB @ (R13, Rj) , Ri
LD @ (R14, disp10) , Ri LDUH @ (R14, disp9) , Ri
LDUB @ (R14, disp8) , Ri
LD @R15+, Ri
LD @R15+, Rs
LD @R15+, PS
DMOV @dir10, R13
DMOVH @dir9, R13
DMOVB @dir8, R13
②ウェイトが発生する命令 (F-bus RAM や外部メモリへのリードなど )
③ JMP @Ri,JMP:D @Ri,CALL @Ri,CALL:D @Ri,RET,RET:D の分岐命令
例： LD @R1,R0
;read F-bus RAM
LD @R2,R3
;read F-bus RAM
CALL @R0
本注意事項を回避するために , 次のようにしてください。
命令アライメントエラーブレークを許可していた場合 , メモリから分岐先アドレスを読み込む命令と分岐命令の間に
ウェイトが発生する命令を実行すると , 本来命令アライメントエラーが発生しないところで命令アライメントエラーが発
生し , ICE がブレークし , 命令実行が停止します。その際 , unknown break factor や CPU 異常ブレーク , といったメッセージ
が表示されます。
また , 上記現象が発生するタイミングでは , 分岐先アドレスに命令ブレークを設定しても , ブレークしない場合があり
ます。
回避方法として , それぞれ , 以下の対応をお願いします。
・ 誤ったアライメントエラーの発生については , デバッガの機能設定にてアライメントエラーの機能をオフにしてご使
用ください。
・ 正しくブレークしない件については , 分岐先アドレスを避けてブレークポイントを設定してください。
・オペランドブレークについて
システムス
DSUのオペランドブレークとして設定している領域にスタックポインタがあると誤動作の原因となります。
タックポインタのアドレスを含む領域に対するアクセスを , データイベントブレークの対象にしないでください。
20
DS07–16314–3
MB91307 シリーズ
■ ブロックダイヤグラム
CPU コア
32
命令キャッシュ
1 K バイト
32
ビットサーチ
RAM*
DMAC
5 チャネル
バスコンバータ
32
32 16
アダプタ
外部メモリ I/F
16
クロック
制御
UART
3 チャネル
U- タイマ
3 チャネル
I2C
1 チャネル
割込み
コントローラ
外部割込み
リロード
タイマ
3 チャネル
A/D
4 チャネル
ポート
* : 内蔵 RAM 128 K バイト : MB91307R
64K バイト : MB91306R
DS07–16314–3
21
MB91307 シリーズ
■ CPU および制御部
内部アーキテクチャ
FR ファミリ CPU は , RISC アーキテクチャを採用すると同時に , 組込み用途に向けた高機能命令を導入した , 高性能コ
アです。
1. 特長
・ RISC アーキテクチャの採用
基本命令 1 命令 1 サイクル
・ 32 ビットアーキテクチャ
汎用レジスタ 32 ビット× 16 本
・ 4 G バイトのリニアなメモリ空間
・ 乗算器の搭載
32 ビット× 32 ビット乗算 5 サイクル
16 ビット× 16 ビット乗算 3 サイクル
・ 割込処理機能の強化
高速応答速度 (6 サイクル )
多重割込のサポート
レベルマスク機能 (16 レベル )
・ I/O 操作用命令の強化
メモリ−メモリ転送命令
ビット処理命令
・ 高いコード効率
基本命令語長 16 ビット
・ 低消費電力
スリープモード・ストップモード
・ ギア機能
22
DS07–16314–3
MB91307 シリーズ
2. 内部アーキテクチャ
FR ファミリの CPU は命令バスとデータバスが独立したハーバードアーキテクチャ構造を採用しています。命令バス (Ibus) にはオンチップの命令キャッシュが接続されています。32 ビット ←→ 16 ビットバスコンバータはバス (F-bus) に接続
され , CPU と周辺リソースとのインタフェースを実現します。ハーバード←→プリンストン バスコンバータは I-bus, Dbus 双方に接続され , CPU とバスコントローラとのインタフェースを実現します。
FRex CPU
I バス
D バス
I バスアドレス
32
I バスデータ
32
命令キャッシュ
RAM
D バスアドレス
32
D バスデータ
32
F バスアドレス
32
F バスデータ
32
ハーバード
プリンストン
バスコンバータ
32 ビット
18 ビット
バスコンバータ
X バス
16
R バス
周辺回路
DS07–16314–3
バスコントローラ
23
MB91307 シリーズ
3. プログラミングモデル
・ 基本プログラミングモデル
32 ビット
〔初期値〕
XXXX XXXXH
R0
R1
汎用レジスタ
R12
R13
AC
R14
FP
XXXX XXXXH
R15
SP
0000 0000H
プログラムカウンタ
PC
プログラムステータス
PS
テーブルベースレジスタ
TBR
リターンポインタ
RP
システムスタックポインタ
SSP
ユーザスタックポインタ
USP
乗除算結果レジスタ
MDH
⎯
ILM
⎯
SCR
CCR
MDL
24
DS07–16314–3
MB91307 シリーズ
4. レジスタ
・汎用レジスタ
32 ビット
〔初期値〕
R0
R1
XXXX XXXXH
R12
R13
AC
R14
FP
XXXX XXXXH
R15
SP
0000 0000H
レジスタ R0 ∼ R15 は汎用レジスタです。 各種演算におけるアキュムレータ , およびメモリアクセスのポインタとして
使用されます。
16本のレジスタのうち, 以下に示すレジスタは特殊な用途を想定しており, そのために一部の命令が強化されています。
R13：仮想アキュムレータ
R14：フレームポインタ
R15：スタックポインタ
リセットによる初期値は , R0 ∼ R14 は不定です。 R15 は , 00000000H (SSP の値 ) となります。
・PS (Program Status)
プログラムステータスを保持するレジスタで , ILM と SCR, CCR の 3 つのパートに分かれています。
図中 , 未定義のビットはすべて予約ビットです。読出し時 , 常に “0” が読み出されます。書込みは無効です。
ビット位置→ 31
20
16
10
⎯
0
8 7
⎯
ILM
SCR
CCR
PS
・CCR (Condition Code Register)
7
6
5
4
3
2
1
0
[ 初期値 ]
⎯
⎯
S
I
N
Z
V
C
- - 00XXXXB
CCR
S
I
N
Z
V
C
：スタックフラグ , リセットにより “0” にクリアされます。
：割込み許可フラグ , リセットにより “0” にクリアされます。
：ネガティブフラグ , リセットによる初期状態は不定です。
：ゼロフラグ , リセットによる初期状態は不定です。
：オーバフローフラグ , リセットによる初期状態は不定です。
：キャリフラグ , リセットによる初期状態は不定です。
DS07–16314–3
25
MB91307 シリーズ
・SCR (System Condition code Register)
10
9
8
[ 初期値 ]
D1
D0
T
XX0B
SCR
ステップ除算用フラグ
ステップ除算実行時の中間データを保持します。
ステップトレーストラップフラグ
ステップトレーストラップを有効にするかどうかを指定するフラグです。
ステップトレーストラップの機能はエミュレータが使用します。エミュレータ使用時 , ユーザプログラム中での使用
はできません。
・ILM
20
19
18
17
16
ILM4 ILM3 ILM2 ILM1 ILM0
[ 初期値 ]
01111B
ILM
割込みレベルマスク値を保持するレジスタで , この ILM の保持する値がレベルマスクに使用されます。
リセットにより , 15 (01111B) に初期化されます。
・PC (Program Counter)
31
0
PC
[ 初期値 ]
XXXXXXXXH
PC
プログラムカウンタで , 実行している命令のアドレスを示しています。
リセットによる初期値は不定です。
・TBR (Table Base Register)
31
0
TBR
[ 初期値 ]
000FFC00H
TBR
テーブルベースレジスタで , EIT 処理の際に使用されるベクタテーブルの先頭アドレスを保持します。
リセットによる初期値は , 000FFC00H です。
・RP (Return Pointer)
31
0
RP
[ 初期値 ]
XXXXXXXXH
RP
リターンポインタで , サブルーチンから復帰するアドレスを保持します。
CALL 命令実行時 , PC の値がこの RP に転送されます。
RET 命令実行時 , RP の内容が PC に転送されます。
リセットによる初期値は不定です。
26
DS07–16314–3
MB91307 シリーズ
・SSP (System Stack Pointer)
31
0
SSP
[ 初期値 ]
00000000H
SSP
SSP は , システムスタックポインタです。
S フラグが “0” のとき , R15 として機能します。
SSP を明示的に指定することも可能です。
また , EIT 発生時に , PS と PC を退避するスタックを指定するスタックポインタとしても使用されます。
リセットによる初期値は 00000000H です。
・USP (User Stack Pointer)
31
0
USP
[ 初期値 ]
XXXXXXXXH
USP
USP は , ユーザスタックポインタです。
S フラグが “1” のとき , R15 として機能します。
USP を明示的に指定することも可能です。
リセットによる初期値は不定です。
RETI 命令での使用はできません。
・乗除算レジスタ (Multiply & Divide register)
31
0
MDH
MDL
乗除算レジスタ
乗除算用のレジスタで , おのおの 32 ビット長です。
リセットによる初期値は不定です。
DS07–16314–3
27
MB91307 シリーズ
■ モード設定
FR ファミリでは , モード端子 (MD2, MD1, MD0) とモードレジスタ (MODR) で動作モードの設定を行います。
1. モード端子
MD2, MD1, MD0 の 3 端子で , モードベクタフェッチに関する指定 , およびテストモードの設定を行います。
モード端子
MD2
MD1
MD0
0
0
1
モード名
リセットベクタ
アクセス領域
外部 ROM モードベクタ
外部
備 考
バス幅はモードレジスタで設定
2. モードレジスタ (MODR)
モードベクタフェッチによって “0000 07FDH” に書き込むデータを , モードデータと呼びます。
“0000 07FDH” に存在するのはモードレジスタ (MODR) で , 本レジスタに設定が行われた後 , 本レジスタの設定に従った
動作モードで動作します。
モードレジスタは , INIT レベルのリセット要因でしか設定されません。また , ユーザプログラムからは書き込めません。
（注意事項）FR ファミリのモードレジスタのアドレス (0000 07FFH) には何も存在しません。
＜レジスタ詳細説明＞
MODR
アドレス
0000 07FDH
7
6
5
4
3
2
1
0
初期値
0
0
0
0
0
ROMA
WTH1
WTH0
XXXXXXXXB
動作モード設定ビット
[bit7 ∼ bit3] 予約ビット
必ず “00000” を設定してください。“00000” 以外の値を設定した時の動作は保証できません。
[bit2] ROMA ( 内蔵 RAM イネーブルビット )
内蔵 RAM 領域を有効にするかどうかを設定します。
ROMA
機 能
備 考
0
外部 ROM モード
内蔵 RAM 領域が外部領域になります。
1
内部 RAM モード
内蔵 RAM 領域が有効となり , 内蔵 RAM 128 K バイトが使用できます。
[bit1, bit0] WTH1, WTH0 ( バス幅指定ビット )
外部バスモード時のバス幅指定の設定を行います。
外部バスモード時 , この値が ACR0(CS0 領域 ) の DBW1, DBW0 ビットに設定されます。
28
WTH1
WTH0
0
0
8 ビット
0
1
16 ビット
1
0
設定禁止
1
1
設定禁止
バス幅
DS07–16314–3
MB91307 シリーズ
■ メモリ空間
1. メモリ空間
FR ファミリの論理アドレス空間は 4 G バイト (232 番地 ) あり , CPU はリニアにアクセスを行います。
・ダイレクトアドレッシング領域
アドレス空間の下記の領域は I/O 用に使用されます。
この領域をダイレクトアドレッシング領域と呼び , 命令中で直接オペランドのアドレスを指定できます。
ダイレクト領域は , アクセスするデータのサイズにより , 以下のように異なります。
⇒ バイトデータアクセス
：000H ∼ 0FFH
⇒ ハーフワードデータアクセス ：000H ∼ 1FFH
⇒ ワードデータアクセス
：000H ∼ 3FFH
2. メモリマップ
下図は , 本品種のメモリ空間を示します。
MB91307R
内 ROM 外バスモード
MB91306R
内 ROM 外バスモード
MB91307R/MB91306R
外部バスモード
0000 0000H
0000 0000H
I/O
I/O
I/O
0000 0400H
0000 0400H
I/O
I/O
I/O
0001 0000H
I/O マップ参照
0001 0000H
アクセス禁止
0004 0000H
0005 0000H
ダイレクト
アドレッシング領域
内蔵 RAM
128 K バイト
アクセス禁止
アクセス禁止
0004 0000H
内蔵 RAM
64 K バイト
0006 0000H
アクセス禁止
外部領域
0006 0000H
アクセス禁止
0010 0000H
0010 0000H
外部領域
外部領域
外部領域
FFFF FFFFH
DS07–16314–3
29
MB91307 シリーズ
・内蔵 RAM 使用方法
MB91307R は , 内蔵 RAM を 128 K バイト , MB91306R は内蔵 RAM を 64 K バイト搭載しています。
この RAM を有効にするためにはモードレジスタで内部 ROM 外部バスモード (ROMA ＝ 1) にしなければなりません。
本品種での注意点
・ リセットベクタは , 000F FFFCH 固定です。
・ MB91307R の場合 , 128 K バイトの RAM 領域は , 0004 0000H ∼ 0005 FFFFH に配置され , MB91306R の場合 , 64 K バイ
トの RAM 領域は 0004 0000H ∼ 0004 FFFFH に配置されます。
領域 0006 0000H ∼ 000F FFFFH はアクセス禁止です。
・ RAM を使用する場合はモードレジスタで内部 ROM 外部バスモードにしなければいけません。
・ 内部 ROM 外部バスモードにすると内蔵 RAM 領域は使用できますが , ベクタ領域 000F FFXXH が内部領域になり外部
にアクセスしなくなりますので , 次からの説明を参照して使用してください。
RAM に命令コードを配置する場合は , 0005 FFF8H ∼ 0005 FFFFH の最終アドレス 8 バイトには配置しないでください。
( 命令コード配置禁止領域 )
モード解除後
内 ROM 外バスモード
リセット解除後
MB91307R
MB91306R
I/O
ダイレクト
アドレッシング
領域
I/O
I/O
I/O
I/O マップ参照
I/O
I/O
アクセス禁止
アクセス禁止
アクセス禁止
外部領域
内蔵 RAM
128 K バイト
外部領域
アクセス禁止
アクセス禁止
外部領域
外部領域
外部領域
0000 0000H
0000 0400H
0001 0000H
0004 0000H
0005 0000H
内蔵 RAM
64 K バイト
0006 0000H
0010 0000H
FFFF FFFFH
：網掛けは内部領域です。
モードレジスタ設定後はベクタ領域が内部になるため , モードレジスタに書き込む前に TBR レジスタを書換えて
ベクタ領域を外部領域に移動する必要があります。
30
DS07–16314–3
MB91307 シリーズ
■ ユーザプログラムの初期化
内蔵 RAM を使用する場合の使用方法について例を示して順次説明します。
MB91306R の場合は , 内蔵 RAM 領域が違うだけで設定は同じです。
1. ハードウェア設計条件
MB91307 シリーズ
CS0
外部 ROM
A19 ∼ A1
1) 1 M バイトの外部 ROM を 0010 0000H から配置した場合を想定する。
リンカにてプログラムをここへ配置する ( このアドレス以外でも以下の説明への適用は可 )
2) アドレスは A19 ∼ A1 (1 M バイト ) を ROM につないであり , それ以上のアドレスは CS0 を用いる。
3) モード端子 (MD2, MD1, MD0) は外部ベクタに設定する。
4) リセットベクタは 001F FFFCH に記載する。同様にモードベクタは 001F FFF8H に記載する。
2. リセット解除直後
0000 0000H
MB91307 シリーズ
0004 0000H
CS0
外部 ROM
外部 ROM
FFFF FFFFH
ROM の 1 M バイトの
空間がアドレスマップ
上繰り返して見える。
1) リセット解除後 , CPU は 000F FFF8H からモードベクタを 000F FFFCH からリセットベクタを取り込もうとするが ,
外部ベクタの設定であるため外部へ取りに行く。ところが CS0 の初期値により外部空間は 1 M バイトの外部
ROM が繰り返して見える状態になっているので , モードベクタとリセットベクタそのものは外部 ROM の
001F FFF8H および 001F FFFCH に記載されているものを取り込むことになる。
2) 分岐先はリンカで 001X XXXXH のいずれかに入るようにしてあるので , 以降のプログラム実行は , このあたりで
行われます。
DS07–16314–3
31
MB91307 シリーズ
3. ユーザプログラム初期化ステップ
0000 0000H
MB91307 シリーズ
0004 0000H
CS0
外部 ROM
0010 0000H
外部 ROM
001F FFFFH
FFFF FFFFH
ROM の 1 M バイトの空
間がアドレスマップの
1 M バイトと一致する。
1) 割込みテーブルを 001F FFXXH になるように TBR を設定し , その後各種初期化を行う。
この過程で chip select の設定も行うが , この時 CS0 のアドレスを 001X XXXXH で有効になるように設定する。設
定の前後では CS0 のデコード結果は変わらないので CPU は外部 ROM 上のプログラムをそのまま実行し続ける。
2) 必要であれば RAM の内容を初期化します。
3) 初期化が完了して , アプリケーションプログラムを実行できるようになります。
32
DS07–16314–3
MB91307 シリーズ
■ I/O マップ
メモリ空間領域と周辺リソースの各レジスタの対応を示します。
[ 表の見方 ]
レジスタ
アドレス
000000H
＋0
＋1
＋2
＋3
PDR0 [R/W]
PDR1 [R/W]
PDR2 [R/W]
PDR3 [R/W]
XXXXXXXX
XXXXXXXX
XXXXXXXX
XXXXXXXX
機能ブロック
T-unit
Port Data Register
リード / ライト アトリビュート
リセット後のレジスタ初期値
レジスタ名 (1 コラムのレジスタが 4n 番地 , 2 コラムが 4n ＋ 2 番地 •••)
最左のレジスタ番地 ( ワードでアクセスした際は , 1 コラム目のレジスタが
データの MSB 側となる。)
（注意事項）レジスタのビット値は , 以下のように初期値を表します。
“1” ：初期値 “1”
“0” ：初期値 “0”
“X” ：初期値 “X”
“−” ：その位置に物理的にレジスタがない
DS07–16314–3
33
MB91307 シリーズ
アドレス
レジスタ
＋0
＋1
000000H
⎯
⎯
000004H
⎯
⎯
000008H
＋3
PDR2 [R/W]
機能ブロック
⎯
XXXXXXXX
PDR6 [R/W]
PDR7 [R/W]
XXXXXXXX
-------X
PDR8 [R/W]
PDR9 [R/W]
PDRA [R/W]
PDRB [R/W]
--X--XXX
XXXXXXX-
XXXXXXXX
XXXXXXXX
T-unit
Port Data Register
⎯
00000CH
000010H
＋2
PDRG [R/W]
PDRH [R/W]
PDRI [R/W]
PDRJ [R/W]
-----XXX
XXX00XXX
---XXXXX
XXXXXXXX
000018H
⎯
R-bus
Port Data Register
00001CH
000020H
⎯
Reserved
00003CH
000040H
000044H
000048H
EIRR [R/W]
ENIR [R/W]
ELVR [R/W]
00000000
00000000
00000000
DICR [R/W]
HRCL [R/W]
-------0
0--11111
TMRLR [W]
XXXXXXXX XXXXXXXX
000050H
000058H
XXXXXXXX XXXXXXXX
000060H
000064H
000068H
00006CH
XXXXXXXX XXXXXXXX
Reload Timer 0
TMR [R]
XXXXXXXX XXXXXXXX
TMCSR [R/W]
⎯
Reload Timer 1
----0000 00000000
TMRLR [W]
XXXXXXXX XXXXXXXX
TMR [R]
XXXXXXXX XXXXXXXX
TMCSR [R/W]
⎯
00005CH
TMR [R]
----0000 00000000
TMRLR [W]
000054H
DLYI/I-unit
TMCSR [R/W]
⎯
00004CH
⎯
Ext int
Reload Timer 2
----0000 00000000
SSR [R/W]
SIDR [R/W]
SCR [R/W]
SMR [R/W]
00001-00
XXXXXXXX
00000100
00--0-0-
UTIM [R] (UTIMR [W] )
DRCL [W]
UTIMC [R/W]
--------
0--00001
00000000 00000000
SSR [R/W]
SIDR [R/W]
SCR [R/W]
SMR [R/W]
00001-00
XXXXXXXX
00000100
00--0-0-
UTIM [R] (UTIMR [W] )
DRCL [W]
UTIMC [R/W]
--------
0--00001
00000000 00000000
UART0
U- タイマ 0
UART1
U- タイマ 1
（続く）
34
DS07–16314–3
MB91307 シリーズ
レジスタ
アドレス
000070H
000074H
＋0
＋1
＋2
＋3
SSR [R/W]
SIDR [R/W]
SCR [R/W]
SMR [R/W]
00001-00
XXXXXXXX
00000100
00--0-0-
UTIM [R] (UTIMR [W] )
DRCL [W]
UTIMC [R/W]
--------
0--00001
ADCS
[R/W]
00000000 00000000
ADCR
000078H
[R]
------XX XXXXXXXX
00000000 00000000
機能ブロック
UART2
U- タイマ 2
A/D Converter
逐次比較
00007CH
⎯
Reserved
000080H
⎯
Reserved
000084H
⎯
Reserved
000088H
⎯
Reserved
00008CH
⎯
Reserved
000090H
⎯
Reserved
000094H
IBCR [R/W]
IBSR [R/W]
00000000
00000000
000098H
00009CH
ITBA [R/W]
------00 00000000
ITMK [R/W]
ISMK [R/W]
ISBA [R/W]
01111111
00000000
IDAR [R/W]
ICCR [R/W]
IDBL [R/W]
00000000
0-011111
-------0
00----11 11111111
⎯
I2C interface
0000A0H
⎯
Reserved
0000A4H
⎯
Reserved
0000A8H
⎯
Reserved
0000ACH
⎯
Reserved
0000B0H
⎯
Reserved
000200H
000204H
DMACA0 [R/W]
00000000 0000XXXX XXXXXXXX XXXXXXXX
DMACB4 [R/W]
DMAC
00000000 00000000 00000000 00000000
（続く）
DS07–16314–3
35
MB91307 シリーズ
アドレス
000208H
00020CH
000210H
000214H
000218H
00021CH
000220H
000224H
レジスタ
＋0
＋1
＋2
＋3
機能ブロック
DMACA1 [R/W]
00000000 0000XXXX XXXXXXXX XXXXXXXX
DMACB4 [R/W]
00000000 00000000 00000000 00000000
DMACA2 [R/W]
00000000 0000XXXX XXXXXXXX XXXXXXXX
DMACB4 [R/W]
00000000 00000000 00000000 00000000
DMACA3 [R/W]
00000000 0000XXXX XXXXXXXX XXXXXXXX
DMAC
DMACB4 [R/W]
00000000 00000000 00000000 00000000
DMACA4 [R/W]
00000000 0000XXXX XXXXXXXX XXXXXXXX
DMACB4 [R/W]
00000000 00000000 00000000 00000000
⎯
000228H
00022CH
⎯
Reserved
00023CH
000240H
DMACR [R/W]
0XX00000 XXXXXXXX XXXXXXXX XXXXXXXX
DMAC
000244H
⎯
Reserved
000278H
⎯
Reserved
00027CH
⎯
Reserved
⎯
Reserved
⎯
Reserved
000274H
000280H
0002FCH
000300H
000304H
ISIZE [R/W]
⎯
------00
Instruction Cache
000308H
⎯
Reserved
0003E0H
（続く）
36
DS07–16314–3
MB91307 シリーズ
レジスタ
アドレス
＋0
＋1
＋2
ICHRC [R/W]
⎯
0003E4H
＋3
機能ブロック
Instruction Cache
0 ‐ 000000
0003E8H
⎯
Reserved
0003ECH
BSD0 [W]
0003F0H
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
BSD1 [R/W]
0003F4H
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
BSDC [W]
0003F8H
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
BSRR [R]
0003FCH
000400H
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
DDRG [R/W]
DDRH [R/W]
DDRI [R/W]
DDRJ [R/W]
----000
00011000
--000000
00000000
⎯
000404H
000408H
⎯
00040CH
⎯
000410H
Bit Search Module
R-bus
Port Direction Register
PFRG [R/W]
PFRH [R/W]
PFRI [R/W]
----0000
0000000-
--00-00-
⎯
⎯
000414H
000418H
⎯
00041CH
⎯
R-bus
Port Function Register
000420H
⎯
Reserved
00043CH
000440H
000444H
000448H
00044CH
ICR00 [R/W]
ICR01 [R/W]
ICR02 [R/W]
ICR03 [R/W]
---11111
---11111
---11111
---11111
ICR04 [R/W]
ICR05 [R/W]
ICR06 [R/W]
ICR07 [R/W]
---11111
---11111
---11111
---11111
ICR08 [R/W]
ICR09 [R/W]
ICR10 [R/W]
ICR11 [R/W]
---11111
---11111
---11111
---11111
ICR12 [R/W]
ICR13 [R/W]
ICR14 [R/W]
ICR15 [R/W]
---11111
---11111
---11111
---11111
Interrupt Control unit
（続く）
DS07–16314–3
37
MB91307 シリーズ
アドレス
000450H
000454H
000458H
00045CH
000460H
000464H
000468H
00046CH
レジスタ
＋0
＋1
＋2
＋3
ICR16 [R/W]
ICR17 [R/W]
ICR18 [R/W]
ICR19 [R/W]
---11111
---11111
---11111
---11111
ICR20 [R/W]
ICR21 [R/W]
ICR22 [R/W]
ICR23 [R/W]
---11111
---11111
---11111
---11111
ICR24 [R/W]
ICR25 [R/W]
ICR26 [R/W]
ICR27 [R/W]
---11111
---11111
---11111
---11111
ICR28 [R/W]
ICR29 [R/W]
ICR30 [R/W]
ICR31 [R/W]
---11111
---11111
---11111
---11111
ICR32 [R/W]
ICR33 [R/W]
ICR34 [R/W]
ICR35 [R/W]
---11111
---11111
---11111
---11111
ICR36 [R/W]
ICR37 [R/W]
ICR38 [R/W]
ICR39 [R/W]
---11111
---11111
---11111
---11111
ICR40 [R/W]
ICR41 [R/W]
ICR42 [R/W]
ICR43 [R/W]
---11111
---11111
---11111
---11111
ICR44 [R/W]
ICR45 [R/W]
ICR46 [R/W]
ICR47 [R/W]
---11111
---11111
---11111
---11111
機能ブロック
Interrupt Control unit
000470H
⎯
00047CH
000480H
000484H
RSRR [R/W]
10000000 *
2
STCR [R/W]
00110011 *
TBCR [R/W]
2
CTBR [W]
1
00XXXX00 *
XXXXXXXX
CLKR [R/W]
WPR [W]
DIVR0 [R/W]
DIVR1 [R/W]
00000000 *1
XXXXXXXX
00000011 *1
00000000 *1
Clock Control unit
000488H
⎯
Reserved
0005FCH
＊ 1:リセットレベルで初期値が異なるレジスタです。表示は , INIT レベルのものです。
＊ 2:リセットレベルで初期値が異なるレジスタです。表示は , INIT 端子による INIT レベルのものです。
（続く）
38
DS07–16314–3
MB91307 シリーズ
レジスタ
アドレス
＋0
＋1
000600H
⎯
⎯
000604H
⎯
⎯
000608H
＋2
＋3
DDR2 [R/W]
⎯
00000000
DDR6 [R/W]
DDR7 [R/W]
00000000
00000000
DDR8 [R/W]
DDR9 [R/W]
DDRA [R/W]
DDRB [R/W]
--0--000
00000000
00000000
00000000
⎯
⎯
PFR6 [R/W]
PFR7 [R/W]
11111111
-------1
000610H
⎯
⎯
000614H
⎯
⎯
PFR8 [R/W]
PFR9 [R/W]
PFRA [R/W]
PFRB1 [R/W]
--1--0--
1111111-
0-001101
00000000
00061CH
T-unit
Port Direction Register
⎯
00060CH
000618H
機能ブロック
T-unit
Port Function Register
PFRB2 [R/W]
00------
000620H
⎯
000624H
⎯
000628H
⎯
Reserved
00063FH
000640H
000644H
000648H
00064CH
000650H
000654H
000658H
00065CH
000660H
ASR0 [R/W]
ACR0 [R/W]
00000000 00000000
1111XX00 00000000
ASR1 [R/W]
ACR1 [R/W]
XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX
ASR2 [R/W]
ACR2 [R/W]
XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX
ASR3 [R/W]
ACR3 [R/W]
XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX
ASR4 [R/W]
ACR4 [R/W]
XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX
ASR5 [R/W]
ACR5 [R/W]
XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX
ASR6 [R/W]
ACR6 [R/W]
XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX
ASR7 [R/W]
ACR7 [R/W]
XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX
AWR0 [R/W]
AWR1 [R/W]
011111111 11111111
XXXXXXXX XXXXXXXX
T-unit
（続く）
DS07–16314–3
39
MB91307 シリーズ
アドレス
000664H
000668H
00066CH
レジスタ
＋0
＋1
＋2
AWR2 [R/W]
AWR3 [R/W]
XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX
AWR4 [R/W]
AWR5 [R/W]
XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX
AWR6 [R/W]
AWR7 [R/W]
XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX
000670H
⎯
000674H
⎯
000678H
機能ブロック
T-unit
IOWR0 [R/W]
IOWR1 [R/W]
IOWR2 [R/W]
XXXXXXXX
XXXXXXXX
XXXXXXXX
⎯
⎯
00067CH
000680H
＋3
CSER [R/W]
CHER [R/W]
000000001
11111111
TCR [R/W]
⎯
00000000
⎯
000684H
000684H
⎯
Reserved
⎯
⎯
⎯
Reserved
0007F8H
0007FCH
000800H
000AFCH
000B00H
000B04H
000B08H
000B0CH
000B10H
ESTS0 [R/W]
ESTS1 [R/W]
ESTS2 [R]
X0000000
XXXXXXXX
1XXXXXXX
ECTL0 [R/W]
ECTL1 [R/W]
ECTL2 [W]
ECTL3 [R/W]
0X000000
00000000
000X0000
00X00X11
ECNT0 [W]
ECNT1 [W]
EUSA [W]
EDTC [W]
XXXXXXXX
XXXXXXXX
XXX00000
0000XXXX
⎯
DSU
EWPT [R]
⎯
00000000 00000000
EDTR0 [W]
EDTR1 [W]
XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX
000B14H
⎯
000B1CH
（続く）
40
DS07–16314–3
MB91307 シリーズ
アドレス
000B20H
000B24H
000B28H
000B2CH
000B30H
000B34H
000B38H
000B3CH
000B40H
000B44H
000B48H
000B4CH
000B50H
000B54H
000B58H
000B5CH
000B60H
000B64H
000B68H
レジスタ
＋0
＋1
＋2
＋3
機能ブロック
EIA0 [W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
EIA1 [W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
EIA2 [W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
EIA3 [W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
EIA4 [W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
EIA5 [W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
EIA6 [W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
EIA7 [W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
EDTA [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
EDTM [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
DSU
EOA0 [W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
EOA1 [W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
EPCR [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
EPSR [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
EIAM0 [W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
EIAM1 [W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
EOAM0/EODM0 [W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
EOAM1/EODM1 [W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
EOD0 [W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
（続く）
DS07–16314–3
41
MB91307 シリーズ
（続き）
アドレス
000B6CH
レジスタ
＋0
＋1
＋2
＋3
EOD1 [W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
機能ブロック
DSU
000B70H
⎯
Reserved
000FFCH
001000H
001004H
001008H
00100CH
001010H
001014H
001018H
00101CH
001020H
001024H
42
DMASA0 [R/W]
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
DMADA0 [R/W]
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
DMASA1 [R/W]
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
DMADA1 [R/W]
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
DMASA2 [R/W]
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
DMADA2 [R/W]
DMAC
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
DMASA3 [R/W]
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
DMADA3 [R/W]
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
DMASA4 [R/W]
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
DMADA4 [R/W]
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
DS07–16314–3
MB91307 シリーズ
■ 割込み要因と割込みベクタ
割込み番号
10 進
16 進
割込み
レベル
オフセット
TBR デフォルト
のアドレス
リセット
0
00
⎯
3FCH
000FFFFCH
モードベクタ
1
01
⎯
3F8H
000FFFF8H
システム予約
2
02
⎯
3F4H
000FFFF4H
システム予約
3
03
⎯
3F0H
000FFFF0H
システム予約
4
04
⎯
3ECH
000FFFECH
システム予約
5
05
⎯
3E8H
000FFFE8H
システム予約
6
06
⎯
3E4H
000FFFE4H
コプロセッサ不在トラップ
7
07
⎯
3E0H
000FFFE0H
コプロセッサエラートラップ
8
08
⎯
3DCH
000FFFDCH
INTE 命令
9
09
⎯
3D8H
000FFFD8H
命令ブレーク例外
10
0A
⎯
3D4H
000FFFD4H
オペランドブレークトラップ
11
0B
⎯
3D0H
000FFFD0H
ステップトレーストラップ
12
0C
⎯
3CCH
000FFFCCH
NMI 要求 (tool)
13
0D
⎯
3C8H
000FFFC8H
未定義命令例外
14
0E
⎯
3C4H
000FFFC4H
NMI 要求
15
0F
15 (FH) 固定
3C0H
000FFFC0H
外部割込み 0
16
10
ICR00
3BCH
000FFFBCH
外部割込み 1
17
11
ICR01
3B8H
000FFFB8H
外部割込み 2
18
12
ICR02
3B4H
000FFFB4H
外部割込み 3
19
13
ICR03
3B0H
000FFFB0H
外部割込み 4
20
14
ICR04
3ACH
000FFFACH
外部割込み 5
21
15
ICR05
3A8H
000FFFA8H
外部割込み 6
22
16
ICR06
3A4H
000FFFA4H
外部割込み 7
23
17
ICR07
3A0H
000FFFA0H
リロードタイマ 0
24
18
ICR08
39CH
000FFF9CH
リロードタイマ 1
25
19
ICR09
398H
000FFF98H
リロードタイマ 2
26
1A
ICR10
394H
000FFF94H
UART0 ( 受信完了 )
27
1B
ICR11
390H
000FFF90H
UART1 ( 受信完了 )
28
1C
ICR12
38CH
000FFF8CH
UART2 ( 受信完了 )
29
1D
ICR13
388H
000FFF88H
UART0 ( 送信完了 )
30
1E
ICR14
384H
000FFF84H
UART1 ( 送信完了 )
31
1F
ICR15
380H
000FFF80H
UART2 ( 送信完了 )
32
20
ICR16
37CH
000FFF7CH
DMAC0 ( 終了 , エラー )
33
21
ICR17
378H
000FFF78H
DMAC1 ( 終了 , エラー )
34
22
ICR18
374H
000FFF74H
DMAC2 ( 終了 , エラー )
35
23
ICR19
370H
000FFF70H
DMAC3 ( 終了 , エラー )
36
24
ICR20
36CH
000FFF6CH
DMAC4 ( 終了 , エラー )
37
25
ICR21
368H
000FFF68H
割 込 み 要 因
A/D
38
26
ICR22
364H
000FFF64H
I2C
39
27
ICR23
360H
000FFF60H
システム予約
40
28
ICR24
35CH
000FFF5CH
システム予約
41
29
ICR25
358H
000FFF58H
（続く）
DS07–16314–3
43
MB91307 シリーズ
（続き）
割込み番号
10 進
16 進
割込み
レベル
オフセット
TBR デフォルト
のアドレス
システム予約
42
2A
ICR26
354H
000FFF54H
システム予約
43
2B
ICR27
350H
000FFF50H
U- タイマ 0
44
2C
ICR28
34CH
000FFF4CH
U- タイマ 1
45
2D
ICR29
348H
000FFF48H
U- タイマ 2
46
2E
ICR30
344H
000FFF44H
タイムベースタイマオーバフロー
47
2F
ICR31
340H
000FFF40H
システム予約
48
30
ICR32
33CH
000FFF3CH
システム予約
49
31
ICR33
338H
000FFF38H
システム予約
50
32
ICR34
334H
000FFF34H
システム予約
51
33
ICR35
330H
000FFF30H
システム予約
52
34
ICR36
32CH
000FFF2CH
システム予約
53
35
ICR37
328H
000FFF28H
システム予約
54
36
ICR38
324H
000FFF24H
システム予約
55
37
ICR39
320H
000FFF20H
システム予約
56
38
ICR40
31CH
000FFF1CH
システム予約
57
39
ICR41
318H
000FFF18H
システム予約
58
3A
ICR42
314H
000FFF14H
システム予約
59
3B
ICR43
310H
000FFF10H
システム予約
60
3C
ICR44
30CH
000FFF0CH
システム予約
61
3D
ICR45
308H
000FFF08H
システム予約
62
3E
ICR46
304H
000FFF04H
遅延割込要因ビット
63
3F
ICR47
300H
000FFF00H
システム予約 (REALOS にて使用 )
64
40
⎯
2FCH
000FFEFCH
システム予約 (REALOS にて使用 )
65
41
⎯
2F8H
000FFEF8H
システム予約
66
42
⎯
2F4H
000FFEF4H
システム予約
67
43
⎯
2F0H
000FFEF0H
システム予約
68
44
⎯
2ECH
000FFEECH
システム予約
69
45
⎯
2E8H
000FFEE8H
システム予約
70
46
⎯
2E4H
000FFEE4H
システム予約
71
47
⎯
2E0H
000FFEE0H
システム予約
72
48
⎯
2DCH
000FFEDCH
システム予約
73
49
⎯
2D8H
000FFED8H
システム予約
74
4A
⎯
2D4H
000FFED4H
システム予約
75
4B
⎯
2D0H
000FFED0H
システム予約
76
4C
⎯
2CCH
000FFECCH
システム予約
77
4D
⎯
2C8H
000FFEC8H
システム予約
78
4E
⎯
2C4H
000FFEC4H
⎯
割 込 み 要 因
システム予約
79
4F
80
50
255
FF
000FFEC0H
000FFEBCH
000H
000FFC00H
⎯
INT 命令で使用
44
2C0H
2BCH
DS07–16314–3
MB91307 シリーズ
■ 周辺リソース
1. 割込みコントローラ
(1) 概要
割込みコントローラは , 割込み受付 / 調停処理を行います。
・ハードウェア構成
本モジュールは , 以下のものより構成されます。
・ ICR レジスタ
・ 割込み優先度判定回路
・ 割込みレベル , 割込み番号 ( ベクタ ) 発生部
・ ホールドリクエスト取り下げ要求発生部
・主要機能
本モジュールには , 主に以下のような機能があります。
・ NMI 要求 / 割込み要求の検出
・ 優先度判定 ( レベルおよび番号による )
・ 判定結果の要因の割込みレベル伝達 (CPU へ )
・ 判定結果の要因の割込み番号伝達 (CPU へ )
・ NMI/ 割込みレベルが “11111” 以外の割込み発生によるストップモードからの復帰指示 (CPU へ )
・ バスマスタへのホールドリクエスト取り下げ要求発生
DS07–16314–3
45
MB91307 シリーズ
(2) レジスタ一覧
bit 7
6
5
4
3
2
1
0
アドレス： 00000440H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR00
アドレス： 00000441H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR01
アドレス： 00000442H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR02
アドレス： 00000443H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR03
アドレス： 00000444H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR04
アドレス： 00000445H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR05
アドレス： 00000446H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR06
アドレス： 00000447H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR07
アドレス： 00000448H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR08
アドレス： 00000449H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR09
アドレス： 0000044AH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR10
アドレス： 0000044BH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR11
アドレス： 0000044CH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR12
アドレス： 0000044DH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR13
アドレス： 0000044EH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR14
アドレス： 0000044FH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR15
アドレス： 00000450H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR16
アドレス： 00000451H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR17
アドレス： 00000452H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR18
アドレス： 00000453H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR19
アドレス： 00000454H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR20
アドレス： 00000455H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR21
アドレス： 00000456H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR22
アドレス： 00000457H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR23
アドレス： 00000458H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR24
アドレス： 00000459H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR25
アドレス： 0000045AH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR26
アドレス： 0000045BH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR27
アドレス： 0000045CH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR28
アドレス： 0000045DH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR29
アドレス： 0000045EH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR30
アドレス： 0000045FH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR31
R
R/W
R/W
R/W
R/W
（続く）
46
DS07–16314–3
MB91307 シリーズ
（続き）
bit 7
6
5
4
3
2
1
0
アドレス： 00000460H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR32
アドレス： 00000461H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR33
アドレス： 00000462H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR34
アドレス： 00000463H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR35
アドレス： 00000464H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR36
アドレス： 00000465H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR37
アドレス： 00000466H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR38
アドレス： 00000467H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR39
アドレス： 00000468H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR40
アドレス： 00000469H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR41
アドレス： 0000046AH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR42
アドレス： 0000046BH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR43
アドレス： 0000046CH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR44
アドレス： 0000046DH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR45
アドレス： 0000046EH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR46
アドレス： 0000046FH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR47
R
R/W
R/W
R/W
R/W
LVL4
LVL3
LVL2
LVL1
LVL0
R
R/W
R/W
R/W
R/W
アドレス： 00000045H
MHALTI
R/W
DS07–16314–3
⎯
⎯
HRCL
47
MB91307 シリーズ
(3) ブロックダイヤグラム
UNMI
ウェイクアップ (LEVEL ≠ 11111 のとき “1”)
優先度判定
LEVEL4 ∼ LEVEL0
5
NMI 処理
レベル判定
RI00
ICR00
ベクタ判定
RI47
6
レベル ,
ベクタ
発生
HLDREQ
取下げ
要求
MHALTI
VCT5 ∼ VCT0
ICR47
(DLYIRQ)
R-bus
48
DS07–16314–3
MB91307 シリーズ
2. 外部割込み・NMI 制御部
(1) 概要
外部割込み制御部は , NMI および INT0 ∼ INT7 に入力される外部割込み要求の制御を行うブロックです。
検出する要求のレベルとして , “H”, “L”, “ 立上りエッジ ”, “ 立下りエッジ ” から選択できます (NMI 以外 ) 。
(2) レジスタ一覧
・外部割込み許可レジスタ (ENIR)
bit
7
EN7
6
5
4
3
2
1
0
EN6
EN5
EN4
EN3
EN2
EN1
EN0
13
12
11
10
9
8
ER5
ER4
ER3
ER2
ER1
ER0
13
12
11
10
9
8
・外部割込み要因レジスタ (EIRR)
bit
15
14
ER7
ER6
・要求レベル設定レジスタ (ELVR)
bit
15
14
bit
LB7
LA7
LB6
LA6
LB5
LA5
LB4
LA4
7
6
5
4
3
2
1
0
LB3
LA3
LB2
LA2
LB1
LA1
LB0
LA0
(3) ブロックダイヤグラム
R-bus
8
割込み許可レジスタ
割込み
要求
9
ゲート
8
要因 F/F
エッジ検出回路
9
INT0 ∼ INT7
NMI
割込み要因レジスタ
8
要求レベル設定レジスタ
DS07–16314–3
49
MB91307 シリーズ
3. REALOS 関連ハード
REALOS 関連ハードは , リアルタイム OS により使用されます。したがって , REALOS を使用する場合にはユーザプログ
ラムでの使用はできません。
・遅延割込みモジュール
(1) 概要
遅延割込みモジュールは , タスク切換え用の割込みを発生するためのモジュールです。
本モジュールを使用することで , ソフトウェアで CPU に対して割込み要求の発生 / 取消しを行うことができます。
(2) レジスタ一覧
bit
7
6
5
4
3
2
1
0
アドレス： 00000044H
⎯
⎯
⎯
⎯
⎯
⎯
⎯
DLYI
DICR
[R/W]
(3) ブロックダイヤグラム
R-bus
DLYI
割込み要求
50
DS07–16314–3
MB91307 シリーズ
・ビットサーチモジュール
(1) 概要
入力レジスタに書き込まれたデータに対して , “0” または “1” または変化点を検索し , 検出したビット位置を返します。
(2) レジスタ一覧
bit 31
0
アドレス： 000003F0H
BSD0
0 検出用データレジスタ
アドレス： 000003F4H
BSD1
1 検出用データレジスタ
アドレス： 000003F8H
BSDC
変化点検出用データレジスタ
アドレス： 000003FCH
BSRR
検出結果レジスタ
(3) ブロックダイヤグラム
D-bus
入力ラッチ
アドレス
デコーダ
検出モード
1 検出データ化
ビットサーチ回路
検索結果
DS07–16314–3
51
MB91307 シリーズ
4. 16 ビットリロードタイマ
(1) 概要
16 ビットタイマは , 16 ビットのダウンカウンタ , 16 ビットのリロードレジスタ , 内部カウントクロック作成用プリス
ケーラ , コントロールレジスタで構成されています。
入力クロックとして内部クロック 3 種類 ( 周辺クロックの 2/8/32 分周 ) と外部クロックから選択できます。
出力端子 (TOUT) はリロードモード時にはアンダフロー発生ごとにトグル出力波形を出力し , ワンショットモード時に
はカウント中を示す矩形波を出力します。
入力端子 (TIN) は外部イベントカウントモード時にイベント入力となり , 内部クロックモード時にはトリガ入力 , また
はゲート入力として使用できます。
外部イベントカウント機能をリロードモードで使用すると , 外部クロックモードの分周器として利用できます。
本品種は , 本タイマを 0 から 2 までの 3 チャネル内蔵しています。
(2) レジスタ一覧
・コントロールステータスレジスタ (TMCSR)
bit
15
14
13
12
11
10
9
8
CSL1
CSL0
MOD2
MOD1
⎯
⎯
⎯
⎯
7
6
5
4
3
2
1
0
MOD0
⎯
OUTL
RELD
INTE
UF
CNTE
TRG
・16 ビットタイマレジスタ (TMR)
15
0
・16 ビットリロードレジスタ (TMRLR)
15
52
0
DS07–16314–3
MB91307 シリーズ
(3) ブロックダイヤグラム
16
16 ビットリロードレジスタ
R-bus
8
リロード
RELD
OUTE
16 ビットダウンカウンタ UF
16
OUTL
2
OUT
CTL.
GATE
INTE
2
UF
IRQ
CSL1
クロックセレクタ
CNTE
CSL0
リトリガ
TRG
2
ポート (TIN)
IN CTL.
EXCK
φ
φ
φ
21 23 25
プリスケーラ
クリア
3
ポート (TOT)
MOD2
MOD1
内部クロック
MOD0
3
DS07–16314–3
53
MB91307 シリーズ
5. U- タイマ (16 bit timer for UART baud rate generation)
(1) 概要
U- タイマは , UART のボーレートを発生するための 16 ビットタイマです。チップの動作周波数と , U- タイマのリロード
値の組み合わせで任意のボーレートを設定できます。
また , カウントアンダフローで割込みを発生するので , インターバルタイマとしても使用可能です。
本品種は , 本タイマを 3 チャネル内蔵しています。インターバルタイマとして使用する場合 2 組の U- タイマをカスケー
ドして使用でき , 最大 232 × φ のインターバルをカウントできます。
カスケード接続できる組み合わせは , チャネル 0 とチャネル 1。チャネル 0 とチャネル 2 のみです。
(2) レジスタ一覧
8 7
bit 15
0
UTIM
(R)
UTIMR
(W)
UTIMC
(R/W)
(3) ブロックダイヤグラム
15
0
UTIMR ( リロードレジスタ )
ロード
15
0
UTIM ( タイマ )
クロック
アンダフロー
φ
( 周辺系クロック )
MUX
チャネル 0
のみ
control
f.f.
UART へ
アンダフロー U- タイマ 1
54
DS07–16314–3
MB91307 シリーズ
6. UART
(1) 概要
UART は , 非同期 ( 調歩同期 ) 通信 , または CLK 同期通信を行うためのシリアル I/O ポートで , 以下の特長があります。
本品種は , UART を 3 チャネル内蔵します。
・ 全二重ダブルバッファ
・ 非同期 ( 調歩同期 ) , CLK 同期通信が可能
・ マルチプロセッサモードのサポート
・ 完全プログラマブルボーレート
内蔵タイマにより任意のボーレートを設定可能 (U- タイマの項をご参照ください )
・ 外部クロックによる自由なボーレートの設定が可能
・ エラー検出機能 ( パリティ, フレーミング , オーバラン )
・ 転送信号は NRZ 符号
・ 割込みによる DMA 転送の起動が可能
・ DRCL レジスタへの書込み動作による DMAC の割込み要因クリア
(2) レジスタ一覧
8 7
bit 15
0
SCR
SMR
(R/W)
SSR
SIDR (R)/SODR (W)
(R/W)
DRCL
(W)
8ビット
8ビット
・シリアルインプットレジスタ / シリアルアウトプットレジスタ (SIDR/SODR)
7
6
5
4
3
2
1
0
D7
D6
D5
D4
D3
D2
D1
D0
・シリアルステータスレジスタ (SSR)
7
6
5
4
3
2
1
0
PE
ORE
FRE
RDRF
TDRE
⎯
RIE
TIE
7
6
5
4
3
2
1
0
MD1
MD0
⎯
⎯
CS0
⎯
SCKE
⎯
・シリアルモードレジスタ (SMR)
・シリアルコントロールレジスタ (SCR)
7
6
5
4
3
2
1
0
PEN
P
SBL
CL
A/D
REC
RXE
TXE
・DRCL レジスタ (DRCL)
DS07–16314–3
7
6
5
4
3
2
1
0
⎯
⎯
⎯
⎯
⎯
⎯
⎯
⎯
55
MB91307 シリーズ
(3) ブロックダイヤグラム
制御信号
受信割込み
(CPU ヘ )
SC ( クロック )
送信割込み
(CPU ヘ )
送信クロック
U- タイマより
クロック
選択回路
受信クロック
外部クロック
SC
SI ( 受信データ )
受信制御回路
送信制御回路
スタートビット
検出回路
送信スタート
回路
受信ビット
カウンタ
送信ビット
カウンタ
受信パリティ
カウンタ
送信パリティ
カウンタ
SO ( 送信データ )
受信用シフタ
受信状態判定回路
送信用シフタ
受信終了
送信開始
SIDR
SODR
DMA 用
受信エラー発生信号
(DMAC へ )
R-bus
MD1
MD0
SMR
レジスタ
CS0
SCKE
SOE
SCR
レジスタ
PEN
P
SBL
CL
A/D
REC
RXE
TXE
SSR
レジスタ
PE
ORE
FRE
RDRF
TDRE
RIE
TIE
制御信号
56
DS07–16314–3
MB91307 シリーズ
7. A/D コンバータ ( 逐次比較型 )
本 A/D コンバータは , アナログ入力電圧をデジタル値に変換するモジュールで , 以下の特長があります。
(1) 概要
・ 最小変換時間 5.4 µs/ch ( 周辺クロック 33 MHz 時＝ CLKP)
・ サンプル & ホールド回路内蔵
・ 分解能 10 ビット ( 精度：8 ビット )
・ アナログ入力は 4 チャネルからプログラムで選択
シングル変換モード ：1 チャネルを選択変換
スキャン変換モード ：連続した複数のチャネルを変換。最大 4 チャネルプログラム可能
連続変換モード
：指定チャネルを繰り返し変換
停止変換モード
：1 チャネルを変換したら一時停止して次の起動が掛かるまで待機 ( 変換開始の同期が可能 )
・ 割込みによる DMA 転送の起動が可能
・ 起動要因は , ソフト , 外部トリガ ( 立下りエッジ ) , リロードタイマ ( 立上りエッジ ) から選択
(2) レジスタ一覧
・コントロールステータスレジスタ (ADCS)
bit
15
14
13
bit
・データレジスタ (ADCR)
bit
bit
DS07–16314–3
12
11
10
9
8
PAUS
STS1
STS0
STRT
⎯
4
3
2
1
0
ANS2
ANS1
ANS0
ANE2
ANE1
ANE0
14
13
12
11
10
9
8
⎯
⎯
⎯
⎯
⎯
⎯
9
8
7
6
5
4
3
2
1
0
7
6
5
4
3
2
1
0
BUSY
INT
INTE
7
6
5
MD1
MD0
15
57
MB91307 シリーズ
(3) ブロックダイヤグラム
AVCC
AVRH AVSS
内部電圧発生器
サンプル & ホールド回路
入
力
ス
イ
ッ
チ
データレジスタ (ADCR)
チャネルデコーダ
R-bus
逐次比較レジスタ
A/D 制御レジスタ
(ADCS)
タイミング発生回路
周辺クロック (CLKP)
プリスケーラ
ATG ( 外部端子トリガ )
リロードタイマ ch.1 ( 内部接続 )
(4) 使用上の注意
A/Dコンバータを外部トリガまたは内部タイマを使って起動する場合 ADCSレジスタのA/D 起動要因ビット STS1, STS0
で設定しますが , このときに外部トリガおよび内部タイマの入力値はインアクティブ側にしてください。アクティブ側に
しておくと誤動作します。
STS1, STS0 設定時は ATG ＝ “1” 入力 , リロードタイマ ( チャネル 1) ＝ “0” 出力の状態にしてください。
（注意事項）外部インピーダンスが指定値以上に高くなると , 規定のサンプリング時間内にアナログ入力値をサンプリン
グできなくなり , 正しい変換結果が得られません。
58
DS07–16314–3
MB91307 シリーズ
8. I2C インタフェース
(1) 概要
I2C インタフェースは , Inter IC バスをサポートするシリアル I/O ポートで I2C バス上のマスタ / スレーブデバイスとし
て動作し , 以下の特長があります。
・ マスタ / スレーブ送受信
・ アービトレーション機能
・ クロック同期化機能
・ スレーブアドレス / ゼネラルコールアドレス検出機能
・ 転送方向検出機能
・ スタートコンディションの繰り返し発生および検出機能
・ バスエラー検出機能
・ 10 ビット /7 ビット マスタ / スレーブアドレス
・ 標準モード ( 最大 100 Kbps) / 高速モード ( 最大 400 Kbps) に対応
・ 転送終了割込み / バスエラー割込みの発生
(2) レジスタ一覧
・バスコントロールレジスタ (IBCR)
bit
15
アドレス ：000094H
初期値→
14
13
12
11
10
9
8
BER
BEIE
SCC
MSS
ACK
GCAA
INTE
INT
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
7
6
5
4
3
2
1
0
BB
RSC
AL
LRB
TRX
AAS
GCA
ADT
R
0
R
0
R
0
R
0
R
0
R
0
R
0
R
0
15
14
13
12
11
10
9
8
⎯
⎯
⎯
⎯
⎯
⎯
TA9
TA8
⎯
⎯
⎯
⎯
⎯
R/W
0
R/W
0
・バスステータスレジスタ (IBSR)
アドレス ：000095H
初期値→
・10 ビットスレーブアドレスレジスタ
アドレス ：000096H
初期値→
アドレス ：000097H
初期値→
⎯
7
6
5
4
3
2
1
0
TA7
TA6
TA5
TA4
TA3
TA2
TA1
TA0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
（続く）
DS07–16314–3
59
MB91307 シリーズ
（続き）
・10 ビットスレーブアドレスマスクレジスタ (ITMK)
bit
15
14
13
アドレス ：000098H
初期値→
アドレス ：000099H
初期値→
12
11
10
9
8
ENTB
RAL
⎯
⎯
⎯
⎯
TM9
TM8
R/W
0
R
0
⎯
⎯
⎯
⎯
R/W
1
R/W
1
7
6
5
4
3
2
1
0
TM7
TM6
TM5
TM4
TM3
TM2
TM1
TM0
R/W
1
R/W
1
R/W
1
R/W
1
R/W
1
R/W
1
R/W
1
R/W
1
・7 ビットスレーブアドレスレジスタ (ISBA)
アドレス ：00009BH
初期値→
7
6
5
4
3
2
1
0
⎯
SA6
SA5
SA4
SA3
SA2
SA1
SA0
⎯
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
・7 ビットスレーブアドレスマスクレジスタ (ISMK)
アドレス ：00009AH
初期値→
15
14
13
12
11
10
9
8
ENSB
SM6
SM5
SM4
SM3
SM2
SM1
SM0
R/W
0
R/W
1
R/W
1
R/W
1
R/W
1
R/W
1
R/W
1
R/W
1
7
6
5
4
3
2
1
0
D7
D6
D5
D4
D3
D2
D1
D0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
15
14
13
12
11
10
9
8
TEST
⎯
EN
CS4
CS3
CS2
CS1
CS0
W
0
⎯
R/W
0
R/W
1
R/W
1
R/W
1
R/W
1
R/W
1
7
6
5
4
3
2
1
0
⎯
⎯
⎯
⎯
⎯
⎯
⎯
DBL
⎯
⎯
⎯
⎯
⎯
⎯
R/W
0
・データレジスタ (IDAR)
アドレス ：00009DH
初期値→
・クロックコントロールレジスタ (ICCR)
アドレス ：00009EH
初期値→
・クロックディセーブルレジスタ (IDBL)
アドレス ：00009FH
初期値→
60
⎯
DS07–16314–3
MB91307 シリーズ
(3) ブロックダイヤグラム
ICCR
EN
I2C 動作許可
IDBL
クロック許可
R-bus
DBL
ICCR
クロック分周 2
CS4
CS3
CS2
CS1
CS0
2 3 4 5
Sync
32
シフトクロック発生
クロック選択 2 (1/12)
シフトクロック
エッジ変化タイミング
IBSR
BB
RSC
LRB
バスビジー
リピートスタート
ラストビット
スタート・ストップ
コンディション検出
エラー
送/受
TRX
ファーストバイト
ADT
AL
アービトレーション
ロスト検出
IBCR
SCL
BER
BEIE
SDA
IRQ
割込み要求
INTE
INT
IBCR
SCC
MSS
ACK
GCAA
終了
スタート
マスタ
ACK 許可
スタート・ストップ
コンディション発生
GC-ACK 許可
IDAR
IBSR
AAS
スレーブ
グローバルコール
スレーブアドレス
比較
GCA
ENTB
ISMK
RAL
ITBA
DS07–16314–3
ITMK
ISBA
ISMK
61
MB91307 シリーズ
9. DMAC (DMA コントローラ )
(1) 概要
本モジュールは , FR ファミリデバイスにて DMA (Direct Memory Access) 転送を実現するためのモジュールです。
本モジュールの制御による DMA 転送により , CPU を介さずに各種データ転送を高速に行うことが可能となり , システ
ムのパフォーマンスを増加させます。
・ハードウェア構成
本モジュールは , 主に以下のものより構成されます。
・ 独立した DMA チャネル× 5 チャネル
・ 5 チャネル独立アクセス制御回路
・ 32 ビットアドレスレジスタ ( リロード指定可：各チャネル 2 本 )
・ 16 ビット転送回数レジスタ ( リロード指定可：各チャネル 1 本 )
・ 4 ビットブロック回数レジスタ ( 各チャネル 1 本 )
・ 外部転送要求入力端子 DREQ0, DREQ1, DREQ2 (ch.0, ch.1, ch.2 のみ )
・ 外部転送要求受付出力端子 DACK0, DACK1, DACK2 (ch.0, ch.1, ch.2 のみ )
・ DMA 終了出力端子 DEOP0, DEOP1, DEOP2 (ch.0, ch.1, ch.2 のみ )
・ フライバイ転送 (memory to I/O , memory to memory) (ch.0, ch.1, ch.2 のみ )
・ 2 サイクル転送
・主要機能
本モジュールによるデータ転送には主に以下の様な機能があります。
・ 複数チャネルの独立したデータ転送が可能 (5 チャネル )
(1) 優先順位 (ch.0 ＞ ch.1 ＞ ch.2 ＞ ch.3 ＞ ch.4)
(2) ch.0 と ch.1 の 間にて順位回転が可能
(3) DMAC 起動要因
・外部専用端子入力 ( エッジ検出 / レベル検出 ch.0, ch.1, ch.2 のみ )
・内蔵周辺要求 ( 割込み要求を共用：外部割込み含む )
・ソフトウェア要求 ( レジスタ書込み )
(4) 転送モード
・ディマンド転送 / バースト転送 / ステップ転送 / ブロック転送
・アドレッシングモード 32 ビットフルアドレス指定 ( 増加 / 減少 / 固定 )
( アドレス増減幅は− 255 ∼＋ 255 まで指定可能 )
・データの種類 バイト / ハーフワード / ワード長
・シングルショット / リロード選択可能
62
DS07–16314–3
MB91307 シリーズ
(2) レジスタ概要
(bit)
31
24
23
16
15
08
07
00
ch.0 コントロール / ステータス レジスタ A DMACA0 0000200 H
〃
レジスタ B DMACB0 0000204 H
〃
ch.1 コントロール / ステータス レジスタ A DMACA1 0000208 H
〃
レジスタ B DMACB1 000020CH
〃
ch.2 コントロール / ステータス レジスタ A DMACA2 0000210 H
〃
レジスタ B DMACB2 0000214 H
〃
ch.3 コントロール / ステータス レジスタ A DMACA3 0000218 H
〃
レジスタ B DMACB3 000021CH
〃
ch.4 コントロール / ステータス レジスタ A DMACA4 0000220 H
〃
レジスタ B DMACB4 0000224 H
〃
全体制御レジスタ
D M A C R 0000240 H
ch.0 転送元アドレスレジスタ
DMASA0 0001000 H
〃
転送先 〃
〃
ch.1 転送元アドレスレジスタ
〃
転送先 〃
〃
ch.2 転送元アドレスレジスタ
〃
転送先 〃
〃
ch.3 転送元アドレスレジスタ
〃
転送先 〃
〃
ch.4 転送元アドレスレジスタ
〃
転送先 〃
DS07–16314–3
〃
DMADA0 0001004 H
DMASA1 0001008 H
DMADA1 000100CH
DMASA2 0001010 H
DMADA2 0001014 H
DMASA3 0001018 H
DMADA3 000101CH
DMASA4 0001020 H
DMADA4 0001024 H
63
MB91307 シリーズ
(3) ブロックダイヤグラム
カウンタ
DMA 起動
要因選択回路
&
要求受付制御
セレクタ
ライト
バック
バッファ
DTC 2 段レジスタ DTCR
カウンタ
バッファ
アド
レス
64
外部端子起動要求 /
停止入力
DSS3 ~ DSS0
優先度回路
セレクタ
IRQ4 ~
割込みコントローラへ IRQ0
ERIR, EDIR
MCLREQ
BLK レジスタ
周辺割込みクリア
状態遷移回路
TYPE, MOD, WS
X-bus
セレクタ
カウンタバッファ カウンタバッファ
アク
セス
アドレスカウンタ
バス
コント
ローラ
へ
バス制御部
DDNO
DDNO レジスタ
DMA コントロール
セレクタ
ライト
リード /
ライト制御
DSAD 2 段レジスタ
SDAM, SASZ7 ~ SASZ0 SADR
ライトバック
セレクタ
リード
ペリフェラル起動要求 /
停止入力
バス制御部
バスコントローラへ
DMA 転送要求
DDAD 2 段レジスタ
DADM, DASZ7 ~ DASZ0 DADR
ライトバック
DMAC 5 チャネルブロックダイヤグラム
DS07–16314–3
MB91307 シリーズ
10.外部バスインタフェース
(1) 概要
外部バスインタフェースコントローラは , LSI の内部バスと外部のメモリおよび I/O デバイスとのインタフェースを制
御します。
本章では , 外部バスインタフェースの各機能について解説します。
(2) 特長
・ 最大 32 ビット長 (4 G バイト空間 ) のアドレス出力
・ 各種外部メモリ (8 ビット /16 ビット品 ) を直結できる他 , 複数のアクセスタイミングを混在制御可能
非同期 SRAM, 非同期 ROM/FLASH メモリ ( 複数ライトストローブ方式またはバイトイネーブル方式 )
ページモード ROM/FLASH メモリ ( ページサイズ 2/4/8 が可能 )
バーストモード ROM/FLASH メモリ (MBM29BL160D/161D/162D など )
アドレス / データマルチプレクスバス (8 ビット /16 ビット幅のみ )
同期メモリ＊ (ASIC 内蔵メモリなど )
＊：Synchronous SRAM は直結できません。
・ 独立した 8 個のバンク ( チップセレクト領域 ) を設定でき , それぞれに対応したチップセレクト出力が可能
各領域のサイズは 64 K バイトの倍数単位で設定可能 (1 チップセレクト領域あたり 64 K バイト∼ 2 G バイト )
各領域は論理アドレス空間上の任意の位置に設定可能 ( 領域サイズによりバウンダリの制限あり )
・ チップセレクト領域ごとに以下の機能が独立に設定可能
チップセレクト領域の許可・禁止 ( 禁止された領域はアクセスを行いません )
各種メモリ対応などのアクセスタイミングタイプ設定
詳細アクセスタイミング設定 ( ウェイトサイクルなどのアクセスタイプ個別設定 )
データバス幅設定 (8 ビット /16 ビット )
バイトオーダリングのエンディアン設定＊ ( ビッグまたはリトル ) ＊：CS0 領域は , ビッグエンディアンのみ可能
書込み禁止設定 ( 読出し専用領域 )
内蔵キャッシュへの取り込み許可・禁止設定
プリフェッチ機能の許可・禁止設定
最大バースト長設定 (1, 2, 4, 8)
・ アクセスタイミングタイプごとに異なる詳細なタイミングが設定可能
同一タイプでもチップセレクト領域ごとに異なる設定が混在可能
オートウェイトは , 最大 15 サイクルまで設定可能 ( 非同期 SRAM, ROM, Flash, I/O 領域 )
外部 RDY 入力によるバスサイクルの延長が可能 ( 非同期 SRAM, ROM, Flash, I/O 領域 )
ファーストアクセスウェイトとページウェイトが設定可能 ( バースト・ページモード ROM/FLASH 領域 )
各種アイドル・リカバリサイクル , セットアップ遅延などの挿入が可能
・ DMA によるフライバイ転送が可能
メモリと I/O 間の 1 アクセスでの転送が可能
メモリウェイトサイクルをフライバイ時に I/O のウェイト周期に同期させることが可能
転送元アクセスのみを延長してホールドタイムを確保することが可能
フライバイ転送時固有のアイドル / リカバリサイクルを設定することが可能
・ BRQ と BGRNT を使用した外部バスアービトレーションが可能
・ 外部インタフェースの未使用端子は , 設定により汎用 I/O ポートとして使用可能
DS07–16314–3
65
MB91307 シリーズ
(3) ブロックダイヤグラム
内部
内部
アドレスバス データバス
32
32
外部データバス
ライトバッファ
スイッチ
リードバッファ
スイッチ
MUX
データブロック
アドレスブロック
+1 or +2
外部アドレスバス
アドレスバッファ
CS0 ∼ CS7
ASR
ASZ
コンパレータ
外部端子制御部
RD
WR0, WR1
AS, BAA
全ブロック制御
レジスタ & 制御
BRQ
BGRNT
RDY
(4) I/O 端子
外部バスインタフェースの端子です。( 一部の端子は兼用端子です )
＜通常バスインタフェース＞
A24 ∼ A0, D31 ∼ D16
CS0, CS1, CS2, CS3, CS4, CS5, CS6, CS7
AS, SYSCLK, MCLK
RD
WE, WR0 (UUB) , WR1 (ULB)
RDY, BRQ, BGRNT
＜メモリインタフェース＞
MCLK
LBA ( ＝ AS) , BAA ＊
＊：バースト ROM/FLASH 用
＜ DMA インタフェース＞
IOWR, IORD
DACK0, DACK1, DACK2
DREQ0, DREQ1, DREQ2
DEOP0/DSTP0, DEOP1/DSTP1, DEOP2/DSTP2
66
DS07–16314–3
MB91307 シリーズ
(5) レジスタ一覧
アドレス
bit31
24 23
16
15
8
7
00000640H
ASR0
ACR0
00000644H
ASR1
ACR1
00000648H
ASR2
ASR2
0000064CH
ASR3
ACR3
00000650H
ASR4
ACR4
00000654H
ASR5
ACR5
00000658H
ASR6
ACR6
0000065CH
ASR7
ACR7
00000660H
AWR0
AWR1
00000664H
AWR2
AWR3
00000668H
AWR4
AWR5
0000066CH
AWR6
AWR7
0
00000670H
予約
予約
予約
予約
00000674H
予約
予約
予約
予約
00000678H
IOWR0
IOWR1
IOWR2
予約
0000067CH
予約
予約
予約
予約
00000680H
CSER
CHER
予約
TCR
00000684H
予約
予約
予約
予約
00000688H
予約
予約
予約
予約
0000068CH
予約
予約
予約
予約
・・・
・・・
・・・
・・・
・・・
000007F8H
予約
予約
予約
予約
000007FCH
予約
(MODR)
予約
予約
予約：予約レジスタです。必ず “0” を設定してください。
MODR はユーザプログラムからはアクセスできません。
DS07–16314–3
67
MB91307 シリーズ
■ 電気的特性
1. 絶対最大定格
項 目
記 号
定 格 値
最 小
最 大
単 位
備 考
電源電圧 *1
VCC
VSS − 0.5
VSS ＋ 4.0
V
*2
内部電源電圧
VCCI
VSS − 0.5
VSS ＋ 2.2
V
*2
アナログ電源電圧
AVCC
VSS − 0.5
VSS ＋ 4.0
V
*3
アナログ基準電圧
AVRH
VSS − 0.5
VSS ＋ 4.0
V
*3
1
VI
VSS − 0.3
VCC ＋ 0.3
V
*8
アナログ端子入力電圧
VIA
VSS − 0.3
AVCC ＋ 0.3
V
1
VO
VSS − 0.3
VCC ＋ 0.3
V
*8
ICLAMP
− 2.0
2.0
mA
*7
Σ⏐ICLAMP⏐
⎯
20
mA
*7
IOL
⎯
10
mA
*4
“L” レベル平均出力電流
IOLAV
⎯
8
mA
*5
“L” レベル最大総出力電流
ΣIOL
⎯
100
mA
“L” レベル平均総出力電流
ΣIOLAV
⎯
50
mA
*6
“H” レベル最大出力電流
IOH
⎯
− 10
mA
*4
“H” レベル平均出力電流
IOHAV
⎯
−4
mA
*5
“H” レベル最大総出力電流
ΣIOH
⎯
− 50
mA
“H” レベル平均総出力電流
ΣIOHAV
⎯
− 20
mA
消費電力
PD
⎯
750
mW
動作温度
TA
0
＋ 70
°C
保存温度
TSTG
⎯
＋ 150
°C
入力電圧 *
出力電圧 *
最大クランプ電流
最大総クランプ電流
“L” レベル最大出力電流 *6
＊ 1：VSS ＝ AVSS ＝ 0 V を基準にしています。
＊ 2：VCC は VSS − 0.3 V より低くなってはいけません。
＊ 3：電源投入時など AVCC, AVRH は , VCC ＋ 0.3 V を超えてはいけません。AVRH は AVCC を超えてはいけません。
＊ 4：最大出力電流は , 該当する端子 1 本のピーク値を規定します。
＊ 5：平均出力電流は , 該当する端子 1 本に流れる電流の 100 ms の期間内での平均電流を規定します。
＊ 6：平均総出力電流は , 該当する端子全てに流れる電流の 100 ms の期間内での平均電流を規定します。
＊ 7：・ 該当端子： P20 ∼ P27, P60 ∼ P67, P70, PJ0 ∼ PJ7, PI0 ∼ PI5, PH0 ∼ PH7, PB0 ∼ PB5, PA0 ∼ PA7, P80 ∼ P82, P85,
P90 ∼ P97, AN0 ∼ AN3
・ 推奨動作条件内でご使用ください。
・ 直流電圧 ( 電流 ) でご使用ください。
・ ＋ B 信号とマイコンの間には , 必ず制限抵抗を接続し＋ B 信号を印加してください。
・ ＋ B 入力時にマイコン端子に入力される電流が , 瞬時・定常を問わず規格値以下になるように制限抵抗の値を設
定してください。
・ 低消費電力モードなどマイコンの駆動電流が少ない動作状態では , ＋ B 入力電位が保護ダイオードを通して VCC
端子の電位を上昇させ , 他の機器へ影響を及ぼす可能性がありますのでご注意ください。
・ マイコン電源が OFF 時 (0 V に固定していない場合 ) に＋ B 入力がある場合は , 端子から電源が供給されている
ため , 不完全な動作を行う可能性がありますのでご注意ください。
・ 電源投入時に＋ B 入力がある場合は , 端子から電源が供給されているため , パワーオンリセットが動作しない電
源電圧になる可能性がありますのでご注意ください。
・ ＋ B 入力端子は , オープン状態にならないようにご注意ください。
・ A/D 入力端子を除くアナログ系入出力端子 (LCD 駆動端子 , コンパレータ入力端子など ) は , ＋ B 入力ができま
せんのでご注意ください。
68
DS07–16314–3
MB91307 シリーズ
・ 推奨回路例：
・入出力等価回路
保護ダイオード
VCC
P-ch
制限抵抗
＋ B 入力 (0 V ∼ 16 V)
N-ch
R
＊ 8：VI および VO は VCC ＋ 0.3 V を超えてはいけません。ただし , 外部の部品を使用して入力への電流または入力から
の電流の最大値を制限する場合は , VI 定格に代わって ICLAMP 定格が適用されます。
＜注意事項＞ 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ
ります。したがって , 定格を一項目でも超えることのないようご注意ください。
2. 推奨動作条件
(VSS ＝ AVSS ＝ 0 V)
項 目
記 号
規 格 値
単位
最 小
最 大
VCC
3.0
3.6
V
VCCI
1.65
1.95
V
アナログ電源電圧
AVCC
VSS − 0.3
VSS ＋ 3.6
V
アナログ基準電圧
AVRH
AVSS
AVCC
V
TA
0
＋ 70
°C
電源電圧
動作温度
備 考
＜注意事項＞ 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条
件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼
性に悪影響を及ぼすことがあります。
データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され
ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。
DS07–16314–3
69
MB91307 シリーズ
3. 直流規格
(VCCI ＝ 1.65 V ∼ 1.95 V , VCCI ＝ 3.0 V ∼ 3.6 V , VSS ＝ AVSS ＝ 0 V, TA ＝ 0 °C ∼＋ 70 °C)
項 目
記号
端子
条 件
規 格 値
最 小
標 準
最 大
単位
備 考
VIH
*
⎯
0.7 × VCC
⎯
VCC ＋ 0.3
V
VHIS
* を除く入
力端子
⎯
0.8 × VCC
⎯
VCC ＋ 0.3
V
VIL
* 参照
⎯
VSS
⎯
0.25 × VCC
V
VILS
* を除く入
力端子
⎯
VSS
⎯
0.2 × VCC
V
“H” レベル出力
電圧
VOH
D16 ∼ D31,
VCC ＝ 3.0 V,
A00 ∼ 25,
IOH ＝− 4.0 mA
P6 ∼ PH
VCC − 0.5
⎯
VCC
V
“L” レベル出力
電圧
VOL
D16 ∼ D31,
VCC ＝ 3.0 V,
A00 ∼ 25,
IOL ＝ 8.0 mA
P6 ∼ PH
VSS
⎯
0.4
V
入力リーク
電流 (Hi-Z 出力
リーク電流 )
ILI
D16 ∼ 31,
A00 ∼ 25,
P8 ∼ PH
−5
⎯
＋5
µA
プルアップ
抵抗値
RUP
INIT
VCC ＝ 3.6 V,
VI ＝ 0.45 V
12
25
100
kΩ
プルダウン
抵抗値
RDOWN
P82/BRQ
VCC ＝ 3.6 V,
VI ＝ 3.3 V
12
25
100
kΩ
fC ＝ 16.5 MHz,
VCC ＝ 3.3 V,
VCCI ＝ 1.8V
⎯
150
⎯
mA
(4 逓倍 )
66 MHz 動作
時
fC ＝ 16.5 MHz,
VCC ＝ 3.3 V,
VCCI ＝ 1.8V
⎯
50
⎯
mA
スリープ時
TA ＝ 25 °C,
VCC ＝ 3.3 V,
VCCI ＝ 1.8V
⎯
150
⎯
µA
ストップ時
⎯
5
15
pF
“H” レベル入力
電圧
“L” レベル入力
電圧
ICC
VCC
電源電流
ICCS
＋
VCCI
ICCH
入力容量
CIN
VCC,
VSS,
AVCC,
VCC ＝ 3.6 V,
0.45 V ＜ VI ＜
VCC
⎯
ヒステリシス
入力
ヒステリシス
入力
AVSS 以外
＊：ヒステリシス入力端子以外の端子：D16 ∼ D31, RDY, BRQ, INIT
70
DS07–16314–3
MB91307 シリーズ
4. 交流規格
(1) クロックタイミング規格
(VCCI ＝ 1.65 V ∼ 1.95 V , VCC ＝ 3.0 V ∼ 3.6 V , VSS ＝ AVSS ＝ 0 V, TA ＝ 0 °C ∼＋ 70 °C)
項 目
記号
端子
fC
X0,
X1
クロックサイクルタイム
tC
X0,
X1
クロック周波数 (2)
fC
クロック周波数 (3)
規 格 値
単位
備 考
16.5
MHz
⎯
60.6
ns
PLL 系 *1
( 自励発振 16.5 MHz
PLL 経由 4 逓倍で内部最
高 66 MHz 動作 )
X0,
X1
10
33
MHz
自励発振 (1/2 分周入力 )
fC
X0,
X1
10
33
MHz
クロックサイクルタイム
tC
X0,
X1
40
100
ns
入力クロック パルス幅
PWH,
PWL
X0,
X1
16
⎯
ns
入力クロック
立上り , 立下り時間
tCR,
tCF
X0,
X1
⎯
8
ns
fCP
0.78 ＊ 2
66
MHz
CPU 系
fCPP
0.78
＊2
33
MHz
周辺系
0.78
＊2
33
MHz
外部バス系
クロック周波数 (1)
内部動作クロック周波数
fCPT
tCP
内部動作
クロックサイクルタイム
⎯
条件
最小
最大
12.5
⎯
⎯
⎯
15.2
tCPP
30.3
tCPT
30.3
外部クロック
(tCR ＋ tCF)
1280
＊2
ns
CPU 系
1280
＊2
ns
周辺系
1280
＊2
ns
外部バス系
＊ 1：PLL を使用する場合のクロック周波数は , 12.5 MHz ∼ 16.5 MHz の範囲内で設定してください。
＊ 2：X0 にクロック周波数の最小値 12.5 MHz を入力して , 発振回路の PLL 系かつギア 1/16 を使用した場合の値です。
DS07–16314–3
71
MB91307 シリーズ
・クロックタイミング規格測定条件
tC
0.8 VCC
出力端子
0.2 VCC
C = 50 pF
PWL
PWH
tCR
tCF
・動作保証範囲
VCC (V)
動作保証範囲 (TA ＝ 0 °C ∼＋ 70 °C)
VCC ＝ 3.0 V ∼ 3.6 V
fCPP は網かけの範囲となります。
電
源 1.95
1.65
0 0.78
33
66
fCP / fCPP
(MHz)
内部クロック
・外部 / 内部クロック設定可能範囲
(MHz)
原発振入力クロック fc=16.5 MHz 時
内
部
ク
ロ
ッ
ク
fCP,
fCPT
66
fCPP
33
CPU 系 ,
外部バス系
周辺系
16.5
CPU：周辺の分周比
4:4
2:2
1:2
（注意事項）・PLL を使用する場合は , 外部クロック入力は 16.5 MHz の範囲で使用してください。
・PLL 発振安定時間 ＞ 300 µs としてください。
・内部クロックのギア設定は (1) クロックタイミング規格の表の数値内になるようにしてください。
72
DS07–16314–3
MB91307 シリーズ
(2) クロック出力タイミング
(VCCI ＝ 1.65 V ∼ 1.95 V , VCC ＝ 3.0 V ∼ 3.6 V , VSS ＝ AVSS ＝ 0 V, TA ＝ 0 °C ∼＋ 70 °C)
項 目
記号
端子
サイクル時間
tCYC
MCLK,
SYSCLK
MCLK ↑→ MCLK ↓
SYSCLK ↑→ SYSCLK ↓
tCHCL
MCLK,
SYSCLK
MCLK ↓→ MCLK ↑
SYSCLK ↓→ SYSCLK ↑
tCLCL
MCLK,
SYSCLK
規 格 値
条件
⎯
単位
備 考
最 小
最 大
tCPT
⎯
ns
*1
1/2 × tCYC − 3
1/2 × tCYC ＋ 3
ns
*2
1/2 × tCYC − 3
1/2 × tCYC ＋ 3
ns
*3
tCYC
tCHCL
MCLK,
SYSCLK
tCLCH
VOH
VOH
VOL
＊ 1：tCYC はギア周期を含む 1 クロックサイクルの周波数です。
＊ 2：本規格はギア周期× 1 の場合の値です。
ギア周期 1/2, 1/4, 1/8 を設定した場合には , 下記計算式の n にそれぞれ 1/2, 1/4, 1/8 を代入して計算してください。
(1/2 × 1/n) × tCYC − 10
＊ 3：本規格はギア周期× 1 の場合の値です。
（注意事項）tCPT ( 内部クロックサイクルタイム ) については , 「 (1) クロックタイミング規格」を参照してください。
(3) リセット , ハードウェアスタンバイ入力規格
(VCCI ＝ 1.65 V ∼ 1.95 V , VCC ＝ 3.0 V ∼ 3.6 V , VSS ＝ AVSS ＝ 0 V, TA ＝ 0 °C ∼＋ 70 °C)
項 目
ハードウェアスタンバイ入力時間
INIT 入力時間 ( 電源投入時 )
INIT 入力時間 ( 電源投入時以外 )
記号
端子
tHSTL
VCCI
tINTL
INIT
条件
⎯
規 格 値
単位
最小
最大
tCP × 5
⎯
ns
*
⎯
ns
tCP × 5
⎯
ns
備 考
tRSTL, tHSTL, tINTL
HST
INIT
0.2 VCC
＊：INIT 入力時間 ( 電源投入時 )
セラミック振動子 φ × 215 以上を推奨します。
水晶振動子
φ × 221 以上を推奨します。
φ：電源投入時→ X0/X1 の周期× 2
（注意事項）tCP ( クロックサイクルタイム ) については , 「 (1) クロックタイミング規格」を参照してください。
DS07–16314–3
73
MB91307 シリーズ
(4) 通常バスアクセス リード / ライト動作
(VCCI ＝ 1.65 V ∼ 1.95 V , VCC ＝ 3.0 V ∼ 3.6 V , VSS ＝ AVSS ＝ 0 V, TA ＝ 0 °C ∼＋ 70 °C)
項 目
記号
端子
条件
tCSLCH
MCLK, SYSCLK,
CS0 ∼ CS7 ホールド
tCSHCH
CS0 ∼ CS7
⎯
アドレスセットアップ
tASCH
アドレスホールド
tCHAX
有効アドレス→
有効データ入力時間
tAVDV
規 格 値
単位
最小
最大
3
⎯
ns
3
tCYC/2 ＋ 6
ns
3
⎯
ns
3
tCYC/2 ＋ 6
ns
A23 ∼ A00,
D31 ∼ D16
⎯
3/2 × tCYC
− 11
ns
tCHWL
MCLK, SYSCLK,
⎯
6
ns
tCHWH
WR0 ∼ WR1
⎯
6
ns
WR0 ∼ WR1 最小パルス幅
tWLWH
WR0 ∼ WR1
tCYC − 3
⎯
ns
データセットアップ→ WRx ↑
tDSWH
tCYC
⎯
ns
WRx ↑→データホールド時間
tWHDX
WR0 ∼ WR1,
D31 ∼ D16
5
⎯
ns
⎯
6
ns
⎯
6
ns
⎯
tCYC − 10
ns
10
⎯
ns
0
⎯
ns
CS0 ∼ CS7 セットアップ
WR0 ∼ WR1 遅延時間
tCHRL
RD 遅延時間
tCHRH
MCLK, SYSCLK,
A23 ∼ A00
MCLK, SYSCLK,
A23 ∼ A00
MCLK, SYSCLK,
RD
⎯
RD ↓→有効データ入力時間
tRLDV
データセットアップ
→ RD ↑時間
tDSRH
RD ↑→データホールド時間
tRHDX
RD 最小パルス幅
tRLRH
RD
tCYC − 3
⎯
ns
AS セットアップ
tASLCH
3
⎯
ns
AS ホールド
tASHCH
MCLK, SYSCLK,
AS
3
⎯
ns
RD,
D31 ∼ D16
備 考
*
*
＊：自動ウェイト挿入や RDY 入力でバスを延ばしている場合には , (tCYC ×延ばしたサイクル数 ) の時間を本規格に追
加してください。
（注意事項）tCYC ( サイクル時間 ) については , 「 (2) クロック出力タイミング」を参照してください。
74
DS07–16314–3
MB91307 シリーズ
tCYC
BA1
MCLK,
SYSCLK
VOH
VOH
VOH
tASLCH
tASHCH
VOH
VOH
AS
LBA
VOL
tCSLCH
CS0 ∼ CS7
tCSHCH
VOH
VOL
tASCH
A24 ∼ A00
tCHAX
VOH
VOL
VOH
VOL
tCHRL
tCHRH
tRLRH
RD
VOH
VOL
tRHDX
tRLDV
tDSRH
tAVDV
D31 ∼ D16
VOH
VOL
tCHWL
VOH
VOL
tCHWH
tWLWH
VOH
WR0 ∼ WR1
VOL
tDSWH
D31 ∼ D16
DS07–16314–3
VOH
VOL
ライト
tWHDX
VOH
VOL
75
MB91307 シリーズ
(5) レディ入力タイミング
(VCCI ＝ 1.65 V ∼ 1.95 V , VCC ＝ 3.0 V ∼ 3.6 V , VSS ＝ AVSS ＝ 0 V, TA ＝ 0 °C ∼＋ 70 °C)
項 目
記号
端子
条件
RDY セットアップ時間→
MCLK ↑ , SYSCLK ↑
tRDYS
MCLK, SYSCLK,
RDY
MCLK ↑ , SYSCLK ↑
RDY ホールド時間
tRDYH
MCLK, SYSCLK,
RDY
規 格 値
単位
最小
最大
⎯
10
⎯
ns
⎯
0
⎯
ns
備 考
tCYC
VOH
MCLK,
SYSCLK
VOL
tCHASL
RDY
( ウェイトを
かけるとき )
RDY
( ウェイトを
かけないとき )
76
VOH
VOL
tRDYS
tRDYH
tRDYS tRDYH
VOH
VOL
VOH
VOL
VOH
VOH
VOL
VOL
DS07–16314–3
MB91307 シリーズ
(6) ホールドタイミング
(VCCI ＝ 3.0 V ∼ 3.6 V , VSS ＝ AVSS ＝ 0 V, TA ＝ 0 °C ∼＋ 70 °C)
項 目
BGRNT 遅延時間
記号
端子
tCHBGL
MCLK, SYSCLK,
BGRNT
tCHBGH
端子フローティング
→ BGRNT ↓時間
tXHAL
BGRNT ↑→端子有効時間
tHAHV
規 格 値
条件
⎯
BGRNT
単位
最小
最大
3
13.5
ns
3
13.5
ns
tCYC − 10
tCYC ＋ 10
ns
tCYC − 10
tCYC ＋ 10
ns
備 考
（注意事項）BRQ が取り込まれてから , BGRNT が変化するまで 1 サイクル以上あります。
tCYC
MCLK,
SYSCLK
VOH
VOH
VOH
VOH
BRQ
tCHBGH
tCHBGL
BGRNT
VOH
VOL
tHXAL
各端子
DS07–16314–3
tHAHV
Hi-Z
77
MB91307 シリーズ
(7) UART タイミング
(VCCI ＝ 1.65 V ∼ 1.95 V , VCC ＝ 3.0 V ∼ 3.6 V , VSS ＝ AVSS ＝ 0 V, TA ＝ 0 °C ∼＋ 70 °C)
項 目
記号
端子
条件
シリアルクロックサイクル
タイム
tSCYC
SC0 ∼ SC2
SCLK ↓ → SOUT 遅延時間
tSLOV
SC0 ∼ SC2,
SO0 ∼ SO2
有効 SIN → SCLK ↑
tIVSH
SC0 ∼ SC2,
SI0 ∼ SI2
SCLK ↑ →有効 SIN
ホールド時間
tSHIX
シリアルクロック “H” パルス幅
規 格 値
単位
最小
最大
8 tCPP
─
ns
− 80
80
ns
100
―
ns
SC0 ∼ SC2,
SI0 ∼ SI2
60
―
ns
tSHSL
SC0 ∼ SC2
4 tCPP
―
ns
シリアルクロック “L” パルス幅
tSLSH
SC0 ∼ SC2
4 tCPP
―
ns
SCLK ↓ → SOUT 遅延時間
tSLOV
SC0 ∼ SC2,
SO0 ∼ SO2
―
150
ns
有効 SIN → SCLK ↑
tIVSH
SC0 ∼ SC2,
SI0 ∼ SI2
60
―
ns
SCLK ↑→有効 SIN
ホールド時間
tSHIX
SC0 ∼ SC2,
SI0 ∼ SI2
60
─
ns
内部
シフト
クロック
モード
外部
シフト
クロック
モード
備 考
（注意事項）・上記規格は , CLK 同期モード時の場合です。
・tCPP は , 周辺系クロックのサイクル時間です。
・内部シフトクロックモード
tSCYC
SC0, SC1
VOH
VOL
tSLOV
VOL
VOH
VOL
SO0, SO1
tSHIX
tIVSH
VOH
VOL
VOH
VOL
SI0, SI1
・外部シフトクロックモード
tSLSH
tSHSL
VOH
SC0, SC1
VOL
VOL
VOL
tSLOV
SO0, SO1
VOH
VOL
tIVSH
SI0, SI1
78
VOH
VOL
tSHIX
VOH
VOL
DS07–16314–3
MB91307 シリーズ
(8) タイマクロック入力タイミング
(VCCI ＝ 1.65 V ∼ 1.95 V , VCC ＝ 3.0 V ∼ 3.6 V , VSS ＝ AVSS ＝ 0 V, TA ＝ 0 °C ∼＋ 70 °C)
項 目
入力パルス幅
記号
端子
条件
tTIWH,
tTIWL
TIN0 ∼ TIN2
⎯
規 格 値
最小
最大
2 tCYCP
⎯
単位
備 考
ns
（注意事項）tCYCP は , 周辺系クロックのサイクル時間です。
TIN0 ~ TIN2
tTIWL
tTIWH
(9) トリガ系入力タイミング
(VCCI ＝ 1.65 V ∼ 1.95 V , VCC ＝ 3.0 V ∼ 3.6 V , VSS ＝ AVSS ＝ 0 V, TA ＝ 0 °C ∼＋ 70 °C)
項 目
A/D 起動トリガ入力時間
記号
端子
条件
tATGX
ATG
⎯
規 格 値
最小
最大
5 tCYCP
⎯
単位
備 考
ns
（注意事項）tCYCP は , 周辺系クロックのサイクル時間です。
tATGX
ATG
DS07–16314–3
79
MB91307 シリーズ
(10) DMA コントローラタイミング
(VCCI ＝ 1.65 V ∼ 1.95 V, VCC ＝ 3.0 V ∼ 3.6 V, VSS ＝ AVSS ＝ 0 V, TA ＝ 0 °C ∼＋ 70 °C)
項 目
記号
端子
DREQ 入力パルス幅
tDRWH
DSTP 入力パルス幅
tDSWH
DACK 遅延時間
DEOP 遅延時間
最大
DREQ 0 ∼ DREQ2
5 tCYC
⎯
ns
ns
DSTP 0 ∼ DSTP2
5 tCYC
⎯
tCLDL
MCLK, SYSCLK,
⎯
6
tCLDH
DACK 0 ∼ DACK2
⎯
6
tCLEL
MCLK, SYSCLK,
⎯
6
tCLEH
DEOP 0 ∼ DEOP2
⎯
6
⎯
6
⎯
6
⎯
6
⎯
6
⎯
MCLK, SYSCLK
tCLIRH
tCLIWL
IOWR 遅延時間
単位
最小
tCLIRL
IORD 遅延時間
規 格 値
条件
MCLK, SYSCLK
tCLIWH
備 考
ns
ns
ns
ns
tCYC
BA1
BA2
VOH
MCLK,
SYSCLK
VOH
VOL
VOL
VOL
tCLDL
tCLDH
VOH
DACK0 ∼ DACK2
VOL
tCLEL
tCLEH
VOH
DEOP0 ∼ DEOP2
VOL
tCLIRL
tCLIRH
VOH
IORD
VOL
tCLIWL
tCLIWH
VOH
IOWR
VOL
tDRWH
VOH
DREQ0 ∼ DREQ2
VOL
tDSWH
DSTP0 ∼ DSTP2
80
VOH
VOL
DS07–16314–3
MB91307 シリーズ
(11) I2C タイミング
(VCCI ＝ 1.65 V ∼ 1.95 V, VCC ＝ 3.0 V ∼ 3.6 V, VSS ＝ AVSS ＝ 0 V, TA ＝ 0 °C ∼＋ 70 °C)
項 目
記号
条件
標準モード
高速モード *4
単位
最小
最大
最小
最大
fSCL
0
100
0
400
kHz
tHDSTA
4.0
⎯
0.6
⎯
µs
SCL クロック “L” 幅
tLOW
4.7
⎯
1.3
⎯
µs
SCL クロック “H” 幅
tHIGH
4.0
⎯
0.6
⎯
µs
反復『スタート』条件セットアップ時間
SCL ↑→ SDA ↓
tSUSTA
4.7
⎯
0.6
⎯
µs
データホールド時間
SCL ↓→ SDA ↓↑
tHDDAT
0
3.45*2
0
0.9*3
µs
データセットアップ時間
SDA ↓↑→ SCL ↑
tSUDAT
250
⎯
100
⎯
ns
tSUSTO
4.0
⎯
0.6
⎯
µs
tBUS
4.7
⎯
1.3
⎯
µs
SCL クロック周波数
( 反復 ) 『スタート』条件ホールド時間
SDA ↓→ SCL ↓
『ストップ』条件セットアップ時間
SCL ↑→ SDA ↑
『ストップ』条件と『スタート』条件と
の間のバスフリー時間
R ＝ 1.0 kΩ,
C ＝ 50 pF*1
＊ 1： R, C は , SCL, SDA ラインのプルアップ抵抗 , 負荷容量です。
＊ 2： 最大 tHDDAT は少なくともデバイスの SCL 信号の “L” 区間 (tLOW) を延長していないということを満たしていなければ
なりません。
＊ 3： 高速モード I2C バスデバイスを標準モード I2C バスシステムに使用することはできますが , 要求される条件 tSUDAT
≧ 250 ns を満足しなければなりません。
＊ 4： 100 kHz を超えて使用する場合には , リソースクロックを 6 MHz 以上に設定してください。
SDA
tSUDAT
tLOW
tBUS
tHDSTA
SCL
tHDSTA
DS07–16314–3
tHDDAT
tHIGH
tSUSTA
tSUSTO
81
MB91307 シリーズ
5. A/D 変換部電気的特性
(VCCI ＝＋ 1.65 V ∼＋ 1.95 V, VCC ＝＋ 3.0 V ∼＋ 3.6 V, VSS ＝ AVSS ＝ 0 V, TA ＝ 0 °C ∼＋ 70 °C)
項 目
記号
端 子
分解能
⎯
総合誤差
規 格 値
単位
最小
標準
最大
⎯
⎯
10
10
BIT
⎯
⎯
⎯
⎯
± 4.5
LSB
直線性誤差
⎯
⎯
⎯
⎯
± 3.0
LSB
微分直線性誤差
⎯
⎯
⎯
⎯
± 2.5
LSB
ゼロトランジション電圧
VOT
AN0 ∼ AN3
AVSS − 1.5
LSB
AVSS ＋ 0.5
LSB
AVSS ＋ 4.5
LSB
V
フルスケールトランジション電圧
VFST
AN0 ∼ AN3
AVRH − 4.5
LSB
AVRH − 1.5
LSB
AVRH ＋ 4.5
LSB
V
変換時間
⎯
⎯
5.4 ＊ 1
⎯
⎯
µs
アナログポート入力電流
IAIN
AN0 ∼ AN3
⎯
0.1
10
µA
アナログ入力電圧
VAIN
AN0 ∼ AN3
AVss
⎯
AVRH
V
⎯
AVRH
AVss
⎯
AVCC
V
⎯
600
⎯
µA
⎯
⎯
10 ＊ 2
µA
⎯
600
⎯
µA
⎯
⎯
10 ＊ 2
µA
⎯
⎯
5
LSB
基準電圧
IA
電源電流
IAH
IR
基準電圧供給電流
IRH
⎯
チャネル間バラツキ
AVCC
AVRH
AN0 ∼ AN3
＊ 1：VCC ＝ AVCC ＝ 3.0 V ∼ 3.6 V , VCCI ＝ 1.65 V ∼ 1.95 V 周辺クロック 33 MHz 時
＊ 2：A/D コンバータ 非動作時 , CPU ストップ時の電流 (VCC ＝ AVCC ＝ AVRH ＝ 3.6 V 時 VCC ＝ 1.95V)
・アナログ入力の外部インピーダンスとサンプリング時間について
・ サンプル & ホールド付き A/D 変換器です。外部インピーダンスが高くサンプリング時間を十分に確保できない場合に
は , 内部サンプル & ホールド用コンデンサに十分にアナログ電圧が充電されず , A/D 変換精度に影響を及ぼします。
・アナログ入力回路模型図
R
コンパレータ
アナログ入力
C
サンプリング時 ON
R
C
MB91307R/306R
5.0 kΩ ( 最大 )
15 pF ( 最大 )
MB91V307R
8.1 kΩ ( 最大 )
15 pF ( 最大 )
( 注意事項 ) 数値は参考値です。
82
DS07–16314–3
MB91307 シリーズ
・ A/D 変換精度規格を満足するために , 外部インピーダンスと最小サンプリング時間の関係から , サンプリング時間を最
小値より長くなるように , 動作周波数を調整するか , 外部インピーダンスを下げてご使用ください。
・外部インピーダンスと最小サンプリング時間の関係
100
90
80
70
60
50
40
30
20
10
0
[ 外部インピーダンス＝ 0 kΩ ∼ 20 kΩ の場合 ]
MB91V307R
外部インピーダンス [kΩ]
外部インピーダンス [kΩ]
[ 外部インピーダンス＝ 0 kΩ ∼ 100 kΩ の場合 ]
MB91307R
MB91306R
0
5
10
15
20
25
30
35
MB91V307R
20
18
16
14
12
10
8
6
4
2
0
MB91307R
MB91306R
0
1
最小サンプリング時間 [µs]
2
3
4
5
6
7
8
最小サンプリング時間 [µs]
・ サンプリング時間を十分に確保できない場合は , アナログ入力端子に 0.1 µF 程度のコンデンサを接続してください。
・誤差について
｜ AVRH - AVSS ｜が小さくなるに従って , 相対的な誤差は大きくなります。
DS07–16314–3
83
MB91307 シリーズ
・A/D コンバータの用語の定義
・ 分解能
A/D 変換機により認識可能なアナログ変化
・ 直線性誤差
ゼロトランジション点 (00 0000 0000 ←→ 00 0000 0001) とフルスケールトランジション点 (11 1111 1110 ←→ 11 1111
1111) とを結んだ直線と実際の変換特性との偏差
・ 微分直線性誤差
出力コードを 1LSB 変化させるのに必要な入力電圧の理想値からの偏差
[ 直線性誤差 ]
3FFH
[ 微分直線性誤差 ]
実際の変換特性
3FEH
理想特性
N−1
3FDH
VFST
( 実測値 )
VNT
( 実測値 )
004H
003H
実際の変換特性
デジタル出力
デジタル出力
{1 LSB × (N − 1) + VTO}
N−2
V(N − 1)T
N−1
( 実測値 )
実際の変換特性
VNT
( 実測値 )
002H
理想特性
001H
N−2
実際の変換特性
VTO ( 実測値 )
AVSS/AVRL
AVRH
AVSS/AVRL
アナログ入力
AVRH
アナログ入力
デジタル出力 N の直線性誤差
＝
VNT − {1 LSB × (N − 1) ＋ VOT}
1 LSB
[LSB]
デジタル出力 N の微分直線性誤差
＝
V (N ＋ 1) T − VNT
1 LSB
[LSB]
[V]
( 理想値 )
1 LSB ＝
VFST − VOT
1022
1 LSB” ＝
AVRH − AVRL
1024
−1
[V]
VOT ：デジタル出力が “000”H から “001”H に遷移する電圧
VFST ：デジタル出力が “3FE”H から “3FF”H に遷移する電圧
VNT ：デジタル出力が (N − 1) から N に遷移する電圧
84
DS07–16314–3
MB91307 シリーズ
・ 総合誤差
実際の値と理想値との差をいい , ゼロトランジション誤差 / フルスケール誤差 / 直線性誤差を含む誤差
[ 総合誤差 ]
3FFH
実際の変換特性
1.5 LSB
3FEH
{1 LSB × (N − 1) + 0.5 LSB
デジタル出力
3FDH
VNT
( 実測値 )
004H
003H
実際の変換特性
002H
理想特性
001H
0.5 LSB
AVSS/AVRL
AVRH
アナログ入力
デジタル出力 N の総合誤差
＝
VNT − {1 LSB” × (N − 1) ＋ 0.5 LSB”} [LSB]
1 LSB”
VOT” ( 理想値 ) ＝ AVRL ＋ 0.5 LSB” [V]
VFST” ( 理想値 ) ＝ AVRH − 1.5 LSB” [V]
VNT：デジタル出力が (N − 1) から N に遷移する電圧
DS07–16314–3
85
MB91307 シリーズ
■ 特性例
(1) 出力電圧特性例 (TA ＝＋ 25 °C)
出力 “L” 電圧 (VOL) 特性例
3.6
0.4
3.4
0.3
出力電圧 (V)
出力電圧 (V)
出力 “H” 電圧 (VOH) 特性例
3.2
3.0
0.2
0.1
0.0
2.8
3.0
3.2
3.4
3.0
3.6
電源電圧 (V)
3.2
3.4
3.6
電源電圧 (V)
(2) 入力電圧特性例 (TA ＝＋ 25 °C)
入力 “H”/“L” レベル特性例 (CMOS)
入力 “H”/“L” レベル特性例 ( ヒステリシス )
3.0
2.0
VIH
VIL
1.0
入力電圧 (V)
入力電圧 (V)
3.0
VIH
2.0
1.0
VIL
0.0
0.0
3.0
3.2
3.4
3.6
3.0
電源電圧 (V)
3.2
3.4
3.6
電源電圧 (V)
(3) 電源電流特性例
電源電流 (ICC) 特性例
(TA ＝＋ 25 °C, 66 MHz)
電源電流 (ICC) 特性例
(VCC ＝ 3.3 V, 66 MHz)
200
電源電流 (mA)
電源電流 (mA)
200
150
100
50
0
3.0
3.2
3.4
電源電圧 (V)
3.6
150
100
50
0.0
0
25
70
温度 ( °C)
（続く）
86
DS07–16314–3
MB91307 シリーズ
（続き）
スリープ電流 (ICCS) 特性例
(TA ＝＋ 25 °C, 33 MHz)
スリープ電流 (ICCS) 特性例
(VCC ＝ 3.3 V, 33 MHz)
50
電源電流 (mA)
電源電流 (mA)
50
40
30
20
3.0
3.2
3.4
40
30
20
0
3.6
A/D 電源電流 (IA) 特性例
(TA ＝＋ 25 °C, 33 MHz)
70
A/D 基準電源電流 (IR) 特性例
(TA ＝＋ 25 °C, 33 MHz)
500
500
電源電流 (µA)
電源電流 (µA)
25
温度 ( °C)
電源電圧 (V)
400
300
200
3.0
3.2
3.4
400
300
200
3.6
3.0
電源電圧 (V)
3.2
3.4
3.6
電源電圧 (V)
(4) ポート抵抗特性例
プルアップ抵抗特性例
(TA ＝＋ 25 °C)
プルダウン抵抗特性例
(TA ＝＋ 25 °C)
30
抵抗値 (kΩ)
抵抗値 (kΩ)
30
25
20
20
15
15
3.0
3.2
3.4
電源電圧 (V)
DS07–16314–3
25
3.6
3.0
3.2
3.4
3.6
電源電圧 (V)
87
MB91307 シリーズ
■ オーダ型格
型 格
パッケージ
備 考
MB91306RPFV
MB91307RPFV
プラスチック・LQFP・120 ピン
(FPT-120P-M21)
鉛フリーパッケージ
MB91V307RCR
プラスチック・PGA・135 ピン
(PGA-135C-A02)
開発ツール用
88
DS07–16314–3
MB91307 シリーズ
■ パッケージ・外形寸法図
プラスチック・LQFP, 120 ピン
(FPT-120P-M21)
リードピッチ
0.50mm
パッケージ幅×
パッケージ長さ
16.0 × 16.0mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.70mm MAX
質量
0.88g
コード（参考）
P-LFQFP120-16×16-0.50
プラスチック・LQFP, 120 ピン
（FPT-120P-M21）
注 1）* 印寸法はレジン残りを含む。
レジン残りは、片側 +0.25（.010）MAX。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
18.00±0.20(.709±.008)SQ
+0.40
* 16.00 –0.10 .630 +.016
–.004 SQ
90
61
60
91
0.08(.003)
Details of "A" part
+0.20
1.50 –0.10
+.008
(Mounting height)
.059 –.004
INDEX
0~8˚
120
LEAD No.
"A"
31
1
30
0.50(.020)
0.22±0.05
(.009±.002)
0.08(.003)
M
©2002-2008 FUJITSU MICROELECTRONICS LIMITED F120033S-c-4-6
C
2002 FUJITSU LIMITED F120033S-c-4-4
0.145
.006
+0.05
–0.03
+.002
–.001
0.60±0.15
(.024±.006)
0.10±0.05
(.004±.002)
(Stand off)
0.25(.010)
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記の URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
DS07–16314–3
89
MB91307 シリーズ
■ 本版での主な変更内容
ページ
場所
変更箇所
■ 端子機能説明
端子名：P91, P93 の機能説明を変更
52, 57
■ 周辺リソース
4. 16 ビットリロードタイマ
7. A/D コンバータ ( 逐次比較型 )
周辺リソースの動作クロック名を変更
マシンクロック → 周辺クロック
58
7. A/D コンバータ ( 逐次比較型 )
使用上の注意のリロードタイマのチャネルを変更
チャネル 2 → チャネル 1
71
■ 電気的特性
9
82
4. 交流規格
5. A/D 変換部電気的特性
(1) クロックタイミング規格の外部バス系の規格値を変更
内部動作クロック周波数 ( 最大 ) 66 → 33
内部動作クロックサイクルタイム ( 最小 ) 15.2 → 30.3
ゼロトランジション電圧 , フルスケールトランジション電圧の表記方
法を修正
項目：トランジション誤差 → トランジション電圧
単位：LSB → V
規格値：数値 → AVSS ±数値 LSB
規格値：AVRH ±数値 → AVRH ±数値 LSB
動作クロック名を変更
マシンクロック → 周辺クロック
変更箇所は , 本文中のページ左側の｜によって示しています。
90
DS07–16314–3
MB91307 シリーズ
MEMO
DS07–16314–3
91
MB91307 シリーズ
富士通マイクロエレクトロニクス株式会社
〒 163-0722 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fml/
お問い合わせ先
富士通エレクトロニクス株式会社
〒 163-0731 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fei/
電子デバイス製品に関するお問い合わせは , こちらまで ,
0120-198-610
受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます )
携帯電話・PHS からもお問い合わせができます。
※電話番号はお間違えのないよう , お確かめのうえおかけください。
本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。
本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも
のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な
どについては , 当社はその責任を負いません。
本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施
権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので
はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。
本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい
ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を
伴う用途（原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵
器システムにおけるミサイル発射制御をいう）, ならびに極めて高い信頼性が要求される用途（海底中継器 , 宇宙衛星をいう）に使用されるよう設計・
製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用
されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。
半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ
う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。
本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き
をおとりください。
本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。
編集 ビジネス推進部