DS07-13711-5

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
富士通マイクロエレクトロニクス
DATA SHEET
DS07-13711-5
マイクロコントローラ 16 ビットオリジナル
CMOS
MB90420G/425G シリーズ
MB90423GA/423GC/F423GA/F423GC/427GA/427GC/428GA/428GC/
MB90F428GA/F428GC/V420G
■ 概 要
MB90420G/425G シリーズは , 車載メータ制御等の用途向けに設計された汎用の高性能 16 ビットマイクロコントローラ
です。
命令体系は , 当社オリジナルの F2MC-8L, F2MC-16L と同じく AT アーキテクチャを継承し , 高級言語対応命令・アドレッ
シングモードの拡張・乗除算命令の強化 ( 符号付 )・ビット処理の充実化を図っています。
さらに , 32 ビットアキュームレータの搭載により , ロングワード処理も可能です。
■ 特 長
・ 16 ビットインプットキャプチャ (4 ch)
立上りエッジ , 立下りエッジ , またはその両方を検出します。
16 ビットキャプチャレジスタ× 4 本
端子入力のエッジ検出で , 16 ビットフリーランタイマのカウンタ値をラッチし , 割込み要求を発生。
・ 16 ビットリロードタイマ (2 ch)
16 ビットリロードタイマ動作 ( トグル出力 , ワンショット出力選択可 )
イベントカウント機能選択可能
・ 時計タイマ ( メインクロック )
発振クロックで直接動作します。
発振偏差の修正に対応
リード / ライト可能な秒 / 分 / 時レジスタ
信号割込み
・ 16 ビット PPG (3 ch)
出力端子× 3 本 , 外部トリガ入力端子× 1 本
動作クロック周波数：fCP, fCP/22, fCP/24, fCP/26
・ 遅延割込み
タスク切換え用の割込みを発生。
ソフトウェアで CPU に対して割込み要求の発生 / 取消しが可能。
（続く）
富士通マイクロエレクトロニクスのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。
ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。
開発における最新の注意事項に関しては , 必ず「Check Sheet」を参照してください。
「Check Sheet」はシステム開発において , 問題を未然に防ぐことを目的として , 最低限必要と思われるチェック項目
をリストにしたものです。
http://edevice.fujitsu.com/micom/jp-support/
Copyright©2004-2008 FUJITSU MICROELECTRONICS LIMITED All rights reserved
2008.8
MB90420G/425G シリーズ
（続き）
・ 外部割込み (8 ch)
8 チャネル独立
割込み要因：“L” → “H” エッジ /“H” → “L” エッジ /“L” レベル /“H” レベル選択可能
・ A/D コンバータ
10 ビットまたは 8 ビットの分解能× 8 ch ( 入力マルチプレクス )
変換時間：6.13 µs 以下 (fCP ＝ 16 MHz 時 )
外部トリガ起動可 (P50/INT0/ADTG)
内部タイマによる起動可 (16 ビットリロードタイマ 1)
・ UART (2 ch)
全 2 重ダブルバッファ方式
非同期 / 同期転送 ( スタート / ストップビット付 ) をサポートします。
内部タイマをクロックとして選択可 (16 ビットリロードタイマ 0)
非同期：4808 bps, 5208 bps, 9615 bps, 10417 bps, 19230 bps, 38460 bps, 62500 bps, 500000 bps
同期 ：500 Kbps, 1 Mbps, 2 Mbps (fCP ＝ 16 MHz 時 )
・ CAN インタフェース＊ 1
CAN 仕様バージョン 2.0 パート A およびパート B に準拠します。
エラー時に自動再送します。
リモートフレームに応答して自動伝送します。
データおよび ID 用の順位付けされた 16 個のメッセージバッファ
複数メッセージをサポートします。
受入れフィルタの柔軟な構成：
全ビットコンペア / 全ビットマスク /2 個の部分ビットマスク
最高 1 Mbps までサポートします。
CAN WAKEUP 機能 (RX をデバイス内部で INT0 に接続 ) 。
・ LCD コントローラ / ドライバ (1 ch)
LCD パネル ( 液晶表示 ) を直接駆動可能なセグメントドライバ , およびコモンドライバ
・ 低電圧 /CPU 動作検出リセット＊ 2
低電圧検出時自動リセット
CPU 動作検出機能
・ ステッピングモータコントローラ (4 ch)
各 ch に対する高電流出力× 4 本
各 ch に対する同期化済 8/10 ビット PWM × 2 本
・ サウンドジェネレータ
8 ビット PWM 信号は , 8 ビットリロードカウンタからのトーン周波数とミックスされます。
PWM 周波数：62.5 kHz, 31.2 kHz, 15.6 kHz, 7.8 kHz (fCP ＝ 16 MHz 時 )
トーン周波数：PWM 周波数 /2/ ( リロード値＋ 1)
・ 入出力ポート
プッシュプル出力とシュミットトリガ入力
入力 / 出力または周辺信号として , ビット単位でプログラム可能です。
・ フラッシュメモリ
自動プログラミング , Embeded Algorithm TM, 書込み / 消去 / 消去一時停止 / 消去再開コマンドをサポートします。
アルゴリズムの完了を示すフラグ
ミナトエレクトロニクス製のフラッシュライタ
ブートブロック構成
各ブロックで消去を実行可能です。
外部プログラミング電圧によるブロック保護
＊ 1：MB90420G シリーズは , 2 ch 搭載 , MB90425G シリーズは , 1 ch 搭載しています。
＊ 2：MB90420GA/425GA シリーズのみ搭載しています。MB90420GC/425GC シリーズには , 搭載していません。
Embeded Algorithem は Advanced Micro Devices Inc. の登録商標です。
2
DS07-13711-5
MB90420G/425G シリーズ
■ 品種構成
MB90420G シリーズ品種構成
品名
MB90F423GA
MB90F423GC
MB90423GA
MB90423GC
MB90V420G
項目
品種構成
FLASH 品
MASK ROM 品
EVA 品
2
CPU
F MC-16LX CPU
クロック
1 系統
2 系統
1 系統
2 系統
2 系統
オンチップ PLL クロック逓倍方式 ( × 1, × 2, × 3, × 4, PLL 停止時 1/2)
最小命令実行時間 62.5 ns (4 MHz 原発振 4 逓倍 )
システムクロック
ROM
FLASH ROM 128 KB
MASK ROM 128 KB
外部
RAM
6 KB
6 KB
6 KB
2 ch
CAN インタフェース
低電圧 /CPU 動作
検出リセット
有
無
パッケージ
有
無
無
QFP100, LQFP100
PGA-256
⎯
無
エミュレータ
専用電源＊
＊：エミュレーションポッド MB2145-507 をご使用頂く際のディップスイッチ S2 の設定です。
詳細につきましては 『MB2145-507
,
ハードウェアマニュアル』(2.7 エミュレータ専用電源端子 ) を参照してください。
MB90425G シリーズ品種構成
品 名
MB90F428GA MB90F428GC MB90427GA
MB90427GC MB90428GA MB90428GC
項 目
品種構成
FLASH 品
MASK ROM 品
F2MC-16LX CPU
CPU
クロック
1 系統
2 系統
1 系統
2 系統
1 系統
2 系統
オンチップ PLL クロック逓倍方式 ( × 1, × 2, × 3, × 4, PLL 停止時 1/2)
最小命令実行時間 62.5 ns (4 MHz 原発振 4 逓倍 )
システムクロック
ROM
FLASH ROM 128 KB
MASK ROM 64 KB
MASK ROM 128 KB
RAM
6 KB
4 KB
6 KB
1 ch
CAN インタフェース
低電圧 /CPU 動作
検出リセット
パッケージ
エミュレータ
専用電源
有
無
有
無
有
無
QFP100, LQFP100
⎯
（注意事項）EVA 品は , MB90420G/425G シリーズ共通で MB90V420G がご使用いただけます。
DS07-13711-5
3
MB90420G/425G シリーズ
■ 端子配列図
・QFP 100
(TOP VIEW)
VSS
X0
X1
VCC
P00/SIN0/INT4
P01/SOT0/INT5
P02/SCK0/INT6
P03/SIN1/INT7
P04/SOT1
P05/SCK1/TRG
P06/PPG0/TOT1
P07/PPG1/TIN1
P10/PPG2
P11/TOT0/WOT
P12/TIN0/IN3
P13/IN2
P14/IN1
P15/IN0
COM0
COM1
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
COM2
COM3
SEG0
SEG1
SEG2
SEG3
SEG4
SEG5
SEG6
SEG7
VSS
SEG8
SEG9
SEG10
SEG11
P36/SEG12
P37/SEG13
P40/SEG14
P41/SEG15
P42/SEG16
P43/SEG17
P44/SEG18
VCC
P45/SEG19
P46/SEG20
P47/SEG21
C
P90/SEG22
P91/SEG23
V0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
X0A
X1A
P57/SGA
RST
P56/SGO/FRCK
P55/RX0
P54/TX0
DVSS
P87/PWM2M3
P86/PWM2P3
P85/PWM1M3
P84/PWM1P3
DVCC
P83/PWM2M2
P82/PWM2P2
P81/PWM1M2
P80/PWM1P2
DVSS
P77/PWM2M1
P76/PWM2P1
P75/PWM1M1
P74/PWM1P1
DVCC
P73/PWM2M0
P72/PWM2P0
P71/PWM1M0
P70/PWM1P0
DVSS
P53/INT3
MD2
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
MD1
MD0
P52/INT2 (/TX1)
P51/INT1 (/RX1)
P67/AN7
P66/AN6
P65/AN5
P64/AN4
VSS
P63/AN3
P62/AN2
P61/AN1
P60/AN0
AVSS
P50/INT0/ADTG
AVRH
AVCC
V3
V2
V1
(FPT-100P-M06)
4
DS07-13711-5
MB90420G/425G シリーズ
・LQFP 100
(TOP VIEW)
P57/SGA 76
X1A 77
X0A 78
VSS 79
X0 80
X1 81
VCC 82
P00/SIN0/INT4 83
P01/SOT0/INT5 84
P02/SCK0/INT6 85
P03/SIN1/INT7 86
P04/SOT1 87
P05/SCK1/TRG 88
P06/PPG0/TOT1 89
P07/PPG1/TIN1 90
P10/PPG2 91
P11/TOT0/WOT 92
P12/TIN0/IN3 93
P13/IN2 94
P14/IN1 95
P15/IN0 96
COM0 97
COM1 98
COM2 99
COM3 100
SEG0
SEG1
SEG2
SEG3
SEG4
SEG5
SEG6
SEG7
VSS
SEG8
SEG9
SEG10
SEG11
P36/SEG12
P37/SEG13
P40/SEG14
P41/SEG15
P42/SEG16
P43/SEG17
P44/SEG18
VCC
P45/SEG19
P46/SEG20
P47/SEG21
C
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
RST
P56/SGO/FRCK
P55/RX0
P54/TX0
DVSS
P87/PWM2M3
P86/PWM2P3
P85/PWM1M3
P84/PWM1P3
DVCC
P83/PWM2M2
P82/PWM2P2
P81/PWM1M2
P80/PWM1P2
DVSS
P77/PWM2M1
P76/PWM2P1
P75/PWM1M1
P74/PWM1P1
DVCC
P73/PWM2M0
P72/PWM2P0
P71/PWM1M0
P70/PWM1P0
DVSS
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
P53/INT3
MD2
MD1
MD0
P52/INT2 (/TX1)
P51/INT1 (/RX1)
P67/AN7
P66/AN6
P65/AN5
P64/AN4
VSS
P63/AN3
P62/AN2
P61/AN1
P60/AN0
AVSS
P50/INT0/ADTG
AVRH
AVCC
V3
V2
V1
V0
P91/SEG23
P90/SEG22
(FPT-100P-M20)
DS07-13711-5
5
MB90420G/425G シリーズ
■ 端子機能説明
端子番号
端子名
LQFP
QFP
80
82
X0
81
83
X1
78
80
X0A
77
79
X1A
75
77
RST
回路
形式
A
SIN0
B
G
SOT0
汎用入出力ポート。
G
INT5
87
SCK0
汎用入出力ポート。
G
INT6
88
SIN1
汎用入出力ポート。
G
INT7
87
89
P04
SOT1
89
90
91
SCK1
G
汎用入出力ポート。
G
16 bit PPG ch.0 ∼ 2 の外部トリガ入力端子。
P06
汎用入出力ポート。
PPG0
G
PPG1
93
P10
PPG2
汎用入出力ポート。
G
94
TOT0
G
汎用入出力ポート。
G
TIN0
汎用入出力ポート。
G
IN3
94 ∼ 96
96 ∼ 98
P13 ∼ P15
IN2 ∼ IN0
16 bit リロードタイマ ch.0 の TOT 出力端子。
リアルタイム時計タイマの WOT 出力端子。
P12
95
汎用入出力ポート。
16 bit PPG ch.2 の出力端子。
WOT
93
16 bit PPG ch.1 の出力端子。
16 bit リロードタイマ ch.1 の TIN 入力端子。
P11
92
16 bit PPG ch.0 の出力端子。
16 bit リロードタイマ ch.1 の TOT 出力端子。
TIN1
91
UART ch.1 のシリアルクロック入出力端子。
TRG
P07
92
汎用入出力ポート。
UART ch.1 のシリアルデータ出力端子。
TOT1
90
UART ch.1 のシリアルデータ入力端子。
INT7 の外部割込み入力端子。
P05
88
UART ch.0 のシリアルクロック入出力端子。
INT6 の外部割込み入力端子。
P03
86
UART ch.0 のシリアルデータ出力端子。
INT5 の外部割込み入力端子。
P02
85
UART ch.0 のシリアルデータ入力端子。
INT4 の外部割込み入力端子。
P01
86
リセット入力端子。
汎用入出力ポート。
INT4
84
低速発振入力端子。発振子を接続しない場合は , プルダウンの処理を
してください。
低速発振出力端子。発振子を接続しない場合は , オープンにしてくだ
さい。
P00
85
高速発振入力端子。
高速発振出力端子。
A
83
機 能 説 明
16 bit リロードタイマ ch.0 の TIN 入力端子。
インプットキャプチャ ch.3 のトリガ入力端子。
G
汎用入出力ポート。
インプットキャプチャ ch.0 ∼ 2 のトリガ入力端子。
（続く）
6
DS07-13711-5
MB90420G/425G シリーズ
（続き）
端子番号
端子名
回路
形式
99 ∼ 100,
1∼2
COM0 ∼
COM3
I
LCD コントローラ / ドライバのコモン出力端子。
3 ∼ 10,
12 ∼ 15
SEG0 ∼
SEG11
I
LCD コントローラ / ドライバのセグメント出力端子。
LQFP
QFP
97 ∼ 100
1 ∼ 8,
10 ∼ 13
P36 ∼ P37
14 ∼ 15
16 ∼ 17
16 ∼ 20,
22 ∼ 24
18 ∼ 22,
24 ∼ 26
26 ∼ 27
28 ∼ 29
SEG12 ∼
SEG13
汎用入出力ポート。
E
LCD コントローラ / ドライバのセグメント出力端子。
P40 ∼ P47
SEG14 ∼
SEG21
汎用入出力ポート。
E
LCD コントローラ / ドライバのセグメント出力端子。
P90 ∼ P91
SEG22 ∼
SEG23
汎用入出力ポート。
E
LCD コントローラ / ドライバのセグメント出力端子。
P50
34
36
汎用入出力ポート。
INT0
G
ADTG
36 ∼ 39,
41 ∼ 44
38 ∼ 41,
43 ∼ 46
47
P60 ∼ P67
F
AN0 ∼ AN7
A/D コンバータの入力端子。
G
＊1
48
50
52
汎用入出力ポート。
INT2
(TX1
G
＊1
INT3
54 ∼ 57
PWM1P0
PWM1M0
PWM2P0
PWM2M0
G
57 ∼ 60
59 ∼ 62
汎用入出力ポート。
H
ステッピングモータコントローラ ch.0 の出力端子。
汎用入出力ポート。
H
ステッピングモータコントローラ ch.1 の出力端子。
P80 ∼ P83
62 ∼ 65
64 ∼ 67
PWM1P2
PWM1M2
PWM2P2
PWM2M2
汎用入出力ポート。
INT3 の外部割込み入力端子。
P74 ∼ P77
PWM1P1
PWM1M1
PWM2P1
PWM2M1
INT2 の外部割込み入力端子。
CAN インタフェース 1 の TX 出力端子。
)
P53
P70 ∼ P73
52 ∼ 55
INT1 の外部割込み入力端子。
CAN インタフェース 1 の RX 入力端子。
)
P52
46
汎用入出力ポート。
汎用入出力ポート。
INT1
(RX1
INT0 の外部割込み入力端子。
A/D コンバータの外部トリガ入力端子。
P51
45
機 能 説 明
汎用入出力ポート。
H
ステッピングモータコントローラ ch.2 の出力端子。
（続く）
DS07-13711-5
7
MB90420G/425G シリーズ
（続き）
端子番号
LQFP
QFP
端子名
回路
形式
P84 ∼ P87
67 ∼ 70
69 ∼ 72
72
74
73
75
PWM1P3
PWM1M3
PWM2P3
PWM2M3
P54
TX0
P55
RX0
汎用入出力ポート。
H
ステッピングモータコントローラ ch.3 の出力端子。
G
76
SGO
G
78
P57
SGA
汎用入出力ポート。
CAN インタフェース 0 の RX 入力端子。
汎用入出力ポート。
G
FRCK
76
汎用入出力ポート。
CAN インタフェース 0 の TX 出力端子。
P56
74
機 能 説 明
サウンドジェネレータの SGO 出力端子。
フリーランタイマのクロック入力端子。
G
汎用入出力ポート。
サウンドジェネレータの SGA 出力端子。
28 ∼ 31
30 ∼ 33
V0 ∼ V3
⎯
LCD コントローラ / ドライバの基準電源端子。
56, 66
58, 68
DVCC
⎯
高電流出力バッファの専用電源入力端子 ( 端子番号 54 ∼ 57,
59 ∼ 62, 64 ∼ 67, 69 ∼ 72) 。
51, 61, 71
53, 63, 73
DVSS
⎯
高電流出力バッファの専用電源 GND 電源端子 ( 端子番号 54 ∼ 57,
59 ∼ 62, 64 ∼ 67, 69 ∼ 72) 。
32
34
AVCC
⎯
A/D コンバータの専用電源入力端子。
35
37
AVSS
⎯
A/D コンバータの専用 GND 電源端子。
33
35
AVRH
⎯
A/D コンバータの Vref ＋入力端子。Vref −は AVSS 固定。
47
48
49
50
MD0
MD1
C
テストモード用入力端子。VCC に接続してください。
49
51
MD2
C/D ＊ 2
テストモード用入力端子。VSS に接続してください。
25
27
C
⎯
外部コンデンサ用の端子。0.1 µF のコンデンサを , この端子と VSS に
接続してください。
21, 82
23, 84
VCC
⎯
電源入力端子。
9, 40, 79
11, 42, 81
VSS
⎯
GND 電源端子。
＊ 1： MB90420G シリーズのみ。
＊ 2： MASK 品の場合は D に，FLASH 品の場合は C になります。
8
DS07-13711-5
MB90420G/425G シリーズ
■ 入出力回路形式
分類
回 路
備 考
・ 発振帰還抵抗：約 1 MΩ
(X0, X1：メイン )
・ 発振帰還抵抗：約 10 MΩ
(X0A, X1A：サブ)
X1/X1A
A
X0/X0A
スタンバイ制御信号
・ プルアップ抵抗付き：約 50 kΩ
ヒステリシス入力
B
ヒステリシス入力
・ ヒステリシス入力
C
ヒステリシス入力
・ プルダウン抵抗付き：約 50 kΩ
ヒステリシス入力
ヒステリシス入力
D
・ CMOS 出力
・ LCDC 出力
・ ヒステリシス入力
E
LCDC 出力
ヒステリシス入力
（続く）
DS07-13711-5
9
MB90420G/425G シリーズ
（続き）
分類
回 路
備 考
・ CMOS 出力
・ ヒステリシス入力
・ アナログ入力
F
アナログ入力
ヒステリシス入力
・ CMOS 出力
・ ヒステリシス入力
G
ヒステリシス入力
・ CMOS 高電流出力
・ ヒステリシス入力
高電流
H
ヒステリシス入力
・ LCDC 出力
I
10
LCDC 出力
DS07-13711-5
MB90420G/425G シリーズ
■ デバイスの取扱いについて
・最大定格電圧の厳守 ( ラッチアップの防止 )
CMOS IC では , 中・高耐圧以外の入力端子や出力端子に VCC より高い電圧や VSS より低い電圧が印加された場合 , また
は VCC ∼ VSS 間に定格を超える電圧が印加された場合 , ラッチアップ現象が発生することがあります。ラッチアップが起
きると電源電流が激増し, 素子が熱破壊する恐れがあります。使用に際して, 最大定格を超えることのないよう十分注意し
てください。
また , アナログ系の電源投入時 , および切断時においてもアナログ電源 (AVCC, AVRH) とアナログ入力と , 高電流出力
バッファ端子用電源 (DVCC) は , デジタル電源 (VCC) を超えないように注意してください。
デジタル電源 (VCC) 投入後のアナログ電源 (AVCC, AVRH) と高電流出力バッファ端子用電源 (DVCC) の投入順序はといま
せん。
・供給電圧の安定化
VCC 電源電圧の動作保証範囲内においても , 電源電圧の急激な変化があると誤動作を生じることがあります。安定化の
基準として , 商用周波数 (50 Hz ∼ 60 Hz) での VCC リップル変動 (P-P 値 ) は , 標準 VCC 値の 10％以下に , また電源の切換
え時などの瞬時変化においては , 過度変動率が 0.1 V/ms 以下になるよう電圧変動を抑えることを推奨します。
・電源投入時
内部に内蔵している降圧回路の誤動作を防ぐために , 電源投入時における電圧の立上り時間は 50 µs (0.2 V ∼ 2.7 V の
間 ) 以上を確保してください。
・未使用端子の処理
使用していない入力端子を開放のままにしておくと , 誤動作およびラッチアップによる永久破損の原因になることがあ
りますので , 2 kΩ 以上の抵抗を介して , プルアップまたはプルダウンの処置をしてください。
使用していない入出力端子がある場合は , 出力状態に設定して開放とするか , 入力状態に設定して入力端子と同じ処理
をしてください。
使用していない出力端子がある場合は , 開放としてください。
・A/D コンバータの電源端子処理
A/D コンバータを使用しない場合においても , AVCC ＝ VCC, AVSS ＝ AVRH ＝ VSS となるよう接続してください。
・外部クロック使用時
外部クロック使用時においても , パワーオンリセット , サブクロックモードおよびストップモードからの解除には , 発
振安定待ち時間がとられます。また , 以下の図に示すように , 外部クロックを使用する際には , X0 端子のみを駆動し , X1
端子はオープンとしてください。
X0
OPEN
X1
MB90420G/425G シリーズ
外部クロック使用例
DS07-13711-5
11
MB90420G/425G シリーズ
・電源端子
VCC, VSS が複数ある場合 , デバイス設計上はラッチアップなどの誤動作を防止するために , 同電位にすべき端子はデバ
イス内部で接続してありますが , 不要輻射の低減 , グランドレベルの上昇によるストローブ信号の誤動作防止 , 総出力電
流規格を守るなどのために , 必ずそれらすべてを外部で電源 , およびグランドへ接続してください。
下図に示すように , すべての VCC 電源端子は , 必ず同電位にしてください。また , すべての VSS 電源端子も同様に扱って
ください。複数の VCC または VSS システムがある場合 , デバイスは保証された動作範囲内でも正しく動作しません。
VCC
VSS
VCC
VSS
VSS
VCC
VCC
VSS
VSS
VCC
電源入力端子
(VCC/VSS)
また , 電流供給源からできる限り低いインピーダンスでこのデバイスの VCC, VSS に接続する様配慮ください。このデバ
イスの VCC, VSS 間に 1.0 µF 程度のバイパスコンデンサを端子近くで接続する事を推奨します。
・A/D コンバータの電源アナログ入力の投入順序
A/D コンバータの電源 (AVCC, AVRH) およびアナログ入力 (AN0 ∼ AN7) の印加は , 必ずデジタル電源 (VCC) の投入後に
行ってください。また , 電源切断時は A/D コンバータの電源およびアナログ入力の切断の後で , デジタル電源 (VCC) の切断
を行ってください。その際 , AVRH は AVCC を超えないように投入 , 切断を行ってください。アナログ入力と兼用している
端子を入力ポートとして使用する場合においても , 入力電圧は AVCC を超えないようにしてください。( アナログ電源とデ
ジタル電源を同時に投入・切断をすることは問題ありません ) 。
・高電流出力バッファ端子用電源 (DVCC, DVSS) の取扱い
高電流出力バッファ端子用電源 (DVCC, DVSS) の印加は , 必ずデジタル電源 (VCC) の投入後に行ってください。また , 電源
切断時は高電流出力バッファ端子用電源切断の後で , デジタル電源 (VCC) の切断を行ってください。( 高電流出力バッファ
端子用電源とデジタル電源を同時に投入・切断をすることは問題ありません ) 。
高電流出力バッファ端子を汎用ポートとして使用する場合も , 高電流出力バッファ端子用電源 (DVCC, DVSS) の印加を
行ってください。
・プルアップ / ダウン抵抗
MB90420G/425G シリーズは , 内部プルアップ / ダウン抵抗をサポートしていません。必要であれば , 外部構成部品を使
用してください。
・サブクロックを使用しない場合の注意
X0A, X1A 端子に発振器を接続しない場合は , X0A 端子にプルダウンの処理をし , X1A 端子はオープンにしてください。
・PLL クロック動作時の注意
PLL クロックモード動作中に , 発振子がはずれた場合 , あるいはクロック入力が 停止した場合 , 本マイコンは PLL 内部
の自励発振回路の自走周波数で動作を継続する場合があります。この動作は保証外の動作です。
12
DS07-13711-5
MB90420G/425G シリーズ
■ ブロックダイヤグラム
P57/SGA
P56/SGO/FRCK
P55/RX0
P54/TX0
P53/INT3
P52/INT2 (/TX1)
P51/INT1 (/RX1)
P50/INT0/ADTG
P00/SIN0/INT4
P01/SOT0/INT5
P02/SCK0/INT6
P03/SIN1/INT7
P04/SOT1
P05/SCK1/TRG
P06/PPG0/TOT1
P07/PPG1/TIN1
クロック
制御回路
RAM
割込み
コントローラ
ROM
低電圧 /CPU 動作
検出リセット
サウンド
ジェネレータ
CAN
コントローラ
ポート 5
外部割込み
(8 ch)
ポート 8
ステッピング
モータ
コントローラ
0/1/2/3
UART0/1
プリスケーラ
0/1
ポート 0
PPG0/1/2
P10/PPG2
P11/TOT0/WOT
P12/TIN0/IN3
P13/IN2
P14/IN1
P15/IN0
CPU
F2MC-16LX コア
F2MC-16LX BUS
X0, X1
X0A, X1A
RST
ポート 7
リアルタイム
時計タイマ
A/D コンバータ
(8 ch)
P67 ∼ P60/
AN7 ∼ AN0
AVCC/AVSS
AVRH
ポート 9
P91, P90/
SEG23,SEG22
ポート 4
P47 ∼ P40/
SEG21 ∼ SEG14
ポート 3
P37, P36/
SEG13, SEG12
ICU0/1/2/3
フリーランタイマ
P77/PWM2M1
P76/PWM2P1
P75/PWM1M1
P74/PWM1P1
P73/PWM2M0
P72/PWM2P0
P71/PWM1M0
P70/PWM1P0
ポート 6
ポート 1
リロードタイマ
0/1
P87/PWM2M3
P86/PWM2P3
P85/PWM1M3
P84/PWM1P3
P83/PWM2M2
P82/PWM2P2
P81/PWM1M2
P80/PWM1P2
LCD
コントローラ /
ドライバ
SEG11 ∼ SEG0
COM3 ∼ COM0
V3 ∼ V0
評価用デバイス (MB90V420G)
内蔵 ROM はありません。
内蔵 RAM は 6 Kbyte です。
（注意事項）
：CAN インタフェースは，MB90420G シリーズには 2 ch 搭載，MB90425G シリーズには 1 ch 搭載しています。
低電圧 /CPU 動作検出リセットは，MB90F423GA, MB90423GA, MB90F428GA, MB90427GA, MB90428GA の
み搭載しています。MB90F423GC, MB90423GC, MB90F428GC, MB90427GC, MB90428GC, MB90V420G には
搭載していません。
DS07-13711-5
13
MB90420G/425G シリーズ
■ メモリマップ
シングルチップモード
(ROM ミラー機能あり )
000000H
周辺領域
0000C0H
000100H
レジスタ
RAM 領域
アドレス #2
003900H
周辺領域
004000H
ROM 領域
(FF バンクのイメージ )
010000H
アドレス #1
ROM 領域
FFFFFFH
：内部アクセスメモリ
：アクセス禁止
品 種
アドレス #1
アドレス #2
MB90423GA/GC
FE0000H
001900H
MB90427GA/GC
FF0000H
001100H
MB90428GA/GC
FE0000H
001900H
MB90F423GA/GC
FE0000H
001900H
MB90F428GA/GC
FE0000H
001900H
MB90V420G
FE0000H
001900H
（注意事項）ROM ミラー機能なしを選択した場合は「ROM ミラー機能選択モジュール」を参照してください。
00 バンクの上位に FF バンクの ROM データがイメージで見えるようになっていますが , これは C コンパイ
ラのスモールモデルを有効に生かすためです。FF バンクの下位 16 ビットアドレスは同じになるようにして
ありますので , ポインタで far 指定を宣言しなくとも ROM 内のテーブルを参照できます。たとえば , 00C000H
をアクセスした場合に , 実際には FFC000H の ROM の内容がアクセスされることになります。ここで , FF バ
ンクの ROM 領域は 48 KB を超えますので , 00 バンクのイメージにすべての領域を見せることができません。
したがって , FF4000H ∼ FFFFFFH の ROM データは 004000H ∼ 00FFFFH のイメージとして見えますので , ROM
データテーブルは FF4000H ∼ FFFFFFH の領域に格納する事を推奨します。
14
DS07-13711-5
MB90420G/425G シリーズ
■ I/O マップ
・CAN インタフェース以外
アドレス
レジスタ
略称
アクセス
周辺機能
初期値
00H
ポート 0 データレジスタ
PDR0
R/W
ポート 0
XXXXXXXX
01H
ポート 1 データレジスタ
PDR1
R/W
ポート 1
− − XXXXXX
02H
( 使用禁止 )
03H
ポート 3 データレジスタ
PDR3
R/W
ポート 3
XX − − − − − −
04H
ポート 4 データレジスタ
PDR4
R/W
ポート 4
XXXXXXXX
05H
ポート 5 データレジスタ
PDR5
R/W
ポート 5
XXXXXXXX
06H
ポート 6 データレジスタ
PDR6
R/W
ポート 6
XXXXXXXX
07H
ポート 7 データレジスタ
PDR7
R/W
ポート 7
XXXXXXXX
08H
ポート 8 データレジスタ
PDR8
R/W
ポート 8
XXXXXXXX
09H
ポート 9 データレジスタ
PDR9
R/W
ポート 9
− − − − − −XX
0AH ∼ 0FH
( 使用禁止 )
10H
ポート 0 方向レジスタ
DDR0
R/W
ポート 0
00000000
11H
ポート 1 方向レジスタ
DDR1
R/W
ポート 1
−−000000
12H
( 使用禁止 )
13H
ポート 3 方向レジスタ
DDR3
R/W
ポート 3
00−−−−−−
14H
ポート 4 方向レジスタ
DDR4
R/W
ポート 4
00000000
15H
ポート 5 方向レジスタ
DDR5
R/W
ポート 5
00000000
16H
ポート 6 方向レジスタ
DDR6
R/W
ポート 6
00000000
17H
ポート 7 方向レジスタ
DDR7
R/W
ポート 7
00000000
18H
ポート 8 方向レジスタ
DDR8
R/W
ポート 8
00000000
19H
ポート 9 方向レジスタ
DDR9
R/W
ポート 9
−−−−−−00
1AH
アナログ入力許可
ADER
R/W
ポート 6, A/D
11111111
1BH ∼ 1FH
( 使用禁止 )
20H
A/D 制御ステータスレジスタ下位
ADCSL
R/W
21H
A/D 制御ステータスレジスタ上位
ADCSH
R/W
22H
A/D データレジスタ下位
ADCRL
R
23H
A/D データレジスタ上位
ADCRH
R/W
0 0 1 0 1 XXX
CPCLR
R/W
XXXXXXXX
コンペアクリアレジスタ
R/W
XXXXXXXX
タイマデータレジスタ
TCDT
24H
25H
26H
27H
00000000
00000000
A/D コンバータ
R/W
R/W
XXXXXXXX
00000000
16 bit
00000000
フリーランタイマ
28H
タイマコントロールステータス
レジスタ下位
TCCSL
R/W
00000000
29H
タイマコントロールステータス
レジスタ上位
TCCSH
R/W
0−−00000
2AH
PPG0 制御ステータスレジスタ下位
PCNTL0
R/W
2BH
PPG0 制御ステータスレジスタ上位
PCNTH0
R/W
2CH
PPG1 制御ステータスレジスタ下位
PCNTL1
R/W
2DH
PPG1 制御ステータスレジスタ上位
PCNTH1
R/W
16 bit PPG0
16 bit PPG1
00000000
0000000−
00000000
0000000−
（続く）
DS07-13711-5
15
MB90420G/425G シリーズ
アドレス
2EH
2FH
30H
31H
レジスタ
略称
アクセス
PPG2 制御ステータスレジスタ下位
PCNTL2
R/W
PPG2 制御ステータスレジスタ上位
PCNTH2
R/W
外部割込み許可
ENIR
R/W
外部割込み要求
EIRR
R/W
周辺機能
16 bit PPG2
初期値
00000000
0000000−
00000000
00000000
外部割込
32H
外部割込みレベル下位
ELVRL
R/W
33H
外部割込みレベル上位
ELVRH
R/W
00000000
34H
シリアルモードレジスタ 0
SMR0
R/W
00000−00
35H
シリアル制御レジスタ 0
SCR0
R/W
00000100
36H
インプットデータレジスタ 0/
アウトプットデータレジスタ 0
SIDR0/
SODR0
R/W
37H
シリアルステータスレジスタ 1
SSR0
R/W
00001000
38H
シリアルモードレジスタ 1
SMR1
R/W
00000−00
39H
シリアル制御レジスタ 1
SCR1
R/W
3AH
インプットデータレジスタ 1/
アウトプットデータレジスタ 1
3BH
シリアルステータスレジスタ
3CH
SIDR1/
SODR1
R/W
SSR1
R/W
UART0
00000000
XXXXXXXX
00000100
UART1
XXXXXXXX
00001000
( 使用禁止 )
3DH
クロック分周制御レジスタ 0
CDCR0
R/W
プリスケーラ
0−−−0000
3EH
CAN ウェイクアップ制御レジスタ
CWUCR
R/W
CAN
−−−−−−−0
3FH
クロック分周制御レジスタ 1
CDCR1
R/W
プリスケーラ
0−−−0000
40H ∼ 4FH
CAN インタフェース 0 用の予約領域。
50H
タイマコントロールステータス
レジスタ 0 下位
TMCSR0L
R/W
51H
タイマコントロールステータス
レジスタ 0 上位
TMCSR0H
R/W
52H
TMR0/
TMRLR0
R/W
54H
タイマコントロールステータス
レジスタ 1 下位
TMCSR1L
R/W
55H
タイマコントロールステータス
レジスタ 1 上位
TMCSR1H
R/W
56H
−−−00000
XXXXXXXX
XXXXXXXX
00000000
16 bit
−−−00000
リロードタイマ 1
タイマレジスタ 1/
リロードレジスタ 1
TMR1/
TMRLR1
R/W
58H
時計タイマコントロールレジスタ
下位
WTCRL
R/W
59H
時計タイマコントロールレジスタ
上位
WTCRH
R/W
57H
16 bit
リロードタイマ 0
タイマレジスタ 0/
リロードレジスタ 0
53H
00000000
XXXXXXXX
XXXXXXXX
リアルタイム
時計タイマ
000−−000
00000000
（続く）
16
DS07-13711-5
MB90420G/425G シリーズ
アドレス
略称
アクセス
サウンド制御レジスタ下位
SGCRL
R/W
00000000
サウンド制御レジスタ上位
SGCRH
R/W
0−−−−−00
周波数データレジスタ
SGFR
R/W
5DH
振幅データレジスタ
SGAR
R/W
5EH
デクリメントグレードレジスタ
SGDR
R/W
XXXXXXXX
5FH
トーンカウントレジスタ
SGTR
R/W
XXXXXXXX
インプットキャプチャレジスタ 0
IPCP0
R
5AH
5BH
5CH
レジスタ
60H
61H
インプットキャプチャレジスタ 1
IPCP1
R
インプットキャプチャレジスタ 2
IPCP2
R
64H
65H
67H
68H
インプットキャプチャレジスタ 3
IPCP3
R
インプットキャプチャコントロール
ステータス 0/1
ICS01
R/W
69H
6AH
00000000
XXXXXXXX
XXXXXXXX
XXXXXXXX
XXXXXXXX
XXXXXXXX
インプットキャプチャ
2/3
66H
初期値
XXXXXXXX
サウンドジェネレータ
インプットキャプチャ
0/1
62H
63H
周辺機能
XXXXXXXX
XXXXXXXX
XXXXXXXX
インプットキャプチャ
0/1
00000000
インプットキャプチャ
2/3
00000000
( 使用禁止 )
インプットキャプチャコントロール
ステータス 2/3
ICS23
6BH
R/W
( 使用禁止 )
6CH
LCD 制御レジスタ下位
LCRL
R/W
6DH
LCD 制御レジスタ上位
LCRH
R/W
6EH
低電圧 /CPU 動作検出リセット
制御レジスタ
LVRC
R/W
低電圧 /CPU 動作検出
リセット
10111000
6FH
ROM ミラー
ROMM
W
ROM ミラー
XXXXXXX 1
70H ∼ 7FH
80H
PWM 制御レジスタ 0
PWC0
PWM 制御レジスタ 1
PWC1
R/W
ステッピングモータ
コントローラ 0
00000−−0
R/W
ステッピングモータ
コントローラ 1
00000−−0
ステッピングモータ
コントローラ 2
00000−−0
ステッピングモータ
コントローラ 3
00000−−0
( 使用禁止 )
PWM 制御レジスタ 2
PWC2
85H
86H
00000000
( 使用禁止 )
83H
84H
00010000
CAN インタフェース 1 用の予約領域。
81H
82H
LCD コントローラ /
ドライバ
R/W
( 使用禁止 )
PWM 制御レジスタ 3
PWC3
9EH
ROM 修正コントロールレジスタ
PACSR
R/W
アドレス一致検出機能
−−−−−0−0
9FH
遅延割込み / リリース
DIRR
R/W
遅延割込
−−−−−−−0
A0H
低消費電力モード
LPMCR
R/W
クロック選択
CKSCR
87H ∼ 9DH
A1H
R/W
( 使用禁止 )
R/W
00011000
低消費電力制御回路
11111100
（続く）
DS07-13711-5
17
MB90420G/425G シリーズ
アドレス
レジスタ
略称
A2H ∼ A7H
A8H
アクセス
周辺機能
初期値
( 使用禁止 )
ウォッチドッグ制御
WDTC
R/W
ウォッチドッグタイマ
XXXXX 1 1 1
A9H
タイムベースタイマ制御レジスタ
TBTC
R/W
タイムベースタイマ
1−−00100
AAH
時計タイマ制御レジスタ
WTC
R/W
時計タイマ
( サブクロック )
1X000000
フラッシュ I/F
0 0 0 X 0 XX 0
ABH ∼
ADH
AEH
( 使用禁止 )
フラッシュ制御レジスタ
AFH
FMCS
R/W
( 使用禁止 )
B0H
割込み制御レジスタ 00
ICR00
R/W
00000111
B1H
割込み制御レジスタ 01
ICR01
R/W
00000111
B2H
割込み制御レジスタ 02
ICR02
R/W
00000111
B3H
割込み制御レジスタ 03
ICR03
R/W
00000111
B4H
割込み制御レジスタ 04
ICR04
R/W
00000111
B5H
割込み制御レジスタ 05
ICR05
R/W
00000111
B6H
割込み制御レジスタ 06
ICR06
R/W
00000111
B7H
割込み制御レジスタ 07
ICR07
R/W
B8H
割込み制御レジスタ 08
ICR08
R/W
B9H
割込み制御レジスタ 09
ICR09
R/W
00000111
BAH
割込み制御レジスタ 10
ICR10
R/W
00000111
BBH
割込み制御レジスタ 11
ICR11
R/W
00000111
BCH
割込み制御レジスタ 12
ICR12
R/W
00000111
BDH
割込み制御レジスタ 13
ICR13
R/W
00000111
BEH
割込み制御レジスタ 14
ICR14
R/W
00000111
BFH
割込み制御レジスタ 15
ICR15
R/W
00000111
C0H ∼ FFH
00000111
割込みコントローラ
00000111
( 使用禁止 )
1FF0H
ROM 修正アドレス 0
PADR0
R/W
XXXXXXXX
1FF1H
ROM 修正アドレス 1
PADR0
R/W
XXXXXXXX
1FF2H
ROM 修正アドレス 2
PADR0
R/W
1FF3H
ROM 修正アドレス 3
PADR1
R/W
1FF4H
ROM 修正アドレス 4
PADR1
R/W
XXXXXXXX
1FF5H
ROM 修正アドレス 5
PADR1
R/W
XXXXXXXX
3900H ∼
391FH
XXXXXXXX
アドレス一致検出機能
XXXXXXXX
( 使用禁止 )
（続く）
18
DS07-13711-5
MB90420G/425G シリーズ
アドレス
レジスタ
3920H
3921H
PDCR0
R
PPG0 周期設定レジスタ
PCSR0
W
PPG0 デューティ設定レジスタ
PDUT0
W
3924H
3925H
3926H ∼
3927H
PPG1 ダウンカウンタレジスタ
PDCR1
R
PPG1 周期設定レジスタ
PCSR1
W
PPG1 デューティ設定レジスタ
PDUT1
W
392AH
392BH
392CH
392DH
392EH ∼
392FH
PPG2 ダウンカウンタレジスタ
PDCR2
R
PPG2 周期設定レジスタ
PCSR2
W
PPG2 デューティ設定レジスタ
PDUT2
W
3932H
3933H
3934H
3935H
3936H ∼
3959H
11111111
16 bit PPG0
XXXXXXXX
XXXXXXXX
XXXXXXXX
XXXXXXXX
11111111
11111111
16 bit PPG1
XXXXXXXX
XXXXXXXX
XXXXXXXX
XXXXXXXX
11111111
11111111
16 bit PPG2
XXXXXXXX
XXXXXXXX
XXXXXXXX
XXXXXXXX
( 使用禁止 )
395AH
395BH
初期値
11111111
( 使用禁止 )
3930H
3931H
周辺機能
( 使用禁止 )
3928H
3929H
アクセス
PPG0 ダウンカウンタレジスタ
3922H
3923H
略称
XXXXXXXX
サブ秒データレジスタ
WTBR
XXXXXXXX
R/W
395CH
リアルタイム
時計タイマ
− − − XXXXX
− − XXXXXX
395DH
秒データレジスタ
WTSR
R/W
395EH
分データレジスタ
WTMR
R/W
− − XXXXXX
395FH
時間データレジスタ
WTHR
R/W
− − − XXXXX
LCD 表示用 RAM
VRAM
R/W
3960H ∼
396BH
396CH ∼
397FH
LCD コントローラ /
ドライバ
XXXXXXXX
( 使用禁止 )
3980H
XXXXXXXX
PWM1 コンペアレジスタ 0
PWC10
R/W
PWM2 コンペアレジスタ 0
PWC20
R/W
3984H
PWM1 選択レジスタ 0
PWS10
R/W
−−000000
3985H
PWM2 選択レジスタ 0
PWS20
R/W
−0000000
3981H
3982H
3983H
− − − − − − XX
ステッピングモータ
コントローラ 0
XXXXXXXX
− − − − − − XX
（続く）
DS07-13711-5
19
MB90420G/425G シリーズ
アドレス
レジスタ
3986H ∼
3987H
略称
アクセス
周辺機能
初期値
( 使用禁止 )
3988H
XXXXXXXX
PWM1 コンペアレジスタ 1
PWC11
R/W
PWM2 コンペアレジスタ 1
PWC21
R/W
398CH
PWM1 選択レジスタ 1
PWS11
R/W
−−000000
398DH
PWM2 選択レジスタ 1
PWS21
R/W
−0000000
3989H
398AH
398BH
398EH ∼
398FH
− − − − − − XX
ステッピングモータ
コントローラ 1
XXXXXXXX
− − − − − − XX
( 使用禁止 )
3990H
XXXXXXXX
PWM1 コンペアレジスタ 2
PWC12
R/W
PWM2 コンペアレジスタ 2
PWC22
R/W
3994H
PWM1 選択レジスタ 2
PWS12
R/W
−−000000
3995H
PWM2 選択レジスタ 2
PWS22
R/W
−0000000
3991H
3992H
3993H
3996H ∼
3997H
− − − − − − XX
ステッピングモータ
コントローラ 2
XXXXXXXX
− − − − − − XX
( 使用禁止 )
3998H
XXXXXXXX
PWM1 コンペアレジスタ 3
PWC13
R/W
PWM2 コンペアレジスタ 3
PWC23
R/W
399CH
PWM1 選択レジスタ 3
PWS13
R/W
−−000000
399DH
PWM2 選択レジスタ 3
PWS23
R/W
−0000000
3999H
399AH
399BH
− − − − − − XX
ステッピングモータ
コントローラ 3
399EH ∼
39FFH
( 使用禁止 )
3A00H ∼
3AFFH
CAN インタフェース 0 用の予約領域。
3B00H ∼
3BFFH
CAN インタフェース 1 用の予約領域。
3C00H ∼
3CFFH
CAN インタフェース 0 用の予約領域。
3D00H ∼
3DFFH
CAN インタフェース 1 用の予約領域。
3E00H ∼
3EFFH
( 使用禁止 )
XXXXXXXX
− − − − − − XX
（注意事項） ・初期値について→ “0”：初期値 “0” / “1”：初期値 “1” / “X”：初期値不定 / “−”：初期値不定 ( なし ) 。
・書込み / 読込みについて→“R/W”：リードライト可 / “R”：リードオンリー / “W”：ライトオンリー。
・0000H ∼ 00FFH の範囲のアドレスは , MCU の主要機能の予約領域です。予約領域へのリードアクセスの
結果は “X” です。また , 予約領域はライトアクセス禁止です。
20
DS07-13711-5
MB90420G/425G シリーズ
・CAN インタフェース
アドレス
CAN0
CAN1
000040H
000070H
000041H
000071H
000042H
000072H
000043H
000073H
000044H
000074H
000045H
000075H
000046H
000076H
000047H
000077H
000048H
000078H
000049H
000079H
00004AH
00007AH
00004BH
00007BH
00004CH
00007CH
00004DH
00007DH
00004EH
00007EH
00004FH
00007FH
003C00H
003D00H
003C01H
003D01H
003C02H
003D02H
003C03H
003D03H
003C04H
003D04H
003C05H
003D05H
003C06H
003D06H
003C07H
003D07H
003C08H
003D08H
003C09H
003D09H
003C0AH
003D0AH
003C0BH
003D0BH
003C0CH
003D0CH
003C0DH
003D0DH
003C0EH
003D0EH
003C0FH
003D0FH
003C10H
003D10H
003C11H
003D11H
003C12H
003D12H
003C13H
003D13H
003C14H
003D14H
003C15H
003D15H
003C16H
003D16H
003C17H
003D17H
レジスタ
略称
アクセス
メッセージバッファ有効レジスタ
BVALR
(R/W)
00000000
00000000
送信要求レジスタ
TREQR
(R/W)
00000000
00000000
送信解除レジスタ
TCANR
(W)
00000000
00000000
送信完了レジスタ
TCR
(R/W)
00000000
00000000
受信完了レジスタ
RCR
(R/W)
00000000
00000000
リモート要求受信レジスタ
RRTRR
(R/W)
00000000
00000000
受信オーバランレジスタ
ROVRR
(R/W)
00000000
00000000
受信割込み許可レジスタ
RIER
(R/W)
00000000
00000000
制御ステータスレジスタ
CSR
(R/W, R)
00−−−000 0−−−−0−1
ラストイベント表示レジスタ
LEIR
(R/W)
−−−−−−−− 000−0000
受信 / 送信エラーカウンタ
RTEC
(R)
00000000
00000000
ビットタイミングレジスタ
BTR
(R/W)
−1111111
11111111
IDE レジスタ
IDER
(R/W)
XXXXXXXX
XXXXXXXX
送信 RTR レジスタ
TRTRR
(R/W)
00000000
00000000
リモートフレーム受信待機
レジスタ
RFWTR
(R/W)
XXXXXXXX
XXXXXXXX
TIER
(R/W)
00000000
00000000
XXXXXXXX
XXXXXXXX
XXXXXXXX
XXXXXXXX
XXXXXXXX
XXXXXXXX
XXXXX− − −
XXXXXXXX
送信割込み許可レジスタ
受容マスク選択レジスタ
受容マスクレジスタ 0
AMSR
AMR0
初期値
(R/W)
(R/W)
（続く）
DS07-13711-5
21
MB90420G/425G シリーズ
アドレス
CAN0
CAN1
003C18H
003D18H
003C19H
003D19H
003C1AH
003D1AH
003C1BH
003D1BH
003A00H ∼
003A1FH
003B00H ∼
003B1FH
003A20H
003B20H
003A21H
003B21H
003A22H
003B22H
003A23H
003B23H
003A24H
003B24H
003A25H
003B25H
003A26H
003B26H
003A27H
003B27H
003A28H
003B28H
003A29H
003B29H
003A2AH
003B2AH
003A2BH
003B2BH
003A2CH
003B2CH
003A2DH
003B2DH
003A2EH
003B2EH
003A2FH
003B2FH
003A30H
003B30H
003A31H
003B31H
003A32H
003B32H
003A33H
003B33H
003A34H
003B34H
003A35H
003B35H
003A36H
003B36H
003A37H
003B37H
003A38H
003B38H
003A39H
003B39H
003A3AH
003B3AH
003A3BH
003B3BH
003A3CH
003B3CH
003A3DH
003B3DH
003A3EH
003B3EH
003A3FH
003B3FH
レジスタ
受容マスクレジスタ 1
汎用 RAM
ID レジスタ 0
ID レジスタ 1
ID レジスタ 2
ID レジスタ 3
ID レジスタ 4
ID レジスタ 5
ID レジスタ 6
ID レジスタ 7
略称
AMR1
⎯
IDR0
IDR1
IDR2
IDR3
IDR4
IDR5
IDR6
IDR7
アクセス
初期値
XXXXXXXX
XXXXXXXX
XXXXX− − −
XXXXXXXX
(R/W)
(R/W)
XXXXXXXX ∼ XXXXXXXX
XXXXXXXX
XXXXXXXX
XXXXX− − −
XXXXXXXX
XXXXXXXX
XXXXXXXX
XXXXX− − −
XXXXXXXX
XXXXXXXX
XXXXXXXX
XXXXX− − −
XXXXXXXX
XXXXXXXX
XXXXXXXX
XXXXX− − −
XXXXXXXX
XXXXXXXX
XXXXXXXX
XXXXX− − −
XXXXXXXX
XXXXXXXX
XXXXXXXX
XXXXX− − −
XXXXXXXX
XXXXXXXX
XXXXXXXX
XXXXX− − −
XXXXXXXX
XXXXXXXX
XXXXXXXX
XXXXX− − −
XXXXXXXX
(R/W)
(R/W)
(R/W)
(R/W)
(R/W)
(R/W)
(R/W)
(R/W)
（続く）
22
DS07-13711-5
MB90420G/425G シリーズ
アドレス
CAN0
CAN1
003A40H
003B40H
003A41H
003B41H
003A42H
003B42H
003A43H
003B43H
003A44H
003B44H
003A45H
003B45H
003A46H
003B46H
003A47H
003B47H
003A48H
003B48H
003A49H
003B49H
003A4AH
003B4AH
003A4BH
003B4BH
003A4CH
003B4CH
003A4DH
003B4DH
003A4EH
003B4EH
003A4FH
003B4FH
003A50H
003B50H
003A51H
003B51H
003A52H
003B52H
003A53H
003B53H
003A54H
003B54H
003A55H
003B55H
003A56H
003B56H
003A57H
003B57H
003A58H
003B58H
003A59H
003B59H
003A5AH
003B5AH
003A5BH
003B5BH
003A5CH
003B5CH
003A5DH
003B5DH
003A5EH
003B5EH
003A5FH
003B5FH
003A60H
003B60H
003A61H
003B61H
003A62H
003B62H
003A63H
003B63H
003A64H
003B64H
003A65H
003B65H
レジスタ
ID レジスタ 8
ID レジスタ 9
ID レジスタ 10
ID レジスタ 11
ID レジスタ 12
ID レジスタ 13
ID レジスタ 14
ID レジスタ 15
略称
IDR8
IDR9
IDR10
IDR11
IDR12
IDR13
IDR14
IDR15
アクセス
初期値
XXXXXXXX
XXXXXXXX
XXXXX− − −
XXXXXXXX
XXXXXXXX
XXXXXXXX
XXXXX− − −
XXXXXXXX
XXXXXXXX
XXXXXXXX
XXXXX− − −
XXXXXXXX
XXXXXXXX
XXXXXXXX
XXXXX− − −
XXXXXXXX
XXXXXXXX
XXXXXXXX
XXXXX− − −
XXXXXXXX
XXXXXXXX
XXXXXXXX
XXXXX− − −
XXXXXXXX
XXXXXXXX
XXXXXXXX
XXXXX− − −
XXXXXXXX
XXXXXXXX
XXXXXXXX
XXXXX− − −
XXXXXXXX
(R/W)
(R/W)
(R/W)
(R/W)
(R/W)
(R/W)
(R/W)
(R/W)
DLC レジスタ 0
DLCR0
(R/W)
− − − −XXXX
− − − −XXXX
DLC レジスタ 1
DLCR1
(R/W)
− − − −XXXX
− − − −XXXX
DLC レジスタ 2
DLCR2
(R/W)
− − − −XXXX
− − − −XXXX
（続く）
DS07-13711-5
23
MB90420G/425G シリーズ
アドレス
略称
アクセス
DLC レジスタ 3
DLCR3
(R/W)
− − − −XXXX
− − − −XXXX
DLC レジスタ 4
DLCR4
(R/W)
− − − −XXXX
− − − −XXXX
DLC レジスタ 5
DLCR5
(R/W)
− − − −XXXX
− − − −XXXX
DLC レジスタ 6
DLCR6
(R/W)
− − − −XXXX
− − − −XXXX
DLC レジスタ 7
DLCR7
(R/W)
− − − −XXXX
− − − −XXXX
DLC レジスタ 8
DLCR8
(R/W)
− − − −XXXX
− − − −XXXX
DLC レジスタ 9
DLCR9
(R/W)
− − − −XXXX
− − − −XXXX
DLC レジスタ 10
DLCR10
(R/W)
− − − −XXXX
− − − −XXXX
DLC レジスタ 11
DLCR11
(R/W)
− − − −XXXX
− − − −XXXX
DLC レジスタ 12
DLCR12
(R/W)
− − − −XXXX
− − − −XXXX
DLC レジスタ 13
DLCR13
(R/W)
− − − −XXXX
− − − −XXXX
DLC レジスタ 14
DLCR14
(R/W)
− − − −XXXX
− − − −XXXX
DLC レジスタ 15
DLCR15
(R/W)
− − − −XXXX
− − − −XXXX
データレジスタ 0 (8 バイト )
DTR0
(R/W)
XXXXXXXX ∼ XXXXXXXX
003B88H ∼
003B8FH
データレジスタ 1 (8 バイト )
DTR1
(R/W)
XXXXXXXX ∼ XXXXXXXX
003A90H ∼
003A87H
003B90H ∼
003B97H
データレジスタ 2 (8 バイト )
DTR2
(R/W)
XXXXXXXX ∼ XXXXXXXX
003A98H ∼
003A9FH
003B98H ∼
003B9FH
データレジスタ 3 (8 バイト )
DTR3
(R/W)
XXXXXXXX ∼ XXXXXXXX
003AA0H ∼
003AA7H
003BA0H ∼
データレジスタ 4 (8 バイト )
003BA7H
DTR4
(R/W)
XXXXXXXX ∼ XXXXXXXX
003AA8H ∼
003AAFH
003BA8H ∼
データレジスタ 5 (8 バイト )
003BAFH
DTR5
(R/W)
XXXXXXXX ∼ XXXXXXXX
003AB0H ∼
003AB7H
003BB0H ∼
データレジスタ 6 (8 バイト )
003BB7H
DTR6
(R/W)
XXXXXXXX ∼ XXXXXXXX
CAN0
CAN1
003A66H
003B66H
003A67H
003B67H
003A68H
003B68H
003A69H
003B69H
003A6AH
003B6AH
003A6BH
003B6BH
003A6CH
003B6CH
003A6DH
003B6DH
003A6EH
003B6EH
003A6FH
003B6FH
003A70H
003B70H
003A71H
003B71H
003A72H
003B72H
003A73H
003B73H
003A74H
003B74H
003A75H
003B75H
003A76H
003B76H
003A77H
003B77H
003A78H
003B78H
003A79H
003B79H
003A7AH
003B7AH
003A7BH
003B7BH
003A7CH
003B7CH
003A7DH
003B7DH
003A7EH
003B7EH
003A7FH
003B7FH
003A80H ∼
003A87H
003B80H ∼
003B87H
003A88H ∼
003A8FH
レジスタ
初期値
（続く）
24
DS07-13711-5
MB90420G/425G シリーズ
（続き）
アドレス
CAN0
CAN1
レジスタ
略称
アクセス
初期値
003AB8H ∼
003ABFH
003BB8H ∼
データレジスタ 7 (8 バイト )
003BBFH
DTR7
(R/W)
XXXXXXXX ∼ XXXXXXXX
003AC0H ∼
003AC7H
003BC0H ∼
データレジスタ 8 (8 バイト )
003BC7H
DTR8
(R/W)
XXXXXXXX ∼ XXXXXXXX
003AC8H ∼
003ACFH
003BC8H ∼
データレジスタ 9 (8 バイト )
003BCFH
DTR9
(R/W)
XXXXXXXX ∼ XXXXXXXX
003AD0H ∼
003AD7H
003BD0H ∼
データレジスタ 10 (8 バイト )
003BD7H
DTR10
(R/W)
XXXXXXXX ∼ XXXXXXXX
003AD8H ∼
003ADFH
003BD8H ∼
データレジスタ 11 (8 バイト )
003BDFH
DTR11
(R/W)
XXXXXXXX ∼ XXXXXXXX
003AE0H ∼
003AE7H
003BE0H ∼
データレジスタ 12 (8 バイト )
003BE7H
DTR12
(R/W)
XXXXXXXX ∼ XXXXXXXX
003AE8H ∼
003AEFH
003BE8H ∼
データレジスタ 13 (8 バイト )
003BEFH
DTR13
(R/W)
XXXXXXXX ∼ XXXXXXXX
003AF0H ∼
003AF7H
003BF0H ∼
003BF7H
データレジスタ 14 (8 バイト )
DTR14
(R/W)
XXXXXXXX ∼ XXXXXXXX
003AF8H ∼
003AFFH
003BF8H ∼
003BFFH
データレジスタ 15 (8 バイト )
DTR15
(R/W)
XXXXXXXX ∼ XXXXXXXX
DS07-13711-5
25
MB90420G/425G シリーズ
■ 割込み要因と割込みベクタ，割込み制御レジスタ
割込み要因
EI2OS
対応
割込みベクタ
番号
割込み制御レジスタ 優先度
＊2
ICR
アドレス
アドレス
リセット
×
#08
08H
FFFFDCH
⎯
⎯
INT9 命令
×
#09
09H
FFFFD8H
⎯
⎯
例外処理
×
#10
0AH
FFFFD4H
⎯
⎯
CAN0 RX
×
#11
0BH
FFFFD0H
CAN0 TX/NS
#12
0CH
FFFFCCH
ICR00
×
0000B0H ＊ 1
CAN1 RX
×
#13
0DH
FFFFC8H
CAN1 TX/NS
#14
0EH
FFFFC4H
ICR01
×
0000B1H ＊ 1
インプットキャプチャ 0
△
#15
0FH
FFFFC0H
△
#16
10H
FFFFBCH
ICR02
DTP/ 外部割込み・チャネル 0 検出時
0000B2H ＊ 1
リロードタイマ 0
△
#17
11H
FFFFB8H
△
#18
12H
FFFFB4H
ICR03
DTP/ 外部割込み・チャネル 1 検出時
0000B3H ＊ 1
インプットキャプチャ 1
△
#19
13H
FFFFB0H
△
#20
14H
FFFFACH
ICR04
DTP/ 外部割込み・チャネル 2 検出時
0000B4H ＊ 1
インプットキャプチャ 2
△
#21
15H
FFFFA8H
△
#22
16H
FFFFA4H
ICR05
DTP/ 外部割込み・チャネル 3 検出時
0000B5H ＊ 1
インプットキャプチャ 3
△
#23
17H
FFFFA0H
△
#24
18H
FFFF9CH
ICR06
DTP/ 外部割込み・チャネル 4/5 検出時
0000B6H ＊ 1
PPG タイマ 0
△
#25
19H
FFFF98H
△
#26
1AH
FFFF94H
ICR07
DTP/ 外部割込み・チャネル 6/7 検出時
0000B7H ＊ 1
PPG タイマ 1
△
#27
1BH
FFFF90H
△
#28
1CH
FFFF8CH
ICR08
リロードタイマ 1
0000B8H ＊ 1
PPG タイマ 2
○
#29
1DH
FFFF88H
×
#30
1EH
FFFF84H
ICR09
リアルタイム時計タイマ
0000B9H ＊ 1
フリーランタイマオーバフロー
×
#31
1FH
FFFF80H
○
#32
20H
FFFF7CH
ICR10
A/D コンバータ変換終了
0000BAH ＊ 1
フリーランタイマクリア
×
#33
21H
FFFF78H
×
#34
22H
FFFF74H
ICR11
サウンドジェネレータ
0000BBH ＊ 1
タイムベースタイマ
×
#35
23H
FFFF70H
×
#36
24H
FFFF6CH
ICR12
時計タイマ ( サブクロック )
0000BCH ＊ 1
UART1・受信
◎
#37
25H
FFFF68H
△
#38
26H
FFFF64H
ICR13
UART1・送信
0000BDH ＊ 1
UART0・受信
◎
#39
27H
FFFF60H
△
#40
28H
FFFF5CH
ICR14
UART0・送信
0000BEH ＊ 1
フラッシュメモリステータス
×
#41
29H
FFFF58H
×
#42
2AH
FFFF54H
ICR15
遅延割込み発生モジュール
0000BFH ＊ 1
高い
低い
◎：使用可能 , EI2OS 停止機能付
○：使用可能
△：ICR を共有する割込み要因を使用しないとき使用可能
×：使用不可
26
DS07-13711-5
MB90420G/425G シリーズ
＊ 1：・ICR レジスタを共用している周辺機能は , 割込みレベルが同一になります。
・ICR レジスタを共用している周辺機能で拡張インテリジェント I/O サービスを使用する場合は , どちらか一方し
か利用できません。
・ICR レジスタを共用している周辺機能の場合 , 片方で拡張インテリジェント I/O サービスを指定すると , もう一方
での割込みの使用はできなくなります。
＊ 2：同時に同じレベルの割込みが発生した場合の優先度です。
DS07-13711-5
27
MB90420G/425G シリーズ
■ 周辺機能
1. I/O ポート
I/O ポートは , ポートデータレジスタ (PDR) によって , CPU からのデータを I/O 端子に出力したり , I/O 端子に入力され
た信号を CPU に取り込んだりする機能があります。
また , ポートはポート方向レジスタ (DDR) によって , I/O 端子の入出
力の方向をビット単位で任意に設定できます。以下に各ポートの機能と , 兼用される周辺機能を示します。
・ ポート 0： 汎用入出力ポート / 周辺機能 ( 外部割込み /UART/PPG) 兼用
・ ポート 1： 汎用入出力ポート / 周辺機能 (PPG/ リロードタイマ / 時計タイマ /ICU) 兼用
・ ポート 3： 汎用入出力ポート / 周辺機能 (LCD) 兼用
・ ポート 4： 汎用入出力ポート / 周辺機能 (LCD) 兼用
・ ポート 5： 汎用入出力ポート / 周辺機能 ( 外部割込み /CAN/SG) 兼用
・ ポート 6： 汎用入出力ポート / 周辺機能 (A/D コンバータ ) 兼用
・ ポート 7： 汎用入出力ポート / 周辺機能 ( ステッピングモータコントローラ ) 兼用
・ ポート 8： 汎用入出力ポート / 周辺機能 ( ステッピングモータコントローラ ) 兼用
・ ポート 9： 汎用入出力ポート / 周辺機能 (LCD) 兼用
(1) 機能一覧
ポート名
端子名
ポート 0
P00/SIN0/INT4 ∼ P07/PPG1
ポート 1
P10/PPG2 ∼ P15/IN0
入力形式
出力形式
汎用入出力ポート
周辺機能
汎用入出力ポート
周辺機能
CMOS
ポート 3
P36/SEG12 ∼ P37/SEG13
ポート 4
P40/SEG14 ∼ P47/SEG21
ポート 5
P50/INT0 ∼ P57/SGA
ポート 6
P60/AN0 ∼ P67/AN7
ポート 7
ポート 9
P90/SEG22 ∼ P91/SEG23
周辺機能
汎用入出力ポート
周辺機能
汎用入出力ポート
CMOS
アナログ・CMOS
( ヒステリシス )
(Automotive レベル *)
周辺機能
汎用入出力ポート
周辺機能
汎用入出力ポート
周辺機能
CMOS
P80/PWM1P2 ∼ P87/PWM2M3
汎用入出力ポート
( ヒステリシス )
(Automotive レベル *)
P70/PWM1P0 ∼ P77/PWM2M1
ポート 8
機能
( ヒステリシス )
(Automotive レベル *)
汎用入出力ポート
周辺機能
汎用入出力ポート
周辺機能
（続く）
28
DS07-13711-5
MB90420G/425G シリーズ
（続き）
ポート名
ポート 0
ポート 1
ポート 3
ポート 4
ポート 5
ポート 6
ポート 7
ポート 8
ポート 9
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
P07
P06
P05
P04
P03
P02
P01
P00
PPG1
PPG0
SCK1
SOT1
SIN1
SCK0
SOT0
SIN0
TIN1
TOT1
⎯
⎯
INT7
INT6
INT5
INT4
⎯
⎯
P15
P14
P13
P12
P11
P10
⎯
⎯
IN0
IN1
IN2
IN3
WOT
PPG2
⎯
⎯
⎯
⎯
⎯
TIN0
TOT0
⎯
P37
P36
⎯
⎯
⎯
⎯
⎯
⎯
SEG13
SEG12
⎯
⎯
⎯
⎯
⎯
⎯
P47
P46
P45
P44
P43
P42
P41
P40
SEG21
SEG20
SEG19
SEG18
SEG17
SEG16
SEG15
SEG14
P57
P56
P55
P54
P53
P52
P51
P50
SGA
SGO
RX0
TX0
INT3
INT2
INT1
INT0
⎯
FRCK
⎯
⎯
⎯
TX1
RX1
⎯
P67
P66
P65
P64
P63
P62
P61
P60
AN7
AN6
AN5
AN4
AN3
AN2
AN1
AN0
P77
P76
P75
P74
P73
P72
P71
P70
PWM2M1
PWM2P1
PWM1M1
PWM1P1
PWM2M0
PWM2P0
PWM1M0
PWM1P0
P87
P86
P85
P84
P83
P82
P81
P80
PWM2M3
PWM2P3
PWM1M3
PWM1P3
PWM2M2
PWM2P2
PWM1M2
PWM1P2
⎯
⎯
⎯
⎯
⎯
⎯
P91
P90
⎯
⎯
⎯
⎯
⎯
⎯
SEG23
SEG22
＊：入力電圧の規格です。
規格値は「■電気的特性 3．直流規格」を参照してください。
（注意事項）ポート 6 は , アナログ入力端子と兼用になっており , 汎用ポートとして使用する場合は , 必ず対応するアナロ
グ入力許可レジスタ (ADER) のビットに “0” を書き込んでください。リセットで ADER のビットは “1” に初期
化されます。
DS07-13711-5
29
MB90420G/425G シリーズ
(2) ブロックダイヤグラム
ポート 0, 1, 3, 4, 5, 7, 8, 9
周辺機能入力
PDR ( ポートデータレジスタ )
内
部
デ
｜
タ
バ
ス
周辺機能出力
周辺機能出力許可
PDR リード
出力ラッチ
PDR ライト
端子
DDR ( ポート方向レジスタ )
方向ラッチ
DDR ライト
DDR リード
スタンバイ制御 (SPL ＝ 1)
または LCD 出力許可
ポート 6
PDR ( ポートデータレジスタ )
内
部
デ
｜
タ
バ
ス
アナログ入力
RDR リード
出力ラッチ
PDR ライト
端子
DDR ( ポート方向レジスタ )
方向ラッチ
DDR ライト
DDR リード
スタンバイ制御 (SPL ＝ 1)
30
DS07-13711-5
MB90420G/425G シリーズ
2. ウォッチドッグタイマ / タイムベースタイマ / 時計タイマ
ウォッチドッグタイマ , タイムベースタイマ , 時計タイマの回路構成は , それぞれ以下のとおりです。
・ ウォッチドッグタイマ ：ウォッチドッグカウンタ , コントロールレジスタ , ウォッチドッグリセット回路
・ タイムベースタイマ
：18 bit のタイマ , インターバルな割込みを制御する回路
・ 時計タイマ
：15 bit のタイマ , インターバルな割込みを制御する回路
(1) ウォッチドッグタイマ機能
ウォッチドッグタイマは , 18 bit のタイムベースタイマ , または 15 bit の時計タイマの桁上がり信号をクロックソースと
する 2 bit のウォッチドッグカウンタ , コントロールレジスタ , ウォッチドッグリセット制御部により構成されています。
起動後 , 一定時間内にクリアされない場合 , CPU をリセットします。
(2) タイムベースタイマ機能
タイムベースタイマは , 内部カウントクロック ( 原発振の 2 分周 ) に同期してカウントアップする 18 ビットのフリーラ
ンカウンタ ( タイムベースカウンタ ) で , 4 種類のインターバル時間を選択できるインターバルタイマ機能があります。ま
た, 発振安定待ち時間のタイマ出力やウォッチドッグタイマなどの動作クロックを供給する機能もあります。
なお, タイム
ベースタイマは , CKSCR 中の MCS ビット , および SCS ビットと関係なく , メインクロックを使用します。
(3) 時計タイマ機能
時計タイマは , ウォッチドッグタイマのクロックソース , サブクロックの発振安定時間待ちのためのタイマ , 一定周期
で割込みを発生するインターバルタイマの機能があります。なお , 時計タイマは , CKSCR 中の MCS ビット , および SCS
ビットと関係なく , サブクロックを使用します。
DS07-13711-5
31
MB90420G/425G シリーズ
・ブロックダイヤグラム
メイン原発振の 2 分周
TBTC
TBC1
セレクタ
TBC0
TBR
TBIE
AND
Q
211
213
216
218
TBTRES
クロック入力
タイムベースタイマ
211 213 216 218
S
R
TBOF
タイムベース
割込み
WDTC
WT1
セレクタ
2 bit
カウンタ OF
CLR
WT0
ウォッチドッグ
リセット発生回路
CLR
WTE
WDGRST
内部リセット
発生回路へ
F2MC-16LX バス
WTC
WDCS
SCE
AND
Q
S
R
WTC2
~
セレクタ
WTC0
WTR
WTIE
WTOF
時計
割込み
AND
Q
S
R
28
29
210
211
212
213
214
216
WTRES
210 213 214 216
SCM
パワーオン
リセット ,
サブクロック
停止
時計タイマ
クロック入力
サブ原発振の
4 分周
WDTC
PONR
パワーオン
発生から
WRST
32
ERST
RST 端子
SRST
LPMCR レジスタ
の RST ビットから
DS07-13711-5
MB90420G/425G シリーズ
3. インプットキャプチャ
16 ビットフリーランタイマ 1 本 , 16 ビットインプットキャプチャ4 本から構成されています。
(1) インプットキャプチャ ( × 4)
インプットキャプチャは独立した 4 本の外部入力端子と対応したキャプチャレジスタ , コントロールレジスタにより構
成されています。外部入力端子より入力された信号の任意エッジを検出することにより 16 ビットフリーランタイマ値を
キャプチャレジスタに保持し , 同時に割込みを発生することができます。
・ 外部入力信号の有効エッジ ( 立上りエッジ , 立下りエッジ , 両エッジ ) を選択可能。
・ 4 本のインプットキャプチャは独立して動作が可能です。
・ 割込みは外部入力信号の有効エッジにより発生が可能です。
(2)16 ビットフリーランタイマ ( × 1)
16 ビットフリーランタイマは 16 ビットのアップカウンタ , コントロールレジスタ , 16 ビットコンペアクリアレジス
タ , プリスケーラより構成されています。
本カウンタの出力値はインプットキャプチャの基本時間 ( ベースタイマ ) として
使用されます。
・ カウンタ動作クロックは 8 種類から選択可能です。内部クロック 8 種類 (φ, φ/2, φ/4, φ/8, φ/16, φ/32, φ/64, φ/128)
φ：マシンクロック
・ 割込みはカウンタ値のオーバフロー, コンペアクリアレジスタとのコンペアマッチにより発生することができます。
( コンペアマッチはモード設定が必要です )
・ カウンタ値は , リセット , ソフトクリア , コンペアクリアレジスタとのコンペアマッチにより “0000H” に初期化すること
ができます。
(3) ブロックダイヤグラム
φ
割込み
#31 (1FH)
IVF
IVFE STOP MODE SCLR CLK2 CLK1 CLK0
分周器
クロック
16 bit フリーランタイマ
F2MC-16LX バス
16 bit コンペアクリアレジスタ
割込み
#33 (21H)
コンペア回路
MSI2 ∼ MSI0
ICLR
ICRE
A/D 起動
エッジ検出
キャプチャデータレジスタ 0/2
EG11
キャプチャデータレジスタ 1/3
EG10
EG01
エッジ検出
ICP0
ICP1
ICE0
IN0/2
EG00
IN1/3
ICE1
割込み
#19, #23
#15, #21
DS07-13711-5
33
MB90420G/425G シリーズ
4. 16 ビットリロードタイマ
16 ビットリロードタイマは , 3 種類の内部クロックに同期してカウントダウンする内部クロックモードと , 外部端子に
入力されたパルスの任意エッジを検出してカウントダウンするイベントカウントモードがあり , どちらかの機能を選択で
きます。このタイマは , カウンタの値が 0000H から FFFFH になる場合をアンダフローと定義しています。したがって ,〔リ
ロードレジスタの設定値＋ 1〕カウントでアンダフローが発生します。
カウンタ動作としては , アンダフローで , カウント設定値を再ロードしてカウントを繰り返すリロードモードと , アン
ダフローでカウントを停止するワンショットモードを選択できます。カウンタのアンダフローで割込みを発生させること
ができ , 拡張インテリジェント I/O サービス (EI2OS) にも対応しています。
(1)16 ビットリロードタイマの動作モード
クロックモード
内部クロックモード
イベントカウントモード
( 外部クロックモード )
カウンタ動作
16 ビットリロードタイマの動作
リロードモード
ソフトトリガ動作
外部トリガ動作
外部ゲート入力動作
ワンショットモード
リロードモード
ワンショットモード
ソフトトリガ動作
(2) 内部クロックモード
カウントクロックとして , 3 種類の内部クロックから 1 種類を選択し , 次のいずれかの動作を選択できます。
・ ソフトトリガ動作
タイマコントロールステータスレジスタ (TMCSR0/1) の TRG ビットに “1” を書き込むと , カウント動作を開始します。
TRG ビットによるトリガ入力は , 外部トリガ入力時 , および外部ゲート入力時にも常に有効です。
・ 外部トリガ動作
選択されたエッジ ( 立上り , 立下り , 両エッジ ) が TIN0/1 端子に入力された場合にカウント動作を開始します。
・ 外部ゲート入力動作
選択された信号レベル (“L” もしくは “H”) が TIN0/1 端子に入力されている間 , カウント動作を続行します。
(3) イベントカウントモード ( 外部クロックモード )
選択された有効エッジ ( 立上り , 立下り , 両エッジ ) が TIN0/1 端子に入力されると , そのエッジでカウントダウンする
機能です。一定周期の外部クロックを使用した場合は , インターバルタイマとしても使用できます。
(4) カウンタ動作
・ リロードモード
カウントダウンで , アンダフロー (“0000H” → “FFFFH”) が発生すると , カウント設定値が再ロードされてカウント動作を
継続します。アンダフローで , 割込み要求を発生させることができるので , インターバルタイマとして使用できます。また
, アンダフローごとに反転するトグル波形を , TOT0/1 端子から出力できます。
カウントクロック
カウントクロック周期
インターバル時間
2 /φ (0.125 µs)
0.125 µs ∼ 8.192 ms
2 /φ (0.5 µs)
0.5 µs ∼ 32.768 ms
2 /φ (2.0 µs)
2.0 µs ∼ 131.1 ms
2 /φ 以上 (0.5 µs)
0.5 µs 以上
1
3
内部クロック
5
外部クロック
φ：マシンクロック (
3
) 内はマシンクロック 16 MHz 動作時の値です。
(5) ワンショットモード
カウントダウンで , アンダフロー (“0000H” → “FFFFH”) が発生すると , カウント動作を停止します。アンダフローで割込
みを発生させることもできます。また , カウンタの動作中は , カウント中を示す矩形波を TOT0, TOT1 端子から出力できま
す。
34
DS07-13711-5
MB90420G/425G シリーズ
(6) ブロックダイヤグラム
内部データバス
TMRLR0 *1
<TMRLR1>
16 ビットリロードレジスタ
リロード信号
リロード
制御回路
TMR0 *1
<TMR1>
16 ビットタイマレジスタ ( ダウンカウンタ ) UF
カウントクロック生成回路
マシン
クロック
φ
CLK
ゲート
入力
有効クロック
判定回路
3
プリ
スケーラ
ウェイト信号
UART0, 1 へ＊１
＜ A/D
コンバータへ＞
CLK
クリア
内部
クロック
クロック
セレクタ
入力
制御回路
端子
P12/TIN0 *1
<P07/TIN1>
出力信号
生成回路
2
⎯
⎯
P11/TOT0 *1
<P06/TOT1>
セレクト
信号
動作
制御回路
機能選択
⎯
端子
EN
外部クロック
3
反転
⎯
CSL1 CSL0 WOD2 WOD1 WOD0 OUTE OUTL RELD INTE UF CNTE TRG
タイマコントロールステータスレジスタ (TNGSR0) ＊ 1
＜ TNGSR1 ＞
割込み要求信号
#17 (11H) ＊ 2
＜ #28 (1CH) ＞
＊ 1：チャネル 0 とチャネル 1 があり , ＜＞内はチャネル 1 について示します。
＊ 2：割込み番号
DS07-13711-5
35
MB90420G/425G シリーズ
5. リアルタイム時計タイマ
リアルタイム時計タイマは , リアルタイム時計タイマコントロールレジスタ , サブ秒データレジスタ , 秒 / 分 / 時間デー
タレジスタ , 1/2 クロック分周器 , 21 ビットプリスケーラおよび秒 / 分 / 時間カウンタから構成されています。MCU の発振
周波数は , 所定のリアルタイム時計タイマの動作を行うために , 4 MHz であることが前提になっています。リアルタイム
時計タイマはリアルワールドタイマとして動作してリアルワールド時間情報を提供します。
・ブロックダイヤグラム
メイン発振クロック
OE
21 ビット
プリスケーラ CO
1/2 クロック
OE
WOT
EN
サブ秒レジスタ
UPDT
ST
秒カウンタ
CI
EN
LOAD
分カウンタ
CO
6 ビット
時間カウンタ
CO
6 ビット
CO
5 ビット
秒 / 分 / 時間レジスタ
INTE0 INT0
INTE1 INT1
INTE2 INT2
INTE3 INT3
IRQ#30
36
DS07-13711-5
MB90420G/425G シリーズ
6. PPG タイマ
PPG タイマは , プリスケーラ , 16 ビットダウンカウンタ 1 本 , 周期設定用バッファ付 16 ビットデータレジスタ , デュー
ティ設定用バッファ付 16 ビットコンペアレジスタ , 端子制御部から構成されています。
外部またはソフトトリガに同期させたパルスを出力することができます。出力するパルスは , 16 ビット 2 個のレジスタ
値を書き換える事で , 周期とデューティを任意に変えることができます。
(1)PWM 機能
トリガに同期させ , プログラマブルにパルスを出力することができます。
外付け回路により D/A コンバータとしても使用可能です。
(2) ワンショット機能
トリガ入力のエッジを検出し , 単一パルスを出力することができます。
(3) 端子制御
・デューティ一致で , “1” にセット。
（優先）
・カウンタボローで , “0” にリセット。
・出力値固定モードがあり , オール “L” ( またはオール “H”) を簡単に出力可能。
・極性指定可能。
(4)16 ビットダウンカウンタ
・カウンタ動作クロックは 4 種類から選択可能です。内部クロック 4 種類 (φ, φ/4, φ/16, φ/64) φ：マシンクロック
・カウンタ値は , リセット , カウンタボローで “FFFFH” に初期化することができます。
(5) 割込み要求
・タイマ起動
・カウンタボロー発生 ( 周期一致 )
・デューティ一致発生
・カウンタボロー発生 ( 周期一致 ) またはデューティ一致発生
(6) 外部トリガで複数チャネルの同時起動が設定可能，また動作中の再起動も設定可能
DS07-13711-5
37
MB90420G/425G シリーズ
(7) ブロックダイヤグラム
PCSR
PDUT
プリスケーラ
1/1
1/4
CK
ロード
PCNT
16 bit ダウンカウンタ
1/16
1/64
スタート
CMP
ボロー
PPG マスク
マシンクロック
S
PPG
出力
Q
R
反転 bit
許可
トリガ入力
P05/SCK1/TRG
エッジ検出
割込
選択
割込み
IRQ#25, 27, 29
ソフトトリガ
38
DS07-13711-5
MB90420G/425G シリーズ
7. 遅延割込み発生モジュール
遅延割込み発生モジュールは , タスク切換え用の割込みを発生するためのモジュールです。遅延割込み発生モジュール
を使用することで , ソフトウェアで F2MC-16LX CPU に対して割込み要求の発生 / 取消しを行うことができます。
・ブロックダイヤグラム
F2MC-16LX バス
遅延割込み要因発生 / 解除デコーダ
要因ラッチ
DS07-13711-5
39
MB90420G/425G シリーズ
8. DTP ／外部割込み回路
DTP (Data Transfer Peripheral) / 外部割込み回路は , 外部接続の周辺装置と F2MC-16LX・CPU との間にあって , 周辺装置が
発生する割込み要求またはデータ転送要求を CPU に伝達し , 外部割込み要求の発生または拡張インテリジェント I/O サー
ビス (EI2OS) を起動します。
(1)DTP/ 外部割込み機能
DTP/ 外部割込み機能は , DTP/ 外部割込み端子に入力された信号を起動要因とし , 通常のハードウェア割込みと同じ手
順で CPU に受け付けられ , 外部割込みを発生したり , 拡張インテリジェント I/O サービス (EI2OS) を起動することができ
ます。
割込み要求が CPU に受け付けられた場合 , 対応する拡張インテリジェント I/O サービス (EI2OS) が禁止されていると外
部割込み機能として動作し , 割込みルーチンに分岐します。また , EI2OS が許可されていると DTP 機能として動作し , EI2OS
による自動データ転送をして , 指定回数のデータ転送終了時に割込み処理ルーチンに分岐します。
DTP 機能
外部割込み
入力端子
8 本 (P50/INT0/ADTG ∼ P53/INT3, P00/SIN0/INT4 ∼ P03/INT7)
要求レベル設定レジスタ (ELVR) で検出レベル , またはエッジを端子ごとに選択
割込み要因
“H” レベル /“L” レベル / 立上りエッジ / 立下
“H” レベル /“L” レベルの入力
りエッジの入力
割込み番号
#16 (10H) , #18 (12H) , #20 (14H) , #22 (16H) , #24 (18H) , #26 (1AH)
割込み制御
DTP/ 割込み許可レジスタ (ENIR) による , 割込み要求出力の許可と禁止
割込みフラグ
DTP/ 割込み許可レジスタ (EIRR) による , 割込み要因の保持
処理選択
EI2OS を禁止に設定
(ICR：ISE ＝ 0)
EI2OS を許可に設定
(ICR：ISE ＝ 1)
処理
外部割込み処理ルーチンへ分岐
EI2OS によるデータ自動転送 , 指定回数処理
後 , 割込みルーチンへ分岐
40
DS07-13711-5
MB90420G/425G シリーズ
(2) ブロックダイヤグラム
要求レベル設定レジスタ (ELVR)
LB7 LA7 LB6 LA6 LB5 LA5 LB4 LA4 LB3 LA3 LB2 LA2 LB1 LA1 LB0 LA0
端子 セレクタ
内 P03/INT7
部
デ
端子
セレクタ
｜
タ P02/INT6
バ
ス
端子
セレクタ
セレクタ
端子
P50/INT0
セレクタ
端子
P51/INT1
セレクタ
P01/INT5
端子
P52/INT2
端子
端子
セレクタ セレクタ
P00/INT4
P53/INT3
ER7
ER6
ER5
ER4
ER3
ER2
ER1
ER0
割込み要求番号
#16 (10H)
#18 (12H)
#20 (14H)
#22 (16H)
#24 (18H)
#26 (1AH)
EN7
DS07-13711-5
EN6
EN5
EN4
EN3
EN2
EN1
EN0
41
MB90420G/425G シリーズ
9. 8/10 ビット A/D コンバータ
8/10 ビット A/D コンバータには , RC 逐次比較変換方式でアナログ入力電圧を 10 もしくは 8 ビットのデジタル値に変換
する機能があります。入力信号は , 8 チャネルのアナログ入力端子から選択し , 変換起動は , ソフトウェア , 16 ビットリロー
ドタイマ 1 および外部端子からのトリガ入力起動の 3 種類から選択できます。
(1)8/10 ビット A/D コンバータの機能
アナログ入力端子に入力されたアナログ電圧 ( 入力電圧 ) をデジタル値に A/D 変換する機能があり , 次の特長をもって
います。
・ 変換時間は , 最少 6.13 µs ( マシンクロック 16 MHz 時 , サンプリング時間含む ) です。
・ サンプリング時間は , 最少 3.75 µs ( マシンクロック 16 MHz 時 ) です。
・ 変換方式は , サンプルホールド回路付 RC 逐次変換比較方式です。
・ 10 ビットまたは 8 ビットの分解能が選択できます。
・ アナログ入力端子は 8 チャネルからプログラムで選択可能です。
・ A/D 変換終了時に割込み要求を発生でき , EI2OS を起動することもできます。
・ 割込み許可の状態では変換データ保護機能が働くため連続変換してもデータの欠落がありません。
・ 変換の起動要因は , ソフトウェア , 16 ビットリロードタイマ 1 ( 立上りエッジ ) , 外部からのトリガ入力 ( 立下りエッ
ジ ) から選択できます。
変換モードは，
3 種類あります。
変換モード
42
シングル変換動作
スキャン変換動作
単発変換モード
指定したチャネル (1 チャネルのみ ) を 1 回
変換して終了
連続した複数のチャネル ( 最大 8 チャネルま
で指定可能 ) を 1 回変換して終了
連続変換モード
指定したチャネル (1 チャネルのみ ) を繰り
返し変換
連続した複数のチャネル ( 最大 8 チャネルま
で指定可能 ) を繰り返し変換
停止変換モード
連続した複数のチャネル ( 最大 8 チャネルま
指定したチャネル (1 チャネルのみ ) を 1 回
で指定可能 ) 変換
変換したら一時停止し , 次の起動がかかるま
ただし , 1 チャネル変換ごとに一時停止し ,
で待機
次の起動がかかるまで待機
DS07-13711-5
MB90420G/425G シリーズ
(2) ブロックダイヤグラム
AVCC
AVRH
AVSS
D/A コンバータ
MPX
入
逐次比較レジスタ
力
回
比較器
路
サンプル &
ホールド回路
デ
コ
｜
ダ
A/D データレジスタ
ADCRH, L
F2MC-16LX バス
AN0
AN1
AN2
AN3
AN4
AN5
AN6
AN7
A/D 制御ステータスレジスタ
A/D 制御ステータスレジスタ
タイマ起動
16 ビットリロードタイマ 1
P50/ADTG
φ
DS07-13711-5
トリガ起動
ADCSH, L
動作クロック
プリスケーラ
43
MB90420G/425G シリーズ
10.UART
UART は , 外部装置と同期通信もしくは非同期通信 ( 調歩同期 ) をするための , 汎用のシリアルデータ通信インタフェー
スです。通常の双方向通信機能 ( ノーマルモード ) だけではなく , マスタ / スレーブ型通信機能 ( マルチプロセッサモード：
マスタ側だけサポート ) があります。
(1)UART の機能
UART は , 他の CPU や周辺装置とシリアルデータの送受信をする汎用シリアルデータ通信インタフェースで , 以下に示
す機能をもっています。
機 能
データバッファ
全 2 種ダブルバッファ
転送モード
・ クロック同期 ( スタート / ストップビットなし )
・ クロック非同期 ( 調歩周期 )
ボーレート
・ 専用ボーレートジェネレータあり , 8 種類選択可
・ 外部クロック入力可
・ 内部クロック (16 ビットリロードタイマから供給される内部クロックを利用可 )
データ長
・ 7 ビット ( 非同期ノーマルモード時のみ )
・ 8 ビット
信号方式
NRZ (Non Return to Zero) 方式
受信エラー検出
割込み要求
・ フレーミングエラー
・ オーバランエラー
・ パリティエラー ( マルチプロセッサモード時は不可 )
・ 受信割込み ( 受信完了 , 受信エラー検出 )
・ 送信割込み ( 送信完了 )
・ 送受信とも拡張インテリジェント I/O サービス (EI2OS) の対応あり
マスタ / スレーブ型通信機能 1 ( マスタ ) 対 n ( スレーブ ) 間の通信が可能
( マルチプロセッサモード ) ( マスタ側だけサポート )
（注意事項）UART は , クロック同期転送時にスタートビット / ストップビットは付加されず , データだけ転送されます。
動作モード
0
ノーマルモード
1
マルチプロセッサモード
2
ノーマルモード
データ長
パリティなし
パリティあり
7 ビットまたは 8 ビット
同期方式
非同期
8 ＋ 1＊1
―
非同期
8
―
同期
ストップビット長
1 ビットまたは 2 ビット＊ 2
なし
⎯ ：設定不可
＊ 1 ：“ ＋ ” は通信制御用に使用されるアドレス / データ選択ビット (A/D) です。
＊ 2 ：受信時のストップビットは 1 ビットのみ検出可
44
DS07-13711-5
MB90420G/425G シリーズ
(2) ブロックダイヤグラム
コントロールバス
マシンクロック
受信割込み信号
専用ボーレート
ジェネレータ
通信プリス
ケーラ
制御レジスタ
(CDCR)
#39 (27H) *
<#37 (25H) *>
送信クロック
クロック
セレクタ
16 bit
リロードタイマ
端子
P02/SCK0
<P05/SCK1>
送信割込み信号
受信
クロック
送信
制御回路
受信
制御回路
スタートビット
検出回路
送信スタート
回路
受信ビット
カウンタ
送信ビット
受信パリティ
送信パリティ
カウンタ
#40 (28H) *
<#38 (26H) *>
端子
P01/SOT0
<P04/SOT1>
受信用
シフトレジスタ
端子
P00/SIN0
<P03/SIN1>
SIDR0/1
送信用
受信
終了
SODR0/1
受信状態判定回路
送信開始
EI2OS 用受信エラー
発生信号
(CPU へ )
内部データバス
SMR0/1
レジスタ
MD1
MD0
CS2
CS1
CS0
SCKE
SOE
SCR0/1
レジスタ
PEN
P
SBL
CL
A/D
REC
RXE
TXE
SSR0/1
レジスタ
PE
ORE
FRE
RDRF
TDRE
BOS
RIE
TIE
＊：割込み番号
DS07-13711-5
45
MB90420G/425G シリーズ
11.CAN コントローラ
CAN コントローラは , 16 ビットマイクロコンピュータ (F2MC-16LX) 内に一体化されたモジュールです。
CAN ( コント
ローラエリアネットワーク) は自動車用コントローラ間のシリアル通信用の標準プロトコルであり工業分野で広く使用さ
れているものです。
(1)CAN コントローラの特長
CAN コントローラの特長は次のとおりです。
・ CAN 仕様バージョン 2.0 パート A および B に適合しています。
標準フレームおよび拡張フレームフォーマットでの送信 / 受信をサポートしています。
・ リモートフレームの受信によるデータフレームの送信をサポートしています。
・ 16 個の送信 / 受信メッセージバッファ
29 ビットの ID および 8 バイトデータ
マルチ・レベル・メッセージ・バッファ構造
・ フルビット比較，フルビットマスクおよび部分的ビットマスクフィルタリングをサポートしています。
標準フレームまたは拡張フレームフォーマットのいずれかで 2 個の受容マスクレジスタを提供します。
・ ビット速度は 10 Kbit/s ∼ 1 Mbit/s でプログラマブルです ( マシンクロックが 16 MHz のとき ) 。
・ CAN WAKE UP 機能
・ MB90420G シリーズは , CAN コントローラを 2 ch 搭載しています。
MB90425G シリーズは , CAN コントローラを 1 ch
搭載しています。
46
DS07-13711-5
MB90420G/425G シリーズ
(2) ブロックダイヤグラム
F2MC-16LX バス
マシン
クロック
PSC
PR
BTR
PH
RSJ
TOE
TS
RS
CSR HALT
NIE
NT
NS1,0
TQ ( 動作クロック )
プリスケーラ
1 ∼ 64 周波数分割
ノードステータス
変化割込み発生
ビットタイミング
発生
エラー
制御
TBFX
送信バッファX
TREQR
TBFX
TCANR
TRTRR
RCR
RIER
RRTRR
ROVRR
TBFX, セット , クリア
送信完了
送信完了
割込み
割込み発生
過負荷
フレーム
発生
ARBLOST
RDLC
受信完了
受信完了
割込み
割込み発生
RBFX, TBFX, セット , クリア
RBFX,
IDSEL
セット
受信
BITER
ACKER
RBFX
RAM アドレス
CRC 発生 /
受信シフト
ARBLOST
受容
TX
ACK
CRCER
RBFX, セット
0
1
出力
スタッ
CRC
AMR1
IDR0 ~ 15,
DLCR0 ~ 15,
DTR0 ~ 15,
RAM
受容
データ
フィルタ
カウンタ
制御
TDLC
AMSR
AMR0
IDLE, SUSPND,
送信 , 受信 ,
ERR, OVRLD
エラー
フレーム
発生
送信シフト
RFWTR
TIER
送信 / 受信
シーケンサ
TDLC RDLC IDSEL
BITER, STFER,
CRCER, FRMER,
ACKER
TBFX
TCR
バス
ステート
マシン
ノードステータス
変化割込み
RTEC
BVALR
SYNC, TSEG1, TSEG2
FRMER
STFER
デスタッフィ
ング / スタッ
フィングエ
ラーチェック
アービトレー
ションチェック
ビットエラー
チェック
確認エラー
チェック
フォームエラー
チェック
PH1
入力
RX
RBFX, TBFX, RDLC, TDLC, IDSEL
LEIR
DS07-13711-5
47
MB90420G/425G シリーズ
12.LCD コントローラ / ドライバ
LCD コントローラ / ドライバは , 16 × 8 ビットの表示データメモリを内蔵し , 4 本のコモン出力と 24 本のセグメント出
力によって LCD 表示の制御を行います。3 種類のデューティ出力が選択でき , LCD パネル ( 液晶表示器 ) を直接駆動でき
ます。
(1) LCD コントローラ / ドライバの機能
LCD コントローラ / ドライバは , 表示データ・メモリ ( 表示用 RAM) の内容をセグメント出力とコモン出力によって LCD
パネル ( 液晶表示器 ) を直接表示する機能があります。
・ LCD 駆動電圧分割抵抗を内蔵しています。
また外部分割抵抗を接続できます。
・ 最大で 4 本のコモン出力 (COM0 ∼ COM3) と 24 本のセグメント出力 (SEG0 ∼ SEG23) が使用できます。
・ 16 バイトの表示データメモリ ( 表示用 RAM) を内蔵しています。
・ デューティは , 1/2, 1/3, 1/4 を選択できます ( バイアスの設定によって制限されます ) 。
・ LCD を直接駆動できます。
バイアス
1/2 デューティ
1/3 デューティ
1/4 デューティ
1/2 バイアス
○
×
×
1/3 バイアス
×
○
○
○：推奨モード
×：使用禁止
（注意事項）SEG12∼SEG23端子は, LCRHの設定で汎用ポートを選択した場合, セグメント出力としては使用できません。
48
DS07-13711-5
MB90420G/425G シリーズ
(2) ブロックダイヤグラム
V0 V1 V2 V3
LCDC 制御レジスタ下位
(LCRL)
内
部
デ
｜
タ
バ
ス
タイム
ベース
タイマ
出力
分割抵抗
4
プリス
ケーラ
タイミング
コントローラ
交
流
回
路
24
表示用 RAM
16 × 8 ビット
コ
モ
ン
ド
ラ
イ
バ
セ
グ
メ
ン
ト
ド
ラ
イ
バ
COM0
COM1
COM2
COM3
SEG0
SEG1
SEG2
SEG3
SEG4
∼
SEG18
SEG19
SEG20
SEG21
SEG22
SEG23
LCDC 制御レジスタ上位
(LCRH)
コントローラ
DS07-13711-5
ドライバ
49
MB90420G/425G シリーズ
13.低電圧 /CPU 動作検出リセット回路
低電圧検出リセット回路は , 電源電圧を監視し , 検出電圧値より電源電圧が下がったことを検出する機能があります。低
電圧を検出したときに , 内部リセットを発生します。
CPU 動作検出リセット回路は , 原発振をカウントクロックとする 20 ビットのカウンタで , 起動後 , 一定時間内にクリア
されない場合 , 内部リセットを発生します。
(1) 低電圧検出リセット回路
検出電圧
4.0 V ± 0.3 V
低電圧を検出すると , 低電圧検出フラグ (LVRC：LVRF) が “1” にセットされ , 内部リセットが出力されます。
STOP モード時も動作を続けますので , 低電圧を検出すると , 内部リセット発生し STOP モードを解除します。
内部 RAM 書込み期間は , 書込み終了後に低電圧リセットが発生します。
内部リセットが発生している期間は , 本回路の
リセット出力は抑止されます。
(2)CPU 動作検出リセット回路
CPU 動作検出リセット回路は , プログラム暴走対策用のカウンタです。パワーオンリセット後自動で起動します。起動後
は, 一定時間内で定期的にクリアし続ける必要があります。プログラムが無限ループに陥るなどして, 一定時間以上クリア
されない場合 , 内部リセットを発生します。
CPU 動作検出回路で発生する内部リセットは , 5 マシンサイクル分の幅です。
インターバル時間
220/Fc ( 約 262 ms ＊ )
＊：原発振クロック周波数 4 MHz 時のインターバル時間です。
スタンバイモードからの復帰時 , 最大＋ 20 µs の誤差を生じます。
CPU が動作を停止するモードでは , 本回路は停止します。
本回路のカウンタのクリア条件を以下に示します。
1．LVRC レジスタの CL ビットへの “0” 書込み
2．内部リセット
3．メイン発振クロック停止
4．スリープモードへの遷移
5．タイムベースタイマモード , 時計モードへの遷移
50
DS07-13711-5
MB90420G/425G シリーズ
(3) ブロックダイヤグラム
電圧比較回路
VCC
−
+
VSS
定
電
圧
源
CPU 動作検出回路
メイン原発振クロック
内
部
リ
セ
ッ
ト
カウンタ
オーバ
フロー
クリア
ノイズキャンセラ
予約
予約
予約
予約
CL
LVRF
予約
CPUF
低電圧 /CPU 動作検出リセット制御レジスタ (LVRC)
内部データバス
DS07-13711-5
51
MB90420G/425G シリーズ
14.ステッピングモータコントローラ
ステッピングモータコントローラは 2 個の PWM パルス発生器 , 4 個のモータドライバおよびセレクタロジックから構
成されています。
4 個のモータドライバは高出力駆動能力があり 2 個のモータコイルの 4 個の端部に直接的に接続することができます。
PWMパルス発生器とセレクタロジックを組合せてモータの回転を制御するように設計されています。
同期機構により2個
の PWM の同期作動が確かなものとなります。
・ブロックダイヤグラム
マシンクロック
OE1
プリス
ケーラ
CK
P1
PWM1Pn
PWM1 パルス発生器
EN
出力許可
セレクタ
PWM
PWM1Mn
P0
PWM1 コンペアレジスタ
PWM1 選択レジスタ
OE2
出力許可
CK
SC
PWM2Pn
PWM2 パルス発生器
CE
EN
セレクタ
PWM
PWM2Mn
ロード
PWM2 コンペアレジスタ
52
BS
PWM2 選択レジスタ
n:0~3
DS07-13711-5
MB90420G/425G シリーズ
15.サウンドジェネレータ
サウンドジェネレータは , サウンド制御レジスタ , 周波数データレジスタ , 振幅データレジスタ , デクリメントグレード
レジスタ , トーンカウントレジスタ , PWM パルス発生器 , 周波数カウンタ , デクリメントカウンタおよびトーンパルスカ
ウンタから構成されています。
・ブロックダイヤグラム
クロック入力
プリ
スケーラ
S1
S0
8 ビット PWM
パルス発生器
CI
CO
EN
PWM
CO
EN
Q
1/d
周波数データ
レジスタ
DEC
DEC
デクリメント
カウンタ
D
EN
リロード
リロード
振幅データ
レジスタ
トグルフ
リップー
フロップ
周波数
カウンタ
CI
CO
EN
SGA
OE1
デクリメント
グレードレジスタ
トーンパルス
カウンタ
混合
TONE
OE1
SGO
OE2
OE2
CI
CO
EN
トーンカウント
レジスタ
INTE
INT
ST
IRQ#34
DS07-13711-5
53
MB90420G/425G シリーズ
16.アドレス一致検出機能
アドレスの設定がアドレス検出レジスタと同じであれば , INT9 命令が実行されます。
INT9 割込みサービスルーチンを処
理すれば , アドレス一致検出機能を実現できます。
それぞれに比較許可ビットを持つ 2 本のアドレスレジスタがあり , アドレスレジスタとプログラムカウンタが一致し ,
比較許可ビットが “1” である場合に , CPU により INT9 命令の実行が強制されます。
・ブロックダイヤグラム
アドレスラッチ
アドレス検出
レジスタ
許可ビット
比
較
F2MC-16LX
CPU コア
F2MC-16LX バス
54
DS07-13711-5
MB90420G/425G シリーズ
17.ROM ミラー機能選択モジュール
ROM ミラー機能選択モジュールは , ROM が配置されている FF バンクが 00 バンクでみることを , レジスタの設定で選
択することができます。
・ブロックダイヤグラム
F2MC-16LX バス
ROM ミラー機能選択レジスタ
アドレス領域
FF バンク
00 バンク
ROM
DS07-13711-5
55
MB90420G/425G シリーズ
■ 電気的特性
1. 絶対最大定格
項 目
記 号
定 格 値
単 位
備 考
最小
最大
VCC
VSS − 0.3
VSS ＋ 6.0
V
AVCC
VSS − 0.3
VSS ＋ 6.0
V
AVCC ＝ VCC*2
AVRH
VSS − 0.3
VSS ＋ 6.0
V
AVCC ≧ AVRH*2
DVCC
VSS − 0.3
VSS ＋ 6.0
V
DVCC ＝ VCC*2
入力電圧 *1
VI
VSS − 0.3
VCC ＋ 0.3
V
＊3
1
VO
VSS − 0.3
VCC ＋ 0.3
V
ICLAMP
− 400
＋ 400
µA
＊7
Σ ｜ ICLAMP ｜
⎯
4
mA
＊7
IOL1
⎯
15
mA
P70 ∼ P77, P80 ∼ P87 以外の出力
IOL2
⎯
40
mA
P70 ∼ P77, P80 ∼ P87
IOLAV1
⎯
4
mA
P70 ∼ P77, P80 ∼ P87 以外の出力
IOLAV2
⎯
30
mA
P70 ∼ P77, P80 ∼ P87
ΣIOL1
⎯
100
mA
P70 ∼ P77, P80 ∼ P87 以外の出力
ΣIOL2
⎯
330
mA
P70 ∼ P77, P80 ∼ P87
ΣIOLAV1
⎯
50
mA
P70 ∼ P77, P80 ∼ P87 以外の出力
ΣIOLAV2
⎯
250
mA
P70 ∼ P77, P80 ∼ P87
⎯
− 15
mA
P70 ∼ P77, P80 ∼ P87 以外の出力
電源電圧 *1
出力電圧 *
最大クランプ電流
最大総クランプ電流
“L” レベル最大出力電流 *4
“L” レベル平均出力電流 *5
“L” レベル最大総出力電流
“L” レベル平均総出力電流
4
IOH1*
“H” レベル最大出力電流
⎯
− 40
mA
P70 ∼ P77, P80 ∼ P87
5
⎯
−4
mA
P70 ∼ P77, P80 ∼ P87 以外の出力
5
IOHAV2*
⎯
− 30
mA
P70 ∼ P77, P80 ∼ P87
ΣIOH1
⎯
− 100
mA
P70 ∼ P77, P80 ∼ P87 以外の出力
⎯
− 330
mA
P70 ∼ P77, P80 ∼ P87
ΣIOHAV1*
⎯
− 50
mA
P70 ∼ P77, P80 ∼ P87 以外の出力
ΣIOHAV2*
⎯
− 250
mA
P70 ∼ P77, P80 ∼ P87
消費電力
PD
⎯
500
mW
動作温度
TA
− 40
＋ 105
°C
保存温度
TSTG
− 55
＋ 150
°C
4
IOH2*
IOHAV1*
“H” レベル平均出力電流
“H” レベル最大総出力電流
ΣIOH2
6
“H” レベル平均総出力電流
6
＊ 1 : VSS ＝ DVSS ＝ AVSS ＝ 0.0 V を基準にしています。
＊ 2：AVCC, AVRH, DVCC は VCC を超えてはいけません。また，AVRH は AVCC も超えてはいけません。
＊ 3 : 外部の部品を使用して入力への電流または入力からの電流の最大値を制限する場合は , VI 定格に代わって ICLAMP 定
格が適用されます。
＊ 4：最大出力電流は , 該当する端子 1 本のピーク電流値を規定します。
＊ 5：平均出力電流は , 該当する端子 1 本に流れる電流の 100 ms の平均電流値を規定します。
平均値とは , 動作電流×動作率を意味します。
＊ 6：平均総出力電流は , 該当する端子全てに流れる電流の 100 ms 平均電流値を規定します。
平均値とは , 動作電流×動作率を意味します。
（続く）
56
DS07-13711-5
MB90420G/425G シリーズ
（続き）
＊ 7：・該当端子：P00 ∼ P07, P10 ∼ P15, P50 ∼ P57, P70 ∼ P77, P80 ∼ P87
・推奨動作条件内でご使用ください。
・直流電圧 ( 電流 ) でご使用ください。
・＋ B 信号とマイコンの間には，必ず制限抵抗を接続し＋ B 信号を印加してください。
・＋ B 入力時にマイコン端子に入力される電流が瞬時・定常を問わず規格値以下になるように制限抵抗の値を設定
してください。
・低消費電力モードなどマイコンの駆動電流が少ない状態では，＋ B 入力電位が保護ダイオードを通して VCC 端子
の電位を上昇させ，他の機器へ影響を及ぼす可能性がありますのでご注意ください。
・マイコン電流が OFF 時 (0 V に固定していない場合 ) に＋ B 入力がある場合は，端子から電源が供給されている
ため，不完全な動作を行う可能性がありますのでご注意ください。
・電源投入時に＋B入力がある場合は，端子から電源が供給されているため，パワーオンリセットが動作しない電
源電圧になる可能性がありますのでご注意ください。
・＋ B 入力端子は，オープン状態にならないようにご注意ください。
・アナログ系入出力端子 (LCD 駆動端子，コンパレータ入力端子など ) は，＋ B 入力ができませんのでご注意くだ
さい。
・推奨回路例：
・入出力等価回路
保護ダイオード
VCC
P-ch
制限抵抗
＋ B 入力 (0 V ∼ 16 V)
N-ch
R
＜注意事項＞ 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ
ります。したがって , 定格を一項目でも超えることのないようご注意ください。
DS07-13711-5
57
MB90420G/425G シリーズ
2. 推奨動作条件
(VSS ＝ DVSS ＝ AVSS ＝ 0.0 V)
項 目
電源電圧
記 号
VCC
AVCC
DVCC
規 格 値
最小
最大
単位
備 考
3.7
5.5
V
(MB90F428GA, MB90F423GA, MB90428GA, MB90427GA,
MB90423GA)
電源電圧が 4.0 V ± 0.3 V になると，低電圧検出リセットが
かかります。
3.0
5.5
V
(MB90F428GC, MB90F423GC, MB90428GC, MB90427GC,
MB90423GC)
4.3
5.5
V
ストップ動作の状態保持
(MB90F428GA, MB90F423GA, MB90428GA, MB90427GA,
MB90423GA)
3.0
5.5
V
ストップ動作の状態保持
(MB90F428GC, MB90F423GC, MB90428GC, MB90427GC,
MB90423GC)
セラミックコンデンサまたは同程度の周波数特性のコンデ
ンサを使用してください。VCC 端子のバイパスコンデンサ
は CS よりも大きい容量値のものを使用してください。
平滑コンデンサ＊
CS
0.1
1.0
µF
動作温度
TA
− 40
＋ 105
°C
＊：平滑コンデンサ CS の接続は , 下図を参照してください。
・C 端子接続図
C
CS
VSS
DVSS
AVSS
＜注意事項＞ 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条
件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼
性に悪影響を及ぼすことがあります。
データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され
ている以外の条件での使用をお考えの場合は , 必ず事前に当社営業担当部門までご相談ください。
58
DS07-13711-5
MB90420G/425G シリーズ
3. 直流規格
(VCC ＝ 5.0 V ± 10％, VSS ＝ DVSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
項 目
記号
端子
記号
条 件
VIHS
⎯
VIHM
単
位
備
考
最小
標準
最大
⎯
0.8 VCC
⎯
VCC ＋
0.3
V
CMOS ヒステリシス
Automotive レベル
入力端子＊ 1
⎯
⎯
VCC −
0.3
⎯
VCC ＋
0.3
V
MD 端子＊ 2
VILS
⎯
⎯
VSS −
0.3
⎯
0.5 VCC
V
CMOS ヒステリシス
Automotive レベル
入力端子＊ 1
VILM
⎯
⎯
VSS −
0.3
⎯
VSS ＋
0.3
V
MD 端子＊ 2
⎯
45
72
mA
⎯
38
61
MB90428GA/GC,
mA MB90427GA/GC,
MB90423GA/GC
⎯
15
24
mA
⎯
13
21
MB90428GA/GC,
mA MB90427GA/GC,
MB90423GA/GC
⎯
0.75
1.0
mA
“H” レベル
入力電圧
“L” レベル
入力電圧
動作周波数 FCP ＝ 16 MHz,
通常動作時
ICC
動作周波数 FCP ＝ 16 MHz,
スリープ時
ICCS
MB90F428GA/GC,
MB90F423GA/GC
MB90F428GA/GC,
MB90F423GA/GC
ICTS
動作周波数 FCP ＝ 2 MHz,
タイムベース
タイマモード時
ICCL
動作周波数 FCP ＝ 8 kHz,
TA ＝＋ 25 °C,
サブ動作時
⎯
0.35
0.7
MB90F428GC
MB90F423GC
mA MB90428GC
MB90427GC
MB90423GC
ICCLS
動作周波数 FCP ＝ 8 kHz,
TA ＝＋ 25 °C,
サブスリープ時
⎯
10
30
µA
MB90F428GC,
MB90F423GC, MB90428GC,
MB90427GC, MB90423GC
ICCT
動作周波数 FCP ＝ 8 kHz,
TA ＝＋ 25 °C,
時計モード時
VCC
電源電流＊ 3
ICCH
入力リーク
電流
規 格 値
IIL
⎯
40
100
µA
MB90F428GC
MB90F423GC
MB90428GC
MB90427GC
MB90423GC
⎯
5
20
µA
MB90F428GC,
MB90F423GC, MB90428GC,
MB90427GC, MB90423GC
MB90F428GA,
MB90F423GA,
MB90428GA, MB90427GA,
MB90423GA
TA ＝＋ 25 °C,
ストップ時
全入力 VCC ＝ DVCC ＝ AVCC ＝ 5.5 V
端子
VSS ＜ VI ＜ VCC
⎯
40
100
µA
−5
⎯
5
µA
（続く）
DS07-13711-5
59
MB90420G/425G シリーズ
（続き）
(VCC ＝ 5.0 V ± 10％, VSS ＝ DVSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
項 目
記号
端子記号
条 件
入力容量 1
CIN1
VCC, VSS, DVCC, DVSS,
AVCC, AVSS, C,
P70 ∼ P77,
P80 ∼ P87 以外
入力容量 2
CIN2
プルアップ
抵抗
RUP
プルダウン
抵抗
規 格 値
単位 備
最小
標準
最大
⎯
⎯
5
15
pF
P70 ∼ P77, P80 ∼ P87
⎯
⎯
15
45
pF
RST, MD0, MD1
⎯
25
50
100
kΩ
⎯
25
50
100
kΩ
RDOWN MD2
出力 H 電圧 1
VOH1
P70 ∼ P77,
P80 ∼ P87 以外
VCC ＝ 4.5 V
IOH ＝− 4.0 mA
VCC −
0.5
⎯
⎯
V
出力 H 電圧 2
VOH2
P70 ∼ P77, P80 ∼ P87
VCC ＝ 4.5 V
IOH ＝− 30.0 mA
VCC −
0.5
⎯
⎯
V
出力 L 電圧 1
VOL1
P70 ∼ P77,
P80 ∼ P87 以外
VCC ＝ 4.5 V
IOL ＝ 4.0 mA
⎯
⎯
0.4
V
出力 L 電圧 2
VOL2
P70 ∼ P77,
P80 ∼ P87
VCC ＝ 4.5 V
IOL ＝ 30.0 mA
⎯
⎯
0.55
V
大電流出力
駆動能力
相間偏差 1
PWM1Pn, PWM1Mn,
∆VOH2 PWM2Pn, PWM2Mn,
n＝0∼3
VCC ＝ 4.5 V
IOH ＝ 30.0 mA
VOH2 の最大偏差
0
⎯
90
mV
＊4
大電流出力
駆動能力
相間偏差 2
PWM1Pn, PWM1Mn,
∆VOL2 PWM2Pn, PWM2Mn,
n＝0∼3
VCC ＝ 4.5 V
IOL ＝ 30.0 mA
VOL2 の最大偏差
0
⎯
90
mV
＊4
LCD 内部分割
抵抗
RLCD
⎯
50
100
200
kΩ
COM0 ∼ COM3
COMn
出力インピーダ RVCOM
(n ＝ 0 ∼ 3)
ンス
⎯
⎯
⎯
2.5
kΩ
SEG0 ∼ SEG3
出力インピーダ
ンス
RVSEG
SEGn
(n ＝ 00 ∼ 23)
⎯
⎯
⎯
15
kΩ
LCDC リーク電
流
ILCDC
V0 ∼ V3, COMm
(m ＝ 0 ∼ 3) , SEGn
(n ＝ 00 ∼ 23)
⎯
− 5.0
⎯
＋ 5.0
µA
V0 ∼ V1,
V1 ∼ V2,
V2 ∼ V3
考
＊ 1： X0, X0A, MD0, MD1, MD2 端子を除く全入力端子
＊ 2： MD0, MD1, MD2
＊ 3： 電源電流は , X1 端子および X1A 端子から外部クロックを供給した場合の電流値です。外部クロック使用時と振動
子使用時では , 電源電流値が異なりますので注意が必要です。
＊ 4： チャネル 0 の PWM1P0/PWM1M0/PWM2P0/PWM2M0 を同時 ON した場合の , 各端子の VOH2/VOL2 の最大偏差で規定
します。他のチャネルも同様です。
60
DS07-13711-5
MB90420G/425G シリーズ
4. 交流規格
(1) クロックタイミング
(VCC ＝ 5.0 V ± 10％, VSS ＝ DVSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
項 目
記号
端子記号
FC
入力クロックパルス幅
単位
備
考
標準
最大
X0, X1
⎯
4
⎯
MHz
FLC
X0A, X1A
⎯
32.768
⎯
kHz
tCYL
X0, X1
⎯
250
⎯
ns
tLCYL
X0A, X1A
⎯
30.5
⎯
µs
PWH,
PWL
X0
10
⎯
⎯
ns
PWLH,
PWLL
X0A
⎯
15.2
⎯
µs
tcr
tcf
X0, X0A
⎯
⎯
5
ns
FCP
⎯
2
⎯
16
MHz メインクロック , PLL
クロック使用時
FLCP
⎯
⎯
8.192
⎯
kHz
サブクロック使用時
tCP
⎯
62.5
—
500
ns
メインクロック , PLL
クロック使用時
tLCP
⎯
⎯
122.1
⎯
µs
サブクロック使用時
入力クロック
立上り , 立下り時間
内部動作クロック周波数
内部動作クロック
サイクルタイム
規 格 値
最小
原発振クロック周波数
原発振クロックサイクル
タイム
条 件
⎯
Duty 比 40％∼ 60％を
目安としてください。
外部クロック時
・X0 クロックタイミング
tCYL
0.8 VCC
X0
0.2 VCC
PWL
PWH
tcf
tcr
・X0A クロックタイミング
tLCYL
0.8 VCC
X0A
0.2 VCC
PWLH
PWLL
tcf
DS07-13711-5
tcr
61
MB90420G/425G シリーズ
・動作保証範囲
内部動作クロック周波数と電源電圧の関係
MB90F428GA, MB90F423GA,
MB90428GA, MB90427GA,
MB90423GA
MB90V420G
動作保証範囲
5.5
電源電圧 VCC (V)
4.5
3.7
3.3
3.0
PLL 動作保証範囲
MB90F428GC, MB90F423GC,
MB90428GC, MB90427GC, MB90423GC
動作保証範囲
2
8
12
16
内部クロック周波数 fCP (MHz)
MB90F428GA, MB90F423GA, MB90428GA, MB90427GA, MB90423GA は , 4 V ± 0.3 V 以下の電源電圧では ,
リセット状態になります。
発振クロック周波数と内部動作クロック周波数の関係
内部動作クロック周波数
4 MHz
発振クロック周波数
PLL クロック
メイン
クロック
1 逓倍
2 逓倍
3 逓倍
4 逓倍
2 MHz
⎯
8 MHz
12 MHz
16 MHz
・発振回路例
振動子メーカ
振動子
村田製作所 ( 株 ) CSTCR4M00G15 () A-R0
X0
周波数
C1
C2
4 MHz
39[pF] (Typ)
39[pF] (Typ)
X1
CERALOCK
C1
62
C2
DS07-13711-5
MB90420G/425G シリーズ
交流規格は以下の測定基準電圧値で規定しています。
・入力信号波形
・出力信号波形
ヒステリシス入力端子
出力端子
0.8 VCC
2.4 V
0.5 VCC
0.8 V
DS07-13711-5
63
MB90420G/425G シリーズ
(2) リセット入力
(VCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
項 目
記号 端子記号
リセット入力
時間
tRSTL
RST
規 格 値
条 件
⎯
最小
最大
16 tCP
⎯
＊
振動子の発振時間 ＋ 16tCP
⎯
単位
備
考
ns
通常動作時
ms
ストップモード，
サブクロックモード，
サブスリープモード，
時計モード時
＊：振動子の発振時間は，振幅の 90％に達した時間です。水晶発振子は，数 ms ∼数十 ms，FAR/ セラミック発振子は，
数百 µs ∼数 ms，外部クロックは 100 µs となります。
（注意事項）tCP は , マシンサイクル周期 ( 単位：ns) です。「 (1) クロックタイミング」を参照してください。
・通常動作時
tRSTL
RST
0.5 VCC
0.5 VCC
・ストップモード，サブクロックモード，サブスリープモード，時計モード
tRSTL
RST
0.5 Vcc
X0
0.5 Vcc
振幅の 90％
内部動作
クロック
振動子の
発振時間
16 tcp
発振安定待ち時間
命令実行
内部リセット
64
DS07-13711-5
MB90420G/425G シリーズ
(3) パワーオンリセット , 電源投入条件
(VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
項 目
記号
端子記号
条 件
tR
電源立上げ時間
電源開始電圧
VOFF
電源到達電圧
VON
電源切断時間
tOFF
⎯
VCC
規 格 値
単位
最小
最大
0.05
30
ms
⎯
0.2
V
2.7
⎯
V
50
⎯
ms
備
考
繰り返し動作の為
tR
2.7 V
VCC
0.2 V
0.2 V
0.2 V
tOFF
電源電圧を急激に変化させるとパワーオンリセットが起動される場合があります。
下図のように , 動作中に電源電圧を変化させる場合は , 電圧の変動をおさえて滑らかに立ち
上げることを推奨いたします。また , この場合には PLL クロックを使用していない状態で
行ってください。ただし , 電圧降下 1 V/s 以内であれば PLL クロック使用中でも動作可能で
す。
5.0 V
VCC
3.0 V
RAM データ保持
0V
DS07-13711-5
立上りの傾きを，50 mV/ms 以下に
することを推奨いたします。
VSS
65
MB90420G/425G シリーズ
(4) UART0, UART1 タイミング
(VCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
項 目
記号
端子記号
条件
シリアルクロックサイクルタイム
tSCYC
SCK0, SCK1
SCK ↓→ SOT 遅延時間
tSLOV
SCK0, SCK1
SOT0, SOT1
有効 SIN → SCK ↑
tIVSH
SCK ↑→有効 SIN ホールド時間
tSHIX
シリアルクロック “H” パルス幅
tSHSL
シリアルクロック “L” パルス幅
tSLSH
SCK ↓→ SOT 遅延時間
tSLOV
有効 SIN → SCK ↑
tIVSH
SCK ↑→有効 SIN ホールド時間
tSHIX
⎯
SCK0, SCK1
SIN0, SIN1
SCK0, SCK1
SCK0, SCK1
SOT0, SOT1
⎯
SCK0, SCK1
SIN0, SIN1
規 格 値
単位
最小
最大
8 tCP
⎯
ns
− 80
80
ns
100
⎯
ns
60
⎯
ns
4 tCP
⎯
ns
4 tCP
⎯
ns
⎯
150
ns
60
⎯
ns
60
⎯
ns
備
考
内部シフトクロック
モード出力端子は
CL ＝ 80 pF ＋ 1・TTL
外部シフトクロック
モード出力端子は
CL ＝ 80 pF ＋ 1・TTL
（注意事項）・CLK 同期モード時の AC 規格です。
・CL は , テスティング時の端子に接続さられる負荷容量値です。
・tCP は , マシンサイクル周期 ( 単位：ns) です。「 (1) クロックタイミング」を参照してください。
・内部シフトクロックモード
tSCYC
2.4 V
SCK
0.8 V
0.8 V
tSLOV
2.4 V
SOT
0.8 V
tIVSH
SIN
tSHIX
0.8 VCC
0.8 VCC
0.5 VCC
0.5 VCC
・外部シフトクロックモード
tSLSH
SCK
0.5 VCC
tSHSL
0.8 VCC
0.8 VCC
0.5 VCC
tSLOV
2.4 V
SOT
0.8 V
tIVSH
SIN
66
tSHIX
0.8 VCC
0.8 VCC
0.5 VCC
0.5 VCC
DS07-13711-5
MB90420G/425G シリーズ
(5) タイマ入力タイミング
(VCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
項 目
入力パルス幅
記号
端子記号
条 件
tTIWH
tTIWL
TIN0, TIN1,
IN0, IN1,
IN2, IN3,
⎯
規 格 値
最小
最大
4 tCP
⎯
単位
備
考
ns
（注意事項）tCP は , マシンサイクル周期 ( 単位：ns) です。「 (1) クロックタイミング」を参照してください。
・タイマ入力タイミング
tTIWH
TIN0 ∼ TIN1
IN0 ∼ IN3
0.8 VCC
tTIWL
0.8 VCC
0.5 VCC
0.5 VCC
(6) トリガ入力タイミング
(VCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
項 目
記号
端子記号
条 件
入力パルス幅
tTRGH,
tTRGL
INT0 ∼ INT7
⎯
規 格 値
単位
備
考
最小
最大
5 tCP
⎯
ns
通常動作時
1
⎯
µs
ストップモード時
（注意事項）tCP は , マシンサイクル周期 ( 単位：ns) です。「 (1) クロックタイミング」を参照してください。
・トリガ入力タイミング
tTRGH
INT0 ∼ INT7
0.8 VCC
tTRGL
0.8 VCC
0.5 VCC
DS07-13711-5
0.5 VCC
67
MB90420G/425G シリーズ
(7) 低電圧検出
(VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
項 目
記号
端子記号
条 件
検出電圧
VDL
VCC
ヒステリシス幅
VHYS
電源電圧変化率
検出遅延時間
規 格 値
単位
備
4.3
V
電圧降下時
⎯
⎯
V
電圧上昇時
− 0.1
⎯
0.02
V/µs
⎯
⎯
35
µs
最 小
標準
最 大
⎯
3.7
4.0
VCC
⎯
0.1
dV/dt
VCC
⎯
td
⎯
⎯
考
内部リセット
VCC
dV
dt
VHYS
VDL
td
68
td
DS07-13711-5
MB90420G/425G シリーズ
5. A/D 変換部電気的特性
(1) 電気的特性
(VCC ＝ AVCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
項 目
記号
端子記号
分解能
⎯
総合誤差
規 格 値
単位
最小
標準
最大
⎯
⎯
⎯
10
bit
⎯
⎯
⎯
⎯
± 5.0
LSB
非直線性誤差
⎯
⎯
⎯
⎯
± 2.5
LSB
微分直線性誤差
⎯
⎯
⎯
⎯
± 1.9
LSB
ゼロトランジション電圧
VOT
AN0 ∼ AN7
AVSS
AVSS
AVSS
− 3.5 LSB
＋ 0.5 LSB
＋ 4.5 LSB
フルスケール
トランジション電圧
VFST
AN0 ∼ AN7
AVRH
AVRH
AVRH
− 6.5 LSB
− 1.5 LSB
＋ 1.5 LSB
サンプリング時間
tSMP
⎯
2.000
⎯
コンペア時間
tCMP
⎯
4.125
A/D 変換時間
tCNV
⎯
アナログポート入力電流
IAIN
アナログ入力電圧
基準電圧
基準電圧供給電流
チャネル間ばらつき
考
V
1 LSB ＝
(AVRH − AVSS)
/ 1024
⎯
µs
＊1
⎯
⎯
µs
＊2
6.125
⎯
⎯
µs
＊3
AN0 ∼ AN7
⎯
⎯
10
µA
VAVSS ＝ VAIN ＝
VAVCC
VAIN
AN0 ∼ AN7
0
⎯
AVRH
V
AVR ＋
AVRH
3.0
⎯
AVCC
V
⎯
2.3
6.0
mA
⎯
⎯
5
µA
＊4
IA
電源電流
V
備
IAH
AVCC
IR
AVRH
50
180
260
µA
VAVRH ＝ 5.0 V
IRH
AVRH
⎯
⎯
5
µA
＊4
AN0 ∼ AN7
⎯
⎯
4
LSB
—
＊ 1：FCP ＝ 16 MHz の時 , tSMP ＝ 32 × tCP ＝ 2.000 (µs) となります。
＊ 2：FCP ＝ 16 MHz の時 , tCMP ＝ 66 × tCP ＝ 4.125 (µs) となります。
＊ 3：FCP ＝ 16 MHz の時 , tSMP ＝ 32 × tCP および tCMP ＝ 66 × tCP を選択した場合の 1 チャネルあたりの変換時間に相当
します。
＊ 4：A/D コンバータが非動作時で , かつ , CPU ストップ時の電源電流 (VCC ＝ AVCC ＝ AVRH ＝ 5.0 V 時 ) を規定します。
DS07-13711-5
69
MB90420G/425G シリーズ
（注意事項）
・アナログ入力の外部インピーダンスとサンプリング時間について
・ サンプルホールド付き A/D 変換器です。外部インピーダンスが高くサンプリング時間を十分に確保できない場合には ,
内部サンプルホールド用コンデンサに十分にアナログ電圧が充電されず , A/D 変換精度に影響を及ぼします。
・アナログ入力回路模型図
R
コンパレータ
アナログ入力
C
サンプリング時 ON
R
MB90420GA/420GC
C
2.4 kΩ ( 最大 ) 36.4 pF ( 最大 )
MB90F420GA/F420GC 2.6 kΩ ( 最大 ) 28.0 pF ( 最大 )
( 注意事項 ) 数値は参考値です。
MB90V420G
3.2 kΩ ( 最大 ) 30.0 pF ( 最大 )
・ A/D 変換精度規格を満足するために , 外部インピーダンスと最小サンプリング時間の関係から , サンプリング時間を最
小値より長くなるようにレジスタ値 , 動作周波数を調整するか , 外部インピーダンスを下げてご使用ください。
・外部インピーダンスと最小サンプリング時間の関係
( 外部インピーダンス＝ 0 kΩ ∼ 20 kΩ の場合 )
MB90V420G
MB90V420G
100
90
80
70
60
50
40
30
20
10
0
MB90F420GA/
F420GC
0
5
10
外部インピーダンス (kΩ)
外部インピーダンス (kΩ)
( 外部インピーダンス＝ 0 kΩ ∼ 100 kΩ の場合 )
MB90420GA/
420GC
15
20
25
30
35
最小サンプリング時間 (µs)
20
18
16
14
12
10
8
6
4
2
0
MB90F420GA/
F420GC
0
1
2
3
MB90420GA/
420GC
4
5
6
7
8
最小サンプリング時間 (µs)
・ サンプリング時間を十分に確保できない場合は , アナログ入力端子に 0.1 µF 程度のコンデンサを接続してください。
・ 誤差について
|AVRH| が小さくなるに従って , 相対的な誤差は大きくなります。
70
DS07-13711-5
MB90420G/425G シリーズ
(2) 用語の定義
・ 分解能
A/D 変換器により識別可能なアナログ変化を表します。
10 ビットならば , アナログ電圧を 210 ＝ 1024 の部分に分解することができます。
・ 総合誤差
実際の値と論理値との差を表し , オフセット誤差 , ゲイン誤差 , 非直線性誤差および雑音に起因する誤差の総量です。
・ 直線性誤差
デバイスのゼロトランジション点 (00 0000 0000 ←→ 00 0000 0001) とフルスケールトランジション点 (11 1111 1110 ←→
11 1111 1111) とを結んだ直線と実際の変換特性との偏差を表します。
・ 微分直線性誤差
出力コードを 1 LSB 変化させるのに必要な入力電圧の理想値からの偏差を表します。
・10 ビット A/D 変換機 変換特性
11
11
11
11
1111
1111
1111
1111
1111
1110
1101
1100
.
.
1 LSB × N + VOT
.
デ
ジ
タ
ル
出
力
.
.
.
.
.
.
直線性誤差
.
.
.
.
00
00
00
00
0000
0000
0000
0000
0011
0010
0001
0000
VOT
VNT V(N + 1)T
VFST
アナログ入力
VFST − VOT
1022
VNT − (1LSB × N ＋ VOT)
直線性誤差＝
［LSB］
1LSB
V (N ＋ 1) T − VNT
微分直線性誤差＝
− 1［LSB］
1LSB
1LSB ＝
DS07-13711-5
71
MB90420G/425G シリーズ
6. フラッシュメモリ書込み／消去特性
項 目
条 件
規 格 値
最 小
標準 最 大
単位
備
考
セクタ消去時間
⎯
1
15
s
内部での消去前書込み時間を除く
チップ消去時間
⎯
5
⎯
s
内部での消去前書込み時間を除く
⎯
16
3,600
µs
システムレベルのオーバヘッド
時間を除く
⎯
10,000
⎯
⎯
cycle
平均
TA ＝＋ 85 °C
10
⎯
⎯
年
TA ＝＋ 25 °C
VCC ＝ 5.0 V
ワード (16 ビット幅 ) 書込み時間
書込み消去回数
フラッシュメモリ
データ保持時間
＊
＊：テクノロジ信頼性評価結果からの換算値です ( アレニウスの式を使用し , 高温加速試験結果を平均温度＋ 85 °C へ換
算しています ) 。
72
DS07-13711-5
MB90420G/425G シリーズ
■ 特性例
ICC − VCC 特性 (TA ＝＋ 25 °C)
40
35
FC = 16 MHz
30
ICC (mA)
25
FC = 11 MHz
20
FC = 8 MHz
15
FC = 5 MHz
10
FC = 4 MHz
5
FC = 2 MHz
0
3.5
4.5
5.5
6.5
VCC (V)
ICTS − VCC 特性 (TA ＝＋ 25 °C)
FC = 16 MHz
900
800
FC = 11 MHz
ICTS (µA)
700
FC = 8 MHz
FC = 5 MHz
600
500
FC = 4 MHz
FC = 2 MHz
400
300
200
100
0
3.5
4.5
5.5
6.5
VCC (V)
ICCL − VCC 特性 (FC ＝ 8 kHz)
500
400
ICCL (µA)
TA = +25 °C
300
TA = +125 °C
TA = −40 °C
200
100
0
3.5
4.5
5.5
6.5
VCC (V)
（続く）
DS07-13711-5
73
MB90420G/425G シリーズ
（続き）
ICCLS − VCC 特性 (FC ＝ 8 kHz)
70
60
TA = +125 °C
ICCLS (µA)
50
40
TA = +25 °C
30
TA = −40 °C
20
10
0
3.5
4.5
5.5
6.5
VCC (V)
ICCT − VCC 特性 (FC ＝ 8 kHz)
70
60
TA = +125 °C
ICCT (µA)
50
40
TA = +25 °C
30
TA = −40 °C
20
10
0
3.5
4.5
5.5
6.5
VCC (V)
74
DS07-13711-5
MB90420G/425G シリーズ
■ オーダ型格
型 格
MB90F423GAPF
MB90F423GCPF
MB90F428GAPF
MB90F428GCPF
MB90423GAPF
MB90423GCPF
MB90427GAPF
MB90427GCPF
MB90428GAPF
MB90428GCPF
MB90F423GAPMC
MB90F423GCPMC
MB90F428GAPMC
MB90F428GCPMC
MB90423GAPMC
MB90423GCPMC
MB90427GAPMC
MB90427GCPMC
MB90428GAPMC
MB90428GCPMC
DS07-13711-5
パッケージ
備 考
プラスチック・QFP, 100 ピン
(FPT-100P-M06)
プラスチック・LQFP, 100 ピン
(FPT-100P-M20)
75
MB90420G/425G シリーズ
■ パッケージ外形寸法図
プラスチック・QFP, 100 ピン
リードピッチ
0.65mm
パッケージ幅×
パッケージ長さ
14.00 × 20.00mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
3.35mm MAX
コード（参考）
P-QFP100-14×20-0.65
(FPT-100P-M06)
プラスチック・QFP, 100 ピン
（FPT-100P-M06）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
23.90±0.40(.941±.016)
* 20.00±0.20(.787±.008)
80
51
81
50
0.10(.004)
17.90±0.40
(.705±.016)
*14.00±0.20
(.551±.008)
INDEX
Details of "A" part
100
1
30
0.65(.026)
0.32±0.05
(.013±.002)
0.13(.005)
M
"A"
©2002-2008 FUJITSU MICROELECTRONICS LIMITED F100008S-c-5-6
C
0.25(.010)
+0.35
3.00 –0.20
+.014
.118 –.008
(Mounting height)
0~8˚
31
2002 FUJITSU LIMITED F100008S-c-5-5
0.17±0.06
(.007±.002)
0.80±0.20
(.031±.008)
0.88±0.15
(.035±.006)
0.25±0.20
(.010±.008)
(Stand off)
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記の URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
（続く）
76
DS07-13711-5
MB90420G/425G シリーズ
（続き）
プラスチック・LQFP, 100 ピン
(FPT-100P-M20)
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
14.0 mm × 14.0 mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max
質量
0.65 g
コード（参考）
P-LFQFP100-14×14-0.50
プラスチック・LQFP, 100 ピン
（FPT-100P-M20）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
16.00±0.20(.630±.008)SQ
* 14.00±0.10(.551±.004)SQ
51
75
76
50
0.08(.003)
Details of "A" part
+0.20
26
100
1
0.08(.003)
(0.50(.020))
0.25(.010)
0.60±0.15
(.024±.006)
25
0.20±0.05
(.008±.002)
0.10±0.10
(.004±.004)
(Stand off)
0˚~8˚
"A"
0.50(.020)
+.008
1.50 –0.10 .059 –.004
(Mounting height)
INDEX
M
©2005
-2008 FUJITSU MICROELECTRONICS LIMITED F100031S-c-2-2
C
2005 FUJITSU LIMITED F100031S-c-2-1
0.145±0.055
(.0057±.0022)
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記の URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
DS07-13711-5
77
MB90420G/425G シリーズ
■ 本版での主な変更内容
ページ
場所
―
―
75
■ オーダ型格
77
■ パッケージ外形寸法図
変更箇所
パッケージ変更 FPT-100P-M05 → FPT-100P-M20
オーダ型格を変更
(MB90423GAPFV → MB90423GAPMC
MB90423GCPFV → MB90423GCPMC
MB90427GAPFV → MB90427GAPMC
MB90427GCPFV → MB90427GCPMC
MB90428GAPFV → MB90428GAPMC
MB90428GCPFV → MB90428GCPMC
MB90F423GAPFV → MB90F423GAPMC
MB90F423GCPFV → MB90F423GCPMC
MB90F428GAPFV → MB90F428GAPMC
MB90F428GCPFV → MB90F428GCPMC)
パッケージ図変更 FPT-100P-M05 → FPT-100P-M20
変更箇所は , 本文中のページ左側の│によって示しています。
78
DS07-13711-5
MB90420G/425G シリーズ
MEMO
DS07-13711-5
79
MB90420G/425G シリーズ
富士通マイクロエレクトロニクス株式会社
〒 163-0722 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fml/
お問い合わせ先
富士通エレクトロニクス株式会社
〒 163-0731 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fei/
電子デバイス製品に関するお問い合わせは , こちらまで ,
0120-198-610
受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます )
携帯電話・PHS からもお問い合わせができます。
※電話番号はお間違えのないよう , お確かめのうえおかけください。
本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。
本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも
のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な
どについては , 当社はその責任を負いません。
本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施
権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので
はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。
本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい
ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を
伴う用途（原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵
器システムにおけるミサイル発射制御をいう）, ならびに極めて高い信頼性が要求される用途（海底中継器 , 宇宙衛星をいう）に使用されるよう設計・
製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用
されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。
半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ
う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。
本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き
をおとりください。
本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。
編集 ビジネス推進部