本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。 富士通マイクロエレクトロニクス DATA SHEET DS07–13706–6 16 ビット・マイクロコントローラ CMOS MB90550A/550B シリーズ MB90552A/552B/553A/553B/T552A/T553A MB90F553A/P553A/V550A ■ 概 要 MB90550A/550B シリーズは , 高速リアルタイム処理が要求される各種産業用 , OA 機器用 , プロセス制御用などの用途 向けに設計された汎用の高性能 16 ビットマイクロコントローラです。 命令体系は , F2MC*-8 ファミリの AT アーキテクチャを継承するとともに , 高級言語対応命令の追加やアドレッシング モードの拡張 , 乗除算命令の強化 , ビット処理命令の充実化を図っています。さらに , 32 ビットアキュムレータの搭載によ り , ロングワードデータの処理も可能となっています。 なお , MB90552B/553B は , MB90552A/553A の輻射ノイズを低減した改良版であり , 機能仕様上の変更点はありません。 ＊ : F2MC は FUJITSU Flexible Microcontroller の略で , 富士通マイクロエレクトロニクス株式会社の商標です。 ■ 特 長 ・ 最小命令実行時間 : 62.5 ns/4 MHz 原発振 4 逓倍 (PLL クロック逓倍方式 ) ・ 最大メモリ空間 : 16 M バイト ・ コントローラ用途に最適化された命令体系 取扱い可能なデータタイプ : ビット / バイト / ワード / ロングワード 標準アドレッシングモード : 23 種類 32 ビット アキュムレータの採用による高精度演算の強化 符号付き乗除算命令 , RETI 命令機能強化 ・ 高級言語 (C 言語 ) / マルチタスクに対応をとった命令体系 システムスタックポインタの採用 命令セットの対称性とバレルシフト命令 （続く） 富士通マイクロエレクトロニクスのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。 ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。 開発における最新の注意事項に関しては , 必ず「Check Sheet」を参照してください。 「Check Sheet」はシステム開発において , 問題を未然に防ぐことを目的として , 最低限必要と思われるチェック項目 をリストにしたものです。 http://edevice.fujitsu.com/micom/jp-support/ Copyright©1999-2008 FUJITSU MICROELECTRONICS LIMITED All rights reserved 2008.9 MB90550A/550B シリーズ （続き） ・ アドレス一致検出機能内蔵 (2 アドレスポインタ分あり ) ・ 実行速度の向上 : 4 バイトのキュー ・ 強力な割込み機能 ( プライオリティレベルがプログラマブル に 8 レベル 設定可能 ) 外部割込み入力 : 8 本 ・ データ転送機能 ( インテリジェント I/O サービス ) : 最大 16 チャネル DTP 要求入力 : 8 本 ・ 内蔵 ROM (EPROM 版 , Flash 版 : 128 K バイト ) MASKROM 版 : 64 K バイト / 128 K バイト ・ 内蔵 RAM (EPROM 版 , Flash 版 : 4 K バイト ) MASKROM 版 : 2 K バイト / 4 K バイト ・ 汎用ポート : 最大 83 本 ( うち入力プルアップ 抵抗設定可能 : 16 本 / オープンドレイン設定可能 : 8 本 / 入出力オープンドレイン : 6 本 ) ・ A/D コンバータ (RC 逐次比較方式 ) : 8 チャネル ( 分解能 : 8/10 ビット選択可能 / 変換時間 26.3 µs〔最小〕) ・ UART : 1 チャネル ・ I/O 拡張シリアルインタフェース : 2 チャネル ・ I2C インタフェース : 2 チャネル (2 チャネルの内 1 チャネルはターミナル入出力切換え可能〔2 系統〕) ・ 16 ビット リロードタイマ : 2 チャネル ・ 8/16 ビット PPG : 3 チャネル (8 ビット× 2 チャネル , 16 ビット× 1 チャネルモード切換え機能付き ) ・ 16 ビット 入出力タイマ ( インプットキャプチャ× 4 チャネル , アウトプットコンペア× 4 チャネル , フリーランニングタイマ × 1 チャネルで 構成 ) ・ クロックモニタ機能内蔵 ( 発振クロックの 21 ∼ 28 分周のクロックを出力 ) ・ タイムベースタイマ / ウォッチドッグタイマ : 18 ビット ・ 低消費電力モード ( スリープ / ストップ / ハードウェアスタンバイモード /CPU 間欠動作モード 機能 ) ・ パッケージ : QFP-100, LQFP-100 ・ CMOS テクノロジ 2 DS07–13706–6 MB90550A/550B シリーズ ■ 品種構成 品名 項目 MB90552A MB90552B MB90553A MB90553B マスク ROM 品 分類 MB90F553A MB90P553A フラッシュ メモリ OTP MB90T552A MB90T553A MB90V550A ROM なし品 評価・ エバ用 なし なし 量産品 ROM 容量 64 K バイト 128 K バイト RAM 容量 2 K バイト 4 K バイト CPU 機能 基本命令数 : 340 命令 命令ビット長 : 8 ビット , 16 ビット 命令長 : 1 バイト∼ 7 バイト データビット長 : 1 ビット , 8 ビット , 16 ビット 最小命令実行時間 : 62.5 ns ( マシンクロック 16 MHz 時 ) 割込み処理時間 : 1.5 µs ( マシンクロック 16 MHz 時 , 最小値 ) ポート 汎用入出力ポート (CMOS 出力 ) : 53 本 汎用入出力ポート ( プルアップ抵抗入力 ) : 16 本 汎用入出力ポート (N-ch オープンドレイン出力 ) : 6 本 汎用入出力ポート (N-ch オープンドレイン機能選択 ) : 8 本 合計 : 83 本 UART (SCI) クロック同期転送 (62.5 Kbps ∼ 2 Mbps) クロック非同期転送 (62500 bps ∼ 9615 bps) 双方向シリアル通信機能 , マスタ / スレイブ型接続による通信可能 8 /10 ビット A/D コンバータ 変換精度 : 8/10 ビット切換え可能 入力本数 : 8 本 単発変換モード ( 選択したチャネルを 1 回のみ変換 ) スキャン変換モード ( 連続した複数のチャネルを変換 , 最大 8 チャネルプログラム可能 ) 連続変換モード ( 選択したチャネルを繰り返し変換 ) 停止変換モード ( 選択したチャネルの変換 , 一時停止を繰り返す ) 8/16 ビット PPG タイマ チャネル数 :3 (8 ビット 6 チャネル ) 8 ビットまたは 16 ビットの PPG 動作 , 任意周期 , 任意デューティのパルス波出力可能 パルス周期 : 62.5 ns ∼ 1 ms ( 原発振 4 MHz, マシンクロック 16 MHz 時 ) 16 ビット 入出力 タイマ 2 K バイト 16 ビット フリーランタイマ チャネル数 : 1 オーバフロー割込み アウトプット コンペア (OCU) チャネル数 : 4 端子入力要因 : コンペアレジスタの一致信号による インプット キャプチャ (ICU) チャネル数 : 4 端子入力 ( 立上り , 立下り , 両エッジ ) によるレジスタの書換え DTP/ 外部割込み回路 4 K バイト 6 K バイト 入力本数 : 8 本 立上りエッジ , 立下りエッジ , “H” レベルおよび “L” レベル入力により起動 外部割込み回路または拡張インテリジェント I/O サービス (EI2OS) を使用可能 I/O 拡張シリアルインタ クロック同期転送 (3125 bps ∼ 1 Mbps) フェース LSB ファースト /MSB ファースト I2C インタフェース Inter IC BUS をサポートするシリアル I/O タイムベースタイマ 18 ビットカウンタ 割込み周期 : 1.024 ms, 4.096 ms, 16.384 ms, 131.072 ms ( 原発振 4 MHz) ウォッチドッグタイマ リセット発生周期 : 3.58 ms, 14.33 ms, 57.23 ms, 458.75 ms ( 原発振 4 MHz 時 , 最小値 ) プロセス CMOS 動作電源電圧範囲 * 4.5 V ∼ 5.5 V ＊ : 使用周波数などの条件により異なります (「■電気的特性」参照 ) 。 MB90V550A ツール使用動作時のみ電源電圧 4.5 V ∼ 5.5 V, 動作温度 0 °C ∼＋ 25 °C, 動作周波数 1 MHz ∼ 16 MHz の保証となります。 DS07–13706–6 3 MB90550A/550B シリーズ ■ パッケージと品種対応 MB90552A MB90552B MB90553A MB90553B MB90F553A MB90P553A FPT-100P-M20 ○ ○ ○ × FTP-100P-M06 ○ ○ ○ ○ パッケージ （注意事項）：各パッケージの詳細は「■パッケージ・外形寸法図」を参照してください。 ■ 品種間の相違 メモリ空間 評価用エバ品などで評価する際には , 実際に使用する品種との相違をよく確認のうえ , 評価してください。特に , 次の点 に注意してください。 ・ MB90V550A に ROM は内蔵されていませんが , 専用の開発ツールを用いて , ROM 内蔵品と等価な動作を行うことがで きます。したがって , ROM 容量は開発ツールの設定で決まります。 ・ MB90V550A では FF4000H ∼ FFFFFFH までのイメージを 00 バンクに見えるようにし , FE0000H ∼ FF3FFFH は FE バン クおよび FF バンクだけで見えるようにしてあります ( 開発ツールの設定で変更可 ) 。 ・ MB90F553A/553A/553B/552A/552B では FF4000H ∼ FFFFFFH までのイメージを 00 バンクに見えるようにし , FF0000H ∼ FF3FFFH は FF バンクだけで見えるようにしてあります。 4 DS07–13706–6 MB90550A/550B シリーズ ■ 端子配列図 100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81 P17/AD15 P16/AD14 P15/AD13 P14/AD12 P13/AD11 P12/AD10 P11/AD09 P10/AD08 P07/AD07 P06/AD06 P05/AD05 P04/AD04 P03/AD03 P02/AD02 P01/AD01 P00/AD00 VCC X1 X0 VSS (TOP VIEW) 80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 PA4/CKOT PA3 PA2 RST PA1/OUT3 PA0/OUT2 P97/PPG5 P96/PPG4 P95/PPG3 P94/PPG2 P93/PPG1 P92/PPG0 P91/OUT1 P90/OUT0 P87/IN3 P86/IN2 P85/IN1 P84/IN0 P83/TOT1 P82/TOT0 P81/TIN1 P80/TIN0 P77/IRQ7 P76/IRQ6 P75/IRQ5 P74/IRQ4 P73/IRQ3 P72/IRQ2 HST MD2 P53/SCL1 P54/SDA2 P55/SCL2 AVCC AVRH AVRL AVSS P60/AN0 P61/AN1 P62/AN2 P63/AN3 VSS P64/AN4 P65/AN5 P66/AN6 P67/AN7 P70/IRQ0 P71/IRQ1 MD0 MD1 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 P20/A16 P21/A17 P22/A18 P23/A19 P24/A20 P25/A21 P26/A22 P27/A23 P30/ALE P31/RD VSS P32/WRL P33/WRH P34/HRQ P35/HAK P36/RDY P37/CLK P40/SCK P41/SOT P42/SIN P43/SCK1 P44/SOT1 VCC P45/SIN1 P46/ADTG P47/SCK0 C P50/SDA0/SOT0 P51/SCL0/SIN0 P52/SDA1 (FPT-100P-M06) （続く） DS07–13706–6 5 MB90550A/550B シリーズ （続き） 100 P21/A17 99 P20/A16 98 P17/AD15 97 P16/AD14 96 P15/AD13 95 P14/AD12 94 P13/AD11 93 P12/AD10 92 P11/AD09 91 P10/AD08 90 P07/AD07 89 P06/AD06 88 P05/AD05 87 P04/AD04 86 P03/AD03 85 P02/AD02 84 P01/AD01 83 P00/AD00 82 VCC 81 X1 80 X0 79 VSS 78 PA4/CKOT 77 PA3 76 PA2 (TOP VIEW) 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51 RST PA1/OUT3 PA0/OUT2 P97/PPG5 P96/PPG4 P95/PPG3 P94/PPG2 P93/PPG1 P92/PPG0 P91/OUT1 P90/OUT0 P87/IN3 P86/IN2 P85/IN1 P84/IN0 P83/TOT1 P82/TOT0 P81/TIN1 P80/TIN0 P77/IRQ7 P76/IRQ6 P75/IRQ5 P74/IRQ4 P73/IRQ3 P72/IRQ2 P50/SDA0/SOT0 P51/SCL0/SIN0 P52/SDA1 P53/SCL1 P54/SDA2 P55/SCL2 AVCC AVRH AVRL AVSS P60/AN0 P61/AN1 P62/AN2 P63/AN3 VSS P64/AN4 P65/AN5 P66/AN6 P67/AN7 P70/IRQ0 P71/IRQ1 MD0 MD1 MD2 HST 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 P22/A18 P23/A19 P24/A20 P25/A21 P26/A22 P27/A23 P30/ALE P31/RD VSS P32/WRL P33/WRH P34/HRQ P35/HAK P36/RDY P37/CLK P40/SCK P41/SOT P42/SIN P43/SCK1 P44/SOT1 VCC P45/SIN1 P46/ADTG P47/SCK0 C (FPT-100P-M20) 6 DS07–13706–6 MB90550A/550B シリーズ ■ 端子機能説明 端子番号 端子名 回 路 80 X0 A 発振用端子です。 83 81 X1 A 発振用端子です。 77 75 RST B リセット入力端子です。 52 50 HST C ハードウェアスタンバイ入力端子です。 QFP LQFP 82 P00 ∼ P07 85 ∼ 92 83 ∼ 90 AD00 ∼ AD07 P10 ∼ P17 93 ∼ 100 91 ∼ 98 AD08 ∼ AD15 1∼8 99, 100, 1∼6 P20 ∼ P27 A16 ∼ A23 P30 9 7 ALE P31 10 8 RD P32 12 10 WRL P33 13 11 WRH P34 14 12 HRQ P35 15 13 HAK D (CMOS) D (CMOS) 機 能 説 明 汎用の入出力ポートです。 プルアップ抵抗設定レジスタ (RDR0) により , プルアップ抵抗を付加 (RD07 ∼ RD00 ＝ “1”) できます。(D07 ∼ D00 ＝ “1”: 出力設定時無効 ) 外バスモード時にはデータ下位入出力 / アドレス下位出力 (AD00 ∼ AD07) 端子として , 機能します。 汎用の入出力ポートです。 プルアップ抵抗設定レジスタ (RDR1) により , プルアップ抵抗を付加 (RD17 ∼ RD10 ＝ “1”) できます。(D17 ∼ D10 ＝ “1”: 出力設定時無効 ) バス幅 16 ビット外バスモード時 , データ上位入出力 / アドレス中位出力 (AD08 ∼ AD15) として機能します。 汎用の入出力ポートです。この機能はシングルチップモードあるいは外部 アドレス出力制御レジスタの指定がポートのときに有効になります。 E (CMOS) 外アドレスバス A16 ∼ A23 の出力端子です。この機能は外バスが有効な モードで , 外部アドレス出力レジスタの指定がアドレスのときに有効にな ります。 汎用の入出力ポートです。この機能はシングルチップモードのときに有効 となります。 E (CMOS) アドレスラッチイネーブル出力端子です。この機能は外バスが有効なモー ドで有効になります。 汎用の入出力ポートです。この機能はシングルチップモードのときに有効 となります。 E (CMOS) データバスに対するリードストローブ出力端子です。この機能は外バスが 有効なモードで有効になります。 汎用の入出力ポートです。この機能はシングルチップモードのときに有効 となります。 E (CMOS) データバス下位 8 ビットに対するライトストローブ出力端子です。この機 能は外バスが有効なモードで有効になります。 汎用の入出力ポートです。この機能はシングルチップモードのときに有効 となります。 E (CMOS) データバス上位 8 ビットに対するライトストローブ出力端子です。この機 能は外バスが有効なモードで有効になります。 汎用の入出力ポートです。この機能はシングルチップモードのときに有効 となります。 E (CMOS) ホールドリクエスト入力端子です。この機能は外バスが有効なモードで有 効になります。 汎用の入出力ポートです。この機能はシングルチップモードのときに有効 となります。 E (CMOS) ホールドアクノリッジ出力端子です。この機能は外バスが有効なモードで 有効になります。 （続く） DS07–13706–6 7 MB90550A/550B シリーズ 端子番号 QFP LQFP 端子名 P36 16 14 RDY 17 15 P37 CLK P40 18 16 SCK P41 19 17 SOT P42 20 18 SIN P43 21 19 SCK1 P44 22 20 SOT1 P45 24 22 SIN1 P46 25 23 ADTG 回 路 機 能 説 明 汎用の入出力ポートです。この機能はシングルチップモードのときに有効 となります。 E (CMOS) レディ入力端子です。この機能は外バスが有効なモードで有効になりま す。 汎用の入出力ポートです。この機能はシングルチップモードのときに有効 E となります。 (CMOS) CLK 出力端子です。この機能は外バスが有効なモードで有効 になります。 汎用の入出力ポートです。 F オープンドレイン制御設定レジスタ (ODR4) により , オープンドレイン出 (CMOS 力ポート (OD40 ＝ “1”) になります。(D40 ＝ “0”: 入力設定時無効 ) /H) UART シリアルクロック入出力端子です。この機能は UART のクロック 出力指定が許可のときに有効となります。 汎用の入出力ポートです。 F オープンドレイン制御設定レジスタ (ODR4) により , オープンドレイン出 (CMOS 力ポート (OD41 ＝ “1”) になります。(D41 ＝ “0”: 入力設定時無効 ) /H) UART シリアルデータ出力端子です。この機能は UART のシリアルデー タ出力指定が許可のとき有効となります。 汎用の入出力ポートです。 オープンドレイン制御設定レジスタ (ODR4) により , オープンドレイン出 力ポート (OD42 ＝ “1”) になります。(D42 ＝ “0”: 入力設定時無効 ) F (CMOS UART シリアルデータ入力端子です。UART が入力動作をしている間はこ /H) の入力を随時使用していますので , 意図的に行う以外は , 他の機能による 出力を停止させておく必要があります。 汎用の入出力ポートです。 F オープンドレイン制御設定レジスタ (ODR4) により , オープンドレイン出 (CMOS 力ポート (OD43 ＝ “1”) になります。(D43 ＝ “0”: 入力設定時無効 ) /H) 拡張 I/O シリアルクロック入出力端子です。この機能は拡張 I/O シリアル クロック出力が許可のときに有効になります。 汎用の入出力ポートです。 F オープンドレイン制御設定レジスタ (ODR4) により , オープンドレイン出 (CMOS 力ポート (OD44 ＝ “1”) になります。(D44 ＝ “0”: 入力設定時無効 ) /H) 拡張 I/O シリアルデータ出力端子です。この機能は拡張 I/O シリアルデー タ出力が許可のとき有効になります。 汎用の入出力ポートです。 オープンドレイン制御設定レジスタ (ODR4) により , オープンドレイン出 力ポート (OD45 ＝ “1”) になります。(D45 ＝ “0”: 入力設定時無効 ) F (CMOS 拡張 I/O シリアルデータ入力端子です。拡張 I/O シリアルが入力動作をし /H) ている間この入力を随時使用していますので , 意図的に行う以外は , 他の 機能による出力を停止させておく必要があります。 汎用の入出力ポートです。 オープンドレイン制御設定レジスタ (ODR4) により , オープンドレイン出 力ポート (OD46 ＝ “1”) になります。(D46 ＝ “0”: 入力設定時無効 ) F (CMOS A/D コンバータ外部トリガ入力端子です。A/D コンバータが入力動作をし /H) ている間この入力を随時使用していますので , 意図的に行う以外は , 他の 機能による出力を停止させておく必要があります。 （続く） 8 DS07–13706–6 MB90550A/550B シリーズ 端子番号 QFP LQFP 端子名 P47 26 24 SCK0 27 25 C 回 路 汎用の入出力ポートです。 F オープンドレイン制御設定レジスタ (ODR4) により , オープンドレイン出 (CMOS 力ポート (OD47 ＝ “1”) になります。(D47 ＝ “0”: 入力設定時無効 ) /H) 拡張 I/O シリアルクロック入出力端子です。この機能は拡張 I/O シリアル クロック出力が許可のときに有効になります。 ⎯ P50 28 26 SDA0 I2C インタフェースのデータ入出力端子です。この機能は I2C インタ G フェースが動作許可のときに有効となります。 (NchOD I2C インタフェースが動作している間は , ポート出力を Hi-Z (PDR ＝ 1) と してください。 /H) SOT0 拡張 I/O シリアルデータ出力端子です。この機能は拡張 I/O シリアルデー タ出力が許可のとき有効になります。 SCL0 27 SIN0 P52, P54 30, 32 28, 30 SDA1, SDA2 P53, P55 31, 33 29, 31 38 ∼ 41, 43 ∼ 46 36 ∼ 39, 41 ∼ 44 47, 48, 53 ∼ 58 45, 46, 51 ∼ 56 SCL1, SCL2 P60 ∼ P67 AN0 ∼ AN7 P70 ∼ P77 IRQ0 ∼ IRQ7 P80, P81 59, 60 57, 58 TIN0, TIN1 P82, P83 61, 62 59, 60 電源安定化の容量端子です。 外部に 0.1 µF 程度のセラミックコンデンサを接続してください。 N-ch オープンドレイン形式の入出力ポートです。 P51 29 機 能 説 明 TOT0, TOT1 N-ch オープンドレイン形式の入出力ポートです。 I2C インタフェースのクロック入出力端子です。この機能は I2C インタ フェースが動作許可のときに有効となります。 G 2 (NchOD I C インタフェースが動作している間は , ポート出力を Hi-Z (PDR ＝ 1) と してください。 /H) 拡張 I/O シリアルデータ入力端子です。拡張 I/O シリアルが入力動作をし ている間この入力を随時使用していますので , 意図的に行う以外は , 他の 機能による出力を停止させておく必要があります。 N-ch オープンドレイン形式の入出力ポートです。 G I2C インタフェースのデータ入出力端子です。この機能は I2C インタ (NchOD フェースが動作許可のときに有効となります。 /H) I2C インタフェースが動作している間は , ポート出力を Hi-Z (PDR ＝ 1) と してください。 N-ch オープンドレイン形式の入出力ポートです。 G I2C インタフェースのクロック入出力端子です。この機能は I2C インタ (NchOD フェースが動作許可のときに有効となります。 /H) I2C インタフェースが動作している間は , ポート出力を Hi-Z (PDR ＝ 1) と してください。 汎用の入出力ポートです。 H (CMOS A/D コンバータのアナログ入力端子です。この機能はアナログ入力指定が /H) 許可のときに有効になります。 I (CMOS /H) J (CMOS /H) 汎用の入出力ポートです。 外部割込み要求入力端子です。外部割込みを許可している間はこの入力を 随時使用しますので , 意図的に行う以外は , 他の機能による出力を停止さ せておく必要があります。 汎用の入出力ポートです。 リロードタイマのイベント入力端子です。リロードタイマが入力動作をし ている間はこの入力を随時使用していますので , 意図的に行う以外は他の 機能による出力を停止させておく必要があります。 汎用の入出力ポートです。 J (CMOS リロードタイマの出力端子です。この機能はリロードタイマの出力指定が /H) 許可のときに有効となります。 （続く） DS07–13706–6 9 MB90550A/550B シリーズ （続き） 端子番号 QFP LQFP 端子名 P84 ∼ P87 63 ∼ 66 61 ∼ 64 IN0 ∼ IN3 P90, P91 67, 68 65, 66 OUT0, OUT1 P92 ∼ P97 69 ∼ 74 67 ∼ 72 75, 76 73, 74 OUT2, OUT3 78, 79 76, 77 PA2, PA3 PPG0 ∼ PPG5 PA0, PA1 PA4 回 路 機 能 説 明 汎用の入出力ポートです。 J (CMOS インプットキャプチャトリガ入力端子です。この機能はインプットキャプ /H) チャが入力動作をしている間はこの入力を随時使用していますので , 意図 的に行う以外は他の機能による出力を停止させておく必要があります。 汎用の入出力ポートです。 J (CMOS アウトプットコンペアイベント出力端子です。 /H) 汎用の入出力ポートです。 J (CMOS PPG 出力端子です。この機能は PPG の出力指定が許可のときに有効にな /H) ります。 汎用の入出力ポートです。 J (CMOS アウトプットコンペアイベント出力端子です。 /H) J (CMOS 汎用の入出力ポートです。 /H) J 汎用の入出力ポートです。 (CMOS CKOT 動作時は CKOT 出力として動作します。 /H) 80 78 34 32 AVCC ⎯ A/D コンバータの電源端子です。 35 33 AVRH ⎯ A/D コンバータの外部基準電源端子です。 36 34 AVRL ⎯ A/D コンバータの外部基準電源端子です。 37 35 AVSS ⎯ A/D コンバータの電源端子です。 49 ∼ 50 47 ∼ 48 MD0 ∼ MD1 C 動作モード指定用入力端子です。 VCC または , VSS に直結してください。 K 動作モード指定用入力端子です。 VCC または , VSS に直結してください (MB90552A/552B/553A/553B/V550A) 。 C 動作モード指定用入力端子です。 VCC または , VSS に直結してください (MB90P553A/F553A) 。 51 49 CKOT MD2 23, 84 21, 82 VCC ⎯ 電源 (5 V) 入力端子です。 11, 42, 81 9, 40, 79 VSS ⎯ 電源 (0 V) 入力端子です。 10 DS07–13706–6 MB90550A/550B シリーズ ■ 入出力回路形式 回路形式 回路 X1 A 備考 クロック入力 ・ 3 MHz ∼ 32 MHz ・ 発振帰還抵抗 約 1 MΩ X0 HARD,SOFT STANDBY CONTROL ・ CMOS レベルヒステリシス入力 ・ プルアップあり 抵抗約 50 kΩ B ・ CMOS レベルヒステリシス入力 C プルアップ抵抗制御 ディジタル出力 ・ CMOS レベル出力 ・ CMOS レベル入力 ・ スタンバイ制御あり ・ 入力プルアップ抵抗制御あり 抵抗約 50 kΩ ディジタル出力 D ディジタル入力 HARD,SOFT STANDBY CONTROL （続く） DS07–13706–6 11 MB90550A/550B シリーズ 回路形式 回路 備考 ディジタル出力 ・ CMOS レベル出力 ・ CMOS レベル入力 ・ スタンバイ制御あり ディジタル出力 E ディジタル入力 HARD,SOFT STANDBY CONTROL オープンドレイン制御信号 ・ CMOS レベル出力 ・ CMOS レベルヒステリシス入力 ・ オープンドレイン制御あり ディジタル入力 F ディジタル入力 HARD,SOFT STANDBY CONTROL ・ N チャネルオープンドレイン 出力 ディジタル出力 G ディジタル入力 HARD,SOFT STANDBY CONTROL ・ CMOS レベルヒステリシス入力 ・ スタンバイ制御あり ・ 通常の CMOS 入出力端子と異な り Pch トランジスタが存在しま せんので , IC の電源が OFF の状 態で , 外部からこの端子に電圧 が印加されても , VCC 側への電流 の流れ込みはありません。 （続く） 12 DS07–13706–6 MB90550A/550B シリーズ （続き） 回路形式 回路 備考 ディジタル出力 ・ CMOS レベル出力 ・ CMOS レベルヒステリシス入力 ・ スタンバイ制御あり ・ アナログ入力 ディジタル出力 H アナログ入力 ディジタル入力 HARD,SOFT STANDBY CONTROL A/D DISABLE ディジタル出力 ・ CMOS レベル出力 ・ CMOS レベルヒステリシス入力 ・ スタンバイ制御あり ディジタル出力 I ディジタル入力 HARD STANDBY CONTROL ディジタル出力 ・ CMOS レベル出力 ・ CMOS レベルヒステリシス入力 ・ スタンバイ制御あり ディジタル出力 J ディジタル入力 HARD,SOFT STANDBY CONTROL ・ CMOS レベルヒステリシス入力 ・ プルダウンあり 抵抗約 50 kΩ K DS07–13706–6 13 MB90550A/550B シリーズ ■ デバイスの取扱いについて 1. ラッチアップの防止 CMOS IC では , 次に示すような場合にラッチアップ現象を生じることがあります。 ・ 入力端子や出力端子に VCC より高い電圧や VSS より低い電圧が印加された場合。 ・ VCC ∼ VSS 間に定格を越える電圧が印加された場合。 ・ VCC の電圧より , AVCC の電源が先に供給された場合。 ラッチアップが起きると電源電流が激増し , 素子の熱破壊に至ることがありますので , 使用に際しては十分に注意して ください。また , 同一の理由により , アナログ電源電圧はディジタル電源電圧を超えないように十分に注意してください。 2. 未使用端子の処理 使用していない入力端子を開放のままにした場合，誤作動，およびラッチアップによる永久破壊の原因となることがあ りますので，2 kΩ以上の抵抗を介して、プルアップ，またはプルダウンなどの処置をしてください。また，使用していない入 出力端子がある場合は，出力状態に設定して開放するか，入力状態に設定して入力端子と同じ処置をしてください。 3. 外部クロック使用時の注意について 外部クロックを使用する際には , X0 端子のみ駆動し , X1 端子はオープンとしてください。 MB90550A/550B シリーズ X0 X1 オープン 4. 電源端子 (VCC/VSS) の取扱いについて VCC・VSS が複数ある場合 , デバイス設計上はラッチアップなどの誤動作を防止するために , デバイス内部で同電位にす べき端子は接続してあります。不要輻射の低減・グラウンドレベルの上昇によるストローブ信号の誤動作の防止・総出力電 流規格を遵守などのために , 必ずそれらすべてを外部で電源およびグラウンドに接続してください。 VCC VSS VCC VSS VSS VCC MB90550A/550B シリーズ VCC VSS VSS VCC また, 電流供給源から出来るかぎり低インピーダンスで本デバイスのVCC, VSS に接続するような配慮をお願い致します。 さらに , 本デバイスの近くで , VCC と VSS の間に 0.1 µF 程度のコンデンサをバイパスコンデンサとして接続することを お勧めいたします。 5. 水晶発振回路について X0, X1 端子の近辺のノイズは本デバイスの誤動作のもととなります。 X0 と X1 および水晶発振子 ( あるいはセラミック 発振子 ) さらにグラウンドへのバイパスコンデンサは出来るかぎり近くになるように , またその配線においては他の配線 とできる限り交差しないようにプリント板を設計してください。 また , X0, X1 端子の回りをグラウンドで囲むようなプリント板アートワークは安定した動作を期待できますので , 強く お勧めいたします。 6. A/D コンバータの電源・アナログ入力の投入順序について A/D コンバータの電源 (AVCC, AVRH, AVRL) 及びアナログ入力 (AN0 ∼ AN7) の印加は , 必ずディジタル電源 (VCC) の投 入後に行ってください。 また , 電源切断時は , A/D コンバータの電源及びアナログ入力の切断の後で , ディジタル電源の切断を行ってください。 その際 , AVRH は AVCC を越えないように投入・切断を行ってください。( アナログ電源とディジタル電源を同時に投入 , 切 断することは問題ありません ) 14 DS07–13706–6 MB90550A/550B シリーズ 7. A/D コンバータの電源端子処理について A/Dコンバータを使用しない場合においても, AVCC ＝VCC, AVSS ＝AVRH＝AVRL＝VSS となるように接続してください。 8. N.C. 端子の処理について N.C. ( 内部接続 ) 端子は , 必ず開放にして使用してください。 9. 電源投入時の注意 内蔵している降圧回路の誤動作を防ぐために , 電源投入時における電圧の立上り時間は 50 µs 以上を確保してください。 10.ポート 0，1 からの出力が不定になる場合 電源を投入後，降圧回路の発振安定待ち時間 ( パワーオンリセット中 ) にポート 0，1 から不定を出力します。タイミング は，下図のようになりますので注意してください ( 対象品種 : MB90552A, MB90552B, MB90553A, MB90553B, MB90F553A, MB90V550A)。 なお，降圧回路を内蔵していない品種では，降圧回路の発振安定待ち時間がありませんので不定を出力しません ( 対象品 種 : MB90P553A)。 ポート 0, 1 が不定出力になるタイミングチャート 発振安定待ち時間＊ 2 降圧回路の安定待ち時間＊ 1 VCC( 電源端子 ) PONR( パワーオンリセット ) 信号 RST( 外部非同期リセット ) 信号 RST( 内部リセット ) 信号 発信クロック信号 KA( 内部動作クロック A) 信号 KB( 内部動作クロック B) 信号 PORT( ポート出力 ) 信号 出力不定期間 ＊ 1: 降圧回路の安定待ち時間 217/ 発振クロック周波数 ( 発振クロック周波数 16 MHz の場合 約 8.19 ms) ＊ 2: 発振安定待ち時間 218/ 発振クロック周波数 ( 発振クロック周波数 16 MHz の場合 約 16.38ms) 11.初期化について デバイス内には , パワーオンリセットによってのみ初期化される内蔵レジスタ類があります。これらの初期化を期待す る場合は電源の再投入を行ってください。 12.スタンバイからの復帰について スタンバイ状態時に電源電圧がスタンバイ RAM 保持電圧以下に低下した場合 , スタンバイからの復帰が出来なくなる 場合があります。この場合 , 外部リセット端子よりリセットを印加することにより復帰させてください。 13.「DIV A, Ri」, 「DIVW A, RWi」命令の使用上の注意 符号付乗除算命令「DIV A, Ri」 「DIVW , A, RWi」命令は , 対応するバンクレジスタ (DTB, ADB, USB, SSB) の値を “00H” に 設定し , 使用してください。 対応するバンクレジスタ (DTB, ADB, USB, SSB)の値を“00H”に設定した場合，命令実行結果により得られる余りは，命令 オペランドのレジスタに格納されません。 14.REALOS を使用する場合 REALOS を使用する場合は，拡張インテリジェント I/O サービス (EI2OS) が使用できません。 15.PLL クロックモード動作中の注意について 本マイコンで PLL クロックを選択しているときに発振子が外れたり，あるいはクロック入力が停止した場合，本マイコ ンは PLL 内部の自励発振回路の自走周波数で動作を継続し続ける場合があります。この動作は保証外の動作です。 DS07–13706–6 15 MB90550A/550B シリーズ ■ ブロックダイヤグラム X0, X1 RST 4 CPU F2MC16LX シリーズコア クロック＊ 制御回路 HST 割込みコントローラ RAM ROM P00 ~ P07/ AD00 ~AD07 ポート 0 P10 ~ P17/ AD08 ~ AD15 ポート 1 P20 ~ P27/ A16 ~ A23 ポート 2 P30/ALE ポート 3 F2 M C ポート A クロックモニタ機能 PA2, PA3 16 L X B U S OUT2, OUT3/ PA0, PA1 ポート 9 8/16 PPG × 3 ch P31/RD P32/WRL PPG5/P97 PPG4/P96 PPG3/P95 PPG2/P94 P33/WRH PPG1/P93 P34/HRQ PPG0/P92 P35/HAK 入出力タイマ P36/RDY 16 ビットアウトプット コンペア× 4 ch 16 ビットインプット キャプチャ× 4 ch 16 ビット フリーランタイマ P37/CLK ポート 4 通信プリスケーラ P40/SCK P41/SOT 16 ビット リロードタイマ × 2 ch OUT0, OUT1/ P90, P91 IN0 ~ IN3/ P84 ~ P87 TOT0, TOT1/ P82, P83 TIN0, TIN1/ P80, P81 UART ポート 8 P42/SIN ポート 7 P43/SCK1 P44/SOT1 CKOT/PA4 I/O 拡張シリアル インタフェース 1 外部割込み P45/SIN1 IRQ0 ~ IRQ7/ P70 ~ P77 P46/ADTG AVCC P47/SCK0 P50/SDA0/SOT0 I/O 拡張シリアル インタフェース 0 A/D コンバータ (8/10 ビット ) 2 IC インタフェース 0 P53/SCL1 P54/SDA2 P55/SCL2 I2C インタフェース 1 ポート 5 AVSS AN0 ~ AN7/ P60 ~ P67 P51/SCL0/SIN0 P52/SDA1 AVRH, AVRL ポート 6 ( 注意事項 ) 評価用デバイス (MB90V550A) の仕様 内蔵 ROM はありません。 内蔵 RAM は 6 K バイトになります。 内蔵リソースはそのままです。 ＊：クロック制御回路には , ウォッチドッグタイマ , タイムベースタイマ , 低消費電力制御回路が含まれます。 （注意事項）P00 ∼ P07 (8 本 ) ：入力プルアップ抵抗設定レジスタ付 P10 ∼ P17 (8 本 ) ：入力プルアップ抵抗設定レジスタ付 P40 ∼ P47 (8 本 ) ：オープンドレイン制御設定レジスタ付 P50 ∼ P55 (6 本 ) ：N-ch オープンドレイン ポート 0, 1, 2, 3, 4, 6, 7, 8, 9, A は CMOS レベル入出力 16 DS07–13706–6 MB90550A/550B シリーズ ■ メモリマップ 00 バンクの上位に FF バンクの ROM がイメージで見えるようになっていますが , これは C コンパイラのスモールモデ ルを有効に生かすためです。下位 16 ビットは同じになるようにしてありますので , ポインタの宣言において far 指定をし なくとも ROM 内のテーブルを参照することができます。 例えば , 00C000H をアクセスした場合に , 実際には , FFC000H の ROM の内容がアクセスされることになります。ここ で , FF バンクの ROM 領域は , 48 K バイトを越しますので , 00 バンクのイメージにすべての領域を見せることができませ ん。従って , FF4000H ∼ FFFFFFH の ROM データは 004000H ∼ 00FFFFH のイメージに見えますので , ROM データテーブル は FF4000H ∼ FFFFFFH の領域に格納することを推奨いたします。 FFFFFF H ROM 領域 ROM 領域 ROM 領域 (FF バンクの イメージ ) ROM 領域 (FF バンクの イメージ ) アドレス #1 FF0000 H 010000H アドレス #2 ：内部 004000H 002000H ：外部 アドレス #3 RAM 000100H 0 0 0 0C0 H 0 0 0 0D0 H RAM レジスタ RAM レジスタ レジスタ 周 辺 周 辺 周 辺 シングルチップ ミラー機能あり 内 ROM 外バス ミラー機能あり 外 ROM 外バス ：アクセスなし 品種 アドレス #1 アドレス #2 アドレス #3 MB90552A/552B FF0000H 004000H 000900H MB90553A/553B FE0000H 004000H 001100H MB90F553A FE0000H 004000H 001100H MB90P553A FE0000H 004000H 001100H MB90V550A (FE0000H) 004000H 001900H DS07–13706–6 17 MB90550A/550B シリーズ ■ F2MC-16LX CPU プログラミングモデル ・専用レジスタ AH ：アキュームレータ (A) 演算結果の格納などに使用される , 16 ビット × 2 本のレジスタ です。 連続して 32 ビットレジスタとしても , 使用可能です。 ：ユーザスタックポインタ (USP) ユーザスタックアドレスを示す , 16 ビットのポインタです。 AL USP ：システムスタックポインタ (SSP) システムスタックアドレスの状態を示す , 16 ビットのポインタ です。 SSP PS ：プロセッサステータス (PS) システムの状態を示す , 16 ビットのレジスタです。 PC ：プログラムカウンタ (PC) 現在の命令格納位置を示す , 16 ビットのレジスタです。 DPR ：ダイレクトページレジスタ (DPR) 短縮直接アドレッシング時のオペランドアドレスのビット 8 ∼ ビット 15 を指定します。8 ビットのレジスタです。 PCB ：プログラムバンクレジスタ (PCB) プログラム空間を示す , 8 ビットのレジスタです。 DTB ：データバンクレジスタ (DTB) データ空間を示す , 8 ビットのレジスタです。 USB ：ユーザスタックバンクレジスタ (USB) ユーザスタック空間を示す , 8 ビットのレジスタです。 SSB ：システムスタックバンクレジスタ (SSB) システムスタック空間を示す , 8 ビットのレジスタです。 ADB ：アディショナルデータバンクレジスタ (ADB) アディショナル空間を示す , 8 ビットのレジスタです。 8 bit 16 bit 32 bit 18 DS07–13706–6 MB90550A/550B シリーズ ■ I/O マップ アドレス レジスタ 略称 アクセス リソース 初期値 00H ポート 0 データレジスタ PDR0 R/W ポート 0 XXXXXXXX 01H ポート 1 データレジスタ PDR1 R/W ポート 1 XXXXXXXX 02H ポート 2 データレジスタ PDR2 R/W ポート 2 XXXXXXXX 03H ポート 3 データレジスタ PDR3 R/W ポート 3 XXXXXXXX 04H ポート 4 データレジスタ PDR4 R/W ポート 4 XXXXXXXX 05H ポート 5 データレジスタ PDR5 R/W ポート 5 __111111 06H ポート 6 データレジスタ PDR6 R/W ポート 6 XXXXXXXX 07H ポート 7 データレジスタ PDR7 R/W ポート 7 XXXXXXXX 08H ポート 8 データレジスタ PDR8 R/W ポート 8 XXXXXXXX 09H ポート 9 データレジスタ PDR9 R/W ポート 9 XXXXXXXX 0AH ポート A データレジスタ PDRA R/W ポート A _ _ _XXXXX 0BH ∼ 0FH ( 使用禁止 ) 10H ポート 0 方向レジスタ DDR0 R/W ポート 0 00000000 11H ポート 1 方向レジスタ DDR1 R/W ポート 1 00000000 12H ポート 2 方向レジスタ DDR2 R/W ポート 2 00000000 13H ポート 3 方向レジスタ DDR3 R/W ポート 3 00000000 14H ポート 4 方向レジスタ DDR4 R/W ポート 4 00000000 16H ポート 6 方向レジスタ DDR6 R/W ポート 6 00000000 17H ポート 7 方向レジスタ DDR7 R/W ポート 7 00000000 18H ポート 8 方向レジスタ DDR8 R/W ポート 8 00000000 19H ポート 9 方向レジスタ DDR9 R/W ポート 9 00000000 1AH ポート A 方向レジスタ DDRA R/W ポート A ___00000 1BH ポート 4 出力端子レジスタ ODR4 R/W ポート 4 00000000 1CH ポート 0 抵抗レジスタ RDR0 R/W ポート 0 00000000 1DH ポート 1 抵抗レジスタ RDR1 R/W ポート 1 00000000 1FH アナログ入力許可レジスタ ADER R/W ポート 6, A/D 11111111 20H シリアルモードレジスタ SMR R/W 00000000 21H シリアルコントロールレジスタ SCR R/W 0 0 0 0 0 10 0 22H シリアルインプットレジスタ / シリアルアウトプットレジスタ SIDR/SODR R/W 23H シリアルステータスレジスタ SSR R/W 00001_00 24H シリアルモードコントロール ステータスレジスタ 0 R/W ____0000 15H ( 使用禁止 ) 1EH ( 使用禁止 ) SMCS0 25H シリアルモードコントロール ステータスレジスタ 0 26H シリアルデータレジスタ 0 SDR0 R/W 27H クロック分周制御レジスタ CDCR R/W R/W! UART I/O 拡張シリアル インタフェース 0 XXXXXXXX 00000010 XXXXXXXX 通信プリスケーラ 0___1111 （続く） DS07–13706–6 19 MB90550A/550B シリーズ アドレス レジスタ 略称 アクセス リソース 初期値 28H シリアルモードコントロール ステータスレジスタ 1 29H シリアルモードコントロール ステータスレジスタ 1 2AH シリアルデータレジスタ 1 SDR1 2CH I2C バスステータスレジスタ 0 IBSR0 R 00000000 2DH I2C バスコントロールレジスタ 0 IBCR0 R/W 00000000 2EH I2C バスクロック選択レジスタ 0 ICCR0 R/W 2FH I2C バスアドレスレジスタ 0 IADR0 R/W _ XXXXXXX 30H I2C バスデータレジスタ 0 IDAR0 R/W XXXXXXXX 32H I2C バスステータスレジスタ 1 IBSR1 R 00000000 33H I2C バスコントロールレジスタ 1 IBCR1 R/W 00000000 34H I2C バスクロック選択レジスタ 1 ICCR1 R/W 35H I2C バスアドレスレジスタ 1 IADR1 R/W 36H I2C バスデータレジスタ 1 IDAR1 R/W XXXXXXXX 37H I2C バスポート選択レジスタ ISEL R/W _______0 38H 割込み /DTP 許可レジスタ ENIR R/W 00000000 39H 割込み /DTP 要因レジスタ EIRR R/W 要求レベル設定レジスタ ELVR R/W ADCS0 R/W ADCS1 R/W! R/W SMCS1 R/W! 2BH 3BH 3CH 3DH 3EH 3FH I/O 拡張シリアル インタフェース 1 R/W 00000010 XXXXXXXX ( 使用禁止 ) 31H 3AH ____0000 I2C インタフェース 0 _ _ 0XXXXX ( 使用禁止 ) コントロールステータスレジスタ データレジスタ I2C インタフェース 1 _ _ 0XXXXX _ XXXXXXX XXXXXXXX DTP/ 外部割込み 00000000 00000000 00000000 00000000 A/D コンバータ ADCR0 R XXXXXXXX ADCR1 R/W! 0 0 0 0 1 _ XX 40H リロードレジスタ L (ch.0) PRLL0 R/W XXXXXXXX 41H リロードレジスタ H (ch.0) PRLH0 R/W XXXXXXXX 42H リロードレジスタ L (ch.1) PRLL1 R/W XXXXXXXX 43H リロードレジスタ H (ch.1) PRLH1 R/W 44H PPG0 動作モード制御レジスタ PPGC0 R/W 0_000__1 45H PPG1 動作モード制御レジスタ PPGC1 R/W 0_000001 46H PPG0, 1 出力制御レジスタ PPGE1 R/W 00000000 48H リロードレジスタ L (ch.2) PRLL2 R/W XXXXXXXX 49H リロードレジスタ H (ch.2) PRLH2 R/W XXXXXXXX 4AH リロードレジスタ L (ch.3) PRLL3 R/W XXXXXXXX 4BH リロードレジスタ H (ch.3) PRLH3 R/W 4CH PPG2 動作モード制御レジスタ PPGC2 R/W 0_000__1 4DH PPG3 動作モード制御レジスタ PPGC3 R/W 0_000001 4EH PPG2, 3 出力制御レジスタ PPGE2 R/W 00000000 47H 4FH 8/16 ビット PPG0/1 XXXXXXXX ( 使用禁止 ) 8/16 ビット PPG2/3 XXXXXXXX ( 使用禁止 ) （続く） 20 DS07–13706–6 MB90550A/550B シリーズ アドレス レジスタ 略称 アクセス リソース 初期値 50H リロードレジスタ L (ch.4) PRLL4 R/W XXXXXXXX 51H リロードレジスタ H (ch.4) PRLH4 R/W XXXXXXXX 52H リロードレジスタ L (ch.5) PRLL5 R/W XXXXXXXX 53H リロードレジスタ H (ch.5) PRLH5 R/W 54H PPG4 動作モード制御レジスタ PPGC4 R/W 0_000__1 55H PPG5 動作モード制御レジスタ PPGC5 R/W 0_000001 56H PPG4, 5 出力制御レジスタ PPGE3 R/W 00000000 57H 58H 5BH 5CH 5DH 5EH 5FH 60H 61H XXXXXXXX ( 使用禁止 ) クロック出力許可レジスタ CLKR 59H 5AH 8/16 ビット PPG4/5 R/W クロックモニタ機能 ____0000 ( 使用禁止 ) コントロールステータスレジスタ 0 TMCSR0 16 ビット リロードタイマ 0 16 ビットタイマレジスタ 0/ 16 ビットリロードレジスタ 0 TMR0/ TMRLR0 R/W コントロールステータスレジスタ 1 TMCSR1 R/W 16 ビットタイマレジスタ 1/ 16 ビットリロードレジスタ 1 62H インプットキャプチャレジスタ ch.0 下位 63H インプットキャプチャレジスタ ch.0 上位 64H インプットキャプチャレジスタ ch.1 下位 65H インプットキャプチャレジスタ ch.1 上位 66H インプットキャプチャレジスタ ch.2 下位 67H インプットキャプチャレジスタ ch.2 上位 68H インプットキャプチャレジスタ ch.3 下位 TMR1/ TMRLR1 00000000 R/W ____0000 XXXXXXXX XXXXXXXX 00000000 16 ビット リロードタイマ 1 R/W ____0000 XXXXXXXX XXXXXXXX XXXXXXXX IPCP0 R XXXXXXXX XXXXXXXX IPCP1 R XXXXXXXX IPCP2 R 16 ビット 入出力タイマ インプットキャプチャ (ch.0 − 3) XXXXXXXX XXXXXXXX XXXXXXXX IPCP3 R 69H インプットキャプチャレジスタ ch.3 上位 6AH インプットキャプチャ・ コントロールステータスレジスタ ICS01 R/W 00000000 6BH インプットキャプチャ・ コントロールステータスレジスタ ICS23 R/W 00000000 6CH タイマデータレジスタ下位 6DH タイマデータレジスタ上位 6EH タイマ・コントロール・ ステータスレジスタ 6FH ROM ミラー機能選択レジスタ XXXXXXXX TCDT R/W TCCS R/W 16 ビット 入出力タイマ フリーランタイマ ROMM W ROM ミラー機能 R/W 00000000 00000000 00000000 _______1 （続く） DS07–13706–6 21 MB90550A/550B シリーズ アドレス レジスタ 70H コンペアレジスタ ch.0 下位 71H コンペアレジスタ ch.0 上位 72H コンペアレジスタ ch.1 下位 73H コンペアレジスタ ch.1 上位 74H コンペアレジスタ ch.2 下位 75H コンペアレジスタ ch.2 上位 76H コンペアレジスタ ch.3 下位 77H コンペアレジスタ ch.3 上位 78H 略称 アクセス OCCP0 R/W OCCP1 R/W OCCP2 R/W リソース 初期値 XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX 16 ビット 入出力タイマ アウトプットコンペア (ch.0 − 3) XXXXXXXX OCCP3 R/W コンペアコントロールステータス レジスタ ch.0 OCS0 R/W 79H コンペアコントロールステータス レジスタ ch.1 OCS1 R/W ___00000 7AH コンペアコントロールステータス レジスタ ch.2 OCS2 R/W 0000__00 7BH コンペアコントロールステータス レジスタ ch.3 OCS3 R/W ___00000 7CH ∼ 9DH XXXXXXXX 0000__00 ( 使用禁止 ) 9EH プログラムアドレス検出 コントロールレジスタ 9FH 遅延割込み要因発生 / 解除レジスタ A0H A1H PACSR R/W アドレス一致検出機能 00000000 DIRR R/W 遅延割込 _______0 低消費電力モードレジスタ LPMCR R/W! クロック選択レジスタ CKSCR R/W! A2H ∼ A4H 低消費電力制御回路 00011000 11111100 ( 使用禁止 ) A5H 自動レディ機能選択レジスタ ARSR W A6H 外部アドレス出力制御レジスタ HACR W A7H バス制御信号選択レジスタ ECSR W A8H ウォッチドッグ制御レジスタ WDTC R/W! ウォッチドッグタイマ XXXXX 1 1 1 A9H タイムベースタイマ制御レジスタ TBTC R/W! タイムベースタイマ 1__00100 フラッシュメモリ インタフェース回路 00000__0 AAH ∼ ADH AEH AFH 0011__00 外部バス端子制御回路 00000000 0000000_ ( 使用禁止 ) フラッシュメモリコントロール ステータスレジスタ FMCS R/W ( 使用禁止 ) （続く） 22 DS07–13706–6 MB90550A/550B シリーズ （続き） アドレス レジスタ 略称 アクセス B0H 割込み制御レジスタ 00 ICR00 R/W! 00000111 B1H 割込み制御レジスタ 01 ICR01 R/W! 00000111 B2H 割込み制御レジスタ 02 ICR02 R/W! 00000111 B3H 割込み制御レジスタ 03 ICR03 R/W! 00000111 B4H 割込み制御レジスタ 04 ICR04 R/W! 00000111 B5H 割込み制御レジスタ 05 ICR05 R/W! 00000111 B6H 割込み制御レジスタ 06 ICR06 R/W! 00000111 B7H 割込み制御レジスタ 07 ICR07 R/W! B8H 割込み制御レジスタ 08 ICR08 R/W! B9H 割込み制御レジスタ 09 ICR09 R/W! 00000111 BAH 割込み制御レジスタ 10 ICR10 R/W! 00000111 BBH 割込み制御レジスタ 11 ICR11 R/W! 00000111 BCH 割込み制御レジスタ 12 ICR12 R/W! 00000111 BDH 割込み制御レジスタ 13 ICR13 R/W! 00000111 BEH 割込み制御レジスタ 14 ICR14 R/W! 00000111 BFH 割込み制御レジスタ 15 ICR15 R/W! 00000111 C0H ∼ FFH ( 外部領域 ) 100H ∼ #H (RAM 領域 ) #H ∼ 1FEFH ( 予約領域 ) 1FF0H プログラムアドレス検出レジスタ 0 1FF1H プログラムアドレス検出レジスタ 1 1FF2H プログラムアドレス検出レジスタ 2 R/W 1FF3H プログラムアドレス検出レジスタ 3 R/W 1FF4H プログラムアドレス検出レジスタ 4 1FF5H プログラムアドレス検出レジスタ 5 1FF6H ∼ 1FFFH PADR0 PADR1 リソース 割込みコントローラ 初期値 00000111 00000111 R/W XXXXXXXX R/W XXXXXXXX アドレス一致検出機能 XXXXXXXX XXXXXXXX R/W XXXXXXXX R/W XXXXXXXX ( 予約領域 ) ・ 初期値について→ “0”: 初期値 “0”。 “1”: 初期値 “1”。 “X”: 初期値不定。 “_”: 初期値不定 ( なし ) 。 ・ 00FFH 以下のアドレスは予約領域です。 ・ RAM 領域と予約領域の境界 #H は品種毎に変わります。 （注意事項）書込み可能なビットに関しては , リセットにより初期化される値が初期値として記述されています。読出し 時の値ではありませんので注意してください。 また , LPMCR/CKSCR/WDTC では , リセットの種類により , 初期化される場合と , 初期化されない場合があり ますが , 初期化される場合の初期値が記述されています。 アクセスの欄で R/W! となっているレジスタは , 読出しのみ可または書込みのみ可のビットが存在すること を示しています。 アクセスの欄で R/W! または W となっているレジスタをリードモディファイライト系の命令 ( ビットセット 等の命令 ) でアクセスすると , 命令で注目しているビットは所定の値になりますが , それ以外のビットで書き 込みのみ可のビットがあると誤動作を引き起こしますので , これらの命令でアクセスしないでください。 DS07–13706–6 23 MB90550A/550B シリーズ ■ 割込み要因と割込みベクタ , 割込み制御レジスタ 割込み要因 EI2OS クリア リセット INT9 命令 例外 A/D コンバータ タイムベースタイマ DTP0 ( 外割り 0) DTP4/5 ( 外割り 4/5) DTP1 ( 外割り 1) 8/16 bit PPG0 カウンタ・ボロー DTP2 ( 外割り 2) 8/16 bit PPG1 カウンタ・ボロー DTP3 ( 外割り 3) 8/16 bit PPG2 カウンタ・ボロー 拡張 I/O シリアル 0 8/16 bit PPG3 カウンタ・ボロー 拡張 I/O シリアル 1 16 bit フリーランタイマ ( 入出力タイマ ) オーバフロー 16 bit リロードタイマ 0 DTP6/7( 外割り 6/7) 16 bit リロードタイマ 1 8/16 bit PPG4/5 カウンタ・ボロー インプットキャプチャ (ch.0) 取込み ( 入出力タイマ ) インプットキャプチャ (ch.1) 取込み ( 入出力タイマ ) インプットキャプチャ (ch.2) 取込み ( 入出力タイマ ) インプットキャプチャ (ch.3) 取込み ( 入出力タイマ ) アウトプットコンペア (ch.0) 一致 ( 出力タイマ ) アウトプットコンペア (ch.1) 一致 ( 出力タイマ ) アウトプットコンペア (ch.2) 一致 ( 出力タイマ ) アウトプットコンペア (ch.3) 一致 ( 出力タイマ ) UART 送信完了 I2C インタフェース 0 UART0 受信完了 I2C インタフェース 1 フラッシュメモリステータス 遅延割込み × × × ○ × ○ ○ ○ × ○ × ○ × ○ × ○ ○ ○ ○ ○ × ○ ○ ○ ○ ○ ○ ○ ○ ○ × ◎ × × × 割込みベクタ 割込み制御レジスタ 番号 アドレス 番号 アドレス #08 #09 #10 #11 #12 #13 #14 #15 #16 #17 #18 #19 #20 #21 #22 #23 #24 #25 #26 #27 #28 #29 #30 #31 #32 #33 #34 #35 #36 #37 #38 #39 #40 #41 #42 FFFFDCH FFFFD8H FFFFD4H FFFFD0H FFFFCCH FFFFC8H FFFFC4H FFFFC0H FFFFBCH FFFFB8H FFFFB4H FFFFB0H FFFFACH FFFFA8H FFFFA4H FFFFA0H FFFF9CH FFFF98H FFFF94H FFFF90H FFFF8CH FFFF88H FFFF84H FFFF80H FFFF7CH FFFF78H FFFF74H FFFF70H FFFF6CH FFFF68H FFFF64H FFFF60H FFFF5CH FFFF58H FFFF54H ⎯ ⎯ ⎯ ⎯ ⎯ ⎯ ICR00 0000B0H ICR01 0000B1H ICR02 0000B2H ICR03 0000B3H ICR04 0000B4H ICR05 0000B5H ICR06 0000B6H ICR07 0000B7H ICR08 0000B8H ICR09 0000B9H ICR10 0000BAH ICR11 0000BBH ICR12 0000BCH ICR13 0000BDH ICR14 0000BEH ICR15 0000BFH ◎：EI2OS 割込みクリア信号にて割込み要求フラグはクリアされます。ストップ要求あり。 ○：EI2OS 割込みクリア信号にて割込み要求フラグはクリアされます。 ×：EI2OS 割込みクリア信号にて割込み要求フラグはクリアされません。 （注意事項）拡張 I/O シリアル 2 で EI2OS 機能を使用した場合 同一割込み番号に 2 つの割込み要因があるリソースは , 両方の割込み要求フラグが EI2OS 割込みクリア信号 でクリアされます。したがって , 二つの要因の中で , どちらか 1 つに EI2OS 機能を使用すると , もう一つの割 込み機能は使用できません。該当リソースの割込み要求許可ビットを “0” にして , ソフトウェアポーリング処 理にて対処してください。 拡張 I/O シリアル 2 で EI2OS 機能を使用した場合 割込み要因 割込み番号 拡張 I/O シリアル 1 #23 16 ビット・フリーランタイマ ( 入出力タイマ ) オーバフロー #24 24 割込み制御 レジスタ ICR06 リソース割込み 要求 許可 禁止 DS07–13706–6 MB90550A/550B シリーズ ■ 電気的特性 1. 絶対最大定格 (VSS ＝ AVSS ＝ 0.0 V) 項目 記号 定格値 単位 備考 最小 最大 VCC VSS − 0.3 VSS ＋ 6.0 V AVCC VSS − 0.3 VSS ＋ 6.0 V AVRH VSS − 0.3 VSS ＋ 6.0 V AVRL VSS − 0.3 VSS ＋ 6.0 V 入力電圧 VI VSS − 0.3 VSS ＋ 6.0 V *5 出力電圧 VO VSS − 0.3 VSS ＋ 6.0 V *5 − 2.0 ＋ 2.0 mA MB90552A/2B/3A/3B *6 − 200 ＋ 200 µA MB90F553A *6 ⎯ 20 mA MB90552A/2B/3A/3B *6 ⎯ 2 mA MB90F553A *6 IOL1 ⎯ 10 mA P20 ∼ P27 以外 IOL2 ⎯ 20 mA P20 ∼ P27 IOLAV1 ⎯ 4 mA P20 ∼ P27 以外 IOLAV2 ⎯ 12 mA P20 ∼ P27 “L” レベル最大総出力電流 Σ IOL ⎯ 150 mA “L” レベル平均総出力電流 Σ IOLAV ⎯ 80 mA “H” レベル最大出力電流 *2 IOH ⎯ − 15 mA “H” レベル平均出力電流 *3 IOHAV ⎯ −4 mA “H” レベル最大総出力電流 Σ IOH ⎯ − 100 mA Σ IOHAV ⎯ − 50 mA 電源電圧 最大クランプ電流 最大総クランプ電流 “L” レベル最大出力電流 *2 “L” レベル平均出力電流 “H” レベル平均総出力電流 *4 ICLAMP Σ | ICLAMP | 550 消費電力 PD ⎯ 450 200 VCC ≧ AVCC *1 AVCC ≧ AVRH ≧ AVRL 平均値 ( 動作電流×動作率 ) 平均値 ( 動作電流×動作率 ) 平均値 ( 動作電流×動作率 ) MB90P553A mW 180 MB90F553A MB90553A/553B MB90552A/552B 動作温度 TA − 40 ＋ 85 °C 保存温度 TSTG − 55 ＋ 150 °C ＊ 1：AVCC, AVRH, AVRL は VCC を超えないよう注意してください。 また，AVRH, AVRL は AVCC を，AVRL は AVRH を超えないよう注意してください。 ＊ 2：最大出力電流は , 該当する端子 1 本のピーク電流値を規定します。 ＊ 3：平均出力電流は , 該当する端子 1 本に流れる電流の 100 ms の期間内での平均電流値を規定します。 ＊ 4：平均総出力電流は , 該当する端子すべてに流れる電流の 100 ms の期間内での平均電流値を規定します。 ＊ 5：VI, VO は VCC ＋ 0.3V を超えてはいけません。 ＊ 6：・該当端子：P00 ∼ P07, P10 ∼ P17, P20 ∼ P27, P30 ∼ P37, P40 ∼ P47, P60 ∼ P67, P70 ∼ P77, P80 ∼ P87, P90 ∼ P97, PA0 ∼ PA4 ・推奨動作条件内でご使用ください。 ・直流電圧 ( 電流 ) でご使用ください。 ・＋ B 信号とマイコンの間には，必ず制限抵抗を接続し＋ B 信号を印加してください。 ・＋ B 入力時にマイコン端子に入力される電流が，瞬時・定常を問わず規格値以下になるように制限抵抗の値を設 定してください。 （続く） DS07–13706–6 25 MB90550A/550B シリーズ （続き） ・低消費電力モードなどマイコンの駆動電流が少ない動作状態では，＋ B 入力電位が保護ダイオードを通して VCC 端子の電位を上昇させ、他の機器へ影響を及ぼす可能性がありますのでご注意ください。 ・マイコン電源が OFF 時 (0 V に固定していない場合 ) に＋ B 入力がある場合は，端子から電源が供給されているた め，不完全な動作を行う可能性がありますのでご注意ください。 ・電源投入時に＋ B 入力がある場合は，端子から電流が供給されているため，パワーオンリセットが動作しない電源 電圧になる可能性がありますのでご注意ください。 ・＋ B 入力端子は，オープン状態にならないようにご注意ください。 ・A/D 入力端子を除くアナログ系入出力端子 (LCD 駆動端子，コンパレータ入力端子など ) は，＋ B 入力ができませ んのでご注意ください。 ・推奨回路例 ・入出力等価回路 保護ダイオード VCC P-ch 制限 抵抗 ＋ B 入力 (0 V ∼ 16 V) N-ch R ＜注意事項＞ 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ ります。したがって , 定格を一項目でも超えることのないようご注意ください。 26 DS07–13706–6 MB90550A/550B シリーズ 2. 推奨動作条件 (VSS ＝ AVSS ＝ 0.0 V) 項目 電源電圧 記号 VCC AVCC 規格値 単位 備考 最小 最大 4.5 5.5 V 通常動作時 (MB90F553A, MB90P553A, MB90V550A) 3.5 5.5 V 通常動作時 (MB90553A, MB90553B, MB90552A, MB90552B) 3.5 5.5 V ストップ動作の状態保持 * 平滑コンデンサ CS 0.1 1.0 µF 動作温度 TA − 40 ＋ 85 °C ＊ : 平滑コンデンサは , セラミックコンデンサまたは同程度の周波数特性のコンデンサを使用してください。VCC 端子の 平滑コンデンサ ＣＳ よりも大きい容量値のものを使用してください。 平滑コンデンサ ＣＳ の接続は , 下図を参照してください。 ・C 端子接続図 C CS VSS AVSS ＜注意事項＞ 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条 件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼 性に悪影響を及ぼすことがあります。 データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。 DS07–13706–6 27 MB90550A/550B シリーズ 3. 直流規格 (VCC ＝ 5.0 V ± 10%, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C) 項目 “H” レベル入力電圧 0.7VCC — VCC ＋ 0.3 V *1 — 0.8VCC — VCC ＋ 0.3 V *2 — — VCC − 0.3 VSS − 0.3 — — VCC ＋ 0.3 0.3VCC V V *3 *1 — VSS − 0.3 — 0.2VCC V *2 — VSS − 0.3 — VSS ＋ 0.3 V *3 — VSS – 0.3 — VSS ＋ 6.0 V VCC – 0.5 — — V — — 0.4 V — — 0.4 V –5 — 5 µA VCC ＝ 5.5 V, 内部周波数 16 MHz, 通常動作時 — — — — — 30 80 60 30 25 40 110 90 40 35 mA mA mA mA mA MB90V550A MB90P553A MB90F553A MB90553A/B MB90552A/B FLASH 書き込 み時 — 100 150 mA MB90F553A — — — — — — — — — — 7 25 10 7 7 5 0.1 5 5 5 10 30 20 10 10 20 10 20 20 20 mA mA mA mA mA µA µA µA µA µA MB90V550A MB90P553A MB90F553A MB90553A/B MB90552A/B MB90V550A MB90P553A MB90F553A MB90553A/B MB90552A/B VIH CMOS 入力端子 CMOS ヒステリ シス入力端子 MD 端子入力 CMOS 入力端子 CMOS ヒステリ シス入力端子 MD 端子入力 P50 ∼ P55 VIHS VILS VILM VD “H” レベル出力電圧 VOH “L” レベル出力電圧 1 VOL1 “L” レベル出力電圧 2 VOL2 IIL P50 ∼ P55 以外 VCC ＝ 4.5V, IOH ＝− 4.0mA P20 ∼ P27 以外 VCC ＝ 4.5V, IOL ＝ 4.0mA VCC ＝ 4.5V, P20 ∼ P27 IOL ＝ 12.0mA VCC ＝ 5.5V, 全入力端子 VSS < VI < VCC ICC 電源電流 * — 条件 オープンドレイン出 力端子印加電圧 入力リーク電流 最大 端子名 VIHM VIL “L” レベル入力電圧 最小 規格値 標準 記号 ICCS VCC ＝ 5.5V, 内部周波数 16 MHz, スリープ時 ICCH VCC ＝ 5.5V, TA ＝＋ 25°C ストップ時 4 VCC 単位 備考 入力容量 CIN AVCC, AVSS, C, VCC, VSS 以外 — — 10 — pF オープンドレイン出 力リーク電流 Ileak P50 ∼ P55 — — 0.1 5 µA 25 50 100 kΩ MB90V550A を除く 20 40 100 kΩ MB90V550A 25 50 100 kΩ マスク ROM 品のみ プルアップ抵抗 プルダウン抵抗 RUP P00 ∼ P07 （プルアップ設 定時 ), P10 ∼ P17 （プルアップ設 定時 ), RST RDOWN MD2 — — ＊ 1:P00 ∼ P07, P10 ∼ P17, P20 ∼ P27, P30 ∼ P37 ＊ 2:X0, HST, RST, P40 ∼ P47, P50 ∼ P55, P60 ∼ P67, P70 ∼ P77, P80 ∼ P87, P90 ∼ P97, PA0 ∼ PA4 ＊ 3:MD0, MD1, MD2 ＊ 4:電流値は暫定値です。特性改善などにより、電流値は通告なしに変更する場合があります。電源電流の試験条件は 外部のクロックを使用した場合です。 28 DS07–13706–6 MB90550A/550B シリーズ 4. 交流規格 (1) クロックタイミング (VCC ＝ 5.0 V ± 10%, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C) 項目 記号 端子名 原発振クロック周波数 FC 原発振クロック サイクルタイム 周波数変動率ロック時 * 規格値 単位 備考 最小 標準 最大 X0, X1 3 — 16 MHz tC X0, X1 62.5 — 333 ns ∆f — — — 5 % 入力クロックパルス幅 PWH PWL X0 10 — — ns デューティ比 40％∼ 60％ を目安としてください 入力クロック立上り , 立下り時間 tCR, tCF X0 — — 5 ns 外部クロック使用時 8.0 — 16 MHz FCP — PLL 使用時 1.5 — 16 MHz メインクロック使用時 62.5 — 125 ns PLL 使用時 62.5 — 666 ns メインクロック使用時 内部動作クロック周波数 内部動作クロック サイクルタイム tCP — ＊ : 周波数変動率とは , PLL 使用逓倍時のロック中における設定中心周波数からの最大変動割合を示したものです。 + ∆f = ⎥ α ⎥ fo +α × 100 (%) 中心周波数 fo −α − ・X0, X1 クロックタイミング tHCYL 0.8 VCC 0.8 VCC 0.2 VCC X0 PWH DS07–13706–6 0.8 VCC 0.2 VCC PWL tCF tCR 29 MB90550A/550B シリーズ ・PLL 動作保証範囲 内部動作クロック周波数と電源電圧の関係 MB90F553A, MB90P553A, MB90V550A 動作保証範囲 電源電圧 VCC (V) 5.5 4.5 3.5 PLL 動作保証範囲 MB90553A/553B, MB90552A/552B 動作保証範囲 1.5 3 8 12 16 内部動作クロック周波数 FCP (MHz) 内部動作クロック周波数 FCP (MHz) 原発振クロック周波数と内部動作クロック周波数の関係 16 4 逓倍 3 逓倍 2 逓倍 1 逓倍 12 9 8 逓倍なし 4 1.5 3 4 8 16 原発振クロック周波数 FC (MHz) 交流規格値は以下の測定基準電圧値で規定しています。 ・入力信号波形 ヒステリシス入力端子 ・出力信号波形 出力端子 0.8 VCC 2.4 V 0.2 VCC 0.8 V ヒステリシス入力 /MD 入力以外の端子 0.7 VCC 0.3 VCC 30 DS07–13706–6 MB90550A/550B シリーズ (2) クロック出力タイミング (VCC ＝ 5.0 V ± 10%, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C to ＋ 85 °C) 項目 記号 サイクル時間 tCYC CLK ↑ → CLK ↓ tCHCL 端子名 条件 CLK — 規格値 最小 最大 62.5 — 単位 備考 ns tCP/2 − 20 tCP/2 ＋ 20 ns tCYC tCHCL 2.4 V 2.4 V 0.8 V CLK (3) リセット , ハードウェアスタンバイ入力タイミング (VCC ＝ 5.0 V ± 10%, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C to ＋ 85 °C) 項目 記号 端子名 条件 リセット入力時間 tRSTL RST — ハードウェアスタンバイ 入力時間 tHSTL HST — 規格値 最小 16 tCP 振動子の発振時間＊＋ 16tCP 16 tCP 最大 — — 単位 備考 ns 通常動作時 ms ストップモード時 ns 通常動作時 ＊：振動子の発振時間は，振幅の 90 ％に達した時間です。水晶発振子は，数 ms ∼数十 ms，セラミック発振子は，数百 µs ∼数 ms，外部クロックは，0 ms となります。 ・通常動作時 tRSTL, tHSTL RST HST 0.2 VCC ・ストップモード時 0.2 VCC tRSTL RST 0.2 Vcc X0 内部動作 クロック 0.2 Vcc 振幅の 90 ％ 振動子の 発振時間 16 tcp 発振安定待ち時間 命令実行 内部リセット DS07–13706–6 31 MB90550A/550B シリーズ (4) パワーオンリセット , 電源投入条件 (VCC ＝ 5.0 V ± 10%, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C) 項目 記号 電源立上り時間 端子名 規格値 条件 tR 電源開始電圧 VOFF VCC 単位 最小 最大 0.05 30 ms — 0.2 V 項目 — 電源到達電圧 VON 2.7 — V 電源切断時間 tOFF 4 — ms 繰り返し動作のため （注意事項）・電源立ち上げ前は , VCC ＜ 0.2 V とする必要があります。 ・上記規格はパワーオンリセットがかかるための規格です。 ・デバイス内にはパワーオンリセットによってのみ初期化されるレジスタがあります。これらの初期化を 期待する場合は , この規格に従って電源を投入してください。 tR 2.7 V 0.2 V VCC 0.2 V 0.2 V tOFF 電源電圧を急激に変化させるとパワーオンリセットが起動される場合があります。 動作中に電源電圧を変化させる場合は，下図のように電圧の変動をおさえて滑らかに立ち上 げることを推奨します。また，この場合には PLL クロックを使用していない状態で行ってく ださい。ただし , 電圧降下 1 V/s 以内であれば，PLL クロック使用中でも動作可能です。 VCC 5.0 V 3.0 V VSS RAM データ保持 立上がりの傾きを，50 mV/ms 以下にす ることを推奨いたします。 0V 32 DS07–13706–6 MB90550A/550B シリーズ (5) バスタイミング ( リード ) (VCC ＝ 5.0 V ± 10%, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C) 項目 記号 規格値 端子名 最小 最大 単位 ALE パルス幅 tLHLL ALE tCP/2 − 20 — ns 有効アドレス→ ALE ↓ 時間 tAVLL ALE, A23 ∼ A16, AD15 ∼ AD00 tCP/2 − 20 — ns ALE ↓ →アドレス有効時間 tLLAX ALE, AD15 ∼ AD00 tCP/2 − 15 — ns 有効アドレス→ RD ↓ 時間 tAVRL A23 ∼ A16, AD15 ∼ AD00, RD tCP − 15 — ns 有効アドレス→有効データ入力 tAVDV A23 ∼ A16, AD15 ∼ AD00 — 5 tCP/2 − 60 ns RD パルス幅 tRLRH RD 3 tCP/2 − 20 — ns RD ↓ →有効データ入力 tRLDV RD, AD15 ∼ AD00 — 3 tCP/2 − 60 ns RD ↑ →データホールド時間 tRHDX RD, AD15 ∼ AD00 0 — ns RD ↑ → ALE ↑ 時間 tRHLH RD, ALE tCP/2 − 15 — ns RD ↑ →アドレス有効時間 tRHAX ALE, A23 ∼ A16 tCP/2 − 10 — ns 有効アドレス→ CLK ↑ 時間 tAVCH A23 ∼ A16, AD15 ∼ AD00, CLK tCP/2 − 20 — ns RD ↓ → CLK ↑ 時間 tRLCH RD, CLK tCP/2 − 20 — ns ALE ↓ → RD ↓ 時間 tLLRL ALE, RD tCP/2 − 15 — ns 備考 ・バスタイミング ( リード ) tAVCH tRLCH 2.4 V 2.4 V CLK tRHLH 2.4 V ALE tLHLL 2.4 V 0.8 V tAVLL tLLAX 2.4 V tRLRH RD tLLRL ・マルチプレクスモード時 tAVRL A23 ∼ A16 2.4 V 0.8 V tRLDV tRHAX 2.4 V 0.8 V 2.4 V 0.8 V tAVDV AD15 ∼ AD00 DS07–13706–6 2.4 V 0.8 V アドレス 2.4 V 0.8 V 0.7 VCC 0.3 VCC 読み出しデータ tRHDX 0.7 VCC 0.3 VCC 33 MB90550A/550B シリーズ (6) バスタイミング ( ライト ) (VCC ＝ 5.0 V ± 10%,VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C) 項目 規格値 記号 端子名 有効アドレス→ WR ↓ 時間 tAVWL A23 ∼ A16, AD15 ∼ AD00, WRH, WRL WR パルス幅 tWLWH 有効データ出力→ WR ↑ 時間 単位 最小 最大 tCP – 15 — ns WRH, WRL 3 tCP/2 – 20 — ns tDVWH AD15 ∼ AD00, WRH, WRL 3 tCP/2 – 20 — ns WR ↑ →データホールド時間 tWHDX AD15 ∼ AD00, WRH, WRL 20 — ns WR ↑ →アドレス有効時間 tWHAX A23 ∼ A16, WRH, WRL tCP/2 – 10 — ns WR ↑ → ALE ↑ 時間 tWHLH WRH, WRL, ALE tCP/2 – 15 — ns WR ↓ → CLK ↑ 時間 tWLCH WRH, WRL, CLK tCP/2 – 20 — ns 備考 マルチプレク スモード時 ・バスタイミング ( ライト ) tWLCH 2.4 V CLK tWHLH 2.4 V ALE tWLWH tAVWL WR (WRL, WRH) 2.4 V 0.8 V ・マルチプレクスモード時 A23 ∼ A16 tWHAX 2.4 V 2.4 V 0.8 V 0.8 V tDVWH AD15 ∼ AD00 34 2.4 V 0.8 V アドレス 2.4 V 0.8 V 書込みデータ tWHDX 2.4 V 0.8 V DS07–13706–6 MB90550A/550B シリーズ (7) レディ入力タイミング (VCC ＝ 5.0 V ± 10%, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C) 項目 記号 端子名 RDY セットアップ時間 tRYHS RDY ホールド時間 tRYHH RDY CLK 規格値 単位 最小 最大 45 — ns 0 — ns 備考 （注意事項）RDY の立下り時のセットアップ時間が不足する場合には , オートレディ機能を使用してください。 ・レディ入力タイミング 2.4 V CLK ALE WR (WRL, WRH) 0.8 V tRYHS RDY ウェイトを かけない時 tRYHH 0.8 VCC RDY ウェイトを かける時 (1 サイクル ) 0.8 VCC 0.2 VCC (8) ホールドタイミング (VCC ＝ 5.0 V ± 10%, VSS ＝ AVSS ＝ 0 V, TA ＝− 40 °C ∼＋ 85 °C) 項目 記号 端子フローティング→ HAK ↓ 時間 tXHAL HAK ↑ →端子有効時間 tHAHV 端子名 HAK 規格値 単位 最小 最大 30 tCP ns tCP 2 tCP ns 備考 （注意事項）HRQ 端子が取り込まれてから , HAK が変化するまで , 1 サイクル以上あります。 ・ホールドタイミング HAK tXHAL tHAHV 各端子 High-Z DS07–13706–6 35 MB90550A/550B シリーズ (9) UART, I/O 拡張シリアル 0,1 タイミング (VCC ＝ 5.0 V ± 10%, VSS ＝ AVSS ＝ 0.0 V, TA ＝ –40 °C ∼＋ 85 °C) 項目 記号 端子名 シリアルクロックサイクルタイム tSCYC SCK0 ∼ SCK2 SCK ↓ → SOT 遅延時間 tSLOV SCK0 ∼ SCK2, SOT0 ∼ SOT2 有効 SIN → SCK ↑ tIVSH SCK0 ∼ SCK2, SIN0 ∼ SIN2 SCK ↑ →有効 SIN ホールド時間 tSHIX シリアルクロック "H" パルス幅 規格値 条件 単位 最小 最大 8 tCP — ns –80 80 ns 100 — ns SCK0 ∼ SCK2, SIN0 ∼ SIN2 tCP — ns tSHSL SCK0 ∼ SCK2 4 tCP — ns シリアルクロック "L" パルス幅 tSLSH SCK0 ∼ SCK2 4 tCP — ns SCK ↓ → SOT 遅延時間 tSLOV SCK0 ∼ SCK2, SOT0 ∼ SOT2 — 150 ns 有効 SIN → SCK ↑ tIVSH SCK0 ∼ SCK2, SIN0 ∼ SIN2 60 — ns SCK ↑ →有効 SIN ホールド時間 tSHIX SCK0 ∼ SCK2, SIN0 ∼ SIN2 60 — ns 内部シフト クロックモード出力 端子は CL = 80 pF + 1 TTL 外部シフト クロックモード出力 端子は CL = 80 pF + 1 TTL 備考 （注意事項）・CLK 同期モード時の AC 規格です。 ・CL は , テスティング時の端子に付けられる負荷容量値です。 ・内部シフトクロックモード tSCYC SCK 2.4 V 0.8 V 0.8 V tSLOV 2.4 V SOT 0.8 V tIVSH SIN tSHIX 0.8 VCC 0.8 VCC 0.2 VCC 0.2 VCC ・外部シフトクロックモード tSLSH SCK tSHSL 0.8 VCC 0.2 VCC 0.8 VCC 0.2 VCC tSLOV 2.4 V SOT 0.8 V tIVSH SIN 36 tSHIX 0.8 VCC 0.8 VCC 0.2 VCC 0.2 VCC DS07–13706–6 MB90550A/550B シリーズ (10) タイマ入力タイミング 項目 入力パルス幅 (VCC ＝ 5.0 V ± 10%, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C) 記号 端子名 tTIWH tTIWL 規格値 条件 TIN0, TIN1 IN0 ∼ IN3 — 最小 最大 4 tCP — 単位 備考 ns ・タイマ入力タイミング 0.8 VCC 0.8 VCC TIN0,TIN1 IN0 ∼ IN3 0.2 VCC 0.2 VCC tTIWH (11) タイマ出力タイミング tTIWL (VCC ＝ 5.0 V ± 10%, VSS ＝ AVSS ＝ 0 V, TA ＝− 40 °C ∼＋ 85 °C) 項目 記号 CLK ↑ → TOUT 変化時間 端子名 TOT0,TOT1, OUT0,OUT1, PPG0 ∼ PPG5 tTO 規格値 条件 — 最小 最大 30 — 単位 備考 ns ・タイマ出力タイミング 2.4 V CLK tTO TOT0,TOT1 OUT0,OUT1 PPG0 ∼ PPG5 (12) トリガ入力タイミング 項目 入力パルス幅 2.4 V 0.8 V (VCC ＝ 5.0 V ± 10%, VSS ＝ AVSS ＝ 0.0 V, TA ＝ –40 °C ∼＋ 85 °C) 記号 tTRGH tTRGL 端子名 IRQ0 ∼ IRQ7 規格値 条件 — 単位 備考 最小 最大 5 tCP — ns 通常動作時 1 — µs ストップモード時 ・トリガ入力タイミング 0.8 VCC 0.8 VCC 0.2 VCC IRQ0 ∼ IRQ7 tTRGH DS07–13706–6 0.2 VCC tTRGL 37 MB90550A/550B シリーズ (13)I2C インタフェース (VCC ＝ 5.0 V ± 10%, VSS ＝ AVSS ＝ 0.0 V, TA ＝ –40 °C ∼＋ 85 °C) 項目 内部動作クロック サイクルタイム 記号 端子名 tCP — 条件 規格値 単位 最小 最大 62.5 666 ns tCP × m × n/2 – 20 tCP × m × n/2 + 20 ns tCP (m × n/2 tCP (m × n/2 + 4) – 20 + 4) + 20 ns スタートコンディション 出力 tSTAO ストップコンディション 出力 tSTOO スタートコンディション 検出 tSTAI 3 tCP + 40 — ns ストップコンディション 検出 tSTOI 3 tCP + 40 — ns SCL 出力 “L” 幅 tLOWO tCP × m × n/2 – 20 tCP × m × n/2 + 20 ns SCL 出力 “H” 幅 tHIGHO tCP (m × n/2 tCP (m × n/2 + 4) – 20 + 4) + 20 ns SDA0 ∼ SDA2 SCL0 ∼ SCL2 全品種 マスタ時のみ スレーブ時のみ SCL0 ∼ SCL2 SDA 出力遅延時間 備考 tDOO SDA 出力割り込み期間後 セットアップ tDOSUO SCL 入力 “L” 幅 tLOWI SCL 入力 “H” 幅 tHIGHI SDA 入力 セットアップ時間 tSUI SDA 入力 ホールド時間 tHOI SDA0 ∼ SDA2 SCL0 ∼ SCL2 SCL0 ∼ SCL2 SDA0 ∼ SDA2 SCL0 ∼ SCL2 — マスタ時のみ 2 tCP – 20 2 tCP + 20 ns 4 tCP – 20 — ns 3 tCP + 40 — ns tCP + 40 — ns 40 — ns 0 — ns （注意事項）・表中の m, n は , クロックコントロールレジスタ “ ICCR ” のシフトクロック周波数設定ビット (CS4 ∼ CS0) の値です。詳細は , ハードウェアマニュアルのレジスタ説明を参照してください。 ・tDOSUO は , 割り込み期間が SCL の “ L” 幅以上である場合の最小値を示しています。 ・SDA, SCL 出力の規格値は , 立上り時間が 0 ns である場合を示しています。 38 DS07–13706–6 MB90550A/550B シリーズ ・I2C インタフェース［データ送信 ( マスタ / スレーブ )] tLOWO tHIGHO 0.8 VCC 0.8 VCC 0.8 VCC 0.8 VCC 0.8 VCC SCL 0.2 VCC 0.2 VCC 8 1 tSTAO tDOO 9 tSUI tDOO SDA tHOI tDOSUO ACK ・I2C インタフェース［データ受信 ( マスタ / スレーブ )] tHIGHI 0.8 VCC tLOWI 0.8 VCC 0.8 VCC SCL 0.2 VCC 6 7 tSUI SDA DS07–13706–6 tHOI 0.2 VCC 8 0.2 VCC 0.2 VCC 9 tDOO tDOO tDOSUO tSTOI ACK 39 MB90550A/550B シリーズ 5. A/D 変換部 (1) 電気的特性 (4.5 V ≦ AVRH − AVRL, VCC ＝ AVCC ＝ 5.0 V ± 10%, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C) 記号 端子名 分解能 — 総合誤差 項目 規格値 単位 備考 最小 標準 最大 — — 10 — bit — — — — ± 5.0 LSB 非直線性誤差 — — — — ± 2.5 LSB 微分直線性誤差 — — — — ± 1.9 LSB ゼロトランジション電圧 VOT AN0 ∼ AN7 AVRL − 3.5LSB AVRL ＋ 0.5LSB AVRL ＋ 4.5LSB V フルスケール トランジション電圧 VFST AN0 ∼ AN7 AVRH − 6.5LSB AVRH − 1.5LSB AVRH ＋ 1.5LSB V サンプリング時間 tSMP — 64 — 4096 tCP コンペア時間 tCMP — 22 — — µs *1 A/D 変換時間 tCNV — 26.3 — — µs *2 アナログポート入力電流 IAIN AN0 ∼ AN7 — — 10 µA アナログ入力電圧 VAIN AN0 ∼ AN7 AVRL — AVRH V 基準電圧 — AVRH AVRL ＋ 4.5 — AVCC V — AVRL 0 — AVRH − 4.5 V — 3.5 7.0 mA — — 5 µA — 300 500 µA — — 5 µA — — 4 LSB IA 電源電流 IAH IR 基準電圧供給電流 チャネル間バラツキ IRH — AVCC AVRH AN0 ∼ AN7 1LSB= (AVRH − AVRL) /1024 *3 *3 ＊ 1:FCP = 8 MHz の時 tCMP = 176 × tCP となり , FCP = 16 MHz の時 tCMP = 352 × tCP となります。 ＊ 2:FCP = 16 MHzの時に, tSMP = 64×tCP およびtCMP = 352×tCP を選択した場合の, 1チャネルあたりの変換時間に相当します。 ＊ 3:A/D コンバータが非動作で , かつ , CPU ストップ時の電源電流 (Vcc = AVcc = AVRH = 5.0 V 時 ) を規定します。 （注意事項）・|AVRH − AVRL| が小さくなるに従って , 相対的に誤差は大きくなります。 ・アナログ入力の外部回路の出力インピーダンス rS は , 以下のような条件で使用してください。 外部回路の出力インピーダンス rS =10 kΩ MAX ・外部回路の出力インピーダンスが高すぎる場合 , アナログ電圧のサンプリング時間が不足する場合が あります。 ・外部回路と入力端子間に直流阻止用のコンデンサを挿入する場合は , チップ内部のサンプリング容量 CSH との容量分圧による影響を抑制するために , CSH の数千倍を目安に容量値を選定してください。 40 DS07–13706–6 MB90550A/550B シリーズ ・アナログ入力の等価回路 マイコン内部回路 入力端子 AN0 rS RSH CSH 入力端子 AN7 VS 外部回路 ∼ コンパレータ S/H 回路 アナログ・チャネル・セレクタ < 各素子のパラメータの推奨値と目安＞ rs ＝ 10 kΩ 以下 RSH ＝約 3 kΩ CSH ＝約 25 pF ( 注 ) 各素子のパラメータは , あくまでも設計の目安です。とくに保証するものではありません。 DS07–13706–6 41 MB90550A/550B シリーズ (2) A/D コンバータの用語の定義 ・分解能 A/D 変換器により識別可能なアナログ変化を表します。 10 ビットならば , アナログ電圧を 210 ＝ 1024 の部分に分解することができます。 ・総合誤差 実際の値と論理値との差を表し , オフセット誤差 , ゲイン誤差 , 非直線性誤差および雑音に起因する誤差の総量です。 ・直線性誤差 デバイスのゼロトランジション点 (00 0000 0000 ←→ 00 0000 0001) とフルスケールトランジション点 (11 1111 1110 ←→ 11 1111 1111) とを結んだ直線と実際の変換特性との偏差を表します。 ・微分直線性誤差 出力コードを 1 LSB 変化させるのに必要な入力電圧の理想値からの偏差を表します。 ・10 ビット A/D 変換機 変換特性 11 11 11 11 1111 1111 1111 1111 1111 1110 1101 1100 • • 1LSB × N + VOT • デ ィ ジ タ ル 出 力 • • • • • • • 直線性誤差 • • • 00 00 00 00 0000 0000 0000 0000 0011 0010 0001 0000 VOT VNT V(N + 1)T VFST アナログ入力 VFST − VOT 1022 VNT − (1LSB × N ＋ VOT) 直線性誤差＝ ［LSB］ 1LSB V (N ＋ 1) T − VNT 微分直線性誤差＝ − 1［LSB］ 1LSB 1LSB ＝ 42 DS07–13706–6 MB90550A/550B シリーズ 6. フラッシュメモリ書込み / 消去特性 項目 条件 セクタ消去時間 チップ消去時間 TA ＝ + 25 °C VCC ＝ 5.0 V ワード (16 ビット幅 ) 書込み時間 書込み / 消去回数 — データ保持期間 — DS07–13706–6 規格値 単位 備考 最小 標準 最大 — 1.5 30 s 内部での消去前書込み 時間を除く — 10.5 — s 内部での消去前書込み 時間を除く — 16 500 µs システムレベルの オーバヘッド時間を除く 100,000 — — cycle 10 万回保証 10,000 — — cycle 1 万回保証 100,000 — — h 43 MB90550A/550B シリーズ ■ 特性例 1. “L” レベル出力電圧 VOL − IOL 特性 P20 ∼ P27 以外の出力ポート 700 600 VOL (mV) 500 400 300 200 100 0 0 2 4 6 8 10 IOL (mA) VOL − IOL 特性 P20 ∼ P27 700 TA = + 25 °C VCC = 3.5 V 600 VCC = 4.0 V VOL (mV) 500 VCC = 5.0 V VCC = 6.0 V 400 300 200 100 0 0 5 10 15 20 25 30 IOL (mA) 44 DS07–13706–6 MB90550A/550B シリーズ 2. “H” レベル出力電圧 (VCC − VOH) − IOH 特性 P50 ∼ P55 以外の出力ポート 700 TA = + 25 °C 600 VCC = 3.5 V VCC − VOH (mV) 500 VCC = 4.0 V VCC = 5.0 V 400 VCC = 6.0 V 300 200 100 0 −2 0 −4 −6 −8 −10 IOH (mA) 3. “H” レベル入力電圧 /“L” レベル入力電圧 (CMOS 入力 ) VIH / VIL − VCC 5 4.5 TA = + 25 °C 4 VIH / VIL (V) 3.5 3 2.5 2 1.5 1 1.5 0 3.5 4 4.5 5 5.5 VCC (V) DS07–13706–6 45 MB90550A/550B シリーズ 4. “H” レベル入力電圧 /“L” レベル入力電圧 (CMOS ヒステリシス入力 ) VIHS / VILS − VCC 5 4.5 TA = + 25 °C 4 VIHS / VILS (V) 3.5 VIHS 3 2.5 2 VIHL 1.5 1 1.5 0 3.5 4 4.5 5 5.5 VCC (V) 46 DS07–13706–6 MB90550A/550B シリーズ 5. 電源電流 (fCP ＝内部動作クロック周波数 ) ・MB90552A/B ・測定条件： 外部クロックモード , ROM リードループ動作 , リソース動作無 , Typ サンプル , 内部動作周波数＝ 4 MHz ( 外部矩形波クロック 8 MHz) , TA ＝＋ 25 °C ICC − VCC 30 TA = + 25 °C fCP = 16 MHz 25 ICC (mA) 20 fCP = 10.6 MHz 15 fCP = 8 MHz 10 fCP = 4 MHz 5 0 3.5 4 4.5 5 5.5 VCC (V) ICCS − VCC 10 9 TA = + 25 °C fCP = 16 MHz 8 ICCS (mA) 7 fCP = 10.6 MHz 6 5 fCP = 8 MHz 4 3 fCP = 4 MHz 2 1 0 3.5 4 4.5 5 5.5 VCC (V) （続く） DS07–13706–6 47 MB90550A/550B シリーズ （続き） ・MB90F553A ・測定条件： 外部クロックモード , ROM リードループ動作 , リソース動作無 , Typ サンプル , 内部動作周波数＝ 4 MHz ( 外部矩形波クロック 8 MHz) , TA ＝＋ 25 °C ICC − VCC 70 TA = + 25 °C 60 fCP = 16 MHz ICC (mA) 50 40 fCP = 10 MHz 30 fCP = 4 MHz 20 10 4.5 5 5.5 VCC (V) ICCS − VCC 12 TA = + 25 °C 10 fCP = 16 MHz ICCS (mA) 8 fCP = 10 MHz 6 4 fCP = 4MHz 2 0 4.5 5 5.5 VCC (V) 48 DS07–13706–6 MB90550A/550B シリーズ 6. プルアップ抵抗 プルアップ抵抗− VCC 90 80 TA = + 85 °C プルアップ抵抗 (kΩ) 70 TA = + 25 °C 60 TA = −40 °C 50 40 30 20 10 4 4.5 5 5.5 VCC (V) DS07–13706–6 49 MB90550A/550B シリーズ ■ オーダ型格 型格 パッケージ MB90552APF MB90552BPF MB90553APF MB90553BPF MB90T552APF MB90T553APF MB90F553APF MB90P553APF プラスチック・QFP , 100 ピン (FPT-100P-M06) MB90552APMC MB90552BPMC MB90553APMC MB90553BPMC MB90T552APMC MB90T553APMC MB90F553APMC MB90P553APMC プラスチック・LQFP , 100 ピン (FPT-100P-M20) 50 備考 DS07–13706–6 MB90550A/550B シリーズ ■ パッケージ・外形寸法図 プラスチック・LQFP, 100 ピン (FPT-100P-M20) リードピッチ 0.50 mm パッケージ幅× パッケージ長さ 14.0 mm × 14.0 mm リード形状 ガルウィング 封止方法 プラスチックモールド 取付け高さ 1.70 mm Max 質量 0.65 g コード（参考） P-LFQFP100-14×14-0.50 プラスチック・LQFP, 100 ピン （FPT-100P-M20） 注 1）* 印寸法はレジン残りを含まず。 注 2）端子幅および端子厚さはメッキ厚を含む。 注 3）端子幅はタイバ切断残りを含まず。 16.00±0.20(.630±.008)SQ * 14.00±0.10(.551±.004)SQ 75 51 76 50 0.08(.003) Details of "A" part +0.20 26 100 1 25 C 0.20±0.05 (.008±.002) 0.08(.003) M 2005 -2008 FUJITSU MICROELECTRONICS LIMITED F100031S-c-3-3 0.10±0.10 (.004±.004) (Stand off) 0°~8° "A" 0.50(.020) +.008 1.50 –0.10 .059 –.004 (Mounting height) INDEX 0.145±0.055 (.0057±.0022) 0.50±0.20 (.020±.008) 0.60±0.15 (.024±.006) 0.25(.010) 単位：mm （inches） 注意：括弧内の値は参考値です。 最新の外形寸法図については , 下記 URL にてご確認ください。 http://edevice.fujitsu.com/package/jp-search/ （続く） DS07–13706–6 51 MB90550A/550B シリーズ （続き） プラスチック・QFP, 100 ピン リードピッチ 0.65mm パッケージ幅× パッケージ長さ 14.00 × 20.00mm リード形状 ガルウィング 封止方法 プラスチックモールド 取付け高さ 3.35mm MAX コード（参考） P-QFP100-14×20-0.65 (FPT-100P-M06) プラスチック・QFP, 100 ピン （FPT-100P-M06） 注 1）* 印寸法はレジン残りを含まず。 注 2）端子幅および端子厚さはメッキ厚を含む。 注 3）端子幅はタイバ切断残りを含まず。 23.90±0.40(.941±.016) * 20.00±0.20(.787±.008) 80 51 81 50 0.10(.004) 17.90±0.40 (.705±.016) *14.00±0.20 (.551±.008) INDEX Details of "A" part 100 1 30 0.65(.026) 0.32±0.05 (.013±.002) 0.13(.005) M "A" ©2002-2008 FUJITSU MICROELECTRONICS LIMITED F100008S-c-5-6 C 0.25(.010) +0.35 3.00 –0.20 +.014 .118 –.008 (Mounting height) 0~8˚ 31 2002 FUJITSU LIMITED F100008S-c-5-5 0.17±0.06 (.007±.002) 0.80±0.20 (.031±.008) 0.88±0.15 (.035±.006) 0.25±0.20 (.010±.008) (Stand off) 単位：mm （inches） 注意：括弧内の値は参考値です。 最新の外形寸法図については , 下記 URL にてご確認ください。 http://edevice.fujitsu.com/package/jp-search/ 52 DS07–13706–6 MB90550A/550B シリーズ ■ 本版での主な変更内容 ページ 場所 ― ― ■ オーダ型格 50 51 ■ パッケージ・外形寸法図 変更箇所 パッケージ変更 (FPT-100P-M05 → FPT-100P-M20) オーダ型格を変更 (MB90552APFV MB90552BPFV MB90553APFV MB90553BPFV MB90T552APFV MB90T553APFV MB90F553APFV MB90P553APFV → → → → → → → → MB90552APMC MB90552BPMC MB90553APMC MB90553BPMC MB90T552APMC MB90T553APMC MB90F553APMC MB90P553APMC) パッケージ図変更 (FPT-100P-M05 → FPT-100P-M20) 変更箇所は , 本文中のページ左側の｜によって示しています。 DS07–13706–6 53 MB90550A/550B シリーズ MEMO 54 DS07–13706–6 MB90550A/550B シリーズ MEMO DS07–13706–6 55 MB90550A/550B シリーズ 富士通マイクロエレクトロニクス株式会社 〒 163-0722 東京都新宿区西新宿 2-7-1 新宿第一生命ビル http://jp.fujitsu.com/fml/ お問い合わせ先 富士通エレクトロニクス株式会社 〒 163-0731 東京都新宿区西新宿 2-7-1 新宿第一生命ビル http://jp.fujitsu.com/fei/ 電子デバイス製品に関するお問い合わせは , こちらまで , 0120-198-610 受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます ) 携帯電話・PHS からもお問い合わせができます。 ※電話番号はお間違えのないよう , お確かめのうえおかけください。 本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。 本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な どについては , 当社はその責任を負いません。 本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施 権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。 本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を 伴う用途（原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵 器システムにおけるミサイル発射制御をいう）, ならびに極めて高い信頼性が要求される用途（海底中継器 , 宇宙衛星をいう）に使用されるよう設計・ 製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用 されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。 半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。 本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き をおとりください。 本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。 編集 ビジネス推進部