本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
富士通マイクロエレクトロニクス
DATA SHEET
DS07–12561–2
8 ビット・マイクロコントローラ
CMOS
®
MB89202 シリーズ
MB89202/202Y/F202/F202Y/V201
■ 概要
MB89202 シリーズは , コンパクトな命令体系に加えて , タイマ , シリアルインタフェース , A/D コンバータ , 外部割込み
などの豊富な周辺機能を内蔵したワンチップマイクロコントローラです。
（注意事項）F2MC は FUJITSU Flexible Microcontroller の略で , 富士通マイクロエレクトロニクス株式会社の登録商標です。
■ 特長
・ F2MC-8L ファミリ CPU コア
・ 最大メモリ空間
：64 K バイト
・ 最小命令実行時間
：0.32 µs (12.5 MHz 時 )
・ 割込み処理時間
：2.88 µs (12.5 MHz 時 )
・ I/O ポート
：最大 26 本
・ 21 ビットタイムベースタイマ
・ 8 ビット PWM タイマ
・ 8/16 ビット キャプチャ・タイマ / カウンタ
・ 10 ビット A/D コンバータ：8 チャネル
・ UART
・ 8 ビットシリアル I/O
・ 外部割込み 1
：3 チャネル
・ 外部割込み 2
：8 チャネル
・ ワイルドレジスタ
：2 バイト
・ MB89F202：内容保護機能付きフラッシュメモリ ( 最小 10,000 書込み / 消去サイクル )
・ 低消費電力モード ( スリープモード , ストップモード )
・ パッケージ
：SH-DIP-32, SSOP-34
・ CMOS テクノロジ
富士通マイクロエレクトロニクスのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。
ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。
http://edevice.fujitsu.com/micom/jp-support/
Copyright©2005-2009 FUJITSU MICROELECTRONICS LIMITED All rights reserved
2009.2
MB89202 シリーズ
■ 品種構成
品種
MB89F202
MB89F202Y
MB89V201
項目
MB89202
MB89202Y
分類
マスク ROM 品
フラッシュメモリ品
( 読出し保護 )
評価用品
( 評価・開発用 )
16 K × 8 ビット
( 内蔵マスク ROM)
16 K × 8 ビット
( 内蔵フラッシュ )
32 K × 8 ビット
( 外部 EPROM)
ROM 容量
RAM 容量
512 × 8 ビット
CPU 機能
基本命令数
命令ビット長
命令長
データビット長
最小命令実行時間
割込み処理時間
：136 命令
：8 ビット
：1 ∼ 3 バイト
：1, 8, 16 ビット長
：0.32 µs ∼ 5.1 µs (12.5 MHz 時 )
：2.88 µs ∼ 46.1 µs (12.5 MHz 時 )
ポート
汎用入出力ポート (CMOS)：26 本 ( リソースと兼用 )
(4 本は N-ch オープンドレインとして使用可能 )
21 ビット
タイムベースタイマ
21 ビット割込み周期：
メインクロック 12.5 MHz 時 (0.66 ms, 2.64 ms, 21 ms, 335.5 ms)
ウォッチドッグタイマ
リセット発生周期：メインクロック 12.5 MHz 時 ( 最小 335.5 ms)
8 ビット PWM タイマ
8 ビットインターバルタイマ動作 ( 方形波出力可 , 動作クロック周期
0.32 µs, 2.56 µs, 5.1 µs, 20.5 µs)
8 ビット分解能 PWM 動作 ( 変換周期 81.9 µs ∼ 21.47 s：
8/16 ビット・キャプチャタイマ内部シフトクロック選択時 )
カウントクロックに 8/16 ビットタイマ / カウンタ出力を選択可
8/16 ビット
キャプチャ・
タイマ / カウンタ
8 ビット キャプチャ・タイマ / カウンタ× 1 チャネル＋ 8 ビット タイマ
または 16 ビット キャプチャ・タイマ / カウンタ× 1 チャネル
8 ビットのタイマ 0 または 16 ビットカウンタ動作時は外部クロック入力によるイベン
トカウント動作 , 方形波出力可
UART
転送データ長：6, 7, 8 ビット
8 ビットシリアル I/O
8 ビット長 , LSB ファースト /MSB ファースト選択可
4 種類の動作クロックを選択可
(1 種類の外部シフトクロック , 3 種類の内部シフトクロック：0.8 µs, 6.4 µs, 25.6 µs)
12 ビット
PPG タイマ
出力周波数：パルス幅および周期は選択可
外部割込み 1
( ウェイクアップ機能 )
3 チャネル ( 割込みベクトル , 要求フラグ , 要求出力許可 )
エッジ選択可 ( 立上り / 立下り / 両エッジ選択可 )
ストップ / スリープモードからの解除にも使用 ( ストップモードでもエッジ検出可 )
外部割込み 2
( ウェイクアップ機能 )
8 入力 1 チャネル (“L” レベル割込み , 入力許可独立 )
ストップ / スリープモードからの解除にも使用 ( ストップモードでもレベル検出可 )
10 ビット A/D
コンバータ
10 ビット精度× 8 チャネル
A/D 変換機能 ( 変換時間：12.16 µs/12.5 MHz)
8/16 ビットタイマ / カウンタ出力またはタイムベースタイマカウンタによる連続起動
ワイルドレジスタ
8 ビット× 2
スタンバイモード
スリープモード , ストップモード
（続く）
2
DS07–12561–2
MB89202 シリーズ
（続き）
品種
MB89202
MB89202Y
項目
リセットから最初の命令実行
までのオーバヘッド時間
パワーオンリセット：
発振安定待ち時間 *1
外部リセット：数 µs
ソフトウェアリセット：数 µs
動作電圧 *2
MB89F202
MB89F202Y
MB89V201
パワーオンリセット：
パワーオンリセット：
発振安定待ち時間
電源レギュレータおよび
(21.0 ms/12.5 MHz)
発振安定待ち時間
(31.5 ms/12.5 MHz)
外部リセット：
発振安定待ち時間
外部リセット：
(21.0 ms/12.5 MHz)
発振安定待ち時間
(21.0 ms/12.5 MHz)
ソフトウェアリセット：
ソフトウェアリセット：
数 µs
数 µs
2.2 V ∼ 5.5 V
3.5 V ∼ 5.5 V
2.7 V ∼ 5.5 V
＊ 1：「■ マスクオプション一覧表」を参照してください。
＊ 2：動作周波数 , 機能，接続する ICE などにより , 最低動作電圧は変わります (A/D コンバータの動作電圧は個別に保証
されています。「■ 電気的特性」を参照してください )。
■ パッケージと品種対応
パッケージ
MB89202
MB89202Y
MB89F202
MB89F202Y
MB89V201
DIP-32P-M06
○
×
○
×
×
FPT-34P-M03
×
○
×
○
×
FPT-64P-M24
×
×
×
×
○
○：あり ×：なし
■ 品種間の相違点
・メモリ容量
評価用品で評価する際には , 実際に使用する品種との相違をよく確認のうえ , 評価してください。
・マスクオプション
オプション選択できる機能 , オプションの指定方法は品種により異なります。
「■マスクオプション一覧表」で確認のうえご使用ください。
DS07–12561–2
3
MB89202 シリーズ
■ 端子配列図
・MB89202, MB89F202
(TOP VIEW)
P04/INT24
1
32
VCC
P05/INT25
2
31
P03/INT23/AN7
P06/INT26
3
30
P02/INT22/AN6
P07/INT27
4
29
P01/INT21/AN5
P60
5
28
P00/INT20/AN4
P61
6
27
P43/AN3*
RST
7
26
P42/AN2*
X0
8
25
P41/AN1*
X1
9
24
P40/AN0*
VSS
10
23
P72*
P37/BZ/PPG
11
22
P71*
P36/INT12
12
21
P70*
P35/INT11
13
20
P50/PWM
P34/TO/INT10
14
19
P30/UCK/SCK
P33/EC
15
18
P31/UO/SO
C
16
17
P32/UI/SI
SH-DIP-32
＊：大電流駆動タイプ
(DIP-32P-M06)
・MB89202Y, MB89F202Y
(TOP VIEW)
P04/INT24
1
34
VCC
P05/INT25
2
33
P03/INT23/AN7
P06/INT26
3
32
P02/INT22/AN6
P07/INT27
4
31
P01/INT21/AN5
P60
5
30
P00/INT20/AN4
P61
6
29
P43/AN3 *
RST
7
28
P42/AN2 *
X0
8
27
P41/AN1 *
9
26
P40/AN0 *
10
25
P72 *
P37/BZ/PPG
11
24
P71 *
P36/INT12
12
23
P70 *
P35/INT11
13
22
NC
P34/TO/INT10
14
21
P50/PWM
P33/EC
15
20
P30/UCK/SCK
NC
16
19
P31/UO/SO
C
17
18
P32/UI/SI
SSOP-34
X1
VSS
＊：大電流駆動タイプ
NC：内部接続がありますので , 使用しないでください。
(FPT-34P-M03)
4
DS07–12561–2
MB89202 シリーズ
■ 端子機能説明
端子番号
端子名
SH-DIP32*1
SSOP34*2
8
8
X0
9
9
X1
5, 6
5, 6
P60, P61
7
7
RST
入出力
回路
形式＊ 3
機能説明
A
メインクロック用の水晶などの振動子接続用端子です。外部クロックを
使用するときは X0 に入力し , X1 は開放にしてください。
H/E
CMOS タイプの汎用の入力ポートです。(MB89F202/F202Y)
CMOS タイプの汎用の入出力ポートです。(MB89202/202Y, MB89V201)
C
リセット入出力端子です。
プルアップ抵抗付き N-ch オープンドレインリセット出力 (MB89F202/
F202Y を除く ) およびリセット入力と兼用しています。リセットはヒス
テリシス入力です。
内部のリセット要求により “L” を出力します。また , “L” の入力により内
部回路を初期化します。
G
CMOS タイプの汎用の入出力ポートです。
外部割込み 2 の入力 ( ウェイクアップ入力 ) または 10 ビット A/D コン
バータのアナログ入力と兼用しています。外部割込み 2 の入力は , ヒス
テリシス入力です。
D
CMOS タイプの汎用の入出力ポートです。
外部割込み 2 の入力 ( ウェイクアップ入力 ) と兼用しています。外部割
込み 2 の入力はヒステリシス入力です。
28 ∼ 31
30 ∼ 33
∼
P00/INT20/
AN4
P03/INT23/
AN7
1∼4
∼
P04/INT24
1∼4
P07/INT27
19
20
P30/UCK/SCK
B
CMOS タイプの汎用の入出力ポートです。
UART または 8 ビットシリアル I/O のクロック入出力端子と兼用してい
ます。リソースはヒステリシス入力です。
18
19
P31/UO/SO
E
CMOS タイプの汎用の入出力ポートです。
UART または 8 ビットシリアル I/O のデータ出力端子と兼用していま
す。
17
18
P32/UI/SI
B
CMOS タイプの汎用の入出力ポートです。
UART または 8 ビットシリアル I/O のデータ入力端子と兼用していま
す。リソースはヒステリシス入力です。
15
15
P33/EC
B
CMOS タイプの汎用の入出力ポートです。
8/16 ビット キャプチャ・タイマ / カウンタの外部クロック入力端子と兼
用しています。リソースはヒステリシス入力です。
14
14
P34/TO/INT10
B
CMOS タイプの汎用の入出力ポートです。
8/16 ビット キャプチャ・タイマ / カウンタの出力端子または外部割込み
1 の入力端子と兼用しています。リソースはヒステリシス入力です。
13, 12
13, 12
P35/INT11,
P36/INT12
B
CMOS タイプの汎用の入出力ポートです。
外部割込み 1 の入力端子と兼用しています。リソースはヒステリシス入
力です。
11
11
P37/BZ/PPG
E
CMOS タイプの汎用の入出力ポートです。
ブザー出力端子または 12 ビット PPG 出力と兼用しています。
20
21
P50/PWM
E
CMOS タイプの汎用の入出力ポートです。
8 ビット PWM タイマの出力端子と兼用しています。
24 ∼ 27
26 ∼ 29
F
CMOS タイプの汎用の入出力ポートです。
N-ch オープンドレインポートとしても使用できます。
10 ビット A/D コンバータのアナログ入力端子と兼用しています。
∼
P40/AN0
P43/AN3
21 ∼ 23
23 ∼ 25
P70 ∼ P72
E
CMOS タイプの汎用の入出力ポートです。
32
34
VCC
⎯
電源端子です。
10
10
VSS
⎯
電源 (GND) 端子です。
（続く）
DS07–12561–2
5
MB89202 シリーズ
（続き）
端子番号
SH-DIP32*1
SSOP34*2
端子名
入出力
回路
形式＊ 3
機能説明
16
17
C
⎯
MB89F202/F202Y:
電源安定化の容量端子です。
外部に 0.1 µF 程度のセラミックコンデンサを接続してください。
MB89202/202Y:
内部未接続ですので，コンデンサを接続する必要はありません。
⎯
16,22
NC
⎯
内部接続端子です。
必ず開放にしてください。
＊ 1：DIP-32P-M06
＊ 2：FPT-34P-M03
＊ 3：入出力回路形式については ,「■ 入出力回路形式」を参照してください。
6
DS07–12561–2
MB89202 シリーズ
■ 入出力回路形式
分類
回路
備考
A
・発振帰還抵抗
約 500 kΩ
X1
X0
スタンバイ制御信号
B
・ CMOS 出力
・ ヒステリシス入力
・ プルアップ抵抗オプションあり
P-ch
P-ch
N-ch
ポート入力 /
リソース入力
入力許可
C
P-ch (MB89F202/F202Y を除く )
・ 出力プルアップ抵抗 (P-ch) 約 50 kΩ (5 V)
(MB89F202/F202Y を除く )
・ N-ch オープンドレインリセット出力
・ ヒステリシス入力
N-ch
リセット
D
・ CMOS 出力
・ CMOS 入力
・ ヒステリシス入力 ( リソース入力 )
・ プルアップ抵抗オプションあり
P-ch
P-ch
N-ch
入力許可
ポート入力
入力許可
リソース入力
E
・ CMOS 出力
・ CMOS 入力
・ プルアップ抵抗オプションあり
・ P70 ∼ P72 : 大電流駆動タイプ
P-ch
P-ch
N-ch
入力許可
ポート入力
（続く）
DS07–12561–2
7
MB89202 シリーズ
（続き）
回路
分類
備考
F
P-ch
オープンドレイン制御
N-ch
・ CMOS 出力
・ CMOS 入力
・ アナログ入力
・ N-ch オープンドレイン出力選択可
・ P40 ∼ P43 : 大電流駆動タイプ
アナログ入力
ポート入力
入力許可
A/D 許可
G
・ CMOS 出力
・ CMOS 入力
・ ヒステリシス入力 ( リソース入力 )
・ アナログ入力
P-ch
P-ch
N-ch
入力許可
ポート入力
リソース入力
入力許可
アナログ入力
A/D 許可
H
・CMOS 入力
入力許可
8
ポート入力
DS07–12561–2
MB89202 シリーズ
■ デバイスの取扱いについて
・ラッチアップの防止
CMOS IC では , 中・高耐圧以外の入力端子や出力端子に VCC より高い電圧や VSS より低い電圧が印加された場合 , また
は VCC 端子と VSS 端子の間に「■ 電気的特性」の「1. 絶対最大定格」に示される定格値を超える電圧が印加された場合 , ラッ
チアップ現象が発生することがあります。
ラッチアップが起きると電源電流が激増し , 素子が熱破壊する恐れがあります。使用に際して , 絶対最大定格を超えるこ
とのないよう十分注意してください。
・未使用入力端子の処理について
使用していない入力端子を開放のままにしておくと , 誤動作およびラッチアップによる永久破壊の原因になることがあ
りますので , 2 kΩ 以上の抵抗を介して , プルアップまたは , プルダウンなどの処置をしてください。
また , 使用していない入出力端子については , 出力状態にし , 開放とするか , 入力状態の場合は入力端子と同じ処理をし
てください。
・NC 端子の処理について
NC ( 内部接続 ) 端子は , 必ず開放にして使用してください。
・電源電圧の変動
VCC 電源電圧の動作保証範囲は規格のとおりですが , この規格範囲内においても電源電圧の急激な変化があると誤動作
を生じることがありますので , IC への供給電圧はできるだけ安定化するように心がけてください。安定化の基準として ,
商用周波数 (50 Hz / 60 Hz) での VCC リプル変動 (P-P 値 ) は , 標準 VCC 値の 10％以下に , また電源の切換え時などの瞬時変
化においては , 過渡変動率が 0.1 V/ms 以下になるよう電圧変動を抑えることを推奨します。
・外部クロック使用時の注意
外部クロック使用時においても , パワーオンリセット ( オプション ) およびストップモードからの解除には , 発振安定
待ち時間がとられます。
・ワイルドレジスタ機能について
ワイルドレジスタは , MB89V201 ではデバッグできません。動作の確認は , MB89F202/F202Y の実機上にて行なうように
してください。
・RAM 上でのプログラム実行について
MB89V201 を使用した場合 , RAM 上でプログラムを実行させることはできません。
・外部リセット端子 (RST) へのノイズの注意について
外部リセット端子(RST)に規格値未満のリセットパルスが入力された場合, 誤動作を起こすことがあります。外部リセッ
ト端子 (RST) に規格値未満のリセットパルスが入力されないようにしてください。
・MB89F202 での外部リセット端子 (RST) の外部プルアップ
RST 端子の内部のプルアップ制御は MB89F202/F202Y では使用できません。MB89F202/F202Y で確実に外部リセットを
制御するためには , RST 端子の外部のプルアップ ( 推奨値 100 kΩ) が必要です。
・マスクオプション選択時の注意事項
電源投入時にパワーオンリセットを発生させ , 外部リセットを入力せずにデバイスを使用する場合は , マスクオプショ
ンにて「リセット出力あり」を選択してください。
DS07–12561–2
9
MB89202 シリーズ
■ フラッシュメモリへの書込み / 消去について
1. フラッシュメモリ
フラッシュメモリは CPU メモリマップ上の C000H ∼ FFFFH に配置され , フラッシュメモリインタフェース回路の機能
により , マスク ROM と同様に CPU からのリードアクセスおよびプログラムアクセスが可能です。フラッシュメモリへの
書込み / 消去は，フラッシュメモリインタフェース回路を介して CPU からの命令で行えます。このため , 内蔵 CPU の制御
による実装状態での書換えが可能となり , プログラムおよびデータの改善が効率よく行えます。
2. 特長
・16 K バイト× 8 ビット
・自動アルゴリズム (Embedded Algorithm)
・データポーリング , トグルビットによる書込み / 消去完了検出
・CPU 割込みによる書込み / 消去の完了検出
・JEDEC 標準型コマンドと互換
・書込み / 消去回数 ( 最小 ) 10,000 回
3. フラッシュメモリ書込み / 消去の方法
フラッシュメモリは書込みと読出しを同時に行うことはできません。つまり , フラッシュメモリにデータ書込み / 消去動
作を行う際には , フラッシュメモリ上にあるプログラムを RAM にいったんコピーし RAM 実行することで , フラッシュ
メモリからプログラムアクセスをせず書込み動作だけを行うことが可能となります。
4. フラッシュメモリコントロールステータスレジスタ (FMCS)
bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0
アドレス
0079H
INTE
RDYINT
WE
R/W R/W R/W
RDY
初期値
000X----B
R
5. メモリ空間
CPU によるアクセス時とフラッシュライタによるアクセス時のメモリ空間を下表に記します。
品種
メモリサイズ
CPU アドレス
ライタアドレス
MB89F202
MB89F202Y
16 K バイト
FFFFH ∼ C000H
FFFFH ∼ C000H
6. フラッシュ内容保護
フラッシュ内容保護機能が動作していない場合 , フラッシュの内容はパラレル / シリアルライタで読み出せます。
フラッシュの読出しアクセスを防ぐために , フラッシュのあらかじめ決められた領域の内 1 つの領域 (FFFCH) が割り当
てられています。保護コード “01H” をこのアドレス (FFFCH) に書き込むと , フラッシュの内容はパラレル / シリアルライタ
から読み出せません。
（注意事項）一度フラッシュ保護コードを書き込むと (FFFCH に “01H” を書込み ) フラッシュに書き込まれたプログラムは
検証できません。フラッシュ保護コードは最後に書き込むことを推奨します。
10
DS07–12561–2
MB89202 シリーズ
■ 評価用品の EPROM の書込みについて
1. 使用 EPROM
MBM27C256A (DIP-28)
2. メモリ空間
通常動作モード
アドレス
0000H
I/O
0080H
RAM
512 バイト
0280H
使用禁止
ROM ライタ上の対応アドレス
アドレス
8000H
0000H
PROM
32 K バイト
FFFFH
EPROM
32 K バイト
7FFFH
3. EPROM への書込み方法
(1) EPROM ライタを MBM27C256A の設定にする。
(2) プログラムデータを EPROM ライタの 0000H ∼ 7FFFH にロードする。
(3) EPROM ライタで 0000H ∼ 7FFFH の書込みを行なう。
DS07–12561–2
11
MB89202 シリーズ
■ ブロックダイヤグラム
X0
メインクロック
発振回路
X1
タイムベース
タイマ
クロック制御
RST
2
ポ
｜
ト
6
P60, P61
リセット回路
3
P04 / INT24 ∼
P07 / INT27
4
P00 / INT20 / AN4 ∼
P03 / INT23 / AN7
4
外部割込み 2
( ウェイク
アップ )
8
ポ
｜
ト
0
4
4
4
ポ
｜
ト
4
10 ビット A/D
コンバータ
CMOS 入出力ポート
(N-ch OD)
P50 / PWM
UART
プリスケーラ
ポート CMOS 入出力ポート
7
CMOS 入出力ポート
ポ
｜
ト
5
8 ビット PWM
CMOS 入出力ポート
P70* ∼ P72*
P40 / AN0* ∼
P43 / AN3*
CMOS 入出力ポート
内
部
バ
ス
UART
8 ビット
シリアル
I/O
シ
リ
ア
ル
機
能
切
換
え
ポ
｜
ト
3
8/16 ビット
キャプチャ・
タイマ /
カウンタ
外部割込み 1
P30 / UCK / SCK
P31 / UO / SO
P32 / UI / SI
3
P33 / EC
P34 / TO / INT10
2
P35 / INT11,
P36 / INT12
512 バイト RAM
12 ビット PPG
P37 / BZ / PPG
F2MC - 8 L CPU
その他の端子
VCC, VSS, C
16 K バイト ROM
ワイルドレジスタ
ブザー出力
CMOS 入出力ポート
＊：大電流駆動タイプ
12
DS07–12561–2
MB89202 シリーズ
■ CPU コア
1. メモリ空間
MB89202 シリーズのメモリ空間は 64 K バイトであり , この空間の中に I/O 領域 , データ領域 , プログラム領域のすべて
を格納します。I/O 領域はアドレスの最下位近くにあり , データ領域はそのすぐ上に配置します。
データ領域は , 用途別に
レジスタ領域, スタック領域, ダイレクト領域などに分割できます。プログラム領域は正反対にアドレス空間の最上位付近
にあり, その中でも最も上位に割込み・リセットベクトルやベクトルコール命令のテーブルなどを配置します。
MB89202シ
リーズのメモリ空間の構造を以下に示します。
・メモリ空間
MB89202
MB89202Y
0000H
MB89F202
MB89F202Y
0000H
I/O
0080H
I/O
0080H
RAM 512 バイト
0100H
0200H
レ
ジ
ス
タ
0280H
MB89V201
0000H
I/O
0080H
RAM 512 バイト
RAM 512 バイト
0100H
0200H
レ
ジ
ス
タ
0280H
0100H
0200H
レ
ジ
ス
タ
0280H
使用禁止
使用禁止
使用禁止
8000H
C000H
C000H
ROM
16K バイト
FFFFH
DS07–12561–2
外部 EPROM
32 K バイト
Flash
16 K バイト
FFFFH
FFFFH
13
MB89202 シリーズ
2. レジスタ
MB89202 シリーズには CPU 内にある専用のレジスタとメモリ内にある汎用レジスタの 2 つの種類のレジスタがありま
す。専用レジスタは以下のものが該当します。
プログラムカウンタ (PC)
アキュムレータ (A)
テンポラリアキュムレータ (T)
インデックスレジスタ (IX)
エクストラポインタ (EP)
スタックポインタ (SP)
プログラムステータス (PS)
：16 ビット長 , 命令格納位置を示します。
：16 ビット長 , 演算などの一時記憶レジスタで 8 ビットデータ処理命令では下位
側の 1 バイトを使用します。
：16 ビット長 , アキュムレータとの間で演算を行ないます。8 ビットデータ処理
命令では下位側の 1 バイトを使用します。
：16 ビット長 , インデックス修飾を行なうレジスタです。
：16 ビット長 , メモリアドレスを示すポインタです。
：16 ビット長 , スタック領域を示します。
：16 ビット長 , レジスタポインタやコンディションコードを格納するレジスタで
す。
16 ビット
初期値
FFFDH
：プログラムカウンタ
PC
A
：アキュムレータ
不定
T
：テンポラリアキュムレータ
不定
IX
：インデックスレジスタ
不定
EP
：エクストラポインタ
不定
SP
：スタックポインタ
不定
RP
CCR
：プログラムステータス
I フラグ＝ 0, IL1, 0 ＝ 11
他のビットは不定
PS
さらに , PS は上位 8 ビットがレジスタバンクポインタ (RP) , 下位 8 ビットがコンディションコードレジスタ (CCR) と
分けることができます ( 下図を参照してください ) 。
・プログラムステータスレジスタの構成
RP
PS
bit15 bit14 bit13 bit12 bit11 bit10 bit9
R4
R3 R2 R1 R0
−
−
CCR
bit8
−
bit7
H
bit6
I
bit5
IL1
bit4
IL0
bit3
N
bit2
Z
bit1
bit0
V
C
CCR 初期値
X011XXXXB
H フラグ
I フラグ
IL1, 0
N フラグ
Z フラグ
V フラグ
C フラグ
X：不定
14
DS07–12561–2
MB89202 シリーズ
RP は現在使用しているレジスタバンクのアドレスを示すもので , RP の内容と実アドレスの関係は下図に示す変換規則
になっています。
・汎用レジスタ領域の実アドレス変換規則
RP 上位
"0"
発生アドレス
"0"
"0"
"0"
"0"
"0"
"0"
A15 A14 A13 A12 A11 A10
A9
"1"
A8
R4
R3
A7
A6
オペコード下位
R2
A5
R1
A4
R0
A3
b2
A2
b1
A1
b0
A0
CCR は演算の結果や転送データの内容を示すビットと , 割込み時の CPU の動作を制御するビットがあります。
H フラグ ：演算の結果 , ビット 3 からビット 4 への繰上げや借越しが発生したとき “1” にセットされ , それ以外のとき
は “0” にクリアされます。このフラグは 10 進補正命令用です。
I フラグ ：このフラグが “1” のとき割込みを許可し , “0” のとき割込みを禁止します。リセット時に “0” になります。
IL1, 0
：現在許可している割込みのレベルを示します。このビットが示す値より強い割込み要求があった場合の
み , 割込み処理を行ないます。
IL1
IL0
0
0
0
1
1
0
2
1
1
3
割込みレベル
1
強弱
強い
弱い＝割込みなし
N フラグ ：演算の結果 , 最上位ビットが “1” のとき “1” にセットされ , “0” のときは “0” にクリアされます。
Z フラグ ：演算の結果が , “0” であれば “1” にセットされ , それ以外のときは “0” にクリアされます。
V フラグ ：演算の結果 , 2 の補数のオーバフローが発生したとき “1” にセットされ , 発生しなかったときは “0” にクリア
されます。
C フラグ ：演算の結果 , ビット 7 からの繰上げ ( キャリー) やビット 7 への借越し ( ボロー) が発生したとき “1” にセッ
トされ , 発生しなかったときは “0” にクリアされます。また , シフト命令ではシフトアウトした値になりま
す。
DS07–12561–2
15
MB89202 シリーズ
また , 汎用レジスタとして , 以下のものがあります。
汎用レジスタ：8 ビット長 , データを格納するレジスタ
汎用レジスタは 8 ビット長のレジスタで , メモリ上のレジスタバンク内にあります。1 バンクあたり 8 個のレジスタがあ
り , MB89202 シリーズでは全部で 16 バンクまで使用することができます。現在使用しているバンクはレジスタバンクポ
インタ (RP) で示します。
・レジスタバンク構成
ここのアドレス＝ 0100H ＋ 8 × (RP)
R0
R1
R2
R3
R4
R5
R6
R7
16 バンク
メモリ領域
16
DS07–12561–2
MB89202 シリーズ
■ I/O マップ
アドレス
レジスタ略称
レジスタ名称
0000H
PDR0
ポート 0 データレジスタ
0001H
DDR0
ポート 0 データ方向レジスタ
書込み /
読出し
初期値
R/W
XXXXXXXX
W
00000000
∼
0002H
予約領域
0006H
0007H
SYCC
システムクロック制御レジスタ
R/W
1− − MM 1 0 0
0008H
STBC
スタンバイ制御レジスタ
R/W
00010−−−
0009H
WDTC
ウォッチドッグタイマ制御レジスタ
W
0 − − −XXXX
000AH
TBTC
タイムベースタイマ制御レジスタ
R/W
00−−−000
R/W
XXXXXXXX
000BH
予約領域
000CH
PDR3
ポート 3 データレジスタ
000DH
DDR3
ポート 3 データ方向レジスタ
W
00000000
000EH
RSFR
リセットフラグレジスタ
R
XXXX − − − −
000FH
PDR4
ポート 4 データレジスタ
R/W
− − − − XXXX
0010H
DDR4
ポート 4 データ方向レジスタ
R/W
−−−−0000
0011H
OUT4
ポート 4 出力形式レジスタ
R/W
−−−−0000
0012H
PDR5
ポート 5 データレジスタ
R/W
−−−−−−−X
0013H
DDR5
ポート 5 データ方向レジスタ
R/W
−−−−−−−0
0014H
RCR21
12 ビット PPG 制御レジスタ 1
R/W
00000000
0015H
RCR22
12 ビット PPG 制御レジスタ 2
R/W
−−000000
0016H
RCR23
12 ビット PPG 制御レジスタ 3
R/W
0−000000
0017H
RCR24
12 ビット PPG 制御レジスタ 4
R/W
−−000000
0018H
BZCR
ブザーレジスタ
R/W
−−−−−000
0019H
TCCR
キャプチャ制御レジスタ
R/W
00000000
001AH
TCR1
タイマ 1 制御レジスタ
R/W
00000000
001BH
TCR0
タイマ 0 制御レジスタ
R/W
000−0000
001CH
TDR1
タイマ 1 データレジスタ
R/W
XXXXXXXX
001DH
TDR0
タイマ 0 データレジスタ
R/W
XXXXXXXX
001EH
TCPH
キャプチャデータレジスタ H
R
XXXXXXXX
001FH
TCPL
キャプチャデータレジスタ L
R
XXXXXXXX
0020H
TCR2
タイマ出力制御レジスタ
R/W
−−−−−−00
R/W
0−000000
W
XXXXXXXX
0021H
予約領域
0022H
CNTR
PWM 制御レジスタ
0023H
COMR
PWM コンペアレジスタ
0024H
EIC1
外部割込み 1 制御レジスタ 1
R/W
00000000
0025H
EIC2
外部割込み 1 制御レジスタ 2
R/W
−−−−0000
（続く）
DS07–12561–2
17
MB89202 シリーズ
アドレス
レジスタ略称
レジスタ名称
書込み /
読出し
初期値
0026H
予約領域
0027H
0028H
SMC
シリアルモードコントロールレジスタ
R/W
00000−00
0029H
SRC
シリアルレートコントロールレジスタ
R/W
−−011000
002AH
SSD
シリアルステータス アンド データレジスタ
R/W
00100−1X
SIDR
シリアルインプットデータレジスタ
R
XXXXXXXX
SODR
シリアルアウトプットデータレジスタ
W
XXXXXXXX
R/W
−−−−0010
002BH
002CH
UPC
クロック分周選択レジスタ
∼
002DH
予約領域
002FH
0030H
ADC1
A/D 制御レジスタ 1
R/W
−0000000
0031H
ADC2
A/D 制御レジスタ 2
R/W
−0000001
0032H
ADDH
A/D データレジスタ H
R
− − − − − − XX
0033H
ADDL
A/D データレジスタ L
R
XXXXXXXX
0034H
ADEN
A/D 許可レジスタ
R/W
00000000
0035H
予約領域
0036H
EIE2
外部割込み 2 制御レジスタ 1
R/W
00000000
0037H
EIF2
外部割込み 2 制御レジスタ 2
R/W
−−−−−−−0
0038H
予約領域
0039H
SMR
シリアルモードレジスタ
R/W
00000000
003AH
SDR
シリアルデータレジスタ
R/W
XXXXXXXX
003BH
SSEL
シリアル機能切換えレジスタ
R/W
−−−−−−−0
∼
003CH
予約領域
003FH
0040H
WRARH0
上位アドレス設定レジスタ
R/W
XXXXXXXX
0041H
WRARL0
下位アドレス設定レジスタ
R/W
XXXXXXXX
0042H
WRDR0
データ設定レジスタ 0
R/W
XXXXXXXX
0043H
WRARH1
上位アドレス設定レジスタ
R/W
XXXXXXXX
0044H
WRARL1
下位アドレス設定レジスタ
R/W
XXXXXXXX
0045H
WRDR1
データ設定レジスタ 1
R/W
XXXXXXXX
0046H
WREN
アドレス比較 EN レジスタ
R/W
XXXXXX 0 0
0047H
WROR
ワイルドレジスタデータテストレジスタ
R/W
−−−−−−00
∼
0048H
予約領域
005FH
0060H
PDR6
ポート 6 データレジスタ
R/W
− − − − − − XX
0061H
DDR6
ポート 6 データ方向レジスタ *
R/W
−−−−−−00
0062H
PUL6
ポート 6 プルアップ設定レジスタ
R/W
−−−−−−00
0063H
PDR7
ポート 7 データレジスタ
R/W
− − − − − XXX
（続く）
18
DS07–12561–2
MB89202 シリーズ
（続き）
アドレス
レジスタ略称
0064H
DDR7
0065H
PUL7
書込み /
読出し
初期値
ポート 7 データ方向レジスタ
R/W
−−−−−000
ポート 7 プルアップ設定レジスタ
R/W
−−−−−000
レジスタ名称
∼
0066H
予約領域
006FH
0070H
PUL0
ポート 0 プルアップ設定レジスタ
R/W
00000000
0071H
PUL3
ポート 3 プルアップ設定レジスタ
R/W
00000000
0072H
PUL5
ポート 5 プルアップ設定レジスタ
R/W
−−−−−−−0
R/W
000X−−−−
∼
0073H
予約領域
0078H
0079H
FMCS
フラッシュメモリコントロール
ステータスレジスタ
007AH
予約領域
007BH
ILR1
割込みレベル設定レジスタ 1
W
11111111
007CH
ILR2
割込みレベル設定レジスタ 2
W
11111111
007DH
ILR3
割込みレベル設定レジスタ 3
W
11111111
007EH
ILR4
割込みレベル設定レジスタ 4
W
11111111
007FH
ITR
割込みテストレジスタ
禁止
−−−−−−00
−：未使用 , ×：不定 , M：マスクオプションで設定
＊ : MB89F202/F202Y では使用しません。
（注意事項）予約領域は使用しないでください。
DS07–12561–2
19
MB89202 シリーズ
■ 電気的特性
1. 絶対最大定格
項目
記号
定格値
最小
最大
単位
備考
電源電圧 *
VCC
VSS − 0.3
VSS ＋ 6.0
V
入力電圧 *
VI
VSS − 0.3
VCC ＋ 0.3
V
出力電圧 *
VO
VSS − 0.3
VSS ＋ 6.0
V
“L” レベル最大出力電流
IOL
⎯
15
mA
IOLAV1
⎯
4
mA
平均値 ( 動作電流×動作率 )
P40 ∼ P43 および P70 ∼ P72
を除く
IOLAV2
⎯
12
mA
平均値 ( 動作電流×動作率 )
P40 ∼ P43, P70 ∼ P72
“L” レベル最大総出力電流
ΣIOL
⎯
100
mA
“H” レベル最大出力電流
IOH
⎯
− 10
mA
P60，P61 を除く
“H” レベル平均出力電流
IOHAV
⎯
−4
mA
平均値 ( 動作電流×動作率 )
“H” レベル最大総出力電流
ΣIOH
⎯
− 50
mA
消費電力
Pd
⎯
200
mW
動作温度
Ta
− 40
＋ 85
°C
保存温度
Tstg
− 55
＋ 150
°C
“L” レベル平均出力電流
＊：VSS ＝ 0.0 V を基準にしています。
＜注意事項＞ 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ
ります。したがって , 定格を一項目でも超えることのないようご注意ください。
2. 推奨動作条件
(VSS = 0.0 V)
項目
記号
規格値
単位
備考
最小
最大
2.2
5.5
V
MB89202/202Y
3.5
5.5
V
MB89F202/F202Y
2.7
5.5
V
MB89V201
1.5
5.5
V
ストップ時の RAM 状態保持
VIH
0.7 VCC
VCC ＋ 0.3
V
P00 ∼ P07, P31, P37, P40 ∼ P43,
P50, P60, P61, P70 ∼ P72
VIHS
0.8 VCC
VCC ＋ 0.3
V
RST, EC, INT20 ∼ INT27, UCK/
SCK, INT10 ∼ INT12, P30,
P32 ∼ P36, UI/SI
VIL
VSS − 0.3
0.3 VCC
V
P00 ∼ P07, P31, P37, P40 ∼ P43,
P50, P60, P61, P70 ∼ P72
VILS
VSS − 0.3
0.2 VCC
V
RST, EC, INT20 ∼ INT27, UCK/
SCK, INT10 ∼ INT12, P30,
P32 ∼ P36, UI/SI
オープンドレイン出力端子
印加電圧
VD
VSS − 0.3
VCC ＋ 0.3
V
P40 ∼ P43, RST
動作温度
Ta
− 40
＋ 85
°C
周囲温度での , MB89F202/F202Y
のフラッシュメモリの書込みを
推奨します。
電源電圧
VCC
“H” レベル入力電圧
“L” レベル入力電圧
20
DS07–12561–2
MB89202 シリーズ
MB89202/202Y, MB89V201 の動作保証範囲
6
5.5
5
アナログ精度保証範囲
4.5
動作電圧 (V)
4
動作保証範囲
3.5
3
2.7
2.2
2
：この領域は MB89202/202Y
使用時のみの保証範囲です。
1
0
1
2
3
4
5
6
7
8
9
10
11
12.5
9
10
11
12.5
動作周波数 (MHz)
MB89F202/F202Y の動作保証範囲
6
5.5
アナログ精度保証範囲
5
動作電圧 (V)
4.5
4
動作保証範囲
3.5
3
2
1
0
1
2
3
4
5
6
7
8
動作周波数 (MHz)
＜注意事項＞ 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条
件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼
性に悪影響を及ぼすことがあります。
データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され
ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。
DS07–12561–2
21
MB89202 シリーズ
3. 直流規格
(VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, FCH ＝ 12.5 MHz ( 外部クロック ) , Ta ＝− 40 °C ∼＋ 85 °C)
項目
記号
端子名
条件
規格値
最小
標準
最大
単
位
備考
VIH
P00 ∼ P07, P31, P37,
P40 ∼ P43, P50,
P60, P61, P70 ∼ P72
⎯
0.7 VCC
⎯
VCC ＋ 0.3
V
VIHS
P30, P32 ∼ P36, RST,
UCK/SCK,UI/SI, EC,
INT20 ∼ INT27,
INT10 ∼ INT12
⎯
0.8 VCC
⎯
VCC ＋ 0.3
V
VIL
P00 ∼ P07, P31, P37,
P40 ∼ P43, P50,
P60, P61, P70 ∼ P72
⎯
VSS − 0.3
⎯
0.3 VCC
V
VILS
P30, P32 ∼ P36, RST,
UCK/SCK, UI/SI, EC,
INT20 ∼ INT27,
INT10 ∼ INT12
⎯
VSS − 0.3
⎯
0.2 VCC
V
オープン
ドレイン
出力端子
印加電圧
VD
P40 ∼ P43, RST
⎯
VSS − 0.3
⎯
VCC ＋ 0.3
V
“H” レベル
出力電圧
VOH
P00 ∼ P07, P30 ∼ P37,
P40 ∼ P43, P50,
P70 ∼ P72
IOH ＝− 4.0 mA
4.0
⎯
⎯
V
VOL1 P00 ∼ P07, P30 ∼ P37,
P50, RST
IOL ＝ 4.0 mA
⎯
⎯
0.4
V
VOL2 P40 ∼ P43, P70 ∼ P72
IOL ＝ 12.0 mA
⎯
⎯
0.4
V
0.45 V ＜ VI ＜ VCC
⎯
⎯
±5
プルアップ
µA 抵抗なしの
場合
“H” レベル
入力電圧
“L” レベル
入力電圧
“L” レベル
出力電圧
入力リーク
電流
プルアップ
抵抗値
ILI
RPULL
P00 ∼ P07, P30 ∼ P37,
P40 ∼ P43, P50,
P60, P61, RST,
P70 ∼ P72
P00 ∼ P07, P30 ∼ P37,
P50, RST, P70 ∼ P72
P00 ∼ P07, P30 ∼ P37,
P50, P70 ∼ P72
VI ＝ 0.0 V
25
50
100
kΩ
MB89202/
202Y
MB89F202/
F202Y
（続く）
22
DS07–12561–2
MB89202 シリーズ
（続き）
(VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, FCH ＝ 12.5 MHz ( 外部クロック ) , Ta ＝− 40 °C ∼＋ 85 °C)
項目
記号
端子名
条件
規格値
最小
標準
最大
単
位
⎯
8
12
mA
MB89202/
202Y
⎯
6
9
mA
MB89F202/
F202Y
⎯
10
15
mA
MB89202/
202Y
⎯
8
12
mA
MB89F202/
F202Y
⎯
4
6
mA
MB89202/
202Y
⎯
3
5
mA
MB89F202/
F202Y
⎯
⎯
1
µA
MB89202/
202Y
⎯
⎯
10
µA
MB89F202/
F202Y
⎯
10
⎯
pF
A/D 非起動
通常動作時
( 外部クロック ,
ギア最高速 )
ICC
A/D 起動
VCC
電源電流
ICCS
ICCH
入力容量
DS07–12561–2
CIN
スリープ時
( 外部クロック ,
ギア最高速 )
ストップ時
Ta ＝＋ 25 °C
( 外部クロック )
C, VCC, VSS 以外
A/D 非起動
A/D 非起動
⎯
備考
23
MB89202 シリーズ
4. 交流規格
(1) リセットタイミング
(VSS ＝ 0.0 V, Ta ＝− 40 °C ∼＋ 85 °C)
項目
RST “L” パルス幅
内部リセットパルス拡張
記号
条件
tZLZH
tirst
規格値
単位
最小
最大
⎯
45
⎯
ns
⎯
48 tHCYL*
⎯
ns
備考
＊：tHCYL 発振クロック 1 周期時間
tZLZH
0.8 VCC
0.2 VCC
0.2 VCC
RST
内部リセット
信号
tirst
（注意事項）• パワーオンリセットオプションがオンになっていないときは , 発振が安定するまで外部リセットをオンのま
まにしておいてください。
•外部リセット端子(RST)に規格値未満のリセットパルスが入力された場合, 誤動作を起こすことがあります。
外部リセット端子 (RST) に規格値未満のリセットパルスが入力されないようにしてください。
(2) パワーオンリセット
(VSS ＝ 0.0 V, Ta ＝− 40 °C ∼＋ 85 °C)
項目
記号
tR
電源立上り時間
tOFF
電源切断時間
条件
⎯
tR
規格値
単位
最小
最大
⎯
50
ms
1
⎯
ms
備考
繰返し動作のため
tOFF
3.5 V
VCC
0.2 V
0.2 V
0.2 V
（注意事項）電源電圧は , 所定の初期値の発振安定待ち時間内に動作を行なうのに最小限必要な電圧になっているように
してください。
24
DS07–12561–2
MB89202 シリーズ
(3) クロックタイミング規格
(VSS ＝ 0.0 V, Ta ＝− 40 °C ∼＋ 85 °C)
項目
記号
単位
最小
最大
FCH
1
12.5
MHz
tXCYL
80
1000
ns
20
⎯
ns
⎯
10
ns
クロック周波数
クロックサイクルタイム
規格値
条件
入力クロックパルス幅
tWH
tWL
入力クロック立上り ,
立下り時間
tCR
tCF
⎯
備考
・ X0, X1 タイミングおよび印加条件
tXCYL
tWH
tWL
tCR
X0
tCF
0.8 VCC 0.8 VCC
0.2 VCC
0.2 VCC
0.2 VCC
・ メインクロック印加条件
水晶振動子使用時
または
セラミック振動子使用時
X0
X1
外部クロック使用時
X0
X1
開放
(4) インストラクションサイクル
項目
記号
標準
単位
インストラクションサイクル
( 最小命令実行時間 )
tINST
4/FCH, 8/FCH, 16/FCH, 64/FCH
µs
DS07–12561–2
備考
FCH ＝ 12.5 MHz 動作時 (4/FCH)
tINST ＝ 0.32 µs
25
MB89202 シリーズ
(5) 周辺入力タイミング
(VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, Ta ＝− 40 °C ∼＋ 85 °C)
項目
記号
周辺入力 “H” パルス幅
tILIH
周辺入力 “L” パルス幅
tIHIL
規格値
端子名
INT10 ∼ INT12,
INT20 ∼ INT27, EC
単位
最小
最大
2 tINST*
⎯
µs
2 tINST*
⎯
µs
備考
＊：tINST については , 「 (4) インストラクションサイクル」を参照してください。
tIHIL
tILIH
INT10 ∼ INT12
INT20 ∼ INT27, EC
0.8 VCC 0.8 VCC
0.2 VCC
0.2 VCC
(VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, Ta ＝− 40 °C ∼＋ 85 °C)
項目
記号
端子名
周辺入力 “H” ノイズリミット
tIHNC
周辺入力 “L” ノイズリミット
tILNC
P00 ∼ P07, P30 ∼ P37,
P40 ∼ P43, P50, P60,
P61, P70 ∼ P72, RST,
EC, INT20 ∼ INT27,
INT10 ∼ INT12
P00 ∼ P07, P30 ∼ P37,
P40 ∼ P43, P50,
P60, P61, P70 ∼ P72,
RST, EC, INT20 ∼ INT27,
INT10 ∼ INT12
26
tIHNC
規格値
単位
最小
標準
最大
⎯
45
⎯
ns
⎯
45
⎯
ns
備考
tILNC
0.8 VCC 0.8 VCC
0.2 VCC
0.2 VCC
DS07–12561–2
MB89202 シリーズ
(6) UART, シリアル I/O タイミング
(VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, Ta ＝− 40 °C ∼＋ 85 °C)
項目
記号
端子名
規格値
条件
シリアルクロックサイクルタイム tSCYC UCK/SCK
UCK/SCK ↓→ SO 時間
tSLOV UCK/SCK, SO
有効 SI → UCK/SCK ↑
tIVSH
UCK/SCK, SI
UCK/SCK ↑→
有効 SI ホールド時間
tSHIX
UCK/SCK, SI
シリアルクロック “H” パルス幅
単位
最小
最大
2 tINST ＊
⎯
µs
− 200
＋ 200
ns
＊
⎯
µs
1/2 tINST ＊
⎯
µs
tSHSL UCK/SCK
tINST ＊
⎯
µs
シリアルクロック “L” パルス幅
tSLSH UCK/SCK
tINST ＊
⎯
µs
UCK/SCK ↓→ SO 時間
tSLOV UCK/SCK, SO
0
200
ns
有効 SI → UCK/SCK
tIVSH
UCK/SCK, SI
1/2 tINST ＊
⎯
µs
UCK/SCK ↑→
有効 SI ホールド時間
tSHIX
UCK/SCK, SI
1/2 tINST ＊
⎯
µs
内部シフト
クロックモード
外部シフト
クロックモード
1/2 tINST
備考
＊：tINST については , 「 (4) インストラクションサイクル」を参照してください。
・ 内部シフトクロックモード
tSCYC
2.4 V
UCK/SCK
0.8 V
0.8 V
tSLOV
2.4 V
0.8 V
SO
tIVSH
tSHIX
0.8 VCC 0.8 VCC
0.2 VCC 0.2 VCC
SI
・ 外部シフトクロックモード
tSLSH
tSHSL
0.8 VCC
UCK/SCK
0.2 VCC
0.8 VCC
0.2 VCC
tSLOV
SO
2.4 V
0.8 V
tIVSH
SI
DS07–12561–2
tSHIX
0.8 VCC 0.8 VCC
0.2 VCC 0.2 VCC
27
MB89202 シリーズ
5. A/D コンバータ
(1) A/D コンバータ電気的特性
(VSS ＝ 0.0 V, Ta ＝− 40 °C ∼＋ 85 °C)
項目
記号
分解能
総合誤差
直線性誤差
⎯
微分直線性誤差
規格値
単位
最小
標準
最大
⎯
⎯
10
bit
− 5.0
⎯
＋ 5.0
LSB
− 3.0
⎯
＋ 3.0
LSB
− 2.5
⎯
＋ 2.5
LSB
ゼロトランジション電圧
VOT
VSS − 3.5 LSB
VSS ＋ 0.5 LSB
VSS ＋ 4.5 LSB
V
フルスケールトランジション電圧
VFST
VCC − 6.5 LSB
VCC − 1.5 LSB
VCC ＋ 2.0 LSB
V
A/D モード変換時間
⎯
⎯
⎯
38 tINST ＊
µs
アナログポート入力電流
IAIN
⎯
⎯
10
µA
アナログ入力電圧範囲
⎯
0
⎯
VCC
V
VCC
4.5
⎯
5.5
V
A/D 精度保証の電源電圧
備考
＊：tINST については , 「4. 交流規格 (4) インストラクションサイクル」を参照してください。
28
DS07–12561–2
MB89202 シリーズ
(2) A/D コンバータの用語の定義
・分解能
A/D コンバータにより識別可能なアナログ変化
10 ビットなら , アナログ電圧を 210 ＝ 1024 に分解することが可能
・直線性誤差 ( 単位：LSB)
デバイスのゼロトランジション点 (“00 0000 0000”↔“00 0000 0001”) とフルスケールトランジション点
(“11 1111 1111”↔“11 1111 1110”) とを結んだ直線と , 実際の変換特性との誤差
・微分直線性誤差 ( 単位：LSB)
出力コードを 1LSB 変化させるのに必要な入力電圧の理想値からの偏差
・総合誤差 ( 単位：LSB)
理想変換値と実際の変換値との差
理想入出力特性
総合誤差
VFST
3FFH
3FFH
3FEH
3FEH
1.5 LSB
3FDH
デジタル出力
デジタル出力
3FDH
004H
VOT
003H
実際の変換特性
{1 LSB × N + 0.5 LSB}
004H
VNT
実際の変換特性
003H
1 LSB
002H
002H
001H
理想特性
001H
0.5 LSB
AVSS
VCC
AVSS
VCC
アナログ入力
1 LSB ＝
VFST − VOT
1022
アナログ入力
(V)
VNT −｛1 LSB × N ＋ 0.5 LSB｝
1 LSB
デジタル出力 N の総合誤差＝
ゼロトランジション誤差
フルスケールトランジション誤差
理想特性
004H
実際の変換特性
3FFH
実際の変換特性
デジタル出力
デジタル出力
003H
002H
実際の変換特性
理想特性
3FEH
VFST
( 実測値 )
3FDH
001H
実際の変換特性
VOT
( 実測値 )
AVSS
3FCH
VCC
アナログ入力
AVSS
VCC
アナログ入力
（続く）
DS07–12561–2
29
MB89202 シリーズ
（続き）
直線性誤差
3FFH
3FEH
微分直線性誤差
理想特性
実際の変換特性
N+1
{1 LSB × N + VOT}
実際の変換特性
VFST
( 実測値 )
VNT
004H
実際の変換特性
003H
N
N−1
VNT
実際の変換特性
N−2
VOT ( 実測値 )
AVSS
VCC
アナログ入力
デジタル出力 N の
直線性誤差
デジタル出力 N の
微分直線性誤差
30
V (N + 1) T
理想特性
002H
001H
デジタル出力
デジタル出力
3FDH
VCC
AVSS
アナログ入力
＝ VNT −｛1 LSB × N ＋ VOT｝
1 LSB
＝ V (N ＋ 1) T − VNT − 1
1 LSB
DS07–12561–2
MB89202 シリーズ
(3) A/D コンバータの注意事項
・アナログ入力の外部インピーダンスとサンプリング時間について
サンプルホールド付き A/D 変換器です。外部インピーダンスが高くサンプリング時間を十分に確保できない場合には ,
内部サンプルホールド用コンデンサに十分にアナログ電圧が充電されず , A/D 変換精度に影響を及ぼします。
・アナログ入力回路模型図
R
アナログ入力
コンパレータ
↑
サンプリング時
C
ON
R
2.2 kΩ ( 最大 )
2.0 kΩ ( 最大 )
MB89202/202Y
MB89F202/F202Y
C
45 pF ( 最大 )
16 pF ( 最大 )
( 注意事項 ) 数値は参考値です。
・A/D 変換精度規格を満足するために , 外部インピーダンスと最小サンプリング時間の関係から , サンプリング時間を最
小値より長くなるように , 動作周波数を調整するか , 外部インピーダンスを下げてご使用ください。
・外部インピーダンスと最小サンプリング時間の関係
( 外部インピーダンス＝ 0 kΩ ∼ 100 kΩ の場合 )
MB89202/202Y
MB89F202/F202Y
100
20
90
18
外部インピーダンス (kΩ)
外部インピーダンス (kΩ)
MB89F202/F202Y
( 外部インピーダンス＝ 0 kΩ ∼ 20 kΩ の場合 )
80
70
60
50
40
30
20
10
0
0
5
10
15
20
25
30
35
MB89202/202Y
16
14
12
10
8
6
4
2
0
0
1
最小サンプリング時間 (µs)
2
3
4
5
6
7
8
最小サンプリング時間 (µs)
・ サンプリング時間を十分に確保できない場合は , アナログ入力端子に 0.1 µF 程度のコンデンサを接続してください。
・誤差について
|VCC − AVSS| が小さくなるに従って , 相対的な誤差は大きくなります。
6. フラッシュメモリ書込み / 消去特性
項目
規格値
単位
備考
最小
標準
最大
チップ消去時間 (16 K バイト )
⎯
0.5*1
7.5*2
s
内部での消去前書込み時間を除く
バイト書込み時間
⎯
32
3600
µs
システムレベルでのオーバヘッド時間を除く
書込み / 消去回数
10,000
⎯
⎯
cycle
＊ 1 : Ta = ＋ 25 °C, VCC = 3.0 V, 10,000 サイクル
＊ 2 : Ta = ＋ 85 °C, VCC = 2.7 V, 10,000 サイクル
DS07–12561–2
31
MB89202 シリーズ
■ 特性例
1. 電源電流
・MB89202/202Y/F202/F202Y：4 MHz ( 外部クロック使用時 )
MB89F202/F202Y
通常動作時
(ICC1 − VCC, ICC2 − VCC)
MB89202/202Y
通常動作時
(ICC1 − VCC, ICC2 − VCC)
(FCH = 4 MHz, Ta = +25 °C)
4.0
(FCH = 4 MHz, Ta = +25 °C)
3.0
2.0
ICC1
( ギア 4 分周 )
ICC1
( ギア 4 分周 )
ICC (mA)
ICC (mA)
3.0
2.0
1.0
ICC2 ( ギア 64 分周 )
1.0
ICC2
( ギア 64 分周 )
0.0
0.0
1
2
3
4
5
6
1
7
2
3
(FCH = 4 MHz, Ta = +25 °C)
6
7
(FCH = 4 MHz, Ta = +25 °C)
1.5
1.0
ICCs1
( ギア 4 分周 )
ICCS (mA)
ICCS (mA)
1.0
ICCs1
( ギア 4 分周 )
0.5
0.5
ICCs2
( ギア 64 分周 )
ICCs2
( ギア 64 分周 )
0.0
0.0
1
2
3
4
VCC (V)
32
5
MB89F202/F202Y
スリープモード時
(ICCs1 − VCC, ICCs2 − VCC)
MB89202/202Y
スリープモード時
(ICCs1 − VCC, ICCs2 − VCC)
1.5
4
VCC (V)
VCC (V)
5
6
7
1
2
3
4
5
VCC (V)
6
7
DS07–12561–2
MB89202 シリーズ
・MB89202/202Y/F202/F202Y：8 MHz ( 外部クロック使用時 )
MB89F202/F202Y
通常動作時
(ICC1 − VCC, ICC2 − VCC)
MB89202/202Y
通常動作時
(ICC1 − VCC, ICC2 − VCC)
(FCH = 8 MHz, Ta = +25 °C)
8.0
(FCH = 8 MHz, Ta = +25 °C)
5.0
4.0
6.0
ICC (mA)
ICC (mA)
ICC1
( ギア 4 分周 )
4.0
ICC1
( ギア 4 分周 )
3.0
2.0
ICC2
( ギア 64 分周 )
2.0
ICC2
( ギア 64 分周 )
1.0
0.0
0.0
1
2
3
4
5
6
1
7
2
3
5
6
7
MB89F202/F202Y
スリープモード時
(ICCs1 − VCC, ICCs2 − VCC)
MB89202/202Y
スリープモード時
(ICCs1 − VCC, ICCs2 − VCC)
(FCH = 8 MHz, Ta = +25 °C)
2.5
4
VCC (V)
VCC (V)
(FCH = 8 MHz, Ta = +25 °C)
2.0
2.0
1.5
1.5
ICCS (mA)
ICCS (mA)
ICCs1
( ギア 4 分周 )
1.0
ICCs1
( ギア 4 分周 )
1.0
0.5
0.5
ICCs2
( ギア 64 分周 )
ICCs2
( ギア 64 分周 )
0.0
0.0
1
2
3
4
VCC (V)
DS07–12561–2
5
6
7
1
2
3
4
5
VCC (V)
6
7
33
MB89202 シリーズ
・MB89202/202Y/F202/F202Y：12.5 MHz ( 外部クロック使用時 )
MB89F202/F202Y
通常動作時
(ICC1 − VCC, ICC2 − VCC)
MB89202/202Y
通常動作時
(ICC1 − VCC, ICC2 − VCC)
(FCH = 12.5 MHz, Ta = +25 °C)
10.0
(FCH = 12.5 MHz, Ta = +25 °C)
5.0
9.0
4.0
8.0
ICC1
( ギア 4 分周 )
ICC1
( ギア 4 分周 )
6.0
ICC (mA)
ICC (mA)
7.0
5.0
3.0
2.0
4.0
3.0
ICC2
( ギア 64 分周 )
2.0
1.0
ICC2
( ギア 64 分周 )
1.0
0.0
0.0
1
2
3
4
5
VCC (V)
6
1
7
2
4
VCC (V)
5
6
7
MB89F202/F202Y
スリープモード時
(ICCS1 − VCC, ICCS2 − VCC)
MB89202/202Y
スリープモード時
(ICCS1 − VCC, ICCS2 − VCC)
(FCH = 12.5 MHz, Ta = +25 °C)
3.0
3
(FCH = 12.5 MHz, Ta = +25 °C)
2.0
ICCs1
( ギア 4 分周 )
2.5
1.5
ICCs1
( ギア 4 分周 )
ICCs (mA)
ICCs (mA)
2.0
1.5
1.0
ICCs2
( ギア 64 分周 )
1.0
0.5
0.5
ICCs2
( ギア 64 分周 )
0.0
0.0
1
2
3
4
VCC (V)
34
5
6
7
1
2
3
4
5
VCC (V)
6
7
DS07–12561–2
MB89202 シリーズ
・MB89202/202Y/F202/F202Y：12.5 MHz ( 外部クロック使用時）
MB89F202/F202Y
ストップモード時
(ICCH − Ta)
MB89202/202Y
ストップモード時
(ICCH − Ta)
4.0
3.5
3.5
3.0
3.0
2.5
2.5
ICCH (µA)
ICCH (µA)
(FCH = 12.5 MHz, VCC = 5.5 V)
4.0
2.0
(FCH = 12.5 MHz, VCC = 5.5 V)
2.0
1.5
1.5
1.0
1.0
0.5
0.5
0.0
0.0
-40
-15
+10
Ta ( °C)
DS07–12561–2
+35
+60
+85
-40
-15
+10
+35
+60
+85
Ta ( °C)
35
MB89202 シリーズ
2. “L” レベル出力電圧
VOL − IOL1
VOL − IOL2
VCC = 2.0 V
0.6
VCC = 2.0 V
0.6
0.5
0.5
VCC = 2.5 V
VCC = 2.5 V
0.4
VCC = 3.0 V
VOL (V)
VOL (V)
0.4
VCC = 3.5 V
VCC = 4.0 V
VCC = 4.5 V
VCC = 5.0 V
VCC = 5.5 V
VCC = 6.0 V
0.3
VCC = 3.0 V
VCC = 3.5 V
VCC = 4.0 V
VCC = 4.5 V
VCC = 5.0 V
VCC = 5.5 V
VCC = 6.0 V
0.3
0.2
0.2
0.1
0.1
0.0
0.0
1
2
3
4
5
4
6
6
8
10
12
14
16
IOL2 (mA)
IOL1 (mA)
3. “H” レベル出力電圧
(VCC − VOH) − IOH
VCC = 2.0 V
0.8
0.7
VCC = 2.5 V
VCC − VOH (V)
0.6
0.5
VCC = 3.0 V
0.4
VCC = 3.5 V
VCC = 4.0 V
VCC = 4.5 V
VCC = 5.0 V
VCC = 5.5 V
VCC = 6.0 V
0.3
0.2
0.1
0.0
−1
−2
−3
−4
−5
−6
IOH (mA)
36
DS07–12561–2
MB89202 シリーズ
■ マスクオプション一覧表
品種
MB89202
MB89202Y
指定方法
マスク発注時に指定
1
メインクロック
発振安定待ち時間の
初期値＊選択 (FCH ＝ 12.5 MHz 時 )
・ 01：214/FCH ( 約 1.31 ms)
・ 10：217/FCH ( 約 10.5 ms)
・ 11：218/FCH ( 約 21.0 ms)
選択可
218/FCH 固定
218/FCH 固定
2
リセット端子出力
・ リセット出力あり
・ リセット出力なし
選択可
リセット出力あり
リセット出力あり
3
パワーオンリセット
・ パワーオンリセットあり
・ パワーオンリセットなし
選択可
パワーオンリセット
あり
パワーオンリセット
あり
No.
MB89F202
MB89F202Y
MB89V201
指定不可
FCH：メインクロック発振周波数
＊：システムクロック制御レジスタの発振安定待ち時間選択ビット (SYCC：WT1, WT0) のセット時の初期値となります。
（注意事項）
・マスクオプション選択時の注意事項
電源投入時にパワーオンリセットを発生させ , 外部リセットを入力せずにデバイスを使用する場合は , マスクオプショ
ンにて「リセット出力あり」を選択してください。
■ オーダ型格
型格
MB89202P-SH
MB89F202P-SH
MB89202YPFV
MB89F202YPFV
MB89V201PMC1 ＊
パッケージ
備考
プラスチック・SH-DIP, 32 ピン
(DIP-32P-M06)
プラスチック・SSOP, 34 ピン
(FPT-34P-M03)
プラスチック・LQFP, 64 ピン
(FPT-64P-M24)
＊：エバリュエーションチップは MB2144-230 でのみ提供しています。
DS07–12561–2
37
MB89202 シリーズ
■ パッケージ・外形寸法図
プラスチック・SH-DIP, 32 ピン
リードピッチ
1.778mm
ロースペース
10.16mm
封止方法
プラスチックモールド
(DIP-32P-M06)
プラスチック・SH-DIP, 32 ピン
（DIP-32P-M06）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
+0.20
*28.00 –0.30
1.102
+.008
–.012
INDEX
*8.89±0.25
(.350±.010)
1.02
.040
4.70
.185
+0.30
–0.20
+.012
–.008
+0.70
–0.20
+.028
–.008
3.30
0.51(.020)
MIN.
+0.20
–0.30
+.008
.130 –.012
+0.03
0.27 –0.07
+.001
.011 –.003
1.27(.050)
MAX.
C
1.778(.070)
10.16(.400)
+0.08
0.48 –0.12
.019
+.003
–.005
0.25(.010)
2003-2008 FUJITSU MICROELECTRONICS LIMITED D32018S-c-1-2
M
0~15°
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
（続く）
38
DS07–12561–2
MB89202 シリーズ
（続き）
プラスチック・SSOP, 34 ピン
リードピッチ
0.65mm
パッケージ幅×
パッケージ長さ
6.10 × 11.00mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.45mm MAX
コード（参考）
P-SSOP34-6.1×11-0.65
(FPT-34P-M03)
プラスチック・SSOP, 34 ピン
（FPT-34P-M03）
注 1）*1 印寸法のレジン残りは片側 +0.15（.006）MAX
注 2）*2 印寸法はレジン残りを含まず。
注 3）端子幅および端子厚さはメッキ厚を含む。
注 4）端子幅はタイバ切断残りを含まず。
*1 11.00±0.10(.433±.004)
34
0.17±0.03
(.007±.001)
18
*2 6.10±0.10
(.240±.004)
INDEX
Details of "A" part
8.10±0.20
(.319±.008)
+0.20
1.25 –0.10
+.008
.049 –.004
(Mounting height)
0.25(.010)
1
0~8°
17
0.65(.0265)
"A"
+0.08
0.24 –0.07
+.003
.009 –.003
0.10(.004)
M
0.50±0.20
(.020±.008)
0.60±0.15
(.024±.006)
0.10±0.10
(.004±.004)
(Stand off)
0.10(.004)
C
2003-2008 FUJITSU MICROELECTRONICS LIMITED F34003S-c-2-4
DS07–12561–2
単位：mm （inches）
注意：括弧内の値は参考値です。
39
MB89202 シリーズ
■ 本版での主な変更内容
ページ
場所
―
―
以下の品種を追加
MB89202Y, MB89F202Y
―
―
パッケージ変更
FPT-64P-M03 → FPT-64P-M24
3
■ パッケージと品種対応
10
■ フラッシュメモリへの書込み / 消去について 「6. フラッシュライタ用アダプタと推奨フラッシュライタ」
の項目を削除
18
37
変更内容
FPT-34P-M03 パッケージの対応品種を変更
MB89202, MB89F202 → MB89202Y, MB89F202Y
■ I/O マップ
アドレス :0032H, 0033H
ADDH, ADDL の「書込み / 読出し」欄を変更
R/W → R
アドレス :0042H, 0045H
WRDR0, WRDR1 の「書込み / 読出し」欄を変更
W → R/W
■オーダ型格
オーダ型格を変更
MB89202PFV → MB89202YPFV
MB89F202PFV → MB89F202YPFV
MB89V201PFV → MB89V201PMC1
変更箇所は , 本文中のページ左側の｜によって示しています。
40
DS07–12561–2
MB89202 シリーズ
MEMO
DS07–12561–2
41
MB89202 シリーズ
MEMO
42
DS07–12561–2
MB89202 シリーズ
MEMO
DS07–12561–2
43
MB89202 シリーズ
富士通マイクロエレクトロニクス株式会社
〒 163-0722 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fml/
お問い合わせ先
富士通エレクトロニクス株式会社
〒 163-0731 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fei/
電子デバイス製品に関するお問い合わせは , こちらまで ,
0120-198-610
受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます )
携帯電話・PHS からもお問い合わせができます。
※電話番号はお間違えのないよう , お確かめのうえおかけください。
本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。
本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも
のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な
どについては , 当社はその責任を負いません。
本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施
権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので
はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。
本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい
ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を
伴う用途（原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵
器システムにおけるミサイル発射制御をいう）, ならびに極めて高い信頼性が要求される用途（海底中継器 , 宇宙衛星をいう）に使用されるよう設計・
製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用
されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。
半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ
う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。
本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き
をおとりください。
本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。
編集 プロモーション推進部