本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。 富士通マイクロエレクトロニクス DATA SHEET DS07–16703–2 32 ビット・マイクロコントローラ CMOS FR60 MB91305 シリーズ MB91305 ■ 概 要 MB91305 シリーズは , 32 ビット高性能 RISC CPU を使用し , 高性能 / 高速な CPU 処理を要求される組込み制御用に各 種 I/O リソースを内蔵したマイクロコントローラです。 DVD プレーヤ , プリンタ , TV, PDP 制御用など , 高性能な CPU 処理パワーを要求される組込み用途に最適な仕様となっ ています。 MB91305 シリーズは , FR30/40 CPU をベースにバスアクセスの強化を行い , より高速での使用に対応した FR*60 です。 *:FR は , FUJITSU RISC controller の略で , 富士通マイクロエレクトロニクス株式会社の製品です。 ■ 特 長 1. FR CPU ・ 32 ビット RISC, ロード / ストアアーキテクチャ, パイプライン 5 段 ・ USB 機能ありの場合 (MOD = 0000B):動作周波数 64 MHz [ 原発振 48 MHz] 48 MHz の 3 分周を 4 逓倍 ・ USB 機能なしの場合 (MOD = 0010B):動作周波数 64 MHz [ 原発振 16 MHz] 16 MHz の 4 逓倍 ・ 16 ビット固定長命令 ( 基本命令 ) , 1 命令 /1 サイクル ・ メモリ - メモリ間転送 , ビット処理 , バレルシフトなどの命令:組込み用途に適した命令 ・ 関数入口 / 出口命令 , レジスタ内容のマルチロードストア命令:高級言語対応命令 ・ レジスタインターロック機能:アセンブラ記述の容易化 ・ 乗算器の内蔵 / 命令レベルでのサポート - 符号付き 32 ビット乗算:5 サイクル - 符号付き 16 ビット乗算:3 サイクル ・ 割込み (PC, PS の退避 ):6 サイクル , 16 プライオリティレベル ・ ハーバードアーキテクチャにより , プログラムアクセスとデータアクセスを同時に実行可能 ・ CPU 内の 4 ワードのキューにより , 命令の先取り機能を追加 ・ FR ファミリとの命令互換 (続く) 富士通マイクロエレクトロニクスのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。 ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。 http://edevice.fujitsu.com/micom/jp-support/ Copyright©2006-2008 FUJITSU MICROELECTRONICS LIMITED All rights reserved 2008.11 MB91305 シリーズ (続き) 2. バスインタフェース 本バスインタフェースは , 外部バスと内部マクロ USB ファンクションに使用されます。 ・ 最大動作周波数:32 MHz ・ 16 ビットデータ入出力 ・ 最小 64 K バイト単位で設定可能な完全独立な 8 領域のチップセレクト出力が可能 CS2, CS3 の領域は以下のように予約されています。CS0, CS1, CS4 ∼ CS7 のみ使用できます。 - CS2 領域:USB ファンクション - CS3 領域:未使用 ・ 基本バスサイクル:2 サイクル ・ 領域ごとにプログラマブルでウェイト挿入可能な自動ウェイトサイクル発生機構 CS2, CS3 は予約されているので設定は固定になります。 ・ 24 ビットアドレスフル出力 ・ 8/16 ビットデータ入出力 ・ プリフェッチバッファ搭載 ・ 未使用データ , 未使用アドレス端子は汎用入出力やリソース機能に使用可能 ・ 各種メモリに対するインタフェースのサポート 非同期 SRAM, 非同期 ROM/ フラッシュメモリ ページモード ROM/ フラッシュメモリ ( ページサイズ 1, 2, 4, 8 可能 ) バーストモード ROM/ フラッシュメモリ (MBM29BL160D/161D/162D など ) SDRAM (FCRAM タイプも対応 , CAS Latency1 ∼ Latency8, 2/4 バンク品 ) アドレス / データマルチプレクスバス (8 ビット /16 ビット幅のみ ) ・ 基本バスサイクル:2 サイクル ・ 領域ごとにプログラマブルな自動ウェイトサイクル発生機構 ( 最大 15 サイクル ) ・ RDY 入力による外部ウェイトサイクル ・ バイトオーダリングのエンディアン設定 ( ビッグ / リトル ) (注意事項)CS0 領域はビッグエンディアンのみ ・ 書込み禁止設定 ( 読出し専用領域 ) ・ 内蔵キャッシュへの取込み許可・禁止設定 ・ プリフェッチ機能の許可・禁止設定 ・ BRQ と BGRNT を使用した外部バスアービトレーションが可能 3. 内蔵メモリ F-bus 搭載の RAM 64 K バイト 4. 命令キャッシュメモリ ・ 4 K バイト命令キャッシュ ・ 2 ウェイセットアソシアティブ方式 ・ 128 ブロック / ウェイ , 4 エントリ (4 ワード ) / ブロック ・ ロック機能:特定プログラムコードのキャッシュへの常駐化 ・ 命令 RAM 機能:キャッシュ機能を使用しない場合は命令実行用の RAM としても使用可能 5. DMAC (DMA コントローラ ) ・ 5 チャネル (ch.1, ch.2 → USB ファンクションに接続されています ) ・ 3 つの転送要因 ( 内部ペリフェラル / ソフトウェア ) ・ アドレッシングモード 32 ビットフルアドレス指定 ( 増加 / 減少 / 固定 ) ・ 転送モード ( デマンド転送 / バースト転送 / ステップ転送 / ブロック転送 ) ・ 転送データサイズは 8/16/32 ビットから選択可能 6. ビットサーチモジュール (REALOS 使用 ) 1 ワードの中の , MSB から最初の “1”/“0” ビットの位置 , または最初の変化ビットの位置を , サーチ 7. 16 ビットリロードタイマ (REALOS 用 1 チャネル含む ) ・ 16 ビットタイマ:3 チャネル ・ 内部クロックは 2/8/32 分周から選択可能 8. UART 2 DS07–16703–2 MB91305 シリーズ ・ 全二重ダブルバッファ ・ 5 チャネル ・ パリティあり / なし選択可能 ・ 非同期 ( 調歩同期 ) , CLK 同期通信の選択可能 ・ 専用ボーレート用タイマ内蔵 ・ 外部クロックを転送クロックとして使用可能 ・ 豊富なエラー検出機能あり ( パリティ, フレーム , オーバラン ) 9. I2C インタフェース ・ 4 チャネル搭載 ( ブリッジ機能搭載・5 チャネル分の端子機能 ) ・ マスタ / スレーブ送受信 ・ クロック同期化機能 ・ 転送方向検出機能 ・ バスエラー検出機能 ・ 標準モード ( 最大 100 kbps) / 高速モード ( 最大 400 kbps) に対応 ・ 送受信各 16 バイトの FIFO 機能搭載 ・ アービトレーション機能 ・ スレーブアドレス / ゼネラルコールアドレス検出機能 ・ スタートコンディションの繰返し発生および検出機能 ・ 10 ビット /7 ビットスレーブアドレス 10.割込みコントローラ ・ 外部割込み:合計 17 本 ( マスク不可割込み端子 (NMI) 1 本と通常割込み端子 (INT0 ∼ INT15) 16 本 ) ・ 内部ペリフェラルからの割込み ・ マスク不可割込み以外は , 優先レベルをプログラマブルに設定可能 (16 レベル ) ・ ストップ時のウェイクアップ用として使用可能 11.10 ビット A/D コンバータ ・ 10 ビット分解能 , 10 チャネル ・ 逐次比較変換型:変換時間:約 8.18 µs ・ 変換モード ( 単発変換モード , スキャン変換モード ) ・ 起動要因 ( ソフトウェア / 外部トリガ ) 12.PPG ・ 4 チャネル搭載 ・ 16 ビットダウンカウンタ , 周期設定用バッファ付き 16 ビットデータレジスタ ・ 内部クロックは 1/4/16/64 分周から選択可能 13.PWC ・ 1 チャネル (1 入力 ) 搭載 ・ 16 ビットアップカウンタ ・ 簡易デジタルローパスフィルタ 14.16 ビットフリーランタイマ ・ 16 ビット 1 チャネル ・ インプットキャプチャ4 チャネル 15.USB ファンクション機能 ( 機能の有無をモード端子により選択可能 ) ・ USB2.0 仕様のフルスピード・ダブルバッファ ・ エンドポイント用 FIFO の構成 CONTROL IN/OUT, BULK IN/OUT, INTERRUPT IN 16.その他のインターバルタイマ ウォッチドッグタイマ 17.I/O ポート 最大 98 ポート 18.その他の特長 ・ クロックソースとして発振回路内蔵 DS07–16703–2 3 MB91305 シリーズ ・ リセット端子として INIT を用意 ・ その他 , ウォッチドッグタイマリセット , ソフトウェアリセットあり ・ 低消費電力モードとしてストップモードとスリープモードをサポート ・ ギア機能 ・ タイムベースタイマ内蔵 ・ パッケージ:LQFP-176, 0.5 mm ピッチ , 24 mm × 24 mm ・ CMOS テクノロジ:0.18 µm ・ 電源電圧:3.3 V ± 0.3 V, 1.8 V ± 0.15 V, 2 電源 (0.18 µm) 4 DS07–16703–2 MB91305 シリーズ ■ 端子配列図 176 175 174 173 172 171 170 169 168 167 166 165 164 163 162 161 160 159 158 157 156 155 154 153 152 151 150 149 148 147 146 145 144 143 142 141 140 139 138 137 136 135 134 133 D23/P27 D22/P26 D21/P25 D20/P24 D19/P23 D18/P22 D17/P21 D16/P20 VDDI VSS VDDE PE2/DEOP2/TRG3 PE1/DACK2/TRG2 PE0/DREQ2/TRG1 PD5/DEOP1/TIN2 PD4/DACK1/TIN1 PD3/DREQ1/TIN0 PD2/DEOP0 PD1/DACK0 PD0/DREQ0 PC7/RIN/IORD PC6/TOUT2/IOWR PC5/TOUT1 PC4/TOUT0/TRG0 PC3/PPG3 PC2/PPG2 PC1/PPG1 PC0/PPG0 VDDI VSS UDM UDP VDDE PB7/INT15/ICU3 PB6/INT14/ICU2 PB5/INT13/ICU1 PB4/INT12/ICU0 PB3/INT11/FRCK PB2/INT10/ATRG PB1/INT9 PB0/INT8 PA7/INT7 PA6/INT6 PA5/INT5 (TOP VIEW) VDDE VSS VDDI D24 D25 D26 D27 D28 D29 D30 D31 VDDE VSS VDDI RD WR0/DQMUU WR1/DQMUL/P30 CS0/P31 CS1/P32 CS4/P33 CS5/P34 CS6/P35 CS7/P36 RDY/P37 P40/BGRNT P41/BRQ SYSCLK/P42 MCLKE/P43 MCLK/P44 P45/SRAS/LBA/AS P46/SCAS/BAA P47/SWE/WR VDDE VSS VDDI A0 A1 A2 A3 A4 A5 A6 A7 A8 132 131 130 129 128 127 126 125 124 123 122 121 120 119 118 117 116 115 114 113 112 111 110 109 108 107 106 105 104 103 102 101 100 99 98 97 96 95 94 93 92 91 90 89 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 PA4/INT4 PA3/INT3 PA2/INT2 PA1/INT1 PA0/INT0 NMI VDDI VSS VDDE P97/SDA4 P96/SCL4 P95/SDA3 P94/SCL3 P93/SDA2 P92/SCL2 P91/SDA1 P90/SCL1 P84/SDA0 P83/SCL0 P82/SCK4 P81/SOUT4 P80/SIN4 P75/SCK3 P74/SOUT3 P73/SIN3 P72/SCK2 P71/SOUT2 P70/SIN2 P65/SCK1 P64/SOUT1 P63/SIN1 P62/SCK0 P61/SOUT0 P60/SIN0 VDDI VSS VDDE TRST ICLK IBREAK ICD3 ICD2 ICD1 ICD0 88 87 86 85 84 83 82 81 80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49 48 47 46 45 ICS2 ICS1 ICS0 AN9/PF7 AN8/PF6 AN7/PF5 AN6/PF4 AN5/PF3 AN4/PF2 AN3/PF1 AN2/PF0 AN1 AN0 AVSS AVRH AVCC MD3 MD2 MD1 MD0 INIT VDDI X1 VSS X0 VDDE A23/P57 A22/P56 A21/P55 A20/P54 A19/P53 A18/P52 A17/P51 A16/P50 VDDI VSS VDDE A15 A14 A13 A12 A11 A10 A9 (FPT-176P-M07) DS07–16703–2 5 MB91305 シリーズ ■ 端子機能説明 ・機能端子 端子番号 169 ∼ 176 端子名 D16 ∼ D23 入出力 回路形式 * C 機 能 外部データバスの bit16 ∼ bit23 です。外バスモードのときに有効となり ます。 外バス 8 ビットモードのときはポートとして使用できます。 P20 ∼ P27 4 ∼ 11 D24 ∼ D31 C 外部データバスの bit24 ∼ bit31 です。外バスモードのときに有効となり ます。 15 RD H 外バスリードストローブ出力です。外バスモード時に有効となります。 16 WR0/ DQMUU H 外バスライトストローブ出力です。外バスモード時に有効となります。 WR をライトストローブとして使用したときには , バイトイネーブル (DQMUU) となります。 17 WR1/ DQMUL D 汎用入出力ポートです。外バスライトイネーブル出力設定を禁止にした ときに有効となります。 P30 18 CS0 P31 D CS1 19 外バスライトストローブ出力です。外バスモード時に WR1 の出力を許可 にすると有効となります。WR をライトストローブとして使用したとき には , バイトイネーブル (DQMUL) となります。 D チップセレクト 0 出力です。外バスモード時に有効となります。 汎用入出力ポートです。シングルチップモード時に有効となります。 チップセレクト 1 出力です。この機能はチップセレクト 1 出力指定が許 可のときに有効となります。 P32 汎用入出力ポートです。この機能はチップセレクト 1 出力指定が禁止の ときに有効となります。 CS4 チップセレクト 4 出力です。この機能はチップセレクト 4 出力指定が許 可のときに有効となります。 D 20 P33 汎用入出力ポートです。この機能はチップセレクト 4 出力が禁止のとき に有効となります。 CS5 チップセレクト 5 出力です。この機能はチップセレクト 5 出力指定が許 可のときに有効となります。 D 21 P34 汎用入出力ポートです。この機能はチップセレクト 5 出力が禁止のとき に有効となります。 CS6 チップセレクト 6 出力です。この機能はチップセレクト 6 出力指定が許 可のときに有効となります。 D 22 P35 汎用入出力ポートです。この機能はチップセレクト 6 出力が禁止のとき に有効となります。 CS7 チップセレクト 7 出力です。この機能はチップセレクト 7 出力指定が許 可のときに有効となります。 D 23 P36 汎用入出力ポートです。この機能はチップセレクト 7 出力が禁止のとき に有効となります。 RDY 外部レディ入力です。この機能は外部レディ入力指定が許可のときに有 効となります。 24 D P37 BGRNT D 25 P40 汎用入出力ポートです。この機能は外部レディ入力指定が禁止のときに 有効となります。 外部バス開放受付け出力です。外部バスを開放したときに “L” を出力しま す。出力指定が許可のときに有効となります。 汎用入出力ポートです。この機能は外部バス開放受付け指定が禁止のと きに有効となります。 (続く) 6 DS07–16703–2 MB91305 シリーズ 端子番号 端子名 入出力 回路形式 * BRQ 26 D 汎用入出力ポートです。この機能は外部バス開放要求指定が禁止のとき に有効となります。 SYSCLK システムクロック出力です。この機能はシステムクロック出力指定が許 可のときに有効となります。外バス動作周波数と同じクロックを出力し ます ( ストップ時に停止します ) 。 D 汎用入出力ポートです。この機能はシステムクロック出力指定が禁止の ときに有効となります。 P42 SDRAM 用クロックイネーブル信号です。 MCLKE P43 D MCLK 29 30 D 32 55 ∼ 62 メモリ用クロック出力です。この機能はメモリ用クロック出力指定が許 可のときに有効となります。外バス動作周波数と同じクロックを出力し ます ( スリープ時に停止します ) 。 汎用入出力ポートです。この機能はメモリ用クロック出力指定が禁止の ときに有効となります。 AS アドレスストローブ出力です。この機能はアドレスストローブ出力が許 可のときに有効となります。 LBA D バーストフラッシュメモリアドレスロード出力です。この機能はアドレ スロード出力指定が許可のときに有効となります。 SDRAM 用の RAS ストローブ信号です。 P45 汎用入出力ポートです。この機能はアドレスロード出力指定が禁止のと きに有効となります。 BAA バーストフラッシュメモリアドレスアドバンス出力です。この機能はア ドレスアドバンス出力指定が許可のときに有効となります。 SCAS D SDRAM 用の CAS ストローブ信号です。 P46 汎用入出力ポートです。この機能はアドレスアドバンス出力指定が禁止 のときに有効となります。 WR メモリライトストローブ出力です。この機能はライトストローブ出力指 定が許可のときに有効となります。 SWE D A0 ∼ A15 A16 ∼ A23 SDRAM ライト出力です。 汎用入出力ポートです。この機能はライトストローブ出力指定が禁止の ときに有効となります。 P47 36 ∼ 51 汎用入出力ポートです。この機能はメモリ用クロック出力指定が禁止の ときに有効となります。 P44 SRAS 31 外部バス開放要求入力です。外部バスを開放したいときに “1” を入力しま す。入力指定が許可のときに有効となります。 P41 27 28 機 能 H D P50 ∼ P57 外部アドレスバスの bit0 ∼ bit15 です。 外部アドレスバスの bit16 ∼ bit23 です。 外部アドレスバス未使用時は , ポートとして使用できます。 64 X0 66 X1 68 INIT B 外部リセット入力です ( 設定初期化リセット ) 。 69 ∼ 71 MD0 ∼ MD2 I 端子の設定により基本動作モードを設定します。VCC 端子または VSS 端 子に接続してください。 72 MD3 J 端子の設定により基本動作モードを設定します。VCC 端子または VSS 端 子に接続してください。 76, 77 AN0, AN1 M アナログ入力端子です。 A クロック ( 発振 ) 入力です。 クロック ( 発振 ) 出力です。 (続く) DS07–16703–2 7 MB91305 シリーズ 端子番号 78 ∼ 85 端子名 AN2 ∼ AN9 入出力 回路形式 * F PF0 ∼ PF7 機 能 アナログ入力端子です。 アナログ入力端子未使用時は , ポートとして使用できます。 86 ∼ 88 ICS0 ∼ ICS2 C 開発ツール用ステータス出力端子です。 89 ∼ 92 ICD0 ∼ ICD3 L 開発ツール用データ入出力端子です。 93 IBREAK J 開発ツール用ブレーク端子です。 94 ICLK D 開発ツール用クロック端子です。 95 TRST B 開発ツール用リセット端子です。 D UART0 のデータ入力です。UART0 が入力動作をしている間は , この入 力を随時使用していますので意図的に行うとき以外はポートによる出力 を停止させておく必要があります。 99 SIN0 汎用入出力ポートです。 P60 100 SOUT0 D 汎用入出力ポートです。 P61 101 102 SCK0 D 汎用入出力ポートです。 SIN1 UART1 のデータ入力です。UART1 が入力動作をしている間は , この入 力を随時使用していますので意図的に行うとき以外はポートによる出力 を停止させておく必要があります。 D 汎用入出力ポートです。 SOUT1 D 105 SCK1 D 汎用入出力ポートです。 SIN2 UART2 のデータ入力です。UART2 が入力動作をしている間は , この入 力を随時使用していますので意図的に行うとき以外はポートによる出力 を停止させておく必要があります。 D 汎用入出力ポートです。 SOUT2 D 108 SCK2 UART2 のデータ出力です。この機能は UART2 のデータ出力指定が許可 のときに有効となります。 汎用入出力ポートです。 P71 107 UART1 のクロック入出力です。この機能は UART1 のクロック出力指定 が許可のときに有効となります。 P65 P70 106 UART1 のデータ出力です。この機能は UART1 のデータ出力指定が許可 のときに有効となります。 汎用入出力ポートです。 P64 104 UART0 のクロック入出力です。この機能は UART0 のクロック出力指定 が許可のときに有効となります。 P62 P63 103 UART0 のデータ出力です。この機能は UART0 のデータ出力指定が許可 のときに有効となります。 D UART2 のクロック入出力です。この機能は UART2 のクロック出力指定 が許可のときに有効となります。 P72 汎用入出力ポートです。 SIN3 UART3 のデータ入力です。UART3 が入力動作をしている間は , この入 力を随時使用していますので意図的に行うとき以外はポートによる出力 を停止させておく必要があります。 P73 D 汎用入出力ポートです。 (続く) 8 DS07–16703–2 MB91305 シリーズ 端子番号 109 端子名 SOUT3 入出力 回路形式 * D 111 SCK3 D 汎用入出力ポートです。 SIN4 UART4 のデータ入力です。UART4 が入力動作をしている間は , この入 力を随時使用していますので意図的に行うとき以外はポートによる出力 を停止させておく必要があります。 D 汎用入出力ポートです。 SOUT4 D SCK4 D 114 D SDA0 D 116 D SDA1 D 118 K SDA2 K 120 P94 I2C バス用データ入出力端子です。この機能は I2C が動作許可のときに 有効となります。意図的に行うとき以外はポートによる出力を停止させ ておく必要があります ( 疑似オープンドレイン出力 ) 。 汎用入出力ポートです。 P93 SCL3 I2C バス用クロック入出力端子です。この機能は I2C が動作許可のとき に有効となります。意図的に行うとき以外はポートによる出力を停止さ せておく必要があります ( 疑似オープンドレイン出力 ) 。 汎用入出力ポートです。 P92 119 I2C バス用データ入出力端子です。この機能は I2C が動作許可のときに 有効となります。意図的に行うとき以外はポートによる出力を停止させ ておく必要があります ( 疑似オープンドレイン出力 ) 。 汎用入出力ポートです。 P91 SCL2 I2C バス用クロック入出力端子です。この機能は I2C が動作許可のとき に有効となります。意図的に行うとき以外はポートによる出力を停止さ せておく必要があります ( 疑似オープンドレイン出力 ) 。 汎用入出力ポートです。 P90 117 I2C バス用データ入出力端子です。この機能は I2C が動作許可のときに 有効となります。意図的に行うとき以外はポートによる出力を停止させ ておく必要があります ( 疑似オープンドレイン出力 ) 。 汎用入出力ポートです。 P84 SCL1 I2C バス用クロック入出力端子です。この機能は I2C が動作許可のとき に有効となります。意図的に行うとき以外はポートによる出力を停止さ せておく必要があります ( 疑似オープンドレイン出力 ) 。 汎用入出力ポートです。 P83 115 UART4 のクロック入出力です。この機能は UART4 のクロック出力指 定が許可のときに有効となります。 汎用入出力ポートです。 P82 SCL0 UART4 のデータ出力です。この機能は UART4 のデータ出力指定が許 可のときに有効となります。 汎用入出力ポートです。 P81 113 UART3 のクロック入出力です。この機能は UART3 のクロック出力指 定が許可のときに有効となります。 P75 P80 112 UART3 のデータ出力です。この機能は UART3 のデータ出力指定が許 可のときに有効となります。 汎用入出力ポートです。 P74 110 機 能 K I2C バス用クロック入出力端子です。この機能は I2C が動作許可のとき に有効となります。意図的に行うとき以外はポートによる出力を停止さ せておく必要があります ( 疑似オープンドレイン出力 ) 。 汎用入出力ポートです。 (続く) DS07–16703–2 9 MB91305 シリーズ 端子番号 121 端子名 SDA3 入出力 回路形式 * K 122 K SDA4 K NMI 128 ∼ 131 INT0 ∼ INT3 B NMI (Non Maskable Interrupt) 入力です。 G 外部割込み入力です。対応する外部割込みを許可している間は , この入 力を随時使用していますので意図的に行うとき以外はポートによる出力 を停止させておく必要があります。 汎用入出力ポートです。 PA0 ∼ PA3 132 INT4 G 133 ∼ 135 G 136 137 外部割込み入力です。対応する外部割込みを許可している間は , この入 力を随時使用していますので意図的に行うとき以外はポートによる出力 を停止させておく必要があります。 汎用入出力ポートです。 PA5 ∼ PA7 INT8 外部割込み入力です。対応する外部割込みを許可している間は , この入 力を随時使用していますので意図的に行うとき以外はポートによる出力 を停止させておく必要があります。 USB 機能が有効な場合 (MD3, MD2, MD1, MD0 = 0000B) , INT4 機能は USB の割込み専用として使用されるので外部割込み端子としては使用 できなくなります。 汎用入出力ポートです。 PA4 INT5 ∼ INT7 I2C バス用データ入出力端子です。この機能は I2C が動作許可のときに 有効となります。意図的に行うとき以外はポートによる出力を停止させ ておく必要があります ( 疑似オープンドレイン出力 ) 。 汎用入出力ポートです。 P97 127 I2C バス用クロック入出力端子です。この機能は I2C が動作許可のとき に有効となります。意図的に行うとき以外はポートによる出力を停止さ せておく必要があります ( 疑似オープンドレイン出力 ) 。 汎用入出力ポートです。 P96 123 I2C バス用データ入出力端子です。この機能は I2C が動作許可のときに 有効となります。意図的に行うとき以外はポートによる出力を停止させ ておく必要があります ( 疑似オープンドレイン出力 ) 。 汎用入出力ポートです。 P95 SCL4 機 能 G 外部割込み入力です。対応する外部割込みを許可している間は , この入 力を随時使用していますので意図的に行うとき以外はポートによる出力 を停止させておく必要があります。 PB0 汎用入出力ポートです。 INT9 外部割込み入力です。対応する外部割込みを許可している間は , この入 力を随時使用していますので意図的に行うとき以外はポートによる出力 を停止させておく必要があります。 G 汎用入出力ポートです。 PB1 外部割込み入力です。対応する外部割込みを許可している間は , この入 力を随時使用していますので意図的に行うとき以外はポートによる出力 を停止させておく必要があります。 INT10 138 G ATRG PB2 A/D コンバータ外部トリガ入力です。A/D の起動要因として選択した場 合は , この入力を随時使用しますので意図的に行うとき以外はポートに よる出力を停止させておく必要があります。 汎用入出力ポートです。 (続く) 10 DS07–16703–2 MB91305 シリーズ 端子番号 端子名 入出力 回路形式 * 外部割込み入力です。対応する外部割込みを許可している間は , この入 力を随時使用していますので意図的に行うとき以外はポートによる出力 を停止させておく必要があります。 INT11 139 G FRCK 外部割込み入力です。対応する外部割込みを許可している間は , この入 力を随時使用していますので意図的に行うとき以外はポートによる出力 を停止させておく必要があります。 INT12 ∼ INT15 ICU0 ∼ ICU3 G 145 UDP UDM 149 ∼ 152 PPG0 ∼ PPG3 USB D リロードタイマ 0 のデータ出力です。この機能はポート機能レジスタで リロードタイマ 0 のデータ出力指定が許可のときに有効となります。 D TOUT1 D リロードタイマ 2 のデータ出力です。この機能はポート機能レジスタで リロードタイマ 2 のデータ出力指定が許可のときに有効となります。 TOUT2 IOWR D DMA フライバイ転送時のライトストローブ出力です。この機能は DMA フライバイ転送ライトストローブ出力指定が許可のときに有効と なります。 PC6 汎用入出力ポートです。 RIN PWC の入力です。対応する外部割込みを許可している間は , この入力 を随時使用していますので意図的に行うとき以外はポートによる出力を 停止させておく必要があります。 156 D IORD DREQ0 PD0 DMA フライバイ転送時のリードストローブ出力です。この機能は DMA フライバイ転送リードストローブ出力指定が許可のときに有効と なります。 汎用入出力ポートです。 PC7 157 リロードタイマ 1 のデータ出力です。この機能はポート機能レジスタで リロードタイマ 1 のデータ出力指定が許可のときに有効となります。 汎用入出力ポートです。 PC5 155 PPG0 タイマの外部トリガ入力です。対応するタイマ入力を許可してい る間は , この入力を随時使用していますので意図的に行うとき以外は ポートによる出力を停止させておく必要があります。 汎用入出力ポートです。 PC4 154 PPG ch.0 ∼ PPG ch.3 のタイマ出力です。 汎用入出力ポートです。 TOUT0 TRG0 USB の+端子です。 USB の−端子です。 PC0 ∼ PC3 153 インプットキャプチャ入力端子です。インプットキャプチャ入力として 選択した場合は , この入力を随意使用しますので意図的に行うとき以外 はポートによる出力を停止しておく必要があります。 汎用入出力ポートです。 PB4 ∼ PB7 146 フリ−ランタイマの外部クロック入力端子です。フリーランタイマの外 部クロック入力端子として使用した場合は , この入力を随時使用してい ますので意図的に行うとき以外はポートによる出力を停止させておく必 要があります。 汎用入出力ポートです。 PB3 140 ∼ 143 機 能 D DMA 外部転送要求入力です。対応する DMA 外部転送要求入力を許可 している間は , この入力を随時使用していますので意図的に行うとき以 外はポートによる出力を停止させておく必要があります。 汎用入出力ポートです。 (続く) DS07–16703–2 11 MB91305 シリーズ 端子番号 158 端子名 DACK0 入出力 回路形式 * D DEOP0 D DMA 外部転送終了出力です。この機能は DMA の外部転送終了出力指 定が許可のときに有効となります。 汎用入出力ポートです。 PD2 DREQ1 160 DMA 外部転送要求受付け出力です。この機能は DMA の転送要求受付 け出力指定が許可のときに有効となります。 汎用入出力ポートです。 PD1 159 機 能 D DMA 外部転送要求入力です。対応する DMA 外部転送要求入力を許可 している間は , この入力を随時使用していますので意図的に行うとき以 外はポートによる出力を停止させておく必要があります。 USB を使用する場合は , 本機能 (DMAC ch.1) は USB のデータ転送として 使用されるので使用できなくなります。DREQ2 入力は無効となります。 TIN0 リロードタイマ入力です。対応するタイマ入力を許可している間は , こ の入力を随時使用していますので意図的に行うとき以外はポートによる 出力を停止させておく必要があります。 PD3 汎用入出力ポートです。 DACK1 D 161 DMA 外部転送要求受付け出力です。この機能は DMA の転送要求受付 け出力指定が許可のときに有効となります。 USB を使用する場合は , 本機能 (DMAC ch.1) は USB のデータ転送として 使用されるので使用できなくなります。DMA の外部転送 ACK 出力指定 を禁止にしてください。 TIN1 リロードタイマ入力です。対応するタイマ入力を許可している間は , こ の入力を随時使用していますので意図的に行うとき以外はポートによる 出力を停止させておく必要があります。 PD4 汎用入出力ポートです。 DEOP1 D 162 DMA 外部転送終了出力です。この機能は DMA の外部転送終了出力指 定が許可のときに有効となります。 USB を使用する場合は , 本機能 (DMAC ch.1) は USB のデータ転送として 使用されるので使用できなくなります。DMA の外部転送 EOP 出力指定 を禁止にしてください。 TIN2 リロードタイマ入力です。対応するタイマ入力を許可している間は , こ の入力を随時使用していますので意図的に行うとき以外はポートによる 出力を停止させておく必要があります。 PD5 汎用入出力ポートです。 DREQ2 163 D TRG1 PE0 DMA 外部転送要求入力です。対応する DMA 外部転送要求入力を許可 している間は , この入力を随時使用していますので意図的に行うとき以 外はポートによる出力を停止させておく必要があります。 USB を使用する場合は , 本機能 (DMAC ch.2) は USB のデータ転送として 使用されるので使用できなくなります。DREQ2 入力は無効となります。 PPG1 の外部トリガ入力です。対応するタイマ入力を許可している間は , この入力を随時使用していますので意図的に行うとき以外はポートによ る出力を停止させておく必要があります。 汎用入出力ポートです。 (続く) 12 DS07–16703–2 MB91305 シリーズ (続き) 端子番号 端子名 入出力 回路形式 * DACK2 164 D DMA 外部転送要求受付け出力です。この機能は DMA の転送要求受付 け出力指定が許可のときに有効となります。 USB を使用する場合は , 本機能 (DMAC ch.2) は USB のデータ転送とし て使用されるので使用できなくなります。DMA の外部転送 ACK 出力指 定を禁止にしてください。 PPG2 の外部トリガ入力です。対応するタイマ入力を許可している間は , この入力を随時使用していますので意図的に行うとき以外はポートによ る出力を停止させておく必要があります。 TRG2 汎用入出力ポートです。 PE1 DEOP2 D 165 機 能 DMA 外部転送終了出力です。この機能は DMA の外部転送終了出力指 定が許可のときに有効となります。 USB を使用する場合は , 本機能 (DMAC ch.2) は USB のデータ転送とし て使用されるので使用できなくなります。DMA の外部転送 EOP 出力指 定を禁止にしてください。 PPG3 の外部トリガ入力です。対応するタイマ入力を許可している間は , この入力を随時使用していますので意図的に行うとき以外はポートによ る出力を停止させておく必要があります。 TRG3 汎用入出力ポートです。 PE2 *:入出力回路形式については「■入出力回路形式」を参照してください。 ・電源・GND 端子 端子番号 端子名 2, 13, 34, 53, 65, 97, 125, 147, 167 VSS 3, 14, 35, 54, 67, 98, 126, 148, 168 VDDI 1.8 V 系電源端子です。すべて同電位にしてください。 1, 12, 33, 52, 63, 96, 124, 144, 166 VDDE 3.3 V 系電源端子です。すべて同電位にしてください。 73 AVCC A/D コンバータ用アナログ電源端子です。 74 AVRH A/D コンバータ用の基準電源端子です。 75 AVSS A/D コンバータ用アナログ GND 端子です。 DS07–16703–2 機 能 GND 端子です。すべて同電位にしてください。 13 MB91305 シリーズ ■ 入出力回路形式 分類 回路形式 備 考 発振帰還抵抗約 1 MΩ X1 クロック入力 A X0 スタンバイ制御 ・ プルアップ抵抗付き P-ch ・ CMOS ヒステリシス入力 P-ch B N-ch デジタル入力 ・ CMOS レベル入出力 ・ スタンバイ制御あり P-ch ・ IOL = 4 mA デジタル出力 デジタル出力 C N-ch デジタル入力 スタンバイ制御 (続く) 14 DS07–16703–2 MB91305 シリーズ 分類 回路形式 備 考 ・ CMOS レベル出力 ・ CMOS ヒステリシス入力 ・ スタンバイ制御あり P-ch デジタル出力 ・ IOL = 4 mA デジタル出力 D N-ch デジタル入力 スタンバイ制御 ・ CMOS レベル入力 ・ スタンバイ制御なし P-ch E N-ch デジタル入力 ・ CMOS レベル出力 P-ch デジタル出力 ・ CMOS ヒステリシス入力 ・ スタンバイ制御あり ・ アナログ入力付き ・ IOL = 4 mA デジタル出力 N-ch F アナログ入力 デジタル入力 スタンバイ制御 (続く) DS07–16703–2 15 MB91305 シリーズ 分類 回路形式 備 考 プルアップ制御 P-ch P-ch デジタル出力 ・ プルアップコントロール付き ・ CMOS レベル出力 ・ CMOS ヒステリシス入力 ・ スタンバイ制御なし ・ IOL = 4 mA G デジタル出力 N-ch デジタル入力 CMOS レベル出力 P-ch デジタル出力 H デジタル出力 N-ch ・ CMOS ヒステリシス入力 ・ スタンバイ制御なし P-ch I N-ch デジタル入力 ・ CMOS ヒステリシス入力 ・ プルダウン抵抗付き P-ch J N-ch N-ch デジタル入力 (続く) 16 DS07–16703–2 MB91305 シリーズ 分類 回路形式 備 考 2 ・ I C 用 3 ポート ・ CMOS ヒステリシス入力 P-ch オープンドレイン制御 ・ CMOS レベル出力 ・ ストップ制御付き デジタル出力 N-ch デジタル入力 制御 デジタル入力 制御 オープンドレイン制御 K P-ch デジタル出力 N-ch デジタル入力 P-ch オープンドレイン制御 デジタル出力 N-ch プルダウン制御 P-ch ・ CMOS レベル出力 ・ CMOS レベル入力 ・ プルダウン制御付き デジタル出力 L デジタル出力 N-ch N-ch デジタル入力 (続く) DS07–16703–2 17 MB91305 シリーズ (続き) 分類 回路形式 備 考 アナログ端子 P-ch M N-ch アナログ入力 18 DS07–16703–2 MB91305 シリーズ ■ デバイスの取扱いについて ・ラッチアップ防止のために CMOS IC では , 以下の場合にラッチアップ現象を生じることがあります。ラッチアップが生じると電源電流が激増し , 素子の熱破壊に至ることがありますので使用に際しては最大定格を超えることのないよう十分に注意してください。 ・ 入力端子や出力端子に VDDE 端子または VDDI 端子より高い電圧や VSS 端子より低い電圧を印加した場合 ・ VDDE 端子と VSS 端子の間 , または VDDI 端子と VSS 端子の間に定格を超える電圧を印加した場合 ・未使用入力端子の処理について 使用していない入力端子を開放のままにしておくと誤動作の原因となることがありますので , プルアップまたはプルダ ウンの処理をしてください。 ・電源端子について VDDE 端子または VDDI 端子 , VSS 端子が複数ある場合 , デバイス設計上はラッチアップなどの誤動作を防止するため にデバイス内部で同電位にすべきものどうしを接続してありますが , 不要輻射の低減・グランドレベルの上昇によるスト ローブ信号の誤動作の防止・総出力電流規格を遵守などのために , 必ずそれらすべてを外部で電源およびグランドに接続 してください。また , 電流供給源からできるかぎり低インピーダンスで本デバイスの VDDE 端子または VDDI 端子 , VSS 端子に接続するような配慮をお願いいたします。 さらに , 本デバイスの近くで , VDDE 端子と VSS 端子 , または VDDI 端子と VSS 端子の間に 0.1 µF 程度のセラミックコ ンデンサをバイパスコンデンサとして接続することをお勧めいたします。 ・水晶発振回路について X0 端子 , X1 端子の近辺のノイズは本デバイスの誤動作の原因となります。X0 端子 , X1 端子および水晶発振子 ( あるい はセラミック発振子) さらにグランドへのバイパスコンデンサはできるかぎり近くに配置するようにプリント板を設計し てください。 また , X0 端子 , X1 端子の回りをグランドで囲むようなプリント板アートワークは安定した動作を期待できますので , 強 くお勧めいたします。 各量産品において , ご使用される発振子メーカに発振評価依頼をしてください。 ・モード端子 (MD0 ∼ MD3) について これらの端子は , ノイズにより誤ってテストモードに入ってしまうことを防ぐために , VDDE 端子および VSS 端子と同 じ電流供給源とできる限り短く低インピーダンスで接続するようにしてください。 ・ツールリセット端子 (TRST) について この端子はツールを使用しない場合 , 必ず INIT 端子と同じ信号を入れてください。量産品におきましても同様な処理を お願いいたします。 ・電源投入時について 電源投入直後は必ず INIT 端子にて設定初期化リセット (INIT) を行ってください。 また , 電源投入直後は , 発振回路の発振安定待ち時間を確保するため , INIT 端子への “L” レベル入力を発振回路の要求す る安定待ち時間の間持続してください (INIT 端子による INIT では , 発振安定待ち時間の設定は最小値に初期化されてい ます ) 。 ・電源投入時の原発振入力について 電源投入時は , 必ず発振安定待ち解除されるまでの間クロックを入力してください。 ・電源投入 / 切断時の注意事項 ・ VDDI 端子と VDDE 端子の電源投入 / 切断時の注意事項 VDDI 端子の電源電圧が切断されている条件で VDDE 端子の電源電圧のみを継続的 (1 分間を目安 ) に印加することは , LSI の信頼性上の問題がありますので避けてください。 VDDE 端子の電源電圧を OFF 状態から ON 状態に復帰させる際には , 電源ノイズなどの影響により , 回路の内部状態 が保持できない場合があります。 投入時 VDDI 端子の電源電圧→アナログ→ VDDE 端子の電源電圧→信号 切断時 信号→ VDDE 端子の電源電圧→アナログ→ VDDI 端子の電源電圧 DS07–16703–2 19 MB91305 シリーズ ・ 電源投入時の不定出力について 電源投入時は内部電源が安定するまでの間 , 出力端子が不定となる可能性があります。 ・クロックについて ・ 外部クロック使用時の注意について 外部クロックを使用する際には , 原則として X0 端子 , X1 端子には X0 端子と逆相のクロックを同時に供給してくださ い。ただし , この場合には STOP モード ( 発振停止モード ) は使用しないでください。(STOP 時 X1 端子が “H” 出力で停止す るため ) 下図に , 外部クロック使用方法例について示します。 外部クロック使用方法 X0 X1 MB91305 シリーズ ・制限事項 ・ クロック制御部 INIT 端子への “L” 入力時には , 発振安定待ち時間を確保してください。 ・ ビットサーチモジュール 0 検出用データレジスタ (BSD0) , 1 検出用データレジスタ (BSD1) , 変化点検出用データレジスタ (BSDC) はワードアク セスのみです。 ・ I/O ポート ポートへのアクセスはバイトアクセスのみです。 ・ 低消費電力モード ・スタンバイモードに入れる場合は , 同期スタンバイモード (TBCR:タイムベースカウンタ制御レジスタの bit8 SYNCS ビットにて設定します ) を使用した上で , 以下のシーケンスを必ず使用してください。 (LD1 #value_of_stanby, R0) (LD1 #_STCR, R12) STB R0, @R12 ;スタンバイ制御レジスタ (STCR) への書込み LDUB @R12, R0 ;同期スタンバイのための STCR リード LDUB @R12, R0 ;もう一度 STCR をダミーリード NOP ;タイミング調整用の NOP × 5 NOP NOP NOP NOP ・ モニタデバッガを使用される場合は , 以下のことを行わないでください。 - 上記命令列に対して , ブレークポイントを設定 - 上記命令列に対して , ステップ実行 20 DS07–16703–2 MB91305 シリーズ ・プリフェッチ リトルエンディアンに設定した領域に対して , プリフェッチを許可する場合 , 該当する領域へのアクセスは , ワード (32 ビット ) 長アクセス限定としてください。 バイト / ハーフワードアクセスでは , 正しくアクセスできません。 ・PS レジスタに関する注意事項 一部の命令で PS レジスタを先行処理しているため , 下記の例外動作により , デバッガ使用時に割込み処理ルーチンで ブレークしたり , PS フラグの表示内容が更新されたりする場合があります。 いずれの場合も , EIT から復帰後以降に , 正しく再処理を行うように設計されていますので , EIT 前後の動作は仕様どお りの処理を行います。 1. DIV0U/DIV0S 命令の直前の命令で , ユーザ割込み・NMI を受けた場合 , またはステップ実行を行った場合 , また はエミュレータメニューにてブレークした場合のいずれかにおいて , 以下のような動作を行う場合があります。 (1) D0, D1 フラグが先行して更新されます。 (2) EIT 処理ルーチン ( ユーザ割込み・NMI, またはエミュレータ ) を実行します。 (3) EIT から復帰後 , DIV0U/DIV0S 命令が実行され , D0/D1 フラグが (1) と同じ値に更新されます。 2. ユーザ割込み・NMI 要因が発生している状態で , 割込みを許可するために ORCCR, STILM, MOV Ri, PS の各命令が 実行されると , 以下のような動作を行います。 (1) PS レジスタが先行して更新されます。 (2) EIT 処理ルーチン ( ユーザ割込み・NMI) を実行します。 (3) EIT から復帰後 , 上記命令が実行され , PS レジスタが (1) と同じ値に更新されます。 ・ウォッチドッグタイマ機能について 本品種が備えているウォッチドッグタイマ機能は , プログラムが一定時間内にリセット延期動作を行うことを監視し , プログラムの暴走によりリセット延期動作が行われなかったときに, CPUをリセットするための機能です。そのため, いっ たんウォッチドッグタイマ機能を有効にすると , リセットをかけるまで動作を続けます。 例外として , CPU のプログラム実行が停止する条件では自動的にリセット延期を行います。この例外にあてはまる条件 については , ハードウェアマニュアルのウォッチドッグタイマの機能説明の項を参照してください。 なお , システムの暴走により上記状態となってしまった場合 , ウォッチドッグリセットが発生しない可能性があります。 その場合 , 外部 INIT 端子よりリセット (INIT) をかけてください。 ・A/D 使用時の注意について MB91305 シリーズは A/D コンバータを内蔵しておりますが , その AVCC 端子には VDDE 端子より高い電圧を供給しな いでください。 ・同期モードのソフトウェアリセットについて 同期モードのソフトウェアリセットを使用する時は , STCR ( スタンバイ制御レジスタ ) の SRST ビットに “0” を設定す る前に , 以下 2 つの条件を必ず満たしてください。 ・割込み許可フラグ (I-Flag) を割込み禁止 (I-Flag = 0) に設定する。 ・NMI を使用しない。 ・ソフトウェアブレークとユーザ割込み /NMI 同時発生 ソフトウェアブレークとユーザ割込み /NMI が同時に発生した場合 , エミュレータデバッガで , 以下の現象が発生する ことがあります。 ・設定したブレークポイントでないところを示して停止します。 ・停止後の再実行が正しく行われません。 本現象が発生した場合は , ソフトウェアブレークではなく , ハードウェアブレークをご使用ください。また , モニタデ バッガをご使用の場合は , 該当箇所にブレークを設定しないようにしてください。 DS07–16703–2 21 MB91305 シリーズ ・RETI 命令のステップ実行 ステップ実行する際 , 割込みが頻繁に発生する環境下では , RETI をステップ実行後に該当割込み処理ルーチンだけを繰 り返して実行します。その結果 , メインルーチンや割込みレベルの低いプログラムの実行が行われなくなります。回避のた めに , RETI 命令をステップ実行しないでください。または , 該当割込みルーチンのデバッグが不要になった段階で , 該当 割込みを禁止してデバッグを行ってください。 ・オペランドブレークについて スタックポインタのアドレスを含む領域に対するアクセスをデータイベントブレークの対象に設定しないでください。 ・コンフィグレーション用バッチファイル例 内部 RAM にプログラムをダウンロードしてデバッグを実行する場合 , リセットをかけた後は必ず下記バッチファイル を実行してください。 #-------------------------------------------------------------------------------------------------------------------# Set MODR (0x7fd) = Enable In memory + 16bit External Bus set mem/byte 0x7fd = 0x5 #-------------------------------------------------------------------------------------------------------------------- 22 DS07–16703–2 MB91305 シリーズ ■ ブロックダイヤグラム FR CPU コア 32 命令キャッシュ 4 K バイト 32 ビットサーチ モジュール RAM 64 K バイト バスコンバータ 32 ↔ 16 アダプタ DMAC 5 チャネル 外部バス インタフェース USB ファンクション SDRAM インタフェース クロック 制御 割込み コントローラ UART 5 チャネル I2C インタフェース 4 チャネル 10 ビット A/D コンバータ 10 チャネル 16 ビット フリーランタイマ 1 チャネル 16 ビット リロードタイマ 3 チャネル 16 ビット インプットキャプチャ 4 チャネル 外部割込み ポート DS07–16703–2 PWC 1 チャネル PPG 4 チャネル 23 MB91305 シリーズ ■ CPU および制御部 内部アーキテクチャ FR ファミリ CPU は , RISC アーキテクチャを採用すると同時に , 組込み用途に向けた高機能命令を導入した高性能コア です。 1. 特長 ・ RISC アーキテクチャの採用 基本命令 1 命令 1 サイクル ・ 32 ビットアーキテクチャ 汎用レジスタ 32 ビット× 16 本 ・ 4 G バイトのリニアなメモリ空間 ・ 乗算器の搭載 32 ビット× 32 ビット乗算 5 サイクル 16 ビット× 16 ビット乗算 3 サイクル ・ 割込み処理機能の強化 高速応答速度 (6 サイクル ) 多重割込みのサポート レベルマスク機能 (16 レベル ) ・ I/O 操作用命令の強化 メモリ - メモリ転送命令 ビット処理命令 ・ 高いコード効率 基本命令語長 16 ビット ・ 低消費電力 スリープモード / ストップモード ・ ギア機能 24 DS07–16703–2 MB91305 シリーズ 2. 内部アーキテクチャ FR ファミリの CPU は命令バスとデータバスが独立したハーバードアーキテクチャ構造を採用しています。 32 ビット ↔16 ビットバスコンバータは 32 ビットバス (F-bus) に接続され , CPU と周辺リソースとのインタフェースを 実現します。 ハーバード ↔ プリンストンバスコンバータは I-bus, D-bus 双方に接続され , CPU とバスコントローラとのイ ンタフェースを実現します。 FRex CPU D-bus I-bus 32 I アドレス 32 ハーバード 外部アドレス 24 I データ 32 D アドレス 16 ビット バスコンバータ 外部データ 16 32 D データ 32 ビット プリンストン バス コンバータ アドレス 32 データ 32 16 F-bus R-bus 周辺リソース DS07–16703–2 内部 I/O バスコントローラ F-bus RAM 25 MB91305 シリーズ 3. プログラミングモデル ・プログラミングモデル 32 ビット 初期値 XXXX XXXXH R0 R1 汎用レジスタ R12 R13 AC R14 XXXX XXXXH FP 0000 0000H R15 プログラムカウンタ PC プログラムステータス PS テーブルベースレジスタ TBR リターンポインタ RP システムスタックポインタ SSP ユーザスタックポインタ USP 乗除算結果レジスタ MDH SP ⎯ ILM ⎯ SCR CCR MDL 26 DS07–16703–2 MB91305 シリーズ 4. レジスタ ・汎用レジスタ 32 ビット 初期値 XXXX XXXXH R0 R1 R12 R13 R14 R15 AC FP SP XXXX XXXXH 0000 0000H レジスタ R0 ∼ R15 は汎用レジスタです。各種演算におけるアキュムレータ , およびメモリアクセスのポインタとして使 用されます。 16本のレジスタのうち, 以下に示すレジスタは特殊な用途を想定しており, そのために一部の命令が強化されています。 ・R13:仮想アキュムレータ (AC) ・R14:フレームポインタ (FP) ・R15:スタックポインタ (SP) リセットによる初期値は , R0 ∼ R14 は不定です。R15 は , “00000000H” (SSP の値 ) となります。 ・PS (Program Status) プログラムステータスを保持するレジスタで , ILM と SCR, CCR の 3 つのパートに分かれています。 未定義のビットはすべて予約ビットです。読出し時 , 常に “0” が読み出されます。 書込みは無効です。 bit31 bit20 bit16 ILM DS07–16703–2 bit10 bit8 bit7 SCR bit0 CCR 27 MB91305 シリーズ ・CCR (Condition Code Register) bit7 ⎯ bit6 ⎯ bit5 bit4 bit3 S I N bit2 bit1 Z bit0 V C 初期値 --00XXXXB S:スタックフラグ ・リセットにより “0” にクリアされます。 ・RETI 命令実行時は “0” に設定してください。 I: 割込み許可フラグ リセットにより “0” にクリアされます。 N:ネガティブフラグ リセットによる初期状態は不定です。 Z: ゼロフラグ リセットによる初期状態は不定です。 V:オーバフローフラグ リセットによる初期状態は不定です。 C:キャリフラグ リセットによる初期状態は不定です。 ・SCR (System Condition code Register) bit10 bit9 D1 D0 bit8 T 初期値 XX0B D1, D0:ステップ除算用フラグ ステップ除算実行時の中間データを保持します。 T: ステップトレーストラップフラグ ステップトレーストラップを有効にするかどうかを指定するフラグです。 ステップトレーストラップの機能はエミュレータが使用します。エミュレータ使用時に , ユーザプログラム中で使用 することはできません。 ・ILM (Interrupt Level Mask Register) bit20 bit19 bit18 bit17 bit16 初期値 ILM4 ILM3 ILM2 ILM1 ILM0 01111B 割込みレベルマスク値を保持するレジスタで , この ILM の保持する値がレベルマスクに使用されます。 リセットにより , 15 (01111B) に初期化されます。 ・PC (Program Counter) bit31 bit0 初期値 XXXXXXXXH プログラムカウンタで , 実行している命令のアドレスを示しています。 リセットによる初期値は不定です。 ・TBR (Table Base Register) bit31 bit0 初期値 000FFC00H テーブルベースレジスタで , EIT 処理の際に使用されるベクタテーブルの先頭アドレスを保持します。 リセットによる初期値は , “000FFC00H” です。 28 DS07–16703–2 MB91305 シリーズ ・RP (Return Pointer) bit31 bit0 初期値 XXXXXXXXH リターンポインタで , サブルーチンから復帰するアドレスを保持します。 CALL 命令実行時 , PC の値がこの RP に転送されます。 RET 命令実行時 , RP の内容が PC に転送されます。 リセットによる初期値は不定です。 ・SSP (System Stack Pointer) bit31 bit0 初期値 00000000H SSP は , システムスタックポインタです。 S フラグが “0” のとき , R15 として機能します。 SSP を明示的に指定することも可能です。 また , EIT 発生時に , PS と PC を退避するスタックを指定するスタックポインタとしても使用されます。 リセットによる初期値は “00000000H” です。 ・USP (User Stack Pointer) bit31 bit0 初期値 XXXXXXXXH USP は , ユーザスタックポインタです。 S フラグが “1” のとき , R15 として機能します。 USP を明示的に指定することも可能です。 リセットによる初期値は不定です。 RETI 命令で使用することはできません。 ・MDH, MDL (Multiply & Divide register:乗除算結果レジスタ ) bit31 bit0 初期値 MDH XXXXXXXXH MDL XXXXXXXXH 乗除算用のレジスタで , 各々32 ビット長です。 リセットによる初期値は不定です。 DS07–16703–2 29 MB91305 シリーズ ■ モード設定 FR ファミリでは , モード端子 (MD3, MD2, MD1, MD0) とモードレジスタ (MODR) で動作モードの設定を行います。 1. モード端子 MD3, MD2, MD1, MD0 の 4 端子で , モードベクタフェッチに関する指定を行います。 下表にモードベクタフェッチに関する指定を示します。 モード端子 MD3 MD2 MD1 MD0 モード名 リセットベクタ アクセス領域 備 考 0 0 0 0 外 ROM モードベクタ 外部 USB あり。原発振 48 MHz で使用 0 0 1 0 外 ROM モードベクタ 外部 USB なし。原発振 16 MHz で使用 (注意事項)表に示した設定以外は禁止とします。シングルチップモードはサポートしていません。 2. モードレジスタ (MODR) ・レジスタ詳細説明 MODR アドレス 07FDH bit23 bit22 bit21 bit20 bit19 bit18 bit17 bit16 0 0 0 0 0 ROMA WTH1 WTH0 初期値 XXXXXXXXB 動作モード設定ビット モードベクタフェッチによってモードレジスタに書き込むデータをモードデータとよびます。 モードレジスタ (MODR) に設定が行われた後 , 本レジスタの設定に従った動作モードで動作します。 モードレジスタは , すべてのリセット要因で設定されます。また , ユーザプログラムからは書き込むことはできません。 ・モードデータ詳細説明 モードベクタは , リセットベクタと同様にベクタ領域に配置してください。 以下に , モードベクタに設定するモードデータの詳細を示します。 アドレス FFFF8H bit31 bit30 bit29 bit28 bit27 bit26 bit25 bit24 0 0 0 0 0 ROMA WTH1 WTH0 初期値 XXXXXXXXB 動作モード設定ビット [bit31 ∼ bit27] 予約ビット 必ず “00000B” を設定してください。 “00000B” 以外の値を設定したときの動作は保証できません。 [bit26] ROMA ( 内部 ROM イネーブルビット ) 内部 ROM 領域を有効にするかどうかを設定します。 30 DS07–16703–2 MB91305 シリーズ ROMA 機能 備 考 * 0 外 ROM モード 内部 F-bus 領域 (40000H ∼ 100000H) が外部領域になります。 1 内 ROM モード 内部 F-bus 領域 (40000H ∼ 100000H) がアクセス禁止になります。 ( 設定禁止 ) *:MB91305 シリーズには内部 ROM はありません。外 ROM モード (ROMA = 0 設定 ) として使用してください。 [bit25, bit24] WTH1, WTH0 ( バス幅指定ビット ) 外バスモード時のバス幅指定の設定を行います。 外バスモード時 , この値が ACR0 (CS0 領域 ) の DBW1, DBW0 ビットに設定されます。 WTH1 WTH0 機能 0 0 8 ビットバス幅 外バスモード 0 1 16 ビットバス幅 外バスモード 1 0 32 ビットバス幅* 外バスモード ( 設定禁止 ) 1 1 シングルチップモード* 備 考 シングルチップモード ( 設定禁止 ) *:サポートしていません。 (注意事項)モードベクタに設定するモードデータは , “000FFFF8H” にバイトデータとして配置する必要があります。FR ファミリは , バイトエンディアンとしてビッグエンディアンを採用していますので , 下図のように , bit31 ∼ bit24 の最上位バイトに配置してください。 bit31 アドレス 000FFFF8H 000FFFFCH DS07–16703–2 bit24 bit23 モードデータ bit16 bit15 XXXXXXXX bit8 XXXXXXXX bit7 bit0 XXXXXXXX リセットベクタ 31 MB91305 シリーズ ■ メモリ空間 1. メモリ空間 FR ファミリの論理アドレス空間は 4 G バイト (232 番地 ) あり , CPU はリニアにアクセスを行います。 ・ダイレクトアドレッシング領域 アドレス空間の下記の領域は I/O 用に使用されます。 この領域をダイレクトアドレッシング領域とよび , 命令中で直接オペランドのアドレスを指定できます。 ダイレクト領域は , アクセスするデータのサイズにより , 以下のように異なります。 ・バイトデータアクセス:000H ∼ 0FFH ・ハーフワードアクセス:000H ∼ 1FFH ・ワードデータアクセス:000H ∼ 3FFH 2. メモリマップ 外 ROM 外バスモード 0000 0000H I/O ダイレクト アドレッシング領域 0000 0400H I/O 0001 0000H 0003 0000H 「3. I/O マップ」を参照してください。 アクセス禁止 内蔵 RAM 0004 0000H 0005 0000H 0006 0000H 0007 0000H アクセス禁止 外部領域 USB ファンクション CS2 領域で固定 外部領域 FFFF FFFFH (注意事項)MB91305 シリーズの内蔵 RAM の領域は , “0003 0000H” ∼ “0003 FFFFH” となります。 32 DS07–16703–2 MB91305 シリーズ ■ I/O マップ メモリ空間領域と周辺リソースの各レジスタの対応を示します。 表の見方 アドレス 000000H レジスタ +0 +1 +2 +3 PDR0[R/W] XXXXXXXX PDR1[R/W] XXXXXXXX PDR2[R/W] XXXXXXXX PDR3[R/W] XXXXXXXX ブロック T-unit ポートデータレジスタ リード / ライト属性 リセット後のレジスタ初期値 レジスタ名 (1 コラムのレジスタが 4n 番地 , 2 コラムが 4n + 2 番地 ...) 最左のレジスタ番地 ( ワードでアクセスした際は , 1 コラム目のレジスタがデータの MSB 側となる。) (注意事項)レジスタのビット値は , 以下のように初期値を表します。 ・“1”:初期値 “1” ・“0” :初期値 “0” ・“X”:初期値 “X” ・“-”:その位置に物理的にレジスタがない DS07–16703–2 33 MB91305 シリーズ アドレス レジスタ +0 +1 +2 +3 ⎯ ⎯ ⎯ ⎯ 000010H PDR0[R/W] XXXXXXXX PDR1[R/W] XXXXXXXX PDR2[R/W] XXXXXXXX PDR3[R/W] XXXXXXXX 000014H PDR4[R/W] XXXXXXXX PDR5[R/W] XXXXXXXX PDR6[R/W] --XXXXXX PDR7[R/W] --XXXXXX 000018H PDR8[R/W] XXXXXXXX PDR9[R/W] XXXXXXXX PDRA[R/W] -----XXX PDRB[R/W] XXXXXXXX 00001CH PDRC[R/W] XXXXXXXX PDRD[R/W] --XXXXXX PDRE[R/W] -----XXX PDRF[R/W] XXXXXXXX 000020H ADCTH[R/W] XXXXXX00 ADCTL[R/W] 00000X00 ブロック 000000H ∼ 00000FH 予約 R-bus ポートデータ レジスタ ADCH[R/W] 00000000 00000000 000024H ADAT0[R] XXXXXX00 00000000 ADAT1[R] XXXXXX00 00000000 000028H ADAT2[R] XXXXXX00 00000000 ADAT3[R] XXXXXX00 00000000 00002CH ADAT4[R] XXXXXX00 00000000 ADAT5[R] XXXXXX00 00000000 000030H ADAT6[R] XXXXXX00 00000000 ADAT7[R] XXXXXX00 00000000 000034H ADAT8[R] XXXXXX00 00000000 ADAT9[R] XXXXXX00 00000000 10 ビット A/D コンバータ 000038H TEST [R/W] 00000000 ⎯ ⎯ ⎯ 00003CH ⎯ ⎯ ⎯ ⎯ 000040 HEIRR0 [R/W] 00000000 ENIR0 [R/W] 00000000 ELVR0 [R/W] 00000000 外部割込み 000044H DICR [R/W] -------0 HRCL [R/W] 0--11111 ⎯ DLYI/I-unit TMRLR0 [W] XXXXXXXX XXXXXXXX TMR0 [R] XXXXXXXX XXXXXXXX 00004CH ⎯ TMCSR0 [R/W] ----0000 00000000 000050H TMRLR1 [W] XXXXXXXX XXXXXXXX TMR1 [R] XXXXXXXX XXXXXXXX 000054H ⎯ TMCSR1 [R/W] ----0000 00000000 000058H TMRLR2 [W] XXXXXXXX XXXXXXXX TMR2 [R] XXXXXXXX XXXXXXXX ⎯ TMCSR2 [R/W] ----0000 00000000 000048H 00005CH 予約 16 ビット リロードタイマ 0 16 ビット リロードタイマ 1 16 ビット リロードタイマ 2 (続く) 34 DS07–16703–2 MB91305 シリーズ アドレス 000060H 000064H 000068H 00006CH 000070H 000074H 000078H 00007CH 000080H 000084H レジスタ ブロック +0 +1 +2 +3 SSR0 [R/W] 00001000 SIDR0 [R]/ SODR0 [W] XXXXXXXX SCR0 [R/W] 00000100 SMR0 [R/W] 00--0-0- UART0 DRCL0 [W] -------- *3 UTIMC0 [R/W] 0--00001 U-TIMER 0 SCR1 [R/W] 00000100 SMR1 [R/W] 00--0-0- UART1 DRCL1 [W] -------- *3 UTIMC1 [R/W] 0--00001 U-TIMER 1 SCR2 [R/W] 00000100 SMR2 [R/W] 00--0-0- UART2 DRCL2 [W] -------- *3 UTIMC2 [R/W] 0--00001 U-TIMER 2 SCR3 [R/W] 00000100 SMR3 [R/W] 00--0-0- UART3 DRCL3 [W] -------- *3 UTIMC3 [R/W] 0--00001 U-TIMER 3 SCR4 [R/W] 00000100 SMR4 [R/W] 00--0-0- UART4 DRCL4 [W] -------- *3 UTIMC4 [R/W] 0--00001 U-TIMER 4 UTIM0 [R] (UTIMR0 [W]) 00000000 00000000 SIDR1 [R]/ SODR1 [W] XXXXXXXX SSR1 [R/W] 00001000 UTIM1 [R] (UTIMR1 [W]) 00000000 00000000 SIDR2 [R]/ SODR2 [W] XXXXXXXX SSR2 [R/W] 00001000 UTIM2 [R] (UTIMR2 [W]) 00000000 00000000 SIDR3 [R]/ SODR3 [W] XXXXXXXX SSR3 [R/W] 00001000 UTIM3 [R] (UTIMR3 [W]) 00000000 00000000 SIDR4 [R]/ SODR4 [W] XXXXXXXX SSR4 [R/W] 00001000 UTIM4 [R] (UTIMR4 [W]) 00000000 00000000 000088H ⎯ ∼ 00008CH 000090H 000094H PWCCL[R/W] 0000--00 ⎯ PWCCH[R/W] 00-00000 PWCD[R] XXXXXXXX XXXXXXXX PWCC2[R/W] 000----- ⎯ ⎯ PWC 予約 ⎯ 00009CH PWCUD[R] XXXXXXXX XXXXXXXX ⎯ 0000A0H ⎯ ⎯ 0000A4H ⎯ ⎯ 0000A8H ⎯ ⎯ 0000ACH ⎯ ⎯ 000098H 予約 予約 (続く) DS07–16703–2 35 MB91305 シリーズ アドレス レジスタ +0 +1 +2 +3 0000B0H IFN0 [R] 00000000 IFRN0 [R/W] 00000000 IFCR0 [R/W] 00-00000 IFDR0 [R/W] 00000000 0000B4H IBCR0 [R/W] 00000000 IBSR0 [R] 00000000 ITMK0 [R/W] 00111111 11111111 0000B8H ITBA0 [R, R/W] 00000000 00000000 ISMK0 [R/W] 01111111 ISBA0 [R/W] 00000000 0000BCH ⎯ IDAR0 [R/W] 00000000 ICCR0 [R/W] 00011111 ⎯ 0000C0H IFN1 [R] 00000000 IFRN1 [R/W] 00000000 IFCR1 [R/W] 00-00000 IFDR1 [R/W] 00000000 0000C4H IBCR1 [R/W] 00000000 IBSR1 [R] 00000000 ITMK1 [R/W] 00111111 11111111 0000C8H ITBA1 [R, R/W] 00000000 00000000 ISMK1 [R/W] 01111111 ISBA1 [R/W] 00000000 0000CCH ⎯ IDAR1 [R/W] 00000000 ICCR1 [R/W] 00011111 ⎯ 0000D0H IFN2 [R] 00000000 IFRN2 [R/W] 00000000 IFCR2 [R/W] 00-00000 IFDR2 [R/W] 00000000 0000D4H IBCR2 [R/W] 00000000 IBSR2 [R] 00000000 ITMK2 [R/W] 00111111 11111111 0000D8H ITBA2 [R, R/W] 00000000 00000000 ISMK2 [R/W] 01111111 ISBA2 [R/W] 00000000 0000DCH ⎯ IDA2R [R/W] 00000000 ICCR2 [R/W] 00011111 ⎯ 0000E0H IFN3 [R] 00000000 IFRN3 [R/W] 00000000 IFCR3 [R/W] 00-00000 IFDR3 [R/W] 00000000 0000E4H IBCR3 [R/W] 00000000 IBSR3 [R] 00000000 ITMK3 [R/W] 00111111 11111111 0000E8H ITBA3 [R, R/W] 00000000 00000000 ISMK3 [R/W] 01111111 ISBA3 [R/W] 00000000 ブロック I2C インタフェース ch.0 I2C インタフェース ch.1 I2C インタフェース ch.2 I2C インタフェース ch.3 0000ECH ⎯ IDAR3 [R/W] 00000000 ICCR3 [R/W] 00011111 ⎯ 0000F0H ⎯ ⎯ ⎯ ⎯ 予約 ⎯ TCCS [R/W] 00000000 16 ビット フリーランタイマ 0000F4H TCDT [R/W] 00000000 00000000 0000F8H IPCP1 [R] XXXXXXXX XXXXXXXX IPCP0 [R] XXXXXXXX XXXXXXXX 0000FCH IPCP3 [R] XXXXXXXX XXXXXXXX IPCP2 [R] XXXXXXXX XXXXXXXX 000100H ⎯ ICS23 [R/W] 00000000 ⎯ 16 ビット インプット キャプチャ ICS01 [R/W] 00000000 (続く) 36 DS07–16703–2 MB91305 シリーズ アドレス レジスタ +0 +1 +2 +3 000104H ⎯ ⎯ ⎯ ⎯ 000108H ⎯ ⎯ ⎯ ⎯ 00010CH ⎯ ⎯ ⎯ ⎯ 000110H EIRR1 [R/W] 00000000 ENIR1 [R/W] 00000000 ブロック 予約 ELVR1 [R/W] 00000000 00000000 外部割込み ⎯ ⎯ 予約 000120H PTMR0 [R] 11111111 11111111 PCSR0 [W] XXXXXXXX XXXXXXXX 000124H PDUT0 [W] XXXXXXXX XXXXXXXX 000128H PTMR1 [R] 11111111 11111111 00012CH PDUT1 [W] XXXXXXXX XXXXXXXX 000130H PTMR2 [R] 11111111 11111111 00134H PDUT2 [W] XXXXXXXX XXXXXXXX 000138H PTMR3 [R] 11111111 11111111 00013CH PDUT3 [W] XXXXXXXX XXXXXXXX 000114H ∼ 00011FH PCNH0 [R/W] 00000000 PCNL0 [R/W] 00000000 PCSR1 [W] XXXXXXXX XXXXXXXX PCNH1 [R/W] 00000000 PCNL1 [R/W] 00000000 PCSR2 [W] XXXXXXXX XXXXXXXX PCNH2 [R/W] 00000000 PCNL2 [R/W] 00000000 PCSR3[W] XXXXXXXX XXXXXXXX PCNH3 [R/W] 00000000 PCNL3 [R/W] 00000000 PPG0 PPG1 PPG2 PPG3 000140H ∼ 0001FCH ⎯ 000200H DMACA0 [R/W] 00000000 0000XXXX XXXXXXXX XXXXXXXX 000204H DMACB0 [R/W] 00000000 00000000 00000000 00000000 000208H DMACA1 [R/W] 00000000 0000XXXX XXXXXXXX XXXXXXXX 00020CH DMACB1 [R/W] 00000000 00000000 00000000 00000000 000210H DMACA2 [R/W] 00000000 0000XXXX XXXXXXXX XXXXXXXX 000214H DMACB2 [R/W] 00000000 00000000 00000000 00000000 000218H DMACA3 [R/W] 00000000 0000XXXX XXXXXXXX XXXXXXXX 00021CH DMACB3 [R/W] 00000000 00000000 00000000 00000000 予約 DMAC (続く) DS07–16703–2 37 MB91305 シリーズ アドレス レジスタ +0 +1 +2 000220H DMACA4 [R/W] 00000000 0000XXXX XXXXXXXX XXXXXXXX 000224H DMACB4 [R/W] 00000000 00000000 00000000 00000000 000228H ⎯ +3 ブロック DMAC 00022CH ⎯ ∼ 00023CH DMACR [R/W] 0XX00000 XXXXXXXX XXXXXXXX XXXXXXXX 000240H 000244H ⎯ ∼ 0002FCH 予約 ⎯ ⎯ ⎯ ISIZE[R/W] ------10 命令キャッシュ ∼ 0003E0H ⎯ ⎯ ⎯ ⎯ 予約 0003E4H ⎯ ⎯ ⎯ ICHCR[R/W] 0-000000 命令キャッシュ ⎯ ⎯ ⎯ ⎯ 予約 000304H 000308H 0003E8H ∼ 0003ECH 0003F0H BSD0 [W] XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX 0003F4H BSD1 [R/W] XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX 0003F8H BSDC [W] XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX 0003FCH BSRR [R] XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX 000400H ⎯ ⎯ DDR2 [R/W] 00000000 DDR3 [R/W] ----0000 000404H DDR4 [R/W] 00000000 DDR5 [R/W] 00000000 DDR6 [R/W] --000000 DDR7 [R/W] --000000 000408H DDR8 [R/W] ---00000 DDR9 [R/W] 00000000 DDRA [R/W] 00000000 DDRB [R/W] 00000000 00040CH DDRC [R/W] 00000000 DDRD [R/W] --000000 DDRE [R/W] ------00 DDRF [R/W] 00000000 ビットサーチ モジュール R-bus ポート方向 レジスタ (続く) 38 DS07–16703–2 MB91305 シリーズ アドレス レジスタ +0 +1 +2 +3 000410H PFR0 [R/W] 0--00000 PFR1 [R/W] 00000000 PFR2 [R/W] 000---00 PFR3 [R/W] ----0000 000414H PFR4 [R/W] -----000 PFR5 [R/W] 11111111 PFR6 [R/W] 00000000 PFR7 [R/W] -----000 000418H ⎯ PFR9 [R/W] 11111111 ⎯ PFRB [R/W] 00011-0- 00041CH PFRC [R/W] 1111--11 PFRD [R/W] ---101-- PCRA [R/W] 00000000 PCRB [R/W] 00000000 ブロック R-bus ポート機能 レジスタ 000420H ⎯ ∼ 00043CH 予約 000440H ICR00 [R/W] ---11111 ICR01 [R/W] ---11111 ICR02[R/W] ---11111 ICR03 [R/W] ---11111 000444H ICR04 [R/W] ---11111 ICR05 [R/W] ---11111 ICR06 [R/W] ---11111 ICR07 [R/W] ---11111 000448H ICR08 [R/W] ---11111 ICR09 [R/W] ---11111 ICR10 [R/W] ---11111 ICR11 [R/W] ---11111 00044CH ICR12 [R/W] ---11111 ICR13 [R/W] ---11111 ICR14 [R/W] ---11111 ICR15 [R/W] ---11111 000450H ICR16 [R/W] ---11111 ICR17 [R/W] ---11111 ICR18 [R/W] ---11111 ICR19 [R/W] ---11111 000454H ICR20 [R/W] ---11111 ICR21 [R/W] ---11111 ICR22 [R/W] ---11111 ICR23 [R/W] ---11111 000458H ICR24 [R/W] ---11111 ICR25 [R/W] ---11111 ICR26 [R/W] ---11111 ICR27 [R/W] ---11111 00045CH ICR28 [R/W] ---11111 ICR29 [R/W] ---11111 ICR30 [R/W] ---11111 ICR31 [R/W] ---11111 000460H ICR32 [R/W] ---11111 ICR33 [R/W] ---11111 ICR34 [R/W] ---11111 ICR35 [R/W] ---11111 000464H ICR36 [R/W] ---11111 ICR37 [R/W] ---11111 ICR38 [R/W] ---11111 ICR39 [R/W] ---11111 000468H ICR40 [R/W] ---11111 ICR41 [R/W] ---11111 ICR42 [R/W] ---11111 ICR43 [R/W] ---11111 00046CH ICR44 [R/W] ---11111 ICR45 [R/W] ---11111 ICR46 [R/W] ---11111 ICR47 [R/W] ---11111 割込み コントローラ 000470H ⎯ ∼ 00047CH 予約 000480H RSRR [R/W] 10000000 * 2 STCR [R/W] 00110011 * 2 TBCR [R/W] 00XXXX00 * 1 CTBR [W] XXXXXXXX 000484H CLKR [R/W] 00000000 * 1 WPR [W] -------- *3 DIVR0 [R/W] 00000011 * 1 DIVR1[R/W] 00000000 * 1 000488H ⎯ ⎯ ⎯ ⎯ クロック制御 予約 (続く) DS07–16703–2 39 MB91305 シリーズ アドレス レジスタ +0 +1 +2 +3 00048CH ⎯ ⎯ ⎯ ⎯ 000490H ⎯ ⎯ ⎯ ⎯ ブロック 000494H ⎯ ∼ 0005FCH 予約 000600H ⎯ ∼ 00063FH 000640H ASR0 [R/W] 00000000 00000000 *1 ACR0 [R/W] 1111XX00 00000000 *1 000644H ASR1 [R/W] XXXXXXXX XXXXXXXX *1 ACR1 [R/W] XXXXXXXX XXXXXXXX *1 000648H ASR2 [R/W] XXXXXXXX XXXXXXXX *1 ACR2 [R/W] XXXXXXXX XXXXXXXX *1 00064CH ASR3 [R/W] XXXXXXXX XXXXXXXX *1 ACR3 [R/W] XXXXXXXX XXXXXXXX *1 000650H ASR4 [R/W] XXXXXXXX XXXXXXXX *1 ACR4 [R/W] XXXXXXXX XXXXXXXX *1 000654H ASR5 [R/W] XXXXXXXX XXXXXXXX *1 ACR5 [R/W] XXXXXXXX XXXXXXXX *1 000658H ASR6 [R/W] XXXXXXXX XXXXXXXX *1 ACR6 [R/W] XXXXXXXX XXXXXXXX *1 00065CH ASR7 [R/W] XXXXXXXX XXXXXXXX *1 ACR7 [R/W] XXXXXXXX XXXXXXXX *1 000660H AWR0 [R/W] 01111111 11111111 *1 AWR1 [R/W] XXXXXXXX XXXXXXXX *1 000664H AWR2 [R/W] XXXXXXXX XXXXXXXX *1 AWR3 [R/W] XXXXXXXX XXXXXXXX *1 000668H AWR4 [R/W] XXXXXXXX XXXXXXXX *1 AWR5 [R/W] XXXXXXXX XXXXXXXX *1 00066CH AWR6 [R/W] XXXXXXXX XXXXXXXX *1 AWR7 [R/W] XXXXXXXX XXXXXXXX *1 000670H MCRA[R/W] XXXXXXXX MCRB[R/W] XXXXXXXX IOWR0[R/W] XXXXXXXX IOWR1[R/W] XXXXXXXX 000684H IOWR2[R/W] XXXXXXXX ⎯ ⎯ TCR[R/W] 00000000 ⎯ ⎯ ⎯ 00067CH 000680H ⎯ ⎯ 000674H 000678H ⎯ T-unit CSER [R/W] 00000001 CHER [R/W] 11111111 RCR[R/W] 00XXXXXX XXXX0XXX (続く) 40 DS07–16703–2 MB91305 シリーズ アドレス レジスタ +0 +1 +2 +3 ブロック 000688H ⎯ ∼ 0007F8H 0007FCH MODR [W] XXXXXXXX ⎯ 予約 ⎯ ⎯ ⎯ 000800H ⎯ ∼ 000AFCH 予約 000B00H ESTS0 [R/W] X0000000 ESTS1 [R/W] XXXXXXXX ESTS2 [R] 1XXXXXXX ⎯ 000B04H ECTL0 [R/W] 0X000000 ECTL1 [R/W] 00000000 ECTL2 [W] 000X0000 ECTL3 [R/W] 00X00X11 000B08H ECNT0 [W] XXXXXXXX ECNT1 [W] XXXXXXXX EUSA [W] XXX00000 EDTC [W] 0000XXXX 000B0CH EWP1 [R] 00000000 00000000 ⎯ 000B10H EDTR0 [W] XXXXXXXX XXXXXXXX EDTR1 [W] XXXXXXXX XXXXXXXX 000B14H ∼ 000B1CH ⎯ 000B20H EIA0 [W] XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX 000B24H EIA1 [W] XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX 000B28H EIA2 [W] XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX 000B2CH EIA3 [W] XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX 000B30H EIA4 [W] XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX 000B34H EIA5 [W] XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX 000B38H EIA6 [W] XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX 000B3CH EIA7 [W] XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX 000B40H EDTA [R/W] XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX 000B44H EDTM [R/W] XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX DSU (続く) DS07–16703–2 41 MB91305 シリーズ アドレス レジスタ +0 +1 +2 000B48H EOA0 [W] XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX 000B4CH EOA1 [W] XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX 000B50H EPCR [R/W] XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX 000B54H EPSR [R/W] XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX 000B58H EIAM0 [W] XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX 000B5CH EIAM1 [W] XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX 000B60H EOAM0/EODM0 [W] XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX 000B64H EOAM1/EODM1 [W] XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX 000B68H EOD0 [W] XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX 000B6CH EOD1 [W] XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX +3 ブロック DSU 000B70H ∼ 000FFCH ⎯ 001000H DMASA0 [R/W] XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX 001004H DMADA0 [R/W] XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX 001008H DMASA1 [R/W] XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX 00100CH DMADA1 [R/W] XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX 001010H DMASA2 [R/W] XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX 001014H DMADA2 [R/W] XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX 001018H DMASA3 [R/W] XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX 00101CH DMADA3 [R/W] XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX 001020H DMASA4 [R/W] XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX 001024H DMADA4 [R/W] XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX 予約 DMAC (続く) 42 DS07–16703–2 MB91305 シリーズ (続き) アドレス レジスタ +0 +1 +2 +3 ブロック 001028H ∼ 007104H ⎯ 予約 * 1:リセットレベルで初期値が異なるレジスタです。表示は , INIT レベルのものです。 * 2:リセットレベルで初期値が異なるレジスタです。表示は , INIT 端子による INIT レベルのものです。 * 3:予約レジスタです。アクセス禁止です。 DS07–16703–2 43 MB91305 シリーズ アドレス レジスタ +0 +1 +2 +3 00060000H FIFO0o [R] XXXXXXXX XXXXXXXX FIFO0i [W] XXXXXXXX XXXXXXXX 00060004H FIFO1 [R] XXXXXXXX XXXXXXXX FIFO2 [W] XXXXXXXX XXXXXXXX 00060008H FIFO3 [R] XXXXXXXX XXXXXXXX ⎯ ブロック 0006000CH ⎯ ∼ 0006001FH 00060020H ⎯ CONT1 [R/W] 000XX0XX XXX00000 00060024H CONT2 [R/W] XXXXXXXX XXX00000 CONT3 [R/W] XXXXXXXX XXX00000 00060028H CONT4 [R/W] XXXXXXXX XXX00000 CONT5 [R/W] XXXXXXXX XXXX00XX 0006002CH CONT6 [R/W] XXXXXXXX XXXX00XX CONT7 [R/W] XXXXXXXX XXX00000 00060030H CONT8 [R/W] XXXXXXXX XXX00000 CONT9 [R/W] 0XX0XXXX 0XXX0000 00060034H CONT10 [R/W] 00000000 X00000XX TTSIZE [R/W] 00010001 00010001 00060038H TRSIZE [R/W] 00010001 00010001 ⎯ USB ファンクション ⎯ 0006003CH 00060040H RSIZE0 [R] XXXXXXXX XXXX0000 ⎯ 00060044H RSIZE1 [R] XXXXXXXX X0000000 ⎯ 00060048H ⎯ ∼ 0006005FH 00060060H ST1 [R/W] XXXXXX00 00000000 ⎯ ⎯ 00060064H 00060068H ST2 [R] XXXXXXXX XXX00000 ST3 [R/W] XXXXXXXX XXX00000 0006006CH ST4 [R/W] XXXXX000 00000000 ST5 [R/W] XXXX0XXX XX000000 00060070H ∼ 0006007FH ⎯ (続く) 44 DS07–16703–2 MB91305 シリーズ (続き) アドレス レジスタ +0 +1 +2 +3 ブロック 00060080H ⎯ ∼ 0006FFFBH 0006FFFCH DS07–16703–2 ⎯ ⎯ 予約 USBRST -0------ ⎯ USB リセット 45 MB91305 シリーズ ■ 割込み要因のテーブル 割込み番号 オフセット TBR デフォルト のアドレス リソース 番号 10 進 16 進 割込み レベル リセット 0 00 ⎯ 3FCH 000FFFFCH ⎯ モードベクタ 1 01 ⎯ 3F8H 000FFFF8H ⎯ システム予約 2 02 ⎯ 3F4H 000FFFF4H ⎯ システム予約 3 03 ⎯ 3F0H 000FFFF0H ⎯ システム予約 4 04 ⎯ 3ECH 000FFFECH ⎯ システム予約 5 05 ⎯ 3E8H 000FFFE8H ⎯ システム予約 6 06 ⎯ 3E4H 000FFFE4H ⎯ コプロセッサ不在トラップ 7 07 ⎯ 3E0H 000FFFE0H ⎯ コプロセッサエラートラップ 8 08 ⎯ 3DCH 000FFFDCH ⎯ INTE 命令 9 09 ⎯ 3D8H 000FFFD8H ⎯ 命令ブレーク例外 10 0A ⎯ 3D4H 000FFFD4H ⎯ オペランドブレークトラップ 11 0B ⎯ 3D0H 000FFFD0H ⎯ ステップトレーストラップ 12 0C ⎯ 3CCH 000FFFCCH ⎯ NMI 要求 (tool) 13 0D ⎯ 3C8H 000FFFC8H ⎯ 未定義命令例外 14 0E ⎯ 3C4H 000FFFC4H ⎯ NMI 要求 15 0F 15 (FH) 固定 3C0H 000FFFC0H ⎯ 外部割込み 0 16 10 ICR00 3BCH 000FFFBCH ⎯ 外部割込み 1 17 11 ICR01 3B8H 000FFFB8H ⎯ 外部割込み 2 18 12 ICR02 3B4H 000FFFB4H ⎯ 外部割込み 3 19 13 ICR03 3B0H 000FFFB0H ⎯ 外部割込み 4 (USB ファンクション ) 20 14 ICR04 3ACH 000FFFACH ⎯ 外部割込み 5 21 15 ICR05 3A8H 000FFFA8H ⎯ 外部割込み 6 22 16 ICR06 3A4H 000FFFA4H ⎯ 外部割込み 7 23 17 ICR07 3A0H 000FFFA0H ⎯ リロードタイマ 0 24 18 ICR08 39CH 000FFF9CH 8 リロードタイマ 1 25 19 ICR09 398H 000FFF98H 9 リロードタイマ 2 26 1A ICR10 394H 000FFF94H 10 UART0 ( 受信完了 ) 27 1B ICR11 390H 000FFF90H 0 UART1 ( 受信完了 ) 28 1C ICR12 38CH 000FFF8CH 1 UART2 ( 受信完了 ) 29 1D ICR13 388H 000FFF88H 2 UART0 ( 送信完了 ) 30 1E ICR14 384H 000FFF84H 3 UART1 ( 送信完了 ) 31 1F ICR15 380H 000FFF80H 4 UART2 ( 送信完了 ) 32 20 ICR16 37CH 000FFF7CH 5 DMAC0 ( 終了 , エラー ) 33 21 ICR17 378H 000FFF78H ⎯ DMAC1 ( 終了 , エラー ) 34 22 ICR18 374H 000FFF74H ⎯ DMAC2 ( 終了 , エラー ) 35 23 ICR19 370H 000FFF70H ⎯ DMAC3 ( 終了 , エラー ) 36 24 ICR20 36CH 000FFF6CH ⎯ DMAC4 ( 終了 , エラー ) 37 25 ICR21 368H 000FFF68H ⎯ 割込み要因 (続く) 46 DS07–16703–2 MB91305 シリーズ 割込み番号 10 進 16 進 割込み レベル オフセット TBR デフォルト のアドレス リソース 番号 A/D 38 26 ICR22 364H 000FFF64H ⎯ PPG0 39 27 ICR23 360H 000FFF60H ⎯ PPG1 40 28 ICR24 35CH 000FFF5CH ⎯ PPG2 41 29 ICR25 358H 000FFF58H ⎯ PPG3 42 2A ICR26 354H 000FFF54H ⎯ PWC 43 2B ICR27 350H 000FFF50H ⎯ 外部割込み 8/U-TIMER0 44 2C ICR28 34CH 000FFF4CH ⎯ 外部割込み 9/U-TIMER1 45 2D ICR29 348H 000FFF48H ⎯ 外部割込み 10/U-TIMER2 46 2E ICR30 344H 000FFF44H ⎯ タイムベースオーバフロー / U-TIMER3 47 2F ICR31 340H 000FFF40H ⎯ 外部割込み 11/U-TIMER4 48 30 ICR32 33CH 000FFF3CH ⎯ 16 ビットフリーランタイマ 割込み要因 49 31 ICR33 338H 000FFF38H ⎯ 2 50 32 ICR34 334H 000FFF34H ⎯ 2 51 33 ICR35 330H 000FFF30H ⎯ 2 52 34 ICR36 32CH 000FFF2CH ⎯ 2 I C ch.3 53 35 ICR37 328H 000FFF28H ⎯ UART3 ( 受信完了 ) 54 36 ICR38 324H 000FFF24H ⎯ UART4 ( 受信完了 ) 55 37 ICR39 320H 000FFF20H ⎯ UART3 ( 送信完了 ) 56 38 ICR40 31CH 000FFF1CH ⎯ UART4 ( 送信完了 ) 57 39 ICR41 318H 000FFF18H ⎯ 外部割込み 12/ インプットキャプチャ 0 58 3A ICR42 314H 000FFF14H ⎯ 外部割込み 13/ インプットキャプチャ 1 59 3B ICR43 310H 000FFF10H ⎯ 外部割込み 14/ インプットキャプチャ 2 60 3C ICR44 30CH 000FFF0CH ⎯ 外部割込み 15/ インプットキャプチャ 3 61 3D ICR45 308H 000FFF08H ⎯ システム予約 62 3E ICR46 304H 000FFF04H ⎯ 遅延割込み要因ビット 63 3F ICR47 300H 000FFF00H ⎯ システム予約 (REALOS にて使用 ) 64 40 − 2FCH 000FFEFCH ⎯ システム予約 (REALOS にて使用 ) 65 41 − 2F8H 000FFEF8H ⎯ システム予約 66 42 − 2F4H 000FFEF4H ⎯ システム予約 67 43 − 2F0H 000FFEF0H ⎯ システム予約 68 44 − 2ECH 000FFEECH ⎯ システム予約 69 45 − 2E8H 000FFEE8H ⎯ システム予約 70 46 − 2E4H 000FFEE4H ⎯ システム予約 71 47 − 2E0H 000FFEE0H ⎯ システム予約 72 48 − 2DCH 000FFEDCH ⎯ システム予約 73 49 − 2D8H 000FFED8H ⎯ システム予約 74 4A − 2D4H 000FFED4H ⎯ システム予約 75 4B − 2D0H 000FFED0H ⎯ I C ch.0 I C ch.1 I C ch.2 (続く) DS07–16703–2 47 MB91305 シリーズ (続き) 16 進 割込み レベル オフセット TBR デフォルト のアドレス リソース 番号 システム予約 76 4C − 2CCH 000FFECCH ⎯ システム予約 77 4D − 2C8H 000FFEC8H ⎯ システム予約 78 4E − 2C4H 000FFEC4H ⎯ システム予約 79 4F − 2C0H 000FFEC0H ⎯ 80 50 2BCH 000FFEBCH ∼ 255 ∼ FF ∼ 000H ∼ 000FFC00H INT 命令で使用 48 割込み番号 10 進 割込み要因 − ⎯ DS07–16703–2 MB91305 シリーズ ■ 電気的特性 1. 絶対最大規格 項 目 記号 電源電圧 *1 内部電源電圧 * 1 定 格 値 単位 備 考 最 小 最 大 VDDE VSS − 0.5 VSS + 4.0 V *2 VDDI VSS − 0.5 VSS + 2.2 V *2 アナログ電源電圧 * 1 AVCC VSS − 0.5 VSS + 4.0 V *3 アナログ基準電圧 * 1 AVRH VSS − 0.5 VSS + 4.0 V *3 VI VSS − 0.3 VDDE + 0.3 V VIA VSS − 0.3 AVCC + 0.3 V VO VSS − 0.3 AVCC + 0.3 V “L” レベル最大出力電流 IOL ⎯ 10 mA *4 “L” レベル平均出力電流 IOLAV ⎯ 4 mA *5 “L” レベル最大総出力電流 ΣIOL ⎯ 100 mA “L” レベル平均総出力電流 ΣIOLAV ⎯ 50 mA *6 “H” レベル最大出力電流 IOH ⎯ − 10 mA *4 “H” レベル平均出力電流 IOHAV ⎯ −4 mA *5 “H” レベル最大総出力電流 ΣIOH ⎯ − 50 mA “H” レベル平均総出力電流 ΣIOHAV ⎯ − 20 mA 消費電力 PD ⎯ 750 mW 動作温度 Ta − 10 + 70 °C 保存温度 TSTG ⎯ + 150 °C 入力電圧 * 1 アナログ端子入力電圧 * 出力電圧 * 1 1 *6 * 1: AVSS = VSS = 0.0 V を基準にしています。 * 2:VDDE は VSS − 0.3 V より低くなってはいけません。 * 3:電源投入時など VDDE + 0.3 V を超えないよう注意してください。 * 4:最大出力電流は , 該当する端子一本のピーク値を規定します。 * 5:平均出力電流は , 該当する端子一本に流れる電流の 100 ms の期間内での平均電流を規定します。 * 6:平均総出力電流は , 該当する端子すべてに流れる電流の 100 ms の期間内での平均電流を規定します。 <注意事項> 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ ります。したがって , 定格を一項目でも超えることのないようご注意ください。 DS07–16703–2 49 MB91305 シリーズ 2. 推奨動作条件 (VSS = AVSS = 0 V) 項 目 記号 規 格 値 単位 最 小 最 大 VDDE 3.0 3.6 V VDDI 1.65 1.95 V アナログ電源電圧 AVCC VSS − 0.3 VSS + 3.6 V アナログ基準電圧 AVRH AVSS AVCC V Ta − 10 + 70 °C 電源電圧 動作温度 備 考 <注意事項> 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条 件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼 性に悪影響を及ぼすことがあります。 データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。 50 DS07–16703–2 MB91305 シリーズ 3. 直流規格 (1) CPU (VDDI = 1.8 V ± 0.15 V, VDDE = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0 V, Ta =− 10 °C ∼+ 70 °C) 項 目 記号 端子 条件 規 格 値 最 小 標準 最 大 単位 備 考 VIH D31 ∼ D16 ⎯ 0.7 × VDDE ⎯ VDDE + 0.3 V VHIS D31 ∼ D16 を除く 入力ポート ⎯ 0.8 × VDDE ⎯ VDDE + 0.3 V VIL D31 ∼ D16 ⎯ VSS ⎯ 0.25 × VDDE V VILS D31 ∼ D16 を除く 入力ポート ⎯ VSS ⎯ 0.2 × VDDE V “H” レベル 出力電圧 VOH すべての出力端子 VDDE = 3.0 V VDDE − 0.5 IOH =− 4.0 mA ⎯ VDDE V “L” レベル 出力電圧 VOL すべての出力端子 VDDE = 3.0 V IOL = 4.0 mA VSS ⎯ 0.4 V 入力リーク 電流 (Hi-Z 出力 リーク電流 ) ILI すべての入力端子 VDDE = 3.6 V 0.45 V < VI < VDDE −5 ⎯ +5 µA プルアップ 抵抗値 RUP *1 VDDE = 3.6 V VI = 0.45 V 12 25 100 kΩ RDOWN * 2 VDDE = 3.6 V VI = 3.3 V 12 25 100 kΩ fC = 16 MHz VDDE = 3.3 V VDDI = 1.8 V ⎯ 120 180 mA *3 64 MHz 動作時 fC = 16 MHz VDDE = 3.3 V VDDI = 1.8 V ⎯ 60 90 mA スリープ 時 Ta =+ 25 °C VDDE = 3.3 V VDDI = 1.8 V ⎯ 200 1000 µA ストップ 時 ⎯ 10 ⎯ pF “H” レベル 入力電圧 “L” レベル 入力電圧 プルダウン 抵抗値 ICC 電源電流 ICCS VDDE, VDDI ICCH 入力容量 CIH VDDE, VSS, AVCC, AVSS 以外 ⎯ ヒステリ シス入力 ヒステリ シス入力 * 1:入出力回路形式が B, G の端子 * 2:入出力回路形式が J の端子 * 3:内部動作クロックスピード 64 MHz (PLL で入力クロックを 4 逓倍 ) DS07–16703–2 51 MB91305 シリーズ (2) USB ①基本直流特性 (VDDI = 1.8 V ± 0.15 V, VDDE = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0 V, Ta =− 10 °C ∼+ 70 °C) 項目 記号 端子 “H” レベル 出力電圧 VOH ⎯ IOH =− 100 µA “L” レベル 出力電圧 VOL ⎯ IOL = 100 µA ⎯ Full Speed VOH = VDDE − 0.4 V ⎯ Low Speed VOH = VDDE − 0.4 V ⎯ “H” レベル 出力電流 条件 規 格 値 単位 最 小 標準 最 大 VDDE − 0.2 ⎯ VDDE V 0 ⎯ 0.2 V − 20 ⎯ ⎯ −6 ⎯ ⎯ Full Speed VOL = 0.4 V 20 ⎯ ⎯ ⎯ Low Speed VOL = 0.4 V 6 ⎯ ⎯ IOH 備考 mA “L” レベル 出力電流 IOL 出力短絡電流 IOS ⎯ ⎯ ⎯ ⎯ 300 mA *1 入力リーク電流 ILZ ⎯ ⎯ ⎯ ⎯ ±5 µA *2 mA * 1:<出力短絡電流 IOS について> 出力短絡電流 IOS は出力端子を VDDE 端子または VSS 端子 ( 最大定格内 ) に短絡した場合に流れる最大電流値 出力短絡電流について:この電流値は「差動出力端子の片側1端子あたりの短絡電流値」です。 本 USB I/O Buffer は差動出力なので,双方の端子について考慮してください。 “H” レベル 短絡電流をモニタ “H” 出力 GND レベルに短絡 3ステートイネーブル="L" VDDE レベルに短絡 “L” レベル “L” 出力 短絡電流をモニタ 3ステートイネーブル="L" * 2: < Z リーク電流 ILZ 測定について> 入力リーク電流 ILZ は , USB I/O Buffer がハイインピーダンス状態時に双方向端子に VDDE または VSS 電位を印加し たときのリーク電流量を示します。 リーク電流をモニタ Z 出力 0 V, VDDE レベルを出力端子に印加 3ステートイネーブル="H" 52 DS07–16703–2 MB91305 シリーズ ② DC 特性 USB Specification Revision 2.0 Full Speed 規格に準拠します。 (VDDI = 1.8 V ± 0.15 V, VDDE = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0 V, Ta =− 10 °C ∼+ 70 °C) 項目 入力電圧 出力電圧 終端 記号 規 格 値 最小 最大 単位 備考 “H” レベル (driven) VIH 2.0 ⎯ V *1 “L” レベル VIL ⎯ 0.8 V *1 差動入力感度 VDI 0.2 ⎯ V *2 コモンモード入力電圧 VCM 0.8 2.5 V *2 “L” レベル VOL 0.0 0.3 V *3 “H” レベル (driven) VOH 2.8 3.6 V *3 差動出力信号電圧 VCRS 1.3 2.0 V *4 アップストリームポートプルアップ抵抗 RPU 1.425 1.575 kΩ 1.5 kΩ ± 5% ダウンストリームポートプルダウン抵抗 RPD 1.425 1.575 kΩ 1.5 kΩ ± 5% VTERM 3.0 3.6 V *5 アップストリームポートプルアップ終端電圧 * 1:< Input Levels VIH, VIL について> USB I/O Buffer の Single-End-Receiver のスイッチング・スレッショルド電圧は VIL (Max) = 0.8 V, VIH (Min) = 2.0 V (TTL 入力規格 ) の範囲内に設定されています。また , ノイズ感度を低下させるため , 多少のヒステリシスを持たせ ています。 * 2:< Input Levels VDI, VCM について> USB 差動データ信号の受信には , Differential-Receiver を使用します。 Differential-Receiver は , 差動データ入力がローカル・グランド・リファレンス レベルに対し , 0.8 V ∼ 2.5 V の範囲内 にあるときには , 200 mV の差動入力感度があります。 上記電圧範囲は , コモン・モード入力電圧範囲と呼びます。 最小差動入力感度 (V) 1.0 0.2 0.8 2.5 コモン・モード入力電圧 (V) * 3:< Output Levels VOL, VOH について> ドライバの出力駆動能力は , Low-State (VOL) で 0.3 V 以下 ( 対 3.6 V, 1.5 kΩ 負荷 ) , High-State (VOH) で 2.8 V 以上 ( 対 グランド , 15 kΩ 負荷 ) です。 DS07–16703–2 53 MB91305 シリーズ * 4:< Output Levels VCRS について> USB I/O Buffer の外部差動出力信号 (D + /D − ) のクロス電圧は , 1.3 V ∼ 2.0 V の範囲内にあります。 D+ Max 2.0 V VCRS 規格範囲 Min 1.3 V D− * 5:< Terminations VTERM について> Upstream Port におけるプルアップ電圧を示します。 54 DS07–16703–2 MB91305 シリーズ 4. 交流規格 (1) クロックタイミング (VDDI = 1.8 V ± 0.15 V, VDDE = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0 V, Ta =− 10 °C ∼+ 70 °C) 項 目 クロック周波数 (1) 記号 端子 fC X0 X1 条件 ⎯ 規 格 値 単位 最小 最大 37.5 48 MHz 12.5 16 MHz ⎯ 20.8 ns ⎯ 62.5 ns 備 考 PLL 使用時* 1 クロックサイクルタイム tC X0 X1 クロック周波数 (2) fC X0 X1 10 50 MHz クロック周波数 (3) fC X0 X1 10 50 MHz クロックサイクルタイム tC X0 X1 40 100 ns 入力クロックパルス幅 PWH PWL X0 X1 16 ⎯ ns 入力クロック 立上り,立下り時間 tCR tCF X0 X1 ⎯ 8 ns tCR + tCF 3.125 * 2 64 MHz CPU 系 3.125 * 2 32 MHz 周辺系 fCPT 3.125 * 2 32 MHz 外部バス系 tCP 15.6 1280 * 2 ns CPU 系 31.2 1280 * 2 ns 周辺系 31.2 1280 * 2 ns 外部バス系 ⎯ fCP 内部動作 クロック周波数 fCPP 内部動作 クロックサイクルタイム tCPP ⎯ ⎯ ⎯ ⎯ tCPT 自励発振 (1/2 分周入力 ) 外部クロック * 1:USB 機能ありの設定の場合 (MD 端子= 0000B) 37.5 MHz ∼ 48 MHz USB を使用する場合は 48 MHz 固定 ( 自励発振 48 MHz 3 分周 PLL 経由 4 逓倍で内部最高 64 MHz 動作 ) USB 機能なしの設定の場合 (MD 端子= 0010B) 12.5 MHz ∼ 16 MHz ( 自励発振 16 MHz PLL 経由 4 逓倍で内部最高 64 MHz 動作 ) * 2:X0 にクロック周波数の最小値 12.5 MHz を入力して,発振回路の PLL 系かつギア 1/16 を使用した場合の値です。 12.5 [MHz] × 4 ( 逓倍 ) × 1/16 ( ギア 1/16) = 3.125 [MHz] ・クロックタイミング規格測定条件 tC 出力端子 0.8 VDDE C = 30 pF 0.2 VDDE PWH PWL tCF DS07–16703–2 tCR 55 MB91305 シリーズ ・動作保証範囲 電源 VDDI [V] 動作保証範囲 (Ta =− 10 °C ∼+ 70 °C) VDDE = 3.0 V ∼ 3.6 V fCPP は網かけの範囲となります。 1.95 1.65 0 0.3125 32 fCP/fCPP [MHz] 64 内部クロック ・外部 / 内部クロック設定可能範囲 原発振入力クロック USB なし fc = 16 MHz 時 USB あり fc = 48 MHz 時 [MHz] fCP , fCPT 64 内部クロック CPU 系 周辺系 , 外バス系: fCPP 32 16 CPU:周辺の分周比 4:4 2:2 1:2 (注意事項)・PLL を使用する場合は , 外部クロック入力は 12.5 MHz ∼ 16 MHz の範囲で使用してください。 ・PLL の発振安定時間> 500 µs としてください。 ・内部クロックのギア設定は (1) クロックタイミング規格の表の数値内になるようにしてください。 56 DS07–16703–2 MB91305 シリーズ (2) クロック出力タイミング (VDDI = 1.8 V ± 0.15 V, VDDE = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0 V, Ta =− 10 °C ∼+ 70 °C) 項 目 記号 端子 サイクル時間 tCYC MCLK SYSCLK MCLK (SYSCLK) ↑ → MCLK (SYSCLK) ↓ tCHCL MCLK SYSCLK MCLK (SYSCLK) ↓ → MCLK (SYSCLK) ↑ tCLCL MCLK SYSCLK 条件 ⎯ 規 格 値 単位 備 考 最小 最大 tCPT ⎯ ns *1 1/2 × tCYC − 3 1/2 × tCYC + 3 ns *2 1/2 × tCYC − 3 1/2 × tCYC + 3 ns *3 tCYC tCHCL MCLK SYSCLK tCLCH VOH VOH VOL * 1: tCYC はギア周期を含む 1 クロックサイクルの周波数です。 * 2: 本規格はギア周期× 1 の場合の値です。 ギア周期 1/2, 1/4, 1/8 を設定した場合には,下記計算式の n にそれぞれ 1/2, 1/4, 1/8 を代入して計算してください。 tCHCL = ( 1/2 × 1/n ) × tCYC − 10 * 3: 本規格はギア周期× 1 の場合の値です。 DS07–16703–2 57 MB91305 シリーズ (3) リセット,ハードウェアスタンバイ入力規格 (VDDI = 1.8 V ± 0.15 V, VDDE = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0 V, Ta =− 10 °C ∼+ 70 °C) 項 目 INIT 入力時間 ( 電源投入時 ) INIT 入力時間 ( 電源投入時以外 ) 記号 端子 条件 tINTL INIT ⎯ 規 格 値 単位 最小 最大 * ⎯ ns tCP × 5 ⎯ ns 備 考 *:INIT 入力時間 ( 電源投入時 ) セラミック発振子 φ × 215 以上を推奨します。 水晶 φ × 221 以上を推奨します。 φ:電源投入時≧ X0 / X1 の周期× 2 tINTL INIT 0.2 Vcc 58 DS07–16703–2 MB91305 シリーズ (4-1) 通常バスアクセス リード / ライト動作 (VDDI = 1.8 V ± 0.15 V, VDDE = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0 V, Ta =− 10 °C ∼+ 70 °C) 項 目 記号 端子 CS0/CS1/CS4/CS5/CS6/ CS7 セットアップ tCSLCH CS0/CS1/CS4/CS5/CS6/ CS7 ホールド tCSHCH MCLK/ SYSCLK CS0 ∼ CS7 アドレスセットアップ tASCH アドレスホールド tCHAX 有効アドレス→ 有効データ入力時間 tAVDV WR0,WR1 遅延時間 tCHWL WR0,WR1 遅延時間 条件 規 格 値 単位 最小 最大 3 ⎯ ns 3 tCYC / 2 + 6 ns 3 ⎯ ns 3 tCYC / 2 + 6 ns A23 ∼ A0 D31 ∼ D16 ⎯ 3/2 × tCYC − 15 ns ⎯ 6 ns tCHWH MCLK/ SYSCLK WR0,WR1 ⎯ 6 ns WR0,WR1 最小パルス幅 tWLWH WR0,WR1 tCYC − 3 ⎯ ns データセットアップ → WRx ↑ tDSWH tCYC ⎯ ns WRx ↑→ データホールド時間 tWHDX 5 ⎯ ns RD 遅延時間 tCHRL ⎯ 6 ns RD 遅延時間 tCHRH ⎯ 6 ns RD ↓ → 有効データ入力時間 tRLDV ⎯ tCYC − 15 ns データセットアップ → RD ↑時間 tDSRH 15 ⎯ ns RD ↑→ データホールド時間 tRHDX 0 ⎯ ns RD 最小パルス幅 tRLRH RD tCYC − 3 ⎯ ns AS セットアップ tASLCH 3 ⎯ ns AS ホールド tASHCH MCLK/ SYSCLK AS 3 ⎯ ns MCLK/ SYSCLK A23 ∼ A0 WR0,WR1 D31 ∼ D16 MCLK/ SYSCLK RD RD D31 ∼ D16 ⎯ 備考 *1 *2 *1 * 1: 自動ウェイト挿入や RDY 入力でバスを延ばしている場合には,(tCYC ×延ばしたサイクル数 ) の時間を本規格に追 加して下さい。 * 2: 本規格はギア周期× 1 の場合の値です。 ギア周期 1/2, 1/4, 1/8 を設定した場合には,下記計算式の n にそれぞれ 1/2, 1/4, 1/8 を代入して計算してください。 tAVDV の最大規格値:3/ (2n) × tCYC − 15 DS07–16703–2 59 MB91305 シリーズ tCYC BA1 MCLK VOH VOH VOH VOH SYSCLK tASHCH tASLCH VOH AS VOL LBA tCSLCH CS0~CS7 tCSHCH VOH VOL tASCH A23~A00 tCHAX VOH VOL VOH VOL tCHRH tCHRL tRLRH VOL RD VOH tRHDX tRLDV tDSRH tAVDV D31~D16 VOH VOH VOL VOL tCHWL tCHWH tWLWH VOL WR0, WR1 VOH tWHDX tDSWH D31~D16 60 VOH VOL ライト VOH VOL DS07–16703–2 MB91305 シリーズ (4-2) マルチプレクスバスアクセス リード / ライト動作 (VDDI = 1.8 V ± 0.15 V, VDDE = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0 V, Ta =− 10 °C ∼+ 70 °C) 項 目 記号 端子 D31 ∼ D16 アドレス セットアップ時間 → MCLK (SYSCLK) ↑ tASCH MCLK/ SYSCLK MCLK (SYSCLK) ↑→ D31 ∼ D16 アドレス ホールド時間 tCHAX D31 ∼ D16 アドレス セットアップ時間 → AS ↑ tASASH AS ↑→ D31 ∼ D16 アドレス ホールド時間 tASHAX 条件 D31 ∼ D16 ( アドレス ) 規 格 値 単位 備考 最小 最大 3 ⎯ ns 3 tCYC / 2 + 6 ns 12 ⎯ ns * tCYC − 3 tCYC + 3 ns * ⎯ AS D31 ∼ D16 ( アドレス ) *:CS → RD/WR セットアップ延長= 1 のとき (注意事項)本規格以外は , 通常バスインタフェース規格と同じです。 DS07–16703–2 61 MB91305 シリーズ ・CS → RD/WR セットアップ延長= 1 のとき tCYC BA1 MCLK VOH BA2 BA1W VOH VOH tASLCH tASHCH BA3 VOH VOH VOH SYSCLK AS VOH VOL tASASH tASHAX tCSLCH CS0~CS7 VOL tASCH D31~D16 VOH VOL tCHAX アドレス VOH VOL VIH VIH VIL リードデータVIL tDSRH tRHDX tRLDV VOH VOL RD tRLRH tCHRH tCHRL D31~D16 VOH VOL アドレス VOH VOL VOH VOL tDSWH tWHDX VOH VOL WR0, WR1 VOH VOL ライトデータ tWLWH tCHWL VOH A23~A00 62 VOL tCHWH アドレス DS07–16703–2 MB91305 シリーズ ・CS → RD/WR セットアップ延長= 0 のとき tCYC BA1 MCLK VOH BA2 BA3 VOH VOH VOH VOH SYSCLK VOH VOL AS tASLCH tASHCH tCSLCH CS0~CS7 VOL tASCH D31~D16 tCHAX VOH VOH VOL アドレス VOL VIH VIL VIH リードデータ VIL tDSRH tRHDX tRLDV VOH VOL RD tRLRH tCHRH tCHRL D31~D16 VOH アドレス VOL VOH VOL VOH VOL ライトデータ tDSWH tWHDX VOH VOL WR0, WR1 tWLWH tCHWL A23~A00 DS07–16703–2 VOH VOL tCHWH アドレス 63 MB91305 シリーズ (5) レディ入力タイミング (VDDI = 1.8 V ± 0.15 V, VDDE = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0 V, Ta =− 10 °C ∼+ 70 °C) 項 目 記号 端子 条件 RDY セットアップ時間 → MCLK (SYSCLK) ↓ tRDYS MCLK SYSCLK RDY MCLK (SYSCLK) ↓→ RDY ホールド時間 tRDYH MCLK SYSCLK RDY 規 格 値 単位 最小 最大 ⎯ 10 ⎯ ns ⎯ 0 ⎯ ns 備考 tCYC MCLK VOH VOH SYSCLK VOL VOL tRDYS RDY ウェイトを かけるとき RDY ウェイトを かけないとき 64 tRDYH tRDYS VOH VOH VOL VOL VOH tRDYH VOH VOL VOL DS07–16703–2 MB91305 シリーズ (6) ホールドタイミング (VDDI = 1.8 V ± 0.15 V, VDDE = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0 V, Ta =− 10 °C ∼+ 70 °C) 項 目 記号 端子 BGRNT 遅延時間 tCHBGL BGRNT 遅延時間 tCHBGH MCLK SYSCLK BGRNT 端子フローティング→ BGRNT ↓時間 tXHAL BGRNT ↑ → 端子有効時間 tHAHV 条件 ⎯ 規 格 値 単位 最小 最大 tCYC / 2 − 6 tCYC / 2 + 6 ns tCYC / 2 − 6 tCYC / 2 + 6 ns tCYC − 10 tCYC + 10 ns tCYC − 10 tCYC + 10 ns 備考 BGRNT (注意事項)BRQ が取り込まれてから,BGRNT が変化するまで 1 サイクル以上あります。 tCYC VOH VOH VOH VOH MCLK SYSCLK BRQ tCHBGL tCHBGH VOH BGRNT VOL tXHAL 各端子 DS07–16703–2 tHAHV VOH VOH VOL ハイインピーダンス VOL 65 MB91305 シリーズ (7) UART タイミング (VDDI = 1.8 V ± 0.15 V, VDDE = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0 V, Ta =− 10 °C ∼+ 70 °C) 項 目 記号 端子 シリアルクロック サイクルタイム tSCYC SCK0 ∼ SCK4 SCLK ↓ → SOUT 遅延時間 tSLOV SCK0 ∼ SCK4 SOUT0 ∼ SOUT4 有効 SIN → SCLK ↑ tIVSH SCK0 ∼ SCK4 SIN0 ∼ SIN4 SCLK ↑ → 有効 SIN ホールド時間 tSHIX シリアルクロック “H” パルス幅 条件 規 格 値 単位 最小 最大 8 tCYCP ⎯ ns − 80 + 80 ns 100 ⎯ ns SCK0 ∼ SCK4 SIN0 ∼ SIN4 60 ⎯ ns tSHSL SCK0 ∼ SCK4 4 tCYCP ⎯ ns シリアルクロック “L” パルス幅 tSLSH SCK0 ∼ SCK4 4 tCYCP ⎯ ns SCLK ↓ → SOUT 遅延時間 tSLOV SCK0 ∼ SCK4 SOUT0 ∼ SOUT4 ⎯ 150 ns 有効 SIN → SCLK ↑ tIVSH SCK0 ∼ SCK4 SIN0 ∼ SIN4 60 ⎯ ns SCLK ↑ → 有効 SIN ホールド時間 tSHIX SCK0 ∼ SCK4 SIN0 ∼ SIN4 60 ⎯ ns 内部シフト クロック モード 外部シフト クロック モード 備考 (注意事項)・上記規格は , CLK 同期モード時の場合です。 ・tCYCP は , 周辺系クロックのサイクル時間です。 66 DS07–16703–2 MB91305 シリーズ ・内部シフトクロックモード tSCYC SCK0~SCK4 VOL VOH VOL tSLOV VOH VOL SOUT0~SOUT4 tIVSH tSHIX VOH VOL SIN0~SIN4 VOH VOL ・外部シフトクロックモード tSLSH SCK0~SCK4 VOL tSHSL VOL VOL VOH tSLOV SOUT0~SOUT4 VOH VOL tIVSH SIN0~SIN4 DS07–16703–2 VOH VOL tSHIX VOH VOL 67 MB91305 シリーズ (8) タイマクロック入力タイミング (VDDI = 1.8 V ± 0.15 V, VDDE = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0 V, Ta =− 10 °C ∼+ 70 °C) 項 目 入力パルス幅 記号 端子 条件 tTIWH tTIWL TIN0 ∼ TIN2 ⎯ 規 格 値 最小 最大 2 tCYCP ⎯ 単位 備考 ns (注意事項)tCYCP は , 周辺系クロックのサイクル時間です。 VIH VIH TIN0 ~ TIN2 VIL tTIWH VIL tTIWL (9) トリガ系入力タイミング (VDDI = 1.8 V ± 0.15 V, VDDE = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0 V, Ta =− 10 °C ∼+ 70 °C) 項 目 A/D 起動トリガ入力時間 記号 端子 条件 tATG ATRG ⎯ 規 格 値 最小 最大 5 tCYCP ⎯ 単位 備考 ns (注意事項) tCYCP は , 周辺系クロックのサイクル時間です。 tATG ATRG 68 VIH VIH DS07–16703–2 MB91305 シリーズ (10) DMA コントローラタイミング (VDDI = 1.8 V ± 0.15 V, VDDE = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0 V, Ta =− 10 °C ∼+ 70 °C) 項 目 DREQ 入力パルス幅 DACK 遅延時間 DEOP 遅延時間 IORD 遅延時間 IOWR 遅延時間 DS07–16703–2 記号 端子 tDRWH 条件 規 格 値 最小 最大 DREQ0 ∼ DREQ2 5 tCYC ⎯ tCLDL MCLK/SYSCLK ⎯ 6 tCLDH DACK0 ∼ DACK2 ⎯ 6 tCLEL MCLK/SYSCLK ⎯ 6 tCLEH DEOP0 ∼ DEOP2 ⎯ 6 ⎯ 6 ⎯ 6 ⎯ 6 ⎯ 6 tCLIRL tCLIRH tCLIWL tCLIWH MCLK/SYSCLK MCLK/SYSCLK ⎯ 単位 備考 ns ns ns ns ns 69 MB91305 シリーズ tCYC BA1 MCLK BA2 VOH VOH VOL VOL VOL SYSCLK tCLDL tCLDH VOH VOL DACK0~DACK2 tCLEL tCLEH VOL DEOP0~DEOP2 VOH tCLIRL tCLIRH VOL IORD VOH tCLIWL IOWR tCLIWH VOL VOH tDRWH DREQ0~DREQ2 VOL VOH (注意事項)DACKx, DEOPx の波形は PFR レジスタの設定が FR30 互換タイミングのときになります。 設定がチップセレクトタイミングのときは MCLK/SYSCLK の立下りエッジからの遅延になります。 70 DS07–16703–2 MB91305 シリーズ (11) USB インタフェース (VDDI = 1.8 V ± 0.15 V, VDDE = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0 V, Ta =− 10 °C ∼+ 70 °C) 項 目 記号 入力クロック Tucyc 端子 条件 X0 X1 ⎯ X0 ⎯ 規 格 値 最小 標準 ⎯ 48 *1 最大 単位 ⎯ MHz 備 考 自励発振 2500 ppm 精度 *1 外部入力 2500 ppm 精度 *1 出力立上り時間 Tutfr UDP/UDM Full Speed 4 ⎯ 20 ns *2 出力立下り時間 Tutff UDP/UDM Full Speed 4 ⎯ 20 ns *2 RT, FT のマッチング Tutfrfm UDP/UDM Full Speed 90 ⎯ 111.11 % *2 出力ドライバの 出力抵抗 Tuzdrv UDP UDM ⎯ 28 ⎯ 44 Ω *3 Tucyc VIH VIH X0 UDP 90% 90% 10% 10% UDM Tutfr Tutff * 1:USB インタフェースの交流特性は , USB Specification Revision 2.0 Full Speed 規格に準拠しています。 * 2:< Driver Characteristics Tutfr, Tutff, Tutfrfm について> 差動データ信号の立上りと立下り時間規定です。 出力信号電圧の 10%∼ 90%間の時間で定義されます。 また Full-speed Buffer に関しては , Tutfr/Tutff は , RFI 放射を最小にするために , Tr/Tf 比を± 10%以内と規定されて います。 * 3:< Driver Characteristics ZDRV について> USB Full-speed 接続は , 90 Ω ± 15%の特性インピーダンス (Z0) で , シールドされたツイスト・ペアケーブルを介し て行われます。ここで USB 規格は , USB Driver の出力インピーダンスは 28 Ω ∼ 44 Ω の範囲内になければならない ことを規定しています。また , 上記規格を満足しバランスをとるために , ディスクリート直列抵抗器 (Rs) を付加する ことも USB 規格は規定しています。 本 LSI の USB I/O Buffer の出力インピーダンスは “3 Ω ∼ 19 Ω” 程度です。 したがって , 直列抵抗 Rs としては “25 Ω ∼ 30 Ω” ( 推奨値 27 Ω) を付加しなければなりません。 DS07–16703–2 71 MB91305 シリーズ Rs 28 Ω ~ 44 Ω Equiv. Imped. TxD+ Rs TxD− 28 Ω ~ 44 Ω Equiv. Imped. 3-State Driver 出力インピーダンス 3 Ω ∼ 19 Ω Rs 直列抵抗値 25 Ω ∼ 30 Ω 推奨値 として 27 Ω の直列抵抗を付加してください。 72 DS07–16703–2 MB91305 シリーズ (12) I2C タイミング マスタモード動作時 (VDDI = 1.8 V ± 0.15 V, VDDE = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0 V, Ta =− 10 °C ∼+ 70 °C) 項 目 記号 条件 標準モード 高速モード* 3 最小 最大 最小 最大 単位 SCL クロック周波数 fSCL 0 100 0 400 kHz SCL クロックの “L” 期間 tLOW 4.7 ⎯ 1.3 ⎯ µs SCL クロックの “H” 期間 tHIGH 4.0 ⎯ 0.6 ⎯ µs tBUS 4.7 ⎯ 1.3 ⎯ µs tDLDAT ⎯ 5 × M*1 ⎯ 5 × M*1 ns 4.7 ⎯ 0.6 ⎯ µs 「STOP 条件」と 「START 条件」の間の バスフリータイム SCL ↓→ SDA 出力遅延 時間 「反復 START 条件」の セットアップ時間 SCL ↑→ SDA ↓ tSUSTA 「反復 START 条件」の ホールド時間 SDA ↓→ SCL ↓ tHDSTA 4.0 ⎯ 0.6 ⎯ µs 「STOP 条件」のセット アップ時間 SCL ↑→ SDA ↑ tSUSTO 4.0 ⎯ 0.6 ⎯ µs SDA データ入力 ホールド時間 ( 対 SCL ↓ ) tHDDAT 2 × M*1 ⎯ 2 × M*1 ⎯ µs SDA データ入力セット アップ時間 ( 対 SCL ↑ ) tSUDAT 250 ⎯ 100 * 2 ⎯ ns R = 1 kΩ, C = 50 pF * 4 備考 この後,最初の クロックパルス が生成される * 1: M = 周辺クロックサイクル (ns) * 2: 高速モード I2C バスデバイスを標準モード I2C バスシステムに使用することはできますが , 要求される条件 tSUDAT ≧ 250 ns を満足しなければなりません。 あるデバイスが SCL 信号の “L” 期間を延長しない場合には , SCL ラインが開放される 1250 ns (SDA,SCL 立上り Max 時間+ tSUDATA) 以前に,次のデータを SDA ラインに出力しなければなりません。 * 3: 100 kHz を超えて使用する場合には , 周辺クロックを 6 MHz 以上に設定してください。 * 4: R, C は , SCL, SDA 出力ラインのプルアップ抵抗 , 負荷容量です。 DS07–16703–2 73 MB91305 シリーズ スレーブモード動作時 (VDDI = 1.8 V ± 0.15 V, VDDE = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0 V, Ta =− 10 °C ∼+ 70 °C) 項 目 記号 条件 標準モード 高速モード* 3 最小 最大 最小 最大 単位 SCL クロック周波数 fSCL 0 100 0 400 kHz SCL クロックの “L” 期間 tLOW 4.7 ⎯ 1.3 ⎯ µs SCL クロックの “H” 期 間 tHIGH 4.0 ⎯ 0.6 ⎯ µs SCL ↓→ SDA 出力遅延 時間 tDLDAT ⎯ 5 × M*1 ⎯ 5 × M*1 ns tBUS 4.7 ⎯ 1.3 ⎯ µs 2 × M*1 ⎯ 2 × M*1 ⎯ µs 「STOP 条件」と 「START 条件」の間の バスフリータイム SDA データ入力 ホールド時間 ( 対 SCL ↓ ) tHDDAT SDA データ入力セット アップ時間 ( 対 SCL ↑ ) tSUDAT 250 ⎯ 100 * 2 ⎯ ns 「反復 START 条件」の セットアップ時間 SCL ↑→ SDA ↓ tSUSTA 4.7 ⎯ 0.6 ⎯ µs 「反復 START 条件」の ホールド時間 SDA ↓→ SCL ↓ tHDSTA 4.0 ⎯ 0.6 ⎯ µs 「STOP 条件」のセット アップ時間 SCL ↑→ SDA ↑ tSUSTO 4.0 ⎯ 0.6 ⎯ µs R = 1 kΩ, C = 50 pF * 4 備考 この後,最初の クロックパルス が生成される * 1: M = 周辺クロックサイクル (ns) * 2: 高速モード I2C バスデバイスを標準モード I2C バスシステムに使用することはできますが , 要求される条件 tSUDAT ≧ 250 ns を満足しなければなりません。 あるデバイスが SCL 信号の “L” 期間を延長しない場合には , SCL ラインが開放される 1250 ns (SDA,SCL 立上り Max 時間+ tSUDATA) 以前に,次のデータを SDA ラインに出力しなければなりません。 * 3: 100 kHz を超えて使用する場合には , 周辺クロックを 6 MHz 以上に設定してください。 * 4: R, C は , SCL, SDA 出力ラインのプルアップ抵抗 , 負荷容量です。 74 DS07–16703–2 MB91305 シリーズ (13) SDRAM タイミング (VDDI = 1.8 V ± 0.15 V, VDDE = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0 V, Ta =− 10 °C ∼+ 70 °C) 項 目 記号 出力クロックサイクルタイム tCYCSD “H” レベルクロックパルス幅 tCHSD “L” レベルクロックパルス幅 tCLSD MCLK ↑→ 出力遅延時間 tODSDCKE 出力ホールド時間 tOHSDCKE MCLK ↑→ 出力遅延時間 tODSDRAS 出力ホールド時間 tOHSDRAS MCLK ↑→ 出力遅延時間 tODSDCAS 出力ホールド時間 tOHSDCAS MCLK ↑→ 出力遅延時間 tODSDWE 出力ホールド時間 tOHSDWE MCLK ↑→ 出力遅延時間 tODSDCS 出力ホールド時間 tOHSDCS MCLK ↑→ 出力遅延時間 tODSDA 出力ホールド時間 tOHSDA MCLK ↑→ 出力遅延時間 tODSDDQM 出力ホールド時間 tOHSDDQM MCLK ↑→ 出力遅延時間 tODSDD 出力ホールド時間 tOHSDD データ入力セットアップ時間 tISSDD データ入力ホールド時間 DS07–16703–2 tIHSDD 端子 MCLK 条件 ⎯ MCLKE SRAS SCAS SWE ⎯ CS6 CS7 A00 ∼ A15 DQMUU DQMUL D16 ∼ D31 D16 ∼ D31 ⎯ 規 格 値 単位 最小 最大 ⎯ 32 MHz 12 ⎯ ns 12 ⎯ ns ⎯ 15 ns 2 ⎯ ns ⎯ 15 ns 2 ⎯ ns ⎯ 15 ns 2 ⎯ ns ⎯ 15 ns 2 ⎯ ns ⎯ 15 ns 2 ⎯ ns ⎯ 15 ns 2 ⎯ ns ⎯ 15 ns 2 ⎯ ns ⎯ 15 ns 2 ⎯ ns 15 ⎯ ns 2 ⎯ ns 備考 75 MB91305 シリーズ tCYCSD MCLK VOH VOH VOH VOL tCHSD MCLK VOL tCLSD VOH VOH tODSDCKE tODSDRAS tODSDCAS tODSDWE tODSDCS tODSDA tODSDDQM MCLKE SRAS SCAS SWE CS6 CS7 A00~A15 DQMUU DQMUL VOH VOH tOHSDCKE tOHSDRAS tOHSDCAS tOHSDWE tOHSDCS tOHSDA tOHSDDQM tODSDD D16~D31 VOH VOL VOH VOL tOHSDD D16~D31 VIH VIH VIL VIL tISSDD 76 tIHSDD DS07–16703–2 MB91305 シリーズ 5. A/D 変換部電気的特性 (VDDI = 1.8 V ± 0.15 V, VDDE = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0 V, Ta =− 10 °C ∼+ 70 °C) 項 目 記号 端 子 分解能 ⎯ 総合誤差 規格値 単位 最小値 標準値 最大値 ⎯ ⎯ ⎯ 10 BIT ⎯ ⎯ ⎯ ⎯ ± 5.5 LSB 直線性誤差 ⎯ ⎯ ⎯ ⎯ ± 3.5 LSB 微分直線性誤差 ⎯ ⎯ ⎯ ⎯ ± 2.0 LSB ゼロトランジション電圧 VOT AN0 ∼ AN9 AVSS − 4.0 LSB ⎯ AVSS + 6.0 LSB V フルスケールトラジション電圧 VFST AN0 ∼ AN9 AVRH − 5.5 LSB ⎯ AVRH + 3.0 LSB V 変換時間 ⎯ ⎯ 8.18 * 1 ⎯ ⎯ µs アナログポート入力電流 IAIN AN0 ∼ AN9 ⎯ 0.1 10 µA アナログ入力電圧 VAIN AN0 ∼ AN9 AVSS ⎯ AVRH V ⎯ AVRH AVSS ⎯ AVCC V ⎯ 3.6 ⎯ mA ⎯ − 10 * 2 µA ⎯ 600 ⎯ µA ⎯ ⎯ 10 * 2 µA ⎯ ⎯ 5 LSB 基準電圧 電源電流 基準電圧供給電流 チャネル間バラツキ IA IAH IR IRH ⎯ AVCC AVRH AN0 ∼ AN9 * 1:VDDI = 1.8 V ± 0.15 V, VDDE = AVCC = 3.3 V ± 0.3 V 周辺クロック 32 MHz 時 * 2:A/D コンバータ 非動作時の電流 (VDDE = AVCC = AVRH = 3.6 V 時 VDDI = 1.95 V) (注意事項) ・ | AVRH - AVSS | が小さくなるに従って , 相対的に誤差は大きくなります。 ・ 外部回路の出力インピーダンスが高すぎる場合 , アナログ電圧のサンプリング時間が不足する場合があり ます。 DS07–16703–2 77 MB91305 シリーズ ・アナログ入力の外部インピーダンスとサンプリング時間について サンプル&ホールドつき A/D コンバータです。外部インピーダンスが高くサンプリング時間を十分に確保できない場合 には,内部サンプル & ホールド用コンデンサに十分にアナログ電圧が充電されず,A/D 変換精度に影響を及ぼします。した がって , A/D 変換精度規格を満足するために,外部インピーダンスと最小サンプリング時間の関係から,サンプリング時間 を最小値より長くなるように , 動作周波数を調整するか,外部インピーダンスを下げてご使用ください。また , サンプリン グ時間を十分に確保できない場合は,アナログ入力端子に 0.1 µF 程度のコンデンサを接続してください。 ・アナログ入力回路模型図 R アナログ入力 コンパレータ C サンプリング時 ON R C 4.9 kΩ ( 最大 ) 27 pF ( 最大 ) ( 注意事項 ) 数値は参考値です。 ・外部インピーダンスと最小サンプリング時間の関係 ( 外部インピーダンス= 0 kΩ ∼ 20 kΩ の場合 ) 100 20 90 18 外部インピーダンス [kΩ] 外部インピーダンス [kΩ] ( 外部インピーダンス= 0 kΩ ∼ 100 kΩ の場合 ) 80 70 60 50 40 30 20 10 16 14 12 10 8 6 4 2 0 0 0 5 10 15 20 25 最小サンプリング時間 [µs] 30 35 0 1 2 3 4 5 6 7 8 最小サンプリング時間 [µs] ・ 誤差について | AVRH − AVSS |が小さくなるに従って , 相対的な誤差は大きくなります。 78 DS07–16703–2 MB91305 シリーズ ・A/D コンバータの用語の定義 ・ 分解能 A/D コンバータにより認識可能なアナログ変化 ・ 直線性誤差 ゼロトランジション点 (00 0000 0000 ←→ 00 0000 0001) とフルスケールトランジション点 (11 1111 1110 ←→ 11 1111 1111) とを結んだ直線と実際の変換特性との偏差 ・ 微分直線性誤差 出力コードを 1 LSB 変化させるのに必要な入力電圧の理想値からの偏差 [直線性誤差] [微分直線性誤差] 理想特性 実際の変換特性 3FFH N−1 3FEH 実際の変換特性 {1 LSB × (N-1) + VTO VFST ( 実測値 ) VNT ( 実測値 ) 004H 003H 002H 001H N−2 N−2 AVRH デジタル出力 N の微分直線性誤差 = 1LSB = VFST − VOT 1022 1LSB’= AVRH − AVSS 1024 実際の変換特性 AVSS アナログ入力 デジタル出力 N の直線性誤差 = V (N-1) T ( 実測値 ) N−1 VNT ( 実測値 ) 実際の変換特性 理想特性 VTO ( 実測値 ) AVSS デジタル出力 デジタル出力 3FDH AVRH アナログ入力 VNT −{ 1LSB × (N − 1) + VOT} [LSB] 1LSB V (N + 1) T − VNT 1LSB [LSB] [V] [V] ( 理想値 ) N:A/D コンバータデジタル出力値 VOT :デジタル出力が (000) H から (001) H に遷移する電圧 VFST :デジタル出力が (3FE) H から (3FF) H に遷移する電圧 VNT :デジタル出力が (N − 1) から N に遷移する電圧 DS07–16703–2 79 MB91305 シリーズ ・ 総合誤差 実際の値と理想値との差をいい,ゼロトランジション誤差 / フルスケール誤差 / 直線性誤差を含む誤差 [総合誤差] 実際の変換特性 3FFH 1.5 LSB'' 3FEH {1 LSB'' × (N−1) + 0.5 LSB'' デジタル出力 3FDH VNT ( 実測値 ) 004H 003H 実際の変換特性 002H 理想特性 001H 0.5 LSB'' AVSS AVRH アナログ入力 デジタル出力 N の総合誤差 = VNT −{ 1 LSB” × (N − 1) + 0.5 LSB”} [LSB] 1 LSB” N:A/D コンバータデジタル出力値 VOT” ( 理想値 ) = AVSS + 0.5 LSB" [V] VFST” 理想値 ) = AVRH − 1.5 LSB" [V] VNT:デジタル出力が (N − 1) から N に遷移する電圧 80 DS07–16703–2 MB91305 シリーズ ■ 特性例 ICC-VDDI 特性例 Ta =+ 25 °C, fcp = 68 MHz fcpp = 34 MHz, fcpt = 34 MHz ICC-fCP 特性例 Ta =+ 25 °C, VDDE = 3.3 V VDDI = 1.8 V 100 100 ICC [mA] 120 ICC [mA] 120 80 60 80 60 40 40 20 20 0 1.5 0 1.7 1.9 VDDI [V] 2.1 0 10 20 30 40 50 fcp [MHz] 60 70 80 (fcp:fcpp:fcpt = 2:1:1, PLL 4 逓倍 ) ICCS-VDDI 特性例 Ta =+ 25 °C ICCH-VDDI 特性例 Ta =+ 25 °C 50 ICCH [µA] ICCS [mA] 60 40 30 20 10 0 0 1.7 1.9 VDDI [V] 2.1 140 120 100 80 60 40 20 0 1.5 VOH-VDDE 特性例 Ta =+ 25 °C 1.9 VDDI [V] 2.1 VOL-VDDE 特性例 Ta =+ 25 °C 0.6 4 VOL [V] 3 VOH [V] 1.7 2 1 0 2 3 VDDE [V] 4 0.4 0.2 0 2 3 VDDE [V] 4 (注意事項)USB I/O 分は含まれておりません。 (続く) DS07–16703–2 81 MB91305 シリーズ プルアップ抵抗特性例 Ta =+ 25 °C プルダウン抵抗特性例 Ta =+ 25 °C 80 80 R [kΩ] 120 R [kΩ] 120 40 40 0 2 3 0 4 2 3 VDDE [V] ICC-VDDI 特性例 Ta =+ 25 °C, fcp = 68 MHz fcpp = 34 MHz, fcpt = 34 MHz ICC-fCP 特性例 Ta =+ 25 °C, VDDE = 3.3 V VDDI = 1.8 V 100 100 ICC [mA] 120 ICC [mA] 120 80 60 80 60 40 40 20 20 0 1.5 4 VDDE [V] 0 1.7 1.9 VDDI [V] 0 2.1 10 20 30 40 50 fcp [MHz] 60 70 80 (fcp:fcpp:fcpt = 2:1:1, PLL 4 逓倍 ) ICCS-VDDI 特性例 Ta =+ 25 °C ICCH-VDDI 特性例 Ta =+ 25 °C 50 ICCH [µA] ICCS [mA] 60 40 30 20 10 0 0 1.7 1.9 VDDI [V] 2.1 140 120 100 80 60 40 20 0 1.5 1.7 1.9 VDDI [V] 2.1 (注意事項)USB I/O 分は含まれておりません。 (続く) 82 DS07–16703–2 MB91305 シリーズ (続き) VOH-VDDE 特性例 Ta =+ 25 °C VOL-VDDE 特性例 Ta =+ 25 °C 4 0.6 VOL [V] VOH [V] 3 2 1 0.4 0.2 0 2 3 VDDE [V] 0 4 2 VDDE [V] 4 プルダウン抵抗特性例 Ta =+ 25 °C 120 120 80 80 R [kΩ] R [kΩ] プルアップ抵抗特性例 Ta =+ 25 °C 3 40 40 0 0 2 3 4 VDDE [V] 2 3 VDDE [V] 4 (注意事項)USB I/O 分は含まれておりません。 DS07–16703–2 83 MB91305 シリーズ ■ オーダ型格 型 格 MB91305PMC 84 パッケージ 備 考 プラスチック・LQFP, 176 ピン (FPT-176P-M07) DS07–16703–2 MB91305 シリーズ ■ パッケージ・外形寸法図 プラスチック・LQFP, 176 ピン リードピッチ 0.50mm パッケージ幅× パッケージ長さ 24.0 × 24.0mm リード形状 ガルウィング 封止方法 プラスチックモールド 取付け高さ 1.70mm MAX コード(参考) P-LQFP-0176-2424-0.50 (FPT-176P-M07) プラスチック・LQFP, 176 ピン (FPT-176P-M07) 注 1)* 印寸法はレジン残りを含まず。レジン残りは片側 +0.25(.010)MAX 注 2)端子幅および端子厚さはメッキ厚を含む。 注 3)端子幅はタイバ切断残りを含まず。 26.00±0.20(1.024±.008)SQ *24.00±0.10(.945±.004)SQ 0.145±0.055 (.006±.002) 132 89 133 88 0.08(.003) Details of "A" part +0.20 1.50 –0.10 +.008 –.004 .059 (Mounting height) 0.10±0.10 (.004±.004) (Stand off) 0˚~8˚ INDEX 176 45 "A" LEAD No. 1 44 0.50(.020) 0.22±0.05 (.009±.002) 0.08(.003) 0.50±0.20 (.020±.008) 0.60±0.15 (.024±.006) 0.25(.010) M ©2004-2008 FUJITSU LIMITED F176013S-c-1-2 C 2004 FUJITSU LIMITEDMICROELECTRONICS F176013S-c-1-1 単位:mm (inches) 注意:括弧内の値は参考値です。 最新の外形寸法図については , 下記の URL にてご確認ください。 http://edevice.fujitsu.com/package/jp-search/ DS07–16703–2 85 MB91305 シリーズ ■ 本版での主な変更内容 ページ 場所 ⎯ ⎯ 35 ■ I/O マップ 変更箇所 シリーズ名を変更 MB91305 → MB91305 シリーズ アドレス 000064H, 00006CH, 000074H, 00007CH の DRCL0 ∼ DRCL4 レジスタに "*3" の注記を追加。 39 アドレス 000484H の WPR レジスタの初期値を変更。 XXXXXXXX → -------- *3 43 以下の注記を追加。 *3: 予約レジスタです。アクセス禁止です。 ■ 電気的特性 51 53 3. 直流規格 (1) CPU 3. 直流規格 (2) USB 4. 交流規格 (1) クロックタイミング 56 電源電流 (ICC) の備考を変更 (4 逓倍 ) を削除 USB Specification の Revision を変更。 Revision 1.1 → Revision 2.0 Full Speed 規格 「・動作保証範囲」の内部クロックの周波数を変更 66 → 64 MHz 33 → 32 MHz 「・外部 / 内部クロック設定可能範囲」の内部クロックと外部クロック入力の 周波数を変更 内部クロック:16.5 → 16 外部クロック入力:12.5MHz ∼ 16.5MHZ → 12.5 MHz ∼ 16 MHz 4. 交流規格 (11) USB インタフェース USB Specification の Revision を変更。 Revision 1.1 → Revision 2.0 Full Speed 規格 73, 74 4. 交流規格 (12) I2C タイミング 動作クロック名を変更 リソースクロック → 周辺クロック 75, 76 4. 交流規格 (13) SDRAM タイミング 端子名を変更 SWR → SWE 5. A/D 変換部電気的特性 ゼロトランジション電圧 , フルスケールトランジション電圧の表記方法を修正 項目:トランジション誤差 → トランジション電圧 単位:LSB → V 規格値:数値 → AVSS ±数値 LSB 規格値:AVRH ±数値 → AVRH ±数値 LSB 71 77 動作クロック名を変更 マシンクロック → 周辺クロック 変更箇所は , 本文中のページ左側の|によって示しています。 86 DS07–16703–2 MB91305 シリーズ MEMO DS07–16703–2 87 MB91305 シリーズ 富士通マイクロエレクトロニクス株式会社 〒 163-0722 東京都新宿区西新宿 2-7-1 新宿第一生命ビル http://jp.fujitsu.com/fml/ お問い合わせ先 富士通エレクトロニクス株式会社 〒 163-0731 東京都新宿区西新宿 2-7-1 新宿第一生命ビル http://jp.fujitsu.com/fei/ 電子デバイス製品に関するお問い合わせは , こちらまで , 0120-198-610 受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます ) 携帯電話・PHS からもお問い合わせができます。 ※電話番号はお間違えのないよう , お確かめのうえおかけください。 本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。 本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な どについては , 当社はその責任を負いません。 本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施 権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。 本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を 伴う用途(原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵 器システムにおけるミサイル発射制御をいう), ならびに極めて高い信頼性が要求される用途(海底中継器 , 宇宙衛星をいう)に使用されるよう設計・ 製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用 されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。 半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。 本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き をおとりください。 本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。 編集 プロモーション推進部