2.3 MB

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
富士通マイクロエレクトロニクス
DATA SHEET
DS07–13748–5
16 ビット・マイクロコントローラ
CMOS
MB90860E シリーズ
MB90867E(S)/F867E(S)/V340E-101/V340E-102
■ 概要
MB90860E シリーズは，Flash ROM を搭載し，自動車およびその他の産業機器向けに設計された，汎用の富士通 16 ビット
マイクロコントローラです。0.35 µm CMOSテクノロジを新たに採用することにより，128 KバイトのオンチップFlash ROM
プログラムメモリを実現しました。
また，内蔵降圧回路より MCU コアへ 3 V 電源が供給されるため，耐性および消費電力の点で大変有利な製品になってい
ます。
（注意事項）F2MC は FUJITSU Flexible Microcontroller の略で , 富士通マイクロエレクトロニクス株式会社の商標です。
■ 特長
・CPU
・ コントローラ用途に最適な命令体系
- 豊富なデータタイプ ( ビット , バイト , ワード , ロングワード )
- 豊富なアドレッシングモード (23 種類 )
- 符号付き乗除算命令 , RETI 命令機能強化
- 32 ビットのアキュムレータ採用による高精度演算の強化
・ 高級言語 (C 言語 ) / マルチタスクに対応する命令体系
- システムスタックポインタの採用
- 各種ポインタ間接命令の強化
- バレルシフト命令
・ 実行速度の向上
- 4 バイトの命令キュー
・シリアルインタフェース
・ LIN-UART：4 チャネル
- 全二重ダブルバッファ付き
- クロック非同期 , またはクロック同期シリアル転送が使用可能
2
・ I C インタフェース：2 チャネル
- 最大 400 kbps の通信が可能
（続く）
富士通マイクロエレクトロニクスのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。
ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。
開発における最新の注意事項に関しては , 必ず「Check Sheet」を参照してください。
「Check Sheet」はシステム開発において , 問題を未然に防ぐことを目的として , 最低限必要と思われるチェック項目
をリストにしたものです。
http://edevice.fujitsu.com/micom/jp-support/
Copyright©2006-2008 FUJITSU MICROELECTRONICS LIMITED All rights reserved
2008.9
MB90860E シリーズ
（続き）
・割込みコントローラ
・ 8 レベル , 34 要因の強力な割込み機能
・ 最大 16 チャネルの外部割込み対応
・ CPU に依存しない自動データ転送機能
- 拡張インテリジェント I/O サービス機能 (EI2OS)：最大 16 チャネル
・I/O ポート
・ 汎用入出力ポート (CMOS 出力 )：
- 80 本 ( 型格に S サフィックスがない製品・・・サブクロック対応デバイス )
- 82 本 ( 型格に S サフィックスがある製品・・・サブクロック非対応デバイス )
・8/10 ビット A/D コンバータ： 24 チャネル
・ 8/10 ビットの分解能切換え可能
・ 外部トリガ入力による起動が可能
・ 変換時間：3 µs ( マシンクロック 24 MHz の場合 , サンプリング時間含む )
・アドレス一致検出 ( プログラムパッチ ) 機能
・ 6 アドレスポインタ分のアドレス一致検出
・タイマ
・ タイムベースタイマ , 時計タイマ , ウォッチドッグタイマ：1 チャネル
・ 8/16 ビット PPG タイマ：8 ビット× 16 チャネル , または 16 ビット× 8 チャネル
・ 16 ビットリロードタイマ：4 チャネル
・ 16 ビット入出力タイマ
-16 ビットフリーランタイマ：2 チャネル (FRT0：ICU0/1/2/3, OCU0/1/2/3, FRT1：ICU4/5/6/7, OCU4/5/6/7 )
-16 ビットインプットキャプチャ (ICU)：8 チャネル
-16 ビットアウトプットコンペア (OCU)：8 チャネル
・低消費電力 ( スタンバイ ) モード
・ スリープモード (CPU 動作クロックを停止するモード )
・ タイムベースタイマモード ( 発振クロックとサブクロック , タイムベースタイマと時計タイマのみ動作させるモード )
・ 時計モード ( サブクロックと時計タイマのみ動作させるモード )
・ ストップモード ( 発振クロックとサブクロックを停止するモード )
・ CPU 間欠動作モード
・クロックモジュレータ
・テクノロジ
・ 0.35 µm CMOS テクノロジ
2
DS07–13748–5
MB90860E シリーズ
■ 品種構成
項目
品名
MB90867E(S)
MB90F867E(S)
F2MC-16LX CPU
CPU
分類
MB90V340E101/102
マスク ROM 品
フラッシュメモリ品
評価用品
オンチップ PLL クロック逓倍回路 ( × 1, × 2, × 3, × 4, × 6, PLL 停止時は 1/2)
システムクロック
最小命令実行時間：42 ns (4 MHz osc. PLL × 6)
ROM
マスク ROM
128 K バイト
フラッシュメモリ
128 K バイト
外部
RAM
6 K バイト
6 K バイト
30 K バイト
エミュレータ
専用電源 *
⎯
あり
内部電源供給用のオンチップ電圧
レギュレータ付き 0.35 µm CMOS ＋
電圧プログラミング用オンチップ
チャージポンプ付きフラッシュメモリ
テクノロジ
内部電源供給用のオンチップ電圧
レギュレータ付き 0.35 µm CMOS
動作電圧
3.5 V ∼ 5.5 V：通常動作時 (A/D コンバータ不使用 )
4.0 V ∼ 5.5 V：A/D コンバータ使用時 / フラッシュ書込み時
4.5 V ∼ 5.5 V：外部バス使用時
内部電源供給用の
オンチップ電圧
レギュレータ付き
0.35 µm CMOS
5 V ± 10 ％
温度
− 40 °C ∼＋ 105 °C
⎯
パッケージ
QFP-100, LQFP-100
PGA-299
4 チャネル
5 チャネル
LIN-UART
I2C (400 kbps)
8/10 ビット
A/D コンバータ
専用ボーレートジェネレータ ( リロードタイマ ) によっての広範囲ボーレート設定が可能
異なる同期シリアルプロトコルを適合させるための特別同期オプション
LIN マスタまたは LIN スレイブデバイスとして使用可能
2 チャネル
24 チャネル
10 ビットまたは 8 ビット分解能
変換時間：最小 3 µs ( サンプル時間を含む ) (1 チャネルあたり )
16 ビットリロード
動作クロック周波数：fsys/21, fsys/23, fsys/25 (fsys ＝マシンクロック周波数 )
タイマ
外部イベントカウント機能をサポート
(4 チャネル )
16 ビット
フリーラン
タイマ
(2 チャネル )
オーバフロー時に割込み信号を通知
アウトプットコンペア (ch.0, ch.4) との一致時に , タイマクリアをサポート
動作クロック周波数：fsys, fsys/21, fsys/22, fsys/23, fsys/24, fsys/25, fsys/26, fsys/27
(fsys ＝マシンクロック周波数 )
フリーランタイマ 0 ( クロック入力 FRCK0) は , ICU 0/1/2/3, OCU 0/1/2/3 に対応
フリーランタイマ 1 ( クロック入力 FRCK1) は , ICU 4/5/6/7, OCU 4/5/6/7 に対応
16 ビットアウト
プットコンペア
(8 チャネル )
16 ビットフリーランタイマとアウトプットコンペアレジスタとの一致時に割込みを通知
複数のコンペアレジスタを使用して出力信号を生成可能
16 ビットインプッ
端子入力 ( 立上りエッジ，立下りエッジ，両エッジ ) による 16 ビットフリーランタイマ値の保持，
トキャプチャ
および割込み通知
(8 チャネル )
（続く）
DS07–13748–5
3
MB90860E シリーズ
（続き）
項目
品名
MB90867E(S)
MB90V340E101/102
MB90F867E(S)
8 チャネル (16 ビット ) /16 チャネル (8 ビット )
8 ビットリロードカウンタ× 16
下位用 8 ビットリロードレジスタ× 16
上位用 8 ビットリロードレジスタ× 16
8/16 ビット PPG
CAN インタフェース
8 ビットおよび 16 ビット動作モードをサポート
1 対の 8 ビットリロードカウンタで , 16 ビットリロードカウンタを 1 個 , あるいは 8 ビットプリ
スケーラ＋ 8 ビットリロードカウンタを構成することが可能
動作クロック周波数：fsys, fsys/21, fsys/22, fsys/23, fsys/24 あるいは 128 µs@fosc ＝ 4 MHz
(fsys ＝マシンクロック周波数 , fosc ＝発振クロック周波数 )
⎯
外部割込み
(16 チャネル )
立上りエッジ，立下りエッジ，H/L レベル入力により起動，外部割込み，
拡張インテリジェント I/O サービス (EI2OS) ，DMA を使用可能
D/A コンバータ
⎯
サブクロック
( 最大 100 kHz)
型格に S サフィックスがない製品のみ対応
3 チャネル
2 チャネル
MB90V340E-102 のみ
対応
I/O ポート
すべての外部ピンは汎用入出力ポートとして使用可
すべてプッシュプル出力
入力 / 出力あるいは周辺モジュール信号としてビット単位で設定可能
CMOS シュミットトリガ入力 / オートモーティブ入力として 8 端子単位で設定可能
外部バス用に , TTL 入力レベルに設定可能 ( 外部バス用端子 32 本のみ )
フラッシュメモリ
自動プログラミング , Embedded Algorithm
書込み / 消去 / 消去一時停止 / 消去再開コマンドをサポート
アルゴリズム完了を示すフラグ
消去サイクルの数：10000 回
データ保持期間：20 年間
ブートブロック構成
各ブロックで消去を実行可能
外部プログラミング電圧によるブロック保護
フラッシュの内容保護のためのフラッシュメモリセキュリティ
⎯
＊：エミュレータ (MB2147-01) をご使用いただく際のジャンパスイッチ (TOOL VCC) の設定です。
詳細につきましてはエミュレータハードウェアマニュアルを参照してください。
4
DS07–13748–5
MB90860E シリーズ
■ 端子配列図
・MB90V340E-101/102
RST
MD0
MD1
MD2
P83/SOT0/TOT2
P82/SIN0/TIN2/INT14R
P85/SIN1
P84/SCK0/INT15R
P81/TOT0/CKOT/INT13R
P80/TIN0/ADTG/INT12R
P77/AN23/INT7
P76/AN22/INT6
41
40
39
QFP-100
38
37
36
95
35
96
34
97
33
98
32
99
31
100
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30
P24/A20/IN0
P25/A21/IN1
P26/A22/IN2
P27/A23/IN3
P30/ALE/IN4
P31/RD/IN5
P32/WRL/WR/RX2/INT10R
P33/WRH/TX2
P23/A19/PPGF(E)
90
91
92
93
94
P75/AN21/INT5
P74/AN20/INT4
P73/AN19/INT3
P72/AN18/INT2
P71/AN17/INT1
P70/AN16/INT0
VSS
P67/AN7/PPGE(F)
P66/AN6/PPGC(D)
P65/AN5/PPGA(B)
P64/AN4/PPG8(9)
P63/AN3/PPG6(7)
P62/AN2/PPG4(5)
P61/AN1/PPG2(3)
P60/AN0/PPG0(1)
AVSS
AVRL
AVRH
AVCC
P57/AN15/DA01
P52/AN10/SCK2
P53/AN11/TIN3
P54/AN12/TOT3
P55/AN13
P56/AN14/DA00
VCC
VSS
X1
X0
P15/AD13/SIN4
P16/AD14/SOT4
P17/AD15/SCK4
P20/A16/PPG9(8)
P21/A17/PPGB(A)
P22/A18/PPGD(C)
P47/SCL1
P50/AN8/SIN2
P51/AN9/SOT2
P13/AD11/SOT3
P14/AD12/SCK3
VCC
VSS
C
P42/IN6/RX1/INT9R
P43/IN7/TX1
P44/SDA0/FRCK0
P45/SCL0/FRCK1
P46/SDA1
P06/AD06/INT14
P07/AD07/INT15
P10/AD08/TIN1
P11/AD09/TOT1
P12/AD10/SIN3/INT11R
80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51
50
81
49
82
48
83
47
84
46
85
45
86
44
87
43
88
42
89
P34/HRQ/OUT4
P35/HAK/OUT5
P36/RDY/OUT6
P37/CLK/OUT7
P40/X0A*
P41/X1A*
P04/AD04/INT12
P05/AD05/INT13
P95/OUT1
P94/OUT0
P93/PPG7(6)
P92/PPG5(4)
P91/PPG3(2)
P90/PPG1(0)
VSS
VCC
P87/SCK1
P86/SOT1
P03/AD03/INT11
P02/AD02/INT10
P01/AD01/INT9
P00/AD00/INT8
PA1/TX0
PA0/RX0/INT8R
P97/OUT3
P96/OUT2
(TOP VIEW)
(FPT-100P-M06)
* ：X0A, X1A ：MB90V340E-102
P40, P41 ：MB90V340E-101
MB90V340E-101/102 をプローブケーブル経由で MB90860E として使用する場合の端子配列図です。
（続く）
DS07–13748–5
5
MB90860E シリーズ
（続き）
P24/A20/IN0
RST
MD0
26
100
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25
P26/A22/IN2
P27/A23/IN3
P30/ALE/IN4
P31/RD/IN5
P32/WRL/WR/RX2/INT10R
P33/WRH/TX2
P34/HRQ/OUT4
P35/HAK/OUT5
P36/RDY/OUT6
P25/A21/IN1
MD1
MD2
P75/AN21/INT5
P74/AN20/INT4
P73/AN19/INT3
P72/AN18/INT2
P71/AN17/INT1
P70/AN16/INT0
VSS
P67/AN7/PPGE(F)
P66/AN6/PPGC(D)
P65/AN5/PPGA(B)
P64/AN4/PPG8(9)
P63/AN3/PPG6(7)
P62/AN2/PPG4(5)
P61/AN1/PPG2(3)
P60/AN0/PPG0(1)
AVSS
AVRL
AVRH
AVCC
P57/AN15/DA01
P56/AN14/DA00
P55/AN13
P54/AN12/TOT3
P45/SCL0/FRCK1
P46/SDA1
P47/SCL1
P50/AN8/SIN2
P51/AN9/SOT2
P52/AN10/SCK2
P53/AN11/TIN3
X1
X0
P15/AD13/SIN4
P16/AD14/SOT4
P17/AD15/SCK4
P20/A16/PPG9(8)
P21/A17/PPGB(A)
P22/A18/PPGD(C)
P23/A19/PPGF(E)
C
P42/IN6/RX1/INT9R
P43/IN7/TX1
P44/SDA0/FRCK0
P10/AD08/TIN1
P11/AD09/TOT1
P12/AD10/SIN3/INT11R
P13/AD11/SOT3
P14/AD12/SCK3
VCC
VSS
75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51
76
50
77
49
78
48
79
47
80
46
81
45
82
44
83
43
84
42
41
85
40
86
87
39
88
38
LQFP-100
89
37
90
36
91
35
92
34
93
33
94
32
95
31
96
30
97
29
98
28
99
27
P37/CLK/OUT7
P40/X0A*
P41/X1A*
VCC
VSS
P01/AD01/INT9
P02/AD02/INT10
P03/AD03/INT11
P04/AD04/INT12
P05/AD05/INT13
P06/AD06/INT14
P07/AD07/INT15
P87/SCK1
P86/SOT1
P85/SIN1
P84/SCK0/INT15R
P83/SOT0/TOT2
P82/SIN0/TIN2/INT14R
P81/TOT0/CKOT/INT13R
P80/TIN0/ADTG/INT12R
P77/AN23/INT7
P76/AN22/INT6
P00/AD00/INT8
PA1/TX0
PA0/RX0/INT8R
P97/OUT3
P96/OUT2
P95/OUT1
P94/OUT0
P93/PPG7(6)
P92/PPG5(4)
P91/PPG3(2)
P90/PPG1(0)
VSS
VCC
(TOP VIEW)
(FPT-100P-M20)
* ：X0A, X1A ：MB90V340E-102
P40, P41 ：MB90V340E-101
MB90V340E-101/102 をプローブケーブル経由で MB90860E として使用する場合の端子配列図です。
6
DS07–13748–5
MB90860E シリーズ
・MB90867E(S), MB90F867E(S)
P04/AD04/INT12
P05/AD05/INT13
P06/AD06/INT14
P07/AD07/INT15
P10/AD08/TIN1
P11/AD09/TOT1
P12/AD10/SIN3/INT11R
P13/AD11/SOT3
P14/AD12/SCK3
Vcc
Vss
X1
X0
P15/AD13
P16/AD14
P17/AD15
P20/A16/PPG9(8)
P21/A17/PPGB(A)
P22/A18/PPGD(C)
P23/A19/PPGF(E)
RST
MD0
MD1
MD2
P03/AD03/INT11
P02/AD02/INT10
P01/AD01/INT9
P00/AD00/INT8
PA1
PA0/INT8R
P97/OUT3
P96/OUT2
P95/OUT1
P94/OUT0
P93/PPG7(6)
P92/PPG5(4)
P91/PPG3(2)
P90/PPG1(0)
Vss
Vcc
P87/SCK1
P86/SOT1
P85/SIN1
P84/SCK0/INT15R
P83/SOT0/TOT2
P82/SIN0/TIN2/INT14R
P81/TOT0/CKOT/INT13R
P80/TIN0/ADTG/INT12R
P77/AN23/INT7
P76/AN22/INT6
(TOP VIEW)
80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51
81
50
82
49
83
48
84
47
85
46
86
45
87
44
43
88
42
89
90
41
QFP - 100
91
40
39
92
38
93
94
37
95
36
96
35
97
34
98
33
99
32
100
31
P75/AN21/INT5
P74/AN20/INT4
P73/AN19/INT3
P72/AN18/INT2
P71/AN17/INT1
P70/AN16/INT0
Vss
P67/AN7/PPGE(F)
P66/AN6/PPGC(D)
P65/AN5/PPGA(B)
P64/AN4/PPG8(9)
P63/AN3/PPG6(7)
P62/AN2/PPG4(5)
P61/AN1/PPG2(3)
P60/AN0/PPG0(1)
AVss
AVRL
AVRH
AVcc
P57/AN15
P55/AN13
P56/AN14
P53/AN11/TIN3
P54/AN12/TOT3
P45/SCL0/FRCK1
P46/SDA1
P47/SCL1
P50/AN8/SIN2
P51/AN9/SOT2
P52/AN10/SCK2
P43/IN7
P44/SDA0/FRCK0
P32/WRL/WR/INT10R
P33/WRH
P34/HRQ/OUT4
P35/HAK/OUT5
P36/RDY/OUT6
P37/CLK/OUT7
P40/X0A *
P41/X1A *
Vcc
Vss
C
P42/IN6/INT9R
P24/A20/IN0
P25/A21/IN1
P26/A22/IN2
P27/A23/IN3
P30/ALE/IN4
P31/RD/IN5
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30
(FPT-100P-M06)
＊： X0A, X1A ： MB90867E, MB90F867E
P40, P41 ： MB90867ES, MB90F867ES
（続く）
DS07–13748–5
7
MB90860E シリーズ
（続き）
RST
MD0
MD1
MD2
P75/AN21/INT5
P74/AN20/INT4
P73/AN19/INT3
P72/AN18/INT2
P71/AN17/INT1
P70/AN16/INT0
Vss
P67/AN7/PPGE(F)
P66/AN6/PPGC(D)
P65/AN5/PPGA(B)
P64/AN4/PPG8(9)
P63/AN3/PPG6(7)
P62/AN2/PPG4(5)
P61/AN1/PPG2(3)
P60/AN0/PPG0(1)
AVss
AVRL
AVRH
AVcc
P57/AN15
P56/AN14
P55/AN13
P54/AN12/TOT3
P50/AN8/SIN2
P51/AN9/SOT2
P52/AN10/SCK2
P53/AN11/TIN3
P45/SCL0/FRCK1
P46/SDA1
P47/SCL1
C
P42/IN6/INT9R
P43/IN7
P44/SDA0/FRCK0
P33/WRH
P34/HRQ/OUT4
P35/HAK/OUT5
P36/RDY/OUT6
P37/CLK/OUT7
P40/X0A*
P41/X1A*
Vcc
Vss
P32/WRL/WR/INT10R
P30/ALE/IN4
P31/RD/IN5
75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51
76
50
49
77
48
78
47
79
80
46
81
45
82
44
83
43
84
42
85
41
86
40
87
39
LQFP - 100
88
38
89
37
90
36
91
35
92
34
93
33
94
32
95
31
96
30
97
29
98
28
99
27
100
26
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25
P26/A22/IN2
P27/A23/IN3
P01/AD01/INT9
P02/AD02/INT10
P03/AD03/INT11
P04/AD04/INT12
P05/AD05/INT13
P06/AD06/INT14
P07/AD07/INT15
P10/AD08/TIN1
P11/AD09/TOT1
P12/AD10/SIN3/INT11R
P13/AD11/SOT3
P14/AD12/SCK3
Vcc
Vss
X1
X0
P15/AD13
P16/AD14
P17/AD15
P20/A16/PPG9(8)
P21/A17/PPGB(A)
P22/A18/PPGD(C)
P23/A19/PPGF(E)
P24/A20/IN0
P25/A21/IN1
P81/TOT0/CKOT/INT13R
P80/TIN0/ADTG/INT12R
P77/AN23/INT7
P76/AN22/INT6
P00/AD00/INT8
PA1
PA0/INT8R
P97/OUT3
P96/OUT2
P95/OUT1
P94/OUT0
P93/PPG7(6)
P92/PPG5(4)
P91/PPG3(2)
P90/PPG1(0)
Vss
Vcc
P87/SCK1
P86/SOT1
P85/SIN1
P84/SCK0/INT15R
P83/SOT0/TOT2
P82/SIN0/TIN2/INT14R
(TOP VIEW)
(FPT-100P-M20)
＊： X0A, X1A ： MB90867E, MB90F867E
P40, P41 ： MB90867ES, MB90F867ES
8
DS07–13748–5
MB90860E シリーズ
■ 端子機能説明
端子番号
QFP100*1 LQFP100*2
端子名
入出力
回路
形式 *3
汎用入出力ポート端子です。レジスタの設定によりプルアップ
抵抗の有無を設定できます。外バスモード時は，外部アドレス
出力制御レジスタ (HACR) の対応するビットが “1” の時，汎用入
出力ポートとして有効となります。
P24 ∼ P27
1∼4
G
99 ∼ 2
A20 ∼ A23
外部アドレス・データバス出力端子です。外部アドレス出力制
御レジスタ (HACR) の対応するビットが “0” の時 , アドレス上位
出力端子 (A20 ∼ A23) として有効となります。
IN0 ∼ IN3
インプットキャプチャ 0 ∼ 3 のトリガ入力端子です。
汎用入出力ポート端子です。
レジスタの設定によってプルアップ抵抗の有無を設定できます。
この機能はシングルチップモードのときに有効となります。
P30
5
6
7
3
G
ALE
アドレスラッチ許可出力端子です。この機能は , 外部バスが許
可の時 , 有効となります。
IN4
インプットキャプチャ 4 のトリガ入力端子です。
P31
汎用入出力ポート端子です。
レジスタの設定によってプルアップ抵抗の有無を設定できます。
この機能はシングルチップモードのときに有効となります。
4
G
RD
外部リードストローブ出力端子です。この機能は , 外部バスが
許可の時 , 有効となります。
IN5
インプットキャプチャ 5 のトリガ入力端子です。
P32
汎用入出力ポート端子です。レジスタの設定によりプルアップ
抵抗の有無を設定できます。この機能はシングルチップモード
あるいは WR/WRL 端子出力が禁止の時に有効となります。
5
G
WR/WRL
INT10R
6
G
汎用入出力ポート端子です。レジスタの設定によりプルアップ
抵抗の有無を設定できます。この機能はシングルチップモード
あるいはホールド機能が禁止の時に有効となります。
P34
7
汎用入出力ポート端子です。レジスタの設定によりプルアップ
抵抗の有無を設定できます。この機能はシングルチップモード
あるいは外部バス 8 ビットモード，あるいは WRH 端子出力が
禁止の時に有効となります。
外部データバス上位 8 ビット用ライトストロ−ブ出力端子です。
この機能は , 外部バスが許可かつ外部バス 16 ビットモードで ,
WRH 出力端子が許可の時 , 有効となります。
WRH
9
外部データバスライトストローブ出力端子です。この機能は ,
外部バスと WR/WRL 端子出力が許可の時 , 有効となります。
WRLは16ビットアクセス時, データバス下位8ビットに対するラ
イトストローブ出力端子です。WR は , 8 ビットアクセス時 ,
データバス 8 ビットに対するライトストローブ出力端子です。
外部割込み要求入力端子です ( サブ ) 。
P33
8
機能
G
HRQ
ホールド要求入力端子です。この機能は , 外部バスとホールド
機能が許可の時 , 有効となります。
OUT4
アウトプットコンペア 4 の波形出力端子です。
（続く）
DS07–13748–5
9
MB90860E シリーズ
端子番号
QFP100*1 LQFP100*2
端子名
入出力
回路
形式 *3
汎用入出力ポート端子です。レジスタの設定によりプルアップ
抵抗の有無を設定できます。この機能はシングルチップモード
あるいはホールド機能が禁止の時に有効となります。
P35
10
8
G
HAK
ホールドアクノリッジ出力端子です。この機能は , 外部バスと
ホールド機能が許可の時 , 有効となります。
OUT5
アウトプットコンペア 5 の波形出力端子です。
汎用入出力ポート端子です。レジスタの設定によりプルアップ
抵抗の有無を設定できます。この機能はシングルチップモード
あるいは外部レディ機能が禁止の時に有効となります。
P36
11
9
G
RDY
外部レディ入力端子です。この機能は , 外部バスと外部レディ
機能が許可の時 , 有効となります。
OUT6
アウトプットコンペア 6 の波形出力端子です。
汎用入出力ポート端子です。レジスタの設定によりプルアップ
抵抗の有無を設定できます。この機能はシングルチップモード
あるいはクロック出力が禁止の時に有効となります。
P37
12
13, 14
機能
10
G
CLK
クロック出力端子です。この機能は , 外部バスと CLK 出力が
許可の時 , 有効となります。
OUT7
アウトプットコンペア 7 用波形出力端子です。
P40, P41
F
汎用入出力ポート端子です ( 型格に S サフィックスのある製
品 )。
X0A , X1A
B
サブクロック用発振端子です ( 型格に S サフィックスのない製
品 )。
11, 12
15
13
VCC
⎯
電源入力端子 (3.5 V ∼ 5.5 V) です。
16
14
VSS
⎯
GND 端子です。
17
15
C
K
電源安定化容量端子です。0.1 µF 以上のセラミックコンデンサ
を接続してください。
P42
18
16
IN6
汎用入出力ポート端子です。
F
INT9R
19
17
P43
IN7
外部割込み要求入力端子です ( サブ ) 。
F
18
SDA0
汎用入出力ポート端子です。
H
FRCK0
19
SCL0
汎用入出力ポート端子です。
H
FRCK1
22
23
20
21
P46
SDA1
P47
SCL1
I2C0 のシリアルデータ入出力端子です。
16 ビットフリーランタイマ 0 用入力端子です。
P45
21
汎用入出力ポート端子です。
インプットキャプチャ 7 のトリガ入力端子です。
P44
20
インプットキャプチャ 6 のトリガ入力端子です。
I2C0 のシリアルクロック入出力端子です。
16 ビットフリーランタイマ 1 用入力端子です。
H
汎用入出力ポート端子です。
I2C1 のシリアルデータ入出力端子です。
H
汎用入出力ポート端子です。
I2C1 のシリアルクロック入出力端子です。
（続く）
10
DS07–13748–5
MB90860E シリーズ
端子番号
QFP100*1 LQFP100*2
端子名
入出力
回路
形式 *3
P50
24
22
AN8
汎用入出力ポート端子です。
O
SIN2
23
AN9
汎用入出力ポート端子です。
I
SOT2
24
AN10
汎用入出力ポート端子です。
I
SCK2
25
AN11
汎用入出力ポート端子です。
I
TIN3
26
AN12
汎用入出力ポート端子です。
I
TOT3
29
27
30, 31
28, 29
P55
AN13
P56, P57
AN14, AN15
A/D コンバータ用アナログ入力端子です。
リロードタイマ 3 用イベント入力端子です。
P54
28
A/D コンバータ用アナログ入力端子です。
UART2 のクロック入出力端子です。
P53
27
A/D コンバータ用アナログ入力端子です。
UART2 のシリアルデータ出力端子です。
P52
26
A/D コンバータ用アナログ入力端子です。
UART2 のシリアルデータ入力端子です。
P51
25
機能
A/D コンバータ用アナログ入力端子です。
リロードタイマ 3 用出力端子です。
I
汎用入出力ポート端子です。
A/D コンバータ用アナログ入力端子です。
J
汎用入出力ポート端子です。
A/D コンバータ用アナログ入力端子です。
32
30
AVCC
K
A/D コンバータ用アナログ電源入力端子です。
33
31
AVRH
L
A/D コンバータ用基準電圧入力端子です。この電源の投入 /
切断は必ず AVCC に AVRH 以上の電位が印加してある状態
で行ってください。
34
32
AVRL
K
A/D コンバータ用低基準電圧入力端子です。
35
33
AVSS
K
A/D コンバータ用アナログ GND 端子です。
P60 ∼ P67
36 ∼ 43
34 ∼ 41
44
42
AN0 ∼ AN7
汎用入出力ポート端子です。
I
PPG0, 2, 4, 6, 8,
A, C, E
VSS
PPG 用出力端子です。
⎯
P70 ∼ P75
45 ∼ 50
43 ∼ 48
AN16 ∼ AN21
A/D コンバータ用アナログ入力端子です。
GND 端子です。
汎用入出力ポート端子です。
I
INT0 ∼ INT5
A/D コンバータ用アナログ入力端子です。
外部割込み要求入力端子です。
51
49
MD2
D
動作モード指定用入力端子です。
52, 53
50, 51
MD1, MD0
C
動作モード指定用入力端子です。
54
52
RST
E
リセット入力端子です。
P76, P77
55, 56
53, 54
AN22, AN23
INT6, INT7
汎用入出力ポート端子です。
I
A/D コンバータ用アナログ入力端子です。
外部割込み要求入力端子です。
（続く）
DS07–13748–5
11
MB90860E シリーズ
端子番号
QFP100*1 LQFP100*2
端子名
入出力
回路
形式 *3
P80
57
55
TIN0
ADTG
汎用入出力ポート端子です。
F
外部割込み要求入力端子です ( サブ ) 。
P81
56
TOT0
CKOT
汎用入出力ポート端子です。
F
外部割込み要求入力端子です ( サブ ) 。
P82
57
SIN0
TIN2
汎用入出力ポート端子です。
M
外部割込み要求入力端子です ( サブ ) 。
P83
58
SOT0
汎用入出力ポート端子です。
F
TOT2
59
SCK0
汎用入出力ポート端子です。
F
INT15R
62
63
64
60
61
62
P85
SIN1
P86
SOT1
P87
SCK1
UART0 のシリアルデータ出力端子です。
リロードタイマ 2 用出力端子です。
P84
61
UART0 のシリアルデータ入力端子です。
リロードタイマ 2 用イベント入力端子です。
INT14R
60
リロードタイマ 0 用出力端子です。
クロックモニタ用出力端子です。
INT13R
59
リロードタイマ 0 用イベント入力端子です。
A/D コンバータ用トリガ入力端子です。
INT12R
58
機能
UART0 のクロック入出力端子です。
外部割込み要求入力端子です ( サブ ) 。
M
汎用入出力ポート端子です。
UART1 のシリアルデータ入力端子です。
F
汎用入出力ポート端子です。
UART1 のシリアルデータ出力端子です。
F
汎用入出力ポート端子です。
UART1 のクロック入出力端子です。
65
63
VCC
⎯
電源入力端子 (3.5 V ∼ 5.5 V) です。
66
64
VSS
⎯
GND 端子です。
67 ∼ 70
65 ∼ 68
71 ∼ 74
69 ∼ 72
75
73
76
74
P90 ∼ P93
PPG1, 3, 5, 7
F
PPG 用出力端子です。
P94 ∼ P97
汎用入出力ポート端子です。
F
OUT0 ∼ OUT3
PA0
INT8R
PA1
F
汎用入出力ポート端子です。
汎用入出力ポート端子です。
汎用入出力ポート端子です。
レジスタの設定によってプルアップ抵抗の有無を設定できます。
この機能はシングルチップモードのときに有効となります。
G
75 ∼ 82
アウトプットコンペア 0 ∼ 3 用波形出力端子です。この機能
は , 波形出力が許可の時 , 有効となります。
外部割込み要求入力端子です ( サブ ) 。
F
P00 ∼ P07
77 ∼ 84
汎用入出力ポート端子です。
AD00 ∼ AD07
外部アドレス・データバス下位 8 ビットの入出力端子です。
この機能は , 外部バスが許可の時 , 有効となります。
INT8 ∼ INT15
外部割込み要求入力端子です。
（続く）
12
DS07–13748–5
MB90860E シリーズ
端子番号
QFP100*1 LQFP100*2
端子名
入出力
回路
形式 *3
P10
85
83
G
外部バスアドレス・データバスビット用入出力端子です。この
機能は , 外部バスが許可の時 , 有効となります。
TIN1
リロードタイマ 1 用イベント入力端子です。
84
G
外部バスアドレス・データバスビット用入出力端子です。この
機能は , 外部バスが許可の時 , 有効となります。
TOT1
リロードタイマ 1 用出力端子です。
汎用入出力ポート端子です。
レジスタの設定によってプルアップ抵抗の有無を設定できま
す。この機能はシングルチップモードのときに有効となりま
す。
85
N
AD10
外部バスアドレス・データバスビット用入出力端子です。この
機能は , 外部バスが許可の時 , 有効となります。
SIN3
UART3 のシリアルデータ入力端子です。
INT11R
外部割込み要求入力端子です ( サブ ) 。
P13
88
86
G
汎用入出力ポート端子です。
レジスタの設定によってプルアップ抵抗の有無を設定できま
す。この機能はシングルチップモードのときに有効となりま
す。
AD11
外部バスアドレス・データバスビット用入出力端子です。この
機能は , 外部バスが許可の時 , 有効となります。
SOT3
UART3 のシリアルデータ出力端子です。
P14
89
汎用入出力ポート端子です。
レジスタの設定によってプルアップ抵抗の有無を設定できま
す。この機能はシングルチップモードのときに有効となりま
す。
AD09
P12
87
汎用入出力ポート端子です。
レジスタの設定によってプルアップ抵抗の有無を設定できま
す。この機能はシングルチップモードのときに有効となりま
す。
AD08
P11
86
機能
87
G
汎用入出力ポート端子です。
レジスタの設定によってプルアップ抵抗の有無を設定できま
す。この機能はシングルチップモードのときに有効となりま
す。
AD12
外部バスアドレス・データバスビット用入出力端子です。この
機能は , 外部バスが許可の時 , 有効となります。
SCK3
UART3 クロック入出力端子です。
90
88
VCC
⎯
電源入力端子 (3.5 V ∼ 5.5 V) です。
91
89
VSS
⎯
GND 端子です。
92
90
X1
93
91
X0
A
メインクロック入力端子です。
P15
94
92
G
AD13
メインクロック出力端子です。
汎用入出力ポート端子です。
レジスタの設定によってプルアップ抵抗の有無を設定できま
す。この機能はシングルチップモードのときに有効となりま
す。
外部バスアドレス・データバスビット用入出力端子です。この
機能は , 外部バスが許可の時 , 有効となります。
（続く）
DS07–13748–5
13
MB90860E シリーズ
（続き）
端子番号
QFP100*1 LQFP100*2
端子名
入出力
回路
形式 *3
P16
95
96
97 ∼ 100
93
G
機能
汎用入出力ポート端子です。
レジスタの設定によってプルアップ抵抗の有無を設定でき
ます。この機能はシングルチップモードのときに有効とな
ります。
AD14
外部バスアドレス・データバスビット用入出力端子です。
この機能は , 外部バスが許可の時 , 有効となります。
P17
汎用入出力ポート端子です。
レジスタの設定によってプルアップ抵抗の有無を設定でき
ます。この機能はシングルチップモードのときに有効とな
ります。
94
G
AD15
外部バスアドレス・データバスビット用入出力端子です。
この機能は , 外部バスが許可の時 , 有効となります。
P20 ∼ P23
汎用入出力ポート端子です。レジスタの設定によりプル
アップ抵抗の有無を設定できます。外バスモード時は，外
部アドレス出力制御レジスタ (HACR) の対応するビットが
“1” の時，汎用入出力ポートとして有効となります。
G
95 ∼ 98
A16 ∼ A19
PPG9, B, D, F
外部アドレス・データバス出力端子です。外部アドレス出
力制御レジスタ (HACR) の対応するビットが “0” の時 , アド
レス上位出力端子 (A16 ∼ A19) として有効となります。
PPG 用出力端子です。
＊ 1：FPT-100P-M06
＊ 2：FPT-100P-M20
＊ 3：入出力回路形式については「■ 入出力回路形式」を参照してください。
14
DS07–13748–5
MB90860E シリーズ
■ 入出力回路形式
分類
回路
備考
A
X1
Xout
発振回路
高速発振帰還抵抗：約 1 MΩ
X0
スタンバイ制御信号
B
X1A
Xout
発振回路
低速発振帰還抵抗：約 10 MΩ
X0A
スタンバイ制御信号
C
R
CMOS
ヒステリシス
入力
D
R
CMOS
ヒステリシス
入力
プルダウン
抵抗
E
・マスク ROM, 評価用品：
CMOS ヒステリシス入力
・フラッシュメモリ品：CMOS 入力
・マスク ROM, 評価用品
CMOS ヒステリシス入力
プルダウン抵抗値：約 50 kΩ
・フラッシュメモリ品
CMOS 入力
プルダウンなし
CMOS ヒステリシス入力
プルアップ抵抗値：約 50 kΩ
プルアップ
抵抗
R
CMOS
ヒステリシス
入力
（続く）
DS07–13748–5
15
MB90860E シリーズ
分類
回路
備考
F
P-ch
Pout
N-ch
Nout
・CMOS レベル出力 (IOL = 4 mA, IOH ＝− 4 mA)
・CMOS ヒステリシス入力 ( スタンバイ時入力
遮断機能付き )
・オートモーティブ入力 ( スタンバイ時入力遮
断機能付き )
R
CMOS
ヒステリシス入力
オートモーティブ入力
入力遮断用スタンバイ
制御
G
プルアップ制御
P-ch
P-ch
Pout
N-ch
Nout
・CMOS レベル出力 (IOL = 4 mA, IOH ＝− 4 mA)
・CMOS ヒステリシス入力 ( スタンバイ時入力
遮断機能付き )
・オートモーティブ入力 ( スタンバイ時入力遮
断機能付き )
・TTL 入力 ( スタンバイ時入力遮断機能付き )
・プルアップ抵抗設定可能抵抗：約 50 kΩ
R
CMOS
ヒステリシス入力
オートモーティブ入力
TTL 入力
入力遮断用スタンバイ
制御
H
P-ch
Pout
N-ch
Nout
・CMOS レベル出力 (IOL = 3 mA, IOH ＝− 3 mA)
・CMOS ヒステリシス入力 ( スタンバイ時入力
遮断機能付き )
・オートモーティブ入力 ( スタンバイ時入力遮
断機能付き )
R
CMOS
ヒステリシス入力
オートモーティブ入力
入力遮断用スタンバイ
制御
（続く）
16
DS07–13748–5
MB90860E シリーズ
分類
回路
備考
I
P-ch
Pout
N-ch
Nout
・CMOS レベル出力 (IOL = 4 mA, IOH ＝− 4 mA)
・CMOS ヒステリシス入力 ( スタンバイ時入力
遮断機能付き )
・オートモーティブ入力 ( スタンバイ時入力遮
断機能付き )
・A/D コンバータアナログ入力
R
CMOS
ヒステリシス入力
オートモーティブ入力
入力遮断用スタンバイ
制御
アナログ入力
J
P-ch
Pout
N-ch
Nout
R
CMOS
ヒステリシス入力
・CMOS レベル出力 (IOL = 4 mA, IOH ＝− 4 mA)
・D/A アナログ出力
・CMOS ヒステリシス入力 ( スタンバイ時入力
遮断機能付き )
・オートモーティブ入力 ( スタンバイ時入力遮
断機能付き )
・A/D コンバータアナログ入力
オートモーティブ入力
入力遮断用スタンバイ
制御
アナログ入力
アナログ出力
K
電源入力保護回路
P-ch
N-ch
L
P-ch
ANE
AVR
N-ch
・A/D コンバータ基準電圧入力端子電源保護回
路付き
・フラッシュメモリ品の AVRH 端子には VCC に
対する保護回路はありません。
ANE
（続く）
DS07–13748–5
17
MB90860E シリーズ
（続き）
分類
回路
備考
M
P-ch
Pout
N-ch
Nout
・CMOS レベル出力 (IOL = 4 mA, IOH ＝− 4 mA)
・CMOS 入力 ( スタンバイ時入力遮断機能付き )
・オートモーティブ入力 ( スタンバイ時入力遮
断機能付き )
R
CMOS 入力
オートモーティブ入力
入力遮断用スタンバイ
制御
N
プルアップ制御
P-ch
P-ch
Pout
N-ch
Nout
・CMOS レベル出力 (IOL = 4 mA, IOH ＝− 4 mA)
・CMOS 入力 ( スタンバイ時入力遮断機能付き )
・オートモーティブ入力 ( スタンバイ時入力遮
断機能付き )
・TTL 入力 ( スタンバイ時入力遮断機能付き )
プルアップ抵抗設定可能
抵抗：約 50 kΩ
R
CMOS 入力
オートモーティブ入力
TTL 入力
入力遮断用スタンバイ
制御
O
P-ch
Pout
N-ch
Nout
・CMOS レベル出力 (IOL = 4 mA, IOH ＝− 4 mA)
・CMOS 入力 ( スタンバイ時入力遮断機能付き )
・オートモーティブ入力 ( スタンバイ時入力遮
断機能付き )
・A/D コンバータアナログ入力
R
CMOS 入力
オートモーティブ入力
入力遮断用スタンバイ
制御
アナログ入力
18
DS07–13748–5
MB90860E シリーズ
■ デバイスの取り扱いについて
1. ラッチアップの防止について
CMOS IC では，以下のような状態でラッチアップ現象を生じることがあります。
・入力端子や出力端子に VCC より高い電圧あるいは VSS より低い電圧が印加された場合
・VCC 端子と VSS 端子の間に定格を超える電圧が印加された場合
・VCC 電圧の前に AVCC 電源を印加された場合
ラッチアップ現象が発生すると電源電流が激増し，
デバイスの熱破壊に至る場合がありますので，
使用に際しては，
最大
定格を超えることのないよう十分注意してください。
同様の理由により，
アナログ電源電圧 (AVCC, AVRH) がデジタル電源電圧を超えることのないよう十分注意してくださ
い。
2. 未使用端子の処理について
使用していない端子を開放のままにしておくと，誤動作およびラッチアップによる永久破損の原因となることがありま
すので，抵抗を介して，プルアップまたはプルダウンの処理をしてください。この場合，抵抗は 2 kΩ 以上にしてください。
また，
使用していない入出力端子については出力状態にして開放とするか，入力状態の場合は入力端子と同じ処置をし
てください。
3. 電源端子 (VCC/VSS) について
VCC 端子 , VSS 端子が複数ある場合，デバイス設計上はラッチアップなどの誤動作を防止するために，同電位にすべき端
子はデバイス内部で接続してありますが , 不要輻射の低減，グランドレベルの上昇によるストローブ信号の誤動作防止，総
出力電流規格を守るなどのために，必ず VCC, VSS 端子を外部で電源，およびグランドに接続してください。
また , 電流供給源からできる限り低インピーダンスでこのデバイスの VCC, VSS 端子に接続するように配慮してください。
さらに , このデバイスの近くで , VCC 端子と VSS 端子の間に 0.1 µF 程度のコンデンサをバイパスコンデンサとして接続す
ることをお薦めします。
VCC
VSS
VCC
VSS
VSS
VCC
MB90860E
シリーズ
VCC
VSS
VSS
VCC
4. モード端子 (MD0 ∼ MD2) について
これらの端子は , VCC 端子または VSS 端子に直接つないで使用してください。ノイズにより誤ってテストモードに入って
しまうことを防ぐために , プリント板上の各モード端子と VCC 端子または VSS 端子間のパターン長をできる限り短くし ,
これらを低インピーダンスで接続してください。
5. A/D コンバータの電源，アナログ入力の投入順序
A/D コンバータの電源 (AVCC, AVRH, AVRL) およびアナログ入力 (AN0 ∼ AN23) の印加は必ずデジタル電源 (VCC) の投
入後に行ってください。
また，電源切断時は A/D コンバータの電源およびアナログ入力の遮断の後で，デジタル電源の遮断を行ってください。そ
の際，電圧は AVRH または , AVCC を超えないように投入・切断を行ってください。
DS07–13748–5
19
MB90860E シリーズ
6. A/D コンバータの未使用時の端子処理
A/D コンバータを使用しないときは，AVCC ＝ VCC, AVSS ＝ AVRH ＝ AVRL ＝ VSS に接続してください。
7. 水晶発振回路ついて
X0，X1 端子および X0A, X1A 端子近辺についてのノイズはこのデバイスの誤動作の原因となります。X0, X1 端子 , X0A,
X1A 端子および水晶発振子 ( あるいはセラミック発振子 ) ，さらにグランドへのバイパスコンデンサはできる限り近くに
なるように，またその配線は，他の配線とできる限り交差しないようにプリント基板を設計してください。
また，X0，X1 端子 , X0A, X1A 端子の回りをグランドで囲むようなプリント基板アートワークは，安定した動作が期待で
きますので，強くお薦めします。
各量産品において , ご使用される発振子メーカに発振評価依頼をしてください。
8. プルアップ / プルダウン抵抗
MB90860E シリーズは内蔵のプルアップ / プルダウン抵抗器をサポートしていません ( ただし Port 0 ∼ Port 3 はプルアッ
プ抵抗を内蔵しています ) 。必要に応じて外付けしてください。
9. 外部クロックの使用
外部クロックを使用する場合は，X0 端子のみを駆動して X1 端子は開放してください。
MB90860E シリーズ
X0
開放
X1
10.サブクロックを使用しない場合の注意について
X0A，X1A 端子に振動子を接続しない場合は , X0A 端子にプルダウンの処理をし，かつ X1A 端子を開放にしてください。
11.PLL クロックモード動作中の注意
MB90860EシリーズでPLLクロックを選択しているときに発振子がはずれたり，あるいはクロック入力が停止した場合，
PLL 内部の自励発振回路の自走周波数で動作を継続し続ける場合があります。
この動作は保証外の動作です。
12.電源投入時の注意
内蔵している降圧回路の誤動作を防ぐために，電源投入時の電圧立上り時間は，50 µs (0.2 V ∼ 2.7 V) 以上を確保してく
ださい。
13.供給電圧の安定化
VCC 電源電圧の動作保証範囲内においても，電源電圧が急激に変化した場合は，誤動作を起こしますので，VCC 電源電圧
を安定させてください。
安定化の基準として , 以下のように電源電圧を安定させてください。
・ 商用周波数 (50 Hz/60 Hz) での VCC リプル変動 (peak to peak 値 ) を標準 VCC 電源電圧値の 10％以下
・ 電源切換えの瞬時変化において , 過度変動率が 0.1 V/ms 以下
14.初期化
デバイス内には，パワーオンリセットによってのみ初期化される内蔵レジスタ類があります。これらのレジスタを初期
化するには，電源を再投入してください。
20
DS07–13748–5
MB90860E シリーズ
15.パワーオン時の Port 0 ∼ Port 3 出力 ( 外部バスモード時のみ )
外部バスモード時 , リセット入力に関わらず , 電源投入時に Port 0 ∼ Port 3 の出力が不定になる可能性があります。
1/2VCC
VCC
Port 0 ~ Port 3
Port 0 ∼ Port 3 の出力が不定
になる可能性があります。
Port 0 ∼ Port 3 出力＝ Hi-Z
16.フラッシュセキュリティ機能について
セキュリティビットはフラッシュメモリの領域内に配置されています。セキュリティビットに保護コード 01H を書き込
むとセキュリティがかかりますので，セキュリティ機能を使用しない場合はこのアドレスには 01H を書き込まないでくだ
さい。
セキュリティビットのアドレスは下表を参照してください。
MB90F867E (S)
フラッシュメモリサイズ
セキュリティビットのアドレス
1M ビットフラッシュメモリ搭載
FE0001H
17.シリアル通信について
シリアル通信においては , ノイズなどにより間違ったデータを受信する可能性があります。そのため , ノイズを抑える
ボードの設計をしてください。また, 万が一ノイズなどの影響により誤った情報を受信した場合を考慮して, 最後にデータ
のチェックサムなどを付加してエラーが発生した場合には再送を行うなどの処理をしてください。
DS07–13748–5
21
MB90860E シリーズ
■ ブロックダイヤグラム
・MB90V340E-101/102
X0,X1
X0A,X1A*
RST
クロック
制御
16LX
CPU
フリーラン
タイマ 0
RAM
30 K バイト
インプット
キャプチャ
8 チャネル
アウトプット
コンペア
8 チャネル
プリスケーラ
AVCC
AVSS
AN23 ∼ AN0
AVRH
AVRL
ADTG
DA01, DA00
フリーラン
タイマ 1
LIN-UART
5 チャネル
コントローラ
CAN
3 チャネル
16 ビットリロード
8/10 ビット
タイマ 4 チャネル
A/D
コンバータ
24 チャネル
10 ビット
D/A
コンバータ
2 チャネル
IN7 ∼ IN0
OUT7 ∼ OUT0
FRCK1
RX2 ∼ RX0
TX2 ∼ TX0
TIN3 ∼ TIN0
TOT3 ∼ TOT0
AD15 ∼ AD00
F2MC-16 Bus
SOT4 ∼ SOT0
SCK4 ∼ SCK0
SIN4 ∼ SIN0
5 チャネル
FRCK0
A23 ∼ A16
ALE
RD
外部バス
インタ
フェース
WR/WRL
WRH
HRQ
PPGF ∼ PPG0
SDA1, SDA0
SCL1, SCL0
HAK
8/16 ビット
PPG
16/8 チャネル
I2C インタ
フェース
2 チャネル
DMAC
RDY
CLK
外部割込み
16 チャネル
クロック
モニタ
INT15 ∼ INT8
(INT15R ∼ INT8R)
INT7 ∼ INT0
CKOT
*：MB90V340E-102 のみ対応
22
DS07–13748–5
MB90860E シリーズ
・MB90867E(S), MB90F867E(S)
X0,X1
X0A,X1A *
RST
クロック
制御
16LX
CPU
フリーラン
タイマ 0
RAM
6 K バイト
インプット
キャプチャ
8 チャネル
ROM/Flash
128 K バイト
アウトプット
コンペア
8 チャネル
プリスケーラ
4 チャネル
AVCC
AVSS
AN23 ∼ AN0
AVRH
AVRL
ADTG
PPGF ∼ PPG0
IN7 ∼ IN0
OUT7 ∼ OUT0
FRCK1
LIN-UART
4 チャネル
16 ビット
リロード
タイマ
4 チャネル
8/10 ビット
A/D
コンバータ
24 チャネル
TIN3 ∼ TIN0
TOT3 ∼ TOT0
AD15 ∼ AD00
F2MC-16 Bus
SOT3 ∼ SOT0
SCK3 ∼ SCK0
SIN3 ∼ SIN0
フリーラン
タイマ 1
FRCK0
A23 ∼ A16
ALE
RD
外部バス
インタ
フェース
8/16 ビット
PPG
16/8 チャネル
WR/WRL
WRH
HRQ
HAK
RDY
SDA1, SDA0
CLK
I2C
インタフェース
SCL1, SCL0
2 チャネル
外部割込み
16 チャネル
INT15 ∼ INT8
(INT15R ∼ INT8R)
INT7 ∼ INT0
DMAC
クロック
モニタ
CKOT
*：型格に S サフィックスのない製品
DS07–13748–5
23
MB90860E シリーズ
■ メモリマップ
MB90867E(S)
MB90F867E(S)
MB90V340E-101/102
000000H
0000EFH
000100H
000000H
周辺
外部アクセス領域
0000EFH
000100H
周辺
外部アクセス領域
RAM 6 K バイト
0018FFH
RAM 30 K バイト
0078FFH
007900H
007900H
周辺
007FFFH
008000H
00FFFFH
ROM (FF バンク
のイメージ )
外部アクセス領域
周辺
007FFFH
008000H
00FFFFH
ROM (FF バンク
のイメージ )
F80000H
ROM (F8 バンク )
F8FFFFH
F90000H
ROM (F9 バンク )
F9FFFFH
FA0000H
ROM (FA バンク )
外部アクセス
領域
FAFFFFH
FB0000H
ROM (FB バンク )
FBFFFFH
FC0000H
ROM (FC バンク )
FCFFFFH
FD0000H
ROM (FD バンク )
FDFFFFH
FE0000H
ROM (FE バンク )
FEFFFFH
FF0000H
FE0000H
ROM (FE バンク )
FEFFFFH
FF0000H
ROM (FF バンク )
FFFFFFH
ROM (FF バンク )
FFFFFFH
：アクセス禁止
（注意事項）00 バンクの上位に FF バンクの ROM データがイメージで見えるようになっていますが，これは C コンパイ
ラのスモールモデルを有効に生かすためです。FF バンクの下位 16 ビットアドレスと 00 バンクの下位 16 ビッ
トアドレスは同じになるようにしてありますので，ポインタで far 指定を宣言しなくとも ROM 内のテーブル
を参照することができます。
たとえば 00C000H をアクセスした場合に，実際には FFC000H の ROM 内容がアクセスされることになります。
ここで，FF バンクの ROM 領域は，32 K バイトを超えますので，00 バンクのイメージにすべての領域を見せ
ることができません。
したがって，FF8000H ∼ FFFFFFH の ROM データは 00 バンクのイメージに見えますが，一方 FF0000H ∼
FF7FFFH は FF バンクのイメージにしか見えません。
24
DS07–13748–5
MB90860E シリーズ
■ I/O マップ
アドレス
レジスタ
レジスタ
略称
読出し /
割込み
リソース名
初期値
000000H
ポート 0 データレジスタ
PDR0
R/W
ポート 0
XXXXXXXXB
000001H
ポート 1 データレジスタ
PDR1
R/W
ポート 1
XXXXXXXXB
000002H
ポート 2 データレジスタ
PDR2
R/W
ポート 2
XXXXXXXXB
000003H
ポート 3 データレジスタ
PDR3
R/W
ポート 3
XXXXXXXXB
000004H
ポート 4 データレジスタ
PDR4
R/W
ポート 4
XXXXXXXXB
000005H
ポート 5 データレジスタ
PDR5
R/W
ポート 5
XXXXXXXXB
000006H
ポート 6 データレジスタ
PDR6
R/W
ポート 6
XXXXXXXXB
000007H
ポート 7 データレジスタ
PDR7
R/W
ポート 7
XXXXXXXXB
000008H
ポート 8 データレジスタ
PDR8
R/W
ポート 8
XXXXXXXXB
000009H
ポート 9 データレジスタ
PDR9
R/W
ポート 9
XXXXXXXXB
00000AH
ポート A データレジスタ
PDRA
R/W
ポート A
XXXXXXXXB
00000BH
ポート 5 アナログ入力許可レジスタ
ADER5
R/W
ポート 5, A/D
11111111B
00000CH
ポート 6 アナログ入力許可レジスタ
ADER6
R/W
ポート 6, A/D
11111111B
00000DH
ポート 7 アナログ入力許可レジスタ
ADER7
R/W
ポート 7, A/D
11111111B
00000EH
入力レベル選択レジスタ 0
ILSR0
R/W
ポート
XXXXXXXXB
00000FH
入力レベル選択レジスタ 1
ILSR1
R/W
ポート
XXXX0XXXB
000010H
ポート 0 方向レジスタ
DDR0
R/W
ポート 0
00000000B
000011H
ポート 1 方向レジスタ
DDR1
R/W
ポート 1
00000000B
000012H
ポート 2 方向レジスタ
DDR2
R/W
ポート 2
00000000B
000013H
ポート 3 方向レジスタ
DDR3
R/W
ポート 3
00000000B
000014H
ポート 4 方向レジスタ
DDR4
R/W
ポート 4
00000000B
000015H
ポート 5 方向レジスタ
DDR5
R/W
ポート 5
00000000B
000016H
ポート 6 方向レジスタ
DDR6
R/W
ポート 6
00000000B
000017H
ポート 7 方向レジスタ
DDR7
R/W
ポート 7
00000000B
000018H
ポート 8 方向レジスタ
DDR8
R/W
ポート 8
00000000B
000019H
ポート 9 方向レジスタ
DDR9
R/W
ポート 9
00000000B
00001AH
ポート A 方向レジスタ
DDRA
R/W
ポート A
00000100B
00001BH
予約領域
00001CH
ポート 0 プルアップ制御レジスタ
PUCR0
R/W
ポート 0
00000000B
00001DH
ポート 1 プルアップ制御レジスタ
PUCR1
R/W
ポート 1
00000000B
00001EH
ポート 2 プルアップ制御レジスタ
PUCR2
R/W
ポート 2
00000000B
00001FH
ポート 3 プルアップ制御レジスタ
PUCR3
W, R/W
ポート 3
00000000B
（続く）
DS07–13748–5
25
MB90860E シリーズ
アドレス
レジスタ
レジスタ
略称
読出し /
割込み
リソース名
初期値
000020H
シリアルモードレジスタ 0
SMR0
W,R/W
00000000B
000021H
シリアル制御レジスタ 0
SCR0
W,R/W
00000000B
000022H
受信 / 送信データレジスタ 0
RDR0/TDR0
R/W
00000000B
000023H
シリアルステータスレジスタ 0
SSR0
R,R/W
000024H
拡張通信制御レジスタ 0
ECCR0
R,W,R/W
000025H
拡張ステータス / 制御レジスタ 0
ESCR0
R/W
00000100B
000026H
ボーレートジェネレータレジスタ 00
BGR00
R/W
00000000B
000027H
ボーレートジェネレータレジスタ 01
BGR01
R/W
00000000B
000028H
シリアルモードレジスタ 1
SMR1
W,R/W
00000000B
000029H
シリアル制御レジスタ 1
SCR1
W,R/W
00000000B
00002AH
受信 / 送信データレジスタ 1
RDR1/TDR1
R/W
00000000B
00002BH
シリアルステータスレジスタ 1
SSR1
R,R/W
00001000B
00002CH
拡張通信制御レジスタ 1
ECCR1
R,W,
R/W
00002DH
拡張ステータス / 制御レジスタ 1
ESCR1
R/W
00000100B
00002EH
ボーレートジェネレータレジスタ 10
BGR10
R/W
00000000B
00002FH
ボーレートジェネレータレジスタ 11
BGR11
R/W
00000000B
000030H
PPG 0 動作モード制御レジスタ
PPGC0
W,R/W
0X000XX1B
000031H
PPG 1 動作モード制御レジスタ
PPGC1
W,R/W
000032H
PPG 0/1 カウントクロック選択レジスタ
PPG01
R/W
000000X0B
000034H
PPG 2 動作モード制御レジスタ
PPGC2
W,R/W
0X000XX1B
000035H
PPG 3 動作モード制御レジスタ
PPGC3
W,R/W
000036H
PPG 2/3 カウントクロック選択レジスタ
PPG23
R/W
000000X0B
000038H
PPG 4 動作モード制御レジスタ
PPGC4
W,R/W
0X000XX1B
000039H
PPG 5 動作モード制御レジスタ
PPGC5
W,R/W
00003AH
PPG 4/5 カウントクロック選択レジスタ
PPG45
R/W
00003BH
アドレス検出制御レジスタ 1
PACSR1
R/W
00003CH
PPG 6 動作モード制御レジスタ
PPGC6
W,R/W
00003DH
PPG 7 動作モード制御レジスタ
PPGC7
W,R/W
00003EH
PPG 6/7 カウントクロック制御レジスタ
PPG67
R/W
000000X0B
000040H
PPG 8 動作モード制御レジスタ
PPGC8
W,R/W
0X000XX1B
000041H
PPG 9 動作モード制御レジスタ
PPGC9
W,R/W
000042H
PPG 8/9 カウントクロック制御レジスタ
PPG89
R/W
000033H
000000XXB
UART1
000000XXB
16 ビット PPG 0/1
0X000001B
予約領域
000037H
16 ビット PPG 2/3
0X000001B
予約領域
00003FH
000043H
00001000B
UART0
16 ビット PPG 4/5
0X000001B
000000X0B
アドレス一致検出 1
00000000B
0X000XX1B
16 ビット PPG 6/7
0X000001B
予約領域
16 ビット PPG 8/9
0X000001B
000000X0B
予約領域
（続く）
26
DS07–13748–5
MB90860E シリーズ
アドレス
レジスタ
レジスタ
略称
読出し /
割込み
リソース名
初期値
000044H
PPG A 動作モード制御レジスタ
PPGCA
W,R/W
000045H
PPG B 動作モード制御レジスタ
PPGCB
W,R/W
000046H
PPG A/B カウントクロック選択レジスタ
PPGAB
R/W
000000X0B
0X000XX1B
000047H
0X000XX1B
16 ビット PPG A/B
0X000001B
予約領域
000048H
PPG C 動作モード制御レジスタ
PPGCC
W,R/W
000049H
PPG D 動作モード制御レジスタ
PPGCD
W,R/W
00004AH
PPG C/D カウントクロック選択レジスタ
PPGCD
R/W
000000X0B
0X000XX1B
00004BH
16 ビット PPG C/D
0X000001B
予約領域
00004CH
PPG E 動作モード制御レジスタ
PPGCE
W,R/W
00004DH
PPG F 動作モード制御レジスタ
PPGCF
W,R/W
00004EH
PPG E/F カウントクロック選択レジスタ
PPGEF
R/W
00004FH
16 ビット PPG E/F
0X000001B
000000X0B
予約領域
000050H
インプットキャプチャ制御ステータス 0/1
ICS01
R/W
000051H
インプットキャプチャエッジ 0/1
ICE01
R/W, R
000052H
インプットキャプチャ制御ステータス 2/3
ICS23
R/W
000053H
インプットキャプチャエッジ 2/3
ICE23
R
000054H
インプットキャプチャ制御ステータス 4/5
ICS45
R/W
000055H
インプットキャプチャエッジ 4/5
ICE45
R
000056H
インプットキャプチャ制御ステータス 6/7
ICS67
R/W
000057H
インプットキャプチャエッジ 6/7
ICE67
R/W, R
000058H
アウトプットコンペア制御ステータス 0
OCS0
R/W
000059H
アウトプットコンペア制御ステータス 1
OCS1
R/W
00005AH
アウトプットコンペア制御ステータス 2
OCS2
R/W
00005BH
アウトプットコンペア制御ステータス 3
OCS3
R/W
00005CH
アウトプットコンペア制御ステータス 4
OCS4
R/W
00005DH
アウトプットコンペア制御ステータス 5
OCS5
R/W
00005EH
アウトプットコンペア制御ステータス 6
OCS6
R/W
00005FH
アウトプットコンペア制御ステータス 7
OCS7
R/W
000060H
タイマ制御ステータス 0
TMCSR0
R/W
000061H
タイマ制御ステータス 0
TMCSR0
R/W
000062H
タイマ制御ステータス 1
TMCSR1
R/W
000063H
タイマ制御ステータス 1
TMCSR1
R/W
000064H
タイマ制御ステータス 2
TMCSR2
R/W
000065H
タイマ制御ステータス 2
TMCSR2
R/W
000066H
タイマ制御ステータス 3
TMCSR3
R/W
000067H
タイマ制御ステータス 3
TMCSR3
R/W
インプット
キャプチャ 0/1
インプット
キャプチャ 2/3
インプット
キャプチャ 4/5
インプット
キャプチャ 6/7
00000000B
XXX0X0XXB
00000000B
XXXXXXXXB
00000000B
XXXXXXXXB
00000000B
XXX000XXB
アウトプット
コンペア 0/1
0000XX00B
アウトプット
コンペア 2/3
0000XX00B
アウトプット
コンペア 4/5
0000XX00B
アウトプット
コンペア 6/7
0000XX00B
16 ビット
リロードタイマ 0
00000000B
16 ビット
リロードタイマ 1
16 ビット
リロードタイマ 2
16 ビット
リロードタイマ 3
0XX00000B
0XX00000B
0XX00000B
0XX00000B
XXXX0000B
00000000B
XXXX0000B
00000000B
XXXX0000B
00000000B
XXXX0000B
（続く）
DS07–13748–5
27
MB90860E シリーズ
アドレス
レジスタ
レジスタ
略称
読出し /
割込み
リソース名
初期値
000068H
A/D 制御ステータス 0
ADCS0
R/W
000XXXX0B
000069H
A/D 制御ステータス 1
ADCS1
R/W
0000000XB
00006AH
A/D データ 0
ADCR0
R
00006BH
A/D データ 1
ADCR1
R
00006CH
ADC セッティング 0
ADSR0
R/W
00000000B
00006DH
ADC セッティング 1
ADSR1
R/W
00000000B
00006EH
00006FH
00000000B
A/D コンバータ
XXXXXX00B
予約領域
ROM ミラー機能選択
ROMM
W
XXXXXXX1B
ROM ミラー
000070H
∼
00009AH
予約領域
00009BH
DMA ディスクリプタチャネル指定レジスタ
DCSR
R/W
00009CH
DMA ステータス L レジスタ
DSRL
R/W
00009DH
DMA ステータス H レジスタ
DSRH
R/W
00009EH
アドレス検出制御レジスタ 0
PACSR0
R/W
アドレス一致検出 0
00000000B
00009FH
遅延割込み要因発生 / 解除レジスタ
DIRR
R/W
遅延割込み
モジュール
XXXXXXX0B
0000A0H
低消費電力モード制御レジスタ
LPMCR
W,R/W
低消費電力
制御回路
00011000B
0000A1H
クロック選択レジスタ
CKSCR
R,R/W
低消費電力
制御回路
11111100B
DMA
00000000B
0000A2H,
0000A3H
00000000B
00000000B
DMA
00000000B
予約領域
0000A4H
DMA ストップステータス
DSSR
R/W
0000A5H
自動レディ機能選択レジスタ
ARSR
W
0011XX00B
外部メモリ
アクセス
0000A6H
外部アドレス出力制御レジスタ
HACR
W
0000A7H
バス制御信号選択レジスタ
ECSR
W
0000A8H
ウォッチドッグ制御レジスタ
WDTC
R,W
ウォッチドッグ
タイマ
XXXXX111B
0000A9H
タイムベースタイマ制御レジスタ
TBTC
W,R/W
タイムベース
タイマ
1XX00100B
0000AAH
時計タイマ 制御レジスタ
WTC
R,R/W
時計タイマ
1X001000B
0000ABH
0000000XB
予約領域
0000ACH
DMA イネーブル L レジスタ
DERL
R/W
0000ADH
DMA イネーブル H レジスタ
DERH
R/W
0000AEH
フラッシュコントロールステータス
レジスタ
( フラッシュメモリ品のみ。他は予約領域 )
FMCS
R,R/W
0000AFH
00000000B
00000000B
DMA
00000000B
フラッシュメモリ
000X0000B
予約領域
（続く）
28
DS07–13748–5
MB90860E シリーズ
アドレス
レジスタ
レジスタ
略称
読出し /
割込み
リソース名
初期値
0000B0H
割込み制御レジスタ 00
ICR00
W,R/W
00000111B
0000B1H
割込み制御レジスタ 01
ICR01
W,R/W
00000111B
0000B2H
割込み制御レジスタ 02
ICR02
W,R/W
00000111B
0000B3H
割込み制御レジスタ 03
ICR03
W,R/W
00000111B
0000B4H
割込み制御レジスタ 04
ICR04
W,R/W
00000111B
0000B5H
割込み制御レジスタ 05
ICR05
W,R/W
00000111B
0000B6H
割込み制御レジスタ 06
ICR06
W,R/W
00000111B
0000B7H
割込み制御レジスタ 07
ICR07
W,R/W
0000B8H
割込み制御レジスタ 08
ICR08
W,R/W
0000B9H
割込み制御レジスタ 09
ICR09
W,R/W
00000111B
0000BAH
割込み制御レジスタ 10
ICR10
W,R/W
00000111B
0000BBH
割込み制御レジスタ 11
ICR11
W,R/W
00000111B
0000BCH
割込み制御レジスタ 12
ICR12
W,R/W
00000111B
0000BDH
割込み制御レジスタ 13
ICR13
W,R/W
00000111B
0000BEH
割込み制御レジスタ 14
ICR14
W,R/W
00000111B
0000BFH
割込み制御レジスタ 15
ICR15
W,R/W
00000111B
0000C0H
D/A コンバータデータ 0
DAT0
R/W
XXXXXXXXB
0000C1H
D/A コンバータデータ 1
DAT1
R/W
00000111B
割込み制御
00000111B
XXXXXXXXB
D/A コンバータ
0000C2H
D/A コントロール 0
DACR0
R/W
0000C3H
D/A コントロール 1
DACR1
R/W
XXXXXXX0B
00000000B
0000C4H,
0000C5H
XXXXXXX0B
予約領域
0000C6H
外部割込み許可 0
ENIR0
R/W
0000C7H
外部割込み要因 0
EIRR0
R/W
0000C8H
外部割込みレベル設定 0
ELVR0
R/W
0000C9H
外部割込みレベル設定 0
ELVR0
R/W
00000000B
0000CAH
外部割込み許可 1
ENIR1
R/W
00000000B
0000CBH
外部割込み要因 1
EIRR1
R/W
XXXXXXXXB
0000CCH
外部割込みレベル設定 1
ELVR1
R/W
0000CDH
外部割込みレベル設定 1
ELVR1
R/W
00000000B
0000CEH
外部割込み要因選択
EISSR
R/W
00000000B
0000CFH
PLL/ サブクロック制御レジスタ
PSCCR
W
0000D0H
DMA バッファアドレスポインタ L レジスタ
BAPL
R/W
XXXXXXXXB
0000D1H
DMA バッファアドレスポインタ M レジスタ
BAPM
R/W
XXXXXXXXB
0000D2H
DMA バッファアドレスポインタ H レジスタ
BAPH
R/W
XXXXXXXXB
0000D3H
DMA コントロールレジスタ
DMACS
R/W
0000D4H
I/O レジスタアドレスポインタ L レジスタ
IOAL
R/W
0000D5H
I/O レジスタアドレスポインタ H レジスタ
IOAH
R/W
XXXXXXXXB
0000D6H
データカウンタ L レジスタ
DCTL
R/W
XXXXXXXXB
0000D7H
データカウンタ H レジスタ
DCTH
R/W
XXXXXXXXB
XXXXXXXXB
外部割込み 0
外部割込み 1
PLL
DMA
00000000B
00000000B
XXXX0000B
XXXXXXXXB
XXXXXXXXB
（続く）
DS07–13748–5
29
MB90860E シリーズ
アドレス
レジスタ
レジスタ
略称
読出し /
割込み
リソース名
初期値
0000D8H
シリアルモードレジスタ 2
SMR2
W,R/W
00000000B
0000D9H
シリアル制御レジスタ 2
SCR2
W,R/W
00000000B
0000DAH
受信 / 送信データレジスタ 2
RDR2/TDR2
R/W
00000000B
SSR2
R,R/W
00001000B
拡張通信制御レジスタ 2
ECCR2
R,W,
R/W
0000DDH
拡張ステータス制御レジスタ 2
ESCR2
R/W
00000100B
0000DEH
ボーレートジェネレータレジスタ 20
BGR20
R/W
00000000B
0000DFH
ボーレートジェネレータレジスタ 21
BGR21
R/W
00000000B
0000DBH
シリアルステータスレジスタ 2
0000DCH
UART2
000000XXB
0000E0H
∼
0000FFH
007900H
外部領域
リロードレジスタ L0
PRLL0
R/W
XXXXXXXXB
007901H
リロードレジスタ H0
PRLH0
R/W
XXXXXXXXB
007902H
リロードレジスタ L1
PRLL1
R/W
007903H
リロードレジスタ H1
PRLH1
R/W
007904H
16 ビット PPG 0/1
XXXXXXXXB
XXXXXXXXB
リロードレジスタ L2
PRLL2
R/W
XXXXXXXXB
007905H
リロードレジスタ H2
PRLH2
R/W
XXXXXXXXB
007906H
リロードレジスタ L3
PRLL3
R/W
007907H
リロードレジスタ H3
PRLH3
R/W
007908H
16 ビット PPG 2/3
XXXXXXXXB
XXXXXXXXB
リロードレジスタ L4
PRLL4
R/W
XXXXXXXXB
007909H
リロードレジスタ H4
PRLH4
R/W
XXXXXXXXB
00790AH
リロードレジスタ L5
PRLL5
R/W
00790BH
リロードレジスタ H5
PRLH5
R/W
00790CH
16 ビット PPG 4/5
XXXXXXXXB
XXXXXXXXB
リロードレジスタ L6
PRLL6
R/W
XXXXXXXXB
00790DH
リロードレジスタ H6
PRLH6
R/W
XXXXXXXXB
00790EH
リロードレジスタ L7
PRLL7
R/W
00790FH
リロードレジスタ H7
PRLH7
R/W
007910H
16 ビット PPG 6/7
XXXXXXXXB
XXXXXXXXB
リロードレジスタ L8
PRLL8
R/W
XXXXXXXXB
007911H
リロードレジスタ H8
PRLH8
R/W
XXXXXXXXB
007912H
リロードレジスタ L9
PRLL9
R/W
007913H
リロードレジスタ H9
PRLH9
R/W
007914H
16 ビット PPG 8/9
XXXXXXXXB
XXXXXXXXB
リロードレジスタ LA
PRLLA
R/W
XXXXXXXXB
007915H
リロードレジスタ HA
PRLHA
R/W
XXXXXXXXB
007916H
リロードレジスタ LB
PRLLB
R/W
007917H
リロードレジスタ HB
PRLHB
R/W
007918H
16 ビット PPG A/B
XXXXXXXXB
XXXXXXXXB
リロードレジスタ LC
PRLLC
R/W
XXXXXXXXB
007919H
リロードレジスタ HC
PRLHC
R/W
XXXXXXXXB
00791AH
リロードレジスタ LD
PRLLD
R/W
00791BH
リロードレジスタ HD
PRLHD
R/W
16 ビット PPG C/D
XXXXXXXXB
XXXXXXXXB
（続く）
30
DS07–13748–5
MB90860E シリーズ
アドレス
レジスタ
レジスタ
略称
読出し /
割込み
00791CH
リロードレジスタ LE
PRLLE
R/W
00791DH
リロードレジスタ HE
PRLHE
R/W
00791EH
リソース名
初期値
XXXXXXXXB
XXXXXXXXB
16 ビット PPG E/F
リロードレジスタ LF
PRLLF
R/W
00791FH
リロードレジスタ HF
PRLHF
R/W
XXXXXXXXB
007920H
インプットキャプチャ 0
IPCP0
R
XXXXXXXXB
007921H
インプットキャプチャ 0
IPCP0
R
007922H
インプットキャプチャ 1
IPCP1
R
007923H
インプットキャプチャ 1
IPCP1
R
XXXXXXXXB
007924H
インプットキャプチャ 2
IPCP2
R
XXXXXXXXB
007925H
インプットキャプチャ 2
IPCP2
R
007926H
インプット
キャプチャ 0/1
インプット
キャプチャ 2/3
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
インプットキャプチャ 3
IPCP3
R
007927H
インプットキャプチャ 3
IPCP3
R
XXXXXXXXB
007928H
インプットキャプチャ 4
IPCP4
R
XXXXXXXXB
007929H
インプットキャプチャ 4
IPCP4
R
00792AH
インプットキャプチャ 5
IPCP5
R
00792BH
インプットキャプチャ 5
IPCP5
R
XXXXXXXXB
00792CH
インプットキャプチャ 6
IPCP6
R
XXXXXXXXB
00792DH
インプットキャプチャ 6
IPCP6
R
00792EH
インプット
キャプチャ 4/5
インプット
キャプチャ 6/7
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
インプットキャプチャ 7
IPCP7
R
00792FH
インプットキャプチャ 7
IPCP7
R
XXXXXXXXB
007930H
アウトプットコンペア 0
OCCP0
R/W
XXXXXXXXB
007931H
アウトプットコンペア 0
OCCP0
R/W
007932H
アウトプットコンペア 1
OCCP1
R/W
007933H
アウトプットコンペア 1
OCCP1
R/W
XXXXXXXXB
007934H
アウトプットコンペア 2
OCCP2
R/W
XXXXXXXXB
007935H
アウトプットコンペア 2
OCCP2
R/W
007936H
アウトプット
コンペア 0/1
アウトプット
コンペア 2/3
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
アウトプットコンペア 3
OCCP3
R/W
007937H
アウトプットコンペア 3
OCCP3
R/W
XXXXXXXXB
007938H
アウトプットコンペア 4
OCCP4
R/W
XXXXXXXXB
007939H
アウトプットコンペア 4
OCCP4
R/W
00793AH
アウトプットコンペア 5
OCCP5
R/W
00793BH
アウトプットコンペア 5
OCCP5
R/W
XXXXXXXXB
00793CH
アウトプットコンペア 6
OCCP6
R/W
XXXXXXXXB
00793DH
アウトプットコンペア 6
OCCP6
R/W
00793EH
アウトプット
コンペア 4/5
アウトプット
コンペア 6/7
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
アウトプットコンペア 7
OCCP7
R/W
00793FH
アウトプットコンペア 7
OCCP7
R/W
XXXXXXXXB
007940H
タイマデータ 0
TCDT0
R/W
00000000B
007941H
タイマデータ 0
TCDT0
R/W
007942H
タイマ制御ステータス 0
TCCSL0
R/W
007943H
タイマ制御ステータス 0
TCCSH0
R/W
フリーランタイマ
0
XXXXXXXXB
00000000B
00000000B
0XXXXXXXB
（続く）
DS07–13748–5
31
MB90860E シリーズ
アドレス
レジスタ
レジスタ
略称
読出し /
割込み
リソース名
初期値
007944H
タイマデータ 1
TCDT1
R/W
007945H
タイマデータ 1
TCDT1
R/W
007946H
タイマ制御ステータス 1
TCCSL1
R/W
タイマ制御ステータス 1
TCCSH1
R/W
0XXXXXXXB
TMR0/
TMRLR0
R/W
タイマ 0/ リロード 0
16 ビットリロード XXXXXXXXB
タイマ 0
XXXXXXXXB
タイマ 1/ リロード 1
TMR1/
TMRLR1
タイマ 2/ リロード 2
TMR2/
TMRLR2
R/W
タイマ 3/ リロード 3
TMR3/
TMRLR3
R/W
007947H
007948H
007949H
00794AH
00794BH
00794CH
00794DH
00794EH
00794FH
R/W
R/W
R/W
R/W
R/W
00000000B
フリーランタイマ
1
00000000B
00000000B
16 ビットリロード XXXXXXXXB
タイマ 1
XXXXXXXXB
16 ビットリロード XXXXXXXXB
タイマ 2
XXXXXXXXB
16 ビットリロード XXXXXXXXB
タイマ 3
XXXXXXXXB
007950H
シリアルモードレジスタ 3
SMR3
W,R/W
00000000B
007951H
シリアル制御レジスタ 3
SCR3
W,R/W
00000000B
007952H
受信 / 送信データレジスタ 3
RDR3/TDR3
R/W
00000000B
007953H
シリアルステータスレジスタ 3
SSR3
R,R/W
00001000B
007954H
拡張通信制御レジスタ 3
ECCR3
R,W,
R/W
007955H
拡張ステータス制御レジスタ 3
ESCR3
R/W
00000100B
007956H
ボーレートジェネレータレジスタ 30
BGR30
R/W
00000000B
007957H
ボーレートジェネレータレジスタ 31
BGR31
R/W
00000000B
007958H
UART3
000000XXB
シリアルモードレジスタ 4
SMR4
W,R/W
00000000B
007959H
シリアルコントロールレジスタ 4
SCR4
W,R/W
00000000B
00795AH
受信 / 送信データレジスタ 4
RDR4/TDR4
R/W
00000000B
00795BH
シリアルステータスレジスタ 4
SSR4
R,R/W
00001000B
00795CH
拡張通信制御レジスタ 4
ECCR4
R,W,
R/W
00795DH
拡張ステータス制御レジスタ 4
ESCR4
R/W
00000100B
00795EH
ボーレートジェネレータレジスタ 40
BGR40
R/W
00000000B
00795FH
ボーレートジェネレータレジスタ 41
BGR41
R/W
00000000B
UART4
000000XXB
007960H
∼
00796BH
00796CH
予約領域
クロック出力許可レジスタ
CLKR
R/W
クロックモニタ
XXXX0000B
00796DH
∼
00796FH
予約領域
（続く）
32
DS07–13748–5
MB90860E シリーズ
アドレス
レジスタ
レジスタ
略称
読出し /
割込み
リソース名
初期値
007970H
I2C バスステータスレジスタ 0
IBSR0
R
00000000B
007971H
I2C バス制御レジスタ 0
IBCR0
W,R/W
00000000B
ITBAL0
R/W
00000000B
ITBAH0
R/W
00000000B
ITMKL0
R/W
ITMKH0
R/W
00111111B
007972H
007973H
007974H
I2C 10 ビットスレーブアドレスレジスタ 0
11111111B
007975H
I2C 10 ビットスレーブアドレスマスク
レジスタ 0
007976H
I2C 7 ビットスレーブアドレスレジスタ 0
ISBA0
R/W
00000000B
007977H
I2C 7 ビットスレーブアドレスマスク
レジスタ 0
ISMK0
R/W
01111111B
007978H
I2C データレジスタ 0
IDAR0
R/W
00000000B
007979H,
00797AH
00797BH
I2C インタフェース 0
予約領域
I2C クロック制御レジスタ 0
ICCR0
R/W
I2C インタフェース 0
00011111B
00797CH
∼
00797FH
007980H
007981H
予約領域
I2C バスステータスレジスタ 1
2
I C バス制御レジスタ 1
007982H
007983H
007984H
007985H
007986H
I2C 10 ビットスレーブアドレスレジスタ 1
I2C 10 ビットスレーブアドレスマスク
レジスタ 1
2
I C 7 ビットスレーブアドレスレジスタ 1
2
IBSR1
R
00000000B
IBCR1
W,R/W
00000000B
ITBAL1
R/W
00000000B
ITBAH1
R/W
00000000B
ITMKL1
R/W
ITMKH1
R/W
00111111B
ISBA1
R/W
00000000B
I2C インタフェース 1
11111111B
007987H
I C 7 ビットスレーブアドレスマスク
レジスタ 1
ISMK1
R/W
01111111B
007988H
I2C データレジスタ 1
IDAR1
R/W
00000000B
007989H,
00798AH
00798BH
予約領域
I2C クロック制御レジスタ 1
ICCR1
R/W
I2C インタフェース 1
00011111B
R,R/W
クロックモジュレータ
0001X000B
00798CH
∼
0079C1H
0079C2H
予約領域
クロックモジュレータ制御レジスタ
CMCR
0079C3H
∼
0079DFH
予約領域
0079E0H
検出アドレス設定 0
PADR0
R/W
XXXXXXXXB
0079E1H
検出アドレス設定 0
PADR0
R/W
XXXXXXXXB
0079E2H
検出アドレス設定 0
PADR0
R/W
0079E3H
検出アドレス設定 1
PADR1
R/W
XXXXXXXXB
0079E4H
検出アドレス設定 1
PADR1
R/W
XXXXXXXXB
アドレス一致検出 0
XXXXXXXXB
（続く）
DS07–13748–5
33
MB90860E シリーズ
（続き）
アドレス
レジスタ
レジスタ
略称
読出し /
割込み
リソース名
初期値
0079E5H
検出アドレス設定 1
PADR1
R/W
0079E6H
検出アドレス設定 2
PADR2
R/W
0079E7H
検出アドレス設定 2
PADR2
R/W
検出アドレス設定 2
PADR2
R/W
XXXXXXXXB
0079E8H
XXXXXXXXB
アドレス一致検出 0
XXXXXXXXB
XXXXXXXXB
0079E9H
∼
0079EFH
予約領域
0079F0H
検出アドレス設定 3
PADR3
R/W
XXXXXXXXB
0079F1H
検出アドレス設定 3
PADR3
R/W
XXXXXXXXB
0079F2H
検出アドレス設定 3
PADR3
R/W
XXXXXXXXB
0079F3H
検出アドレス設定 4
PADR4
R/W
XXXXXXXXB
0079F4H
検出アドレス設定 4
PADR4
R/W
アドレス一致検出 1 XXXXXXXXB
0079F5H
検出アドレス設定 4
PADR4
R/W
XXXXXXXXB
0079F6H
検出アドレス設定 5
PADR5
R/W
XXXXXXXXB
0079F7H
検出アドレス設定 5
PADR5
R/W
XXXXXXXXB
0079F8H
検出アドレス設定 5
PADR5
R/W
XXXXXXXXB
0079F9H
∼
007FFFH
予約領域
（注意事項）・初期値の “X” は不定のビットを示します。
・“ 予約領域 ” への書込みは行わないでください。“ 予約領域 ” を読み出した場合は不定が読み出されます。
34
DS07–13748–5
MB90860E シリーズ
■ 割込み要因と割込みベクタ , 割込み制御レジスタ
EI2OS
対応
DMA
チャネル
番号
番号
アドレス
番号
アドレス
リセット
N
⎯
#08
FFFFDCH
⎯
⎯
INT9 命令
N
⎯
#09
FFFFD8H
⎯
⎯
例外処理
N
⎯
#10
FFFFD4H
⎯
⎯
( 予約 )
N
⎯
#11
FFFFD0H
N
⎯
#12
FFFFCCH
ICR00
0000B0H
( 予約 )
インプットキャプチャ 6
Y1
⎯
#13
FFFFC8H
Y1
⎯
#14
FFFFC4H
ICR01
0000B1H
インプットキャプチャ 7
I2C0
N
⎯
#15
FFFFC0H
N
⎯
#16
FFFFBCH
ICR02
0000B2H
( 予約 )
16 ビットリロードタイマ 0
Y1
0
#17
FFFFB8H
Y1
1
#18
FFFFB4H
ICR03
0000B3H
16 ビットリロードタイマ 1
16 ビットリロードタイマ 2
Y1
2
#19
FFFFB0H
Y1
⎯
#20
FFFFACH
ICR04
0000B4H
16 ビットリロードタイマ 3
PPG 0/1/4/5
N
⎯
#21
FFFFA8H
PPG 2/3/6/7
N
⎯
#22
FFFFA4H
ICR05
0000B5H
PPG 8/9/C/D
N
⎯
#23
FFFFA0H
PPG A/B/E/F
N
⎯
#24
FFFF9CH
ICR06
0000B6H
タイムベースタイマ
N
⎯
#25
FFFF98H
Y1
3
#26
FFFF94H
ICR07
0000B7H
外部割込み 0 ∼ 3, 8 ∼ 11
時計タイマ
N
⎯
#27
FFFF90H
Y1
4
#28
FFFF8CH
ICR08
0000B8H
外部割込み 4 ∼ 7, 12 ∼ 15
8/10 ビット A/D コンバータ
Y1
5
#29
FFFF88H
N
⎯
#30
FFFF84H
ICR09
0000B9H
フリーランタイマ 0, フリーランタイマ 1
インプットキャプチャ 4/5, I2C1
Y1
6
#31
FFFF80H
Y1
7
#32
FFFF7CH
ICR10
0000BAH
アウトプットコンペア 0/1/4/5
インプットキャプチャ 0 ∼ 3
Y1
8
#33
FFFF78H
Y1
9
#34
FFFF74H
ICR11
0000BBH
アウトプットコンペア 2/3/6/7
UART 0 受信
Y2
10
#35
FFFF70H
Y1
11
#36
FFFF6CH
ICR12
0000BCH
UART 0 送信
UART 1 受信 / UART 3 受信
Y2
12
#37
FFFF68H
Y1
13
#38
FFFF64H
ICR13
0000BDH
UART 1 送信 / UART 3 送信
UART 2 受信 / UART 4 受信
Y2
14
#39
FFFF60H
Y1
15
#40
FFFF5CH
ICR14
0000BEH
UART 2 送信 / UART 4 送信
フラッシュメモリ
N
⎯
#41
FFFF58H
N
⎯
#42
FFFF54H
ICR15
0000BFH
遅延割込み
割込み要因
割込みベクタ
割込み制御レジスタ
（続く）
DS07–13748–5
35
MB90860E シリーズ
（続き）
Y1 ：使用可能
Y2 ：使用可能，EI2OS 停止機能付
N ：使用不可
（注意事項）・ICR レジスタを共用している周辺機能は，割込みレベルが同一になります。
・ICR レジスタを共用している周辺機能で拡張インテリジェント I/O サービスを使用する場合は，どちらか
一方しか利用できません。
・ICR レジスタを共用している周辺機能の場合，片方で拡張インテリジェント I/O サービスを指定すると，
もう一方での割込みの使用はできなくなります。
36
DS07–13748–5
MB90860E シリーズ
■ 電気的特性
1. 絶対最大定格
項目
記号
定格値
最小
最大
単位
備考
VCC
VSS − 0.3
VSS ＋ 6.0
V
AVCC
VSS − 0.3
VSS ＋ 6.0
V
VCC ＝ AVCC*2
AVRH,
AVRL
VSS − 0.3
VSS ＋ 6.0
V
AVCC ≧ AVRH, AVCC ≧ AVRL,
AVRH ≧ AVRL
入力電圧 *1
VI
VSS − 0.3
VSS ＋ 6.0
V
*3
1
VO
VSS − 0.3
VSS ＋ 6.0
V
*3
電源電圧 *1
出力電圧 *
ICLAMP
− 4.0
＋ 4.0
mA
*5
Σ|ICLAMP|
⎯
40
mA
*5
“L” レベル最大出力電流
IOL
⎯
15
mA
*4
“L” レベル平均出力電流
IOLAV
⎯
4
mA
*4
“L” レベル最大総出力電流
ΣIOL
⎯
100
mA
*4
“L” レベル平均総出力電流
ΣIOLAV
⎯
50
mA
*4
“H” レベル最大出力電流
IOH
⎯
− 15
mA
*4
“H” レベル平均出力電流
IOHAV
⎯
−4
mA
*4
“H” レベル最大総出力電流
ΣIOH
⎯
− 100
mA
*4
“H” レベル平均総出力電流
ΣIOHAV
⎯
− 50
mA
*4
消費電力
PD
⎯
340
mW
動作温度
TA
− 40
＋ 105
°C
最大クランプ電流
最大総クランプ電流
°C
TSTG
− 55
＋ 150
保存温度
＊ 1： VSS ＝ AVSS ＝ 0 V を基準にしています。
＊ 2： AVCC と VCC を同じ電圧に設定してください。AVCC は VCC を超えてはいけません。また，電源投入時にアナログ
入力の電圧が AVCC を超えてはいけません。
＊ 3： VI および VO は VCC ＋ 0.3 V を超えてはいけません。VI は定格電流を超えてはいけません。ただし，外部の部品を
使用して入力への電流または入力からの電流の最大値を制限する場合は，VI に代わって ICLAMP 定格が適用されま
す。
＊ 4： 該当端子：P00 ∼ P07, P10 ∼ P17, P20 ∼ P27, P30 ∼ P37, P40 ∼ P47, P50 ∼ P57, P60 ∼ P67, P70 ∼ P77, P80 ∼ P87,
P90 ∼ P97, PA0, PA1
＊ 5：・ 該当端子：P00 ∼ P07, P10 ∼ P17, P20 ∼ P27, P30 ∼ P37, P40 ∼ P47, P50 ∼ P57 ( 評価用品の場合 P50 ∼ P55) ,
P60 ∼ P67, P70 ∼ P77, P80 ∼ P87, P90 ∼ P97, PA0, PA1
・ 推奨動作条件内でご使用ください。
・ 直流電圧 ( 電流 ) でご使用ください。
・ ＋ B 信号とマイクロコントローラの間には，必ず制限抵抗を接続し＋ B 信号を印加してください。
・ ＋ B 入力時にマイクロコントローラ端子に入力される電流が，瞬時・定常を問わず規格値以下になるように制限
抵抗の値を設定してください。
・ 低消費電力モードなどマイクロコントローラの駆動電流が少ない動作状態では，＋ B 入力電位が保護ダイオード
を通して VCC 端子の電位を上昇させ，他の機器へ影響を及ぼす可能性がありますのでご注意ください。
・ マイクロコントローラ電源が OFF 時 (0 V に固定していない場合 ) に＋ B 入力がある場合は，端子から電源が供給
されているため，不完全な動作を行う可能性がありますのでご注意ください。
・ 電源投入時に＋ B 入力がある場合は，端子から電源が供給されているため，パワーオンリセットが動作しない電
源電圧になる可能性がありますのでご注意ください。
・ ＋ B 入力端子は，開放状態にならないようにご注意ください。
DS07–13748–5
37
MB90860E シリーズ
・ 推奨回路例：
・入出力等価回路
保護ダイオード
VCC
P-ch
制限抵抗
＋ B 入力 (0 V ∼ 16 V)
N-ch
R
＜注意事項＞ 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ
ります。したがって , 定格を一項目でも超えることのないようご注意ください。
38
DS07–13748–5
MB90860E シリーズ
2. 推奨動作条件
(VSS ＝ AVSS ＝ 0 V)
項目
電源電圧
記号
VCC,
AVCC
規格値
単位
備考
最小
標準
最大
4.0
5.0
5.5
V
通常動作時
3.5
5.0
5.5
V
A/D コンバータ未使用および
フラッシュ書込みを行わない場合の
通常動作時
4.5
5.0
5.5
V
外部バス使用時
3.0
⎯
5.5
V
ストップ動作時の RAM データ保持
セラミックコンデンサ , または同程度
の交流規格のコンデンサを使用してく
ださい。VCC 端子のバイパスコンデン
サはこのコンデンサよりも大きい容量
値のものを使用してください。
平滑コンデンサ
CS
0.1
⎯
1.0
µF
動作温度
TA
− 40
⎯
＋ 105
°C
・C 端子接続図
C
CS
＜注意事項＞ 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条
件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼
性に悪影響を及ぼすことがあります。
データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され
ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。
DS07–13748–5
39
MB90860E シリーズ
3. 直流規格
(TA ＝− 40 °C ∼＋ 105 °C, VCC ＝ 5.0 V ± 10％, fCP ≦ 24 MHz, VSS ＝ AVSS ＝ 0 V)
項目
“H” レベル
入力電圧
(VCC ＝ 5 V ±
10 ％時 )
“L” レベル
入力電圧
(VCC ＝ 5 V ±
10 ％時 )
記号
端子名
条件
規格値
最小
標準
最大
単位
VIHS
⎯
⎯
0.8 VCC
⎯
VCC ＋ 0.3
CMOS ヒステリシス入力
レベルが選択された場合
V の端子入力
（P12, P44, P45, P46, P47,
P50, P82, P85 を除く）
VIHA
⎯
⎯
0.8 VCC
⎯
VCC ＋ 0.3
V
オートモーティブ入力
レベルが選択された場合
の端子入力
VIHT
⎯
⎯
2.0
⎯
VCC ＋ 0.3
V
TTL 入力レベルが選択さ
れた場合の端子入力
VIHS
⎯
⎯
0.7 VCC
⎯
VCC ＋ 0.3
V
CMOS 入力レベルが選択
された場合の P12, P50,
P82, P85 入力
VIHI
⎯
⎯
0.7 VCC
⎯
VCC ＋ 0.3
V
CMOS ヒステリシス入力
レベルが選択された場合
の P44, P45, P46, P47 入力
VIHR
⎯
⎯
0.8 VCC
⎯
VCC ＋ 0.3
V
RST 入力端子
(CMOS ヒステリシス )
VIHM
⎯
⎯
VCC − 0.3
⎯
VCC ＋ 0.3
V
MD 入力端子
VILS
⎯
⎯
VSS − 0.3
⎯
0.2 VCC
V
CMOS ヒステリシス入力
レベルが選択された場合
の端子入力
(P12, P44, P45, P46, P47,
P50, P82, P85 を除く )
VILA
⎯
⎯
VSS − 0.3
⎯
0.5 VCC
V
オートモーティブ入力
レベルが選択された場合
の端子入力
VILT
⎯
⎯
VSS − 0.3
⎯
0.8
V
TTL 入力レベルが選択さ
れた場合の端子入力
VILS
⎯
⎯
VSS − 0.3
⎯
0.3 VCC
V
CMOS 入力レベルが選択
された場合の P12, P50,
P82, P85 入力
VILI
⎯
⎯
VSS − 0.3
⎯
0.3 VCC
V
CMOS ヒステリシス入力
レベルが選択された場合
の P44, P45, P46, P47 入力
VILR
⎯
⎯
VSS − 0.3
⎯
0.2 VCC
V
RST 入力端子
(CMOS ヒステリシス )
VILM
⎯
⎯
VSS − 0.3
⎯
VSS ＋ 0.3
V
MD 入力端子
“H” レベル
出力電圧
VOH
通常の
VCC ＝ 4.5 V,
出力端子 IOH ＝− 4.0 mA
VCC − 0.5
⎯
⎯
V
“H” レベル
出力電圧
VOHI
I2C 端子 VCC ＝ 4.5 V,
出力電流 IOH ＝− 3.0 mA
VCC − 0.5
⎯
⎯
V
“L” レベル
出力電圧
VOL
通常の
VCC ＝ 4.5 V,
出力端子 IOL ＝ 4.0 mA
⎯
⎯
0.4
V
“L” レベル
出力電圧
VOLI
I2C 端子 VCC ＝ 4.5 V,
出力電流 IOL ＝ 3.0 mA
⎯
⎯
0.4
V
−1
⎯
＋1
µA
入力リーク電流
備考
IIL
⎯
VCC ＝ 5.5 V,
VSS < VI < VCC
（続く）
40
DS07–13748–5
MB90860E シリーズ
（続き）
(TA ＝− 40 °C ∼＋ 105 °C, VCC ＝ 5.0 V ± 10％, fCP ≦ 24 MHz, VSS ＝ AVSS ＝ 0 V)
項目
記号
端子名
条件
プルアップ
抵抗値
RUP
P00 ∼ P07, P10 ∼ P17,
P20 ∼ P27, P30 ∼ P37,
RST
MD2
備考
標準
最大
⎯
25
50
100
kΩ
⎯
25
50
100
kΩ
VCC ＝ 5.0 V,
内部 24 MHz 動作 ,
通常動作時
⎯
55
70
mA
VCC ＝ 5.0 V,
内部 24 MHz 動作 ,
フラッシュメモリ書込み時
⎯
70
85
mA フラッシュ
VCC ＝ 5.0 V,
内部 24 MHz 動作 ,
フラッシュメモリ消去時
⎯
75
90
mA フラッシュ
ICCS
VCC ＝ 5.0 V,
内部 24 MHz 動作 ,
スリープ時
⎯
25
35
mA
ICTS
VCC ＝ 5.0 V,
内部 2 MHz 動作 ,
メインタイマモード時
⎯
0.3
0.8
mA
VCC ＝ 5.0 V,
内部 24 MHz 動作 ,
PLL タイマモード時 ,
外部周波数＝ 4 MHz
⎯
4
7
mA
ICCL
VCC = 5.0 V,
内部 8 kHz 動作 ,
サブ動作時 ,
TA = ＋ 25°C
⎯
70
140
µA
ICCLS
VCC = 5.0 V,
内部 8 kHz 動作 ,
サブスリープ時 ,
TA = ＋ 25°C
⎯
20
50
µA
ICCT
VCC = 5.0 V,
内部 8 kHz 動作 ,
時計モード時 ,
TA = ＋ 25°C
⎯
10
35
µA
ICCH
VCC ＝ 5.0 V,
ストップ時 ,
TA ＝＋ 25°C
⎯
7
25
µA
⎯
5
15
pF
ICC
入力容量
単位
最小
プルダウン RDOWN
抵抗値
電源電流＊
規格値
ICTSPLL6
CIN
VCC
C, AVCC, AVSS, AVRH,
AVRL, VCC, VSS 以外
⎯
フラッシュ
メモリ品
以外
メモリ品
メモリ品
＊：電源電流の試験条件は外部のクロックを使用した場合です。
DS07–13748–5
41
MB90860E シリーズ
4. 交流規格
(1) クロックタイミング
(TA ＝− 40 °C ∼＋ 105 °C, VCC ＝ 5.0 V ± 10％, fCP ≦ 24 MHz, VSS ＝ AVSS ＝ 0 V)
項目
記号
端子名
規格値
最大
3
⎯
16
MHz
1/2 (PLL 停止時 ) 発振回路
使用時
4
⎯
16
MHz
PLL1 逓倍 発振回路使用時 *
4
⎯
12
MHz
PLL2 逓倍 発振回路使用時 *
4
⎯
8
MHz
PLL3 逓倍 発振回路使用時 *
4
⎯
6
MHz
PLL4 逓倍 発振回路使用時 *
⎯
⎯
4
MHz
PLL6 逓倍 発振回路使用時 *
3
⎯
24
MHz
外部クロック使用時
X0A, X1A
—
32.768
100
kHz
X0, X1
62.5
⎯
333
ns
発振回路使用時
X0, X1
41.67
⎯
333
ns
外部クロック使用時
tCYLL
X0A, X1A
10
30.5
—
µs
PWH, PWL
X0
10
⎯
⎯
ns
PWHL, PWLL
X0A
5
15.2
⎯
µs
デューティ比 30％∼ 70％を目
安としてください。
tCR, tCF
X0
⎯
⎯
5
ns
外部クロック使用時
fCP
⎯
1.5
⎯
24
MHz
メインクロック使用時
fCPL
⎯
⎯
8.192
50
kHz
サブクロック使用時
tCP
⎯
41.67
⎯
666
ns
メインクロック使用時
tCPL
⎯
20
122.1
⎯
µs
サブクロック使用時
X0, X1
クロック周波数
fCL
tCYL
クロックサイクルタイム
入力クロック立上り，
立下り時間
内部動作クロック周波数
( マシンクロック )
内部動作クロックサイクル
タイム ( マシンクロック )
備考
標準
fC
入力クロックパルス幅
単位
最小
＊：PLL 使用時はクロック周波数の範囲に制限があります。次ページの「・PLL 動作保証範囲外部クロック周波数と内
部動作クロック周波数の関係」のグラフの範囲内で使用してください。
・クロックタイミング
tCYL
0.8 VCC
X0
0.2 VCC
PWH
PWL
tCF
tCR
tCYLL
0.8 VCC
X0A
0.2 VCC
PWHL
PWLL
tCF
42
tCR
DS07–13748–5
MB90860E シリーズ
・PLL 動作保証範囲
動作保証範囲
5.5
A/D コンバータ
動作保証範囲
電源電圧 VCC (V)
4.0
3.5
PLL 動作保証範囲
1.5
4
24
内部クロック fCP (MHz)
MB90860E シリーズの動作保証範囲
動作保証振動子周波数範囲
内部クロック fCP (MHz)
24
6 逓倍 4 逓倍 3 逓倍
1 逓倍
2 逓倍
16
×1/2
12
(PLL 停止時 )
8
4.0
1.5
3 4
8
12
16
24
外部クロック fC (MHz) ＊
＊：水晶振動子またはセラミック振動子使用時，最大発振クロック周波数は 16 MHz となります。
DS07–13748–5
43
MB90860E シリーズ
(2) リセットスタンバイ入力
(TA ＝− 40 °C ∼＋ 105 °C, VCC ＝ 5.0 V ± 10％, fCP ≦ 24 MHz, VSS ＝ AVSS ＝ 0.0 V)
項目
記号
リセット入力
時間
tRSTL
規格値
端子名
RST
単位
備考
最小
最大
500
⎯
ns
通常動作の場合
振動子の発振時間 * ＋ 100 µs
⎯
µs
ストップモード , サブクロッ
クモード , サブスリープモー
ド , 時計モードの場合
100
⎯
µs
タイムベースタイマモードの
場合
＊：振動子の発振時間は , 振幅の 90％に達した時間です。水晶振動子は数 ms ∼数十 ms, セラミック振動子は数百 µs ∼
数 ms, 外部クロックは 0 ms となります。
・通常動作の場合
tRSTL
RST
0.2 VCC
0.2 VCC
・ストップモード , サブクロックモード , サブスリープモード , 時計モード , 電源投入の場合
tRSTL
RST
0.2 VCC
X0
0.2 VCC
振幅の
90％
内部動作クロック
100 µs
振動子の
振幅時間
発振安定待ち時間
命令実行
内部リセット
44
DS07–13748–5
MB90860E シリーズ
(3) 電源投入規格 ( パワーオンリセット )
(TA ＝− 40 °C ∼＋ 105 °C, VCC ＝ 5.0 V ± 10％, fCP ≦ 24 MHz, VSS ＝ AVSS ＝ 0.0 V)
項目
電源立上り時間
電源切断時間
記号
端子名
tR
VCC
tOFF
VCC
規格値
条件
⎯
単位
最小
最大
0.05
30
ms
1
⎯
ms
備考
電源投入までの待ち時間
tR
2.7 V
VCC
0.2 V
0.2 V
0.2 V
tOFF
電源電圧を急激に変化させると，パワーオンリセットが起動される場合があ
ります。動作中に電源電圧を変化させる場合は，下図のように電圧の変動を
おさえて滑らかに立ち上げることを推奨します。また，この場合 PLL クロッ
クを使用していない状態で行ってください。ただし，電圧降下が 1 V/s 以内
であれば，PLL クロック使用中でも動作可能です。
VCC
立上りの傾きを，50 mV/ms 以下
にすることを推奨します。
3V
RAM データホールド期間
VSS
(4) クロック出力タイミング
(TA ＝− 40 °C ∼＋ 105 °C, VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, fCP ≦ 24 MHz)
項目
記号
端子名
条件
サイクルタイム
tCYC
CLK
⎯
CLK ↑→ CLK ↓
tCHCL
規格値
備考
最大
62.5
⎯
ns
fCP ＝ 16 MHz
41.67
⎯
ns
fCP ＝ 24 MHz
20
⎯
ns
fCP ＝ 16 MHz
13
⎯
ns
fCP ＝ 24 MHz
⎯
CLK
単位
最小
tCYC
tCHCL
CLK
2.4 V
2.4 V
0.8 V
DS07–13748–5
45
MB90860E シリーズ
(5) バスリードタイミング
(TA ＝− 40 °C ∼＋ 105 °C, VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, fCP ≦ 24 MHz)
項目
記号
端子名
ALE パルス幅
tLHLL
有効アドレス → ALE ↓ 時間
tAVLL
ALE ↓ → アドレス有効時間
tLLAX
有効アドレス → RD ↓ 時間
tAVRL
有効アドレス → 有効データ
入力
規格値
条件
単位
最小
最大
ALE
tCP/2 − 10
⎯
ns
ALE, A23 ∼ A16,
AD15 ∼ AD00
tCP/2 − 20
⎯
ns
tCP/2 − 15
⎯
ns
A23 ∼ A16,
AD15 ∼ AD00, RD
tCP − 15
⎯
ns
tAVDV
A23 ∼ A16,
AD15 ∼ AD00
⎯
5 tCP/2 − 60
ns
RD パルス幅
tRLRH
RD
3 tCP/2 − 20
⎯
ns
RD ↓ → 有効データ入力
tRLDV
RD, AD15 ∼ AD00
⎯
3 tCP/2 − 50
ns
RD ↑ → データホールド時間
tRHDX
RD, AD15 ∼ AD00
0
⎯
ns
RD ↑ → ALE ↑ 時間
tRHLH
RD, ALE
tCP/2 − 15
⎯
ns
RD ↑ → アドレス有効時間
tRHAX
RD, A23 ∼ A16
tCP/2 − 10
⎯
ns
有効アドレス → CLK ↑ 時間
tAVCH
A23 ∼ A16,
AD15 ∼ AD00, CLK
tCP/2 − 16
⎯
ns
RD ↓ → CLK ↑ 時間
tRLCH
RD, CLK
tCP/2 − 15
⎯
ns
ALE ↓ → RD ↓ 時間
tLLRL
ALE, RD
tCP/2 − 15
⎯
ns
ALE,
AD15 ∼ AD00
⎯
tRLCH
tAVCH
2.4 V
CLK
2.4 V
tLLAX
tAVLL
ALE
2.4 V
tRHLH
2.4 V
0.8 V
tLHLL
2.4 V
tAVRL
tRLRH
2.4 V
RD
0.8 V
tLLRL
tRHAX
A23 ∼ A16
2.4 V
2.4 V
0.8 V
0.8 V
tRLDV
tRHDX
tAVDV
AD15 ∼ AD00
2.4 V
0.8 V
46
2.4 V
アドレス
0.8 V
VIH
VIL
VIH
読出しデータ
VIL
DS07–13748–5
MB90860E シリーズ
(6) バスライトタイミング
(TA ＝− 40 °C ∼＋ 105 °C, VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, fCP ≦ 24 MHz)
項目
記号
端子名
有効アドレス → WR ↓ 時間
tAVWL
WR パルス幅
規格値
条件
単位
最小
最大
A23 ∼ A16,
AD15 ∼ AD00, WR
tCP − 15
⎯
ns
tWLWH
WR
3 tCP/2 − 20
⎯
ns
有効データ出力 → WR ↑ 時間
tDVWH
AD15 ∼ AD00, WR
3 tCP/2 − 20
⎯
ns
WR ↑ → データホールド時間
tWHDX
AD15 ∼ AD00, WR
15
⎯
ns
WR ↑ → アドレス有効時間
tWHAX
A23 ∼ A16, WR
tCP/2 − 10
⎯
ns
WR ↑ → ALE ↑ 時間
tWHLH
WR, ALE
tCP/2 − 15
⎯
ns
WR ↓ → CLK ↑ 時間
tWLCH
WR, CLK
tCP/2 − 15
⎯
ns
⎯
tWLCH
2.4 V
CLK
tWHLH
2.4 V
ALE
tAVWL
tWLWH
2.4 V
WR (WRL, WRH)
0.8 V
tWHAX
A23 ∼ A16
2.4 V
2.4 V
0.8 V
0.8 V
tDVWH
AD15 ∼ AD00
DS07–13748–5
2.4 V
0.8 V
2.4 V
2.4 V
アドレス
0.8 V
tWHDX
書込みデータ
0.8 V
47
MB90860E シリーズ
(7) レディ入力タイミング
(TA ＝− 40 °C ∼＋ 105 °C, VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, fCP ≦ 24 MHz)
項目
記号
端子名
RDY セットアップ時間
tRYHS
RDY
RDY ホールド時間
tRYHH
規格値
条件
⎯
RDY
単位
備考
⎯
ns
fCP ＝ 16 MHz
32
⎯
ns
fCP ＝ 24 MHz
0
⎯
ns
最小
最大
45
（注意事項）RDY セットアップ時間が不十分な場合は , オートレディ機能を使用してください。
2.4 V
CLK
ALE
RD/WR
tRYHS
RDY
ウェイトをかけない時
RDY
ウェイトをかける時
48
VIH
tRYHH
VIH
VIL
DS07–13748–5
MB90860E シリーズ
(8) ホールドタイミング
(TA ＝− 40 °C ∼＋ 105 °C, VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, fCP ≦ 24 MHz)
項目
記号
端子名
端子フローティング →
HAK ↓ 時間
tXHAL
HAK
HAK ↑ 時間 → 端子有効時間
tHAHV
HAK
規格値
条件
⎯
単位
最小
最大
30
tCP
ns
tCP
2 tCP
ns
（注意事項）HRQ 端子が取り込まれてから HAK 変化するまでは , 1 マシンサイクル以上あります。
2.4 V
HAK
0.8 V
tHAHV
tXHAL
各端子
DS07–13748–5
2.4 V
0.8 V
Hi-Z
2.4 V
0.8 V
49
MB90860E シリーズ
(9) LIN-UART0/1/2/3
・ビット設定：ESCR：SCES ＝ 0, ECCR：SCDE ＝ 0
(TA ＝− 40 °C ∼＋ 105 °C, VCC ＝ 5.0 V ± 10％, fCP ≦ 24 MHz, VSS ＝ 0 V)
項目
記号
端子名
条件
シリアルクロックサイクルタイム
tSCYC
SCK0 ∼ SCK3
SCK ↓ → SOT 遅延時間
tSLOVI
SCK0 ∼ SCK3
SOT0 ∼ SOT3
有効 SIN → SCK ↑
tIVSHI
SCK0 ∼ SCK3
SIN0 ∼ SIN3
SCK ↑ → 有効 SIN
ホールド時間
tSHIXI
シリアルクロック “L” パルス幅
規格値
単位
最小
最大
5 tCP
⎯
ns
− 50
＋ 50
ns
tCP ＋ 80
⎯
ns
SCK0 ∼ SCK3
SIN0 ∼ SIN3
0
⎯
ns
tSHSL
SCK0 ∼ SCK3
3 tCP − tR
⎯
ns
シリアルクロック “H” パルス幅
tSLSH
SCK0 ∼ SCK3
tCP ＋ 10
⎯
ns
SCK ↓ → SOT 遅延時間
tSLOVE
SCK0 ∼ SCK3
SOT0 ∼ SOT3
⎯
2 tCP ＋ 60
ns
有効 SIN → SCK ↑
tIVSHE
SCK0 ∼ SCK3
SIN0 ∼ SIN3
30
⎯
ns
SCK ↑ → 有効 SIN ホールド時間
tSHIXE
SCK0 ∼ SCK3
SIN0 ∼ SIN3
tCP ＋ 30
⎯
ns
SCK 立下り時間
tF
SCK0 ∼ SCK3
⎯
10
ns
SCK 立上り時間
tR
SCK0 ∼ SCK3
⎯
10
ns
内部シフトクロック
モード出力端子は
CL ＝ 80 pF ＋ 1 TTL
外部シフトクロック
モード出力端子は
CL ＝ 80 pF ＋ 1 TTL
（注意事項）・CLK 同期モードの交流規格です。
・CL は , テスト時の端子の負荷容量です。
・tCP はマシンクロックサイクルタイム ( 単位 :ns) です。「 (1) クロックタイミング」を参照してください。
・内部シフトクロックモード
tSCYC
SCK0 ~ SCK3
2.4 V
0.8 V
0.8 V
tSLOVI
SOT0 ~ SOT3
2.4 V
0.8 V
tIVSHI
SIN0 ~ SIN3
50
tSHIXI
VIH
VIH
VIL
VIL
DS07–13748–5
MB90860E シリーズ
・外部シフトクロックモード
tSLSH
tSHSL
VIH
VIH
SCK0 ~ SCK3
VIL
VIL
tF
tSLOVE
tR
2.4 V
SOT0 ~ SOT3
0.8 V
tIVSHE
SIN0 ~ SIN3
tSHIXE
VIH
VIH
VIL
VIL
・ビット設定：ESCR：SCES ＝ 1, ECCR：SCDE ＝ 0
(TA ＝− 40 °C ∼＋ 105 °C, VCC ＝ 5.0 V ± 10％, fCP ≦ 24 MHz, VSS ＝ 0 V)
項目
記号
端子名
シリアルクロックサイクルタイム
tSCYC
SCK0 ∼ SCK3
SCK ↑ → SOT 遅延時間
tSHOVI
SCK0 ∼ SCK3
SOT0 ∼ SOT3
有効 SIN → SCK ↓
tIVSLI
SCK0 ∼ SCK3
SIN0 ∼ SIN3
SCK ↓ → 有効 SIN ホールド時間
tSLIXI
シリアルクロック “H” パルス幅
条件
規格値
単位
最小
最大
5 tCP
⎯
ns
− 50
＋ 50
ns
tCP ＋ 80
⎯
ns
SCK0 ∼ SCK3
SIN0 ∼ SIN3
0
⎯
ns
tSHSL
SCK0 ∼ SCK3
3 tCP − tR
⎯
ns
シリアルクロック “L” パルス幅
tSLSH
SCK0 ∼ SCK3
tCP ＋ 10
⎯
ns
SCK ↑ → SOT 遅延時間
tSHOVE
SCK0 ∼ SCK3
SOT0 ∼ SOT3
⎯
2 tCP ＋ 60
ns
有効 SIN → SCK ↓
tIVSLE
SCK0 ∼ SCK3
SIN0 ∼ SIN3
30
⎯
ns
SCK ↓ → 有効 SIN ホールド時間
tSLIXE
SCK0 ∼ SCK3
SIN0 ∼ SIN3
tCP ＋ 30
⎯
ns
SCK 立下り
tF
SCK0 ∼ SCK3
⎯
10
ns
SCK 立上り
tR
SCK0 ∼ SCK3
⎯
10
ns
内部シフトクロック
モード出力端子は
CL ＝ 80 pF ＋ 1 TTL
外部シフトクロック
モード出力端子は
CL ＝ 80 pF ＋ 1 TTL
（注意事項）・CL は , テスト時の端子の負荷容量です。
・tCP はマシンクロックサイクルタイム ( 単位 :ns) です。「 (1) クロックタイミング」を参照してください。
DS07–13748–5
51
MB90860E シリーズ
・内部シフトクロックモード
tSCYC
SCK0 ~ SCK3
2.4 V
0.8 V
tSHOVI
2.4 V
SOT0 ~ SOT3
0.8 V
tIVSLI
SIN0 ~ SIN3
tSLIXI
VIH
VIH
VIL
VIL
・外部シフトクロックモード
tSHSL
tSLSH
VIH
VIH
SCK0 ~ SCK3
VIL
tR
tSHOVE
VIL
tF
2.4 V
SOT0 ~ SOT3
0.8 V
tIVSLE
SIN0 ~ SIN3
tSLIXE
VIH
VIH
VIL
VIL
・ビット設定：ESCR：SCES ＝ 0, ECCR：SCDE ＝ 1
(TA ＝− 40 °C ∼＋ 105 °C, VCC ＝ 5.0 V ± 10％, fCP ≦ 24 MHz, VSS ＝ 0 V)
項目
記号
端子名
シリアルクロックサイクルタイム
tSCYC
SCK ↑ → SOT 遅延時間
条件
規格値
単位
最小
最大
SCK0 ∼ SCK3
5 tCP
⎯
ns
tSHOVI
SCK0 ∼ SCK3
SOT0 ∼ SOT3
− 50
＋ 50
ns
有効 SIN → SCK ↓
tIVSLI
SCK0 ∼ SCK3
SIN0 ∼ SIN3
tCP ＋ 80
⎯
ns
SCK ↓ → 有効 SIN
ホールド時間
tSLIXI
SCK0 ∼ SCK3
SIN0 ∼ SIN3
0
⎯
ns
SOT → SCK ↓遅延時間
tSOVLI
SCK0 ∼ SCK3
SOT0 ∼ SOT3
3 tCP − 70
⎯
ns
内部クロック動作
出力端子は
CL ＝ 80 pF ＋ 1 TTL.
（注意事項）・CL は , テスト時の端子の負荷容量です。
・tCP はマシンクロックサイクルタイム ( 単位 :ns) です。「 (1) クロックタイミング」を参照してください。
52
DS07–13748–5
MB90860E シリーズ
tSCYC
2.4 V
SCK0 ~ SCK3
0.8 V
0.8 V
tSHOVI
tSOVLI
SOT0 ~ SOT3
2.4 V
2.4 V
0.8 V
0.8 V
tSLIXI
tIVSLI
VIH
VIL
SIN0 ~ SIN3
VIH
VIL
・ビット設定：ESCR：SCES ＝ 1, ECCR：SCDE ＝ 1
(TA ＝− 40 °C ∼＋ 105 °C, VCC ＝ 5.0 V ± 10％, fCP ≦ 24 MHz, VSS ＝ 0 V)
項目
記号
端子名
シリアルクロックサイクルタイム
tSCYC
SCK ↓ → SOT 遅延時間
規格値
条件
単位
最小
最大
SCK0 ∼ SCK3
5 tCP
⎯
ns
tSLOVI
SCK0 ∼ SCK3
SOT0 ∼ SOT3
− 50
＋ 50
ns
有効 SIN → SCK ↑
tIVSHI
SCK0 ∼ SCK3
SIN0 ∼ SIN3
tCP ＋ 80
⎯
ns
SCK ↑ → 有効 SIN 遅延時間
tSHIXI
SCK0 ∼ SCK3
SIN0 ∼ SIN3
0
⎯
ns
SOT → SCK ↑遅延時間
tSOVHI
SCK0 ∼ SCK3
SOT0 ∼ SOT3
3 tCP − 70
⎯
ns
内部クロック動作
出力端子は
CL ＝ 80 pF ＋ 1 TTL.
（注意事項）・CL は , テスト時の端子の負荷容量です。
・tCP はマシンクロックサイクルタイム ( 単位 :ns) です。「 (1) クロックタイミング」を参照してください。
tSCYC
2.4 V
2.4 V
SCK0 ~ SCK3
0.8 V
tSLOVI
tSOVHI
SOT0 ~ SOT3
2.4 V
2.4 V
0.8 V
0.8 V
tIVSHI
SIN0 ~ SIN3
DS07–13748–5
tSHIXI
VIH
VIH
VIL
VIL
53
MB90860E シリーズ
(10) トリガ入力タイミング
(TA ＝− 40 °C ∼＋ 105 °C, VCC ＝ 5.0 V ± 10％, fCP ≦ 24 MHz, VSS ＝ 0 V)
項目
入力パルス幅
記号
端子名
条件
tTRGH
tTRGL
INT0 ∼ INT15,
INT8R ∼ INT15R,
ADTG
⎯
54
最小
最大
5 tCP
⎯
単位
ns
VIH
VIH
INT0 ∼ INT15,
INT8R ∼ INT15R,
ADTG
規格値
VIL
VIL
tTRGH
tTRGL
DS07–13748–5
MB90860E シリーズ
(11) タイマ関係リソース入力タイミング
(TA ＝− 40 °C ∼＋ 105 °C, VCC ＝ 5.0 V ± 10％, fCP ≦ 24 MHz, VSS ＝ 0 V)
項目
入力パルス幅
記号
端子名
条件
tTIWH
TIN0 ∼ TIN3,
IN0 ∼ IN7
⎯
tTIWL
規格値
最小
最大
4 tCP
⎯
ns
VIH
VIH
VIL
VIL
TIN0 ∼ TIN3，
IN0 ∼ IN7
単位
tTIWH
tTIWL
(12) タイマ関係リソース出力タイミング
(TA ＝− 40 °C ∼＋ 105 °C, VCC ＝ 5.0 V ± 10％, fCP ≦ 24 MHz, VSS ＝ 0.0 V)
項目
CLK ↑ → TOUT 変化時間
CLK
記号
端子名
条件
tTO
TOT0 ∼ TOT3,
PPG0 ∼ PPGF
⎯
規格値
最小
最大
30
⎯
単位
ns
2.4 V
2.4 V
TOT0 ∼ TOT3,
PPG0 ∼ PPGF
0.8 V
tTO
DS07–13748–5
55
MB90860E シリーズ
(13) I2C タイミング
(TA ＝− 40 °C ∼＋ 105 °C, VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V)
項目
記号
標準モード
条件
高速モード＊ 1
単位
最小
最大
最小
最大
fSCL
0
100
0
400
kHz
tHDSTA
4.0
⎯
0.6
⎯
µs
SCL クロック “L” 幅
tLOW
4.7
⎯
1.3
⎯
µs
SCL クロック “H” 幅
tHIGH
4.0
⎯
0.6
⎯
µs
( 反復 ) 「スタート」条件セットアップ時間
SCL ↑ → SDA ↓
tSUSTA
4.7
⎯
0.6
⎯
µs
0
3.45 ＊ 3
0
0.9 ＊ 4
µs
tSUDAT
250
⎯
100
⎯
ns
tSUSTO
4.0
⎯
0.6
⎯
µs
tBUS
4.7
⎯
1.3
⎯
µs
SCL クロック周波数
( 反復 ) 「スタート」条件ホールド時間
SDA ↓ → SCL ↓
データホールド時間
SCL ↓ → SDA ↓ ↑
データセットアップ時間
SDA ↓ ↑ → SCL ↑
「ストップ」条件セットアップ時間
SCL ↑ → SDA ↑
「ストップ」条件と「スタート」条件との間
のバスフリー時間
R ＝ 1.7 kΩ,
＊2
tHDDAT C ＝ 50 pF
＊ 1：100 kHz を超えて使用する場合には，マシンクロックを 6 MHz 以上に設定してください。
＊ 2：R, C は SCL, SDA ラインのプルアップ抵抗，負荷容量です。
＊ 3：最大 tHDDAT は少なくともデバイスの SCL 信号の “L” 区間 (tLOW) を延長していないということを満たしていなければ
なりません。
＊ 4：高速モード I2C バスデバイスを標準モード I2C バスシステムに使用できますが，要求される条件 tSUDAT ≧ 250 ns を
満足しなければなりません。
SDA
tSUDAT
tLOW
tBUS
tHDSTA
SCL
tHDSTA
56
tHDDAT
tHIGH
tSUSTA
tSUSTO
DS07–13748–5
MB90860E シリーズ
5. A/D コンバータ
(TA ＝− 40 °C ∼＋ 105 °C, 3.0 V ≦ AVRH − AVRL, VCC ＝ AVCC ＝ 5.0 V ± 10％, fCP ≦ 24 MHz, VSS ＝ AVSS ＝ 0 V)
項目
記号
端子名
分解能
⎯
総合誤差
規格値
単位
最小
標準
最大
⎯
⎯
⎯
10
bit
⎯
⎯
⎯
⎯
± 3.0
LSB
非直線性誤差
⎯
⎯
⎯
⎯
± 2.5
LSB
微分非直線性誤差
⎯
⎯
⎯
⎯
± 1.9
LSB
ゼロリーディング電圧
VOT
AN0 ∼ AN23
AVRL −
1.5 × LSB
AVRL ＋
0.5 × LSB
AVRL ＋
2.5 × LSB
V
フルスケール
リーディング電圧
VFST AN0 ∼ AN23
AVRH −
3.5 × LSB
AVRH −
1.5 × LSB
AVRH ＋
0.5 × LSB
V
⎯
16500
µs
⎯
∞
µs
1.0
コンペア時間
⎯
⎯
サンプリング時間
⎯
⎯
アナログポート入力電流
IAIN
AN0 ∼ AN23
− 0.3
⎯
+0.3
µA
アナログ入力電圧
VAIN
AN0 ∼ AN23
AVRL
⎯
AVRH
V
⎯
AVRH
AVRL ＋ 2.7
⎯
AVCC
V
⎯
AVRL
0
⎯
AVRH − 2.7
V
IA
AVCC
⎯
3.5
7.5
mA
IAH
AVCC
⎯
⎯
5
µA
IR
AVRH
⎯
600
900
µA
IRH
AVRH
⎯
⎯
5
µA
⎯
AN0 ∼ AN23
⎯
⎯
4
LSB
基準電圧
電源電流
基準電圧供給電流
チャネル間ばらつき
2.0
0.5
1.2
備考
4.5 V ≦ AVCC ≦ 5.5 V
4.0 V ≦ AVCC ＜ 4.5 V
4.5 V ≦ AVCC ≦ 5.5 V
4.0 V ≦ AVCC ＜ 4.5 V
*
*
＊：A/D コンバータを動作させていない時は，CPU を停止させたときの電流 (VCC ＝ AVCC ＝ AVRH ＝ 5.0 V) になります。
（注意事項）｜ AVRH − AVRL ｜が小さくなるに従って，相対的な誤差が大きくなります。
DS07–13748–5
57
MB90860E シリーズ
6. A/D コンバータの用語の定義
分解能
： A/D コンバータにより識別可能なアナログ変化
： ゼロトランジション線 ( “00 0000 0000” ← → “00 0000 0001” ) とフルスケールトランジション線
非直線性誤差
( “11 1111 1110” ← → “11 1111 1111” ) とを結んだ線と実際の変換特性との誤差
微分直線性誤差
総合誤差
： 出力コードを 1 LSB 変化させるのに必要な入力電圧の理想値からの偏差
： 実際の値と理論値との差をいい，ゼロトランジション誤差 / フルスケールトランジション誤差 /
直線性誤差を含む誤差
総合誤差
3FFH
3FEH
1.5 LSB
実際の変換特性
デジタル出力
3FDH
{1 LSB × (N − 1) + 0.5 LSB}
004H
VNT
( 実測値 )
003H
実際の
変換特性
002H
理想特性
001H
0.5 LSB
AVRL
AVRH
アナログ入力
VNT − {1 LSB × (N − 1) ＋ 0.5 LSB}
1 LSB
AVRH − AVRL [V]
1 LSB ( 理想値 ) ＝
1024
デジタル出力 “N” の総合誤差＝
[LSB]
N：A/D コンバータデジタル出力値
VOT ( 理想値 ) ＝ AVRL ＋ 0.5 LSB [V]
VFST ( 理想値 ) ＝ AVRH − 1.5 LSB [V]
VNT：デジタル出力が (N − 1) H から NH に遷移する電圧
（続く）
58
DS07–13748–5
MB90860E シリーズ
（続き）
非直線性誤差
微分直線性誤差
3FFH
デジタル出力
3FDH
N + 1H
{1 LSB × (N − 1)
+ VOT }
VFST
( 実測値 )
004H
VNT
( 実測値 )
003H
実際の変換特性
実際の変換特性
デジタル出力
3FEH
理想特性
実際の変換特性
NH
V (N ＋ 1) T
( 実測値 )
N − 1H
VNT ( 実測値 )
002H
001H
理想特性
実際の変換特性
N − 2H
VOT ( 実測値 )
AVRL
AVRH
AVSS
デジタル出力 N の非直線性誤差＝
デジタル出力 N の微分直線性誤差＝
1 LSB ＝
VNT − {1 LSB × (N − 1) ＋ VOT}
1 LSB
V (N+1) T − VNT
1 LSB
VFST − VOT
1022
AVR
アナログ入力
アナログ入力
[LSB]
− 1 LSB [LSB]
[V]
N：A/D コンバータデジタル出力値
VOT ：デジタル出力が “000H” から “001H” に遷移する電圧
VFST：デジタル出力が “3FEH” から “3FFH” に遷移する電圧
DS07–13748–5
59
MB90860E シリーズ
7. A/D 変換部の注意事項
アナログ入力の外部回路の出力インピーダンスは，以下の条件で使用してください。
・ 外部回路の出力インピーダンスは約 1.5 kΩ 以下を推奨します。(4.0 V ≦ AVCC ≦ 5.5 V，サンプリング期間＝ 0.5 µs)
・ 外部にコンデンサを使用する場合には，外部コンデンサとチップ内部のコンデンサの容量分圧による影響を考えて，
内部コンデンサの数千倍を目安にすることを推奨します。
・ 外部回路の出力インピーダンスが高すぎる場合，アナログ電圧のサンプリング期間が不足する場合があります。
・アナログ入力回路モデル
R
アナログ入力
コンパレータ
C
4.5 V ≦ AVCC ≦ 5.5 V：R ≒ 2.52 kΩ, C ≒ 10.7 pF
4.0 V ≦ AVCC ＜ 4.5 V：R ≒ 13.6 kΩ, C ≒ 10.7 pF
( 注意事項 ) ここに記した数値は参考値です。
8. フラッシュメモリ書込み / 消去特性
項目
条件
セクタ消去時間
チップ消去時間
TA ＝＋ 25 °C
VCC ＝ 5.0 V
ワード (16 ビット幅 )
書込み時間
規格値
単位
備考
最小
標準
最大
⎯
1
15
s
内部での消去前書込み時
間を除く
⎯
9
⎯
s
内部での消去前書込み時
間を除く
⎯
16
3600
µs
システムレベルのオーバ
ヘッド時間を除く
書込み / 消去回数
⎯
10000
⎯
⎯
cycle
フラッシュメモリ
データ保持時間
平均
TA ＝＋ 85 °C
20
⎯
⎯
year
＊
＊：テクノロジ信頼性評価結果からの換算値です ( アレニウスの式を使用し，高温加速試験結果を平均温度＋ 85 °C へ換
算しています ) 。
60
DS07–13748–5
MB90860E シリーズ
■ 特性例
・MB90F867E, MB90F867ES
ICC − VCC
ICCL − VCC
TA ＝＋ 25 °C, 外部クロック動作時
f ＝内部動作周波数
TA ＝＋ 25 °C, 外部クロック動作時
f ＝内部動作周波数
70
60
ICC (mA)
f = 20 MHz
40
f = 16 MHz
30
f = 12 MHz
f = 10 MHz
f = 8 MHz
20
10
0
ICCL (µA)
f = 24 MHz
50
f = 4 MHz
f = 2 MHz
2.5
3.5
4.5
5.5
6.5
100
90
80
70
60
50
40
30
20
10
0
f = 8 kHz
2.5
3.5
VCC (V)
TA ＝＋ 25 °C, 外部クロック動作時
f ＝内部動作周波数
35
30
ICCS (mA)
f = 20 MHz
20
f = 16 MHz
15
f = 12 MHz
f = 10 MHz
f = 8 MHz
10
5
ICCLS (µA)
f = 24 MHz
25
f = 4 MHz
f = 2 MHz
3.5
4.5
5.5
6.5
50
45
40
35
30
25
20
15
10
5
0
f = 8 kHz
2.5
3.5
VCC (V)
400
f = 2 MHz
200
150
ICCT (µA)
ICTS (µA)
300
250
100
50
5.5
6.5
20
18
16
14
12
10
8
6
4
2
0
f = 8 kHz
2.5
3.5
VCC (V)
4.5
4.5
VCC (V)
DS07–13748–5
5.5
6.5
TA ＝＋ 25 °C, ストップ時
ICCH (µA)
ICTSPLL6 (mA)
f = 24 MHz
3.5
6.5
ICCH − VCC
TA ＝＋ 25 °C, 外部クロック動作時
f ＝内部動作周波数
2.5
5.5
VCC (V)
ICTSPLL6 − VCC
10
9
8
7
6
5
4
3
2
1
0
6.5
TA ＝＋ 25 °C, 外部クロック動作時
f ＝内部動作周波数
350
4.5
5.5
ICCT − VCC
TA ＝＋ 25 °C, 外部クロック動作時
f ＝内部動作周波数
3.5
4.5
VCC (V)
ICTS − VCC
0
2.5
6.5
ICCLS − VCC
TA ＝＋ 25 °C, 外部クロック動作時
f ＝内部動作周波数
2.5
5.5
VCC (V)
ICCS − VCC
0
4.5
10
9
8
7
6
5
4
3
2
1
0
2.5
3.5
4.5
5.5
6.5
VCC (V)
61
MB90860E シリーズ
・MB90867E, MB90867ES
ICC − VCC
ICCL − VCC
TA ＝＋ 25 °C, 外部クロック動作時
f ＝内部動作周波数
TA ＝＋ 25 °C, 外部クロック動作時
f ＝内部動作周波数
70
60
ICC (mA)
f = 20 MHz
f = 16 MHz
40
f = 12 MHz
f = 10 MHz
f = 8 MHz
30
20
f = 4 MHz
f = 2 MHz
10
0
ICCL (µA)
f = 24 MHz
50
2.5
3.5
4.5
5.5
100
90
80
70
60
50
40
30
20
10
0
6.5
f = 8 kHz
2.5
3.5
ICCS − VCC
50
f = 24 MHz
25
f = 20 MHz
20
f = 16 MHz
15
f = 12 MHz
f = 10 MHz
f = 8 MHz
f = 4 MHz
5
ICCLS (µA)
ICCS (mA)
30
10
f = 2 MHz
2.5
3.5
4.5
5.5
6.5
45
40
35
30
25
20
15
10
5
0
f = 8 kHz
2.5
3.5
VCC (V)
400
f = 2 MHz
200
150
ICCT (µA)
ICTS (µA)
300
250
100
50
4.5
5.5
6.5
20
18
16
14
12
10
8
6
4
2
0
f = 8 kHz
2.5
3.5
4.5
VCC (V)
ICTSPLL6 − VCC
ICCH − VCC
4.5
VCC (V)
5.5
6.5
6.5
TA ＝＋ 25 °C, ストップ時
ICCH (µA)
ICTSPLL6 (mA)
f = 24 MHz
3.5
5.5
VCC (V)
TA ＝＋ 25 °C, 外部クロック動作時
f ＝内部動作周波数
2.5
6.5
TA ＝＋ 25 °C, 外部クロック動作時
f ＝内部動作周波数
350
3.5
5.5
ICCT − VCC
TA ＝＋ 25 °C, 外部クロック動作時
f ＝内部動作周波数
0
2.5
4.5
VCC (V)
ICTS − VCC
62
6.5
TA ＝＋ 25 °C, 外部クロック動作時
f ＝内部動作周波数
35
10
9
8
7
6
5
4
3
2
1
0
5.5
ICCLS − VCC
TA ＝＋ 25 °C, 外部クロック動作時
f ＝内部動作周波数
0
4.5
VCC (V)
VCC (V)
10
9
8
7
6
5
4
3
2
1
0
2.5
3.5
4.5
5.5
6.5
VCC (V)
DS07–13748–5
MB90860E シリーズ
・I/O 特性
(VCC − VOH) − IOH
VOL − IOL
TA ＝＋ 25 °C, VCC ＝ 4.5 V
TA ＝＋ 25 °C, VCC ＝ 4.5 V
800
600
VOL (mV)
VCC VOH (mV)
700
500
400
300
200
100
0
0
1
2
3
4
5
7
6
8
9
1000
900
800
700
600
500
400
300
200
100
0
10
0
1
2
3
Automotive VIN − VCC
VIN (V)
VIN (V)
3.0
3.5
4.0
4.5
5.0
5.5
6.0
6.5
7.0
5.0
4.5
4.0
3.5
3.0
2.5
2.0
1.5
1.0
0.5
0.0
2.5
3.0
3.5
4.0
4.0
4.5
5.0
4.5
DS07–13748–5
5.0
5.5
6.0
6.5
7.0
UART-SIN 端子 , I2C 端子
TA ＝＋ 25 °C
VIN (V)
VIN (V)
VCC (V)
10
CMOS VIN − VCC
VIHT
VILT
3.5
9
VCC (V)
TA ＝＋ 25 °C
3.0
8
VILS
TTL VIN − VCC
2.5
7
VIHS
VCC (V)
2.5
2.3
2.0
1.8
1.5
1.3
1.0
0.8
0.5
0.3
0.0
6
“UART-SIN 端子 , I2C 端子 ” 以外
TA ＝＋ 25 °C
VIHA
VILA
2.5
5
CMOS VIN − VCC
TA ＝＋ 25 °C
5.0
4.5
4.0
3.5
3.0
2.5
2.0
1.5
1.0
0.5
0.0
4
IOL (mA)
IOH (mA)
5.5
6.0
6.5
7.0
5.0
4.5
4.0
3.5
3.0
2.5
2.0
1.5
1.0
0.5
0.0
VIHS
VILS
2.5
3.0
3.5
4.0
4.5
5.0
5.5
6.0
6.5
7.0
VCC (V)
63
MB90860E シリーズ
■ オーダ型格
型格
MB90F867EPF
MB90F867ESPF
MB90F867EPMC
MB90F867ESPMC
MB90867EPF
MB90867ESPF
MB90867EPMC
MB90867ESPMC
MB90V340E-101CR
MB90V340E-102CR
64
パッケージ
備考
プラスチック・QFP，100 ピン
(FPT-100P-M06)
プラスチック・LQFP，100 ピン
(FPT-100P-M20)
フラッシュメモリ品
プラスチック・QFP，100 ピン
(FPT-100P-M06)
プラスチック・LQFP，100 ピン
(FPT-100P-M20)
セラミック・PGA，299 ピン
(PGA-299C-A01)
マスク ROM 品
評価用品
DS07–13748–5
MB90860E シリーズ
■ パッケージ・外形寸法図
プラスチック・QFP, 100 ピン
リードピッチ
0.65mm
パッケージ幅×
パッケージ長さ
14.00 × 20.00mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
3.35mm MAX
コード（参考）
P-QFP100-14×20-0.65
(FPT-100P-M06)
プラスチック・QFP, 100 ピン
（FPT-100P-M06）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
23.90±0.40(.941±.016)
* 20.00±0.20(.787±.008)
80
51
81
50
0.10(.004)
17.90±0.40
(.705±.016)
*14.00±0.20
(.551±.008)
INDEX
Details of "A" part
100
1
30
0.65(.026)
0.32±0.05
(.013±.002)
0.13(.005)
M
"A"
©2002-2008 FUJITSU MICROELECTRONICS LIMITED F100008S-c-5-6
C
0.25(.010)
+0.35
3.00 –0.20
+.014
.118 –.008
(Mounting height)
0~8˚
31
2002 FUJITSU LIMITED F100008S-c-5-5
0.17±0.06
(.007±.002)
0.80±0.20
(.031±.008)
0.88±0.15
(.035±.006)
0.25±0.20
(.010±.008)
(Stand off)
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
（続く）
DS07–13748–5
65
MB90860E シリーズ
（続き）
プラスチック・LQFP, 100 ピン
(FPT-100P-M20)
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
14.0 mm × 14.0 mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max
質量
0.65 g
コード（参考）
P-LFQFP100-14×14-0.50
プラスチック・LQFP, 100 ピン
（FPT-100P-M20）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
16.00±0.20(.630±.008)SQ
* 14.00±0.10(.551±.004)SQ
75
51
76
50
0.08(.003)
Details of "A" part
+0.20
26
100
1
25
C
0.20±0.05
(.008±.002)
0.08(.003)
M
2005 -2008 FUJITSU MICROELECTRONICS LIMITED F100031S-c-3-3
0.10±0.10
(.004±.004)
(Stand off)
0°~8°
"A"
0.50(.020)
+.008
1.50 –0.10 .059 –.004
(Mounting height)
INDEX
0.145±0.055
(.0057±.0022)
0.50±0.20
(.020±.008)
0.60±0.15
(.024±.006)
0.25(.010)
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
66
DS07–13748–5
MB90860E シリーズ
■ 本版での主な変更内容
ページ
場所
⎯
⎯
57
■ 電気的特性
5. A/D 変換部電気的特性
パッケージを変更
FPT-100P-M05 → FPT-100P-M20
ゼロリーディング電圧 , フルスケールリーディング電圧の項目を
変更
■ オーダ型格
型格を変更
MB90867EPFV → MB90367EPMC
MB90867ESPFV → MB90867ESPMC
MB90F867EPFV → MB90F867EPMC
MB90F867ESPFV → MB90F867ESPMC
MB90V340E-101 → MB90V340E-101CR
MB90V340E-102 → MB90V340E-102CR
■ パッケージ・外形寸法図
パッケージの図を変更
FPT-100P-M05 → FPT-100P-M20
64
66
変更箇所
変更箇所は , 本文中のページ左側の｜によって示しています。
DS07–13748–5
67
MB90860E シリーズ
富士通マイクロエレクトロニクス株式会社
〒 163-0722 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fml/
お問い合わせ先
富士通エレクトロニクス株式会社
〒 163-0731 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fei/
電子デバイス製品に関するお問い合わせは , こちらまで ,
0120-198-610
受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます )
携帯電話・PHS からもお問い合わせができます。
※電話番号はお間違えのないよう , お確かめのうえおかけください。
本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。
本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも
のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な
どについては , 当社はその責任を負いません。
本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施
権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので
はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。
本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい
ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を
伴う用途（原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵
器システムにおけるミサイル発射制御をいう）, ならびに極めて高い信頼性が要求される用途（海底中継器 , 宇宙衛星をいう）に使用されるよう設計・
製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用
されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。
半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ
う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。
本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き
をおとりください。
本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。
編集 ビジネス推進部