LT4256-1/LT4256-2 正の高電圧 ホットスワップ・コントローラ 特長 ■ ■ ■ ■ ■ ■ ■ ■ ■ ■ 説明 電源の入ったバックプレーンでボードを安全に挿抜可能 10.8V ∼ 80V の電源電圧を制御 フォールドバック電流制限 過電流フォールトを検出 外付け N チャネル MOSFET をドライブ 電源電圧上昇速度をプログラム可能 低電圧保護 ラッチオフ動作モード（LT4256-1） 自動リトライ（LT4256-2） 8 ピン SO パッケージ アプリケーション ■ ■ ■ ■ ■ ■ LT ®4256-1/LT4256-2 は、電源の入ったバックプレーンに 対し、ボードの安全な挿入 / 引抜きを可能にする高電圧 Hot Swap™ コントローラです。内蔵のドライバが外付け N- チャネル MOSFET スイッチをドライブし、10.8V ∼ 80V の電源電圧を制御します。 LT4256-1/LT4256-2 は調整可能なアナログ・フォールド バック電流制限機能を搭載しています。プログラム可能 な期間を過ぎても電流が電流制限状態にあると、N チャ ネル MOSFET がオフし、PWRGD 出力が L になり、 LT4256-2 はタイムアウト遅延後に自動的に再起動しま す。LT4256-1 は UV ピンが L になるまでラッチオフ します。 PWRGD 出力は出力電圧がプログラムされたレベルを上 回ったことを知らせます。V CC からの外付け抵抗ストリ ングにより、プログラム可能な低電圧保護を提供します。 活線挿入 電子回路ブレーカ / 電源バス 産業用ハイサイド・スイッチ / 回路ブレーカ 24V/48V 産業用 / 警報システム 12V、24V および 48V 配電システムに最適 48V テレコム・システム LT4256 を使用することで LT1641 の設計をアップグレー ドすることができます。アップグレードされた仕様につ いては、14 ページの表 1 を参照してください。 LT4256-1 と LT4256-2 は 8 ピンの SO パッケージで供給 され、LT1641 とピンの互換性があります。 、LTC、LT はリニアテクノロジー社の登録商標です。 Hot Swap はリニアテクノロジー社の商標です。 他のすべての商標はそれぞれの所有者に所有権があります。 標準的応用例 48V、2A ホットスワップ・コントローラ 0.02Ω VIN 48V IRF530 SMAT70A CMPZ5241B 11V (SHORT PIN) 8 VCC 64.9k 1 0.1µF SENSE GATE UV LT4256-1/ LT4256-2 8.06k FB PWRGD 5 GND 33nF TIMER CL 7 GND 4 10Ω 6 36.5k 100Ω 27k LT4256 起動時の動作 VOUT 48V 2A VIN 50V/DIV 10nF VOUT 50V/DIV 4.02k 2 INRUSH CURRENT 500mA/DIV 3 PWRGD UV = 36V PWRGD = 40V 4256 TA01 PWRGD 50V/DIV CL = 225µF 2.5ms/DIV 4256 TA02 425612fa LT4256-1/LT4256-2 絶対最大定格 パッケージ/発注情報 （Note 1） 電源電圧（VCC）....................................................... – 0.3 ～ 100V SENSE、PWRGD ....................................................... –0.3 ～ 100V GATE（Note 2）................................................ –0.3V ～ VCC + 10V 最大入力電流（GATE）....................................................... 200µA FB、UV ........................................................................ –0.3 ～ 44V TIMER ....................................................................... –0.3V ～ 4.3V 最大入力電流（TIMER）..................................................... 100µA 動作温度範囲 LT4256C................................................................... 0℃～ 70℃ LT4256I ................................................................ -40℃～ 85℃ 保存温度範囲........................................................ –65℃～ 150℃ リード温度（半田付け、10 秒）........................................ 300℃ TOP VIEW UV 1 8 VCC FB 2 7 SENSE PWRGD 3 6 GATE GND 4 5 TIMER S8 PACKAGE 8-LEAD PLASTIC SO TJMAX = 125° C, θJA = 110° C/W ORDER PART NUMBER LT4256-1CS8 LT4256-1IS8 LT4256-2CS8 LT4256-2IS8 S8 PART MARKING 42561 42561I 42562 42562I Order Options Tape and Reel: Add #TR Lead Free: Add #PBF Lead Free Tape and Reel: Add #TRPBF Lead Free Part Marking: http://www.linear-tech.co.jp/leadfree/ より広い動作温度範囲で規定されるデバイスについては、弊社へお問い合わせください。 電気的特性 ● は全動作温度範囲の規格値を意味する。それ以外は TA = 25℃での値。注記がない限り、VCC = 48V。 SYMBOL PARAMETER VCC Operating Voltage CONDITIONS ICC Operating Current VUVLH Undervoltage Threshold MIN VUVHYS Hysteresis TYP UNITS V 1.8 3.9 mA 4 4.04 V 0.25 0.4 0.55 V IINUV UV Input Current UV ≥ 1.2V UV = 0V ● VUVRTH Fault Latch Reset Threshold Voltage 0.4 ● VSENSETRIP SENSE Pin Trip Voltage (VCC – VSENSE) FB = 0V 5.5 ● FB ≥ 2V 45 –0.1 –1.5 0.85 14 55 –1 –3 1.2 22 65 µA µA V mV mV ● 10.8 MAX 80 VCC Low-to-High Transition ● 3.96 IINSNS SENSE Pin Input Current VSENSE = VCC 40 70 µA IPU GATE Pull-Up Current Charge Pump On, ∆VGATE = 7V – 32 –63 µA IPD GATE Pull-Down Current mA ● –16 Any Fault, VGATE = 3V 40 62 80 External N-Channel Gate Drive (Note 2) ∆VGATE VGATE – VCC, 10.8V ≤ VCC ≤ 20V 20V ≤ VCC ≤ 80V ● ● 4.5 10 8.8 11.6 12.5 12.8 V V VFB FB Voltage Threshold FB High-to-Low Transition FB Low-to-High Transition ● ● 3.95 4.2 3.99 4.45 4.03 4.65 V V VFBHYS FB Hysteresis Voltage 0.3 0.45 0.6 V 0.25 0.6 0.4 1 V V VOLPGD PWRGD Output Low Voltage IO = 1.6mA IO = 5mA IPWRGD PWRGD Pin Leakage Current VPWRGD = 80V 0.1 1 µA IINFB FB Input Current FB = 4.5V –0.1 – 1 µA ITIMERPU TIMER Pull-Up Current TIMER = 3V, During Fault ● –63 –105 –147 µA ITIMERPD TIMER Pull-Down Current TIMER = 3V ● 1.5 3 5 µA VTHTIMER TIMER Shut-Down Threshold CTIMER = 10nF ● 4.3 4.65 5 V DTIMER Duty Cycle (RETRY Mode) ● 1.5 3 4.5 % 425612fa LT4256-1/LT4256-2 電気的特性 ● は全動作温度範囲の規格値を意味する。それ以外は TA = 25℃での値。注記がない限り、VCC = 48V。 SYMBOL tPHLUV PARAMETER CONDITIONS MIN UV Low to GATE Low TYP 1.7 MAX 3 tPLHUV UV High to GATE High 6 9 µs tPHLFB tPLHFB FB Low to PWRGD Low 0.8 2 µs FB High to PWRGD High 3.2 5 µs tPHLSENSE (VCC – VSENSE) High to GATE Low 1 3 µs CGATE = 0 VCC – VSENSE = 275mV Note 1: 絶対最大定格はそれを超えるとデバイスの寿命に影響を及ぼす値。 UNITS µs Note 2: 内部クランプによって GATE ピンを制限し、VCC を 10V 以上上回らない ようにする。クランプ電圧を超えてこのピンをドライブすると、デバイスを損 傷することがある。 標準的性能特性 注記がない限り、TA = 25℃。 SENSE ピン・レギュレーション電圧 と温度 UV スレッショルドと温度 4.0 3.9 3.8 3.7 H-L THRESHOLD 3.6 3.5 –50 –25 0 25 50 TEMPERATURE (°C) 75 2.5 48 20 FB = 0V –25 0 25 50 TEMPERATURE (°C) 75 L-H THRESHOLD 0.5 4.3 75 100 4256 G04 70 4.2 4.1 3.9 –50 80 4 3 2 H-L THRESHOLD 4.0 0 25 50 TEMPERATURE (°C) 60 5 VPWRGD (V) PWRGD THRESHOLDS (V) ICC (mA) 1.0 50 40 VCC (V) 30 6 4.4 1.5 20 RWRGD 出力電圧と IPWRGD 4.5 2.0 10 4256 G03 RWRGD スレッショルドと温度 VCC = 48V –25 0 100 4256 G02 ICC と温度 0 –50 1.5 0.5 4256 G01 2.5 2.0 1.0 15 10 –50 100 3.0 FB > 2V 53 ICC (mA) L-H THRESHOLD UV THRESHOLDS (V) 3.5 58 SENSE PIN REGULATION VOLTAGE (mV) 4.1 ICC と VCC –25 0 25 50 TEMPERATURE (°C) 1 75 100 4256 G05 0 0 2 4 6 8 IPWRGD (mA) 10 12 4256 G06 425612fa LT4256-1/LT4256-2 標準的性能特性 注記がない限り、TA = 25℃。 GATE ピン・プルアップ電流と温度 GATE ピン・プルダウン電流と温度 GATE PIN PULL-DOWN CURRENT (mA) –10 –15 –20 –25 –30 –35 –40 –50 –25 0 25 50 TEMPERATURE (°C) 75 0.4 62 0.2 0 61 –0.2 60 IUV (µA) –5 59 –1.2 56 –50 100 –25 0 25 50 TEMPERATURE (°C) 75 100 –1.4 2 3 4 20 VUV (V) 30 40 14.0 13.5 5 VGATE – VCC VOLTAGE (V) 10 VCC = 12V VCC = 20V 12.0 VCC = 48V VCC = 80V 11.5 4 –80 PULL-UP CURRENT –100 11.0 2 PULL-DOWN CURRENT 0 12.5 VCC = 10.8V 50 TIMER ピン電流と温度 10 13.0 6 1 4256 G09 VGATE – VCC 電圧と温度 VCC = 18V 8 0 4256 G08 14 VGATE – VCC VOLTAGE (V) –0.6 –1.0 57 VGATE – VCC 電圧と温度 0 –50 –0.4 –0.8 58 4256 G07 12 UV ピン電流と UV ピン電圧 63 ITIMER (µA) GATE PIN PULL-UP CURRENT (µA) 0 –120 10.5 –25 0 25 50 TEMPERATURE (°C) 75 100 10.0 –50 –25 0 25 50 TEMPERATURE (°C) 75 4256 G10 –25 0 25 50 TEMPERATURE (°C) 75 100 4256 G12 タイマ・シャットダウン・スレッショルド と温度 5.0 5.4 TIMER SHUTDOWN THRESHOLD (V) PULL-DOWN CURRENT 2.5 0 ITIMER (µA) –140 –50 4256 G11 TIMER ピン電流と VCC –80 PULL-UP CURRENT –100 –120 –140 100 10 20 30 50 40 VCC (V) 60 70 80 4256 G13 5.2 5.0 4.8 4.6 4.4 4.2 0 –50 –25 0 25 50 TEMPERATURE (°C) 75 100 4256 G14 425612fa LT4256-1/LT4256-2 標準的性能特性 注記がない限り、TA = 25℃。 0.2 ゲート・プルダウン機能と最小動作 電圧未満の VCC FB ピン電流と FB ピン電圧 60 50 0 40 IFB (µA) IGATE (mA ) 0.1 –0.1 30 –0.2 20 –0.3 10 –0.4 0 10 20 30 VFB (V) 40 50 4256 G15 0 0 2 4 6 VCC (V) 8 10 12 4256 G16 425612fa LT4256-1/LT4256-2 ピン機能 UV（ピン 1）: 低電圧センス。UV は、出力電圧をイネー ブルする入力です。UV が 4V を上回ってドライブされ ると、GATE は充電を開始し、出力がオンになります。 UV が 3.6V を下回ると、GATE が放電し、出力がシャッ トオフします。 電流制限フォールト後最小限 5µs の間 UV をパルス信号 で L にすると、フォールト・ラッチがリセットされ （LT4256-1）、デバイスは再びオン状態になります。この コマンドは、TIMER によって 0.65V を下回るまで放電 した後でのみ受け入れられます。UV センスをディスエー ブルするには、UV を 5V ∼ 44V 電圧に接続します。 FB（ピン 2）: パワー・グッド・コンパレータ入力。FB は、 外付け抵抗分割器で出力電圧をモニタします。FB の電 圧が H から L になるスレッショルドである 3.99V より低いと、PWRGD は L になり、FB が L から H になるスレッショルドである 4.45V を超えると PWRGD はリリースされます。 FB の電圧はフォールドバック電流制限値に影響します （図 7 およびその関連説明を参照）。 PWRGD（ピン 3）: パワー・グッド出力。FB の電圧が H から L になるスレッショルド電圧である 3.99V を下 回ると、PWRGD は L になります。FB の電圧が L から H になるスレッショルド電圧を超えると、ハイ・ インピーダンス状態となります。外付けプルアップ抵抗 で PWRGD を V CC より高い電圧または低い電圧に引き 上げることができます。 GND（ピン 4）: デバイスのグランド。最良のパフォーマ ンスを得るには、このピンをグランド・プレーンに接続 する必要があります。 TIMER（ピン 5）: タイミング入力。TIMER と GND 間の 外付けタイミング・コンデンサはデバイスが電流制限値 内に最大時間とどまっているようにプログラミングし ます。デバイスが電流制限状態になると、105µA プル アップ電流源はタイミング・コンデンサの充電を開始し ます。TIMER の電圧が 4.65V（標準）になると、GATE は L になります。TIMER プルアップ電流がオフし、 コンデンサは 3µA プルダウン電流によって放電されま す。TIMER が 0.65V（標準）を下回ると、LT4256-2 で は GATE が再びオンします。TIMER が 0.65V（標準）よ り下に放電後は、LT4256-1 をリセットするには UV は L にする必要があります。UV を L にしないと（LT4256-1 の場合）、GATE はラッチオフのままであり、TIMER は GND 近くまで放電されます。出力が短絡状態では、 LT4256-2 は、3% デューティ・サイクルでオン / オフを 繰り返します。 GATE（ピン 6）: 外付け N チャネル MOSFET 用ハイ・ サイド・ゲート・ドライブ。内部チャージ・ポンプは、 20V を超える VCC 電源電圧では、少なくとも 10V のゲー ト・ドライブを保証し、10.8V ∼ 20V の VCC 電源電圧では、 4.5V のゲート・ドライブを保証します。GATE の電圧の 立ち上がりスロープは、GATE ∼ GND に接続された外 付けコンデンサとチャージ・ポンプ出力の内部 32µA プ ルアップ電流源によって設定されます。 電流制限値に達すると、センス抵抗両端の電圧を一定に 保つために GATE 電圧を調整するとともにタイミング・ コンデンサの充電が開始します。TIMER 電圧が 4.65V を超えると、GATE が L にプルされます。 UV が L に引き下げられるか、V CC 電源電圧が外部 からプログラミングされた低電圧スレッショルドより下 に低下するか、VCC が内部 UVLO スレッショルド（9.8V） より下に低下する場合も GATE は GND に引き下げられ ます。 通常の動作状態では、GATE は V CC を超えた最大電圧 11.6V（標準）に内部的にクランプします。クランプ電 圧を超えてこのピンをドライブすると、デバイスを損傷 することがあります。瞬間的な短絡状態では、そのゲー ト酸化物防止のために外部 MOSFET のゲートとソース 間にツェナー・ダイオードが必要になります。「アプリ ケーション情報」を参照してください。 SENSE（ピン 7）: 電流制限センス入力。VCC と SENSE 間 の供給パスには、センス抵抗が配置されます。FB が 2V 以 上のときに電流制限回路によってセンス抵抗両端の電圧 （V CC – SENSE）を 55mV に安定化させます。FB が 2V よ り下に低下すると、センス抵抗両端の安定化電圧は FB が 0V のときの 14mV にまでリニアに低下します。 電流制限を無効にするには、SENSE を V CC に接続しま す。 V CC（ピン 8）: 入力電源電圧。正常動作時の正の電源入 力 範 囲 は、10.8V ∼ 80V で す。I CC は 標 準 で 1.8mA で す。内部回路は、9.8V（標準）未満の入力に対しては、 LT4256-1/LT4256-2 をディスエーブルします。 425612fa LT4256-1/LT4256-2 ブロック図 VCC SENSE 8 7 VP VP GEN FB 2 – 14mV ~ 55mV 2V FOLDBACK + – 3.99V UV CHARGE PUMP AND GATE DRIVER + + REF GEN CURRENT LIMIT 3.99V 6 GATE 3 PWRGD 5 TIMER – 1 VCC – 9.8V + INTERNAL UV 4V – UV 0.65V + LOGIC + TIMER LOW – VP 108µA + TIMER HIGH 4.65V – 3µA 4 GND 4256 BD 425612fa LT4256-1/LT4256-2 テスト回路 48k PWRGD FB VCC 48V +– SENSE GATE UV TIMER GND 100pF 4256 F01 図1 タイミング図 UV GATE 4V 3.6V 4.45V FB tPLHUV tPHLUV VOUT +2V VOUT +2V 3.99V tPLHFB PWRGD 1V 1V 4256 F03 4256 F02 図 2. UV と GATE のタイミング VCC – SENSE tPHLFB 図 3. VOUT と PWRGD のタイミング 55mV tPHLSENSE GATE VCC 4256 F04 図 4. SENSE と GATE のタイミング アプリケーション情報 活線挿入 電源の入っているバックプレーンに回路基板を挿入する とき、電源バイパス・コンデンサが充電されるので、バッ クプレーン電源バスから大きなピーク電流が流れること があります。過渡電流により、コネクタ・ピンに恒久的 な損傷が生じたり、システム電源にグリッチが発生し、 システム内の他の基板がリセットしてしまうことがあり ます。 LT4256-1/LT4256-2 は、基板の電源電圧を制御された方法 でオンにし、電源が供給された状態のバックプレーンへ の基板の挿抜を安全に行えるように設計されています。 また、低電圧保護、過電流保護機能を備えているだけで はなく、大きな出力に対して出力電源電圧の用意が整っ ているかどうかをパワーグッド出力信号で示すことがで きます。 電源起動シーケンス 外付け N チャネル MOSFET パス・トランジスタ（Q1） が電源経路に配置され、電源電圧の起動を制御します（図 5）。抵抗 R5 で電流検出を行い、コンデンサ C1 で GATE のスルー・レートを制御します。抵抗 R7 で電流制御ルー プを補償するとともに、抵抗 R6 によって Q1 の高周波 発振を防止します。 425612fa LT4256-1/LT4256-2 アプリケーション情報 Q1 IRF530 R5 0.025Ω VIN 48V D2 SMAT70A (SHORT PIN) C3 0.1µF 8 R1 64.9k VCC 1 7 SENSE GATE UV FB 5 GND 6 LT4256-1/ LT4256-2 R2 8.06k C2 33nF TIMER PWRGD GND 4 + D1 CMPZ5241B 11V 2 CL VOUT 48V 1.6A R8 36.5k R6 10Ω R7 100Ω C1 10nF R4 27k R9 4.02k 3 PWRGD 4256 F05 UV = 36V PWRGD = 40V 図 5. 1600mA、48V アプリケーション 電源ピンが最初に接続された状態になるとき、トランジ スタ Q1 はオフしたままです。V CC の電圧が外部プログ ラミングされた低電圧スレッショルドを超え、V CC が 9.8V を超え、TIMER の電圧が 4.65V（標準）未満であれば、 トランジスタ Q1 はオンします（図 6）。GATE の電圧は 32µA/C1 のスロープで上昇し、電源の突入電流は以下の 値に設定されます。 IINRUSH = CL • 32µA/C1 (1) ここで CL は、総負荷容量です。 突入電流を軽減するには、C1 を大きくするか、負荷容 量を小さくするかのいずれかです。電流センス抵抗 R5 両端の電圧が V SENSETRIP に達すると、突入電流は内部 電流制限回路によって制限されます。センス抵抗両端 の電圧を一定に保つために GATE の電圧が調整され、 TIMER の充電が開始します。 FB 電圧が L から H になる V FB スレッショルドを 超えると、PWRGD は H になります。 低電圧検出 LT4256-1/LT4256-2 は UV を使用して V CC 電圧をモニタ し、いつ負荷をオンにするのが安全かを判断するため、 ユーザとしてはスレッショルドを設定する上で最大限の 柔軟性が得られます。UV が 3.6V を下回ると、UV が再 び 4V を超えるまで GATE は L にプルされます。 UV スレッショルドは、絶対に内部 UVLO スレッショル ド（標準で 9.8V）を下回らないように設定してください。 UV の ヒ ス テ リ シ ス の メ リ ッ ト が 失 わ れ、LT4256-1/ LT4256-2 がノイズの影響を受けやすくなるためです（UV IOUT 500mA/DIV PWRGD 50V/DIV VOUT 50V/DIV GATE 50V/DIV CL = 125µF 4256 F06 5ms/DIV 図 6. 起動波形 が 3.6V の ス レ ッ シ ョ ル ド の と き、V CC は 少 な く と も 9.8V である必要があります）。UV は、ノイズ・スパイ クや容量結合されたグリッチによって誤って LT4256-1/ LT4256-2 の出力をシャットダウンするのを防ぐために、 C3 でフィルタリングされています。 UV スレッショルドを計算するには、以下の式を使用し ます。 V R1 = R2 THUVLH − 1 (2) 4V 20kΩ ≤ R1 + R2 ≤ 200kΩ (3) R1 VTHUVLH = 3.6 1 + R2 (4) ここで、VTHUVLH は、VCC が上昇（L-H）するときの希 望する UV スレッショルド電圧です。 425612fa LT4256-1/LT4256-2 アプリケーション情報 VCC – VSENSE 12 RESPONSE TIME (µs) 55mV 10 8 6 4 2 14mV 0V 2V FB 0 50 4256 F07 100 150 VCC – VSENSE (mV) 200 4256 F08 図 7. 電流制限センス電圧と帰還ピン電圧 図 8. 過電流に対する応答時間 図 11 は LT4256-1/LT4256-2 をどのようにロジック信号で オフするかを示したものです。これはオープン・ドレイ ン MOSFET、Q2（UV ピンに接続）のゲートを H に プルすることによって行われます。 0.025Ω センス抵抗では、電流制限値は 2200mA に設定 され、出力が GND に短絡すると 560mA にフォールドバッ クします。したがって、短絡状態での MOSFET のピー ク電力消費は、105.6W から 26.5W に減少します。電流 制限のスレッショルド・エラーを最小限に抑えるための ボード・レイアウトの重要事項に関しては、 「レイアウ トの検討事項」の項を参照してください。 短絡保護 LT4256-1/LT4256-2 は短絡や過負荷電流に対する保護の ために電子回路ブレーカ付きのプログラム可能なフォー ルドバック電流制限機能を搭載しています。電流制限は V CC と SENSE の間にセンス抵抗（R5）を配置すること によって設定されます。電流制限スレッショルドは、次 の式で計算されます。 ILIMIT = 55mV/R5 (5) ここで、R5 はセンス抵抗です。 出力の短絡状態のときパス・トランジスタの過度な電力 消費を抑え、入力電源の電圧スパイクを軽減するために、 電流は FB で内部的に検出される出力電圧の関数として フォールドバックします。 FB の電圧が 0V のとき、LT4256-1/LT4256-2 が電流制限 されていると、電流制限回路が GATE ピンをドライブし てセンス抵抗両端の電圧降下を 14mV の一定電圧に強制 します。FB の出力の増大とともにセンス抵抗両端の電 圧が増大し、FB ピンが 2V になるとセンス抵抗両端の電 圧が 55mV で一定になります（図 7 を参照）。 過電流の可変応答時間も LT4256-1/LT4256-2 の特徴です。 デバイスが GATE 電圧を制御し始めるまでに要する時 間は、V CC と SENSE 間に接続されたセンス抵抗両端の 電圧の関数です。電流スパイクや過渡応答による影響を 除去することによって電流制限応答の不必要なトリガや MOSFET 消費電流の増加を防ぎます。図 8 は、SENSE のオーバードライブの関数としての応答時間を示したも のです。 TIMER TIMER によってデバイスが電流制限のもとで動作でき る最大時間をプログラミングすることができます。電 流制限回路がアクティブでないときは、TIMER ピンは 3µA 電流源によって GND にプルされます。電流制限回 路がアクティブになると、108µA プルアップ電流源が TIMER に接続され、その回路がアクティブである限り 105µA/C TIMER のスロープで電圧が上昇します。所定の 最大電流制限時間がわかれば、コンデンサ値は、次式の ようになります。 C[nF] = 25 • t[ms]; C = 105µA •t 4.65 V (6) 425612fa 10 LT4256-1/LT4256-2 アプリケーション情報 IOUT 500mA/DIV IOUT 500mA/DIV TIMER 5V/DIV TIMER 5V/DIV VOUT 50V/DIV VOUT 50V/DIV GATE 50V/DIV GATE 50V/DIV 10ms/DIV 4256 F09 10ms/DIV 4256 F10 図 9. LT4256-1 電流制限波形 図 10. LT4256-2 電流制限波形 TIMER ピンが 4.65V（標準）に達すると、内部フォー ルト・ラッチがセットされ、GATE が L にプルされ、 TIMER は 3µA 電流源によって GND に放電されます。 TIMER の電圧が 0.65V（標準）未満に下がるまでデバイ スは再びオンすることはありません。 とができます。これは UV をグランドに下げ、その後、H にすることによって行われます（このコマンドが有効な のは、TIMER が 0.65V の標準的なスレッショルドを下 回るまで放電した後であり、それによってトランジスタ Q1 の過熱を防止しています）。 TIMER が上限スレッショルド（標準で 4.65V）を超え ると、ピン特性が高インピーダンス電流源から低イン ピーダンスに変わるため、低インピーダンスによって TIMER が H にプルされることのないようにしてくだ さい。 なんらかのフォールト状態によって GATE がオフにな ると、急速放電し、外部 MOSFET をオフにします。図 9 の波形は、電流フォールト後の出力のラッチオフの様 子を示したものです（LT4256-1）。タイマが立ち上がる と、センス抵抗両端の電圧降下は 55mV に保持されま す。TIMER がシャットダウン・スレッショルド（標準 で 4.65V）に達すると、回路はラッチ・オフします。 電流制限フォールト後は、LT4256-1 はラッチ・オフします。 LT4256-1 のラッチ・オフ後は、デバイスを再起動するこ 自動再起動 過電流によるフォールト後は、LT4256-2 は自動的に再起 動します。それらの波形を図 10 に示します。 LT4256-2 は以下のように機能します。過電流状態が発 生すると、GATE ピンがサーボ制御されてセンス抵抗両 端の電圧が一定に保たれ、TIMER ピンのコンデンサ C2 が充電を開始します。TIMER ピンの電圧が 4.65V（標 準）に達すると、GATE ピンは L にプルされます。 TIMER ピンの電圧が再度 0.65V（標準）にランプダウン すると、LT4256-2 は再度オンになります。出力部の短絡 状態が持続している場合は、このサイクルがいつまでも 繰り返されます。短絡状態でのデューティ・サイクルは 3% であり、それによって Q1 が過熱するのを防止します。 425612fa 11 LT4256-1/LT4256-2 アプリケーション情報 (SHORT PIN) D2 SMAT70A 8 R1 64.9k VN2222 C3 Q2 0.01µF SENSE GATE UV 5 TIMER C2 33nF CL R8 36.5k R7 100Ω C1 10nF FB GND R6 10Ω 6 LT4256-1/ LT4256-2 R2 8.06k VOUT 48V 4A D1 CMPZ5241B 11V 7 VCC 1 OFF SIGNAL FROM MPU Q1 IRF530 R5 0.010Ω VIN 48V PWRGD GND 4 2 R9 4.02k R4 51k 3 4256 F07 UV = 36V PWRGD = 40V 図 11. ロジック信号を使用した LT4256 オン / オフの制御方法 R5 100mΩ VIN D2 SMAT70A (SHORT PIN) C3 0.1µF Q1 IRF530 8 R1 64.9k VCC 1 R2 8.06k 7 SENSE GATE UV 5 GND 6 C2 33nF TIMER PWRGD GND 4 CL R6 10Ω VLOGIC R10 27k R7 100Ω LT4256-1/ LT4256-2 FB VOUT D1 CMPZ5241B 11V 2 C1 10nF R9 4.02k R8 36.5k R4 27k 3 UV = 36V PWRGD = 40V PWRGD Q2 2N3904 4256 F11 図 12. アクティブ L （正論理）イネーブル PWRGD アプリケーション パワー・グッド検出 LT4256-1/LT4256-2 にはコンパレータが搭載されており、 出力電圧をモニタします。出力電圧は、外付け抵抗スト リングを介して FB ピンにより検出されます。コンパレー タの出力（PWRGD）は、オープン・コレクタであり、 最大 80V のプル・アップで動作します。 PWRGD を使用してアクティブ H （正論理）のイネー ブル入力を備えたパワー・モジュールを直接オン / オフ することができます。PWRGD を使用してアクティブ L （負論理）のイネーブル入力を備えたパワー・モジュー ルを制御する方法を図 12 に示します。信号の反転は、 トランジスタ Q2 と抵抗 R10 によって行われます。 FB ピンのスレッショルドは、 4.45V（ L から H への遷移） と 3.99V（ H から L への遷移）です。PWRGD スレッ ショルドを計算するには、以下の式を使用します。 V R8 = THPWRGD – 1 • R9, high to low 3.99 V 20kΩ ≤ R8 + R9 ≤ 200kΩ R8 VTHPWRGD = 4.45V 1+ , low to high R9 (7) (8a) (8b) 425612fa 12 LT4256-1/LT4256-2 アプリケーション情報 電源過渡電圧保護 LT4256-1/LT4256-2 は 100% テスト済みであり、電源電 圧が最大 80V まで損傷を受けず、安全であることが保証 されています。ただし、電圧過渡が 100V を上回る場合は、 恒久的な損傷を与えることがあります。短絡状態では、 電源トレースを流れる電流の大規模な変化が 100V を超 える誘導電圧過渡を生じさせることがあります。電圧過 渡を最小限に抑えるためには、広めのトレースまたは厚 めのトレース・プレートを使用して電力トレースの寄生 インダクタンスを最小限にするとともに 0.1µF バイパス・ コンデンサを V CC と GND の間に配置する必要がありま す。アプリケーション・ダイアグラムに示すように、入 力のサージ・サプレッサ（Transzorb）も過渡電圧による 損傷を防止することができます。 GATE ピン ゲート・ドライブと VCC の曲線を図 13 に示します。 GATE は V CC より 12.8V 上の最大電圧にクランプされ ています。このクランプは、内部チャージ・ポンプ電流 をシンクするように設計されています。すべてのアプリ ケーションに示すように、外付けのツェナー・ダイオー ドを使用する必要があります。12V の最小入力電源電圧 では、最小ゲート・ドライブ電圧は、4.5V です。入力電 源電圧が 20V より大きいと、ゲート・ドライブ電圧は 少なくとも 10V で、標準スレッショルド MOSFET を使 用することができます。12V ∼ 15V の範囲のアプリケー ションでは、ロジック・レベル MOSFET を使用する必 要があります。 12 11 ∆VGATE (V) 10 9 アプリケーションによっては、V OUT ピンがグランド より下のリンギングを生じることがあります（寄生ト レース・インダクタンスによる）。大電流の場合のアプ リケーションでは、特に出力負荷が物理的に LT4256-1/ LT4256-2 か ら 離 れ て い る と き は、 こ れ ら の 過 渡 現 象 の影響を受けやすくなります。これは正常な現象であ り、LT4256-1/LT4256-2 はグランドより下のリンギング をある程度許容するように設計されています。ただし、 V OUT が GND より 10V 以上下回るリンギングを発生す るようなアプリケーションでは、LT4256-1 に損傷が発生 する恐れがあり、図 14 に示すように GND（アノード） から V OUT（カソード）にかけて外付けダイオードを回 路に追加する必要があります（ダイオードの逆ブレーク ダウン電圧は V CC の最大予測電圧よりも高くなければ なりません）。LT4256-1/LT4256-2 の GND から V OUT に 直接配置されたコンデンサによって V OUT のリンギング を軽減することはできますが、アプリケーションによっ ては十分な効果が得られないことがあります。 フォールト状態では、LT4256-1/LT4256-2 は、約 60mA をシンクできるスイッチで GATE をプルダウンします。 ダイオードの順方向電圧だけ GATE が出力電圧より低下 すると、外付けツェナー・ダイオードが順方向にバイア スされ、VOUT も GND に放電されます。GATE 容量だけ ではなく、出力容量も LT4256-1/LT4256-2 を通して放電 されます。 非常に大きな外付け N チャネル MOSFET を使用するア プリケーションでは、通電しているバックプレーンに最 初に挿入したときに MOSFET がオンになる可能性があ ります（LT4256-1/LT4256-2 がアクティブになり、GATE をプルダウンする前に） 。これは、ドレイン電圧が極め て急峻な立ち上がり時間で GND から V IN に上昇すると き、ドレインとゲート間の容量により強制的に電流が R7 と C1 に流入するためです。この状態を軽減するには、 図 15 に示すようにカソードを C1 に接続した状態でダイ オード D3 を R7 の両端に配置する必要があります。 8 7 6 5 10 20 30 40 50 VCC (V) 60 70 80 4256 F13 図 13. ∆VGATE と VCC 425612fa 13 LT4256-1/LT4256-2 アプリケーション情報 Q1 IRF530 R5 0.033Ω VIN D2 SMAT70A (SHORT PIN) C3 0.1µF 8 R1 64.9k 7 VCC 1 SENSE GATE UV FB 5 C2 33nF GND TIMER PWRGD GND 4 R6 10Ω 6 R8 36.5k D3 MRA4003T3 R7 100Ω LT4256-1/ LT4256-2 R2 8.06k VOUT CL 100µF D1 CMPZ5241B 11V C1 10nF 2 R9 4.02k R4 27k 3 UV = 36V PWRGD = 40V 4256 F14 図 14. 負出力電圧保護のダイオード・アプリケーション LT1641 アプリケーションでの LT4256 使用上の注意 LT4256 と LT1641 はピンアウトは同じですが、総合的な システム精度とノイズ耐性改善のためにいくつかの変更 が施されています。これらの変更箇所は表 1 に列挙して ありますので、LT4256 を LT1641 アプリケーションで 使用するときはこれらの点を考慮するようにしてくださ い。 レイアウト上の検討事項 推奨します。1 オンス銅箔の最小トレース幅は、アンペ アあたり 0.02" で、トレースを妥当な温度に維持します。 アンペアあたり 0.03" 以上を推奨します。1 オンス銅箔 のシート抵抗は約 530µΩ/ q であることに注意してくだ さい。抵抗値が小さいと大電流アプリケーションでの 誤差が大きくなります。抵抗分割器を V CC トレースと GND トレースを短くしてピンの近くに配置すると、ノ イズ耐性を大幅に改善することができます。UV および GND 間の 0.1µF デカップリング・コンデンサも必須です。 正確な電流センスを行うには、電流センス抵抗へのケル ビン接続（標準的なアプリケーション回路では R5）を 表 1. LT1641 と LT4256 との相違点 仕様 LT1641 UV スレッショルド LT4256 1.313V 4V FB スレッショルド 1.233V 3.99V TIMER シャットダウン V ± 70% ± 40% 1.233V 4.65V 10µA 30µA TIMER 電流 GATE IPU GATE 抵抗 フォールドバック ILIM 1k Ω 100 Ω 12mV 14mV 47mV 55mV フォールト・ラッチ・ リセット スレッショルド電圧 1.233V 0.85V ILIM スレッショルド 備考 1% リファレンスによるノイズ耐性とシステム精度の改善 1% リファレンスによるノイズ耐性とシステム精度の改善 より正確な TIMEOUT トリップ電圧が高くなり、それによってノイズ耐性が改善 より大きな電流により、リークの大きな MOSFET またはパラレル・デバイス にも対応 異なった補償で電流制限ループを実現 電流制限トリップ・ポイントがやや異なる 電流制限トリップ・ポイントがやや異なる ノイズ耐性を改善 425612fa 14 LT4256-1/LT4256-2 パッケージ寸法 S8 パッケージ 8 ピン・プラスチック小型（細型 0.150 インチ） (Reference LTC DWG # 05-08-1660) .050 BSC .189 – .197 (4.801 – 5.004) NOTE 3 .045 ±.005 8 .245 MIN .160 ±.005 5 .150 – .157 (3.810 – 3.988) NOTE 3 1 推奨する半田パッド･レイアウト .010 – .020 × 45° (0.254 – 0.508) .053 – .069 (1.346 – 1.752) 0°– 8° TYP .016 – .050 (0.406 – 1.270) 6 .228 – .244 (5.791 – 6.197) .030 ±.005 TYP .008 – .010 (0.203 – 0.254) 7 .014 – .019 (0.355 – 0.483) TYP 注記: インチ 1. 寸法は、 （ミリメートル） 2. 図は実寸とは異なる 3. これらの寸法には、 モールドのバリまたは突出部を含まない。 モールドのバリまたは突出部は、 0.15mm （0.006"） を超えないこと 2 3 4 .004 – .010 (0.101 – 0.254) .050 (1.270) BSC SO8 0303 425612fa リニアテクノロジー・コーポレーションがここで提供する情報は正確かつ信頼できるものと考えておりますが、 その使用に関する責務は 一切負いません。また、ここに記載された回路結線と既存特許とのいかなる関連についても一切関知いたしません。なお、日本語の資料は あくまでも参考資料です。訂正、変更、改版に追従していない場合があります。最終的な確認は必ず最新の英語版データシートでお願いいたします。 15 LT4256-1/LT4256-2 アプリケーション情報 Q1 IRF530 R5 0.033Ω VIN D2 SMAT70A (SHORT PIN) C3 0.1µF 8 R1 64.9k 7 VCC 1 SENSE GATE UV FB 5 C2 33nF GND R6 10Ω 6 TIMER PWRGD GND 4 R8 36.5k R7 100Ω LT4256-1/ LT4256-2 R2 8.06k VOUT CL 100µF D1 CMPZ5241B 11V D3 1N4148W C1 10nF 2 R9 4.02k R4 27k 3 UV = 36V PWRGD = 40V 4256 TA03 図 15. 高 dV/dT MOSFET ターンオン保護回路 関連製品 製品番号 LT1641-1/LT1641-2 説明 正の 48V ホットスワップ・コントローラ、SO-8 パッケージ LTC4211 LTC4251 シングル・ホットスワップ・コントローラ、 マルチ機能電流制御付き –48V ホットスワップ・コントローラ、SOT-23 パッケージ LTC4252-1/LTC4252-2 –48V ホットスワップ・コントローラ、MSOP パッケージ LTC4253 –48V ホットスワップ・コントローラと電源シーケンサ LT4254 正の高電圧ホットスワップ・コントローラ 注釈 9V ∼ 80V で動作、アクティブな電流制限、 自動リトライ / ラッチオフ 2.5V ∼ 16.5V、アクティブな突入電流制限、 デュアル・レベル回路ブレーカ –15V からの浮動電源、アクティブな電流制限 高速回路ブレーカ –15V からの浮動電源、アクティブな電流制限 パワー・グッド出力 –15V からの浮動電源、アクティブな電流制限 3 つの DC/DC コンバータをイネーブル 10.8V ∼ 36V、開回路検出 425612fa 16 リニアテクノロジー株式会社 〒102-0094 東京都千代田区紀尾井町3-6紀尾井町パークビル8F TEL 03- 5226-7291 ● FAX 03-5226-0268 ● www.linear-tech.co.jp LT/LWI/LT 0705 REV A • PRINTED IN JAPAN LINEAR TECHNOLOGY CORPORATION 2004