日本語版

単電源差動
18ビットADCドライバ
ADA4941-1
機能ブロック図
シングルエンド/差動コンバータ
優れた直線性
歪み: 100 KHz の VO、dm = 2 V p-p で−110 dBc
低ノイズ: G = 2 で 10.2 nV/√Hz (出力換算)
極めて少ない消費電流: 2.2 mA (3 V 電源)
高入力インピーダンス: 24 MΩ
ゲインがユーザ調整可能
高速動作: −3 dB 帯域幅 31 MHz (G = +2)
高速セトリング・タイム: 2 V ステップに対し 300 ns で
0.005%へ安定
低オフセット: G = 2 で最大 0.8 mV (出力換算)
レール to レール出力
ディスエーブル機能を装備
広い電源電圧範囲: 2.7 V～12 V
省スペースの 3 mm × 3 mm LFCSP パッケージを採用
FB
1
8
IN
REF
2
7
DIS
V+
3
6
V–
OUT+
4
5
OUT–
05704-001
特長
図1.
–60
–65
–70
–75
単電源のデータ・アクイジション・システム
計装機器
プロセス・コントロール
バッテリ駆動のシステム
医療計測機器
VO = 6V p-p
VO = 2V p-p
HD2
HD3
HD3
HD2
1
10
100
1000
FREQUENCY (kHz)
05704-045
DISTORTION (dBc)
アプリケーション
–80
–85
–90
–95
–100
–105
–110
–115
–120
–125
–130
–135
–140
0.1
図2.さまざまな出力振幅での歪みの周波数特性
概要
ADA4941-1 は、消費電力の厳しいシステムでの最大 18 ビット
までの ADC を対象とする低消費電力で低ノイズの差動ドライバ
です。ADA4941-1 は、使い易いシングルエンド/差動変換に構成
されており、ゲイン = 2 の設定に対しては外付け部品が不要で
す。2 より大きいゲインを実現するときは、抵抗帰還回路を追
加することができます。ADA4941-1 は、高分解能 ADC の駆動
で重要な低歪みや高 SNR のような長所を提供します。
この ADA4941-1 は、広い入力電圧範囲 (5 V 単電源で 0 V～3.9
V)、レール to レール出力、高入力インピーダンス、ユーザ調整
可能なゲインを持っており、バッテリ駆動のデバイスや単電源
のデータ・アクイジション・システムなどの、さまざまな低消
費電力アプリケーションで採用されている、差動入力の単電源
ADC を駆動するようにデザインされています。
Rev. A
ADA4941-1 は、AD7687、AD7690、AD7691 のような 16 ビット
と 18 ビットの PulSAR® ADC の駆動に最適です。
ADA4941-1 は、低電源電流で 18 ビット性能を実現するアンプ
を可能にする、ADI 独自の第 2 世代 XFCB 製造プロセスで製造
されています。
ADA4941-1 は小型 8 ピン LFCSP または標準 8 ピン SOIC パッケ
ージを採用し、−40°C～+125°C の拡張工業温度範囲で仕様が規
定されています。
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に
関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、
アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様
は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
©2006–2009 Analog Devices, Inc. All rights reserved.
社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪 MT ビル 2 号
電話 06（6350）6868
本
ADA4941-1
目次
特長 ...................................................................................................... 1
出力電圧ノイズ............................................................................ 17
アプリケーション .............................................................................. 1
周波数応答とクローズド・ループ・ゲインの関係................. 19
機能ブロック図 .................................................................................. 1
アプリケーション ............................................................................ 20
概要 ...................................................................................................... 1
概要 ............................................................................................... 20
改訂履歴 .............................................................................................. 2
REF ピンの使用 ........................................................................... 20
仕様 ...................................................................................................... 3
内部帰還回路の消費電力 ............................................................ 20
絶対最大定格 ...................................................................................... 6
ディスエーブル機能 .................................................................... 20
熱抵抗.............................................................................................. 6
3 極 Sallen-Key フィルタの追加 ................................................. 21
ESD の注意 ..................................................................................... 6
AD7687 ADC の駆動 .................................................................... 22
ピン配置およびピン機能説明 .......................................................... 7
ゲイン-2 の構成............................................................................ 22
代表的な性能特性 .............................................................................. 8
外形寸法 ............................................................................................ 23
動作原理 ............................................................................................ 15
オーダー・ガイド ........................................................................ 23
基本動作........................................................................................ 15
DC 誤差の計算 ............................................................................. 16
改訂履歴
3/09—Rev. 0 to Rev. A
Change to Gain Error Drift Parameter, Table 1 ..................................... 3
Change to Gain Error Drift Parameter, Table 2 ..................................... 4
Change to Gain Error Drift Parameter, Table 3 ..................................... 5
Updated Outline Dimensions .............................................................. 23
4/06—Revision 0: Initial Version
Rev. A
－ 2/23 －
ADA4941-1
仕様
特に指定がない限り、TA = 25°C、VS = 3 V、OUT+は FB に接続 (G = 2)、RL, dm = 1 kΩ、REF = 1.5 V。
表1.
Parameter
DYNAMIC PERFORMANCE
−3 dB Bandwidth
Overdrive Recovery Time
Slew Rate
Settling Time 0.005%
NOISE/DISTORTION PERFORMANCE
Harmonic Distortion
RTO Voltage Noise
Input Current Noise
DC PERFORMANCE
Differential Output Offset Voltage
Differential Input Offset Voltage Drift
Single-Ended Input Offset Voltage
Single-Ended Input Offset Voltage Drift
Input Bias Current
Input Offset Current
Gain
Gain Error
Gain Error Drift
INPUT CHARACTERISTICS
Input Resistance
Input Capacitance
Input Common-Mode Voltage Range
Common-Mode Rejection Ratio (CMRR)
OUTPUT CHARACTERISTICS
Output Voltage Swing
Output Current
Capacitive Load Drive
POWER SUPPLY
Operating Range
Quiescent Current
Quiescent Current—Disable
Power Supply Rejection Ratio (PSRR)
+PSRR
−PSRR
DISABLE
DIS Input Voltage
DIS Input Current
Conditions
Min
Typ
VO = 0.1 V p-p
VO = 2.0 V p-p
+Recover/−Recovery
VO = 2 V step
VO = 2 V p-p step
21
4.6
30
6.5
320/650
22
300
MHz
MHz
ns
V/µs
ns
−116/−112
−101/−98
−75/−71
10.2
1.6
dBc
dBc
dBc
nV/√Hz
pA/√Hz
fC = 40 kHz, VO = 2 V p-p, HD2/HD3
fC = 100 kHz, VO = 2 V p-p, HD2/HD3
fC = 1 MHz, VO = 2 V p-p, HD2/HD3
f = 100 kHz
f = 100 kHz
Amp A1 or Amp A2
IN and REF
IN and REF
(+OUT − −OUT)/(IN − REF)
1
IN and REF
IN and REF
0.8
0.4
4.5
2.01
+1
5
24
1.4
CMRR = VOS, dm/VCM, VREF = VIN, VCM = 0.2 V to 1.9 V, G = 4
0.2
81
Each single-ended output, G = 4
±2.90
20% overshoot, VO, dm = 200 mV p-p
Disabled, DIS = High
Enabled, DIS = Low
Disabled, DIS = High
Enabled, DIS = Low
－ 3/23 －
86
86
mV
µV/°C
mV
µV/°C
µA
µA
V/V
%
ppm
105
±2.95
25
20
V
mA
pF
1.9
2.2
10
PSRR = VOS, dm/ΔVS, G = 4
Unit
MΩ
pF
V
dB
2.7
Turn-On Time
Turn-Off Time
Rev. A
1.98
−1
0.2
1.0
0.1
0.3
3
0.1
2.00
Max
12
2.4
16
V
mA
µA
100
110
dB
dB
≥1.5
≤1.0
5.5
4
0.7
30
V
V
µA
µA
µs
µs
8
6
ADA4941-1
特に指定がない限り、TA = 25°C、VS = 5 V、OUT+は FB に接続 (G = 2)、RL, dm = 1 kΩ、REF = 2.5 V。
表2.
Parameter
DYNAMIC PERFORMANCE
−3 dB Bandwidth
Overdrive Recovery Time
Slew Rate
Settling Time 0.005%
NOISE/DISTORTION PERFORMANCE
Harmonic Distortion
RTO Voltage Noise
Input Current Noise
DC PERFORMANCE
Differential Output Offset Voltage
Differential Input Offset Voltage Drift
Single-Ended Input Offset Voltage
Single-Ended Input Offset Voltage Drift
Input Bias Current
Input Offset Current
Gain
Gain Error
Gain Error Drift
INPUT CHARACTERISTICS
Input Resistance
Input Capacitance
Input Common-Mode Voltage Range
Common-Mode Rejection Ratio (CMRR)
OUTPUT CHARACTERISTICS
Output Voltage Swing
Output Current
Capacitive Load Drive
POWER SUPPLY
Operating Range
Quiescent Current
Quiescent Current—Disable
Power Supply Rejection Ratio (PSRR)
+PSRR
−PSRR
DISABLE
DIS Input Voltage
DIS Input Current
Conditions
Min
Typ
VO = 0.1 V p-p
VO = 2.0 V p-p
+Recover/−Recovery
VO = 2 V step
VO = 6 V p-p step
22
4.9
31
7
200/600
24.5
610
MHz
MHz
ns
V/µs
ns
−118/−119
−110/−112
−83/−73
10.2
1.6
dBc
dBc
dBc
nV/√Hz
pA/√Hz
fC = 40 kHz, VO = 2 V p-p, HD2/HD3
fC = 100 kHz, VO = 2 V p-p, HD2/HD3
fC = 1 MHz, VO = 2 V p-p, HD2/HD3
f = 100 kHz
f = 100 kHz
Amp A1 or Amp A2
IN and REF
IN and REF
(+OUT − −OUT)/(IN − REF)
1
IN and REF
IN and REF
0.8
0.4
4.5
2.01
+1
5
24
1.4
CMRR = VOS, dm/VCM, VREF = VIN, VCM = 0.2 V to 3.9 V, G = 4
0.2
84
Each single-ended output, G = 4
±4.85
20% overshoot, VO, dm = 200 mV p-p
Disabled, DIS = High
Enabled, DIS = Low
Disabled, DIS = High
Enabled, DIS = Low
－ 4/23 －
87
87
mV
µV/°C
mV
µV/°C
µA
µA
V/V
%
ppm
106
±4.93
25
20
V
mA
pF
3.9
2.3
12
PSRR = VOS, dm/ΔVS, G = 4
Unit
MΩ
pF
V
dB
2.7
Turn-On Time
Turn-Off Time
Rev. A
1.98
−1
0.2
1.0
0.1
0.3
3
0.1
2
Max
12
2.6
20
V
mA
µA
100
110
dB
dB
≥1.5
≤1.0
5.5
4
0.7
30
V
V
µA
µA
µs
µs
8
6
ADA4941-1
特に指定がない限り、TA = 25°C、VS = ±5 V、OUT+は FB に接続 (G = 2)、RL, dm = 1 kΩ、REF = 0 V。
表3.
Parameter
DYNAMIC PERFORMANCE
−3 dB Bandwidth
Overdrive Recovery Time
Slew Rate
Settling Time 0.005%
NOISE/DISTORTION PERFORMANCE
Harmonic Distortion
RTO Voltage Noise
Input Current Noise
DC PERFORMANCE
Differential Output Offset Voltage
Differential Input Offset Voltage Drift
Single-Ended Input Offset Voltage
Single-Ended Input Offset Voltage Drift
Input Bias Current
Input Offset Current
Gain
Gain Error
Gain Error Drift
INPUT CHARACTERISTICS
Input Resistance
Input Capacitance
Input Common-Mode Voltage Range
Common-Mode Rejection Ratio (CMRR)
OUTPUT CHARACTERISTICS
Output Voltage Swing
Output Current
Capacitive Load Drive
POWER SUPPLY
Operating Range
Quiescent Current
Quiescent Current—Disable
Power Supply Rejection Ratio (PSRR)
+PSRR
−PSRR
DISABLE
DIS Input Voltage
DIS Input Current
Conditions
Min
Typ
VO = 0.1 V p-p
VO = 2.0 V p-p
+Recover/−Recovery
VO = 2 V step
VO = 12 V p-p step
23
5.2
32
7.5
200/650
26
980
MHz
MHz
ns
V/µs
ns
−118/−119
−109/−112
−84/−75
10.2
1.6
dBc
dBc
dBc
nV/√Hz
pA/√Hz
fC = 40 kHz, VO = 2 V p-p, HD2/HD3
fC = 100 kHz, VO = 2 V p-p, HD2/HD3
fC = 1 MHz, VO = 2 V p-p, HD2/HD3
f = 100 kHz
f = 100 kHz
Amp A1 or Amp A2
IN and REF
IN and REF
(+OUT − −OUT)/(IN − REF)
1
IN and REF
IN and REF
0.8
0.4
4.5
2.01
+1
5
24
1.4
CMRR = VOS, dm/VCM, VREF = VIN, VCM =
−4.8 V to +3.9 V, G = 4
Each single-ended output, G = 4
−4.8
85
VS − 0.25
20% overshoot, VO, dm = 200 mV p-p
Disabled, DIS = High
Enabled, DIS = Low
Disabled, DIS = High
Enabled, DIS = Low
－ 5/23 －
87
87
mV
µV/°C
mV
µV/°C
µA
µA
V/V
%
ppm
105
VS ± 0.14
25
20
V
mA
pF
+3.9
2.5
15
PSRR = VOS, dm/ΔVS, G = 4
Unit
MΩ
pF
V
dB
2.7
Turn-On Time
Turn-Off Time
Rev. A
1.98
−1
0.2
1.0
0.1
0.3
3
0.1
2
Max
12
2.7
26
V
mA
µA
100
110
dB
dB
≥ −3
≤ −4
7
4
0.7
30
V
V
µA
µA
µs
µs
10
6
ADA4941-1
絶対最大定格
パッケージ内の消費電力(PD)は、静止消費電力と全出力での負
荷駆動に起因するパッケージ内の消費電力との和になります。
静止電力は、電源ピン(VS)間の電圧に静止電流(IS)を乗算して計
算されます。負荷駆動に起因する消費電力は、アプリケーショ
ンに依存します。各出力の負荷駆動に起因する電力は、負荷電
流とデバイスの対応する電圧降下の積として計算されます。す
べての負荷で消費される電力は、各負荷の消費電力の和に一致
します。これらの計算では RMS 電圧と RMS 電流を使用する必
要があります。
表4.
Parameter
Rating
Supply Voltage
Power Dissipation
Storage Temperature Range
Operating Temperature Range
Lead Temperature (Soldering 10 sec)
Junction Temperature
12 V
See Figure 3
−65°C to +125°C
−40°C to +85°C
300°C
150°C
上記の絶対最大定格を超えるストレスを加えるとデバイスに恒
久的な損傷を与えることがあります。この規定はストレス定格
の規定のみを目的とするものであり、この仕様の動作のセクシ
ョンに記載する規定値以上でのデバイス動作を定めたものでは
ありません。デバイスを長時間絶対最大定格状態に置くとデバ
イスの信頼性に影響を与えます。
熱抵抗
θJA はワーストケース条件で規定。すなわち銅プレーンに熱的に
接続された PCB 表面のパッド(存在する場合)にデバイスの露出
パドルをハンダ付けした状態で、自然空冷のもとで θJA を規定。
強制空冷を使うと、放熱量が増えるため、実効的に èJA がちいさ
くなります。さらに、メタル・パターン、スルー・ホール、グ
ラウンド・プレーン、電源プレーンとパッケージ・ピンが直接
接触する場合、これらのメタルによっても θJA が小さくなります。
パッケージ底面の露出パドルは、規定の θJA を実現するためには、
熱的に銅プレーンへ接続された PCB 表面のパッドへハンダ付け
する必要があります。
図 3 に、パッケージ内での安全な最大消費電力と周囲温度の関
係を、JEDEC 標準 4 層ボードに実装した 8 ピン SOIC (126℃/W)
パッケージと 8 ピン LFCSP (83°C/W)パッケージについて示しま
す。LFCSP の底面パドルは、PCB プレーンへ熱的に接続された
パッドへハンダ付けする必要があります。θJA 値は近似値です。
2.5
θJA
θJC
Unit
8-Lead SOIC on 4-Layer Board
126
28
C/W
8-Lead LFCSP with EP on 4-Layer Board
83
19
C/W
最大消費電力
ADA4941-1 のパッケージ内での安全な最大消費電力は、チップ
のジャンクション温度(TJ)上昇により制限されます。約 150℃の
ガラス遷移温度で、プラスチックの属性が変わります。この温
度規定値を一時的に超えた場合でも、パッケージからチップに
加えられる応力が変化して、ADA4941-1 のパラメータ性能が永
久的にシフトしてしまうことがあります。150℃のジャンクショ
ン温度を長時間超えると、シリコン・デバイス内に変化が発生
して、故障の原因になることがあります。
2.0
LFCSP
1.5
1.0
SOIC
0.5
0
–40
–20
0
20
40
60
80
AMBIENT TEMPERATURE (°C)
図3.最大消費電力対温度、4 層ボード
ESD の注意
ESD (electrostatic discharge) に敏感なデバイスです。4000 V にもなる静電気は人体や装置に蓄積され、検出されずに放
電することがあります。この製品は当社独自の ESD 保護回路を内蔵していますが、高エネルギの静電放電が発生す
ると、デバイスが永久的な損傷を受けることがあります。このため、性能低下または機能損失を防止するために、
ESD に対する適切な注意が必要です。
Rev. A
－ 6/23 －
100
120
05704-002
Package Type
MAXIMUM POWER DISSIPATION (W)
表5.熱抵抗
ADA4941-1
FB
1
8
IN
REF
2
7
DIS
V+
3
6
V–
OUT+
4
5
OUT–
05704-001
ピン配置およびピン機能説明
図4.ピン配置
表6.ピン機能の説明
ピン番号
記号
説明
1
FB
帰還入力
2
REF
リファレンス電圧入力
3
V+
正の電源
4
OUT+
非反転出力
5
OUT−
反転出力
6
V−
負の電源
7
DIS
ディスエーブル
8
IN
入力
Rev. A
－ 7/23 －
ADA4941-1
代表的な性能特性
VS = +5V
VS = ±5V
1
10
100
1000
FREQUENCY (MHz)
NORMALIZED CLOSED-LOOP GAIN (dB)
+25°C
10
100
1000
FREQUENCY (MHz)
05704-005
NORMALIZED CLOSED-LOOP GAIN (dB)
+85°C
1
100
2
1
0
–1
–2
–3
–4
–5
–6
–7
–8
–9
–10
–11
–12
–13
–14
–15
–16
0.1
VO, dm = 6V p-p
+85°C
–40°C
1
+25°C
10
図9.さまざまな温度での大信号周波数応答
RL, dm = 1kΩ
RL, dm = 5kΩ
RL, dm = 500Ω
1
10
100
1000
05704-006
NORMALIZED CLOSED-LOOP GAIN (dB)
10
VO, dm = 0.1V p-p
FREQUENCY (MHz)
図7.さまざまな抵抗負荷での小信号周波数応答
Rev. A
1
FREQUENCY (MHz)
図6.さまざまな温度での小信号周波数応答
2
1
0
–1
–2
–3
–4
–5
–6
–7
–8
–9
–10
–11
–12
–13
–14
–15
VS = +5V
VO, dm = 6V p-p
図8.さまざまな電源での大信号周波数応答
VO, dm = 0.1V p-p
–40°C
VS = ±5V
VO, dm = 12V p-p
FREQUENCY (MHz)
図5.さまざまな電源での小信号周波数応答
2
1
0
–1
–2
–3
–4
–5
–6
–7
–8
–9
–10
–11
–12
–13
–14
–15
–16
VS = +3V
VO, dm = 2V p-p
図10.さまざまな抵抗負荷での大信号周波数応答
－ 8/23 －
100
05704-008
VS = +3V
2
1
0
–1
–2
–3
–4
–5
–6
–7
–8
–9
–10
–11
–12
–13
–14
–15
–16
0.1
05704-007
VO, dm = 0.1V p-p
NORMALIZED CLOSED-LOOP GAIN (dB)
2
1
0
–1
–2
–3
–4
–5
–6
–7
–8
–9
–10
–11
–12
–13
–14
–15
–16
05704-004
NORMALIZED CLOSED-LOOP GAIN (dB)
特に指定がない限り、VS = 5 V、RL, dm = 1 kΩ、REF = 2.5 V、DIS = ロー・レベル、OUT+ は直接 FB へ接続 (G = 2)、TA = 25°C。
G = +2
G = +10
1
G = –2
10
100
FREQUENCY (MHz)
NORMALIZED GAIN (dB)
CL = 0pF
100
1000
FREQUENCY (MHz)
05704-011
G = +10
1
10
2
1
0
–1
–2
–3
–4
–5
–6
–7
–8
–9
–10
–11
–12
–13
–14
–15
–16
0.1
–70
VREF = 0.05V p-p
VO, dm = 0.1V p-p
VO, dm = 6V p-p
1
10
1000
100
VO, dm = 2V p-p
VREF = MIDSUPPLY
–80
–90
DISTORTION (dBc)
VS = ±5V
10
HD3
–110
RL = 2kΩ
–130
VS = +5V
1
–100
–120
VS = +3V
RL = 1kΩ
HD2
1000
–140
0.1
05704-012
NORMALIZED CLOSED-LOOP GAIN (dB)
VO, dm = 2V p-p
図15. さまざまな出力振幅での周波数応答
FREQUENCY (MHz)
RL = 500Ω
HD2
1
10
100
FREQUENCY (kHz)
図13.さまざまな電源での REF 入力小信号周波数応答
Rev. A
1000
FREQUENCY (MHz)
図12.さまざまな容量負荷での小信号周波数応答
2
1
0
–1
–2
–3
–4
–5
–6
–7
–8
–9
–10
–11
–12
–13
–14
–15
–16
100
図16.さまざまな負荷での歪みの周波数特性
－ 9/23 －
1000
05704-015
NORMALIZED CLOSED-LOOP GAIN (dB)
CL = 20pF
10
G = +2
G = –2
図14.さまざまなゲインでの大信号周波数応答
VO, dm = 0.1V p-p
1
VO, dm = 2V p-p
FREQUENCY (MHz)
図11.さまざまなゲインでの小信号周波数応答
2
1
0
–1
–2
–3
–4
–5
–6
–7
–8
–9
–10
–11
–12
–13
–14
–15
–16
G = +4
05704-014
G = +4
2
1
0
–1
–2
–3
–4
–5
–6
–7
–8
–9
–10
–11
–12
–13
–14
–15
–16
05704-013
VO, dm = 0.1V p-p
NORMALIZED CLOSED-LOOP GAIN (dB)
2
1
0
–1
–2
–3
–4
–5
–6
–7
–8
–9
–10
–11
–12
–13
–14
–15
–16
05704-010
NORMALIZED CLOSED-LOOP GAIN (dB)
ADA4941-1
ADA4941-1
図17.さまざまな電源での歪み対出力振幅 (G = +2)
–70
VO, dm = 2V p-p
VREF = MIDSUPPLY
–90
HD2
–100
–110
HD2
–120
1
VS = ±5V
10
1000
100
FREQUENCY (kHz)
G = +2
–140
0.1
0.12
10
1000
100
CL = 0pF
VOUT = 200mV p-p
OUTPUT VOLTAGE (V)
CL = 20pF
0.04
0
–0.04
–0.08
HD3
HD2
1
10
100
1000
05704-045
DISTORTION (dBc)
VO = 2V p-p
HD2
FREQUENCY (kHz)
–0.12
図19.さまざまな出力振幅での歪みの周波数特性
Rev. A
1
0.08
VO = 6V p-p
HD3
G = +4
HD3
図21.さまざまなゲインでの歪みの周波数特性
–60
–65
–80
–85
–90
–95
–100
–105
–110
–115
–120
–125
–130
–135
–140
0.1
HD3
FREQUENCY (kHz)
図18.さまざまな電源での歪みの周波数特性
–70
–75
G = –2
–130
VS = +5V
HD3
HD2
HD3
VS = +3V
05704-020
DISTORTION (dBc)
–80
–85
–90
–95
–100
–105
–110
–115
HD3
–120
–125 HD2
–130
–135
–140
0.1
–80
05704-017
–70
–75
VO, dm = 2V p-p
VREF = MIDSUPPLY
50ns/DIV
図22.さまざまな容量負荷での小信号過渡応答
－ 10/23 －
05704-022
–60
–65
DISTORTION (dBc)
図20.さまざまな電源での歪み対出力振幅 (G = -2)
ADA4941-1
0.12
VS = +3V
8
VOUT = 200mV p-p
VS = +5V OR VS = ±5V
OUTPUT VOLTAGE (V)
OUTPUT VOLTAGE (V)
VS = ±5V
VO, dm = 12V p-p
6
0.08
0.04
0
–0.04
VS = ±2.5V
VO, dm = 6V p-p
4
2
VS = ±1.5V
VO, dm = 2V p-p
0
–2
–4
–0.08
図23.さまざまな電源での小信号過渡応答
VS = ±5V
VO, dm = 12V p-p
ERROR = 2 × VIN – VO, dm
2
1.8
8
1.2
0.6
0
0
–2
–0.6
2 × VIN
–4
–1.2
–6
–0.6
05704-023
05704-021
–0.9
1µs/DIV
1
–1.2
8
INPUT × 2
6
OUTPUT
OUTPUT VOLTAGE (V)
OUTPUT VOLTAGE (V)
–0.3
図27.セトリング・タイム (0.005%)、VS = +5 V
2
0
–2
–4
–6
INPUT × 2
4
2
OUTPUT
0
–2
–4
–8
–6
1µs/DIV
05704-024
1µs/DIV
–12
–8
図25.入力オーバードライブ回復、VS = ±5 V
Rev. A
VO, dm
2 × VIN
3
4
–10
0
4
8
6
0.6
0.3
5
図24.セトリング・タイム (0.005%)、VS = ±5 V
10
ERROR = 2 × VIN – VO, dm
6
2
–2.4
12
0.9
VS = +5V
VO, dm = 6V p-p
7
–1.8
1µs/DIV
–8
1.2
図28.入力オーバードライブ回復、VS = +5 V
－ 11/23 －
05704-027
AMPLITUDE (V)
4
9
ERROR (mV) 1 DIV = 0.005%
6
2.4
AMPLITUDE (V)
VO, dm
図26.さまざまな電源での大信号過渡応答
ERROR (mV) 1 DIV = 0.005%
8
200ns/DIV
–8
05704-026
–0.12
05704-018
–6
50ns/DIV
ADA4941-1
0
0.18
±5V SUPPLIES, POSITIVE RAIL
–10
OUTPUT SATURATION VOLTAGE
WITH RESPECT TO RAIL (V)
–20
–30
PSRR (dB)
–40
+PSRR
–50
–60
–PSRR
–70
–80
–90
0.16
0.14
±5V SUPPLIES, NEGATIVE RAIL
0.12
+5V SUPPLIES, POSITIVE RAIL
0.10
+5V SUPPLIES, NEGATIVE RAIL
0.08
+3V SUPPLIES, POSITIVE RAIL
0.06
–100
0.1
1
10
100
1000
FREQUENCY (MHz)
0.04
–40
+3V SUPPLIES, NEGATIVE RAIL
–20
0
20
40
図29.電源除去比の周波数特性
120
ICC @ VS = ±5V
2.0
SUPPLY CURRENT (mA)
3.0
VS = +5V
2.5
VS = ±5V
2.0
VS = +3V
1.5
ICC @ VS = +3V
ICC @ VS = +5V
1.5
1.0
0.5
0
20
40
60
80
100
120
TEMPERATURE (°C)
–0.5
0.6
05704-029
–20
図30.電源電流の温度特性
1.0
1.2
1.4
1.6
1.8
2.0
図33.電源電流対ディスエーブル電圧
150
140
120
125
VOS_A2 = 10V
100
0.8
DISABLE INPUT VOLTAGE WITH RESPECT TO VS– (V)
05704-032
0
1.0
–40
100
FREQUENCY
VOS_A2 = 5V
75
VOS_A2 = 3V
80
VOS1
MEAN = –8µV
STD. DEV = 47µV
VOS2
MEAN = 11µV
STD. DEV = 20µV
NO. OF UNITS = 611
60
50
VOS_A1 10V
40
VOS_A1 = 5V
80
100
TEMPERATURE (°C)
120
0
OFFSET VOLTAGE (µV)
図31.差動出力オフセット電圧の温度特性
図34.差動出力オフセットの分布
－ 12/23 －
05704-033
60
80
100
120
140
160
180
200
40
60
20
20
40
0
–20
0
–20
20
–200
–180
–160
–140
–120
–100
–80
–60
–40
VOS_A1 = 3V
05704-030
25
0
–40
Rev. A
100
2.5
VPD = VS–
POWER SUPPLY CURRENT (mA)
80
図32.出力飽和電圧の温度特性
3.5
DIFFERENTIAL OUTPUT OFFSET (µV)
60
TEMPERATURE (°C)
05704-031
0.01
05704-028
–110
0.001
100
28
26
INPUT CURRENT NOISE (pA/√Hz)
24
10
22
20
18
16
14
12
10
8
6
4
1
10
100
1k
10k
100k
1M
10M
100M
FREQUENCY (Hz)
0
1
10
10k
100k
1M
図38.入力電流ノイズの周波数特性
2.65
3.5
VS = ±5V
VS = +5V
INPUT BIAS CURRENT (µA)
INPUT BIAS CURRENT (µA)
1k
FREQUENCY (Hz)
図35.差動出力電圧ノイズの周波数特性
2.60
100
05704-037
2
1
05704-034
DIFFERENTIAL OUTPUT VOLTAGE NOISE (nV/√Hz)
ADA4941-1
2.55
2.50
VS = +3V
2.45
3.0
2.5
VS = +3V
VS = ±5V
VS = +5V
2.0
–25
–10
5
20
35
50
65
80
95
110
125
TEMPERATURE (°C)
1.5
–0.5
05704-035
2.35
–40
0
0.5
1.0
1.5
2.0
2.5
3.0
3.5
4.0
4.5
5.0
5.5
6.0
6.5
7.0
7.5
8.0
8.5
9.0
9.5
10.0
INPUT VOLTAGE WITH RESPECT TO VS– (V)
05704-038
2.40
図36.さまざまな電源での入力バイアス電流の温度特性
図39.入力バイアス電流対入力電圧
3.3
VREF = VIN
3.0
REFERENCE I BIAS = 5V
2.9
REFERENCE IBIAS = 3V
2.8
2.7
–40
–20
0
20
40
60
80
100
TEMPERATURE (°C)
120
3.5
3.0
VS = +3V
VS = ±5V
VS = +5V
2.5
2.0
0
0.5
1.0
1.5
2.0
2.5
3.0
3.5
4.0
4.5
5.0
5.5
6.0
6.5
7.0
7.5
8.0
8.5
9.0
REFERENCE INPUT VOLTAGE WITH RESPECT TO VS– (V)
図37.REF 入力バイアス電流の温度特性
図40.REF 入力バイアス電流対 REF 入力電圧
Rev. A
10.0
9.5
－ 13/23 －
05704-039
REFERENCE INPUT BIAS CURRENT (µA)
REFERENCE I BIAS = 10V
3.1
05704-036
REFERENCE BIAS CURRENT (µA)
4.0
3.2
ADA4941-1
14
VS = ±5V
G=4
RF = 1kΩ
RL = ∞
DIS = HIGH
8
12
DISABLE INPUT CURRENT (µA)
DISABLED SUPPLY CURRENT (µA)
10
VS = ±5V
6
VS = +5V
4
VS = +3V
2
10
8
6
4
–20
0
20
40
60
80
100
120
TEMPERATURE (°C)
0
05704-040
0
–40
0
1
2
3
4
5
6
7
8
9
10
DISABLE INPUT VOLTAGE WITH RESPECT TO VS– (V)
図41.さまざまな電源でのディスエーブル電源電流の温度特性
05704-043
2
図44.ディスエーブル入力電流対ディスエーブル入力電圧
VO, dm
500mV/DIV
500mV/DIV
VO, dm
VPD
40µs/DIV
05704-044
05704-041
VPD
40µs/DIV
図42.ディスエーブルのアサート・タイム
図45.ディスエーブルのディアサート・タイム
–40
100
VIN = 50mV p-p
–50
10
VON
IMPEDANCE (Ω)
–70
–80
–90
10
100
1000
0.01
0.0001
0.001
05704-042
1
FREQUENCY (MHz)
VOP
0.01
0.1
1
10
100
FREQUENCY (MHz)
図43.ディスエーブル時の入力―出力間アイソレーションの周波数
特性
Rev. A
0.1
0.001
–100
–110
0.1
1
図46.シングルエンド出力インピーダンスの周波数特性
－ 14/23 －
05704-025
ISOLATION (dB)
–60
ADA4941-1
動作原理
VO , dm 
ADA4941-1 は、高分解能 ADC の駆動用に最適化されたシングル
エンド入力で差動出力の低消費電力アンプです。図 47 に、
ADA4941-1 の一般的な接続を示します。このアンプは、高精度
インバータ A2 を駆動する汎用アンプ A1 から構成されています。
A1 の負入力はピン 1 (FB)に接続されているため、ユーザがゲイ
ンを設定することができます。反転オペアンプ A2 が A1 出力の
正確な反転 VOP を発生して、出力信号 VON が発生されます。
OUT+
FB
8
IN
RF || RG
VG
VIN
OUT–
500Ω
3
+
VON
–
1
FB
8
IN
4
+
VOP
–
1kΩ
A2
REF
500Ω
OUT–
5
+
VON
–
6
–5V
VIN
基本動作
図48.両電源、G = 2.4、シングルエンド/差動変換アンプ
図 48 に、両電源接続の例を示します。この例では、 VG と
VREF を 0 V に設定し、外付けの RF と RG の回路により A1 の非
反転ゲイン = 1.2 を設定しています。この例では、レール to レ
ール出力ステージをフルに利用しています。ゲイン式は、
VOP − VON = 2.4(VIN)
(6)
ピン 8 に直列抵抗 825 Ω を接続すると、A1 の入力オフセット電
流で発生する電圧誤差が補償されます。A1 と A2 のリニア出力
範囲は、各電源レールの内側 200 mV まで伸びるため、±5 V 電
源で 19.2 V のピーク to ピーク差動出力電圧が可能になります。
図 47では、RG と RF が外部ゲイン設定回路を構成しています。
VG と VREF は、外部から加える電圧です。VO, cm を、出力同相
モード電圧として、VO, dm を差動モード出力電圧として、それぞ
れ定義します。次式は、図 47から導出することができます。

R 
R 
VON   VIN 1  F   VG  F   2(VREF)
RG 

 RG 
VS+
A1
825Ω
REF ピンに加えた電圧が、出力同相モード電圧として現れます。
REF ピンに加えた電圧は OUT+ ピンの電圧に影響を与えないこ
とに注意してください。このため、出力間には差動オフセット
が存在できますが、所望の出力同相モード電圧が入力されます。
たとえば、VOP = 3.5 V かつ VON = 1.5 V の場合、出力同相モー
ド電圧は 2.5 V になります。これは、両出力が 2.5 V である場合
と同じです。最初のケースでは、差動電圧 (すなわちオフセッ
ト) が 2.0 V で、後のケースでは、差動電圧が 0 V になります。
出力電圧を計算するときは、不要な差動オフセットを回避する
ために、差動モード電圧と同相モード電圧を同時に考慮する必
要があります。
1kΩ
+5V
VS–
2
図47.基本接続 (電源は省略)




OUT+
5
4.99kΩ
VREF

R
R 
VOP  VIN 1  F   VG  F
RG 

 RG
(5)
1kΩ
A2
REF
2
(4)
VO, dm = 2(VIN) − 2(VREF)
1kΩ
A1
(3)
05704-053
1
 VOP  VON 
VO , cm  
  VREF
2


05704-052
RG

  2(VREF)


RF = 0 とし、かつ RG を削除すると、式 3 は次のように簡単にな
ります。
4
+
VOP
–
1kΩ

R
  2VG  F

R

 G
OUT+
3
(1)
VIN
1
FB
8
IN
1kΩ
+5V
VS+
1kΩ
A1
6
VS–
2
(2)
4
+
VOP
–
A2
REF
500Ω
+2.5V
OUT–
5
+
VON
–
05704-054
RF
 R
VOP  VON  2(VIN )1  F
 RG
図49.+5V 単電源、G=2 のシングルエンド/差動変換アンプ
図 49 に A1 をユニティ・ゲイン・ホロワとして使った 5 V 単電
源接続を示します。REF ピンを 2.5 V に設定すると、出力同相
モード電圧が 2.5 V に設定されます。したがって、伝達関数は、
VOP − VON = 2(VIN) − 5 V
(7)
この場合、リニア出力電圧は A1 により制限されます。下側で
は、A1 出力の飽和が始まるため、VOP が 200 mV に近づくと線
形性の低下が生じます。上側では、A1 入力が飽和して、VIN が
4 V を超えると(VCC から 1 V 以内)、直線性が低下します。これ
Rev. A
－ 15/23 －
ADA4941-1
により、図 49に示す回路のリニア差動出力電圧が約 7.6 V p-p に
制限されます。
1.02kΩ
3
1
FB
8
IN
VS+
1kΩ
A1
A2
REF
VS–
2
6
402Ω
1kΩ
+5V
4
+
VOP
–
OUT–
500Ω
VIN
5
 R
VOP_error  1  F
 RG
+
VON
–
+2.5V
VON_error = −(VOP_error) + 2[VOS_A2 −
(IBP_A2)(RS_REF + 500)] + 1000(IBN_A2)
図50.5 V 電源、G = 5、シングルエンド/差動変換アンプ
図 50 に、G = 5 の 5 V 単電源接続を示します。RF と RG により
A1 のゲインを 2.5 に設定し、REF 入力での 2.5 V により 2.5 V 中
心の出力同相モード電圧を設定しています。伝達関数は次式で
表されます。
VOP − VON = 5(VIN) − 5 V
(8)
A1 と A2 の出力範囲により、図 50に示す回路の差動出力電圧が
約 8.4 V p-p に制限されます。
OUT+
IBN– A1
1
RG
8
VOS–A1
IBP– A1
A2
REF
2
RS–REF
500Ω
OUT–
VOS–A2
5
+
VON
–
IBP– A2
図51.DC 誤差の原因
差動出力電圧誤差 VO_error, dm は、次式のように VOP_error と
VON_error との差になります。
VO_error, dm = VOP_error − VON_error
VOP_error 
Rev. A
(11)
ΔV CM
ΔV S ΔVOUT


CMRR PSRR
AVOL
(12)
VOS_nom は、公称出力オフセット電圧 (ただし、CMRR、PSRR、
AVOL の影響を含みません)。
Δ は、状態の公称値からの変化。
VCM は入力同相モード電圧 (A1 の場合 IN の電圧、A2 の場合
REF の電圧)。
VS は電源電圧。
VOUT は、いずれかのオペアンプ出力。
図 51 に、DC 出力電圧誤差の主要な成分を示します。各出力に
ついて、総合誤差電圧は通常のオペアンプ概念を使って計算す
ることができます。式 9 は、VOP 出力に現れる DC 電圧誤差を
表します。
 RF
1 
 R
G

(RS_REF = 0 Ω)
ここで、
1kΩ
A1
VON_error =
−(VOP_error) + 2[VOS_A2] + (IOS)1000
V OS  V OS _nom 
05704-056
RS–IN
IN
4
IBN– A2
FB
A2 の入力オフセット電流により発生する DC 誤差を小さくする
ために、内部抵抗 500 Ω が内蔵されています。RS_REF = 0 Ω の
とき誤差が最小になります。この場合、式 10 は次のように簡単
になります。
+
VOP
–
1kΩ
(10)
ADA4941-1 の各アンプの出力オフセット電圧にも、有限な同相
モード除去比 (CMRR)、電源除去比 (PSRR)、DC オープン・ル
ープ・ゲイン (AVOL)の影響が含まれます。
DC 誤差の計算
RF

VOS _A1  ( I OS )RF (RS  RF || RG )


式 10 は、VON 出力の DC 電圧誤差を表します。
05704-055
665Ω
OUT+
仕様の表のデータを使う場合、誤差の計算で個々の入力バイア
ス電流の代わりに入力オフセット電流を使うと便利なことがあ
ります。入力オフセット電流は、2 つの入力バイアス電流間の
差として定義されます。この定義を使うと、各入力バイアス電
流を入力バイアス電流 IB と入力オフセット電流 IOS の平均を使
って、IBP、N = IB ± IOS/2 と表すことができます。RS = RF || RG のと
き、DC 誤差が最小になります。この場合、式 9 は次のように簡
単になります。

V OS _A1  ( I BP _A1)( RS _IN )  ( I BP _A1)RF


(9)
－ 16/23 －
ADA4941-1
表 7、表 8、表 9に、図 48、図 49、図 50に示す回路の誤差内訳
を示します。
RF = 1.0 kΩ、RG = 4.99 kΩ、RS_IN = 825 Ω、RS_REF = 0 Ω
図 52 に、ADA4941-1 の差動出力電圧誤差の主要な成分を示し
ます。差動出力ノイズの 2 乗平均電圧は、非反転チャンネル
(A1)のノイズ 2 乗平均電圧成分の 2 倍と、反転チャンネル (A2)
のノイズ 2 乗平均電圧項との和になります。
表7.図 48に示すアンプ(G = 2.4)の出力電圧誤差内訳
2
VO , dm _ n 
Error
Source
Typical
Value
VOP_error
VON_error
VO_dm_error
VOS_A1
IBP_A1
IBN_A1
VOS_A2
0.1 mV
3 µA
3 µA
0.1 mV
+0.12 mV
+2.48 mV
−2.48 mV
0 mV
−0.12 mV
−2.48 mV
+2.48 mV
+0.2 mV
+0.24 mV
−4.96 mV
+4.96 mV
+0.2 mV
2


R 
2 1  F   (vn _ A1)  2 
RG 


2


2
R 
1  F   (ip _ A1  RS )  2 in _ A1  RF 
R
G 


総合 VO_error, dm = 0.44 mV
2
RF = 0 Ω、RG = ∞、RS_IN = 0 Ω、RS_REF = 0 Ω
Typical
Value
VOS_A1
IBP_A1
IBN_A1
VOS_A2
0.1 mV
3 µA
3 µA
0.1 mV
VOP_error
+0.1 mV
+2.48 mV
−2.48 mV
0 mV
VON_error
−0.1 mV
−2.48 mV
+2.48 mV
+0.2 mV
2

Typical
Value
VOP_error
VON_error
VO_dm_error
VOS_A1
IBP_A1
IBN_A1
VOS_A2
0.1 mV
3 µA
3 µA
0.1 mV
+0.25 mV
+1.21 mV
−1.21 mV
0 mV
−0.25 mV
−1.21 mV
+1.21 mV
+0.2 mV
+0.5 mV
−2.4 mV
+2.4 mV
+0.2 mV
RF
OUT+
in–A2
in–A1
√4kTRG
√4kTRS
√4kT (1kΩ)
A1
2
RS–REF
√4kT (500Ω)
4
1kΩ
A2
500Ω
vn–A2
OUT–
5
+
VON
–
ip–A2
√4kT (RS–REF)
図52.ノイズ原因
Rev. A
2
(14)
表 10、表 11、表 12に、それぞれ図 48、図 49、図 50に示す回路
のノイズ成分と出力電圧ノイズを示します。
+
VOP
–
1kΩ
REF
ip–A1

vn_A1 とvn_A2は A1 と A2 の入力電圧ノイズで、各々の値は 2.1
nV/√Hz。
in_A1、in_A2、ip_A1、ip_A2はアンプ入力電流ノイズ項で、各々
の値は 1 pA/√Hz。
RS、RF、RG は、それぞれ外部ソース抵抗、帰還抵抗、ゲイン抵
抗。
kT はボルツマン定数と絶対温度の積で、室温での値は 4.2 x 10-21
W-s。
RS_REF は、REF ピンのソース抵抗。
05704-057
RS
2
A1 をユニティ・ゲイン・ホロワとして使う場合、出力電圧ノイ
ズ・スペクトル密度は最小の 10 nV/√Hz になります。電圧ゲイ
ンが高くなるほど、出力電圧ノイズも大きくなります。
√4kT (1kΩ)
vn–A1
 
8 kT (1000)  16 kT (500)  16 kT (RS _REF)
出力電圧ノイズ
IN

4 (ip _ A2 )( 500  RS _ REF)  1000 (in _ A2 ) 
総合 VO_error, dm = 0.7 mV
8
2
ここで、
Error
Source
RG

VON_n  4 vn_A2
表9.図 50に示すアンプ(G = 5)の出力電圧誤差内訳
FB
2


2
R 
4 kTRF  2  4 kTRG  F   2 
RG 

ここで、VON_n2 は次のように計算されます。
VO_dm_error
+0.2 mV
−4.96 mV
+4.96 mV
+0.2 mV
RF = 1.02 kΩ、RG = 665 Ω、RS_IN = 402 Ω、RS_REF = 0 Ω
1
(13)
2
総合 VO_error, dm = 0.4 mV
√4kTRF



2
R 
1  F   4 kTRS   VON _ n
RG 


表8.図 49に示すアンプの出力電圧誤差内訳
Error
Source


－ 17/23 －
ADA4941-1
表10.図 48に示す差動アンプ(G = 2.4)の出力電圧ノイズ
Noise Source
vn_A1
Typical Value
2.1 nV/√Hz
VOP Contribution (nV√Hz)
2.1
VON Contribution (nV√Hz)
2.1
VO, dm Contribution (nV√Hz)
4.2
ip_A1
0
0
0
0
in_A1
0
0
0
0
√4 kTRF
0
0
0
0
√4 kTRG
0
0
0
0
√4 kTRS
0
0
0
0
vn_inverter
9.2 nV/√Hz
0
9.2
9.2
√RS_REF
0
0
0
0
ip_A2 × RS_REF
0
0
0
0
Totals
2.1
9.4
10
RF = 1.0 kΩ、RG = 4.99 kΩ、RS = 825 Ω、RS_REF = 0 Ω。
vn_inverter = A2、内部 1 kΩ 帰還抵抗、500 Ω オフセット電流バランス抵抗のノイズ成分。
表11.図 49に示す差動アンプ(G = 2)の出力電圧ノイズ
Noise Source
vn_A1
Typical Value
2.1 nV/√Hz
VOP Contribution (nV√Hz)
2.1
VON Contribution (nV√Hz)
2.1
VO, dm Contribution (nV√Hz)
4.2
ip_A1
0
0
0
0
in_A1
0
0
0
0
√4 kTRF
0
0
0
0
√4 kTRG
0
0
0
0
√4 kTRS
0
0
0
0
vn_inverter
9.2 nV/√Hz
0
9.2
9.2
√RS_REF
0
0
0
0
ip_A2 × RS_REF
0
0
0
0
Totals
2.1
9.4
10
RF = 0 Ω、RG = ∞、RS = 0 Ω、RS_REF = 0 Ω。
表12.図 50に示す差動アンプ(G = 5)の出力電圧ノイズ
Noise Source
vn_A1
Typical Value
2.1 nV/√Hz
VOP Contribution (nV√Hz)
5.25
VON Contribution (nV√Hz)
5.25
VO, dm Contribution (nV√Hz)
10.5
ip_A1
1 pA/√Hz
1
1
2
in_A1
1 pA/√Hz
1
1
2
√4 kTRF
4 nV/√Hz
4
4
8
√4 kTRG
3.26 nV/√Hz
4.9
4.9
9.8
√4 kTRS
2.54 nV/√Hz
6.54
6.54
13.1
vn_inverter
9.2 nV/√Hz
0
9.2
9.2
√RS_REF
0
0
0
0
ip_A2 × RS_REF
0
0
0
0
Totals
10.7
14.1
23.1
RF = 1.02 kΩ、RG = 665 Ω、RS = 402 Ω、RS_REF = 0 Ω。
Rev. A
－ 18/23 －
ADA4941-1
周波数応答とクローズド・ループ・ゲインの関係
ADA4941-1 で使用されているオペアンプは、図 53 に示す積分器
応答で近似できるオープン・ループ周波数応答を持つ電圧帰還
型です。


 (17)



A1 の周波数応答は、式 15 で表される外部帰還回路に依存しま
す。したがって、全体の差動出力電圧は、
60


1
VO, dm = VOP − VON = VOP + VOP × 

f
 1  25 MHz

40
fcr = 50MHz
20
0
0.001
0.01
0.1
1
10
FREQUENCY (MHz)
100


1
1 

f
 1  25 MHz

各アンプについて、周波数応答は次式で近似できます。





 RF  
1

VO _A1  VIN  1 


R
 RF  RG  f 
G  

1



  R

G
 fcr 
 
(15)
(18)







(19)






各項を乗算して、無視できる項を除去すると、次の近似が得ら
れます。
 R 
VO , dm  VIN 1  F  
 RG 
(非反転応答)





  RF  
1

VO _A2  VIN  


R


 G   1  RF  RG  f 

  R

G
 fcr 
 









RF  
1


VO , dm  VIN  1 
 R  R 
R
f
G  

G
1 F

  R
50
MHz
G

 
図53.ADA4941-1 オペアンプの
オープン・ループ・ゲイン周波数特性
(16)
(反転応答)
fCR は、アンプのゲイン帯域幅周波数 図 53 のオープン・ルー
プ・ゲイン = 1 の場合)。両アンプの fCR は約 50 MHz。
Rev. A






1
1



VO _ A 2   VIN  


VOP


2 f 
f
1

1


25
MHz
50
MHz



80
05704-062
OPEN-LOOP GAIN (dB)
100
反転アンプ A2 は固定帰還回路を持っています。伝達関数は次
式で近似されます。






2






f
f
 1   RF  RG  





1


  R
 25 MHz  

50
MHz
G


 
 
(20)
この伝達関数には 2 つの極が存在し、低周波数側の極が差動ア
ンプの帯域幅を制限します。VOP を IN− に接続すると(A1 がユ
ニティ・ゲイン・ホロワ)、反転チャンネルの 25 MHz のクロー
ズド・ループ帯域幅により、全体の帯域幅が制限されます。A1
がこれより高いノイズ・ゲインで動作すると、帯域幅はノイ
ズ・ゲイン (1 + RF/RG)に反比例する A1 のクローズド・ループ帯
域幅により制限されます。たとえば、外部帰還回路によりノイ
ズ・ゲイン = 10 を設定すると、帯域幅は 5 MHz に低下します。
－ 19/23 －
ADA4941-1
アプリケーション
概要
ADA4941-1 は、高分解能 ADC の駆動用に最適化された、調整可
能なゲインを持つシングルエンド/差動変換電圧アンプです。シ
ングルエンド/差動変換ゲインは、2 本の外付け抵抗 RF と RG か
らなる帰還回路により制御されます。
REF ピンの使用
REF ピンは反転パス内で出力ベース・ラインを設定し、入力信
号のリファレンスとして使われます。大部分のアプリケーショ
ンでは、REF ピンは入力信号の中心レベルに設定されます。こ
のレベルは多くの場合、電源の中心でもあります。バイポーラ
信号で両電源の場合、REF は一般にグラウンドに設定されます。
単電源アプリケーションでは、REF を入力信号中心レベルに設
定すると、差動オフセットが最小になる最適な出力ダイナミッ
クレンジ性能が得られます。REF 入力のみが反転信号パスまた
は VON に影響を与えることに注意してください。
大部分のアプリケーションでは、各出力に同じ DC 同相モー
ド・レベルを持つ差動出力信号が必要とされます。VOP―VON
間の信号が、レベルは期待通りですが、両出力間で同相モード
電圧が一致しないこともあります。このタイプの信号では、ア
ンプの出力ダイナミックレンジを最適に使用できないため使用
されません。
VIN を入力ピンに加えられた電圧として定義すると、2 つの信
号パスの式は式 21 と式 22 で与えられます。
VOP = VIN
(21)
VON = −VIN + 2 (REF)
(22)
REF 電圧が入力信号の中心レベルに設定されると、2 つの出力
信号は、最小オフセットを持ち、いずれか大きい方を直接表し
ます。REF 電圧をそれ以外の値に設定すると、2 つの出力間に
オフセットが発生します。
REF ピンの最適な使用方法は、10 V 電源を使用する単電源と
2V～7V で変化する入力信号を考察すると、さらに詳しく理解
できます。入力信号の中心レベルが電源の中心に一致しない 4.5
V の場合がこのケースに該当します。REF 入力を 4.5 V に設定
し、オフセットを無視すると、式 21 と式 22 を使って結果を計
算することができます。入力信号が 4.5 V の電源中心にある場
合、OUT+は VON と同様に 4.5 V になります。これは差動出力
電圧が 0 であるベース・ライン状態にあると見なすことができ
ます。入力が 7 V に上昇すると、VOP が入力に追従して 7 V に
なり、VON は 2 V に低下します。これは、差動出力電圧が 5 V
である正のピーク信号と見ることができます。入力信号が 2 V
に低下すると、VOP は再び追従して 2 V になり、VON は 7 V に
上昇します。これは、差動出力電圧が −5 V である負のピーク信
号と見ることができます。得られる差動出力電圧は 10 V p-p に
なります。
前の説明は、シングルエンド/差動変換ゲイン = 2 が実現される
方法を示しています。
内部帰還回路の消費電力
従来型オペアンプは帰還エレメントを内蔵していませんが、
ADA4941-1 は内部帰還ループを構成する 2 本の 1 kΩ 抵抗を内
蔵しています。これらの抵抗で消費される電力は、デバイスの
全消費電力計算に含める必要があります。状況によっては、こ
れらの抵抗で消費される電力がデバイスの静止消費電力に匹敵
することがあります。たとえば、±5 V 電源を使用し、REF ピン
をグラウンドへ、OUT−を+4 VDC へ、それぞれ接続すると、各
1 kΩ 抵抗には 4 mA 流れて、16 mW を消費し、合計 32 mW に
なります。これは静止電力に匹敵するため、デバイス全体の消
費電力計算に含める必要があります。AC 信号の場合は、rms 解
析が必要です。
ディスエーブル機能
ADA4941-1 には、デバイスが動作しないとき消費電力を小さく
するためにアサートできるディスエーブル機能があります。デ
ィスエーブル機能をアサートすると、デバイス出力が高インピ
ーダンス状態またはスリー・ステート状態にならなくなります。
ディスエーブル機能はアクティブ・ハイです。ハイ・レベルと
ロー・レベルの電圧については仕様の表を参照してください。
Rev. A
－ 20/23 －
ADA4941-1
3 極 Sallen-Key フィルタの追加
ADA4941-1 の非反転アンプは、Sallen-Key フィルタのバッファ
アンプとして使うことができます。ADC の前で信号帯域幅を制
限するための 3 極ローパス・フィルタをデザインすることがで
きます。入力信号は先に非反転ステージを通過して、ここでフ
ィルタされます。フィルタされた信号は反転ステージを通過して、
相補出力が発生されます。
図 54 に、−3 dB カットオフ周波数が 100 kHz の、3 極 Sallen-Key
ローパス・フィルタを示します。A1 の入力オフセット電流によ
り発生する DC 誤差を小さくするために、1.69 kΩ の抵抗が使用
されています。出力の受動 RC フィルタは、一般に駆動される
ADC コンバータが必要としています。フィルタの周波数応答を
図 55に示します。
OUT+
3
10nF
562Ω
562Ω
1.69kΩ 1
562Ω
8
FB
VS+
6
3.9nF
560pF
OUT–
A2
REF
+
VO, dm
–
0.1µF
1kΩ
VS–
2
33Ω
2.7nF
1kΩ
+5V
A1
IN
4
5
33Ω
2.7nF
500Ω
–5V
0.1µF
05704-058
VIN
図54.100 kHz のカットオフ周波数を持つ Sallen-Key ローパス・フィルタ
0
VO, dm = 3V p-p
–10
–20
VO, dm/VIN (dB)
–30
–40
–50
–60
–70
–80
100
1k
10k
100k
1M
FREQUENCY (Hz)
図55.図 54に示す回路の周波数応答
Rev. A
－ 21/23 －
10M
100M
05704-059
–90
–100
10
ADA4941-1
AD7687 ADC の駆動
ゲイン-2 の構成
ADA4941-1 は、AD7687のような高分解能 ADC に対する優れた
ドライバ です(図 56参照)。この例には、図 54に示す Sallen-Key
ローパス・フィルタが含まれていますが必須ではありません。
図 56に示す 回路では、0 V～3 V で変化するシングルエンド信号
を入力します。
ADA4941-1 は、ゲイン = −2 と呼ばれる構成で動作することがで
きます。 明らかに、ゲイン = +2 の 回路の出力を単純に交換す
ることでゲイン = −2 を実現できますが、ここで説明する構成は
これと異なります。この構成は、入力アンプ A1 が通常の非反
転モードではなく反転アンプとして動作することを強調するた
めに、負ゲインを持つと呼ばれます。名前の通り、VIN から VO,
dm までの電圧ゲインは−2 V/V になります。 ±5 V 電源を使用し
たゲイン = −2 の構成については、図 57を参照してください。
ADR443は、AD8032 アンプの 1 つでバッファされた安定で低ノ
イズの 3 V リファレンスを提供し、AD7687 REF 入力に接続さ
れて、6 V の差動入力フルスケール・レベルを提供します。 ま
た、このリファレンス電圧は 1/2 倍され、バッファされて、
ADA4941-1 に対して 1.5 V の電源中心 REF レベル を与えます。
ゲイン = −2 の構成は、入力同相モード電圧が一定レベルに維持
されているために、大きな入力振幅を持つアプリケーションで
最も有効です。したがって、信号サイズ は出力振幅限界により
制約されます。ゲイン = −2 では、RG に等しい入力抵抗が小さ
くなります。
+5V
0.1µF
OUT+
1kΩ
3
10nF
562Ω
562Ω
FB
VS+
VS– ADA4941-1
2 REF 500Ω
6
VIN
0V TO 3V
3.9nF
560pF
2
0.1µF
VIN
VOUT
GND
5
33Ω
2.7nF
4
IN– GND
REF
5
1
10µF
0.1µF
6
3
0.1µF
2
4
8
1
1/2
4 AD8032
10µF
1kΩ
1kΩ
5
6
7
1/2
AD8032
図56.AD7687 ADC を駆動する ADA4941-1
RF
1kΩ
OUT+
VIN
1
FB
8
IN
1kΩ
+5V
VS+
6
VS–
2
+
VO, dm
–
1kΩ
A1
500Ω
4
A2
REF
500Ω
–5V
図57.ゲイン-2 の構成
－ 22/23 －
OUT–
5
05704-061
3
RG
1kΩ
Rev. A
IN+ VDD
0.1µF
+5V
+5V
10µF
2
3
AD7687
OUT–
A2
–5V
ADR443
2.7nF
0.1µF
1kΩ
A1
IN
8
33Ω
05704-060
562Ω
1.69kΩ 1
4
ADA4941-1
外形寸法
5.00 (0.1968)
4.80 (0.1890)
5
4
1.27 (0.0500)
BSC
0.25 (0.0098)
0.10 (0.0040)
COPLANARITY
0.10
SEATING
PLANE
6.20 (0.2441)
5.80 (0.2284)
1.75 (0.0688)
1.35 (0.0532)
0.51 (0.0201)
0.31 (0.0122)
0.50 (0.0196)
0.25 (0.0099)
45°
D05704-0-3/09(A)-J
8
1
8°
0°
0.25 (0.0098)
0.17 (0.0067)
1.27 (0.0500)
0.40 (0.0157)
COMPLIANT TO JEDEC STANDARDS MS-012-A A
CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
012407-A
4.00 (0.1574)
3.80 (0.1497)
図58.8 ピン標準スモール・アウトライン・パッケージ[SOIC_N]
ナロー・ボディ(R-8)
寸法: mm (インチ)
図59.8 ピン・リードフレーム・チップ・スケール・パッケージ [LFCSP_VD]
3 mm × 3 mm ボディ、極薄、デュアル・リード (CP-8-2)
寸法: mm
オーダー・ガイド
Model
Temperature Range
Package Description
Package Option
Ordering Quantity
ADA4941-1YRZ1
ADA4941-1YRZ-RL1
−40°C to +125°C
−40°C to +125°C
8-Lead SOIC_N
8-Lead SOIC_N
R-8
R-8
98
2,500
ADA4941-1YRZ-R71
ADA4941-1YCPZ-R21
ADA4941-1YCPZ-RL1
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
8-Lead SOIC_N
8-Lead LFCSP_VD
8-Lead LFCSP_VD
R-8
CP-8-2
CP-8-2
1,000
250
5,000
H0C
H0C
ADA4941-1YCPZ-R71
−40°C to +125°C
8-Lead LFCSP_VD
CP-8-2
1,500
H0C
1
Z = RoHS 準拠製品.
Rev. A
－ 23/23 －
Branding