日本語版

超低歪み低消費電力
低ノイズ高速オペアンプ
ADA4857-1/ADA4857-2
接続図
特長
高速
ADA4857-1
TOP VIEW
(Not to Scale)
−3 dB 帯域幅: 850 MHz (G = +1、RL = 1 kΩ、LFSCP)
PD 1
8 +VS
FB 2
7 OUT
スルー・レート: 2800 V/µs
–IN 3
6 NC
+IN 4
5 –VS
07040-001
−3 dB 帯域幅: 750 MHz (G = +1、RL = 1 kΩ、SOIC)
低歪み: 10 MHz で−88 dBc (G = +1、RL = 1 kΩ)
NC = NO CONNECT
低消費電力:アンプあたり 5 mA、10 V
図 1.8 ピン LFCSP (CP)
低ノイズ: 4.4 nV/√Hz
広い電源電圧範囲: 5 V～10 V
ADA4857-1
パワーダウン機能
3 mm × 3 mm の 8 ピン LFCSP (シングル)、8 ピン SOIC (シングル)、
または 4 mm × 4 mm の 16 ピン LFCSP (デュアル)パッケージを採
用
FB 1
8
PD
–IN 2
7
+VS
+IN 3
6
OUT
–VS 4
5
NC
NC = NO CONNECT
アプリケーション
07040-002
TOP VIEW
(Not to Scale)
図 2.8 ピン SOIC (R)
計測機器
IF アンプおよびベースバンド・アンプ
ADA4857-2
アクティブ・フィルタ
+IN1 2
12 –VS1
11 NC
NC 3
10 +IN2
–VS2 4
9 –IN2
FB2 8
PD2 7
+VS2 6
OUT2 5
–IN1 1
NC = NO CONNECT
07040-003
14 +VS1
13 OUT1
16 FB1
DAC バッファ
15 PD1
TOP VIEW
(Not to Scale)
ADC ドライバ
図 3.16 ピン LFCSP (CP)
概要
ADA4857 は、低歪み、低ノイズ、高スルー・レートを持つユニ
ティ・ゲイン安定な電圧帰還の高速アンプです。ADA4857 は
10 MHz で−88 dBc のスプリアスフリー・ダイナミック・レンジ
(SFDR)を持つため、超音波、ATE、アクティブ・フィルタ、
ADC ドライバなどの多様なアプリケーションに対する最適なソ
リューションです。アナログ・デバイセズの独自な次世代
XFCB 製造プロセスと技術革新的なアーキテクチャにより、こ
のような高性能アンプが可能になりました。
Rev. 0
ADA4857 は、850 MHz の帯域幅と 2800 V/µs のスルー・レート
を持ち、15 ns 以内で 0.1%へ整定します。ADA4857 は広い電源
電圧範囲(5 V～10 V)を持つため、広いダイナミック・レンジ、
高精度、高速動作を必要とするシステムに対する最適な候補で
す。
ADA4857-1 アンプは、3 mm × 3 mm の 8 ピン LFCSP または標準
の 8 ピン SOIC パッケージを採用しています。ADA4857-2 は、4
mm × 4 mm の 16 ピン LFSCP パッケージを採用しています。
LFCSP には、PCB への低い熱抵抗パスを提供する露出パドルが
ついています。このパスにより熱転送効率が良くなり、信頼性
が 向 上 し ま す 。 ADA4857 は 拡 張 工 業 用 温 度 範 囲 (−40°C ～
+125°C)で動作します。
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に
関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、
アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様
は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
©2008 Analog Devices, Inc. All rights reserved.
本
社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪 MT ビル 2 号
電話 06（6350）6868
ADA4857-1/ADA4857-2
目次
特長 ...................................................................................................... 1
代表的な性能特性 .............................................................................. 8
アプリケーション .............................................................................. 1
テスト回路 ........................................................................................ 14
接続図 .................................................................................................. 1
アプリケーション情報 .................................................................... 15
概要 ...................................................................................................... 1
PD ピンの動作 .............................................................................. 15
改訂履歴 .............................................................................................. 2
容量負荷についての注意 ............................................................ 15
仕様 ...................................................................................................... 3
さまざまなゲインに対する推奨値 ............................................ 15
±5 V 電源 ......................................................................................... 3
ノイズ ........................................................................................... 16
+5 V 電源 ......................................................................................... 4
回路の注意事項 ............................................................................ 16
絶対最大定格 ...................................................................................... 5
PCB レイアウト ........................................................................... 16
熱抵抗.............................................................................................. 5
電源のバイパス ............................................................................ 16
最大消費電力 .................................................................................. 5
グラウンド接続 ............................................................................ 16
ESD の注意 ..................................................................................... 5
外形寸法 ............................................................................................ 17
ピン配置およびピン機能説明........................................................... 6
オーダー・ガイド ........................................................................ 18
改訂履歴
5/08—Revision 0: Initial Version
Rev. 0
－ 2/18 －
ADA4857-1/ADA4857-2
仕様
±5 V 電源
特に指定のない限り、TA = 25°C、G = +2、RG = RF = 499 Ω、RL = 1 kΩ (グラウンドへ接続)、PD =未接続。
表 1.
Parameter
DYNAMIC PERFORMANCE
–3 dB Bandwidth (LFCSP/SOIC)
Full Power Bandwidth
Bandwidth for 0.1 dB Flatness (LFCSP/SOIC)
Slew Rate (10% to 90%)
Settling Time to 0.1%
NOISE/Harmonic PERFORMANCE
Harmonic Distortion
Input Voltage Noise
Input Current Noise
Conditions
Min
Typ
G = +1, VOUT = 0.2 V p-p
G = +1, VOUT = 2 V p-p
G = +2, VOUT = 0.2 V p-p
G = +1, VOUT = 2 V p-p, THD < −40 dBc
G = +2, VOUT = 2 V p-p, RL = 150 Ω
G = +1, VOUT = 4 V step
G = +2, VOUT = 2 V step
650
850/750
600/550
400/350
110
75/90
2800
15
MHz
MHz
MHz
MHz
MHz
V/µs
ns
−108
−108
−88
−93
−65
−62
4.4
1.5
dBc
dBc
dBc
dBc
dBc
dBc
nV/√Hz
pA/√Hz
f = 1 MHz, G= +1, VOUT = 2 V p-p (HD2)
f = 1 MHz, G= +1, VOUT = 2 V p-p (HD3)
f = 10 MHz, G= +1, VOUT = 2 V p-p (HD2)
f = 10 MHz, G= +1, VOUT = 2 V p-p (HD3)
f = 50 MHz, G= +1, VOUT = 2 V p-p (HD2)
f = 50 MHz, G= +1, VOUT = 2 V p-p (HD3)
f = 100 kHz
f = 100 kHz
DC PERFORMANCE
Input Offset Voltage
Input Offset Voltage Drift
Input Bias Current
Input Bias Current Drift
Input Bias Offset Current
Open-Loop Gain
PD (Power-Down) Pin
PD Input Voltage
Turn-Off Time
Turn-On Time
PD Pin Leakage Current
INPUT CHARACTERISTICS
Input Resistance
Input Capacitance
Input Common-Mode Voltage Range
Common-Mode Rejection Ratio
OUTPUT CHARACTERISTICS
Output Overdrive Recovery Time
Output Voltage Swing
Output Current
Short-Circuit Current
Capacitive Load Drive
±2
±4.5
Unit
mV
VOUT = −2.5 V to +2.5 V
2.3
−2
24.5
50
57
Chip powered down
Chip enabled
50% off PD to <10% of final VOUT, VIN = 1 V, G = +2
50% off PD to <10% of final VOUT, VIN = 1 V, G = +2
Chip enabled
Chip powered down
≥(VCC − 2)
≤(VCC − 4.2)
55
33
58
80
V
V
µs
ns
µA
µA
Common mode
Differential mode
Common mode
8
4
2
±4
−86
MΩ
MΩ
pF
V
dB
10
±4
±3.7
50
125
10
ns
V
V
mA
mA
pF
−78
VCM = ±1 V
VIN = ±2.5 V, G = +2
RL = 1 kΩ
RL = 100 Ω
Sinking and sourcing
30% overshoot, G = +2
POWER SUPPLY
Operating Range
Quiescent Current
4.5
Quiescent Current (Power Down)
PD ≥ VCC − 2 V
Positive Power Supply Rejection
Negative Power Supply Rejection
+VS = 4.5 V to 5.5 V, −VS = −5 V
+VS = 5 V, −VS = −4.5 V to −5.5 V
Rev. 0
Max
－ 3/18 －
−59
−65
−3.3
µV/°C
µA
nA/°C
nA
dB
5
10.5
5.5
V
mA
350
450
µA
−62
−68
dB
dB
ADA4857-1/ADA4857-2
+5 V 電源
特に指定のない限り、TA = 25°C、G = +2、RG = RF = 499 Ω、RL = 1 kΩ (電源中心へ接続)、PD =未接続。
表 2.
Parameter
DYNAMIC PERFORMANCE
–3 dB Bandwidth (LFCSP/SOIC)
Full Power Bandwidth
Bandwidth for 0.1 dB Flatness (LFCSP/SOIC)
Slew Rate (10% to 90%)
Settling Time to 0.1%
NOISE/HARMONIC PERFORMANCE
Harmonic Distortion
Input Voltage Noise
Input Current Noise
Conditions
Min
Typ
G = +1, VOUT = 0.2 V p-p
G = +1, VOUT = 2 V p-p
G = +2, VOUT = 0.2 V p-p
G = +1, VOUT = 2 V p-p, THD < −40 dBc
G = +2, VOUT = 2 V p-p, RL = 150 Ω
G = +1, VOUT = 2 V step
G = +2, VOUT = 2 V step
595
800/750
500/400
360/300
95
50/40
1500
15
MHz
MHz
MHz
MHz
MHz
V/µs
ns
−92
−90
−81
−71
−69
−55
4.4
1.5
dBc
dBc
dBc
dBc
dBc
dBc
nV/√Hz
pA/√Hz
f = 1 MHz, G= +1, VOUT = 2 V p-p (HD2)
f = 1 MHz, G= +1, VOUT = 2 V p-p (HD3)
f = 10 MHz, G= +1, VOUT = 2 V p-p (HD2)
f = 10 MHz, G= +1, VOUT = 2 V p-p (HD3)
f = 50 MHz, G= +1, VOUT = 2 V p-p (HD2)
f = 50 MHz, G= +1, VOUT = 2 V p-p (HD3)
f = 100 kHz
f = 100 kHz
DC PERFORMANCE
Input Offset Voltage
Input Offset Voltage Drift
Input Bias Current
Input Bias Current Drift
Input Bias Offset Current
Open-Loop Gain
PD (Power-Down) Pin
PD Input Voltage
Turn-Off Time
Turn-On Time
PD Pin Leakage Current
INPUT CHARACTERISTICS
Input Resistance
Input Capacitance
Input Common-Mode Voltage Range
Common-Mode Rejection Ratio
OUTPUT CHARACTERISTICS
Overdrive Recovery Time
Output Voltage Swing
Output Current
Short-Circuit Current
Capacitive Load Drive
±1
±4.2
Unit
mV
VOUT = 1.25 V to 3.75 V
4.6
−1.7
24.5
50
57
Chip powered down
Chip enabled
50% off PD to <10% of final VOUT, VIN = 1 V, G = +2
50% off PD to <10% of final VOUT, VIN = 1 V, G = +2
Chip enable
Chip powered down
≥(VCC − 2)
≤(VCC − 4.2)
38
30
8
30
V
V
µs
ns
µA
µA
Common mode
Differential mode
Common mode
8
4
2
1 to 4
−84
MΩ
MΩ
pF
V
dB
15
1 to 4
1.1 to 3.9
50
75
10
ns
V
V
mA
mA
pF
−76
VCM = 2 V to 3 V
G = +2
RL = 1 kΩ
RL = 100 Ω
Sinking and sourcing
30% overshoot, G = +2
POWER SUPPLY
Operating Range
Quiescent Current
4.5
Quiescent Current (Power Down)
PD ≥ VCC − 2 V
Positive Power Supply Rejection
Negative Power Supply Rejection
+VS = 4.5 V to 5.5 V, −VS = 0 V
+VS = 5 V, −VS = −0.5 V to +0.5 V
Rev. 0
Max
－ 4/18 －
−58
−65
−3.3
µV/°C
µA
nA/°C
nA
dB
4.5
10.5
5
V
mA
250
350
µA
−62
−68
dB
dB
ADA4857-1/ADA4857-2
絶対最大定格
パッケージ内の消費電力(PD)は、静止消費電力と ADA4857 出力
での負荷駆動に起因するチップ内の消費電力との和になります。
静止電力は、電源ピン(VS)間の電圧に静止電流(IS)を乗算して計
算されます。
表 3.
11 V
Power Dissipation
See Figure 4
Common-Mode Input Voltage
−VS + 0.7 V to +VS − 0.7 V
Differential Input Voltage
±VS
Exposed Paddle Voltage
Storage Temperature Range
Operating Temperature Range
−VS
−65°C to +125°C
−40°C to +125°C
Lead Temperature (Soldering, 10 sec)
300°C
Junction Temperature
150°C
PD =静止電力 + (合計駆動電力 −負荷電力)
V V
 V 2
PD  V S  I S    S  OUT  – OUT
RL 
RL
 2
上記の絶対最大定格を超えるストレスを加えるとデバイスに恒
久的な損傷を与えることがあります。この規定はストレス定格
の規定のみを目的とするものであり、この仕様の動作の節に記
載する規定値以上でのデバイス動作を定めたものではありませ
ん。デバイスを長時間絶対最大定格状態に置くとデバイスの信
頼性に影響を与えます。
熱抵抗
θ JA はワーストケース条件で規定。すなわち表面実装パッケー
ジの場合、デバイスを回路ボードにハンダ付けした状態で規定。
表 4.
Package Type
θJA
θJC
Unit
8-Lead SOIC
8-Lead LFCSP
16-Lead LFSCP
115
94.5
68.2
15
34.8
19
°C/W
°C/W
°C/W
RMS 出力電圧についても検討する必要があります。単電源動作
の場合のように RL が-VS を基準とすると、合計駆動電力は VS×
IOUT になります。rms 信号レベルが不確定の場合は、電源電圧の
中点を基準とする RL に対して VOUT = VS /4 とするときの、ワー
スト・ケースを検討します。
PD  V S  I S  
VS / 42
RL
-VS を基準とする RL を使う単電源動作では、ワースト・ケース
は VOUT = VS /2 となります。
強制空冷により熱放散が大きくなるため、θJA が小さくなります。
また、メタル・パターン、スルー・ホール、グラウンド・プレ
ーン、電源プレーンと、パッケージ・ピンおよび露出パドルが
直接接触する場合、これらのメタルによってもθ JA が小さくな
ります。
図 4 に、パッケージ内での安全な最大消費電力と周囲温度の関
係を、JEDEC 標準 4 層ボードに実装した SOIC と LFCSP パッケ
ージについて示します。θJA 値は近似値です。
3.0
最大消費電力
AD4857 のパッケージ内での安全な最大消費電力は、チップの
ジャンクション温度(TJ)上昇により制限されます。約 150℃のガ
ラス遷移温度で、プラスチックの属性が変わります。この温度
規定値を一時的に超えた場合でも、パッケージからチップに加
えられる応力が変化して、AD4857 のパラメータ性能を永久的
にシフトしてしまうことがあります。175℃の接合温度を長時間
超えると、シリコン・デバイスに変化が生じて、機能の低下ま
たは喪失の原因になることがあります。
2.5
2.0
ADA4857-2 (LFCSP)
1.5
1.0
ADA4857-1 (LFCSP)
0.5
ADA4857-1 (SOIC)
0
–40 –30 –20 –10 0 10 20 30 40 50 60 70 80 90 100 110 120
AMBIENT TEMPERATURE (°C)
07040-004
Rating
Supply Voltage
MAXIMUM POWER DISSIPATION (W)
Parameter
図 4.4 層ボードでの最大消費電力の温度特性
ESD の注意
ESD（静電放電）の影響を受けやすいデバイ
スです。 電 荷を 帯 び たデ バ イ スや 回 路 ボー ド
は、検知されないまま放電することがあります。
本製品は当社独自の特許技術である ESD 保護回
路を内蔵してはいますが、デバイスが高エネルギ
ーの静電放電を被った場合、損傷を生じる可能性
があります。したがって、性能劣化や機能低下を
防止するため、ESD に対する適切な予防措置を
講じることをお勧めします。
Rev. 0
－ 5/18 －
ADA4857-1/ADA4857-2
ピン配置およびピン機能説明
TOP VIEW
(Not to Scale)
8 +VS
–IN 2
6 NC
5 –VS
+IN 4
NC = NO CONNECT
8
ADA4857-1
PD
+VS
TOP VIEW
+IN 3 (Not to Scale) 6 OUT
5 NC
–VS 4
7 OUT
07040-005
FB 2
–IN 3
ADA4857-1
NC = NO CONNECT
図 5.8 ピン LFCSP のピン配置
表 5.8 ピン LFCSP のピン機能説明
7
07040-006
FB 1
PD 1
図 6.8 ピン SOIC ピン配置
表 6.8 ピン SOIC のピン機能説明
ピン番号
記号
説明
1
PD
パワーダウン
2
FB
帰還
3
−IN
4
ピン番号
記号
説明
1
FB
帰還
2
−IN
反転入力
反転入力
3
+IN
非反転入力
+IN
非反転入力
4
−VS
負電源
5
−VS
負電源
5
NC
未接続
6
NC
未接続
6
OUT
出力
7
OUT
出力
7
+VS
正電源
8
+VS
正電源
8
PD
パワーダウン
Rev. 0
－ 6/18 －
14 +VS1
13 OUT1
15 PD1
16 FB1
ADA4857-1/ADA4857-2
12 –VS1
–IN1 1
NC 3
ADA4857-2
11 NC
TOP VIEW
(Not to Scale)
10 +IN2
–VS2 4
FB2 8
PD2 7
+VS2 6
OUT2 5
9 –IN2
NC = NO CONNECT
07040-007
+IN1 2
図 7.16 ピン LFCSP のピン配置
表 7.16 ピン LFCSP のピン機能説明
ピン番号
記号
説明
1
−IN1
反転入力 1
2
+IN1
非反転入力 1
3、11
NC
未接続
4
−VS2
負電源 2
5
OUT2
出力 2
6
+VS2
正電源 2
7
PD2
パワーダウン 2
8
FB2
帰還 2
9
−IN2
反転入力 2
10
+IN2
非反転入力 2
12
−VS1
負電源 1
13
OUT1
出力 1
14
+VS1
正電源 1
15
PD1
パワーダウン 1
16
FB1
帰還 1
Rev. 0
－ 7/18 －
ADA4857-1/ADA4857-2
代表的な性能特性
3
2
2
G = +2
–2
–3
–4
G = +10
–5
–6
G = +5
–7
–8
VS = ±5V
RL = 1kΩ
VOUT = 0.2V p-p
–9
–10
1
10
100
1000
FREQUENCY (MHz)
CLOSED-LOOP GAIN (dB)
–1
–2
±5V
–4
–5
–6
+5V
G = +1
RL = 1kΩ
VOUT = 0.2V p-p
1
10
100
1000
FREQUENCY (MHz)
07040-009
CLOSED-LOOP GAIN (dB)
0
–10
–8
9
8
7
6
5
4
3
2
1
0
–1
–2
–3
–4
–5
–6
–7
2
1
1
0
0
CLOSED-LOOP GAIN (dB)
–40°C
–2
–3
–4
–5
+25°C
–7
+125°C
1000
FREQUENCY (MHz)
100
1000
10pF
5pF
NO CAP LOAD
G = +2
VS = ±5V
RL = 1kΩ
VOUT = 0.2V p-p
10
100
1000
1V p-p
–1
–2
–3
4V p-p
–4
–5
–6
–7
–8
G = +1
VS = ±5V
RL = 100Ω
–9
100
10
図 12.さまざまな容量負荷での小信号周波数応答(LFCSP)
3
–8 G = +1
VS = ±5V
–9 RL = 1kΩ
VOUT = 0.2V p-p
–10
1
10
VS = ±5V
RL = 1kΩ
VOUT = 2V p-p
–9
2
–6
G = +5
–7
FREQUENCY (MHz)
–10
07040-010
CLOSED-LOOP GAIN (dB)
–6
3
–1
G = +10
–5
1
図 9.さまざまな電源電圧での小信号周波数応答(LFCSP)
1
10
100
1000
FREQUENCY (MHz)
図 10.小信号周波数応答の温度特性(LFCSP)
Rev. 0
–4
図 11.さまざまなゲインでの大信号周波数応答(LFCSP)
1
–9
–3
FREQUENCY (MHz)
2
–8
G = +2
–2
1
3
–7
–1
–10
図 8.さまざまなゲインでの小信号周波数応答(LFCSP)
–3
G = +1
0
07040-012
–1
1
07040-011
G = +1
0
図 13.大信号周波数応答対 VOUT (LFCSP)
－ 8/18 －
07040-013
1
NORMALIZED CLOSED-LOOP GAIN (dB)
3
07040-008
NORMALIZED CLOSED-LOOP GAIN (dB)
特に指定のない限り、T = 25°C、(G = +1、RF = 0 Ω、RG =オープン、G = +2、RF = RG = 499 Ω)。
ADA4857-1/ADA4857-2
3
2
RL = 1kΩ
RL = 100Ω
10
100
1000
–3
RL = 100Ω
–4
–5
–6
–7
G = +1
VS = ±5V
VOUT = 2V p-p
–10
1
10
1000
図 17.さまざまな抵抗負荷での大信号周波数応答(LFCSP)
3
1
NORMALIZED CLOSED-LOOP GAIN (dB)
2
G = +1
0
–1
G = +2
–2
–3
–4
G = +10
–5
–6
G = +5
–7
–8
VS = 5V
RL = 1kΩ
VOUT = 0.2V p-p
–10
1
10
100
1000
FREQUENCY (MHz)
0
–1
G = +2
–2
–3
–4
G = +10
–5
–6
G = +5
–7
–8
VS = ±5V
RL = 1kΩ
VOUT = 0.2V p-p
–9
1
10
100
1000
FREQUENCY (MHz)
図 15.さまざまなゲインでの小信号周波数応答(LFCSP)
図 18.さまざまなゲインでの小信号周波数応答(SOIC)
–40
–40
VS = ±5V
VOUT = 2V p-p
RL= 1kΩ
–50
G = +1
1
–10
07040-015
–9
2
07040-018
3
–50
G = +1
VS = ±5V
VOUT = 2V p-p
–60
DISTORTION (dBc)
–60
G = +1, HD2
–70
–80
G = +2, HD2
–90
G = +1, HD3
RL = 100Ω, HD3
–70
RL = 100Ω, HD2
–80
–90
RL = 1kΩ, HD2
–100
–110
–110
RL = 1kΩ, HD3
G = +2, HD3
1
10
FREQUENCY (MHz)
100
–120
0.2
07040-016
–120
0.2
1
10
FREQUENCY (MHz)
図 16.高調波歪み対周波数およびゲイン(LFCSP)
図 19.高調波歪み対周波数および負荷(LFCSP)
－ 9/18 －
100
07040-019
–100
Rev. 0
100
FREQUENCY (MHz)
図 14.さまざまな抵抗負荷での小信号周波数応答(LFCSP)
NORMALIZED CLOSED-LOOP GAIN (dB)
–2
–9
FREQUENCY (MHz)
DISTORTION (dBc)
RL = 1kΩ
–8
G = +2
VS = ±5V
VOUT = 0.2V p-p
1
0
–1
07040-017
CLOSED-LOOP GAIN (dB)
1
07040-014
CLOSED-LOOP GAIN (dB)
9
8
7
6
5
4
3
2
1
0
–1
–2
–3
–4
–5
–6
–7
ADA4857-1/ADA4857-2
–40
0.5
G = +2
VS = ±5V
RL= 1kΩ
–50
VOUT = 2V p-p
G = +2
VS = ±5
0.4
HD3, f = 10MHz
0.3
–60
SETTLING TIME (%)
–80
–90
HD3, f = 1MHz
–100
HD2, f = 1MHz
0.2
0.1
OUTPUT
0
–0.1
–0.2
–0.3
–110
INPUT
07040-023
DISTORTION (dBc)
HD2, f = 10MHz
–70
–0.4
1
2
3
4
5
6
7
8
OUTPUT VOLTAGE (V p-p)
–0.5
07040-020
–120
TIME (5ns/DIV)
図 23.短時間セトリング・タイム(LFCSP)
図 20.高調波歪み対出力電圧
6.3
6.3
VS = ±5V
G = +2
RL= 150Ω
6.2
CLOSED-LOOP GAIN (dB)
6.2
CLOSED-LOOP GAIN (dB)
VS = ±5V
G = +2
RL= 150Ω
6.1
VOUT = 2V p-p
6.0
5.9
6.1
6.0
VOUT = 2V p-p
5.9
VOUT = 0.2V p-p
5.8
VOUT = 0.2V p-p
5.8
1
10
07040-021
1
100
FREQUENCY (MHz)
10
07040-024
5.7
5.7
100
FREQUENCY (MHz)
図 24.さまざまな出力電圧での 0.1 dB 平坦性周波数特性(LFCSP)
図 21.さまざまな出力電圧での 0.1 dB 平坦性周波数特性(SOIC)
2.5
4V p-p
2.5
4V p-p
2.0
2.0
VS = ±5V
RL = 1kΩ
G = +2
1.5
OUTPUT VOLTAGE (V)
1.5
2V p-p
1.0
0.5
0
–0.5
–1.0
2V p-p
1.0
0.5
0
–0.5
–1.0
–1.5
–1.5
07040-025
OUTPUT VOLTAGE (V)
VS = ±5V
RL = 1kΩ
G = +1
07040-022
–2.0
–2.0
–2.5
–2.5
TIME (10ns/DIV)
TIME (10ns/DIV)
図 25.さまざまな出力電圧での大信号過渡応答(LFCSP)
図 22.さまざまな出力電圧での大信号過渡応答(SOIC)
Rev. 0
－ 10/18 －
ADA4857-1/ADA4857-2
2.0
0.25
VS = ±5V
RL = 1kΩ
G = +1
0.20
1.2
OUTPUT VOLTAGE (V)
0.15
0.10
CL = 1.5pF
0.05
0
–0.05
–0.10
0.8
RL = 1kΩ
0.4
0
–0.4
–0.8
–1.2
–0.20
–0.25
RL = 100Ω
–1.6
–2.0
TIME (10ns/DIV)
TIME (10ns/DIV)
図 26.さまざまな容量負荷での小信号過渡応答(LFCSP)
図 29.さまざまな負荷抵抗での大信号過渡応答(SOIC)
2.0
0.25
RL = 1kΩ
G = +1
0.20
1.6
0.10
0.05
VS = ±5V
G = +1
RL = 1kΩ
1.2
VS = ±5V
OUTPUT VOLTAGE (V)
VS = ±2.5V
0
–0.05
–0.10
0.8
0.4
0
–0.4
–0.8
–1.2
07040-027
–0.15
–0.20
–0.25
RL = 100Ω
–1.6
–2.0
TIME (10ns/DIV)
TIME (10ns/DIV)
図 30.さまざまな負荷抵抗での大信号過渡応答 (LFCSP)
図 27.さまざまな電源電圧での小信号過渡応答(LFCSP)
CLOSED-LOOP INPUT IMPEDANCE (kΩ)
100
10
G = +5
G = +2
0.1
0.1
1
10
100
FREQUENCY (MHz)
1000
10
1
0.1
1
10
100
FREQUENCY (MHz)
図 28.さまざまなゲインでの出力インピーダンス周波数特性
Rev. 0
VS = ±5V
G = +2
0.01
07040-028
CLOSED-LOOP OUTPUT IMPEDANCE (Ω)
100
VS = ±5V
1
07040-030
OUTPUT VOLTAGE (V)
0.15
1000
07040-029
CL = 10pF
07040-026
–0.15
1000
07040-031
OUTPUT VOLTAGE (V)
VS = ±5V
G = +2
1.6
図 31.クローズド・ループ入力インピーダンスの周波数特性
－ 11/18 －
ADA4857-1/ADA4857-2
–20
–40
–20
–60
GAIN
40
–80
30
–100
20
–120
10
–140
0
1
10
–40
–50
LFCSP
–60
–70
–80
–90
–180
1000
100
FREQUENCY (MHz)
–100
0.1
VS = ±5V
G = +2
0
OUTPUT
RL = 100Ω
–2
–4
INPUT
–8
0
–2
–4
–6
07040-033
OUTPUT
RL = 1kΩ
2
OUTPUT
RL = 1kΩ
2 × INPUT
–8
TIME (40ns/DIV)
TIME (200ns/DIV)
図 33.さまざまな抵抗負荷での入力オーバードライブ回復時間
図 36.さまざまな抵抗負荷での出力オーバードライブ回復時間
–30
VS = ±5V
RL= 1kΩ
VS = ±5V
RL= 1kΩ
–40
–10
–20
CMRR (dB)
–50
–30
–40
–50
OUTPUT
RL = 100Ω
07040-036
OUTPUT VOLTAGE (V)
4
–6
PSRR (dB)
1000
6
2
0
100
8
VS = ±5V
G = +1
4
10
10
図 35.PD アイソレーションの周波数特性
8
OUTPUT VOLTAGE (V)
1
FREQUENCY (MHz)
図 32.オープン・ループ・ゲインおよび位相の周波数特性
6
SOIC
–30
–160
–10
0.1
G = +2
VS = ±5V
RL = 1kΩ
PD = 3V
07040-035
50
0
–10
07040-032
OPEN-LOOP GAIN (dB)
60
0
PD ISOLATION (dB)
VS = ±5V
RL = 1kΩ
PHASE
OPEN-LOOP PHASE (Degrees)
70
–60
–70
+PSRR
–60
–80
–70
1
10
100
FREQUENCY (MHz)
1000
–90
0.1
10
100
1000
FREQUENCY (MHz)
図 34.電源除去比(PSRR)の周波数特性
Rev. 0
1
図 37.コモン・モード除去比(CMRR)の周波数特性
－ 12/18 －
07040-037
–PSRR
07040-034
–80
0.1
ADA4857-1/ADA4857-2
1000
VS = ±5V
VOLTAGE NOISE (nV/√Hz)
10
1
10
100
1k
10k
100k
1M
FREQUENCY (Hz)
100
10
1
07040-050
CURRENT NOISE (pA/√Hz)
VS = ±5V
1
100
1k
10k
100k
1M
FREQUENCY (Hz)
図 38.入力電流ノイズの周波数特性
図 40.入力電圧ノイズの周波数特性
3.5
50 N = 238
MEAN: 5.00
SD: 0.02
3.0
40
2.5
VOLTAGE (V)
COUNT
10
07040-041
100
30
20
PD INPUT
2.0
1.5
1.0
0.5
OUTPUT
10
4.90
4.95
5.00
5.05
SUPPLY CURRENT (mA)
5.10
5.15
–0.5
07040-042
0
4.85
TIME (20µs/DIV)
図 41.ディスエーブル/イネーブル・スイッチング速度
図 39.電源電流
Rev. 0
07040-043
0
－ 13/18 －
ADA4857-1/ADA4857-2
テスト回路
+VS
+VS
10µF
10µF
+
+
0.1µF
RG
0.1µF
RF
0.1µF
VOUT
VIN
RL
49.9Ω
0.1µF
40Ω
VOUT
RSNUB
VIN
CL
49.9Ω
10µF
–VS
0.1µF
–VS
図 42.非反転負荷構成
図 45.一般的な容量負荷構成
+VS
+VS
10µF
49.9Ω
AC
07040-049
07040-047
0.1µF
+
+
10µF
+
0.1µF
VOUT
VOUT
RL
RL
49.9Ω
AC
07040-045
–VS
–VS
図 43.正電源除去比
図 46.負電源除去比
+VS
10µF
+
1kΩ
0.1µF
1kΩ
VIN
0.1µF
VOUT
1kΩ
53.6Ω
RL
1kΩ
0.1µF
–VS
07040-046
+
10µF
図 44.コモン・モード除去比
Rev. 0
－ 14/18 －
07040-048
+
10µF
0.1µF
RL
ADA4857-1/ADA4857-2
アプリケーション情報
PD ピンの動作
容量負荷についての注意
PD ピンはチップをパワーダウンさせるときに使い、静止電流と
全体の消費電力を削減します。ロー・レベルでイネーブルされ
ます。すなわち、PD ピンの入力電圧がロー・レベルのとき、チ
ップはフル・パワーで動作します(表 8 参照)。PD は出力を高イ
ンピーダンス状態にしないことに注意してください。すなわち、
ADA4857 はマルチプレクサとして使うことはできません。
容量負荷を駆動するときは、RSNUB を使ってピーキングを抑えま
す(図 46 参照)。最適抵抗値 40 Ω で、最大 40 pF までの容量負荷
でピーキングを 1 dB 以内に抑えることができます。
さまざまなゲインに対する推奨値
表 9 に、種々のゲインとそれに対する性能を求める便利な参考
情報を示します。アンプの全体ノイズ性能に対する影響を小さ
くするため、抵抗 RF と RG は小さい値にします。
表 8.PD の動作
PD Pin Voltage
Supply Voltage
Chip
≤+0.8 V
≥+3 V
≤−1.7 V
≥+0.5 V
≤+0.8 V
≥+3 V
No connect
±5 V
±5 V
±2.5 V
±2.5 V
+5 V
+5 V
All
Enabled
Powered down
Enabled
Powered down
Enabled
Powered down
Enabled
表 9.VS = ±5 V、TA = 25°C、RL = 1 kΩ、RT = 49.9 Ω の条件に対するさまざまなゲインと推奨抵抗値
Gain
RF (Ω)
RG (Ω)
−3 dB SS BW (MHz), VOUT
= 200 mV p-p
Slew Rate (V/µs),VOUT
= 2 V Step
ADA4857 Voltage Noise
(nV/√Hz), RTO
Total System Noise
(nV/√Hz), RTO
+1
+2
+5
+10
0
499
499
499
N/A
499
124
56.2
850
360
90
43
2350
1680
516
213
4.4
8.8
22.11
43.47
4.49
9.89
23.49
45.31
Rev. 0
－ 15/18 －
ADA4857-1/ADA4857-2
回路の注意事項
ノイズ
アンプ回路のノイズ性能を解析するときは、ノイズ源を特定し
てアンプの全体ノイズ性能に大きな影響を与えるか否かを調べ
ます。ノイズの計算を簡単化するために、実際の電圧ではなく
ノイズ・スペクトル密度を使って、式から帯域幅を消去します
(一般に nV/√Hz で表されるノイズ・スペクトル密度は、帯域幅
1 Hz 内のノイズと等価です)。
図 47 に示すノイズ・モデルは、3 個の抵抗の Johnson ノイズ、
オペアンプ電圧ノイズ、アンプ各入力の電流ノイズからなる 6
個のノイズ源を持っています。各ノイズ源は、出力でのノイズ
にそれぞれ寄与しています。ノイズは一般に RTI (入力換算)で
規定されますが、出力換算(RTO)ノイズの計算の方が簡単であ
るため、これをノイズ・ゲインで除算して RTI ノイズを求めま
す。
VN, R2
R2
GAIN FROM
=
A TO OUTPUT
4kTR2
A
VN, R1
4kTR1
VN, R3
R1
NOISE GAIN =
R2
NG = 1 +
R1
IN–
VN
IN+
VN2 + 4kTR3 + 4kTR1
RTI NOISE =
R2
R1 + R2
+ IN+2R32 + IN–2 R1 × R2
R1 + R2
2
2
+ 4kTR2
RTO NOISE = NG × RTI NOISE
R1
R1 + R2
2
図 47.オペアンプ・ノイズの解析モデル
すべての抵抗は、 (4kBTR) で計算される Johnson ノイズを持
っています。
–23
ここで、K はボルツマン定数(1.38 × 10 J/K)。B は Hz で表した
帯域幅です。T はケルビン単位の絶対温度。R は抵抗(Ω)。
覚え 易い簡単 な関係は 、50Ωの抵 抗が 25℃で 1 nV√ Hz の
Johnson ノイズを発生することです。
ノイズ感度が重要なアプリケーションでは、他の大きなノイズ
源がアンプに導入されないように注意する必要があります。各
抵抗はノイズ源になります。デザイン、レイアウト、部品選択
の領域に対する注意は、ロー・ノイズ性能を維持するために重
要です。アンプと関連抵抗に対するノイズ性能のまとめを表 9
に示します。
Rev. 0
ADA4857 は最大 850 MHz まで動作するため、RF ボードのレイ
アウト技術を使うことが不可欠です。AD4857 ピンの下のすべ
てのグラウンド・プレーンと電源プレーンの銅箔を除去して、
入力ピンおよび出力ピンとグラウンドとの間の寄生容量が発生
しないようにする必要があります。ピンの下のグラウンド・プ
レーンまたは電源プレーンの銅箔を除去しない場合、SOIC フッ
トプリント上の 1 個の実装パッドは、グラウンドとの間に 0.2
pF もの容量を追加してしまいます。AD4857 の低歪みピン配置
では、入力ピンと電源ピンとの間の距離が大きくなっているた
め、2 次高調波の発生が抑えられます。さらに、帰還ピンがア
ンプの出力と反転入力との間の距離を小さくしているため、帰
還パスの寄生インダクタンスと寄生容量を小さくするのに役立
ち、リンギングとピーキングが抑えられます。
ADA4857 の電源バイパスは、周波数応答と歪み性能に対して最
適化されています。図 42 に、バイパス・コンデンサの推奨値と
推奨位置を示します。0.1 µF のバイパス・コンデンサは、電源
ピンのできるだけ近くに配置する必要があります。電源パイパ
スは、安定性、周波数応答、歪み、PSR 性能にとって重要です。
2 つの電源の間にコンデンサを接続すると、PSR と歪みの性能向
上に役立ちます。10 µF の電解コンデンサは 0.1 µF のコンデンサ
の近くに接続しますが、不可欠ではありません。ケースによって
は、並列コンデンサを使用すると、周波数応答と過渡応答の向上
に役立ちます。
GAIN FROM
R2
=–
B TO OUTPUT
R1
4kTR3
PCB レイアウト
電源のバイパス
VOUT
R3
07040-073
B
ADA4857 ボードを注意深くレイアウトすると、最適性能が得ら
れます。電源バイパス、寄生容量、部品の選択はすべてアンプ
の全体性能に関係します。
グラウンド接続
可能な場合は、グラウンド・プレーンと電源プレーンを使用し
ます。グラウンド・プレーンと電源プレーンは、電源プレーン
とグラウンド・リターンの抵抗とインダクタンスを小さくしま
す。入力のリターン、出力の終端、バイパス・コンデンサ、RG
はすべて、AD4857 のできるたけ近くに配置する必要がありま
す。出力負荷のグラウンドとバイパス・コンデンサのグラウン
ドは寄生インダクタンスを小さくするためグラウンド・プレー
ン上の共通点に戻して、寄生パターン・インダクタンス、リン
ギング、オーバーシュート、歪みを抑える必要があります。
ADA4857 の LFSCP パッケージには露出パドルが付いています。
最適な熱性能と電気性能を得るためには、このパドルをグラウ
ンドへハンダ付けする必要があります。高速回路のデザインにつ
い て は 、 www.analog.com の 「 A Practical Guide to High-Speed
Printed-Circuit-Board Layout」を参照してください。
－ 16/18 －
ADA4857-1/ADA4857-2
外形寸法
図 48.8 ピン・リードフレーム・チップ・スケール・パッケージ[LFCSP_VD]
3 mm × 3 mm ボディ、極薄デュアル・リード(CP-8-2)
寸法: mm
5.00 (0.1968)
4.80 (0.1890)
8
4.00 (0.1574)
3.80 (0.1497)
1
5
4
6.20 (0.2441)
5.80 (0.2284)
1.27 (0.0500)
BSC
1.75 (0.0688)
1.35 (0.0532)
0.25 (0.0098)
0.10 (0.0040)
0.51 (0.0201)
0.31 (0.0122)
COPLANARITY
0.10
SEATING
PLANE
0.50 (0.0196)
0.25 (0.0099)
45°
8°
0°
0.25 (0.0098)
0.17 (0.0067)
1.27 (0.0500)
0.40 (0.0157)
012407-A
COMPLIANT TO JEDEC STANDARDS MS-012-A A
CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
図 49.8 ピン標準スモール・アウトライン・パッケージ[SOIC_N]
(R-8)
寸法: mm (インチ)
4.00
BSC SQ
0.60 MAX
0.60 MAX
PIN 1
INDICATOR
12° MAX
3.75
BSC SQ
0.75
0.60
0.50
13
12
16
2.25
2.10 SQ
1.95
9
8
PIN 1
INDICATOR
1
5
4
0.25 MIN
1.95 BSC
0.80 MAX
0.65 TYP
0.05 MAX
0.02 NOM
SEATING
PLANE
0.35
0.30
0.25
0.20 REF
COPLANARITY
0.08
COMPLIANT TO JEDEC STANDARDS MO-220-VGGC
図 50.16 ピン・リードフレーム・チップ・スケール・パッケージ[LFCSP_VQ]
4 mm × 4 mm ボディ、極薄クワッド
(CP-16-4)
寸法: mm
Rev. 0
－ 17/18 －
021207-A
1.00
0.85
0.80
0.65 BSC
TOP
VIEW
(BOTTOM VIEW)
ADA4857-1/ADA4857-2
Model
Temperature Range
Package Description
Package Option
Ordering Quantity
Branding
ADA4857-1YCPZ-R2 1
ADA4857-1YCPZ-RL1
ADA4857-1YCPZ-R71
ADA4857-1YRZ1
ADA4857-1YRZ-R71
ADA4857-1YRZ-RL1
–40°C to +125°C
–40°C to +125°C
–40°C to +125°C
–40°C to +125°C
–40°C to +125°C
–40°C to +125°C
8-Lead LFCSP_VD
8-Lead LFCSP_VD
8-Lead LFCSP_VD
8-lead SOIC_N
8-lead SOIC_N
8-lead SOIC_N
CP-8-2
CP-8-2
CP-8-2
R-8
R-8
R-8
250
5,000
1,500
250
5,000
1,500
H15
H15
H15
ADA4857-2YCPZ-R21
ADA4857-2YCPZ-RL1
ADA4857-2YCPZ-R71
–40°C to +125°C
–40°C to +125°C
–40°C to +125°C
16-Lead LFSCP_VQ
16-Lead LFSCP_VQ
16-Lead LFSCP_VQ
CP-16-4
CP-16-4
CP-16-4
250
5,000
1,500
1
Z = RoHS 準拠製品
Rev. 0
－ 18/18 －
D07040-0-5/08(0)-J
オーダー・ガイド