低ノイズ1 GHz FastFET オペアンプ ADA4817-1/ADA4817-2 接続図 特長 ADA4817-1 高速 −3 dB 帯域幅: 1050 MHz (G = 1、RL = 100 Ω) スルーレート: 870 V/µs 0.1%へのセトリング・タイム: 9 ns 低入力バイアス電流: 2 pA 低入力容量 同相モード容量: 1.5 pF 差動モード容量: 0.1 pF 低ノイズ 100 kHz で 4 nV/√Hz 100 kHz で 2.5 fA/√Hz 低歪み 10 MHz で−90 dBc (G = 1、RL = 1 kΩ) 最大オフセット電圧: 2 mV 高出力電流: 70 mA 電源電流: アンプあたり 19 mA パワーダウン電源電流: アンプあたり 1 mA TOP VIEW (Not to Scale) PD 1 8 +VS 7 OUT –IN 3 6 NC +IN 4 5 –VS 07756-001 FB 2 NC = NO CONNECT 図 1.8 ピン ADA4817-1 LFCSP (CP-8-2) ADA4817-2 アプリケーション +IN1 2 12 –VS1 11 NC NC 3 10 +IN2 フォトダイオード・アンプ データ・アクイジションのフロントエンド 計装 フィルタ ADC ドライバ CCD 出力バッファ –VS2 4 9 –IN2 FB2 8 PD2 7 +VS2 6 OUT2 5 –IN1 1 NC = NO CONNECT 07756-003 14 +VS1 13 OUT1 15 PD1 16 FB1 TOP VIEW (Not to Scale) 図 2.16 ピン ADA4817-2 LFSCP (CP-16-4) 概要 ADA4817-1 ( シ ン グ ル ) お よ び ADA4817-2 ( デ ュ ア ル ) の FastFET™アンプは、ユニティ・ゲイン安定な FET 入力超高速 電圧帰還アンプです。これらのアンプは、アナログ・デバイセ ズ独自の eXtra 高速相補バイポーラ(XFCB)プロセスを採用して 開発されました。このプロセスでは、アンプの超低ノイズ (4 nV/√Hz; 2.5 fA/√Hz)と非常に高い入力インピーダンスを実現す ることができます。 ADA4817-1/ADA4871-2 は 、 1.5 pF の 入 力 容 量 、 低 ノ イ ズ (4 nV/√Hz)、低オフセット電圧(2 mV 最大)、1050 MHz の−3 dB 帯 域幅を持つため、データ・アクイジションのフロントエンドや、 フォトダイオードのプリアンプのような広帯域インピーダンス 変換アプリケーション向けに最適です。 Rev. 0 5 V～10 V の広い電源電圧範囲を持ち単電源動作または両電源 動作が可能な ADA4817-1/ ADA4817-2 は、アクティブ・フィル タや ADC 駆動などのさまざまなアプリケーションで動作するよ うにデザインされています。 ADA4817-1 は 3 mm × 3 mm の 8 ピン LFCSP パッケージを、 ADA4817-2 は 4 mm × 4 mm の 16 ピン LFSCP パッケージを、それ ぞれ採用しています。両パッケージは、信号歪みを小さくする ピン配置を採用して、2 次高調波歪みを抑え、回路ボードのレ イアウトを簡素化します。さらに、両パッケージには露出パド ルが付いているため、プリント回路ボード(PCB)上で熱抵抗の低 いパスを提供します。この機能により、熱転送効率が良くなる ため信頼性が向上します。両デバイスの仕様は、拡張工業温度 範囲(−40°C～+105°C)で規定されています。 アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に 関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、 アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様 は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。 ※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 ©2008 Analog Devices, Inc. All rights reserved. 社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200 大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪 MT ビル 2 号 電話 06（6350）6868 本 ADA4817-1/ADA4817-2 目次 特長 ...................................................................................................... 1 容量負荷の駆動............................................................................ 14 アプリケーション .............................................................................. 1 熱に対する考慮事項 .................................................................... 14 接続図 .................................................................................................. 1 パワーダウン動作 ........................................................................ 15 概要 ...................................................................................................... 1 容量帰還........................................................................................ 15 改訂履歴 .............................................................................................. 2 レイアウト、グラウンド、バイパスの考慮事項 ......................... 16 仕様 ...................................................................................................... 3 信号の配線.................................................................................... 16 ±5 V 動作 ......................................................................................... 3 電源のバイパス............................................................................ 16 5 V 動作 ........................................................................................... 4 グラウンド接続............................................................................ 16 絶対最大定格 ...................................................................................... 5 露出パドル.................................................................................... 16 熱抵抗.............................................................................................. 5 リーク電流.................................................................................... 16 最大安全消費電力 .......................................................................... 5 入力容量........................................................................................ 17 ESD の注意 ..................................................................................... 5 入力から出力へのカップリング ................................................ 17 ピン配置およびピン機能説明 .......................................................... 6 アプリケーション情報 .................................................................... 18 代表的な性能特性 .............................................................................. 7 低歪みピン配置............................................................................ 18 テスト回路 ........................................................................................ 12 広帯域フォトダイオード・プリアンプ .................................... 18 動作原理 ............................................................................................ 13 高速 JFET 入力計装アンプ.......................................................... 20 クローズド・ループ周波数応答 ................................................ 13 アクティブ・ローパス・フィルタ(LPF) ................................... 21 非反転クローズド・ループ周波数応答 .................................... 13 外形寸法 ............................................................................................ 23 反転クローズド・ループ周波数応答 .......................................... 13 オーダー・ガイド ........................................................................ 23 広帯域動作 .................................................................................... 14 改訂履歴 11/08—Revision 0: Initial Version Rev. 0 － 2/23 － ADA4817-1/ADA4817-2 仕様 ±5 V 動作 特に指定がない限り、TA = 25°C、G = 1、G > 1 で RF = 348 Ω、RL = 100 Ω (グラウンドへ接続)。 表 1. Parameter DYNAMIC PERFORMANCE –3 dB Bandwidth Gain Bandwidth Product 0.1 dB Flatness Slew Rate Settling Time to 0.1% NOISE/HARMONIC PERFORMANCE Harmonic Distortion (HD2/HD3) Input Voltage Noise Input Current Noise Conditions Min MHz MHz MHz MHz MHz V/µs ns f = 1 MHz, VOUT = 2 V p-p, RL = 1 kΩ f = 10 MHz, VOUT = 2 V p-p, RL = 1 kΩ f = 50 MHz, VOUT = 2 V p-p, RL = 1 kΩ f = 100 kHz f = 100 kHz −113/−117 −90/−94 −64/−66 4 2.5 dBc dBc dBc nV/√Hz fA/√Hz 62 0.4 7 2 100 1 65 −77 500 1.5 0.1 −5 to +2.3 −90 GΩ pF pF V dB Sinking/sourcing 8 −3.6 to +3.7 −4.0 to +4.0 70 100/170 ns V V mA mA Enabled >+VS − 1 V Powered down PD = +VS <+VS − 3 0.3/1 0.3 3 V µs µA PD = −VS 34 55 µA 10 21 3 V mA mA dB dB Input Bias Offset Current Open-Loop Gain OUTPUT CHARACTERISTICS Output Overdrive Recovery Time Output Voltage Swing Common-mode Common-mode Differential-mode VCM = ±0.5 V VIN = ±2.5 V, G = 2 −3.5 to +3.5 −3.9 to +3.9 RL = 1 kΩ Linear Output Current Short-Circuit Current POWER-DOWN PD Pin Voltage Turn-On/Turn-Off Time Input Leakage Current POWER SUPPLY Operating Range Quiescent Current per Amplifier Powered Down Quiescent Current Positive Power Supply Rejection Negative Power Supply Rejection Rev. 0 Unit 1050 200 390 ≥410 60 870 9 TMIN to TMAX Input Common-Mode Voltage Range Common-Mode Rejection Max VOUT = 0.1 V p-p VOUT = 2 V p-p VOUT = 0.1 V p-p, G = 2 VOUT = 0.1 V p-p VOUT = 2 V p-p, RL = 100 Ω, G = 2 VOUT = 4 V step VOUT = 2 V step, G = 2 DC PERFORMANCE Input Offset Voltage Input Offset Voltage Drift Input Bias Current INPUT CHARACTERISTICS Input Resistance Input Capacitance Typ 5 +VS = 4.5 V to 5.5 V, −VS = −5 V +VS = 5 V, −VS = −4.5 V to −5.5 V － 3/23 － −67 −67 19 1.5 −72 −72 2 20 mV µV/°C pA pA pA dB ADA4817-1/ADA4817-2 5 V 動作 特に指定がない限り、TA = 25°C、+VS = 3 V、−VS = −2 V、G = 1、G > 1 で RF = 348 Ω、RL = 100 Ω (電源中心レベルへ接続)。 表 2. Parameter DYNAMIC PERFORMANCE –3 dB Bandwidth 0.1 dB Flatness Slew Rate Settling Time to 0.1% NOISE/HARMONIC PERFORMANCE Harmonic Distortion (HD2/HD3) Input Voltage Noise Input Current Noise Conditions Min MHz MHz MHz MHz V/µs ns f = 1 MHz, VOUT = 1 V p-p, RL = 1 kΩ f = 10 MHz, VOUT = 1 V p-p, RL = 1 kΩ f = 50 MHz, VOUT = 1 V p-p, RL = 1 kΩ f = 100 kHz f = 100 kHz −87/−88 −68/−66 −57/−55 4 2.5 dBc dBc dBc nV/√Hz fA/√Hz 61 0.5 7 2 100 1 63 −72 500 1.3 0.1 0 to 2.3 −83 GΩ pF pF V dB Sinking/sourcing 13 1 to 3.8 0.9 to 4.0 55 40/130 ns V V mA mA Enabled >+VS − 1 V Powered Down PD = +VS <+VS − 3 0.2/0.7 0.2 3 V µs µA PD = −VS 31 45 µA 10 15 2.5 V mA mA dB dB Input Bias Offset Current Open-Loop Gain OUTPUT CHARACTERISTICS Output Overdrive Recovery Time Output Voltage Swing Common-mode Common-mode Differential-mode VCM = ±0.25 V VIN = ±1.25 V, G = 2 1.3 to 3.7 1 to 3.9 RL = 1 kΩ Linear Output Current Short-Circuit Current POWER-DOWN PD Pin Voltage Turn-On/Turn-Off Time Input Leakage Current POWER SUPPLY Operating Range Quiescent Current per Amplifier Powered Down Quiescent Current Positive Power Supply Rejection Negative Power Supply Rejection Rev. 0 Unit 500 160 280 32 320 11 TMIN to TMAX Input Common-Mode Voltage Range Common-Mode Rejection Max VOUT = 0.1 V p-p VOUT = 1 V p-p VOUT = 0.1 V p- p, G = 2 VOUT = 1 V p-p, G = 2 VOUT = 2 V step VOUT = 1 V step, G = 2 DC PERFORMANCE Input Offset Voltage Input Offset Voltage Drift Input Bias Current INPUT CHARACTERISTICS Input Resistance Input Capacitance Typ 5 +VS = 4.75 V to 5.25 V, −VS = 0 V +VS = 5 V, −VS = −0.25 V to +0.25 V － 4/23 － −66 −63 14 1.5 −71 −69 2.3 20 mV µV/°C pA pA pA dB ADA4817-1/ADA4817-2 絶対最大定格 IOUT になります。rms 信号レベルが不確定の場合は、電源電圧の 中点を基準とする RL に対して VOUT = VS/4 とするときの、ワー スト・ケースを検討します。 表 3. Parameter Rating Supply Voltage 10.6 V Power Dissipation See Figure 3 Common-Mode Input Voltage −VS − 0.5 V to +VS + 0.5 V Differential Input Voltage VS −65°C to +125°C −40°C to +105°C Lead Temperature (Soldering, 10 sec) Junction Temperature 300°C 150°C 強制空冷を使うと、放熱量が増えるため、実効的に θJA が小さく なります。さらに、メタル・パターン、スルー・ホール、グラ ウンド・プレーン、電源プレーンとパッケージ・ピン/露出パッ ドが直接接触する場合、これらのメタルによっても θJA が小さく なります。 図 3 に、JEDEC 標準 4 層ボードに実装した露出パドル付き LFCSP_VD (シングル 94°C/W)パッケージと LFCSP_VQ (デュア ル 64°C/W)パッケージについて、パッケージ内の最大安全消費 電力対周囲温度を示します。θJA の値は近似値です。 3.5 MAXIMUM POWER DISSIPATION (W) 熱抵抗 θJA はワーストケース条件で規定。すなわち表面実装パッケージ の場合、デバイスを回路ボードにハンダ付けした状態で θJA を規 定。 表 4. LFCSP_VD (ADA4817-1) LFSCP_VQ (ADA4817-2) θJA θJC 94 64 29 14 Unit °C/W °C/W 最大安全消費電力 ADA4817-1/ ADA4817-2 の安全な最大消費電力は、チップのジ ャンクション温度(TJ)上昇により制限されます。約 150°C のガラ ス遷移温度で、プラスチックの属性が変わります。この温度規 定値を一時的に超えた場合でも、パッケージからチップに加え られる応力が変化して、ADA4817 のパラメータ性能を永久的に シフトしてしまうことがあります。175°C のジャンクション温 度を長時間超えると、シリコン・デバイス内に変化が発生して、 性能低下または故障の原因になることがあります。 V V PD V S I S S OUT – RL RL 2 VOUT2 ADA4817-2 2.5 2.0 1.5 ADA4817-1 1.0 0.5 10 20 30 40 50 60 70 80 90 100 AMBIENT TEMPERATURE (°C) 図 3.最大安全消費電力対周囲温度、4 層ボード ESD の注意 (1) (2) RMS 出力電圧についても検討する必要があります。単電源動作 の場合のように RL が-VS を基準とすると、合計駆動電力は VS × Rev. 0 3.0 0 –40 –30 –20 –10 0 パッケージ内の消費電力 (PD)は、静止消費電力と ADA48171/ADA4817-2 出力での負荷駆動に起因するパッケージ内の消費 電力との和になります。静止電力は、電源ピン(VS)間の電圧に 静止電流(IS)を乗算して計算されます。 PD =静止消費電力+ (合計駆動電力-負荷消費電力) (3) RL -VS を基準とする RL を使う単電源動作では、ワースト・ケース は VOUT = VS/2 となります。 上記の絶対最大定格を超えるストレスを加えるとデバイスに恒 久的な損傷を与えることがあります。この規定はストレス定格 の規定のみを目的とするものであり、この仕様の動作のセクシ ョンに記載する規定値以上でのデバイス動作を定めたものでは ありません。デバイスを長時間絶対最大定格状態に置くとデバ イスの信頼性に影響を与えます。 Package Type V S / 42 07756-008 Storage Temperature Range Operating Temperature Range PD V S I S － 5/23 － ESD（静電放電）の影響を受けやすいデバイ スです。電荷を帯びたデバイスや回路ボード は、検知されないまま放電することがありま す。本製品は当社独自の特許技術である ESD 保護回路を内蔵してはいますが、デバイスが 高エネルギーの静電放電を被った場合、損傷 を生じる可能性があります。したがって、性 能劣化や機能低下を防止するため、ESD に対 する適切な予防措置を講じることをお勧めし ます。 ADA4817-1/ADA4817-2 ピン配置およびピン機能説明 ADA4817-2 +IN 4 5 –VS NC = NO CONNECT NOTES 1. EXPOSED PAD CAN BE CONNECTED TO GROUND PLANE OR NEGATIVE SUPPLY PLANE. 14 +VS1 9 –IN2 NC = NO CONNECT NOTES 1. EXPOSED PAD CAN BE CONNECTED TO THE GROUND PLANE OR NEGATIVE SUPPLY PLANE. 図 4.8 ピン LFCSP のピン配置 07756-107 6 NC 10 +IN2 –VS2 4 FB2 8 –IN 3 11 NC NC 3 PD2 7 7 OUT 12 –VS1 +VS2 6 8 +VS FB 2 07756-005 PD 1 –IN1 1 +IN1 2 OUT2 5 TOP VIEW (Not to Scale) 13 OUT1 ADA4817-1 15 PD1 16 FB1 TOP VIEW (Not to Scale) 図 5.16 ピン LFCSP のピン配置 表 5.8 ピン LFCSP のピン機能説明 表 6.16 ピン LFCSP のピン機能説明 ピン番号 記号 説明 ピン番号 記号 説明 1 PD パワーダウン。フローティングのまま にはしないでください。 1 −IN1 反転入力 1。 2 +IN1 非反転入力 1。 2 FB 帰還ピン。 3、11 NC 未接続。 3 −IN 反転入力。 4 −VS2 負電源 2。 4 +IN 非反転入力。 5 OUT2 出力 2。 5 −VS 負電源。 6 +VS2 正電源 2。 6 NC 未接続。 7 PD2 7 OUT 出力。 パワーダウン 2。フローティングのまま にはしないでください。 8 +VS 正電源。 8 FB2 帰還ピン 2。 9 (EPAD) 露出パド ル (EPAD) 露出パッド。GND、−VS プレーンに接 続するか、フローティングにすること ができます。 9 −IN2 反転入力 2。 10 +IN2 非反転入力 2。 12 −VS1 負電源 1。 13 OUT1 出力 1。 14 +VS1 正電源 1。 15 PD1 パワーダウン 1。フローティングのまま にはしないでください。 16 FB1 帰還ピン 1。 17 (EPAD) 露出パド ル (EPAD) 露出パッド。GND、−VS プレーンに接続 するか、フローティングにすることがで きます。 Rev. 0 － 6/23 － ADA4817-1/ADA4817-2 代表的な性能特性 特に指定がない限り、TA = 25°C、VS = ±5 V、G = 1、(G > 1 で RF = 348 Ω)、RL = 100 Ω (グラウンドへ接続)、小信号 VOUT = 100 mV p-p、 大信号 VOUT = 2 V p-p。 図 9.さまざまなゲインでの大信号周波数応答 6 6 3 3 CLOSED-LOOP GAIN (dB) 0 VS = 10V –3 VS = 5V –6 –9 VS = 10V VOUT = 2V p-p 0 –3 VS = 5V VOUT = 1V p-p –6 –9 1M 10M 100M FREQUENCY (Hz) 1G 1G –12 100k 07756-007 –12 100k 図 7.さまざまな電源での小信号周波数応答 1M 10M 100M FREQUENCY (Hz) 1G 10G 07756-010 CLOSED-LOOP GAIN (dB) 図 6.さまざまなゲインでの小信号周波数応答 図 10.さまざまな電源での大信号周波数応答 9 RF = 348Ω RF = 274Ω CLOSED-LOOP GAIN (dB) 6 RF = 200Ω 3 0 –3 G=2 –9 100k 図 8.さまざまな CL での小信号周波数応答 Rev. 0 1M 10M 100M FREQUENCY (Hz) 1G 図 11.さまざまな RF での小信号周波数応答 － 7/23 － 10G 07756-011 –6 ADA4817-1/ADA4817-2 図 12.さまざまなゲインおよび出力電圧での 0.1 dB 平坦性の周波数応答 図 15.小信号周波数応答の温度特性 図 13.さまざまな負荷での歪み周波数特性、VOUT = 2 V p-p 図 16.さまざまな電源での歪み周波数特性、VOUT = 2 V p-p 図 14.さまざまな電源での歪み周波数特性、G = 2、VOUT = 2 V p-p 図 17.さまざまな負荷での歪み対出力電圧 Rev. 0 － 8/23 － ADA4817-1/ADA4817-2 0.15 DUAL, CF = 0.5pF SINGLE, NO CF 0.10 SINGLE OUTPUT VOLTAGE (V) 0.05 0 –0.05 DUAL 0 –0.05 DUAL –0.10 07756-018 –0.10 SINGLE 0.05 G=2 –0.15 –0.15 07756-021 OUTPUT VOLTAGE (V) 0.10 DUAL, CF = 0.5pF SINGLE, NO CF VS = 5V G=2 TIME (5ns/DIV) TIME (5ns/DIV) 図 18.小信号過渡応答 6 図 21.小信号過渡応答 1.5 G=2 1.0 4 OUTPUT VOLTAGE (V) VOUT VOLTAGE (V) 2 0 –2 0.5 0 –0.5 DUAL –1.0 –4 –6 07756-019 2 × VIN TIME (100 ns/DIV) –1.5 DUAL, CF = 0.5pF SINGLE, NO CF G=2 SINGLE TIME (5ns/DIV) 図 19.出力オーバードライブ回復 図 22.大信号過渡応答 N: 4197 MEAN: –0.0248457 SD: 0.245658 800 NUMBER OF HITS 700 600 500 400 300 200 0 –1.5 07756-025 100 –1.0 –0.5 0 0.5 1.0 1.5 VOS (mV) 図 20.入力オフセット電圧のヒストグラム Rev. 0 図 23.0.1%への短時間セトリング・タイム － 9/23 － 07756-022 0.15 ADA4817-1/ADA4817-2 0.5 –10 0.4 –20 0.3 –30 –PSRR +PSRR –50 –60 –70 0.1 0 –0.1 –0.2 –80 –0.3 –90 –0.4 1M 10M 100M 1G FREQUENCY (Hz) –0.5 –40 07756-032 –100 100k 20 40 60 80 100 10M 100M 80 100 図 27.オフセット電圧の温度特性 INPUT VOLTAGE NOISE (nV/ Hz) 1000 1M 10M 100M 1G FREQUENCY (Hz) 100 10 1 10 07756-029 CMRR (dB) 0 TEMPERATURE (°C) 図 24.PSRR の周波数特性 –20 –25 –30 –35 –40 –45 –50 –55 –60 –65 –70 –75 –80 –85 –90 –95 –100 100k –20 100 1k 10k 100k 1M FREQUENCY (Hz) 図 25.CMRR の周波数特性 07756-026 PSRR (dB) –40 0.2 07756-037 OFFSET VOLTAGE (mV) 0 図 28.入力電圧ノイズ 100 24 VS = ±5V SUPPLY CURRENT (mA) OUTPUT IMPEDANCE (Ω) 22 10 1 0.1 20 18 16 VS = +5V 14 1M 10M 100M FREQUENCY (Hz) 1G 10 –40 07756-030 0.01 100k –20 0 20 40 60 TEMPERATURE (°C) 図 26.出力インピーダンスの周波数特性 Rev. 0 07756-033 12 図 29.さまざまな電源電圧での静止電流の温度特性 － 10/23 － ADA4817-1/ADA4817-2 70 10 60 –30 –70 50 GAIN (dB) –150 30 GAIN 20 –190 10 –230 0 –270 –10 10k 100k 1M 10M 100M 1G –310 10G FREQUENCY (Hz) 図 31.オープン・ループ・ゲインおよび位相の周波数特性 図 30.出力飽和電圧の温度特性 Rev. 0 － 11/23 － 07756-015 –110 40 PHASE (Degrees) PHASE ADA4817-1/ADA4817-2 テスト回路 図 32～図 37 では、レイアウトを容易にするために出力帰還ピンを使っています。 +VS +VS 10µF + 10µF + RG 0.1µF RF 0.1µF 0.1µF VOUT VIN VOUT VIN RL 49.9Ω 0.1µF RL 49.9Ω 10µF + 0.1µF 07756-147 0.1µF –VS 07756-141 + 10µF –VS 図 32.G = 1 構成 図 35.非反転ゲイン構成 +VS +VS 10µF AC + 49.9Ω 0.1µF VOUT VOUT RL RL 49.9Ω AC 07756-145 0.1µF –VS –VS 図 33.正電源除去比 図 36.負電源除去比 +VS +VS 10µF 10µF + + RF 0.1µF RSNUB VIN 1kΩ 0.1µF 49.9Ω VOUT CL VIN RL 1kΩ + 0.1µF –VS 図 34.容量負荷構成 Rev. 0 VOUT RL 10µF 07756-142 + –VS 0.1µF 1kΩ 53.6Ω 10µF 0.1µF 0.1µF 1kΩ 図 37.コモン・モード除去比 － 12/23 － 07756-146 RG 07756-148 + 10µF ADA4817-1/ADA4817-2 動作原理 クローズド・ループ周波数応答 ADA4817-1/ADA4817-2 は、図 40 に示す積分器応答で近似でき るオープン・ループ周波数応答を持つ従来型電圧帰還アンプで す。反転構成と非反転構成の基本クローズド・ループ周波数応 答は、図 38 と図 39 に示す回路図から求めることができます。 RF 反転クローズド・ループ周波数応答 伝達関数は、 2 f CROSSOVER RF VO V I RF RG S 2 f CROSSOVER RG DC (7) VO R F で、 VI RG (8) クローズド・ループ−3 dB 周波数は、 f 3dB f CROSSOVER RG R F RG (9) A = (2π × fCROSSOVER )/s 80 OPEN-LOOP GAIN (A) (dB) ADA4817-1/ADA4817-2 は、FET 入力オペアンプの新しいアーキ テクチャとアナログ・デバイセズの eXtra 高速相補バイポーラ (XFCB)プロセスを組み合わせて、速度と低ノイズの優れた組み 合わせを実現した電圧帰還オペアンプです。技術革新的な高速 FET 入力ステージは、負電源レールから正電源レールの内側 2.3 V までのコモン・モード信号を処理します。このステージと H ブリッジの組み合わせにより、870 V/μs のスルーレート、低歪み、 4 nV/√Hz の入力電圧ノイズを実現しています。このアンプは、 最大 70 mA の電流をソース/シンクする重い負荷を駆動できる高 速出力ステージを内蔵しています。電源電流とオフセット電流は、 最適性能を得るようにレーザー・トリムされています。 ADA4817-1/ ADA4817-2 はこのような仕様を持つため、高速計装 システムと高分解能データ・アクイジション・システムに最適 な選択肢になっています。これらのデバイスは、低ノイズ、ピ コアンペアの入力電流、高精度オフセット、高速動作を持つた め、高速フォトダイオード・アプリケーションでの優れたプリ アンプとして使用することができます。 60 40 fCROSSOVER = 410MHz 20 RG 07756-044 0 RG VOUT 07756-045 1000 図 41 に、電圧帰還アンプの DC 誤差を示します。反転構成と非 反転構成の両方に対して、 図 39.反転構成 非反転クローズド・ループ周波数応答 R RF V OUT error I b RS G RG 伝達関数は、 2 f CROSSOVER RG RF VO V I RF RG S 2 f CROSSOVER RG R RF I b RF V OS G R G (10) RF (4) +VOS – RG ここで、fCROSSOVER はアンプのオープン・ループ・ゲインが 0 dB になる周波数。 V R RG DC O F で VI RG 100 VIN (5) RS Ib – A Ib+ VOUT 07756-047 A 10 FREQUENCY (MHz) クローズド・ループ帯域幅は、オペアンプ回路のノイズ・ゲイン (RF + RG)/RG に反比例します。このシンプルなモデルは、ノイ ズ・ゲインが 2 より大きい場合に正確です。ノイズ・ゲインが 2 以下の場合の回路の実際の帯域幅は実際のオペアンプの周波数 応答内の他の極の影響を受けるため、このモデルによる計算値 より広くなります。 RF VE 1 図 40.オープン・ループ・ゲインの周波数特性と基本接続 図 38.非反転構成 VIN 0.1 07756-046 VOUT A VE VIN 図 41.電圧帰還アンプの DC 誤差 クローズド・ループ−3 dB 周波数は、 f 3dB f CROSSOVER Rev. 0 RG R F RG (6) RS = RF || RG の場合、Ib+と Ib–に起因する電圧誤差が小さくなりま す(ADA4817-1/ADA4817-2 の入力電流はピコアンペア範囲内で すが、これは問題になることはないと思われます)。コモン・モ ードの影響と電源除去比の効果を含めると、合計 VOS は次式でモ デル化できます。 － 13/23 － ADA4817-1/ADA4817-2 Δ V S Δ V CM PSR CMR (11) ここで、 V OSnom は公称条件で規定されるオフセット電圧。 ΔVS は公称条件からの電源電圧の変化。 PSR は電源除去比。 ΔVCM は公称条件からのコモン・モード電圧の変化。 CMR はコモン・モード除去比。 広帯域動作 このような容量は、周波数応答で大きなピーキングを発生させ ることに注意してください。これより大きな容量値も駆動する ことができますが、アンプ出力に抑制抵抗(RSNUB)を使用する必要 があります(図 42 参照)。小さい直列抵抗 RSNUB を使用すると、 負荷容量により発生する極を相殺させるゼロ点を形成すること ができます。RSNUB の typ 値は 10 Ω～50 Ω の範囲が可能です。 この値は回路条件に依存します。図 42 に、容量負荷(CL)により 発生する極の影響を小さくする別の方法を示します。この方法 では、帰還ループ内に帰還抵抗と並列に 0.5 pF～2 pF (typ)の範 囲のコンデンサ(CF)を接続します。図 43 に、帰還コンデンサの 追加による周波数応答への効果を示します。 +VS 10µF + ADA4817-1/ADA4817-2 は高速バッファとして優れた性能を提供し ます。図 38 に、高ゲインでの広帯域キャラクタライゼーション に使用した回路を示します。加算点(RF || RG)のインピーダンスは、 アンプの入力容量が 1.5 pF のとき、アンプのループ応答で極を 形成します。この極により、周波数が非常に低いところでピー キングとリンギングが発生します。100 Ω～400 Ω の帰還抵抗を使 用すると、ピーキングが小さくなり、出力ステージの性能を低 下させないので、これらの抵抗の使用が推奨されます。周波数 応答のピーキングは、小さい帰還コンデンサ(CF)と帰還抵抗の 並列接続、または非反転入力の直列抵抗によって補償すること もできます(図 42 参照)。 If この極がユニティ・ゲイン交差点に近づくと、位相マージン が低下します。これは、極に付随する位相損失が加わるためで す。 CF RG 0.1µF 49.9Ω 0.1µF VOUT CL RL 容量負荷の駆動 一般に、高速アンプは複雑な容量負荷駆動時間特性を持ってい ます。特に、位相マージンが最小となる低いクローズド・ルー プ・ゲインの場合には複雑です。この複雑さは、負荷容量 CL と アンプの出力抵抗 RO により、極が形成されるために生じます。 この極は次式で表されます。 (12) + 10µF アプリケーションのクローズド・ループ・ゲイン 反転かまたは非反転か アンプの負荷 信号周波数と振幅 ボード・レイアウト 最適性能は、帰還抵抗なし、大きな出力負荷抵抗、小さなボー ド寄生容量で、G + 1 構成の場合に得られます。 1 2πROCL RSNUB VIN 歪み性能は次の変数に依存します。 fP RF 0.1µF –VS 07756-143 V OS V OS nom 図 42.ピーキングを抑える RSNUB または CF の使用 熱に対する考慮事項 10 V 電源、19 mA 静止電流、無負荷で、ADA4817-1/ADA4817-2 の消費電力は 190 mW です。LFCSP の熱抵抗は ADA4817-1 では 94°C/W に、ADA4817-2 では 64°C/W に、それぞれなるため、ジ ャンクション温度が周囲温度よりほぼ 25°高くなることを意味し ます。ADA4817-1/ADA4817-2 は、温度に対して一定の帯域幅を維 持するようにデザインされているため、ウォームアップ時に消費 電流の初期上昇が予測されます。VOS の温度ドリフトは 12 µV/°C であるため、10 V での LFCSP 内の ADA4817-1/ ADA4817-2 のウ ォームアップ効果により、0.3 mV まで上昇することがあります。 入力バイアス電流は、温度上昇 10°C あたり 1.7 の増加率で増加 します。 重い負荷では、消費電力が増えるため、絶対最大定格のセクシ ョンに示すようにチップのジャンクション温度が上昇します。 パッケージの定格消費電力を超えないように注意が必要です。 Rev. 0 － 14/23 － ADA4817-1/ADA4817-2 表 7.パワーダウン電圧制御 PD Pin ±5 V +3 V, −2 V Not active Active >4 V <2 V >2 V <0 V 容量帰還 シングルとデュアルとの間のパッケージの違いとピン間寄生に より、ADA4817-2 でのピーキングは ADA4817-1 の場合より少 し大きくなります(ゲイン= 2 の場合は特に)。ピーキングを小さ くする最適な方法は、帰還抵抗に並列に帰還コンデンサを接続 する方法です。 9 CF = 0.5pF NO CF 6 CF = 1pF 3 0 –3 –6 RF = 348Ω G=2 VS = 10V VOUT = 100mV p-p RL = 100Ω –9 0.1 1 07756-049 ADA4817-1/ADA4817-2 には、各アンプに個別のパワーダウン・ ピン(PD)ピンがあります。この機能を使うと、アンプの非アク ティブ時に静止電源電流を 19 mA から 2 mA へ削減することが できます。パワーダウン・スレッショールド・レベルは、+VS ピンに接続される電圧から発生されます。イネーブル電圧は、 ±5 V 電源のアプリケーションでは+4 V より、±3 V 電源のアプリ ケーションでは+2 V より、それぞれ高くなります。ただし、PD ピンの電圧が+VS から 3 V 下回ると、アンプはパワーダウンし ます。PDピンを使用しない場合は、正電源へ接続するのが最適 です。 図 43 に、ゲイン= 2 の ADA4817-2 の小信号周波数応答対 CF を 示します。ピーキングを示すために最初に CF なしの場合を、ピ ーキングの軽減または解消を示すために 0.5 pF と 1 pF の場合を、 それぞれ示します。図 43 に示すように、消費電力がシステムで 重要な場合、ピーキングを制御するために帰還コンデンサを接 続するかぎり、帰還コンデンサを大きくすることが可能です。 ただし、消費電力が問題とならない場合、100 Ω のような小さ い帰還抵抗を使うと、平坦性の維持とピーキングの軽減のため に帰還容量を追加する必要はありません。 CLOSED-LOOP GAIN (dB) パワーダウン動作 10 100 1k 10k FREQUENCY (MHz) 図 43.小信号周波数応答対帰還コンデンサ(ADA4817-2) Rev. 0 － 15/23 － ADA4817-1/ADA4817-2 レイアウト、グラウンド、バイパスの考慮事項 PCB のレイアウトはデザイン・プロセスの最終ステップであり、 最もクリティカルな 1 つであることがしばしば示されます。レ イアウトが正しくないと、素晴らしいデザインも無用なものに なってしまいます。ADA4817-1/ADA4817-2 は RF 周波数スペク トルまで動作できるため、高周波ボード・レイアウトの注意が 必要です。最適性能を得るためには、PCB レイアウト、信号配 線、電源バイパス、グラウンド接続のすべてについて考慮する 必要があります。 容量に直列なインダクタンスはタンク回路を形成することがあ り、これにより出力で高周波リンギングが発生することがあり ます。この追加インダクタンスも、出力での高周波圧縮により 歪みを増加させる原因になります。ビアの使用は、アンプの電 源ピンへ向かうパスでは最小にする必要があります。これは、 ビアにより寄生インダクタンスが発生して、不安定性の原因に なるためです。ビアの使用が必要な場合は、径の大きい複数の ビアを使ってください。これにより等価寄生インダクタンスを 小さくすることができます。 信号の配線 ADA4817-1/ADA4817-2 は、レイアウトを小さくできる専用帰還 ピンを持った新しい低歪みのピン配置を採用しています。専用 帰還ピンは出力から反転入力までの距離を短縮するため、帰還 回路の配線を大幅に簡素化します。 ADA4817-1/ADA4817-2 をユニティ・ゲイン・アンプとしてレイ アウトする場合、専用帰還ピンの間のパターンを短く太くし、 アンプの反転入力を使用して漂遊寄生インダクタンスを小さく することが推奨されます。 寄生インダクタンスを小さくするために、グラウンド・プレー ンを高周波信号パターンの下に設ける必要があります。ただし、 位相マージンを低下させる寄生コンデンサを小さくするために、 入力ピンと出力ピンの下では、グラウンド・プレーンを無くす る必要があります。ノイズ混入に弱い信号は PCB の内部層へ配 線して、シールド効果大きくする必要があります。 電源のバイパス 電源のバイパスは、PCB デザイン・プロセスで重要です。最適 性能を得るためには、ADA4817-1/ADA4817-2 の電源ピンを正し くバイパスする必要があります。 各電源ピンからグラウンドへのコンデンサの並列接続が最適で す。異なる値とサイズのコンデンサの並列接続は、広い周波数 帯域で電源ピンの AC インピーダンスを小さくするのに役立ち ます。これは、ノイズのアンプへの混入を小さくするために重 要です。電源ピンから開始して、最小の値とサイズの部品をボ ードのアンプと同じ面の、アンプのできるだけ近くに配置し、 次にグラウンド・プレーンへ接続します。このプロセスを次に 大きい値のコンデンサについて繰り返します。0.1 µF のセラミ ック 0508 ケースを ADA4817-1/ADA4817-2 に使用することが推 奨されます。0508 は低い直列インダクタンスと優れた高周波性 能を提供します。この 0.1 µF は高周波で低いインピーダンスを提 供します。10 µF の電解コンデンサは、0.1 µF と並列に接続する 必要があります。この 10 µF のコンデンサは低周波で低い AC インピーダンスを提供します。回路条件に応じて、これより小 さい値の電解コンデンサを使用することができます。小さな値 のコンデンサを追加すると、高い周波数までの不要なノイズに 対して低いインピーダンス・パスを提供するのに役立ちますが、 常に必要とはかぎりません。 コンデンサのリターン(グラウンド)を設けることも重要です。 コンデンサ・グラウンドをアンプ負荷の近くに戻すことは、歪 み性能のために重要です。負荷からコンデンサまでの距離を短 く、かつ等しくすることが性能のために最適です。 ケースによっては、2 つの電源間のバイパスを行うと、PSRR を 向上させて、混雑し複雑なレイアウトで歪み性能を維持するの に役立つことがあります。これは、性能を向上させるもう 1 つ のオプションです。 コンデンサからアンプまでのパターンの長さを短くし、幅を広 くすると、パターン・インダクタンスが小さくなります。並列 Rev. 0 | Page 16 of 23 グラウンド接続 グラウンド・プレーンと電源プレーンの使用は、電源電流と信 号電流に対して低インピーダンスのリターンを提供する方法と して推奨されます。グラウンド・プレーンと電源プレーンの使用 は、パターンの漂遊インダクタンスを小さくし、アンプに対し て低い熱抵抗パスを提供することにも役立ちます。ピンの下で は、グラウンド・プレーンと電源プレーンを使用しないように する必要があります。パッドとグラウンド・プレーンまたは電 源プレーンは、アンプ入力で寄生容量を形成します。反転入力 の漂遊容量と帰還抵抗は極を形成し、これが位相マージンを小 さくして、不安定になります。出力に大きな漂遊容量が存在す る場合も極を形成し、位相マージンを低下させます。 露出パドル ADA4817-1/ADA4817-2 には露出パドルがあり、標準の SOIC プ ラスチック・パッケージに比べて熱抵抗を 25%小さくします。 ADA4817-1/ ADA4817-2 の露出パドルは内部でフローティング しているため、最大の柔軟性を提供し、使い安くなっています。 露出パドルはグラウンド・プレーンまたは負電源プレーンへ接 続することができます。加熱が問題とならない場合は、露出パ ッドをフローティングのままにしておくことができます。 サーマル・ビアまたはヒート・パイプを露出パドルのパッドの デザインに採用することもできます。これらの加算ビアは、ジ ャンクション―周囲間の温度(θJA)を下げるのに役立ちます。表 面に厚い銅を使用して、アンプの露出パドルをそれにハンダ付 けすると、ADA4817-1/ADA4817-2 から見た全体の熱抵抗を大幅 に小さくすることができます。 リーク電流 良くない PCB レイアウト、汚染物質、ボード絶縁材料により、 ADA4817-1/ADA4817-2 の入力バイアス電流より大きいリーク電 流が発生することがあります。入力間の電位差と付近のパター ンにより PCB の絶縁体を通してリーク電流が流れます。たとえ ば、1 V/ 100 GΩ = 10 pA になります。同様に、ボード上に油脂 などの汚染物質があると、大きなリーク電流が発生します。リ ーク電流を大幅に削減するためには、両入力および入力と同じ 電位にした両入力リードの周囲にガード・リング(シールド)を 配置します。この方法では、両入力とその周辺領域との間には リーク電流を発生する電位がなくなります。ガード・リングを 有効にするためには、比較的低インピーダンス・ソースでそれ を駆動し、多層ボードを使用する場合入力リードのすべての面 (上と下)を完全に取り囲む必要があります。 リーク電流を発生させるもう一つの原因は、絶縁材料自体の電 荷吸着です。入力リードとガード・リングとの間の材料を少な くすると、吸着の削減に役立ちます。さらに、Teflon®やセラミ ックのような吸着の少ない材料が、必要となることもあります。 ADA4817-1/ADA4817-2 入力容量 バイパスとグラウンドの他に、高速アンプは入力とグラウンド との寄生容量に対しても敏感です。高い周波数では、数 pF の容 量でも入力インピーダンスを低下させて、アンプ・ゲインを大 きくするため、周波数応答でのピーキングが、または最悪の場 合には発振さえも発生することがあります。入力ピンに接続さ れる外付けの受動部品は、寄生容量を回避するため出来るだけ 入力の近くに配置することが推奨されます。グラウンド・プレ ーンと電源プレーンは、ボードの全層で入力ピンから近い距離 に配置する必要があります。 入力から出力へのカップリング 入力と出力の間の容量結合を小さくするため、入力信号パター ンと出力信号パターンを並行させないようにします。さらに、 入力パターンを互いに近づけないようにします。2 つの入力を 最小 7 ミル離すことが推奨されます。 Rev. 0 － 17/23 － ADA4817-1/ADA4817-2 アプリケーション情報 低歪みピン配置 ADA4817-1/ADA4817-2 は、アナログ・デバイセズの新しい低歪 みピン配置を採用しています。この新しいピン配置は、従来型 ピン配置に比べて 2 つの利点を持っています。1 つ目の利点は 2 次高調波歪み性能の向上で、非反転入力ピンと負電源ピンを物 理的に離すことにより実現されています。2 つ目の利点は専用 帰還ピンによるレイアウトの簡素化で、ゲイン設定抵抗を反転 入力ピンへ戻す配線が容易になることです。これによりレイア ウトが小さくなるため、寄生を小さくし、安定性を向上させる ことに役立ちます。 ADA4817-1/ADA4817-2 に帰還を与えるために必ず専用帰還ピン を使う必要はありません。ADA4817-1/ADA4817-2 の出力ピンを 使って ADA4817-1/ADA4817-2 の反転入力へ帰還を与えること もできます。 広帯域フォトダイオード・プリアンプ ADA4817-1/ ADA4817-2 は広い帯域幅と低ノイズを持つため、 高速フォトダイオードを使った信号コンデショニング用のアン プなどのインピーダンス変換アンプ用に最適です。図 44 に、フ ォトダイオードの電気モデルを使った I/V コンバータを示しま す。基本伝達関数は次式で表されます。 V OUT I PHOTO RF (13) 1 sCF RF このプリアンプで実現可能な安定な帯域幅は、RF、アンプのゲ イン帯域幅積、フォトダイオード容量(CS)とアンプ入力容量を含 むアンプ加算点での合計容量の関数になります。RF と合計容量 は、アンプのループ伝達関数内で、ピーキングと不安定性を発 生させる極を形成します。CF を追加すると、ループ伝達関数内 にゼロ点が形成され、極の影響を補償することができますが、 信号帯域幅が減ってしまいます。45°の位相マージン(f(45))を発生 させる信号帯域幅は、次式で与えられます。 f ( 45) f CR 2 RF (CS C M CD ) (14) ここで、 fCR はアンプのクロスオーバー周波数。 RF は帰還抵抗。 CS はフォトダイオードとボード寄生を含むソース容量。 CM はアンプのコモン・モード容量。 CD はアンプの差動容量。 f(45)を決める CF の値は次式で表されます。 CF CS C M C D 2 RF f CR (15) CF 値を大きくすると、周波数応答でのピーキングは小さくなり ます。 周波数に対するプリアンプ出力ノイズを図 45 に示します。 ここで、IPHOTO はフォトダイオードの出力電流。RF と CF の並列 接続により信号帯域幅が設定されます。 CF RF CM RSH = 1011Ω CS CD CM VB VOUT 07756-048 IPHOTO 図 44.広帯域フォトダイオード・プリアンプ 図 45.フォトダイオードの電圧ノイズ成分 45 40 35 MAGNITUDE (dB) 30 25 20 15 10 G = 63V/V R = 100Ω 0 V L = 10V S VOUT = 6V p-p –5 0.1 1 07756-051 5 10 100 FREQUENCY (MHz) 図 46.フォトダイオード・プリアンプの周波数応答 Rev. 0 － 18/23 － 1000 ADA4817-1/ADA4817-2 ループ伝送での極がアンプのノイズ・ゲイン内でゼロ点に変換 されるため、全周波数で入力電圧ノイズが増幅されます。CFに より発生するループ伝送のゼロ点により増幅が制限されます。 ノイズ・ゲインの帯域幅はプリアンプ信号帯域幅より広くなる ため、アンプのループ・ゲインを減らすことにより最終的にロ ールオフされます。反転ピンからの電流等価ノイズは大部分の アプリケーションで無視できます。ADA4817-1/ADA4817-2で採 用された技術革新的なアーキテクチャにより、従来型FET入力 アンプとは対照的に、両入力のバランスが不要になります。こ のため、非反転ピンからグラウンドへのインピーダンスを全周 波数で小さくすることが、最適ノイズ性能を得るために重要で す。 出力電圧ノイズ・スペクトル密度の2乗を全周波数で積分し、そ の平方根をとると、プリアンプの合計rms出力ノイズが得られま す。表8に、アンプ、帰還抵抗、ソース抵抗の近似式をまとめま す。RF = 50 kΩ、CS = 30 pF、CF = 0.5 pF (帯域幅約6.4 MHz)での プリアンプ例のノイズ成分も示します。 表 8.フォトダイオード・プリアンプの RMS ノイズ成分 Contributor RF VEN Amp IEN Amp Expression RMS Noise with RF = 50 kΩ, CS = 30 pF, CF = 0.5 pF 94 µV 4kT RF f 2 1.57 VEN CS CM CD CF f 3 1.57 CF 777.5 µV 0.4 µV IEN RF f 2 1.57 783 µV (total) Rev. 0 － 19/23 － ADA4817-1/ADA4817-2 In-amp−3 dB = (fCR × RG)/(2 × RF) 高速 JFET 入力計装アンプ 計装アンプのコモン・モード除去比は、基本的に R1: R2 と R3: R4 の抵抗比の一致により決まります。次式で表すことができま す。 図 47 に、ADA4817-1/ ADA4817-2 を使った、高入力インピーダ ンスを持つ高速計装アンプの例を示します。DC 伝達関数は、 2R V OUT V N V P 1 F RG VO 1 2 V CM 1 1 2 (16) G = 1 の場合、2 個のプリアンプの帰還抵抗を 0 Ω に設定し、ゲ イン抵抗をオープンにすることが推奨されます。G = 1 でのシス テム帯域幅は 400 MHz になります。ゲインが 2 より大きい場合 は、帯域幅はプリアンプにより設定され、次式で近似されます。 (17) プリアンプの加算点のインピーダンスは RF || 0.5(RG)になります。 この値を比較的小さく維持すると、前の例と同様に帯域幅応答 を向上させることができます。 VCC 0.1µF 10µF RS1 VN R2 350Ω ADA4817-2 U1 0.1µF VCC 10µF VEE 0.1µF R1 350Ω 10µF RF = 500Ω VO ADA4817-1 RG R3 350Ω RF = 500Ω 0.1µF 10µF VCC R4 350Ω 0.1µF VEE 10µF ADA4817-2 U2 0.1µF VP 10µF 07756-050 RS2 VEE 図 47.高速計装アンプ Rev. 0 － 20/23 － ADA4817-1/ADA4817-2 ノイズ成分とオフセット電圧を小さくし、最適周波数応答を得 るために抵抗値は小さくします。フィルタ回路で使用する容量 値は小さいため、PCB レイアウトと寄生を小さくすることが重要 です。数ピコファラッドでフィルタのコーナー周波数 fc から外 れます。 図 49 に示すコンデンサ値が実際に漂遊 PCB 容量を含 んでいます。 アクティブ・ローパス・フィルタ(LPF) アクティブ・フィルタは、折り返し防止フィルタや高周波通信 IF ストリップのような多くのアプリケーションで使用されます。 ADA4817-1/ADA4817-2 は 410 MHz のゲイン帯域幅積と高いス ルーレートを持つため、アクティブ・フィルタ向けに最適な選 択肢になっています。さらに、FET ステージにより得られる低 入力バイアス電流により、ADA4817-1/ADA4817-2 の DC 誤差が なくなります。図 48 に、90 MHz LPF と 45 MHz LPF の周波数 応答を示します。帯域幅条件の他に、フィルタのフル・パワー 帯域幅をサポートできるスルーレートである必要があります。 この場合、2 V p-p 出力振幅で 90 MHz の帯域幅で少なくとも 870 V/µs が必要です。この性能は、ADA4817-1/ADA4817-2 の広 い帯域幅と高いスルーレートのため、90 MHz でのみ実現可能で す。 コンデンサの選択は、最適フィルタ性能を得るために重要です。 NPO セラミック・コンデンサやシルバー・マイカのような低温 度係数を持つコンデンサが、フィルタ・エレメントとして適し ています。 図 49 に、4 極の Sallen-Key ローパス・フィルタ(LPF)の回路を示 します。このフィルタは、固定ゲイン G = 2 を持つ 2 個の等し いカスケード接続された Sallen-Key LPF セクションから構成さ れています。フィルタの正味のゲインは G = 4 ( = 12 dB)です。 図 48 に示す実際のゲインは 12 dB です。この値では、直列整合 終端抵抗 RT と負荷抵抗により出力電圧が 1/2 にされることを考 慮していません。 互いに等しい抵抗を設定すると、Sallen-Key フィルタのデザイ ン式が大幅に簡単になります。90 MHz を実現するためには、R の値を 182 Ω に設定する必要がありますが、R の値を 2 倍にす ると、コーナー周波数は 45 MHz になります。これは、R の値 (182 Ω)に 90 MHz と新しいコーナー周波数(MHz)との比を乗算 することにより、フィルタを調整する簡単な方法です。図 48 に、 フィルタの各ステージの出力、および R = 182 Ω と R = 365 Ω に 対応する 2 つの異なるフィルタの出力を示します。ユニティ・ ゲイン・ステージを許容できない限り、帯域幅とスルーレート の制限のため、90 MHz を超えてコーナー周波数を高くすること は推奨されません。 図 48.ローパス・フィルタの応答 C1 3.9pF +5V C3 3.9pF 10µF +5V +IN1 RT 49.9Ω R U1 R R C2 5.6pF 10µF 0.1µF 10µF OUT1 U2 R C4 5.6pF 0.1µF RT 49.9Ω 10µF OUT2 0.1µF 0.1µF –5V –5V R1 348Ω R4 348Ω R3 348Ω 図 49.4 極の Sallen-Key ローパス・フィルタ(ADA4817-2) Rev. 0 － 21/23 － 07756-054 R2 348Ω ADA4817-1/ADA4817-2 1.2 0.15 0.10 0.8 90MHz 90MHz 45MHz 45MHz 0.4 0 0 –0.4 –0.10 –0.8 –0.15 TIME (5ns/DIV) 07756-063 –0.05 –1.2 図 51.大信号過渡応答(ローパス・フィルタ) 図 50.小信号過渡応答(ローパス・フィルタ) Rev. 0 TIME (5ns/DIV) － 22/23 － 07756-064 VOLTAGE (V) VOLTAGE (V) 0.05 ADA4817-1/ADA4817-2 D07756-0-11/08(0)-J 外形寸法 図 52.8 ピン・リードフレーム・チップ・スケール・パッケージ[LFCSP_VD] 3 mm × 3 mm ボディ、極薄、デュアル・リード(CP-8-2) 寸法: mm 4.00 BSC SQ 12° MAX 1.00 0.85 0.80 0.65 BSC TOP VIEW 3.75 BSC SQ 0.75 0.60 0.50 0.80 MAX 0.65 TYP SEATING PLANE 16 13 12 9 PIN 1 INDICATOR 1 2.25 2.10 SQ 1.95 8 5 4 0.25 MIN 1.95 BSC 0.05 MAX 0.02 NOM 0.35 0.30 0.25 (BOTTOM VIEW) 0.20 REF COPLANARITY 0.08 FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 072808-A PIN 1 INDICATOR 0.60 MAX 0.60 MAX COMPLIANT TO JEDEC STANDARDS MO-220-VGGC 図 53.16 ピン・リードフレーム・チップ・スケール・パッケージ[LFCSP_VQ] 4 mm × 4 mm ボディ、極薄クワッド(CP-16-4) 寸法: mm オーダー・ガイド Model Temperature Range Package Description Package Option Ordering Quantity Branding ADA4817-1ACPZ-R21 ADA4817-1ACPZ-RL1 ADA4817-1ACPZ-R71 –40°C to +105°C –40°C to +105°C –40°C to +105°C 8-Lead LFCSP_VD 8-Lead LFCSP_VD 8-Lead LFCSP_VD CP-8-2 CP-8-2 CP-8-2 250 5,000 1,500 H1F H1F H1F ADA4817-2ACPZ-R21 ADA4817-2ACPZ-RL1 ADA4817-2ACPZ-R71 –40°C to +105°C –40°C to +105°C –40°C to +105°C 16-Lead LFCSP_VQ 16-Lead LFCSP_VQ 16-Lead LFCSP_VQ CP-16-4 CP-16-4 CP-16-4 250 5,000 1,500 1 Z = RoHS 準拠製品 Rev. 0 － 23/23 －