クワッド、7ns、 単電源コンパレータ AD8564 特長 ピン配置 ＋5V単電源動作 伝搬遅延時間：7ns 低消費電力 16ピン・エポキシDIP （末尾P）N-16 16ピン狭幅SO （末尾S）R-16A 分離された入出力部 TTL/CMOSロジック対応出力 広い出力スイング TSSOP、SOIC、PDIPパッケージ アプリケーション –IN D +IN D V +ANA OUT D OUT C V +DIG +IN C –IN C –IN A +IN A GND OUT A OUT B V –ANA +IN B –IN B –IN A 1 +IN A 2 16 –IN D 15 +IN D + – – + 14 V +ANA GND 3 OUT A 4 OUT B 5 AD8564 V –ANA 高速タイミング ライン・レシーバ 6 AD8564 + – – + 13 OUT D 12 OUT C 11 V +DIG +IN B 7 10 +IN C –IN B 8 9 –IN C データ通信 高速V/Fコンバータ バッテリ動作の計装機器 16ピンTSSOP （末尾RU）RU-16 高速サンプリング・システム ウィンドウ・コンパレータ 読み込みチャンネル検知 PCMCIAカード MAX901のアップグレード –IN A +IN A GND OUT A OUT B V –ANA +IN B –IN B 1 16 AD8564 8 9 –IN D +IN D V +ANA OUT D OUT C V +DIG +IN C –IN C 概要 AD8564は、入出力段が分離されたクワッド、7nsのコンパ レータで、CMOS/TTL対応出力を保ちながら、入力段は± 5Vデュアル電源または＋5V単電源で動作できます。 伝搬遅延時間が7nsという高速なので、AD8564はタイミン グ回路及びライン・レシーバに好適です。アナログとデジ タルの電源が独立しているため、電源ピンの相互作用から の保護がきわめて高度に行えます。AD8564はMAX901とピ ン互換で、より低電源電流です。 4つのコンパレータすべてが、同じような伝搬遅延性能を備 えています。立ち上がり／立ち下がり信号の伝搬遅延がよ くマッチしており、温度と電圧のトラッキング特性も優れ ています。これらの特性のため、AD8564は、高速タイミン グ回路やデータ通信回路に適しています。ラッチ機能を備 えたファミリ製品のデュアル・コンパレータについては AD8598のデータシートを、シングル・コンパレータについ てはAD8561のデータシートを参照してください。 AD8564は工業温度範囲（−40∼＋85℃）で仕様規定されて います。クワッドAD8564は、16ピンのプラスチックDIP、 狭幅SO-16表面実装、16ピンのTSSOPパッケージが用意され ています。 アナログ・デバイセズ社が提供する情報は正確で信頼できるものを期していますが、そ の情報の利用または利用したことにより引き起こされる第3者の特許または権利の侵害 に関して、当社はいっさいの責任を負いません。さらに、アナログ・デバイセズ社の特 許または特許の権利の使用を許諾するものでもありません。 REV.A アナログ・デバイセズ株式会社 本 社／東京都港区海岸1-16-1 電話03 （5402）8400 〒105-6891 ニューピア竹芝サウスタワービル 大阪営業所／大阪市淀川区宮原3-5-36 電話06（6350）6868（代） 〒532-0003 新大阪第二森ビル AD8564ー仕様 電気的特性（とくに指定のない限り、＠V＋ANA＝V+DIG＝＋5.0V、V−ANA＝0V、TA＝＋25℃） パラメータ 記号 入力特性 オフセット電圧 Vos 条件 Min Typ Max 単位 2.3 7 8 mV mV μV/℃ μA μA μA V dB V/V pF -40℃≦TA≦+85℃ オフセット電圧ドリフト 入力バイアス電流 入力オフセット電流 入力同相モード電圧範囲 同相モード除去比 大信号電圧ゲイン 入力容量 デジタル出力 ロジック“1”電圧 ロジック“0”電圧 ダイナミック性能 伝搬遅延 伝搬遅延 差動伝搬遅延 （立ち上がり伝搬遅延対 立ち下がり伝搬遅延） 立ち上がり時間 立ち下がり時間 電源 電源除去比 アナログ電源電流 △Vos/△T IB IB Ios VCM CMRR Avo CIN 4 VCM = 0V -40℃≦TA≦+85℃ VCM = 0V 0 65 0V≦VCM≦+3.0V RL = 10kΩ ±4 ±9 ±3 +2.75 85 3000 3.0 VOH VOL IOH = -3.2mA、△VIN＞250mV IOL = 3.2mA、△VIN＞250mV tP 100mVのオーバードライブで200mVステップ -40℃≦TA≦+85℃1 5mVのオーバードライブで100mVステップ1 8 △tP 20mVのオーバードライブで100mVステップ1 20∼80％ 20∼80％ 0.5 3.8 1.5 PSRR I+ANA +4.5V≦V+ANA及びV+DIG≦+5.5V 80 10.5 tP デジタル電源電流 IDIG アナログ電源電流 I-ANA 2.4 3.5 0.3 6.75 -40℃≦TA≦+85℃ Vo = 0V、RL = ∞ -40℃≦TA≦+85℃ 0.4 V V 9.8 13 ns ns ns 2.0 ns ns ns 14.0 15.6 7.0 8.0 14.0 15.6 dB mA mA mA mA mA mA Typ Max 単位 2.3 7 8 mV mV μV/℃ μA μA μA V dB V/V pF 6.0 -7.0 -40℃≦TA≦+85℃ 注意 1．設計上の保証です。 仕様は、予告なく変更することがあります。 電気的特性（とくに指定のない限り、＠V＋ANA＝V+DIG＝＋5.0V、V−ANA＝ −5V、TA＝＋25℃） パラメータ 記号 入力特性 オフセット電圧 Vos 条件 Min -40℃≦TA≦+85℃ オフセット電圧ドリフト 入力バイアス電流 入力オフセット電流 入力同相モード電圧範囲 同相モード除去比 大信号電圧ゲイン 入力容量 デジタル出力 ロジック“1”電圧 ロジック“0”電圧 △Vos/△T IB IB Ios VCM CMRR Avo CIN VOH VOL 4 VCM = 0V -40℃≦TA≦+85℃ VCM = 0V -4.9 65 0V≦VCM≦+3.0V RL = 10kΩ IOH = -3.2mA、△VIN＞250mV IOL = 3.2mA、△VIN＞250mV 2 2.6 ±4 ±9 ±3 +3.5 85 3000 3.0 3.6 0.2 0.3 V V REV.A AD8564 パラメータ 記号 条件 ダイナミック性能 伝搬遅延 tP 伝搬遅延 差動伝搬遅延 （立ち上がり伝搬遅延対 立ち下がり伝搬遅延） 立ち上がり時間 立ち下がり時間 電源 電源除去比 アナログ電源電流 Typ Max 単位 100mVのオーバードライブで200mVステップ -40℃≦TA≦+85℃1 5mVのオーバードライブで100mVステップ1 6.75 8 8 9.8 13 ns ns ns △tP 20mVのオーバードライブで100mVステップ1 20∼80％ 20∼80％ 0.5 3 3 2.0 ns ns ns PSRR I+ANA +4.5V≦V+ANA及びV+DIG≦+5.5V tP デジタル電源電流 IDIG アナログ電源電流 I-ANA Min 50 -40℃≦TA≦+85℃ Vo = 0V、RL = ∞ -40℃≦TA≦+85℃ 70 10.8 3.9 -8.2 -40℃≦TA≦+85℃ 14.0 15.6 4.4 5.6 14.0 15.6 dB mA mA mA mA mA mA 注意 1．設計上の保証です。 仕様は、予告なく変更することがあります。 絶対最大定格* 全アナログ電源電圧‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥＋14V デジタル電源電圧‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥＋17V 正のアナログ電源−正のデジタル電源 ‥‥‥‥‥−600mV 入力電圧1 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥±7V パッケージ・タイプ θJA2 θJC 単位 16ピン・プラスチックDIP（N） 16ピン狭幅SO（R） 16ピンTSSOP（RU） 90 113 180 47 37 37 ℃/W ℃/W ℃/W 注意 差動入力電圧 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥±8V 1．アナログ入力電圧は、±7Vまたはアナログ電源電圧の、どちらか小さい方に等しくなります。 2．θJAは、最悪の条件に対しての規定です。すなわちθJAは、P-DIPではデバイスをソケットに実 GNDへの出力短絡時間 ‥‥‥‥‥‥‥‥‥‥‥‥‥無制限 装した状態、SOIC及びTSSOPパッケージではデバイスを回路板にハンダ付けした状態での規 定です。 保管温度範囲 N、R、RUパッケージ ‥‥‥‥‥‥‥‥‥−65∼＋150℃ *上記の絶対最大定格を超えるストレスを加えると、デバイスに永久的な損傷を与えることがあり ます。この定格はストレス定格の規定のみを目的とするものであり、この仕様の動作セクション に記載する規定値以上でのデバイス動作を定めたものではありません。デバイスを長期間絶対最 大定格条件に置くと、デバイスの信頼度に影響を与えることがあります。 動作温度範囲 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥−40∼＋85℃ 接合温度範囲 N、R、RUパッケージ ‥‥‥‥‥‥‥‥‥−65∼＋150℃ ピン温度範囲（ハンダ付け、10秒） ‥‥‥‥‥‥‥＋300℃ オーダー・ガイド モデル 温度範囲 パッケージ パッケージ・オプション AD8564AN AD8564AR AD8564ARU -40∼+85℃ -40∼+85℃ -40∼+85℃ 16ピン・プラスチックDIP 16ピン狭幅SOIC 16ピンTSSOP N-16 R-16A RU-16 注意 ESD（静電放電）の影響を受けやすいデバイスです。4000Vもの高圧の静電気が人体やテスト装置に容易に帯電し、 検知されることなく放電されることがあります。本製品には当社独自のESD保護回路を備えていますが、高エネル ギーの静電放電を受けたデバイスには回復不可能な損傷が発生することがあります。このため、性能低下や機能喪 失を回避するために、適切なESD予防措置をとるようお奨めします。 REV.A 3 WARNING! ESD SENSITIVE DEVICE AD8564 代表的な性能特性（とくに指定のない限り、V＋ANA＝V+DIG＝＋5V、V−ANA＝0V、TA＝＋25℃） 1.000 0 0.000 V +ANA = V +DIG = +5V V –ANA = –5V –1 0.600 0.400 0.200 0.000 –75 –50 –25 0 25 50 温度 – ℃ 入力バイアス電流 – μA –1.000 入力バイアス電流 – μA 入力オフセット電圧 – mV 0.800 –2.000 –3.000 –3 –4 –4.000 –5.000 –75 –50 –25 75 100 125 150 –2 図1．入力オフセット電圧対温度 –5 –7.5 25 50 75 100 125 150 温度 – ℃ 0 図2．入力バイアス電流対温度 500 –5 –2.5 0 2.5 入力同相モード電圧 – V 5 図3．入力バイアス電流対 入力同相モード電圧 10 5.000 ステップサイズ＝100mV オーバードライブ＝5mV 8 400 4.400 TA = +85℃ 300 200 6 出力高電圧 – V 伝搬遅延 – ns アンプ数 tPDHL tPDLH 4 3.800 TA = +25℃ 3.200 TA = –40℃ 2 100 0 –5 –4 –3 –2 –1 0 1 2 3 4 入力オフセット電圧 – mV 0 –50 5 図4．入力オフセット電圧 0 25 50 温度 – ℃ 75 100 2.000 125 0.100 TA = +85℃ 3.000 TA = +25℃ 2.000 TA = –40℃ 1.000 0 3 6 9 シンク電流 – mA 12 15 図7．出力低電圧、VOL対シンク電流 0.000 6 9 ソース電流 – mA 12 15 TA = –40℃ –1.000 I–ANA 、電源電流ーmA TA = +85℃ 0.200 I+ANA 、電源電流 – mA TA = +25℃ 0.300 3 0.000 4.000 TA = –40℃ 0 図6．出力高電圧、VOH対ソース電流 5.000 0.400 出力低電圧 – V –25 図5．伝搬遅延、tPDHL／tPDLH対温度 0.500 0.00 2.600 TA = +25℃ –2.000 TA = +85℃ –3.000 –4.000 2 4 6 8 V +ANA 電源電圧 – V 10 12 図8．I+ANA：アナログ電源電流／ コンパレータ対電源電圧 4 –5.000 2 4 6 8 V –ANA 電源電圧ーV 10 12 図9．I-ANA：アナログ電源電流／ コンパレータ対電源電圧 REV.A AD8564 3.000 –1.000 2.000 TA = +85℃ TA = +25℃ 1.500 1.000 TA = –40℃ V +ANA = ±5V 3.000 V +ANA = +5V 2.000 I–ANA 、電源電流 – mA 4.000 I+ANA 、電源電流 – mA I+DIG、電源電流 – mA 2.500 2 4 6 8 V +DIG電源電圧 – V 10 0 –75 –50 –25 12 図10．I+DIG：デジタル電源電流／ コンパレータ対電源電圧 V +ANA = +5V –2.000 V +ANA = ±5V –3.000 –4.000 1.000 0.500 0.000 0.000 5.000 0 25 50 75 100 125 150 温度 – ℃ –5.000 –75 –50 –25 図11．I+ANA：アナログ電源電流／ コンパレータ対温度 0 25 50 75 100 125 150 温度 – ℃ 図12．I-ANA：アナログ電源電流／ コンパレータ対温度 I+DIG、電源電流 – mA 2.000 1.500 1.000 0.500 0.000 –75 –50 –25 0 25 50 75 100 125 150 温度 – ℃ 図13．I+DIG：デジタル電源電流／ コンパレータ対温度 アプリケーション できるだけ近く配置します。このコンデンサは、高周波切 高速性能の最適化 他の高速コンパレータやアンプと同じく、AD8564の性能を り換えに際して、デバイスのチャージタンクの役割をしま 最大限に引き出すには、適切な設計及びレイアウト技術が 適正な高速性能を得るには、グランド・プレーンをおすす 必要です。高速回路の性能の限界は浮遊容量、不適切な接 めします。必要な電流路用の割れ目だけがある、連続した 地インピーダンス、その他レイアウトの問題に起因するこ 伝導性の平面を回路板の表面全体に載せます。グランド・ とがよくあります。 プレーンは低誘導グランドであり、回路板全体で、「グラン ソースから入力までの抵抗を最小にすることは、AD8564の ドはねかえり」による接地ポイントの電位差を排除できま 高速動作を最大に発揮させるのに重要です。ソース抵抗を す。適切なグランド・プレーンは、回路板の浮遊容量の影 等価入力容量と組み合わせると入力に反応の遅れが起き、 響も最小にします。 す。 出力を遅らせます。AD8564の入力容量を入力ピンからグラ ンドへの浮遊容量と組み合わせると、数ピコファラッドの 等価容量が生じます。3kΩのソース抵抗と5pFの入力容量を 出力負荷の問題 AD8564の出力は、伝搬遅延を増加させることなく、最大 組み合わせると15nsの時定数が得られますが、これは、 40mAの出力電流を供給できます。出力は、20以上のTTL入 AD8564の能力である5nsより遅くなります。最高の性能を 力ロジックゲートに接続したり、100Ω未満の負荷抵抗を駆 得るには、ソース・インピーダンスは1kΩ未満にすべきで 動してはいけません。 す。 AD8564の最高性能を確実に得るには、出力の容量負荷を最 高速用途の電源では、バイパス・コンデンサを入れること 小にすることが重要です。50pF以上の容量負荷は出力波形 も重要です。1μFの電解バイパス・コンデンサを各電源ピ のリンギング現象を起こし、コンパレータの動作帯域幅を ンからグランドへ、0.5インチ以内に入れます。このコンデ 低下させます。100pF以上の負荷容量でも、伝搬遅延が増大 ンサは、電源からの電圧リップルを低減します。さらに、 します。 10nFのセラミック・コンデンサを電源ピンからグランドへ、 REV.A 5 AD8564 入力段とバイアス電流 AD8564は、マイナス電源レールからプラス電源レールの 入力信号は、コンパレータの反転入力に直接接続します。 2.2V以内まで、入力同相範囲を大きく拡張できるPNP差動 れます。R1対R1＋R2の比が、ウィンドウの中心または平均 出力は、R2とR1を経由して非反転入力にフィードバックさ 入力段を使用しています。入力同相電圧は、2つの入力にお スイッチング電圧を設定するV REFにより、ヒステリシス・ ける電圧の平均となります。最速のレスポンス時間を得る ウィンドウの幅を決定します。入力電圧がVHIより高い場合、 ため、入力同相電圧が、この電圧を越えないよう注意しま 出力はハイに切り替わり、入力電圧が等式１に示すVLO以下 す。 になるまで、再びローに変わることはありません。 AD8564の入力バイアス電流は4μAです。すべてのPNP差動 R1 VHI ＝ （ V＋−1−VREF）R1＋R2 ＋VREF 入力段と同じく、このバイアス電流は高い入力ではゼロに なり、低い入力では倍になります。大きい抵抗は入力バイ （1） アス電流による顕著な電圧低下を生ずるため、入力に接続 V LO ＝VREF する抵抗値を選ぶ場合は注意を要します。 R1 1− R1＋R2 AD8564の入力容量は、通例3pFです。これは、入力にkΩソ ース抵抗を挿入して伝搬遅延の変化を測定することで測定 ここで、V＋は、プラスの電源電圧です。 します。 フィードバック・ネットワークに電極を導入するため、コ ンデンサC Fを追加することも可能です。高周波数でのヒス テリシスの量を増やす効果があります。これは、高周波ノ ヒステリシスの使用 プラスのフィードバックを追加すると、簡単にコンパレー にヒステリシスを加えると、入力信号がスイッチングしき イズ環境で比較的遅い信号を比較するとき役に立ちます。 1 fP ＝ 2πC F R2 より大きい周波数では、ヒステリシス・ウィ い値付近にあって、出力が切り替わるのが望ましくない、 ンドウはVHI＝V＋−1V及びVLO＝0Vに近づきます。fPより小 ノイズが多い環境でメリットがあります。図14は、AD8564 さい周波数では、しきい値電圧は等式1のままとなります。 タにヒステリシスを加えることができます。コンパレータ にヒステリシスを設定する方法を表します。 コンパレータ 信号 R1 R2 V REF CF 図14．AD8564へのヒステリシス設定 6 REV.A AD8564 Spice Model * AD8564 SPICE Macro-Model Typical Values * 8/98, Ver. 1.0 * TAM / ADSC * * Node assignments * noninverting input * | inverting input * | | positive supply * | | | negative supply * | | | | Output * | | | | | * | | | | | * | | | | | * | | | | | .SUBCKT AD8564 1 2 99 50 45 * * INPUT STAGE * * Q1 4 3 5 P IX Q2 6 2 5 P IX IBIAS 99 5 800E-6 RC1 4 50 1k RC2 6 50 1k CL1 4 6 2.5E-12 CIN 1 2 3E-12 EOS 3 1 (4,6) 1E-3 * * Reference Voltage * EREF 98 0 POLY(2) (99,0) (50,0) 0 0.5 0.5 RDUM 98 0 100E3 GSY 99 50 POLY(1) (99,50) 8E-3 –2.6E-3 * * Gain Stage Av=250 fp=100MHz * G1 98 20 (4.6) 0.25 R1 20 98 1E3 C1 20 98 16E-13 D1 20 21 DX D2 22 20 DX V1 99 21 DC 0.71 V2 22 50 DC 0.71 * * Output Stage * Q3 99 41 46 NOX Q4 47 42 50 NOX RB1 43 41 200 RB2 40 42 200 CB1 99 41 10p CB2 42 50 5p RO1 46 45 2E3 RO2 47 45 500 EO1 98 43 POLY(1) (20,98) 0 1 EO2 40 98 POLY(1) (20,98) 0 1 * * MODELS * .MODEL PIX PNP(BF=100,VAF=130,IS=1E-14) .MODEL NOX NPN(BF=100,VAF=130,IS=1E-14) .MODEL DX D(IS=1E-14,CJO=1E-15) .ENDS AD8564 REV.A 7 AD8564 外形寸法 16ピン・エポキシDIP （N-16） D9167-2.7-1/00,1A サイズはインチと（mm）で示します。 16本ピン狭幅SOIC （R-16A） 0.3937 (10.00) 0.3859 (9.80) 0.1574 (4.00) 0.1497 (3.80) 16 9 1 8 0.2440 (6.20) 0.2284 (5.80) ピン1 ピン1 0.0098 (0.25) 0.0040 (0.10) 実装面 0.0500 実装面 (1.27) BSC 0.0688 (1.75) 0.0532 (1.35) 0.0192 (0.49) 0.0138 (0.35) 0.0099 (0.25) 0.0075 (0.19) 0.0196 (0.50) ×45˚ 0.0099 (0.25) 8˚ 0˚ 0.0500 (1.27) 0.0160 (0.41) 16ピンTSSOP （RU-16） ピン1 PRINTED IN JAPAN 実装面 このデータシートはエコマーク認定の再生紙を使用しています。 8 REV.A