AK4118A Japanese Datasheet

[AK4118A]
AK4118A
High Feature 192kHz 24bit Digital Audio I/F Transceiver
概
要
AK4118Aは192kHz, 24ビットに対応したディジタルオーディオトランシーバで、チャネルステータス
は民生用およびプロ用の両フォーマットに対応します。さらにAC-3/MPEG等のNon-PCMデータストリ
ームを自動検出し、マルチチャネルCODEC(AK4626A, AK4628A)と組み合わせて容易にAC-3システム
を実現できます。デバイスの設定は専用のパラレルピンか、またはシリアルµP I/Fによる設定が可能で
す。AK4118Aは小型48ピンLQFPパッケージに実装され、基板スペースを削減します。
*AC-3はDolby Laboratoriesの登録商標です。
特
長
 AES3, IEC60958, S/PDIF, EIAJ CP1201対応
 低ジッタPLL
 PLL ロックレンジ: 8kHz  192kHz
 PLL/X'tal切り替え機能
 アンプ内蔵 8入力
 アンプ内蔵 2出力 (スルー or トランスミッタ出力)
 補助ディジタルデータ入力対応
 ディエンファシスフィルタ内蔵 (32kHz, 44.1kHz, 48kHz, 96kHz)
 各種検出機能
 Non-PCMデータストリーム検出機能
 DTS-CDデータストリーム検出機能
 サンプリング周波数検出機能
(32kHz, 44.1kHz, 48kHz, 88.2kHz, 96kHz, 176.4kHz, 192kHz)
 Unlock & Parity Error検出機能
 Validityフラグ出力ピン
 DAT Start ID検出
 24ビットフォーマット対応
 オーディオI/F: マスタ/スレーブモード対応
 チャネルステータスビットの先頭42ビット分のバッファ内蔵
 Non-PCMデータストリームのバーストプリアンブルPc, Pd用バッファ内蔵
 CD Q-subcode用バッファ内蔵
 シリアルµP I/F対応 (I2C, SPI)
 64fs/128fs/256fs/512fsマスタクロック対応
 電源電圧: 2.7 to 3.6V (5V入力可)
 8GPIOポート
 RX入力データ検出機能
 小型パッケージ: 48ピンLQFP
 Ta: -10  70C
MS1130-J-03
2013/09
-1-
[AK4118A]
■ ブロック図
AVSS AVDD
R
XTI
XTO
RX0
X'tal
Clock
Recovery
RX1
RX2
8 to 3
RX3
RX4
Input
RX5
Oscillator
Clock
MCKO1
Generator
MCKO2
Selector
DEM
RX6
DAIF
RX7
Audio
Decoder
I/F
LRCK
BICK
SDTO
TX0
DAUX
TX1
PDN
DIT
CSN
DVDD
Error &
STATUS
Detect
AC-3/MPEG
DVSS
TVDD
Detect
VIN
B,C,U,VOUT
GP0,1,2,3,4,5,6,7 INT0
Q-subcode
buffer
µP I/F
CCLK
CDTO
CDTI
INT1
P/S=”L” IIC
シリアルコントロールモード
AVSS AVDD
RX0
RX1
RX2
R
XTI
XTO
X'tal
4 to 2
Input
Selector
Clock
Recovery
Oscillator
RX3
IPS0
Clock
MCKO1
Generator
MCKO2
DEM
DIF0
DIF1
DAIF
DIF2
Decoder
Audio
I/F
LRCK
BICK
SDTO
TX0
DAUX
TX1
DIT
PDN
OCKS0
DVDD
AC-3/MPEG
DVSS
TVDD
Detect
VIN
B,C,U,VOUT
Error &
STATUS
Detect
INT0
INT1
OCKS1
CM0
CM1
P/S=”H” IPS1
パラレルコントロールモード
MS1130-J-03
2013/09
-2-
[AK4118A]
■ オーダリングガイド
AK4118AEQ
AKD4118A
-10 ~ +70 C
48pin LQFP (0.5mm pitch)
AK4118A評価用ボード
CM0/CDTO/CAD1
PDN
XTI
XTO
DAUX
MCKO2
BICK
SDTO
31
30
29
28
27
26
25
CM1/CDTI/SDA
33
32
OCKS0/CSN/CAD0
OCKS1/CCLK/SCL
34
INT0
35
36
■ ピン配置
INT1
37
24
LRCK
AVDD
38
23
MCKO1
R
39
22
VSS2
VCOM
40
21
DVDD
20
VOUT/GP7
19
UOUT/GP6
18
COUT/GP5
AK4118AEQ
VSS3
41
RX0
42
NC
43
RX1
44
17
BOUT/GP4
TEST1
45
16
TX1/GP3
Top View
9
10
11
12
PSN
XTL1
VIN/GP0
8
IPS1/IIC
MS1130-J-03
XTL0
7
6
VSS1
DIF2/RX7
5
DIF1/RX6
TVDD
4
13
TEST2
48
3
RX3
DIF0/RX5
GP1
2
TX0/GP2
14
NC
15
1
46
47
IPS0/RX4
RX2
VSS4
2013/09
-3-
[AK4118A]
■ AK4118からの変更点
1. 機能及び特性
機能
マスタクロック
AK4118A
AK4118
CM1-0 bit = “00”及びCM1-0 bit=
“10” でUNLOCK bit = “0” の場合
MCKO2 pinは “L”となる。
S/PDIFレシーバ特性
Time deviation Jitter typ; 100ps RMS
Cycle - to - Cycle Jitter typ; 50ps RMS
を記載。
CM1-0 bit = “00”及びCM1-0 bit=
“10” でUNLOCK bit = “0” の場合で
も、MCKO2 pinはOCKS1-0の設定に
従い、256fs, 128fs, 64fsのクロック
を出力する。
Jitterに関する記載なし。
2. レジスタ
Addr
28H
Bit
D6
AK4118A
1
AK4118
0
MS1130-J-03
2013/09
-4-
[AK4118A]
ピン／機能
No.
1
2
ピン名称
IPS0
RX4
I/O
I
I
NC
I
DIF0
I
RX5
I
TEST2
I
DIF1
I
RX6
VSS1
I
I
DIF2
I
RX7
IPS1
I
I
IIC
I
9
PSN
I
10
11
XTL0
XTL1
VIN
GP0
TVDD
GP1
TX0
GP2
3
4
5
6
7
8
12
13
14
15
16
17
18
19
20
21
22
23
24
I
I
I
I/O
I
I/O
O
I/O
TX1
O
GP3
I/O
BOUT
GP4
COUT
GP5
UOUT
GP6
VOUT
GP7
DVDD
VSS2
MCKO1
LRCK
O
I/O
O
I/O
O
I/O
O
I/O
I
I
O
I/O
機
能
入力チャネル選択0ピン (パラレルモード時)
レシーバチャネル入力4ピン (シリアルモード時) (内部バイアスピン)
NCピン
内部ボンディングなし。VSS3に接続して下さい。
オーディオデータインタフェースフォーマット0ピン
(パラレルモード時)
レシーバチャネル入力5ピン (シリアルモード時) (内部バイアスピン)
テスト2ピン
VSS3に接続して下さい。
オーディオデータインタフェースフォーマット1ピン
(パラレルモード時)
レシーバチャネル入力6ピン (シリアルモード時) (内部バイアスピン)
グランドピン
オーディオデータインタフェースフォーマット2ピン
(パラレルモード時)
レシーバチャネル入力7ピン (シリアルモード時) (内部バイアスピン)
入力チャネル選択1ピン (パラレルモード時)
IIC選択ピン (シリアルモード時)
“L”: 4線シリアル, “H”: IIC
パラレル／シリアル選択ピン
“L”: シリアルモード, “H”: パラレルモード
水晶周波数選択0ピン
水晶周波数選択1ピン
トランスミッタ出力用V bit入力ピン
GPIO0ピン (シリアルモード時のみ)
入力バッファ用電源ピン, DVDD ~5.5V
GPIO1ピン (シリアルモード時のみ)
トランスミットチャネル(スルーデータ)出力0ピン
GPIO2ピン (シリアルモード時のみ)
トランスミットチャネル(スルーデータ)出力1ピン(TX bit= “0”)
トランスミットチャネル(DAUXデータ)出力ピン
(TX bit= “1”: Default)
GPIO3ピン (シリアルモード時のみ)
レシーバ入力用ブロックスタート出力ピン
先頭の40フレームの間 “H”を出力します。
GPIO4ピン (シリアルモード時のみ)
レシーバ入力用C bit出力ピン
GPIO5ピン (シリアルモード時のみ)
レシーバ入力用U bit出力ピン
GPIO6ピン (シリアルモード時のみ)
レシーバ入力用V bit出力ピン
GPIO7ピン (シリアルモード時のみ)
ディジタル電源ピン, 2.7V ~ 3.6V
グランドピン
マスタクロック出力1ピン
チャネルクロックピン
MS1130-J-03
2013/09
-5-
[AK4118A]
ピン／機能（つづき）
機
能
オーディオシリアルデータ出力ピン
オーディオシリアルデータクロックピン
マスタクロック出力2ピン
補助オーディオシリアルデータ入力ピン
水晶出力ピン
水晶入力ピン
パワーダウン＆リセットピン
このピンを “L” にするとパワーダウン状態になり、すべての出力ピン
31
PDN
I
は “L”、レジスタは初期化されます。CAD1-0を切り替えた場合はPDN
ピンでリセットして下さい。
CM0
I
マスタクロック動作モード0ピン (パラレルモード時)
32
CDTO
O
コントロールデータ出力ピン (シリアルモード, IIC= “L”時)
CAD1
I
チップアドレス1ピン
(シリアルモード, IIC= “H”時)
CM1
I
マスタクロック動作モード1ピン (パラレルモード時)
33
CDTI
I
コントロールデータ入力ピン (シリアルモード, IIC= “L”時)
SDA
I/O
コントロールデータ入出力ピン (シリアルモード, IIC= “H”時)
OCKS1
I
出力クロック選択1ピン
(パラレルモード時)
34
CCLK
I
コントロールデータクロックピン (シリアルモード, IIC= “L”時)
SCL
I
コントロールデータクロックピン (シリアルモード, IIC= “H”時)
OCKS0
I
出力クロック選択0ピン
(パラレルモード時)
35
CSN
I
チップセレクトピン
(シリアルモード, IIC= “L”時)
CAD0
I
チップアドレス0ピン
(シリアルモード, IIC= “H”時)
36
INT0
O
インタラプト0ピン
37
INT1
O
インタラプト1ピン
38
AVDD
I
アナログ電源ピン, 2.7V ~ 3.6V
外部抵抗ピン
39
R
10k +/-1%の抵抗をVSS3との間に接続して下さい。
コモン電圧出力ピン
40
VCOM
0.47µFのコンデンサをVSS3との間に接続して下さい。
41
VSS3
I
グランドピン
レシーバチャネル入力0ピン (内部バイアスピン)
42
RX0
I
シリアルモード時の初期設定はこのチャネルです。
NCピン
43
NC
I
内部ボンディングなし。VSS3に接続して下さい。
44
RX1
I
レシーバチャネル入力1ピン (内部バイアスピン)
テスト1ピン
45
TEST1
I
VSS3に接続して下さい。
46
RX2
I
レシーバチャネル入力2ピン (内部バイアスピン)
47
VSS4
I
グランドピン
48
RX3
I
レシーバチャネル入力3ピン (内部バイアスピン)
Note 1. 内部バイアスピン(RX0-7 pin)を除くすべての入力ピンはフローティングにしないで下さい。
No.
25
26
27
28
29
30
ピン名称
SDTO
BICK
MCKO2
DAUX
XTO
XTI
I/O
O
I/O
O
I
O
I
MS1130-J-03
2013/09
-6-
[AK4118A]
絶対最大定格
(VSS1-4=0V; Note 2, Note3)
Parameter
Symbol
min
max
Power Supplies:
Analog
AVDD
-0.3
4.6
Digital
DVDD
-0.3
4.6
Input Buffer
TVDD
-0.3
6.0
Input Current (Any pins except supplies)
IIN
10
Input Voltage (Except XTI pin)
VIN
-0.3
TVDD+0.3
Input Voltage (XTI pin)
VINX
-0.3
DVDD+0.3
Ambient Temperature (Power applied)
Ta
-10
70
Storage Temperature
Tstg
-65
150
Note 2. 電圧はすべてグランドに対する値です。
Note 3. VSS1-4は同じグランドプレーンに接続して下さい。
注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。
また通常の動作は保証されません。
Units
V
V
V
mA
V
V
C
C
推奨動作条件
(VSS1-4=0V; Note 2)
Parameter
Symbol
Power Supplies:
Analog
AVDD
Digital
DVDD
Input Buffer
TVDD
Note 2. 電圧はすべてグランドに対する値です。
min
2.7
2.7
DVDD
typ
3.3
3.3
5.0
max
3.6
AVDD
5.5
Units
V
V
V
typ
10
max
Units
k
mVpp
mV
kHz
ps RMS
ps RMS
S/PDIFレシーバ特性
(Ta=25C; AVDD=DVDD=2.7~3.6V; TVDD=2.7~5.5V)
Parameter
Symbol
Input Resistance
Zin
Input Voltage
VTH
Input Hysteresis
VHY
Input Sample Frequency
fs
Time deviation Jitter (Note 4)
Cycle - to - Cycle Jitter (Note 4)
Note 4. AVDD=DVDD=3.3V, TVDD=5.0V, fs=48kHz
MS1130-J-03
min
200
8
-
50
100
50
192
-
2013/09
-7-
[AK4118A]
DC特性
(Ta=25C; AVDD=DVDD=2.7~3.6V; TVDD=2.7~5.5V; unless otherwise specified)
Parameter
Symbol
min
typ
max
Units
Power Supply Current
Normal operation: PDN = “H” (Note 5)
32
53
mA
Power down: PDN = “L”
(Note 6)
10
100
A
High-Level Input Voltage
VIH
70%DVDD
TVDD
V
Low-Level Input Voltage
VIL
VSS2-0.3
30%DVDD
V
VOH
DVDD-0.4
V
High-Level Output Voltage (Iout=-400A)
Low-Level Output Voltage
VOL
0.4
V
(Except SDA pin: Iout=400A)
VOL
0.4
V
(
SDA pin: Iout= 3mA)
Input Leakage Current
Iin
 10
A
Note 5. AVDD=DVDD=3.3V, TVDD=5.0V, CL=20pF, fs=192kHz, X'tal=24.576MHz, Clock Operation Mode 2,
OCKS1=1, OCKS0=1. AVDD=7mA (typ), DVDD=25mA (typ), TVDD=10A (typ).
TX0, TX1 pinにそれぞれFigure 22の回路を接続した場合はDVDD=36mA (typ)となります。
Note 6. RX入力はオープン、全てのディジタル入力ピンをDVDDまたはVSS2に固定した場合の値です。
MS1130-J-03
2013/09
-8-
[AK4118A]
スイッチング特性
(Ta=25C; DVDD=AVDD2.7~3.6V, TVDD=2.7~5.5V; CL=20pF)
Parameter
Symbol
Master Clock Timing
Crystal Resonator
Frequency
fXTAL
External Clock
Frequency
(Note 7)
fECLK
Duty
dECLK
MCKO1 Output
Frequency
fMCK1
Duty
dMCK1
MCKO2 Output
Frequency
fMCK2
Duty
dMCK2
PLL Clock Recover Frequency (RX0-7)
fpll
LRCK Frequency
fs
Duty Cycle
dLCK
Audio Interface Timing
Slave Mode
BICK Period
tBCK
BICK Pulse Width Low
tBCKL
Pulse Width High
tBCKH
tLRB
LRCK Edge to BICK “”
(Note 8)
tBLR
BICK “” to LRCK Edge
(Note 8)
tLRM
LRCK to SDTO (MSB)
tBSD
BICK “” to SDTO
tDXH
DAUX Hold Time
tDXS
DAUX Setup Time
Master Mode
BICK Frequency
fBCK
BICK Duty
dBCK
tMBLR
BICK “” to LRCK
tBSD
BICK “” to SDTO
tDXH
DAUX Hold Time
tDXS
DAUX Setup Time
Control Interface Timing (4-wire serial mode)
CCLK Period
tCCK
CCLK Pulse Width Low
tCCKL
Pulse Width High
tCCKH
CDTI Setup Time
tCDS
CDTI Hold Time
tCDH
CSN “H” Time
tCSW
tCSS
CSN “” to CCLK “”
tCSH
CCLK “” to CSN “”
tDCD
CDTO Delay
tCCZ
CSN “” to CDTO Hi-Z
min
11.2896
8.192
40
4.096
40
2.048
40
8
8
45
typ
50
50
50
-
max
Units
24.576
24.576
60
24.576
60
24.576
60
192
192
55
MHz
MHz
%
MHz
%
MHz
%
kHz
kHz
%
80
30
30
20
20
30
30
20
20
64fs
50
-20
-15
20
20
20
15
200
80
80
50
50
150
50
50
45
70
ns
ns
ns
ns
ns
ns
ns
ns
ns
Hz
%
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
Note 7 fECLK=8.192MHzのときは16ページのサンプリング周波数検出機能は働きません。
Note 8. この規格値はLRCKのエッジとBICKの立ち上がりエッジが重ならないように規定しています。
MS1130-J-03
2013/09
-9-
[AK4118A]
スイッチング特性（つづき）
(Ta=25C; DVDD=AVDD2.7~3.6V, TVDD=2.7~5.5V; CL=20pF)
Parameter
Symbol
min
typ
2
Control Interface Timing (I C Bus mode):
SCL Clock Frequency
fSCL
Bus Free Time Between Transmissions
tBUF
1.3
Start Condition Hold Time
tHD:STA
0.6
(prior to first clock pulse)
Clock Low Time
tLOW
1.3
Clock High Time
tHIGH
0.6
Setup Time for Repeated Start Condition
tSU:STA
0.6
SDA Hold Time from SCL Falling (Note 9)
tHD:DAT
0
SDA Setup Time from SCL Rising
tSU:DAT
100
Rise Time of Both SDA and SCL Lines
tR
Fall Time of Both SDA and SCL Lines
tF
Setup Time for Stop Condition
tSU:STO
0.6
Capacitive load on bus
Cb
Pulse Width of Spike Noise Suppressed by Input Filter
tSP
0
Reset Timing
PDN Pulse Width
tPW
150
Note 9. データは最低300ns(SCLの立ち下がり時間)の間保持されなければなりません。
Note 10. I2C-busはNXP B.V.の商標です。
MS1130-J-03
max
Units
400
-
kHz
s
s
300
300
400
50
s
s
s
s
ns
ns
ns
s
pF
ns
ns
2013/09
- 10 -
[AK4118A]
■ タイミング波形
1/fECLK
VIH
XTI
VIL
tECLKH
tECLKL
dECLK = tECLKH x fECLK x 100
= tECLKL x fECLK x 100
1/fMCK1
MCKO1
50%DVDD
tMCKH1
tMCKL1
dMCK1 = tMCKH1 x fMCK1 x 100
= tMCKL1 x fMCK1 x 100
1/fMCK2
MCKO2
50%DVDD
tMCKH2
tMCKL2
dMCK2 = tMCKH2 x fMCK2 x 100
= tMCKL2 x fMCK2 x 100
1/fs
VIH
LRCK
VIL
tLRH
tLRL
dLCK = tLRH x fs x 100
= tLRL x fs x 100
Figure 1. クロックタイミング
VIH
LRCK
VIL
tBCK
tBLR
tLRB
tBCKL
tBCKH
VIH
BICK
VIL
tLRM
tBSD
50%DVDD
SDTO
tDXS
tDXH
VIH
DAUX
VIL
Figure 2. シリアルインタフェースタイミング (Slave Mode)
MS1130-J-03
2013/09
- 11 -
[AK4118A]
LRCK
50%DVDD
tMBLR
50%DVDD
BICK
tBSD
50%DVDD
SDTO
tDXS
tDXH
VIH
DAUX
VIL
Figure 3. シリアルインタフェースタイミング (Master Mode)
VIH
CSN
VIL
tCSS
tCCK
tCCKL tCCKH
VIH
CCLK
VIL
tCDH
tCDS
CDTI
CDTO
C1
C0
R/W
A4
VIH
VIL
Hi-Z
Figure 4. WRITE/READコマンド入力タイミング (4-wire serial mode)
MS1130-J-03
2013/09
- 12 -
[AK4118A]
tCSW
VIH
CSN
VIL
tCSH
VIH
CCLK
CDTI
VIL
D3
D2
D1
VIH
D0
VIL
Hi-Z
CDTO
Figure 5. WRITEデータ入力タイミング (4-wire serial mode)
VIH
CSN
VIL
VIH
CCLK
VIL
CDTI
A1
VIH
A0
VIL
tDCD
Hi-Z
CDTO
D7
D6
D5
50%DVDD
Figure 6. READデータ出力タイミング1 (4-wire serial mode)
tCSW
VIH
CSN
VIL
tCSH
VIH
CCLK
VIL
VIH
CDTI
VIL
tCCZ
CDTO
D3
D2
D1
D0
50%DVDD
Figure 7. READデータ出力タイミング2 (4-wire serial mode)
MS1130-J-03
2013/09
- 13 -
[AK4118A]
VIH
SDA
VIL
tLOW
tBUF
tR
tHIGH
tF
tSP
VIH
SCL
VIL
tHD:STA
Stop
Start
tHD:DAT
tSU:DAT
tSU:STA
tSU:STO
Start
Stop
Figure 8. I2Cバスモードタイミング
tPW
PDN
VIL
Figure 9. パワーダウン＆リセットタイミング
MS1130-J-03
2013/09
- 14 -
[AK4118A]
動作説明
■ Non-PCM/DTS-CDデータストリーム自動検出機能
AK4118AはNon-PCMデータストリームの検出機能をもちます。Dolby “AC-3 Data Stream in IEC60958 Interface”
に準拠した32ビット ModeのNon-PCMデータプリアンブルが検出されるときAUTO bitが “1”になります。プリ
アンブルの96ビット sync codeは 0x0000, 0x0000, 0x0000, 0x0000, 0xF872 and 0x4E1Fで構成されます。次の4096
フレームでsync codeが検出されない場合、さらにsync codeが検出されるまでAUTO bitは “0”です。また、この
プリアンブルが検出された場合、sync codeに続いて2バイト(Pc, Pd)をレジスタに格納します。同様にDTS-CD
のデータプリアンブルが検出されるとDTSCD bitが “1”になります。次の4096フレームでsync codeが検出されな
い場合、さらにsync codeが検出されるまでDTSCD bitは “0”です。AK4118AはDTS-CD bitストリームの14bit Sync
Word, 16bit Sync Wordを検出しており、シリアルコントロールモードでは、DTS14 bit, DTS16 bitにより検出機
能のON/OFFが設定可能です。
■ 192kHz対応クロックリカバリ回路
内蔵する低ジッタPLLは8kHzから192kHzのロックレンジをもちます。PLLのロック時間はサンプリング周波数
(fs)及び、FAST bitの設定に依存します。(Table 1) FAST bitは低速サンプリング時に有用です。なお、パラレル
コントロールモード時は、FAST bit = “1”に固定です。シリアルコントロールモード時は、XTL1-0 bitsの設定に
より水晶発振回路のリファレンスクロックもしくはチャネルステータスのサンプリング周波数情報を用い、サ
ンプルレート(8kHz, 11.025kHz, 16kHz, 22.05kHz, 24kHz, 32kHz, 44.1kHz, 48kHz, 64kHz, 88.2kHz, 96kHz,
176.4kHz, 192kHz)を検出します。パラレルコントロールモード時は、24.576MHzの周波数を基準に検出を行い、
サンプリング周波数が64kHz以上になると、FS96 pinの出力が、“H”に、54kHz以下で “L”になります。正しい
間隔でプリアンブルを受信しないと同期外れが起こります。
FAST bit
PLL Lock Time
0
(default)
 (15 ms + 384/fs)
1
 (15 ms + 1/fs)
Table 1. PLL Lock Time (fs: Sampling Frequency)
■ マスタクロック出力
AK4118Aはマスタクロック出力ピンを2ピン(MCKO1 pin and MCKO2 pin)もちます。MCKO2 pinの出力は、
XMCK bitの設定により、2つのモードを選択することができます。
1) XMCK bit = “0”の場合
AK4118Aはマスタクロック出力ピンを2ピンもちます。マスタクロックソースとしてPLLでリカバリしたクロ
ックまたは外付けのX'talで発振したクロックのどちらかを選択できます(Table 2, Table 3)。マスタクロック出力
(MCKO1, MCKO2)及びX’talの周波数のfsに対する比はOCKS0/1で設定します。96kHz時は512fsが、192kHz時は
256fsと512fsが出力されません。PLLがクロックソースの場合はMCKO2はクロックを出力せず、 “L”を出力し
ます。
No. OCKS1 OCKS0
MCKO1
MCKO2
X’tal
0
0
0
256fs
“L”
256fs
1
0
1
256fs
“L”
256fs
2
1
0
512fs
“L”
512fs
3
1
1
128fs
“L”
128fs
CM1-0 bit = “00”及びCM1-0 bit= “10” でUNLOCK bit = “0” の場合
fs (max)
96 kHz
96 kHz
48 kHz
192 kHz
(default)
Table 2. マスタクロック出力周波数選択 (Stereo mode時)
MS1130-J-03
2013/09
- 15 -
[AK4118A]
X’talがクロックソースの場合はMCKO1及び MCKO2からクロックを出力できます。(Table 3)
No. OCKS1 OCKS0
MCKO1
MCKO2
X’tal
fs (max)
0
0
0
256fs
256fs
256fs
96 kHz
1
0
1
256fs
128fs
256fs
96 kHz
2
1
0
512fs
256fs
512fs
48 kHz
3
1
1
128fs
64fs
128fs
192 kHz
CM1-0 bit = “01”, CM1-0 bit = “11” 及びCM1-0 bit= “10”でUNLOCK bit= “1”の場合
(default)
Table 3. マスタクロック出力周波数選択 (Stereo mode時)
2) XMCK bit = “1”の場合
MCKO2 pinの出力は、CM1-0 bit, OCKS1-0 bit の設定に関係なく、XTI pinから入力されたクロックを出力しま
す。その時の出力周波数はDIV bitにて設定することができます。MCKO1 pinの出力は、CM1-0 bit, OCKS1-0 bit
で設定したクロックを出力します。
XMCK bit
1
1
DIV bit MCKO2 Clock Source
MCKO2 Frequency
0
X’tal
x1
1
X’tal
x 1/2
Table 4. MCKO2 pin 出力周波数の設定
■ マスタクロック動作モード
オーディオ出力データとしてRXデータを選択するかDAUXデータを選択するかはCM0とCM1で設定されま
す。CM0とCM1の設定内容はピン設定とレジスタ設定で同じです。Mode 2ではPLLがUnlockになるとクロック
ソースが自動的にX'talに切り替わります。Mode 3ではクロックソースはX’talに固定ですが、チャネルステータ
ス等のRXデータはモニターできます。Mode 2/3ではPLLとX'talの周波数が重ならならないように設定すること
を推奨します。
Mode
0
1
CM1
0
0
CM0
0
1
UNLOCK
0
1
-
PLL
ON
OFF
ON
ON
ON
X'tal
ON(Note)
ON
ON
ON
ON
Clock source
MCKO1
MCKO2 SDTO
(default)
PLL
PLL
“L”
RX
X'tal
X’tal
X'tal
DAUX
PLL
PLL
“L”
RX
2
1
0
X'tal
X’tal
X'tal
DAUX
3
1
1
X'tal
X’tal
X'tal
DAUX
ON:発振 (Power-up), OFF:発振停止 (Power-Down)
Note: X’talをリファレンスクロックに使用しない場合(XTL1, XTL0 pin = “H”)はOFFです。
Mode0, Mode2においてクロックソースがPLLの場合、MCKO2は “L”固定となります。
Table 5. クロック動作モード選択
MS1130-J-03
2013/09
- 16 -
[AK4118A]
■ クロックソース
AK4118AのXTI pinには、以下の方法でのクロックの供給が可能です。
1) X’tal を使う場合
XTI
AK4118A
XTO
Figure 10. X’tal Mode
Note: コンデンサの値は水晶振動子に依存します(Max.30pF)。
2) 外部クロックを使う場合
XTI
External Clock
AK4118A
XTO
Figure 11. 外部クロックモード
Note: DVDD以上のクロックは入力しないで下さい。
3) XTI/XTOを使わない場合
XTI
AK4118A
XTO
Figure 12. OFFモード
MS1130-J-03
2013/09
- 17 -
[AK4118A]
■ サンプリング周波数とプリエンファシス検出
AK4118Aはサンプリング周波数検出法として2種類の方法が選択可能です。XTL1/0 pinにより、X’talの周波数
との比較で周波数を検出してコントロールレジスタのFS0/FS1/FS2/FS3 bitに出力します。比較するX’talの周波
数を以下のレジスタにより選択できます。XTL1, XTL0 pin = “H”の場合には水晶発振回路は停止し、チャネル
ステータスのサンプリング周波数情報をエンコードしてコントロールレジスタのFS0/FS1/FS2/FS3/PEM bitに
出力します。
XTL1
XTL0
X’tal Frequency
(default)
L
L
11.2896MHz
L
H
12.288MHz
H
L
24.576MHz
H
H
（チャネルステータス使用）
Table 6. リファレンス水晶周波数
XTL1-0 bit = “11”
XTL1-0 bit = “11”以外
Register output
fs
FS3
FS2
FS1
Clock comparison
(Note 11)
FS0
Consumer
mode
(Note 12)
Byte3
Bit3,2,1,0
0000
0001
0010
0011
0100
Professional mode
(Note 13)
Byte0
Bit7,6
01
Byte4
Bit6,5,4,3
0000
(Others)
10
0000
11
0000
00
1001
0
0
44.1kHz
0
0
44.1kHz  3%
0
0
0
1
Reserved
0
0
48kHz
1
0
48kHz  3%
0
0
32kHz
1
1
32kHz  3%
0
1
22.05kHz
0
0
22.05kHz  3%
0
1
0
1
11.025kHz
11.025kHz  3%
0
1
24kHz
0110
00
1
0
0001
24kHz  3%
0
1
1
1
16kHz
16kHz  3%
1
0
88.2kHz
1000
00
0
0
1010
88.2kHz  3%
1
0
0
1
8kHz
8kHz  3%
1
0
96kHz
1010
00
1
0
0010
96kHz  3%
1
0
1
1
64kHz
64kHz  3%
1
1
176.4kHz
1100
00
0
0
1011
176.4kHz  3%
1
1
192kHz
1110
00
1
0
0011
192kHz  3%
Note 11. 少なくとも3%の範囲については上表の通り判別されます。中間の周波数については、近い周波数帯
のどちらかの値を示します。32kHz192kHzの範囲から大きくはずれた場合にはFS3-0 bit= “0001”にな
ります。
Note 12. 民生モードではByte3 Bit3-0はFS3-0 bitにコピーされます。
Note 13. プロフェッショナルモードではに記載されている周波数以外は、FS3-0 bit=“0001”になります。
Table 7. サンプリング周波数情報
また、プリエンファシス情報をエンコードしてコントロールレジスタのPEM bitに出力します。これらの情報
はリセット時(CS12 bit= “0”の時)チャネル1の情報をエンコードしますが、コントロールレジスタのCS12 bit=
“1”でチャネル2に切り替えることもできます。
PEM
Pre-emphasis
Byte 0, Bits 3-5
0
OFF
 0X100
1
ON
0X100
Table 8. 民生モードのプリエンファシス情報
PEM
Pre-emphasis
Byte 0, Bits 2-4
0
OFF
110
1
ON
110
Table 9. プロモードのプリエンファシス情報
MS1130-J-03
2013/09
- 18 -
[AK4118A]
■ ディエンファシスフィルタコントロール
IIRフィルタによる4周波数 (32kHz, 44.1kHz, 48kHz, 96kHz)対応のディエンファシスフィルタ (50/15s特性)を内
蔵しています。DEAU= “1”のとき、FS3-0 bitとプリエンファシスの情報から自動的にディエンファシスフィル
タをイネーブルします。リセット時はこのモードです。従って、パラレルコントロールモードでは、常時この
モードになっており、ディエンファシスフィルタはチャネル１のステータスビットでコントロールされます。
シリアルコントロールモード時、DEAU bit = “0”にするとDEM0/1, DFS bitでディエンファシスフィルタをコン
トロールできます。ディエンファシスOFF時は内部のディエンファシスフィルタはバイパスされ、リカバリさ
れたデータのまま出力されます。また、PEM bit = “0”時は常にバイパスされます。
PEM
1
1
1
1
1
0
FS3
0
0
0
1
FS2
0
0
0
0
x
x
FS1
0
1
1
1
FS0
0
0
1
0
x
x
(Others)
Mode
44.1kHz
48kHz
32kHz
96kHz
OFF
OFF
Table 10. ディエンファシスオートコントロール(DEAU= “1”: default)
PEM
1
1
1
1
1
1
1
1
0
DFS
0
0
0
0
1
1
1
1
x
DEM1
0
0
1
1
0
0
1
1
x
DEM0
0
1
0
1
0
1
0
1
x
Mode
44.1kHz
OFF
48kHz
32kHz
OFF
OFF
96kHz
OFF
OFF
(default)
Table 11. ディエンファシスマニュアルコントロール(DEAU= “0”)
■ リセットとパワーダウン
AK4118Aは、PDN pinによる回路全体のパワーダウンと、PWN bitによる一部パワーダウン、RSTN bitによるレ
ジスタの初期化及びタイミングのリセットが可能です。パラレルモード時はPDN pinのみ有効です。電源立ち
上げ時は必ずPDN pinに一度 “L”を入力してリセットして下さい。
PDN pin:
“L”にするとアナログ、ディジタル全ての回路はパワーダウン及びリセット状態になります。全ての
レジスタは初期化され、クロックも停止します。また、レジスタのリード／ライトはできません。
RSTN bit (アドレス00HのD0):
“0”のときPWNとRSTN以外のレジスタを初期化します。データ処理系のタイミングも初期化されま
す。 “0”の間、クロックは出力されますがSDTOは “L”です。また、PWNとRSTN以外のレジスタのラ
イトはできません。リードは可能です。
PWN bit (アドレス00HのD1):
“0”のときクロックリカバリ回路をパワーダウン・初期化します。これによってPLLからのマスタク
ロックは供給されなくなります。X’tal modeの場合にはクロックは出力されます。レジスタの値は初
期化されませんのでモード設定等は保持されます。また、レジスタへのリード／ライトは可能です。
MS1130-J-03
2013/09
- 19 -
[AK4118A]
■ バイフェーズ入力
シリアルコントロールモードでは8入力(RX0-7)に対応します。リカバリする入力データはIPS2-0 bitで選択し、
各入力は不平衡モードに対応したアンプが内蔵されており、200mVppの信号も受信可能です。また、BCUV bit=
“1”にすることによりBlock start, C,U- bitを各ピンより出力することが出来ます。RX pin入力信号の状態を
RXDE7-0 bitで確認することができます。各RX pinに入力があるときRXDE bit = “1”となります。
IPS2
0
0
0
0
1
1
1
1
IPS1
0
0
1
1
0
0
1
1
IPS0
0
1
0
1
0
1
0
1
INPUT Data
RX0
RX1
RX2
RX3
RX4
RX5
RX6
RX7
(default)
Table 12. リカバリデータ選択
B
1/4fs
COUT (or U,V)
C(R191)
C(L0)
C(R0)
C(L1)
C(L31)
C(R31) C(L32)
(Normal mode)
SDTO
R190
L191
R191
L0
R190
L191
R191
L0
L30
R30
L31
LRCK
(except I2S)
LRCK
(I2S)
L30
R30
L31
(Mono mode)
SDTO
(except I2S)
LRCK
(except I2S)
LRCK
(I2S)
Figure 13. B, C, U, V出力タイミング
MS1130-J-03
2013/09
- 20 -
[AK4118A]
■ バイフェーズ出力
TX0/1 pinからは、RXから受信したデータのスルー出力か、DAUXからのデータをIEC60958フォーマットに変
換した出力のいずれかを出力できます。この選択はDIT bitで行います。TX0のスルー出力はOPS00, 01, 02で、
TX1のスルー出力はOPS10/11/12で各々8入力から選択してTX0/1 pinにスルー出力できます。DAUXデータを出
力する場合には、V bitはVIN pinでコントロールできます(Figure 14)。C bitは最初の5Byteをレジスタにてコント
ロールできます。bit0= “0”(consumer mode)の場合、bit20-23(Audio channel)は直接書き込み不可です。CT20 bit
が “1”の時はステレオ出力に対応し、Sub frame 1は “1000”（左チャンネル）, Sub frame 2は “0100”（右チャンネ
ル）が自動的に設定されます。CT20 bitが “0”の時は “0000”（指定なし）になります。またU bitはUDIT bitによ
り2通りの中から選択できます。UDIT bit= “0”で “0”固定、UDIT bit= “1”でリカバリしたU bitをそのままDITか
ら出力します（U bitのDIR-DITループモード）。このモードはPLLがロック時のマスタモードのみ対応します。
OPS02
0
0
0
0
1
1
1
1
OPS01
0
0
1
1
0
0
1
1
OPS00
0
1
0
1
0
1
0
1
Output Data
RX0
RX1
RX2
RX3
RX4
RX5
RX6
RX7
(default)
Table 13. スルー出力データ選択 (TX0)
DIT
0
0
0
0
0
0
0
0
1
OPS12
0
0
0
0
1
1
1
1
x
OPS11
0
0
1
1
0
0
1
1
x
OPS10
0
1
0
1
0
1
0
1
x
Output Data
RX0
RX1
RX2
RX3
RX4
RX5
RX6
RX7
DAUX
(default)
(x: Don’t care)
Table 14. スルー出力データ選択 (TX1)
(Normal mode)
(Mono mode)
LRCK
(except I2S)
LRCK
(I2S)
DAUX
L0
R0
L1
R1
VIN
R191
L0
R0
L1
L0
R0
L191/R191
L1
R1
L0/R0
L1/R1
Figure 14. DAUX, VIN入力タイミング
MS1130-J-03
2013/09
- 21 -
[AK4118A]
■ Double Sampling Frequency Mode
MONO bit = “1”の時、AES3のSingle channel double sampling frequency modeに対応したデータをフレームレート
の2倍のスピードで入出力します。例えば192kHzのモノラルデータを送受信する場合、96kHzのバイフェーズ
データのL/Rチャネルを使います。この時1 frameは96kHzで、LRCK周波数は192kHzになります。
1) RX
MONO bitを “1”にすることによって、選択されたモノラルデータをステレオでSDTOより出力することが出来
ます。（下図参照）
1 frame
Biphase (Image)
MONO = 1
A0
RX
A1
LRCK
(except IIS)
LRCK
(IIS)
A0
SDTO
A0
A1
A1
1 LRCK
Figure 15. MONO mode (RX)
Lch
RX
AK4118A
SDTO
(Master)
MCKO
MCLK
BICK
LRCK
DAC
(AK4397)
SW
Rch
RX
SDTI
AK4118A
SDTO
(Slave)
Figure 16. MONO modeの接続例 (RX)
MS1130-J-03
2013/09
- 22 -
[AK4118A]
2) TX
MONO bitが “1”で、TLR bitが “0”の時はLchのデータがモノラルでTXへ出力されます。TLR bitが “1”の時はRch
がモノラルでTXより出力されます。
1 LRCK
LRCK
(except IIS)
LRCK
(IIS)
Serial Data
A0
DAUX
B0
A1
B1
MONO = 1, TLR=0
Biphase (Image)
TX
A0
A1
TX
B0
B1
MONO = 1, TLR=1
Biphase (Image)
1 frame
Figure 17. MONO mode (TX)
XTI
Lch
TX
XTO
AK4118A
DAUX
(Master)
MCKO
MCLK
BICK
LRCK
ADC
(AK5394A)
XTI
Rch
TX
SDATA
AK4118A
DAUX
(Slave)
Figure 18. MONO modeの接続例 (TX)
Note: Figure 18のような接続例及びAK4118Aを複数個使う場合、リセット後にLRCKとBICKを入力することで
TX出力の位相を合わせます。Figure 19のようなシーケンスで設定を行って下さい。
MS1130-J-03
2013/09
- 23 -
[AK4118A]
電源ON時
PDN pin
Mode
Stereo mode
Mono mode
Stereo mode
Mono mode
LRCK, BICK
動作中
RSTN bit
Mode
LRCK, BICK
(1) PDN pin = “L”  “H” または RSTN bit = “0”  “1” のいずれかの操作によりリセットを行う。
(2) すべてのAK4118AをスレーブモードのままMONO modeに設定する。
(3) 複数個のうちいずれか1個をマスタモードに設定し他のすべてのAK4118AにLRCKを同時に供給するか、
すべてのAK4118Aをスレーブモードのまま外部からLRCKを同時に入力する。
Figure 19. MONO mode設定のシーケンス (TX)
MS1130-J-03
2013/09
- 24 -
[AK4118A]
■ バイフェーズ信号入出力回路
0.1uF
RX
75
Coax
75
AK4118A
Figure 20. 民生入力回路 (Coaxial入力)
Note: Coaxial入力では、隣接するRX入力パターンからカップリングするノイズレベ
ルが50mVを越える場合、誤動作する可能性があります。カップリングしない
よう充分シールドして下さい。
Optical Receiver
Optical
Fiber
470
RX
O/E
AK4118A
Figure 21. 民生入力回路 (光入力)
Coaxial入力の場合、RXの受信レベルは非常に小さいので、シリアルコントロールモードでは複数のRX入力間
でクロストークを起こさないよう配線の間にシールドパターンを入れるなどして注意して下さい。パラレルコ
ントロールモードでは4入力(RX0/1/2/3)のみ対応し、RX4-7はモード設定ピンに切り替わります。これらのピン
は通常のロジック入力ではないため、 “H” または “L” に固定して使用して下さい。
AK4118AはTX出力バッファを内蔵し、外部抵抗と組み合わせて0.5V+/-20%を満足します。Figure 22でT1は1:1
のトランスです。
R1
TX
75 cable
R2
DVSS
T1
Vdd
R1
R2
3.3V 240 150
3.0V 220 150
Figure 22. TX外部抵抗ネットワーク
Note: AK4118Aのパワーダウンモード (PDN pin= “L”)を使用する場合、TX1 pinの出力が不定になるので、下図
のようにACカップリング用のコンデンサを挿入することでパワーダウン時の消費電流を抑えることが
できます。
0.1uF
R1
TX1
75 cable
R2
DVSS
T1
MS1130-J-03
Vdd
R1
3.3V 240
3.0V 220
R2
150
150
2013/09
- 25 -
[AK4118A]
■ U Bit バッファ
U bit中に含まれるCDのQ-subcodeのデータを下記条件の下にレジスタに取り込みます。
1. Subcode の Sync word (S0, S1)は最低 16 の“0”ビットで構成される。
2. Start bit は “1”。
3. Q-W の 7 ビットは Start bit に連続してくる。
4. Start bit の間隔は 8-16 ビット。
（Q-subcodeをレジスタから読み出す際には、QINTを有効にしてQINT bitが “0”の間に読み出す必要がありま
す。）
S0
S1
S2
S3
:
S97
S0
S1
S2
S3
:
1
0
0
1
1
:
1
0
0
1
1
:
2
3
0
0
0
0
Q2 R2
Q3 R3
:
:
Q97 R97
0
0
0
0
Q2 R2
Q3 R3
:
:
4
0
0
S2
S3
:
S97
0
0
S2
S3
:
5
0
0
T2
T3
:
T97
0
0
T2
T3
:
6
0
0
U2
U3
:
U97
0
0
U2
U3
:
7
8
*
0
0
0…
0
0
0…
V2 W2 0…
V3 W3 0…
:
:
:
V97 W97 0…
0
0
0…
0
0
0…
V2 W2 0…
V3 W3 0…
:
:
:
↑(*) number of "0" : min=0; max=8.
Q Figure 23. U- bitの構成(CD)
Q2
Q3 Q4
CTRL
Q5
Q6
Q7 Q8
ADRS
Q9
Q10 Q11 Q12 Q13 Q14 Q15 Q16 Q17 Q18 Q19 Q20 Q21 Q22 Q23 Q24 Q25
TRACK NUMBER
INDEX
Q26 Q27 Q28 Q29 Q30 Q31 Q32 Q33 Q34 Q35 Q36 Q37 Q38 Q39 Q40 Q41 Q42 Q43 Q44 Q45 Q46 Q47 Q48 Q49
MINUTE
SECOND
FRAME
Q50 Q51 Q52 Q53 Q54 Q55 Q56 Q57 Q58 Q59 Q60 Q61 Q62 Q63 Q64 Q65 Q66 Q67 Q68 Q69 Q70 Q71 Q72 Q73
ZERO
ABSOLUTE MINUTE
ABSOLUTE SECOND
Q74 Q75 Q76 Q77 Q78 Q79 Q80 Q81 Q82 Q83 Q84 Q85 Q86 Q87 Q88 Q89 Q90 Q91 Q92 Q93 Q94 Q95 Q96 Q97
ABSOLUTE FRAME
CRC
G(x)=x16+x12+x5+1
Figure 24. 抽出されたQ
Addr
16H
17H
18H
19H
1AH
1BH
1CH
1DH
1EH
1FH
Register Name
Q-subcode Address / Control
Q-subcode Track
Q-subcode Index
Q-subcode Minute
Q-subcode Second
Q-subcode Frame
Q-subcode Zero
Q-subcode ABS Minute
Q-subcode ABS Second
Q-subcode ABS Frame
D7
D6
D5
D4
Q9
Q8
…
…
Q17
Q16
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
Q81
Q80
…
…
Figure 25. Q-subcode register
MS1130-J-03
D3
…
…
…
…
…
…
…
…
…
…
D2
…
…
…
…
…
…
…
…
…
…
D1
Q3
Q11
…
…
…
…
…
…
…
Q75
D0
Q2
Q10
…
…
…
…
…
…
…
Q74
2013/09
- 26 -
[AK4118A]
■ エラー発生時の処理
INT0, INT1 pinが “H”になる要因には以下の 9個の項目があります。なお、PLLがOFFになる場合(Clock Operation
Mode 1)、INT0/1 pinは “L”です。
1. UNLCK : PLL がアンロック状態検出
正しいプリアンブルが受信できない、若しくはその間隔が正しくない場合にアンロックと
なり、 “1”になります。
2. PAR
: パリティエラーまたはバイフェーズエラー検出
パリティエラーまたはバイフェーズエラーが検出されると “1”になります。各サブフレー
ム毎に更新されます。
3. AUTO
: Non-Linear PCM または DTS-CD ビットストリーム検出
NPCM bit と DTSCD bitのORを出力します。
4. V
: バリディティ検出
各サブフレーム毎に更新されます。
5. AUDION
: 非 AUDIO 検出
チャネルステータスの情報をデコードします。各ブロック毎に更新されます。
6. STC
: サンプリング周波数及びプリエンファシス情報変化検出
FS3-0 or PEM bitのいずれかが変化すると1サブフレーム間、 “1”になります。
7. QINT
: U-bit Sync フラグ
U-bit用バッファが更新されると1サブフレーム間、“1”になります。各Syncサイクル毎に更
新されます。
8. CINT
: チャネルステータス Sync フラグ
チャネルステータス用バッファが変化すると 1サブフレーム間、 “1”になります。各ブロ
ック毎に更新されます。
9. DAT
: DAT Start ID 検出
カテゴリーコードがDATを示している時、“DAT Start ID”を検出すると“1”になります。
DCNT bit = “1”の場合、“3840x LRCK”以内に再度 “DAT Start ID”を検出しても“1”になりま
せん。“3841x LRCK”以上経過後、再度“DAT Start ID”を検出すると、“1”になります。DCNT
bit = “0”の場合、DAT Start IDを検出するごとに “1”になります。
MS1130-J-03
2013/09
- 27 -
[AK4118A]
1. パラレルコントロールモード
パラレルコントロールモードでは、UNLCK, PARの要因のORがINT0 pinに、またAUTO, AUDIONのORがINT1
pinに出力されます。INT0 pinは、一度 “H”になると全ての要因が正常に復帰してから1024/fs間は “H”の状態を
保持します。各要因が起こった場合の各出力ポートの状態は以下のようになります。
Event
Pin
UNLCK
PAR
AUTO
AUDION
INT0
INT1
SDTO
V
1
x
x
x
L
L
H
0
1
x
x
Note 14
Previous Data
Output
0
0
x
x
L
Output
Output
x
x
1
x
H
x
x
x
1
Note 15
Note 16
Note 17
x
x
0
0
L
Note 14. AUTO, AUDIONの要因により INT1 pin から “L” or “H”を出力します。
Note 15. UNLCK, PARの要因により INT0 pin から“L” or “H”を出力します。
Note 16. UNLCK, PARの要因によりSDTO pin から “L”, “Previous Data”, “Normal Output”のいずれかが出力されま
す。
Note 17. UNLCK, PARの要因によりVIN pinから “L” or “Normal Output”が出力されます。
Table 15. エラーハンドリング (パラレルコントロールモード) x: Don’t care
2. シリアルコントロールモード
シリアルコントロールモードでは、上記1から9の要因のORが各INT pinに出力されます。但し、各要因はそれ
ぞれのマスクビットでマスクでき、その要因はINT pinに反映されません（但し、07H, 08H(DAT bit)のレジスタ
には反映されます。）。INT0出力はマスクされていない全ての要因が正常動作に復帰した後、1024/fs (EFH1-0
bitsで変更可)間は、“H”の状態を保持します。INT1出力は、正常復帰と同時に “L”になります。
アドレス07HのUNLCK, PAR, AUTO, AUDION, V bit からは上記要因がそのまま読み出されます。また アドレ
ス07HのSTC, QINT, CINT bit とアドレス08HのDAT bitは上記要因が発生すると “1”に設定され、要因解除後も
その値を保持し、アドレス07H, 08H(DAT bit)を読み出すと “0”にリセットされます。
アンロック時はチャネルステータスビット、ユーザービット、Pc、Pd に関するレジスタは初期化されます。
初期状態ではINT0 pin はUNLCK, PARが有効に、また INT1 pin はAUTO, AUDIONが有効になっています。
Event
Pin
UNLCK
PAR
Others
SDTO
V
TX
1
x
x
L
L
Output
0
1
x
Previous Data
Output
Output
x
x
x
Output
Output
Output
Table 16. エラーハンドリング (シリアルコントロールモード) x: Don’t care
MS1130-J-03
2013/09
- 28 -
[AK4118A]
Error
(UNLOCK, PAR,..)
(Error)
INT0 pin
Hold Time (max: 4096/fs)
INT1 pin
Hold Time = 0
Register
(PAR,CINT,QINT)
Hold ”1”
Reset
Register
(others)
Command
MCKO,BICK,LRCK
(UNLOCK)
READ 06H
Free Run
(fs: around 6kHz)
MCKO,BICK,LRCK
(except UNLOCK)
SDTO
(UNLOCK)
SDTO
(PAR error)
Previous Data
SDTO
(others)
Vpin
(UNLOCK)
Vpin
(except UNLOCK)
Normal Operation
Figure 26. INT0/1 pinタイミング
MS1130-J-03
2013/09
- 29 -
[AK4118A]
PD pin ="L" to "H"
Initialize
Read 06H
INT0/1 pin ="H"
No
Yes
Release
Muting
Mute DAC output
Read 06H
(Each Error Handling)
Read 06H
(Resets registers)
No
INT0/1 pin ="H"
Yes
Figure 27. エラー処理シーケンス例1
MS1130-J-03
2013/09
- 30 -
[AK4118A]
PD pin ="L" to "H"
Initialize
Read 06H
No
INT1 pin ="H"
Yes
Read 06H
and
Detect QSUB= “1”
(Read Q-buffer)
QCRC = “0”
No
New data
is invalid
Yes
INT1 pin ="L"
No
Yes
New data
is valid
Figure 28. エラー処理シーケンス例 (Q/CINT)
MS1130-J-03
2013/09
- 31 -
[AK4118A]
■ オーディオインタフェースフォーマット
8種類のデータフォーマット(Table 17)がDIF0, DIF1とDIF2 pinで選択できます。全モードともMSBファースト、
2’sコンプリメントのデータフォーマットです。SDTOはBICKの立ち下がりで出力され、DAUXは立ち上がりで
ラッチされます。Mode0-5はマスタモードで、BICKは64fsです。Mode 6-7はスレーブモードでBICKはfs=48kHz
のとき128fsまで対応します。20ビット以下のフォーマット(Mode0-2)では、サブフレームのLSB側が切り捨て
られます。Mode 3-7では下位4ビットはAuxデータで、Figure 29にビット構成を示します。
Parity Errorがサブフレームで検出されると、SDTOからはエラーが “L”になるまでそのチャネルの前回の正常値
が繰り返し出力されます。さらにPLLが同期外れを起こすと出力データは “0”になります。DAUX入力のデー
タを出力する場合は、入力と同じデータをフォーマット変換してSDTOから出力します。Clock Mode 1、PLL
unlock時のClock Mode 2及びClock Mode 3では、出力データはDAUX pinを通して受信されます。DAUXの入力
フォーマットはMode 5/7以外では24ビット, Left justifiedで、SDTOへはその時点で設定されたフォーマットに変
換されて出力されます。Mode 5, 7では入出力ともフォーマットはI2Sです。Mode 6-7はスレーブモードである
点を除いてMode4-5と同じです。スレーブモードの場合、LRCKとBICKへはMCKO1/2に同期した信号を供給し
て下さい。
sub-frame of IEC60958
0
3 4
preamble
7 8
11 12
27 28 29 30 31
Aux.
V U C P
LSB
MSB
MSB
LSB
23
0
AK4118 Audio Data (MSB First)
Figure 29. ビットの構成
Mode
DIF2
DIF1
DIF0
0
1
2
3
4
5
6
7
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
DAUX
24bit, Left justified
24bit, Left justified
24bit, Left justified
24bit, Left justified
24bit, Left justified
24bit, I2S
24bit, Left justified
24bit, I2S
SDTO
16bit, Right justified
18bit, Right justified
20bit, Right justified
24bit, Right justified
24bit, Left justified
24bit, I2S
24bit, Left justified
24bit, I2S
LRCK
I/O
H/L
O
H/L
O
H/L
O
H/L
O
H/L
O
L/H
O
H/L
I
L/H
I
BICK
64fs
64fs
64fs
64fs
64fs
64fs
64-128fs
64-128fs
I/O
O
O
O
O
O
O
I
I
(default)
Table 17. オーディオデータフォーマット
MS1130-J-03
2013/09
- 32 -
[AK4118A]
LRCK(0)
0
1
2
15
16
17
31
0
1
2
15
16
17
31
0
1
0
1
0
1
BICK
(0:64fs)
15
14
1
0
15
14
1
0
SDTO(0)
15:MSB, 0:LSB
Rch Data
Lch Data
Figure 30. Mode 0タイミング
LRCK(0)
0
1
2
9
10
12
11
31
0
1
2
9
10
11
12
31
BICK
(0:64fs)
23
22
21
20
1
0
23
22
21
20
1
0
SDTO(0)
23:MSB, 0:LSB
Rch Data
Lch Data
Figure 31. Mode 3タイミング
LRCK
0
1
2
21
22
24
23
31
0
1
2
21
22
23
24
31
BICK
(64fs)
23
22 21
2
1
0
23 22
3
2
1
0
23 22
SDTO(0)
23:MSB, 0:LSB
Rch Data
Lch Data
Figure 32. Mode 4/6タイミング
Mode4: LRCK, BICK: Output
Mode6: LRCK, BICK: Input
LRCK
0
1
2
22
24
23
25
31
0
1
2
21
22
23
24
25
31
0
1
BICK
(64fs)
SDTO(0)
23
22
21
2
1
23 22
0
3
2
1
0
23
23:MSB, 0:LSB
Rch Data
Lch Data
Figure 33. Mode 5/7タイミング
MS1130-J-03
Mode5: LRCK, BICK: Output
Mode7: LRCK, BICK: Input
2013/09
- 33 -
[AK4118A]
■ GPIO Controller
AK4118Aは、8ポートの入力または出力として使用可能なpinを持っています。データの方向を選択するGPDR
レジスタ、pinレベルを設定するGPSCRレジスタ、pinレベルを読み込むGPLRレジスタでGP0~GP7 pinsの設定
を行います。 GPIO各種レジスタ、及びBCU bit、TX1E/TX0E bit、VIN E bit設定時のピン状態及び内部ノード
の状態はTable 18~Table 21のようになります。
・VIN GP0
VINE
1
0
0
レジスタ設定
レジスタRD 内部ノード
Pin状態
GPE GPDR
GPSCR
GPLR
VIN I
x
x
x
L
VIN
I
ｘ
ｘ
0
GPI
L
I
ｘ
1
Valid
GPSCR
L
O
Table 18. VINGP0 pin及び内部状態 (x: Don’t care)
VIN GP0 pin
VIN
GPI
GPSCR
・GP1
GPE
x
x
レジスタ設定
レジスタRD
Pin状態
GPDR GPSCR
GPLR
GP1 pin
ｘ
0
GPI
I
GPI
1
x
GPSCR
O
GPSCR
Table 19. GP1 pin及び内部状態 (x: Don’t care)
・TX0/1 GP2/3
レジスタ設定
レジスタRD
Pin状態
GPE GPDR
GPSCR
GPLR
TX GP pin
x
x
x
L
O
RX
ｘ
ｘ
0
L
O
L
ｘ
1
0
GPI
I
GPI
1
1
Valid
GPSCR
O
GPSCR
Table 20. TX0/1 GP2/3 pin及び内部状態 (x: Don’t care)
・B/C/U/VOUT GP4/5/6/7
レジスタ設定
レジスタRD
Pin状態 BCUV GP pin
BCU GPE GPDR
GPSCR
GPLR
1
x
x
x
L
O
BCUV OUT
ｘ
ｘ
0
0
Data Hold
O
L
ｘ
0
1
0
GPI
I
GPI
0
1
1
Valid
GPSCR
O
GPSCR
Table 21. B/C/U/VOUT GP4/5/6/7 pin及び内部状態 (x: Don’t care)
TX E
1
0
0
0
MS1130-J-03
2013/09
- 34 -
[AK4118A]
■ シリアルコントロールインタフェース
(1) 4線シリアルコントロールモード (IIC pin = “L”)
4線式シリアルI/F (CSN, CCLK, CDTI, CDTO)で、I/F上のデータはChip address (1bit, AK4118Aでは “0”に固定),
Read/Write (1bit), Register address (MSB first, 5bits)とControl Data (MSB first, 8bits)で構成されます。データ送信側
はCCLKの “”で各ビットを出力し、受信側は “”で取り込みます。データの書き込みはCSNの “”で有効にな
り、データの読み出しはCSNの “”で出力がHi-Zになります。CCLKのクロックスピードは5MHz (max)です。
PDN pin= “L”でレジスタの値はリセットされます。PSN pin の状態が変更された場合、PDN pin = “L”でリセッ
トして下さい。
CSN
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
CCLK
CDTI
WRITE
C1 A5 R/W A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0
Hi-Z
CDTO
CDTI
READ
C1 A5 R/W A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0
Hi-Z
CDTO
C1:
R/W:
A5-A0:
D7-D0:
D7 D6 D5 D4 D3 D2 D1 D0
Hi-Z
Chip Address (Fixed to “0”)
READ/WRITE (0:READ, 1:WRITE)
Register Address
Control Data
Figure 34. 4線式シリアルコントロールI/Fタイミング
MS1130-J-03
2013/09
- 35 -
[AK4118A]
(2) I2Cバスコントロールモード (IIC pin = “H”)
AK4118AのI2Cバスモードのフォーマットは、高速モード(max400kHz)です。
(2)-1 データ転送について
バス上のＩＣへのアクセスには、最初にスタート·コンディションを入力します。次に、1バイトで構成される
デバイスのアドレスを含んだスレーブ·アドレスを入力します。この時、バス上のＩＣはこのアドレスと自分
自身のアドレスを比較し、アドレスが一致したＩＣはアクノリッジを生成します。アドレスが一致したＩＣは、
この後READ又はWRITEを実行します。命令終了時には、ストップ·コンディションを入力して下さい。
(2)-1-1. データの変更
SDAラインのデータ変更はSCLラインが “L”の間に行って下さい。クロックが “H”の間にはSDAラインの状態
は一定でなければなりません。データラインが “H”と “L”の間で状態を変更できるのはSCLラインのクロック
信号が “L”の時に限られます。SCLラインが “H”の時にSDAラインを変更するのは、スタート·コンディション、
ストップ·コンディションを入力するときのみです。
SCL
SDA
DATA LINE
STABLE :
DATA VALID
CHANGE
OF DATA
ALLOWED
Figure 35. データの変更
(2)-1-2. スタート･コンディションとストップ･コンディション
SCLラインが “H”の時にSDAラインを “H”から “L”にすると、スタート·コンディションが作られます。全ての
命令は、スタート·コンディションから始まります。SCLラインが “H”の時にSDAラインを “L”から “H”にする
と、ストップ·コンディションが作られます。全ての命令は、ストップ·コンディションにより終了します。
SCL
SDA
START CONDITION
STOP CONDITION
Figure 36. スタート·コンディションとストップ·コンディション
MS1130-J-03
2013/09
- 36 -
[AK4118A]
(2)-1-3. アクノリッジ
データを送出しているICは、1バイトのデータを送出した後SDAラインを解放します(HIGHの状態にする)。デ
ータを受信したICは次のクロックでSDAラインを “L”にします。この動作はアクノリッジと呼ばれ、この動作
により正しくデータ転送が行われたを確認することができます。AK4118Aはスタート·コンディションとスレ
ーブ·アドレスを受け取るとアクノリッジを生成します。またWRITE命令の場合には各バイトの受信を完了す
る度にアクノリッジを生成します。READ命令の場合には、AK4118Aはアクノリッジ生成に続いて指定された
アドレスのデータを出力した後SDAラインを解放し、SDAラインをモニターします。マスタがストップ·コン
ディションを送らずアクノリッジを生成した場合、AK4118Aは次のアドレスのデータを出力します。アクノリ
ッジが生成されなかった場合、AK4118Aはデータ出力を終了します。
Clock pulse
for acknowledge
SCL FROM
MASTER
1
8
9
DATA
OUTPUT BY
TRANSMITTER
not acknowledge
DATA
OUTPUT BY
RECEIVER
START
CONDITION
acknowledge
Figure 37. アクノリッジの生成
(2)-1-4. 第1バイト
スレーブアドレスを含む第1バイトはスタートコンディションの後に入力され、スレーブ·アドレスによりバス
上のＩＣの中からアクセスするＩＣが選ばれます。スレーブ·アドレスは上位7ビットで構成されます。上位5
ビットは、 “00100”であり、次の2ビットはアクセスするICを選ぶ為のアドレスビットであり、CAD1,CAD0 pin
により設定されます。スレーブ·アドレスが入力されると、デバイスのアドレスが一致しているICはアクノリ
ッジを生成し、その後命令を実行します。第1バイトの8番目のビット(最下位ビット)はR/W bitです。R/W bit= “1”
のときREAD命令が実行され、R/W bit= “0”のときWRITE命令が実行されます。
0
0
1
0
0
CAD1
CAD0
R/W
(CAD1,CAD0はピンにより設定)
Figure 38. 第1バイトの構成
MS1130-J-03
2013/09
- 37 -
[AK4118A]
(2)-2. WRITE命令
R/W bitが “0”の場合、AK4118AはWRITE動作を行います。WRITE動作では、スレーブアドレス受信後、第2バ
イトを受信します。第2バイトは内部コントロールレジスタのアドレスを指定するバイトで、MSB firstで構成
され上位3ビットはDon’t careです。
0
0
A5
A4
A3
A2
A1
A0
(*: Don’t care)
Figure 39. 第2バイトの構成
第3バイト以降がコントロールデータになります。コントロールデータは8ビット、MSB firstで構成されます。
D7
D6
D5
D4
D3
D2
D1
D0
Figure 40. 第3バイト以降の構成
AK4118Aは複数のバイトのデータを一度に書き込むことができます。データを1バイト送った後ストップ·コン
ディションを送らず更にデータを送ると、内部アドレスカウンタは自動的にインクリメントし、データは次の
アドレスに格納されます。カウンタは1FHを越えるとロール·オーバし、次のデータはアドレス00Hから順に格
納されます。
S
T
A
R
T
SDA
Slave
Address
Register
Address(n)
Data(n)
S
T
Data(n+x) O
P
Data(n+1)
S
P
A
C
K
A
C
K
A
C
K
A
C
K
Figure 41. WRITE命令
MS1130-J-03
2013/09
- 38 -
[AK4118A]
(2)-3. READ命令
R/W bitが “1”の場合、AK4118AはREAD動作を行います。指定されたアドレスのデータが出力された後、マス
タがストップ·コンディションを送らずアクノリッジを生成すると、次のアドレスのデータを読み出すことが
できます。アドレス：1FHのデータを読み出した後、さらに次のアドレスを読み出す場合にはアドレス：00H
のデータが読み出されます。
AK4118Aはカレント·アドレス·リードとランダム·リードの二つのREAD命令を持っています。
(2)-3-1. カレント･アドレス･リード
AK4118Aは内部にアドレス·カウンタを持っており、カレント·アドレス·リードではこのカウンタで指定された
アドレスのデータを読み出します。内部のアドレス·カウンタは最後にアクセスしたアドレスの次のアドレス
の値を保持しています。例えば、最後にアクセス(READでもWRITEでも)したアドレスがnであり、その後カレ
ント·アドレス·リードを行った場合、アドレス：n+1のデータが読み出されます。カレント·アドレス·リードで
は、AK4118AはREAD命令のスレーブ·アドレス(R/W bit= “1”)の入力に対してアクノリッジを生成し、次のク
ロックから内部のアドレス·カウンタで指定されたデータを出力したのち内部カウンタを1つインクリメント
します。1バイトのデータが出力された後､マスタがアクノリッジを生成せずストップ·コンディションを送る
と、READ動作は終了します。
S
T
A
R
T
SDA
Slave
Address
Data(n)
Data(n+1)
S
Data(n+x) T
O
P
Data(n+2)
S
P
A
C
K
A
C
K
A
C
K
A
C
K
Figure 42. CURRENT ADDRESS READ命令
(2)-3-2. ランダム･リード
ランダム·リードにより任意のアドレスのデータを読み出すことができます。ランダム·リードはREAD命令の
スレーブ·アドレス(R/W bit= “1”)を入力する前に、ダミーのWRITE命令を入力する必要があります。ランダム·
リードでは最初にスタート·コンディションを入力し、次にWRITE命令のスレーブ·アドレス(R/W bit= “0”)、読
み出すアドレスを順次入力します。AK4118Aがこのアドレス入力に対してアクノリッジを生成した後、再びス
タート·コンディション、READ命令のスレーブ·アドレス(R/W bit= “1”)を入力します。AK4118Aはこのスレー
ブ·アドレスの入力に対してアクノリッジを生成し、指定されたアドレスのデータを出力し、内部アドレスカ
ウンターを1つインクリメントします。データが出力された後、マスタがアクノリッジを生成せず、ストップ·
コンディションを送ると、READ動作は終了します。
S
T
A
R
T
SDA
Slave
Address
S
T
A
R
T
Word
Address(n)
S
Slave
Address
Data(n)
S
Data(n+x) T
O
P
Data(n+1)
S
A
C
K
P
A
C
K
A
C
K
A
C
K
A
C
K
Figure 43. RANDOM READ命令
MS1130-J-03
2013/09
- 39 -
[AK4118A]
■ レジスタマップ
Addr
Register Name
00H
CLK & Power Down Control
01H
Format & De-em Control
02H
D7
D6
D5
D4
D3
D2
D1
D0
CS12
BCU
CM1
CM0
OCKS1
OCKS0
PWN
RSTN
MONO
DIF2
DIF1
DIF0
DEAU
DEM1
DEM0
DFS
Input/ Output Control 0
TX1E
OPS12
OPS11
OPS10
TX0E
OPS02
OPS01
OPS00
03H
Input/ Output Control 1
EFH1
EFH0
UDIT
TLR
DIT
IPS2
IPS1
IPS0
04H
INT0 MASK
MQIT0 MAUT0
MCIT0
MULK0 MDTS0
MPE0
MAUD0 MPAR0
05H
INT1 MASK
MQIT1 MAUT1
MCIT1
MULK1 MDTS1
MPE1
06H
Receiver status 0
QINT
AUTO
CINT
UNLCK DTSCD
PEM
07H
Receiver status 1
FS3
FS2
FS1
MAUD1 MPAR1
AUDIO
PAR
N
QCRC
CCRC
08H
RX Channel Status Byte 0
CR7
CR6
CR5
CR4
CR3
CR2
CR1
CR0
09H
RX Channel Status Byte 1
CR15
CR14
CR13
CR12
CR11
CR10
CR9
CR8
0AH
RX Channel Status Byte 2
CR23
CR22
CR21
CR20
CR19
CR18
CR17
CR16
0BH
RX Channel Status Byte 3
CR31
CR30
CR29
CR28
CR27
CR26
CR25
CR24
0CH
RX Channel Status Byte 4
CR39
CR38
CR37
CR36
CR35
CR34
CR33
CR32
0DH
TX Channel Status Byte 0
CT7
CT6
CT5
CT4
CT3
CT2
CT1
CT0
0EH
TX Channel Status Byte 1
CT15
CT14
CT13
CT12
CT11
CT10
CT9
CT8
0FH
TX Channel Status Byte 2
CT23
CT22
CT21
CT20
CT19
CT18
CT17
CT16
10H
TX Channel Status Byte 3
CT31
CT30
CT29
CT28
CT27
CT26
CT25
CT24
11H
TX Channel Status Byte 4
CT39
CT38
CT37
CT36
CT35
CT34
CT33
CT32
12H
Burst Preamble Pc Byte 0
PC7
PC6
PC5
PC4
PC3
PC2
PC1
PC0
13H
Burst Preamble Pc Byte 1
PC15
PC14
PC13
PC12
PC11
PC10
PC9
PC8
14H
Burst Preamble Pd Byte 0
PD7
PD6
PD5
PD4
PD3
PD2
PD1
PD0
15H
Burst Preamble Pd Byte 1
PD15
PD14
PD13
PD12
PD11
PD10
PD9
PD8
16H
Q-subcode Address / Control
Q9
Q8
Q7
Q6
Q5
Q4
Q3
Q2
17H
Q-subcode Track
Q17
Q16
Q15
Q14
Q13
Q12
Q11
Q10
18H
Q-subcode Index
Q25
Q24
Q23
Q22
Q21
Q20
Q19
Q18
19H
Q-subcode Minute
Q33
Q32
Q31
Q30
Q29
Q28
Q27
Q26
1AH
Q-subcode Second
Q41
Q40
Q39
Q38
Q37
Q36
Q35
Q34
1BH
Q-subcode Frame
Q49
Q48
Q47
Q46
Q45
Q44
Q43
Q42
1CH
Q-subcode Zero
Q57
Q56
Q55
Q54
Q53
Q52
Q51
Q50
1DH
Q-subcode ABS Minute
Q65
Q64
Q63
Q62
Q61
Q60
Q59
Q58
1EH
Q-subcode ABS Second
Q73
Q72
Q71
Q70
Q69
Q68
Q67
Q66
1FH
Q-subcode ABS Frame
Q81
Q80
Q79
Q78
Q77
Q76
Q75
Q74
MS1130-J-03
FS0
0
V
2013/09
- 40 -
[AK4118A]
Addr
Register Name
D7
D6
D5
D4
D3
D2
D1
D0
GPE
RXDETE
VINE
FAST
EXCKMD
DCNT
DTS16
DTS14
20H
GPE
21H
GPDR
IO7
IO6
IO5
IO4
IO3
IO2
IO1
IO0
22H
GPSCR
CS7
SC6
CS5
SC4
SC3
SC2
SC1
CS0
23H
GPLR
GPL7
GPL 6
GPL 5
GPL 4
GPL 3
GPL 2
GPL 1
GPL 0
24H
DAT Mask & DTS Detect
XMCK
DIV
MED1
MDR0
MSTC1
MSTC0
MDAT1
MDAT0
25H
RX Detect
RXDE7
RXDE6
RXDE5
RXDE4
RXDE3
RXDE2 RXDE1 RXDE0
26H
STC & DAT Detect
0
0
0
0
0
0
STC
DAT
27H
RX Channel Status Byte 5
0
0
0
0
0
0
CR41
CR40
28H
TX Channel Status Byte 5
0
1
0
0
0
0
CT41
CT40
注: PDN pinを “L” にすると、レジスタ値は初期化されます。
RSTN bitを “0” にすると、内部のタイミングがリセットされ、レジスタ値は初期化されます。
PWN bitを “0”にしてもレジスタへの書き込みは可能です。
MS1130-J-03
2013/09
- 41 -
[AK4118A]
■ 詳細説明
Reset & Initialize
Addr
Register Name
00H CLK & Power Down Control
R/W
Default
D7
CS12
R/W
0
D6
BCU
R/W
1
D5
CM1
R/W
0
D4
CM0
R/W
0
D3
D2
OCKS1 OCKS0
R/W
R/W
0
0
D1
PWN
R/W
1
D0
RSTN
R/W
1
RSTN: タイミングリセットとレジスタ値の初期化
0: リセット&初期化
1: 通常動作
PWN: パワーダウン
0: パワーダウン
1: 通常動作
OCKS1-0: マスタクロック周波数選択
CM1-0: マスタクロック動作モード選択
BCU: ブロックスタート, C, U出力モード
BCU= “1”のとき、3つの出力ピン(BOUT, COUT, UOUT)が有効になります。
ブロックスタート信号はframe 0の先頭からframe 31の終わりまで “H”です。
CS12: チャネルステータス選択
0: Channel 1
1: Channel 2
C bit, AUDION, PEM, FS3-0, Pc, Pdに反映されるチャネルステータスを選択します。パラレ
ルモード時、ディエンファシスフィルタはChannel 1でコントロールされます。
Format & De-emphasis Control
Addr
Register Name
01H Format & De-em Control
R/W
Default
D7
MONO
R/W
0
D6
DIF2
R/W
1
D5
DIF1
R/W
1
D4
DIF0
R/W
0
D3
DEAU
R/W
1
D2
DEM1
R/W
0
D1
DEM0
R/W
1
D0
DFS
R/W
0
DFS: 96kHzディエンファシスコントロール
DEM1-0: 32/44.1/48kHzディエンファシスコントロール (Table 11)
DEAU: ディエンファシス自動検出有効
0: Disable
1: Enable
DIF2-0: オーディオデータフォーマットコントロール (Table 17)
MONO: Double sampling frequency mode有効
0: Stereo mode
1: Mono mode
MS1130-J-03
2013/09
- 42 -
[AK4118A]
Input/Output Control
Addr
Register Name
02H Input/ Output Control 0
R/W
Default
D7
TX1E
R/W
1
D6
D5
D4
OPS12 OPS11 OPS10
R/W
R/W
R/W
0
0
0
D3
TX0E
R/W
1
D2
D1
D0
OPS02 OPS01 OPS00
R/W
R/W
R/W
0
0
0
OPS02-00: スルー出力データ選択 (TX0)
OPS12-10: スルー出力データ選択 (TX1)
TX0E: TX0出力有効
0: Disable TX0出力ピンは “L”になります。
1: Enable
TX1E: TX1出力有効
0: Disable TX1出力ピンは “L”になります。
1: Enable
Addr
Register Name
03H Input/ Output Control 1
R/W
Default
D7
EFH1
R/W
0
D6
EFH0
R/W
1
D5
UDIT
R/W
0
D4
TLR
R/W
0
D3
DIT
R/W
1
D2
IPS2
R/W
0
D1
IPS1
R/W
0
D0
IPS0
R/W
0
IPS2-0: 入力リカバリデータ選択
DIT: TX1 pin用スルーデータ／トランスミッタデータ選択
0: スルーデータ (RXデータ)
1: トランスミッタデータ (DAUXデータ)
TLR: Double sampling frequency mode channel select for DIT(stereo)
0: L channel
1: R channel
UDIT: DIT用U bitコントロール
0: U bitは “0”固定
1: リカバーしたU bitを出力 (U bitのループモード)
EFH1-0: INT0 pin保持カウント数選択
00: 512 LRCK
01: 1024 LRCK
10: 2048 LRCK
11: 4096 LRCK
MS1130-J-03
2013/09
- 43 -
[AK4118A]
Mask Control for INT0
Addr
Register Name
04H INT0 MASK
R/W
Default
D7
MQI0
R/W
1
D6
MAT0
R/W
1
D5
MCI0
R/W
1
D4
MUL0
R/W
0
D3
MDTS0
R/W
1
D2
MPE0
R/W
1
D1
MAN0
R/W
1
D0
MPR0
R/W
0
D6
MAT1
R/W
0
D5
MCI1
R/W
1
D4
MUL1
R/W
1
D3
MDTS1
R/W
0
D2
MPE1
R/W
1
D1
MAN1
R/W
0
D0
MPR1
R/W
1
MPR0: PAR bit マスク有効
MAN0: AUDN bit マスク有効
MPE0: PEM bit マスク有効
MDTS0: DTSCD bit マスク有効
MUL0: UNLOCK bit マスク有効
MCI0: CINT bit マスク有効
MAT0: AUTO bit マスク有効
MQI0: QINT bit マスク有効
0: マスク無効
1: マスク有効
Mask Control for INT1
Addr
Register Name
05H INT1 MASK
R/W
Default
D7
MQI1
R/W
1
MPR1: PAR bit マスク有効
MAN1: AUDN bit マスク有効
MPE1: PEM bit マスク有効
MDTS1: DTSCD bit マスク有効
MUL1: UNLOCK bit マスク有効
MCI1: CINT bit マスク有効
MAT1: AUTO bit マスク有効
MQI1: QINT bit マスク有効
0: マスク無効
1: マスク有効
MS1130-J-03
2013/09
- 44 -
[AK4118A]
Receiver Status 0
Addr
Register Name
06H Receiver status 0
R/W
Default
D7
QINT
RD
0
D6
AUTO
RD
0
D5
CINT
RD
0
D4
D3
UNLCK DTSCD
RD
RD
0
0
D2
PEM
RD
0
D1
AUDION
RD
0
D0
PAR
RD
0
PAR: パリティエラーまたはバイフェーズエラー
0:No Error
1:Error
サブフレーム内でパリティエラーまたはバイフェーズエラーが検出されるとPAR bitが “1”
になります。
AUDION: Audio bit出力
0: Audio
1: Non Audio
このビットはチャネルステータスをエンコードして生成されます。
PEM: プリエンファシス出力
0: OFF
1: ON
このビットはチャネルステータスをエンコードして生成されます。
DTSCD: DTS-CD bitストリーム自動検出
0: 検出せず
1: 検出
UNLCK: PLLアンロック
0: ロック
1: アンロック
CINT: チャネルステータスバッファインタラプト
0: 変化なし
1: 変化あり
AUTO: Non-PCM bitストリーム自動検出
0: 検出せず
1: 検出
QINT: Qサブコードバッファインタラプト
0: 変化なし
1: 変化あり
QINT, CINT, PAR bitは06HをREADすると初期化されます。
Receiver Status 1
Addr
Register Name
07H Receiver status 1
R/W
Default
D7
FS3
RD
0
D6
FS2
RD
0
D5
FS1
RD
0
D4
FS0
RD
1
D3
0
RD
0
D2
V
RD
0
D1
QCRC
RD
0
D0
CCRC
RD
0
CCRC: チャネルステータスのCRC
0:エラーなし
1:エラーあり
QCRC: QサブコードのCRC
0:エラーなし
1:エラーあり
V: チャネルステータスのバリディティ
0:Valid
1:Invalid
FS3-0: サンプリング周波数検出 (Table 7)
MS1130-J-03
2013/09
- 45 -
[AK4118A]
Receiver Channel Status
Addr
08H
09H
0AH
0BH
0CH
27H
Register Name
RX Channel Status Byte 0
RX Channel Status Byte 1
RX Channel Status Byte 2
RX Channel Status Byte 3
RX Channel Status Byte 4
RX Channel Status Byte 5
R/W
Default
D7
CR7
CR15
CR23
CR31
CR39
0
D6
CR6
CR14
CR22
CR30
CR38
0
D5
CR5
CR13
CR21
CR29
CR37
0
D4
CR4
CR12
CR20
CR28
CR36
0
D3
CR3
CR11
CR19
CR27
CR35
0
D2
CR2
CR10
CR18
CR26
CR34
0
D1
CR1
CR9
CR17
CR25
CR33
CR41
D0
CR0
CR8
CR16
CR24
CR32
CR40
D2
CT2
CT10
CT18
CT26
CT34
0
D1
CT1
CT9
CT17
CT25
CT33
CT41
D0
CT0
CT8
CT16
CT24
CT32
CT40
D2
PC2
PC10
PD2
PD10
D1
PC1
PC9
PD1
PD9
D0
PC0
PC8
PD0
PD8
RD
Not initialized
CR41-0: レシーバチャネルステータスByte 5-0
Transmitter Channel Status
Addr
0DH
0EH
0FH
10H
11H
28H
Register Name
TX Channel Status Byte 0
TX Channel Status Byte 1
TX Channel Status Byte 2
TX Channel Status Byte 3
TX Channel Status Byte 4
TX Channel Status Byte 5
R/W
Default
D7
CT7
CT15
CT23
CT31
CT39
0
D6
CT6
CT14
CT22
CT30
CT38
1
D5
CT5
CT13
CT21
CT29
CT37
0
D4
D3
CT4
CT3
CT12
CT11
CT20
CT19
CT28
CT27
CT36
CT35
0
0
R/W
0
CT41-0: トランスミッタチャネルステータスByte 5-0
Burst Preamble Pc/Pd in non-PCM encoded Audio Bitstreams
Addr
12H
13H
14H
15H
Register Name
Burst Preamble Pc Byte 0
Burst Preamble Pc Byte 1
Burst Preamble Pd Byte 0
Burst Preamble Pd Byte 1
R/W
Default
D7
PC7
PC15
PD7
PD15
D6
PC6
PC14
PD6
PD14
D5
PC5
PC13
PD5
PD13
D4
PC4
PC12
PD4
PD12
D3
PC3
PC11
PD3
PD11
RD
Not initialized
PC15-0: バーストプリアンブルPc Byte 0, 1
PD15-0: バーストプリアンブルPd Byte 0, 1
MS1130-J-03
2013/09
- 46 -
[AK4118A]
Q-subcode Buffer
Addr
16H
17H
18H
19H
1AH
1BH
1CH
1DH
1EH
1FH
Register Name
Q-subcode Address / Control
Q-subcode Track
Q-subcode Index
Q-subcode Minute
Q-subcode Second
Q-subcode Frame
Q-subcode Zero
Q-subcode ABS Minute
Q-subcode ABS Second
Q-subcode ABS Frame
R/W
Default
D7
Q9
Q17
Q25
Q33
Q41
Q49
Q57
Q65
Q73
Q81
D6
Q8
Q16
Q24
Q32
Q40
Q48
Q56
Q64
Q72
Q80
D5
Q7
Q15
Q23
Q31
Q39
Q47
Q55
Q63
Q71
Q79
D4
Q6
Q14
Q22
Q30
Q38
Q46
Q54
Q62
Q70
Q78
D3
Q5
Q13
Q21
Q29
Q37
Q45
Q53
Q61
Q69
Q77
D2
Q4
Q12
Q20
Q28
Q36
Q44
Q52
Q60
Q68
Q76
D1
Q3
Q11
Q19
Q27
Q35
Q43
Q51
Q59
Q67
Q75
D2
DCNT
R/W
1
D1
DTS16
R/W
1
D0
Q2
Q10
Q18
Q26
Q34
Q42
Q50
Q58
Q66
Q74
RD
Not initialized
GPIO Control
Addr
Register Name
20H GPE
R/W
Default
D7
GPE
R/W
0
D6
RXDETE
R/W
1
D5
VINE
R/W
1
D4
FAST
R/W
1
D3
EXCKMD
R/W
0
D0
DTS14
R/W
1
DTS14: DTS-CD 14bit Sync Word Detect
0: Disable
1: Enable (default)
DTS16: DTS-CD 16bit Sync Word Detect
0: Disable
1: Enable (default)
DCNT: Start ID Counter
0: Disable
1: Enable (default)
EXCKMD: X’tal発振器の設定をします。
0: Power Up (default)
1: Power Down
FAST: PLL Lock Timeの設定 (Table 1)
0:  (15ms + 384/fs) (default)
1:  (15ms + 1/fs)
VINE: VIN入力イネーブル
0: Disable
1: Enable (default)
RXDETE: RX入力検出イネーブル
0: Disable
1: Enable (default)
GPE: GPIO modeイネーブル
0: GPIO mode Disable (default)
1: GPIO mode Enable
GPE bit が “1”のときでかつBCU bit、TX1E bit、TX0E bitが “0”のときGP2-7 pin はGPIO mode
が有効になります。GP0 pinはGPE bitの状態に関わらずVINE bitが“0”の時はGPIO modeにな
ります。GP1 pinは常にGPIO modeです。
MS1130-J-03
2013/09
- 47 -
[AK4118A]
Addr
Register Name
21H GPDR
R/W
Default
D7
IO7
R/W
0
D6
IO6
R/W
0
D5
IO5
R/W
0
D4
IO4
R/W
0
D3
IO3
R/W
0
D2
IO2
R/W
0
D1
IO1
R/W
0
D0
IO0
R/W
0
D5
SC5
R/W
0
D4
SC4
R/W
0
D3
SC3
R/W
0
D2
SC2
R/W
0
D1
SC1
R/W
0
D0
SC0
R/W
0
D1
GPL1
RD
0
D0
GPL0
RD
0
IO7-0: GPIO pinの入出力の方向を設定
0: 入力 (default)
1: 出力
Addr
Register Name
22H GPSCR
R/W
Default
D7
SC7
R/W
0
D6
SC6
R/W
0
SC7-0: GPIO pin出力レベル設定レジスタ
0: “L” レベル(default)
1: “H” レベル
ピン設定が出力設定（21H: GPDR= “1”）の場合のみ有効です。
Addr
Register Name
23H GPLR
R/W
Default
D7
GPL7
RD
0
D6
GPL6
RD
0
D5
GPL5
RD
0
D4
GPL4
RD
0
D3
GPL3
RD
0
D2
GPL2
RD
0
GPL7-0: GPIO pin入力レベル読み出しレジスタ
GPL7-0 bitは読み出し専用のレジスタで対応するGPIO pin(GP7-0 pin)の入力信号レベルを読
み出し可能です。GP2-7 pinはGPE bit が “1”かつBCU bit, TX1E bit, TX0E bitが “0”のときGPIO
modeが有効になり、GPL2-7 bitに入力信号レベルを読み出し可能です。GP0 pinはVINE bit が
“0”のときGPLO bit に入力信号レベルを読み出し可能です。GP1 pinはGPL1 bitに常に読み出
し可能です。GPL2-7 bitとGPL0 bitはGPIOモードが無効の時は常に “0”です。
MS1130-J-03
2013/09
- 48 -
[AK4118A]
DAT Mask & DTS Detect
Addr
Register Name
D7
24H DAT Mask & DTS Detect XMCK
R/W
R/W
Default
0
D6
DIV
R/W
0
D5
D4
D3
D2
D1
D0
MRDT1 MRDT0 MSTC1 MSTC0 MDAT1 MDAT0
R/W
R/W
R/W
R/W
R/W
R/W
1
1
1
1
1
1
MDAT0: Mask enable for DAT bit
0: Mask disable
1: Mask enable (default)
マスクを “1”に設定すると、DATの要因はINT0 pinに反映されません。
MDAT1: Mask enable for DAT bit
0: Mask disable
1: Mask enable (default)
マスクを “1”に設定すると、DATの要因はINT1 pinに反映されません。
MSTC0: Mask enable for STC bit
0: Disable
1: Enable (default)
マスクを “1”に設定すると、STCの要因はINT0 pinに反映されません。
MSTC1: Mask enable for STC bit
0: Disable
1: Enable (default)
マスクを “1”に設定すると、STCの要因はINT1 pinに反映されません。
MRDT0: Mask enable for RX Detect
0: Disable
1: Enable (default)
マスクを “1”に設定すると、RX入力検出の結果はINT0 pinに反映されません。
MRDT1: Mask enable for RX Detect
0: Disable
1: Enable (default)
マスクを “1”に設定すると、RX入力検出の結果はINT1 pinに反映されません。
DIV: X’tal mode時のMCKO2分周比設定 (Table 4)
0: x1 (default)
1: x 1/2
XMCK: MCKO2出力の設定 (Table 4)
0: CM1-0 bits, OCKS1-0 bits により設定 (default)
1: X’tal mode固定
RX Detect
Addr
Register Name
25H RX Detect
R/W
Default
D7
D6
D5
D4
D3
D2
D1
D0
RXDE7 RXDE6 RXDE5 RXDE4 RXDE3 RXDE2 RXDE1 RXDE0
RD
RD
RD
RD
RD
RD
RD
RD
0
0
0
0
0
0
0
0
RXDE7-0: RX pin入力検出
0: 入力なし
1: 入力あり
RXDETE bitを“0”に設定すると、入力検出は行われずレジスタ値は“0”固定となります。使用しないRXがオー
プンの場合、誤検出する場合があるので使用しないRX pinはGNDに接続してください。
MS1130-J-03
2013/09
- 49 -
[AK4118A]
STC & DAT Detect
Addr
Register Name
26H STC & DAT Detect
R/W
Default
D7
0
RD
0
D6
0
RD
0
D5
0
RD
0
D4
0
RD
0
D3
0
RD
0
D2
0
RD
0
D1
STC
RD
0
D0
DAT
RD
0
DAT: DATスタートID Detect
0: No detect
1: Detect
DAT bitは Addr = 26HをREADすると初期化されます。
STC: サンプリング周波数、プリエンファシス情報変化検出
0: No detect
1: Detect
FS3-0 bits、PEM bitが変化するとSTC bitが “1”になります。STC bitは Addr = 26HをREAD
すると初期化されます。
■ Non-PCM ビットストリームにおけるバーストプリアンブル
Figure 44. IEC60958のデータ構成
Preamble word
Pa
Pb
Pc
Pd
Length of field
Contents
16 bits
sync word 1
16 bits
sync word 2
16 bits
Burst info
16 bits
Length code
Table 22. バーストプリアンブルワード
MS1130-J-03
Value
0xF872
0x4E1F
see Table 23
numbers of bits
2013/09
- 50 -
[AK4118A]
Bits of Pc
Value
0-4
5, 6
7
8-12
13-15
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16-31
0
0
1
0
Contents
Repetition time of burst
in IEC60958 frames
data type
NULL data
Dolby AC-3 data
reserved
PAUSE
MPEG-1 Layer1 data
MPEG-1 Layer2 or 3 data or MPEG-2 without extension
MPEG-2 data with extension
MPEG-2 AAC ADTS
MPEG-2, Layer1 Low sample rate
MPEG-2, Layer2 or 3 Low sample rate
reserved
DTS type I
DTS type II
DTS type III
ATRAC
ATRAC2/3
reserved
reserved, shall be set to “0”
error-flag indicating a valid burst_payload
error-flag indicating that the burst_payload may contain
errors
data type dependent info
bit stream number, shall be set to “0”
4096
1536
384
1152
1152
1024
384
1152
512
1024
2048
512
1024
Table 23. バースト情報Pcのフィールド
MS1130-J-03
2013/09
- 51 -
[AK4118A]
■ Non-PCMビットストリームタイミング
1) Non-PCM データプリアンブルが 4096 フレーム以内に来ない場合
PDN pin
Bit stream
Pa Pb Pc1 Pd1
Pa Pb Pc2 Pd2
Repetition time
Pa Pb Pc3 Pd3
>4096 frames
AUTO bit
“0”
Pc Register
“0”
Pd Register
Pc1
Pc2
Pd1
Pc3
Pd2
Pd3
Figure 45. タイミング例1
2) Non-PCM ビットストリームが止まった場合 (MULK0 bit= “0”の場合)
INT0 hold time
INT0 pin
<20mS (Lock time)
Bit stream
Pa Pb Pc1 Pd1
Stop
Pa Pb Pcn Pdn
2~3 Syncs (B,M or W)
<Repetition time
AUTO bit
Pc Register
Pd Register
Pc0
Pc1
Pd0
Pcn
Pd1
Pdn
Figure 46. タイミング例2
MS1130-J-03
2013/09
- 52 -
[AK4118A]
システム設計
Figure 47はシリアルモード時のシステム接続例です。
Analog Ground
Digital Ground
+3.3V Analog
Supply
+
10µF
0.1µF
(SPDIF Sources)
R 39
AVDD 38
VSS3 41
VCOM 40
NC 43
RX0 42
RX1 44
RX2 46
TEST1 45
RX3 48
VSS4 47
1 RX4
INT0 36
2 NC
CSN 35
3 RX5
CCLK 34
4 TEST2
CDTI 33
5 RX6
CDTO 32
AK4118A
6 VSS1
PDN 31
C
XTI 30
XTO 29
C
DAUX 28
SDTO
10 XTL0 (*)
MCKO2 27
MCLK
11 XTL1 (*)
BICK 26
BICK
SDTO 25
LRCK
10µF
22 VSS2
CODEC
(AK4626A)
0.1µF
21 DVDD
20 V
19 U
18 C
17 B
16 TX1
15 TX0
10µF
+
14 NC
13 TVDD
12 VIN
23 MCKO1
1
24 LRCK
9 P/SN
SDTI3
8 IIC
(Micro
controller)
X’tal=11.2896MHz
SDTI2
7 RX7
+3.3V to +5V
Digital Supply
Microcontroller
SDTI1
(SPDIF Sources)
10k ohm
R
INT1 37
(Shield)
+
DSP
0.1µF
+3.3V Digital
Supply
(SPDIF out)
(Microcontroller)
Figure 47. Typical Connection Diagram (Serial Mode)
Noteｓ
- XTL0/1の設定はTable 5を参照下さい。
- Cの値は水晶振動子に依存します。
- VSS1-4は、同じアナロググランドに接続して下さい。
- ディジタル信号、特にクロック信号はクロックジッタへの影響を避けるためR pinからできるだけ離して
ください。
MS1130-J-03
2013/09
- 53 -
[AK4118A]
パッケージ
48pin LQFP(Unit:mm)
1.70Max
9.0 0.2
0.13 0.13
7.0
36
1.40 0.05
24
48
13
7.0
37
1
9.0 0.2
25
12
0.09~0.20
0.5
0.22 0.08
0.10 M
0
0.10
0.3~0.75
■ 材質・メッキ仕様
パッケージ材質:
リードフレーム材質:
リードフレーム処理:
エポキシ系樹脂、ハロゲン（臭素、塩素）フリー
銅
半田メッキ(無鉛)
MS1130-J-03
2013/09
- 54 -
[AK4118A]
マーキング
AK4118AEQ
XXXXXXX
1
XXXXXXXX: Date code identifier
改訂履歴
Date (Y/M/D)
09/10/06
09/10/21
Revision
00
01
Reason
初版
誤記訂正
Page
Contents
39
■ レジスタマップ
Addr 11H, D6~D1を変更: CT39 → CT38 ~ 33
Transmitter Channel Status
Addr 28H, D0を変更: CT42 → CT40
“■ AK4118からの変更点” を追加
Table 3の説明文を追加
■ GPIO Controller
Table 16~19 → Table 18 ~ Table 21
45
09/12/25
02
記述追加
13/09/19
03
誤記訂正
4
16
34
MS1130-J-03
2013/09
- 55 -
[AK4118A]
重要な注意事項
0. 本書に記載された弊社製品（以下、「本製品」といいます。）、および、本製品の仕様につ
きましては、本製品改善のために予告なく変更することがあります。従いまして、ご使用を
検討の際には、本書に掲載した情報が最新のものであることを弊社営業担当、あるいは弊社
特約店営業担当にご確認ください。
1. 本書に記載された情報は、本製品の動作例、応用例を説明するものであり、その使用に際し
て弊社および第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うもの
ではありません。お客様の機器設計において当該情報を使用される場合は、お客様の責任にお
いて行って頂くとともに、当該情報の使用に起因してお客様または第三者に生じた損害に対
し、弊社はその責任を負うものではありません。
2. 本製品は、医療機器、航空宇宙用機器、輸送機器、交通信号機器、燃焼機器、原子力制御用
機器、各種安全装置など、その装置・機器の故障や動作不良が、直接または間接を問わず、
生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極めて高い信頼性を
要求される用途に使用されることを意図しておらず、保証もされていません。そのため、別
途弊社より書面で許諾された場合を除き、これらの用途に本製品を使用しないでください。
万が一、これらの用途に本製品を使用された場合、弊社は、当該使用から生ずる損害等の責
任を一切負うものではありません。
3. 弊社は品質、信頼性の向上に努めておりますが、電子製品は一般に誤作動または故障する場
合があります。本製品をご使用頂く場合は、本製品の誤作動や故障により、生命、身体、財産
等が侵害されることのないよう、お客様の責任において、本製品を搭載されるお客様の製品に
必要な安全設計を行うことをお願いします。
4. 本製品および本書記載の技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、ある
いはその他軍事用途の目的で使用しないでください。本製品および本書記載の技術情報を輸出ま
たは非居住者に提供する場合は、「外国為替及び外国貿易法」その他の適用ある輸出関連法
令を遵守し、必要な手続を行ってください。本製品および本書記載の技術情報を国内外の法
令および規則により製造、使用、販売を禁止されている機器・システムに使用しないでくだ
さい。
5. 本製品の環境適合性等の詳細につきましては、製品個別に必ず弊社営業担当までお問合せく
ださい。本製品のご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適用
される環境関連法令を十分調査のうえ、かかる法令に適合するようにご使用ください。お客
様がかかる法令を遵守しないことにより生じた損害に関して、弊社は一切の責任を負いかね
ます。
6. お客様の転売等によりこの注意事項に反して本製品が使用され、その使用から損害等が生じ
た場合はお客様にて当該損害をご負担または補償して頂きますのでご了承ください。
7. 本書の全部または一部を、弊社の事前の書面による承諾なしに、転載または複製することを
禁じます。
MS1130-J-03
2013/09
- 56 -