AK4359AEF

[AK4359A]
AK4359A
106dB 192kHz 24-Bit 8ch DAC
概
要
AK4359A はディジタルオーディオ機器に対応した 8 チャネル 24 ビット DAC です。ΔΣ変調器にはワイ
ドダイナミックレンジを実現するアドバンストマルチビット方式を採用しています。内蔵のポストフィ
ルタにはスイッチトキャパシタフィルタ(SCF)を採用しており、クロックジッタによる精度の劣化を改
善します。192kHz の PCM 入力に対応しており、DVD-Audio 等のシステムに最適です。
特
長
† サンプリング周波数: 8kHz∼192kHz
† 24ビット8倍ディジタルフィルタ（Slow roll-offオプション付き）
† THD+N: -94dB
† DR, S/N: 106dB
† 強ジッタ耐力 SCF内蔵
† シングルエンド出力 2 次 アナログLPF 内蔵
† ディジタルディエンファシス内蔵 (32kHz, 44.1kHz, 48kHz 対応)
† ゼロ検出機能
† チャネル独立ディジタルATT (リニア256ステップ) 内蔵
† シリアルμP I/F: 3線シリアル, I2Cバス
† オーディオI/Fフォーマット: 前詰め, 後詰め (16/20/24bit), I2S, TDM
† マスタクロック: 256fs, 384fs, 512fs, 768fs or 1152fs（通常速モード）
128fs, 192fs, 256fs or 384fs（2倍速モード）
128fs or 192fs（4倍速モード）
† 電源電圧: 4.5∼5.5V
† 30pin VSOPパッケージ
† AK4384 準互換
† AK4359 互換
DZF
Audio
I/F
LOUT1
LPF
SCF
DAC
DATT
ROUT1
LPF
SCF
DAC
DATT
LOUT2
LPF
SCF
DAC
DATT
ROUT2
LPF
SCF
DAC
DATT
LOUT3
LPF
SCF
DAC
DATT
ROUT3
LPF
SCF
DAC
DATT
LOUT4
LPF
SCF
DAC
DATT
ROUT4
LPF
SCF
DAC
DATT
MS1010-J-01
MCLK
LRCK
BICK
SDTI1
SDTI2
SDTI3
SDTI4
PCM
Control
Register
3-wire
or I2C
AK4359A
2008/10
-1-
[AK4359A]
■ オーダリングガイド
AK4359AEF
AK4359AVF
AKD4359A
-20 ∼ +85°C
-40 ∼ +105°C
AK4359A用評価ボード
30pin VSOP
30pin VSOP
■ ピン配置
MCLK
1
30
DZF1
BICK
2
29
DZF2
SDTI1
3
28
AVDD
LRCK
4
27
VSS2
RSTB
5
26
VCOM
SMUTE/CSN/CAD0
6
25
LOUT1
ACKS/CCLK/SCL
7
24
ROUT1
DIF0/CDTI/SDA
8
23
P/S
SDTI2
9
22
LOUT2
SDTI3
10
21
ROUT2
SDTI4
11
20
LOUT3
TDM0B
12
19
ROUT3
DEM0
13
18
LOUT4
DVDD
14
17
ROUT4
VSS1
15
16
DEM1/I2C
AK4359
Top
View
MS1010-J-01
2008/10
-2-
[AK4359A]
■ Compatibility with AK4384
1. Function
Functions
# of channels
I2C
DEM control
16/20bit LSB justified format
control
TDM256 mode
MCLK, LRCK, BICK clock
Stop (RSTB pin “H”)
AK4384
2
Not available
Register
AK4359
8
Available
Pin/Register
AK4359A
8
Available
Pin/Register
Register
Pin/Register
Register
Not available
Not available
Register
Not available
Pin/Register
Available
2. Pin Configuration
AK4359/A
MCLK
BICK
SDTI1
LRCK
RSTB
SMUTE/CSN/CAD0
ACKS/CCLK/SCL
DIF0/CDTI/SDA
SDTI2
SDTI3
SDTI4
DIF1 (AK4359)/
TDM0B (AK4359A)
DEM0
DVDD
VSS1
AK4384
MCLK
BICK
SDTI
LRCK
PDN
SMUTE/CSN
ACKS/CCLK
DIF0/CDTI
Pin#
1
2
3
4
5
6
7
8
9
10
11
12
Pin#
30
29
28
27
26
25
24
23
22
21
20
19
13
14
15
18
17
16
AK4384
DZFL
DZFR
VDD
VSS
VCOM
AOUTL
AOUTR
P/S
AK4359/A
DZF1
DZF2
AVDD
VSS2
VCOM
LOUT1
ROUT1
P/S
LOUT2
ROUT2
LOUT3
ROUT3
LOUT4
ROUT4
I2C/DEM1
3. Register map
Addr
00H
01H
02H
03H
04H
05H
06H
07H
08H
09H
0AH
0BH
0CH
0DH
0EH
Register Name
Control 1
Control 2
Control 3
LOUT1 ATT Control
ROUT1 ATT Control
LOUT2 ATT Control
ROUT2 ATT Control
LOUT3 ATT Control
ROUT3 ATT Control
LOUT4 ATT Control
ROUT4 ATT Control
Invert Output Signal
DZF1 Control
DZF2 Control
DEM Control
D7
ACKS
0
PW4
ATT7
ATT7
ATT7
ATT7
ATT7
ATT7
ATT7
ATT7
INVL1
L1
L1
0
D6
D5
D4
D3
TDM1
TDM0
DIF2
DIF1
0
SLOW
DFS1
DFS0
PW3
PW2
0
0
ATT6
ATT5
ATT4
ATT3
ATT6
ATT5
ATT4
ATT3
ATT6
ATT5
ATT4
ATT3
ATT6
ATT5
ATT4
ATT3
ATT6
ATT5
ATT4
ATT3
ATT6
ATT5
ATT4
ATT3
ATT6
ATT5
ATT4
ATT3
ATT6
ATT5
ATT4
ATT3
INVR1 INVL2 INVR2 INVL3
R1
L2
R2
L3
R1
L2
R2
L3
0
0
0
DEMA
: AK4384と互換性がある箇所。
MS1010-J-01
D2
DIF0
DEM1
DZFB
ATT2
ATT2
ATT2
ATT2
ATT2
ATT2
ATT2
ATT2
INVR3
R3
R3
DEMB
D1
PW1
DEM0
0
ATT1
ATT1
ATT1
ATT1
ATT1
ATT1
ATT1
ATT1
INVL4
L4
L4
DEMC
D0
RSTN
SMUTE
0
ATT0
ATT0
ATT0
ATT0
ATT0
ATT0
ATT0
ATT0
INVR4
R4
R4
DEMD
2008/10
-3-
[AK4359A]
ピン／機能
No.
1
Pin Name
MCLK
I/O
I
Function
Master Clock Input
An external TTL clock should be input on this pin.
2
BICK
I
Audio Serial Data Clock
3
SDTI1
I
DAC1 Audio Serial Data Input
4
LRCK
I
L/R Clock
5
RSTB
I
Reset Mode
When at “L”, the AK4359A is in the reset mode.
The AK4359A must be reset once upon power-up.
6
SMUTE
I
Soft Mute in parallel control mode
“H”: Enable, “L”: Disable
CSN
I
Chip Select in serial 3-wire mode
CAD0
I
Chip Address in serial I2C mode
7
ACKS
I
Auto Setting Mode in parallel control mode
“L”: Manual Setting Mode, “H”: Auto Setting Mode
CCLK
I
Control Data Clock in serial 3-wire mode
SCL
Control Data Clock in serial I2C mode
8
DIF0
I
Audio Data Interface Format in parallel control mode
CDTI
I
Control Data Input in serial 3-wire mode
SDA
I/O
Control Data in serial I2C mode
9
SDTI2
I
DAC2 Audio Serial Data Input
10
SDTI3
I
DAC3 Audio Serial Data Input
11
SDTI4
I
DAC4 Audio Serial Data Input
12
TDM0B
I
TDM I/F Format Mode in parallel control mode
“L”: TDM256 mode, “H”: Normal mode
13
DEM0
I
De-emphasis Filter Enable
14
DVDD
Digital Power Supply, +4.5∼+5.5V
15
VSS1
Ground
16
I2C
I
Control Mode Select in serial control mode
“L”: 3-wire Serial, “H”: I2C Bus
DEM1
I
De-emphasis Filter Enable in parallel control mode
17
ROUT4
O
DAC4 Rch Analog Output
18
LOUT4
O
DAC4 Rch Analog Output
19
ROUT3
O
DAC3 Rch Analog Output
20
LOUT3
O
DAC3 Rch Analog Output
21
ROUT2
O
DAC2 Rch Analog Output
22
LOUT2
O
DAC2 Rch Analog Output
23
P/S
I
Parallel/Serial Select
(Internal pull-up pin)
“L”: Serial control mode, “H”: Parallel control mode
24
ROUT1
O
DAC1 Rch Analog Output
25
LOUT1
O
DAC1 Lch Analog Output
26
VCOM
O
Common Voltage, AVDD/2
Normally connected to AVSS with a 0.1μF ceramic capacitor in parallel with
a 10μF electrolytic cap.
27
VSS2
Ground
28
AVDD
Analog Power Supply, +4.5∼+5.5V
29
DZF2
O
Data Zero Input Detect
30
DZF1
O
Data Zero Input Detect
Note: All input pins except pull-up pin should not be left floating.
MS1010-J-01
2008/10
-4-
[AK4359A]
■ 使用しないピンの処理について
使用しない入出力ピンは下記の設定を行い、適切に処理して下さい。
Classification Pin Name
Analog
LOUT4-1, ROUT4-1
DZF2-1
SDTI4-1
Digital
SMUTE (Parallel control mode)
DEM0, DIF1 (Serial control mode)
Setting
Leave open.
Leave open.
Connect to VSS1.
Connect to DVDD or VSS1.
絶対最大定格
(AVSS, DVSS=0V; Note 1)
Parameter
Symbol
Power Supplies
AVDD
Analog
DVDD
Digital
|AVSS-DVSS|
(Note 2)
ΔGND
Input Current (any pins except for supplies)
IIN
Analog Input Voltage
VINA
Digital Input Voltage
VIND
Ambient Operating Temperature AK4359AEF
Ta
AK4359AVF
Ta
Storage Temperature
Tstg
Note 1. 電圧はすべてグランドピンに対する値です。
Note 2. AVSSとDVSSはアナロググランドに接続して下さい。
min
-0.3
-0.3
-0.3
-0.3
-20
-40
-65
max
6.0
6.0
0.3
±10
AVDD+0.3
DVDD+0.3
85
105
150
Units
V
V
V
mA
V
V
°C
°C
°C
max
5.5
5.5
Units
V
V
注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。
また通常の動作は保証されません。
推奨動作条件
(AVSS, DVSS=0V; Note 1)
Parameter
Analog
Power Supplies
Digital
(Note 3)
Symbol
AVDD
DVDD
min
4.5
4.5
typ
5.0
5.0
Note 3. AVDDとDVDDの立ち上げシーケンスを考える必要はありません。
注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので十分
ご注意下さい。
MS1010-J-01
2008/10
-5-
[AK4359A]
アナログ特性
(特記なき場合は、Ta = 25°C; AVDD=DVDD=5.0V; fs = 44.1kHz; BICK = 64fs;
Signal Frequency = 1kHz; 24bit Input Data; Measurement frequency = 20Hz ∼ 20kHz; RL ≥5kΩ)
Parameter
min
typ
max
Units
Resolution
24
Bits
Dynamic Characteristics
(Note 4)
THD+N
fs=44.1kHz
0dBFS
-94
-84
dB
BW=20kHz
-60dBFS
-42
dB
fs=96kHz
0dBFS
-92
dB
BW=40kHz
-60dBFS
-39
dB
fs=192kHz
0dBFS
-92
dB
BW=40kHz
-60dBFS
-39
dB
Dynamic Range (-60dBFS with A-weighted)
(Note 5)
98
106
dB
S/N
(A-weighted)
(Note 6)
98
106
dB
Interchannel Isolation (1kHz)
90
100
dB
Interchannel Gain Mismatch
0.2
0.5
dB
DC Accuracy
Gain Drift
100
ppm/°C
Output Voltage
(Note 7)
3.15
3.4
3.65
Vpp
Load Resistance
(Note 8)
5
kΩ
Power Supplies
Power Supply Current (AVDD+DVDD)
55
85
mA
Normal Operation (RSTB pin = “H”, fs≤96kHz)
63
90
mA
Normal Operation (RSTB pin = “H”, fs=192kHz)
60
150
Reset Mode (RSTB pin = “L”)
(Note 9)
μA
Note 4. Audio Precision (System Two)使用。測定結果は評価ボードのマニュアルを参照下さい。
Note 5. 100dB at 16bit data.
Note 6. S/N比は入力ビット長に依存しません。
Note 7. フルスケール電圧 (0dB)。出力電圧は AVDD の電圧に比例します。
AOUT (Typ.@0dB) = 3.4Vpp×AVDD/5。
Note 8. AC負荷に対して。
Note 9. P/S pinはDVDDに固定し、クロック (MCLK, BICK, LRCK) を含むその他の全ディジタル入力ピン を DVSS に
固定した場合の 値です。
MS1010-J-01
2008/10
-6-
[AK4359A]
シャープロールオフ・フィルタ特性
(Ta = 25°C; AVDD=DVDD=4.5 ∼ 5.5V; fs = 44.1kHz; DEM = OFF; SLOW = “0”)
Parameter
Symbol
min
typ
max
Units
Digital filter
PB
0
20.0
kHz
Passband
±0.05dB (Note 10)
22.05
kHz
-6.0dB
Stopband
(Note 10)
SB
24.1
kHz
Passband Ripple
PR
dB
± 0.02
Stopband Attenuation
SA
54
dB
Group Delay
(Note 11)
GD
19.3
1/fs
Digital Filter + SCF
Frequency Response 20.0kHz Fs=44.1kHz
FR
+ 0.06/-0.10
dB
40.0kHz Fs=96kHz
FR
+ 0.06/-0.13
dB
80.0kHz Fs=192kHz
FR
+ 0.06/-0.51
dB
Note 10. 通過域、阻止域の周波数は fs (システムサンプリングレート) に比例し、PB=0.4535×fs(@±0.05dB)、
SB=0.546×fs です。
Note 11. ディジタルフィルタによる演算遅延で、16/24ビットデータが入力レジスタにセットされてからア ナログ信号が
出力されるまでの時間です。
スローロールオフ・フィルタ特性
(Ta = 25°C; AVDD=DVDD=4.5~5.5V; fs = 44.1kHz; DEM = OFF; SLOW = “1”)
Parameter
Symbol
min
PB
0
39.2
typ
max
Units
18.2
8.1
-
kHz
kHz
kHz
dB
dB
1/fs
Digital Filter
Passband
±0.04dB
-3.0dB
Stopband
Passband Ripple
Stopband Attenuation
Group Delay
(Note 12)
(Note 12)
(Note 11)
SB
PR
SA
GD
± 0.005
72
-
19.3
-
Digital Filter + SCF
FR
+0.1/-4.3
FR
+0.1/-3.3
FR
+0.1/-3.7
Note 12. 通過域、阻止域の周波数は fs (システムサンプリングレート) に比例し、PB = 0.185×fs
0.888×fs.
Frequency Response
20.0kHz
40.0kHz
80.0kHz
fs=44.kHz
fs=96kHz
fs=192kHz
dB
dB
dB
(@±0.04dB), SB =
DC特性
(Ta = 25°C; AVDD, DVDD = 4.5 ∼ 5.5V)
Parameter
High-Level Input Voltage
Low-Level Input Voltage
High-Level Output Voltage (Iout = -80µA)
Low-Level Output Voltage
(Iout = 80µA)
Input Leakage Current
(Note 13)
Symbol
VIH
VIL
VOH
VOL
Iin
min
2.2
DVDD-0.4
-
typ
-
max
0.8
0.4
± 10
Units
V
V
V
V
μA
Note 13. The P/S pin has internal pull-up resistor. (typ. 100kΩ)
MS1010-J-01
2008/10
-7-
[AK4359A]
スイッチング特性
(Ta = 25°C; AVDD, DVDD = 4.5 ∼ 5.5V; CL = 20pF)
Parameter
Symbol
fCLK
Master Clock Frequency
dCLK
Duty Cycle
LRCK Frequency
Normal Mode (TDM0= “0”, TDM1= “0”)
Normal Speed Mode
Double Speed Mode
Quad Speed Mode
Duty Cycle
TDM256 mode (TDM0= “1”, TDM1= “0”)
Normal Speed Mode
High time
Low time
TDM128 mode (TDM0= “1”, TDM1= “1”)
Normal Speed Mode
Double Speed Mode
High time
Low time
Audio Interface Timing
BICK Period
BICK Pulse Width Low
Pulse Width High
BICK “↑” to LRCK Edge
(Note 14)
LRCK Edge to BICK “↑”
(Note 14)
SDTI Hold Time
SDTI Setup Time
Control Interface Timing (3-wire Serial mode):
CCLK Period
CCLK Pulse Width Low
Pulse Width High
CDTI Setup Time
CDTI Hold Time
CSN High Time
CSN “↓” to CCLK “↑”
CCLK “↑” to CSN “↑”
Control Interface Timing (I2C Bus mode):
SCL Clock Frequency
Bus Free Time Between Transmissions
Start Condition Hold Time (prior to first clock pulse)
Clock Low Time
Clock High Time
Setup Time for Repeated Start Condition
SDA Hold Time from SCL Falling
(Note 15)
SDA Setup Time from SCL Rising
Rise Time of Both SDA and SCL Lines
Fall Time of Both SDA and SCL Lines
Setup Time for Stop Condition
Pulse Width of Spike Noise Suppressed by Input Filter
Capacitive load on bus
MS1010-J-01
min
2.048
40
typ
11.2896
max
36.864
60
Units
MHz
%
fsn
fsd
fsq
Duty
8
60
120
45
48
96
192
55
kHz
kHz
kHz
%
fsn
tLRH
tLRL
8
3/256fs
3/256fs
48
kHz
ns
ns
fsn
fsd
tLRH
tLRL
8
60
3/128fs
3/128fs
48
96
kHz
kHz
ns
ns
tBCK
tBCKL
tBCKH
tBLR
tLRB
tSDH
tSDS
81
30
30
20
20
10
10
ns
ns
ns
ns
ns
ns
ns
tCCK
tCCKL
tCCKH
tCDS
tCDH
tCSW
tCSS
tCSH
200
80
80
40
40
150
50
50
ns
ns
ns
ns
ns
ns
ns
ns
fSCL
tBUF
tHD:STA
tLOW
tHIGH
tSU:STA
tHD:DAT
tSU:DAT
tR
tF
tSU:STO
tSP
Cb
1.3
0.6
1.3
0.6
0.6
0
0.1
0.6
0
-
400
0.3
0.3
50
400
kHz
μs
μs
μs
μs
μs
μs
μs
μs
μs
μs
ns
pF
2008/10
-8-
[AK4359A]
Parameter
Symbol
min
typ
Reset Timing
tRST
150
RSTB Pulse Width
(Note 16)
Note 14. この規格値は LRCK のエッジと BICK の “↑” が重ならないように規定しています。
Note 15.データは最低300ns(SCLの立ち下がり時間)の間保持されなければなりません。
Note 16. 電源投入時はRSTB pinを “L”にすることでリセットがかかります。
Note 17. I2CはPhilips Semiconductorsの登録商標です。
MS1010-J-01
max
Units
ns
2008/10
-9-
[AK4359A]
■ タイミング波形
1/fCLK
VIH
MCLK
VIL
tCLKH
tCLKL
dCLK=tCLKH x fCLK, tCLKL x fCLK
1/fs
VIH
LRCK
VIL
tBCK
VIH
BICK
VIL
tBCKH
tBCKL
Clock Timing
VIH
LRCK
VIL
tBLR
tLRB
VIH
BICK
VIL
tSDS
tSDH
VIH
SDTI
VIL
Audio Serial Interface Timing
MS1010-J-01
2008/10
- 10 -
[AK4359A]
VIH
CSN
VIL
tCSS
tCCKL tCCKH
VIH
CCLK
VIL
tCDS
C1
CDTI
tCDH
C0
R/W
VIH
A4
VIL
WRITE Command Input Timing
tCSW
VIH
CSN
VIL
tCSH
VIH
CCLK
VIL
CDTI
D3
D2
D1
VIH
D0
VIL
WRITE Data Input Timing
VIH
SDA
VIL
tLOW
tBUF
tR
tHIGH
tF
tSP
VIH
SCL
VIL
tHD:STA
Stop
Start
tHD:DAT
tSU:DAT
tSU:STA
tSU:STO
Start
Stop
I2C Bus mode Timing
tRST
RSTB
VIL
Reset Timing
MS1010-J-01
2008/10
- 11 -
[AK4359A]
機能説明
■ システムクロック
必要なクロックは、MCLK, LRCK, BICK です。マスタクロック (MCLK) とサンプリングクロック (LRCK) は同期する必要
はありますが位相を合わせる必要はありません。MCLK はインタポ−レーションフィルタと ΔΣ 変調器に使用されま
す。 MCLK周波数を設定する方法は内部レジスタで設定する方法 (Manual Setting Mode) とデバイス内部で自動設
定する方法 (Auto Setting Mode) の2つがあります。Manual Setting Mode (ACKS bit = “0”: Register 00H)では、DFS1-0
bit でサンプリングスピードが設定され(Table 1)、各スピードでのMCLK周波数は自動設定されます(Table 2~Table
4)。 Auto Setting Mode (ACKS bit = “1”: Default) では、サンプリングスピードとMCLK周波数は自動検出され(Table
5)、内部クロックは適切な周波数 (Table 6) に自動設定されるため、DFS1-0 bitの設定は不要です。
パラレルコントロールモード時、ACKS pinで動作スピードを設定できます。従って、ACKS pinが “L”のときはNormal
Speed Modeで動作し、ACKS pinが “H”のときはAuto Setting Modeで動作します。パラレルコントロールモード時は
Double Speed Modeの128fsと192fsには対応しません。
動作中(RSTB pin= “H”)にMCLK, BICKまたはLRCKが止まった場合は、AK4359Aは自動的にリセット状態になりま
す。MCLK, BICKまたはLRCKを再入力後、リセット状態が解除され動作を再開します。
DFS1
0
0
1
DFS0
Sampling Rate (fs)
0
Normal Speed Mode
8kHz~48kHz
1
Double Speed Mode
60kHz~96kHz
0
Quad Speed Mode
120kHz~192kHz
Table 1.サンプリングスピード (Manual Setting Mode)
(default)
LRCK
MCLK
BICK
fs
256fs
384fs
512fs
768fs
1152fs
64fs
32.0kHz
8.1920MHz 12.2880MHz 16.3840MHz 24.5760MHz 36.8640MHz 2.0480MHz
44.1kHz 11.2896MHz 16.9344MHz 22.5792MHz 33.8688MHz
N/A
2.8224MHz
48.0kHz 12.2880MHz 18.4320MHz 24.5760MHz 36.8640MHz
N/A
3.0720MHz
Table 2. システムクロック例 (Normal Speed Mode ＠Manual Setting Mode) (N/A: Not available)
MS1010-J-01
2008/10
- 12 -
[AK4359A]
LRCK
MCLK
BICK
fs
128fs
192fs
256fs
384fs
64fs
88.2kHz 11.2896MHz 16.9344MHz 22.5792MHz 33.8688MHz
5.6448MHz
96.0kHz 12.2880MHz 18.4320MHz 24.5760MHz 36.8640MHz
6.1440MHz
Table 3. システムクロック例 (Double Speed Mode ＠Manual Setting Mode)
LRCK
MCLK
BICK
fs
128fs
192fs
64fs
176.4kHz 22.5792MHz 33.8688MHz 11.2896MHz
192.0kHz 24.5760MHz 36.8640MHz 12.2880MHz
Table 4. システムクロック例 (Quad Speed Mode ＠Manual Setting Mode)
MCLK
Sampling Speed
512fs
768fs
Normal
256fs
384fs
Double
128fs
192fs
Quad
Table 5. サンプリングスピード (Auto Setting Mode)
LRCK
fs
32.0kHz
44.1kHz
48.0kHz
88.2kHz
96.0kHz
176.4kHz
192.0kHz
128fs
22.5792
24.5760
MCLK (MHz)
192fs
256fs
384fs
512fs
768fs
16.3840
24.5760
22.5792
33.8688
24.5760
36.8640
22.5792
33.8688
24.5760
36.8640
33.8688
36.8640
Table 6. システムクロック例 (Auto Setting Mode)
MS1010-J-01
1152fs
36.8640
-
Sampling
Speed
Normal
Double
Quad
2008/10
- 13 -
[AK4359A]
■ オーディオシリアルインタフェースフォーマット
パラレルコントロールモードでは4 種類のフォーマット (Table 7) が DIF0 pin と TDM0 pinで選択できます。パラレルコ
ントロールモード時のレジスタ設定は無効です。シリアルコントロールモードでは5 種類のフォーマット (Table 8) が
DIF2-0 bit とTDM1-0 bit で選択できます。DIF0-2 bitの初期値は “010”です。シリアルコントロールモード時はDIF1
pinの設定は無効です。全モードとも MSB ファースト、2’s Complementのデータフォーマットで BICK の立ち上がりで
ラッチされます。Mode 2 を 16/20ビットで使った場合はデータのない LSB には “0” を入力して下さい。
パラレルコントロールモード時、TDM0 pinを “L”に設定すると、オーディオI/FはTDM256モード (Table 7)に
なり、SDTI1 pinに全DAC(8ch)のデータを入力します。SDTI2-4への入力データは無視されます。BICKは256fs
固定、LRCKの “H”幅、 “L”幅は1/256fs(min)です。データフォーマットはMSBファースト、2’s complementで、
SDTI1はBICKの立ち上がりでラッチされます。
シリアルコントロールモード時、TDM0 bitを “1”に、TDM1 bit を “0” 設定すると、オーディオI/FはTDM256
モード(Table 8)になり、SDTI1 pinに全DAC(8ch)のデータを入力します。SDTI2-4への入力データは無視され
ます。BICKは256fs固定、LRCKの “H”幅、“L”幅は1/256fs(min)です。データフォーマットはMSBファースト、
2’s complementで、SDTI1 pin への入力データはBICKの立ち上がりでラッチされます。TDM128モード(TDM0
bit = “1”, TDM1 bit = “1”)では、SDTI1 pinにDAC (L1, R1, L2, R2)、SDTI2 pinにDAC (L3, R3, L4, R4)の 各4chの
データを入力します。この場合SDTI3-4への入力データは無視され、BICKは128fs固定です。データフォーマ
ットはMSBファースト、2’s complementで、SDTI1-2 pin への入力データはBICKの立ち上がりでラッチされま
す。
Mode
Normal
TDM256
2
3
5
6
TDM0B
H
H
L
L
DIF0
L
H
L
H
SDTI Format
24-bit 前詰め
24-bit I2S 互換
24-bit 前詰め
24-bit I2S 互換
LRCK
H/L
L/H
↑
↓
BICK
≥48fs
≥48fs
256fs
256fs
Figure
Figure 3
Figure 4
Figure 5
Figure 6
Table 7. オーディオデータフォーマット (Parallel mode)
Mode
Normal
0
1
2
3
4
TDM256
5
6
7
TDM128
8
9
10
TDM1
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
TDM0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
DIF2
0
0
0
0
1
0
0
0
0
1
0
0
0
0
1
DIF1
0
0
1
1
0
0
0
1
1
0
0
0
1
1
0
DIF0
0
1
0
1
0
0
1
0
1
0
0
1
0
1
0
SDTI Format
16-bit 後詰め
20-bit 後詰め
24-bit 前詰め
24-bit I2S 互換
24-bit 後詰め
N/A
N/A
24-bit 前詰め
24-bit I2S 互換
24-bit 後詰め
N/A
N/A
24-bit 前詰め
24-bit I2S 互換
24-bit 後詰め
LRCK
H/L
H/L
H/L
L/H
H/L
BICK
≥32fs
≥40fs
≥48fs
≥48fs
≥48fs
Figure
Figure 1
Figure 2
Figure 3
Figure 4
Figure 2
↑
↓
↑
256fs
256fs
256fs
Figure 5
Figure 6
Figure 7
↑
↓
↑
128fs
128fs
128fs
Figure 8
Figure 9
Figure 10
Table 8. オーディオデータフォーマット (Serial mode)
MS1010-J-01
2008/10
- 14 -
[AK4359A]
LRCK
0
1
10
11
12
13
14
15
0
1
10
11
12
13
14
15
0
1
BICK
(32fs)
SDTI
Mode 0
15
14
6
5
1
0
14
4
15
3
16
2
1
17
0
31
15
0
14
6
5
14
1
4
3
15
2
16
1
17
0
31
15
0
14
1
BICK
(64fs)
SDTI
Mode 0
Don’t care
15
14
Don’t care
0
15
14
0
15:MSB, 0:LSB
Lch Data
Rch Data
Figure 1. Mode 0 Timing
LRCK
0
1
8
9
10
11
12
31
0
1
8
9
10
11
12
31
0
1
BICK
(64fs)
SDTI
Mode 1
Don’t care
19
0
Don’t care
19
0
Don’t care
19
0
19
0
19:MSB, 0:LSB
SDTI
Mode 4
Don’t care
23
22
21
20
23
22
20
21
23:MSB, 0:LSB
Lch Data
Rch Data
Figure 2. Mode 1/4 Timing
LRCK
0
1
2
22
23
24
30
31
0
1
2
22
23
24
30
31
0
1
BICK
(64fs)
SDTI
23
22
1
0
Don’t care
23
22
1
0
Don’t care
23
22
23:MSB, 0:LSB
Lch Data
Rch Data
Figure 3. Mode 2 Timing
MS1010-J-01
2008/10
- 15 -
[AK4359A]
LRCK
0
1
2
3
23
24
25
31
0
1
2
3
23
24
25
31
0
1
BICK
(64fs)
SDTI
0
1
23 22
Don’t care
23 22
0
1
23
Don’t care
23:MSB, 0:LSB
Lch Data
Rch Data
Figure 4. Mode 3 Timing
3/256fs (min)
3/256fs (min)
256 BICK
LRCK
BICK(256fs)
SDTI1(i)
23 22
0
23 22
0
23 22
0
23 22
0
23 22
0
23 22
0
23 22
0
23 22
0
23 22
L1
R1
L2
R2
L3
R3
L4
R4
32 BICK
32 BICK
32 BICK
32 BICK
32 BICK
32 BICK
32 BICK
32 BICK
Figure 5. Mode 5 Timing
3/256fs (min)
256 BICK
3/256fs (min)
LRCK
BICK(256fs)
SDTI1(i)
23
0
23
0
23
0
23
0
23
0
23
0
23
0
23
0
L1
R1
L2
R2
L3
R3
L4
R4
32 BICK
32 BICK
32 BICK
32 BICK
32 BICK
32 BICK
32 BICK
32 BICK
23
Figure 6. Mode 6 Timing
3/256fs (min)
256 BICK
3/256fs (min)
LRCK
BICK(256fs)
SDTI1(i)
23 22
0
23 22
0
23 22
0
23 22
0
23 22
0
23 22
0
23 22
0
23 22
L1
R1
L2
R2
L3
R3
L4
R4
32 BICK
32 BICK
32 BICK
32 BICK
32 BICK
32 BICK
32 BICK
32 BICK
0
23
Figure 7. Mode 7 Timing
MS1010-J-01
2008/10
- 16 -
[AK4359A]
3/128fs (min)
128 BICK
3/128fs (min)
LRCK
BICK(128fs)
SDTI1(i)
SDTI2(i)
23 22
23 22
0
0
23 22
23 22
0
L1
R1
L2
R2
32 BICK
32 BICK
32 BICK
32 BICK
23 22
23 22
0
0
23 22
23 22
0
L3
R3
L4
R4
32 BICK
32 BICK
32 BICK
32 BICK
0
23 22
0
23 22
0
23
0
23
Figure 8. Mode 8 Timing
3/128fs (min)
128 BICK
3/128fs (min)
LRCK
BICK(128fs)
SDTI1(i)
SDTI2(i)
23 22
0
23 22
0
0
23 22
23 22
L1
R1
L2
R2
32 BICK
32 BICK
32 BICK
32 BICK
23 22
0
23 22
0
0
23 22
23 22
L3
R3
L4
R4
32 BICK
32 BICK
32 BICK
32 BICK
Figure 9. Mode 9 Timing
3/128fs (min)
128 BICK
3/128fs (min)
LRCK
BICK(128fs)
SDTI1(i)
SDTI2(i)
23 22
0
23 22
0
23 22
0
23 22
L1
R1
L2
R2
32 BICK
32 BICK
32 BICK
32 BICK
23 22
0
23 22
0
23 22
0
23 22
L3
R3
L4
R4
32 BICK
32 BICK
32 BICK
32 BICK
0
19
0
19
Figure 10. Mode 10 Timing
MS1010-J-01
2008/10
- 17 -
[AK4359A]
■ ディエンファシスフィルタ
IIR フィルタによる 3 周波数 (32kHz, 44.1kHz, 48kHz) 対応のディエンファシスフィルタ (50/15μs 特性) を内蔵していま
す。 Double Speed Mode, Quad Speed Modeのとき、ディエンファシスフィルタは OFFです。シリアルコントロールモード
ではDEM1-0 bitはDEMA-D bitで各DACに対し有効になります。パラレルコントロールモード時はDEM1-0 pinが有効
になります。
DEM1
DEM0
Mode
0
0
1
1
0
1
0
1
44.1kHz
OFF
48kHz
32kHz
(default)
Table 9. ディエンファシスコントロール (Normal Speed Mode)
■ 出力ボリューム
AK4359AはMUTEを含むリニアステップ、256 レベルのチャネル独立ディジタル出力ボリューム（ATT）を内蔵します。
このボリュームはDACの前段にあり入力データを0dBから-48dBまでアテネーション、またはミュートします。設定値間
の遷移はソフト遷移です。従って、遷移中にスイッチングノイズは発生しません。1 レベル変化したときの遷移時間と
256 レベル全体の遷移時間を(Table 10) に示します。減衰量はATT = 20 log10 (ATT_DATA / 255) [dB]で算出でき、
ATT_DATA = “0”のときはMUTEです。
遷移時間
Sampling Speed
Normal Speed Mode
Double Speed Mode
Quad Speed Mode
1 Level
4LRCK
8LRCK
16LRCK
255 to 0
1020LRCK
2040LRCK
4080LRCK
Table 10. ATT遷移時間
■ ゼロ検出機能
入力データが8192/fsの間連続して “0”の場合、AK4359AはTable 11のようなゼロ検出機能を持ちます。対応する
DZF pinが “H”になります。その後、入力データが “0”でなくなるとDZF pinが “L”になります。RSTN bitが “0”の場合、
DZFピンが “H”になります。RSTN bitが “1”になった後、入力データが “0”でなくなるとDZF pinが4~5LRCK後に “L”
になります。PW1-4 bitのいずれかを “0”に設定した場合、残りのチャネルのゼロ検出を有効にするためにはPW bitを
“0”にしたDACの入力データを “0”にして下さい。また、PW1-4 bitをすべて “0”に設定した場合、DZF pinが “L”固定
になります。DZF pinの極性はDZFB bitで反転することが可能です。パラレルコントロールモードではゼロ検出機能は
使用できず、DZF pinは “L”固定になります。
DZF pin
DZF1
DZF2
動作内容
0CHレジスタの “1”に設定されたDAC出力のゼロ検出フラグのAND出力です。
0DHレジスタの “1”に設定されたDAC出力のゼロ検出フラグのAND出力です。
Table 11. DZF pin動作
MS1010-J-01
2008/10
- 18 -
[AK4359A]
■ ソフトミュート機能
ソフトミュートはディジタル的に実行されます。SMUTE bitを “1”にするとその時点のATT設定値からATT設定値
×ATT遷移時間(Table 10)で入力データが-∞ (“0”)までアテネーションされます。SMUTE bitを”0”にすると、-∞状態が
解除され、-∞からATT設定値×ATT遷移時間でATT設定値まで復帰します。ソフトミュート開始後、-∞までアテネーシ
ョンされる前に解除されるとアテネーションが中断され、同じサイクルでATT設定値まで復帰します。ソフトミュート機能
は信号を止めずに信号源を切り替える場合などに有効です。
SMUTE
ATT Level
(1)
(1)
(3)
Attenuation
-∞
GD
(2)
GD
AOUT
DZF pin
(4)
8192/fs
注:
(1) ATT設定値×ATT遷移時間 (Table 10) 。例えば、Normal Speed Mode時、ATT設定値が “255”の場合は
1020LRCKサイクルです。
(2) ディジタル入力に対してアナログ出力は群遅延(GD)を持ちます。
(3) ソフトミュート開始後、-∞までアテネーションされる前に解除されるとアテネーションが中断され、同じサイクルで
0dBまで復帰します。
(4)入力データが両チャネルともに8192回連続して “0”の場合、DZF pinは”H”になります。
その後入力データが”0”でなくなると、DZF pinはすぐに”L”になります。パラレルコントロールモードでは、
SMUTE pinの状態によらずDZF pinは“L”固定です。
Figure 11. ソフトミュート機能とゼロ検出機能 (DZFB bit = “0”)
MS1010-J-01
2008/10
- 19 -
[AK4359A]
■ システムリセット
電源 ON 時には、RSTB pinに一度 “L” を入力してリセットして下さい。リセットは MCLK で解除され、その後 LRCK の
“↑” に同期して内部回路がパワーアップし、内部のタイミングが動作します。MCLKとLRCKが入力されるまでリセット
状態です。
■ 電源ON/OFFタイミング
AK4359AはRSTB pinを “L” にすることで全DACをリセットできます。このとき内部のレジスタも初期化され、アナログ
出力はVCOMになります。RSTBのエッジでクリックノイズが出力されますので、問題になる場合は、アナログ出力を外
部でミュートして下さい。
各DACは各パワーダウンビット(PW4-1)を “0” にすることで独立にパワーダウンできます。この場合内部のレジスタは
初期化されません。またアナログ出力はVCOMになります。この時クリックノイズが生じるので、問題になる場合はアナ
ログ出力を外部でミュートして下さい。
Power
RSTB pin
(1)
Internal
State
Normal Operation
DAC In
(Digital)
“0”data
“0”data
GD
DAC Out
(Analog)
(3)
Reset
(2)
GD
(4)
(4)
(6)
DZFL/DZFR
External
Mute
(3)
(5)
Mute ON
Mute ON
注：
(1) AVDDとDVDDの立ち上り後、PDN pin を150ns以上 “L”に保ってください。
(2) ディジタル入力に対してアナログ出力は群遅延 (GD) を持ちます。
(3) リセット時アナログ出力は VCOM です。
(4) RSTB信号のエッジ (“↑ ↓”) でクリックノイズが出力されます。
このノイズはデータが “0” の場合でも出力されます。
(5) クリックノイズ (3) が問題になる場合は、アナログ出力を外部でミュートして下さい。
(6) リセット状態(RSTB pin= “L”)では、DZFL/R pinは “L”になります。 (DZFB bit = “0”)
Figure 12. リセットON/OFF時タイミング例
MS1010-J-01
2008/10
- 20 -
[AK4359A]
■ リセット機能1（RSTN bit）
RSTN bitを “0”にすると、DACの内部タイミング回路はリセットされますが、内部レジスタは初期化されません。この時
アナログ出力は VCOM 電圧になり、DZF pinは “H”になります (DZFB bit = “0”)。Figure 13にRSTN bitによるリセット
シーケンスを示します。RSTN bitを”0”にすることによりクロック停止時のクリックノイズを抑えることができます。
RSTN bit
3~4/fs (5)
2~3/fs (5)
Internal
RSTN bit
Internal
State
Normal Operation
P
D/A In
(Digital)
d
“0 ” data
(1)
D/A Out
(Analog)
Normal O peration
D igital Block
GD
GD
(3)
(2)
(3)
(1)
2/ fs(4)
DZF
(6)
注：
(1) ディジタル入力に対してアナログ出力は群遅延(GD)を持ちます。
(2) RSTN bit = “0”時アナログ出力はVCOM電圧です。
(3) 内部RSTN信号のエッジ(“↓ ↑”)でクリックノイズが出力されます。このノイズはデータが “0”の場合でも出力さ
れます。
(4) DZF pinはRSTN bitの立ち下がりエッジで “H”になり、LSI内部のRSTN bitの立ち上がりエッジの2/fs後 “L”に
なります。
(5) RSTN bitを書き込んでからLSI内部のRSTN bitが変化するまでの立ち下がり時に3 ~4/fs かかります。また、立
ち上がり時に2 ~ 3/fsかります。
(6) クリックノイズ(3)又はHi-Z出力(2)が問題になる場合はアナログ出力を外部でミュートしてください。
Figure 13. リセットタイミング例 (DZF bit = “0”)
MS1010-J-01
2008/10
- 21 -
[AK4359A]
■ リセット機能 (MCLK and BICK/LRCK stop)
動作中 (RSTN pin = “H”) にMCLK、LRCK またはBICKが止まった場合、AK4359Aのディジタル回路がパワーダウ
ン状態になります。MCLK、LRCKまたはBICKを再入力後、ディジタル回路のパワーダウン状態が解除され動作を再
開します。
AVDD pin
DVDD pin
RSTB pin
(1)
Internal
State
Power-down
D/A In
(Digital)
Power-down
Normal O peration
Normal Operation
(3)
GD
D/A Out
(Analog)
Digital Circuit P ower-down
(2)
GD
(4)
Hi-Z
(5)
(2)
(4)
(4)
(5)
Clock In
MCLK, BICK, LRCK Stop
MCLK, BICK, LRCK
External
MUTE
(6)
(6)
(6)
Notes:
(1) AVDDとDVDDの立ち上り後、PDN pin を150ns以上 “L”に保ってください。
(2) ディジタル入力に対してアナログ出力は群遅延(GD)を持ちます。
(3) ディジタルデータの入力を止めることができます。この区間に 0 データを入力しておくことで、MCLK, BICK,
LRCK再入力後のクリックノイズを軽減できます。
(4) RSTB pinの立ち上がり(“↑”)及びMCLKの入力から、20usec以内及び20ues+3~4LRCK以内にクリックノイズが
出力されます。また、MCLK、BICKまたはLRCKの停止及び、MCLK, BICKまたはLRCKの停止から20uesc以
内にクリックノイズが出力されます。このノイズはデータが“0”の場合でも出力されます。
(5) MCLKが止まった場合は、アナログ出力は不定です。MCLKが入力されている時にLRCKまたはBICKが止ま
った場合は、アナログ出力はVCOM電圧を出力します。
(6) クリックノイズ(4)が問題になる場合はアナログ出力を外部でミュートしてください。タイミング例をFigure 14に記
します
Figure 14.
MS1010-J-01
2008/10
- 22 -
[AK4359A]
■ レジスタコントロールインタフェース
レジスタへの書き込み方式は2種類(3線シリアル、I2Cバス)あります。I2CモードではチップアドレスはCAD0
pinの設定で決定されます。3線シリアルコントロールモードではチップアドレスは “11”固定です。RSTB pin
を “L” にすると内部レジスタ値は初期化されます。RSTN bitに “0” を書き込むと内部タイミング回路がリセ
ットされます。但し、この時レジスタの内容は初期化されません。
* AK4359Aはデータ読み出しはサポートしません。
* RSTB pin = “L”時、およびマスタクロックが供給されていない時は、コントロールレジスタへの書き込みはできませ
ん。
* 動作時にP/S pinでパラレル／シリアルコントロールモードを変更した場合はRSTB pinでリセットして下さい。
* シリアルコントロールモードではパラレルピンの設定は無効です。
Function
Parallel control mode
Serial contorl mode
Double sampling mode at 128/192fs
De-emphasis
O
SMUTE
O
Zero Detection
24bit LSB justified format
TDM256 mode
O
TDM128 mode
Table 12. 機能表 (O: 対応, -: 非対応)
O
O
O
O
O
O
O
(1) 3線シリアルコントロールモード (I2C pin = “L”)
レジスタ設定は3線式シリアル I/F ピン: CSN, CCLK, CDTI で書き込みを行います。 I/F上のデータは Chip address
(2bit, C1/0, “11”固定), Read/Write (1bit, “1”固定, Write only), Register address (MSB first, 5bit) と Control data (MSB
first, 8bit)で構成されます。データはCCLKの “↑” で取り込みます。データの書き込みはCSNの “↑”で有効になりま
す。 CCLKのクロックスピードは5MHz (max)です。
CSN
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
CCLK
CDTI
C1 C0 R/W A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0
C1-C0:
R/W:
A4-A0:
D7-D0:
Chip Address (Fixed to “11”)
READ/WRITE (Fixed to “1”, Write only)
Register Address
Control Data
Figure 15. Control I/F Timing
MS1010-J-01
2008/10
- 23 -
[AK4359A]
(2) I2Cバスコントロールモード(I2C pin = “H”)
AK4359AはI2Cバスモードの高速モード(max:400kHz)に対応します。
I2Cバスモードにおけるデータ転送シーケンスはFigure 16に示されます。バス上のICへのアクセスには、最初に開始
条件(Start Condition)を入力します。SCLラインが “H”の時にSDAラインを “H”から “L”にすると、開始条件が作られま
す(Figure 20)。開始条件の後、スレーブアドレスが送信されます。このアドレスは7ビットから構成され、8ビット目には
データ方向ビット(R/W)が続きます(Figure 17)。上位6ビットは “001001”固定、次の1ビットはアクセスするICを選ぶた
めのアドレスビットでCAD0 pinにより設定されます。アドレスが一致し、R/W bitが “0”の場合、AK4359Aは確認応答
(Acknowledge)を生成し、Write命令が実行されます。R/W bitが “1”の場合、AK4359Aはスレーブ受信装置専用なの
で、非確認応答(Not Acknowledge)を生成します。マスタは確認応答用のクロックパルスを生成し、SDAラインを解放
しなければなりません(Figure 21)。
第2バイトはサブアドレス(レジスタアドレス)です。サブアドレスは8ビット、MSB firstで構成され、上位3ビットは “0”固定
です(Figure 18)。第3バイト以降はコントロールデータです。コントロールデータは8ビット、MSB firstで構成されます
(Figure 19)。AK4359Aは、各バイトの受信を完了するたびに確認応答を生成します。データ転送は、必ずマスタが生
成する停止条件(Stop Condition)によって終了します。SCLラインが “H”の時にSDAラインを “L”から “H”にすると、停
止条件が作られます(Figure 20)。
AK4359Aは複数のバイトのデータを一度に書き込むことができます。データを1バイト送った後、停止条件を送らず更
にデータを送ると、サブアドレスが自動的にインクリメントされ、次のデータは次のサブアドレスに格納されます。アドレ
ス “0EH”を越えるデータを送ると、内部レジスタに対応するアドレスカウンタはロールオーバし、アドレス “00H”から順
に格納されます。
クロックが “H”の間は、SDAラインの状態は一定でなければなりません。データラインが “H”と “L”の間で状態を変更
できるのは、SCLラインのクロック信号が “L”の時に限られます(Figure 22)。SCLラインが “H”の時にSDAラインを変更
するのは、開始条件、停止条件を入力するときのみです。
S
T
A
R
T
SDA
S
S
T
O
P
R/W
Slave
Address
Sub
Address(n)
A
C
K
Data(n)
Data(n+x)
Data(n+1)
A
C
K
A
C
K
A
C
K
A
C
K
P
A
C
K
Figure 16. I2Cバスモードのデータ転送シーケンス
0
0
1
0
0
1
CAD0
R/W
A2
A1
A0
D2
D1
D0
(CAD0はピンにより設定)
Figure 17. 第1バイトの構成
0
0
0
A4
A3
Figure 18. 第2バイトの構成
D7
D6
D5
D4
D3
Figure 19. 第3バイト以降の構成
MS1010-J-01
2008/10
- 24 -
[AK4359A]
SDA
SCL
S
P
start condition
stop condition
Figure 20. 開始条件と停止条件
DATA
OUTPUT BY
MASTER
not acknowledge
DATA
OUTPUT BY
SLAVE(AK4359)
acknowledge
SCL FROM
MASTER
2
1
8
9
S
clock pulse for
acknowledgement
START
CONDITION
Figure 21. I2Cバスでの確認応答
SDA
SCL
data line
stable;
data valid
change
of data
allowed
Figure 22. I2Cバスでのビット転送
MS1010-J-01
2008/10
- 25 -
[AK4359A]
■ レジスタマップ
Addr
00H
01H
02H
03H
04H
05H
06H
07H
08H
09H
0AH
0BH
0CH
0DH
0EH
Register Name
Control 1
Control 2
Control 3
LOUT1 ATT Control
ROUT1 ATT Control
LOUT2 ATT Control
ROUT2 ATT Control
LOUT3 ATT Control
ROUT3 ATT Control
LOUT4 ATT Control
ROUT4 ATT Control
Invert Output Signal
DZF1 Control
DZF2 Control
DEM Control
D7
ACKS
0
PW4
ATT7
ATT7
ATT7
ATT7
ATT7
ATT7
ATT7
ATT7
INVL1
L1
L1
0
D6
TDM1
0
PW3
ATT6
ATT6
ATT6
ATT6
ATT6
ATT6
ATT6
ATT6
INVR1
R1
R1
0
D5
TDM0
SLOW
PW2
ATT5
ATT5
ATT5
ATT5
ATT5
ATT5
ATT5
ATT5
INVL2
L2
L2
0
D4
DIF2
DFS1
0
ATT4
ATT4
ATT4
ATT4
ATT4
ATT4
ATT4
ATT4
INVR2
R2
R2
0
D3
DIF1
DFS0
0
ATT3
ATT3
ATT3
ATT3
ATT3
ATT3
ATT3
ATT3
INVL3
L3
L3
DEMA
D2
DIF0
DEM1
DZFB
ATT2
ATT2
ATT2
ATT2
ATT2
ATT2
ATT2
ATT2
INVR3
R3
R3
DEMB
D1
PW1
DEM0
PW1
ATT1
ATT1
ATT1
ATT1
ATT1
ATT1
ATT1
ATT1
INVL4
L4
L4
DEMC
D0
RSTN
SMUTE
0
ATT0
ATT0
ATT0
ATT0
ATT0
ATT0
ATT0
ATT0
INVR4
R4
R4
DEMD
Note:
アドレス0FH ∼ 1FHへの書き込みは禁止です。
RSTB pinを“L”にするとレジスタの内容が初期化されます。
RSTN bitに“0”を書き込むと内部タイミング回路がリセットされますが、レジスタの内容は初期化されません。PE4-1
bit またはRSTN bit が “0”の時でもデータの書き込みは可能です。
■ 詳細説明
Addr
00H
Register Name
Control 1
Default
D7
ACKS
D6
TDM1
D5
TDM0
D4
DIF2
D3
DIF1
D2
DIF0
D1
PW1
D0
RSTN
1
0
0
0
1
0
1
1
RSTN: 内部タイミングリセット
0: Reset. All DZF pins go to “H” and any registers are not initialized.
1: Normal operation
MCLK周波数またはDFSの変化によるクリックノイズはRSTN bitの設定で低減できます。
PW1: パワーダウンコントロール (0: Power-down, 1: Power-up)
PW1: DAC1のパワーダウンコントロール
このビットは0H2のD1と同じものです。
DIF2-0: オーディオデータ・インタフェースモード (Table 8)
初期値は“010”です。
MS1010-J-01
2008/10
- 26 -
[AK4359A]
TDM0-1: TDM モード設定
Mode
Normal
TDM256
TDM128
TDM1
0
0
1
TDM0
0
1
1
BICK
32fs∼
256fs fixed
128fs fixed
SDTI
1-4
1
1-2
Sampling Speed
Normal, Double, Quad Speed
Normal Speed
Normal, Double Speed
ACKS: マスタクロック周波数・オートセッティングモード
0: 無効、 マニュアルセッティングモード
1: 有効、 オートセッティングモード
ACKS bit = “1” でマスタクロック周波数が自動的に検出されます。この場合、DFS1-0 bit の設定は
無効です。ACKS bit = “0” の時、DFS1-0 bit でサンプリング周波数を設定します。
Addr
01H
Register Name
Control 2
Default
D7
D6
D5
D4
D3
D2
D1
D0
0
0
0
0
SLOW
DFS1
DFS0
DEM1
DEM0
SMUTE
0
0
0
0
1
0
D2
DZFB
0
D1
PW1
1
D0
0
0
SMUTE: ソフトミュート
0: 通常動作
1: DAC出力をソフトミュート
DEM1-0: ディエンファシス応答(Table 9)
初期値は“01” (OFF)です。
DFS1-0: サンプリング周波数 (Table 1)
00: Normal speed
01: Double speed
10: Quad speed
サンプリング周波数を変える時はクリックノイズが発生します。
SLOW: スローロールオフ・フィルタ イネーブル
0: シャープロールオフ・フィルタ
1: スローロールオフ・フィルタ
Adr
02H
Register Name
Speed & Power Down Control
Default
D7
PW4
1
D6
PW3
1
D5
PW2
1
D4
0
0
D3
0
0
PW1: パワーダウンコントロール(0: Power-down, 1: Power-up)
PW1: DAC1のパワーダウンコントロール
このビットは00HのD1と同じものです。
DZFB: DZF反転
0: DZF= “H” でゼロ検出 (default)
1: DZF =“L” でゼロ検出
PW4-2: パワーダウンコントロール (0: Power-down, 1: Power-up)
PW2: DAC2のパワーダウンコントロール
PW3: DAC3のパワーダウンコントロール
PW4: DAC4のパワーダウンコントロール
PW1=PW2=PW3=PW4= “0” で全ての回路がパワーダウンされます。
MS1010-J-01
2008/10
- 27 -
[AK4359A]
Addr
03H
04H
05H
06H
07H
08H
09H
0AH
Register Name
LOUT1 ATT Control
ROUT1 ATT Control
LOUT2 ATT Control
ROUT2 ATT Control
LOUT3 ATT Control
ROUT3 ATT Control
LOUT4 ATT Control
ROUT4 ATT Control
Default
D7
ATT7
ATT7
ATT7
ATT7
ATT7
ATT7
ATT7
ATT7
1
D6
ATT6
ATT6
ATT6
ATT6
ATT6
ATT6
ATT6
ATT6
1
D5
ATT5
ATT5
ATT5
ATT5
ATT5
ATT5
ATT5
ATT5
1
D4
ATT4
ATT4
ATT4
ATT4
ATT4
ATT4
ATT4
ATT4
1
D3
ATT3
ATT3
ATT3
ATT3
ATT3
ATT3
ATT3
ATT3
1
D2
ATT2
ATT2
ATT2
ATT2
ATT2
ATT2
ATT2
ATT2
1
D1
ATT1
ATT1
ATT1
ATT1
ATT1
ATT1
ATT1
ATT1
1
D0
ATT0
ATT0
ATT0
ATT0
ATT0
ATT0
ATT0
ATT0
1
D6
INVR1
0
D5
INVL2
0
D4
INVR2
0
D3
INVL3
0
D2
INVR3
0
D1
INVL4
0
D0
INVR4
0
D6
R1
R1
0
D5
L2
L2
0
D4
R2
R2
0
D3
L3
L3
0
D2
R3
R3
0
D1
L4
L4
0
D0
R4
R4
0
D5
0
0
D4
0
0
D3
DEMA
0
D2
DEMB
0
D1
DEMC
0
D0
DEMD
0
ATT = 20 log10 (ATT_DATA / 255) [dB]
00H: Mute
Addr
0BH
Register Name
Invert Output Signal
Default
D7
INVL1
0
INVL4-1, INVR4-1: 出力極性反転
0: 通常出力
1: 出力反転
Addr
0CH
0DH
Register Name
DZF1 Control
DZF2 Control
Default
D7
L1
L1
0
L1-4, R1-4: ゼロ検出フラグ(for DZF1/2 pins)
0: 無効
1: 有効
Addr
0EH
Register Name
DEM Control
Default
D7
0
0
D6
0
0
DEMA-D: DAC1/2/3/4のディエンファシス
0: 無効
1: 有効
MS1010-J-01
2008/10
- 28 -
[AK4359A]
システム設計
Figure 23, Figure 24にシステム接続例を示します。具体的な回路と測定例については評価用ボード (AKD4359) を参
照して下さい。
Master Clock
1
MCLK
DZF1
30
Mute Signal
64fs
2
BICK
DZF2
29
24bit Audio Data
3
SDTI1
AVDD
28
fs
4
LRCK
AVSS
27
Reset
5
RSTB
VCOM
26
+
0.1u 10u
6
SMUTE
LOUT1
25
10u
7
ACKS
ROUT1
24
8
DIF0
P/S
23
Microcontroller
AK4359A
0.1u 10u
Analog 5V
+
MUTE
L1ch Out
MUTE
R1ch Out
24bit Audio Data
9
SDTI2
LOUT2
22
MUTE
L2ch Out
24bit Audio Data
10
SDTI3
ROUT2
21
MUTE
R2ch Out
24bit Audio Data
11
SDTI4
LOUT3
20
MUTE
L3ch Out
Micro-
12
TDM0
ROUT3
19
MUTE
R3ch Out
controller
13
DEM0
LOUT4
18
MUTE
L4ch Out
14
DVDD
ROUT4
17
MUTE
R4ch Out
15
DVSS
DEM1
16
Micro-controller
10u
+
0.1u
Digital 5V
Digital Ground
Analog Ground
Figure 23. Typical Connection Diagram (Parallel Control Mode)
MS1010-J-01
2008/10
- 29 -
[AK4359A]
Master Clock
1
MCLK
DZF1
30
64fs
2
BICK
DZF2
29
24bit Audio Data
3
SDTI1
AVDD
28
fs
4
LRCK
AVSS
27
Reset
5
RSTB
VCOM
26
6
CSN
LOUT1
25
7
CCLK
ROUT1
24
Microcontroller
AK4359A
0.1u 10u
Analog 5V
+
10u
+
0.1u 10u
10u
MUTE
L1ch Out
MUTE
R1ch Out
8
CDTI
P/S
23
24bit Audio Data
9
SDTI2
LOUT2
22
MUTE
L2ch Out
24bit Audio Data
10
SDTI3
ROUT2
21
MUTE
R2ch Out
24bit Audio Data
11
SDTI4
LOUT3
20
MUTE
L3ch Out
Micro-
12
TDM0
ROUT3
19
MUTE
R3ch Out
controller
13
DEM0
LOUT4
18
MUTE
L4ch Out
14
DVDD
ROUT4
17
MUTE
R4ch Out
15
DVSS
I2C
16
10u
+
0.1u
Digital 5V
Digital Ground
Analog Ground
Figure 24. Typical Connection Diagram (3-wire Serial Control Mode)
Notes:
- LRCK = fs, BICK=64fs.
- AOUTが容量性負荷を駆動する場合は直列に抵抗を入れて下さい。
- プルアップピン以外の入力はオープンにしないで下さい。
MS1010-J-01
2008/10
- 30 -
[AK4359A]
Analog Ground
Digital Ground
System
Controller
1
MCLK
DZF1
30
2
BICK
DZF2
29
3
SDTI1
AVDD
28
4
LRCK
AVSS
27
5
RSTB
VCOM
26
6
SMUTE/CSN/CAD0
LOUT1
25
7
ACKS/CCLK/CSL
ROUT1
24
8
DFS0/CDT/SDA
P/S
23
9
SDTI2
LOUT2
22
10
SDTI3
ROUT2
21
11
SDTI4
LOUT3
20
12
TDM0
ROUT3
19
13
DEM0
LOUT4
18
14
DVDD
ROUT4
17
15
DVSS
DEM1/I2
16
AK4359A
Figure 25. グランドレイアウト
注: AVSSと DVSSはアナロググランドに接続して下さい。
1. グランドと電源のデカップリング
電源とグランドの取り方には十分注意して下さい。通常AVDDとDVDDにはシステムのアナログ電源を供給します。
AVDDとDVDDが別電源で供給される場合は、電源立ち上げシーケンスを考える必要はありません。AVSSとDVSS
はアナロググランドに接続して下さい。システムのグランドはアナログとディジタルで分けて配線し、PCボード上の電
源に近いところで接続して下さい。小容量のデカップリングコンデンサ(0.1μF)はなるべく電源ピンの近くに接続して下
さい。
2. アナログ出力
アナログ出力はシングルエンドになっており、出力レンジは VCOM 電圧を中心に 3.40Vpp(typ@AVDD=5V) です。
アナログ出力の位相をINVL/INVR bitを使って、L/R独立に反転することが可能です。内蔵の ΔΣ 変調器が発生する
帯域外ノイズ (シェーピングノイズ) は内蔵のスイッチトキャパシタフィルタ (SCF) と連続フィルタ (CTF) で減衰されま
す。入力コードのフォーマットは 2’s Complement (2 の補数) で7FFFFFH(@24bit) に対しては正のフルスケール、
800000H(@24bit) に対しては負のフルスケール、000000H(@24bit) でのVAOUTの理想値は VCOM 電圧が出力され
ます。
アナログ出力は VCOM + 数 mV 程度の DC オフセットを持つため、通常の使用ではコンデンサで DC 成分をカットし
ます。
MS1010-J-01
2008/10
- 31 -
[AK4359A]
パッケージ
30pin VSOP (Unit: mm)
1.5MAX
*9.7±0.1
0.3
30
16
7.6±0.2
5.6±0.1
A
15
1
0.22±0.1
0.15 +0.10
-0.05
0.65
0.12 M
0.45±0.2
+0.10
0.08
0.10 -0.05
1.2±0.10
Detail A
NOTE: Dimension "*" does not include mold flash.
■ 材質・メッキ仕様
パッケージ材質:
リードフレーム材質:
リードフレーム処理:
エポキシ系樹脂
銅
半田(無鉛)メッキ
MS1010-J-01
2008/10
- 32 -
[AK4359A]
マーキング (AK4359AEF)
AKM
AK4359AEF
XXXXXXXXX
XXXXXXXXX
Date code identifier
マーキング (AK4359AVF)
AKM
AK4359AVF
XXXXXXXXX
XXXXXXXXX
Date code identifier
MS1010-J-01
2008/10
- 33 -
[AK4359A]
改訂履歴
Date (YY/MM/DD)
08/09/19
08/10/02
Revision
00
01
Reason
初版
仕様追加
Page
Contents
AK4359AVFを追加
重要な注意事項
• 本書に記載された製品、及び、製品の仕様につきましては、製品改善のために予告なく変更することがあり
ます。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであることを弊社営業担当、
あるいは弊社特約店営業担当にご確認下さい。
• 本書に掲載された情報・図面の使用に起因した第三者の所有する特許権、工業所有権、その他の権利に
対する侵害につきましては、当社はその責任を負うものではありませんので、ご了承下さい。
• 本書記載製品が、外国為替及び、外国貿易管理法に定める戦略物資(役務を含む)に該当する場合、輸出
する際に同法に基づく輸出許可が必要です。
• 医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や動作不良が、
直接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極めて
高い信頼性を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表取締役の書面による
同意をお取り下さい。
• この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害等の責
任を一切負うものではありませんのでご了承下さい。
• お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用から損
害等が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい。
MS1010-J-01
2008/10
- 34 -