日本語版

MSOP/QFNパッケージ採用
16ビット1.33 MSPSのPulSAR ADC
AD7983
アプリケーション図
特長
ノーミス・コードの 16 ビット分解能
スループット: 1.33 MSPS
低消費電力: 1.33 MSPS で 10.5 mW (typ)
INL: ±0.6 LSB (typ)、±1.0 LSB (最大)
SINAD: 10 kHz で 91.6 dB
THD: 10 kHz で-115 dB
擬似差動アナログ入力範囲
VREF = 2.9 V～5.5 V で 0 V～VREF
ADA4841 で任意の入力範囲を容易に駆動
パイプライン遅延なし
1.8 V/2.5 V/3 V/5 V ロジック・インターフェースによる単電源 2.5
V 動作
シリアル・インターフェース: SPI/QSPI™/MICROWIRE™/DSP
互換
複数 ADC のディジーチェーン接続とビジー表示
MSOP-8 サイズの 10 ピン MSOP または SOT-23 サイズの 10 ピ
ン 3 mm × 3 mm QFN (LFCSP)パッケージを採用
広い動作温度範囲: −40°C～+85°C
アプリケーション
図 1.
概要
AD7983 は、単電源(VDD)で動作する 16 ビット逐次比較型 A/D コ
ンバータ(ADC)です。低消費電力高速 16 ビット・サンプリングの
ADC と多機能シリアル・インターフェース・ポートを内蔵してい
ます。グラウンド・センス IN-を基準とするアナログ入力 IN+ (0
V～REF)を CNV の立上がりエッジでサンプルします。リファレン
ス電圧(REF)は外部から与えられ、電源電圧 VDD から独立して設
定することができます。消費電力はスループットに比例します。
また、SPI 互換のシリアル・インターフェースには、SDI 入力を使
って、1 本の 3 線式バスで複数の ADC をディジーチェーン接続す
る機能があります。さらにオプションとしてビジーを表示するこ
ともできます。別電源 VIO を使って、1.8 V、2.5 V、3 V、または
5 V ロジックとインターフェースすることができます。
バッテリ駆動の装置
通信
自動テスト装置
データ・アクイジション
医用計測機器
AD7983 は、10 ピン MSOP または 10 ピン QFN (LFCSP)を採用し、
動作は−40°C～+85°C で規定されています。
表 1.MSOP、QFN (LFCSP)の 14/16/18 ビット PulSAR® ADC
Type
100 kSPS
250 kSPS
400 kSPS to 500 kSPS
14-Bit
16-Bit
AD7940
AD7680
AD7683
AD7684
AD79421
AD76851
AD76871
AD7694
AD76911
AD79461
AD76861
AD76881
AD76931
AD76901
18-Bit
1
≥1000 kSPS
ADC Driver
AD79801
AD79831
ADA4941
ADA4841
AD79821
AD79841
ADA4941
ADA4841
ピン・コンパチブル。
Rev. A
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に
関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、
アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様
は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
©2007–2010 Analog Devices, Inc. All rights reserved.
本
社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06（6350）6868
AD7983
目次
特長 ...................................................................................................... 1
ドライバ・アンプの選択.............................................................14
アプリケーション .............................................................................. 1
リファレンス電圧入力 ................................................................15
アプリケーション図 .......................................................................... 1
電源 ................................................................................................15
概要 ...................................................................................................... 1
デジタル・インターフェース .....................................................16
改訂履歴 .............................................................................................. 2
CS モード 3 線式、ビジー表示なし ...........................................17
仕様 ...................................................................................................... 3
CS モード 3 線式、ビジー表示あり ...........................................18
タイミング仕様 .................................................................................. 5
CS モード 4 線式、ビジー表示なし ...........................................19
絶対最大定格 ...................................................................................... 6
CS モード 4 線式、ビジー表示あり ...........................................20
ESD の注意...................................................................................... 6
チェーン・モード、ビジー表示なし .........................................21
ピン配置およびピン機能説明 .......................................................... 7
チェーン・モード、ビジー表示あり .........................................22
代表的な性能特性 .............................................................................. 8
用語 .................................................................................................... 11
アプリケーション情報 ....................................................................23
動作原理 ............................................................................................ 12
レイアウト ....................................................................................23
回路説明 ........................................................................................ 12
AD7983 の性能評価 .......................................................................23
コンバータの動作 ........................................................................ 12
外形寸法 ............................................................................................24
代表的な接続図 ............................................................................ 13
オーダー・ガイド ........................................................................24
アナログ入力。 ............................................................................ 14
改訂履歴
3/10—Rev. 0 to Rev. A
Deleted Endnote 1 from Features Section, General Description Section,
and Table 1 ........................................................................................... 1
Changes to Table 5 ............................................................................... 6
Deleted Endnote 1 from Figure 5 Caption ............................................ 7
Changes to Figure 21 .......................................................................... 12
Deleted Endnote 1 from Circuit Information Section ......................... 12
Changes to Figure 41 Caption ............................................................ 24
Changes to Ordering Guide ................................................................ 24
11/07—Revision 0: Initial Version
Rev. A
－ 2/24
AD7983
仕様
特に指定がない限り、VDD = 2.5 V、VIO = 2.3 V～5.5 V、REF = 5 V、TA = -40°C～+85°C。
表 2.
Parameter
Conditions
Min
RESOLUTION
ANALOG INPUT
Voltage Range
Absolute Input Voltage
Analog Input CMRR
Leakage Current @ 25°C
Input Impedance
IN+ − IN−
IN+
IN−
fIN = 100 kHz
Acquisition phase
ACCURACY
No Missing Codes
Differential Linearity Error
Integral Linearity Error
Transition Noise
Gain Error, TMIN to TMAX3
Gain Error Temperature Drift
Zero Error, TMIN to TMAX3
Zero Temperature Drift
Power Supply Sensitivity
VDD = 2.5 V  5%
THROUGHPUT
Conversion Rate
Transient Response
Full-scale step
AC ACCURACY
Dynamic Range
Signal-to-Noise Ratio, SNR
Spurious-Free Dynamic Range, SFDR
Total Harmonic Distortion, THD
Signal-to-(Noise + Distortion), SINAD
Typ
Max
16
Bits
0
−0.1
−0.1
VREF
VREF + 0.1
+0.1
60
1
See the Analog Inputs section
16
−0.9
−1.0
−0.9
±0.4
±0.6
0.52
±2
±0.41
±0.44
0.54
±0.1
0
fIN = 1 kHz
fIN = 10 kHz
fIN = 10 kHz
fIN = 10 kHz
90.5
Unit
+0.9
+1.0
+0.9
1.33
290
93
92
114
−115
91.6
V
V
V
dB1
nA
Bits
LSB2
LSB2
LSB2
LSB2
ppm/°C
mV
ppm/°C
LSB2
MSPS
ns
dB1
dB1
dB1
dB1
dB1
dB 表示のすべての仕様はフルスケール入力 FSR を基準とします。 特に注記がない場合、フルスケールより 0.5 dB 低い入力信号でテスト。
LSB は最下位ビットを意味します。 入力範囲が 5 V の場合、1LSB = 76.3 µV。
3
用語のセクションを参照してください。 これらの仕様にはすべての温度範囲の変動が含まれますが、外付けリファレンス電圧の誤差成分は含まれません。
2
Rev. A
－ 3/24
AD7983
特に指定がない限り、VDD = 2.5 V、VIO = 2.3 V～5.5 V、REF = 5 V、TA = -40°C～+85°C。
表 3.
Parameter
Conditions
REFERENCE
Voltage Range
Load Current
1.33 MSPS
Min
VIO > 3V
VIO > 3V
VIO ≤ 3V
VIO ≤ 3V
DIGITAL OUTPUTS
Data Format
Pipeline Delay
VOL
VOH
POWER SUPPLIES
VDD
VIO
VIO Range
Standby Current1, 2
Power Dissipation
Energy per Conversion
TEMPERATURE RANGE3
Specified Performance
Unit
5.1
500
V
µA
10
2.0
MHz
ns
ISINK = 500 µA
ISOURCE = −500 µA
Specified performance
–0.3
0.7 × VIO
–0.3
0.9 × VIO
−1
−1
2.375
2.3
1.8
VDD and VIO = 2.5 V
1.33 MSPS throughput
TMIN to TMAX
0.3 × VIO
VIO + 0.3
0.1 × VIO
VIO + 0.3
+1
+1
Serial 16 bits straight binary
Conversion results available immediately
after completed conversion
0.4
VIO − 0.3
2.5
0.35
10.5
7.9
−40
1
すべてのデジタル入力を必要に応じて VIO または GND に接続。
アクイジション・フェーズ時。
3
拡張温度範囲については最寄りの営業にご相談ください。
2
Rev. A
Max
2.9
SAMPLING DYNAMICS
−3 dB Input Bandwidth
Aperture Delay
DIGITAL INPUTS
Logic Levels
VIL
VIH
VIL
VIH
IIL
IIH
Typ
－ 4/24
2.625
5.5
5.5
12
+85
V
V
V
V
µA
µA
V
V
V
V
V
nA
mW
nJ/sample
°C
AD7983
タイミング仕様
特に指定がない限り、TA = −40°C～+85°C、VDD = 2.37 V～2.63 V、VIO = 3.3 V～5.5 V。負荷条件については、図 2 と図 3 を参照してくだ
さい。
表 4.
Parameter
Symbol
Min
Conversion Time: CNV Rising Edge to Data Available
Acquisition Time
Time Between Conversions
CNV Pulse Width (CS Mode)
tCONV
tACQ
tCYC
tCNVH
300
250
750
10
SCK Period (CS Mode)
tSCK
VIO Above 4.5 V
VIO Above 3 V
VIO Above 2.7 V
VIO Above 2.3 V
SCK Period (Chain Mode)
VIO Above 4.5 V
VIO Above 3 V
VIO Above 2.7 V
VIO Above 2.3 V
SCK Low Time
SCK High Time
SCK Falling Edge to Data Remains Valid
SCK Falling Edge to Data Valid Delay
VIO Above 4.5 V
VIO Above 3 V
VIO Above 2.7 V
VIO Above 2.3 V
CNV or SDI Low to SDO D15 MSB Valid (CS Mode)
Typ
Max
Unit
500
ns
ns
ns
ns
10.5
12
13
15
ns
ns
ns
ns
11.5
13
14
16
4.5
4.5
3
ns
ns
ns
ns
ns
ns
ns
tSCK
tSCKL
tSCKH
tHSDO
tDSDO
9.5
11
12
14
ns
ns
ns
ns
10
15
20
ns
ns
ns
tEN
VIO Above 3 V
VIO Above 2.3 V
CNV or SDI High or Last SCK Falling Edge to SDO High Impedance (CS Mode)
tDIS
SDI Valid Setup Time from CNV Rising Edge
SDI Valid Hold Time from CNV Rising Edge (CS Mode)
tSSDICNV
tHSDICNV
5
2
ns
ns
SDI Valid Hold Time from CNV Rising Edge (Chain Mode)
SCK Valid Setup Time from CNV Rising Edge (Chain Mode)
SCK Valid Hold Time from CNV Rising Edge (Chain Mode)
SDI Valid Setup Time from SCK Falling Edge (Chain Mode)
SDI Valid Hold Time from SCK Falling Edge (Chain Mode)
SDI High to SDO High (Chain Mode with Busy Indicator)
tHSDICNV
tSSCKCNV
tHSCKCNV
tSSDISCK
tHSDISCK
tDSDOSDI
0
5
5
2
3
ns
ns
ns
ns
ns
ns
Y% VIO1
IOL
X% VIO1
tDELAY
1.4V
TO SDO
CL
20pF
IOH
SPECIFICATIONS IN TABLE 3.
図 2.デジタル・インターフェース・タイミングの負荷回路
Rev. A
VIH2
VIL2
1FOR VIO ≤ 3.0V, X = 90 AND Y = 10; FOR VIO > 3.0V X = 70, AND Y = 30.
2MINIMUM V AND MAXIMUM V USED. SEE DIGITAL INPUTS
IH
IL
06974-002
500µA
tDELAY
VIH2
VIL2
図 3.タイミング測定の電圧レベル
－ 5/24
06974-003
500µA
15
AD7983
絶対最大定格
表 5.
Parameter
Analog Inputs
IN+,1 IN−1 to GND
Supply Voltage
REF, VIO to GND
VDD to GND
VDD to VIO
Digital Inputs to GND
Digital Outputs to GND
Storage Temperature Range
Junction Temperature
θJA Thermal Impedance
10-Lead MSOP
10-Lead QFN (LFCSP)
θJC Thermal Impedance
10-Lead MSOP
10-Lead QFN (LFCSP)
Lead Temperature
Vapor Phase (60 sec)
Infrared (15 sec)
1
Rating
−0.3 V to VREF + 0.3 V or ±130 mA
−0.3 V to +6 V
−0.3 V to +3 V
+3 V to −6 V
−0.3 V to VIO + 0.3 V
−0.3 V to VIO + 0.3 V
−65°C to +150°C
150°C
上記の絶対最大定格を超えるストレスを加えるとデバイスに恒久
的な損傷を与えることがあります。この規定はストレス定格の規
定のみを目的とするものであり、この仕様の動作のセクションに
記載する規定値以上でのデバイス動作を定めたものではありませ
ん。デバイスを長時間絶対最大定格状態に置くとデバイスの信頼
性に影響を与えます。
ESD の注意
ESD（静電放電）の影響を受けやすいデバイスで
す。電荷を帯びたデバイスや回路ボードは、検知さ
れないまま放電することがあります。本製品は当社
独自の特許技術である ESD 保護回路を内蔵してはい
ますが、デバイスが高エネルギーの静電放電を被っ
た場合、損傷を生じる可能性があります。したがっ
て、性能劣化や機能低下を防止するため、ESD に対
する適切な予防措置を講じることをお勧めします。
200°C/W
48.7°C/W
44°C/W
2.96°C/W
215°C
220°C
アナログ入力のセクション参照。
Rev. A
－ 6/24
AD7983
ピン配置およびピン機能説明
10
VIO
REF 1
9
SDI
VDD 2
8
SCK
7
SDO
6
CNV
IN– 4
AD7983
TOP VIEW
(Not to Scale)
GND 5
IN+ 3
06974-004
IN+ 3
IN– 4
GND 5
図 4.10 ピン MSOP のピン配置
10 VIO
AD7983
TOP VIEW
(Not to Scale)
9 SDI
8 SCK
7 SDO
6 CNV
06974-005
REF 1
VDD 2
図 5.10 ピン QFN (LFCSP)のピン配置
表 6.ピン機能の説明
ピン番号
記号
タイプ1
説明
1
REF
AI
リファレンス電圧入力。REF 範囲は 2.9 V～5.1 V で、GND ピンを基準とします。このピンは、ピンの近くで 10
µF のコンデンサによりデカップリングする必要があります。
2
VDD
P
電源。
3
IN+
AI
アナログ入力。IN−を基準とします。例えば、電圧範囲は、 IN+と IN−の間の電位差で 0 V～VREF です。
4
IN−
AI
アナログ入力グラウンド・センス。アナログ・グラウンド・プレーンまたはリモート・センス・グラウンドに接
続します。
5
GND
P
電源グラウンド。
6
CNV
DI
変換入力。この入力は複数の機能を持っています。立上がりエッジで、変換を開始し、デバイスのインターフェ
ース・モード、チェーン・モード、または CS モードを選択します。CSモードでは、このピンがロー・レベルの
とき SDO ピンがイネーブルされます。チェーン・モードでは、CNV がハイ・レベルのときにデータを読出す必
要があります。
7
SDO
DO
シリアル・データ出力。変換結果がこのピンに出力されます。このピンは SCK に同期しています。
8
SCK
DI
シリアル・データ・クロック入力。デバイスが選択されたとき、変換結果がこのクロックでシフトアウトされま
す。
9
SDI
DI
シリアル・データ入力。この入力は複数の機能を持っています。これらのビットは、次のように ADC のインター
フェース・モードを設定します。
CNV の立上がりエッジ時に SDI がロー・レベルになると、チェーン・モードが選択されます。このモードでは、
SDI はデータ入力として使用されて、複数の ADC の変換結果を 1 本の SDO ラインにディジーチェーン接続しま
す。SDI のデジタル・データ・レベルが SDO に出力され、SCK の 16 サイクル分の遅延が加わります。
CS CNV の立上がりエッジ時に SDI がハイ・レベルになると、モードが選択されます。このモードでは、SDI ま
たは CNV がロー・レベルのとき、シリアル出力信号がイネーブルされ、変換が完了して SDI または CNV がロ
ー・レベルになると、ビジー表示機能がイネーブルされます。
10
VIO
P
入出力インターフェースのデジタル電源。公称では、ホスト・インターフェース(1.8 V、2.5 V、3 V、5 V)と同じ
電源。
1
AI =アナログ入力、DI =デジタル入力、DO =デジタル出力、P =電源。
Rev. A
－ 7/24
AD7983
代表的な性能特性
特に指定がない限り、VDD = 2.5 V、REF = 5 V、VIO = 3.3 V。
1.25
1.00
POSITIVE INL: 0.30LSB
NEGATIVE INL: –0.37LSB
1.00
POSITIVE DNL: 0.14LSB
NEGATIVE DNL: –0.14LSB
0.75
0.75
0.50
0.25
DNL (LSB)
INL (LSB)
0.50
0
–0.25
0.25
0
–0.25
–0.50
–0.50
–0.75
–1.25
0
16384
32768
49152
06974-029
–0.75
06974-026
–1.00
–1.00
65536
0
16384
32768
CODE
49152
65536
CODE
図 6.コード対積分非直線性
図 9.コード対微分非直線性
120k
80k
67532
70k
96765
100k
61565
60k
80k
COUNTS
COUNTS
50k
60k
40k
30k
40k
20k
0
0
0
58
55
0
0
0
0
10k
0
1146 0
829
0
0
0
0
0
7FF7 7FF8 7FF9 7FFA 7FFB 7FFC 7FFD 7FFE 7FFF 8000 8001 8002 8003
CODE IN HEX
CODE IN HEX
図 10.コード変化での DC 入力のヒストグラム
0
95
fS = 1.33MSPS
fIN = 10kHz
–20
94
SNR = 91.6dB
THD = –114.9dB
SFDR = 113.8dB
SINAD = 91.6dB
–40
–60
93
92
SNR (dB)
–80
–100
–120
91
90
89
88
–140
87
06974-028
–160
–180
0
100
200
300
400
500
06974-032
AMPLITUDE (dB of Full Scale)
0
0
7FB6 7FB7 7FB8 7FB9 7FBA 7FBB 7FBC 7FBD 7FBE 7FBF 7FC0 7FC1 7FC2
図 7.コード中心での DC 入力のヒストグラム
86
85
–10
600
FREQUENCY (kHz)
–9
–8
–7
–6
–5
–4
–3
INPUT LEVEL (dB of Full Scale)
図 11.SNR 対入力レベル
図 8.FFT プロット
Rev. A
0
06974-042
0
0
17590
06974-041
16604
20k
－ 8/24
–2
–1
0
–110
95
–112
93
–114
91
SNR (dB)
–116
89
–118
–15
5
25
45
65
85
105
85
–55
125
–35
–15
5
25
45
65
85
105
125
TEMPERATURE (°C)
TEMPERATURE (°C)
図 12.THD の温度特性
図 15.SNR の温度特性
–105
130
–110
125
100
16
120
THD
–120
115
15
SNR
ENOB
SNR, SINAD (dB)
–115
SFDR (dB)
THD (dB)
95
90
14
SINAD
SFDR
85
–125
ENOB (Bits)
–35
06974-035
06974-038
–120
–55
87
13
110
3.0
3.5
4.0
4.5
5.0
105
5.5
REFERENCE VOLTAGE (V)
80
2.5
06974-033
–130
2.5
3.0
3.5
4.0
4.5
5.0
12
5.5
06974-031
THD (dB)
AD7983
REFERENCE VOLTAGE (V)
図 13.リファレンス電圧対 THD、SFDR
図 16.SNR、SINAD、ENOB 対リファレンス電圧
–70
100
–75
95
–80
–85
THD (dB)
SINAD (dB)
90
85
80
–90
–95
–100
–105
75
06974-034
65
1
10
100
–115
–120
1000
1
FREQUENCY (kHz)
10
100
FREQUENCY (kHz)
図 14.SINAD の周波数特性
Rev. A
06974-037
–110
70
図 17.各周波数での THD
－ 9/24
1000
AD7983
1.5
2.5
1.4
1.3
STANDBY CURRENTS (mA)
1.5
1.0
IREF
0
2.375
06974-036
IVIO
2.425
2.475
2.525
2.575
0.9
0.8
0.5
–55
2.625
IVDD
2.0
1.5
1.0
IREF
–15
5
25
06974-039
IVIO
–35
45
–15
5
25
45
65
85
図 20.スタンバイ電流の温度特性
2.5
0.5
–35
TEMPERATURE (°C)
図 18.電源電圧対動作電流
OPERATING CURRENTS (mA)
1.0
0.6
VDD VOLTAGE (V)
65
85
105
125
TEMPERATURE (°C)
図 19.動作電流の温度特性
Rev. A
IVDD + IVIO
1.1
0.7
0.5
0
–55
1.2
06974-040
OPERATING CURRENTS (mA)
IVDD
2.0
－ 10/24
105
125
AD7983
用語
積分非直線性誤差(INL)
INL は、負側のフルスケールと正側のフルスケールを結ぶ直線と
実際のコード出力との誤差として定義されます。負側フルスケー
ルとして使用されるポイントは、最初のコード遷移より 1/2 LSB
だけ下に存在します。正フルスケールは、最後のコード遷移より
1+1/2 LSB だけ上のレベルと定義されます。偏差は各コードの中
央と直線との間の距離として測定されます(図 22 参照)。
微分非直線性誤差(DNL)
理論 ADC では、各コード遷移は 1 LSB だけ離れた位置で発生し
ます。DNL は、この理論値からの最大偏差を意味します。微分非
直線性は、ノーミス・コードが保証される分解能として規定され
ることがあります。
オフセット誤差
最初の変化はアナログ・グラウンドより 1/2 LSB 上のレベルで発
生する必要があります( 0～5 V 範囲の場合 38.1•E)。オフセット
誤差は、そのポイントと実際の変化との差を意味します。
ゲイン誤差
最後の変化(111 ... 10→111 ... 11)は、公称フルスケール(0 V～5 V
レンジの場合は 4.999886V)より 1.5 LSB 低いアナログ電圧で発生
します。ゲイン誤差とは、オフセット調整後の理論レベルと最後
の変化の実際レベルの差を意味します。
スプリアス・フリー・ダイナミック・レンジ(SFDR)
SFDR は入力信号の rms 振幅値とピーク・スプリアス信号との差
を意味し、dB 値で表します。
実効ビット数(ENOB)
ENOB は、正弦波を入力したときの分解能を表します。SINAD と
の関係は次のようになります。
ENOB = (SINADdB − 1.76)/6.02
実効分解能
次のように計算されます。
実行分解能= log2(2N/RMS 入力ノイズ)
ビット数で表されます。
総合高調波歪み(THD)
THD とは、基本波から 5 次高調波部品までの rms 値の総和の、フ
ルスケール入力信号の rms 値に対する比を意味し、デシベル値で
表します。
ダイナミック・レンジ
入力を短絡して測定した合計 rms ノイズに対するフルスケールの
rms 値の比を表します。ダイナミック・レンジの値は dB で表され
ます。すべてのノイズ・ソースと DNL 効果を含むように−60
dBFS の信号を使って測定します。
信号対ノイズ比(SNR)
SNR は、実際の入力信号 rms 値の、ナイキスト周波数より下の全
スペクトル成分の rms 値総和から高調波成分と DC 成分を除いた
分に対する比です。SNR の値は、dB で表されます。
信号対ノイズおよび歪み比(SINAD)
SINAD は、実際の入力信号 rms 値の、ナイキスト周波数より下の
全スペクトル成分の rms 値総和(DC 以外の高調波を含む)に対する
比です。SINAD の値は、dB で表されます。
アパーチャ遅延
アパーチャ遅延は、アクイジション性能を表します。CNV 入力の
立上がりエッジから入力信号が変換用に保持されまでの時間を表
します。
過渡応答
フルスケールのステップ関数が入力された後に ADC が正確に入
力を取得するまでに要する時間を表します。
ビット数で表されます。
ノイズ・フリー・コード分解能
超えると、個々のコードが区別できなくなるビット数。次のよう
に計算されます。
ノイズ・フリー・コード分解能= log2(2N/ピーク to ピーク・ノ
イズ)
ビット数で表されます。
Rev. A
－ 11/24
AD7983
動作原理
IN+
MSB
LSB
32,768C
16,384C
4C
2C
C
SWITCHES CONTROL
SW+
C
BUSY
REF
COMP
GND
32,768C
16,384C
4C
2C
C
CONTROL
LOGIC
OUTPUT CODE
C
LSB
MSB
SW+
06974-006
CNV
IN–
図 21.ADC の簡略化した回路図
回路説明
AD7983 は単電源動作の逐次比較型アーキテクチャを採用した高
速高精度低消費電力 16 ビット A/D コンバータ(ADC)です。
AD7983 は毎秒 1,000,000 サンプル(1 MSPS)の変換が可能で、変換
と変換の間にパワーダウンします。例えば、10 kSPS 動作時の消
費電力が 70 µW (typ)であるため、バッテリ駆動のアプリケーショ
ンに最適です。
AD7983 はトラック・アンド・ホールドを内蔵し、パイプライン
遅延またはレイテンシがないため、マルチプレクスされた複数チ
ャンネルのアプリケーションに最適です。
AD7983 は、1.8 V～5 V のデジタル・ロジック・ファミリーにイ
ンターフェースすることができます。省スペースと柔軟な構成を
可能にする 10 ピン MSOP パッケージまたは小型 10 ピン QFN
(LFCSP)パッケージを採用しています。
このデバイスは、18 ビットの AD7982 とピン・コンパチブルです。
コンバータの動作
AD7983 は、電荷再分配型 DAC を採用した逐次比較型 ADC です。
図 21 に、ADC の簡略化した回路図を示します。容量を使用する
この DAC は、2 進数の重みを持った 16 個コンデンサで構成され
る 2 個の同じアレイで構成されており、各アレイは 2 個のコンパ
レータ入力に接続されています。
Rev. A
アクイジション・フェーズでは、コンパレータ入力に接続された
アレイのピンは、SW+と SW-を経由して GND に接続されます。
独立なすべてのスイッチはアナログ入力に接続されます。したが
って、コンデンサ・アレイはサンプリング・コンデンサとして使
用されて、IN+入力と IN-入力上のアナログ信号が取り込まれます。
アクイジション・フェーズが終わり、CNV 入力がハイ・レベルに
なると、変換フェーズが開始されます。変換フェーズが開始され
ると、先ず SW+と SW-が開きます。2 個のコンデンサ・アレイは
入力から切り離されて、GND 入力に接続されます。そのため、ア
クイジション・フェーズの終わりに取り込まれた、入力 IN+と
IN-の間の差動電圧がコンパレータ入力に接続されて、コンパレー
タは平衡しなくなります。コンデンサ・アレイの各エレメントを
GND と REF の間でスイッチングすることにより、コンパレータ
入力を 2 進数重みの電圧ステップ(VREF/2、VREF/4 ... VREF/65,536)で
変えます。コントロール・ロジックがこれらのスイッチをトグル
して(MSB から開始)、コンパレータが再度平衡するようにします。
この処理が終了すると、デバイスはアクイジション・フェーズに
戻り、コントロール・ロジックが ADC 出力コードとビジー表示
を発生します。
AD7983 は変換クロックを内蔵しているため、変換プロセスのた
めのシリアル・クロック、SCK は不要です。
－ 12/24
AD7983
表 7.出力コードと理論入力電圧
伝達関数
AD7983 の理論伝達特性を図 22 と表 7 に示します。
Analog Input
ADC CODE (STRAIGHT BINARY)
111 ... 111
111 ... 110
111 ... 101
Description
VREF = 5 V
Digital Output Code (Hex)
FSR − 1 LSB
Midscale + 1 LSB
Midscale
Midscale − 1 LSB
−FSR + 1 LSB
−FSR
4.999924 V
2.500076 V
2.5 V
2.499924 V
76.3 µV
0V
FFFF1
8001
8000
7FFF
0001
00002
1
これは、アナログ入力範囲より上(VREF - VGND より上の VIN+ - VIN-)に対する
コードでもあります。
2
これは、アナログ入力範囲より下(VGND より下の VIN+ - VIN-)に対するコー
ドでもあります。
000 ... 010
000 ... 001
–FSR –FSR + 1LSB
–FSR + 0.5LSB
+FSR – 1 LSB
+FSR – 1.5 LSB
ANALOG INPUT
代表的な接続図
06974-007
000 ... 000
図 23 に、複数の電源が使用可能な場合の AD7983 の推奨接続図例
を示します。
図 22.ADC の理論伝達関数
図 23.複数の電源を使用する代表的なアプリケーション図
Rev. A
－ 13/24
AD7983
アナログ入力。
ドライバ・アンプの選択
図 24 に、AD7983 のアナログ入力構造の等価回路を示します。
AD7983 の駆動は簡単ですが、ドライバ・アンプは次の条件を満
たす必要があります。
ダイオード D1 と D2 は、アナログ入力 IN+と IN-に対する ESD 保
護用です。アナログ入力信号が電源レールより 0.3V 以上高くなら
ないよう注意する必要があります。これは、これらのダイオード
が順方向にバイアスされて導通し始めるためです。これらのダイ
オードは、最大 130 mA の順方向バイアス電流を処理することが
できます。例えば、この状態は入力バッファ(U1)の電源が VDD
と異なるときに発生します。このような場合(例えば入力バッファ
が短絡)、電流制限機能を使ってデバイスを保護することができま
す。

AD7983 の SNR 性能と遷移ノイズ性能を維持するためには、
ドライバ・アンプが発生するノイズをできるだけ低く抑える
必要があります。ドライバから発生するノイズは、AD7983
アナログ入力回路の RIN と CIN から構成される 1 次ローパ
ス・フィルタまたは外付けフィルタ(使用した場合)により除
去されます。AD7983 のノイズは 39.7 µV rms (typ)であるた
め、アンプに起因する SNR の性能低下は、次式で与えられ
ます。
REF
D1
IN+
OR IN–

CIN
D2
GND
06974-009
CPIN
RIN








ここで、f–3dB は MHz で表した AD7983 の-3 dB 入力帯域幅(10
MHz)、すなわち入力フィルタ(使用した場合)のカットオフ周
波数。N はアンプのノイズ係数(例えばバッファ構成の場合は
1)。eN は nV/√Hz で表したオペアンプの等価入力ノイズ電圧。
図 24.等価アナログ入力回路
このアナログ入力構造を使うと、IN+と IN-との間の差動信号のサ
ンプリングが可能になります。この差動入力の採用により、両入
力に共存する信号が除去されます。
アクイジション・フェーズでは、アナログ入力(IN+と IN-)のイン
ピーダンスは、コンデンサ CPIN と、RIN および CIN の直列接続の回
路との並列組み合わせとしてモデル化することができます。CPIN
は主にピン容量です。RIN は 400 Ω (typ)であり、直列抵抗とスイッ
チのオン抵抗から構成される集中定数です。CIN は 30 pF(typ)であ
り、主に ADC サンプリング・コンデンサから構成されています。
スイッチが開いている変換フェーズでは、入力インピーダンスは
CPIN に制限されます。RIN と CIN により、1 次ローパス・フィルタが
構成されるため、不要な折り返し効果が削減され、ノイズが制限さ
れます。
駆動回路のソース・インピーダンスが小さい場合は、AD7983 を
直接駆動することができます。ソース・インピーダンスが大きい
場合には、AC 性能、特に THD が大きい影響を受けます。DC 性
能は、入力インピーダンスからあまり影響を受けません。最大ソ
ース・インピーダンスは、許容可能な THD の大きさに依存しま
す。THD は、ソース・インピーダンスと最大入力周波数の関数と
して性能低下します。
Rev. A







AC アプリケーションの場合、ドライバは AD7983 と釣り合
う THD 性能を持つ必要があります。

多チャンネルをマルチプレクスするアプリケーションの場合、
ドライバ・アンプと AD7983 アナログ入力回路は、コンデン
サ・アレイへのフルスケール・ステップに対して 16 ビッ
ト・レベル (0.0015%、15 ppm)でセトリングする必要があり
ます。アンプのデータシートでは、一般に 0.1～0.01%でのセ
トリングが規定されています。16 ビット・レベルでのセトリ
ング・タイムから大幅に異なることがあるため、ドライバを
選択する前に確認する必要があります。
表 8.推奨ドライバ・アンプ
Amplifier
Typical Application
ADA4841-x
AD8021
AD8022
OP184
AD8655
AD8605, AD8615
Very low noise, small and low power
Very low noise and high frequency
Low noise and high frequency
Low power, low noise, and low frequency
5 V single-supply, low noise
5 V single-supply, low power
－ 14/24
AD7983
リファレンス電圧入力
電源
AD7983 のリファレンス電圧入力 REF は動的入力インピーダンス
を持っています。このため、REF 入力と GND 入力との間を効果
的にデカップリングしたロー・インピーダンス・ソースから駆動
する必要があります(レイアウトのセクション参照)。
AD7983 はコア電源(VDD)とデジタル入力/出力インターフェース
電源(VIO)の 2 種類の電源ピンを使っています。VIO を使うと、
1.8 V～5.0 V で動作するロジックとの直接インターフェースが可
能になります。必要な電源数を減らすときは、VIO と VDD を接
続することができます。AD7983 は VIO と VDD の間の電源シーケ
ンスに依存しません。さらに、広い周波数範囲で電源変動に対し
て安定です(図 25 参照)。
80
バッファなしでリファレンス電圧を使う場合は、デカップリング
値は使用するリファレンスに依存します。例えば、22 µF のセラ
ミック・チップ・コンデンサ(X5R、1206 サイズ)は、低温度ドリ
フト ADR43x リファレンスを使って最適性能を得るために十分で
す。
PSRR (dB)
75
必要な場合には、2.2 µF までの小型なリファレンス・デカップリ
ング・コンデンサ値を使うことができ、性能特に DNL への影響
は最小に抑えられます。
REF ピンと GND ピンの間に小さい値のセラミック・デカップリ
ング・コンデンサ(例えば、100 nF)を追加する必要はありません。
70
65
60
55
1
10
100
FREQUENCY (kHz)
1000
06974-010
REF を非常に小さいインピーダンス・ソースで駆動する場合は(例
えば AD8031 または AD8605 を使用するリファレンス・バッファ)、
セラミック・チップ・コンデンサは最適性能を得るために十分で
す。
図 25.PSRR の周波数特性
最適性能を得るためには、VDD をリファレンス電圧入力(REF)の
約 1/2 にする必要があります。例えば、REF = 5.0 V の場合、VDD
= 2.5 V (±5%)にする必要があります。
Rev. A
－ 15/24
AD7983
デジタル・インターフェース
AD7983 のピン数は尐ないですが、シリアル・インターフェー
ス・モードで柔軟性を提供します。
CSモードでは、AD7983 は SPI、QSPI、デジタル・ホストと互換
性を持っています。このインターフェースでは、3 線式または 4 線
式を使うことができます。CNV 信号、SCK 信号、SDO 信号を使う
3 線式インターフェースは、配線数が尐ないため、例えば、孤立
しているアプリケーションで便利です。SDI 信号、CNV 信号、
SCK 信号、SDO 信号を使う 4 線式インターフェースを使用すると、
CNV(変換を開始します)をリードバック・タイミング(SDI)に依存
しないようにすることができます。この機能は、低ジッタ・サン
プリング・アプリケーションまたは同時サンプリング・アプリケ
ーションで便利です。
AD7983 をチェーン・モードで使うと、シフトレジスタに似たシ
ングル・データライン上での複数の ADC のカスケード接続に対
して、SDI 入力を使うディジーチェーン機能を提供することがで
きます。
Rev. A
デバイスが動作するモードは、CNV の立上がりエッジ時の SDI の
レベルで決定されます。SDI のハイ・レベルでCSモードが、SDI
のロー・レベルでチェーン・モードが、それぞれ選択されます。
SDI ホールド・タイムは、SDI と CNV が接続されているとき、チ
ェーン・モードが常に選択されるようになります。
いずれのモードででも、AD7983 はデータビットの前にスター
ト・ビットを発生できるようにする柔軟性があります。このスタ
ート・ビットをビジー信号表示と組合せて使用して、デジタル・
ホストに対して割込みを行い、データの読出しを開始させること
ができます。ビジー表示を使わない場合は、リードバックの前に
最大変換時間の経過を待たなければなりません。
ビジー表示機能は、次のようにイネーブルされます。
 CSモードでは、ADC 変換が終了したとき CNV または SDI がロ
ー・レベルになった場合( 図 29 と図 33 参照)。
 チェーン・モードでは、CNV 立上がりエッジ時に SCK がハ
イ・レベルになった場合(図 37 参照)。
－ 16/24
AD7983
CS モード 3 線式、ビジー表示なし
このモードは、1 個の AD7983 を SPI 互換のデジタル・ホストに
接続する際に使用されます。接続図を図 26 に、対応するタイミン
グを図 27 に、それぞれ示します。
SDI と VIO を接続した状態では、CNV の立上がりエッジで変換が
開始され、CSモードが選択され、SDO はハイ・インピーダンスに
なります。変換が開始されると、CNV の状態に関係なく完了する
まで継続されます。例えば、CNV をロー・レベルにしてアナロ
グ・マルチプレクサのような他の SPI デバイスを選択することは
便利ですが、最小変換時間の前に CNV がハイ・レベルに戻り、
最大変換時間の間ハイ・レベルを維持して、ビジー信号の発生を
防止する必要があります。変換が完了すると、AD7983 はアクイジ
ション・フェーズに入り、スタンバイ・モードになります。
CNV がロー・レベルになると、MSB が SDO に出力されます。残
りのデータビットは、後続の SCK の立下がりエッジで出力されま
す。データは、両 SCK エッジで有効です。立上がりエッジを使っ
てデータを取込むことができますが、SCK の立下がりエッジを使
うデジタル・ホストを使うと、ホールド・タイムが許容できる限
り、高速な読出しレートが可能になります。16 番目の SCK 立下
がりエッジの後、または CNV がハイ・レベルになったときのい
ずれか早い方で、SDO はハイ・インピーダンスに戻ります。
CONVERT
DIGITAL HOST
CNV
VIO
SDI
AD7983
SDO
DATA IN
06974-012
SCK
CLK
図 26.CS モード 3 線式、ビジー表示なしの接続図
(SDI ハイ・レベル)
SDI = 1
tCYC
tCNVH
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSCK
tSCKL
2
3
14
tHSDO
16
tSCKH
tEN
SDO
15
tDSDO
D15
D14
D13
tDIS
D1
D0
06974-013
1
SCK
図 27.CS モード 3 線式、ビジー表示なしのシリアル・インターフェース・タイミング(SDI ハイ・レベル)
Rev. A
－ 17/24
AD7983
このモードは、1 個の AD7983 を割込み入力を持つ SPI 互換のデ
ジタル・ホストに接続する際に使用されます。
複数の AD7983 を同時に選択した場合、SDO 出力ピンが損傷また
はラッチアップなしにこの競合を処理します。余分な電力消費を
回避するためこの競合をできるだけ短くすることをお薦めします。
接続図を図 28 に、対応するタイミングを図 29 に、それぞれ示し
ます。
CONVERT
SDI と VIO を接続した状態では、CNV の立上がりエッジで変換が
開始され、CSモードが選択され、SDO はハイ・インピーダンスに
なります。CNV の状態に無関係に変換が完了するまで SDO はハ
イ・インピーダンスを維持します。最小変換時間の前に、CNV を
使ってアナログ・マルチプレクサのような他の SPI デバイスを選
択することができますが、最小変換時間が経過する前に CNV が
ロー・レベルに戻り、最大変換時間の間ロー・レベルを維持して、
ビジー信号が確実に発生するようにする必要があります。変換が
完了すると、SDO はハイ・インピーダンスからロー・レベルにな
ります。SDO ラインをプルアップして、この変化を割込み信号と
して使って、デジタル・ホストにより制御されるデータのリード
バックを開始させることができます。その後 AD7983 はアクイジ
ション・フェーズに入り、スタンバイ・モードになります。その
後データビットは MSB ファーストで、後続の SCK の立下がりエ
ッジで出力されます。データは、両 SCK エッジで有効です。立上
がりエッジを使ってデータを取込むことができますが、SCK の立
下がりエッジを使うデジタル・ホストを使うと、ホールド・タイ
ムが許容できる限り、高速な読出しレートが可能になります。オ
プションの 17 番目の SCK 立下がりエッジの後、または CNV がハ
イ・レベルになったときのいずれか早い方で、SDO はハイ・イン
ピーダンスに戻ります。
SDI = 1
VIO
CNV
VIO
DIGITAL HOST
47kΩ
SDI
AD7983
SDO
DATA IN
SCK
IRQ
06974-014
CS モード 3 線式、ビジー表示あり
CLK
図 28.CS モード 3 線式、ビジー表示ありの接続図
(SDI ハイ・レベル)
tCYC
tCNVH
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSCK
tSCKL
1
2
3
15
tHSDO
16
17
tSCKH
tDIS
tDSDO
SDO
D15
D14
D1
D0
06974-015
SCK
図 29.CS モード 3 線式、ビジー表示ありのシリアル・インターフェース・タイミング(SDI ハイ・レベル)
Rev. A
－ 18/24
AD7983
変換が完了すると、AD7983 はアクイジション・フェーズに入り、
スタンバイ・モードになります。SDI 入力にロー・レベルを入力
すると、各 ADC の変換結果を読出すことができ、MSB が SDO へ
出力されます。残りのデータビットは、後続の SCK の立下がりエ
ッジで出力されます。データは、両 SCK エッジで有効です。立上
がりエッジを使ってデータを取込むことができますが、SCK の立
下がりエッジを使うデジタル・ホストを使うと、ホールド・タイ
ムが許容できる限り、高速な読出しレートが可能になります。16
番目の SCK 立下がりエッジの後、または SDI がハイ・レベルにな
ったときのいずれか早い方で、SDO はハイ・インピーダンスに戻
り、もう一方の AD7983 を読出すことができるようになります。
CS モード 4 線式、ビジー表示なし
このモードは、複数の AD7983 を SPI 互換のデジタル・ホストに
接続する際に使用されます。
図 30 に 2 個の AD7983 を使ったった接続図を、図 31 に対応する
タイミングを、それぞれ示します。
SDI にハイ・レベルを入力した状態では、CNV の立上がりエッジ
で変換が開始され、CSモードが選択され、SDO はハイ・インピー
ダンスになります。このモードでは、変換フェーズとそれに続く
データ・リードバックの間、CNV をハイ・レベルに維持する必要
があります(SDI と CNV がロー・レベルの場合、SDO はロー・レ
ベルに駆動されます)。最小変換時間の前に、SDI を使ってアナロ
グ・マルチプレクサのような他の SPI デバイスを選択することが
できますが、最小変換時間の前に SDI がハイ・レベルに戻り、最
大変換時間の間ハイ・レベルを維持して、ビジー信号の発生を防
止する必要があります。
CS2
CS1
CONVERT
CNV
AD7983
SDO
SDI
AD7983
SCK
SDO
SCK
06974-016
SDI
DIGITAL HOST
CNV
DATA IN
CLK
図 30.CS モード 4 線式、ビジー表示なしの接続図
tCYC
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSSDICNV
SDI(CS1)
tHSDICNV
SDI(CS2)
tSCK
tSCKL
SCK
2
3
14
tHSDO
SDO
15
16
17
18
D1
D0
D15
D14
30
31
32
D1
D0
tSCKH
tEN
tDIS
tDSDO
D15
D14
D13
図 31.CS モード 4 線式、ビジー表示なしのシリアル・インターフェース・タイミング
Rev. A
－ 19/24
06974-017
1
AD7983
SDO ラインをプルアップして、この変化を割込み信号として使っ
て、デジタル・ホストにより制御されるデータのリードバックを
開始させることができます。その後 AD7983 はアクイジション・
フェーズに入り、スタンバイ・モードになります。その後データ
ビットは MSB ファーストで、後続の SCK の立下がりエッジで出
力されます。データは、両 SCK エッジで有効です。立上がりエッ
ジを使ってデータを取込むことができますが、SCK の立下がりエ
ッジを使うデジタル・ホストを使うと、ホールド・タイムが許容
できる限り、高速な読出しレートが可能になります。オプション
の 17 番目の SCK 立下がりエッジの後、または SDI がハイ・レベ
ルになったときのいずれか早い方で、SDO はハイ・インピーダン
スに戻ります。
CS モード 4 線式、ビジー表示あり
このモードは、1 個の AD7983 を割込み入力を持つ SPI 互換のデ
ジタル・ホストに接続し、かつ CNV の使用が必要な場合に使われ
ます。この CNV は、データの読出しを選択する際に使われる信号
とは独立に、アナログ入力をサンプルするために使われます。こ
の条件は、CNV 上のジッタが小さいことが要求されるアプリケー
ションで特に重要です。
接続図を図 32 に、対応するタイミングを図 33 に、それぞれ示し
ます。
SDI にハイ・レベルを入力した状態では、CNV の立上がりエッジ
で変換が開始され、CSモードが選択され、SDO はハイ・インピー
ダンスになります。このモードでは、変換フェーズとそれに続く
データ・リードバックの間、CNV をハイ・レベルに維持する必要
があります(SDI と CNV がロー・レベルの場合、SDO はロー・レ
ベルに駆動されます)。最小変換時間の前に、SDI を使ってアナロ
グ・マルチプレクサのような他の SPI デバイスを選択することが
できますが、最小変換時間が経過する前に SDI がロー・レベルに
戻り、最大変換時間の間ロー・レベルを維持して、ビジー信号が
確実に発生するようにする必要があります。変換が完了すると、
SDO はハイ・インピーダンスからロー・レベルになります。
CS1
CONVERT
VIO
CNV
DIGITAL HOST
47kΩ
AD7983
SDO
DATA IN
SCK
IRQ
06974-018
SDI
CLK
図 32.CS モード 4 線式、ビジー表示ありの接続図
tCYC
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSSDICNV
SDI
tSCK
tHSDICNV
tSCKL
2
3
15
tHSDO
16
17
tSCKH
tDIS
tDSDO
tEN
SDO
D15
D14
D1
D0
図 33.CS モード 4 線式、ビジー表示ありのシリアル・インターフェース・タイミング
Rev. A
－ 20/24
06974-019
1
SCK
AD7983
SDI と CNV をロー・レベルにすると、SDO がロー・レベルに駆
動されます。SCK がロー・レベルのとき、CNV の立上がりエッジ
で変換が開始され、チェーン・モードが選択され、ビジー表示が
ディスエーブルされます。このモードでは、変換フェーズとそれ
に続くデータ・リードバックの間、CNV がハイ・レベルに維持さ
れます。変換が完了すると、MSB が SDO に出力され、AD7983 は
アクイジション・フェーズに入り、スタンバイ・モードになりま
す。内部シフトレジスタに保存されている残りのデータビットは、
後続の SCK の立下がりエッジで出力されます。各 ADC で、SDI
が内部シフトレジスタの入力に接続され、SCK の立下がりエッジ
でクロック駆動されます。チェーン内の各 ADC はデータの MSB
を先頭に出力し、N 個の ADC をリードバックするためには 16 ×
N 個のクロックが必要です。データは、両 SCK エッジで有効です。
立上がりエッジを使ってデータを取込むことができますが、SCK
の立下がりエッジを使うデジタル・ホストを使うと、ホールド・
タイムが許容できる限り、高速な読出しレートが可能になり、か
つチェーン内の AD7983 数を増やすことができます。最大変換レ
ートは、合計リードバック時間により低下することがあります。
チェーン・モード、ビジー表示なし
このモードを使って、3 線式シリアル・インターフェースに複数
の AD7983 をディジーチェーン接続することができます。この機
能は部品数と接続配線数の削減に役立ちます。例えば、孤立した
複数のコンバータを使用するアプリケーションまたはインターフ
ェース能力が制限されているシステムではこの接続が使用されま
す。データのリードバックは、シフトレジスタをクロック駆動す
るのに似ています。
図 34 に 2 個の AD7983 を使ったった接続図を、図 35 に対応する
タイミングを、それぞれ示します。
CONVERT
CNV
AD7983
SDO
SDI
AD7983
A
SCK
SDO
DATA IN
B
SCK
06974-020
SDI
DIGITAL HOST
CNV
CLK
図 34.チェーン・モード、ビジー表示なしの接続図
SDIA = 0
tCYC
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSCK
tSCKL
tSSCKCNV
SCK
1
2
3
15
tSSDISCK
tHSCKCNV
16
17
18
30
31
32
DA1
DA0
tSCKH
tHSDISCK
tEN
SDOA = SDIB
14
DA15
DA14
DA13
DA1
DA0
DB1
DB0
tHSDO
SDOB
DB15
DB14
DB13
DA15
DA14
図 35.チェーン・モード、ビジー表示なしのシリアル・インターフェース・タイミング
Rev. A
－ 21/24
06974-021
tDSDO
AD7983
SDI と CNV をロー・レベルにすると、SDO がロー・レベルに駆
動されます。SCK がハイ・レベルのとき、CNV の立上がりエッジ
で変換が開始され、チェーン・モードが選択され、ビジー表示機
能がイネーブルされます。このモードでは、変換フェーズとそれ
に続くデータ・リードバックの間、CNV がハイ・レベルに維持さ
れます。チェーン内のすべての ADC で変換が完了すると、デジ
タル・ホストに最も近い ADC (図 36 で C と表示された AD7983 の
ADC)の SDO がハイ・レベルに駆動されます。SDO 上のこの変化
をビジー表示として使って、デジタル・ホストから制御されるデ
ータ・リードバックを開始することができます。その後 AD7983
はアクイジション・フェーズに入り、スタンバイ・モードになり
ます。内部シフトレジスタに保存されているデータビットは、後
続の SCK の立下がりエッジで MSB ファーストで出力されます。
各 ADC で、SDI が内部シフトレジスタの入力に接続され、SCK
の立下がりエッジでクロック駆動されます。チェーン内の各 ADC
はデータの MSB を先頭に出力し、N 個の ADC をリードバックす
るためには 16 × N + 1 個のクロックが必要です。立上がりエッジ
を使ってデータを取込むことができますが、SCK の立下がりエッ
ジを使うデジタル・ホストを使うと、ホールド・タイムが許容で
きる限り、高速な読出しレートが可能になり、かつチェーン内の
AD7983 数を増やすことができます。
チェーン・モード、ビジー表示あり
このモードを使うと、3 線式シリアル・インターフェースに複数
の AD7983 をディジーチェーン接続することができると同時にビ
ジー表示も提供できます。この機能は部品数と接続配線数の削減
に役立ちます。例えば、孤立した複数のコンバータを使用するア
プリケーションまたはインターフェース能力が制限されているシ
ステムではこの接続が使用されます。データのリードバックは、
シフトレジスタをクロック駆動するのに似ています。
図 36 に 3 個の AD7983 を使った接続図の例を、図 37 に対応する
タイミングを、それぞれ示します。
CONVERT
SDI
AD7983
CNV
SDO
SDI
DIGITAL HOST
CNV
AD7983
SDO
AD7983
SDI
A
B
C
SCK
SCK
SCK
SDO
DATA IN
IRQ
06974-022
CNV
CLK
図 36.チェーン・モード、ビジー表示ありの接続図
tCYC
CNV = SDIA
tCONV
tACQ
ACQUISITION
CONVERSION
ACQUISITION
tSCK
tSCKH
tSSCKCNV
1
2
3
4
15
16
tSSDISCK
tHSCKCNV
DA15
SDOA = SDIB
DA14
DA13
18
19
31
32
33
34
35
tSCKL
tHSDISCK
tEN
17
DA1
tDSDOSDI
DB15
DB14
DB13
DB1
DB0
DA15
DA14
DA1
DA0
DC15
DC14
DC13
DC1
DC0
DB15
DB14
DB1
DB0
tDSDOSDI
SDOC
tDSDODSI
DA15
DA14
図 37.チェーン・モード、ビジー表示ありのシリアル・インターフェース・タイミング
Rev. A
49
DA0
tDSDO
SDOB = SDIC
48
tDSDOSDI
tHSDO
tDSDOSDI
47
－ 22/24
DA1
DA0
06974-023
SCK
AD7983
アプリケーション情報
レイアウト
AD7983 を実装するプリント回路ボードは、アナログ部とデジタ
ル部を分離して、ボード内でそれぞれをまとめて配置するように
デザインする必要があります。AD7983 では、すべてのアナログ
信号を左側に、すべてのデジタル信号を右側に配置しているため、
この作業が容易になります。
AD7983
尐なくとも 1 枚のグラウンド・プレーンを使う必要があります。
デジタル部とアナログ部に共通または分けて使うことができます。
後者の場合、各プレーンは AD7983 の下で接続する必要がありま
す。
06974-024
AD7983 の下のグラウンド・プレーンがシールドして使われてな
い限り、ノイズがチップに混入するので、デバイスの真下をデジ
タル・ラインが通らないようにしてください。CNV やクロックの
ような高速なスイッチング信号は、アナログ信号パスの近くを絶
対に通らないようにしてください。デジタル信号とアナログ信号
の交差は回避する必要があります。
図 38.AD7983 のレイアウト例 (表面)
AD7983 のリファレンス電圧入力 REF は動的入力インピーダンス
を持つため、最小の寄生インダクタンスでデカップリングする必
要があります。これは、REF ピンと GND ピンの近くに、理想的
には直接に、太いロー・インピーダンスのパターンでリファレン
ス電圧のデカップリング・セラミック・コンデンサを接続するこ
とにより行われます。
最後に、AD7983 の電源(VDD と VIO)は AD7983 の近くに配置し
たセラミック・コンデンサ(一般に 100 nF)でデカップリングし、
ロー・インピーダンス・パスを提供する短く太いパターンで接続
して、電源ライン上のグリッチの影響を軽減します。
06974-025
図 38 と図 39 に、これらのルールに則ったレイアウトの例を示し
ます。
AD7983 の性能評価
AD7983 のその他の推奨レイアウトは、AD7983 の評価用ボード
(EVAL-AD7983CBZ)のドキュメントにも記載してあります。評価
用ボードの梱包には、組み立て済みでテスト済みの評価用ボード、
ドキュメント、EVAL-CONTROL BRD を介して PC からボードを
制御するソフトウェアが添付されています。
Rev. A
－ 23/24
図 39.AD7983 のレイアウト例 (裏面)
AD7983
外形寸法
3.10
3.00
2.90
6
10
3.10
3.00
2.90
1
5.15
4.90
4.65
5
PIN 1
0.50 BSC
0.95
0.85
0.75
0.15
0.05
1.10 MAX
0.33
0.17
SEATING
PLANE
0.80
0.60
0.40
8°
0°
0.23
0.08
COPLANARITY
0.10
COMPLIANT TO JEDEC STANDARDS MO-187-BA
図 40.10 ピン・ミニスモール・アウトライン・パッケージ [MSOP]
(RM-10)
寸法: mm
0.30
0.23
0.18
0.50 BSC
10
6
PIN 1 INDEX
AREA
*EXPOSED
PAD
(BOTTOM VIEW)
0.50
0.40
0.30
TOP VIEW
0.80
0.75
0.70
SEATING
PLANE
0.80 MAX
0.55 NOM
5
1
2.48
2.38
2.23
0.05 MAX
0.02 NOM
0.20 REF
1.74
1.64
1.49
PIN 1
INDICATOR
(R 0.19)
*PADDLE CONNECTED TO GND.
THIS CONNECTION IS NOT
REQUIRED TO MEET THE
ELECTRICAL PERFORMANCES.
101207-B
3.00
BSC SQ
図 41.10 ピン・リードフレーム・チップ・スケール・パッケージ[QFN (LFCSP_WD)]
3 mm × 3 mm ボディ、超極薄デュアル・ピン(CP-10-9)
寸法: mm
オーダー・ガイド
Model1
Temperature Range
Package Description
Package Option
Ordering Quantity
Branding
AD7983BRMZ
AD7983BRMZRL7
AD7983BCPZ-R2
AD7983BCPZ-RL
AD7983BCPZ-RL7
EVAL-AD7983CBZ2
EVAL-CONTROL BRD3
−40°C to +85°C
−40°C to +85°C
−40°C to +85°C
−40°C to +85°C
−40°C to +85°C
10-Lead MSOP
10-Lead MSOP
10-Lead QFN (LFCSP_WD)
10-Lead QFN (LFCSP_WD)
10-Lead QFN (LFCSP_WD)
Evaluation Board
Controller Board
RM-10
RM-10
CP-10-9
CP-10-9
CP-10-9
Tube, 50
Reel, 1000
Reel, 250
Reel, 1000
Reel, 5000
C5Y
C5Y
C5Y
C5Y
C5Y
1
Z = RoHS 準拠製品。
これは単独の評価用ボードとして、または評価/デモ目的の EVAL-CONTROL BRD3 と組み合わせて、使用することができます。
3
このボードを使うと、PC からの制御と CB サフィックスが付くすべてのアナログ・デバイセズ評価用ボードとの通信が可能です。
2
Rev. A
－ 24/24