CY7C10612G CY7C10612GE 暫定版 16-Mbit （1M ワー ド × 16 ビ ッ ト ） ス タ テ ィ ッ ク RAM 特長 ■ 高速 ❐ tAA=10ns ■ シ ン グル ビ ッ ト エ ラ ー訂正用の組み込み エ ラ ー修正 コ ー ド （ECC） ■ Low ア ク テ ィ ブ電源 ❐ ICC= 標準値 90mA ■ Low CMOS ス タ ン ド バイ電源 ❐ ISB2= 標準値 10mA ■ 3.3±0.3V の動作電圧 ■ 1.5V デー タ 保持 ■ TTL と 互換性のある入出力 ■ 1 ビ ッ ト エ ラ ー検出 と 訂正を示す ERR ピ ン ■ CE 及び OE の機能を持ち、 メ モ リ 拡張が容易 ■ 鉛フ リ ー 54 ピ ン TSOP II パ ッ ケージ デバイ スに書き込むために、 チ ッ プ イ ネーブル （CE） 及び書 き込みイ ネーブル （WE） 入力を LOW に し ます。 バイ ト Low イ ネーブル （BLE） が LOW の時、 I/O ピ ン （I/O0 ～ I/O7） から のデー タ はア ド レ ス ピ ン （A0 ～ A19） で示 さ れた位置に書き込 まれます。 バイ ト High イ ネーブル （BHE) が LOW の時、 I/O ピ ン （I/O8 ～ I/O15） からのデー タ はア ド レ ス ピ ン （A0 ～ A19） で示 さ れた位置に書き込まれます。 デバ イ スか ら 読み込むために、 書き 込み イ ネーブル （WE） を HIGH に し なが ら、 チ ッ プ イ ネーブル （CE) 及び出力イ ネーブ ル （OE） を LOW に し ます。 も し バイ ト Low イ ネーブル （BLE） が LOW の時に、 ア ド レ ス ピ ン で示 さ れる メ モ リ 位置か ら の デー タ は、 I/O0 ～ I/O7 に現れます。 も し バイ ト High イ ネーブ ル （BHE） が LOW の時、 メ モ リ からのデー タ は I/O8 ～ I/O15 に現れます。 読み込み と 書き込みモー ド の詳細については、 13 ページの真理値表 を参照 し て く だ さ い。 デバイ スが選択解除 （CE HIGH） さ れ、 出力は無効 （OE HIGH） にな っ て、 BHE 及び BLE は無効 （BHE、 BLE HIGH） にな り 、 又は書き込みの動作の間 （CE LOW 及び WE LOW）、 入出力ピ ン （I/O0 ～ I/O15） はハイ イ ン ピーダ ン ス状態にな り ます。 CY7C10612GE デバイ スでは、 ア ク セス さ れた位置のシ ングル ビ ッ ト エ ラ ーの検出および訂正は、 ERR 出力 （ERR=high） の アサー ト によ っ て示 さ れます。 読み込み と 書き込みモー ド の詳 細については、 13 ページの真理値表 を参照 し て く だ さ い。 機能の詳細 CY7C10612G 及び CY7C10612GE は組み込み ECC を持 っ た高 性能 CMOS 高速ス タ テ ィ ッ ク RAM デバイ スです。 両方のデバ イ スはシ ン グル チ ッ プ イ ネーブルのオ プ シ ョ ンがあ り ます。 CY7C10612GE デバイ スは、 読み込みサイ クル中にエ ラ ー検出 と 訂正イ ベ ン ト を通知する エ ラ ー表示ピ ン を備えています。 CY7C10612G 及び CY7C10612GE は、 パ ッ ケージ中央部に電 源 と グ ラ ン ド を持っ た （画期的な） ピ ン配置の 54 ピ ン TSOP II パ ッ ケージに実装 さ れています。 論理ブ ロ ッ ク図－ CY7C10612G 1M x 16 ARRAY SENSE AMPS A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 ROW DECODER INPUT BUFFER I/O0 – I/O7 I/O8 – I/O15 A10 A11 A 12 A 13 A 14 A15 A16 A17 A18 A19 COLUMN DECODER Cypress Semiconductor Corporation ド キ ュ メ ン ト 番号 ： 001-92128 Rev. ** • 198 Champion Court BHE WE CE OE BLE • San Jose, CA 95134-1709 • 408-943-2600 改訂日 April 14, 2014 CY7C10612G CY7C10612GE 暫定版 論理ブ ロ ッ ク 図－ CY7C10612GE ECC ENCODER I/O0‐I/O7 I/O8‐I/O15 DATAIN DRIVERS I/O16‐I/O23 I/O24‐I/O32 1M x 32 RAM ARRAY ECC DECODER SENSE AMPLIFIERS A0 A1 A2 A3 A4 A5 A6 A7 A8 ROW DECODER WE BD BC BB BA ERR A10 A11 A12 A13 A14 A15 A16 A17 A18 A19 COLUMN DECODER CE2 CE1 POWER DOWN CIRCUIT ド キ ュ メ ン ト 番号 ： 001-92128 Rev. ** WE BD BC BB BA CE OE BHE BLE 2/18 暫定版 CY7C10612G CY7C10612GE 目次 選択ガ イ ド .......................................................................... 4 ピ ン配置 ............................................................................. 4 最大定格 ............................................................................. 6 動作範囲 ............................................................................. 6 DC 電気的特性 ................................................................... 6 容量 .................................................................................... 6 熱抵抗 ................................................................................. 6 AC テス ト の負荷 と 波形 ..................................................... 7 デー タ 保持特性 .................................................................. 7 デー タ 保持波形 .................................................................. 7 AC ス イ ッ チ ング特性 ......................................................... 8 ス イ ッ チ ング波形 ............................................................... 9 真理値表 ........................................................................... 13 ERR 出力 – CY7C10612GE ............................................. 13 ド キ ュ メ ン ト 番号 ： 001-92128 Rev. ** 注文情報 ........................................................................... 14 注文コ ー ド の定義 ...................................................... 14 外形図 ............................................................................... 15 略語 .................................................................................. 16 本書の表記法 .................................................................... 16 測定単位 .................................................................... 16 改訂履歴 ........................................................................... 17 セールス、 ソ リ ュ ーシ ョ ンおよび法律情報 ..................... 18 ワール ド ワ イ ド な販売 と 設計サポー ト ..................... 18 製品 ........................................................................... 18 PSoC® ソ リ ュ ーシ ョ ン ............................................. 18 サイ プ レ ス開発者コ ミ ュ ニ テ ィ ................................ 18 テ ク ニ カルサポー ト .................................................. 18 3/18 CY7C10612G CY7C10612GE 暫定版 選択ガ イ ド -10 項目 最大ア ク セス時間 10 単位 ns 最大動作電流 90 mA 最大 CMOS ス タ ン ド バイ電流 10 mA ピ ン配置 図 1. 54 ピ ン TSOP II ピ ン配置 （上面図） [1] CY7C10612G I/O12 VCC I/O13 I/O14 VSS I/O15 A4 A3 A2 A1 A0 BHE CE VCC WE NC A19 A18 A17 A16 A15 I/O0 VCC I/O1 I/O2 VSS I/O3 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 45 44 I/O11 VSS I/O10 I/O9 VCC I/O8 A5 A6 A7 A8 A9 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 NC OE VSS NC BLE A10 A11 A12 A13 A14 I/O7 VSS I/O6 I/O5 VCC I/O4 54 53 52 51 50 49 48 47 46 注 1. NC ピ ンはダ イ に接続 さ れていません。 ド キ ュ メ ン ト 番号 ： 001-92128 Rev. ** 4/18 暫定版 CY7C10612G CY7C10612GE ピ ン配置 （続き） 図 2. 54 ピ ン TSOP II ピ ン配置 と ERR （上面図） [2] CY7C10612GE 注 2. NC ピ ンはダ イ に接続 さ れていません。 ド キ ュ メ ン ト 番号 ： 001-92128 Rev. ** 5/18 CY7C10612G CY7C10612GE 暫定版 DC 入力電圧 [3] .....................................–0.5 V ～ VCC+0.5 V 最大定格 最大定格を超え る と デバイ スの寿命が短 く な る可能性があ り ま す。 ユーザ ガ イ ド ラ イ ンは未テス ト です。 保管温度 ..................................................... –65°C ～ +150°C 通電時の周囲温度...................................... –55 °C ～ +125°C GND を基準 と し た VCC[3] ............................................................ –0.5V ～ +4.6V 出力への電流 (LOW) .................................................. 20 mA 静電気放電電圧 （MIL-STD-883、 Method 3015）................................. >2001V ラ ッ チア ッ プ電流..................................................... >200mA 動作範囲 High Z 状態の出力 に印加 さ れる電圧 [3] ...............................–0.5V ～ VCC+0.5V 範囲 周囲温度 VCC 産業用 –40 ℃～ +85 ℃ 3.3 V ± 0.3 V DC 電気的特性 動作範囲 記号 項目 VOH 出力 HIGH 電圧 Min VCC、 IOH = –4.0 mA VOL 出力 LOW 電圧 Min VCC、 IOL = 8.0 mA VIH 入力 HIGH 電圧 VIL IIX IOZ ICC 10ns テ ス ト 条件 電圧 [3] 単位 Min Max 2.2 – V – 0.4 V 2.0 VCC+0.3 V –0.3 0.8 V 入力漏れ電流 GND VIN VCC –1 +1 μA 出力漏れ電流 GND VOUT VCC、 出力が無効 –1 +1 μA 動作供給電流 VCC = Max、 IOUT = 0mA、 CMOS レ ベル f = 100 MHz – 110 mA f = 66.7 MHz – 80 – 40 mA – 30 mA 入力 LOW ISB1 自動 CE パワーダウン電流 –TTL Max VCC、 CE VIH、 入力 VIN VIH 又は VIN VIL、 f = fMAX ISB2 自動 CE パワーダウン電流ー CMOS 入力 VCC の最大値、 CE VCC–0.2 V、 VIN VCC–0.2 V、 又は VIN 0.2 V、 f=0 容量 パラ メ ー タ [4] 項目 CIN 入力容量 COUT I/O 容量 テ ス ト 条件 TA=25 °C、 f=1MHz、 VCC=3.3V 54 ピ ン TSOP 単位 II 10 pF 10 pF 熱抵抗 パラ メ ー タ [4] 項目 QJA 熱抵抗 ( 接合部か ら 周囲 ) QJC 熱抵抗 ( 接合部か ら ケース ) テ ス ト 条件 無風状態、 3×4.5 イ ン チ、 4 層プ リ ン ト 回路基板にばんだ 付け 54 ピ ン TSOP 単位 II 93.63 ℃ /W 21.58 ℃ /W 注 3. 2 ナ ノ 秒以下のパルス幅には、 VIL （min） = –2.0V および VIH （max） = VCC + 2V。 4. 最初にテ ス ト さ れますが、 設計ま たはプ ロ セ スで変更があ っ た後に、 こ れ ら のパ ラ メ ー タ が影響を受ける場合があ り ます。 ド キ ュ メ ン ト 番号 ： 001-92128 Rev. ** 6/18 CY7C10612G CY7C10612GE 暫定版 AC テ ス ト の負荷 と 波形 図 3. AC テ ス ト の負荷 と 波形 [5] HIGH Z CHARACTERISTICS: R1 317 3.3 V 50 VTH = 1.5 V OUTPUT Z0 = 50 OUTPUT 30 pF* INCLUDING JIG AND SCOPE (b) (a) * CAPACITIVE LOAD CONSISTS OF ALL COMPONENTS OF THE TEST ENVIRONMENT R2 351 5 pF* ALL INPUT PULSES 3.0 V GND 90% 90% 10% RISE TIME: > 1 V/ns 10% (c) FALL TIME: > 1 V/ns デー タ 保持特性 –45°C ～ 85°C の動作範囲 記号 項目 条件 Min Type[6] Max 単位 1.0 – – V – – 30 mA VDR データ保持用の VCC ICCDR デー タ 保持電流 tCDR [7] チ ッ プの選択解除か ら デー タ 保持期 間ま で 0 – – ns tR [8] 動作回復時間 10 – – ns VCC=2 V、 CE VCC–0.2 V、 VIN VCC – 0.2 V 又は VIN 0.2 V デー タ 保持波形 図 4. デー タ 保持波形 DATA RETENTION MODE VCC 3.0 V tCDR VDR > 1 V 3.0 V tR CE 注 5. 電源供給が最低動作をする VDD （3.0 V） に達する ま で、 有効な SRAM 動作は発生 し ません。 最低動作を する VDD に達 し た後の 100ms （tpower） に、 SRAM が、 VDD か ら デー タ 保持 （VCCDR、 2.0 V） 電圧内の低消費電力で通常動作を開始 し ます。 6. 標準値は単な る基準値であ り 、 保証又は検査 さ れていません。 標準値は、 VCC=VCC(typ)、 TA=25 °C で測定 し ます。 7. 最初にテ ス ト さ れますが、 設計ま たはプ ロ セス で変更があ っ た後に、 こ れ ら のパラ メ ー タ が影響を受ける場合があ り ます。 8. 完全なデバイ ス動作は、 VDR か ら VCC(min) 100 ms ま で リ 二ア VCC ラ ン プ、 又は VCC(min) 100 ms で安定であ る必要があ り ます。 ド キ ュ メ ン ト 番号 ： 001-92128 Rev. ** 7/18 CY7C10612G CY7C10612GE 暫定版 AC ス イ ッ チ ング特性 動作範囲が 記号 [9] 項目 -10 Min Max 単位 読み込みサイ ク ル tRC 読み込みサイ クル時間 10 – ns tAA ア ド レ スか ら デー タ 有効ま で – 10 ns tOHA ア ド レ ス変更か ら デー タ ホール ド 3 – ns tACE CELow か ら デー タ 有効ま で – 10 ns tDOE OELow から デー タ 有効ま で – 5 ns tLZOE OELOW か ら Low Z ま で 1 – ns – 5 ns tHZOE tLZCE tHZCE OE HIGH か ら high CE LOW から low Z[11] Z[11] CE HIGH から high まで まで Z[11] まで 3 – ns – 5 ns CE LOW から パワーア ッ プ [12] まで 0 – ns tPD CE HIGH から パワーダウン [12] まで – 10 ns tDBE tPU バイ ト イ ネーブルから デー タ が有効にな る ま で – 5 ns tLZBE バイ ト イ ネーブルから low Z ま で 1 – ns tHZBE バイ ト デ ィ セーブルから high Z ま で – 6 ns 書き込みサイ ク ル [13、 14] tWC 書き込みサイ クル期間 10 – ns tSCE CELow か ら書き込みの最後ま で 7 – ns tAW ア ド レ ス セ ッ ト ア ッ プから 書き込み終了ま で 7 – ns tHA 書き込みの最後か ら ア ド レ ス ホール ド ま で 0 – ns tSA ア ド レ ス セ ッ ト ア ッ プから 書き込みの開始ま で 0 – ns tPWE WE パルス幅 7 – ns tSD デー タ セ ッ ト ア ッ プから 書き込みの最後ま で 5 – ns tHD 書き込みの最後か ら デー タ ホール ド ま で 0 – ns tLZWE [11] WE HIGH か ら low Z まで [11] tHZWE WE LOW から high Z tBW バイ ト イ ネーブルから 書き込みの最後ま で まで 3 – ns – 5 ns 7 – ns 注 9. テ ス ト 条件では、 3ns 以下の信号遷移時間、 1.5V の タ イ ミ ング リ フ ァ レ ン ス レ ベル、 及び 0 ～ 3V の入力パルス レ ベルを想定 し ています。 出力負荷を使用する読み込みサイ ク ル用のテス ト 条件は、 特に記載のない限り、 7 ページの図 3 の (a) で示されます。 10. tPOWER は、 最初の メ モ リ ア ク セスが実行 さ れる ま でに、 電源供給が標準 VCC 値にな る最短時間を示 し ます。 11. tHZOE、 tHZCE、 tHZWE、 tHZBE、 tLZOE、 tLZCE、 tLZWE 及び tLZBE は、 7 ページの図 3 の (b) のよ う に 5pF の負荷容量が付いた状態で測定されています。 遷移は定常状態の電圧から ±200 mV で測定されます。 12. こ れ ら のパ ラ メ ー タ は設計上では保証 さ れますが、 テ ス ト さ れていません。 13. メ モ リ の内部書き込み期間は WE、 CE =VIL のオーバ ラ ッ プ で定義 さ れます。 書き込みを始める ために、 チ ッ プ イ ネーブルはア ク テ ィ ブ で、 WE と バイ ト イ ネーブルは LOW であ る必要があ り 、 また、 こ れ ら 信号遷移のいずれ も が書き込みを終了で き ます。 入力デー タ のセ ッ ト ア ッ プ と ホール ド の タ イ ミ ングは、 書き込みを終了する信号のエ ッ ジ を基準にする必要があ り ます。 14. 書き込むサイ ク ル 2 用の最短書き込みサイ クル時間 （WE 制御、 OE LOW） は tHZWE と tSD の和です。 ド キ ュ メ ン ト 番号 ： 001-92128 Rev. ** 8/18 CY7C10612G CY7C10612GE 暫定版 ス イ ッ チ ング波形 図 5. CY7C10612G [15, 16] の読み込みサイ クル 1 （ア ド レ ス遷移制御） tRC RC ADDRESS tOHA DATA I/O tAA PREVIOUS DATA VALID DATA OUT VALID 図 6. CY7C10612GE [16, 17] の読み込みサイ クル 1 （ア ド レ ス遷移制御） 注 15. デバイ スが連続的に選択 さ れています。 OE、 CE =VIL、 BHE、 BLE 又は両方 と も =VIL。 16. WE は読み込みサイ クルでは HIGH です。 17. ア ド レ スは、 CE 遷移 LOW と 同時に、 ま たは前に有効にな り ます。 ド キ ュ メ ン ト 番号 ： 001-92128 Rev. ** 9/18 CY7C10612G CY7C10612GE 暫定版 ス イ ッ チ ング波形 （続き） 図 7. 読み込みサイ クル 2 （OE 制御） [18、 19、 20] ADDRESS tRC CE tPD tHZCE tACE OE tHZOE tDOE tLZOE BHE/ BLE tDBE tLZBE DATA I/O HIGH IMPEDANCE tHZBE DATAOUT VALID HIGH IMPEDANCE tLZCE VCC SUPPLY CURRENT tPU ISB 注 18. 全てのデ ュ アル イ ネーブル デバイ スの場合、 CE は CE1 及び CE2 の論理結合です。 CE1 は LOW にな る時、 CE2 が HIGH で、 CE が LOW;CE1 は HIGH 又は CE2 は LOW にな る時、 CE が HIGH です。 19. WE は読み込みサイ クルでは HIGH です。 20. ア ド レ スは、 CE 遷移 LOW と 同時に、 ま たは前に有効にな り ます。 ド キ ュ メ ン ト 番号 ： 001-92128 Rev. ** 10/18 CY7C10612G CY7C10612GE 暫定版 ス イ ッ チ ング波形 （続き） 図 8. 書き込みサイ クル 1 （CE 制御） [21、 22] tWC ADDRESS tSA CE tSCE tAW tHA tPWE WE tBW BHE, BLE tSD tHD デー タ 入力有効 DATA I/O 図 9. 書き込みサイ ク ル 2 （WE 制御、 OELOW） [21、 22] tWC ADDRESS tSCE CE tAW tHA tSA tPWE WE tBW BHE, BLE tHZWE DATA I/O tSD tHD デー タ 入力有効 tLZWE 注 21. OE、 BHE、 BLE =VIH の場合、 デー タ I/O がハイ イ ン ピーダ ン ス状態にあ り ます。 22. CE は WE と同時に HIGH になる場合、 出力はハイ イ ン ピーダンス状態のままです。 ド キ ュ メ ン ト 番号 ： 001-92128 Rev. ** 11/18 CY7C10612G CY7C10612GE 暫定版 ス イ ッ チ ング波形 （続き） 図 10. 書き込みサイ クル 3 （BLE 又は BHE 制御） [23] tWC ADDRESS tSA tBW BHE, BLE tAW tHA tPWE WE tSCE CE tSD DATA I/O tHD デー タ 入力有効 注 23. OE、 BHE、 BLE =VIH の場合、 データ I/O はハイ イ ンピーダンス状態にあ り ます。 ド キ ュ メ ン ト 番号 ： 001-92128 Rev. ** 12/18 CY7C10612G CY7C10612GE 暫定版 真理値表 CE OE WE BLE BHE H X X X X I/O0–I/O7 High Z I/O8 ～ I/O15 High Z モー ド パワーダウ ン 電源 ス タ ン ド バイ (ISB2) L L H L L デー タ 出力 デー タ 出力 全ビ ッ ト の読み込み ア ク テ ィ ブ （ICC） L L H L H デー タ 出力 High Z 下位ビ ッ ト のみの読み込み ア ク テ ィ ブ （ICC） L L H H L High Z デー タ 出力 上位ビ ッ ト のみの読み込み ア ク テ ィ ブ （ICC） L X L L L デー タ 入力 デー タ 入力 全ビ ッ ト の書き込み ア ク テ ィ ブ （ICC） L X L L H デー タ 入力 High Z 下位ビ ッ ト のみの書き込み ア ク テ ィ ブ （ICC） L X L H L High Z デー タ 入力 上位ビ ッ ト のみの書き込み ア ク テ ィ ブ （ICC） L H H X X High Z High Z 選択 さ れた場合、 出力は無効 ア ク テ ィ ブ （ICC） ERR 出力 – CY7C10612GE 出力 0 1 High-Z モー ド 読み込み動作、 保存デー タ にエ ラ ーな し 読み込み動作、 シ ングル ビ ッ ト エ ラ ーが検出 さ れ、 訂正 デバイ ス選択解除／出力が無効／書き込み動作 ド キ ュ メ ン ト 番号 ： 001-92128 Rev. ** 13/18 CY7C10612G CY7C10612GE 暫定版 注文情報 速度 （ナ ノ 秒） 10 10 パ ッ ケージ パ ッ ケージ タ イ プ 図 51-85160 54 ピ ン TSOP II （鉛フ リ ー） 51-85160 54 ピ ン TSOP II （鉛フ リ ー） 注文 コ ー ド CY7C10612G30-10ZSXI CY7C10612GE30-10ZSXI 動作範囲 産業用 産業用 注文 コ ー ド の定義 CY 7 C 1 06 1 2 G E 30 - 10 ZS X I 温度グレー ド ： I = 産業用 鉛フ リ ー パ ッ ケージ タ イ プ ： ZS=54 ピ ン TSOP II 高速グ レー ド ： 10ns 電圧範囲 ： 3V ～ 3.6V ECC プ ロ セス技術 ： 65nm シ ングル チ ッ プ イ ネーブル バス幅 =×16 容量 =16-Mbit 非同期高速 SRAM フ ァ ミ リ テ ク ノ ロ ジー コ ー ド ： C=CMOS マーケテ ィ ング コ ー ド ： 7 = SRAM 会社 ID ： CY=Cypress ド キ ュ メ ン ト 番号 ： 001-92128 Rev. ** 14/18 暫定版 CY7C10612G CY7C10612GE 外形図 図 11. 54 ピ ン TSOP II （22.4 × 11.84 × 1.0 mm） パ ッ ケージの外形、 51-85160 51-85160 *D ド キ ュ メ ン ト 番号 ： 001-92128 Rev. ** 15/18 CY7C10612G CY7C10612GE 暫定版 略語 本書の表記法 表 1. 本書で使用する略語 測定単位 略語 項目 BHE バイ ト High イ ネーブル BLE バイ ト Low イ ネーブル CE 表 2. 測定単位 記号 測定単位 摂氏温度 チ ッ プ イ ネーブル ℃ MHz CMOS 相補型金属酸化膜半導体 µA マ イ ク ロ ア ンペア I/O 入力／出力 μs マ イ ク ロ秒 mA ミ リ ア ンペア mm ミ リ メートル mV ミ リ ボル ト ns ナノ秒 Ω オーム % パーセ ン ト pF ピコフ ァ ラ ッ ド V ボル ト W ワッ ト OE 出力イ ネーブル SRAM ス タ テ ィ ッ ク ラ ン ダム ア ク セス メ モ リ TSOP 小型薄型パ ッ ケージ TTL ト ラ ン ジス タ - ト ラ ン ジス タ ロ ジ ッ ク WE 書き込みイ ネーブル ド キ ュ メ ン ト 番号 ： 001-92128 Rev. ** メ ガヘルツ 16/18 CY7C10612G CY7C10612GE 暫定版 改訂履歴 ド キ ュ メ ン ト 名 ： CY7C10612G ／ CY7C10612GE、 16-Mbit （1M ワー ド × 16 ビ ッ ト ） ス タ テ ィ ッ ク RAM ド キ ュ メ ン ト 番号 ： 001-92128 版 ** ECN 番号 4345160 担当 HZEN ド キ ュ メ ン ト 番号 ： 001-92128 Rev. ** 発行日 4/14/2014 変更内容 こ れは英語版 001-88702 Rev ** を翻訳 し た日本語版 Rev. ** です。 17/18 CY7C10612G CY7C10612GE 暫定版 セールス、 ソ リ ュ ーシ ョ ンおよび法律情報 ワール ド ワ イ ド な販売 と 設計サポー ト サイ プ レ スは、 事業所、 ソ リ ュ ーシ ョ ン セ ン タ ー、 メ ー カ ー代理店および販売代理店の世界的なネ ッ ト ワー ク を保持 し ています。 お客様の最寄 り のオ フ ィ スについては、 サイ プ レ スのロ ケーシ ョ ンページ を ご覧 く だ さ い。 PSoC® ソ リ ュ ーシ ョ ン 製品 車載用 ク ロ ッ ク、 バ ッ フ ァ イ ン タ ー フ ェ ース 照明、 電力制御 メモリ PSoC タ ッ チセ ン シ ング PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP cypress.com/go/clocks cypress.com/go/interface サイ プ レ ス開発者 コ ミ ュ ニ テ ィ cypress.com/go/powerpsoc cypress.com/go/plc コ ミ ュ ニ テ ィ | フ ォ ー ラ ム | ブ ログ | ビデオ | ト レーニ ン グ テ ク ニ カルサポー ト cypress.com/go/memory cypress.com/go/psoc cypress.com/go/support cypress.com/go/touch USB コ ン ト ロー ラ ワ イヤレ ス /RF psoc.cypress.com/solutions cypress.com/go/automotive cypress.com/go/USB cypress.com/go/wireless © Cypress Semiconductor Corporation, 2014. 本文書に記載 さ れる情報は、 予告な く 変更 さ れる場合があ り ます。 Cypress Semiconductor Corporation は、 サイ プ レ ス製品に組み込まれた回路以外 のいかな る回路を使用する こ と に対 し て一切の責任を負いません。 サイ プ レ ス セ ミ コ ン ダ ク タ 社は、 特許またはその他の権利に基づ く ラ イ セ ン ス を譲渡する こ と も、 または含意する こ と も あ り ま せん。 サイ プ レ ス製品は、 サイ プ レ ス と の書面によ る合意に基づ く ものでない限 り 、 医療、 生命維持、 救命、 重要な管理、 または安全の用途のために使用する こ と を保証する も のではな く 、 また 使用する こ と を意図 し た もので も あ り ません。 さ ら にサイ プ レ スは、 誤動作や故障によ っ て使用者に重大な傷害を も た ら す こ と が合理的に予想 さ れる生命維持シ ス テムの重要な コ ンポーネ ン ト と し てサイ プ レ ス製品を使用する こ と を許可 し ていません。 生命維持シ ス テムの用途にサイ プ レ ス製品を供する こ と は、 製造者がそのよ う な使用におけるあ ら ゆる リ ス ク を負 う こ と を意味 し 、 その 結果サイ プ レ スはあ ら ゆる責任を免除 さ れる こ と を意味 し ます。 全ての ソ ース コ ー ド ( ソ フ ト ウ ェ アおよび／またはフ ァ ームウ ェ ア ) はサイ プ レ ス セ ミ コ ン ダ ク タ 社 ( 以下 「サイ プ レ ス」 ) が所有 し 、 全世界の特許権保護 ( 米国お よびその他の国 )、 米国の著作 権法な ら びに国際協定の条項によ り 保護 さ れ、 かつそれら に従います。 サイ プ レ スが本書面によ り ラ イ セ ン シーに付与する ラ イ セ ン スは、 個人的、 非独占的かつ譲渡不能の ラ イ セ ン スであ り 、 適 用 さ れる契約で指定 さ れたサイ プ レ スの集積回路 と 併用 さ れる ラ イ セ ン シーの製品のみをサポー ト する カ ス タ ム ソ フ ト ウ ェ アおよび／またはカ ス タ ム フ ァ ームウ ェ ア を作成する目的に限 っ て、 サ イ プ レ スのソ ース コ ー ド の派生著作物を コ ピー、 使用、 変更そ し て作成する ためのラ イ セ ン ス、 な ら びにサ イ プ レ スの ソ ース コ ー ド および派生著作物を コ ンパイルする ための ラ イ セ ン スです。 上 記で指定 さ れた場合を除き、 サイ プ レ スの書面によ る明示的な許可な く し て本ソ ース コ ー ド を複製、 変更、 変換、 コ ンパイル、 または表示する こ と は全て禁止 し ます。 免責条項 ： サイ プ レ スは、 明示的または黙示的を問わず、 本資料に関するいかな る種類の保証も 行いません。 こ れには、 商品性または特定目的への適合性の黙示的な保証が含まれますが、 こ れに 限定 さ れません。 サイ プ レ スは、 本文書に記載 さ れる資料に対 し て今後予告な く 変更を加え る権利を留保 し ます。 サイ プ レ スは、 本文書に記載 さ れるいかな る製品または回路を適用または使用 し た こ と によ っ て生ずるいかな る責任も負いません。 サイ プ レ スは、 誤動作や故障によ っ て使用者に重大な傷害を も た ら す こ と が合理的に予想 さ れる生命維持シ ス テムの重要な コ ンポーネ ン ト と し てサイ プ レ ス製品を使用する こ と を許可 し ていません。 生命維持シ ス テムの用途にサイ プ レ ス製品を供する こ と は、 製造者がそのよ う な使用におけるあ ら ゆる リ ス ク を負 う こ と を意味 し 、 その結 果サイ プ レ スはあ ら ゆる責任を免除 さ れる こ と を意味 し ます。 ソ フ ト ウ ェ アの使用は、 適用 さ れるサイ プ レ ス ソ フ ト ウ ェ ア ラ イ セ ン ス契約によ っ て制限 さ れ、 かつ制約 さ れる場合があ り ます。 ド キ ュ メ ン ト 番号 ： 001-92128 Rev. ** 改訂日 April 14, 2014 本書で言及するすべての製品名および会社名は、 それぞれの所有者の商標である場合があ り ます。 18/18