LT1010 高速 ±150mA パワー・バッファ 特長 n n n n n n n n n 概要 LT®1010は高速のユニティ・ゲイン・バッファであり、現在使用 しているICのオペアンプの出力能力を1 桁以上増加させます。 容量性負荷に対してあまり敏感ではないので使いやすく、ま た高精度の直流アンプの熱帰還が低減されます。 20MHzの帯域幅 75V/μsのスルーレート 75Ωケーブルで±10Vドライブ 5mAの静止電流 1μF 以上の容量性負荷をドライブ可能 電流および熱制限 4.5V 以上の単一電源で動作可能 低歪み動作 8ピン・ミニDIP、プラスチックTO-220、 および 3mm×3mm×0.75mm 小型 8ピンDFN パッケージ このバッファは帰還ループに組み込むように設計されている ので、ほぼすべてのリアクティブ負荷を分離できます。速度は 1 本の外付け抵抗で改善できます。内部の動作電流は基本的 には電源電圧範囲に影響されません。単一電源動作も可能 です。 このモノリシックICは8ピンのミニDIPおよび 8ピンDFN パッ ケージで供給されます。熱抵抗の低いパワー・パッケージは 動作接合温度を低下させるのに役立ちます。 アプリケーション n n n n n n n n オペアンプ出力のブースト 容量性負荷の分離 長いケーブルのドライブ オーディオ・アンプ ビデオ・アンプ 小型モータへの給電 動作電源 FETドライバ L、LT、LTCおよび LTMはリニアテクノロジー社の登録商標です。その他の全ての商標の 所有権は、それぞれの所有者に帰属します。 標準的応用例 非常に低歪みのバッファ付きプリアンプ R1 1k 3 R2 1M C1 22pF 2 R3 1k 0.4 C2 22pF + 7 6 LT1056CN8 – 4 R7 50Ω R6 100Ω IN V+ LT1010CT BOOST OUT V– R4 10k V+ NOTE 1: 全ての抵抗は 1% 金属皮膜抵抗 NOTE 2: 電源は十分バイパスした ZO の低いもの V+ –18V LM334 ISET = 2mA V– RSET 33.2Ω 1% R8 100Ω OUTPUT HARMONIC DISTORTION (%) V+ 18V 0.3 0.2 0.1 0 1010 TA01 VOUT = 10VP-P RL = 400Ω 10 100 1k 10k FREQUENCY (Hz) 100k 1010 TA02 1010fe 1 LT1010 絶対最大定格 前処理 （Note 1） 総電源電圧....................................................................... ±22V 連続出力電流（Note 2）................................................ ±150mA 入力電流（Note 3）........................................................ ±40mA 接合部温度範囲 LT1010C............................................................. 0°C ～ 125°C 保存温度範囲.................................................... –65°C ～ 150°C リード温度（半田付け、10 秒）..........................................300°C 100%サーマルリミット・バーンイン - LT1010CT ピン配置 TOP VIEW BIAS 2 OUT 3 NC 4 FRONT VIEW TOP VIEW V+ 1 9 8 INPUT 7 NC 6 V– BIAS 2 7 NC 5 NC OUT 3 V– V+ 1 8 INPUT 6 NC 4 5 NC DD PACKAGE 8-LEAD (3mm × 3mm) PLASTIC DFN TJMAX = 150°C、θJA = 43°C/W、θJC = 7.5°C/W 露出パッド （ピン9）V- をPCBに半田付けして 熱抵抗を低減できる （Note 7） V– N8 PACKAGE 8-LEAD PDIP 5 OUTPUT 4 BIAS 3 V– (TAB) 2 V+ 1 INPUT T PACKAGE 5-LEAD PLASTIC TO-220 TJMAX = 150°C、θJA = 100°C/W、θJC = 45°C/W TJMAX = 125°C、θJA = 50°C/W、θJC = 3°C/W 発注情報 鉛フリー仕様 テープアンドリール 製品マーキング LT1010CDD#PBF LT1010CDD#TRPBF LBWZ パッケージ 8-Lead (3mm × 3mm) Plastic DFN 0°C to 100°C 温度範囲 LT1010CN8#PBF LT1010CN8#TRPBF LTC1010CN8 8-Lead PDIP 0°C to 100°C LT1010CT#PBF LT1010CT#TRPBF LTC1010CT 5-Lead Plastic TO-220 0°C to 100°C 鉛ベース仕様 テープアンドリール 製品マーキング パッケージ 温度範囲 LT1010CDD LT1010CDD#TR LBWZ 8-Lead (3mm × 3mm) Plastic DFN 0°C to 100°C LT1010CN8 LT1010CN8#TR LTC1010CN8 8-Lead PDIP 0°C to 100°C LT1010CT LT1010CT#TR LTC1010CT 5-Lead Plastic TO-220 0°C to 100°C 廃品パッケージ 更に広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。 鉛フリー仕様の製品マーキングの詳細については、http://www.linear-tech.co.jp/leadfree/をご覧ください。 テープアンドリールの仕様の詳細については、http://www.linear-tech.co.jp/tapeandreel/をご覧ください。 1010fe 2 LT1010 電気的特性 l は全温度範囲での規格値を意味する。それ以外は TA = 25 Cでの値。 （Note 4 参照。標準値は曲線を参照） SYMBOL PARAMETER CONDITIONS (Note 4) VOS Output Offset Voltage (Note 4) MIN MAX UNITS 0 –20 150 220 mV mV VS = ±15V, VIN = 0V 20 100 mV IOUT = 0mA IOUT ≤ 150mA l 0 0 0 250 500 800 µA µA µA l 0.995 1.00 V/V 5 5 10 10 12 Ω Ω Ω l IB Input Bias Current AV Large-Signal Voltage Gain ROUT Output Resistance VSOS+ VSOS– RSAT VBIAS IOUT = ±1mA IOUT = ±150mA l Slew Rate VS = ±15V, VIN = ±10V, VOUT = ±8V, RL = 100Ω Positive Saturation Offset IOUT = 0 (Note 5) Negative Saturation Offset Saturation Resistance Bias Terminal Voltage 75 l V V l 0.2 0.3 V V l 22 28 Ω Ω 840 880 mV mV 9 10 mA mA RBIAS = 20Ω (Note 6) l IS Supply Current IOUT = 0, IBIAS = 0 l Note 1：絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可 能性がある。長期にわたって絶対最大定格条件に曝すと、デバイスの信頼性と寿命に悪影響 を与える可能性がある。 Note 2：電力損失は熱抵抗に基づいて判断する必要がある。詳細については 「アプリケーショ ン情報」 を参照。 Note 3：電流制限または熱制限では、入出力の差が 8Vを超えると入力電流が急激に増加する ため、入力電流を制限する必要がある。入力電圧が V+ より8V 高くなった場合、またはV- より 0.5V 低くなった場合にも入力電流は急激に上昇する。 V/µs 1.0 1.1 IOUT = 0 (Note 5) IOUT = ±150mA (Note 5) TYP 700 560 Note 5：出力の飽和特性は100mVの出力クリッピングによって測定する。可能な出力振幅およ び所要の負荷に対する入力ドライブ要件は 「アプリケーション情報」 を参照。 Note 6：出力段の静止電流はBIASピンとV+ 間に抵抗を接続することで大きくすることができ る。増加量は、バイアス端子電圧をその抵抗で割った値に等しい。 Note 7：熱抵抗はデバイスのピン （ピン9） に接触しているPC基板のメタル量によって変化する。 「アプリケーション情報」 のセクションの熱抵抗の表に示したように、ピン9に接続され θJA は、 る一定面積の1オンス銅のメタル・トレースに対して規定される。 Note 4：注記がない限り、仕様は4.5V ≦ VS ≦ 40V、V- + 0.5V ≦ VIN ≦ V+ – 1.5V、IOUT = 0 の場合 に適用される。温度範囲は0°C ≦ TC ≦ 100°Cである。 1010fe 3 LT1010 標準的性能特性 帯域幅 50 50 20 VIN = 100mVP-P CL 100pF AV = –3dB TJ = 25°C 10 0 30 20 10 QUIESCENT CURRENT (mA) 20 RL = 50Ω RL = 200Ω 10 5 40 CL = 100pF RS = 50Ω IBIAS = 0 TJ = 25°C 10 5 FREQUENCY (MHz) 2 小ステップ応答 RL = 50Ω 50 OUTPUT 0 –50 RL = 200Ω 10 5 20 CL = 100pF RS = 50Ω RBIAS = 20Ω TJ = 25°C 10 5 FREQUENCY (MHz) 2 20 1010 G03 容量性負荷 10 IBIAS = 0 TJ = 25°C VOLTAGE GAIN (dB) RL = 100Ω TJ = 25°C INPUT 20 出力インピーダンス 100 OUTPUT IMPEDANCE (Ω) VOLTAGE CHANGE (mV) 100 位相遅れ 1010 G02 1010 G01 150 PHASE LAG (DEGREES) FREQUENCY (MHz) RL = 50Ω 30 0 位相遅れ RL = 200Ω 40 PHASE LAG (DEGREES) 50 10 RS = 50Ω IBIAS = 0 TJ = 25°C 0 3nF 100pF –10 0.1µF –100 0 10 1 30 20 0.1 TIME (ns) 1 10 FREQUENCY (MHz) スルー応答 400 IBIAS = 0 VS = ±15V RL = 100Ω TJ = 25°C f ≤ 1MHz –5 NEGATIVE –10 –20 –50 0 50 150 100 TIME (ns) 200 RL = 100Ω 200 RL = 50Ω 100 RBIAS = 20Ω –15 RL = 200Ω 300 SLEW RATE (V/µs) OUTPUT VOLTAGE (V) POSITIVE 消費電流 80 VS = ±15V 0 ≥ VIN ≥ –10V 15 5 250 1010 G07 100 1010 G06 負のスルーレート 20 10 1 10 FREQUENCY (MHz) 0.1 1010 G05 1010 G04 0 –20 100 SUPPLY CURRENT (mA) –150 0 0 20 10 30 QUIESCENT CURRENT (mA) 40 1010 G08 VS = ±15V VIN = ±10V IL = 0 TC = 25°C 60 40 20 0 0 1 2 3 FREQUENCY (MHz) 4 5 1010 G09 1010fe 4 LT1010 標準的性能特性 出力オフセット電圧 入力バイアス電流 200 150 V+ = 38V – = –2V V 100 V+ = 2V V– = –38V 50 0 –50 0 50 100 TEMPERATURE (°C) VIN = 0 150 V+ = 38V V– = –2V 100 V+ = 2V V– = –38V 50 0 –50 150 入力バイアス電流 200 0 50 100 TEMPERATURE (°C) 1010 G10 VS = ±15V RL = 75Ω 150 TJ = 125°C TJ = 25°C 100 TJ = –55°C 50 0 –150 150 出力ノイズ電圧 200 IOUT ≤ 150mA VS = 4.5V 0.998 NOISE VOLTAGE (nV/√Hz) OUTPUT RESISTANCE (Ω) GAIN (V/V) 0.999 TJ = 25°C 8 6 4 150 100 RS = 1k 50 RS = 50Ω 2 100 50 TEMPERATURE (°C) 0 –50 150 0 100 50 TEMPERATURE (°C) 正の飽和電圧 IL = 50mA IL = 5mA 1 0 50 100 TEMPERATURE (°C) 150 1010 G16 IL = –150mA 3 2 IL = –50mA IL = –5mA 1 0 –50 0 10k 消費電流 7 SUPPLY CURRENT (mA) SATURATION VOLTAGE (V) SATURATION VOLTAGE (V) IL = 150mA 100 1k FREQUENCY (Hz) 1010 G15 4 2 10 負の飽和電圧 4 0 –50 0 150 1010 G14 1010 G13 3 150 10 VS = 40V 0 –50 50 100 0 OUTPUT CURRENT (mA) 1010 G12 出力抵抗 12 IOUT = 0 0.997 –50 –100 1010 G11 電圧利得 1.000 BIAS CURRENT (µA) VIN = 0 BIAS CURRENT (µA) OFFSET VOLTAGE (mV) 200 50 100 TEMPERATURE (°C) 150 1010 G17 VIN = 0 IOUT = 0 IBIAS = 0 6 TJ = 25°C 5 TJ = 125°C 4 3 TJ = –55°C 0 20 10 30 TOTAL SUPPLY VOLTAGE (V) 40 1010 G18 1010fe 5 LT1010 標準的性能特性 全高調波歪み 0.4 VS = ±20V 0.8 HARMONIC DISTORTION (%) RBIAS = 100Ω RBIAS = 20Ω 0.7 0.6 0.5 –50 0 100 50 TEMPERATURE (°C) RL = 50Ω f = 10kHz VS = ±15V TC = 25°C 0.3 0.2 IBIAS = 0 0.1 0 0.1 150 RBIAS = 50Ω 1 10 OUTPUT VOLTAGE (VP-P) 短絡入力特性 PEAK POWER (W) INUPT CURRENT (mA) 0 –25 5 0 INPUT VOLTAGE (V) 10 15 1010 G22 RL = 100Ω 1 10 100 FREQUENCY (kHz) 1000 ピーク出力電流 0.5 TC = 85°C 6 TO-220 4 0 VS = ±15V VOUT = 0 0.4 SINK 0.3 SOURCE 0.2 0.1 2 –5 0.2 1010 G21 8 25 –10 RL = 50Ω ピーク電力能力 10 VS = ±15V VOUT = 0 TJ = 25°C –50 –15 0.4 1010 G20 1010 G19 50 IBIAS = 0 VS = ±15V VOUT = ±10V TC = 25°C 0.6 0 100 OUTPUT CURRENT (A) BIAS TERMINAL VOLTAGE (V) 0.9 全高調波歪み 0.8 HARMONIC DISTORTION (%) バイアス端子電圧 1.0 1 10 PULSE WIDTH (ms) 100 1010 G23 0 –50 0 100 50 TEMPERATURE (°C) 150 1010 G24 1010fe 6 LT1010 アプリケーション情報 概要 V+ LT1010とその使用方法の概要を以下に示します。詳細な説 明は他の資料に記載されています 1。ここでは、さまざまな条 件でこの部品を使用したことで明らかになった、実用上の推 奨事項について主に説明します。また、重い負荷をドライブす る以外の用途にもこのバッファが役立つことを示す数々のア プリケーションの概略を述べます。 VSOS+ IB R′ VOS INPUT + ROUT A1 R′ 設計概念 OUTPUT R′ = RSAT – ROUT VSOS– 下記の回路図はバッファ設計の基本的な要素を示していま す。オペアンプは、出力フォロワQ2のコレクタ電流が静止電 流値（I1とD1、D2の面積比で決まる） を下回らないように出力 シンク・トランジスタQ3をドライブします。このため、Q3 が負荷 電流を供給している間も、高周波応答は基本的に単純なフォ ロワの特性を示します。内部帰還ループは出力ピンの小さな 抵抗によって容量性負荷の影響から分離されています。 V– 負荷のある場合の電圧利得は、無負荷利得 AV 、出力抵抗 ROUT、負荷抵抗 RL から、次の式によって計算できます。 A VL = A VRL ROUT +RL 正の最大出力振幅は、次の式で計算できます。 V+ D1 D2 BIAS – + A1 I2 I1 INPUT Q1 OUTPUT Q3 1010 AI01 VOUT + = (V + – VSOS+ )RL RSAT +RL この出力を得るには、次式で表わされる入力振幅が必要です。 Q2 R1 1010 AI02 V– この方式は、シンク電流の立ち上がりレートが、ソース電流の 立ち上がりレートより明らかに遅くなる点で理想的とは言えま せんが、この現象は、バイアス端子とV+ の間に抵抗を接続し て静止電流を大きくすることで軽減できます。最終設計の特徴 は、出力抵抗がフォロワの静止電流または出力負荷電流とは ほぼ無関係であることです。出力は負電源レールまで振幅させ ることもでき、これは単一電源動作の場合に特に有利です。 等価回路 1MHz 未満で動作させる場合、小信号および大信号動作のい ずれにおいても、LT1010の動作は次に示す等価回路でかな り正確に表わすことができます。内部素子 A1は、無負荷利得 が LT1010の既定値である理想バッファです。それ以外、この 素子のオフセット電圧、バイアス電流、出力抵抗はゼロです。 また、その出力も内部電源端子まで飽和します 2。 ⎛ R ⎞ VIN+ = VOUT + ⎜ 1+ OUT ⎟ – VOS + ΔVOS RL ⎠ ⎝ ここで、ΔVOS は飽和測定に対して規定された100mVのクリッ ピングです。負の出力振幅および必要な入力ドライブ電圧も 同様の方法で求めることができます。 電源バイパス 安定性に関する限り、このバッファが低速のオペアンプ以上 に敏感に電源バイパスの影響を受けることはありません。低 周波動作の場合、オペアンプに通常推奨される0.1μFのディ スクリート・セラミック・コンデンサで十分です。ただし、一般的 なオペアンプ設計と同様に、コンデンサの配線は短くし、特に 高周波で動作させる場合はグランド・プレーンの使用を推奨 します。 1 R. J. Widlar, “Unique IC Buffer Enhances Op Amp Designs; Tames Fast Amplifiers,” Linear Technology Corp. TP-1、1984 年 4月 2 保証される制限値は 「電気的特性」 のセクションを参照。 1010fe 7 LT1010 アプリケーション情報 不適切な電源バイパスによりバッファのスルーレートが低下 する場合があります。出力電流の変化が 100mA/μsを大幅に 超える条件では、たとえ正電源と負電源間のバイパスで十分 と考えられる場合でも、両方の電源に10μFの固体タンタル・ コンデンサを接続しておくのが良いやり方です。 オペアンプおよび重い負荷（抵抗性または容量性） とともに使 用する場合、バッファがオペアンプと共用する電源配線にカッ プリングし、ループ全体として安定性に問題を生じたり、セト リング時間が延びたりする可能性があります。適切なバイパス は、通常、10μFの固体タンタル・コンデンサによって得られま す。デカップリング抵抗と組み合わせて、さらに小さなコンデン サを使用する方法もあります。オペアンプは一方の電源に対し て、はるかに優れた高周波除去特性を持つ場合があり、この ような電源に必要なバイパス容量は小さくなります。 電力損失 多くのアプリケーションで、LT1010にはヒートシンクが必要で す。接合から静止空気への熱抵抗は、TO-220 パッケージの 場合は50 C/W、ミニDIP パッケージの場合は100 C/Wです。 空冷、ヒートシンクの使用、プリント回路基板へのパッケージ の実装によって熱抵抗は低減されます。 DC 回路の場合、バッファの電力損失は簡単に計算できます。 AC 回路の場合は、信号の波形や負荷の特性によって電力損 失が決まります。リアクティブ負荷では、ピーク電力損失が平 均電力損失の数倍に達する場合があります。大きな負荷容量 をドライブする場合は、電力損失の判定が特に重要です。 AC 負荷では、電力が 2つの出力トランジスタに分配されます。 これによって接合からケースへの実効的な熱抵抗が低減さ れ、2つの出力トランジスタのいずれもピーク定格を超えない ならば、TO-220 パッケージで3 C/Wになります。代表的なプ ロットは、1つの出力トランジスタのピーク電力消費能力を示 しています。 過負荷保護 LT1010には瞬時電流制限および熱過負荷保護回路を搭載し ています。バッファが制限なしに複雑な負荷をドライブできる ようにフォールドバック電流制限は使用していません。このた め連続定格を超えた電力を消費できます。 通常、熱過負荷保護回路が電力損失を制限し、損傷を防止し ます。ただし、導通状態の出力トランジスタに30Vを超える電 圧がかかる場合は、熱制限回路の動作速度が不足するため、 電流制限による保護を保証できません。導通状態の出力トラ ンジスタに40V が印加される場合でも、負荷電流が 150mAに 制限されている限り熱保護回路は有効に機能します。 ドライブ・インピーダンス 容量性負荷をドライブする場合、高い周波数ではLT1010を 低いソース・インピーダンスでドライブすることを推奨します。 したがって、一部の低消費電力オペアンプ （LM10など） は、こ の点で十分なマージンがありません。発振を防ぐために、特 に低温では何らかの配慮が必要になる場合があります。 バッファ入力を200pF 以上でバイパスすることで、この問題は 解決できます。動作電流を増加させることも有効です。 並列動作 並列動作は、出力インピーダンスの低減、ドライブ能力の強 化、負荷が大きいときの周波数応答の改善につながります。 出力抵抗とオフセット電圧の不整合による各ユニットの電力 損失の増加に配慮しさえすれば、任意の数のバッファを直接 並列接続できます。 2つのバッファの入力および出力を接続する場合、出力間を流 れる電流 ΔIOUTは、次の式で表わされます。 ΔIOUT = VOS1 – VOS2 ROUT1 +ROUT2 ここに、VOS および ROUT は、それぞれ対応するバッファのオフ セット電圧と出力抵抗です。 通常、負電源の電流が一方のユニットで増加し、他方で減少 します。正電源の電流は変化しません。ワーストケース （VIN → V+） におけるスタンバイ電力損失の増加は、 ΔIOUTVTによっ て推定できます。VT は全電源電圧です。 オフセット電圧は、電源電圧、入力電圧、温度に対してワー ストケースが規定されています。並列接続されたユニットは、 まったく同一の条件で動作するため、上式にこれらのワース トケース値を適用するのは現実的ではありません。オフセッ ト電圧のワーストケース条件としては、VS= 15V、VIN=0V、 TA=25 Cで規定される値で十分です。 出力負荷電流は、各バッファの出力抵抗に基づいて分割され ます。したがって、両者の出力抵抗が一致しない限り、得られ る出力電流がちょうど2 倍になることはありません。オフセット 電圧のワーストケースの計算には25 Cの制限値を使用する 必要があります。 1010fe 8 LT1010 アプリケーション情報 安定性は、RFCF 時定数または閉ループ帯域幅によって決まり ます。帯域幅が 80kHzの場合のリンギングは、CL=0.068μFで は無視でき、CL=0.33μFでは急激に減衰します。グラフにパル ス応答を示します。 V+ IS IS A1 LT1010 VIN パルス応答 VOUT ∆IOUT OUTPUT VOLTAGE (V) A2 LT1010 IS – ∆IOUT IS + ∆IOUT 1010 AI03 V– 実用上は、並列接続した場合のヒートシンクに関する留意点 が若干増えるだけです。アプリケーションによっては、各出力 に数オームの等化抵抗を接続するとよい場合があります。整 合が必要となるのは最も要求の厳しいアプリケーションの場 合だけです。その場合も、25 Cにおける出力抵抗だけを整合 させれば十分です。 バッファが帰還ループ内にあるため、低周波数ではオフセット 電圧や利得の誤差は無視できます。高周波数では、CFを介し て帰還がかかるため、バッファの出力抵抗に影響を与える負 荷容量による位相シフトがループを不安定にすることはありま せん。 VIN RF 20k – A1 LT1007 + CF 100pF A2 LT1010 VOUT –5 CL = 0.33µF 5 0 0 50 100 150 200 TIME (µs) 1010 AI05 CFによって小信号の帯域幅は減少するもののパワー帯域幅 を下回ることはなく、顕著な分離特性が得られます。多くの場 合、帯域幅の減少は、むしろ高周波ノイズまたは不要な信号 をフィルタリングするため有益です。 RF 2k 容量性負荷の分離 下記の反転アンプの回路に、容量性負荷を分離するための 推奨方法を示してあります。非反転アンプの場合も同様に対 処できます。 0 –5 並列接続によって動作が熱的に不安定になることはありませ ん。並列接続されたバッファの一方がもう一方よりも高温に なったとしても、そのバッファの出力およびスタンバイの電力 損失が減少します。 RS CL = 0.068µF 5 – VIN RS 2k A1 LT118A + CF 1nF A2 LT1010 VOUT CL 1010 AI06 フォロワ構成の特長は、小信号帯域幅を減少させることなく 容量性負荷を分離できることです。ただし、高周波数ではバッ ファの出力インピーダンスの影響が現われます。上記の高精 度ユニティ・ゲイン・バッファの帯域幅は、容量性負荷を接続 しない場合は10MHzですが、最大 0.3μFを超えるまであらゆ る負荷容量で安定した動作が得られます。この場合の安定性 もRFCFによって決まります。 この回路は、出力バッファの適用によって、高速オペアンプが いかに使いやすくなるかを示す良い例です。 CL 1010 AI04 1010fe 9 LT1010 アプリケーション情報 積分器 ローパス・アンプは前述のインバータのCF を大きくするだけで 構成できます。ただし、カットオフ周波数より上で増加する閉 ループ出力インピーダンスが問題にならず、オペアンプが加算 点に必要な電流を供給できるという前提が満たされる場合に 限ります。 れます。NTSCの要件への準拠を重視するアプリケーション では、25Ωを介した出力段バイアスの値を小さくすると性能が 向上します。 R2 800Ω C1 15pF – CI A1 HA2625 IIN VIN RF 20k + A2 LT1010 1010 AI09 VOUT R1 100Ω – A1 LT1012 + A2 LT1010 1010 AI07 VOUT CF 500pF 積分コンデンサをバッファ出力からドライブする必要がある場 合、上記の回路を使って容量性負荷を分離できます。先の例 と同様に、大きな容量性負荷に対する安定性はRFCFによっ て決まります。 広帯域アンプ この簡単な回路によって、75Ω出力を1VP-P までドライブする 利得調整可能なビデオ・アンプを実現できます。利得は差動 対で決まり、LT1010は出力段として機能します。帰還は従来 方式で構成されています。ただし、68μFと0.01μFの容量の組 み合わせによって、全ての利得設定でDC 利得が 1に制限さ これはユニティ・ゲイン安定ではない広帯域アンプとバッファ を併用した例です。この場合、大きな容量性負荷を分離する ためにC1は使用できず、C1は負荷容量の限られた範囲に対 して最適値を取ります。 このような回路では、バッファが安定性に問題を及ぼす場合 があります。TO-220 パッケージの場合、バイアス端子とV+ 間 の20Ω 抵抗によって静止電流を増加させることで動作を改善 できます。ミニDIPのデバイスの場合は、並列動作によって改 善する方法もあります。 高周波数ではバッファをA 級動作させることによって容量性 負荷の安定性を改善できます。これには静止電流をブースト し、0.02μFより大きな容量によってバイアス端子とV- の間を バイパスします。 R2 1.6k 15V 8.2k + 25Ω 22µF BIAS 22µF + TYPICAL SPECIFICATIONS 1VP-P INTO 75Ω AT A = 2 0.5dB TO 10MHz 3dB DOWN AT 16MHz AT A = 10 0.5dB TO 4MHz –3dB = 8MHz OUTPUT (75Ω) LT1010 –15V INPUT Q1 PEAKING 5pF to 25pF 900Ω Q2 1k GAIN SET Q1, Q2: 2N3866 5.1k –15V 0.01µF + 68µF – A1 HA2625 INPUT + A2 LT1010 OUTPUT 1010 AI10 R1 400Ω 上記の回路のようにバッファを帰還ループの外に配置するこ とで、大容量の出力コンデンサが帯域幅を狭めるだけで、容 量性負荷を分離できます。オペアンプ入力を基準としたバッ ファのオフセットは、利得分の1に低減されます。負荷抵抗が 既知の場合、利得誤差は出力抵抗の許容差から判断できま す。歪みは低く抑えられます。 1010 AI08 1010fe 10 LT1010 アプリケーション情報 可能性がありますが、これは静止電流ブーストによって最小 化できます。高速に信号を立ち上げるシグナル・ジェネレータ では常に実際のアプリケーションよりも特性が悪く見えます。 R3 800Ω C1 20pF – INPUT + R2 200Ω OUTPUT 1 R5 39Ω A3 LT1010 OUTPUT 2 1010 AI11 OTHER SLAVES 上記の50Ωビデオ・ライン・スプリッタは、一方のバッファに帰 還をかけ、もう一方をスレーブとして使用します。スレーブのオ フセットおよび利得の精度は、マスタとの整合性に依存します。 長いケーブルをドライブする場合、出力に直列抵抗を挿入す ることを検討してください。この抵抗によって利得は低下しま すが、共振負荷となる終端していないラインの影響から帰還 アンプを分離できます。 広帯域アンプを使用する場合は常に、電源バイパス、浮遊容 量、配線長を短くすることに対して特別な配慮が必要です。妥 当な測定結果を得るには、テスト・プローブを通常のグランド・ ピンではなく直接接地することが不可欠です。 LT1010には、標準仕様には明記されていないスルーレートの 制限があります。負のスルーレートはグリッチの影響を受ける トラック・アンド・ホールド ここに示した5MHzのトラック・アンド・ホールド回路はパワー 帯域幅 400kHzで 10Vをドライブします。バッファ付き入力 フォロワが、低抵抗のFETスイッチQ1を介してホールド・コン デンサC4をドライブします。正のホールド・コマンドは、TTLロ ジックによって与えられ、Q3 がスイッチ・ドライバ Q2 へレベル をシフトさせます。A3は出力バッファです。 ホールドするためにゲートが V- にドライブされると、ホールド・ コンデンサから電荷が引き抜かれます。補償する電荷はC3 か らホールド・コンデンサに供給されます。ホールドへのステッ プはR7によって入力レベルとは独立して設定され、 R10によっ てゼロに調整されます。 高速の信号で容量性負荷をドライブする場合、内部の電力 損失がきわめて高くなる可能性があるため、パワー・パッケー ジに封止されたバッファの使用を推奨します。R3によってバッ ファの静止電流を40mAに増加させることで周波数応答が改 善します。 この回路は、高速のデータ収集サンプル・アンド・ホールド回 路としても使用できます。ホールドのドリフトを低減するために A3にはLT1056を使用することを推奨します。このバッファは スルーレートが小さく、通常このアプリケーションでは問題を 起こさないからです。 V+ R3 20Ω + A2 LT1010 A1 LT118A – C1 50pF HOLD R5 1k D1 HP2810 Q3 2N2907 R6 1k A3 LT118A R4 2k Q2 2N2222 D2* 6V A4 LT118A C4 1nF R8 5k C5 10pF R7 200k V– OUTPUT + C3 100pF R2 2k C2 150pF – Q1 2N5432 S D *2N2369 EMITTER BASE JUNCTION – INPUT R1 2k + R1 50Ω R4 39Ω A2 LT1010 A1 HA2625 R9 10k R10 50k R11 6.2k 1010 AI12 1010fe 11 LT1010 アプリケーション情報 電流源 R2 100k 0.01% – A1 LT1012 V2 R4 10Ω 0.1% A2 LT1010 + R3 100k 0.01% IOUT = R2(V2 – V1) R1R4 A1 LT118A + D1 1N457 R1 2k IOUT R3 2Ω A2 LT1010 R4 2k 0.1% – V1 R1 100k 0.01% R2 2k C1 1nF – OUTPUT R5 2k 0.1% A3 LT118A C2 10pF + 出力電流を増加させるためにバッファを使用した、オペアンプ による標準的な電圧 - 電流コンバータを示します。通常のとお り、出力抵抗を大きくするには、帰還抵抗を適切に整合させ る必要があります。出力は双方向です。 D2 1N457 R7 99.8k 0.1% VV 1V/V R6 99.8k 0.1% VI 10mA/V 1010 AI15 1010 AI13 R4 100k 0.01% この回路では、整合抵抗を不要とするために計装アンプを使 用しています。入力は高インピーダンスではないため、オペア ンプのような低インピーダンスのソースによってドライブする 必要があります。出力検出を反転するにはLM163のピン7を 接地し、ピン5をドライブします。 A2 LT1010 IOUT = VIN 6 – 7 A1 LM163 ×10 5 2 R1 10Ω 0.1% VIN 10R1 IOUT 3 + 1010AI14 いずれの回路でも数メガオームの出力抵抗が得られます。 150mAの出力能力を考えると、この値は非常に優秀です。 高周波数の出力特性は、アンプの帯域幅とスルーレートで決 まります。これらの回路はいずれも約 30nFの等価出力容量を 持ちます。 出力電流が電流制限よりも小さい場合、電流レギュレータは D1によってループから切り離されます。この間、D2 が出力の 飽和を防ぎます。瞬間的な短絡が発生した場合も、この出力 クランプ機能のおかげで電流レギュレータはマイクロ秒以内 に、バッファの電流制限から出力電流の制御を引き継ぐこと ができます。 電圧レギュレータ・モードの場合、A1とA2は前述の容量性 負荷分離の手法を用いた、高速の電圧フォロワとして動作し ます。負荷トランジェントからの回復特性や容量性負荷の安 定性はC1によって決まります。回路短絡からはクリーンに復 帰できます。 A3に対して相補的なオペアンプをもう1つ追加すれば双方向 の電流制限が可能になります。 電源スプリッタ 電源電圧の半分のレベルに仮想グランドを設けることで、2 電 源のオペアンプやコンパレータを単一電源で動作させること ができます。ここに示した電源スプリッタは150mAの電流を ソースまたはシンクできます。 出力コンデンサC2は、電流トランジェントを吸収するために必 要なだけ大きな値に設定できます。ソース・インピーダンスが R1 10k 電圧 / 電流レギュレータ この回路は、負荷電流が VI によってプログラムされた値にな るように、出力電圧 VV を制御します。重い負荷に対しては高 精度の電流レギュレータとして機能します。 C3 0.1µF A1 LT1010 C1 1nF R2 10k V+ V+/2 C2 0.01µF 1010 AI16 1010fe 12 LT1010 アプリケーション情報 高いことで発生する可能性がある高周波数での不安定性を 予防するために、バッファに入力コンデンサも使用しています。 5V Q1 2N5486 INPUT 高電流ブースタ 15pF 10k 15V 68pF 10k INPUT 22µF + 0.18Ω 1k Q3 2N3906 33Ω Q1 MJE2955 – LT1056 LT1010 + OUTPUT 100Ω 100Ω Q4 2N3904 –15V + HEAT SINK OUTPUT TRANSISTORS 1k 1010 AI17 22µF –5V 4 Q2 2N2222 10M 100Ω 10k 6 0.01µF A1 LTC1050 7 2000pF –5V 5V 3 0.1µF 2 1k 0.1µF 1010 AI18 定化します。安定化は、フィルタした回路出力を同様にフィル タ処理した入力信号と比較することで実現します。これらの信 号間の差を増幅してQ2のバイアス設定、ひいてはQ1のチャ ネル電流の設定に使用します。これによって、Q1のVGS を、回 路の入力電位と出力電位を一致させるのに必要な電圧に強 制的に設定します。A1に接続された2000pFのコンデンサは ループ安定化のための補償容量です。A1の出力のRCネット ワークは、同出力にQ2のコレクタ– ベース接合を介して高速 エッジがカップリングするのを防止します。A2の出力はQ1の ゲート配線を囲むシールドに帰還され、回路の実効的な入力 容量を1pF 未満になるようにブートストラップします。 利得調整可能な広帯域 FETアンプ 前述の回路に伴う潜在的な欠点は、利得が厳密には1になら ないことです。次のページの図 Aの回路は高速、低バイアス を維持したまま、真のユニティ・ゲイン伝達関数を実現します。 Q2 MJE3055 33Ω OUTPUT 10M – 33Ωの抵 抗 が LT1010の消 費 電 流を検出し、接 地された 100Ωの抵抗が LT1010の負荷になります。33Ωの抵抗に生 じる電圧降下によってQ1とQ2をバイアスします。もう1つの 100Ω 抵抗がローカル帰還ループを閉じ、出力段を安定化し ます。制御アンプ LT1056 への帰還は10kΩの抵抗を介して戻 されます。Q3とQ4 が 0.18Ωの抵抗ユニットの電圧降下を検 出し、約 3.3Aの電流制限を実現します。 B A2 LT1010 + 下記の回路は、3Aの出力電流を得るためにディスクリート出 力段を使用しています。ここに示した構成は、LT1010の出力 電力をクリーンかつ簡単に増加させることができます。ディス ク・ドライブのリニア・アクチュエータ・コイルのような高電流負 荷に適しています。 A 0.18Ω 広帯域 FET 入力安定化バッファ 下図は、高速で高入力インピーダンスの、非常に安定したユ ニティ・ゲイン・バッファです。Q1とQ2によって、簡素で高速 なFET 入力バッファが構成されます。Q1はソース・フォロワと して動作し、Q2 が電流ソース負荷としてドレイン-ソース間の チャネル電流を設定します。LT1010 バッファは、ケーブルその 他の必要な負荷に対するドライブ能力を提供します。通常、こ のような開ループ構成はDC 帰還がないためドリフトが発生し やすくなりますが、LTC®1050 が帰還機能を果たし、回路を安 この回路はQ2 ∼ Q3 段が利得を決める点を除き、ある程度前 述の回路に類似しています。A2 が入力–出力パスをDC 的に 安定させ、A1 がドライブ能力を提供します。A1の出力はQ2 のエミッタに帰還します。1kΩの可変抵抗によって利得を高 精度に1に設定できます。LT1010によって出力段のスルーレー トは100V/μs、 フルパワー帯域幅（1VP-P） は10MHzになります。 -3dB 帯域幅は35MHzを超えます。A=10（例えば、1k 可変抵 抗を50Ωに設定した場合） では、フルパワー帯域幅は10MHz のままで、-3dBポイントが 22MHzまで低下します。 オプションのディスクリート出力段を使用すると、スルーレート は1000V/μsを超え、 フルパワー帯域幅（1VP-P） は18MHzにな ります。-3dB 帯域幅は58MHzです。A=10では、フルパワー帯 域幅を10MHz、-3dBポイントを36MHzにすることができます。 1010fe 13 LT1010 アプリケーション情報 図 Aと図 Bは、両出力段の応答特性です。図 AはLT1010を 使用した場合です （波形 A= 入力、波形 B=出力）。図 Bでは ディスクリート出力段を使用し、若干高速です。いずれの出力 段も、ビデオ・ケーブルまたはデータ・コンバータをドライブす るのに十分すぎる性能を示しています。また、LT1012はあらゆ る条件でDC 安定性を維持しています。 ミニDIP パッケージの熱的検討事項 ミニDIP パッケージは大電力消費を前提に設計されていない ため、熱的に特別な検討が必要です。大きな出力電流が必要 なアプリケーションでは他のパッケージを使用する必要があ ることに注意してください。 利得調整可能な広帯域 FETアンプ 15V 10pF 1k Q1 2N5486 INPUT 470Ω Q2 2N3904 0.01µF Q3 2N3906 15V A B A2 LT1010 OUTPUT 3k 1k 10M 10k 2k 1k GAIN ADJ 300Ω 2N3904 3Ω 50Ω 5.6k 3k 10M A B 3Ω 2N3906 0.1µF –15V + A1 LT1012 3k 1k 0.1µF –15V – 0.002µF 1010 AI19 (A) A = 0.2V/DIV B = 0.2V/DIV (B) A = 0.2V/DIV B = 0.2V/DIV 10ns/DIV 図 A. LT1010を用いた波形 1010 AI20 10ns/DIV 1010 AI21 図 B. ディスクリート出力段を用いた波形 1010fe 14 LT1010 アプリケーション情報 ミニDIP パッケージの一般的な熱計算について以下に詳述し ます。 LT1010を 15Vで動作させた場合、消費電流は4.8mAとなる ため （電源電圧 30V、50 Cの標準値 ― 消費電流のグラフ参 照）、このデバイスの電力損失 PD は次のように計算されます。 (30V)(0.0048A) = 0.144W 接合の温度上昇は次のように計算されます。 (0.144W)(100°C/W ― これはN パッケージのθJA です) = 14.4°C つまり、周囲温度 50 Cで負荷に電流を一切供給していない 場合に接合温度は次の値になります。 14.4°C + 50°C = 64.4°C LT1010を 15Vの電源で動作させ、200Ω 負荷をDC 8Vに ドライブする場合、LT1010の電力損失 PD は次式で計算さ れます。 PD = = (V + ) – VOUT ( VOUT ) RL (15V – 8V )(8V ) = 0.280W 200Ω この場合、LT1010の接合温度は更に(0.280W)(100 C/W) = 28 Cだけ上昇します。 つまり、接合の温度は64.4 C＋28 C = 92.4 Cまで上昇します。 1MHz 動作の例は、N（またはミニDIP） パッケージのさらなる 制約を示します。 15V 動作の場合： 1MHz* 動作でIL = 0の場合のPD = (10mA)(30V) = 0.30W DFN パッケージの熱抵抗 表面実装デバイスの場合、PC 基板とその銅トレースの熱拡散 能力を利用してヒートシンクを実現します。パワー・デバイスが 発生する熱を拡散するのに、銅硬化材とメッキ・スルーホール を利用することもできます。 いくつかの異なった基板寸法と銅面積に対する熱抵抗を以 下の表に示します。いずれも1オンス銅の3/32" FR-4 基板上 の静止空気の条件で測定した値です。 表 1．DFN の熱抵抗測定値 銅面積 表面 裏面 2500 平方 mm 2500 平方 mm 1000 平方 mm 2500 平方 mm 225 平方 mm 2500 平方 mm 100 平方 mm 2500 平方 mm 基板面積 2500 平方 mm 2500 平方 mm 2500 平方 mm 2500 平方 mm 熱抵抗 （接合部 - 周囲間） 40°C/W 45°C/W 50°C/W 62°C/W DFN パッケージの場合、ダイ裏面の露出パッドで測定した接 合 -ケース間熱抵抗（θJC） は7.5 C/Wです。 熱的な制約から、最大電源電圧かつ最大負荷電流による連 続動作は実際的ではありません。最大電源電圧であっても、 過渡的な動作ならば可能です。2500 平方 mmの3/32" FR-4 基板を使用し、1オンスの銅を表面と裏面で最大面積使用し た場合の熱時定数は約 3 秒です。この時定数は熱質量が増 えると （ビアの追加、基板面積の増加、その他の要因）増加し ます。 過渡的な電力ピークが大きいアプリケーションの場合、接合 温度は平均電力損失を用いて計算できます。ただし、デバイス と基板の熱時定数に対してパルス期間が大幅に短い場合に 限ります。 * 消費電流対周波数のグラフを参照 この電力消費によって接合は50 C（この例の周囲温度）から 50 C＋(0.3W)(100 C/W) = 80 Cまで加熱されます。200Ω 負 荷に対して1MHz 信号を2VRMS でドライブした場合は、更に 次式で計算される電力： ⎛ 2V ⎞ PD = ⎜ ⎟ • (15 – 2) = 0.130W ⎝ 200Ω ⎠ が消費され、接合温度は更に(0.130W)(100 C/W) = 13 C 上 昇して、80 C＋13 C = 93 Cになります。 1010fe 15 LT1010 回路図 （保護回路を除く） R6 15Ω Q11 R5 1.5k V+ R10 200Ω R7 300Ω Q18 BIAS Q17 R2 1k Q5 R3 1k Q6 Q7 R4 1k Q21 Q12 R8 1k Q2 Q15 Q4 Q1 R1 4k R11 200Ω C1 30pF Q8 Q3 Q13 Q9 Q19 Q10 Q14 R13 200Ω Q20 R12 3k R14 7Ω OUTPUT Q22 R9 Q16 4k INPUT 1010 SD V– 用語の定義 出力オフセット電圧：入力を接地して測定した出力電圧（両 電源動作） 入力バイアス電流：入力端子からの電流 大信号電圧利得：規定された入力電圧範囲における、入力電 圧変化に対する出力電圧変化の割合 * 出力抵抗：負荷電流の変化に対する、この変化によって発生 する出力電圧の変化の割合 * 出力飽和電圧：出力が制限値まで振幅したときの電圧と、 その振幅側の電源レールとの間の電圧 飽和オフセット電圧：無負荷時の出力飽和電圧 飽和抵抗：無負荷から最大負荷に移行したときの電流変化に 対する、この電流変化によって生じる出力飽和電圧の変化の 割合 * スルーレート：規定された制限値間で入力が遷移したとき に、出力電圧が規定された出力範囲にわたって変化する平均 時間レート バイアス端子電圧：バイアス端子とV+ 間の電圧 消費電流：出力負荷がない状態での、いずれかの電源端子に おける電流 * 熱的効果を最小限に抑えるためにパルス測定（～ 1ms） が必要 1010fe 16 LT1010 パッケージ寸法 DD パッケージ 8 ピン・プラスチック DFN（3mm 3mm） (Reference LTC DWG # 05-08-1698 Rev C) 0.70 ±0.05 3.5 ±0.05 1.65 ±0.05 2.10 ±0.05 (2 SIDES) パッケージの 外形 0.25 ± 0.05 0.50 BSC 2.38 ±0.05 推奨する半田パッドのピッチと寸法 半田付けされない領域には半田マスクを使用する ピン 1 トップマーキング (NOTE 6) 0.200 REF 3.00 ±0.10 (4 SIDES) R = 0.125 TYP 5 0.40 ± 0.10 8 1.65 ± 0.10 (2 SIDES) 0.75 ±0.05 4 0.25 ± 0.05 1 (DD8) DFN 0509 REV C 0.50 BSC 2.38 ±0.10 0.00 – 0.05 露出パッドの底面 NOTE: 1. 図は JEDEC のパッケージ外形 MO-229 のバリエーション （WEED-1） になる予定 2. 図は実寸とは異なる 3. 全ての寸法はミリメートル 4. パッケージ底面の露出パッドの寸法にはモールドのバリを含まない。 モールドのバリは （もしあれば）各サイドで 0.15mm を超えないこと 5. 露出パッドは半田メッキとする 6. 網掛けの部分はパッケージのトップとボトムのピン 1 の位置の参考に過ぎない 1010fe 17 LT1010 パッケージ寸法 N8 パッケージ 8ピンPDIP（細型 0.300 インチ） (Reference LTC DWG # 05-08-1510) .300 – .325 (7.620 – 8.255) .008 – .015 (0.203 – 0.381) ( +.035 .325 –.015 8.255 +0.889 –0.381 ) .045 – .065 (1.143 – 1.651) .065 (1.651) TYP .400* (10.160) MAX .130 ± .005 (3.302 ± 0.127) 8 7 6 5 1 2 3 4 .255 ± .015* (6.477 ± 0.381) .120 (3.048) .020 MIN (0.508) MIN .018 ± .003 .100 (2.54) BSC N8 1002 (0.457 ± 0.076) NOTE: 1. 寸法は インチ ミリメートル * これらの寸法にはモールドのバリまたは突出部を含まない。 モールドのバリまたは突出部は 0.010" （0.254mm） を超えないこと T パッケージ 5ピン・プラスチックTO-220（標準） (Reference LTC DWG # 05-08-1421) .390 – .415 (9.906 – 10.541) .165 – .180 (4.191 – 4.572) .147 – .155 (3.734 – 3.937) DIA .045 – .055 (1.143 – 1.397) .230 – .270 (5.842 – 6.858) .460 – .500 (11.684 – 12.700) .570 – .620 (14.478 – 15.748) .330 – .370 (8.382 – 9.398) .700 – .728 (17.78 – 18.491) .620 (15.75) TYP SEATING PLANE .152 – .202 .260 – .320 (3.861 – 5.131) (6.60 – 8.13) BSC .067 (1.70) .095 – .115 (2.413 – 2.921) .155 – .195* (3.937 – 4.953) .013 – .023 (0.330 – 0.584) .028 – .038 (0.711 – 0.965) .135 – .165 (3.429 – 4.191) * 装着面で測定 T5 (TO-220) 0801 1010fe 18 LT1010 改訂履歴 REV 日付 E 5/11 （改訂履歴は Rev E から開始） 概要 「絶対最大定格」および「ピン配置」のセクションの温度範囲と値を改訂。 「電気的特性」のセクションのNote 2および 4を改訂。 「アプリケーション情報」の「電力損失」、 「ミニDIPパッケージの熱的検討事項」 「DFNパッケージの熱抵抗」の セクションに記載された温度の値を更新 頁番号 2 3 8, 15 1010fe リニアテクノロジー・コーポレーションがここで提供する情報は正確かつ信頼できるものと考えておりますが、その使用に関する責務は 一切負いません。また、ここに記載された回路結線と既存特許とのいかなる関連についても一切関知いたしません。なお、日本語の資料は あくまでも参考資料です。訂正、変更、改版に追従していない場合があります。最終的な確認は必ず最新の英語版データシートでお願いいたします。 19 LT1010 関連製品 製品番号 LT1206 LT1210 LT1795 LT1886 説明 250mA/60MHz 電流帰還アンプ 1.1A/35MHz 電流帰還アンプ デュアル500mA/50MHz 電流帰還アンプ 700MHz/200mAのデュアル・オペアンプ 注釈 900V/μs、優れたビデオ特性 スルーレート900V/μs、大きな容量性負荷に対して安定した動作 IOUT=500mAのADSLドライバ DSLドライバ 1010fe 20 リニアテクノロジー株式会社 〒102-0094 東京都千代田区紀尾井町3-6紀尾井町パークビル8F TEL 03- 5226-7291 ● FAX 03-5226-0268 ● www.linear-tech.co.jp LT 0511 REV E • PRINTED IN JAPAN LINEAR TECHNOLOGY CORPORATION 1991