正誤表 この製品の和文データシートと英語版との間にて、スペックに関連する箇所に差分が発生 しましたので訂正いたします。 この正誤表は、2015 年 9 月 18 日現在、アナログ・デバイセズ株式会社で確認した差分を 記したものです。本資料には、原文のデータシートのコピーを使用しております。文字が見 えにくいなど弊害があるかと存じますが、その場合は原文をご参照下さい。 正誤表作成年月日： 2015 年 9 月 18 日 ADG3308/ADG3308-1 製品名： 対象となる和文データシートのリビジョン(Rev)：Rev.0 訂正箇所： P.1 概要 ADG3308-1 と WLCSP パッケージと EN ピンに関する説明が追記されます。 ADG3308-1 については、20 ボール WLCSP パッケージが採用され、EN ピンは VCCA を基準 としています。 P.3 仕様 ロジック入出力の入力ハイレベル電圧と入力容量が A 側 Y 側両方で変更されております。また、イ ネーブル（EN）に関しても、入力ハイレベル電圧、入力ローレベル電圧、入力容量ともに変更されて おります。修正箇所は、黄色にてハイライトしてあります。 本 社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹 芝サウスタワービル 電話 03（5402）8200 大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大 阪 MT ビル 2 号 電話 06（6350）6868 正誤表 P.6 絶対最大定格 θJA 熱抵抗に関して、20 ボール WLCSP が追加されました。 追加） 20 ボール WLCSP 100℃/W P.7 ピン配置および機能説明 WLCSP に関して追加されました。また、ピン機能の説明も表が改版されました。 本 社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹 芝サウスタワービル 電話 03（5402）8200 大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大 阪 MT ビル 2 号 電話 06（6350）6868 正誤表 P.16 入力駆動条件 記述が以下のように修正されます。 ADG3308/ADG3308-1 を正常に動作させるためには、チャンネル入力を駆動する回路は 3nS 以下の立上り／立下り時間を守る必要があり、また抵抗 6KΩと入力容量との並列インピー ダンスを十分に駆動できる必要があります。 P.19 外形寸法とオーダー・ガイド WLCSP の追加により外形寸法とオーダー・ガイドに追記されました。 本 社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹 芝サウスタワービル 電話 03（5402）8200 大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大 阪 MT ビル 2 号 電話 06（6350）6868 低電圧（1.15∼5.5V） 、8チャンネル 双方向ロジック・レベル変換器 ADG3308 機能ブロック図 双方向のレベル変換 動作電圧：1.15∼5.5V 低静止電流：1μA未満 方向切替えピンなし VCCA アプリケーション 低電圧ASICのレベル変換 スマート・カード・リーダー 携帯電話機とクレードル 携帯通信端末 通信装置 ネットワーク・スイッチおよびルータ ストレージ・システム （SAN/NAS） コンピューティング／サーバ・アプリケーション GPS 携帯POSシステム 低価格シリアル・インターフェース VCCY A1 Y1 A2 Y2 A3 Y3 A4 Y4 A5 Y5 A6 Y6 A7 Y7 A8 Y8 EN GND 04865-001 特長 図1 概要 ADG3308は8チャンネルの双方向ロジック・レベル変換器です。本製品 イネーブル・ピン （EN） は、A側ピンとY側ピンの両方でスリーステート動 は、低電圧DSPコントローラと高電圧デバイスとの間のデータ転送など、 多電圧デジタル・システム・アプリケーションで使用できます。内部アー 作を提供します。ENピンをローレベルにすると、デバイスの両側のピン が高インピーダンス状態になります。ENピンはVCCY電源電圧を基準と キテクチャにより、変換方向を設定するための信号を追加しなくても、双 方向のロジック・レベル変換を実行できます。 し、通常動作ではハイレベルに駆動されます。 ADG3308は小型の20ピンTSSOPパッケージまたは20ピンLFCSPパッケ VCCAに入力された電圧がデバイスのA側のロジック・レベルを設定し、 VCCYの電圧がY側のレベルを設定します。正常動作のためには、VCCA ージを採用しています。電源電圧範囲1.15∼5.5V、拡張温度範囲−40 ∼＋85℃での動作が保証されています。 は常にVCCYより低くする必要があります （VCCA＜VCCY） 。デバイスのA側 に入力されたVCCA互換のロジック信号は、Y側にVCCY互換のレベルと して出力されます。同様に、デバイスのY側に入力されたV CCY互換 のロジック・レベルは、A側にVCCA互換のロジック・レベルとして出力され ます。 製品のハイライト 1. 双方向レベル変換 2. 1.15∼5.5Vの電源電圧範囲で完全動作保証 3. 方向切替えピンなし 4. 20ピンTSSOPパッケージまたは20ピンLFCSPパッケージを採用 アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用 に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いませ ん。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもあ りません。仕様は予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。 日本語データシートは、REVISIONが古い場合があります。最新の内容については、英語版をご参照ください。 ©2005 Analog Devices, Inc. All rights reserved. REV.0 アナログ・デバイセズ株式会社 本 社／東京都港区海岸1-16-1 電話03 （5402）8200 〒105-6891 ニューピア竹芝サウスタワービル （代）〒532-0003 大阪営業所／大阪府大阪市淀川区宮原3-5-36 電話06（6350）6868 新大阪MTビル2号 ADG3308 目次 仕様 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥3 入力駆動条件‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥16 絶対最大定格 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥6 出力負荷条件‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥16 ESDに関する注意 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥6 イネーブル動作‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥16 ピン配置および機能の説明 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥7 電源‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥16 代表的な性能特性 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥8 データレート‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥17 テスト回路‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥12 アプリケーション‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥18 記号の説明‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥15 レイアウトのガイドライン‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥18 動作原理‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥16 外形寸法‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥19 レベル変換器のアーキテクチャ‥‥‥‥‥‥‥‥‥‥‥‥‥16 オーダー・ガイド‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥19 改訂履歴 1/05―Revision 0: Initial Version 2 REV.0 ADG3308 仕様 VCCY＝1.65∼5.5V、VCCA＝1.15V∼VCCY、GND＝0V。特に指定のない限り、すべての仕様はTMIN∼TMAXで規定。 表1 パラメータ ロジック入出力 A側 入力ハイレベル電圧3 入力ローレベル電圧3 出力ハイレベル電圧 出力ローレベル電圧 容量3 リーク電流 Y側 入力ハイレベル電圧3 入力ローレベル電圧3 出力ハイレベル電圧 出力ローレベル電圧 容量3 リーク電流 イネーブル （EN） 入力ハイレベル電圧3 入力ローレベル電圧3 リーク電流 容量3 イネーブル時間3 記号 条件 Min VIHA VCCA = 1.15 V VCCA = 1.2 V to 5.5 V VCCA−0.3 VCCA−0.4 VY = VCCY, IOH = 20 µA, 図28 VY = 0 V, IOL = 20 µA, 図28 f = 1 MHz, EN = 0, 図33 VA = 0 V/VCCA , EN = 0, 図30 VCCA−0.4 V IHA VILA VOHA VOLA CA I LA, HiZ VIHY VILY VOHY VOLY CY ILY, HiZ VIHEN VILEN I LEN C EN t EN スイッチング特性3 3.3V±0.3V≤VCCA≤VCCY、VCCY＝5V±0.5V A→Yレベル変換 伝搬遅延 立上がり時間 立下がり時間 最大データレート チャンネル間スキュー デバイス間スキュー Y→Aレベル変換 伝搬遅延 立上がり時間 立下がり時間 最大データレート チャンネル間スキュー デバイス間スキュー 1.8V±0.15V≤VCCA≤VCCY、VCCY＝3.3V±0.3V A→Y変換 伝搬遅延 立上がり時間 立下がり時間 最大データレート チャンネル間スキュー デバイス間スキュー REV.0 Typ2 Max V 0.4 0.4 9 ±1 VCCY−0.4 0.4 VA = VCCA , IOH = 20 µA, 図29 VA = 0 V, I OL = 20 µA, 図29 f = 1 MHz, EN = 0, 図34 VY = 0 V/VCCY, EN = 0, 図31 単位 VCCY−0.4 0.4 6 ±1 V V V pF µA V V V V pF µA VCCY−0.4 0.4 ±1 VEN = 0 V/VCCY,VA = 0 V, 図32 RS = RT = 50Ω, VA= 0 V/VCCA (A→Y), VY = 0 V/VCCY (Y→A), 図35 V µA pF µs 3 1 1.8 6 2 2 10 3.5 3.5 2 4 3 ns ns ns Mbps ns ns 4 1 7 3 ns ns 3 7 2 3.5 2 ns Mbps ns ns 8 2 2 11 5 5 2 4 4 RS = RT= 50Ω, C L = 50 pF, 図36 t P, A-Y t R, A-Y t F, A-Y DMAX, A-Y t SKEW, A-Y t PPSKEW, A-Y 50 R S = RT = 50Ω, C L = 15 pF, 図37 t P, Y-A t R, Y-A t F, Y-A D MAX, Y-A t SKEW, Y-A t PPSKEW, Y-A 50 R S = RT = 50Ω, CL = 50 pF, 図36 t P, A-Y t R, A-Y t F, A-Y D MAX, A-Y t SKEW, A-Y t PPSKEW, A-Y 50 3 ns ns ns Mbps ns ns ADG3308 パラメータ Y→A変換 伝搬遅延 立上がり時間 立下がり時間 最大データレート チャンネル間スキュー デバイス間スキュー 1.15∼1.3V≤VCCA≤VCCY、VCCY＝3.3V±0.3V A→Y変換 伝搬遅延 立上がり時間 立下がり時間 最大データレート チャンネル間スキュー デバイス間スキュー Y→A変換 伝搬遅延 立上がり時間 立下がり時間 最大データレート チャンネル間スキュー デバイス間スキュー 1.15∼1.3V≤VCCA≤VCCY、VCCY＝1.8V±0.3V A→Y変換 伝搬遅延 立上がり時間 立下がり時間 最大データレート チャンネル間スキュー デバイス間スキュー Y→A変換 伝搬遅延 立上がり時間 立下がり時間 最大データレート チャンネル間スキュー デバイス間スキュー 2.5V±0.2V≤VCCA≤VCCY、VCCY＝3.3V±0.3V A→Y変換 伝搬遅延 立上がり時間 立下がり時間 最大データレート チャンネル間スキュー デバイス間スキュー Y→A変換 伝搬遅延 立上がり時間 立下がり時間 最大データレート チャンネル間スキュー デバイス間スキュー 記号 条件 Min Typ2 Max 単位 5 2 2 8 3.5 3.5 2 3 3 ns ns ns Mbps ns ns 9 3 2 18 5 5 2 5 10 5 2 2 9 4 4 2 4 4 12 7 3 25 12 5 2 5 15 14 5 2.5 35 16 6.5 3 6.5 23.5 7 2.5 2 10 4 5 1.5 2 4 5 1 3 8 4 5 2 3 3 RS = RT = 50Ω, CL = 15 pF, 図37 t P, Y-A t R, Y-A t F, Y-A D MAX, Y-A t SKEW, Y-A t PPSKEW, Y-A 50 RS = RT= 50Ω, C L = 50 pF, 図36 t P, A-Y t R, A-Y t F, A-Y D MAX, A-Y t SKEW, A-Y t PPSKEW, A-Y 40 ns ns ns Mbps ns ns RS = RT =50Ω, C L = 15 pF, 図37 t P, Y-A t R, Y-A t F, Y-A D MAX, Y-A t SKEW, Y-A t PPSKEW,Y-A 40 ns ns ns Mbps ns ns RS= RT = 50Ω, C L = 50 pF, 図36 t P, A-Y t R, A-Y t F, A-Y D MAX, A-Y t SKEW, A-Y t PPSKEW, A-Y 25 ns ns ns Mbps ns ns RS = RT = 50Ω, C L = 15 pF, 図37 t P, Y-A t R, Y-A t F, Y-A DMAX, Y-A t SKEW, Y- A t PPSKEW,Y-A 25 ns ns ns Mbps ns ns R S= RT = 50Ω, C L = 50 pF, 図36 t P, A-Y t R, A-Y t F, A-Y D MAX, A-Y t SKEW, A-Y t PPSKEW, A-Y 60 ns ns ns Mbps ns ns R S= RT = 50Ω, C L = 15 pF, 図37 t P, Y-A t R, Y-A t F, Y-A D MAX, Y-A t SKEW, Y- A t PPSKEW,Y-A 60 4 ns ns ns Mbps ns ns REV.0 ADG3308 パラメータ 電源条件 電源電圧 静止時電源電流 記号 条件 Min VCCA VCCY I CCA VCCA ≤ VCCY 1.15 1.65 I CCY スリーステート・モード時電源電流 1 Bバージョンの温度範囲：−40∼＋85℃ 2 特に指定がない限り、代表値（typ） はTA＝25℃での値。 3 設計により保証。出荷テストは実施していません。 REV.0 I HiZA I HiZY VA = 0 V/VCCA , VY = 0 V/VCCY, VCCA = VCCY = 5.5 V, EN =VCCY VA = 0 V/VCCA, VY = 0 V/VCCY, VCCA = VCCY = 5.5 V, EN =VCCY VCCA = VCCY = 5.5 V, EN = 0 VCCA = VCCY = 5.5 V, EN = 0 5 Typ2 Max 単位 0.17 5.5 5.5 1 V V µA 0.27 1 µA 0.1 0.1 1 1 µA µA ADG3308 絶対最大定格 特に指定のない限り、TA＝25℃。 左記の絶対最大定格を超えるストレスを加えると、デバイスに恒久的な 損傷を与えることがあります。この規定はストレス定格のみを指定するも のであり、この仕様の動作セクションに記載する規定値以上でのデバイ 表2 パラメータ 定格 ス動作を定めたものではありません。デバイスを長時間絶対最大定格状 態に置くと、デバイスの信頼性に影響を与えることがあります。1つのパ GNDに対するVCCA −0.3∼＋7V ラメータでも絶対最大定格を超えるとデバイスに影響を与えます。 GNDに対するVCCY VCCA∼＋7V デジタル入力（A） −0.3∼VCCA＋0.3V デジタル入力（Y） −0.3∼VCCY＋0.3V GNDに対するEN −0.3∼＋7V 動作温度範囲 工業用（Bバージョン） −40∼＋85℃ 保存温度範囲 −65∼＋150℃ ジャンクション温度 150℃ θJA熱抵抗 20ピンTSSOP 78℃/W 20ピンLFCSP 30.4℃/W リード温度（ハンダ処理、10秒） 300℃ 赤外線リフロー時のピーク温度（<20秒） 260℃ 注意 ESD（静電放電） の影響を受けやすいデバイスです。人体や試験機器には4,000Vもの高圧の静電気が容易に蓄積され、検 知されないまま放電されることがあります。本製品は当社独自のESD保護回路を内蔵してはいますが、デバイスが高エネルギ ーの静電放電を被った場合、回復不能の損傷を生じる可能性があります。したがって、性能劣下や機能低下を防止するため、 ESDに対する適切な予防措置を講じることをお勧めします。 6 REV.0 ADG3308 ピン配置および機能説明 A4 5 上面図 （実寸では ありません） A1 VCCA VCCY Y1 Y2 18 Y2 20 19 18 17 16 ADG3308 17 Y3 A2 A3 A4 A5 A6 16 Y4 A5 6 15 Y5 A6 7 14 Y6 A7 8 13 Y7 A8 9 12 Y8 EN 10 11 GND 1 2 3 4 5 ピン1 識別マーク ADG3308 上面図 （実寸では ありません） 6 7 8 9 10 A3 4 19 Y1 A7 A8 EN GND Y8 A2 3 04865-002 A1 20 VCCY 2 図2. 20ピンTSSOP 15 Y3 14 Y4 13 Y5 12 Y6 11 Y7 04865-003 VCCA 1 図3. 20ピンLFCSP 露出パッドはGNDに接続するか、 フローティングのままにしてください。 このパッドをVCCAまたはVCCYに接続することはできません。 表3. ピン機能の説明 TSSOP 1 ピン番号 LFCSP 記号 説明 19 VCCA A1∼A8のI/Oピンに対する電源電圧入力（1.15V≤VCCA<VCCY） 2 20 A1 VCCAを基準とするA1入出力 3 1 A2 VCCAを基準とするA2入出力 4 2 A3 VCCAを基準とするA3入出力 5 3 A4 VCCAを基準とするA4入出力 6 4 A5 VCCAを基準とするA5入出力 7 5 A6 VCCAを基準とするA6入出力 8 6 A7 VCCAを基準とするA7入出力 9 7 A8 VCCAを基準とするA8入出力 10 8 EN アクティブ・ハイのイネーブル入力 11 9 GND グラウンド 12 10 Y8 VCCYを基準とするY8入出力 13 11 Y7 VCCYを基準とするY7入出力 14 12 Y6 VCCYを基準とするY6入出力 15 13 Y5 VCCYを基準とするY5入出力 16 14 Y4 VCCYを基準とするY4入出力 17 15 Y3 VCCYを基準とするY3入出力 18 16 Y2 VCCYを基準とするY2入出力 19 17 Y1 VCCYを基準とするY1入出力 20 18 VCCY Y1∼Y8 のI/Oピンに対する電源電圧入力（1.65V≤VCCY ≤5.5V） REV.0 7 ADG3308 代表的な性能特性 3.0 1.0 TA = 25°C 1チャンネル 0.9 CL = 50pF 2.5 0.8 VCCA = 3.3V, VCCY = 5V 0.7 2.0 0.6 ICCY (mA) ICCA (mA) TA = 25°C 1チャンネル CL = 15pF 0.5 0.4 VCCA = 1.8V, VCCY = 3.3V 0.3 VCCA = 3.3V, VCCY = 5V 1.5 1.0 VCCA = 1.8V, VCCY = 3.3V 0.2 0.5 0.1 VCCA = 1.2V, VCCY = 1.8V 5 10 15 20 25 30 35 データレート （Mbps） 40 45 50 0 0 5 20 25 30 35 40 45 50 図7. データレート 対 ICCY（Y→Aレベル変換） 1.6 TA = 25°C 1チャンネル CL = 50pF 9 15 データレート （Mbps） 図4. データレート 対 ICCA（A→Yレベル変換） 10 10 04865-007 0 VCCA = 1.2V, VCCY = 1.8V 04865-004 0 TA = 25°C 1チャンネル VCCA = 1.2V VCCY = 1.8V 1.4 8 20Mbps 1.2 7 ICCY (mA) 5 4 0.8 10Mbps 0.6 VCCA = 1.8V, VCCY = 3.3V 3 1.0 0.4 5Mbps 2 VCCA = 1.2V, VCCY = 1.8V 1 0 5 10 15 20 25 30 35 データレート （Mbps） 40 45 50 0 13 63 73 TA = 25°C 1チャンネル VCCA = 1.2V VCCY =1.8V 0.9 0.8 0.7 ICCA (mA) 2.0 1.5 1.0 0.6 20Mbps 0.5 0.4 0.3 VCCA = 1.8V, VCCY = 3.3V 10Mbps 5Mbps 0.2 0.5 VCCA = 1.2V, VCCY = 1.8V 0 5 10 15 20 25 30 35 40 0.1 45 データレート （Mbps） 50 1Mbps 0 04865-006 ICCA (mA) 53 1.0 VCCA = 3.3V, VCCY = 5V 0 43 図8. Yピンの容量性負荷 対 ICCY A→Y（1.2V→1.8V） レベル変換 TA = 25°C 1チャンネル CL = 15pF 2.5 33 容量性負荷（pF） 図5. データレート 対 ICCY（A→Yレベル変換） 3.0 23 04865-012 1Mbps 04865-005 0 0.2 13 図6. データレート 対 ICCA（Y→Aレベル変換） 23 33 43 容量性負荷（pF） 53 04865-013 ICCY (mA) VCCA = 3.3V, VCCY = 5V 6 図9. Aピンの容量性負荷 対 ICCA Y→A（1.8V→1.2V） レベル変換 8 REV.0 ADG3308 9 7 TA = 25°C 1チャンネル VCCA = 1.8V VCCY = 3.3V 8 7 TA = 25°C 1チャンネル 6 VCCA = 3.3V VCCY = 5V 50Mbps 50Mbps 5 ICCA (mA) ICCY (mA) 6 5 30Mbps 4 4 30Mbps 3 20Mbps 3 20Mbps 2 2 10Mbps 10Mbps 1 1 33 43 53 容量性負荷（pF） 63 0 13 04865-016 23 73 53 10 TA = 25°C 9 1チャンネル データレート = 50kbps 8 TA = 25°C 1チャンネル VCCA = 1.8V VCCY = 3.3V 立上がり時間（ns） 3.5 ICCA (mA) 43 図13. Aピンの容量性負荷 対 ICCA Y→A（5V→3.3V） レベル変換 5.0 4.0 33 容量性負荷（pF） 図10. Yピンの容量性負荷 対 ICCY A→Y（1.8V→3.3V） レベル変換 4.5 23 04865-021 5Mbps 5Mbps 0 13 50Mbps 3.0 2.5 2.0 30Mbps 1.5 VCCA = 1.2V, VCCY = 1.8V 7 6 5 4 VCCA = 1.8V, VCCY = 3.3V 3 20Mbps 1.0 2 VCCA = 3.3V, VCCY = 5V 10Mbps 0.5 5Mbps 23 33 容量性負荷（pF） 43 53 0 13 04865-017 0 13 図11. Aピンの容量性負荷 対 ICCA Y→A（3.3V→1.8V） レベル変換 23 33 43 53 容量性負荷（pF） 63 73 04865-023 1 図14. Yピンの容量性負荷 対 立上がり時間（A→Yレベル変換） 4.0 12 TA = 25°C 1チャンネル VCCA = 3.3V 10 V CCY = 5V TA = 25°C 1チャンネル 3.5 データレート = 50kbps 50Mbps VCCA = 1.2V, VCCY = 1.8V 3.0 立下がり時間（ns） ICCY (mA) 8 30Mbps 6 20Mbps 4 2.5 VCCA = 1.8V, VCCY = 3.3V 2.0 1.5 VCCA = 3.3V, VCCY = 5V 1.0 10Mbps 2 0.5 23 33 43 53 63 容量性負荷（pF） 73 0 04865-020 0 13 図12. Yピンの容量性負荷 対 ICCY A→Y（3.3V→5V） レベル変換 REV.0 13 23 33 43 53 容量性負荷（pF） 63 73 04865-024 5Mbps 図15. Yピンの容量性負荷 対 立下がり時間（A→Yレベル変換） 9 ADG3308 12 10 TA = 25°C 9 1チャンネル データレート = 50kbps 伝搬遅延（ns） 5 4 8 6 VCCA = 1.8V, VCCY = 3.3V 4 VCCA = 1.8V, VCCY = 3.3V 2 2 1 VCCA = 3.3V, VCCY = 5V 18 23 28 33 38 43 48 53 容量性負荷（pF） 0 13 04865-025 0 13 23 33 43 53 63 73 容量性負荷（pF） 04865-028 VCCA = 3.3V, VCCY = 5V 図19. Yピンの容量性負荷 対 伝搬遅延（tPHL） （A→Yレベル変換） 図16. Aピンの容量性負荷 対 立上がり時間 （Y→Aレベル変換） 4.0 9 TA = 25°C 1チャンネル データレート = 50kbps 3.5 8 TA = 25°C 1チャンネル データレート = 50kbps 7 3.0 VCCA = 1.2V, VCCY = 1.8V 6 VCCA = 1.2V, VCCY = 1.8V 2.0 伝搬遅延（ns） 2.5 VCCA = 1.8V, VCCY = 3.3V 1.5 5 4 3 VCCA = 1.8V, VCCY = 3.3V VCCA = 3.3V, VCCY = 5V 1.0 2 0.5 VCCA = 3.3V, VCCY = 5V 1 13 18 23 28 33 38 容量性負荷（pF） 43 48 53 0 13 04865-026 0 18 23 28 33 38 43 48 53 容量性負荷（pF） 04865-029 立上がり時間（ns） VCCA = 1.2V, VCCY = 1.8V 6 3 立下がり時間（ns） VCCA = 1.2V, VCCY = 1.8V 10 8 7 データレート = 50kbps TA = 25°C 1チャンネル 図20. Aピンの容量性負荷 対 伝搬遅延（tPLH） （Y→Aレベル変換） 図17. Aピンの容量性負荷 対 立下がり時間 （Y→Aレベル変換） 14 9 TA = 25°C 1チャンネル 8 データレート = 50kbps TA = 25°C 1チャンネル 12 データレート = 50kbps VCCA = 1.2V, VCCY = 1.8V VCCA = 1.2V, VCCY = 1.8V 7 伝搬遅延（ns） 8 6 VCCA = 1.8V, VCCY = 3.3V 6 5 4 VCCA = 1.8V, VCCY = 3.3V 3 4 1 23 33 43 53 容量性負荷（pF） 63 73 0 13 18 23 28 33 38 容量性負荷（pF） 43 48 53 04865-030 0 13 VCCA = 3.3V, VCCY = 5V 2 VCCA = 3.3V, VCCY = 5V 2 04865-027 伝搬遅延（ns） 10 図21. Aピンの容量性負荷 対 伝搬遅延（tPHL） （Y→Aレベル変換） 図18. Yピンの容量性負荷 対 伝搬遅延（tPLH） （A→Yレベル変換） 10 REV.0 ADG3308 04860-037 400mV/DIV 図22. Y出力のアイダイアグラム（1.2→1.8Vレベル変換、25Mbps） 200mV/DIV 図25. A出力のアイダイアグラム（3.3→1.8Vレベル変換、50Mbps） TA = 25°C データレート = 50Mbps CL = 50pF 1チャンネル CL = 50pF 1チャンネル 5ns/DIV 04860-038 TA = 25°C データレート = 25Mbps 1V/DIV 図23. A出力のアイダイアグラム（1.8→1.2Vレベル変換、25Mbps） 500mV/DIV 3ns/DIV TA = 25°C データレート = 50Mbps CL = 15pF 1チャンネル CL = 50pF 1チャンネル 800mV/DIV 図24. Y出力のアイダイアグラム（1.8→3.3Vレベル変換、50Mbps） REV.0 3ns/DIV 図26. Y出力のアイダイアグラム（3.3→5Vレベル変換、50Mbps） 04860-039 TA = 25°C データレート = 50Mbps 3ns/DIV 04860-041 5ns/DIV 3ns/DIV 04860-042 400mV/DIV 04860-040 TA = 25°C データレート = 50Mbps CL = 15pF 1チャンネル TA = 25°C データレート = 25Mbps CL = 50pF 1チャンネル 図27. A出力のアイダイアグラム、 （5→3.3Vレベル変換、50Mbps） 11 ADG3308 テスト回路 VCCA EN ADG3308 VCCY 0.1µF 0.1µF A Y EN ADG3308 VCCA VCCY 0.1µF K2 0.1µF K1 GND IOH A K Y A IOL 図31. Yピンのスリーステート・リーク電流 図28. AピンのVOH/VOL電圧 ADG3308 VCCA EN VCCY 0.1µF ADG3308 0.1µF VCCA K2 Y A 04865-046 04865-043 GND VCCY 0.1µF 0.1µF Y A K1 GND K EN IOH A GND 04865-044 04865-047 IOL 図29. YピンのVOH/VOL電圧 VCCA ADG3308 EN VCCA VCCY 0.1µF A 図32. ENピンのリーク電流 ADG3308 EN VCCY 0.1µF A Y A Y K 容量計 GND 04865-048 04865-045 GND 図30. Aピンのスリーステート・リーク電流 図33. Aピンの容量 12 REV.0 ADG3308 EN ADG3308 VCCA VCCY A Y 容量計 04865-049 GND 図34. Yピンの容量 A-Y方向 VCCA 0.1µF VCCY ADG3308 + 10µF + 10µF 0.1µF 1MΩ A VA K1 Y VY K2 50pF 1MΩ 信号源 EN Z0 = 50Ω RS GND VEN 50Ω RT 50Ω Y-A方向 VCCA 0.1µF VCCY ADG3308 + 10µF + 10µF 0.1µF 1MΩ K1 A VA Y VY K2 15pF 1MΩ 信号源 EN Z0 = 50Ω RS 50Ω GND VEN RT 50Ω VEN VCCY tEN1 0V VCCA/VCCY VA/VY 0V VCCY/VCCA 90% VY/VA VCCY tEN2 0V VA/VY VCCA/VCCY 0V VCCY/VCCA VY/VA 10% 0V 注 1.tENは、A-Y方向およびY-A方向の両方向でtEN1とtEN2のうちの いずれか大きい方。 図35. イネーブル時間 REV.0 13 04860-050 VEN 0V ADG3308 EN ADG3308 VCCA 信号源 0.1µF ADG3308 VCCY + 10µF VCCA + 10µF 0.1µF + 0.1µF RS 50Ω Z0 = 50Ω V A A Y VY VA RT 50Ω 10µF + 10µF 0.1µF Y A 50pF VY Z0 = 50Ω 信号源 RS 50Ω RT 50Ω 15pF GND EN VCCY GND VA VY 50% 50% VA tR,A-Y 04865-051 tF,A-Y tP,Y-A tP,Y-A 90% 50% 10% tF,Y-A 図36. スイッチング特性（A→Yレベル変換） tR,Y-A 04865-052 tP,A-Y tP,A-Y VY 90% 50% 10% 図37. スイッチング特性（Y→Aレベル変換） 14 REV.0 ADG3308 記号の説明 表4 記号 説明 VIHA ロジック入力ハイレベル電圧、ピンA1∼A8 VILA ロジック入力ローレベル電圧、ピンA1∼A8 VOHA ロジック出力ハイレベル電圧、ピンA1∼A8 VOLA ロジック出力ローレベル電圧、ピンA1∼A8 CA ピンA1∼A8で測定した容量（EN＝0） ILA, HiZ EN＝0（ピンA1∼A8が高インピーダンス状態） のときのピンA1∼A8のリーク電流 VIHY ロジック入力ハイレベル電圧、ピンY1∼Y8 VILY ロジック入力ローレベル電圧、ピンY1∼Y8 VOHY ロジック出力ハイレベル電圧、ピンY1∼Y8 VOLY ロジック出力ローレベル電圧、ピンY1∼Y8 CY ピンY1∼Y8で測定した容量（EN＝0） ILY, HiZ EN＝0（ピンY1∼Y8が高インピーダンス状態） のときのピンY1∼Y8のリーク電流 VIHEN ENピンのロジック入力ハイレベル電圧 VILEN ENピンのロジック入力ローレベル電圧 CEN ENピンで測定した容量 ILEN イネーブル （EN） ピンのリーク電流 tEN ピンA1∼A8/Y1∼Y8のスリーステート・イネーブル時間 tP, A-Y 伝搬遅延、A→Y方向ロジック・レベル変換時 tR, A-Y 立上がり時間、A→Y方向ロジック・レベル変換時 tF, A-Y 立下がり時間、A→Y方向ロジック・レベル変換時 DMAX, A-Y 表1に規定した駆動条件および負荷条件における、A→Y方向ロジック・レベル変換時の保証データレート tSKEW, A-Y A→Y方向ロジック・レベル変換時の、任意の2チャンネル間の伝搬遅延差 tPPSKEW, A-Y A→Y方向変換時の、異なるデバイスの同じチャンネル間（同じ駆動／負荷条件） の伝搬遅延差 tP, Y-A 伝搬遅延、Y→A方向ロジック・レベル変換時 tR, Y-A 立上がり時間、Y→A方向ロジック・レベル変換時 tF, Y-A 立下がり時間、Y→A方向ロジック・レベル変換時 DMAX, Y-A 表1に規定した駆動条件および負荷条件における、Y→A方向ロジック・レベル変換時の保証データレート tSKEW, Y-A Y→A方向ロジック・レベル変換時の任意の2チャンネル間の伝搬遅延差 tPPSKEW, Y-A Y→A方向変換時の、異なるデバイスの同じチャンネル間（同じ駆動／負荷条件） の伝搬遅延差 VCCA VCCA電源電圧 VCCY VCCY電源電圧 ICCA VCCA電源電流 ICCY VCCY電源電流 IHiZA スリーステート・モード （EN＝0）時のVCCA電源電流 IHiZY スリーステート・モード （EN＝0）時のVCCY電源電流 REV.0 15 ADG3308 動作原理 ADG3308レベル変換器は、多電源電圧を使用したシステムでデータ転 送を行う際に必要となるレベル・シフトを可能にします。このデバイスは 入力駆動条件 ADG3308を正常に動作させるためには、チャンネル入力を駆動する回 路の出力インピーダンスを150Ω以下、かつ最小電流駆動能力を36mA を必要とします。これらの電源 2種類の電源VCCAとVCCY（VCCA≤VCCY） は、デバイスの両側のロジック・レベルを設定します。A側ピンを駆動す ると、デバイスはVCCA互換のロジック・レベルをVCCY互換のロジック・レ にする必要があります。 ベルに変換してY側ピンに出力します。デバイスは双方向変換が可能な ため、同様にY側ピンを駆動すると、VCCY互換のロジック・レベルがVCCA 出力負荷条件 互換のロジック・レベルに変換されてA側ピンに出力されます。EN＝0の ADG3308レベル変換器は、CMOS互換負荷を駆動するように設計され ています。電流駆動能力を必要とする場合は、出力と負荷の間にバッ とき、A1∼A8およびY1∼Y8の各ピンはスリーステートになります。ENを ハイレベルにすると、ADG3308は通常動作モードになり、レベル変換を ファを挿入することを推奨します。 実行します。 イネーブル動作 レベル変換器のアーキテクチャ ADG3308はイネーブル （EN） ピンを使用することによって、A側とY側の I/Oピンでスリーステートにすることができます （表5） 。 ADG3308は双方向の8チャンネルから構成され、各チャンネルでA→Y 方向またはY→A方向のロジック・レベル変換を行うことができます。こ のデバイスは、優れたスイッチング特性を保証するワンショット・アクセラ 表5. レータ・アーキテクチャを採用しています。図38に、双方向チャンネルの 簡略ブロック図を示します。 VCCA EN Y I/Oピン A I/Oピン 0 Hi-Z1 Hi-Z1 1 通常動作2 通常動作2 VCCY T1 T2 6kΩ U1 P A 真理値表 U2 ワンショット・ジェネレータ 1 ハイ・インピーダンス状態 2 通常動作でADG3308がレベル変換を実行 EN＝0のとき、ADG3308はスリーステート・モードになります。このモード では、VCCA電源とVCCY電源の消費電流が減少し、省電力が可能にな Y N ります。これは特に、バッテリ駆動のシステムでは重要です。EN入力ピ ンは、VCCY互換のロジック・レベルでのみ駆動可能です。 T4 U4 U3 電源 T3 ADG3308が正常に動作するためには、VCCAに印加される電圧が常に 04865-053 6kΩ VCCYに印加される電圧に等しいか、それよりも低くする必要があります。 図38. 1チャンネルの簡略ブロック図 この条件を満たすためのパワーアップ・シーケンスとして、VCCYを先に立 ち上げ、その後にVCCAを立ち上げることを推奨します。ADG3308は、両 A→Y方向のロジック・レベル変換はレベル変換器 （U1） とインバータ （U2） 電源電圧が公称値に到達しなければ正常に動作しません。パワーアッ プ時に、VCCA電源からの電流が大幅に増加するためにVCCAがVCCYよ を使って実行し、Y→A方向の変換はインバータU3とU4を使って実行し り高くなってしまうようなシステムで、このデバイスを使用することは推奨 できません。最適性能を得るためには、デバイスのできるだけ近くでVCCA ます。ワンショット・ジェネレータは、チャンネルのA側またはY側で発生す る立上がりまたは立下がりエッジを検出し、狭いパルスを出力します。こ ピンとVCCYピンをGNDにデカップリングする必要があります。 のパルスは、立上がりエッジに対してはPMOSトランジスタ （T1とT2） を、 立下がりエッジに対してはNMOSトランジスタ （T3とT4） を、それぞれター ンオンさせます。これにより、容量性負荷の充電／放電が速くなり、その 結果立上がり時間と立下がり時間が高速化します。 （VCCAま 未使用チャンネル （AまたはY） の入力は、対応するVCCレール たはVCCY） またはGNDに接続します。 16 REV.0 ADG3308 データレート デバイスの動作を保証する最大データレートは、VCCAおよびVCCYの電 源電圧の組合わせと負荷容量の関数になります。この最大データレート はデバイスに入力できる方形波の最大周波数から求められます。最大 周波数は出力でVOHレベルとVOLレベルを満たし、かつ最大ジャンクシ ョン温度を超えないように考慮されています （ 「絶対最大定格」 を参照） 。 （A→Y 表6に、VCCA電源とVCCY電源の各組合わせに対して、両方向で またはY→Aのレベル変換）ADG3308が動作できる保証データレートを 示します。 表6. 保証データレート （Mbps）1 VCCY VCCA 1 1.8V （1.65∼1.95V） 2.5V （2.3∼2.7V） 3.3V （3.0∼3.6V） 5V （4.5∼5.5V） 1.2V（1.15∼1.3V） 25 30 40 40 1.8V（1.65∼1.95V） ― 45 50 50 2.5V（2.3∼2.7V） ― ― 60 50 3.3V（3.0∼3.6V） ― ― ― 50 5V（4.5∼5.5V） ― ― ― ― A→Y方向の変換の場合は負荷容量として50pF、Y→A方向の場合は15pFを使用。 REV.0 17 ADG3308 アプリケーション ADG3308は、異なる電源電圧で動作するためにロジック・レベル変換が 必要となるデジタル回路向けに設計されています。電圧の低いロジック はデータバスを他のデバイスと競合することなく共用できます。図40に、 3.3Vのマイクロプロセッサと1.8Vのペリフェラル・デバイスをこのスリース 信号はA側ピンに、電圧の高いロジック信号はY側ピンにそれぞれ接続 テ ート 機 能 を 使 っ て 接 続 す る ア プ リ ケ ー シ ョン を 示 し します。ADG3308は8チャンネルすべてでA→YまたはY→Aの両方向 のレベル変換が可能となるので、各方向のレベル変換用ICが不要にな ます。 100nF 同じデバイス上で双方向のデータフローを同時に行うこともできます。た VCCY 3.3V とえば、2つのチャンネルでA→Y方向の変換を行うと同時に、他の 2つのチャンネルでY→A方向の変換を行うことができます。このために、 マイクロプロセッサ/ マイクロコントローラ/ DSP 方向信号に対するタイミングが不要になることから設計が簡素化され、 レベル変換に使用するICの数も削減されます。 GND 図39に、3.3Vのマイクロプロセッサと1.8Vのペリフェラル・デバイスとの 間で8ビット・バスを使ってデータの読出し／書込みが可能となるアプリ ケーションを示します。 100nF A1 I/OL 1 I/OH2 Y2 A2 I/OL 2 I/OH3 Y3 A3 I/OL 3 I/OH4 Y4 A4 I/OL 4 I/OH5 Y5 A5 I/OL 5 I/OH6 Y6 A6 I/OL 6 I/OH7 Y7 A7 I/OL 7 I/OH8 Y8 A8 I/OL 8 EN GND GND CS ADG3308 100nF 100nF 100nF マイクロプロセッサ/ マイクロコントローラ/ DSP I/OH1 Y1 A1 I/OL1 I/OH2 Y2 A2 I/OL2 A3 I/OL3 A4 I/OL4 I/OH3 Y3 I/OH4 Y4 I/OH5 Y5 A5 I/OL5 I/OH6 Y6 A6 I/OL6 I/OH7 Y7 A7 I/OL7 I/OH8 Y8 A8 I/OL8 EN GND GND ADG3308 ペリフェラル・ デバイス 1.8V A1 I/OL 1 Y2 A2 I/OL 2 A3 I/OL 3 A4 I/OL 4 Y5 A5 I/OL 5 Y6 A6 I/OL 6 Y7 A7 I/OL 7 Y8 A8 I/OL 8 EN GND GND ADG3308 ペリフェラル・ デバイス2 図40. スリーステート機能を使用した1.8Vと3.3Vとの間の レベル変換回路 レイアウトのガイドライン すべての高速デジタルICの場合と同様に、回路全体の性能において PCボードのレイアウトがきわめて重要となります。高速信号の場合、適切 な電源バイパスとリターン・パスが得られるように注意が必要です。各 04860-055 GND 1.8V VCCA Y1 Y3 VCCA ペリフェラル・ デバイス1 100nF Y4 VCCY 1.8V Y1 VCCY 3.3V VCCA I/OH1 04860-055 ります。内部アーキテクチャにより、ADG3308は変換方向を設定するた めの信号を追加しなくても、双方向のレベル変換を実行できます。また、 （VCCAとVCCY） は、等価直列抵抗（ESR） と等価直列インダクタ VCCピン ンス （ESL） が小さいコンデンサをVCCAピンとVCCYピンのできるだけ近く 図39. 1.8Vと3.3Vとの間の8ビット・レベル変換回路 に配置してバイパスする必要があります。高速信号パターンの寄生イン マイクロプロセッサと複数のペリフェラル・デバイスとの間でレベル変換 ダクタンスは、大きなオーバーシュートを発生させることがあります。この 影響は、パターンを短くすることにより軽減できます。できるだけ広い面積 が必要なアプリケーションの場合、EN＝0に設定することでADG3308の I/Oピンをスリーステートにすることができます。この機能により、ADG3308 をもつグラウンド・プレーンをリターン・パス （GND） として使用することを 推奨します。 18 REV.0 ADG3308 6.60 6.50 6.40 0.60 MAX 4.00 BSC SQ 20 11 0.60 MAX 4.50 4.40 4.30 ピン1 識別マーク 1 ピン1 平坦性 0.10 （底面図） 11 10 0.75 0.55 0.35 12° MAX 1.20 MAX 0.15 0.05 0.30 0.19 0.20 0.09 8° 0° 実装面 1.00 0.85 0.80 0.75 0.60 0.45 実装面 6 0.20 REF 5 0.25 MIN 0.80 MAX 0.65 TYP 0.30 0.23 0.18 0.05 MAX 0.02 NOM 0.50 BSC 2.25 2.10 SQ 1.95 露出パッド 10 0.65 BSC 20 1 16 15 3.75 BCS SQ 上面図 6.40 BSC ピン1 識別マーク 平坦性 0.08 JEDEC規格MO-220-VGGD-1に準拠 JEDEC規格MO-153ACに準拠 図41. 20ピン薄型シュリンク・スモール・アウトライン・パッケージ［TSSOP］ （RU-20） 寸法単位：mm 図42. 20ピン・リード・フレーム・チップ・スケール・パッケージ［LFCSP］ （CP-20） 寸法単位：mm オーダー・ガイド 1 製品モデル 温度範囲 パッケージ パッケージ・オプション ADG3308BRUZ1 −40∼＋85℃ 20ピン薄型シュリンク・スモール・アウトライン・パッケージ RU-20 ADG3308BRUZ-REEL1 −40∼＋85℃ 20ピン薄型シュリンク・スモール・アウトライン・パッケージ RU-20 ADG3308BRUZ-REEL71 −40∼＋85℃ 20ピン薄型シュリンク・スモール・アウトライン・パッケージ RU-20 ADG3308BCPZ1 −40∼＋85℃ 20ピン・リード・フレーム・チップ・スケール・パッケージ CP-20 ADG3308BCPZ-REEL1 −40∼＋85℃ 20ピン・リード・フレーム・チップ・スケール・パッケージ CP-20 ADG3308BCPZ-REEL71 −40∼＋85℃ 20ピン・リード・フレーム・チップ・スケール・パッケージ CP-20 Zは鉛フリー製品 REV.0 19 D04865-0-1/05(0)-J TDS08/2005/PDF 外形寸法