CY14B108L CY14B108N 8M ビ ッ ト (1024K × 8/512K × 16) nvSRAM 8M ビ ッ ト (1024K × 8/512K × 16) nvSRAM 特長 ■ 20ns、 25ns、 45ns のア ク セス時間 ■ 1024K × 8 (CY14B108L) または 512K ×16 (CY14B108N) と し て メ モ リ を内部的に編成 ■ 小容量の コ ンデンサだけで電源切断時の自動 STORE 処理を 実行 ■ QuantumTrap不揮発性要素へのSTORE処理は ソ フ ト ウ ェ ア、 デバイ ス ピ ン、 または電源切断時の AutoStore によ り 開始 ■ SRAMへのRECALL 処理は ソ フ ト ウ ェ ア または電源投入によ り 開始 ■ 回数に制限のない読み出 し 、 書き込み、 RECALL サイ ク ル ■ QuantumTrap に対する 100 万回の STORE サイ クル ■ 20 年のデー タ 保持期間 ■ 3V (+20%、 –10%) の単一電源で動作 ■ 産業用温度範囲 ■ パ ッ ケージ ❐ 44 ピ ン／ 54 ピ ン小型薄型パ ッ ケージ (TSOP) タ イ プ II ❐ 48 ボール微細ピ ッ チ ボール グ リ ッ ド ア レ イ (FBGA) ■ 鉛フ リ ーおよび特定有害物質使用制限 (RoHS) に準拠 機能の詳細 サイ プ レ スの CY14B108L/CY14B108N は、 メ モ リ セルご と に 不揮発性要素を組み込んだ高速ス タ テ ィ ッ ク RAM (SRAM) で す。 この メ モ リ は 1024K バイ ト ×8 ビ ッ ト または 512K ワー ド ×16 ビ ッ ト で構成 さ れています。組み込み型不揮発性素子には、 世界最高級の信頼性 を 備 え た 不揮発性 メ モ リ を 実現す る QuantumTrap 技術を採用 し ています。回数に制限のない読み出 し と 書き込みを SRAM で可能にする一方、不揮発性デー タ を不 揮発性素子に独立 し て保持で き る よ う に し ています。 SRAM か ら不揮発性要素へのデー タ 転送 (STORE 処理 ) は、 電源切断時 に自動的に実行 さ れます。 電源投入時には、 不揮発性 メ モ リ か ら SRAM にデー タ が復元 さ れます (RECALL 処理 )。STORE と RECALL 両方の処理はソ フ ト ウ ェ ア制御で も 実行する こ と がで き ます。 すべての関連資料の一覧については、 こ こ を ク リ ッ ク し て く だ さ い。 論理ブ ロ ッ ク 図 [1、 2、 3] Quatrum Trap 2048 X 2048 X 2 A0 A1 A2 A3 A4 A5 A6 A7 A8 A17 A18 A19 R O W STORE VCC VCAP POWER CONTROL RECALL D E C O D E R STATIC RAM ARRAY 2048 X 2048 X 2 STORE/RECALL CONTROL SOFTWARE DETECT HSB A14 - A2 DQ0 DQ1 DQ2 DQ3 DQ4 DQ5 DQ6 DQ7 DQ8 DQ9 DQ10 DQ11 I N P U T B U F F E R S COLUMN I/O OE COLUMN DEC WE DQ12 DQ13 CE DQ14 BLE A9 A10 A11 A12 A13 A14 A15 A16 DQ15 BHE Cypress Semiconductor Corporation 文書番号 : 001-95851 Rev. ** • 198 Champion Court • San Jose, CA 95134-1709 • 408-943-2600 改訂日 2015 年 4 月 10 日 CY14B108L CY14B108N エ ラ ッ タ : AutoStore デ ィ ス エーブル機能はデバイ スで正常に動き ません。 詳細については、 24 ページの エ ラ ッ タ を参照 し て く だ さ い。 詳細情報は、 エ ラ ッ タ の ト リ ガー条件、 影響の範囲、 可能な回避方法、 シ リ コ ン チ ッ プの リ ビ ジ ョ ンの適用可能性な ど を含んでいます。 目次 ピ ン配置 ............................................................................. 3 ピ ン機能 ............................................................................. 4 デバイ スの動作 .................................................................. 5 SRAM 読み出 し ........................................................... 5 SRAM 書き込み ........................................................... 5 AutoStore 処理 ............................................................ 5 ハー ド ウ ェ ア STORE 処理 ......................................... 5 ハー ド ウ ェ ア RECALL ( 電源投入 ) ............................ 6 ソ フ ト ウ ェ ア STORE ................................................. 6 ソ フ ト ウ ェ ア RECALL ................................................ 6 AutoStore の防止 ......................................................... 8 デー タ 保護 .................................................................. 8 最大定格 ............................................................................. 9 動作範囲 ............................................................................. 9 DC 電気的特性 ................................................................... 9 デー タ 保持期間お よびア ク セス可能回数 ......................... 10 静電容量 ........................................................................... 10 熱抵抗 ............................................................................... 10 AC テス ト 負荷 ................................................................. 11 AC テス ト 条件 ................................................................. 11 AC ス イ ッ チ ン グ特性 ....................................................... 12 ス イ ッ チ ング波形 ............................................................. 12 AutoStore ／パワーア ッ プ RECALL ............................... 15 ス イ ッ チ ング波形 ............................................................. 15 ソ フ ト ウ ェ ア制御 STORE/RECALL サイ ク ル ................. 16 ス イ ッ チ ング波形 ............................................................. 16 ハー ド ウ ェ ア STORE サイ ク ル ....................................... 17 ス イ ッ チ ング波形 ............................................................. 17 SRAM 真理値表 ................................................................ 18 注文情報 ........................................................................... 19 注文コ ー ド の定義 ...................................................... 19 パ ッ ケージ図 .................................................................... 20 略語 .................................................................................. 23 本書の表記法 .................................................................... 23 測定単位 .................................................................... 23 エ ラ ッ タ ........................................................................... 24 影響を受ける型番 ...................................................... 24 8M ビ ッ ト (1024K×8、 512K×16) nvSRAM の 認定状況 .................................................................... 24 8M ビ ッ ト (1024K×8、 512K×16) nvSRAM の エ ラ ッ タ のま と め ...................................................... 24 改訂履歴 ........................................................................... 25 セールス、 ソ リ ュ ーシ ョ ンおよび法律情報 ..................... 26 ワール ド ワ イ ド な販売 と 設計サポー ト ..................... 26 製品 ........................................................................... 26 PSoC® ソ リ ュ ーシ ョ ン ............................................ 26 サイ プ レ ス開発者コ ミ ュ ニ テ ィ ................................ 26 テ ク ニ カル サポー ト ................................................. 26 注 1. ×8 構成のア ド レ スは A0 ～ A19、 ×16 構成のア ド レ スは A0 ～ A18 です。 2. ×8 構成ではデー タ DQ0 ～ DQ7、 ×16 構成ではデー タ DQ0 ～ DQ15。 3. BHE と BLE は ×16 構成でのみ使用で き ます。 文書番号 : 001-95851 Rev. ** ページ 2/26 CY14B108L CY14B108N ピ ン配置 図 1. ピ ン配置図 – 48 ボール FBGA (×8) 上面図 ( 正確な縮尺ではない ) 1 2 3 4 5 6 A BLE OE A0 A1 A2 NC A NC B DQ8 BHE A3 A4 CE DQ0 B NC DQ4 C DQ9 DQ10 A5 A6 DQ1 DQ2 C A7 DQ5 VCC D VSS A17 A7 DQ3 VCC D 2 3 4 5 6 NC OE A0 A1 A2 NC NC NC A3 A4 CE DQ0 NC A5 A6 VSS DQ1 A17 1 (×16) 上面図 ( 正確な縮尺ではない ) DQ11 VCC DQ2 VCAP A16 DQ6 VSS E VCC DQ12 VCAP A16 DQ4 VSS E DQ3 NC A14 A15 NC DQ7 F DQ14 DQ13 A14 A15 DQ5 DQ6 F NC HSB A12 A13 WE NC G DQ15 HSB A12 A13 WE DQ7 G A18 A8 A9 A10 A11 A19 H A9 A10 A11 20 H A18 A8 図 2. ピ ン配置図 – 44/54 ピ ン TSOP II 44 ピ ン TSOP II (×8) NC [4] NC A0 A1 A2 A3 A4 CE DQ0 DQ1 VCC VSS DQ2 DQ3 WE A5 A6 A7 A8 A9 NC NC 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 上面図 ( 正確な縮尺 ではない ) 54 ピ ン TSOP II (×16) 44 43 42 41 40 39 38 37 36 35 34 33 32 31 HSB 20 A19 A18 A17 A16 A15 OE DQ7 DQ6 VSS VCC DQ5 DQ4 30 29 28 27 26 25 24 23 VCAP A14 A13 A12 A11 A10 NC NC NC [4] NC A0 A1 A2 A3 A4 CE DQ0 DQ1 DQ2 DQ3 VCC VSS DQ4 DQ5 DQ6 DQ7 WE A5 A6 A7 A8 A9 NC NC NC 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 54 53 52 51 50 49 上面図 ( 正確な縮尺 ではない ) 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 HSB A18 A17 A16 A15 OE BHE BLE DQ15 DQ14 DQ13 DQ12 VSS VCC DQ11 DQ10 DQ9 DQ8 VCAP A14 A13 A12 A11 A10 NC NC NC 注 4. 16M ビ ッ ト のア ド レ ス拡張に対応 し ています。 NC ピ ンはダ イ に接続 さ れていません。 文書番号 : 001-95851 Rev. ** ページ 3/26 CY14B108L CY14B108N ピ ン機能 ピ ン名 I/O 形式 A0 ～ A19 入力 A0 ～ A18 DQ0 ～ DQ7 説明 ア ド レ ス入力。 ×8 構成で nvSRAM の 1,048,576 バイ ト のいずれかを選択する ために使用 さ れる ア ド レ ス入力。 ×16 構成で nvSRAM の 524,288 ワー ド のいずれかを選択する ために使用 さ れる 入力／出力 DQ0 ～ DQ15 ×8 構成の双方向デー タ I/O ラ イ ン。 動作に応 じ て入力または出力ラ イ ン と し て使用 ×16 構成の双方向デー タ I/O ラ イ ン。 動作に応 じ て入力または出力ラ イ ン と し て使用 WE 入力 書き込みイ ネーブル入力、 ア ク テ ィ ブ LOW。 LOW を選択する と 、 I/O ピ ンのデー タ が、 特定のア ド レ ス位置に書き込まれる CE 入力 チ ッ プ イ ネーブル入力、 ア ク テ ィ ブ LOW。 LOW の場合は、 チ ッ プ を選択する。 HIGH の場合は、 チ ッ プの選択を解除 OE 入力 出力イ ネーブル、 ア ク テ ィ ブ LOW。 ア ク テ ィ ブ LOW OE 入力は、 読み出 し サイ ク ル中にデー タ 出力 バ ッ フ ァ を有効にする。 OE が HIGH にデアサー ト する と 、 I/O ピ ンは ト ラ イ ス テー ト にな る BHE 入力 バイ ト HIGH イ ネーブル、 ア ク テ ィ ブ LOW。 DQ15 ～ DQ8 を制御 BLE 入力 バイ ト LOW イ ネーブル、 ア ク テ ィ ブ LOW。 DQ7 ～ DQ0 を制御 VSS グラ ン ド デバイ ス用のグ ラ ン ド 。 シ ス テムのグ ラ ン ド に接続する必要がある VCC 電源供給 デバイ スへの電源入力 HSB 入力／出力 ハー ド ウ ェ ア STORE ビ ジー (HSB)。 LOW の場合、 こ の出力は、 ハー ド ウ ェ ア STORE が進行中で ある こ と を示す。 外部で LOW にする場合、 不揮発性 STORE 処理を開始する。 ハー ド ウ ェ アおよび ソ フ ト ウ ェ ア STORE 処理の後、 HSB は HIGH 出力標準電流で短時間 (tHHHD) HIGH 駆動 さ れ、 その 後内部プルア ッ プ抵抗で HIGH 状態を継続 ( 外部プルア ッ プ抵抗接続はオプ シ ョ ン である ) VCAP 電源供給 AutoStore コ ンデンサ。SRAM から不揮発性素子にデー タ を格納する ため、電力損失時に nvSRAM へ 電源を供給 NC 未接続 未接続。 こ のピ ンはダ イ に接続 さ れていない 文書番号 : 001-95851 Rev. ** ページ 4/26 CY14B108L CY14B108N デバイ スの動作 CY14B108L/CY14B108N nvSRAM は、 同 じ 物理セル内で対に な っ た 2 個の機能 コ ンポーネ ン ト で構成 さ れています。 それら は SRAM メ モ リ セルおよび不揮発性 QuantumTrap セルです。 SRAM メ モ リ セルは標準の高速ス タ テ ィ ッ ク RAM と し て動作 し ま す。 SRAM 内 の デ ー タ は 不 揮 発 性 セ ル に 転 送 さ れ る (STORE 処理 ) か、 または不揮発性セルから SRAM に転送 さ れ ます (RECALL 処理 )。 こ の独特のアーキテ ク チ ャ を使っ て、 全 てのセルは並行 し て ス ト ア さ れ リ コ ール さ れます。 STORE 処 理 と RECALL 処理中、 SRAM の読み出 し と 書き込み処理は禁 止 さ れています。 CY14B108L/CY14B108N は一般的な SRAM と 同様に、回数無制限の読み出 し と 書き込みに対応 し ています。 さ ら に、不揮発性セルから 回数無制限の RECALL 処理および最 大 100 万回ま での STORE 処理が可能です。 読み出 し と 書き込 みモー ド の詳細については、 18 ページの SRAM 真理値表 を参 照 し て く だ さ い。 SRAM 読み出 し CY14B108L/CY14B108N は、 CE と OE が LOW、 WE と HSB が HIGH の場合、 読み出 し サイ ク ルを実行 し ます。 ピ ン A0~19 または A0~18 で指定 さ れたア ド レ スは、 1,048,576 デー タ バイ ト のどれが、 または 524,288 ワー ド (16 ビ ッ ト ) のどれがア ク セ ス さ れるか を決定 し ま す。 バ イ ト イ ネー ブル (BHE、 BLE) は、1 ワー ド が 16 ビ ッ ト の場合にどのバイ ト を出力するかを決 定 し ます。 ア ド レ ス遷移に よ っ て読み出 し が開始 さ れた場合、 出力は tAA ( 読み出 し サイ ク ル 1) の遅延後に有効にな り ます。 CE または OE によ っ て読み出 し が開始 さ れた場合、出力は tACE と tDOE のど ち ら か遅い方 ( 読み出 し サイ クル 2) の終了時点で 有効にな り ます。 デー タ 出力は、 制御入力ピ ン での変化を必要 と し ないで tAA ア ク セス時間内に繰 り 返 し てア ド レ ス変更に応 答 し ます。 こ れは、 別のア ド レ ス変更が発生するか、 または CE か OE が HIGH にな るか、あるいは WE か HSB が LOW にな る ま で有効な状態が続き ます。 ンの接続を自動的に切 り ます。 STORE 処理は、 VCAP コ ンデン サから 供給 さ れる電力で起動 さ れます。 注 : コ ンデンサが VCAP ピ ン に接続 さ れていない場合、8 ページ の AutoStore の防止に指定 さ れている ソ フ ト シーケ ン ス を使っ て AutoStore を無効にする必要があ り ます。VCAP ピ ンに接続 し てい る コ ンデンサがない状態で AutoStore が有効にな っ た場 合、 STORE 処理を完了する ために、 デバイ スは十分な充電量 がないま ま AutoStore 処理を実行 し よ う と し ます。こ れによ り 、 nvSRAM 内に格納 さ れたデー タ が破損 さ れます。 図 3 は、AutoStore 処理向けのス ト レージ コ ンデンサ (VCAP) の 適切な接続方法を示 し ます。 VCAP の容量については、 9 ページ の DC 電気的特性を参照 し て く だ さ い。 VCAP ピ ンの電圧は、 チ ッ プ上のレギ ュ レー タ によ っ て VCC に駆動 さ れます。電源投 入時に ア ク テ ィ ブ に な ら な い よ う にす る ために、 WE を プル ア ッ プ抵抗に接続する必要があ り ます。こ のプルア ッ プ抵抗は、 電源投入時に WE 信号が ト ラ イ ス テー ト 状態にある場合のみ有 効です。 多 く の MPU が電源投入時にそれら の制御信号を ト ラ イ ス テー ト に し ます。 プルア ッ プ抵抗を使用する際には確認 し て く だ さ い。 nvSRAM が電源投入時の RECALL から 復帰する 時、 MPU がア ク テ ィ ブ であるか、 MPU の リ セ ッ ト が終了する ま で WE を ア ク テ ィ ブ でない状態に保つ必要があ り ます。 不要な不揮発性 STORE 処理を低減する ために、最後の STORE か RECALL サイ クルの実行後、少な く と も 1 回の書き込み処理 が行われない限 り 、 AutoStore およびハー ド ウ ェ ア STORE 処 理は無視 さ れます。 ソ フ ト ウ ェ アによ り 起動 さ れた STORE サ イ ク ルは、 書き込み処理が行われたかど う かに関係な く 実行 さ れます。 HSB 信号は、 AutoStore サイ ク ルが処理中かど う かを 検出する ためにシ ス テムによ っ て監視 さ れています。 図 3. AutoStore モー ド VCC 0.1 uF 書き込みサイ クルは、CE と WE が LOW、および HSB が HIGH の場合に実行 さ れます。 ア ド レ ス入力が安定な状態にな っ てか ら書き込みサイ クルに入 ら なければいけません。 また、 サイ ク ルの終わ り に CE か WE が HIGH にな る ま で安定な状態を保つ 必要があ り ます。WE で制御する書き込み終了前に、 または CE で制御する書き込み終了前にデー タ が tSD の間有効であれば、 共通 I/O ピ ン である DQ0 ～ 15 のデー タ は メ モ リ に書き込まれま す。バイ ト イ ネーブル入力 (BHE、BLE) は、1 ワー ド が 16 ビ ッ ト の場合に、 どのバイ ト を書き込むかを決定 し ます。 共通 I/O ラ イ ン でのデー タ バスの競合を避ける ために、書き込みサイ ク ル中は終始 OE を HIGH に維持 し て く だ さ い。OE が LOW のま ま であ る と 、 WE が LOW にな っ た後に内部回路は tHZWE の間 出力バ ッ フ ァ を停止 し ます。 10 kOhm SRAM 書き込み VCC WE VCAP VSS VCAP AutoStore 処理 ハー ド ウ ェ ア STORE 処理 CY14B108L/CY14B108N は、 次の 3 つのス ト レージ動作のい ずれかを使 っ て nvSRAM にデー タ を格納 し ます : HSB によ っ て有効に さ れたハー ド ウ ェ ア STORE ； ア ド レ スのシーケ ン ス によ っ て有効に さ れた ソ フ ト ウ ェ ア STORE ； デバイ スの電源 オ フ時の AutoStore。 AutoStore 処理は QuantumTrap テ ク ノ ロ ジー固有の機能であ り 、CY14B108L/CY14B108N の初期設定で は有効にな っ ています。 通常動作中にデバイ スは、 VCAP ピ ン に接続 さ れた コ ンデンサ を充電するのに VCC か ら電流を引き込みます。 充電量は、 チ ッ プが一回の STORE 処理を実行するのに使 う 電荷分です。 VCC ピ ンの電圧が VSWITCH を下回る と 、デバイ スは VCC と VCAP ピ CY14B108L/CY14B108N には、 STORE 処理を制御 し 応答する ための HSB ピ ンがあ り ます。HSB ピ ンは、ハー ド ウ ェ ア STORE サイ ク ルの要求に使用 し て く だ さ い。 HSB ピ ンが LOW に駆動 さ れる と 、 CY14B108L/CY14B108N は tDELAY 後に条件に従っ て STORE 処理を開始 し ます。 実際の STORE サイ ク ルは、 最 後の STORE または RECALL サイ ク ル以降、SRAM への書き込 みが実行 さ れた場合にのみ開始 し ます。 HSB ピ ンは、 STORE 処理 ( 任意の手段で開始 ) 中にはビ ジー状態を示すために内部 で LOW に駆動 さ れる オープ ン ド レ イ ン ド ラ イバ ( チ ッ プ内部 に 100k の弱いプルア ッ プ抵抗 ) と し て も動作 し ます。 文書番号 : 001-95851 Rev. ** ページ 5/26 CY14B108L CY14B108N 注 : ハー ド ウ ェ アおよび ソ フ ト ウ ェ ア STORE 処理の後、 HSB は標準出力 HIGH 電流で短時間 (tHHHD) HIGH に駆動 さ れ、 そ の後 100kΩ の内部プルア ッ プ抵抗によ り HIGH 状態を継続 し ま す。 SRAM 書き込み処理は HSB が LOW に さ れた時に実行中であれ ば、 STORE 処理が開始 さ れる前に tDELAY 以内に終了 し ます。 し か し 、HSB が LOW にな っ た後に要求 さ れた SRAM 書き込み サイ クルは、 HSB が HIGH に戻る ま で禁止 さ れます。 書き込み は ラ ッ チ が セ ッ ト さ れ て い な い 場 合、 HSB CY14B108L/CY14B108N によ っ て LOW に駆動 さ れる こ と はあ り ません。 し か し 、 SRAM のすべての読み出 し と 書き込みサイ クルは、 MPU または他の外部 ソ ースによ り HSB が HIGH 状態 に戻る ま で禁止 さ れます。 STORE 処理がどのよ う に起動 さ れたかに関わ ら ず、 その処理 中には、 CY14B108L/CY14B108N は HSB ピ ン を LOW に駆動 し 続け、 STORE 処理が完了 し た時にのみ解除 し ます。 STORE 処理が完了する と 、HSB ピ ンが HIGH 状態に戻っ た後、nvSRAM メ モ リ ア ク セスは tLZHSB の間禁止 さ れます。 HSB ピ ンは使用 し ない場合、 開放に し て く だ さ い。 ハー ド ウ ェ ア RECALL ( 電源投入 ) 電源投入時または低電圧状態 (VCC< VSWITCH) の後は、 内部的 に RECALL 要求がラ ッ チ さ れます。 VCC が電源投入時に再度 VSWITCH を超えた場合、 RECALL サイ クルが自動的に開始 し 、 完了するのに tHRECALL を要 し ます。 こ の間、 HSB ピ ンは HSB ド ラ イバによ っ て LOW に駆動 さ れ、 nvSRAM へのすべての読 み書きは禁止 さ れます。 ソ フ ト ウ ェ ア STORE デー タ は、 ソ フ ト ウ ェ ア ア ド レ ス シーケ ン スによ っ て SRAM から不揮発性 メ モ リ に転送 さ れます。 CY14B108L/CY14B108N のソ フ ト ウ ェ ア STORE サイ ク ルは、 CE または OE に制御 さ れた読み出 し 処理を、 6 つの特定のア ド レ スから 正 し い順番で 実行する こ と に よ り 開始 さ れます。 STORE サイ ク ルの間、 ま ず前の不揮発性デー タ が消去 さ れてか ら、 不揮発性素子がプ ロ グ ラ ム さ れます。 STORE サイ ク ルが開始 さ れる と 、 それ以降 の入出力は STORE サイ ク ルが完了する ま で無効にな り ます。 特定のア ド レ スか らの READ のシーケ ン スが STORE の開始に 使われる ため、 シーケ ン ス内で他の読み書き ア ク セスが干渉 し ない こ と が重要です。 そ う し ない と 、 シーケ ン スがアボー ト さ れ、 STORE や RECALL が実行 さ れません。 文書番号 : 001-95851 Rev. ** ソ フ ト ウ ェ ア STORE サイ ク ルを開始する ために、 次の読み出 し シーケ ン ス を実行 し て く だ さ い。 1. ア ド レ ス 0x4E38 の読み出 し - 有効 READ 2. ア ド レ ス 0xB1C7 の読み出 し - 有効 READ 3. ア ド レ ス 0x83E0 の読み出 し - 有効 READ 4. ア ド レ ス 0x7C1F の読み出 し - 有効 READ 5. ア ド レ ス 0x703F の読み出 し - 有効 READ 6. ア ド レ ス 0x8FC0 の読み出 し - STORE サイ クルの開始 ソ フ ト ウ ェ ア シーケ ン スは CE に制御 さ れた読み出 し または OE に制御 さ れた読み出 し を伴い ク ロ ッ ク供給 さ れ、全ての 6 つ の READ シーケ ン スの間 WE を HIGH 状態に維持する こ と が必 要です。シーケ ン スの6番目のア ド レ スが入力 さ れた後、STORE サイ ク ルが開始 さ れ、 チ ッ プが無効にな り ます。 HSB は LOW に駆動 さ れます。 tSTORE サイ クル時間が完了 し た後、 SRAM は 再度読み書き処理が有効にな り ます。 ソ フ ト ウ ェ ア RECALL デー タ は、 ソ フ ト ウ ェ ア ア ド レ ス シーケ ン スに よ っ て不揮発 性 メ モ リ から SRAM に転送 さ れます。 ソ フ ト ウ ェ ア RECALL サイ ク ルは、 ソ フ ト ウ ェ ア STORE の開始 と 同様の方法で、 読 み出 し 処理のシーケ ン スによ っ て開始 さ れます。 RECALL サイ ク ルを開始する ために、 CE または OE に制御 さ れた読み出 し 処理を以下の順番で実行 し て く だ さ い。 1. ア ド レ ス 0x4E38 の読み出 し - 有効 READ 2. ア ド レ ス 0xB1C7 の読み出 し - 有効 READ 3. ア ド レ ス 0x83E0 の読み出 し - 有効 READ 4. ア ド レ ス 0x7C1F の読み出 し - 有効 READ 5. ア ド レ ス 0x703F の読み出 し - 有効 READ 6. ア ド レ ス 0x4C63 の読み出 し - RECALL サイ クルの開始 内部的に、 RECALL は 2 段階の手順を踏みます。 まず、 SRAM デー タ がク リ ア さ れます。 次に、 不揮発性情報が SRAM セルに 転送 さ れます。 tRECALL サイ クル時間が完了 し た後、 SRAM は 再度読み書き処理が有効にな り ます。 RECALL 処理では、 不揮 発性要素内のデー タ が変更 さ れません。 ページ 6/26 CY14B108L CY14B108N 表 1. モー ド 選択 CE WE OE BHE、 BLE[5] A15 ～ A0[6] モー ド I/O 電源 H X X X X 未選択 出力 High Z ス タ ンバイ L H L L X SRAM 読み出 し 出力デー タ アクテ ィ ブ L L X L X SRAM 書き込み 入力デー タ アクテ ィ ブ L H L X 0x4E38 0xB1C7 0x83E0 0x7C1F 0x703F 0x8B45 SRAM 読み出 し SRAM 読み出 し SRAM 読み出 し SRAM 読み出 し SRAM 読み出 し AutoStore デ ィ ス エーブル 出力デー タ 出力デー タ 出力デー タ 出力デー タ 出力デー タ 出力デー タ ア ク テ ィ ブ [7] L H L X 0x4E38 0xB1C7 0x83E0 0x7C1F 0x703F 0x4B46 SRAM 読み出 し SRAM 読み出 し SRAM 読み出 し SRAM 読み出 し SRAM 読み出 し AutoStore イ ネーブル 出力デー タ 出力デー タ 出力デー タ 出力デー タ 出力デー タ 出力デー タ ア ク テ ィ ブ [7] L H L X 0x4E38 0xB1C7 0x83E0 0x7C1F 0x703F 0x8FC0 SRAM 読み出 し SRAM 読み出 し SRAM 読み出 し SRAM 読み出 し SRAM 読み出 し 不揮発性 STORE 出力デー タ 出力デー タ 出力デー タ 出力デー タ 出力デー タ 出力 High Z アクテ ィ ブ ICC2[7] L H L X 0x4E38 0xB1C7 0x83E0 0x7C1F 0x703F 0x4C63 SRAM 読み出 し SRAM 読み出 し SRAM 読み出 し SRAM 読み出 し SRAM 読み出 し 不揮発性 RECALL 出力デー タ 出力デー タ 出力デー タ 出力デー タ 出力デー タ 出力 High Z ア ク テ ィ ブ [7] エ ラ ッ タ : AutoStore デ ィ ス エーブル機能が こ のデバイ ス で正常に動作 し ません。 詳細については、 24 ページの エ ラ ッ タ を参照 し て く だ さ い。 注 5. BHE と BLE は ×16 構成でのみ使用で き ます。 6. CY14B108L に 20 本のア ド レ ス線があ り ますが (CY14B108N は 19 本のア ド レ ス線 )、 その内 13 本のア ド レ ス線 (A14 ～ A2) のみが ソ フ ト ウ ェ ア モー ド の制御 に使われます。 残 り のア ド レ ス線は 「 ド ン ト ケア」 です。 7. 6 つの連続ア ド レ ス位置は指定 さ れた順番でなければな り ません。 WE は不揮発性サイ ク ルを可能にする ため、 すべての 6 個のサイ ク ル中は HIGH でなければ な り ません。 文書番号 : 001-95851 Rev. ** ページ 7/26 CY14B108L CY14B108N AutoStore の防止 AutoStore 機能は AutoStore デ ィ スエーブル シーケ ン ス を開始 する こ と で無効に さ れます。 読み出 し 処理のシーケ ン スは、 ソ フ ト ウ ェ ア STORE の 開 始 と 同 様 の 方 法 で 実 行 さ れ ま す。 AutoStore デ ィ ス エーブル シーケ ン ス を開始する ために、CE ま たは OE に制御 さ れた読み出 し 処理を以下の順番で実行 し て く だ さ い。 1. ア ド レ ス 0x4E38 の読み出 し - 有効 READ 2. ア ド レ ス 0xB1C7 の読み出 し - 有効 READ 3. ア ド レ ス 0x83E0 の読み出 し - 有効 READ 4. ア ド レ ス 0x7C1F の読み出 し - 有効 READ 5. ア ド レ ス 0x703F の読み出 し - 有効 READ 6. ア ド レ ス 0x8B45 の読み出 し - AutoStore を無効 注 : エ ラ ッ タ : AutoStore デ ィ スエーブル機能はデバイ スで正常 に動き ません。 詳細については、 24 ページの エ ラ ッ タ を参照 し て く だ さ い。 AutoStore は、 AutoStore イ ネーブル シーケ ン ス を開始する こ と によ っ て再度有効にな り ます。読み出 し 処理のシーケ ン スは、 ソ フ ト ウ ェ ア RECALL の開始 と 同様の方法で実行 さ れま す。 AutoStore イ ネーブル シーケ ン ス を開始する ために、 CE また 文書番号 : 001-95851 Rev. ** は OE に制御 さ れた読み出 し 処理を以下の順番で実行 し て く だ さ い。 1. ア ド レ ス 0x4E38 の読み出 し - 有効 READ 2. ア ド レ ス 0xB1C7 の読み出 し - 有効 READ 3. ア ド レ ス 0x83E0 の読み出 し - 有効 READ 4. ア ド レ ス 0x7C1F の読み出 し - 有効 READ 5. ア ド レ ス 0x703F の読み出 し - 有効 READ 6. ア ド レ ス 0x4B46 の読み出 し - AutoStore を有効 AutoStore 機能が無効に さ れるか、 ま たは再度有効に さ れた場 合、 手動 STORE 処理 ( ハー ド ウ ェ ア またはソ フ ト ウ ェ ア ) を 行い、 その後の電源オ フ サイ クルの間、 AutoStore 状態を持続 する必要があ り ます。 工場出荷時 AutoStore は有効にな っ てお り 、 すべてのセルに 0x00 と 書き込まれています。 デー タ 保護 CY14B108L/CY14B108N は、外部から実行 さ れた STORE およ び書き込み処理をすべて禁止する こ と によ り 、 低電圧状態の間 での破損から デー タ を保護 し ます。 低電圧状態は、 VCC < VSWITCH の場合に検知 さ れます。 電源投 入時に CY14B108L/CY14B108N が書き込みモー ド にある (CE と WE の両方が LOW) 場合、 RECALL または STORE の後、 tLZHSB (HSB から 出力有効ま での時間 ) が経過する と SRAM が 有効にな る ま で書き込みは禁止 さ れます。 こ れは電源投入時や 電圧低下状態の間に不注意によ る書き込みを保護 し ます。 ページ 8/26 CY14B108L CY14B108N 最大定格 任意のピ ンから グ ラ ン ド 電位への 過渡電圧 (20ns 以下 ) .............................–2.0V ～ VCC+2.0V 最大定格を超え る と 、 デバイ スの寿命が短 く な る可能性があ り ます。 こ れ ら のユーザー ガ イ ド ラ イ ンはテ ス ト さ れて い ませ ん。 パ ッ ケージ許容電力損失 (TA=25°C) ............................. 1.0W 保存温度 .................................................... –65°C ～ +150°C DC 出力電流 ( 一度に 1 出力、 1 秒間 ) ....................... 15mA 最大累積保存時間 静電気の放電電圧 (MIL-STD-883、 メ ソ ッ ド 3015 によ る ) ............... > 2001V 周囲の温度 150°C で .................................. 1000 時間 表面実装はんだ付け温度 (3 秒 ) ............................... +260°C ラ ッ チア ッ プ電流 .................................................. > 200mA 周囲温度 85°C で ................................................ 20 年 動作範囲 最大接合部温度 1 ........................................................ 150°C 範囲 VSS を基準 と し た VCC の電源電圧 ................. –0.5V ～ 4.1V 産業用 High-Z 状態の出力に印加 さ れる電圧 .... -0.5V ～ VCC+ 0.5V 周囲温度 VCC –40°C ～ +85°C 2.7V ～ 3.6V 入力電圧 ................................................ –0.5V ～ Vcc + 0.5V DC 電気的特性 動作範囲 において パラ メ ー タ ー VCC 電源供給 説明 テ ス ト 条件 Min Typ[8] Max 2.7 3.0 3.6 単位 V ICC1 平均 VCC 電流 tRC = 20ns tRC = 25ns tRC = 45ns 出力負荷な し で得られた値 (IOUT = 0mA) – – 75 75 57 mA mA mA ICC2 STORE 中の平均 VCC 電流 すべての入力は ド ン ト ケア、 VCC = 最大期間 tSTORE の平均電流 – – 20 mA ICC3 全ての入力は CMOS レ ベルで動作。 tRC= 200ns 時の平均 VCC 電流、 出力負荷な し で得られた値 (IOUT = 0mA) 。 VCC(Typ)、 25°C – 40 – mA ICC4 AutoStore サイ クル中の平均 VCAP 電流 – – 10 mA ISB VCC ス タ ンバイ電流 すべての入力は 「 ド ン ト ケア」。 tSTORE 期間の平均電流 CE > (VCC – 0.2V) VIN<0.2V または > (VCC–0.2V)。 不 揮発性のサイ ク ルが完了 し た後のス タ ンバイ電流レ ベル。 入力はス タ テ ィ ッ ク。 f = 0MHz – – 10 mA IIX[9] 入力 リ ー ク 電流 (HSB を除 く ) VCC = 最大、 VSS < VIN < VCC –2 – +2 μA –200 – +2 μA –2 – +2 μA 入力 リ ー ク 電流 (HSB 用 ) VCC = 最大、 VSS < VIN < VCC IOZ オ フ 状態の出力 リ ー ク 電流 VCC = Max、 VSS < VOUT < VCC、 CE または OE > VIH あるいは BHE/BLE > VIH あるいは WE < VIL VIH 入力 HIGH 電圧 2.0 – VCC+0.5 V VIL 入力 LOW 電圧 Vss – 0.5 – 0.8 V VOH 出力 HIGH 電圧 IOUT = –2mA 2.4 – – V VOL 出力 LOW 電圧 IOUT = 4mA – – 0.4 V 注 8. 標準値は 25°C、 VCC = VCC(Typ) です。 100% 試験 さ れてい るわけではあ り ません。 9. HSB ピ ンは、 ア ク テ ィ ブ HIGH と LOW ド ラ イバの両方が無効にな っ ている場合に、 VOH=2.4V に対 し て、 IOUT が –2µA です。 それ ら の ド ラ イバがイ ネーブルの 場合、 標準の VOH と VOL が有効にな り ます。 こ のパラ メ ー タ ーは特性付け さ れていますが、 テ ス ト さ れていません。 文書番号 : 001-95851 Rev. ** ページ 9/26 CY14B108L CY14B108N DC 電気的特性 （続き） 動作範囲 において パラ メ ー タ ー 説明 VCAP[10] ス ト レージ コ ンデンサ テ ス ト 条件 VVCAP[11、 12] デバイ スで VCAP ピ ン上に駆動 さ れた最大電圧 VCAP ピ ン と VSS 間 VCC=Max Min Typ[8] Max 122 150 360 単位 μF – – VCC V デー タ 保持期間およびア ク セス可能回数 動作範囲において パラ メ ー タ ー DATAR デー タ 保持期間 NVC 不揮発性 STORE 処理回数 説明 Min 単位 20 1,000 年 K Max 単位 14 pF 14 pF 静電容量 パラ メ ー タ ー [12] 説明 CIN 入力静電容量 COUT 出力静電容量 テ ス ト 条件 TA=25°C、 f=1MHz、 VCC=VCC(Typ) 熱抵抗 パラ メ ー タ ー [12] JA JC 説明 熱抵抗 ( 接合部か ら周囲 ) テ ス ト 条件 テ ス ト 条件は、 EIA/JESD51 によ る、 熱イ ン ピーダ ン ス を 熱抵抗 ( 接合部か ら ケース ) 測定 す る た めの標準的 な テ ス ト 方法 と 手順に従 う 48 ボール FBGA 44 ピ ン TSOP II 54 ピ ン TSOP II 42.2 45.3 44.22 °C/W 6.3 5.2 8.26 °C/W 単位 注 10. VCAP 最小値は、 AutoStore 処理を完了するのに十分な電荷があ る こ と を保証する も のです。 VCAP 最大値は、 即時の電源切断が発生 し て も AutoStore 処理が正常 に完了する よ う に電源投入 RECALL サイ ク ルの間に VCAP の コ ンデンサが必要な最小電圧ま で充電 さ れる こ と を保証する も のです。 し たが っ て、 指定 し た最小値 と 最大値の範囲内で コ ンデンサを使用する こ と を常にお奨め し ます。 VCAP オ プ シ ョ ンの詳細については、 ア プ リ ケーシ ョ ン ノ ー ト AN43593 を参照 し て く だ さ い。 11. VCAP ピ ン (VVCAP) の最大電圧は、 VCAP コ ンデンサを選択する際に指針 と し て提供 さ れています。 動作温度範囲内においての VCAP コ ンデンサの定格電圧は、 VVCAP 電圧よ り 高 く なければな り ません。 12. こ れ ら のパ ラ メ ー タ ーは設計保証 さ れますが、 テ ス ト さ れていません。 文書番号 : 001-95851 Rev. ** ページ 10/26 CY14B108L CY14B108N AC テ ス ト 負荷 図 4. AC テ ス ト 負荷 577 3.0V 577 3.0V R1 ト ラ イ ス テー ト 仕様 R1 出力 出力 30pF R2 789 5pF R2 789 AC テ ス ト 条件 入力パルス レ ベル ...................................................0V ～ 3V 入力の立ち上が り ／立ち下が り 時間 (10% ～ 90%) ... < 3ns 入力 と 出力の タ イ ミ ング参照レ ベル.............................. 1.5V 文書番号 : 001-95851 Rev. ** ページ 11/26 CY14B108L CY14B108N AC ス イ ッ チ ング特性 動作範囲において パ ラ メ ー タ ー [13] サイ プ レ ス 他社の パラ メ ー タ ー パラ メ ー タ ー SRAM 読み出 し サイ クル tACE tACS tRC tRC[14] tAA tAA[15] tOE tDOE tOH tOHA[15] [16、 17] tLZ tLZCE [16、 17] tHZ tHZCE [16、 17] tOLZ tLZOE [16、 17] tOHZ tHZOE tPU[16] tPA tPS tPD[16] – tDBE tLZBE[16] – – tHZBE[16] – チ ッ プ イ ネーブル ア ク セス時間 20 読み出 し サイ クル時間 – ア ド レ ス ア ク セス時間 – 出力イ ネーブルか ら デー タ 有効ま での時間 3 ア ド レ ス変更後の出力ホール ド 時間 3 チ ッ プ イ ネーブルから 出力ア ク テ ィ ブ ま での時間 – チ ッ プ デ ィ スエーブルから 出力非ア ク テ ィ ブ ま での時間 0 出力イ ネーブルか ら出力ア ク テ ィ ブ ま での時間 – 出力デ ィ ス エーブルから出力非ア ク テ ィ ブ ま での時間 0 チ ッ プ イ ネーブルから 電源ア ク テ ィ ブ ま での時間 – チ ッ プ デ ィ スエーブルから 電源ス タ ンバイ ま での時間 – バイ ト イ ネーブルから デー タ 有効ま での時間 0 バイ ト イ ネーブルから 出力ア ク テ ィ ブ ま での時間 – バイ ト デ ィ スエーブルから 出力非ア ク テ ィ ブ ま での時間 20 – 20 10 – – 8 – 8 – 20 10 – 8 – 25 – – 3 3 – 0 – 0 – – 0 – 25 – 25 12 – – 10 – 10 – 25 – – 10 – 45 – – 3 3 – 0 – 0 – – 0 – 45 – 45 20 – – 15 – 15 – 45 20 – 15 ns ns ns ns ns ns ns ns ns ns ns ns ns ns SRAM 書き込みサイ クル tWC tWC tWP tPWE tCW tSCE tSD tDW tDH tHD tAW tAW tSA tAS tWR tHA [16、 17、 18] t tHZWE WZ tOW tLZWE[16、 17] – tBW 書き込みサイ クル時間 書き込みパルス幅 チ ッ プ イ ネーブルから 書き込み終了ま での時間 デー タ セ ッ ト ア ッ プから 書き込み終了ま での時間 書き込み終了後のデー タ ホール ド 時間 ア ド レ ス セ ッ ト ア ッ プから 書き込み終了ま での時間 ア ド レ ス セ ッ ト ア ッ プから 書き込み開始ま での時間 書き込み終了後のア ド レ ス ホール ド 時間 書き込みイ ネーブルから出力デ ィ ス エーブルま での時間 書き込み終了後の出力ア ク テ ィ ブ時間 バイ ト イ ネーブルから 書き込み終了ま での時間 20 15 15 8 0 15 0 0 – 3 15 – – – – – – – – 8 – – 25 20 20 10 0 20 0 0 – – – – – – – – 10 – – 45 30 30 15 0 30 0 0 – 3 30 – – – – – – – – 15 – – ns ns ns ns ns ns ns ns ns ns ns 20ns 説明 25ns 45ns Min Max Min Max Min Max 3 20 単位 ス イ ッ チ ング波形 図 5. SRAM 読み出 し サイ クル #1 ( ア ド レ ス制御 ) [14、 15、 19] tRC Address Address Valid tAA Data Output Previous Data Valid Output Data Valid tOHA 注 13. テ ス ト 条件は、 信号遷移時間が 3ns 以下、 タ イ ミ ン グ参照レ ベルが VCC/2 、 入力パルス レ ベルが 0 ～ VCC(typ)、 指定 さ れた IOL/IOH を与え る出力負荷 と 負荷容量 が 11 ページの図 4 に示す通 り であ る こ と を前提に し ています。 14. WE は SRAM 読み出 し サイ ク ル中は HIGH で なければな り ません。 15. デバイ スは、 CE、 OE お よび BHE/BLE が LOW で連続 し て選択 さ れます。 16. こ れ ら のパ ラ メ ー タ ーは設計上は保証 さ れますが、 テ ス ト さ れていません。 17. 定常状態の出力電圧か ら ±200mV で測定 さ れま し た。 18. WE が LOW の間、 CE が LOW にな る と 、 出力は高イ ン ピーダ ン ス状態で保持 さ れます。 19. HSB は読み出 し と 書き込みサイ ク ル中は HIGH でなければな り ません。 文書番号 : 001-95851 Rev. ** ページ 12/26 CY14B108L CY14B108N ス イ ッ チ ング波形 （続き） 図 6. SRAM 読み出 し サイ クル 2 (CE および OE 制御 ) [20、 21、 22] Address Address Valid tRC tHZCE tACE CE tAA tLZCE tHZOE tDOE OE tHZBE tLZOE tDBE BHE, BLE tLZBE Data Output High Impedance Output Data Valid tPU ICC tPD Active Standby 図 7. SRAM 書き込みサイ ク ル 1 (WE 制御 ) [20、 22、 23、 24] tWC Address Address Valid tSCE tHA CE tBW BHE, BLE tAW tPWE WE tSA tHD tSD Data Input Input Data Valid tLZWE tHZWE Data Output Previous Data High Impedance 注 20. BHE と BLE は ×16 構成でのみ使用で き ます。 21. WE は SRAM 読み出 し サイ ク ル中は HIGH でなければな り ません。 22. HSB は読み出 し と 書き込みサイ ク ル中は HIGH で なければな り ません。 23. WE が LOW の場合、 CE が LOW にな る と 、 出力は高イ ン ピーダ ン ス状態で保持 さ れます。 24. CE ま たは WE は、 ア ド レ ス移行中は >VIH で なければな り ません。 文書番号 : 001-95851 Rev. ** ページ 13/26 CY14B108L CY14B108N ス イ ッ チ ング波形 （続き） 図 8. SRAM 書き込みサイ ク ル #2 (CE 制御 ) [25、 26、 27、 28] tWC Address Valid Address tSA tSCE tHA CE tBW BHE, BLE tPWE WE tHD tSD Input Data Valid Data Input High Impedance Data Output 図 9. SRAM 書き込みサイ クル #3 (BHE と BLE 制御 ) [25、 26、 27、 28] tWC Address Address Valid tSCE CE tSA tHA tBW BHE, BLE tAW tPWE WE tSD Data Input tHD Input Data Valid High Impedance Data Output 注 25. BHE と BLE は ×16 構成でのみ使用で き ます。 26. WE が LOW の場合、 CE が LOW にな る と 、 出力は高イ ン ピーダ ン ス状態で保持 さ れます。 27. HSB は読み出 し と 書き込みサイ ク ル中は HIGH でなければな り ません。 28. CE ま たは WE は、 ア ド レ ス移行中は >VIH で なければな り ません。 文書番号 : 001-95851 Rev. ** ページ 14/26 CY14B108L CY14B108N AutoStore ／パワーア ッ プ RECALL 動作範囲において パラ メ ー タ ー 20ns 説明 25ns 45ns Min Max Min Max Min Max 単位 tHRECALL[29] パワーア ッ プ RECALL 期間 – 20 – 20 – 20 ms tSTORE [30] STORE サイ ク ル期間 – 8 – 8 – 8 ms tDELAY[31] SRAM 書き込みサイ クルを完了する 時間 – 20 – 25 – 25 ns VSWITCH 低電圧 ト リ ガー レ ベル tVCCRISE[32] VCC 立ち上が り 時間 VHDIS[32] – 2.65 – 2.65 – 2.65 V 150 – 150 – 150 – s HSB 出力デ ィ スエーブル電圧 – 1.9 – 1.9 – 1.9 V tLZHSB[32] HSB か ら出力ア ク テ ィ ブ ま での時間 – 5 – 5 – 5 s tHHHD[32] HSB HIGH ア ク テ ィ ブ時間 – 500 – 500 – 500 ns ス イ ッ チ ング波形 図 10. AutoStore またはパワーア ッ プ RECALL[33] VCC VSWITCH VHDIS t VCCRISE 30 tHHHD Note Note30 tSTORE tHHHD Note 34 tSTORE 34 Note HSB OUT tDELAY tLZHSB AutoStore tLZHSB tDELAY POWERUP RECALL tHRECALL tHRECALL Read & Write Inhibited (RWI) POWER-UP RECALL Read & Write BROWN OUT AutoStore POWER-UP RECALL Read & Write POWER DOWN AutoStore 注 29. tHRECALL は、 VCC が VSWITCH を超えた時か ら 始ま り ます。 30. SRAM の書き込みが、 最後の不揮発性サイ ク ル以降に実施 さ れていない場合、 AutoStore ま たはハー ド ウ ェ ア STORE は実行 さ れません。 31. ハー ド ウ ェ ア STORE と AutoStore の開始時に、 SRAM の書き込み処理は、 tDELAY 時間に応 じ て有効に さ れ続けています。 32. こ れ ら のパ ラ メ ー タ ーは設計上は保証 さ れますが、 テ ス ト さ れていません。 33. 読み込みおよび書き込みサイ ク ルは、 STORE、 RECALL、 VCC が VSWITCH 未満の場合は無視 さ れます。 34. 電源投入および電源切断の間、 HSB ピ ンが外部抵抗を介 し て プルア ッ プ さ れてい る場合、 HSB ピ ン にグ リ ッ チが発生 し ます。 文書番号 : 001-95851 Rev. ** ページ 15/26 CY14B108L CY14B108N ソ フ ト ウ ェ ア制御 STORE/RECALL サイ ク ル 動作範囲 パラ メ ー タ ー [35、 36] tRC tSA tCW tHA tRECALL 20ns 説明 STORE/RECALL 開始のサイ クル期間 ア ド レ ス セ ッ ト ア ッ プ時間 ク ロ ッ ク パルス幅 ア ド レ ス ホール ド 時間 RECALL 期間 Min 20 0 15 0 – 25ns Max – – – – 200 Min 25 0 20 0 – 45ns Max – – – – 200 Min 45 0 30 0 – Max – – – – 200 単位 ns ns ns ns s ス イ ッ チ ング波形 図 11. CE と OE 制御によ る ソ フ ト ウ ェ ア STORE/RECALL サイ クル [36] tRC Address tRC Address #1 tSA Address #6 tCW tCW CE tHA tSA tHA tHA tHA OE tHHHD HSB (STORE only) tHZCE tLZCE t DELAY 37 Note tLZHSB High Impedance tSTORE/tRECALL DQ (DATA) RWI 図 12. Autostore イ ネーブル／デ ィ ス エーブル サイ ク ル [36] Address tSA CE tRC tRC Address #1 Address #6 tCW tCW tHA tSA tHA tHA tHA OE tLZCE tHZCE tSS 37 Note t DELAY DQ (DATA) RWI 注 35. ソ フ ト ウ ェ アのシーケ ン スは、 CE ま たは OE を制御する読み出 し 処理を伴い ク ロ ッ ク さ れます。 36. 6 つの連続ア ド レ スは 7 ページの表 1 に指定 さ れた順番で読み出す必要があ り ます。 WE は、 すべての 6 連続サイ ク ルの間 HIGH で なければな り ません。 37. 出力が tDELAY 時間でデ ィ ス エーブル と な るので、 6 番目に読み出 さ れた DQ 出力デー タ は無効 と な る可能性があ り ます。 文書番号 : 001-95851 Rev. ** ページ 16/26 CY14B108L CY14B108N ハー ド ウ ェ ア STORE サイ クル 動作範囲において パラ メ ー タ ー 20ns 説明 25ns 45ns Min Max Min Max Min Max 単位 tDHSB HSB か ら出力ア ク テ ィ ブ ま での時間 ( 書き 込みラ ッ チがセ ッ ト さ れていない場合 ) – 20 – 25 – 25 ns tPHSB ハー ド ウ ェ ア STORE パルス幅 15 – 15 – 15 – ns ソ フ ト シーケ ン ス処理時間 – 100 – 100 – 100 s tSS [38、 39] ス イ ッ チ ング波形 図 13. ハー ド ウ ェ ア STORE サイ クル [40] Write latch set tPHSB HSB (IN) tSTORE tHHHD tDELAY HSB (OUT) tLZHSB DQ (Data Out) RWI Write latch not set tPHSB HSB pin is driven high to VCC only by Internal 100 kOhm resistor, HSB driver is disabled SRAM is disabled as long as HSB (IN) is driven low. HSB (IN) tDELAY HSB (OUT) tDHSB tDHSB RWI 図 14. ソ フ ト シーケ ン ス処理時間 [38、 39] Soft Sequence Command Address Address #1 tSA Address #6 tCW tSS Soft Sequence Command Address #1 tSS Address #6 tCW CE VCC 注 38. こ れは ソ フ ト シーケ ン ス コ マ ン ド を処理するのに必要な時間です。 効果的に コ マ ン ド を登録する には、 Vcc 電圧は HIGH で なければな り ません。 39. STORE や RECALL と い っ た コ マ ン ド は、 その処理が完了する ま で I/O を ロ ッ ク アウ ト し ます。 こ れが、 こ の処理時間を増加 さ せます。 詳 し く は個々の コ マ ン ド を参照 し て く だ さ い。 40. SRAM の書き込みが、 最後の不揮発性サイ ク ル以降に実施 さ れていない場合、 AutoStore も ハー ド ウ ェ ア STORE も 実行 さ れません。 文書番号 : 001-95851 Rev. ** ページ 17/26 CY14B108L CY14B108N SRAM 真理値表 HSB は SRAM 動作では HIGH のま ま です。 表 2. ×8 構成の SRAM 真理値表 WE OE 入力／出力 [41] モー ド 電源 H X X High Z 選択解除／電源遮断 ス タ ンバイ L H L デー タ 出力 (DQ0–DQ7) 読み出 し アクテ ィ ブ L H H High Z 出力デ ィ ス エーブル アクテ ィ ブ L L X デー タ 入力 (DQ0–DQ7) 書き込み アクテ ィ ブ CE 表 3. ×16 構成の SRAM 真理値表 CE WE OE BHE[42] BLE[42] 入力／出力 [41] モー ド 電源 H X X X X High Z 選択解除／電源遮断 ス タ ンバイ L X X H H High Z 出力デ ィ スエーブル アクテ ィ ブ L H L L L デー タ 出力 (DQ0–DQ15) 読み出 し アクテ ィ ブ L H L H L デー タ 出力 (DQ0 ～ DQ7)、 DQ8 ～ DQ15 は High Z 読み出 し アクテ ィ ブ L H L L H デー タ 出力 (DQ8 ～ DQ15)、 DQ0 ～ DQ7 は High Z 読み出 し アクテ ィ ブ L H H L L High Z 出力デ ィ スエーブル アクテ ィ ブ L H H H L High Z 出力デ ィ スエーブル アクテ ィ ブ L H H L H High Z 出力デ ィ スエーブル アクテ ィ ブ L L X L L デー タ 入力 (DQ0–DQ15) 書き込み アクテ ィ ブ L L X H L デー タ 入力 (DQ0 ～ DQ7)、 DQ8 ～ DQ15 は High Z 書き込み アクテ ィ ブ L L X L H デー タ 入力 (DQ8 ～ DQ15)、 DQ0 ～ DQ7 は High Z 書き込み アクテ ィ ブ 注 41. ×8 構成ではデー タ DQ0 ～ DQ7、 ×16 構成ではデー タ DQ0 ～ DQ15。 42. BHE と BLE は ×16 構成でのみ使用で き ます。 文書番号 : 001-95851 Rev. ** ページ 18/26 CY14B108L CY14B108N 注文情報 速度 (ns) 20 25 45 注文 コ ー ド パ ッ ケージ図 パ ッ ケージ タ イ プ 動作範囲 CY14B108L-ZS20XIT 51-85087 44 ピ ン TSOP II 産業用 CY14B108L-ZS20XI 51-85087 44 ピ ン TSOP II CY14B108L-ZS25XIT 51-85087 44 ピ ン TSOP II CY14B108L-ZS25XI 51-85087 44 ピ ン TSOP II CY14B108L-BA25XIT 51-85128 48 ボール FBGA CY14B108L-BA25XI 51-85128 48 ボール FBGA CY14B108N-BA25XIT 51-85128 48 ボール FBGA CY14B108N-BA25XI 51-85128 48 ボール FBGA CY14B108N-ZSP25XIT 51-85160 54 ピ ン TSOP II CY14B108N-ZSP25XI 51-85160 54 ピ ン TSOP II CY14B108L-ZS45XIT 51-85087 44 ピ ン TSOP II CY14B108L-ZS45XI 51-85087 44 ピ ン TSOP II CY14B108L-BA45XIT 51-85128 48 ボール FBGA CY14B108L-BA45XI 51-85128 48 ボール FBGA CY14B108N-BA45XIT 51-85128 48 ボール FBGA CY14B108N-BA45XI 51-85128 48 ボール FBGA CY14B108N-ZSP45XIT 51-85160 54 ピ ン TSOP II CY14B108N-ZSP45XI 51-85160 54 ピ ン TSOP II 上記のすべての部品は鉛 フ リ ーです。 注文 コ ー ド の定義 CY 14 B 108 L - ZS 20 X I T オプシ ョ ン ： T - テープ & リ ール ブ ラ ン ク - 標準 温度 : I - 産業用 (-40 ～ 85°C) 速度 : 20 - 20ns 鉛フ リ ー パ ッ ケージ： ZS - 44 ピ ン TSOP II BA - 48 ボール FBGA ZSP - 54 ピ ン TSOP II 電圧 : B - 3.0V 25 - 25ns 45 - 45ns デー タ バス： L-×8 N - ×16 容量： 108 - 8Mb 14 - nvSRAM サイ プ レ ス 文書番号 : 001-95851 Rev. ** ページ 19/26 CY14B108L CY14B108N パ ッ ケージ図 図 15. 44 ピ ン TSOP II パ ッ ケージ図、 51-85087 51-85087 *E 文書番号 : 001-95851 Rev. ** ページ 20/26 CY14B108L CY14B108N パ ッ ケージ図 （続き） 図 16. 48 ボール FBGA (6 × 10 × 1.2mm) パ ッ ケージ図、 51-85128 51-85128 *G 文書番号 : 001-95851 Rev. ** ページ 21/26 CY14B108L CY14B108N パ ッ ケージ図 （続き） 図 17. 54 ピ ン TSOP II (22.4 × 11.84 × 1.0mm) パ ッ ケージ図、 51-85160 51-85160 *E 文書番号 : 001-95851 Rev. ** ページ 22/26 CY14B108L CY14B108N 略語 略語 CMOS 説明 complementary metal oxide semiconductor ( 相補型金属酸化膜半導体 ) BHE byte high enable ( バイ ト HIGH イ ネーブル ) BLE byte low enable ( バイ ト LOW イ ネーブル ) CE EIA chip enable ( チ ッ プ イ ネーブル ) 本書の表記法 測定単位 記号 測定単位 °C 摂氏温度 k キロオーム Electronic Industries Alliance ( 米国電子工業会 ) fine-pitch ball grid array ( フ ァ イ ン ピ ッ チ ボール グ リ ッ ド ア レ イ ) hardware store busy ( ハー ド ウ ェ ア ス ト ア ビ ジー ) kHz キロヘルツ MHz メ ガヘルツ A マ イ ク ロ ア ンペア F マイ クロフ ァ ラ ッ ド I/O s input/output ( 入力／出力 ) マ イ ク ロ秒 nvSRAM mA non-volatile static random access memory ( 不揮 発性ス タ テ ィ ッ ク ラ ン ダム ア ク セス メ モ リ ) ミ リ ア ンペア ms ミ リ秒 ns ナノ秒 FBGA HSB OE RoHS RWI SRAM output enable ( 出力イ ネーブル ) restriction of hazardous substances ( 有害物質の制限 ) read and write inhibited ( 読み出 し および書き込み禁止 ) static random access memory ( ス タ テ ィ ッ ク ラ ン ダム ア ク セス メ モ リ ) TSOP thin small outline package ( 薄型小型パ ッ ケージ ) WE write enable ( 書き込みイ ネーブル ) 文書番号 : 001-95851 Rev. ** オーム % パーセ ン ト pF ピコフ ァ ラ ッ ド s 秒 V ボル ト W ワッ ト ページ 23/26 CY14B108L CY14B108N エラ ッ タ 本節は 8M ビ ッ ト (2048K×8、 1024K×16) nvSRAM 製品フ ァ ミ リ のエ ラ ッ タ を説明 し ます。 詳細情報は、 エ ラ ッ タ の ト リ ガー条件、 影響の範囲、 可能な回避方法、 シ リ コ ン チ ッ プの リ ビ ジ ョ ンの適用可能性な ど を含んでいます。 何かご質問がご ざいま し た ら、 最寄 り のサイ プ レ スの販売代理店ま でご連絡 く だ さ い。 または、 [email protected] に直接お 問い合わせいただ く こ と も で き ます。 影響を受ける型番 型番 デバイ スの特性 CY14B108L 1024K × 8、 44 TSOP-II お よび 48 FBGA パ ッ ケージ オプ シ ョ ンの非同期イ ン タ ー フ ェ ース nvSRAM CY14B108N 512K × 16、 54 TSOP-II お よび 48 FBGA パ ッ ケージ オプ シ ョ ンの非同期イ ン タ ー フ ェ ース nvSRAM 8M ビ ッ ト (1024K×8、 512K×16) nvSRAM の認定状況 生産部品。 8M ビ ッ ト (1024K×8、 512K×16) nvSRAM のエ ラ ッ タ のま と め 下表では、 CY14B108L、 CY14B108N フ ァ ミ リ デバイ スへのエ ラ ッ タ の影響を定義 し ます。 項目 1. AutoStore デ ィ スエーブル機能は正常に動かない 型番 シ リ コ ン バージ ョ ン 問題解決状況 CY14B108L CY14B108N Rev 0 な し。 こ れは量産中の 8M ビ ッ ト の nvSRAM 全製 品の問題 1. AutoStore デ ィ スエーブル機能は正常に動かない ■ 問題の定義 AutoStore デ ィ ス エーブル ソ フ ト シーケ ン スは、 nvSRAM の AutoStore 機能を無効に し ます。 AutoStore デ ィ ス エーブル機能 は、 SRAM に書き込まれる デー タ が電力喪失時に自動的に保存 さ れる こ と を必要 と し ないア プ リ ケーシ ョ ン で使用 さ れます。 AutoStore 機能が無効に さ れて も、8M ビ ッ ト の nvSRAM は メ モ リ の半分 (4M ビ ッ ト ) で不揮発性 Store を自動的に実行 し ます。 理由は下記の通 り です : 8M ビ ッ ト の nvSRAM は 2 つの 4M ビ ッ ト のダ イ ス タ ッ ク を使用 し 、 それぞれの HSB ピ ンは互いに接続 さ れています。 ス タ ッ ク ダ イの各 nvSRAM ダ イは VCC 電圧を個別に監視 し ます。 デバイ スの VCC 電圧が遮断 さ れる と 、 VCC が VSWITCH を下回っ た こ と を先に検出する ダ イは、 電源オ フ の割 り 込みを内部的に ト リ ガー し 、 その HSB 出力を LOW に駆動 し ます。 HSB は双方向 ピ ン である ため、 1 つ目のダ イ によ っ て low に駆動 さ れた HSB 出力はも う 1 つのダ イ によ っ て HSB 入力 と し て検知 さ れます。 し たが っ て、 AutoStore が AutoStore デ ィ スエーブル ソ フ ト シーケ ン スによ っ て無効に さ れたに も 関わら ず、 2 つ目のダ イの HSB 入力を low にする と 、 そのダ イはハー ド ウ ェ ア Store を内部的に ト リ ガー し 、 意図 し ない不揮発性 Store を実行 し ます。 ■ 影響を受けるパラ メ ー タ ー なし ■ ト リ ガー条件 (S) デバイ ス VCC は電源オ フ であ り 、 nvSRAM AutoStore が無効の場合です。 ■ 影響の範囲 不揮発性 メ モ リ の既存デー タ を望ま し く ないデー タ で上書き する こ と に よ っ て メ モ リ の半分のデー タ を破損する可能性があ り ます。 ■ 回避方法 な し 8M ビ ッ ト の nvSRAM では AutoStore デ ィ スエーブル機能を使用 し ないで く だ さ い。 ■ 問題解決状況 これは量産中の 8M ビ ッ ト の nvSRAM 全製品の問題にな り 、 今後も エ ラ ッ タ が残っ たま まの状態で提供 さ れます。 量産中の現 行製品では この問題を解決する予定はあ り ません。 文書番号 : 001-95851 Rev. ** ページ 24/26 CY14B108L CY14B108N 改訂履歴 文書名 : CY14B108L ／ CY14B108N、 8M ビ ッ ト (1024K × 8/512K × 16) nvSRAM 文書番号 : 001-95851 ECN 版 変更者 発行日 変更内容 ** 4709705 HZEN 04/10/2015 こ れは英語版 001-45523 Rev. *N を翻訳 し た日本語版 001-95851 Rev. ** です。 文書番号 : 001-95851 Rev. ** ページ 25/26 CY14B108L CY14B108N セールス、 ソ リ ュ ーシ ョ ンおよび法律情報 ワール ド ワ イ ド な販売 と 設計サポー ト サイ プ レ スは、 事業所、 ソ リ ュ ーシ ョ ン セ ン タ ー、 メ ー カ ー代理店および販売代理店の世界的なネ ッ ト ワー ク を保持 し ています。 お客様の最寄 り のオ フ ィ スについては、 サイ プ レ スのロ ケーシ ョ ン ページ を ご覧 く だ さ い。 PSoC® ソ リ ュ ーシ ョ ン 製品 車載用 ク ロ ッ ク＆バ ッ フ ァ イ ン タ ー フ ェ ース 照明＆電力制御 メモリ PSoC タ ッ チ セ ン シ ング USB コ ン ト ロー ラ ー ワ イヤレ ス／ RF psoc.cypress.com/solutions cypress.com/go/automotive PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP cypress.com/go/clocks cypress.com/go/interface サイ プ レ ス開発者 コ ミ ュ ニ テ ィ cypress.com/go/powerpsoc cypress.com/go/plc コ ミ ュ ニ テ ィ | フ ォ ー ラ ム | ブ ログ | ビデオ | ト レーニ ン グ テ ク ニ カル サポー ト cypress.com/go/memory cypress.com/go/psoc cypress.com/go/support cypress.com/go/touch cypress.com/go/USB cypress.com/go/wireless © Cypress Semiconductor Corporation, 2008-2015. 本文書に記載 さ れる情報は、 予告な く 変更 さ れる場合があ り ます。 Cypress Semiconductor Corporation ( サイ プ レ ス セ ミ コ ン ダ ク タ 社 ) は、 サ イ プ レ ス製品に組み込まれた回路以外のいかな る回路を使用する こ と に対 し て一切の責任を負いません。 サイ プ レ ス セ ミ コ ン ダ ク タ 社は、 特許またはその他の権利に基づ く ラ イ セ ン ス を譲渡する こ と も、 または含意する こ と も あ り ません。 サイ プ レ ス製品は、 サイ プ レ ス と の書面によ る合意に基づ く ものでない限 り 、 医療、 生命維持、 救命、 重要な管理、 または安全の用途のために使用す る こ と を保証する ものではな く 、 また使用する こ と を意図 し た もので も あ り ません。 さ ら にサイ プ レ スは、 誤動作や故障によ っ て使用者に重大な傷害を も た ら す こ と が合理的に予想 さ れる生命維 持シ ス テムの重要な コ ンポーネ ン ト と し てサイ プ レ ス製品を使用する こ と を許可 し ていません。 生命維持シ ス テムの用途にサイ プ レ ス製品を供する こ と は、 製造者がそのよ う な使用におけるあ ら ゆる リ ス ク を負 う こ と を意味 し 、 その結果サイ プ レ スはあ ら ゆる責任を免除 さ れる こ と を意味 し ます。 すべてのソ ース コ ー ド ( ソ フ ト ウ ェ アおよび／またはフ ァ ームウ ェ ア ) はサイ プ レ ス セ ミ コ ン ダ ク タ 社 ( 以下 「サイ プ レ ス」 ) が所有 し 、 全世界の特許権保護 ( 米国およびその他の国 )、 米国の著 作権法な ら びに国際協定の条項に よ り 保護 さ れ、 かつそれら に従います。 サイ プ レ スが本書面に よ り ラ イ セ ン シーに付与する ラ イ セ ン スは、 個人的、 非独占的かつ譲渡不能の ラ イ セ ン ス であ り 、 適用 さ れる契約で指定 さ れたサイ プ レ スの集積回路 と 併用 さ れる ラ イ セ ン シーの製品のみをサポー ト する カ ス タ ム ソ フ ト ウ ェ アおよび／またはカ ス タ ム フ ァ ームウ ェ ア を作成する目的に限 っ て、 サイ プ レ スのソ ース コ ー ド の派生著作物を コ ピー、 使用、 変更そ し て作成する ための ラ イ セ ン ス、 な ら びにサ イ プ レ スの ソ ース コ ー ド および派生著作物を コ ンパイルする ための ラ イ セ ン スです。 上記で指定 さ れた場合を除き、 サイ プ レ スの書面によ る明示的な許可な く し て本 ソ ース コ ー ド を複製、 変更、 変換、 コ ンパイル、 または表示する こ と はすべて禁止 し ます。 免責条項 : サイ プ レ スは、 明示的または黙示的を問わず、 本資料に関するいかな る種類の保証 も行いません。 こ れには、 商品性または特定目的への適合性の黙示的な保証が含まれますが、 こ れに 限定 さ れません。 サイ プ レ スは、 本文書に記載 さ れる資料に対 し て今後予告な く 変更を加え る権利を留保 し ます。 サイ プ レ スは、 本文書に記載 さ れるいかな る製品または回路を適用または使用 し た こ と によ っ て生ずるいかな る責任も負いません。 サイ プ レ スは、 誤動作や故障によ っ て使用者に重大な傷害を も た ら す こ と が合理的に予想 さ れる生命維持シ ス テムの重要な コ ンポーネ ン ト と し てサイ プ レ ス製品を使用する こ と を許可 し ていません。 生命維持シ ス テムの用途にサイ プ レ ス製品を供する こ と は、 製造者がそのよ う な使用におけるあ ら ゆる リ ス ク を負 う こ と を意味 し 、 その結 果サイ プ レ スはあ ら ゆる責任を免除 さ れる こ と を意味 し ます。 ソ フ ト ウ ェ アの使用は、 適用 さ れるサイ プ レ ス ソ フ ト ウ ェ ア ラ イ セ ン ス契約によ っ て制限 さ れ、 かつ制約 さ れる場合があ り ます。 文書番号 : 001-95851 Rev. ** 改訂日 2015 年 4 月 10 日 本書で言及するすべての製品名および会社名は、 それぞれの所有者の商標である場合があ り ます。 ページ 26 / 26