AKM AK4386

[AK4386]
AK4386
100dB 96kHz 24-Bit 2ch ΔΣ DAC
概
要
AK4386はディジタルオーディオ用低消費電力24ビットDACです。ΔΣ変調器にはワイドダイナミックレ
ンジを実現するアドバンスト・マルチビット方式を採用しており、3V動作においてDR=100dBを達成し
ています。内蔵のポストフィルタにはスイッチトキャパシタフィルタ(SCF)を採用しており、クロック
ジッタによる精度の劣化を改善します。AK4386は、MP3や携帯機器等のポータブル機器及びSTB, TV
等のホームオーディオ機器に最適です。AK4386は小型16pin TSSOPパッケージにて実装され、基板ス
ペースを削減します。
特
長
† Sampling Rate: 8kHz ∼ 96kHz
† 24-Bit 8 times FIR Digital Filter
† SCF with high tolerance to clock jitter
† Single-ended output buffer
† Digital de-emphasis for 44.1kHz sampling
† I/F Format: 24-Bit MSB justified, 16/24-Bit LSB justified, I2S Compatible
† Master Clock:
512/768/1024/1536fs for Half Speed (8kHz ∼ 24kHz)
256/384/512/768fs for Normal Speed (8kHz ∼ 48kHz)
128/192/256/384fs for Double Speed (48kHz ∼ 96kHz)
† CMOS Input Level
† THD+N: −86dB
† DR, S/N: 100dB(@VDD=3.0V)
† Power Supply: 2.2 to 3.6V
† Ta = −20 ∼ 85°C (ET), −40 ∼ 85°C (VT)
† 16pin TSSOP
TEST
PDN
DEM
MCLK
VDD
De-emphasis
Control
DFS1
VSS
Clock
Divider
VCOM
DFS0
LRCK
BICK
SDTI
Audio
Data
Interface
DIF1
8X
Interpolator
ΔΣ
Modulator
SCF
CTF
LOUT
8X
Interpolator
ΔΣ
Modulator
SCF
CTF
ROUT
DIF0
MS0280-J-01
2008/10
-1-
[AK4386]
■ オーダリングガイド
AK4386ET
AK4386VT
AKD4386
−20 ∼ +85°C
−40 ∼ +85°C
AK4386評価用ボード
16pin TSSOP (0.65mm pitch)
16pin TSSOP (0.65mm pitch)
■ ピン配置
MCLK
1
16
TEST
BICK
2
15
DIF1
SDTI
3
14
VDD
LRCK
4
13
VSS
PDN
5
12
VCOM
DFS0
6
11
LOUT
DFS1
7
10
ROUT
DEM
8
9
DIF0
Top View
MS0280-J-01
2008/10
-2-
[AK4386]
ピン／機能
No. Pin Name
1 MCLK
2 BICK
3 SDTI
4 LRCK
I/O
I
I
I
I
5
PDN
I
6
7
DFS0
DFS1
I
I
8
DEM
I
9
10
11
DIF0
ROUT
LOUT
I
O
O
12
VCOM
O
13
14
15
VSS
VDD
DIF1
I
16
TEST
I
Function
Master Clock Input Pin
Audio Serial Data Clock Pin
Audio Serial Data Input Pin
Input Channel Clock Pin
Full Power Down Mode Pin
“L” : Power down, “H” : Power up
Sampling Speed Select 0 Pin
Sampling Speed Select 1 Pin
De-emphasis Filter Enable Pin
“L” : OFF, “H” : ON (De-emphasis of fs=44.1kHz is enable.)
Audio Interface Format 0 Pin
Rch Analog Output Pin
Lch Analog Output Pin
Common Voltage Output Pin, 0.55 × VDD
Normally connected to VSS with a 4.7μF (min. 1μF, max. 10μF) electrolytic
capacitor.
Ground Pin
Power Supply Pin, 2.2 ∼ 3.6V
Audio Interface Format 1 Pin
Test Pin
This pin should be connected to VDD.
Note: All digital input pins should not be left floating.
■ 使用しないピンの処理について
使用しない出力ピンは下記の設定を行い、適切に処理して下さい。
区分
Analog
ピン名
LOUT, ROUT
MS0280-J-01
設定
オープン
2008/10
-3-
[AK4386]
絶対最大定格
(VSS=0V; Note 1)
Parameter
Power Supply
Input Current, Any Pin Except Supplies
Digital Input Voltage
Ambient Temperature (Powered applied)
AK4386ET
AK4386VT
Storage Temperature
Symbol
VDD
IIN
VIND
Ta
Ta
Tstg
min
−0.3
−0.3
−20
−40
−65
max
4.6
±10
VDD+0.3
85
85
150
Units
V
mA
V
°C
°C
°C
Note 1. 電圧は全てグランドピンに対する値です。
注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。
また、通常の動作は保証されません。
推奨動作条件
(VSS=0V; Note 1)
Parameter
Power Supply
Symbol
VDD
min
2.2
typ
3.0
max
3.6
Units
V
Note 1. 電圧は全てグランドピンに対する値です。
注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので
十分ご注意下さい。
MS0280-J-01
2008/10
-4-
[AK4386]
アナログ特性
(Ta=25°C; VDD=3.0V; VSS=0V; fs=44.1kHz, 96kHz; BICK=64fs; Signal Frequency=1kHz; 24bit Data;
Measurement frequency=20Hz ∼ 20kHz at fs=44.1kHz, 20Hz ∼ 40kHz at fs=96kHz; unless otherwise specified)
Parameter
min
typ
max
Units
Dynamic Characteristics:
Resolution
24
Bits
0dBFS
THD+N
fs=44.1kHz
−86
−76
dB
−60dBFS
BW=20kHz
−37
dB
0dBFS
fs=96kHz
−84
dB
−60dBFS
BW=40kHz
−34
dB
DR
(−60dBFS with A-weighted)
92
100
dB
S/N
(A-weighted)
92
100
dB
Interchannel Isolation
80
100
dB
DC Accuracy:
Interchannel Gain Mismatch
0.2
0.5
dB
Gain Drift
100
ppm/°C
Output Voltage
(Note 2)
1.85
2.0
2.15
Vpp
Load Resistance
(Note 3)
10
kΩ
Load Capacitance
25
pF
Power Supplies
Power Supply Current
Normal Operation (PDN pin = “H”, fs=44.1kHz)
Normal Operation (PDN pin = “H”, fs=96kHz)
Power Save mode (PDN pin = “H”, MCLK Stop)
Full Power-down mode (PDN pin = “L”)
(Note 4)
6
6.5
1.5
10
9
10
2.5
50
mA
mA
mA
μA
Note 2. 出力電圧のフルスケール(0dB)。VDD電圧に比例します。Vout = 0.67 × VDD (typ)。
Note 3. AC負荷に対する値です。
Note 4. 全てのディジタル入力ピンをVDDまたはVSSに固定した時の値です。
MS0280-J-01
2008/10
-5-
[AK4386]
フィルタ特性
(Ta=25°C; VDD=2.2 ∼ 3.6V; fs=44.1kHz; DEM=OFF)
Parameter
Symbol
min
DAC Digital Filter:
Passband
(Note 5) ±0.05dB
PB
0
−6.0dB
Stopband
(Note 5)
SB
24.1
Passband Ripple
PR
Stopband Attenuation
SA
64
Group Delay
(Note 6)
GD
Digital Filter + SCF + CTF:
FR
Frequency Response 0 ∼ 20kHz
7)
∼ 40kHz
(Note
typ
max
Units
22.05
20.0
-
24.0
-
kHz
kHz
kHz
dB
dB
1/fs
±0.5
±1.0
-
dB
dB
±0.01
Note 5. 各振幅特性の周波数は fs (システムサンプリングレート)に比例します。
Note 6. ディジタルフィルタによる遅延演算で、データが入力レジスタにセットされてからアナログ信号が
出力されるまでの時間です。
Note 7. fs=96kHz時。
DC特性
(Ta=25°C; VDD=2.2 ∼ 3.6V)
Parameter
High-Level Input Voltage
Low-Level Input Voltage
Input Leakage Current
Symbol
VIH
VIL
Iin
MS0280-J-01
min
70%VDD
-
typ
-
max
30%VDD
±10
Units
V
V
μA
2008/10
-6-
[AK4386]
スイッチング特性
(Ta=25°C; VDD=2.2 ∼ 3.6V)
Parameter
Master Clock Frequency
Half Speed Mode (512/768/1024/1536fs)
Normal Speed Mode (256/384/512/768fs)
Double Speed Mode (128/192/256/384fs)
Duty Cycle
LRCK Frequency
Half Speed Mode
(DFS1-0 = “10”)
Normal Speed Mode (DFS1-0 = “00”)
Double Speed Mode (DFS1-0 = “01”)
Duty Cycle
Audio Interface Timing
BICK Period
Half Speed Mode
Normal Speed Mode
Double Speed Mode
BICK Pulse Width Low
Pulse Width High
BICK “↑” to LRCK Edge
LRCK Edge to BICK “↑”
SDTI Hold Time
SDTI Setup Time
Power-Down & Reset Timing
PDN Pulse Width
(Note 8)
(Note 8)
(Note 9)
Symbol
min
fCLK
fCLK
fCLK
dCLK
typ
max
Units
4.096
2.048
6.144
40
36.864
36.864
36.864
60
MHz
MHz
MHz
%
fsh
fsn
fsd
dCLK
8
8
48
45
24
48
96
55
kHz
kHz
kHz
%
tBCK
tBCK
tBCK
tBCKL
tBCKH
tBLR
tLRB
tSDH
tSDS
1/128fs
1/128fs
1/64fs
70
70
40
40
40
40
ns
ns
ns
ns
ns
ns
ns
ns
ns
tPD
4×C
ms
Note 8. この規格値はLRCKのエッジとBICKの“↑”が重ならないように規定しています。
Note 9. AK4386はPDN pin = “L”でリセットされます。
パルス幅はVCOM pinに接続されるコンデンサの容量値(C)に比例します。tPD = 4 × C.
4.7μF時にはtPDはmin. 19msとなります。
VCOM pinに接続するコンデンサの容量は1μF ≤ C ≤ 10μFとして下さい。
DIF1-0 pinを切り替えた場合は、PDN pinでリセットして下さい。
MS0280-J-01
2008/10
-7-
[AK4386]
■ タイミング波形
1/fCLK
VIH
MCLK
VIL
tCLKH
tCLKL
1/fs
VIH
LRCK
VIL
tBCK
VIH
BICK
VIL
tBCKH
tBCKL
Clock Timing
VIH
LRCK
VIL
tBLR
tLRB
VIH
BICK
VIL
tSDS
tSDH
VIH
SDTI
VIL
Audio Interface Timing
tPD
PDN
VIL
Power Down & Reset Timing
MS0280-J-01
2008/10
-8-
[AK4386]
動作説明
■ システムクロック
AK4386に必要なクロックは、MCLK, BICK, LRCKです。MCLKとLRCKは同期する必要はありますが、位相
を合わせる必要はありません。MCLKはインターポレーションフィルタとΔΣ変調器に使用されます。MCLK
周波数は入力されるMCLKとLRCKの関係から内部で自動検出されます。また、DFS1-0 pinでHalf speedモード、
Normal speedモード及びDouble speedモードを選択します(Table 1)。Autoモード(DFS1 pin = DFS0 pin = “H”)の
場合には、サンプリングスピードモードはMCLK周波数により自動設定されます(Table 2)。
動作時(PDN pin = “H”)にMCLKが止まった場合には、AK4386はパワーセーブモードになり自動的に内部パワ
ーダウンが行われ、アナログ出力はVCOM電圧を出力します。MCLKを再入力後、パワーダウンが解除され
ます。電源投入後等のリセット解除時(PDN pin = “L” → “H”)は、MCLK, LRCKが入力されるまでパワーダウ
ン状態です。
動作中にDIF1-0 pinを切り替えた場合は、PDN pinでリセットして下さい。
Mode
Normal Speed
Double Speed
Half Speed
Auto
DFS1
L
L
H
H
DFS0
fs
L
8 ∼ 48kHz
H
48 ∼ 96kHz
L
8 ∼ 24kHz
H
8 ∼ 96kHz
Table 1. System Clock Example
MCLK Frequency
512/768fs
128/192/256/384fs
1024/1536fs
Sampling Speed Mode
Normal Speed
Double Speed
Half Speed
Table 2. Auto Mode
MCLK Frequency
256/384/512/768fs
128/192/256/384fs
512/768/1024/1536fs
Table 2
fs
8 ∼ 48kHz
48 ∼ 96kHz
8 ∼ 24kHz
■ オーディオインタフェースフォーマット
4種類のデータフォーマットがDIF1-0 pinの設定(Table 3)によりで選択できます。全モードともMSBファース
ト、2’sコンプリメントのデータフォーマットでBICKの立ち上がりでラッチされます。Mode 3を16ビットで
使用する場合には、BICK ≥ 48fsにしてデータのないLSBには“0”を入力するか、もしくはBICK = 32fsにして下
さい。
Mode
0
1
2
3
DIF1
L
L
H
H
DIF0
SDTI Format
L
16bit, LSB justified
H
24bit, LSB justified
L
24bit, MSB justified
H
16/24bit, I2S Compatible
Table 3. Audio Interface Format
MS0280-J-01
BICK
≥ 32fs
≥ 48fs
≥ 48fs
≥ 48fs or 32fs
Figure
Figure 1
Figure 2
Figure 3
Figure 4
2008/10
-9-
[AK4386]
LRCK
0 1 2 3
9 10 11 12 13 14 15 0 1 2 3
9 10 11 12 13 14 15 0 1
BICK(32fs)
SDTI(i)
15 14 13
7 6 5 4 3 2 1 0 15 14 13
0 1 2 3
17 18 19 20
31 0 1 2 3
7 6 5 4 3 2 1 0 15
17 18 19 20
31 0 1
BICK(64fs)
SDTI(i)
Don't Care
15 14 13 12
1 0
Don't Care
15 14 13 12
2 1 0
SDTI-15:MSB, 0:LSB
Lch Data
Rch Data
Figure 1. Mode 0 Timing
LRCK
0 1 2
8 9
24
31 0 1 2
8 9
24
31 0 1
BICK(64fs)
SDTI(i)
Don't Care
23
1 0
8
Don't Care
8
23
1 0
23:MSB, 0:LSB
Lch Data
Rch Data
Figure 2. Mode 1 Timing
LRCK
0 1 2
20 21 22 23 24
31 0 1 2
20 21 22 23 24
31 0 1
BICK(64fs)
SDTI(i)
23 22
4 3 2 1 0 Don't Care 23 22
4 3 2 1 0
Don't Care 23
23:MSB, 0:LSB
Lch Data
Rch Data
Figure 3. Mode 2 Timing
LRCK
0 1 2 3
21 22 23 24 25
0 1 2
21 22 23 24 25
0 1
BICK(64fs)
SDTI(i)
23 22
4 3 2 1 0 Don't Care 23 22
4 3 2 1 0
Don't Care
23:MSB, 0:LSB
Lch Data
Rch Data
Figure 4. Mode 3 Timing
MS0280-J-01
2008/10
- 10 -
[AK4386]
■ ディエンファシスフィルタ
IIRフィルタによるfs=44.1kHz対応のディエンファシスフィルタ(50/15μs特性)を内蔵しています。入力データ
に対してDEM pin = “H”が選択された時、ディエンファシスフィルタが有効になります。Half Speed, Double
Speed Mode時は、ディエンファシスフィルタはOFFです。
Mode
DFS1 pin DFS0 pin DEM pin
De-emphasis Filter
L
L
L
OFF
Normal Speed
L
L
H
ON
Double Speed
L
H
*
OFF
Half Speed
H
L
*
OFF
H
H
L
OFF
Auto
H
H
H
ON (Note)
Table 4. De-emephasis Filter (*: Don’t care)
Note. Normal speed時、fs=44.1kHz対応のディエンファシスフィルタが有効になります。
Half Speed, Double Speed Mode時は、ディエンファシスフィルタはOFFです。
■ パワーダウン機能
AK4386はPDN pinを“L”にすることでパワーダウンモードにできます。この時、同時にディジタルフィルタが
リセットされます。このリセットは電源投入時に必ず一度行って下さい。
AK4386はPDN pin = “L”時、DAC出力はHi-Zになります。また、動作中(PDN pin = “H”)にMCLKが止まった場
合には、自動的に内部パワーダウンが行われ、アナログ出力はVCOM電圧を出力します。MCLKを止める場
合には、“H”または“L”に固定して下さい。
Mode
0
1
2
PDN pin
L
H
MCLK
DAC Output
Don’t care
Hi-Z
Supplied
Normal Output
Not Supplied
VCOM Voltage
Table 5. Power down mode
MS0280-J-01
State
Full Power Down
Normal
Power Save
2008/10
- 11 -
[AK4386]
(1) PDN pinによるパワーダウン
PDN
Internal
State
(1)
Normal Operation
Power-down
D/A In
(Digital)
“0” data
GD
(2)
GD
(4)
D/A Out
(Analog)
Clock In
(3)
(2)
(4)
(5) Don’t care
MCLK, BICK, LRCK
External
MUTE
Normal Operation
(6)
Mute ON
Notes:
(1) 19ms以上の間、PDN pinを“L”にして下さい。
(VCOM pinとVSS間に4.7μFのコンデンサをつけた場合。)
(2) ディジタル入力に対してアナログ出力は群遅延(GD)を持ちます。
(3) アナログ出力はHi-Zになります。
(4) PDN信号のエッジ(“↑ ↓”)から3 ∼ 4LRCK以内にクリックノイズが出力されます。このノイズはデータが
“0”の場合でも出力されます。
(5) パワーダウン状態(PDN pin = “L”)では各クロック入力(MCLK, BICK, LRCK) を止めることができます。
(6) クリックノイズ(4)が問題になる場合は、アナログ出力を外部でミュートして下さい。
Figure 5. Power-down/up sequence example 1
MS0280-J-01
2008/10
- 12 -
[AK4386]
(2) MCLK停止によるパワーセーブ (PDN pin = “H”)
PDN pin
(1)
Internal
State
Power-down
D/A In
(Digital)
Power-down
Normal Operation
(2)
GD
(4)
Hi-Z
VCOM
(2)
(4)
(4)
Clock In
(5) MCLK Stop
MCLK, BICK, LRCK
External
MUTE
Normal Operation
(3)
GD
D/A Out
(Analog)
Power-save
(5)
(6)
(6)
Notes:
(1) 電源投入後、19ms以上の間、PDN pinを“L”にして下さい。(VCOM pinとVSS間に4.7μFのコンデンサを
つけた場合。)
(2) ディジタル入力に対してアナログ出力は群遅延(GD)を持ちます。
(3) ディジタルデータの入力を止めることができます。この区間に“0”データを入力しておくことで、
MCLK再入力後のボツ音を軽減できます。
(4) PDN pinのエッジ(“↑”)及びMCLKの入力/停止から3 ∼ 4LRCK以内にクリックノイズが出力されます。こ
のノイズはデータが“0”の場合でも出力されます。
(5) パワーセーブ状態(MCLK停止)では各クロック入力(BICK, LRCK)を止めることができます。
(6) クリックノイズ(4)が問題になる場合は、アナログ出力を外部でミュートして下さい。
Figure 6. Power-down/up sequence example 2
MS0280-J-01
2008/10
- 13 -
[AK4386]
システム設計
Figure 7はシステム接続例です。具体的な回路と測定例については評価ボード(AKD4386)を参照して下さい。
Master Clock
1
MCLK
TEST
64fs
2
BICK
DIF1
15
24bit Audio Data
3
SDTI
VDD
14
0.1u
fs
Reset & Power down
Mode
Setting
Digital Ground
16
+
10u
4
LRCK
VSS
13
5
PDN
VCOM
12
6
DFS0
LOUT
11
Lch Out
7
DFS1
ROUT
10
Rch Out
8
DEM
DIF0
9
AK4386
Analog Supply
2.2 to 3.6V
4.7u
+
(C)
Analog Ground
注:
- AK4386のVSSと周辺コントローラ等のグランドは分けて配線して下さい。
- LOUT/ROUTが容量性負荷を駆動する場合は直列に抵抗を入れて下さい。
- VCOMには1μF以上10μF以下のコンデンサをつけて下さい。
- 全てのディジタル入力ピンはオープンにしないで下さい。
Figure 7. Typical Connection Diagram
1. グランドと電源のデカップリング
電源とグランドの取り方には十分注意して下さい。通常、VDDにはシステムのアナログ電源を低インピーダ
ンスで供給して下さい。システムのグランドはアナログとディジタルで分けて配線しPCボード上の電源に近
いところで接続して下さい。小容量のデカップリングコンデンサはなるべく電源ピンの近くに接続して下さ
い。
2. 基準電圧
VDDとVSSの電位差がアナログ出力レンジを設定します。VCOMはアナログ信号のコモン電圧として使われ
ます。このピンには4.7μF程度の電解コンデンサをVSSとの間に接続して下さい。VCOM pinから電流を取っ
てはいけません。ディジタル信号、特にクロックは変調器へのカップリングを避けるため、VCOM pinからで
きるだけ離して下さい。
3. アナログ出力
AK4386のアナログ出力はシングルエンド出力になっており、出力レンジはVCOM電圧(0.55 × VDD)を中心に
2.0Vpp(typ@VDD=3.0V)です。内蔵のΔΣ変調器が発生するシェーピングノイズは内蔵のスイッチトキャパシ
タフィルタ(SCF)と連続フィルタ(CTF)で減衰されます。入力コードのフォーマットは2’sコンプリメント(2の
補数)で7FFFFFH(@24bit)に対しては正のフルスケール、800000H(@24bit)に対しては負のフルスケール、
000000H(@24bit)での理想値はVCOM電圧(0.55 × VDD)が出力されます。
アナログ出力は、VCOM+数mV程度のDCオフセットを持つため、通常の使用ではコンデンサでDC成分をカ
ットします。
MS0280-J-01
2008/10
- 14 -
[AK4386]
パッケージ
16pin TSSOP (Unit: mm)
5.0
16
1.10max
9
4.4
6.4±0.2
A
1
0.22±0.1
8
0.17±0.05
0.65
0.1±0.1
0.5±0.2
Detail A
Seating Plane
0.10
0∼10°
■ Material & Lead finish
Package molding compound:
Lead frame material:
Lead frame surface treatment:
Epoxy
Cu
Solder (Pb free) plate
MS0280-J-01
2008/10
- 15 -
[AK4386]
マーキング(AK4386ET)
AKM
4386ET
XXYYY
1)
2)
3)
Pin #1 indication
Date Code : XXYYY (5 digits)
XX:
Lot#
YYY: Date Code
Marketing Code : 4386ET
MS0280-J-01
2008/10
- 16 -
[AK4386]
マーキング(AK4386VT)
AKM
4386VT
XXYYY
4)
5)
6)
Pin #1 indication
Date Code : XXYYY (5 digits)
XX:
Lot#
YYY: Date Code
Marketing Code : 4386VT
MS0280-J-01
2008/10
- 17 -
[AK4386]
改訂履歴
Date (YY/MM/DD)
03/12/01
08/10/23
Revision
00
01
Reason
初版
製品追加
Page
Contents
AK4386ETを追加。
VT版とET版のデータシートを統合。
重要な注意事項
• 本書に記載された製品、及び、製品の仕様につきましては、製品改善のために予告なく変更する
ことがあります。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであること
を弊社営業担当、あるいは弊社特約店営業担当にご確認下さい。
• 本書に掲載された情報・図面の使用に起因した第三者の所有する特許権、工業所有権、その他の
権利に対する侵害につきましては、当社はその責任を負うものではありませんので、ご了承下さい。
• 本書記載製品が、外国為替及び、外国貿易管理法に定める戦略物資(役務を含む)に該当する場合、
輸出する際に同法に基づく輸出許可が必要です。
• 医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や動作不
良が、直接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想される
ような極めて高い信頼性を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表
取締役の書面による同意をお取り下さい。
• この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害
等の責任を一切負うものではありませんのでご了承下さい。
• お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用
から損害等が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい。
MS0280-J-01
2008/10
- 18 -