注文コード No. N ※ 6 8 0 6 LC65E3608 No.N ※ 6 8 0 6 N1000 LC65E3608 CMOS LSI UVEPROM 内蔵型 4 ビット 1 チップマイクロコンピュータ 概要 LC65E3608 は、当社 CMOS4 ビット 1 チップマイクロコンピュータ LC653608A / 06A / 04A の UVEPROM 内蔵 型マイクロコンピュータである。 マスクROM版のLC653608A / 06A / 04Aと同等の機能 , ピン配置を持ち、内蔵EPROMサイズは8Kバイトである。 LC65E3608は、 DIC52S / QIC64窓付セラミックパッケージ型で、繰り返しプログラムの書き換えが可能であるため、 プログラム開発・評価用に適している。 特長 (1) EPROM データにより以下の 4 種類のオプション切り換えが可能 a. リセット時の C, D ポート出力オプション b. 発振回路オプション c. 分周器オプション d. ウォッチドッグリセットオプション 但し、ポート出力形式はオープンドレイン固定となる。 (2) 8K バイト UVEPROM(紫外線消去型 EPROM)内蔵 (3) 汎用 EPROM プログラムによる書き込み／読み出しが可能 専用書き込み基板 (DIC 用 52 ピン→ 28 ピン：W65EP3608D, QIC 用 64 ピン→ 28 ピン：W65EP3608Q) を併 用することにより、市販の EPROM プログラムで書き込み／読み出し可能である。 (4) EPROM のデータセキュリティ機能内蔵 (5) マスク ROM 版とピンコンパチブル (6) 命令サイクル 0.92µs ∼ 10.4µs (7) 出荷形態 シリーズ構成 DIC52S, QIC64 ピン数 ROM容量 RAM容量 LC653706A / 04A / 02A 機種名 42, 48 6K / 4K / 2K 256W DIP42S, QIP48E パッケージ LC65E3706 LC65P3706 42, 48 42, 48 6K / 4K / 2K 6K / 4K / 2K 256W 256W DIC42S, QIC48 DIP42S, QIP48E LC653608A / 06A / 04A LC65E3608 52, 64 52, 64 8K / 6K / 4K 8K / 6K / 4K 256W 256W DIP52S, QIP64E DIC52S, QIC64 LC65P3608 52, 64 8K / 6K / 4K 256W DIP52S, QIP64E 本書記載の製品は、極めて高度の信頼性を要する用途（生命維持装置、航空機のコントロールシステム等、 多大な人的・物的損害を及ぼす恐れのある用途）に対応する仕様にはなっておりません。そのような場合に は、あらかじめ三洋電機販売窓口までご相談下さい。 本書記載の規格値(最大定格、動作条件範囲等) を瞬時たりとも越えて使用し、その結果発生した機器の欠陥 について、弊社は責任を負いません。 〒370-0596 群馬県邑楽郡大泉町坂田一丁目1番1号 Ver. 1.00 N1000 HK IM ◎斎藤 No.6806-1/21 LC65E3608 端子配列 DIC52S PA0 / AD0 1 52 VP PA1 / AD1 2 51 PP0 PA2 / AD2 3 50 PO3 PA3 / AD3 4 49 PO2 PB0 / AD4 5 48 PO1 PB1 / AD5 6 47 PO0 / CE PB2 / AD6 7 46 PN3 PB3 / AD7 8 45 PN2 / DASEC AV+ 9 44 PN1 / TA PP1 10 43 PN0 / A12 VSS 11 42 PM3 / A11 OSC1 12 41 PM2 / A10 OSC2 13 40 PM1 / A9 VDD 14 39 PM0 / A8 VPP / OE / RES 15 38 PL3 / A7 PP2 16 37 PL2 / A6 PP3 17 36 PL1 / A5 EPMOD / TEST 18 35 PL0 / A4 PF0 / SI 19 34 PK3 / A3 PF1 / SO 20 33 PK2 / A2 PF2 / SCK 21 32 PK1 / A1 PF3 / INT 22 31 PK0 / A0 D0 / PC0 23 30 PD3 / D7 D1 / PC1 24 29 PD2 / D6 D2 / PC2 25 28 PD1 / D5 D3 / PC3 26 27 PD0 / D4 ILC00004 外形図 3225 (unit : mm) 1 26 0.9 0.46 1.778 4.0 2.03 41.94 8.7 1.27 14.66 14.99 27 15.24 46.74 52 1.145 44.45 SANYO：DIC52S No.6806-2/21 LC65E3608 端子配列 49 NC 51 PO0 / CE 50 NC 53 PO2 52 PO1 56 VP 55 PP0 54 PO3 57 PA0 / AD0 58 PA1 / AD1 59 PA2 / AD2 61 PB0 / AD4 60 PA3 / AD3 62 PB1 / AD5 63 NC 64 NC QIC64 48 NC NC 1 47 PN3 PB2 / AD6 2 PB3 / AD7 3 46 PN2 / DASEC AV+ 4 45 PN1 / TA PP1 5 44 PN0 / A12 VSS 6 43 PM3 / A11 NC 7 42 PM2 / A10 OSC1 8 41 PM1 / A9 OSC2 9 40 PM0 / A8 VDD 10 39 PL3 / A7 VPP / OE / RES 11 PP2 12 38 PL2 / A6 PP3 13 EPMOD / TEST 14 36 PL0 / A4 35 PK3 / A3 PF0 / SI 15 34 PK2 / A2 33 NC 37 PL1 / A5 A1 / PK1 31 NC 32 D7 / PD3 29 A0 / PK0 30 D5 / PD1 27 D6 / PD2 28 D3 / PC3 25 D4 / PD0 26 D1 / PC1 23 D2 / PC2 24 PF 3 / I NT 21 D0 / PC0 22 PF 1 / SO 19 PF 2 / SCK 20 NC 18 NC 17 NC 16 NCピンは何も接続しないこと。 ILC00005 No.6806-3/21 LC65E3608 使用上の注意 LC65E3608 は、LC653608A / 06A / 04A のプログラム開発・評価用に作られたもので、使用に当たっては次の 点に注意すること。 (1)実装時の注意点 実際に使用する時には、必ず窓に遮光用シールを貼ること。 (2)LC65E3608 と LC653608A / 06A / 04A の違い 項目 リセット時の LC65E3608 LC653608A / 06A / 04A OD 出力固定 OD / PU指定可 A, Fポート出力形式 リセット時の OD出力固定 (マスクオプション) OD / PD指定可 C, D, K∼Pポート出力形式 リセット時の H / L指定可 (マスクオプション) H / L指定可 (オプションコード) CF / RC指定可 (マスクオプション) CF / RC指定可 (オプションコード) 1 / 1, 1 / 3, 1 / 4指定可 (マスクオプション) 1 / 1, 1 / 3, 1 / 4指定可 (オプションコード) 有／無指定可 (マスクオプション) 有／無指定可 4.0∼6.0V Typ.マスク版＋3mA前後 4.0∼6.0V Typ. 2mA Typ.−50µA Typ.−10µA ＋10∼＋40℃ DIC52S窓付 −40∼＋85℃ DIP52S, QIP64E C, Dポート出力 発振回路オプション 分周器オプション ウォッチドッグリセット 動作電源電圧 Normalモード消費電流 リセットポート入力 「L」レベル電流 動作周囲温度 パッケージ外形 QIC64窓付 No.6806-4/21 LC65E3608 システムブロック図 LC65E3608 EPMOD TA DASEC CE VPP / OE PA0--3 AD0--3 PB0-3 AD4-7 Port B PC0-3 Port C PD0-3 Port D I / O Buffer FR STACK1 DP STACK8 AC ALU ポ ー ト F と 共 通 I.DEC RES TEST VDD VSS System Bus E Serial Shift PF1 / SO 4 / 8 bit register D0--7 OSC1 OSC2 OSC IR A0--12 EPROM CONTROL ∼ 8--BIT ADC AV+ F EPROM (8K bytes) PC RAM Port A Serial mode register Serial mode register CF STS ZF EXTF TMF TM CSF ZSF CTL INT lower digit 4 bit PF0 / SI I / O Bus Serial Shift register higher digit Port F Port K Port L Port M Port N Port O Port P PF0-3 PK0-3 PL0-3 PM0-3 PN0-3 PO0-3 PP0-3 4 / 8 bit PF2 / SCK PF3 / INT ILC00072 RAM ：データメモリ F ：フラグ WR ：ワーキングレジスタ AC ：アキュムレータ ALU ：論理演算ユニット DP ：データポインタ E ：E レジスタ CTL ：コントロールレジスタ OSC ：発振回路 TM ：タイマ STS ：ステータスレジスタ EPROM ：プログラムメモリ PC ：プログラムカウンタ INT ：割り込み制御 IR ：インストラクションレジスタ I.DED ：インストラクションデコーダ CF, CSF ：キャリーフラグ, キャリーセイブフラグ ZF, ZSF ：ゼロフラグ, ゼロセイブフラグ EXTF ：外部割り込み要求フラグ TMF ：内部割り込み要求フラグ No.6806-5/21 LC65E3608 端子機能 端子名 ピン I/O 機能説明 オプション VDD VSS 1 1 − − OSC1 1 入力 (1)2 端子 RC 発振 , − ・システムロック発振用 RC, セラミック共振子外付け用端子 外部クロック OSC2 1 出力 ・外部クロック入力時 , OSC2 (2)2 端子セラミック 端子は開放 発振 電源 − リセット時 PROM モード時 − (3)分周オプション 1. 分周器なし 2. 1 / 3 分周 3. 1 / 4 分周 PA0 / AD0 PA1 / AD1 4 入出力 PA2 / AD2 PA3 / AD3 ・入出力ポート A0 ∼ 3 出力オープンドレイン・ 「H」出力 4 ビット単位での入力（IP 命令） （出力 Nch 4 ビット単位での出力（OP 命令） 1 ビット単位での判定（BP, BNP トランジスタ OFF） 命令） 1 ビット単位でのセット , リセット （SPB, RPB 命令） ・低スレッシュホルド入力 ・4 端子とも機能兼用端子 PA0 / AD0：AD コンバータ入力 AD0 PA1 / AD1：AD コンバータ入力 AD1 PA2 / AD2：AD コンバータ入力 AD2 PB0 / AD4 4 入力 PA3 / AD3：AD コンバータ入力 AD3 ・入出力ポート B0 ∼ 3 PB1 / AD5 PB2 / AD6 4 ビット単位での入力（IP 命令） 1 ビット単位での判定（BP, BNP PB3 / AD7 命令） ・低スレッシュホルド入力 ・PB3 はスタンバイのコント ロールを使う。 ・4 端子とも機能兼用端子 PB0 / AD4：AD コンバータ入力 AD4 PB1 / AD5：AD コンバータ入力 AD5 PB2 / AD6：AD コンバータ入力 AD6 PC0 / D0 4 入出力 PB3 / AD7：AD コンバータ入力 AD7 ・入出力ポート C0 ∼ 3 (1)出力オープン ・「H」出力 ・データ入出力 PC1 / D1 PC2 / D2 ・「L」出力 D0 ∼ D3 機能は PA0 ∼ 3 と同じ。 ドレイン ・リセット時の出力を、オプショ (2)リセット時出力「H」（オプション PC3 / D3 ンで「H」または「L」に指定で (3)リセット時出力「L」 による。 ） きる。 ・(2), (3)の指定は ・出力は蛍光表示管セグメント 4 ビット一括 駆動用 PD0 / D4 PD1 / D5 PD2 / D6 PD3 / D7 4 入出力 ・入出力ポート D0 ∼ 3 PC0 - 3 と同じ 機能 , オプション , 特性共に PC0 - 3 と同じ ・データ入出力 D4 ∼ D7 PC0 - 3 と同じ。 No.6806-6/21 LC65E3608 端子名 ピン I/O PF0 / SI 4 入出力 機能説明 オプション ･入出力ポート F0 ∼ 3 PA0 ∼ 3 と同じ PF1 / S0 PF2 / SCK 機能 , オプションは PA0 ∼ 3 と同じ。 ･PF 0 ∼ 3 はシリアルインタフェース , PF3 / INT INT 入力と兼用になっている。 プログラムによりどちらにする か選択できる。 SI ･･･シリアル入力ポート リセット時 PROM モード時 PA0 ∼ 3 と同じ シリアルポートは ディスエーブル 割り込みソース は INT SO ･･･シリアル出力ポート SCK ･･･シリアルクロック用入出力 INT ･･･割り込み要求入力 シリアル入出力の 4 ビット / 8 ビット PK0 / A0 4 出力 切換えはプログラムにより選択可 ･出力専用ポート K0 ∼ 3 出力オープンドレイン「L」出力 ４ビット単位での出力(OP 命令) １ビット単位でのセット，リセット PK1 / A1 PK2 / A2 PK3 / A3 （出力 Pch トランジスタ （SPB, RPB 命令） １ビット単位での判定 ･アドレス入力 A0 ∼ A3 OFF) （BP, BNP命令） ･出力は蛍光表示管セグメント駆動用 ･PK0は矩形波パルス出力機能と兼用 になっている。 矩形波パルス出力の256倍周期 / 512倍周期切換えはプログラムに PL0 / A4 4 出力 4 出力 PM1 / A9 PM2 / A10 PM3 / A11 PN0 / A12 4 出力 4 出力 4 出力 PK0∼3と同じ PK0∼3と同じ ･アドレス入力 A8∼A11 ･出力専用ポート N0∼3 PK0∼3と同じ PK0∼3と同じ ･アドレス入力 A12 ･EPROM制御信号入力 ･出力専用ポート O0∼3 PK0∼3と同じ TA, DASEC PK0∼3と同じ ･EPROM制御 信号入力 CE ･出力専用ポート P0∼3 PK0∼3と同じ PK0∼3と同じ 機能, オプション, 特性共 PL0∼3と同じ PP3 AV＋ 1 − RES / VPP / OE 1 入力 EPMOD 駆動用 ･出力専用ポート M0∼3 機能, オプション, 特性共 PL0∼3と同じ PP1 PP2 TEST / A4∼A7 機能, オプション, 特性共 PL0∼3と同じ PO1 PO2 PO3 PP0 PK0∼3と同じ ･アドレス入力 機能, オプション, 特性共 PL0∼3と同じ PN1 / TA PN2 / DASEC PN3 PO0 / CE PK0∼3と同じ 機能, オプション共PK0∼3と同じ ･出力は蛍光表示管ディジット PL1 / A5 PL2 / A6 PL3 / A7 PM0 / A8 より選択可 ･出力専用ポート L0∼3 AD変換用基準電圧入力端子。 − − ･システムリセット入力 ･パワーアップリセットは、 − − 外付Ｃを接続。 ･リセットスタートは、 "L"レベル 1 入力 を４クロックサイクル以上入力。 ･LSIのテスト用端子 ･EPROM制御 信号入力 VPP / OE − − 通常VSSへの接続。 ･EPROM制御信号入力 EPMOD No.6806-7/21 LC65E3608 発振回路オプション オプション名 回 路 条件・その他 1. 外部クロック OCS2 端子は開放。 OSC1 ILC00102 2. 2 端子 RC 発振 OSC1 Cext OSC2 Rext ILC00103 3. セラミック発振 C1 OSC1 セラミック 発振子 C2 OSC2 RD ILC00104 分周器オプション オプション名 回 路 条件・その他 1.分周器なし （1 / 1） ・3つの発振オプション全てに適応される。 タジ イェ ミネ ンレ グー タ 発 振 fOSC 回 路 ・発振周波数、外部クロックは 4330kHz をこえない。 ILC00105 2. 1 / 3 分周器 内蔵 ・外部クロックおよびセラミック発振の2つ 発 振 fOSC 回 路 1 / 3分周器 fOSC 3 タジ イェ ミネ ンレ グー タ のオプションのみ適応。 ・発振周波数、外部クロックは 4330kHz をこえない。 ILC00106 3. 1 / 4 分周器 内蔵 ・外部クロックおよびセラミック発振の2つ 発 振 fOSC 回 路 1 / 4分周器 fOSC 4 タジ イェ ミネ ンレ グー タ のオプションのみ適応。 ・発振周波数、外部クロックは 4330kHz をこえない。 ILC00107 No.6806-8/21 LC65E3608 リセット時のポートC, D 出力レベルオプション 入出力ポートC, D はそれぞれ4ビット一括で、リセット時の出力レベルを次の2つのオプションから選択できる。 オプション名 1.リセット時出力 ｢H｣ レベル 2.リセット時出力 ｢L｣ レベル 条件･その他 ポートC, D の4ビット一括 ポートC, D の4ビット一括 ノーマル耐圧／中耐圧ポート出力形式オプション ノーマル耐圧入出力ポートおよび中耐圧入出力ポートは、全てオープンドレイン出力形式に固定される。 オプション名 回 路 対象ポート 1.オープンドレイン出力 ポート A, F ILC00101 高耐圧ポート出力形式オプション 高耐圧入出力ポートおよび高耐圧出力ポートは、全てオープンドレイン出力形式に固定される。 オプション名 回 路 対象ポート 1.オープンドレイン出力 ポートC, D ILC00108 ポートK, L, M, N, O, P ILC00109 ウォッチドッグリセットオプション ウォッチドッグリセット機能の有無をオプションにて選択できる。 オプション名 1．ウォッチドッグリセット機能あり 条件・その他 暴走しない限りウォッチドッグリセットがかからないように、 一定時間内にWDリセットレジスタをアクセスするようにプログラ ミングしなければならない。 2．ウオッチドッグリセット機能なし − No.6806-9/21 LC65E3608 使用方法 (1) オプション指定方法 オプション指定は、SU60K.EXEを使用して行います。これにより発生されたオプション指定ファイルと 当社マクロアセンブラ (M60K.EXE) により生成されたファイルを、当社リンカ (L60K.EXE) でリンクする ことによって、オプションコードがオプション指定エリア (2000∼200AH番地) に作成されます。 また、オプション指定エリアに直接データをセットすることも可能である。この場合、11, 12ページに示す オプションコード作成一覧表に従ってオプション指定を行なうこと。 (2) EPROMへの書き込み方法 作成されたデータをLC65E3608に書き込みを行なう場合、専用の書き込み変換基板 (W65EP3608D, W65EP3608Q) を用いることによって、汎用EPROMプログラマを使用することができる。 ･ EPROM プログラマには、下表に示すものが使用可能である。 メーカ アドバンテスト 使用可能機種 R4945, R4944A, R4943 または、同等品 安藤 AVAL ミナトエレクトロニクス ･ 書き込み方式には、 “27512 (VPP 12.5V) インテル高速書き込み” を使用すること。その時、アドレスの設定 は “0 ∼ 200AH番地”を指定し、ジャンパ (DASEC) は必ず OFF にすること。 (3) データセキュリティ機能の使用方法 「データセキュリティ」とは、あらかじめマイコンのEPROMに書き込まれているデータを読み出せないよ うにする機能である。 LC65E3608にデータセキュリティをかける場合には以下の手順で行なうこと。 1. 書き込み変換基板上のジャンパ (DASEC) をONにする。 2. 再度、データを書き込む。 この時、本機能が動作するために、EPROMプログラマはエラーを表示するが、プログラマ及び LSI の異 常ではない。 注意）･ 手順2で、全アドレスのデータが“FF”の場合、データセキュリティはかからない。 ･ 手順2で、「BLANK→PROGRAM→VERIFY」の連続動作による書き込みでは、データセキュリ ティはかからない。 ･ データセキュリティを行なった後は、必ずジャンパをOFFに戻すこと。 No.6806-10/21 LC65E3608 LC65E3608(DIC52S) LC65E3608(QIC64) LC65E3608 をソケットに正しく差すこと。 W65EP3608D W65EP3608O SW DASEC SW DASEC 1 ピン 1 ピン DASECの設定 ・通常の書き込みを行う場合 DASEC ON OFF ・セキュリティをかける場合 DASEC ON OFF No.6806-11/21 LC65E3608 (4) オプションデータのエリアと定義 ROMエリア ビット オプション項目 2000H 2001H 2002H 2003H 7 6 未使用 WDリセット 0に固定する。 1 : 有 0 : 無 5 4 PD リセット時の出力 PC レベル 0 : ｢L｣ レベル 1 : ｢H｣レベル 3 2 OSC 分周選択 (XX=bit3, bit2) 00 : 1 / 1 10 : 1 / 4 1 0 OSC選択 (XX=bit1, bit0) 00 : 禁止 01 : 禁止 10 : (2RC,EXT) 11 : 2端子CF 7 6 PC3 PC2 (注) 5 4 PC1 PC0 3 2 PA3 PA2 1 0 PA1 PA0 出力形式 出力形式 7 6 01 : 1 / 3 11 : 禁止 1=PD, 0=OD (注) 1=PU, 0=OD 00固定 5 4 3 2 PD3 PD2 1 0 PD1 PD0 出力形式 7 6 (注) 1=PD, 0=OD 00固定 5 4 3 2 PF3 PF2 1 0 PF1 PF0 2004H 2005H 7∼0 7∼0 2006H 7 6 PL3 PL2 5 4 PL1 PL0 3 2 PK3 PK2 1 0 PK1 PK0 7 6 PN3 PN2 5 4 PN1 PN0 3 2 PM3 PM2 1 0 PM1 PM0 2007H オプションとデータとの関係 出力形式 (注) 1=PU, 0=OD 00固定 00固定 出力形式 出力形式 出力形式 出力形式 (注) 1=PD, 0=OD (注) 1=PD, 0=OD (注) 1=PD, 0=OD (注) 1=PD, 0=OD No.6806-12/21 LC65E3608 ROMエリア ビット 2008H 2009H ･ ･ ･ 200AH オプション項目 7 PP3 6 5 PP2 PP1 4 3 PP0 PO3 2 1 PO2 PO1 0 7 PO0 出力形式 出力形式 オプションとデータとの関係 (注) 1=PD, 0=OD (注) 1=PD, 0=OD 6 5 4 3 未使用 0に固定する。 2 1 0 (注) LC65E3608はポートオプションデータに関係なく全てオープンドレイン形式となるが、LC653608 / 06 / 04 （マスク版）使用時のポートオプションを選択しておくこと。 PU：プルアップ抵抗付き、PD：プルダウン抵抗付き、OD：オープンドレイン No.6806-13/21 LC65E3608 1. 絶対最大定格 / Ta=25℃, VSS=0V 項目 記号 最大電源電圧 出力電圧 入力電圧 入出力電圧 ピーク出力電流 平均出力電流 許容消費電力 条件 VDD max VO(1) 適用端子・備考 VDD OSC 規格 unit −0.3∼＋7.0 発生する電圧まで許容する VO(2) VI(1) PK, PL, PM, PN, PO, PP VDD−45∼ VDD＋0.3 OSC1 (注1) −0.3∼ VDD＋0.3 VI(2) TEST, RES AV＋, AV−, PB −0.3∼ VDD＋0.3 VI(3) VIO(1) VP PF VDD−45∼ VDD＋0.3 −0.3∼＋15 VIO(2) VIO(3) PA PC, PD −0.3∼ VDD＋0.3 VDD−45∼ VDD＋0.3 IOP(1) IOP(2) PA, PF ±0∼＋10 PL, PM, PN, PO, PP −30∼0 IOP(3) IOA(1) 1端子当り100ms 間の平均 PC, PD, PK PA, PF IOA(2) IOA(3) 1端子当り100ms 間の平均 1端子当り100ms 間の平均 PL, PM, PN, PO, PP −30∼0 PC, PD, PK −10∼0 ΣIOA(1) PAの合計電流 (注2) PA ±0∼＋40 ΣIOA(2) ΣIOA(3) PF の合計電流 (注2) PL, PM, PN, POおよび、 PF PL, PM, PN, ±0∼＋40 −50∼0 ΣIOA(4) PP の合計電流 (注2) PC, PDおよび PKの合計電流 PO, PP PC, PD, PK −50∼0 Pd max(1) (注2) Ta=＋10∼＋40℃ 580 Pd max(2) (DICパッケージ) Ta=＋10∼＋40℃ 400 −10∼0 ±0∼＋10 V V V V mA mA mA mW (QICパッケージ) 動作周囲温度 Topg ＋10∼＋40 ℃ 保存周囲温度 Tstg −55∼＋125 ℃ No.6806-14/21 LC65E3608 2. 許容動作範囲 / Ta= ＋ 10 ∼＋ 40℃, VSS=0V, VDD=4.0 ∼ 6.0V（指定のない場合） 規格 項目 記号 条件 適用端子・備考 min max unit 4.0 6.0 V 1.8 6.0 V 出力Nch Tr. オフ Port F 出力Nch Tr. オフ (Port A) Port A, B0∼2 0.7 VDD 1.9 13.5 VDD V VIH(3) VIH(4) 出力Pch Tr. オフ 出力Nch Tr. オフ 0.8 VDD 0.8 VDD VDD 13.5 VIH(5) VIH(6) VDD=1.8∼6V RES 外部クロック仕様 OSC1 0.8 VDD 0.8 VDD VDD VDD VIH(7) 図8 Port B3の高Vt 入力回路 VDD−0.5 VDD VIH(8) 図8 Port B3の低Vt 入力回路 0.5 VDD VDD VIL(1) VIL(2) 出力Nch Tr. オフ Port F 出力Nch Tr. オフ (Port A) Port A, B0∼2 VSS VSS 0.3 VDD 0.5 VIL(3) VIL(4) 出力Pch Tr. オフ 出力Nch Tr. オフ Port C, D INT, SCK, SI VSS VSS VIL(5) VIL(6) 外部クロック仕様 OSC1 TEST VIL(7) VIL(8) 図8 RES Port B3の低Vt VSS VSS VSS VSS 0.5 0.25 VDD 0.25 VDD 0.3 VDD 動作電源電圧 VDD スタンバイ 電源電圧 VST RAM, レジスタ保持(注3) 入力「Ｈ」 レベル電圧 VIH(1) VIH(2) 入力「Ｌ」 レベル電圧 VDD VDD Port C, D INT, SCK, SI typ V 0.25 VDD 0.9 入力回路 動作周波数 fop 384 4330 kHz (10.4) (0.92) (µs) OSC1 384 4330 kHz OSC1 OSC1 69 50 ns ns （サイクルタイム）(T cyc) 外部クロック条件 周波数 text パルス幅 textH, textL 図1 立上り / 立下り時間 textR, textF 発振保証定数 2端子ＲＣ発振 セラミック発振 Cext 図2 Rext 図2 図3 OSC1, OSC2 評価中 pF OSC1, OSC2 評価中 表1参照 kΩ No.6806-15/21 LC65E3608 3. 電気的特性 / Ta= ＋ 10 ∼＋ 40℃, VSS=0V, VDD=4.0 ∼ 6.0V（指定のない場合） 項目 入力「Ｈ」 記号 IIH(1) レベル電流 条件 IIH(3) レベル電圧 レベル電圧 出力オフリーク 電流 ﾋｽﾃﾘｼｽ電圧 シ ュ Hﾚﾍﾞﾙｽﾚｼｭ ミ ﾎﾙﾄﾞ電圧 ッ ト Lﾚﾍﾞﾙｽﾚｼｭ 特 ﾎﾙﾄﾞ電圧 性 typ max 5.0 VIN=13.5V 出力 Nchトランジスタオフ ･ポートA unit µA 1.0 ･ポートB VIN=VDD 外部クロック時, VIN=VDD OSC1 IIH(4) 出力 Pchトランジスタオフ ポートC, D VIN=VDD IIL(1) 出力 Nchトランジスタオフ ･ポートA, F VIN=VSS ･ポートB −1.0 IIL(2) IIL(3) VIN=VSS RES 外部クロック時, VIN=VSS OSC1 −45 −1.0 IIL(4) 出力 Pchトランジスタオフ ポートC, D (Pch ﾄﾗﾝｼﾞｽﾀのｵﾌﾘｰｸ電流 −30 VOH(1) VOH(2) VOH(3) VOH(4) 出力「Ｌ」 min 出力 Nchトランジスタオフ ポートF Nchトランジスタの オフリーク電流を含む 出力「Ｈ」 規格 Nchトランジスタの オフリーク電流を含む IIH(2) 入力「Ｌ」 レベル電流 適用端子・備考 VOL(1) VOL(2) 1.0 µA −10 を含む) VOUT=VDD−40V IOH=−20mA ポートL, M, N, O, P VDD−2.1 IOH=−1.0mA ポートL, M, N, O, P VDD−1.0 他ポートのIOHが−1mA より少ないとき IOH=−5mA IOH=−1.0mA 他ポートのIOHが−1mA ポートC, D, K ポートC, D, K V VDD−1.8 VDD−1.0 より少ないとき IOL=5mA ポートA, F IOL=1mA, 他ポートのIOL ポートA, F が各々1mA以下の時 IOFF(1) 出力Pch Tr. オフ VOUT=VDD ポートK, L, M, N, O, P IOFF(2) 出力Pch Tr. オフ VOUT=VDD−40V ポートK, L, M, N, O, P VHIS VtH 1.0 RES, INT, SCK, SI ｼｭﾐｯﾄ仕様時の 1.5 V 0.5 30 µA −30 0.1 VDD V 0.4 VDD 0.8 VDD 0.25 VDD 0.6 VDD OSC1 (注4) VtL No.6806-16/21 LC65E3608 項目 記号 消費電流 2端子 RC発振 セラミック発振 外部クロック スタンバイ時 条件 適用端子・備考 規格 min typ max 動作時, 出力Nch Tr. オフ ポート=VDD unit mA IDDOP(1) 図2 fosc=850kHz (TYP) VDD IDDOP(2) 図3 4MHz, 1 / 3分周, 1 / 4分周 VDD IDDOP(3) 図3 4MHz, 1 / 1分周 VDD IDDOP(4) 図3 400kHz VDD IDDOP(5) 図3 800kHz VDD IDDOP(6) 384kHz∼4330kHz, 1 / 1分周 VDD IDDst 出力Nch, Pch Tr. オフ VDD=6V VDD ポート=VDD VDD=3V VDD 4.5 6 4.5 5 6 8 4 4.5 4.5 6 5.0 0.05 8 10 0.025 5 µA 発振特性 セラミック発振 発振周波数 fCFOSC (注5) 図3 fo=400kHz 図3 fo=800kHz OSC1, OSC2 OSC1, OSC2 384 768 400 800 416 832 3840 4000 tCFS 図3 fo=4MHz 図4 fo=400kHz OSC1, OSC2 発振安定時間 4160 10 2端子 RC発振 fMOSC 図4 fo=800kHz, 4MHz, 図2 Cext= 発振周波数 プルアップ抵抗 RES VIN=VSS VDD=5V kHz 評 価 中 RES 50 外部リセット特性 リセット時間 tRST 端子容量 Cp f=1MHz 被測定端子以外 VIN=VSS 250 kΩ 10 図6 SCK サイクルタイム 出力クロック 図6 SCK tCKCY(2) 100 図5参照 シリアルクロック 入力クロック tCKCY(1) サイクルタイム 入力クロック ms 10 OSC1, OSC2 図2 Rext= Ru kHz pF µs 0.8 64×TCYC µs (注６) tCKL(1) 図6 SCK tCKL(2) 図6 SCK µs 0.3 「Ｌ」レベル パルス幅 出力クロック 「Ｌ」レベル 32×TCYC パルス幅 No.6806-17/21 µs LC65E3608 項目 入力クロック 「H」レベル パルス幅 出力クロック 記号 条件 VDD[V] 適用端子・備考 tCKH(1) 図6 SCK tCKH(2) 図6 SCK 規格 min typ max unit µs 0.3 32×TCYC 「H」レベル パルス幅 シリアル入力 データセット tICK SCKの↑に対して SI 0.2 µs アップ時間 データ tCKI 規定する 図6 SI 0.2 µs ホールド時間 シリアル出力 tCKO SCKの↓から SO µs 0.5 規定する NchOD のみ 外付1kΩ 出力遅延時間 外付50pF 図6 周期 tPCY(1) ｢H｣レベルパルス幅 tPH(1) パ ル ｢L｣レベルパルス幅 tPL(1) ス 周期 tPCY(2) 出 力 512×TCYCモード時 PchODのみ外付1kΩ 図7 256×TCYCモード時 分解能 絶対精度 AV＋ = VDD Ａ Ｄ 変 換 特 基準入力電圧 AV＋ 性 基準入力 IRIF ト入力電流 PK0 256×TCYC±5% PK0 PK0 256×TCYC±5% 256×TCYC±5% PK0 PK0 128×TCYC±5% 128×TCYC±5% 5.0 ±10% 8 ±1 ±2 ADｽﾋﾟｰﾄﾞ1 / 1 26*TCYCの時 24 (TCYC= 270 (TCYC= ADｽﾋﾟｰﾄﾞ1 / 2 0.92µs) 47 10.4µs) 530 (TCYC= 0.92µs) (TCYC= 10.4µs) 51*TCYCの時 AV＋=VDD 電流範囲 アナログ入力 VAIN 電圧範囲 アナログポー IAIN µs PchODのみ外付1kΩ 外付50pF 図7 TCAD 512×TCYC±5% 外付50pF ｢H｣レベルパルス幅 tPH(2) ｢L｣レベルパルス幅 tPL(2) 変換時間 PK0 AV＋ AV＋ VSS 75 AD0∼AD7 VSS 出力オフリーク電流を含む AD0∼AD7 VAIN=VDD VAIN=VSS 150 bit LSB µs VDD 300 V µA AV＋ V 1 µA −1 （注1） 図3の発振回路および保証定数で内部発振させた場合、発生する発振振幅まで許容するものとする。 （注2） 100ms 間の平均 （注3） HALT 命令を実行してスタンバイ状態となるまでは必ず動作電源電圧 VDD を保持すること。また、 HALT 命令実行サイクル中は、PB3端子にチャタリングが入らないようにすること。 （注4） OSC1 は発振オプションで2端子 RC 発振、外部クロック発振を選択した時にシュミット仕様になる。 （注5） fCFOSCは発振可能な周波数を示す。セラミック発振時の中心周波数はセラミック発振子メーカの 公称値と約1％の相異がある。詳細についてはセラミック発振子の仕様を参照すること。 （注6） TCYC=4×システムクロック周期 No.6806-18/21 LC65E3608 OSC1 (OSC2) 外部クロック OPEN VDD 0.8VDD 0.2VDD VSS textF textL textR textH text 図1 外部クロック入力波形 OSC1 ILC00087 OSC1 OSC2 OSC2 R Rext ｾﾗﾐｯｸ発振子 C1 Cext 図2 2端子RC発振回路 C2 図3 セラミック発振回路 ILC00088 ILC00089 VDD 動作VDD下限 0V OSC 安定発振 発振不安定時間 tcFS 図4 発振安定時間 ILC00082 No.6806-19/21 LC65E3608 表1 セラミック発振保証定数 4MHz (ムラタ) C1 33pF±10% CSA4.00MG CST4.00MGW (C内蔵) C2 R 33pF±10% 0Ω 4MHz (京セラ) KBR4.0MSA C1 C2 33pF±10% 33pF±10% KBR4.0MKS (C内蔵) 800kHz (ムラタ) R C1 0Ω 100pF±10% CSB800J C2 R 100pF±10% 2.2kΩ 800kHz (京セラ) KBR800F C1 C2 100pF±10% 100pF±10% 400kHz (ムラタ) R C1 0Ω 220pF±10% CSB400P C2 R 220pF±10% 2.2kΩ 400kHz (京セラ) KBR400BK C1 C2 330pF±10% 330pF±10% RES CRES(=0.68µF) 図5 リセット回路 ILC00083 （注）電源の立ち上がり時間がゼロの時、 CRES=0.68µFにてリセット時間は10ms∼ 100msとなる。電源の立ち上がり時間が 大きい場合、必ずリセット時間が10ms以 上となるようCRESの値を増加する。 R 0Ω ＊上記定数は暫定定数。正式定数は評価後決定。 tCKY 0.8VDD 0.25VDD tCKH tCKL SCK VDD tICK tCKI 負荷回路 SI 1kΩ 入力データ tCKO 50pF 出力データ SO 図6 シリアル入出力タイミング ILC00093 負荷回路 tPCY tPH 50pF 0.7VDD tPL 1kΩ 0.3VDD 図7 ポートPK0パルス出力タイミング ILC00094 高Vt入力回路 CPU動作 / 停止制御 ポートPB3端子 ポート入力, 発振回路制御 低Vt入力回路 ILC00095 図8 ポートPB3高Vt／低Vt入力回路 No.6806-20/21 LC65E3608 本書記載の製品は、定められた条件下において、記載部品単体の性能・特性・機能などを規定するものであ り、お客様の製品（機器）での性能・特性・機能などを保証するものではありません。部品単体の評価では 予測できない症状・事態を確認するためにも、お客様の製品で必要とされる評価・試験を必ず行って下さい。 弊社は、高品質・高信頼性の製品を供給することに努めております。しかし、半導体製品はある確率で故障 が生じてしまいます。この故障が原因となり、人命にかかわる事故、発煙・発火事故、他の物品に損害を与 えてしまう事故などを引き起こす可能性があります。機器設計時には、このような事故を起こさないような、 保護回路・誤動作防止回路等の安全設計、冗長設計・機構設計等の安全対策を行って下さい。 本書記載の製品が、外国為替及び外国貿易法に定める規制貨物（役務を含む）に該当する場合、輸出する 際に同法に基づく輸出許可が必要です。 弊社の承諾なしに、本書の一部または全部を、転載または複製することを禁止します。 本書に記載された内容は、製品改善および技術改良等により将来予告なしに変更することがあります。した がって、ご使用の際には、「納入仕様書」でご確認下さい。 この資料の情報（掲載回路および回路定数を含む）は一例を示すもので、量産セットとしての設計を保証す るものではありません。また、この資料は正確かつ信頼すべきものであると確信しておりますが、その使用 にあたって第３者の工業所有権その他の権利の実施に対する保証を行うものではありません。 PS No.6806-21/21