注文コードNo.N※5 9 2 7 No. 5927 30698 CMOS LSI LC86F3064A フラッシュEEPROM256Kバイト内蔵 クローズドキャプションTV制御用 8ビット1チップマイクロコンピュータ 概要 ＬＣ８６Ｆ３０６４Ａは，最小バスサイクルタイム０．４２６μsで動作するＣＰＵ部を核に，２５６Ｋバイ トフラッシュＥＥＰＲＯＭ，１０２４バイトＲＡＭ，１０８８×９ビットＣＲＴ表示用ＲＡＭ，１６ビットタ イマ／カウンタ，４チャネル×７ビットＰＷＭ，８チャネル×８ビットＡＤコンバータ，８ビット同期式シリ アルインタフェース，ＩＩＣバス対応シリアルインタフェース，クローズドキャプションデータスライサ，Ｔ Ｖガイドプラスデータスライサ，クローズドキャプション対応ＯＳＤ機能等を１チップに集積したクローズド キャプションＴＶ制御用８ビットマイクロコンピュータである。 この１チップで，ＴＶ制御とクローズドキャプション機能が実現できる。 特長 ■ フラッシュＥＥＰＲＯＭ ・２６２１４４×８ビット ：プログラム領域 ６５５３６×８ビット ：キャラクタＲＯＭ領域 ６５５３６×８ビット テーブルデータ領域（リードオンリー）として使用可 ：データ領域（リード／ライト可） １３１０７２×８ビット ■ ＲＡＭ ・１０２４×８ビット ・１０８８×９ビット（ＣＲＴ表示用） 外形図 3071 (unit : mm) 33 0.25 19.05 16.8 64 1 32 57.2 4.0 この資料の情報 （掲載回路および回路定数を含む） は 一例を示すもので、量産セットとしての設計を保証 するものではありません。また、この資料は正確か つ信頼すべきものであると確信しておりますが、そ の使用にあたって第３者の工業所有権その他の権利 の実施に対する保証を行うものではありません。 本書記載の製品は、極めて高度の信頼性を要する用 途 （生命維持装置、航空機のコントロールシステム等、 多大な人的・物的損害を及ぼす恐れのある用途） に対 応する仕様にはなっておりません。そのような場合 には、あらかじめ三洋電機販売窓口までご相談下さ い。 本書記載の製品が、外国為替および外国貿易管理法 に定める戦略物資 （役務を含む） に該当する場合、輸 出する際に同法に基づく輸出許可が必要です。 弊社の承諾なしに、本書の一部または全部を、転載 または複製することを禁止します。 本書に記載された内容は、製品改善および技術改良 等により将来予告なしに変更することがあります。 したがって、ご使用の際には、「納入仕様書」でご 確認下さい。 0.95 0.48 1.78 1.01 3.2 5.0max ・文字の種類 ：５６文字×１６行 ：１０８８ワード（１ワード＝９ビット） 表示エリア ：５６文字×１６行 制御エリア１ ：８文字×１６行 制御エリア２ ：６４文字×１行 ：最大１２８０文字で任意の種類可 （最大ＥＥＰＲＯＭ６４Ｋバイト使用） ：１６×１８フォント ２５６種 ：８×９フォント ２５６種 （以上５１２文字でＥＥＰＲＯＭ１６Ｋバイト使用） ：１６×３２フォント ２５６種×３（各２５６文字でＥＥＰＲＯＭ１６Ｋバイト使用） 0.51min ■ ＯＳＤ機能 ・画面表示 ・表示用ＲＡＭ SANYO : DIP64S 〒370-0596 群馬県邑楽郡大泉町坂田一丁目1番1号 30698yk寿◎新藤 No.5927-1/19 LC86F3064A ・表示色 ：デジタルモード ８色 アナログモード ６４色 文字，文字背景，文字縁取り，全背景それぞれ表示可能 ・行単位で垂直表示開始ライン，水平表示開始位置指定可能 ・行単位でのシャッタ機能（表示開始または表示停止ライン指定）とスクロール機能 ・行単位でキャラクタ水平ピッチ（９∼１６ドット），垂直ピッチ（１∼３２ビット）指定可能 ・行単位で１０種類のキャラクタサイズ指定可能 （水平方向×垂直方向）＝ （１×１）,（１×２）,（２×２）,（２×４） （１．５×１）,（１．５×２）,（３×２）,（３×４） （０．５×０．５）,（０．７５×０．５） ・簡易グラフィック機能 ・カーソル機能 ■データスライサ機能（ＮＴＳＣ） ・ライン２１のクローズドキャプションデータ，ＸＤＳデータの抽出 ・ライン１０∼２５の TV Guide Plus+データの抽出 （TV Guide Plus+は Index System Inc.の提唱するシステムである。） ■バスサイクルタイム／命令サイクルタイム バスサイクルタイム 命令サイクルタイム システムクロック発振源 発振周波数 電源電圧 ０．４２６μ s ０．８５２μ s 内蔵ＶＣＯ １４．１ＭＨｚ ４．５∼５．５Ｖ ７．５μ s １５．０μ s 内蔵ＲＣ発振 ８００ｋＨｚ ４．５∼５．５Ｖ １８３．１μ s ３６６．２μ s 水晶(Ｘ’ｔａｌ)発振 ３２．７６８ｋＨｚ ４．５∼５．５Ｖ ■ポート ・入出力ポート ニブル単位で入出力指定可能なポート ビット単位で入出力指定可能なポート １５Ｖ耐圧ポート ・入力ポート ：７ポート（４４本） ：１ポート（８本） ：６ポート（３６本） ：１ポート（８本） ：１ポート（４本） ■ＡＤコンバータ ・８チャネル×８ビットＡＤコンバータ ■シリアルインタフェース ・ＩＩＣバスマルチマスタ対応シリアルインタフェース ・８ビットシリアルインタフェース ■ＰＷＭ出力 ・４チャネル×７ビットＰＷＭ ■タイマ ・タイマ０ ：１６ビットタイマ／カウンタ ２ビットプリスケーラ＋８ビットプログラマブルプリスケーラ内蔵 モード０：プログラマブルプリスケーラ付き８ビットタイマ×２チャネル モード１：プログラマブルプリスケーラ付き８ビットタイマ＋８ビットカウンタ モード２：プログラマブルプリスケーラ付き１６ビットタイマ モード３：１６ビットカウンタ タイマの分解能は，ｔＣＹＣである（ｔＣＹＣ：サイクルタイム）。 ・タイマ 1 ：１６ビットタイマ／ＰＷＭ モード０：８ビットタイマ×２チャネル モード１：８ビットタイマ＋８ビットＰＷＭ モード２：１６ビットタイマ モード３：ビット幅可変ＰＷＭ（９∼１６ビット） モード０，１では，タイマ，ＰＷＭの分解能は， ｔＣＹＣである。 モード２，３では，タイマ，ＰＷＭの分解能をプログラムでｔＣＹＣと１／２ ｔＣＹＣに切り換えることができる。 No.5927-2/19 LC86F3064A ・ベースタイマ : 時計用５００ｍｓオーバフロー信号発生機能（３２．７６８ｋＨｚ水晶発振選択時） クロック選択機能 ３２．７６８ｋＨｚ水晶発振，システムクロック，タイマ０のプログラマブルプリスケー ラ出力のうちいずれかを選択 ■リモコン受信回路（Ｐ７３／ＩＮＴ３／Ｔ０ＩＮ端子と共用） ・ノイズ除去機能 ・極性切り換え機能 ■ウォッチドッグタイマ ・ＲＣ外付けによるウォッチドッグタイマ ・割り込み，システムリセットの選択可能 ■割り込み ・１５要因，１０ベクタ ①外部割り込みＩＮＴ０ ②外部割り込みＩＮＴ１ ③外部割り込みＩＮＴ２，タイマ／カウンタＴ０Ｌ（下位８ビット） ④外部割り込みＩＮＴ３，ベースタイマ ⑤タイマ／カウンタＴ０Ｈ（上位８ビット） ⑥タイマＴ１Ｈ，タイマＴ１Ｌ ⑦シリアルインタフェース０（ＳＩＯ０） ⑧データスライサ ⑨垂直同期信号（ ＶＳ ），スキャンライン，ＡＤ ⑩ＩＩＣ ・割り込み優先レジスタ内蔵 マイコンの割り込みは低レベル，高レベル，最高レベルの３レベルの多重割り込みが可能である。外部 割り込みＩＮＴ２，タイマ／カウンタＴ０Ｌ（下位８ビット）からＩＩＣの，１３の割り込み要因は， 割り込み優先レジスタにより低レベル，高レベルの割り込み優先が指定できる。 また，外部割り込みＩＮＴ０，ＩＮＴ１は，低レベル，最高レベルの割り込み優先が指定できる。 ■サブルーチンスタックレベル ・最大１２８レベル（スタックはＲＡＭの中に設定） ■高速乗除算命令内蔵 ・１６ビット×８ビット（実行時間：７命令サイクルタイム） ・１６ビット÷８ビット（実行時間：７命令サイクルタイム） ■３種類の発振回路 ・ＲＣ発振回路（内蔵） ：システムクロック用 ・ＶＣＯ発振回路（内蔵） ：システムクロック用，ＣＲＴ同期用 ・水晶発振回路 ：タイマベース用，システムクロック用，ＰＬＬリファレンス用 ■スタンバイ機能 ・ＨＡＬＴモード 命令の実行を停止するモードであり，リセットまたは割り込みの発生により解除可能である。 ・ＨＯＬＤモード 水晶発振，ＲＣ発振を停止するモードでる。ＨＯＬＤモードを解除するには，次の２つの方法がある。 (1) リセット端子に「Ｌ」レベルを入力する。 (2) Ｐ７０／ＩＮＴ０端子，またはＰ７１／ＩＮＴ１端子に指定されたレベルを入力する。 ■出荷形態 ・ＤＩＰ６４Ｓ ■開発ツール ・エバチップ ：ＬＣ８６３０９６ ・エミュレータ ：ＥＶＡ８６０００（本体）＋ＥＣＢ８６３０００（エバチップボード） ＋ＰＯＤ８６３０２０（ポッド） No.5927-3/19 LC86F3064A システムブロック図 割込制御 IR PLA EEPROM制御 スタンバイ制御 EEPROM クロック ジェネレータ X'tal RC VCO PC PLL ACC IIC バスインタフェース SIO0 ポート 1 タイマ 0 ポート 3 B レジスタ C レジスタ ALU タイマ 1 ポート 5 ベースタイマ ポート 6 PSW ADC ポート 7 RAR INT0 - 3 ノイズ除去フィルタ PWM ポート 8 RAM データスライサ スタックポインタ OSD 制御 回路 CGROM 制御 VRAM ポート A ウォッチドッグタイマ No.5927-4/19 LC86F3064A ピン配置図 P50 1 64 P33 P51 2 63 P32 P52 3 62 P31 P53 4 61 P30 P54 5 60 P73/INT3/T0IN P55 6 59 P72/INT2/T0IN P56 7 58 P71/INT1 P57 8 57 P70/INT0 P10/SO0 9 56 P67/PWM4 P11/SI0 10 55 P66/PWM3 P12/SCK0 11 54 P65/PWM2 P13 12 53 P64/PWM1 P14 13 52 P63/SCLK1 P15 14 51 P62/SDA1 P16 15 50 P61/SCLK0 P17/PWM 16 49 P60/SDA0 PA0 17 48 BL PA1 18 47 B PA2 19 46 G PA3 20 45 R PA4 21 44 HS PA5 22 43 VS PA6 23 42 AVSS PA7 24 41 AVDD DVSS 25 40 CVIN XT1 26 39 RES XT2 27 38 FILT DVDD 28 37 TEST P80/AN0/RIN 29 36 P87/AN7 P81/AN1/GIN 30 35 P86/AN6 P82/AN2/BIN 31 34 P85/AN5 P83/AN3/BLIN 32 33 P84/AN4 ＬＣ８６Ｆ３０６４Ａ ＤＩＰ No.5927-5/19 LC86F3064A 端子機能表 端子名 DVDD DVSS AVDD AVSS RES XT1 XT2 FILT CVIN VS HS R G B BL ポート 1 P10∼P17 I 機能説明 デジタル回路用電源の＋端子 デジタル回路用電源の−端子 アナログ回路用電源の＋端子 アナログ回路用電源の−端子 リセット端子 I O O I I 水晶発振子用入力端子 水晶発振子用出力端子 内蔵 PLL 用フィルタ端子 映像信号入力端子 垂直同期信号入力端子 I 水平同期信号入力端子 O O O O RGB 映像出力の赤（R）出力端子 RGB 映像出力の緑（G）出力端子 RGB 映像出力の青（B）出力端子 ファストブランキング制御信号 TV の映像信号とキャプション／OSD の映像信号の切り換え ・8 ビットの入出力ポート 1 ビット単位の入出力指定可能 ・端子機能 入出力 I/O P10 P11 P12 P17 ポート 3 P30∼P33 ポート 5 P50∼P57 ポート 6 P60∼P67 I/O I/O I/O オプション プルアップ抵抗 有／無 出力形式 CMOS/Nch-OD SIO0 データ出力 SIO0 データ入力／バス入出力 SIO0 クロック入出力 タイマ 1（PWM）出力 ・4 ビットの入出力ポート 1 ビット単位の入出力指定可能 ・8 ビットの入出力ポート 1 ビット単位の入出力指定可能 ・8 ビットの入出力ポート／中耐圧ポート 1 ビット単位の入出力指定可能 ・端子機能 P64 IIC0 データ入出力 P60 P65 IIC0 クロック出力 P61 P66 IIC1 データ入出力 P62 P67 IIC1 クロック出力 P63 プルアップ抵抗 有／無 出力形式 CMOS/Nch-OD プルアップ抵抗 有／無 出力形式 CMOS/Nch-OD PWM1 PWM2 PWM3 PWM4 (次ページへ) No.5927-6/19 LC86F3064A 端子名 ポート 7 入出力 P70∼P73 I/O 機能説明 ・4 ビットの入出力ポート 1 ビット単位の入出力指定可能 ・兼用機能 オプション P70 O ○ ○ × × ○ ○ × × ベクタ I/O × × ○ ○ Ｌレベル ポート A PA0∼PA7 TEST I I/O ○ ○ ○ ○ Ｈレベル ポート 8 P80∼P83 P84∼P87 ○ ○ ○ ○ 立ち下がり ＆ 立ち上がり INT0 INT1 INT2 INT3 立ち下がり 立ち上がり INT0 入力／HOLD 解除入力 ／ウォッチドッグタイマ用 Nch-Tr 出力 INT1 入力／HOLD 解除入力 P71 INT2 入力／タイマ 0 イベント入力 P72 INT3 入力（ノイズフィルタ付入力） P73 ／タイマ 0 イベント入力 インタラプト受付形式，ベクタアドレス 03H 0BH 13H 1BH ・4 ビットの入力ポートと 4 ビット入出力ポート 1 ビット単位の入出力指定可能 ・兼用機能 AD 変換入力（8 本），外部 RGB 入力（４本：P80∼P83） ・8 ビットの入出力ポート 4 ビット単位の入出力指定可能 テスト端子（オープンで使用） ◎ポートのオプションは，全てビット単位で指定可能である。 ◎ポート１においてオプションで出力形式に「ＣＭＯＳ」，「Ｎｃｈ−ＯＤ（Ｎｃｈオープンﾄﾞレイン）」の どちらを選択した場合でも，「プログラマブルプルアップ抵抗有り」となる。 ◎ＥＥＰＲＯＭ書き込み時の端子機能 端子名 機能 A10 アドレス信号 PA7 A11 PA6 A12 PA5 A13 PA4 A14 PA3 A15 PA2 A16 PA1 A17 PA0 A0 P67 A1 P66 A2 P65 A3 P64 A4 P63 P62 CE P61 OE P60 WE BL A5 B A6 データ入出力 制御信号 オンボード 書き込み制御信号 端子名 P10 P11 P12 P13 P14 P15 P16 P17 G R HS TEST P33 P32 P31 P30 機能 DQ0 DQ1 DQ2 DQ3 DQ4 DQ5 DQ6 DQ7 A7 A8 A9 EP (EEPROM 書き込み モード設定) FR/W FSTART FCK FDA No.5927-7/19 LC86F3064A リセット期間中の端子の状態 端子名 入出力モード ポート１，３，５，７ 入力 オプションでプルアップオプション有 指定時のプルアップ抵抗の状態 プログラマブルプルアップ抵抗ＯＦＦ * ＡＶＤＤ，ＡＶＳＳは，アナログ動作ブロックに供給する電源である。ＤＶＤＤ，ＤＶＳＳはデジタル動作 ブロックに供給する電源である。互いのブロックに入るノイズ等の影響を少なくするために，次のように接 続すること。 LC86F3064A DVDD 電源 DVSS AVDD AVSS No.5927-8/19 LC86F3064A 1. 絶 対 最 大 定 格 ／ Ta=25℃ Ta=25 ℃ ， VSS=0V 項目 記号 適用端子・備考 条件 VDD[V] 最大電源電圧 入力電圧 出力電圧 入出力電圧 高レベル出力電流 ピーク出力 電流 VDDMAX VI(1) VO(1) VIO(1) VIO(2) IOPH(1) IOPH(2) 合計出力 電流 低レベル出力電流 ピーク出力 電流 合計出力 電流 許容消費電力 動作周囲温度 保存周囲温度 Σ IOAH(1) Σ IOAH(2) Σ IOAH(3) IOPL(1) IOPL(2) IOPL(3) Σ IOAL(1) Σ IOAL(2) Σ IOAL(3) Σ IOAL(4) Pdmax Topr Tstg DVDD,AVDD ･ﾎﾟｰﾄ80,81,82,83 ･ RES , HS , VS , CVIN R,G,B,BL,FILT ･ﾎﾟｰﾄ1,3,5,7,A ･ﾎﾟｰﾄ84,85,86,87 ﾎﾟｰﾄ6 ･ﾎﾟｰﾄ1,3,5,7,A ･ﾎﾟｰﾄ84,85,86,87 R,G,B,BL ･ﾎﾟｰﾄ1,3,5,A ･ﾎﾟｰﾄ71,72,73 ･ﾎﾟｰﾄ84,85,86,87 R,G,B,BL ･ﾎﾟｰﾄ1,3,5,6,A ･ﾎﾟｰﾄ84,85,86,87 ﾎﾟｰﾄ7 R,G,B,BL ﾎﾟｰﾄ1,A ﾎﾟｰﾄ3,5,6,7 ﾎﾟｰﾄ84,85,86,87 R,G,B,BL DIP64S DVDD=AVDD CMOS 出力 適用 1 端子当り CMOS 出力 適用 1 端子当り 適用全端子合計 適用全端子合計 適用全端子合計 適用 1 端子当り 規格 min. -0.3 -0.3 typ. ∼ ∼ max. +7.0 VDD+0.3 -0.3 -0.3 ∼ ∼ VDD+0.3 VDD+0.3 -0.3 -4 ∼ 12 mA -5 -20 -10 -15 20 適用 1 端子当り 適用 1 端子当り 適用全端子合計 適用全端子合計 適用全端子合計 適用全端子合計 Ta=+5∼+70℃ * ＤＶＳＳ，ＡＶＳＳは，同一レベルをとること。 ＤＶＤＤ，ＡＶＤＤは，同一レベルをとること。 unit V +5 -55 ∼ ∼ 15 5 40 40 40 15 TBD +70 +125 mW ℃ ＶＳＳ＝ＤＶＳＳ＝ＡＶＳＳ ＶＤＤ＝ＤＶＤＤ＝ＡＶＤＤ No.5927-9/19 LC86F3064A 2. 許 容 動 作 範 囲 ／ Ta=+5∼ Ta=+5 ∼ +70℃ +70℃ ， VSS=0V 項目 記号 適用端子・備考 条件 VDD[V] 動作電源電圧 VDD(1) DVDD,AVDD VDD(2) VDD(3) メモリ保持 電源電圧 高レベル 入力電圧 VHD DVDD,AVDD VIH(1) ﾎﾟｰﾄA (ｼｭﾐｯﾄ) VIH(2) ･ﾎﾟｰﾄ1,6 (ｼｭﾐｯﾄ) ･ﾎﾟｰﾄ71,72,73 (ｼｭﾐｯﾄ) ･ﾎﾟｰﾄ70 (ｼｭﾐｯﾄ) ﾎﾟｰﾄ入力 ／割り込み側 VIH(3) VIH(4) 低レベル 入力電圧 VIL(1) VIL(2) VIL(3) VIL(4) CVIN 入力振幅 VCVIN 命令サイクル タイム tCYC(1) ･ RES , HS , VS (ｼｭﾐｯﾄ) ﾎﾟｰﾄ70 ｳｫｯﾁﾄﾞｯｸﾞﾀｲﾏ側 ﾎﾟｰﾄ8 ﾎﾟｰﾄ入力 ﾎﾟｰﾄA(ｼｭﾐｯﾄ) ･ﾎﾟｰﾄ1,6 (ｼｭﾐｯﾄ) ･ﾎﾟｰﾄ71,72,73 (ｼｭﾐｯﾄ) ･ﾎﾟｰﾄ70 (ｼｭﾐｯﾄ) ﾎﾟｰﾄ入力 ／割り込み側 ･ RES , HS , VS (ｼｭﾐｯﾄ) ﾎﾟｰﾄ70 ｳｫｯﾁﾄﾞｯｸﾞﾀｲﾏ側 ﾎﾟｰﾄ8 ﾎﾟｰﾄ入力 CVIN tCYC(2) 発振周波数範囲 （注 1） FmRC FsXtal 発振安定時間 （注 2） tssXtal(1) XT1,XT2 tssXtal(2) XT1,XT2 規格 min. 4.5 typ. max. 5.5 0.844µs≦tCYC≦ 0.852µs 4µs≦tCYC≦400µs アナログ RGB 出力 モード使用時 HOLD モード時 RAM,レジスタ保持 出力ディセーブル 4.5∼5.5 0.6VDD VDD 出力ディセーブル 4.5∼5.5 0.75VDD VDD 出力ディセーブル 4.5∼5.5 VDD-0.5 VDD 出力ディセーブル 4.5∼5.5 0.7VDD VDD 出力ディセーブル 出力ディセーブル 4.5∼5.5 4.5∼5.5 VSS VSS 0.2VDD 0.25VDD 出力ディセーブル 4.5∼5.5 VSS 0.6VDD 出力ディセーブル 4.5∼5.5 VSS 0.3VDD 5.0 1Vp-p -3dB OSD 機能, データスライサ OSD 機能, データスライサ無し 内蔵 RC 発振 32.768kHz 水晶発振時 図 1 参照 32.768kHz 水晶発振時 図 1 参照 4.5 4.75 5.5 5.25 2.0 5.5 4.5∼5.5 1Vp-p +3dB 0.844 4.5∼5.5 4.5∼5.5 0.4 Vp-p * µs 0.848 4.5∼5.5 4.5∼5.5 1Vp-p unit V 400 0.8 32.768 3.0 MHz kHz 1.0 3.0 s (注1) 発振定数は表１参照のこと。 (注2) 発振安定時間は，電源印加後またはＨＯＬＤモード解除後にメインクロック発振停止解除し，発振が安 定するのに必要な時間である。図２参照のこと。 * Vp-p：ピーク電圧（Peak-to-peak voltage） No.5927-10/19 LC86F3064A 3. 電 気 的 特 性 ／ Ta=+5∼ Ta=+5 ∼ +70℃ +70℃ ， VSS=0V 項目 高レベル 入力電流 低レベル 入力電流 高レベル 出力電圧 記号 IIH(1) ﾎﾟｰﾄ1,3,5,6,7,8, A IIH(2) ･ RES IIL(1) ･ HS , VS ﾎﾟｰﾄ1,3,5,6,7,8, A IIL(2) ･ RES VOH(1) VOH(2) 低レベル 出力電圧 VOL(1) VOL(2) VOL(3) VOL(4) プルアップ MOS Tr.抵抗 適用端子・備考 VOL(5) Rpu ･ HS , VS ･CMOS 出力の ﾎﾟｰﾄ1,3,5 ･ﾎﾟｰﾄA,71,72,73, 84,85,86,87 R,G,B,BL (ﾃﾞｼﾞﾀﾙ出力時) ﾎﾟｰﾄ1,3,5,A ﾎﾟｰﾄ1,3,5,A ･ﾎﾟｰﾄ71,72,73 ･ﾎﾟｰﾄ84,85,86,87 ･R,G,B,BL (ﾃﾞｼﾞﾀﾙ出力時) ･ﾎﾟｰﾄ6 ﾎﾟｰﾄ70 ･ﾎﾟｰﾄ1,3,5,7 ･ﾎﾟｰﾄ84,85,86,87 条件 ･出力ディセーブル ･プルアップ MOS Tr. オフ ･VIN=VDD (出力 Tr.のオフリー ク電流を含む) VIN=VDD VDD[V] 4.5∼5.5 規格 min. typ. 4.5∼5.5 max. 1 1 ･出力ディセーブル ･プルアップ MOS Tr. オフ ･VIN=VSS (出力 Tr.のオフリー ク電流を含む) VIN=VSS 4.5∼5.5 -1 4.5∼5.5 -1 IOH=-1.0mA 4.5∼5.5 VDD-1 IOH=-0.1mA 4.5∼5.5 VDD-0.5 IOL=10mA ･IOL=1.6mA ･ﾎﾟｰﾄ1 の合計電流は 40mA 以下の時 IOL=1.6mA 4.5∼5.5 4.5∼5.5 1.5 0.4 4.5∼5.5 0.4 ･IOL=3.0mA ･全端子の 1 本当りの IOL は 3mA 以下の時 IOL=1mA VOH=0.9VDD 4.5∼5.5 0.4 4.5∼5.5 4.5∼5.5 出力オフリーク 電流 IOFF ﾎﾟｰﾄ6 VOUT=10.0V 4.5∼5.5 ヒステリシス 電圧 VHIS ･ﾎﾟｰﾄ1,3,5,6,A ･ﾎﾟｰﾄ7 出力ディセーブル 4.5∼5.5 unit µA 13 V 38 0.4 80 kΩ 5 µA V 0.1VDD ･ RES 入力クランプ 電圧 VCLMP ･ HS , VS CVIN 端子容量 CP 全端子 5.0 ･f=1MHz ･被測定端子以外は VIN=VSS ･Ta=25℃ 4.5∼5.5 2.3 2.5 10 2.7 pF No.5927-11/19 LC86F3064A 4. シ リ ア ル 入 出 力 特 性 ／ Ta=+5∼ Ta=+5 ∼ +70℃ +70℃ ， VSS=0V 項目 記号 入力クロック 出力クロック シリアルクロック 適用端子 ・備考 SCK0 SCLK0 条件 VDD[V] 4.5∼5.5 規格 min. 2 周期 tCKCY(1) 低レベル パルス幅 高レベル パルス幅 周期 tCKL(1) 1 tCKH(1) 1 tCKCY(2) シリアル入力 低レベル パルス幅 高レベル パルス幅 データセット アップ時間 SCK0 SCLK0 tCKL(2) 図 4 参照 ･オープンドレイン出力 時は 1k Ωのプルアッ プ抵抗を外付けする ･図 4 参照 4.5∼5.5 max. unit tCYC 2 1/2tCKCY tCKH(2) tICK typ. 1/2tCKCY SI0 シリアル出力 データホールド 時間 tCKI シリアルクロック が外部クロック時 の出力遅延時間 シリアルクロック が内部クロック時 の出力遅延時間 tCKO(1) SO0 tCKO(2) SO0 ･SCK0 の立ち上がりに 対して規定する ･図 4 参照 4.5∼5.5 µs 0.1 0.1 ･SCK0 の立ち下がりに 対して規定する ･オープンドレイン出力 時は 1k Ωのプルアッ プ抵抗を外付けする ･図 4 参照 4.5∼5.5 7/12tCYC +0.2 4.5∼5.5 1/3tCYC +0.2 5. IIC IIC イ ン タ フ ェ ー ス 入 出 力 条 件 ／ Ta=+5∼ Ta=+5 ∼ +70℃ +70℃ ， VSS=0V 項目 SCL 周波数 ストップ∼スタート間のバス開放時間 スタート，リスタートコンディションの ホールド時間 SCL の L 時間 SCL の H 時間 リスタートコンディションのセットアップ時間 SDA のホールド時間 SDA のセットアップ時間 SDA, SCL の立ち上がり時間 SDA, SCL の立ち下がり時間 ストップコンディションのセットアップ時間 記号 標準 高速 単位 fSCL tBUF tHD;STA min. 0 4.7 4.0 max. 100 - min. 0 1.3 0.6 max. 400 - kHz µs µs tLOW tHIGH tSU;STA tHD;DAT tSU;DAT tR tF tSU;STO 4.7 4.0 4.7 0 250 4.0 1000 300 - 1.3 0.6 0.6 0 100 20+0.1Cb 20+0.1Cb 0.6 0.9 300 300 - µs µs µs µs ns ns ns µs (注) Ｃｂ：各バスに接続された負荷のトータル（単位：ｐＦ） No.5927-12/19 LC86F3064A 6. パ ル ス 入 力 条 件 ／ Ta=+5∼ Ta=+5 ∼ +70℃ +70℃ ， VSS=0V 項目 高・低レベル パルス幅 立ち上がり／ 立ち下がり 時間 記号 適用端子・備考 条件 VDD[V] 4.5∼5.5 規格 min. 1 tPIH(1) tPIL(1) ･INT0,INT1 ･INT2/T0IN ･割り込み要因フラグを セットできる。 ･タイマ／カウンタ 0 が パルスカウントできる。 tPIH(2) tPIL(2) ノイズ除去フィルタ の時定数が 1/1 の 場合の INT3/T0IN ･割り込み要因フラグを セットできる。 ･タイマ／カウンタ 0 が パルスカウントできる。 4.5∼5.5 2 tPIH(3) tPIL(3) ノイズ除去フィルタ の時定数が 1/16 の 場合の INT3/T0IN ･割り込み要因フラグを セットできる。 ･タイマ／カウンタ 0 が パルスカウントできる。 4.5∼5.5 32 tPIH(4) tPIL(4) ノイズ除去フィルタ の時定数が 1/64 の 場合の INT3/T0IN ･割り込み要因フラグを セットできる。 ･タイマ／カウンタ 0 が パルスカウントできる。 4.5∼5.5 128 tPIL(5) 4.5∼5.5 200 RES リセットできる。 tPIH(6) tPIL(6) HS , VS 表示位置の制御ができる。 4.5∼5.5 tTHL tTLH HS typ. max. unit tCYC µs 8 HS , VS のアクティブエッ ジは 1tCYC 以上離れている こと。 図 6 参照 4.5∼5.5 図 6 参照 500 ns max. unit bit 7. AD AD 変 換 特 性 ／ Ta=+5∼ Ta=+5 ∼ +70℃ +70℃ ， VSS=0V 項目 記号 適用端子・備考 条件 VDD[V] 4.5∼6.0 分解能 N 絶対精度 変換時間 ET (注 2) tCAD アナログ入力 電圧範囲 VAIN アナログポート 入力電流 IAINH IAINL 規格 min. typ. 8 ±1.5 LSB ADCR2=0 の時(注 3) 16 tCYC ADCR2=1 の時(注 3) 32 VSS AN0∼AN3 VAIN=VDD VAIN=VSS VDD V 1 µA -1 (注 2) 絶対精度は量子化誤差（±１／２ＬＳＢ）を除く。 (注 3) 変換時間は変換をスタートさせる命令が出てからアナログ入力値に対する完全なデジタル変換値がレジ スタに設定されるまでの時間をいう。 No.5927-13/19 LC86F3064A 8. 消 費 電 流 特 性 ／ Ta=+5∼ Ta=+5 ∼ +70℃ +70℃ ， VSS=0V 項目 通常動作時 消費電流 (注 3) IDDOP(1) 適用端子 ・備考 VDD HALT モード 消費電流 (注 3) IDDHALT(1) VDD IDDHALT(2) VDD IDDHALT(3) VDD IDDHOLD VDD HOLD モード 消費電流 (注 3) 記号 条件 ･FmX’tal=32.768kHz X’tal 発振時 ･システムクロックは メインクロック用 VCO ･内蔵 RC 発振は停止 ･HALT モード ･FmX’tal=32.768kHz X’tal 発振時 ･システムクロックは メインクロック用 VCO ･内蔵 RC 発振は停止 ･HALT モード ･FmX’tal=32.768kHz X’tal 発振時 ･システムクロックは 内蔵 RC ･HALT モード ･FmX’tal=32.768kHz X’tal 発振時 ･システムクロックは X’tal ･HOLD モード ･全発振停止 VDD[V] 4.5∼5.5 規格 min. typ. TBD max. TBD unit mA 4.5∼5.5 TBD TBD mA 4.5∼5.5 TBD TBD µA 4.5∼5.5 TBD TBD 4.5∼5.5 0.05 20 µA (注 3) 消費電流は出力Ｔｒ．およびプルアップＭＯＳ Ｔｒ．に流れる電流を含まない。 9. ア ナ ロ グ RGB RGB 出 力 特 性 ／ Ta=+5℃ Ta=+5 ℃ ∼ +70℃ +70℃ , VSS=0V 項目 記号 RGB 出力電圧 VRGB 出力設定時間 TVRGB 適用端子・備考 R,G,B (図 11 参照) 条件 bit=11 bit=10 bit=01 bit=00 VDD[V] 5.0 規格 min. typ. max. 4.38 3.13 1.88 0.63 評価後決定 unit V ns No.5927-14/19 LC86F3064A 表１ Ｘ’ｔａｌ発振保証定数（メインクロック） 発振の種類 メーカ 32.768kHz 発振 セイコーエプソン 発振子 C-002RX Cg TBD Cd TBD Rd TBD * Ｃｇ，ＣｄはＪ公差（±５％），ＣＨ特性を使用すること。 (高精度を必要としないものについては，Ｋ公差（±１０％），ＬＳ特性を使用すること。) 水晶発振回路の問い合わせはセイコーエプソンまで。 (注意) ・ 回路パターンの影響を受けるので，発振に関わる部品はできるだけパターン長を伸ばさないように 近くに配置すること。 ・ 上記以外の発振子を用いた場合には，特性を保証できない。 X'tal1 X'tal2 Rd Cg X'tal Cd 図１ 水晶発振回路 No.5927-15/19 LC86F3064A VDD 動作VDD下限 0V 電源 リセット時間 RES 内蔵RC発振 XT1, XT2 tmsVCO システム用VCO 動作モード 安定 不定 リセット 命令実行 ＜電源印加と発振安定時間＞ Valid HOLD解除信号 内蔵RC発振 XT1, XT2 tmsVCO システム用VCO 動作モード 安定 HOLD 命令実行 ＜HOLD解除信号と発振安定時間＞ 図２ 発振安定時間 No.5927-16/19 LC86F3064A VDD RRES R RES （注意） RES リセット時間が２００μ s 以上になるよう CRES C RES にＣＲＥＳ，ＲＲＥＳの値を決めること。 図３ リセット回路 0.5VDD ＜ＡＣタイミング測定点＞ VDD tCKCY tCKL tCKH SCK0 1kΩ tICK tCKI SI0 tCKO SO0 50pF SB0 ＜タイミング＞ ＜テスト負荷＞ 図４ シリアル入出力テスト条件 tPIL tPIH 図５ パルス入力タイミング条件 １ No.5927-17/19 LC86F3064A tPIL(5) tPIH(5) HS HS 0.75VDD 0.75VDD 0.25VDD 0.25VDD tTHL tTLH VS VS tPIL(5) tPIH(5) ±1tCYC以上 ±1tCYC以上 (a) 立ち下がり同期（Ｌｏｗアクティブ）の場合 (b) 立ち上がり同期（Ｈｉｇｈアクティブ）の場合 図６ パルス入力タイミング条件 ２ LC86F3064A 10kΩ HS 2SC536 C536 HS 図７ 推奨インタフェース回路 ノイズフィルタ C-Video CVIN カップリングコンデンサ 図８ ＣＶＩＮ推奨回路 No.5927-18/19 LC86F3064A FILT + - 図９ ＦＩＬＴ推奨回路 (注意) ＦＩＬＴ端子に接続する部品を基板上のパターン長を伸ばさないように配置すること。 P Sr S P SDA tBUF tHD;STA tR tF tHD;STA tsp SCL tLOW tHIGH tHD;DAT Ｓ ：スタートコンディション Ｐ ：ストップコンディション Ｓｒ：リスタートコンディション tSU;DAT tSU;STA tSU;STO ｔｓｐ：スパイク抑圧 標準モード：無し 高速モード：５０ｎｓ以下 図１０ ＩＩＣタイミング R, G, B β＞100 500Ω以上 図１１ アナログＲＧＢ推奨インタフェース回路 Y152 No.5927-19/19